Fitter report for dcpu
Sun Jan 10 01:28:43 2016
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Jan 10 01:28:42 2016         ;
; Quartus II Version                 ; 10.1 Build 197 01/19/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; dcpu                                          ;
; Top-level Entity Name              ; dcpu                                          ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F672C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 29,702 / 33,216 ( 89 % )                      ;
;     Total combinational functions  ; 29,100 / 33,216 ( 88 % )                      ;
;     Dedicated logic registers      ; 1,864 / 33,216 ( 6 % )                        ;
; Total registers                    ; 1864                                          ;
; Total pins                         ; 125 / 475 ( 26 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 8 / 70 ( 11 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 31116 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 31116 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 31113   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/user/dcpu_1/project/2002/dcpu/dcpu.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 29,702 / 33,216 ( 89 % ) ;
;     -- Combinational with no register       ; 27838                    ;
;     -- Register only                        ; 602                      ;
;     -- Combinational with a register        ; 1262                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 22110                    ;
;     -- 3 input functions                    ; 4623                     ;
;     -- <=2 input functions                  ; 2367                     ;
;     -- Register only                        ; 602                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 28174                    ;
;     -- arithmetic mode                      ; 926                      ;
;                                             ;                          ;
; Total registers*                            ; 1,864 / 34,593 ( 5 % )   ;
;     -- Dedicated logic registers            ; 1,864 / 33,216 ( 6 % )   ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 2,015 / 2,076 ( 97 % )   ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 125 / 475 ( 26 % )       ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )          ;
; Global signals                              ; 16                       ;
; M4Ks                                        ; 0 / 105 ( 0 % )          ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 16 / 16 ( 100 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 71% / 70% / 73%          ;
; Peak interconnect usage (total/H/V)         ; 90% / 88% / 95%          ;
; Maximum fan-out node                        ; clk~clkctrl              ;
; Maximum fan-out                             ; 1747                     ;
; Highest non-global fan-out signal           ; rst                      ;
; Highest non-global fan-out                  ; 1349                     ;
; Total fan-out                               ; 113420                   ;
; Average fan-out                             ; 3.61                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 29702 / 33216 ( 89 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 27838                  ; 0                              ;
;     -- Register only                        ; 602                    ; 0                              ;
;     -- Combinational with a register        ; 1262                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 22110                  ; 0                              ;
;     -- 3 input functions                    ; 4623                   ; 0                              ;
;     -- <=2 input functions                  ; 2367                   ; 0                              ;
;     -- Register only                        ; 602                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 28174                  ; 0                              ;
;     -- arithmetic mode                      ; 926                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 1864                   ; 0                              ;
;     -- Dedicated logic registers            ; 1864 / 33216 ( 5 % )   ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 2015 / 2076 ( 97 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 125                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 16 / 20 ( 80 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 113564                 ; 0                              ;
;     -- Registered Connections               ; 18594                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 27                     ; 0                              ;
;     -- Output Ports                         ; 82                     ; 0                              ;
;     -- Bidir Ports                          ; 16                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk             ; D13   ; 3        ; 31           ; 36           ; 3           ; 119                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[0] ; AD19  ; 7        ; 53           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[1] ; AC19  ; 7        ; 53           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[2] ; AF20  ; 7        ; 53           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[3] ; AE20  ; 7        ; 53           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[4] ; AB20  ; 7        ; 55           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[5] ; AC20  ; 7        ; 55           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[6] ; AF21  ; 7        ; 55           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; flash_data_i[7] ; AE21  ; 7        ; 55           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[0]       ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[10]      ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[11]      ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[12]      ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[13]      ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[14]      ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[15]      ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[1]       ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[2]       ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[3]       ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[4]       ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[5]       ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[6]       ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[7]       ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[8]       ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; gpio_i[9]       ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst             ; V2    ; 1        ; 0            ; 12           ; 3           ; 1349                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uart_in         ; C25   ; 5        ; 65           ; 32           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; flash_addr_o[0]  ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[10] ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[11] ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[12] ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[13] ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[14] ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[15] ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[16] ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[17] ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[18] ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[19] ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[1]  ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[20] ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[21] ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[2]  ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[3]  ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[4]  ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[5]  ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[6]  ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[7]  ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[8]  ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_addr_o[9]  ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_ce_o       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_oe_o       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_rst_o      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; flash_we_o       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[0]        ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[10]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[11]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[12]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[13]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[14]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[15]       ; R20   ; 6        ; 65           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; gpio_o[16]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[17]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[18]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[19]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[1]        ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[20]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[21]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[22]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[23]       ; T23   ; 6        ; 65           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; gpio_o[24]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[25]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[26]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[27]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[28]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[29]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[2]        ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[30]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[31]       ; T22   ; 6        ; 65           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; gpio_o[3]        ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[4]        ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[5]        ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[6]        ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[7]        ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; gpio_o[8]        ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio_o[9]        ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[0]    ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[10]   ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[11]   ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[12]   ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[1]    ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[2]    ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[3]    ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[4]    ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[5]    ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[6]    ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[7]    ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[8]    ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_addr_o[9]    ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_ba_o[0]      ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_ba_o[1]      ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_cas_n_o      ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_cke_o        ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_clk_o        ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_cs_n_o       ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dqm_o[0]     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dqm_o[1]     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_ras_n_o      ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_we_n_o       ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; uart_out         ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; sdr_dq_io[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdr_dq_io[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 44 / 64 ( 69 % ) ; 3.3V          ; --           ;
; 2        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 3 / 58 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 26 / 59 ( 44 % ) ; 3.3V          ; --           ;
; 7        ; 36 / 58 ( 62 % ) ; 3.3V          ; --           ;
; 8        ; 9 / 56 ( 16 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; gpio_i[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; gpio_o[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; sdr_dq_io[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; sdr_dq_io[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; sdr_dq_io[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; sdr_dq_io[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; sdr_dq_io[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; sdr_cke_o                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; sdr_clk_o                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; flash_addr_o[19]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; flash_addr_o[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; flash_we_o                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; flash_rst_o                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; gpio_o[13]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; gpio_o[12]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; gpio_o[25]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; gpio_o[26]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; sdr_dq_io[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; sdr_dq_io[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; sdr_cas_n_o                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; sdr_ras_n_o                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; gpio_o[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; flash_addr_o[18]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; flash_addr_o[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; flash_data_i[4]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; gpio_o[16]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; gpio_o[14]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; gpio_o[21]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; gpio_o[20]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; sdr_dq_io[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; sdr_dq_io[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; sdr_cs_n_o                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; gpio_o[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; gpio_i[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; flash_addr_o[17]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; flash_addr_o[14]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; flash_addr_o[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; flash_addr_o[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; flash_data_i[1]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; flash_data_i[5]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; gpio_o[18]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; gpio_o[19]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; sdr_dqm_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; sdr_we_n_o                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; gpio_o[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; gpio_i[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; flash_addr_o[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; flash_addr_o[8]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; flash_data_i[0]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; sdr_ba_o[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; sdr_ba_o[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; gpio_o[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; gpio_i[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; flash_addr_o[16]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; flash_addr_o[10]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; flash_addr_o[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; flash_addr_o[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; flash_data_i[3]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; flash_data_i[7]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; gpio_o[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; gpio_i[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; flash_addr_o[11]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; flash_addr_o[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; flash_addr_o[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; flash_data_i[2]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; flash_data_i[6]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; gpio_i[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; uart_out                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; gpio_i[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; uart_in                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; sdr_addr_o[12]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; gpio_i[10]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; gpio_i[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; gpio_i[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; gpio_i[11]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; gpio_i[12]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; gpio_i[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; sdr_dq_io[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; gpio_o[15]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; sdr_addr_o[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; gpio_i[13]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; sdr_dq_io[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; gpio_o[31]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 295        ; 6        ; gpio_o[23]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; gpio_i[14]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; gpio_i[15]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; sdr_addr_o[7]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; sdr_addr_o[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; sdr_addr_o[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; gpio_o[29]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; sdr_addr_o[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; sdr_addr_o[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; sdr_addr_o[11]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; sdr_dq_io[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; sdr_dq_io[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; gpio_o[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; gpio_o[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; flash_ce_o                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; gpio_o[8]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; gpio_o[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; gpio_o[17]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; sdr_addr_o[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; sdr_addr_o[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; sdr_addr_o[9]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; sdr_addr_o[8]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; sdr_dq_io[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; flash_addr_o[13]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; flash_addr_o[12]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; flash_oe_o                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; gpio_o[10]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; gpio_o[30]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; sdr_addr_o[10]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; sdr_dq_io[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; sdr_dq_io[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; sdr_dqm_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; flash_addr_o[21]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; flash_addr_o[20]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; flash_addr_o[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; gpio_o[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; gpio_o[24]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; gpio_o[22]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; gpio_o[28]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; gpio_o[27]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                            ;
+---------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                    ; Library Name ;
+---------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------------------------------------------------------------------+--------------+
; |dcpu                                 ; 29702 (1)     ; 1864 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 125  ; 0            ; 27838 (1)     ; 602 (0)           ; 1262 (0)         ; |dcpu                                                                  ;              ;
;    |bus_top:bus_top0|                 ; 31 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)        ; 0 (0)             ; 16 (0)           ; |dcpu|bus_top:bus_top0                                                 ;              ;
;       |bus_ctrl:bus_ctrl0|            ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; |dcpu|bus_top:bus_top0|bus_ctrl:bus_ctrl0                              ;              ;
;       |bus_dec:bus_dec0|              ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; |dcpu|bus_top:bus_top0|bus_dec:bus_dec0                                ;              ;
;       |bus_master:bus_master0|        ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 3 (3)            ; |dcpu|bus_top:bus_top0|bus_master:bus_master0                          ;              ;
;       |bus_slave:bus_slave0|          ; 25 (25)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)       ; 0 (0)             ; 12 (12)          ; |dcpu|bus_top:bus_top0|bus_slave:bus_slave0                            ;              ;
;    |flash_top:flash_top0|             ; 79 (79)       ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)       ; 11 (11)           ; 48 (48)          ; |dcpu|flash_top:flash_top0                                             ;              ;
;    |gpio_top:gpio_top0|               ; 53 (53)       ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 1 (1)             ; 47 (47)          ; |dcpu|gpio_top:gpio_top0                                               ;              ;
;    |openmips:openmips0|               ; 29449 (0)     ; 1682 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 27760 (0)     ; 581 (0)           ; 1108 (0)         ; |dcpu|openmips:openmips0                                               ;              ;
;       |bus_if:dbus_if|                ; 178 (178)     ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)       ; 1 (1)             ; 94 (94)          ; |dcpu|openmips:openmips0|bus_if:dbus_if                                ;              ;
;       |bus_if:ibus_if|                ; 142 (142)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)       ; 0 (0)             ; 63 (63)          ; |dcpu|openmips:openmips0|bus_if:ibus_if                                ;              ;
;       |ctrl:ctrl0|                    ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 0 (0)             ; 0 (0)            ; |dcpu|openmips:openmips0|ctrl:ctrl0                                    ;              ;
;       |div:div0|                      ; 267 (267)     ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (169)     ; 0 (0)             ; 98 (98)          ; |dcpu|openmips:openmips0|div:div0                                      ;              ;
;       |ex:ex0|                        ; 4657 (4578)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 4656 (4577)   ; 0 (0)             ; 1 (1)            ; |dcpu|openmips:openmips0|ex:ex0                                        ;              ;
;          |lpm_mult:Mult0|             ; 79 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)        ; 0 (0)             ; 0 (0)            ; |dcpu|openmips:openmips0|ex:ex0|lpm_mult:Mult0                         ;              ;
;             |mult_l8t:auto_generated| ; 79 (79)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)       ; 0 (0)             ; 0 (0)            ; |dcpu|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated ;              ;
;       |ex_mem:ex_mem0|                ; 165 (165)     ; 159 (159)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 159 (159)        ; |dcpu|openmips:openmips0|ex_mem:ex_mem0                                ;              ;
;       |expt:expt0|                    ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |dcpu|openmips:openmips0|expt:expt0                                    ;              ;
;       |id:id0|                        ; 21245 (21245) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21243 (21243) ; 0 (0)             ; 2 (2)            ; |dcpu|openmips:openmips0|id:id0                                        ;              ;
;       |id_ex:id_ex0|                  ; 1734 (1734)   ; 113 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1113 (1113)   ; 64 (64)           ; 557 (557)        ; |dcpu|openmips:openmips0|id_ex:id_ex0                                  ;              ;
;       |if_id:if_id0|                  ; 66 (66)       ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 64 (64)          ; |dcpu|openmips:openmips0|if_id:if_id0                                  ;              ;
;       |mem:mem0|                      ; 284 (284)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (278)     ; 0 (0)             ; 6 (6)            ; |dcpu|openmips:openmips0|mem:mem0                                      ;              ;
;       |mem_wb:mem_wb0|                ; 38 (38)       ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 38 (38)          ; |dcpu|openmips:openmips0|mem_wb:mem_wb0                                ;              ;
;       |pc_reg:pc_reg0|                ; 78 (78)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)       ; 0 (0)             ; 33 (33)          ; |dcpu|openmips:openmips0|pc_reg:pc_reg0                                ;              ;
;       |regfile:regfile1|              ; 1104 (1104)   ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)       ; 516 (516)         ; 508 (508)        ; |dcpu|openmips:openmips0|regfile:regfile1                              ;              ;
;    |uart_top:uart_top0|               ; 111 (0)       ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)        ; 9 (0)             ; 65 (0)           ; |dcpu|uart_top:uart_top0                                               ;              ;
;       |uart_ctrl:uart_ctrl|           ; 37 (37)       ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 5 (5)             ; 26 (26)          ; |dcpu|uart_top:uart_top0|uart_ctrl:uart_ctrl                           ;              ;
;       |uart_rx:uart_rx|               ; 42 (42)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 4 (4)             ; 19 (19)          ; |dcpu|uart_top:uart_top0|uart_rx:uart_rx                               ;              ;
;       |uart_tx:uart_tx|               ; 35 (35)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)       ; 0 (0)             ; 23 (23)          ; |dcpu|uart_top:uart_top0|uart_tx:uart_tx                               ;              ;
+---------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; sdr_dq_io[0]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[1]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[2]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[3]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[4]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[5]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[6]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[7]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[8]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[9]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[10]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[11]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[12]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[13]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[14]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; sdr_dq_io[15]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; uart_out         ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[16]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[17]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[18]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[19]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[20]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[21]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[22]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[23]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[24]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[25]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[26]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[27]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[28]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[29]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[30]       ; Output   ; --            ; --            ; --                    ; --  ;
; gpio_o[31]       ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[10] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[11] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[12] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[13] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[14] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[15] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[16] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[17] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[18] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[19] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[20] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_addr_o[21] ; Output   ; --            ; --            ; --                    ; --  ;
; flash_we_o       ; Output   ; --            ; --            ; --                    ; --  ;
; flash_rst_o      ; Output   ; --            ; --            ; --                    ; --  ;
; flash_oe_o       ; Output   ; --            ; --            ; --                    ; --  ;
; flash_ce_o       ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_clk_o        ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_cs_n_o       ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_cke_o        ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_ras_n_o      ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_cas_n_o      ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_we_n_o       ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_dqm_o[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_dqm_o[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_ba_o[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_ba_o[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdr_addr_o[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; rst              ; Input    ; (0) 299 ps    ; (1) 1112 ps   ; --                    ; --  ;
; clk              ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; flash_data_i[5]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[7]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[6]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; flash_data_i[2]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; gpio_i[2]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; flash_data_i[3]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; gpio_i[3]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; flash_data_i[4]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; gpio_i[4]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[5]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[6]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[7]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; flash_data_i[0]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; gpio_i[8]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; flash_data_i[1]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; gpio_i[9]        ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; gpio_i[10]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; gpio_i[11]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; gpio_i[12]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; gpio_i[13]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; gpio_i[14]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; gpio_i[15]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; gpio_i[0]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; uart_in          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; gpio_i[1]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; sdr_dq_io[0]                                                ;                   ;         ;
; sdr_dq_io[1]                                                ;                   ;         ;
; sdr_dq_io[2]                                                ;                   ;         ;
; sdr_dq_io[3]                                                ;                   ;         ;
; sdr_dq_io[4]                                                ;                   ;         ;
; sdr_dq_io[5]                                                ;                   ;         ;
; sdr_dq_io[6]                                                ;                   ;         ;
; sdr_dq_io[7]                                                ;                   ;         ;
; sdr_dq_io[8]                                                ;                   ;         ;
; sdr_dq_io[9]                                                ;                   ;         ;
; sdr_dq_io[10]                                               ;                   ;         ;
; sdr_dq_io[11]                                               ;                   ;         ;
; sdr_dq_io[12]                                               ;                   ;         ;
; sdr_dq_io[13]                                               ;                   ;         ;
; sdr_dq_io[14]                                               ;                   ;         ;
; sdr_dq_io[15]                                               ;                   ;         ;
; rst                                                         ;                   ;         ;
;      - uart_top:uart_top0|uart_tx:uart_tx|tx                ; 1                 ; 1       ;
;      - bus_top:bus_top0|bus_ctrl:bus_ctrl0|owner            ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt[1]        ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt[2]        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt[7]        ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt[8]        ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|sh_reg[0]         ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|sh_reg[1]         ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[31]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[30]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[29]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[28]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[27]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[26]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[25]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[24]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[23]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[22]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[21]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[20]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[19]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[18]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[17]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[16]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[15]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[14]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[13]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[12]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[11]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[10]          ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[9]           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[8]           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[7]           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[6]           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[5]           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[4]           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[3]           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[2]           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[1]           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[0]           ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|sh_reg[2]         ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|sh_reg[3]         ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[11]                  ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|sh_reg[4]         ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[31]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[30]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[29]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[28]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[27]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[26]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[25]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[24]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[23]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[22]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[21]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[20]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[19]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[18]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[17]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[16]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[15]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[14]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[13]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[12]                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[10]                  ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[9]                   ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[8]                   ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[7]                   ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[6]                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[5]                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[4]                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|res[3]                   ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[2]                   ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[0]                   ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res[1]                   ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[1]                 ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[0]                 ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|irq_tx        ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|irq_rx        ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|sh_reg[5]         ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[0]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[1]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[2]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[3]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[4]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[5]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[6]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[7]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[8]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[9]             ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[10]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[11]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[12]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[13]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[14]            ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[15]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[16]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[17]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[18]            ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[19]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[20]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[21]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[22]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[23]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[24]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[25]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[26]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[27]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[28]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[29]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[30]            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[31]            ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|rx_end            ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|sh_reg[6]         ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|sh_reg[7]         ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|bit_cnt[3]        ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|state.1           ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_as             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_state.001      ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_state.001      ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_state.011      ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_state.011      ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[31]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[30]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[29]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[28]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[27]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[26]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[25]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[24]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[23]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[22]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[21]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[20]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[19]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[18]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[17]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[16]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[15]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[14]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[13]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[12]                ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|div_n[11]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[10]                ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[9]                 ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[8]                 ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[7]                 ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[6]                 ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[5]                 ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[4]                 ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[3]                 ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|div_n[2]                 ; 1                 ; 1       ;
;      - gpio_top:gpio_top0|gpio_out~0                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out[4]~1                     ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~2                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~3                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~4                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~5                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~6                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~7                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~8                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~9                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~10                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~11                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~12                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~13                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~14                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~15                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~16                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~17                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~18                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~19                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~20                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~21                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~22                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~23                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~24                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~25                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~26                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~27                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~28                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~29                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~30                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~31                       ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|gpio_out~32                       ; 0                 ; 0       ;
;      - flash_top:flash_top0|flash_adr_o[0]~2                ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~0         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr[18]~1     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr[18]~2     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr[18]~3     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~0         ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data[16]~0  ; 0                 ; 0       ;
;      - openmips:openmips0|expt:expt0|flush~0                ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data[16]~1  ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~4         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~1         ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~5         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~2         ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|div_cnt[7]~11     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|div_cnt[7]~12     ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|tx_start~0    ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|sh_reg[6]~2       ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|bit_cnt~2         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|bit_cnt~3         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|bit_cnt[1]~4      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_tx:uart_tx|bit_cnt~5         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~2      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_rw~0           ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~3      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~4      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~5      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~6      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~7      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~8      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~9      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~10     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~11     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~12     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~13     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~14     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~15     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~16     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~17     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~18     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~19     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~20     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~21     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~22     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~23     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~24     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~25     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~26     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~27     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~28     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~29     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~30     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~31     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~32     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data~33     ; 0                 ; 0       ;
;      - flash_top:flash_top0|waitstate~1                     ; 0                 ; 0       ;
;      - flash_top:flash_top0|flash_adr_o[15]~24              ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~6         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~3         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~7         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~4         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~8         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~5         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~9         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~6         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~10        ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~7         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~11        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~8         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~12        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~9         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~13        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~10        ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~14        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~11        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~15        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~12        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~16        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~13        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~17        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~14        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~18        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~15        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~19        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~16        ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~20        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~17        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~21        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~18        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~22        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~19        ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~23        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~20        ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~24        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~21        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~25        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_addr~22        ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[16]~28          ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|stall~0                ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|stall~1                ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[16]~30          ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|ex_mem_aluop_o~0   ; 0                 ; 0       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~0        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_state~9        ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_state~13       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|dm_data_o[31]~0          ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|tx_start~1    ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_state~14       ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr[18]~26    ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|bus_wr_data[16]~34 ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|bus_addr~27        ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|dm_data_o[31]~2          ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[6]~34           ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[6]~35           ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|exp_no[6]~7                ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|comb~0                     ; 0                 ; 0       ;
;      - openmips:openmips0|ctrl:ctrl0|stall[2]~3             ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[1]~43           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_addr_o[1]~2           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_addr_o[0]~3           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_addr_o[3]~4           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_addr_o[2]~10          ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~20           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg2_addr_o[4]~11          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[29]~37                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg2~28           ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~0            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|Equal22~0                  ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|always0~0            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[28]~46                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~1            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[27]~50                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~2            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[26]~54                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~3            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[25]~59                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~4            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[24]~63                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~5            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[23]~82                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~6            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[22]~87                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~7            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[21]~92                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~8            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[20]~96                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~9            ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[19]~101                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~10           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[18]~106                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~11           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[17]~111                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~12           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[16]~116                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~13           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[15]~137                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~14           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[14]~142                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~15           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[13]~147                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~16           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[12]~152                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~17           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[11]~157                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~18           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[10]~162                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~19           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[9]~167                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~20           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[8]~172                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~21           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[7]~202                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~22           ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~23           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[5]~236                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~24           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[4]~238                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~25           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[3]~243                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~26           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[1]~20          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[0]~22          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[2]~26          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[3]~28          ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~47           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|reg1_addr_o[4]~31          ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~58           ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[2]~245                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~709          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[0]~247                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~734          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[31]~249                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~759          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[30]~251                ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~784          ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|imm[1]~253                 ; 0                 ; 0       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_reg1~809          ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~0                  ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|state~1                  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~0           ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[10][11]~1   ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~0            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~1            ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~2            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~3            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~4            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~5            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~6            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~7            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~8            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~9            ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~10           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~11           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~12           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~13           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~14           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~15           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~16           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~17           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~18           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~19           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~20           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~21           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~22           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~23           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~24           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~25           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~26           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~27           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~28           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~29           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~30           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~31           ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_inst~32           ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|pre_66~24                  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[9][27]~2    ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[8][1]~3     ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[11][5]~4    ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[5][17]~5    ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[6][5]~6     ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[4][14]~7    ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[7][24]~8    ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[2][5]~9     ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[1][14]~10   ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[0][13]~11   ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[3][26]~12   ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[13][3]~13   ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[14][28]~14  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[12][5]~15   ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[15][20]~16  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[22][22]~17  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[26][21]~18  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[18][15]~19  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[30][17]~20  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[25][4]~21   ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[21][21]~22  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[17][24]~23  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[29][17]~24  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[20][29]~25  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[24][24]~26  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[16][18]~27  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[28][0]~28   ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[27][21]~29  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[23][22]~30  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[19][22]~31  ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs[31][4]~32   ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~33          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~34          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~35          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~36          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~37          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~38          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~39          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~40          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~41          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~42          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~43          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~44          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~45          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~46          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~47          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~48          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~49          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~50          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~51          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~52          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~53          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~54          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~55          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~56          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~57          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~58          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~59          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~60          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~61          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~62          ; 0                 ; 0       ;
;      - openmips:openmips0|regfile:regfile1|regs~63          ; 0                 ; 0       ;
;      - flash_top:flash_top0|dat_o[31]~1                     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~34          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf[1]~36       ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf[1]~37       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|start_div_o~0              ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~0                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k[0]~1                   ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~2                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~3                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~4                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~5                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~6                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~7                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~8                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~9                      ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~10                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~11                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~12                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~13                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~14                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~15                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~16                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~17                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~18                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~19                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~20                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~21                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~22                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~23                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~24                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~25                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~26                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~27                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~28                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~29                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~30                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~31                     ; 0                 ; 0       ;
;      - openmips:openmips0|div:div0|k~32                     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~38          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~39          ; 1                 ; 1       ;
;      - flash_top:flash_top0|dat_o[7]~6                      ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~1                         ; 1                 ; 1       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rd_data[7]~0  ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~2                         ; 1                 ; 1       ;
;      - gpio_top:gpio_top0|rd_data~3                         ; 1                 ; 1       ;
;      - gpio_top:gpio_top0|rd_data~4                         ; 1                 ; 1       ;
;      - gpio_top:gpio_top0|rd_data~5                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~6                         ; 1                 ; 1       ;
;      - flash_top:flash_top0|dat_o[15]~10                    ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~7                         ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~40          ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~8                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~9                         ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~10                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~11                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~12                        ; 1                 ; 1       ;
;      - gpio_top:gpio_top0|rd_data~13                        ; 0                 ; 0       ;
;      - gpio_top:gpio_top0|rd_data~14                        ; 0                 ; 0       ;
;      - flash_top:flash_top0|dat_o[23]~12                    ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~41          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~42          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~43          ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~44          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~45          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~46          ; 1                 ; 1       ;
;      - openmips:openmips0|div:div0|res~3                    ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~47          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~48          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~49          ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~50          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~51          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~52          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~53          ; 1                 ; 1       ;
;      - gpio_top:gpio_top0|rd_data~15                        ; 1                 ; 1       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~0              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~1              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~2              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~3              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~4              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~5              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~6              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~7              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~8              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~9              ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~10             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~11             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~12             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~13             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~14             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~15             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~16             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~17             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~18             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~19             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~20             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~21             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~22             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~23             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~24             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~25             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~26             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~27             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~28             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~29             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~30             ; 0                 ; 0       ;
;      - openmips:openmips0|if_id:if_id0|id_pc~31             ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf~0      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf[1]~1   ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|state~5           ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf~2      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf~3      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf~4      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf~5      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf~6      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~34          ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf[1]~35       ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~36          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~37          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~38          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~39          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~40          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~41          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~42          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~43          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~44          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~45          ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~46          ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~47          ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~48          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~49          ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~50          ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~51          ; 1                 ; 1       ;
;      - gpio_top:gpio_top0|rd_data~16                        ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_b_o[31]~0              ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf~7      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|rx_data[3]~0      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|bit_cnt~0         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|bit_cnt[3]~1      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|bit_cnt~2         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|bit_cnt~3         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|bit_cnt~4         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt~0         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt[0]~1      ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt~2         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt~3         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt~4         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|div_cnt~6         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|rx_data~1         ; 0                 ; 0       ;
;      - uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf~8      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|stallreq~2                 ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|rd_buf~54          ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|Selector67~4       ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|rd_buf~55          ; 0                 ; 0       ;
;      - openmips:openmips0|pc_reg:pc_reg0|ce~0               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[29]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_fl                     ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[29]             ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_fl                   ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|mem_exp_fl               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|exp_no[6]                  ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[31]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[31]             ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[30]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[30]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[2]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[2]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[3]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[3]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[4]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[4]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[5]              ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|mem_exp_pc_to_o[5]       ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[5]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|mem_exp_pc_to_o[6]       ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|ret_addr[6]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[6]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[7]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[7]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[8]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[8]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[9]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[9]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[10]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[10]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[11]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[11]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[12]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[12]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[13]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[13]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[14]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[14]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[15]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[15]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[16]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[16]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[17]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[17]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[18]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[18]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[19]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[19]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[20]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[20]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[21]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[21]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|cf                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_eflag[6]               ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[29]     ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|ret_addr[28]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[28]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[27]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[27]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[26]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[26]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[25]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[25]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[24]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[24]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[23]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[23]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[22]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[22]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|of                         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[29]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[29]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[31]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[31]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[31]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[30]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[30]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[30]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[0]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[0]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[0]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[0]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[1]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[1]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[2]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[2]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[3]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[3]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[4]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[4]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[5]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[5]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[6]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[6]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[7]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[7]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[8]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[8]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[9]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[9]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[10]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[10]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[11]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[11]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[12]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[12]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[13]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[13]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[14]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[14]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[15]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[15]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[16]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[16]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[17]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[17]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[18]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[18]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[19]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[19]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[20]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[20]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[21]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[21]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[22]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[22]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[23]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[23]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[24]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[24]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[25]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[25]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[26]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[26]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[27]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[27]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[28]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[28]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[29]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[29]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[30]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[30]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_o[31]             ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_data_j_o[31]           ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[2]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[2]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[2]              ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[3]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[3]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[3]              ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[4]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[4]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[4]              ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[5]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[5]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[5]              ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[6]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[6]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[6]              ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[7]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[7]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[7]              ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[8]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[8]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[8]              ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[9]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[9]            ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[9]              ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[10]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[10]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[10]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[11]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[11]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[11]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[12]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[12]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[12]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[13]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[13]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[13]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[14]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[14]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[14]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[15]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[15]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[15]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[16]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[16]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[16]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[17]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[17]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[17]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[18]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[18]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[18]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[19]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[19]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[19]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[20]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[20]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[20]             ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[21]     ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|mem_addr_j_o[21]           ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|mem_addr_o[21]             ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_pos[1]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_pos[0]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_pos[2]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_pos[3]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_pos[5]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|cur_inst[85]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_pos[4]                 ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|cur_pos[6]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_pos[7]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[87]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[84]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[83]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[86]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[82]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[81]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[93]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[95]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[92]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[91]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[94]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[90]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[89]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[88]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[80]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|tot_len[5]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|tot_len[4]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|tot_len[3]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[71]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[79]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[65]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[67]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[68]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[66]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[69]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[70]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[77]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[78]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[74]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[73]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[75]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[72]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[76]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[64]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|tot_len_i[2]               ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|tot_len_i[1]               ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|tot_len_i[0]               ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|tot_len_i[4]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|tot_len_i[5]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|tot_len_i[6]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|tot_len_i[7]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|tot_len_i[3]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[61]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_fl                     ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|cur_inst[45]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[53]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[37]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[29]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[29]              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|wd_o[0]                    ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wd_o[1]                    ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wd_o[2]                    ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wd_o[3]                    ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wreg_o                     ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wd_o[4]                    ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[29]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wreg_o                   ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|wd_o[4]                  ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|wd_o[0]                  ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|wd_o[1]                  ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|wd_o[3]                  ; 0                 ; 0       ;
;      - openmips:openmips0|mem:mem0|wd_o[2]                  ; 0                 ; 0       ;
;      - openmips:openmips0|id:id0|cur_inst[52]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[44]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[36]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[60]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[28]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[28]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[28]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[43]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[51]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[59]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[35]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[27]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[27]              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|wdata_o[27]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[42]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[50]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[58]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[34]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[26]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[26]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[26]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[57]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[41]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[49]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[33]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[25]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[25]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[25]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[56]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[40]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[48]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[32]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[24]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[24]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[24]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[23]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[55]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[63]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[47]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[23]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[23]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[22]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[54]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[62]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[46]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[22]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[22]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[21]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[21]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[21]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[20]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[20]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[20]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[19]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[19]              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|wdata_o[19]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[18]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[18]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[18]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[17]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[17]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[17]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[16]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[16]              ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|wdata_o[16]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[15]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[15]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[15]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[14]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[14]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[14]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[13]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[13]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[13]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[12]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[12]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[12]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[11]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[11]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[11]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[10]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[10]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[10]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[9]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[9]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[9]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[8]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[8]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[8]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[7]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[7]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|wdata_o[7]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[6]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[6]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[6]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[5]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[5]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|wdata_o[5]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[4]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[4]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[4]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[3]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[3]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[3]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_dest_addr_o[1]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_dest_addr_o[0]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_dest_addr_o[2]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_dest_addr_o[3]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_dest_addr_o[4]         ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_aluop[7]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_aluop[5]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_aluop[3]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_aluop[0]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_aluop[1]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_aluop[2]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_aluop[6]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_aluop[4]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_val[2]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[2]               ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|wdata_o[2]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[0]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[0]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[0]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[31]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[39]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[31]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[31]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[30]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[38]               ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[30]              ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[30]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_val[1]                 ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|wdata_o[1]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|wdata_o[1]                 ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[28]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[27]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[26]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[25]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[24]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[23]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[22]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[0]      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[13]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[14]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[15]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[16]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[17]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[19]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[18]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[20]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[5]      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[7]      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[6]      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[8]      ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[9]      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[11]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[10]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[12]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[22]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[24]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[21]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[23]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[25]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[27]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[26]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[28]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[31]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[29]     ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[30]     ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[0]      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[1]      ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[2]      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[3]      ; 0                 ; 0       ;
;      - openmips:openmips0|bus_if:ibus_if|cpu_data_o[4]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|reg_eflag[0]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[29]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[21]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[29]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[29]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[29]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[29]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[29]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[29]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[29]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[28]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[20]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[28]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[28]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[28]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[28]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[28]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[28]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[28]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[27]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[19]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[27]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[27]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[27]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[27]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[27]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[27]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[27]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[26]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[18]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[26]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[26]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[26]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[26]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[26]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[26]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[26]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[25]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[17]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[25]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[25]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[25]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[25]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[25]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[25]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[25]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[24]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[16]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[24]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[24]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[24]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[24]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[24]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[24]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[24]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[31]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[23]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[23]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[23]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[23]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[23]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[23]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[23]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[30]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[22]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[22]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[22]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[22]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[22]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[22]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[22]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[21]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[21]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[21]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[21]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[21]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[21]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[21]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[20]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[20]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[20]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[20]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[20]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[20]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[20]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[19]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[19]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[19]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[19]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[19]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[19]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[19]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[18]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[18]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[18]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[18]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[18]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[18]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[18]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[17]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[17]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[17]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[17]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[17]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[17]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[17]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[16]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[16]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[16]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[16]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[16]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[16]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[16]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[15]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[15]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[15]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[15]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[15]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[15]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[15]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[14]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[14]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[14]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[14]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[14]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[14]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[14]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[13]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[13]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[13]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[13]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[13]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[13]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[13]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[12]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[12]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[12]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[12]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[12]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[12]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[12]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[11]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[11]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[11]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[11]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[11]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[11]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[11]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[10]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[10]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[10]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[10]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[10]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[10]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[10]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[9]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[9]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[9]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[9]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[9]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[9]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[9]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[8]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[8]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[8]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[8]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[8]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[8]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[8]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[7]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[7]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[7]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[7]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[7]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[7]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[7]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[6]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[6]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[6]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[6]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[6]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[6]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[6]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[5]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[5]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[5]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[5]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[5]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[5]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[5]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[4]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[4]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[4]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[4]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[4]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[4]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[4]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[3]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[3]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[3]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[3]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[3]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[3]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[3]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|div_aluop_t.00011001_14134 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_aluop_t.00011010_14128 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|div_aluop_t.00011011_14122 ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|jmpres[2]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[2]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[2]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[2]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[2]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[2]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[2]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[0]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[0]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[0]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[0]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[0]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[0]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[0]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[23]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[31]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[31]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[31]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[31]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[31]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[31]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[31]                 ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[22]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[30]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[30]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmpres[30]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[30]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[30]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[30]               ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[30]                ; 1                 ; 1       ;
;      - openmips:openmips0|bus_if:dbus_if|cpu_data_o[1]      ; 0                 ; 0       ;
;      - openmips:openmips0|ex:ex0|jmpres[1]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|arithres[1]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|expres[1]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|sysres[1]                  ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|logicout[1]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|moveres[1]                 ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|shiftres[1]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[13]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[5]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|reg_alusel[2]              ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[12]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[4]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[11]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[3]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[10]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[2]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[9]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[1]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[8]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[0]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[15]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[14]               ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[7]                ; 1                 ; 1       ;
;      - openmips:openmips0|id:id0|cur_inst[6]                ; 1                 ; 1       ;
;      - openmips:openmips0|ex:ex0|jmp_addr[1]                ; 1                 ; 1       ;
;      - openmips:openmips0|mem:mem0|ret_addr[1]              ; 1                 ; 1       ;
;      - flash_rst_o                                          ; 1                 ; 1       ;
; clk                                                         ;                   ;         ;
; flash_data_i[5]                                             ;                   ;         ;
;      - flash_top:flash_top0|dat_o~0                         ; 1                 ; 6       ;
; flash_data_i[7]                                             ;                   ;         ;
;      - flash_top:flash_top0|dat_o~2                         ; 0                 ; 6       ;
; flash_data_i[6]                                             ;                   ;         ;
;      - flash_top:flash_top0|dat_o~3                         ; 1                 ; 6       ;
; flash_data_i[2]                                             ;                   ;         ;
;      - flash_top:flash_top0|dat_o~4                         ; 1                 ; 6       ;
; gpio_i[2]                                                   ;                   ;         ;
; flash_data_i[3]                                             ;                   ;         ;
;      - flash_top:flash_top0|dat_o~7                         ; 1                 ; 6       ;
; gpio_i[3]                                                   ;                   ;         ;
; flash_data_i[4]                                             ;                   ;         ;
;      - flash_top:flash_top0|dat_o~8                         ; 1                 ; 6       ;
; gpio_i[4]                                                   ;                   ;         ;
; gpio_i[5]                                                   ;                   ;         ;
; gpio_i[6]                                                   ;                   ;         ;
; gpio_i[7]                                                   ;                   ;         ;
; flash_data_i[0]                                             ;                   ;         ;
;      - flash_top:flash_top0|dat_o~9                         ; 0                 ; 6       ;
; gpio_i[8]                                                   ;                   ;         ;
; flash_data_i[1]                                             ;                   ;         ;
;      - flash_top:flash_top0|dat_o~11                        ; 0                 ; 6       ;
; gpio_i[9]                                                   ;                   ;         ;
; gpio_i[10]                                                  ;                   ;         ;
; gpio_i[11]                                                  ;                   ;         ;
; gpio_i[12]                                                  ;                   ;         ;
; gpio_i[13]                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|rd_data~12                        ; 0                 ; 6       ;
; gpio_i[14]                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|rd_data~13                        ; 0                 ; 6       ;
; gpio_i[15]                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|rd_data~14                        ; 1                 ; 6       ;
; gpio_i[0]                                                   ;                   ;         ;
; uart_in                                                     ;                   ;         ;
;      - uart_top:uart_top0|uart_rx:uart_rx|state~5           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|rx_end~0          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_rx:uart_rx|rx_data~1         ; 0                 ; 6       ;
; gpio_i[1]                                                   ;                   ;         ;
+-------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                           ;
+-----------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                 ; PIN_D13            ; 119     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk                                                 ; PIN_D13            ; 1747    ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; flash_top:flash_top0|dat_o[15]~10                   ; LCCOMB_X46_Y15_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|dat_o[23]~12                   ; LCCOMB_X47_Y15_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|dat_o[31]~1                    ; LCCOMB_X43_Y15_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|dat_o[7]~6                     ; LCCOMB_X51_Y16_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|flash_adr_o[0]~2               ; LCCOMB_X51_Y16_N10 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|gpio_out[4]~1                    ; LCCOMB_X48_Y16_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|bus_if:dbus_if|Selector101~0     ; LCCOMB_X46_Y17_N0  ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; openmips:openmips0|bus_if:dbus_if|bus_wr_data[16]~1 ; LCCOMB_X46_Y17_N10 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|bus_if:dbus_if|rd_buf[1]~37      ; LCCOMB_X45_Y14_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|bus_if:ibus_if|Selector101~0     ; LCCOMB_X47_Y17_N4  ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; openmips:openmips0|bus_if:ibus_if|bus_addr[18]~3    ; LCCOMB_X48_Y17_N12 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|bus_if:ibus_if|rd_buf[1]~35      ; LCCOMB_X48_Y17_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|div_n[27]~31            ; LCCOMB_X19_Y34_N16 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|k[0]~1                  ; LCCOMB_X43_Y31_N4  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|res~3                   ; LCCOMB_X43_Y31_N8  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Decoder0~7                ; LCCOMB_X47_Y31_N14 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Equal34~0                 ; LCCOMB_X43_Y31_N26 ; 17      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Selector57~59             ; LCCOMB_X49_Y28_N28 ; 33      ; Latch enable                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|ex:ex0|Selector619~3             ; LCCOMB_X49_Y23_N20 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|WideOr0~9                 ; LCCOMB_X45_Y28_N28 ; 23      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|WideOr17~8                ; LCCOMB_X46_Y25_N12 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr27~6                ; LCCOMB_X45_Y29_N10 ; 23      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|WideOr29~3                ; LCCOMB_X46_Y25_N28 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr34~4                ; LCCOMB_X44_Y28_N12 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|WideOr35~3                ; LCCOMB_X47_Y28_N20 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; openmips:openmips0|ex:ex0|WideOr36~14               ; LCCOMB_X47_Y26_N12 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr38~3                ; LCCOMB_X47_Y28_N2  ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; openmips:openmips0|ex:ex0|WideOr40~6                ; LCCOMB_X47_Y28_N10 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; openmips:openmips0|ex:ex0|WideOr42~23               ; LCCOMB_X47_Y25_N14 ; 2       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|WideOr43~3                ; LCCOMB_X44_Y28_N30 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; openmips:openmips0|ex:ex0|WideOr48~2                ; LCCOMB_X46_Y32_N0  ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|WideOr50~9                ; LCCOMB_X50_Y29_N18 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|WideOr51~10               ; LCCOMB_X47_Y25_N12 ; 3       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|WideOr55~1                ; LCCOMB_X46_Y29_N20 ; 5       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|arithres[0]~93            ; LCCOMB_X43_Y31_N0  ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; openmips:openmips0|ex:ex0|div_b_o[31]~0             ; LCCOMB_X46_Y29_N2  ; 64      ; Latch enable                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; openmips:openmips0|ex:ex0|reg_aluop[0]~25           ; LCCOMB_X45_Y27_N30 ; 13      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|reg_val[31]~105           ; LCCOMB_X43_Y31_N22 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; openmips:openmips0|ex:ex0|stallreq~2                ; LCCOMB_X43_Y31_N10 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex_mem:ex_mem0|ex_mem_aluop_o~0  ; LCCOMB_X47_Y21_N16 ; 150     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[0]~15213         ; LCCOMB_X36_Y9_N30  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[10]~14679        ; LCCOMB_X17_Y21_N26 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[11]~14455        ; LCCOMB_X29_Y22_N22 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[12]~14231        ; LCCOMB_X41_Y10_N18 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[13]~14006        ; LCCOMB_X40_Y12_N6  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[14]~15453        ; LCCOMB_X32_Y15_N22 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[15]~15336        ; LCCOMB_X55_Y6_N22  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[16]~13300        ; LCCOMB_X30_Y21_N22 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[17]~13050        ; LCCOMB_X19_Y20_N12 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[18]~12787        ; LCCOMB_X37_Y7_N14  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[19]~12518        ; LCCOMB_X42_Y11_N0  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[1]~15005         ; LCCOMB_X29_Y9_N12  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[20]~12248        ; LCCOMB_X48_Y4_N10  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[21]~11977        ; LCCOMB_X37_Y4_N10  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[22]~13884        ; LCCOMB_X45_Y9_N26  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[23]~13747        ; LCCOMB_X16_Y23_N30 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[24]~13178        ; LCCOMB_X41_Y2_N24  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[25]~12921        ; LCCOMB_X42_Y11_N8  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[26]~12662        ; LCCOMB_X40_Y13_N28 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[27]~12387        ; LCCOMB_X36_Y2_N30  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[28]~12118        ; LCCOMB_X41_Y6_N28  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[29]~11843        ; LCCOMB_X44_Y5_N26  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[2]~14782         ; LCCOMB_X27_Y22_N8  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[30]~13614        ; LCCOMB_X42_Y10_N20 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[31]~13457        ; LCCOMB_X41_Y4_N28  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[32]~10635        ; LCCOMB_X40_Y1_N26  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[33]~10134        ; LCCOMB_X49_Y9_N4   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[34]~9612         ; LCCOMB_X28_Y19_N14 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[35]~9074         ; LCCOMB_X47_Y6_N8   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[36]~8422         ; LCCOMB_X46_Y3_N28  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[37]~7993         ; LCCOMB_X27_Y23_N16 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[38]~11705        ; LCCOMB_X46_Y6_N4   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[39]~11545        ; LCCOMB_X16_Y15_N24 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[3]~14560         ; LCCOMB_X34_Y9_N18  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[40]~10394        ; LCCOMB_X53_Y8_N22  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[41]~9872         ; LCCOMB_X46_Y17_N30 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[42]~9244         ; LCCOMB_X47_Y1_N10  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[43]~8691         ; LCCOMB_X47_Y9_N24  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[44]~8265         ; LCCOMB_X61_Y1_N22  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[45]~7726         ; LCCOMB_X28_Y22_N18 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[46]~11384        ; LCCOMB_X62_Y1_N6   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[47]~11009        ; LCCOMB_X58_Y12_N20 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[48]~10484        ; LCCOMB_X27_Y19_N10 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[49]~9977         ; LCCOMB_X50_Y6_N26  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[4]~14333         ; LCCOMB_X25_Y25_N18 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[50]~9345         ; LCCOMB_X63_Y8_N18  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[51]~8801         ; LCCOMB_X64_Y9_N6   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[52]~8096         ; LCCOMB_X56_Y6_N24  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[53]~7833         ; LCCOMB_X55_Y4_N0   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[54]~11111        ; LCCOMB_X40_Y8_N30  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[55]~10741        ; LCCOMB_X64_Y12_N26 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[56]~10230        ; LCCOMB_X29_Y19_N6  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[57]~9712         ; LCCOMB_X55_Y3_N26  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[58]~9449         ; LCCOMB_X40_Y12_N12 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[59]~8914         ; LCCOMB_X63_Y9_N30  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[5]~14111         ; LCCOMB_X27_Y22_N28 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[60]~8522         ; LCCOMB_X55_Y2_N14  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[61]~7557         ; LCCOMB_X64_Y11_N16 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[62]~11214        ; LCCOMB_X62_Y15_N22 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[63]~10844        ; LCCOMB_X38_Y7_N4   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[64]~7437         ; LCCOMB_X23_Y4_N10  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[65]~6322         ; LCCOMB_X38_Y10_N8  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[66]~6605         ; LCCOMB_X23_Y4_N22  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[67]~6424         ; LCCOMB_X40_Y3_N8   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[68]~6513         ; LCCOMB_X19_Y18_N28 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[69]~6707         ; LCCOMB_X58_Y12_N14 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[6]~15681         ; LCCOMB_X40_Y12_N0  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[70]~6786         ; LCCOMB_X19_Y18_N22 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[71]~6100         ; LCCOMB_X58_Y14_N12 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[72]~7299         ; LCCOMB_X22_Y15_N8  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[73]~7135         ; LCCOMB_X19_Y13_N20 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[74]~7035         ; LCCOMB_X21_Y15_N14 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[75]~7242         ; LCCOMB_X61_Y15_N28 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[76]~7361         ; LCCOMB_X21_Y15_N18 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[77]~6889         ; LCCOMB_X46_Y11_N24 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[78]~6963         ; LCCOMB_X21_Y15_N22 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[79]~6212         ; LCCOMB_X50_Y12_N26 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[7]~15569         ; LCCOMB_X27_Y19_N18 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[80]~5985         ; LCCOMB_X21_Y15_N26 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[81]~5263         ; LCCOMB_X45_Y11_N14 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[82]~5151         ; LCCOMB_X22_Y15_N16 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[83]~5008         ; LCCOMB_X43_Y10_N20 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[84]~4899         ; LCCOMB_X22_Y15_N30 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[85]~4700         ; LCCOMB_X42_Y9_N8   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[86]~5088         ; LCCOMB_X17_Y15_N26 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[87]~4814         ; LCCOMB_X44_Y13_N24 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[88]~5930         ; LCCOMB_X25_Y18_N18 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[89]~5874         ; LCCOMB_X46_Y13_N14 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[8]~15117         ; LCCOMB_X37_Y5_N18  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[90]~5767         ; LCCOMB_X22_Y15_N28 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[91]~5641         ; LCCOMB_X41_Y14_N24 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[92]~5535         ; LCCOMB_X25_Y15_N20 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[93]~5385         ; LCCOMB_X49_Y17_N6  ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[94]~5700         ; LCCOMB_X25_Y15_N18 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[95]~5464         ; LCCOMB_X25_Y18_N20 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_inst[9]~14896         ; LCCOMB_X36_Y5_N0   ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_pos[0]~9              ; LCCOMB_X27_Y19_N22 ; 3       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_pos[3]~15             ; LCCOMB_X34_Y13_N26 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_pos[4]~36             ; LCCOMB_X29_Y19_N22 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|cur_pos[7]~27             ; LCCOMB_X33_Y13_N16 ; 6       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|pre_66~24                 ; LCCOMB_X28_Y19_N26 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|reg1_read_o~0             ; LCCOMB_X54_Y9_N8   ; 38      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|tot_len[3]~13             ; LCCOMB_X35_Y19_N12 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|tot_len[6]~9              ; LCCOMB_X35_Y19_N30 ; 2       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|tot_len_i[3]~68           ; LCCOMB_X34_Y13_N18 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|tot_len_i[4]~62           ; LCCOMB_X29_Y19_N24 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id_ex:id_ex0|always0~0           ; LCCOMB_X47_Y17_N10 ; 113     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|if_id:if_id0|id_inst~1           ; LCCOMB_X48_Y17_N10 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|mem:mem0|Equal0~0                ; LCCOMB_X47_Y21_N10 ; 41      ; Latch enable                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; openmips:openmips0|mem:mem0|dm_addr[31]~3           ; LCCOMB_X44_Y19_N26 ; 23      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|mem:mem0|dm_data_o[31]~2         ; LCCOMB_X62_Y18_N20 ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|mem:mem0|dm_we~2                 ; LCCOMB_X45_Y18_N10 ; 1       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|mem:mem0|ret_addr[31]~10         ; LCCOMB_X46_Y18_N10 ; 33      ; Latch enable                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|always0~0         ; LCCOMB_X48_Y18_N14 ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[16]~28         ; LCCOMB_X49_Y18_N16 ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[16]~30         ; LCCOMB_X48_Y17_N16 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[1]~44          ; LCCOMB_X47_Y18_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[0][13]~11  ; LCCOMB_X62_Y34_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[10][11]~1  ; LCCOMB_X55_Y34_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[11][5]~4   ; LCCOMB_X57_Y35_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[12][5]~15  ; LCCOMB_X55_Y34_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[13][3]~13  ; LCCOMB_X55_Y34_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[14][28]~14 ; LCCOMB_X55_Y34_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[15][20]~16 ; LCCOMB_X55_Y34_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[16][18]~27 ; LCCOMB_X63_Y34_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[17][24]~23 ; LCCOMB_X58_Y28_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[18][15]~19 ; LCCOMB_X63_Y27_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[19][22]~31 ; LCCOMB_X62_Y34_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[1][14]~10  ; LCCOMB_X58_Y28_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[20][29]~25 ; LCCOMB_X63_Y34_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[21][21]~22 ; LCCOMB_X63_Y34_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[22][22]~17 ; LCCOMB_X58_Y28_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[23][22]~30 ; LCCOMB_X62_Y34_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[24][24]~26 ; LCCOMB_X55_Y34_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[25][4]~21  ; LCCOMB_X63_Y34_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[26][21]~18 ; LCCOMB_X62_Y34_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[27][21]~29 ; LCCOMB_X57_Y35_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[28][0]~28  ; LCCOMB_X62_Y34_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[29][17]~24 ; LCCOMB_X63_Y34_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[2][5]~9    ; LCCOMB_X63_Y27_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[30][17]~20 ; LCCOMB_X63_Y34_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[31][4]~32  ; LCCOMB_X55_Y34_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[3][26]~12  ; LCCOMB_X55_Y34_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[4][14]~7   ; LCCOMB_X62_Y34_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[5][17]~5   ; LCCOMB_X62_Y34_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[6][5]~6    ; LCCOMB_X62_Y34_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[7][24]~8   ; LCCOMB_X62_Y34_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[8][1]~3    ; LCCOMB_X55_Y34_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs[9][27]~2   ; LCCOMB_X62_Y34_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rst                                                 ; PIN_V2             ; 1349    ; Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_ctrl:uart_ctrl|rx_buf[1]~1  ; LCCOMB_X54_Y18_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_rx:uart_rx|bit_cnt[3]~1     ; LCCOMB_X12_Y34_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_rx:uart_rx|div_cnt[0]~1     ; LCCOMB_X12_Y34_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_rx:uart_rx|rx_data[3]~0     ; LCCOMB_X12_Y34_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_tx:uart_tx|bit_cnt[1]~4     ; LCCOMB_X62_Y19_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_tx:uart_tx|div_cnt[7]~11    ; LCCOMB_X60_Y19_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_tx:uart_tx|div_cnt[7]~12    ; LCCOMB_X60_Y19_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_tx:uart_tx|sh_reg[6]~2      ; LCCOMB_X57_Y17_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                          ;
+-------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                            ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clk                                             ; PIN_D13            ; 1747    ; Global Clock         ; GCLK11           ; --                        ;
; openmips:openmips0|bus_if:dbus_if|Selector101~0 ; LCCOMB_X46_Y17_N0  ; 32      ; Global Clock         ; GCLK2            ; --                        ;
; openmips:openmips0|bus_if:ibus_if|Selector101~0 ; LCCOMB_X47_Y17_N4  ; 32      ; Global Clock         ; GCLK1            ; --                        ;
; openmips:openmips0|ex:ex0|Selector57~59         ; LCCOMB_X49_Y28_N28 ; 33      ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr17~8            ; LCCOMB_X46_Y25_N12 ; 32      ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr29~3            ; LCCOMB_X46_Y25_N28 ; 32      ; Global Clock         ; GCLK4            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr35~3            ; LCCOMB_X47_Y28_N20 ; 32      ; Global Clock         ; GCLK12           ; --                        ;
; openmips:openmips0|ex:ex0|WideOr36~14           ; LCCOMB_X47_Y26_N12 ; 32      ; Global Clock         ; GCLK6            ; --                        ;
; openmips:openmips0|ex:ex0|WideOr38~3            ; LCCOMB_X47_Y28_N2  ; 32      ; Global Clock         ; GCLK13           ; --                        ;
; openmips:openmips0|ex:ex0|WideOr40~6            ; LCCOMB_X47_Y28_N10 ; 32      ; Global Clock         ; GCLK14           ; --                        ;
; openmips:openmips0|ex:ex0|WideOr43~3            ; LCCOMB_X44_Y28_N30 ; 32      ; Global Clock         ; GCLK15           ; --                        ;
; openmips:openmips0|ex:ex0|arithres[0]~93        ; LCCOMB_X43_Y31_N0  ; 32      ; Global Clock         ; GCLK9            ; --                        ;
; openmips:openmips0|ex:ex0|div_b_o[31]~0         ; LCCOMB_X46_Y29_N2  ; 64      ; Global Clock         ; GCLK10           ; --                        ;
; openmips:openmips0|ex:ex0|reg_val[31]~105       ; LCCOMB_X43_Y31_N22 ; 32      ; Global Clock         ; GCLK8            ; --                        ;
; openmips:openmips0|mem:mem0|Equal0~0            ; LCCOMB_X47_Y21_N10 ; 41      ; Global Clock         ; GCLK7            ; --                        ;
; openmips:openmips0|mem:mem0|ret_addr[31]~10     ; LCCOMB_X46_Y18_N10 ; 33      ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; rst                                                  ; 1349    ;
; openmips:openmips0|id:id0|tot_len_i[0]               ; 1104    ;
; openmips:openmips0|id:id0|cur_pos[1]                 ; 1007    ;
; openmips:openmips0|id:id0|cur_pos[0]                 ; 838     ;
; openmips:openmips0|if_id:if_id0|id_inst[0]           ; 754     ;
; openmips:openmips0|id:id0|tot_len_i[1]               ; 674     ;
; openmips:openmips0|id:id0|Add97~0                    ; 674     ;
; openmips:openmips0|id:id0|cur_pos[3]                 ; 645     ;
; openmips:openmips0|id:id0|cur_pos[4]                 ; 607     ;
; openmips:openmips0|id:id0|tot_len_i[2]               ; 567     ;
; openmips:openmips0|id:id0|cur_pos[2]                 ; 529     ;
; openmips:openmips0|id:id0|cur_pos[5]                 ; 475     ;
; openmips:openmips0|if_id:if_id0|id_inst[7]           ; 472     ;
; openmips:openmips0|if_id:if_id0|id_inst[1]           ; 469     ;
; openmips:openmips0|if_id:if_id0|id_inst[3]           ; 458     ;
; openmips:openmips0|if_id:if_id0|id_inst[5]           ; 451     ;
; openmips:openmips0|if_id:if_id0|id_inst[4]           ; 441     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[2]          ; 407     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[1]          ; 407     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[3]          ; 402     ;
; openmips:openmips0|if_id:if_id0|id_inst[15]          ; 374     ;
; openmips:openmips0|id:id0|Equal0~2                   ; 360     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[0]          ; 355     ;
; openmips:openmips0|if_id:if_id0|id_inst[6]           ; 354     ;
; openmips:openmips0|id:id0|cur_pos[7]                 ; 346     ;
; openmips:openmips0|id:id0|cur_pos[6]                 ; 338     ;
; openmips:openmips0|if_id:if_id0|id_inst[2]           ; 326     ;
; openmips:openmips0|if_id:if_id0|id_inst[13]          ; 321     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[5]          ; 320     ;
; openmips:openmips0|if_id:if_id0|id_inst[10]          ; 312     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[7]          ; 312     ;
; openmips:openmips0|if_id:if_id0|id_inst[9]           ; 308     ;
; openmips:openmips0|id:id0|cur_inst~2373              ; 306     ;
; openmips:openmips0|if_id:if_id0|id_inst[11]          ; 306     ;
; openmips:openmips0|if_id:if_id0|id_inst[12]          ; 303     ;
; openmips:openmips0|if_id:if_id0|id_inst[8]           ; 296     ;
; openmips:openmips0|id:id0|cur_inst~2137              ; 294     ;
; openmips:openmips0|id:id0|always0~4                  ; 292     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[4]          ; 292     ;
; openmips:openmips0|id:id0|always0~5                  ; 287     ;
; openmips:openmips0|id:id0|cur_inst~2163              ; 285     ;
; openmips:openmips0|if_id:if_id0|id_inst[14]          ; 274     ;
; openmips:openmips0|if_id:if_id0|id_inst[16]          ; 270     ;
; openmips:openmips0|if_id:if_id0|id_inst[23]          ; 269     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[6]          ; 263     ;
; openmips:openmips0|if_id:if_id0|id_inst[19]          ; 262     ;
; openmips:openmips0|if_id:if_id0|id_inst[22]          ; 256     ;
; openmips:openmips0|id:id0|always0~10                 ; 255     ;
; openmips:openmips0|if_id:if_id0|id_inst[20]          ; 254     ;
; openmips:openmips0|if_id:if_id0|id_inst[18]          ; 254     ;
; openmips:openmips0|id:id0|always0~16                 ; 247     ;
; openmips:openmips0|if_id:if_id0|id_inst[17]          ; 246     ;
; openmips:openmips0|id:id0|reg1_addr_o[3]~28          ; 243     ;
; openmips:openmips0|id:id0|reg1_addr_o[2]~26          ; 243     ;
; openmips:openmips0|id:id0|reg1_addr_o[0]~22          ; 243     ;
; openmips:openmips0|id:id0|reg1_addr_o[1]~20          ; 243     ;
; openmips:openmips0|id:id0|reg2_addr_o[3]~4           ; 243     ;
; openmips:openmips0|id:id0|reg2_addr_o[0]~3           ; 243     ;
; openmips:openmips0|id:id0|reg2_addr_o[1]~2           ; 243     ;
; openmips:openmips0|id:id0|reg2_addr_o[2]~10          ; 242     ;
; openmips:openmips0|if_id:if_id0|id_inst[21]          ; 238     ;
; openmips:openmips0|id:id0|cur_inst~2224              ; 233     ;
; openmips:openmips0|id:id0|cur_inst~2305              ; 209     ;
; openmips:openmips0|id:id0|always0~12                 ; 202     ;
; openmips:openmips0|id:id0|cur_inst~1682              ; 199     ;
; openmips:openmips0|id:id0|cur_inst~2195              ; 189     ;
; openmips:openmips0|id:id0|cur_inst~1771              ; 187     ;
; openmips:openmips0|id:id0|Decoder31~96               ; 165     ;
; openmips:openmips0|ex:ex0|reg_fl                     ; 162     ;
; openmips:openmips0|id:id0|cur_inst[69]~2208          ; 160     ;
; openmips:openmips0|id:id0|always0~17                 ; 158     ;
; openmips:openmips0|id:id0|Decoder89~47               ; 153     ;
; openmips:openmips0|ex_mem:ex_mem0|ex_mem_aluop_o~0   ; 150     ;
; openmips:openmips0|id:id0|cur_inst~2433              ; 139     ;
; openmips:openmips0|id:id0|cur_inst[33]~2911          ; 133     ;
; openmips:openmips0|id:id0|cur_inst~2454              ; 130     ;
; ~GND                                                 ; 128     ;
; openmips:openmips0|id:id0|Decoder89~54               ; 122     ;
; clk                                                  ; 118     ;
; openmips:openmips0|id:id0|cur_inst~2883              ; 117     ;
; openmips:openmips0|id:id0|cur_inst~2714              ; 117     ;
; openmips:openmips0|id:id0|cur_inst~1665              ; 117     ;
; openmips:openmips0|id:id0|Add97~4                    ; 117     ;
; openmips:openmips0|id:id0|cur_inst[0]~3718           ; 116     ;
; openmips:openmips0|id:id0|LessThan80~2               ; 116     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[0]           ; 116     ;
; openmips:openmips0|id:id0|always0~11                 ; 115     ;
; openmips:openmips0|id_ex:id_ex0|always0~0            ; 113     ;
; openmips:openmips0|id:id0|Decoder89~105              ; 112     ;
; openmips:openmips0|id:id0|cur_inst~1985              ; 112     ;
; openmips:openmips0|id:id0|cur_inst~2006              ; 111     ;
; openmips:openmips0|id:id0|Equal10~0                  ; 111     ;
; openmips:openmips0|id:id0|Decoder31~67               ; 111     ;
; openmips:openmips0|id:id0|Equal18~4                  ; 109     ;
; openmips:openmips0|id:id0|Decoder31~122              ; 108     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[1]           ; 108     ;
; openmips:openmips0|if_id:if_id0|id_inst[24]          ; 106     ;
; openmips:openmips0|id:id0|Decoder31~76               ; 100     ;
; openmips:openmips0|id:id0|cur_inst~1882              ; 100     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[2]           ; 100     ;
; openmips:openmips0|if_id:if_id0|id_inst[25]          ; 99      ;
; openmips:openmips0|id:id0|Decoder89~9                ; 98      ;
; openmips:openmips0|id:id0|cur_inst[69]~15822         ; 97      ;
; openmips:openmips0|id:id0|cur_inst~3630              ; 95      ;
; openmips:openmips0|id:id0|cur_inst~2060              ; 95      ;
; openmips:openmips0|id:id0|Decoder31~70               ; 95      ;
; openmips:openmips0|if_id:if_id0|id_inst[27]          ; 95      ;
; openmips:openmips0|id:id0|cur_inst~1733              ; 89      ;
; openmips:openmips0|if_id:if_id0|id_inst[26]          ; 88      ;
; openmips:openmips0|id:id0|Add97~2                    ; 86      ;
; openmips:openmips0|if_id:if_id0|id_inst[28]          ; 86      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_wdata~0        ; 85      ;
; openmips:openmips0|id:id0|cur_inst[93]~15791         ; 83      ;
; openmips:openmips0|id:id0|always0~13                 ; 82      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[0]         ; 81      ;
; openmips:openmips0|id:id0|cur_inst[69]~4694          ; 79      ;
; openmips:openmips0|id:id0|cur_inst[91]~4614          ; 79      ;
; openmips:openmips0|id:id0|Decoder31~80               ; 77      ;
; openmips:openmips0|ex_mem:ex_mem0|ex_mem_exp_no_o~1  ; 77      ;
; openmips:openmips0|expt:expt0|WideOr2~0              ; 76      ;
; openmips:openmips0|id:id0|pre_66~15                  ; 75      ;
; openmips:openmips0|id:id0|Equal0~0                   ; 75      ;
; openmips:openmips0|if_id:if_id0|id_inst[29]          ; 75      ;
; openmips:openmips0|id:id0|cur_inst~7688              ; 74      ;
; openmips:openmips0|if_id:if_id0|id_inst[30]          ; 74      ;
; openmips:openmips0|id:id0|Decoder89~17               ; 73      ;
; openmips:openmips0|id:id0|Decoder60~48               ; 73      ;
; openmips:openmips0|id:id0|Decoder89~41               ; 72      ;
; openmips:openmips0|id:id0|cur_inst[85]~4653          ; 70      ;
; openmips:openmips0|id:id0|cur_inst[91]~4613          ; 70      ;
; openmips:openmips0|id:id0|Decoder31~78               ; 70      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[3]           ; 69      ;
; openmips:openmips0|id:id0|Add36~10                   ; 68      ;
; openmips:openmips0|bus_if:dbus_if|bus_state.001      ; 67      ;
; openmips:openmips0|id:id0|Decoder89~19               ; 66      ;
; openmips:openmips0|ex:ex0|Selector666~6              ; 65      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1~55           ; 65      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2~29           ; 65      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2~24           ; 65      ;
; openmips:openmips0|if_id:if_id0|id_inst~1            ; 64      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1~51           ; 64      ;
; openmips:openmips0|id:id0|cur_inst~2638              ; 64      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[6]           ; 64      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[11]          ; 64      ;
; openmips:openmips0|id:id0|Add40~10                   ; 63      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[0]           ; 63      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[4]           ; 63      ;
; openmips:openmips0|div:div0|k[0]~1                   ; 62      ;
; openmips:openmips0|id:id0|Decoder89~26               ; 62      ;
; openmips:openmips0|id:id0|cur_inst~2640              ; 62      ;
; openmips:openmips0|id:id0|Add38~4                    ; 62      ;
; openmips:openmips0|id:id0|Decoder31~85               ; 61      ;
; openmips:openmips0|id:id0|Decoder31~79               ; 61      ;
; openmips:openmips0|id:id0|Add38~6                    ; 61      ;
; openmips:openmips0|id:id0|Add44~6                    ; 61      ;
; openmips:openmips0|id:id0|Decoder89~48               ; 60      ;
; openmips:openmips0|id:id0|Decoder31~82               ; 60      ;
; openmips:openmips0|id:id0|Add52~8                    ; 60      ;
; openmips:openmips0|id:id0|Decoder31~174              ; 59      ;
; openmips:openmips0|id:id0|Decoder31~173              ; 59      ;
; openmips:openmips0|id:id0|Decoder89~71               ; 59      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[2]           ; 59      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[7]           ; 59      ;
; openmips:openmips0|id:id0|Decoder31~167              ; 58      ;
; openmips:openmips0|id:id0|Decoder89~110              ; 58      ;
; openmips:openmips0|id:id0|Decoder89~10               ; 58      ;
; openmips:openmips0|id:id0|Decoder31~81               ; 58      ;
; openmips:openmips0|id:id0|Add0~10                    ; 58      ;
; openmips:openmips0|id:id0|Decoder31~172              ; 57      ;
; openmips:openmips0|bus_if:dbus_if|bus_wr_data[16]~1  ; 57      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[31]          ; 57      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[29]          ; 57      ;
; openmips:openmips0|id:id0|Decoder89~51               ; 56      ;
; openmips:openmips0|id:id0|cur_inst~2527              ; 56      ;
; bus_top:bus_top0|bus_dec:bus_dec0|Decoder0~0         ; 56      ;
; openmips:openmips0|id:id0|Add0~6                     ; 56      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[30]          ; 56      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[22]          ; 56      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[23]          ; 56      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[24]          ; 56      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[25]          ; 56      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[26]          ; 56      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[27]          ; 56      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[28]          ; 56      ;
; openmips:openmips0|id:id0|Decoder31~211              ; 55      ;
; openmips:openmips0|id:id0|Decoder31~169              ; 55      ;
; openmips:openmips0|id:id0|Decoder31~161              ; 55      ;
; openmips:openmips0|id:id0|Decoder31~77               ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[3]           ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[4]           ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[5]           ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[8]           ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[9]           ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[10]          ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[12]          ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[13]          ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[16]          ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[17]          ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[18]          ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[19]          ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[20]          ; 55      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[21]          ; 55      ;
; openmips:openmips0|id:id0|Decoder89~132              ; 54      ;
; openmips:openmips0|id:id0|Decoder89~13               ; 54      ;
; openmips:openmips0|id:id0|Decoder31~153              ; 54      ;
; openmips:openmips0|id:id0|Add34~4                    ; 54      ;
; openmips:openmips0|id:id0|Add42~6                    ; 54      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[14]          ; 54      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[15]          ; 54      ;
; openmips:openmips0|id:id0|Decoder31~214              ; 53      ;
; openmips:openmips0|id:id0|Decoder31~176              ; 53      ;
; openmips:openmips0|id:id0|Decoder31~170              ; 53      ;
; openmips:openmips0|id:id0|Decoder31~166              ; 53      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[1]           ; 53      ;
; openmips:openmips0|id:id0|Decoder31~209              ; 52      ;
; openmips:openmips0|id:id0|Decoder31~208              ; 52      ;
; openmips:openmips0|id:id0|Decoder31~187              ; 52      ;
; openmips:openmips0|id:id0|Decoder31~168              ; 52      ;
; openmips:openmips0|id:id0|Decoder31~163              ; 52      ;
; openmips:openmips0|id:id0|Decoder31~160              ; 52      ;
; openmips:openmips0|id:id0|Decoder89~119              ; 52      ;
; openmips:openmips0|ctrl:ctrl0|stall[2]~3             ; 52      ;
; openmips:openmips0|id:id0|Add62~8                    ; 52      ;
; openmips:openmips0|id:id0|Decoder31~212              ; 51      ;
; openmips:openmips0|id:id0|Decoder31~177              ; 51      ;
; openmips:openmips0|id:id0|Decoder31~175              ; 51      ;
; openmips:openmips0|id:id0|Decoder31~104              ; 51      ;
; openmips:openmips0|id:id0|Add34~2                    ; 51      ;
; openmips:openmips0|id:id0|Add0~8                     ; 51      ;
; openmips:openmips0|id:id0|Decoder31~220              ; 50      ;
; openmips:openmips0|id:id0|Decoder31~215              ; 50      ;
; openmips:openmips0|id:id0|Decoder31~171              ; 50      ;
; openmips:openmips0|id:id0|Decoder31~159              ; 50      ;
; openmips:openmips0|id:id0|Decoder89~94               ; 50      ;
; openmips:openmips0|id:id0|Decoder89~58               ; 50      ;
; openmips:openmips0|id:id0|Decoder89~55               ; 50      ;
; bus_top:bus_top0|bus_master:bus_master0|m_addr[30]~2 ; 50      ;
; openmips:openmips0|id:id0|Add46~4                    ; 50      ;
; openmips:openmips0|id:id0|Add44~10                   ; 50      ;
; openmips:openmips0|id:id0|Add44~8                    ; 50      ;
; openmips:openmips0|id:id0|Add48~8                    ; 50      ;
; openmips:openmips0|id:id0|Decoder31~213              ; 49      ;
; openmips:openmips0|id:id0|Decoder89~78               ; 49      ;
; openmips:openmips0|id:id0|Decoder89~32               ; 49      ;
; openmips:openmips0|id:id0|Decoder89~70               ; 48      ;
; openmips:openmips0|id:id0|Decoder31~117              ; 48      ;
; openmips:openmips0|id:id0|Decoder31~98               ; 48      ;
; openmips:openmips0|id:id0|Decoder31~92               ; 48      ;
; openmips:openmips0|id:id0|Add46~6                    ; 48      ;
; openmips:openmips0|id:id0|Decoder89~68               ; 47      ;
; openmips:openmips0|id:id0|Decoder31~141              ; 47      ;
; openmips:openmips0|id:id0|Decoder31~69               ; 47      ;
; openmips:openmips0|ex:ex0|stallreq                   ; 46      ;
; openmips:openmips0|id:id0|Decoder31~216              ; 46      ;
; openmips:openmips0|id:id0|Decoder31~179              ; 46      ;
; openmips:openmips0|ex:ex0|Selector436~28             ; 46      ;
; openmips:openmips0|id:id0|Decoder31~162              ; 46      ;
; openmips:openmips0|id:id0|Decoder89~91               ; 46      ;
; openmips:openmips0|id:id0|Decoder89~61               ; 46      ;
; openmips:openmips0|id:id0|Decoder31~150              ; 46      ;
; openmips:openmips0|id:id0|Decoder31~138              ; 46      ;
; openmips:openmips0|id:id0|Decoder31~131              ; 46      ;
; openmips:openmips0|id:id0|Decoder31~127              ; 46      ;
; openmips:openmips0|id:id0|Decoder31~125              ; 46      ;
; openmips:openmips0|id:id0|Decoder31~111              ; 46      ;
; bus_top:bus_top0|bus_master:bus_master0|m_addr[29]~0 ; 46      ;
; openmips:openmips0|id:id0|Add36~8                    ; 46      ;
; openmips:openmips0|id:id0|Decoder31~210              ; 45      ;
; openmips:openmips0|id:id0|Decoder31~178              ; 45      ;
; openmips:openmips0|ex:ex0|Selector436~69             ; 45      ;
; openmips:openmips0|ex:ex0|Selector436~68             ; 45      ;
; openmips:openmips0|ex:ex0|Selector436~64             ; 45      ;
; openmips:openmips0|ex:ex0|Selector436~63             ; 45      ;
; openmips:openmips0|id:id0|Decoder89~129              ; 45      ;
; openmips:openmips0|id:id0|Decoder89~118              ; 45      ;
; openmips:openmips0|id:id0|Decoder89~50               ; 45      ;
; openmips:openmips0|id:id0|Decoder31~151              ; 45      ;
; openmips:openmips0|id:id0|Decoder31~147              ; 45      ;
; openmips:openmips0|id:id0|Decoder31~126              ; 45      ;
; openmips:openmips0|id:id0|Decoder31~91               ; 45      ;
; openmips:openmips0|id:id0|Decoder31~71               ; 45      ;
; openmips:openmips0|id:id0|Add42~8                    ; 45      ;
; openmips:openmips0|id:id0|Decoder31~221              ; 44      ;
; openmips:openmips0|id:id0|Decoder31~217              ; 44      ;
; openmips:openmips0|id:id0|Decoder31~183              ; 44      ;
; openmips:openmips0|id:id0|Decoder31~165              ; 44      ;
; openmips:openmips0|id:id0|Decoder89~122              ; 44      ;
; openmips:openmips0|id:id0|Decoder89~107              ; 44      ;
; openmips:openmips0|id:id0|Decoder89~98               ; 44      ;
; openmips:openmips0|id:id0|Decoder31~130              ; 44      ;
; openmips:openmips0|id:id0|Decoder31~129              ; 44      ;
; openmips:openmips0|id:id0|Add42~4                    ; 44      ;
; openmips:openmips0|ex:ex0|Selector436~34             ; 43      ;
; openmips:openmips0|id:id0|Decoder89~125              ; 43      ;
; openmips:openmips0|id:id0|Decoder89~101              ; 43      ;
; openmips:openmips0|id:id0|Decoder89~83               ; 43      ;
; openmips:openmips0|id:id0|Decoder31~97               ; 43      ;
; openmips:openmips0|id:id0|cur_inst~2007              ; 43      ;
; openmips:openmips0|id:id0|Decoder37~46               ; 43      ;
; openmips:openmips0|id:id0|Add38~2                    ; 43      ;
; openmips:openmips0|id:id0|Add42~2                    ; 43      ;
; openmips:openmips0|id:id0|Add52~6                    ; 43      ;
; openmips:openmips0|id:id0|tot_len[4]                 ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~106            ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~105            ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~103            ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~102            ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~101            ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~59             ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~58             ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~55             ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~54             ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~47             ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~46             ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~44             ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~42             ; 42      ;
; openmips:openmips0|ex:ex0|Selector436~27             ; 42      ;
; openmips:openmips0|id:id0|Decoder89~112              ; 42      ;
; openmips:openmips0|id:id0|Decoder89~88               ; 42      ;
; openmips:openmips0|id:id0|Decoder89~86               ; 42      ;
; openmips:openmips0|id:id0|Decoder89~67               ; 42      ;
; openmips:openmips0|id:id0|Decoder89~46               ; 42      ;
; openmips:openmips0|id:id0|Decoder89~45               ; 42      ;
; openmips:openmips0|id:id0|Decoder89~40               ; 42      ;
; openmips:openmips0|id:id0|Decoder31~142              ; 42      ;
; openmips:openmips0|id:id0|Decoder31~134              ; 42      ;
; openmips:openmips0|id:id0|Decoder31~73               ; 42      ;
; openmips:openmips0|id:id0|cur_inst~1876              ; 42      ;
; openmips:openmips0|id:id0|cur_inst~1644              ; 42      ;
; openmips:openmips0|id:id0|Add34~6                    ; 42      ;
; openmips:openmips0|id:id0|Add62~6                    ; 42      ;
; openmips:openmips0|id:id0|Decoder31~189              ; 41      ;
; openmips:openmips0|id:id0|Decoder31~180              ; 41      ;
; openmips:openmips0|id:id0|Decoder89~120              ; 41      ;
; openmips:openmips0|id:id0|Decoder89~59               ; 41      ;
; openmips:openmips0|id:id0|Decoder89~52               ; 41      ;
; openmips:openmips0|id:id0|Decoder89~49               ; 41      ;
; openmips:openmips0|id:id0|Decoder89~36               ; 41      ;
; openmips:openmips0|id:id0|Decoder31~149              ; 41      ;
; openmips:openmips0|id:id0|Decoder31~146              ; 41      ;
; openmips:openmips0|id:id0|Decoder31~145              ; 41      ;
; openmips:openmips0|id:id0|Decoder31~144              ; 41      ;
; openmips:openmips0|id:id0|Decoder31~128              ; 41      ;
; openmips:openmips0|id:id0|Decoder31~93               ; 41      ;
; openmips:openmips0|div:div0|state[0]                 ; 41      ;
; openmips:openmips0|div:div0|state[1]                 ; 41      ;
; openmips:openmips0|id:id0|Add60~6                    ; 41      ;
; openmips:openmips0|id:id0|Decoder89~136              ; 40      ;
; openmips:openmips0|id:id0|Decoder89~109              ; 40      ;
; openmips:openmips0|id:id0|Decoder89~96               ; 40      ;
; openmips:openmips0|id:id0|Decoder89~87               ; 40      ;
; openmips:openmips0|id:id0|Decoder89~37               ; 40      ;
; openmips:openmips0|id:id0|Decoder31~121              ; 40      ;
; openmips:openmips0|id:id0|Decoder31~113              ; 40      ;
; openmips:openmips0|id:id0|Decoder31~86               ; 40      ;
; openmips:openmips0|ctrl:ctrl0|stall~0                ; 40      ;
; openmips:openmips0|id:id0|Add30~4                    ; 40      ;
; openmips:openmips0|id:id0|Add18~4                    ; 40      ;
; openmips:openmips0|id:id0|Add36~6                    ; 40      ;
; openmips:openmips0|id:id0|Add0~12                    ; 40      ;
; openmips:openmips0|id:id0|Decoder31~219              ; 39      ;
; openmips:openmips0|id:id0|Decoder89~130              ; 39      ;
; openmips:openmips0|id:id0|Decoder89~104              ; 39      ;
; openmips:openmips0|id:id0|Decoder89~103              ; 39      ;
; openmips:openmips0|id:id0|Decoder89~99               ; 39      ;
; openmips:openmips0|id:id0|Decoder31~154              ; 39      ;
; openmips:openmips0|id:id0|Decoder31~143              ; 39      ;
; openmips:openmips0|id:id0|Decoder31~124              ; 39      ;
; openmips:openmips0|id:id0|Add2~4                     ; 39      ;
; openmips:openmips0|bus_if:dbus_if|bus_state.011      ; 39      ;
; openmips:openmips0|id:id0|Decoder89~150              ; 38      ;
; openmips:openmips0|id:id0|Decoder31~190              ; 38      ;
; openmips:openmips0|id:id0|Decoder89~126              ; 38      ;
; openmips:openmips0|id:id0|Decoder89~121              ; 38      ;
; openmips:openmips0|id:id0|Decoder89~106              ; 38      ;
; openmips:openmips0|id:id0|Decoder89~92               ; 38      ;
; openmips:openmips0|id:id0|Decoder89~60               ; 38      ;
; openmips:openmips0|id:id0|Decoder89~56               ; 38      ;
; openmips:openmips0|id:id0|Decoder31~148              ; 38      ;
; openmips:openmips0|id:id0|Decoder31~140              ; 38      ;
; openmips:openmips0|id:id0|Decoder31~132              ; 38      ;
; openmips:openmips0|id:id0|reg1_read_o~0              ; 38      ;
; openmips:openmips0|id:id0|cur_inst~2879              ; 38      ;
; openmips:openmips0|id:id0|Decoder31~115              ; 38      ;
; openmips:openmips0|id:id0|cur_inst~1690              ; 38      ;
; openmips:openmips0|id:id0|Add46~8                    ; 38      ;
; openmips:openmips0|id:id0|Add54~8                    ; 38      ;
; openmips:openmips0|id:id0|Add54~4                    ; 38      ;
; openmips:openmips0|id:id0|Decoder89~135              ; 37      ;
; openmips:openmips0|id:id0|Decoder89~127              ; 37      ;
; openmips:openmips0|id:id0|Decoder89~123              ; 37      ;
; openmips:openmips0|id:id0|Decoder89~108              ; 37      ;
; openmips:openmips0|id:id0|Decoder89~100              ; 37      ;
; openmips:openmips0|id:id0|Decoder89~97               ; 37      ;
; openmips:openmips0|id:id0|Decoder89~93               ; 37      ;
; openmips:openmips0|id:id0|Decoder89~53               ; 37      ;
; openmips:openmips0|id:id0|Decoder89~25               ; 37      ;
; openmips:openmips0|id:id0|Decoder31~139              ; 37      ;
; openmips:openmips0|id:id0|Decoder31~133              ; 37      ;
; openmips:openmips0|id:id0|Decoder31~112              ; 37      ;
; openmips:openmips0|id:id0|Decoder31~105              ; 37      ;
; openmips:openmips0|id:id0|Decoder31~101              ; 37      ;
; openmips:openmips0|id:id0|Add52~12                   ; 37      ;
; openmips:openmips0|id:id0|Add64~8                    ; 37      ;
; openmips:openmips0|id:id0|Add64~4                    ; 37      ;
; openmips:openmips0|bus_if:ibus_if|bus_state.011      ; 37      ;
; openmips:openmips0|id:id0|tot_len[5]                 ; 36      ;
; openmips:openmips0|id:id0|Decoder89~139              ; 36      ;
; openmips:openmips0|id:id0|Decoder89~128              ; 36      ;
; openmips:openmips0|id:id0|Decoder89~114              ; 36      ;
; openmips:openmips0|id:id0|Decoder31~135              ; 36      ;
; openmips:openmips0|id:id0|Decoder60~60               ; 36      ;
; openmips:openmips0|id:id0|Decoder31~116              ; 36      ;
; openmips:openmips0|id:id0|Equal0~3                   ; 36      ;
; openmips:openmips0|id:id0|Add22~4                    ; 36      ;
; openmips:openmips0|id:id0|Add76~10                   ; 36      ;
; openmips:openmips0|id:id0|Add50~8                    ; 36      ;
; openmips:openmips0|id:id0|Add50~4                    ; 36      ;
; openmips:openmips0|id:id0|Add0~14                    ; 36      ;
; openmips:openmips0|id:id0|Add0~4                     ; 36      ;
; openmips:openmips0|id:id0|Add0~2                     ; 36      ;
; openmips:openmips0|id:id0|Add0~0                     ; 36      ;
; openmips:openmips0|id:id0|tot_len[3]                 ; 35      ;
; openmips:openmips0|ex:ex0|jmp_fl                     ; 35      ;
; openmips:openmips0|id:id0|Decoder31~191              ; 35      ;
; openmips:openmips0|id:id0|Decoder89~137              ; 35      ;
; openmips:openmips0|id:id0|Decoder89~131              ; 35      ;
; openmips:openmips0|id:id0|Decoder89~124              ; 35      ;
; openmips:openmips0|id:id0|Decoder89~44               ; 35      ;
; openmips:openmips0|id:id0|Equal5~2                   ; 35      ;
; openmips:openmips0|id:id0|Add26~4                    ; 35      ;
; openmips:openmips0|id:id0|Add14~4                    ; 35      ;
; openmips:openmips0|id:id0|Add48~10                   ; 35      ;
; openmips:openmips0|id:id0|Add54~6                    ; 35      ;
; openmips:openmips0|id:id0|Add62~12                   ; 35      ;
; openmips:openmips0|id:id0|Add60~8                    ; 35      ;
; openmips:openmips0|id:id0|Add60~4                    ; 35      ;
; openmips:openmips0|id:id0|Decoder31~197              ; 34      ;
; openmips:openmips0|id:id0|Decoder31~196              ; 34      ;
; openmips:openmips0|id:id0|Decoder31~184              ; 34      ;
; openmips:openmips0|div:div0|res~3                    ; 34      ;
; openmips:openmips0|id:id0|Decoder31~164              ; 34      ;
; openmips:openmips0|id:id0|Decoder89~140              ; 34      ;
; openmips:openmips0|id:id0|Decoder89~138              ; 34      ;
; openmips:openmips0|ex:ex0|WideOr7~1                  ; 34      ;
; openmips:openmips0|id:id0|Decoder89~57               ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wreg            ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[4]           ; 34      ;
; openmips:openmips0|id:id0|cur_inst~2712              ; 34      ;
; openmips:openmips0|id:id0|Decoder31~75               ; 34      ;
; openmips:openmips0|ex:ex0|Decoder0~2                 ; 34      ;
; openmips:openmips0|id:id0|Add10~4                    ; 34      ;
; openmips:openmips0|id:id0|Add78~4                    ; 34      ;
; openmips:openmips0|id:id0|Add64~6                    ; 34      ;
; openmips:openmips0|id:id0|Decoder89~116              ; 33      ;
; openmips:openmips0|id:id0|Decoder89~29               ; 33      ;
; openmips:openmips0|id:id0|cur_inst~2904              ; 33      ;
; openmips:openmips0|id:id0|Decoder31~108              ; 33      ;
; openmips:openmips0|mem:mem0|ret_addr~2               ; 33      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[1]         ; 33      ;
; openmips:openmips0|id:id0|Add6~4                     ; 33      ;
; openmips:openmips0|id:id0|Add8~10                    ; 33      ;
; openmips:openmips0|id:id0|Add46~2                    ; 33      ;
; openmips:openmips0|id:id0|Add54~2                    ; 33      ;
; openmips:openmips0|id:id0|Decoder31~186              ; 32      ;
; openmips:openmips0|bus_if:ibus_if|rd_buf[1]~35       ; 32      ;
; openmips:openmips0|ex:ex0|WideOr48~2                 ; 32      ;
; openmips:openmips0|ex:ex0|Selector233~4              ; 32      ;
; openmips:openmips0|div:div0|res~1                    ; 32      ;
; openmips:openmips0|bus_if:dbus_if|rd_buf[1]~37       ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~63          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~62          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~61          ; 32      ;
; openmips:openmips0|ex:ex0|Selector233~0              ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~60          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~59          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~58          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~57          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~56          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~55          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~54          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~53          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~52          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~51          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~50          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~49          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~48          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~47          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~46          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~45          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~44          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~43          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~42          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~41          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~40          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~39          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~38          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~37          ; 32      ;
; openmips:openmips0|id:id0|Decoder89~142              ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~36          ; 32      ;
; openmips:openmips0|id:id0|Decoder89~141              ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~35          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~34          ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~33          ; 32      ;
; openmips:openmips0|mem:mem0|WideOr17~1               ; 32      ;
; openmips:openmips0|id:id0|Decoder72~0                ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[31][4]~32   ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[19][22]~31  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[23][22]~30  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[27][21]~29  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[28][0]~28   ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[16][18]~27  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[24][24]~26  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[20][29]~25  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[29][17]~24  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[17][24]~23  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[21][21]~22  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[25][4]~21   ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[30][17]~20  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[18][15]~19  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[26][21]~18  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[22][22]~17  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[15][20]~16  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[12][5]~15   ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[14][28]~14  ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[13][3]~13   ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[3][26]~12   ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[0][13]~11   ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[1][14]~10   ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[2][5]~9     ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[7][24]~8    ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[4][14]~7    ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[6][5]~6     ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[5][17]~5    ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[11][5]~4    ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[8][1]~3     ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[9][27]~2    ; 32      ;
; openmips:openmips0|id:id0|Decoder89~35               ; 32      ;
; openmips:openmips0|regfile:regfile1|regs[10][11]~1   ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~0           ; 32      ;
; openmips:openmips0|ex:ex0|mem_data_o~9               ; 32      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1~60           ; 32      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1~52           ; 32      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2~33           ; 32      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2~25           ; 32      ;
; openmips:openmips0|id:id0|Decoder31~94               ; 32      ;
; openmips:openmips0|id:id0|Decoder31~88               ; 32      ;
; openmips:openmips0|mem:mem0|dm_data_o[31]~2          ; 32      ;
; openmips:openmips0|mem:mem0|dm_data_o~1              ; 32      ;
; gpio_top:gpio_top0|gpio_out[4]~1                     ; 32      ;
; openmips:openmips0|id:id0|Add50~2                    ; 32      ;
; openmips:openmips0|bus_if:ibus_if|bus_state.001      ; 32      ;
; openmips:openmips0|div:div0|div_n~30                 ; 31      ;
; openmips:openmips0|id:id0|Decoder31~123              ; 31      ;
; openmips:openmips0|id:id0|Decoder31~120              ; 31      ;
; openmips:openmips0|id:id0|Add82~8                    ; 31      ;
; openmips:openmips0|id:id0|Add70~2                    ; 31      ;
; openmips:openmips0|div:div0|div_n[27]~31             ; 30      ;
; openmips:openmips0|ex:ex0|Mux20~58                   ; 30      ;
; openmips:openmips0|id:id0|Decoder89~11               ; 30      ;
; openmips:openmips0|ex:ex0|Selector691~0              ; 30      ;
; openmips:openmips0|id:id0|Equal15~0                  ; 30      ;
; openmips:openmips0|id:id0|Decoder31~103              ; 30      ;
; openmips:openmips0|id:id0|always0~8                  ; 30      ;
; openmips:openmips0|ex:ex0|Selector17~17              ; 30      ;
; openmips:openmips0|ex:ex0|mem_data_o~8               ; 30      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[16]~30          ; 30      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[16]~28          ; 30      ;
; openmips:openmips0|id:id0|Add78~8                    ; 30      ;
; openmips:openmips0|id:id0|Add78~2                    ; 30      ;
; openmips:openmips0|if_id:if_id0|id_inst[31]          ; 30      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[5]           ; 30      ;
; openmips:openmips0|ex:ex0|arithres[28]~92            ; 29      ;
; openmips:openmips0|ex:ex0|arithres[28]~18            ; 29      ;
; openmips:openmips0|id:id0|cur_inst~1677              ; 29      ;
; openmips:openmips0|id:id0|Add26~2                    ; 29      ;
; openmips:openmips0|id:id0|Add50~6                    ; 29      ;
; openmips:openmips0|id:id0|Add64~2                    ; 29      ;
; openmips:openmips0|ex:ex0|arithres[28]~19            ; 28      ;
; openmips:openmips0|ex:ex0|Mux20~75                   ; 28      ;
; openmips:openmips0|id:id0|Decoder89~24               ; 28      ;
; openmips:openmips0|id:id0|Decoder89~15               ; 28      ;
; openmips:openmips0|id:id0|Decoder85~0                ; 28      ;
; openmips:openmips0|id:id0|Decoder31~109              ; 28      ;
; openmips:openmips0|id:id0|cur_inst~2098              ; 28      ;
; openmips:openmips0|id:id0|Decoder31~95               ; 28      ;
; openmips:openmips0|id:id0|cur_inst~1845              ; 28      ;
; openmips:openmips0|id:id0|cur_inst~1695              ; 28      ;
; openmips:openmips0|ex:ex0|Decoder0~1                 ; 28      ;
; openmips:openmips0|pc_reg:pc_reg0|always0~0          ; 28      ;
; openmips:openmips0|id:id0|Add26~6                    ; 28      ;
; openmips:openmips0|id:id0|Add6~6                     ; 28      ;
; openmips:openmips0|id:id0|Add4~10                    ; 28      ;
; openmips:openmips0|id:id0|Add34~8                    ; 28      ;
; openmips:openmips0|id:id0|Add48~12                   ; 28      ;
; openmips:openmips0|id:id0|Decoder31~182              ; 27      ;
; openmips:openmips0|id:id0|Decoder89~143              ; 27      ;
; openmips:openmips0|ex:ex0|Mux20~81                   ; 27      ;
; openmips:openmips0|id:id0|Decoder89~12               ; 27      ;
; openmips:openmips0|id:id0|cur_inst[8]~2641           ; 27      ;
; openmips:openmips0|id:id0|cur_inst~1867              ; 27      ;
; openmips:openmips0|id:id0|cur_inst~1737              ; 27      ;
; openmips:openmips0|id:id0|cur_inst~1719              ; 27      ;
; openmips:openmips0|id:id0|cur_inst~1718              ; 27      ;
; openmips:openmips0|id:id0|Add2~6                     ; 27      ;
; openmips:openmips0|id:id0|Add72~10                   ; 27      ;
; openmips:openmips0|id:id0|Add74~2                    ; 27      ;
; openmips:openmips0|ex:ex0|Mux20~82                   ; 26      ;
; openmips:openmips0|id:id0|Decoder51~70               ; 26      ;
; openmips:openmips0|id:id0|cur_inst~2059              ; 26      ;
; openmips:openmips0|id:id0|Decoder31~84               ; 26      ;
; openmips:openmips0|id:id0|Decoder31~74               ; 26      ;
; openmips:openmips0|id:id0|cur_inst~1756              ; 26      ;
; openmips:openmips0|id:id0|cur_inst~1723              ; 26      ;
; openmips:openmips0|id:id0|Add20~10                   ; 26      ;
; openmips:openmips0|id:id0|Add12~10                   ; 26      ;
; openmips:openmips0|id:id0|Add6~2                     ; 26      ;
; openmips:openmips0|id:id0|Add74~8                    ; 26      ;
; openmips:openmips0|id:id0|Add64~12                   ; 26      ;
; bus_top:bus_top0|bus_ctrl:bus_ctrl0|owner            ; 26      ;
; openmips:openmips0|id:id0|cur_inst[84]               ; 25      ;
; openmips:openmips0|id:id0|Decoder53~90               ; 25      ;
; openmips:openmips0|id:id0|Decoder41~65               ; 25      ;
; openmips:openmips0|id:id0|cur_inst~1793              ; 25      ;
; openmips:openmips0|id:id0|cur_inst~1717              ; 25      ;
; openmips:openmips0|id:id0|cur_inst~1658              ; 25      ;
; openmips:openmips0|bus_if:ibus_if|bus_addr[18]~3     ; 25      ;
; openmips:openmips0|id:id0|Add18~2                    ; 25      ;
; openmips:openmips0|id:id0|Add2~2                     ; 25      ;
; openmips:openmips0|id:id0|Add70~4                    ; 25      ;
; openmips:openmips0|id:id0|Add97~6                    ; 25      ;
; openmips:openmips0|id:id0|Add54~12                   ; 25      ;
; openmips:openmips0|id:id0|Decoder31~192              ; 24      ;
; openmips:openmips0|ex:ex0|Equal2~8                   ; 24      ;
; openmips:openmips0|id:id0|Decoder89~28               ; 24      ;
; openmips:openmips0|id:id0|Decoder31~136              ; 24      ;
; openmips:openmips0|id:id0|Decoder31~107              ; 24      ;
; openmips:openmips0|id:id0|Decoder31~83               ; 24      ;
; openmips:openmips0|id:id0|cur_inst~1835              ; 24      ;
; openmips:openmips0|id:id0|cur_inst~1630              ; 24      ;
; openmips:openmips0|ex:ex0|WideOr42~9                 ; 24      ;
; openmips:openmips0|mem:mem0|ret_addr~0               ; 24      ;
; openmips:openmips0|bus_if:dbus_if|bus_rw             ; 24      ;
; openmips:openmips0|id:id0|Add30~8                    ; 24      ;
; openmips:openmips0|id:id0|Add30~6                    ; 24      ;
; openmips:openmips0|id:id0|Add30~2                    ; 24      ;
; openmips:openmips0|id:id0|Add22~2                    ; 24      ;
; openmips:openmips0|id:id0|Add14~6                    ; 24      ;
; openmips:openmips0|id:id0|Add10~6                    ; 24      ;
; openmips:openmips0|id:id0|Add70~8                    ; 24      ;
; openmips:openmips0|id:id0|Add97~8                    ; 24      ;
; openmips:openmips0|id:id0|Add40~14                   ; 24      ;
; openmips:openmips0|id:id0|Add40~12                   ; 24      ;
; openmips:openmips0|id:id0|Add50~12                   ; 24      ;
; openmips:openmips0|id:id0|cur_inst[83]               ; 23      ;
; openmips:openmips0|id:id0|cur_inst[85]               ; 23      ;
; openmips:openmips0|id:id0|Decoder89~146              ; 23      ;
; openmips:openmips0|id:id0|Decoder25~56               ; 23      ;
; openmips:openmips0|id:id0|Decoder17~46               ; 23      ;
; openmips:openmips0|id:id0|Decoder89~27               ; 23      ;
; openmips:openmips0|ex:ex0|WideOr0~9                  ; 23      ;
; openmips:openmips0|ex:ex0|WideOr27~6                 ; 23      ;
; openmips:openmips0|id:id0|Decoder49~89               ; 23      ;
; openmips:openmips0|id:id0|Decoder47~38               ; 23      ;
; openmips:openmips0|id:id0|Decoder39~70               ; 23      ;
; openmips:openmips0|id:id0|cur_inst~2834              ; 23      ;
; openmips:openmips0|id:id0|Decoder47~22               ; 23      ;
; openmips:openmips0|id:id0|Equal0~1                   ; 23      ;
; openmips:openmips0|ex:ex0|WideOr7~0                  ; 23      ;
; openmips:openmips0|mem:mem0|dm_addr[31]~3            ; 23      ;
; openmips:openmips0|mem:mem0|WideOr10~0               ; 23      ;
; openmips:openmips0|id:id0|Add28~10                   ; 23      ;
; openmips:openmips0|id:id0|Add22~6                    ; 23      ;
; openmips:openmips0|id:id0|Add18~6                    ; 23      ;
; openmips:openmips0|id:id0|Add14~2                    ; 23      ;
; openmips:openmips0|id:id0|Add10~2                    ; 23      ;
; openmips:openmips0|id:id0|Add16~10                   ; 23      ;
; openmips:openmips0|id:id0|Add72~6                    ; 23      ;
; openmips:openmips0|id:id0|Add82~4                    ; 23      ;
; openmips:openmips0|id:id0|Add52~10                   ; 23      ;
; openmips:openmips0|id:id0|Add62~10                   ; 23      ;
; openmips:openmips0|id:id0|Decoder31~181              ; 22      ;
; openmips:openmips0|id:id0|Decoder89~148              ; 22      ;
; openmips:openmips0|ex:ex0|Selector417~0              ; 22      ;
; openmips:openmips0|ex:ex0|Equal9~0                   ; 22      ;
; openmips:openmips0|id:id0|Decoder49~96               ; 22      ;
; openmips:openmips0|id:id0|Decoder62~87               ; 22      ;
; openmips:openmips0|id:id0|Decoder49~75               ; 22      ;
; openmips:openmips0|id:id0|Decoder41~62               ; 22      ;
; openmips:openmips0|id:id0|Decoder60~61               ; 22      ;
; openmips:openmips0|id:id0|Decoder31~72               ; 22      ;
; openmips:openmips0|id:id0|cur_inst~1775              ; 22      ;
; openmips:openmips0|id:id0|cur_inst~1774              ; 22      ;
; openmips:openmips0|id:id0|cur_inst~1747              ; 22      ;
; openmips:openmips0|ex:ex0|WideOr42~10                ; 22      ;
; openmips:openmips0|ex:ex0|mem_data_o~6               ; 22      ;
; flash_top:flash_top0|flash_adr_o[0]~2                ; 22      ;
; openmips:openmips0|id:id0|Add46~10                   ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[30]          ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[16]          ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[17]          ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[18]          ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[19]          ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[20]          ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[21]          ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[29]          ; 22      ;
; openmips:openmips0|id:id0|tot_len_i[4]               ; 21      ;
; openmips:openmips0|id:id0|Decoder72~17               ; 21      ;
; openmips:openmips0|id:id0|Decoder89~14               ; 21      ;
; openmips:openmips0|ex:ex0|Selector768~20             ; 21      ;
; openmips:openmips0|id:id0|Decoder49~80               ; 21      ;
; openmips:openmips0|id:id0|Decoder53~78               ; 21      ;
; openmips:openmips0|id:id0|cur_inst~2898              ; 21      ;
; openmips:openmips0|id:id0|Decoder47~24               ; 21      ;
; openmips:openmips0|id:id0|Decoder31~87               ; 21      ;
; openmips:openmips0|id:id0|Decoder31~68               ; 21      ;
; openmips:openmips0|id:id0|always0~7                  ; 21      ;
; openmips:openmips0|ex:ex0|Selector101~6              ; 21      ;
; openmips:openmips0|id:id0|Add26~8                    ; 21      ;
; openmips:openmips0|id:id0|Add80~10                   ; 21      ;
; openmips:openmips0|id:id0|Add82~2                    ; 21      ;
; openmips:openmips0|id:id0|Add74~4                    ; 21      ;
; openmips:openmips0|id:id0|Add60~12                   ; 21      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[6]           ; 21      ;
; openmips:openmips0|id:id0|Decoder89~151              ; 20      ;
; openmips:openmips0|id:id0|Decoder31~188              ; 20      ;
; openmips:openmips0|id:id0|cur_inst[85]~11844         ; 20      ;
; openmips:openmips0|id:id0|Decoder89~134              ; 20      ;
; openmips:openmips0|id:id0|Decoder89~69               ; 20      ;
; openmips:openmips0|ex:ex0|Decoder0~8                 ; 20      ;
; openmips:openmips0|id:id0|Selector22~161             ; 20      ;
; openmips:openmips0|id:id0|Decoder62~93               ; 20      ;
; openmips:openmips0|id:id0|Decoder58~97               ; 20      ;
; openmips:openmips0|id:id0|Decoder62~73               ; 20      ;
; openmips:openmips0|id:id0|Decoder58~86               ; 20      ;
; openmips:openmips0|id:id0|tot_len_i[4]~9             ; 20      ;
; openmips:openmips0|id:id0|cur_inst~1877              ; 20      ;
; openmips:openmips0|id:id0|cur_inst~1754              ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[2]         ; 20      ;
; openmips:openmips0|id:id0|Add12~8                    ; 20      ;
; openmips:openmips0|id:id0|Add12~6                    ; 20      ;
; openmips:openmips0|id:id0|Add24~8                    ; 20      ;
; openmips:openmips0|id:id0|Add80~6                    ; 20      ;
; openmips:openmips0|id:id0|Add64~10                   ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[31]          ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[9]           ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[11]          ; 20      ;
; openmips:openmips0|id:id0|Decoder31~198              ; 19      ;
; openmips:openmips0|id:id0|Decoder70~46               ; 19      ;
; openmips:openmips0|ex:ex0|Mux20~113                  ; 19      ;
; openmips:openmips0|ex:ex0|Selector436~71             ; 19      ;
; openmips:openmips0|ex:ex0|Mux6~34                    ; 19      ;
; openmips:openmips0|id:id0|cur_inst~7608              ; 19      ;
; openmips:openmips0|id:id0|Decoder89~22               ; 19      ;
; openmips:openmips0|div:div0|k[2]                     ; 19      ;
; openmips:openmips0|id:id0|Decoder53~96               ; 19      ;
; openmips:openmips0|id:id0|Decoder53~83               ; 19      ;
; openmips:openmips0|id:id0|Decoder58~91               ; 19      ;
; openmips:openmips0|id:id0|cur_inst~2382              ; 19      ;
; openmips:openmips0|id:id0|Decoder39~62               ; 19      ;
; openmips:openmips0|id:id0|cur_inst~1940              ; 19      ;
; openmips:openmips0|id:id0|Equal14~0                  ; 19      ;
; openmips:openmips0|ex:ex0|Selector767~0              ; 19      ;
; openmips:openmips0|ex:ex0|Selector3~8                ; 19      ;
; openmips:openmips0|bus_if:dbus_if|bus_state~13       ; 19      ;
; openmips:openmips0|bus_if:ibus_if|bus_state~12       ; 19      ;
; openmips:openmips0|id:id0|Add28~8                    ; 19      ;
; openmips:openmips0|id:id0|Add28~6                    ; 19      ;
; openmips:openmips0|id:id0|Add2~8                     ; 19      ;
; openmips:openmips0|id:id0|Add24~10                   ; 19      ;
; openmips:openmips0|id:id0|Add38~8                    ; 19      ;
; openmips:openmips0|id:id0|Add48~14                   ; 19      ;
; openmips:openmips0|id:id0|Add60~2                    ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[7]           ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[8]           ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[10]          ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[12]          ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[13]          ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[14]          ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[15]          ; 19      ;
; openmips:openmips0|id:id0|cur_inst~15693             ; 18      ;
; openmips:openmips0|id:id0|Decoder78~42               ; 18      ;
; openmips:openmips0|id:id0|Decoder74~42               ; 18      ;
; openmips:openmips0|id:id0|Decoder9~51                ; 18      ;
; openmips:openmips0|id:id0|Decoder89~16               ; 18      ;
; openmips:openmips0|div:div0|k[0]                     ; 18      ;
; openmips:openmips0|div:div0|k[1]                     ; 18      ;
; openmips:openmips0|ex:ex0|Mux16~15                   ; 18      ;
; openmips:openmips0|id:id0|Decoder62~79               ; 18      ;
; openmips:openmips0|id:id0|Decoder53~80               ; 18      ;
; openmips:openmips0|id:id0|Decoder49~77               ; 18      ;
; openmips:openmips0|id:id0|Decoder43~102              ; 18      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2~28           ; 18      ;
; openmips:openmips0|id:id0|Decoder33~115              ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[2]           ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[3]           ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[0]           ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[1]           ; 18      ;
; openmips:openmips0|id:id0|Decoder45~92               ; 18      ;
; openmips:openmips0|id:id0|Equal7~2                   ; 18      ;
; openmips:openmips0|id:id0|cur_inst[80]~1998          ; 18      ;
; openmips:openmips0|id:id0|always0~9                  ; 18      ;
; openmips:openmips0|id:id0|Equal13~1                  ; 18      ;
; openmips:openmips0|id:id0|cur_inst~1700              ; 18      ;
; openmips:openmips0|id:id0|cur_inst~1661              ; 18      ;
; bus_top:bus_top0|bus_master:bus_master0|m_addr[31]~1 ; 18      ;
; openmips:openmips0|id:id0|Add6~8                     ; 18      ;
; openmips:openmips0|id:id0|Add8~8                     ; 18      ;
; openmips:openmips0|id:id0|Add36~14                   ; 18      ;
; openmips:openmips0|id:id0|Add36~12                   ; 18      ;
; openmips:openmips0|id:id0|Add50~10                   ; 18      ;
; openmips:openmips0|id:id0|Add54~10                   ; 18      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[22]          ; 18      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[23]          ; 18      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[24]          ; 18      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[25]          ; 18      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[26]          ; 18      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[27]          ; 18      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[28]          ; 18      ;
; openmips:openmips0|id:id0|cur_inst[5]~15792          ; 17      ;
; openmips:openmips0|id:id0|Decoder31~193              ; 17      ;
; openmips:openmips0|id:id0|Decoder68~14               ; 17      ;
; openmips:openmips0|ex:ex0|Mux6~62                    ; 17      ;
; openmips:openmips0|ex:ex0|Mux6~29                    ; 17      ;
; openmips:openmips0|ex:ex0|Mux6~21                    ; 17      ;
; openmips:openmips0|id:id0|Decoder89~133              ; 17      ;
; openmips:openmips0|id:id0|Selector76~7               ; 17      ;
; openmips:openmips0|id:id0|Decoder89~20               ; 17      ;
; openmips:openmips0|id:id0|Decoder89~18               ; 17      ;
; openmips:openmips0|id:id0|Decoder58~89               ; 17      ;
; openmips:openmips0|id:id0|Decoder62~76               ; 17      ;
; openmips:openmips0|id:id0|Decoder37~61               ; 17      ;
; openmips:openmips0|id:id0|Decoder41~59               ; 17      ;
; openmips:openmips0|id:id0|cur_inst~2584              ; 17      ;
; openmips:openmips0|id:id0|cur_inst~2307              ; 17      ;
; openmips:openmips0|id:id0|Decoder51~56               ; 17      ;
; openmips:openmips0|id:id0|Decoder31~89               ; 17      ;
; openmips:openmips0|id:id0|cur_inst~1660              ; 17      ;
; openmips:openmips0|ex:ex0|Selector17~11              ; 17      ;
; openmips:openmips0|ex:ex0|Equal34~0                  ; 17      ;
; openmips:openmips0|ex:ex0|mem_data_o~7               ; 17      ;
; openmips:openmips0|ex:ex0|Selector3~17               ; 17      ;
; gpio_top:gpio_top0|rd_data[9]~0                      ; 17      ;
; openmips:openmips0|id:id0|Add22~8                    ; 17      ;
; openmips:openmips0|id:id0|Add10~8                    ; 17      ;
; openmips:openmips0|id:id0|Add16~14                   ; 17      ;
; openmips:openmips0|id:id0|Add16~12                   ; 17      ;
; openmips:openmips0|id:id0|Add42~10                   ; 17      ;
; openmips:openmips0|id:id0|Add46~12                   ; 17      ;
; openmips:openmips0|id:id0|cur_inst~15709             ; 16      ;
; openmips:openmips0|ex:ex0|Selector442~31             ; 16      ;
; openmips:openmips0|id:id0|Decoder66~46               ; 16      ;
; openmips:openmips0|ex:ex0|Mux20~117                  ; 16      ;
; openmips:openmips0|ex:ex0|Selector53~0               ; 16      ;
; openmips:openmips0|id:id0|Decoder78~25               ; 16      ;
; openmips:openmips0|id:id0|Decoder1~53                ; 16      ;
; openmips:openmips0|ex:ex0|Mux6~71                    ; 16      ;
; openmips:openmips0|ex:ex0|Mux6~69                    ; 16      ;
; openmips:openmips0|ex:ex0|Mux6~28                    ; 16      ;
; openmips:openmips0|ex:ex0|Selector768~18             ; 16      ;
; openmips:openmips0|bus_if:dbus_if|Selector104~0      ; 16      ;
; openmips:openmips0|id:id0|Decoder58~102              ; 16      ;
; openmips:openmips0|id:id0|Decoder47~50               ; 16      ;
; openmips:openmips0|id:id0|Decoder47~45               ; 16      ;
; openmips:openmips0|id:id0|Decoder37~68               ; 16      ;
; openmips:openmips0|id:id0|Decoder33~122              ; 16      ;
; openmips:openmips0|id:id0|Decoder45~100              ; 16      ;
; openmips:openmips0|id:id0|Decoder49~72               ; 16      ;
; openmips:openmips0|id:id0|Decoder45~97               ; 16      ;
; openmips:openmips0|id:id0|cur_pos[3]~7               ; 16      ;
; openmips:openmips0|id:id0|Decoder41~47               ; 16      ;
; openmips:openmips0|id:id0|cur_inst~2100              ; 16      ;
; openmips:openmips0|id:id0|cur_inst~1662              ; 16      ;
; openmips:openmips0|ex:ex0|Selector3~23               ; 16      ;
; openmips:openmips0|ex:ex0|Selector3~21               ; 16      ;
; openmips:openmips0|ex:ex0|Selector3~7                ; 16      ;
; openmips:openmips0|ex:ex0|WideOr42~6                 ; 16      ;
; openmips:openmips0|id:id0|Add18~8                    ; 16      ;
; openmips:openmips0|id:id0|Add20~8                    ; 16      ;
; openmips:openmips0|id:id0|Add20~6                    ; 16      ;
; openmips:openmips0|id:id0|Add14~8                    ; 16      ;
; openmips:openmips0|id:id0|Add4~8                     ; 16      ;
; openmips:openmips0|id:id0|Add4~6                     ; 16      ;
; openmips:openmips0|id:id0|Add60~10                   ; 16      ;
; uart_top:uart_top0|uart_tx:uart_tx|state.1           ; 16      ;
; openmips:openmips0|id:id0|tot_len_i[3]               ; 15      ;
; openmips:openmips0|ex:ex0|Selector334~15             ; 15      ;
; openmips:openmips0|ex:ex0|mem_data_o~10              ; 15      ;
; openmips:openmips0|ex:ex0|Mux6~95                    ; 15      ;
; openmips:openmips0|id:id0|cur_inst~15708             ; 15      ;
; openmips:openmips0|id:id0|cur_inst~15707             ; 15      ;
; openmips:openmips0|ex:ex0|Selector34~0               ; 15      ;
; openmips:openmips0|ex:ex0|Selector444~4              ; 15      ;
; openmips:openmips0|ex:ex0|Selector444~3              ; 15      ;
; openmips:openmips0|id:id0|Decoder74~25               ; 15      ;
; openmips:openmips0|id:id0|Decoder13~48               ; 15      ;
; openmips:openmips0|ex:ex0|Mux6~76                    ; 15      ;
; openmips:openmips0|ex:ex0|Mux15~6                    ; 15      ;
; openmips:openmips0|ex:ex0|Mux6~72                    ; 15      ;
; openmips:openmips0|ex:ex0|Mux6~70                    ; 15      ;
; openmips:openmips0|ex:ex0|Mux6~60                    ; 15      ;
; openmips:openmips0|ex:ex0|reg_val[26]~36             ; 15      ;
; openmips:openmips0|ex:ex0|reg_val[26]~35             ; 15      ;
; openmips:openmips0|ex:ex0|reg_val[26]~34             ; 15      ;
; openmips:openmips0|id:id0|Decoder29~27               ; 15      ;
; openmips:openmips0|id:id0|Decoder21~24               ; 15      ;
; openmips:openmips0|id:id0|Decoder9~32                ; 15      ;
; openmips:openmips0|id:id0|Add1~0                     ; 15      ;
; openmips:openmips0|id:id0|Decoder89~62               ; 15      ;
; openmips:openmips0|id:id0|Decoder89~21               ; 15      ;
; openmips:openmips0|ex:ex0|Selector644~0              ; 15      ;
; openmips:openmips0|id:id0|Decoder39~73               ; 15      ;
; openmips:openmips0|id:id0|Decoder62~71               ; 15      ;
; openmips:openmips0|id:id0|Selector22~140             ; 15      ;
; openmips:openmips0|id:id0|Decoder37~59               ; 15      ;
; openmips:openmips0|id:id0|Selector22~73              ; 15      ;
; openmips:openmips0|id:id0|Decoder45~77               ; 15      ;
; openmips:openmips0|id:id0|Decoder53~58               ; 15      ;
; openmips:openmips0|id:id0|Decoder49~52               ; 15      ;
; openmips:openmips0|id:id0|Decoder53~54               ; 15      ;
; openmips:openmips0|id:id0|cur_inst~1923              ; 15      ;
; openmips:openmips0|id:id0|cur_inst~1873              ; 15      ;
; openmips:openmips0|id:id0|cur_inst~1746              ; 15      ;
; openmips:openmips0|ex:ex0|Selector17~18              ; 15      ;
; openmips:openmips0|ex:ex0|Selector101~8              ; 15      ;
; openmips:openmips0|ex:ex0|Selector3~24               ; 15      ;
; openmips:openmips0|ex:ex0|Selector573~2              ; 15      ;
; openmips:openmips0|id:id0|Decoder31~194              ; 14      ;
; openmips:openmips0|id:id0|Decoder76~28               ; 14      ;
; openmips:openmips0|id:id0|Decoder68~32               ; 14      ;
; openmips:openmips0|id:id0|Decoder76~27               ; 14      ;
; openmips:openmips0|id:id0|Decoder60~91               ; 14      ;
; openmips:openmips0|id:id0|Decoder76~13               ; 14      ;
; openmips:openmips0|ex:ex0|Mux20~111                  ; 14      ;
; openmips:openmips0|ex:ex0|reg_dest_addr_o[3]~9       ; 14      ;
; openmips:openmips0|id:id0|Decoder17~51               ; 14      ;
; openmips:openmips0|id:id0|Decoder29~46               ; 14      ;
; openmips:openmips0|id:id0|Decoder89~64               ; 14      ;
; openmips:openmips0|id:id0|Decoder27~19               ; 14      ;
; openmips:openmips0|ex:ex0|Selector768~21             ; 14      ;
; openmips:openmips0|ex:ex0|Selector768~16             ; 14      ;
; openmips:openmips0|id:id0|Decoder43~115              ; 14      ;
; openmips:openmips0|id:id0|Decoder43~106              ; 14      ;
; openmips:openmips0|id:id0|Decoder45~106              ; 14      ;
; openmips:openmips0|id:id0|Decoder37~64               ; 14      ;
; openmips:openmips0|id:id0|reg1_addr_o~12             ; 14      ;
; openmips:openmips0|id:id0|Decoder31~119              ; 14      ;
; openmips:openmips0|id:id0|cur_inst~2453              ; 14      ;
; openmips:openmips0|id:id0|cur_inst~2445              ; 14      ;
; openmips:openmips0|id:id0|cur_inst~2442              ; 14      ;
; openmips:openmips0|id:id0|Decoder33~105              ; 14      ;
; openmips:openmips0|id:id0|Decoder58~73               ; 14      ;
; openmips:openmips0|id:id0|Decoder51~54               ; 14      ;
; openmips:openmips0|id:id0|cur_inst~1889              ; 14      ;
; openmips:openmips0|id:id0|Equal11~1                  ; 14      ;
; openmips:openmips0|id:id0|cur_inst~1758              ; 14      ;
; openmips:openmips0|id:id0|cur_inst~1702              ; 14      ;
; openmips:openmips0|ex:ex0|Selector17~19              ; 14      ;
; openmips:openmips0|ex:ex0|Selector101~7              ; 14      ;
; openmips:openmips0|ex_mem:ex_mem0|ex_mem_aluop_o[2]  ; 14      ;
; openmips:openmips0|id:id0|Add20~14                   ; 14      ;
; openmips:openmips0|id:id0|Add20~12                   ; 14      ;
; openmips:openmips0|id:id0|tot_len_i[5]               ; 13      ;
; openmips:openmips0|ex:ex0|reg_aluop[0]~25            ; 13      ;
; openmips:openmips0|id:id0|WideOr0~14                 ; 13      ;
; openmips:openmips0|id:id0|cur_inst~15712             ; 13      ;
; openmips:openmips0|id:id0|cur_inst~15706             ; 13      ;
; openmips:openmips0|ex:ex0|Mux20~112                  ; 13      ;
; openmips:openmips0|id:id0|Decoder9~55                ; 13      ;
; openmips:openmips0|id:id0|Decoder7~26                ; 13      ;
; openmips:openmips0|id:id0|Decoder89~63               ; 13      ;
; openmips:openmips0|id:id0|Decoder25~36               ; 13      ;
; openmips:openmips0|id:id0|Decoder13~29               ; 13      ;
; openmips:openmips0|id:id0|Decoder47~40               ; 13      ;
; openmips:openmips0|id:id0|Decoder43~103              ; 13      ;
; openmips:openmips0|id:id0|Decoder33~119              ; 13      ;
; openmips:openmips0|id:id0|Decoder53~75               ; 13      ;
; openmips:openmips0|id:id0|Decoder58~83               ; 13      ;
; openmips:openmips0|id:id0|Selector5~117              ; 13      ;
; openmips:openmips0|id:id0|cur_inst~2790              ; 13      ;
; openmips:openmips0|id:id0|Decoder49~56               ; 13      ;
; openmips:openmips0|id:id0|Decoder31~90               ; 13      ;
; openmips:openmips0|id:id0|cur_inst~1980              ; 13      ;
; openmips:openmips0|id:id0|cur_inst~1836              ; 13      ;
; openmips:openmips0|id:id0|cur_inst~1764              ; 13      ;
; openmips:openmips0|id:id0|cur_inst~1701              ; 13      ;
; openmips:openmips0|ex:ex0|Selector32~0               ; 13      ;
; openmips:openmips0|ex_mem:ex_mem0|ex_mem_aluop_o[1]  ; 13      ;
; flash_top:flash_top0|waitstate[0]                    ; 13      ;
; openmips:openmips0|id:id0|Add4~14                    ; 13      ;
; openmips:openmips0|id:id0|Add4~12                    ; 13      ;
; openmips:openmips0|id:id0|Add24~14                   ; 13      ;
; openmips:openmips0|id:id0|Add24~12                   ; 13      ;
; openmips:openmips0|id:id0|Add78~6                    ; 13      ;
; openmips:openmips0|id:id0|Add74~6                    ; 13      ;
; openmips:openmips0|id:id0|Add70~6                    ; 13      ;
; openmips:openmips0|id:id0|Add42~12                   ; 13      ;
; openmips:openmips0|id:id0|cur_inst~15719             ; 12      ;
; openmips:openmips0|ex:ex0|WideOr42~25                ; 12      ;
; openmips:openmips0|id:id0|Decoder47~99               ; 12      ;
+------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult7 ;                            ; DSPMULT_X39_Y26_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5 ;                            ; DSPMULT_X39_Y28_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y27_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y25_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 54,970 / 94,460 ( 58 % ) ;
; C16 interconnects          ; 1,583 / 3,315 ( 48 % )   ;
; C4 interconnects           ; 42,663 / 60,840 ( 70 % ) ;
; Direct links               ; 3,943 / 94,460 ( 4 % )   ;
; Global clocks              ; 16 / 16 ( 100 % )        ;
; Local interconnects        ; 18,995 / 33,216 ( 57 % ) ;
; R24 interconnects          ; 1,808 / 3,091 ( 58 % )   ;
; R4 interconnects           ; 54,495 / 81,294 ( 67 % ) ;
+----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.74) ; Number of LABs  (Total = 2015) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 4                              ;
; 2                                           ; 7                              ;
; 3                                           ; 4                              ;
; 4                                           ; 14                             ;
; 5                                           ; 11                             ;
; 6                                           ; 8                              ;
; 7                                           ; 22                             ;
; 8                                           ; 10                             ;
; 9                                           ; 11                             ;
; 10                                          ; 30                             ;
; 11                                          ; 40                             ;
; 12                                          ; 70                             ;
; 13                                          ; 109                            ;
; 14                                          ; 157                            ;
; 15                                          ; 303                            ;
; 16                                          ; 1215                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.32) ; Number of LABs  (Total = 2015) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 285                            ;
; 1 Clock enable                     ; 59                             ;
; 1 Sync. clear                      ; 55                             ;
; 1 Sync. load                       ; 43                             ;
; 2 Clock enables                    ; 171                            ;
; 2 Clocks                           ; 26                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.48) ; Number of LABs  (Total = 2015) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 8                              ;
; 3                                            ; 4                              ;
; 4                                            ; 7                              ;
; 5                                            ; 9                              ;
; 6                                            ; 8                              ;
; 7                                            ; 14                             ;
; 8                                            ; 12                             ;
; 9                                            ; 10                             ;
; 10                                           ; 28                             ;
; 11                                           ; 39                             ;
; 12                                           ; 59                             ;
; 13                                           ; 110                            ;
; 14                                           ; 144                            ;
; 15                                           ; 281                            ;
; 16                                           ; 1057                           ;
; 17                                           ; 29                             ;
; 18                                           ; 23                             ;
; 19                                           ; 27                             ;
; 20                                           ; 25                             ;
; 21                                           ; 27                             ;
; 22                                           ; 18                             ;
; 23                                           ; 20                             ;
; 24                                           ; 11                             ;
; 25                                           ; 15                             ;
; 26                                           ; 8                              ;
; 27                                           ; 5                              ;
; 28                                           ; 5                              ;
; 29                                           ; 1                              ;
; 30                                           ; 3                              ;
; 31                                           ; 4                              ;
; 32                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.12) ; Number of LABs  (Total = 2015) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 73                             ;
; 2                                               ; 118                            ;
; 3                                               ; 162                            ;
; 4                                               ; 209                            ;
; 5                                               ; 215                            ;
; 6                                               ; 244                            ;
; 7                                               ; 205                            ;
; 8                                               ; 173                            ;
; 9                                               ; 145                            ;
; 10                                              ; 105                            ;
; 11                                              ; 65                             ;
; 12                                              ; 68                             ;
; 13                                              ; 52                             ;
; 14                                              ; 48                             ;
; 15                                              ; 67                             ;
; 16                                              ; 48                             ;
; 17                                              ; 6                              ;
; 18                                              ; 0                              ;
; 19                                              ; 3                              ;
; 20                                              ; 4                              ;
; 21                                              ; 1                              ;
; 22                                              ; 2                              ;
; 23                                              ; 0                              ;
; 24                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 24.75) ; Number of LABs  (Total = 2015) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 0                              ;
; 3                                            ; 3                              ;
; 4                                            ; 5                              ;
; 5                                            ; 2                              ;
; 6                                            ; 3                              ;
; 7                                            ; 3                              ;
; 8                                            ; 9                              ;
; 9                                            ; 11                             ;
; 10                                           ; 10                             ;
; 11                                           ; 14                             ;
; 12                                           ; 12                             ;
; 13                                           ; 22                             ;
; 14                                           ; 35                             ;
; 15                                           ; 46                             ;
; 16                                           ; 33                             ;
; 17                                           ; 42                             ;
; 18                                           ; 49                             ;
; 19                                           ; 64                             ;
; 20                                           ; 54                             ;
; 21                                           ; 80                             ;
; 22                                           ; 73                             ;
; 23                                           ; 94                             ;
; 24                                           ; 105                            ;
; 25                                           ; 116                            ;
; 26                                           ; 126                            ;
; 27                                           ; 138                            ;
; 28                                           ; 169                            ;
; 29                                           ; 243                            ;
; 30                                           ; 403                            ;
; 31                                           ; 44                             ;
; 32                                           ; 0                              ;
; 33                                           ; 7                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                          ;
+-----------------+------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                                                                             ; Delay Added in ns ;
+-----------------+------------------------------------------------------------------------------------------------------------------+-------------------+
; clk             ; clk,openmips:openmips0|div:div0|state[0]                                                                         ; 1.616             ;
; clk             ; openmips:openmips0|ex_mem:ex_mem0|ex_mem_exp_no_o[2],rst,clk,openmips:openmips0|ex_mem:ex_mem0|ex_mem_aluop_o[0] ; 6.716             ;
; clk             ; rst,clk,openmips:openmips0|div:div0|state[0],openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                         ; 1.823             ;
+-----------------+------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                ;
+-----------------+----------------------------------------+-------------------+
; Source Register ; Destination Register                   ; Delay Added in ns ;
+-----------------+----------------------------------------+-------------------+
; rst             ; openmips:openmips0|ex:ex0|wdata_o[29]  ; 11.316            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[3]   ; 11.211            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[2]   ; 11.146            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[24]  ; 11.100            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[1]   ; 11.094            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[19]  ; 11.039            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[20]  ; 11.031            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[0]   ; 10.794            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[23]  ; 10.760            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[16]  ; 10.648            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[27]  ; 10.607            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[25]  ; 10.573            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[12]  ; 10.565            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[6]   ; 10.562            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[18]  ; 10.541            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[14]  ; 10.533            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[8]   ; 10.533            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[17]  ; 10.529            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[10]  ; 10.513            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[30]  ; 10.502            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[28]  ; 10.497            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[26]  ; 10.483            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[4]   ; 10.483            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[7]   ; 10.478            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[15]  ; 10.426            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[5]   ; 10.329            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[21]  ; 10.268            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[22]  ; 10.162            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[31]  ; 10.116            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[13]  ; 10.005            ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[9]   ; 9.934             ;
; rst             ; openmips:openmips0|ex:ex0|wdata_o[11]  ; 9.395             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[23] ; 6.841             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[37] ; 6.615             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[64] ; 6.496             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[45] ; 6.389             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[68] ; 6.289             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[95] ; 6.273             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[56] ; 6.192             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[70] ; 6.170             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[39] ; 6.126             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[66] ; 6.022             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[78] ; 5.984             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[74] ; 5.971             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[88] ; 5.921             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[94] ; 5.915             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[34] ; 5.900             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[90] ; 5.874             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[92] ; 5.862             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[80] ; 5.829             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[72] ; 5.829             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[76] ; 5.775             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[82] ; 5.773             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[86] ; 5.759             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[73] ; 5.759             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[48] ; 5.502             ;
; rst             ; openmips:openmips0|id:id0|tot_len_i[7] ; 5.321             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[2]  ; 5.176             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[17] ; 5.140             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[47] ; 5.130             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[84] ; 5.111             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[7]  ; 5.005             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[3]  ; 4.969             ;
; rst             ; openmips:openmips0|id:id0|tot_len_i[4] ; 4.965             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[52] ; 4.935             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[14] ; 4.933             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[17] ; 4.933             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[15] ; 4.933             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[22] ; 4.933             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[1]  ; 4.927             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[12]   ; 4.922             ;
; rst             ; openmips:openmips0|id:id0|tot_len_i[6] ; 4.912             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[40] ; 4.877             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[10] ; 4.849             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[9]  ; 4.849             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[0]  ; 4.841             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[79] ; 4.838             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[8]  ; 4.838             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[28]   ; 4.818             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[58] ; 4.779             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[26] ; 4.776             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[14] ; 4.762             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[18] ; 4.750             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[19] ; 4.750             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[28] ; 4.750             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[4]  ; 4.749             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[27]   ; 4.741             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[26]   ; 4.741             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[22]   ; 4.741             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[14]   ; 4.739             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[21] ; 4.730             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[27] ; 4.730             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[26] ; 4.730             ;
; rst             ; openmips:openmips0|ex:ex0|jmp_addr[23] ; 4.730             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[21] ; 4.689             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[11]   ; 4.680             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[9]    ; 4.680             ;
; rst             ; openmips:openmips0|id:id0|cur_inst[54] ; 4.663             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[23]   ; 4.663             ;
; rst             ; openmips:openmips0|ex:ex0|sysres[25]   ; 4.616             ;
+-----------------+----------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 10 00:30:20 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off dcpu -c dcpu
Info: Selected device EP2C35F672C6 for design "dcpu"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning: No exact pin location assignment(s) for 5 pins of 125 total pins
    Info: Pin gpio_o[7] not assigned to an exact location on the device
    Info: Pin gpio_o[15] not assigned to an exact location on the device
    Info: Pin gpio_o[23] not assigned to an exact location on the device
    Info: Pin gpio_o[31] not assigned to an exact location on the device
    Info: Pin sdr_addr_o[12] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "openmips0|mem0|dm_we|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[29]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[30]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[31]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[0]|combout" is a latch
    Warning: Node "openmips0|ex0|stallreq|combout" is a latch
    Warning: Node "openmips0|ex0|exp_no[2]|combout" is a latch
    Warning: Node "openmips0|ex0|exp_no[7]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[0]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[0]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_fl|combout" is a latch
    Warning: Node "openmips0|mem0|mem_exp_fl|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[30]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[30]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_fl|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[1]|combout" is a latch
    Warning: Node "openmips0|ex0|of|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[0]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[29]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[29]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[31]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[31]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[29]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[29]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[30]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[30]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[30]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[31]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[31]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[0]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[0]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_aluop[5]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_aluop[4]|combout" is a latch
    Warning: Node "openmips0|ex0|start_div_o|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[11]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[29]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[31]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_aluop[1]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_aluop[3]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_aluop[0]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_aluop[6]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_aluop[2]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_aluop[7]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[0]|combout" is a latch
    Warning: Node "openmips0|ex0|cf|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[28]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[28]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[1]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[1]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[11]|combout" is a latch
    Warning: Node "openmips0|ex0|wd_o[0]|combout" is a latch
    Warning: Node "openmips0|ex0|wd_o[1]|combout" is a latch
    Warning: Node "openmips0|ex0|wd_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|wd_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|wreg_o|combout" is a latch
    Warning: Node "openmips0|ex0|wd_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[11]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_eflag[6]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[30]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[27]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[27]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len_i[3]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len_i[5]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len_i[7]|combout" is a latch
    Warning: Node "openmips0|ex0|div_aluop_t.00011001_14134|combout" is a latch
    Warning: Node "openmips0|ex0|div_aluop_t.00011010_14128|combout" is a latch
    Warning: Node "openmips0|ex0|div_aluop_t.00011011_14122|combout" is a latch
    Warning: Node "openmips0|id0|cur_pos[1]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_dest_addr_o[1]|combout" is a latch
    Warning: Node "openmips0|mem0|wd_o[0]|combout" is a latch
    Warning: Node "openmips0|mem0|wd_o[1]|combout" is a latch
    Warning: Node "openmips0|mem0|wd_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[0]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[6]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[29]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[28]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[26]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[26]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[31]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[2]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len_i[2]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len_i[1]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len_i[0]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len_i[6]|combout" is a latch
    Warning: Node "openmips0|id0|cur_pos[0]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[94]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len[5]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len[4]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len[3]|combout" is a latch
    Warning: Node "openmips0|id0|cur_pos[6]|combout" is a latch
    Warning: Node "openmips0|id0|cur_pos[7]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[93]|combout" is a latch
    Warning: Node "openmips0|id0|cur_pos[3]|combout" is a latch
    Warning: Node "openmips0|id0|cur_pos[2]|combout" is a latch
    Warning: Node "openmips0|id0|cur_pos[5]|combout" is a latch
    Warning: Node "openmips0|id0|cur_pos[4]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_dest_addr_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[11]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_dest_addr_o[0]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_dest_addr_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_dest_addr_o[4]|combout" is a latch
    Warning: Node "openmips0|mem0|wd_o[2]|combout" is a latch
    Warning: Node "openmips0|mem0|wd_o[3]|combout" is a latch
    Warning: Node "openmips0|mem0|wreg_o|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[0]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[7]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[2]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[28]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[30]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[27]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[25]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[25]|combout" is a latch
    Warning: Node "openmips0|id0|tot_len_i[4]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[95]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[77]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[85]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[80]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[11]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[11]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[29]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[27]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[26]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[24]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[24]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[31]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[5]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[3]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[1]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[92]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[91]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[90]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[89]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[88]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[23]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[22]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[78]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[86]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[21]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[82]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[81]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[7]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[7]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[2]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[26]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[25]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[24]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[23]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[22]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[21]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[20]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[19]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[18]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[17]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[16]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[15]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[14]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[13]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[12]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[10]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[9]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[8]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[5]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[4]|combout" is a latch
    Warning: Node "openmips0|mem0|wdata_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[29]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[28]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[30]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[25]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[23]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[23]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[84]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[83]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[73]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[69]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[1]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[72]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[75]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[0]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[4]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[71]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[65]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[66]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[70]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[6]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[87]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[11]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[0]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[0]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[28]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[27]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[30]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[24]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[22]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[22]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[31]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[4]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[1]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[1]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[64]|combout" is a latch
    Warning: Node "openmips0|id0|pre_66|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[7]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[68]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[76]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[67]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[5]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[74]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[79]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[2]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[3]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[15]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[20]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[17]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[16]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[11]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_alusel[2]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[0]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[0]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[6]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[2]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[26]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[25]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[24]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[23]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[23]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[22]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[22]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[21]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[21]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[20]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[20]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[19]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[19]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[18]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[18]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[17]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[17]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[16]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[16]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[15]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[15]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[14]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[14]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[13]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[13]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[12]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[12]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[10]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[10]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[9]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[9]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[8]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[8]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[5]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[5]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[4]|combout" is a latch
    Warning: Node "openmips0|dbus_if|cpu_data_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|wdata_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[29]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[27]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[21]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[21]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[31]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[14]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[12]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[13]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[10]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[8]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[11]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[9]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[19]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[51]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[59]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[11]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[11]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[0]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[0]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[6]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[6]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[6]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[7]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[7]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[26]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[25]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[24]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[23]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[22]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[21]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[20]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[19]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[18]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[17]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[16]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[5]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[3]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[28]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[20]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[20]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[7]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[5]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[5]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[1]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[1]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[1]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[30]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[31]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[28]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[29]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[26]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[24]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[27]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[25]|combout" is a latch
    Warning: Node "openmips0|ibus_if|cpu_data_o[18]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[60]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[11]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[0]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[6]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[6]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[2]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[2]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[15]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[14]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[13]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[12]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[10]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[9]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[8]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_val[4]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[61]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[27]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[62]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[46]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[54]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[19]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[19]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[31]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[31]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[56]|combout" is a latch
    Warning: Node "openmips0|ex0|reg_eflag[0]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[6]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[7]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[2]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[2]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[2]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[26]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[25]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[24]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[23]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[22]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[21]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[20]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[19]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[18]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[17]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[16]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[15]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[14]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[13]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[12]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[10]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[9]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[9]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[8]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[5]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[4]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[3]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[45]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[53]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[30]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[30]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[18]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[18]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[63]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[31]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[31]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[6]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[2]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[2]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[1]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[1]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[30]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[40]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[48]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[6]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[7]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[7]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[2]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[29]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[29]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[44]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[52]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[30]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[17]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[17]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[47]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[55]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[31]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[31]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[1]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[1]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[29]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[7]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[7]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[58]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[2]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[15]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[14]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[13]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[12]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[10]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[9]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[8]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[5]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[4]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[3]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[29]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[36]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[28]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[28]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[43]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[38]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[30]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[16]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[16]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[31]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[7]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[7]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[3]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[3]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[1]|combout" is a latch
    Warning: Node "openmips0|ex0|logicout[1]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[57]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[49]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[50]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[28]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[7]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[42]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[41]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[15]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[15]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[14]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[14]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[13]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[13]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[12]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[12]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[10]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[10]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[9]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[9]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[9]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[8]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[8]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[5]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[5]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[4]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[4]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[3]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[3]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[29]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[28]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[27]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[27]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[30]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[30]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[15]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[15]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[39]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[1]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[27]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[35]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[26]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[26]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[25]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[25]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[24]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[24]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[23]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[23]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[22]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[22]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[21]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[21]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[20]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[20]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[19]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[19]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[18]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[18]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[17]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[17]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[16]|combout" is a latch
    Warning: Node "openmips0|ex0|shiftres[16]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[15]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[15]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[14]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[14]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[13]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[13]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[12]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[12]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[10]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[10]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[9]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[8]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[8]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[5]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[5]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[4]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[4]|combout" is a latch
    Warning: Node "openmips0|ex0|arithres[3]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[3]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[37]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[29]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[29]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[28]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[27]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[14]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[14]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[4]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[4]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[26]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[26]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[33]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[25]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[24]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[23]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[22]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[21]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[20]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[19]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[18]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[17]|combout" is a latch
    Warning: Node "openmips0|ex0|moveres[16]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[15]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[14]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[13]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[12]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[10]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[8]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[5]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[4]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[3]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[28]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[28]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[27]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[30]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[13]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[13]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[25]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[26]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[25]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[24]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[23]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[22]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[21]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[20]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[19]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[18]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[17]|combout" is a latch
    Warning: Node "openmips0|ex0|expres[16]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[29]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[27]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[27]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[12]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[12]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[24]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[24]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[32]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[34]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[26]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[26]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[25]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[25]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[24]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[24]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[23]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[23]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[22]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[22]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[21]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[21]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[20]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[20]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[19]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[19]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[18]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[18]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[17]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[17]|combout" is a latch
    Warning: Node "openmips0|ex0|jmpres[16]|combout" is a latch
    Warning: Node "openmips0|ex0|sysres[16]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[28]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[11]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[11]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[31]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[5]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[5]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[23]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[27]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[22]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[10]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[10]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_exp_pc_to_o[5]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[22]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[26]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[25]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[20]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[9]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[9]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[23]|combout" is a latch
    Warning: Node "openmips0|mem0|mem_exp_pc_to_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[6]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[21]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[19]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[21]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[8]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[8]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[7]|combout" is a latch
    Warning: Node "openmips0|ex0|jmp_addr[7]|combout" is a latch
    Warning: Node "openmips0|mem0|ret_addr[6]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[20]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[17]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[14]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[19]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[13]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[18]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[8]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[16]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[18]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[12]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[6]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[15]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[17]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[11]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[16]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[10]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[9]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[7]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[15]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[3]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[5]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[4]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[14]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[1]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[13]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[0]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[12]|combout" is a latch
    Warning: Node "openmips0|id0|cur_inst[2]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[11]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[10]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[9]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[8]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[7]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[5]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[1]|combout" is a latch
    Warning: Node "openmips0|ex0|div_b_o[0]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[21]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[23]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[29]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[31]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[5]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[7]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[14]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[15]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[19]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[17]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[28]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[30]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[20]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[22]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[27]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[25]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[9]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[11]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[1]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[13]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[12]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[10]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[26]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[24]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[18]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[16]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[8]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|div_s_o[0]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[8]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[8]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[8]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[9]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[9]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[9]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[10]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[10]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[10]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[11]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[11]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[11]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[12]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[12]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[12]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[13]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[13]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[13]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[14]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[14]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[14]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[15]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[15]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[15]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[16]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[16]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[16]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[17]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[17]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[17]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[18]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[18]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[18]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[19]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[19]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[19]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[20]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[20]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[20]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[21]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[21]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[21]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[22]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[22]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[22]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[23]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[23]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[23]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[24]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[24]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[24]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[25]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[25]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[25]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[26]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[26]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[26]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[27]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[27]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[27]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[28]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[28]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[28]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[29]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[29]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[29]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[30]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[30]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[30]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_data_o[31]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_o[31]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_data_j_o[31]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[2]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[2]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[2]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[3]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[3]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[3]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[4]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[4]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[4]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[5]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[5]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[5]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[6]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[6]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[6]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[7]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[7]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[7]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[8]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[8]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[8]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[9]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[9]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[9]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[10]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[10]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[10]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[11]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[11]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[11]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[12]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[12]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[12]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[13]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[13]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[13]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[14]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[14]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[14]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[15]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[15]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[15]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[16]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[16]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[16]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[17]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[17]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[17]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[18]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[18]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[18]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[19]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[19]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[19]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[20]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[20]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[20]|combout" is a latch
    Warning: Node "openmips0|mem0|dm_addr[21]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_j_o[21]|combout" is a latch
    Warning: Node "openmips0|ex0|mem_addr_o[21]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'dcpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Warning: Found combinational loop of 4 nodes
    Warning: Node "openmips0|ex0|reg_fl|combout"
    Warning: Node "openmips0|ex0|reg_fl~0|datac"
    Warning: Node "openmips0|ex0|reg_fl~0|combout"
    Warning: Node "openmips0|ex0|reg_fl|datab"
Warning: Found combinational loop of 4 nodes
    Warning: Node "openmips0|ex0|exp_no[6]|combout"
    Warning: Node "openmips0|ex0|exp_no[6]~20|datac"
    Warning: Node "openmips0|ex0|exp_no[6]~20|combout"
    Warning: Node "openmips0|ex0|exp_no[6]|datab"
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: openmips0|ex0|Selector127~2  from: dataa  to: combout
    Info: Cell: openmips0|ex0|Selector57~11  from: datab  to: combout
    Info: Cell: openmips0|ex0|Selector57~12  from: datab  to: combout
    Info: Cell: openmips0|ex0|Selector57~13  from: datac  to: combout
    Info: Cell: openmips0|ex0|Selector57~14  from: datac  to: combout
    Info: Cell: openmips0|ex0|Selector57~16  from: datac  to: combout
    Info: Cell: openmips0|ex0|Selector57~17  from: datac  to: combout
    Info: Cell: openmips0|ex0|Selector57~19  from: datad  to: combout
    Info: Cell: openmips0|ex0|Selector57~32  from: datab  to: combout
    Info: Cell: openmips0|ex0|Selector57~33  from: datab  to: combout
    Info: Cell: openmips0|ex0|Selector57~35  from: datab  to: combout
    Info: Cell: openmips0|ex0|Selector57~53  from: dataa  to: combout
    Info: Cell: openmips0|ex0|Selector57~56  from: datac  to: combout
    Info: Cell: openmips0|ex0|Selector57~59  from: datac  to: combout
    Info: Cell: openmips0|ex0|Selector57~71  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr0~8  from: dataa  to: combout
    Info: Cell: openmips0|ex0|WideOr0~9  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr17~4  from: dataa  to: combout
    Info: Cell: openmips0|ex0|WideOr17~7  from: dataa  to: combout
    Info: Cell: openmips0|ex0|WideOr17~8  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr27~6  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr29~3  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr32~1  from: datad  to: combout
    Info: Cell: openmips0|ex0|WideOr32~2  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr32~4  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr34~4  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr35~3  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr36~14  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr38~3  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr40~4  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr40~6  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr42~23  from: datac  to: combout
    Info: Cell: openmips0|ex0|WideOr42~26  from: dataa  to: combout
    Info: Cell: openmips0|ex0|WideOr51~3  from: dataa  to: combout
    Info: Cell: openmips0|ex0|WideOr51~9  from: datac  to: combout
    Info: Cell: openmips0|ex0|reg_dest_addr_o[4]~7  from: datab  to: combout
    Info: From: openmips0|ex0|reg_fl~0|datad  to: openmips0|ex0|reg_fl|combout
    Info: Cell: openmips0|mem0|WideOr9~1  from: dataa  to: combout
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_aluop[1]
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_aluop[2]
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_aluop[3]
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_aluop[4]
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_aluop[5]
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_aluop[6]
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_aluop[7]
        Info: Destination node openmips:openmips0|id_ex:id_ex0|ex_reg1[11]
        Info: Destination node openmips:openmips0|if_id:if_id0|id_inst[31]
        Info: Destination node openmips:openmips0|if_id:if_id0|id_inst[30]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node openmips:openmips0|ex:ex0|div_b_o[31]~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|mem:mem0|Equal0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node openmips:openmips0|mem:mem0|dm_data_o[31]~2
        Info: Destination node openmips:openmips0|mem:mem0|ret_addr[31]~10
Info: Automatically promoted node openmips:openmips0|ex:ex0|Selector57~59 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|mem:mem0|ret_addr[31]~10 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|bus_if:dbus_if|Selector101~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|bus_if:ibus_if|Selector101~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ex:ex0|arithres[0]~93 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ex:ex0|reg_val[31]~105 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ex:ex0|WideOr17~8 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ex:ex0|WideOr29~3 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ex:ex0|WideOr35~3 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ex:ex0|WideOr36~14 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ex:ex0|WideOr38~3 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ex:ex0|WideOr40~6 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node openmips:openmips0|ex:ex0|WideOr43~3 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 5 (unused VREF, 3.3V VCCIO, 0 input, 5 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 44 total pin(s) used --  20 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  54 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  61 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  36 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  22 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  47 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:28
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:01:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:06:02
Info: Fitter routing operations beginning
Info: 2e+03 ns of routing delay (approximately 3.2% of available device routing delay) added to meet hold timing.
Info: Router estimated average interconnect usage is 49% of the available device resources
    Info: Router estimated peak interconnect usage is 75% of the available device resources in the region that extends from location X11_Y12 to location X21_Y23
Info: Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures.
Info: Fitter routing operations ending: elapsed time is 00:51:19
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 98 output pins without output pin load capacitance assignment
    Info: Pin "sdr_dq_io[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dq_io[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "uart_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "gpio_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_addr_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_we_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_rst_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_oe_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "flash_ce_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_clk_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_cs_n_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_cke_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_ras_n_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_cas_n_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_we_n_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dqm_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_dqm_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_ba_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_ba_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "sdr_addr_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin sdr_dq_io[0] has a permanently disabled output enable
    Info: Pin sdr_dq_io[1] has a permanently disabled output enable
    Info: Pin sdr_dq_io[2] has a permanently disabled output enable
    Info: Pin sdr_dq_io[3] has a permanently disabled output enable
    Info: Pin sdr_dq_io[4] has a permanently disabled output enable
    Info: Pin sdr_dq_io[5] has a permanently disabled output enable
    Info: Pin sdr_dq_io[6] has a permanently disabled output enable
    Info: Pin sdr_dq_io[7] has a permanently disabled output enable
    Info: Pin sdr_dq_io[8] has a permanently disabled output enable
    Info: Pin sdr_dq_io[9] has a permanently disabled output enable
    Info: Pin sdr_dq_io[10] has a permanently disabled output enable
    Info: Pin sdr_dq_io[11] has a permanently disabled output enable
    Info: Pin sdr_dq_io[12] has a permanently disabled output enable
    Info: Pin sdr_dq_io[13] has a permanently disabled output enable
    Info: Pin sdr_dq_io[14] has a permanently disabled output enable
    Info: Pin sdr_dq_io[15] has a permanently disabled output enable
Info: Quartus II Fitter was successful. 0 errors, 852 warnings
    Info: Peak virtual memory: 504 megabytes
    Info: Processing ended: Sun Jan 10 01:28:54 2016
    Info: Elapsed time: 00:58:34
    Info: Total CPU time (on all processors): 00:58:29


