# CPU设计项目

### 实现的指令集
要实现的指令集暂定于 instruction.md 中

### 速通课程
速通课程请看 prerequisite.md

### 模块代码
模块代码的verilog暂时写到 ./design_files中

### 官方手册
./riscv-spec-v22.pdf