
// @f:config:
////////////////////////////////////////////////////////////////////////////////
// @d:Address-config: Size of address space 
////////////////////////////////////////////////////////////////////////////////
//
`define ADDR_SIZE    32
// @e
////////////////////////////////////////////////////////////////////////////////
// @d:endian:Basic memory architecture parameters: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define BYTE_ORDER    `LITTLE_ENDIAN  // Configured endianness
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:endian:Size of PC, size of LP_COUNT: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define  PC_SIZE             32    // Number of PC bits [16,24,32]
`define  LPC_SIZE            32    // Number of bits in LP_COUNT register

////////////////////////////////////////////////////////////////////////////////
// @d:icache-config:Instruction cache configuration parameters: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define HAS_ICACHE           1        // [0=disable, 1=enable] the I-cache
`define IC_SIZE              32768    // [$2^k$] I-cache capacity (bytes)
`define IC_WAYS              4        // [1,2,4,8] I-cache associativity
`define IC_BSIZE             32       // [$2^b$] I-cache block size
`define IC_FEATURE_LEVEL     2        // [0,1,2] see below

// @d:IC_FEATURE_LEVEL:ICache configuration parameters: user definable
// IC_FEATURE_LEVEL          Features enabled
// -----------------------------------------------------------------------------
//      0                    Baseline I-Cache features
//      1                    Baseline plus I-Cache line locking and invalidate
//      2                    Baseline plus line lock and inv. plus advanced
//                           debug features
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:dcache-config:Data cache configuration parameters:user definable
////////////////////////////////////////////////////////////////////////////////
//
`define HAS_DCACHE   1                // [0=disable, 1=enable] the D-cache
`define DC_SIZE      32768            // [$2^k$] D-cache capacity (bytes)
`define DC_WAYS      4                // [1,2,4,8] D-cache associativity
`define DC_BSIZE     32               // [$2^b$] D-cache block size
`define DC_DEBUG     0                // [0=disable, 1=enable] D-cache debug
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:IFQUEUE-config:IFQUEUE configuration parameters: number of entries
////////////////////////////////////////////////////////////////////////////////
//
`define HAS_IFQUEUE   0               // [0=> no IFQ; 1=> IFQ present]
`define IFQUEUE_SIZE  1               // [1,2,4,8] Number of IFQUEUE entries
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:ICCM-config:ICCM configuration parameters: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define HAS_ICCM   0                   // [0=> no ICCM; 1=> ICCM present]
`define ICCM_SIZE  1048576             // [$2^k$] ICCM capacity (bytes)
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:DCCM-config: DCCM configuration parameters:user definable
////////////////////////////////////////////////////////////////////////////////
//
`define HAS_DCCM   0                  // [0=> no DCCM; 1=> DCCM present]
`define DCCM_SIZE  1048576            // [$2^k$] DCCM capacity (bytes)
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:naming-config:Memory module naming prefix:user definable
////////////////////////////////////////////////////////////////////////////////
//
`define RAM_PREFIX sram               // Name prefix for all RAM macros
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:DMP_PERIPHERAL-config: DMP_PERIPHERAL configuration :user definable
////////////////////////////////////////////////////////////////////////////////
//
`define  HAS_DMP_PERIPHERAL   0    // [0=> no DMP per; 1=> DMP per present]

////////////////////////////////////////////////////////////////////////////////
// @d:rgf-config:Register file configuration parameters: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define RGF_NUM_REGS    32  // Number of core registers; can be 32 or 16
`define RGF_WR_PORTS     2  // Number of write ports to register file; 1 or 2
`define RGF_NUM_BANKS    1  // Number of register file contexts
`define RGF_IMPL         0  // [0=flip-flops, 1=macro] reg-file implementation
`define RGF_TRANSPARENT  1  // [0=opaque, 1=transparent] write-through RAM
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:auxr-config:Auxiliary register set configurations
////////////////////////////////////////////////////////////////////////////////
//
// Interrupt and Exception Constants
//
`define  IRQ_LIMIT            31
`define  IENABLE_PRESET       29'h1fffffff
`define  INTVBASE_PRESET      22'd0
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:isa-config:Instruction set options: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define HAS_SHIFTER       1 // [0=disable, 1=enable] barrel shifter
`define SWAP_OPTION       1 // [0=disable, 1=enable] |SWAP| instruction
`define NORM_OPTION       1 // [0=disable, 1=enable] |NORM| instructions
`define DSP_OPTION        0 // [0=disable, 1=enable] DSP instructions
`define PASTA_OPTION      0 // [0=disable, 1=enable] |PASTA| |ISE| support
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:mpy-option:Multiplier configuration parameters: user definable
// 
//              Cycle count
// MPY_OPTION   16/L32/H32   Instructions enabled
// -----------------------------------------------------------------------------
//      0         -/-/-      None
//      1         1/-/-      MPYW, MPYWU
//      2         1/1/1      MPYW, MPYWU, MPY, MPYU, MPYH, MPYHU
//      3         2/2/2      MPYW, MPYWU, MPY, MPYU, MPYH, MPYHU
//      4         2/3/3      MPYW, MPYWU, MPY, MPYU, MPYH, MPYHU
//      5         2/4/5      MPYW, MPYWU, MPY, MPYU, MPYH, MPYHU
//      6         5/9/9      MPYW, MPYWU, MPY, MPYU, MPYH, MPYHU
//
// Cycle count   Meaning
// ---------------------------------
//      16       Timing for MPYW/MPYWU or MPY/MPYU on 16-bit values 
//      L32      Timing for MPY/MPYU when flag-enable bit is 0
//      H32      Timing for MPYH/MPYHU or MPY/MPYU when flag-enable bit is 1
//
////////////////////////////////////////////////////////////////////////////////
//
`define MPY_OPTION        6 // [0,1,2,3,4,5,6] see table above for encoding
`define MUL64_OPTION      0 // [0=disable, 1=enable] |MUL64|, |MULU64|
`define DIV_REM_OPTION    1 // [0=disable, 1=enable] |DIV|,|DIVU|,|REM|,|REMU|
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:isa-6k:ARC 6000 Instruction set configuration parameters: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define ENTER_LEAVE       0 // [0=disable, 1=enable] |ENTER|, |LEAVE| insns
`define SHIFT_ASSIST      0 // [0=disable, 1=enable] shift-assist instructions
`define SETCC_OPTION      0 // [0=disable, 1=enable] |SETcc| instructions
`define STIMM_OPTION      0 // [0=disable, 1=enable] store-immediate insns
`define FFS_OPTION        0 // [0=disable, 1=enable] |FFS| and |FLS| insns
`define JLI_OPTION        0 // [0=disable, 1=enable] |JLI_S| insn
`define BTAB_OPTION       0 // [0=disable, 1=enable] |BI_S| and |BIH_S| insns
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:timer-config:Timer device configuration parameters: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define ENABLE_TIMER_0    1 // [0=disable, 1=enable] timer 0
`define ENABLE_TIMER_1    1 // [0=disable, 1=enable] timer 1
`define TIMER_0_INT_LEVEL 1 // [1=level 1 interrupt, 2=level 2 interrupt]
`define TIMER_1_INT_LEVEL 2 // [1=level 1 interrupt, 2=level 2 interrupt]
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:mmu-config:Memory management configuration parameters: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define NUM_ACTIONPOINTS  0 // [0, 2, 4, or 8] selects number of Actionpoints
`define APS_FEATURE       0 // [0=min, 1=full] selects Actionpoint feature set
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:adder_opt:Selection of arithmetic module implementations: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define INFER_ALU_ADDER   0 // [0=instantiate adder, 1=infer adder]
`define INFER_MPY_WTREE   0 // [0=instantiate wtree_16x16, 1=infer 16x16 mpy]
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:cache_enb:Cache control configuration: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define HAVE_IC_OPT       0 // [0=exclude, 1=include]
`define HAVE_CACHE_CONFIG 0 // [0=exclude, 1=include]
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:native-mem-bus protocol: user definable
////////////////////////////////////////////////////////////////////////////////
// MEM_BUS_OPTION    Bus protocol
// -----------------------------------------------------------------------------
//      0            BVCI
//      1            AHB
//      2            AHB-lite
////////////////////////////////////////////////////////////////////////////////
`define MEM_BUS_OPTION    0 // [0,1,2] see table above for encoding
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:native-per-bus protocol: user definable
////////////////////////////////////////////////////////////////////////////////
// PER_BUS_OPTION    Bus protocol
// -----------------------------------------------------------------------------
//      0            AHB
//      1            APB
////////////////////////////////////////////////////////////////////////////////
`define PER_BUS_OPTION    0 // [0,1] see table above for encoding
// @e

////////////////////////////////////////////////////////////////////////////////
// @d:JTAG interface: user definable
////////////////////////////////////////////////////////////////////////////////
//
`define HAS_JTAG    0 // [0,1] 
// @e
