Fitter report for taskIII
Fri Mar 15 01:46:56 2024
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 15 01:46:56 2024       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; taskIII                                     ;
; Top-level Entity Name              ; taskIII                                     ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,370 / 49,760 ( 9 % )                      ;
;     Total combinational functions  ; 4,082 / 49,760 ( 8 % )                      ;
;     Dedicated logic registers      ; 926 / 49,760 ( 2 % )                        ;
; Total registers                    ; 926                                         ;
; Total pins                         ; 73 / 360 ( 20 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 526,848 / 1,677,312 ( 31 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.79        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.6%      ;
;     Processor 3            ;   7.3%      ;
;     Processor 4            ;   7.3%      ;
;     Processor 5            ;   7.2%      ;
;     Processor 6            ;   7.2%      ;
;     Processor 7            ;   7.1%      ;
;     Processor 8            ;   7.1%      ;
;     Processors 9-12        ;   7.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                 ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|out_payload[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5297 ) ; 0.00 % ( 0 / 5297 )        ; 0.00 % ( 0 / 5297 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5297 ) ; 0.00 % ( 0 / 5297 )        ; 0.00 % ( 0 / 5297 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5094 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 195 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskIII.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 4,370 / 49,760 ( 9 % )       ;
;     -- Combinational with no register       ; 3444                         ;
;     -- Register only                        ; 288                          ;
;     -- Combinational with a register        ; 638                          ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 1811                         ;
;     -- 3 input functions                    ; 1666                         ;
;     -- <=2 input functions                  ; 605                          ;
;     -- Register only                        ; 288                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 3853                         ;
;     -- arithmetic mode                      ; 229                          ;
;                                             ;                              ;
; Total registers*                            ; 926 / 51,509 ( 2 % )         ;
;     -- Dedicated logic registers            ; 926 / 49,760 ( 2 % )         ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 358 / 3,110 ( 12 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 73 / 360 ( 20 % )            ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 67 / 182 ( 37 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 526,848 / 1,677,312 ( 31 % ) ;
; Total block memory implementation bits      ; 617,472 / 1,677,312 ( 37 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global signals                              ; 20                           ;
;     -- Global clocks                        ; 20 / 20 ( 100 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 4.9% / 4.5% / 5.4%           ;
; Peak interconnect usage (total/H/V)         ; 35.7% / 32.6% / 40.1%        ;
; Maximum fan-out                             ; 709                          ;
; Highest non-global fan-out                  ; 305                          ;
; Total fan-out                               ; 19046                        ;
; Average fan-out                             ; 3.48                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 4235 / 49760 ( 9 % ) ; 135 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 3386                 ; 58                    ; 0                              ;
;     -- Register only                        ; 271                  ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 578                  ; 60                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 1753                 ; 58                    ; 0                              ;
;     -- 3 input functions                    ; 1642                 ; 24                    ; 0                              ;
;     -- <=2 input functions                  ; 569                  ; 36                    ; 0                              ;
;     -- Register only                        ; 271                  ; 17                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 3743                 ; 110                   ; 0                              ;
;     -- arithmetic mode                      ; 221                  ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 849                  ; 77                    ; 0                              ;
;     -- Dedicated logic registers            ; 849 / 49760 ( 2 % )  ; 77 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 348 / 3110 ( 11 % )  ; 12 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 73                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 526848               ; 0                     ; 0                              ;
; Total RAM block bits                        ; 617472               ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 67 / 182 ( 36 % )    ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 20 / 24 ( 83 % )     ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 346                  ; 113                   ; 0                              ;
;     -- Registered Input Connections         ; 223                  ; 86                    ; 0                              ;
;     -- Output Connections                   ; 338                  ; 121                   ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 121                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 18630                ; 752                   ; 4                              ;
;     -- Registered Connections               ; 6133                 ; 531                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 450                  ; 234                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 234                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 43                   ; 38                    ; 0                              ;
;     -- Output Ports                         ; 63                   ; 55                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 22                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 4                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 25                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 30                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 44                    ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; ADC_CLK_10    ; N5    ; 2        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; KEY[0]        ; B8    ; 7        ; 46           ; 54           ; 28           ; 68                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[1]        ; A7    ; 7        ; 49           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 763                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50 ; N14   ; 6        ; 78           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[0]         ; C10   ; 7        ; 51           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[1]         ; C11   ; 7        ; 51           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[2]         ; D12   ; 7        ; 51           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[3]         ; C12   ; 7        ; 54           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[4]         ; A12   ; 7        ; 54           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[5]         ; B12   ; 7        ; 49           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[6]         ; A13   ; 7        ; 54           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[7]         ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[8]         ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[9]         ; F15   ; 7        ; 69           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1] ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4] ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5] ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6] ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[7] ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1] ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2] ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4] ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[7] ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0] ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4] ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5] ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6] ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[7] ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0] ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1] ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2] ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3] ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4] ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5] ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6] ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[7] ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0] ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1] ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2] ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3] ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4] ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5] ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6] ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[7] ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0] ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1] ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2] ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3] ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4] ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5] ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6] ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[7] ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0] ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1] ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2] ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3] ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4] ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5] ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6] ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7] ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8] ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9] ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 31 / 60 ( 52 % ) ; 3.3V          ; --           ;
; 7        ; 40 / 52 ( 77 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                               ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; HEX1[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; HEX2[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; HEX2[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                               ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX3[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX3[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX2[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; HEX0[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX3[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; HEX3[7]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX3[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX4[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX4[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX3[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX3[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; HEX4[7]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; HEX4[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX4[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX4[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX3[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX4[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX4[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX5[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX5[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX5[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; HEX5[7]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX5[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; ADC_CLK_10                           ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                        ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX5[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX5[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX5[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; HEX0[0]  ; Missing drive strength ;
; HEX0[1]  ; Missing drive strength ;
; HEX0[2]  ; Missing drive strength ;
; HEX0[3]  ; Missing drive strength ;
; HEX0[4]  ; Missing drive strength ;
; HEX0[5]  ; Missing drive strength ;
; HEX0[6]  ; Missing drive strength ;
; HEX0[7]  ; Missing drive strength ;
; HEX1[0]  ; Missing drive strength ;
; HEX1[1]  ; Missing drive strength ;
; HEX1[2]  ; Missing drive strength ;
; HEX1[3]  ; Missing drive strength ;
; HEX1[4]  ; Missing drive strength ;
; HEX1[5]  ; Missing drive strength ;
; HEX1[6]  ; Missing drive strength ;
; HEX1[7]  ; Missing drive strength ;
; HEX2[0]  ; Missing drive strength ;
; HEX2[1]  ; Missing drive strength ;
; HEX2[2]  ; Missing drive strength ;
; HEX2[3]  ; Missing drive strength ;
; HEX2[4]  ; Missing drive strength ;
; HEX2[5]  ; Missing drive strength ;
; HEX2[6]  ; Missing drive strength ;
; HEX2[7]  ; Missing drive strength ;
; HEX3[0]  ; Missing drive strength ;
; HEX3[1]  ; Missing drive strength ;
; HEX3[2]  ; Missing drive strength ;
; HEX3[3]  ; Missing drive strength ;
; HEX3[4]  ; Missing drive strength ;
; HEX3[5]  ; Missing drive strength ;
; HEX3[6]  ; Missing drive strength ;
; HEX3[7]  ; Missing drive strength ;
; HEX4[0]  ; Missing drive strength ;
; HEX4[1]  ; Missing drive strength ;
; HEX4[2]  ; Missing drive strength ;
; HEX4[3]  ; Missing drive strength ;
; HEX4[4]  ; Missing drive strength ;
; HEX4[5]  ; Missing drive strength ;
; HEX4[6]  ; Missing drive strength ;
; HEX4[7]  ; Missing drive strength ;
; HEX5[0]  ; Missing drive strength ;
; HEX5[1]  ; Missing drive strength ;
; HEX5[2]  ; Missing drive strength ;
; HEX5[3]  ; Missing drive strength ;
; HEX5[4]  ; Missing drive strength ;
; HEX5[5]  ; Missing drive strength ;
; HEX5[6]  ; Missing drive strength ;
; HEX5[7]  ; Missing drive strength ;
; LEDR[0]  ; Missing drive strength ;
; LEDR[1]  ; Missing drive strength ;
; LEDR[2]  ; Missing drive strength ;
; LEDR[3]  ; Missing drive strength ;
; LEDR[4]  ; Missing drive strength ;
; LEDR[5]  ; Missing drive strength ;
; LEDR[6]  ; Missing drive strength ;
; LEDR[7]  ; Missing drive strength ;
; LEDR[8]  ; Missing drive strength ;
; LEDR[9]  ; Missing drive strength ;
+----------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                           ; Entity Name                                      ; Library Name         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------+
; |taskIII                                                                                                                                ; 4370 (2)    ; 926 (0)                   ; 0 (0)         ; 526848      ; 67   ; 1          ; 0            ; 0       ; 0         ; 73   ; 0            ; 3444 (2)     ; 288 (0)           ; 638 (0)          ; 0          ; |taskIII                                                                                                                                                                                                                                                                                                                                                      ; taskIII                                          ; work                 ;
;    |fsm_controller:gohan|                                                                                                               ; 2787 (2775) ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2708 (2696)  ; 3 (3)             ; 76 (76)          ; 0          ; |taskIII|fsm_controller:gohan                                                                                                                                                                                                                                                                                                                                 ; fsm_controller                                   ; work                 ;
;       |hist_compute:goku1|                                                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|fsm_controller:gohan|hist_compute:goku1                                                                                                                                                                                                                                                                                                              ; hist_compute                                     ; work                 ;
;       |hist_compute:goku2|                                                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|fsm_controller:gohan|hist_compute:goku2                                                                                                                                                                                                                                                                                                              ; hist_compute                                     ; work                 ;
;       |hist_compute:goku3|                                                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|fsm_controller:gohan|hist_compute:goku3                                                                                                                                                                                                                                                                                                              ; hist_compute                                     ; work                 ;
;       |hist_compute:goku4|                                                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|fsm_controller:gohan|hist_compute:goku4                                                                                                                                                                                                                                                                                                              ; hist_compute                                     ; work                 ;
;    |jtag_to_onchipmem_handler_32:uHandler|                                                                                              ; 1468 (4)    ; 790 (3)                   ; 0 (0)         ; 526848      ; 67   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 676 (1)      ; 268 (1)           ; 524 (2)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler                                                                                                                                                                                                                                                                                                                ; jtag_to_onchipmem_handler_32                     ; work                 ;
;       |jtag_to_onchipmem_32:u0|                                                                                                         ; 1464 (0)    ; 787 (0)                   ; 0 (0)         ; 526848      ; 67   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 675 (0)      ; 267 (0)           ; 522 (0)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0                                                                                                                                                                                                                                                                                        ; jtag_to_onchipmem_32                             ; jtag_to_onchipmem_32 ;
;          |altera_reset_controller:rst_controller_001|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                             ; altera_reset_controller                          ; jtag_to_onchipmem_32 ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                  ; altera_reset_synchronizer                        ; jtag_to_onchipmem_32 ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 18 (12)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (6)            ; 7 (5)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                 ; altera_reset_controller                          ; jtag_to_onchipmem_32 ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                  ; altera_reset_synchronizer                        ; jtag_to_onchipmem_32 ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ; altera_reset_synchronizer                        ; jtag_to_onchipmem_32 ;
;          |jtag_to_onchipmem_32_hist_bins:hist_bins|                                                                                     ; 68 (68)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 28 (28)           ; 31 (31)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins                                                                                                                                                                                                                                               ; jtag_to_onchipmem_32_hist_bins                   ; jtag_to_onchipmem_32 ;
;          |jtag_to_onchipmem_32_hist_bins:img_dim|                                                                                       ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 22 (22)           ; 34 (34)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim                                                                                                                                                                                                                                                 ; jtag_to_onchipmem_32_hist_bins                   ; jtag_to_onchipmem_32 ;
;          |jtag_to_onchipmem_32_hist_bins:mode|                                                                                          ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 31 (31)           ; 33 (33)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:mode                                                                                                                                                                                                                                                    ; jtag_to_onchipmem_32_hist_bins                   ; jtag_to_onchipmem_32 ;
;          |jtag_to_onchipmem_32_hist_bins:ram_ready|                                                                                     ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 30 (30)           ; 34 (34)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready                                                                                                                                                                                                                                               ; jtag_to_onchipmem_32_hist_bins                   ; jtag_to_onchipmem_32 ;
;          |jtag_to_onchipmem_32_hist_ram:hist_ram|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram                                                                                                                                                                                                                                                 ; jtag_to_onchipmem_32_hist_ram                    ; jtag_to_onchipmem_32 ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                       ; work                 ;
;                |altsyncram_2eu1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|altsyncram:the_altsyncram|altsyncram_2eu1:auto_generated                                                                                                                                                                                        ; altsyncram_2eu1                                  ; work                 ;
;          |jtag_to_onchipmem_32_jtag_master:jtag_master|                                                                                 ; 900 (0)     ; 449 (0)                   ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 445 (0)      ; 141 (0)           ; 314 (0)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master                                                                                                                                                                                                                                           ; jtag_to_onchipmem_32_jtag_master                 ; jtag_to_onchipmem_32 ;
;             |altera_avalon_packets_to_master:transacto|                                                                                 ; 352 (0)     ; 139 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (0)      ; 34 (0)            ; 113 (0)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                 ; altera_avalon_packets_to_master                  ; jtag_to_onchipmem_32 ;
;                |packets_to_master:p2m|                                                                                                  ; 352 (352)   ; 139 (139)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (205)    ; 34 (34)           ; 113 (113)        ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                           ; packets_to_master                                ; jtag_to_onchipmem_32 ;
;             |altera_avalon_sc_fifo:fifo|                                                                                                ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 16 (16)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                ; altera_avalon_sc_fifo                            ; jtag_to_onchipmem_32 ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                           ; altsyncram                                       ; work                 ;
;                   |altsyncram_m4g1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated                                                                                                                                                            ; altsyncram_m4g1                                  ; work                 ;
;             |altera_avalon_st_bytes_to_packets:b2p|                                                                                     ; 22 (22)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 6 (6)             ; 6 (6)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                     ; altera_avalon_st_bytes_to_packets                ; jtag_to_onchipmem_32 ;
;             |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                                          ; 464 (0)     ; 264 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (0)      ; 98 (0)            ; 166 (0)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                          ; altera_avalon_st_jtag_interface                  ; jtag_to_onchipmem_32 ;
;                |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                                      ; 462 (0)     ; 264 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (0)      ; 98 (0)            ; 166 (0)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                        ; altera_jtag_dc_streaming                         ; jtag_to_onchipmem_32 ;
;                   |altera_avalon_st_clock_crosser:sink_crosser|                                                                         ; 51 (21)     ; 47 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 30 (14)           ; 17 (5)           ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                            ; altera_avalon_st_clock_crosser                   ; jtag_to_onchipmem_32 ;
;                      |altera_avalon_st_pipeline_base:output_stage|                                                                      ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 11 (11)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                ; altera_avalon_st_pipeline_base                   ; jtag_to_onchipmem_32 ;
;                      |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:in_to_out_synchronizer                       ; altera_std_synchronizer_nocut                    ; jtag_to_onchipmem_32 ;
;                      |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:out_to_in_synchronizer                       ; altera_std_synchronizer_nocut                    ; jtag_to_onchipmem_32 ;
;                   |altera_jtag_src_crosser:source_crosser|                                                                              ; 27 (18)     ; 27 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (15)           ; 5 (3)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                 ; altera_jtag_src_crosser                          ; jtag_to_onchipmem_32 ;
;                      |altera_jtag_control_signal_crosser:crosser|                                                                       ; 9 (1)       ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (1)             ; 2 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                      ; altera_jtag_control_signal_crosser               ; jtag_to_onchipmem_32 ;
;                         |altera_std_synchronizer:synchronizer|                                                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer ; altera_std_synchronizer                          ; work                 ;
;                   |altera_jtag_streaming:jtag_streaming|                                                                                ; 385 (357)   ; 187 (168)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (189)    ; 44 (28)           ; 147 (136)        ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                   ; altera_jtag_streaming                            ; jtag_to_onchipmem_32 ;
;                      |altera_avalon_st_idle_inserter:idle_inserter|                                                                     ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                      ; altera_avalon_st_idle_inserter                   ; jtag_to_onchipmem_32 ;
;                      |altera_avalon_st_idle_remover:idle_remover|                                                                       ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                        ; altera_avalon_st_idle_remover                    ; jtag_to_onchipmem_32 ;
;                      |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                          ; altera_std_synchronizer                          ; work                 ;
;                      |altera_std_synchronizer:clock_sensor_synchronizer|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                 ; altera_std_synchronizer                          ; work                 ;
;                      |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                         ; altera_std_synchronizer                          ; work                 ;
;                      |altera_std_synchronizer:reset_to_sample_synchronizer|                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                              ; altera_std_synchronizer                          ; work                 ;
;                   |altera_std_synchronizer:synchronizer|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                   ; altera_std_synchronizer                          ; work                 ;
;                |altera_jtag_sld_node:node|                                                                                              ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                ; altera_jtag_sld_node                             ; jtag_to_onchipmem_32 ;
;                   |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                              ; sld_virtual_jtag_basic                           ; work                 ;
;             |altera_avalon_st_packets_to_bytes:p2b|                                                                                     ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                     ; altera_avalon_st_packets_to_bytes                ; jtag_to_onchipmem_32 ;
;             |altera_reset_controller:rst_controller|                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_reset_controller:rst_controller                                                                                                                                                                                                    ; altera_reset_controller                          ; jtag_to_onchipmem_32 ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                         ; altera_reset_synchronizer                        ; jtag_to_onchipmem_32 ;
;          |jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|                                                                     ; 405 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (0)      ; 1 (0)             ; 214 (0)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                               ; jtag_to_onchipmem_32_mm_interconnect_0           ; jtag_to_onchipmem_32 ;
;             |altera_avalon_sc_fifo:hist_bins_s1_agent_rsp_fifo|                                                                         ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hist_bins_s1_agent_rsp_fifo                                                                                                                                                                             ; altera_avalon_sc_fifo                            ; jtag_to_onchipmem_32 ;
;             |altera_avalon_sc_fifo:hist_ram_s1_agent_rsp_fifo|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hist_ram_s1_agent_rsp_fifo                                                                                                                                                                              ; altera_avalon_sc_fifo                            ; jtag_to_onchipmem_32 ;
;             |altera_avalon_sc_fifo:img_dim_s1_agent_rsp_fifo|                                                                           ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:img_dim_s1_agent_rsp_fifo                                                                                                                                                                               ; altera_avalon_sc_fifo                            ; jtag_to_onchipmem_32 ;
;             |altera_avalon_sc_fifo:mode_s1_agent_rsp_fifo|                                                                              ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mode_s1_agent_rsp_fifo                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; jtag_to_onchipmem_32 ;
;             |altera_avalon_sc_fifo:pixel_ram_s1_agent_rsp_fifo|                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_ram_s1_agent_rsp_fifo                                                                                                                                                                             ; altera_avalon_sc_fifo                            ; jtag_to_onchipmem_32 ;
;             |altera_avalon_sc_fifo:ram_ready_s1_agent_rsp_fifo|                                                                         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_ready_s1_agent_rsp_fifo                                                                                                                                                                             ; altera_avalon_sc_fifo                            ; jtag_to_onchipmem_32 ;
;             |altera_avalon_sc_fifo:start_transfer_s1_agent_rsp_fifo|                                                                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_transfer_s1_agent_rsp_fifo                                                                                                                                                                        ; altera_avalon_sc_fifo                            ; jtag_to_onchipmem_32 ;
;             |altera_merlin_master_agent:jtag_master_master_agent|                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:jtag_master_master_agent                                                                                                                                                                           ; altera_merlin_master_agent                       ; jtag_to_onchipmem_32 ;
;             |altera_merlin_slave_agent:start_transfer_s1_agent|                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_transfer_s1_agent                                                                                                                                                                             ; altera_merlin_slave_agent                        ; jtag_to_onchipmem_32 ;
;             |altera_merlin_slave_translator:hist_bins_s1_translator|                                                                    ; 38 (38)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 36 (36)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hist_bins_s1_translator                                                                                                                                                                        ; altera_merlin_slave_translator                   ; jtag_to_onchipmem_32 ;
;             |altera_merlin_slave_translator:hist_ram_s1_translator|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hist_ram_s1_translator                                                                                                                                                                         ; altera_merlin_slave_translator                   ; jtag_to_onchipmem_32 ;
;             |altera_merlin_slave_translator:img_dim_s1_translator|                                                                      ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:img_dim_s1_translator                                                                                                                                                                          ; altera_merlin_slave_translator                   ; jtag_to_onchipmem_32 ;
;             |altera_merlin_slave_translator:mode_s1_translator|                                                                         ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mode_s1_translator                                                                                                                                                                             ; altera_merlin_slave_translator                   ; jtag_to_onchipmem_32 ;
;             |altera_merlin_slave_translator:pixel_ram_s1_translator|                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pixel_ram_s1_translator                                                                                                                                                                        ; altera_merlin_slave_translator                   ; jtag_to_onchipmem_32 ;
;             |altera_merlin_slave_translator:ram_ready_s1_translator|                                                                    ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator                                                                                                                                                                        ; altera_merlin_slave_translator                   ; jtag_to_onchipmem_32 ;
;             |altera_merlin_slave_translator:start_transfer_s1_translator|                                                               ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:start_transfer_s1_translator                                                                                                                                                                   ; altera_merlin_slave_translator                   ; jtag_to_onchipmem_32 ;
;             |altera_merlin_traffic_limiter:jtag_master_master_limiter|                                                                  ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 11 (11)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:jtag_master_master_limiter                                                                                                                                                                      ; altera_merlin_traffic_limiter                    ; jtag_to_onchipmem_32 ;
;             |jtag_to_onchipmem_32_mm_interconnect_0_cmd_demux:cmd_demux|                                                                ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|jtag_to_onchipmem_32_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                    ; jtag_to_onchipmem_32_mm_interconnect_0_cmd_demux ; jtag_to_onchipmem_32 ;
;             |jtag_to_onchipmem_32_mm_interconnect_0_router:router|                                                                      ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 7 (7)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|jtag_to_onchipmem_32_mm_interconnect_0_router:router                                                                                                                                                                          ; jtag_to_onchipmem_32_mm_interconnect_0_router    ; jtag_to_onchipmem_32 ;
;             |jtag_to_onchipmem_32_mm_interconnect_0_rsp_mux:rsp_mux|                                                                    ; 148 (148)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (111)    ; 0 (0)             ; 37 (37)          ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|jtag_to_onchipmem_32_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                        ; jtag_to_onchipmem_32_mm_interconnect_0_rsp_mux   ; jtag_to_onchipmem_32 ;
;          |jtag_to_onchipmem_32_pixel_ram:pixel_ram|                                                                                     ; 17 (1)      ; 2 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 2 (0)             ; 2 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram                                                                                                                                                                                                                                               ; jtag_to_onchipmem_32_pixel_ram                   ; jtag_to_onchipmem_32 ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 16 (0)      ; 2 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 2 (0)             ; 2 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                     ; altsyncram                                       ; work                 ;
;                |altsyncram_kvu1:auto_generated|                                                                                         ; 16 (2)      ; 2 (2)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 2 (2)             ; 2 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated                                                                                                                                                                                      ; altsyncram_kvu1                                  ; work                 ;
;                   |decode_97a:decode2|                                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|decode_97a:decode2                                                                                                                                                                   ; decode_97a                                       ; work                 ;
;                   |mux_63b:mux5|                                                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|mux_63b:mux5                                                                                                                                                                         ; mux_63b                                          ; work                 ;
;          |jtag_to_onchipmem_32_start_transfer:start_transfer|                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |taskIII|jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_start_transfer:start_transfer                                                                                                                                                                                                                                     ; jtag_to_onchipmem_32_start_transfer              ; jtag_to_onchipmem_32 ;
;    |sld_hub:auto_hub|                                                                                                                   ; 135 (1)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 17 (0)            ; 60 (0)           ; 0          ; |taskIII|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                     ; sld_hub                                          ; altera_sld           ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 134 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 17 (0)            ; 60 (0)           ; 0          ; |taskIII|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                     ; alt_sld_fab_with_jtag_input                      ; altera_sld           ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 134 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 17 (0)            ; 60 (0)           ; 0          ; |taskIII|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                  ; alt_sld_fab                                      ; alt_sld_fab          ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 134 (6)     ; 77 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (1)       ; 17 (4)            ; 60 (0)           ; 0          ; |taskIII|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                              ; alt_sld_fab_alt_sld_fab                          ; alt_sld_fab          ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 13 (0)            ; 60 (0)           ; 0          ; |taskIII|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                  ; alt_sld_fab_alt_sld_fab_sldfabric                ; alt_sld_fab          ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 129 (89)    ; 72 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (44)      ; 13 (13)           ; 60 (34)          ; 0          ; |taskIII|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                     ; sld_jtag_hub                                     ; work                 ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; 0          ; |taskIII|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg             ; sld_rom_sr                                       ; work                 ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0          ; |taskIII|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm           ; sld_shadow_jsm                                   ; altera_sld           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; ADC_CLK_10    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MAX10_CLK2_50 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MAX10_CLK1_50 ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                         ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                                                                                                                                                                                                                  ;                   ;         ;
; MAX10_CLK2_50                                                                                                                                                                                                                               ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                      ;                   ;         ;
; SW[0]                                                                                                                                                                                                                                       ;                   ;         ;
; SW[1]                                                                                                                                                                                                                                       ;                   ;         ;
; SW[2]                                                                                                                                                                                                                                       ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                       ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                       ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                       ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                       ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                       ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                       ;                   ;         ;
; SW[9]                                                                                                                                                                                                                                       ;                   ;         ;
; MAX10_CLK1_50                                                                                                                                                                                                                               ;                   ;         ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[0]                                                                                                                     ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[0]                                                                                                                   ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[2]                                                                                                                     ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[2]                                                                                                                   ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[1]                                                                                                                     ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[1]                                                                                                                   ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[5]                                                                                                                   ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[5]                                                                                                                     ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[7]                                                                                                                     ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[6]                                                                                                                     ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[4]                                                                                                                     ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[4]                                                                                                                   ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[3]                                                                                                                   ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[3]                                                                                                                     ; 0                 ; 0       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[8]                                                                                                                     ; 0                 ; 0       ;
;      - fsm_controller:gohan|row[1]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|row[0]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|row[3]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|row[2]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|row[5]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|row[4]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|row[6]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|row[7]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|row[8]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|col[1]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fsm_controller:gohan|col[0]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fsm_controller:gohan|col[3]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fsm_controller:gohan|col[2]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fsm_controller:gohan|col[4]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fsm_controller:gohan|col[5]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|col[6]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fsm_controller:gohan|col[7]                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - fsm_controller:gohan|col[8]                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - fsm_controller:gohan|compute_1[0]                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - fsm_controller:gohan|compute_1[1]                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - fsm_controller:gohan|compute_1[2]                                                                                                                                                                                                    ; 0                 ; 0       ;
; KEY[0]                                                                                                                                                                                                                                      ;                   ;         ;
;      - jtag_to_onchipmem_handler_32:uHandler|ready_out                                                                                                                                                                                      ; 0                 ; 6       ;
;      - jtag_to_onchipmem_handler_32:uHandler|start_transfer_export[0]                                                                                                                                                                       ; 0                 ; 6       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 6       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 6       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 6       ;
;      - fsm_controller:gohan|addr_hist[0]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|addr_hist[1]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|addr_hist[2]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|addr_hist[3]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|addr_hist[4]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|addr_hist[5]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                          ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[0]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[1]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[2]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[3]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[4]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[5]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[6]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[7]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[8]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[9]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[10]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[11]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[12]                                                                                                                                                                                          ; 0                 ; 6       ;
;      - fsm_controller:gohan|counter_bins[4]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fsm_controller:gohan|counter_bins[5]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fsm_controller:gohan|counter_bins[2]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fsm_controller:gohan|counter_bins[3]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fsm_controller:gohan|counter_bins[1]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fsm_controller:gohan|counter_bins[0]                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|state~5                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - fsm_controller:gohan|state~6                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - fsm_controller:gohan|row~0                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|row~1                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|row~2                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|row~3                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|row~4                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|row~5                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|row~6                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|row~7                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|row~8                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|col~0                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|col~1                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|col~2                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|col~3                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|col~4                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|col~5                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|col~6                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|col~7                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|col~8                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - fsm_controller:gohan|state~7                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_1[0]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_1[1]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_1[2]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_2[0]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_2[1]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_2[2]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_4[1]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_4[2]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_4[0]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_3[2]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_3[1]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - fsm_controller:gohan|compute_3[0]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                           ; 0                 ; 6       ;
;      - jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                  ; 0                 ; 6       ;
;      - fsm_controller:gohan|next_pixel_address[13]                                                                                                                                                                                          ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                                                                                                                                                                                                                                                                                                                      ; PIN_B8             ; 68      ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                               ; PIN_P11            ; 643     ; Clock                                   ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                               ; PIN_P11            ; 55      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 296     ; Clock                                   ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~19                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y24_N2  ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; fsm_controller:gohan|Decoder4~20                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y23_N16 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; fsm_controller:gohan|Decoder4~22                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N22 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; fsm_controller:gohan|Decoder4~24                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N6  ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; fsm_controller:gohan|Decoder4~25                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N12 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; fsm_controller:gohan|Decoder4~26                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y23_N22 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; fsm_controller:gohan|Decoder4~27                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N28 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; fsm_controller:gohan|Decoder4~28                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y20_N26 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; fsm_controller:gohan|Decoder4~29                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y23_N10 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; fsm_controller:gohan|Decoder4~30                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y24_N28 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; fsm_controller:gohan|Decoder4~31                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y24_N20 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; fsm_controller:gohan|Decoder4~32                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y23_N18 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; fsm_controller:gohan|Decoder4~34                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y21_N18 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; fsm_controller:gohan|Decoder4~36                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y20_N30 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; fsm_controller:gohan|Decoder4~37                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y21_N20 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; fsm_controller:gohan|Decoder4~38                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y20_N28 ; 14      ; Latch enable                            ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; fsm_controller:gohan|Decoder4~42                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N20 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~43                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y18_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~44                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y21_N6  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~45                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y17_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~46                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y18_N28 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~47                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N10 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~48                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N26 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~49                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y18_N2  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~50                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y24_N14 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~51                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y23_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~52                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y25_N10 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~53                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y23_N0  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~54                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X40_Y24_N0  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~55                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y23_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~56                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y21_N20 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~57                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y23_N18 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~58                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y23_N6  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~59                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y24_N6  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~60                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y24_N12 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~61                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y23_N28 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~62                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y21_N12 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~63                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N18 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~64                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y21_N0  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~65                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N8  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~66                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X44_Y20_N0  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~67                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y17_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~68                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y21_N2  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~69                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~70                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y20_N6  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~71                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y26_N6  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~72                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y15_N2  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~73                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y20_N24 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~74                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y23_N12 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~75                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y23_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~76                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y19_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~77                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X44_Y23_N24 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~78                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y23_N2  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~79                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N2  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~80                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N0  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Decoder4~81                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N16 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector0~1                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y19_N22 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector1027~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y19_N24 ; 1       ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector1029~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y19_N18 ; 1       ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector897~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y21_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector898~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y19_N6  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector899~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y21_N26 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector900~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y19_N6  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector901~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X39_Y20_N0  ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector902~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X39_Y19_N24 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector903~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y18_N30 ; 14      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector966~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y19_N22 ; 11      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|Selector966~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y23_N20 ; 6       ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|enable_compute                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y19_N8  ; 13      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|state.COMPUTE                                                                                                                                                                                                                                                                                                                          ; FF_X40_Y19_N31     ; 20      ; Latch enable                            ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; fsm_controller:gohan|state.COMPUTE                                                                                                                                                                                                                                                                                                                          ; FF_X40_Y19_N31     ; 46      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; fsm_controller:gohan|state.WRITE                                                                                                                                                                                                                                                                                                                            ; FF_X40_Y19_N7      ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                 ; FF_X32_Y28_N31     ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                         ; LCCOMB_X55_Y29_N12 ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                            ; FF_X29_Y27_N31     ; 68      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                             ; FF_X29_Y27_N17     ; 305     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|always0~3                                                                                                                                                                                                                                            ; LCCOMB_X30_Y31_N4  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|always0~1                                                                                                                                                                                                                                              ; LCCOMB_X38_Y26_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:mode|always0~1                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y28_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|always0~2                                                                                                                                                                                                                                            ; LCCOMB_X31_Y22_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|wren2                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y19_N12 ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|wren~0                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y25_N16 ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[13]~10                                                                                                                                                                   ; LCCOMB_X37_Y29_N12 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[22]~8                                                                                                                                                                    ; LCCOMB_X37_Y29_N20 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[5]~6                                                                                                                                                                     ; LCCOMB_X37_Y29_N28 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                        ; LCCOMB_X35_Y28_N12 ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]~18                                                                                                                                                                   ; LCCOMB_X32_Y29_N18 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[3]~20                                                                                                                                                                    ; LCCOMB_X35_Y30_N30 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~6                                                                                                                                                                ; LCCOMB_X36_Y28_N12 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|enable~0                                                                                                                                                                         ; LCCOMB_X36_Y31_N6  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[2]~11                                                                                                                                                                   ; LCCOMB_X36_Y27_N30 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~12                                                                                                                                                                      ; LCCOMB_X34_Y28_N6  ; 27      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                             ; FF_X35_Y28_N11     ; 31      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                 ; FF_X36_Y28_N9      ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[3]~0                                                                                                                                                        ; LCCOMB_X37_Y30_N28 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[23]~3                                                                                                                                                                  ; LCCOMB_X36_Y28_N22 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[24]~4                                                                                                                                                                  ; LCCOMB_X35_Y32_N28 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[7]~1                                                                                                                                                                   ; LCCOMB_X32_Y29_N22 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[8]~2                                                                                                                                                                   ; LCCOMB_X37_Y32_N16 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                    ; LCCOMB_X36_Y31_N10 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                 ; LCCOMB_X46_Y29_N24 ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~0                                                                                                                                                                                           ; LCCOMB_X36_Y33_N20 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                 ; FF_X47_Y29_N25     ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0~0                               ; LCCOMB_X47_Y29_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                      ; LCCOMB_X40_Y31_N22 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                       ; LCCOMB_X46_Y29_N16 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                ; LCCOMB_X54_Y29_N0  ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~2                                                                                ; LCCOMB_X54_Y25_N14 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                     ; LCCOMB_X46_Y29_N20 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                         ; FF_X54_Y26_N15     ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[0]~13                                                                 ; LCCOMB_X52_Y28_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter~12                                                                    ; LCCOMB_X55_Y28_N30 ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                      ; FF_X54_Y25_N1      ; 8       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~2                                                                          ; LCCOMB_X54_Y29_N14 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                                          ; LCCOMB_X47_Y28_N12 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~39                                                                        ; LCCOMB_X54_Y29_N30 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                            ; LCCOMB_X54_Y29_N16 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~11                                                                            ; LCCOMB_X54_Y29_N28 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                                          ; LCCOMB_X49_Y29_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~5                                                               ; LCCOMB_X49_Y29_N30 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                              ; LCCOMB_X52_Y28_N20 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                              ; LCCOMB_X47_Y28_N22 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                                              ; LCCOMB_X54_Y25_N22 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                  ; LCCOMB_X52_Y30_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                               ; LCCOMB_X49_Y30_N20 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~1                                                                    ; LCCOMB_X49_Y29_N22 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state~10                                                                            ; LCCOMB_X52_Y30_N22 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~11                                                           ; LCCOMB_X51_Y29_N30 ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~2                                                ; LCCOMB_X47_Y32_N2  ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                              ; LCCOMB_X47_Y28_N18 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~1                                                                   ; LCCOMB_X49_Y29_N2  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~19                                                                           ; LCCOMB_X54_Y28_N4  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                  ; FF_X43_Y28_N9      ; 41      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_sdr~0                                                                                 ; LCCOMB_X54_Y30_N4  ; 53      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_packets_to_bytes:p2b|in_ready~2                                                                                                                                                                                                 ; LCCOMB_X40_Y31_N20 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                        ; FF_X32_Y28_N21     ; 222     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:jtag_master_master_limiter|save_dest_id~2                                                                                                                                                              ; LCCOMB_X35_Y27_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|decode_97a:decode2|eq_node[0]                                                                                                                                                               ; LCCOMB_X37_Y17_N14 ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|decode_97a:decode2|eq_node[1]~0                                                                                                                                                             ; LCCOMB_X37_Y17_N4  ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|clocken1                                                                                                                                                                                                                                             ; LCCOMB_X43_Y13_N0  ; 67      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X49_Y26_N7      ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X51_Y26_N4  ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X51_Y26_N10 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X52_Y25_N16 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X51_Y19_N18 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X51_Y26_N16 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X52_Y25_N8  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~10              ; LCCOMB_X51_Y26_N6  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~9               ; LCCOMB_X45_Y28_N0  ; 5       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~14      ; LCCOMB_X51_Y26_N24 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22 ; LCCOMB_X51_Y25_N2  ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23 ; LCCOMB_X51_Y26_N30 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X49_Y27_N31     ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X49_Y26_N23     ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X49_Y26_N24 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X50_Y26_N29     ; 45      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X51_Y19_N8  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                    ;
+------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                      ; PIN_P11            ; 643     ; 24                                   ; Global Clock         ; GCLK19           ; --                        ;
; altera_internal_jtag~TCKUTAP       ; JTAG_X43_Y40_N0    ; 296     ; 16                                   ; Global Clock         ; GCLK13           ; --                        ;
; fsm_controller:gohan|Decoder4~19   ; LCCOMB_X41_Y24_N2  ; 14      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; fsm_controller:gohan|Decoder4~20   ; LCCOMB_X41_Y23_N16 ; 14      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; fsm_controller:gohan|Decoder4~22   ; LCCOMB_X42_Y20_N22 ; 14      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; fsm_controller:gohan|Decoder4~24   ; LCCOMB_X42_Y20_N6  ; 14      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; fsm_controller:gohan|Decoder4~25   ; LCCOMB_X42_Y20_N12 ; 14      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; fsm_controller:gohan|Decoder4~26   ; LCCOMB_X43_Y23_N22 ; 14      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; fsm_controller:gohan|Decoder4~27   ; LCCOMB_X42_Y20_N28 ; 14      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; fsm_controller:gohan|Decoder4~28   ; LCCOMB_X41_Y20_N26 ; 14      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; fsm_controller:gohan|Decoder4~29   ; LCCOMB_X41_Y23_N10 ; 14      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; fsm_controller:gohan|Decoder4~30   ; LCCOMB_X41_Y24_N28 ; 14      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; fsm_controller:gohan|Decoder4~31   ; LCCOMB_X41_Y24_N20 ; 14      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; fsm_controller:gohan|Decoder4~32   ; LCCOMB_X41_Y23_N18 ; 14      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; fsm_controller:gohan|Decoder4~34   ; LCCOMB_X41_Y21_N18 ; 14      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; fsm_controller:gohan|Decoder4~36   ; LCCOMB_X41_Y20_N30 ; 14      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; fsm_controller:gohan|Decoder4~37   ; LCCOMB_X41_Y21_N20 ; 14      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; fsm_controller:gohan|Decoder4~38   ; LCCOMB_X41_Y20_N28 ; 14      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; fsm_controller:gohan|state.COMPUTE ; FF_X40_Y19_N31     ; 20      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; fsm_controller:gohan|state.WRITE   ; FF_X40_Y19_N7      ; 32      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|altsyncram:the_altsyncram|altsyncram_2eu1:auto_generated|ALTSYNCRAM                             ; M9K  ; True Dual Port   ; Single Clock ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2    ; None ; M9K_X33_Y24_N0, M9K_X33_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ALTSYNCRAM                           ; M9K  ; True Dual Port   ; Single Clock ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64   ; None ; M9K_X33_Y15_N0, M9K_X73_Y15_N0, M9K_X33_Y12_N0, M9K_X33_Y30_N0, M9K_X53_Y22_N0, M9K_X73_Y22_N0, M9K_X33_Y23_N0, M9K_X53_Y29_N0, M9K_X33_Y11_N0, M9K_X33_Y13_N0, M9K_X53_Y14_N0, M9K_X33_Y22_N0, M9K_X53_Y32_N0, M9K_X53_Y18_N0, M9K_X73_Y25_N0, M9K_X53_Y33_N0, M9K_X73_Y26_N0, M9K_X33_Y10_N0, M9K_X33_Y9_N0, M9K_X33_Y31_N0, M9K_X53_Y12_N0, M9K_X5_Y24_N0, M9K_X33_Y32_N0, M9K_X33_Y33_N0, M9K_X73_Y34_N0, M9K_X53_Y30_N0, M9K_X53_Y21_N0, M9K_X33_Y21_N0, M9K_X33_Y25_N0, M9K_X5_Y25_N0, M9K_X53_Y24_N0, M9K_X33_Y35_N0, M9K_X73_Y27_N0, M9K_X53_Y13_N0, M9K_X53_Y27_N0, M9K_X53_Y35_N0, M9K_X5_Y16_N0, M9K_X33_Y16_N0, M9K_X33_Y34_N0, M9K_X33_Y27_N0, M9K_X73_Y20_N0, M9K_X53_Y20_N0, M9K_X33_Y17_N0, M9K_X5_Y18_N0, M9K_X33_Y20_N0, M9K_X33_Y19_N0, M9K_X53_Y25_N0, M9K_X5_Y15_N0, M9K_X33_Y28_N0, M9K_X53_Y28_N0, M9K_X53_Y23_N0, M9K_X53_Y26_N0, M9K_X33_Y29_N0, M9K_X5_Y26_N0, M9K_X73_Y8_N0, M9K_X53_Y31_N0, M9K_X53_Y19_N0, M9K_X73_Y19_N0, M9K_X53_Y8_N0, M9K_X53_Y6_N0, M9K_X53_Y10_N0, M9K_X53_Y17_N0, M9K_X73_Y24_N0, M9K_X73_Y30_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,206 / 148,641 ( 6 % ) ;
; C16 interconnects     ; 301 / 5,382 ( 6 % )     ;
; C4 interconnects      ; 5,230 / 106,704 ( 5 % ) ;
; Direct links          ; 590 / 148,641 ( < 1 % ) ;
; Global clocks         ; 20 / 20 ( 100 % )       ;
; Local interconnects   ; 2,740 / 49,760 ( 6 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 355 / 5,406 ( 7 % )     ;
; R4 interconnects      ; 5,485 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.21) ; Number of LABs  (Total = 358) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 34                            ;
; 2                                           ; 13                            ;
; 3                                           ; 7                             ;
; 4                                           ; 6                             ;
; 5                                           ; 6                             ;
; 6                                           ; 6                             ;
; 7                                           ; 8                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 9                             ;
; 11                                          ; 9                             ;
; 12                                          ; 11                            ;
; 13                                          ; 9                             ;
; 14                                          ; 25                            ;
; 15                                          ; 40                            ;
; 16                                          ; 169                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.93) ; Number of LABs  (Total = 358) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 80                            ;
; 1 Clock                            ; 135                           ;
; 1 Clock enable                     ; 67                            ;
; 1 Sync. load                       ; 3                             ;
; 2 Async. clears                    ; 16                            ;
; 2 Clock enables                    ; 26                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.54) ; Number of LABs  (Total = 358) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 30                            ;
; 2                                            ; 15                            ;
; 3                                            ; 5                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 4                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 7                             ;
; 11                                           ; 11                            ;
; 12                                           ; 5                             ;
; 13                                           ; 14                            ;
; 14                                           ; 12                            ;
; 15                                           ; 30                            ;
; 16                                           ; 103                           ;
; 17                                           ; 5                             ;
; 18                                           ; 8                             ;
; 19                                           ; 11                            ;
; 20                                           ; 5                             ;
; 21                                           ; 12                            ;
; 22                                           ; 14                            ;
; 23                                           ; 8                             ;
; 24                                           ; 12                            ;
; 25                                           ; 8                             ;
; 26                                           ; 5                             ;
; 27                                           ; 4                             ;
; 28                                           ; 4                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.30) ; Number of LABs  (Total = 358) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 44                            ;
; 2                                               ; 29                            ;
; 3                                               ; 40                            ;
; 4                                               ; 27                            ;
; 5                                               ; 25                            ;
; 6                                               ; 41                            ;
; 7                                               ; 28                            ;
; 8                                               ; 28                            ;
; 9                                               ; 25                            ;
; 10                                              ; 17                            ;
; 11                                              ; 10                            ;
; 12                                              ; 9                             ;
; 13                                              ; 10                            ;
; 14                                              ; 9                             ;
; 15                                              ; 3                             ;
; 16                                              ; 3                             ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.59) ; Number of LABs  (Total = 358) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 22                            ;
; 3                                            ; 9                             ;
; 4                                            ; 11                            ;
; 5                                            ; 6                             ;
; 6                                            ; 6                             ;
; 7                                            ; 8                             ;
; 8                                            ; 13                            ;
; 9                                            ; 8                             ;
; 10                                           ; 8                             ;
; 11                                           ; 10                            ;
; 12                                           ; 15                            ;
; 13                                           ; 12                            ;
; 14                                           ; 16                            ;
; 15                                           ; 16                            ;
; 16                                           ; 22                            ;
; 17                                           ; 11                            ;
; 18                                           ; 19                            ;
; 19                                           ; 19                            ;
; 20                                           ; 14                            ;
; 21                                           ; 21                            ;
; 22                                           ; 29                            ;
; 23                                           ; 17                            ;
; 24                                           ; 6                             ;
; 25                                           ; 8                             ;
; 26                                           ; 11                            ;
; 27                                           ; 7                             ;
; 28                                           ; 2                             ;
; 29                                           ; 4                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
; 34                                           ; 2                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 73           ; 0            ; 73           ; 0            ; 0            ; 77        ; 73           ; 0            ; 77        ; 77        ; 0            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 77        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 77           ; 4            ; 77           ; 77           ; 0         ; 4            ; 77           ; 0         ; 0         ; 77           ; 77           ; 77           ; 77           ; 62           ; 77           ; 77           ; 62           ; 77           ; 77           ; 77           ; 77           ; 77           ; 77           ; 77           ; 77           ; 77           ; 0         ; 77           ; 77           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_CLK_10          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; MAX10_CLK1_50   ; MAX10_CLK1_50        ; 3.8               ;
; I/O             ; MAX10_CLK1_50        ; 3.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                     ; Destination Register                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                       ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[1]                                                                                                                                                                                                                                    ; 1.299             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[7]                                                                                                                                                               ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                     ; 0.361             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[6]                                                                                                                                                               ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                     ; 0.095             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[3]                                                                                                                                                               ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                     ; 0.095             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[2]                                                                                                                                                               ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                     ; 0.095             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[14]                                                                                                                                                              ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                    ; 0.094             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[13]                                                                                                                                                              ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                    ; 0.094             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[12]                                                                                                                                                              ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                    ; 0.094             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[10]                                                                                                                                                              ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                    ; 0.094             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[9]                                                                                                                                                               ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                    ; 0.094             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[11]                                                                                                                                                              ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                    ; 0.094             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[8]                                                                                                                                                               ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                    ; 0.094             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[4]                                                                                                                                                               ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|altsyncram:the_altsyncram|altsyncram_2eu1:auto_generated|ram_block1a29~porta_address_reg0                                                                                                                                                      ; 0.089             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[11]                                                                                                                                                            ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|altsyncram:the_altsyncram|altsyncram_2eu1:auto_generated|ram_block1a11~porta_datain_reg0                                                                                                                                                       ; 0.088             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[10]                                                                                                                                                            ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|altsyncram:the_altsyncram|altsyncram_2eu1:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                                                                       ; 0.088             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[13]                                                                                                                                                            ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|altsyncram:the_altsyncram|altsyncram_2eu1:auto_generated|ram_block1a13~porta_datain_reg0                                                                                                                                                       ; 0.088             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[14]                                                                                                                                                            ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_ram:hist_ram|altsyncram:the_altsyncram|altsyncram_2eu1:auto_generated|ram_block1a14~porta_datain_reg0                                                                                                                                                       ; 0.088             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[5]                                                                                                                                                               ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a49~porta_address_reg0                                                                                                                                                    ; 0.082             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|dreg[1]                     ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]                                                                      ; 0.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1] ; 0.064             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|byteenable[1]                                                                                                                                                            ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_pixel_ram:pixel_ram|altsyncram:the_altsyncram|altsyncram_kvu1:auto_generated|ram_block1a10~porta_bytena_reg0                                                                                                                                                     ; 0.063             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[29]                                                                                                                                                                                                                                 ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hist_bins_s1_translator|av_readdata_pre[29]                                                                                                                                                   ; 0.044             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[8]                                                                                                                                                                                                                                  ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hist_bins_s1_translator|av_readdata_pre[8]                                                                                                                                                    ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|data_out[16]                                                                                                                                                                                                                                 ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator|av_readdata_pre[16]                                                                                                                                                   ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[16]                                                                                                                                                                                                                                 ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hist_bins_s1_translator|av_readdata_pre[16]                                                                                                                                                   ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[24]                                                                                                                                                                                                                                   ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:img_dim_s1_translator|av_readdata_pre[24]                                                                                                                                                     ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[24]                                                                                                                                                                                                                                 ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hist_bins_s1_translator|av_readdata_pre[24]                                                                                                                                                   ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:mode|data_out[7]                                                                                                                                                                                                                                       ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mode_s1_translator|av_readdata_pre[7]                                                                                                                                                         ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[11]                                                                                                                                                                                                                                 ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hist_bins_s1_translator|av_readdata_pre[11]                                                                                                                                                   ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|data_out[3]                                                                                                                                                                                                                                  ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator|av_readdata_pre[3]                                                                                                                                                    ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[10]                                                                                                                                                                                                                                   ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:img_dim_s1_translator|av_readdata_pre[10]                                                                                                                                                     ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[18]                                                                                                                                                                                                                                   ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:img_dim_s1_translator|av_readdata_pre[18]                                                                                                                                                     ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:mode|data_out[26]                                                                                                                                                                                                                                      ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mode_s1_translator|av_readdata_pre[26]                                                                                                                                                        ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:mode|data_out[25]                                                                                                                                                                                                                                      ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mode_s1_translator|av_readdata_pre[25]                                                                                                                                                        ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:mode|data_out[21]                                                                                                                                                                                                                                      ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mode_s1_translator|av_readdata_pre[21]                                                                                                                                                        ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:mode|data_out[13]                                                                                                                                                                                                                                      ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mode_s1_translator|av_readdata_pre[13]                                                                                                                                                        ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:mode|data_out[5]                                                                                                                                                                                                                                       ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mode_s1_translator|av_readdata_pre[5]                                                                                                                                                         ; 0.041             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|data_out[8]                                                                                                                                                                                                                                  ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator|av_readdata_pre[8]                                                                                                                                                    ; 0.039             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|data_out[6]                                                                                                                                                                                                                                  ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator|av_readdata_pre[6]                                                                                                                                                    ; 0.039             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|data_out[4]                                                                                                                                                                                                                                  ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator|av_readdata_pre[4]                                                                                                                                                    ; 0.039             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|data_out[2]                                                                                                                                                                                                                                  ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator|av_readdata_pre[2]                                                                                                                                                    ; 0.039             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|data_out[1]                                                                                                                                                                                                                                  ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator|av_readdata_pre[1]                                                                                                                                                    ; 0.039             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|data_out[5]                                                                                                                                                                                                                                  ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator|av_readdata_pre[5]                                                                                                                                                    ; 0.039             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:ram_ready|data_out[0]                                                                                                                                                                                                                                  ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_ready_s1_translator|av_readdata_pre[0]                                                                                                                                                    ; 0.039             ;
; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[16]                                         ; jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_jtag_master:jtag_master|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_valid                                                                 ; 0.019             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 45 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "taskIII"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 972 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'taskIII.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'c:/users/hi/documents/github/eec180/lab6/synthesis/taskiii/db/ip/jtag_to_onchipmem_32/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'c:/users/hi/documents/github/eec180/lab6/synthesis/taskiii/db/ip/jtag_to_onchipmem_32/submodules/altera_reset_controller.sdc'
Warning (332060): Node: fsm_controller:gohan|state.COMPUTE was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch fsm_controller:gohan|datain_hist[10] is being clocked by fsm_controller:gohan|state.COMPUTE
Warning (332060): Node: fsm_controller:gohan|counter_bins[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch fsm_controller:gohan|hist_data[37][10] is being clocked by fsm_controller:gohan|counter_bins[0]
Warning (332060): Node: fsm_controller:gohan|state.WRITE was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch fsm_controller:gohan|next_row[1] is being clocked by fsm_controller:gohan|state.WRITE
Warning (332060): Node: fsm_controller:gohan|enable_compute was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch fsm_controller:gohan|hist_compute:goku2|hist_bin[0] is being clocked by fsm_controller:gohan|enable_compute
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[0] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[0] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[2] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[2] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[1] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[1] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:hist_bins|data_out[5] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[5] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[7] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176357): Destination node jtag_to_onchipmem_handler_32:uHandler|jtag_to_onchipmem_32:u0|jtag_to_onchipmem_32_hist_bins:img_dim|data_out[6] File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/db/ip/jtag_to_onchipmem_32/submodules/jtag_to_onchipmem_32_hist_bins.v Line: 58
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|state.WRITE  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fsm_controller:gohan|Selector993~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176357): Destination node fsm_controller:gohan|Selector995~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176357): Destination node fsm_controller:gohan|Selector994~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176357): Destination node fsm_controller:gohan|Selector998~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176357): Destination node fsm_controller:gohan|Selector1000~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176357): Destination node fsm_controller:gohan|Selector999~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176357): Destination node fsm_controller:gohan|Selector997~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176357): Destination node fsm_controller:gohan|Selector996~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176357): Destination node fsm_controller:gohan|Selector1001~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176357): Destination node fsm_controller:gohan|Selector1027~0 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 60
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node fsm_controller:gohan|state.COMPUTE  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fsm_controller:gohan|Add4~2 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176357): Destination node fsm_controller:gohan|Add4~5 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176357): Destination node fsm_controller:gohan|Add4~8 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176357): Destination node fsm_controller:gohan|Add4~11 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176357): Destination node fsm_controller:gohan|Add4~14 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176357): Destination node fsm_controller:gohan|Add4~17 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176357): Destination node fsm_controller:gohan|Add4~20 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176357): Destination node fsm_controller:gohan|Add4~23 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176357): Destination node fsm_controller:gohan|Add4~26 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176357): Destination node fsm_controller:gohan|Add4~29 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 86
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~19  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~20  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~22  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~24  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~25  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~26  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~27  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~28  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~29  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~30  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~31  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~32  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~34  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~36  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~37  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_controller:gohan|Decoder4~38  File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/hdl/fsm_task3.v Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 1.98 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (169177): 15 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ADC_CLK_10 uses I/O standard 3.3-V LVTTL at N5 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 9
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at N14 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 11
    Info (169178): Pin KEY[1] uses I/O standard 3.3 V Schmitt Trigger at A7 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 22
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at C10 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at C11 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at A12 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 29
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at P11 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 10
    Info (169178): Pin KEY[0] uses I/O standard 3.3 V Schmitt Trigger at B8 File: C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskiii.v Line: 22
Info (144001): Generated suppressed messages file C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskIII.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 6278 megabytes
    Info: Processing ended: Fri Mar 15 01:46:57 2024
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:01:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Hi/Documents/GitHub/EEC180/Lab6/synthesis/taskIII/taskIII.fit.smsg.


