TimeQuest Timing Analyzer report for surfer
Sun Dec 18 14:46:57 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_50MHz'
 14. Slow 1200mV 85C Model Setup: 'vga_sync:VGA_SYNC_I|h_count[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'clk_50MHz'
 17. Slow 1200mV 85C Model Hold: 'vga_sync:VGA_SYNC_I|h_count[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50MHz'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'vga_sync:VGA_SYNC_I|h_count[0]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'clk_50MHz'
 34. Slow 1200mV 0C Model Setup: 'vga_sync:VGA_SYNC_I|h_count[0]'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Hold: 'clk_50MHz'
 37. Slow 1200mV 0C Model Hold: 'vga_sync:VGA_SYNC_I|h_count[0]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50MHz'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'vga_sync:VGA_SYNC_I|h_count[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'clk_50MHz'
 53. Fast 1200mV 0C Model Setup: 'vga_sync:VGA_SYNC_I|h_count[0]'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'clk_50MHz'
 56. Fast 1200mV 0C Model Hold: 'vga_sync:VGA_SYNC_I|h_count[0]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50MHz'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'vga_sync:VGA_SYNC_I|h_count[0]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; surfer                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; clk_50MHz                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50MHz }                      ;
; vga_sync:VGA_SYNC_I|h_count[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_sync:VGA_SYNC_I|h_count[0] } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; 112.23 MHz ; 112.23 MHz      ; clk                            ;                                                ;
; 919.12 MHz ; 500.0 MHz       ; vga_sync:VGA_SYNC_I|h_count[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -7.910 ; -769.683      ;
; clk_50MHz                      ; -0.134 ; -0.134        ;
; vga_sync:VGA_SYNC_I|h_count[0] ; -0.088 ; -0.088        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -0.876 ; -1.945        ;
; clk_50MHz                      ; 0.068  ; 0.000         ;
; vga_sync:VGA_SYNC_I|h_count[0] ; 0.374  ; 0.000         ;
+--------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_50MHz                      ; -3.000 ; -4.000        ;
; clk                            ; -2.174 ; -303.524      ;
; vga_sync:VGA_SYNC_I|h_count[0] ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.910 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.084     ; 8.854      ;
; -7.761 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.084     ; 8.705      ;
; -7.704 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.092     ; 8.640      ;
; -7.695 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.095     ; 8.628      ;
; -7.665 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.090     ; 8.603      ;
; -7.661 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.088     ; 8.601      ;
; -7.655 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.073     ; 8.610      ;
; -7.652 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.070     ; 8.610      ;
; -7.649 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.066     ; 8.611      ;
; -7.636 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.068     ; 8.596      ;
; -7.387 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.086     ; 8.329      ;
; -7.377 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.087     ; 8.318      ;
; -7.356 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.086     ; 8.298      ;
; -7.349 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.085     ; 8.292      ;
; -7.335 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.063     ; 8.300      ;
; -7.330 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 8.295      ;
; -7.297 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 8.264      ;
; -7.010 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a4~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.977      ;
; -6.542 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.378     ; 7.159      ;
; -6.542 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.378     ; 7.159      ;
; -6.542 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.378     ; 7.159      ;
; -5.951 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.058     ; 6.888      ;
; -5.517 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.061     ; 6.451      ;
; -5.517 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.061     ; 6.451      ;
; -5.494 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.754      ;
; -5.464 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.235      ; 6.727      ;
; -5.437 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.697      ;
; -5.377 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.637      ;
; -5.338 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.234      ; 6.600      ;
; -5.217 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.477      ;
; -5.205 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.235      ; 6.468      ;
; -5.198 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.224      ; 6.450      ;
; -5.194 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.227      ; 6.449      ;
; -5.186 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.229      ; 6.443      ;
; -5.170 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.246      ; 6.444      ;
; -5.169 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.231      ; 6.428      ;
; -5.160 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.420      ;
; -5.158 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.253      ; 6.439      ;
; -5.155 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.415      ;
; -5.151 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.251      ; 6.430      ;
; -5.148 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 6.402      ;
; -5.142 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.249      ; 6.419      ;
; -5.131 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 6.380      ;
; -5.127 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.224      ; 6.379      ;
; -5.119 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 6.375      ;
; -5.117 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.248      ; 6.393      ;
; -5.103 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.243      ; 6.374      ;
; -5.100 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.360      ;
; -5.091 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 6.345      ;
; -5.090 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.230      ; 6.348      ;
; -5.083 ; vga_sync:VGA_SYNC_I|vpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.234      ; 6.345      ;
; -5.074 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 6.323      ;
; -5.070 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.224      ; 6.322      ;
; -5.068 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.246      ; 6.342      ;
; -5.062 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 6.318      ;
; -5.061 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.234      ; 6.323      ;
; -5.060 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.248      ; 6.336      ;
; -5.046 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.243      ; 6.317      ;
; -5.037 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.250      ; 6.315      ;
; -5.033 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.230      ; 6.291      ;
; -5.031 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 6.285      ;
; -5.014 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 6.263      ;
; -5.011 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.246      ; 6.285      ;
; -5.010 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.224      ; 6.262      ;
; -5.002 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 6.258      ;
; -5.000 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.248      ; 6.276      ;
; -4.992 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.228      ; 6.248      ;
; -4.986 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.243      ; 6.257      ;
; -4.980 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.250      ; 6.258      ;
; -4.975 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.223      ; 6.226      ;
; -4.973 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.230      ; 6.231      ;
; -4.971 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 6.225      ;
; -4.968 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.234      ; 6.230      ;
; -4.963 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.230      ; 6.221      ;
; -4.961 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[1]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.234      ; 6.223      ;
; -4.961 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.250      ; 6.239      ;
; -4.951 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.246      ; 6.225      ;
; -4.947 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.245      ; 6.220      ;
; -4.934 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.194      ;
; -4.920 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.250      ; 6.198      ;
; -4.912 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.248      ; 6.188      ;
; -4.904 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.164      ;
; -4.881 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.252      ; 6.161      ;
; -4.878 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.138      ;
; -4.876 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.233      ; 6.137      ;
; -4.864 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.233      ; 6.125      ;
; -4.855 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.256      ; 6.139      ;
; -4.841 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.224      ; 6.093      ;
; -4.829 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.256      ; 6.113      ;
; -4.821 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 6.070      ;
; -4.819 ; vga_sync:VGA_SYNC_I|hpos[0]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.079      ;
; -4.815 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.229      ; 6.072      ;
; -4.813 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.230      ; 6.071      ;
; -4.809 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 6.063      ;
; -4.806 ; vga_sync:VGA_SYNC_I|vpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.234      ; 6.068      ;
; -4.804 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 6.060      ;
; -4.799 ; vga_sync:VGA_SYNC_I|hpos[7]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.232      ; 6.059      ;
; -4.795 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.246      ; 6.069      ;
; -4.791 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.258      ; 6.077      ;
; -4.782 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.253      ; 6.063      ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50MHz'                                                           ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.134 ; clk       ; clk     ; clk          ; clk_50MHz   ; 0.500        ; 2.282      ; 3.100      ;
; 0.358  ; clk       ; clk     ; clk          ; clk_50MHz   ; 1.000        ; 2.282      ; 3.108      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga_sync:VGA_SYNC_I|h_count[0]'                                                                                                                                             ;
+--------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.088 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 1.022      ;
; -0.062 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.996      ;
; 0.063  ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.871      ;
; 0.065  ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.869      ;
; 0.065  ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.869      ;
; 0.067  ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.867      ;
; 0.068  ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.866      ;
; 0.102  ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.832      ;
; 0.211  ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.723      ;
; 0.237  ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.697      ;
; 0.248  ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.061     ; 0.686      ;
+--------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                       ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.876 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.704      ; 2.204      ;
; -0.340 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[2]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.191      ; 1.227      ;
; -0.306 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; -0.500       ; 2.704      ; 2.274      ;
; -0.230 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[3]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.191      ; 1.337      ;
; -0.228 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[4]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.191      ; 1.339      ;
; -0.118 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[5]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.191      ; 1.449      ;
; -0.116 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[6]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.191      ; 1.451      ;
; -0.015 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; s_curr.s_wait_ref                                                                                             ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.696      ; 3.057      ;
; -0.012 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; s_curr.s_burst_cpy                                                                                            ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.696      ; 3.060      ;
; -0.006 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[7]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.191      ; 1.561      ;
; -0.004 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[8]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.191      ; 1.563      ;
; 0.106  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[9]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.191      ; 1.673      ;
; 0.192  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[1]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.412      ; 1.980      ;
; 0.220  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[3]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.703      ; 3.299      ;
; 0.220  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[0]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.703      ; 3.299      ;
; 0.220  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[1]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.703      ; 3.299      ;
; 0.220  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[2]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.703      ; 3.299      ;
; 0.220  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[4]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.703      ; 3.299      ;
; 0.262  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[0]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.708      ; 3.346      ;
; 0.262  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[1]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.708      ; 3.346      ;
; 0.262  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[2]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.708      ; 3.346      ;
; 0.262  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[3]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.708      ; 3.346      ;
; 0.262  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[4]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.708      ; 3.346      ;
; 0.262  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[5]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.708      ; 3.346      ;
; 0.262  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[6]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.708      ; 3.346      ;
; 0.262  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[7]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.708      ; 3.346      ;
; 0.267  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|hsync                                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.704      ; 3.347      ;
; 0.284  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[13]                                     ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.394      ; 0.865      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[1]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.704      ; 3.364      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[4]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.704      ; 3.364      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[5]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.704      ; 3.364      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[6]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.704      ; 3.364      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[7]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.704      ; 3.364      ;
; 0.288  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[2]                                      ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.394      ; 0.869      ;
; 0.288  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[10]                                     ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.394      ; 0.869      ;
; 0.290  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[2]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; -0.500       ; 1.191      ; 1.357      ;
; 0.292  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[3]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; -0.500       ; 1.191      ; 1.359      ;
; 0.294  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|hpos[0]                                                                                   ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.703      ; 3.373      ;
; 0.295  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[11]                                     ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.394      ; 0.876      ;
; 0.297  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[12]                                     ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.394      ; 0.878      ;
; 0.300  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[0]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.381      ; 0.868      ;
; 0.308  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[9]                                      ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.394      ; 0.889      ;
; 0.318  ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                            ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.378      ; 0.883      ;
; 0.330  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[2]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.381      ; 0.898      ;
; 0.337  ; mem_cnt:MEM_CONTROLLER_I|core_w_addr[0]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.377      ; 0.901      ;
; 0.344  ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                            ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                                                             ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                         ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                                                          ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.347  ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                         ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                                                          ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.580      ;
; 0.347  ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                            ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.378      ; 0.912      ;
; 0.349  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[1]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.379      ; 0.915      ;
; 0.352  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[5]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.379      ; 0.918      ;
; 0.352  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[12]                                     ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.379      ; 0.918      ;
; 0.354  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[9]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.379      ; 0.920      ;
; 0.355  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[8]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.379      ; 0.921      ;
; 0.356  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[10]                                     ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.379      ; 0.922      ;
; 0.357  ; player_controller:PLAYER_CONTROLLER_I|curr_lane[1]                           ; player_controller:PLAYER_CONTROLLER_I|curr_lane[1]                                                            ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                           ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358  ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                            ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                                                             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                            ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[13]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[13]                                                                         ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[14]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[14]                                                                         ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[15]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[15]                                                                         ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[11]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[11]                                                                         ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[10]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[10]                                                                         ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                                                          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; mem_cnt:MEM_CONTROLLER_I|burst_state                                         ; mem_cnt:MEM_CONTROLLER_I|burst_state                                                                          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; mem_cnt:MEM_CONTROLLER_I|queue_head[2]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_head[2]                                                                        ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; mem_cnt:MEM_CONTROLLER_I|queue_head[3]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_head[3]                                                                        ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; mem_cnt:MEM_CONTROLLER_I|queue_head[1]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_head[1]                                                                        ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; mem_cnt:MEM_CONTROLLER_I|queue_head[0]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_head[0]                                                                        ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; mem_cnt:MEM_CONTROLLER_I|burst_mode                                          ; mem_cnt:MEM_CONTROLLER_I|burst_mode                                                                           ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; speed[1]                                                                     ; speed[1]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; speed[2]                                                                     ; speed[2]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; speed[0]                                                                     ; speed[0]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; lives[1]                                                                     ; lives[1]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; lives[0]                                                                     ; lives[0]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; s_curr.s_wait_cpy                                                            ; s_curr.s_wait_cpy                                                                                             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; s_curr.s_wait_ref                                                            ; s_curr.s_wait_ref                                                                                             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[7]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[7]                                                                          ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[2]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[2]                                                                          ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[1]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[1]                                                                          ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stIdle                                     ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stIdle                                                                      ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.361  ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                            ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                                                             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[12]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[12]                                                                         ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                                                                          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361  ; mem_cnt:MEM_CONTROLLER_I|queue_size[0]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_size[0]                                                                        ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.362  ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[0]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[0]                                                                          ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.366  ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                            ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.378      ; 0.931      ;
; 0.366  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[7]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.379      ; 0.932      ;
; 0.373  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[4]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[5]                                                                          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.375  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[13]                                     ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.379      ; 0.941      ;
; 0.376  ; mem_cnt:MEM_CONTROLLER_I|burst_count[4]                                      ; mem_cnt:MEM_CONTROLLER_I|burst_count[4]                                                                       ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.595      ;
; 0.378  ; vga_sync:VGA_SYNC_I|v_count[6]                                               ; vga_sync:VGA_SYNC_I|vpos[6]                                                                                   ; clk                            ; clk         ; 0.000        ; 1.536      ; 2.071      ;
; 0.378  ; player_controller:PLAYER_CONTROLLER_I|debouncer:D0|counter:cnt_inst|iter[19] ; player_controller:PLAYER_CONTROLLER_I|debouncer:D0|counter:cnt_inst|iter[19]                                  ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.378  ; s_copy_count[4]                                                              ; s_copy_count[4]                                                                                               ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.379  ; player_controller:PLAYER_CONTROLLER_I|debouncer:D1|counter:cnt_inst|iter[19] ; player_controller:PLAYER_CONTROLLER_I|debouncer:D1|counter:cnt_inst|iter[19]                                  ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.380  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[11]                                     ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.379      ; 0.946      ;
; 0.380  ; s_curr.s_wait_cpy                                                            ; s_curr.s_coll_check                                                                                           ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.599      ;
; 0.380  ; s_curr.s_inc_speed                                                           ; s_curr.s_move                                                                                                 ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.599      ;
; 0.384  ; vga_sync:VGA_SYNC_I|h_count[9]                                               ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; clk                            ; clk         ; 0.000        ; 1.578      ; 2.119      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50MHz'                                                           ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.068 ; clk       ; clk     ; clk          ; clk_50MHz   ; 0.000        ; 2.363      ; 2.817      ;
; 0.582 ; clk       ; clk     ; clk          ; clk_50MHz   ; -0.500       ; 2.363      ; 2.831      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga_sync:VGA_SYNC_I|h_count[0]'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.374 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.592      ;
; 0.382 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.600      ;
; 0.400 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.618      ;
; 0.509 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.727      ;
; 0.515 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.733      ;
; 0.517 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.735      ;
; 0.545 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.763      ;
; 0.546 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.764      ;
; 0.546 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.764      ;
; 0.563 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.781      ;
; 0.581 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.061      ; 0.799      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50MHz'                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50MHz ; Rise       ; clk_50MHz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50MHz ; Rise       ; clk               ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk_50MHz~input|o ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk|clk           ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk_50MHz ; Rise       ; clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50MHz ; Rise       ; clk_50MHz~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk_50MHz~input|i ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk_50MHz ; Rise       ; clk|clk           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_50MHz ; Rise       ; clk_50MHz~input|o ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_address_reg0                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_we_reg                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_address_reg0                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_we_reg                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[0]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[1]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[2]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[3]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[4]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[5]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[6]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[7]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[0]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[1]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[2]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[3]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[4]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[5]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[6]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[10]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[11]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[12]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[13]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[14]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[15]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[3]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[4]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[5]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[6]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[7]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stCorrection                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stIdle                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stShift                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[0]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[1]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[2]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[3]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[4]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[5]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[6]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[7]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[0]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[1]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[2]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[3]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[4]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[5]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[6]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[7]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lives[0]                                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lives[1]                                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[0]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[1]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[2]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[3]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[4]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_mode                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_state                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|core_w_addr[0]                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga_sync:VGA_SYNC_I|h_count[0]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[0]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[1]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[2]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[3]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[4]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[5]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[6]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[7]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|inclk[0]      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|outclk        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|combout               ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|datac                 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|combout             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|dataa               ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|h_count[0]|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|h_count[0]|q                   ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|dataa               ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|combout             ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|datac                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|combout               ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|inclk[0]      ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|outclk        ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[0]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[1]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[2]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[3]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[4]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[5]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[6]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[7]|clk           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; down      ; clk        ; 2.053 ; 2.532 ; Rise       ; clk             ;
; rst       ; clk        ; 3.561 ; 4.046 ; Rise       ; clk             ;
; up        ; clk        ; 1.845 ; 2.282 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; down      ; clk        ; -1.425 ; -1.892 ; Rise       ; clk             ;
; rst       ; clk        ; -1.156 ; -1.622 ; Rise       ; clk             ;
; up        ; clk        ; -1.401 ; -1.836 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; b_out[*]       ; clk        ; 18.786 ; 18.749 ; Rise       ; clk             ;
;  b_out[0]      ; clk        ; 18.489 ; 18.456 ; Rise       ; clk             ;
;  b_out[1]      ; clk        ; 18.574 ; 18.558 ; Rise       ; clk             ;
;  b_out[2]      ; clk        ; 18.560 ; 18.576 ; Rise       ; clk             ;
;  b_out[3]      ; clk        ; 18.786 ; 18.749 ; Rise       ; clk             ;
; digit0[*]      ; clk        ; 6.481  ; 6.424  ; Rise       ; clk             ;
;  digit0[0]     ; clk        ; 6.372  ; 6.259  ; Rise       ; clk             ;
;  digit0[1]     ; clk        ; 6.334  ; 6.299  ; Rise       ; clk             ;
;  digit0[2]     ; clk        ; 6.470  ; 6.380  ; Rise       ; clk             ;
;  digit0[3]     ; clk        ; 6.481  ; 6.390  ; Rise       ; clk             ;
;  digit0[4]     ; clk        ; 6.457  ; 6.350  ; Rise       ; clk             ;
;  digit0[5]     ; clk        ; 6.457  ; 6.385  ; Rise       ; clk             ;
;  digit0[6]     ; clk        ; 6.379  ; 6.424  ; Rise       ; clk             ;
; digit1[*]      ; clk        ; 6.666  ; 6.572  ; Rise       ; clk             ;
;  digit1[0]     ; clk        ; 6.231  ; 6.136  ; Rise       ; clk             ;
;  digit1[1]     ; clk        ; 6.153  ; 6.124  ; Rise       ; clk             ;
;  digit1[2]     ; clk        ; 6.347  ; 6.318  ; Rise       ; clk             ;
;  digit1[3]     ; clk        ; 6.202  ; 6.114  ; Rise       ; clk             ;
;  digit1[4]     ; clk        ; 6.090  ; 6.135  ; Rise       ; clk             ;
;  digit1[5]     ; clk        ; 6.666  ; 6.572  ; Rise       ; clk             ;
;  digit1[6]     ; clk        ; 6.438  ; 6.486  ; Rise       ; clk             ;
; g_out[*]       ; clk        ; 18.642 ; 18.649 ; Rise       ; clk             ;
;  g_out[0]      ; clk        ; 18.460 ; 18.469 ; Rise       ; clk             ;
;  g_out[1]      ; clk        ; 18.642 ; 18.649 ; Rise       ; clk             ;
;  g_out[2]      ; clk        ; 18.476 ; 18.451 ; Rise       ; clk             ;
;  g_out[3]      ; clk        ; 18.588 ; 18.546 ; Rise       ; clk             ;
; h_sync         ; clk        ; 6.649  ; 6.575  ; Rise       ; clk             ;
; lives_leds[*]  ; clk        ; 8.671  ; 8.730  ; Rise       ; clk             ;
;  lives_leds[0] ; clk        ; 7.589  ; 7.521  ; Rise       ; clk             ;
;  lives_leds[1] ; clk        ; 6.888  ; 6.804  ; Rise       ; clk             ;
;  lives_leds[2] ; clk        ; 8.671  ; 8.730  ; Rise       ; clk             ;
; r_out[*]       ; clk        ; 18.563 ; 18.502 ; Rise       ; clk             ;
;  r_out[0]      ; clk        ; 18.563 ; 18.502 ; Rise       ; clk             ;
;  r_out[1]      ; clk        ; 18.540 ; 18.464 ; Rise       ; clk             ;
;  r_out[2]      ; clk        ; 18.268 ; 18.196 ; Rise       ; clk             ;
;  r_out[3]      ; clk        ; 18.451 ; 18.374 ; Rise       ; clk             ;
; v_sync         ; clk        ; 6.637  ; 6.580  ; Rise       ; clk             ;
; vga_clk        ; clk        ; 3.429  ;        ; Rise       ; clk             ;
; vga_clk        ; clk        ;        ; 3.447  ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; b_out[*]       ; clk        ; 7.449 ; 7.480 ; Rise       ; clk             ;
;  b_out[0]      ; clk        ; 7.487 ; 7.530 ; Rise       ; clk             ;
;  b_out[1]      ; clk        ; 7.449 ; 7.480 ; Rise       ; clk             ;
;  b_out[2]      ; clk        ; 7.746 ; 7.859 ; Rise       ; clk             ;
;  b_out[3]      ; clk        ; 8.198 ; 8.277 ; Rise       ; clk             ;
; digit0[*]      ; clk        ; 5.816 ; 5.729 ; Rise       ; clk             ;
;  digit0[0]     ; clk        ; 5.816 ; 5.729 ; Rise       ; clk             ;
;  digit0[1]     ; clk        ; 5.823 ; 5.737 ; Rise       ; clk             ;
;  digit0[2]     ; clk        ; 5.994 ; 5.835 ; Rise       ; clk             ;
;  digit0[3]     ; clk        ; 5.926 ; 5.859 ; Rise       ; clk             ;
;  digit0[4]     ; clk        ; 5.898 ; 5.888 ; Rise       ; clk             ;
;  digit0[5]     ; clk        ; 5.902 ; 5.912 ; Rise       ; clk             ;
;  digit0[6]     ; clk        ; 5.839 ; 5.983 ; Rise       ; clk             ;
; digit1[*]      ; clk        ; 5.654 ; 5.580 ; Rise       ; clk             ;
;  digit1[0]     ; clk        ; 5.685 ; 5.609 ; Rise       ; clk             ;
;  digit1[1]     ; clk        ; 5.654 ; 5.580 ; Rise       ; clk             ;
;  digit1[2]     ; clk        ; 5.866 ; 5.849 ; Rise       ; clk             ;
;  digit1[3]     ; clk        ; 5.659 ; 5.584 ; Rise       ; clk             ;
;  digit1[4]     ; clk        ; 5.671 ; 5.599 ; Rise       ; clk             ;
;  digit1[5]     ; clk        ; 6.099 ; 6.087 ; Rise       ; clk             ;
;  digit1[6]     ; clk        ; 5.873 ; 5.942 ; Rise       ; clk             ;
; g_out[*]       ; clk        ; 7.339 ; 7.395 ; Rise       ; clk             ;
;  g_out[0]      ; clk        ; 7.339 ; 7.395 ; Rise       ; clk             ;
;  g_out[1]      ; clk        ; 7.512 ; 7.564 ; Rise       ; clk             ;
;  g_out[2]      ; clk        ; 7.472 ; 7.522 ; Rise       ; clk             ;
;  g_out[3]      ; clk        ; 8.008 ; 8.083 ; Rise       ; clk             ;
; h_sync         ; clk        ; 6.461 ; 6.392 ; Rise       ; clk             ;
; lives_leds[*]  ; clk        ; 6.692 ; 6.612 ; Rise       ; clk             ;
;  lives_leds[0] ; clk        ; 7.112 ; 7.052 ; Rise       ; clk             ;
;  lives_leds[1] ; clk        ; 6.692 ; 6.612 ; Rise       ; clk             ;
;  lives_leds[2] ; clk        ; 8.193 ; 8.258 ; Rise       ; clk             ;
; r_out[*]       ; clk        ; 7.746 ; 7.804 ; Rise       ; clk             ;
;  r_out[0]      ; clk        ; 8.030 ; 8.099 ; Rise       ; clk             ;
;  r_out[1]      ; clk        ; 8.007 ; 8.063 ; Rise       ; clk             ;
;  r_out[2]      ; clk        ; 7.746 ; 7.804 ; Rise       ; clk             ;
;  r_out[3]      ; clk        ; 7.924 ; 7.977 ; Rise       ; clk             ;
; v_sync         ; clk        ; 6.451 ; 6.397 ; Rise       ; clk             ;
; vga_clk        ; clk        ; 3.374 ;       ; Rise       ; clk             ;
; vga_clk        ; clk        ;       ; 3.389 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; 124.56 MHz  ; 124.56 MHz      ; clk                            ;                                                ;
; 1036.27 MHz ; 500.0 MHz       ; vga_sync:VGA_SYNC_I|h_count[0] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -7.028 ; -666.329      ;
; clk_50MHz                      ; -0.022 ; -0.022        ;
; vga_sync:VGA_SYNC_I|h_count[0] ; 0.035  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -0.758 ; -1.916        ;
; clk_50MHz                      ; -0.017 ; -0.017        ;
; vga_sync:VGA_SYNC_I|h_count[0] ; 0.338  ; 0.000         ;
+--------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_50MHz                      ; -3.000 ; -4.000        ;
; clk                            ; -2.174 ; -303.524      ;
; vga_sync:VGA_SYNC_I|h_count[0] ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.028 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.967      ;
; -6.891 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.830      ;
; -6.852 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.091     ; 7.781      ;
; -6.846 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.089     ; 7.777      ;
; -6.827 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.069     ; 7.778      ;
; -6.821 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.088     ; 7.753      ;
; -6.820 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.087     ; 7.753      ;
; -6.809 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.072     ; 7.757      ;
; -6.802 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.065     ; 7.757      ;
; -6.796 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.067     ; 7.749      ;
; -6.566 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.084     ; 7.502      ;
; -6.564 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.085     ; 7.499      ;
; -6.544 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 7.480      ;
; -6.533 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.084     ; 7.469      ;
; -6.520 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.064     ; 7.476      ;
; -6.516 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 7.475      ;
; -6.491 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.060     ; 7.451      ;
; -6.224 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a4~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.059     ; 7.185      ;
; -5.779 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.337     ; 6.437      ;
; -5.779 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.337     ; 6.437      ;
; -5.779 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.337     ; 6.437      ;
; -5.254 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.053     ; 6.196      ;
; -4.902 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 6.124      ;
; -4.850 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.204      ; 6.074      ;
; -4.849 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.056     ; 5.788      ;
; -4.849 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.056     ; 5.788      ;
; -4.849 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 6.071      ;
; -4.801 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 6.023      ;
; -4.732 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.204      ; 5.956      ;
; -4.644 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 5.866      ;
; -4.605 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.204      ; 5.829      ;
; -4.591 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 5.813      ;
; -4.543 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 5.765      ;
; -4.528 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.194      ; 5.742      ;
; -4.526 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 5.748      ;
; -4.525 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.196      ; 5.741      ;
; -4.520 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.197      ; 5.737      ;
; -4.514 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.198      ; 5.732      ;
; -4.507 ; vga_sync:VGA_SYNC_I|vpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.204      ; 5.731      ;
; -4.504 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.218      ; 5.742      ;
; -4.504 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.213      ; 5.737      ;
; -4.504 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.195      ; 5.719      ;
; -4.491 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.220      ; 5.731      ;
; -4.489 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.196      ; 5.705      ;
; -4.486 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.192      ; 5.698      ;
; -4.484 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.194      ; 5.698      ;
; -4.482 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 5.718      ;
; -4.480 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 5.716      ;
; -4.474 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.204      ; 5.698      ;
; -4.473 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.199      ; 5.692      ;
; -4.469 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.211      ; 5.700      ;
; -4.451 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.195      ; 5.666      ;
; -4.440 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.214      ; 5.674      ;
; -4.436 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.196      ; 5.652      ;
; -4.433 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.192      ; 5.645      ;
; -4.431 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.194      ; 5.645      ;
; -4.429 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 5.665      ;
; -4.425 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.218      ; 5.663      ;
; -4.420 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.199      ; 5.639      ;
; -4.417 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[1]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.204      ; 5.641      ;
; -4.416 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.211      ; 5.647      ;
; -4.403 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.195      ; 5.618      ;
; -4.388 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.196      ; 5.604      ;
; -4.387 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.214      ; 5.621      ;
; -4.385 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.192      ; 5.597      ;
; -4.383 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.194      ; 5.597      ;
; -4.381 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 5.617      ;
; -4.372 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.199      ; 5.591      ;
; -4.372 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.218      ; 5.610      ;
; -4.371 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.201      ; 5.592      ;
; -4.368 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.211      ; 5.599      ;
; -4.354 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 5.576      ;
; -4.339 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.214      ; 5.573      ;
; -4.334 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.197      ; 5.551      ;
; -4.324 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.218      ; 5.562      ;
; -4.319 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.198      ; 5.537      ;
; -4.316 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.194      ; 5.530      ;
; -4.314 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.196      ; 5.530      ;
; -4.312 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.218      ; 5.550      ;
; -4.303 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.201      ; 5.524      ;
; -4.299 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.213      ; 5.532      ;
; -4.270 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 5.506      ;
; -4.255 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.220      ; 5.495      ;
; -4.250 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.200      ; 5.470      ;
; -4.249 ; vga_sync:VGA_SYNC_I|vpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.204      ; 5.473      ;
; -4.248 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.201      ; 5.469      ;
; -4.242 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.201      ; 5.463      ;
; -4.233 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.194      ; 5.447      ;
; -4.231 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 5.472      ;
; -4.226 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.214      ; 5.460      ;
; -4.225 ; vga_sync:VGA_SYNC_I|hpos[0]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 5.447      ;
; -4.215 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.196      ; 5.431      ;
; -4.214 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.198      ; 5.432      ;
; -4.214 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.192      ; 5.426      ;
; -4.214 ; vga_sync:VGA_SYNC_I|hpos[7]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.202      ; 5.436      ;
; -4.212 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.199      ; 5.431      ;
; -4.208 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.211      ; 5.439      ;
; -4.206 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.224      ; 5.450      ;
; -4.204 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.195      ; 5.419      ;
; -4.198 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.199      ; 5.417      ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50MHz'                                                            ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.022 ; clk       ; clk     ; clk          ; clk_50MHz   ; 0.500        ; 2.142      ; 2.829      ;
; 0.497  ; clk       ; clk     ; clk          ; clk_50MHz   ; 1.000        ; 2.142      ; 2.810      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga_sync:VGA_SYNC_I|h_count[0]'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.035 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.905      ;
; 0.058 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.882      ;
; 0.159 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.781      ;
; 0.160 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.780      ;
; 0.161 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.779      ;
; 0.164 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.776      ;
; 0.164 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.776      ;
; 0.192 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.748      ;
; 0.289 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.651      ;
; 0.322 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.618      ;
; 0.332 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.055     ; 0.608      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                       ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.758 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.442      ; 2.028      ;
; -0.327 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[2]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.095      ; 1.112      ;
; -0.244 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; -0.500       ; 2.442      ; 2.042      ;
; -0.238 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[3]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.095      ; 1.201      ;
; -0.231 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[4]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.095      ; 1.208      ;
; -0.142 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[5]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.095      ; 1.297      ;
; -0.135 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[6]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.095      ; 1.304      ;
; -0.046 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[7]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.095      ; 1.393      ;
; -0.039 ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[8]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.095      ; 1.400      ;
; 0.018  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; s_curr.s_wait_ref                                                                                             ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.434      ; 2.796      ;
; 0.027  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; s_curr.s_burst_cpy                                                                                            ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.434      ; 2.805      ;
; 0.050  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[9]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.095      ; 1.489      ;
; 0.135  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[1]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.303      ; 1.782      ;
; 0.227  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[3]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.441      ; 3.012      ;
; 0.227  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[0]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.441      ; 3.012      ;
; 0.227  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[1]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.441      ; 3.012      ;
; 0.227  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[2]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.441      ; 3.012      ;
; 0.227  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; display_controller:DISPLAY_CONTROLLER_I|mem_size[4]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.441      ; 3.012      ;
; 0.262  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[2]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; -0.500       ; 1.095      ; 1.201      ;
; 0.265  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|hsync                                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.441      ; 3.050      ;
; 0.269  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[3]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; -0.500       ; 1.095      ; 1.208      ;
; 0.280  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[13]                                     ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.351      ; 0.800      ;
; 0.284  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[2]                                      ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.351      ; 0.804      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[0]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.446      ; 3.074      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[1]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.446      ; 3.074      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[2]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.446      ; 3.074      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[3]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.446      ; 3.074      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[4]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.446      ; 3.074      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[5]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.446      ; 3.074      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[6]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.446      ; 3.074      ;
; 0.284  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|counter:CNT_I|iter[7]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.446      ; 3.074      ;
; 0.285  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[10]                                     ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.351      ; 0.805      ;
; 0.290  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[11]                                     ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.351      ; 0.810      ;
; 0.293  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[12]                                     ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.351      ; 0.813      ;
; 0.295  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[1]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.442      ; 3.081      ;
; 0.295  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[4]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.442      ; 3.081      ;
; 0.295  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[5]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.442      ; 3.081      ;
; 0.295  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[6]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.442      ; 3.081      ;
; 0.295  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; gen_info:GEN_INFO_I|count_to[7]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.442      ; 3.081      ;
; 0.300  ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                            ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                                                             ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[0]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.341      ; 0.810      ;
; 0.301  ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                         ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                                                          ; clk                            ; clk         ; 0.000        ; 0.066      ; 0.511      ;
; 0.303  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[9]                                      ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.351      ; 0.823      ;
; 0.309  ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                         ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                                                          ; clk                            ; clk         ; 0.000        ; 0.066      ; 0.519      ;
; 0.311  ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                            ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.337      ; 0.817      ;
; 0.312  ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                            ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                                                             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                            ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mem_cnt:MEM_CONTROLLER_I|burst_state                                         ; mem_cnt:MEM_CONTROLLER_I|burst_state                                                                          ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mem_cnt:MEM_CONTROLLER_I|queue_head[2]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_head[2]                                                                        ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mem_cnt:MEM_CONTROLLER_I|queue_head[3]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_head[3]                                                                        ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mem_cnt:MEM_CONTROLLER_I|queue_head[1]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_head[1]                                                                        ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mem_cnt:MEM_CONTROLLER_I|queue_head[0]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_head[0]                                                                        ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; mem_cnt:MEM_CONTROLLER_I|burst_mode                                          ; mem_cnt:MEM_CONTROLLER_I|burst_mode                                                                           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; player_controller:PLAYER_CONTROLLER_I|curr_lane[1]                           ; player_controller:PLAYER_CONTROLLER_I|curr_lane[1]                                                            ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                           ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[13]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[13]                                                                         ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[14]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[14]                                                                         ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[15]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[15]                                                                         ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[11]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[11]                                                                         ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[10]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[10]                                                                         ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                                                          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[7]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[7]                                                                          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[2]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[2]                                                                          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[1]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[1]                                                                          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stIdle                                     ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stIdle                                                                      ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; speed[1]                                                                     ; speed[1]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; speed[2]                                                                     ; speed[2]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; speed[0]                                                                     ; speed[0]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; lives[1]                                                                     ; lives[1]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; lives[0]                                                                     ; lives[0]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; s_curr.s_wait_cpy                                                            ; s_curr.s_wait_cpy                                                                                             ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; s_curr.s_wait_ref                                                            ; s_curr.s_wait_ref                                                                                             ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320  ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                            ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                                                             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; mem_cnt:MEM_CONTROLLER_I|queue_size[0]                                       ; mem_cnt:MEM_CONTROLLER_I|queue_size[0]                                                                        ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.321  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[12]                                        ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[12]                                                                         ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.321  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                                                                          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.321  ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[0]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[0]                                                                          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.327  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[2]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.341      ; 0.837      ;
; 0.334  ; mem_cnt:MEM_CONTROLLER_I|core_w_addr[0]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.337      ; 0.840      ;
; 0.335  ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                            ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.337      ; 0.841      ;
; 0.335  ; mem_cnt:MEM_CONTROLLER_I|burst_count[4]                                      ; mem_cnt:MEM_CONTROLLER_I|burst_count[4]                                                                       ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.534      ;
; 0.336  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[1]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.339      ; 0.844      ;
; 0.337  ; player_controller:PLAYER_CONTROLLER_I|debouncer:D1|counter:cnt_inst|iter[19] ; player_controller:PLAYER_CONTROLLER_I|debouncer:D1|counter:cnt_inst|iter[19]                                  ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.535      ;
; 0.337  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|hpos[0]                                                                                   ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 2.440      ; 3.121      ;
; 0.338  ; player_controller:PLAYER_CONTROLLER_I|debouncer:D0|counter:cnt_inst|iter[19] ; player_controller:PLAYER_CONTROLLER_I|debouncer:D0|counter:cnt_inst|iter[19]                                  ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.536      ;
; 0.338  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[5]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.339      ; 0.846      ;
; 0.338  ; s_copy_count[4]                                                              ; s_copy_count[4]                                                                                               ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.536      ;
; 0.339  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[12]                                     ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.339      ; 0.847      ;
; 0.339  ; s_curr.s_wait_cpy                                                            ; s_curr.s_coll_check                                                                                           ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.340  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[4]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[5]                                                                          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[9]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.339      ; 0.848      ;
; 0.342  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[8]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.339      ; 0.850      ;
; 0.345  ; s_curr.s_inc_speed                                                           ; s_curr.s_move                                                                                                 ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.543      ;
; 0.346  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[10]                                     ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.339      ; 0.854      ;
; 0.353  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[7]                                      ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.339      ; 0.861      ;
; 0.355  ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                            ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.337      ; 0.861      ;
; 0.355  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                                         ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                                                          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.553      ;
; 0.358  ; vga_sync:VGA_SYNC_I|h_count[0]                                               ; vga_sync:VGA_SYNC_I|h_count[4]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; -0.500       ; 1.095      ; 1.297      ;
; 0.359  ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                            ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.558      ;
; 0.359  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                         ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[1]                                                                            ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.557      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50MHz'                                                             ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.017 ; clk       ; clk     ; clk          ; clk_50MHz   ; 0.000        ; 2.215      ; 2.552      ;
; 0.516  ; clk       ; clk     ; clk          ; clk_50MHz   ; -0.500       ; 2.215      ; 2.585      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga_sync:VGA_SYNC_I|h_count[0]'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.338 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.537      ;
; 0.344 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.543      ;
; 0.355 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.554      ;
; 0.450 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.649      ;
; 0.461 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.660      ;
; 0.466 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.665      ;
; 0.490 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.689      ;
; 0.491 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.690      ;
; 0.499 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.505 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.704      ;
; 0.520 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.055      ; 0.719      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50MHz'                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50MHz ; Rise       ; clk_50MHz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50MHz ; Rise       ; clk               ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk_50MHz~input|o ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk|clk           ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_50MHz ; Rise       ; clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50MHz ; Rise       ; clk_50MHz~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk_50MHz~input|i ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; clk_50MHz ; Rise       ; clk|clk           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_50MHz ; Rise       ; clk_50MHz~input|o ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_address_reg0                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_we_reg                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_address_reg0                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_we_reg                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[0]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[1]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[2]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[3]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[4]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[5]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[6]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[7]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[0]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[1]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[2]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[3]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[4]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[5]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[6]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[10]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[11]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[12]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[13]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[14]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[15]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[3]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[4]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[5]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[6]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[7]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stCorrection                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stIdle                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stShift                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[0]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[1]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[2]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[3]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[4]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[5]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[6]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[7]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[0]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[1]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[2]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[3]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[4]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[5]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[6]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[7]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lives[0]                                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lives[1]                                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[0]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[1]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[2]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[3]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[4]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_mode                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_state                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|core_w_addr[0]                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga_sync:VGA_SYNC_I|h_count[0]'                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|datac                 ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[0]|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[1]|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[2]|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[3]|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[4]|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[5]|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[6]|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[7]|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|combout               ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|inclk[0]      ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|outclk        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|combout             ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|dataa               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|h_count[0]|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|h_count[0]|q                   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|dataa               ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|combout             ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|inclk[0]      ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|outclk        ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[0]|clk           ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[1]|clk           ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[2]|clk           ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[3]|clk           ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[4]|clk           ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[5]|clk           ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[6]|clk           ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[7]|clk           ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|combout               ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|datac                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; down      ; clk        ; 1.816 ; 2.190 ; Rise       ; clk             ;
; rst       ; clk        ; 3.164 ; 3.577 ; Rise       ; clk             ;
; up        ; clk        ; 1.624 ; 1.993 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; down      ; clk        ; -1.259 ; -1.629 ; Rise       ; clk             ;
; rst       ; clk        ; -1.004 ; -1.398 ; Rise       ; clk             ;
; up        ; clk        ; -1.230 ; -1.598 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; b_out[*]       ; clk        ; 17.129 ; 17.115 ; Rise       ; clk             ;
;  b_out[0]      ; clk        ; 16.891 ; 16.839 ; Rise       ; clk             ;
;  b_out[1]      ; clk        ; 16.944 ; 16.925 ; Rise       ; clk             ;
;  b_out[2]      ; clk        ; 16.954 ; 16.941 ; Rise       ; clk             ;
;  b_out[3]      ; clk        ; 17.129 ; 17.115 ; Rise       ; clk             ;
; digit0[*]      ; clk        ; 6.066  ; 6.009  ; Rise       ; clk             ;
;  digit0[0]     ; clk        ; 5.971  ; 5.827  ; Rise       ; clk             ;
;  digit0[1]     ; clk        ; 5.936  ; 5.867  ; Rise       ; clk             ;
;  digit0[2]     ; clk        ; 6.047  ; 5.959  ; Rise       ; clk             ;
;  digit0[3]     ; clk        ; 6.066  ; 5.941  ; Rise       ; clk             ;
;  digit0[4]     ; clk        ; 6.044  ; 5.920  ; Rise       ; clk             ;
;  digit0[5]     ; clk        ; 6.037  ; 5.938  ; Rise       ; clk             ;
;  digit0[6]     ; clk        ; 5.925  ; 6.009  ; Rise       ; clk             ;
; digit1[*]      ; clk        ; 6.231  ; 6.096  ; Rise       ; clk             ;
;  digit1[0]     ; clk        ; 5.834  ; 5.726  ; Rise       ; clk             ;
;  digit1[1]     ; clk        ; 5.757  ; 5.714  ; Rise       ; clk             ;
;  digit1[2]     ; clk        ; 5.938  ; 5.889  ; Rise       ; clk             ;
;  digit1[3]     ; clk        ; 5.809  ; 5.706  ; Rise       ; clk             ;
;  digit1[4]     ; clk        ; 5.714  ; 5.726  ; Rise       ; clk             ;
;  digit1[5]     ; clk        ; 6.231  ; 6.096  ; Rise       ; clk             ;
;  digit1[6]     ; clk        ; 5.985  ; 6.074  ; Rise       ; clk             ;
; g_out[*]       ; clk        ; 16.998 ; 17.007 ; Rise       ; clk             ;
;  g_out[0]      ; clk        ; 16.831 ; 16.846 ; Rise       ; clk             ;
;  g_out[1]      ; clk        ; 16.998 ; 17.007 ; Rise       ; clk             ;
;  g_out[2]      ; clk        ; 16.877 ; 16.839 ; Rise       ; clk             ;
;  g_out[3]      ; clk        ; 16.951 ; 16.922 ; Rise       ; clk             ;
; h_sync         ; clk        ; 6.213  ; 6.182  ; Rise       ; clk             ;
; lives_leds[*]  ; clk        ; 8.192  ; 8.195  ; Rise       ; clk             ;
;  lives_leds[0] ; clk        ; 7.116  ; 6.970  ; Rise       ; clk             ;
;  lives_leds[1] ; clk        ; 6.404  ; 6.401  ; Rise       ; clk             ;
;  lives_leds[2] ; clk        ; 8.192  ; 8.195  ; Rise       ; clk             ;
; r_out[*]       ; clk        ; 16.949 ; 16.863 ; Rise       ; clk             ;
;  r_out[0]      ; clk        ; 16.949 ; 16.857 ; Rise       ; clk             ;
;  r_out[1]      ; clk        ; 16.927 ; 16.863 ; Rise       ; clk             ;
;  r_out[2]      ; clk        ; 16.679 ; 16.617 ; Rise       ; clk             ;
;  r_out[3]      ; clk        ; 16.852 ; 16.764 ; Rise       ; clk             ;
; v_sync         ; clk        ; 6.195  ; 6.183  ; Rise       ; clk             ;
; vga_clk        ; clk        ; 3.330  ;        ; Rise       ; clk             ;
; vga_clk        ; clk        ;        ; 3.307  ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; b_out[*]       ; clk        ; 6.996 ; 6.925 ; Rise       ; clk             ;
;  b_out[0]      ; clk        ; 7.031 ; 6.971 ; Rise       ; clk             ;
;  b_out[1]      ; clk        ; 6.996 ; 6.925 ; Rise       ; clk             ;
;  b_out[2]      ; clk        ; 7.258 ; 7.253 ; Rise       ; clk             ;
;  b_out[3]      ; clk        ; 7.661 ; 7.647 ; Rise       ; clk             ;
; digit0[*]      ; clk        ; 5.446 ; 5.361 ; Rise       ; clk             ;
;  digit0[0]     ; clk        ; 5.476 ; 5.361 ; Rise       ; clk             ;
;  digit0[1]     ; clk        ; 5.483 ; 5.367 ; Rise       ; clk             ;
;  digit0[2]     ; clk        ; 5.624 ; 5.473 ; Rise       ; clk             ;
;  digit0[3]     ; clk        ; 5.573 ; 5.475 ; Rise       ; clk             ;
;  digit0[4]     ; clk        ; 5.547 ; 5.509 ; Rise       ; clk             ;
;  digit0[5]     ; clk        ; 5.551 ; 5.511 ; Rise       ; clk             ;
;  digit0[6]     ; clk        ; 5.446 ; 5.610 ; Rise       ; clk             ;
; digit1[*]      ; clk        ; 5.322 ; 5.231 ; Rise       ; clk             ;
;  digit1[0]     ; clk        ; 5.355 ; 5.257 ; Rise       ; clk             ;
;  digit1[1]     ; clk        ; 5.322 ; 5.231 ; Rise       ; clk             ;
;  digit1[2]     ; clk        ; 5.512 ; 5.466 ; Rise       ; clk             ;
;  digit1[3]     ; clk        ; 5.327 ; 5.234 ; Rise       ; clk             ;
;  digit1[4]     ; clk        ; 5.338 ; 5.249 ; Rise       ; clk             ;
;  digit1[5]     ; clk        ; 5.727 ; 5.659 ; Rise       ; clk             ;
;  digit1[6]     ; clk        ; 5.483 ; 5.588 ; Rise       ; clk             ;
; g_out[*]       ; clk        ; 6.888 ; 6.849 ; Rise       ; clk             ;
;  g_out[0]      ; clk        ; 6.888 ; 6.849 ; Rise       ; clk             ;
;  g_out[1]      ; clk        ; 7.045 ; 7.001 ; Rise       ; clk             ;
;  g_out[2]      ; clk        ; 7.018 ; 6.969 ; Rise       ; clk             ;
;  g_out[3]      ; clk        ; 7.490 ; 7.461 ; Rise       ; clk             ;
; h_sync         ; clk        ; 6.045 ; 6.016 ; Rise       ; clk             ;
; lives_leds[*]  ; clk        ; 6.228 ; 6.225 ; Rise       ; clk             ;
;  lives_leds[0] ; clk        ; 6.691 ; 6.548 ; Rise       ; clk             ;
;  lives_leds[1] ; clk        ; 6.228 ; 6.225 ; Rise       ; clk             ;
;  lives_leds[2] ; clk        ; 7.766 ; 7.772 ; Rise       ; clk             ;
; r_out[*]       ; clk        ; 7.272 ; 7.221 ; Rise       ; clk             ;
;  r_out[0]      ; clk        ; 7.532 ; 7.452 ; Rise       ; clk             ;
;  r_out[1]      ; clk        ; 7.510 ; 7.457 ; Rise       ; clk             ;
;  r_out[2]      ; clk        ; 7.272 ; 7.221 ; Rise       ; clk             ;
;  r_out[3]      ; clk        ; 7.440 ; 7.363 ; Rise       ; clk             ;
; v_sync         ; clk        ; 6.027 ; 6.016 ; Rise       ; clk             ;
; vga_clk        ; clk        ; 3.278 ;       ; Rise       ; clk             ;
; vga_clk        ; clk        ;       ; 3.254 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.927 ; -315.501      ;
; clk_50MHz                      ; 0.169  ; 0.000         ;
; vga_sync:VGA_SYNC_I|h_count[0] ; 0.394  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -0.618 ; -1.481        ;
; clk_50MHz                      ; 0.002  ; 0.000         ;
; vga_sync:VGA_SYNC_I|h_count[0] ; 0.194  ; 0.000         ;
+--------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_50MHz                      ; -3.000 ; -4.000        ;
; clk                            ; -1.000 ; -273.000      ;
; vga_sync:VGA_SYNC_I|h_count[0] ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.927 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 4.875      ;
; -3.829 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 4.777      ;
; -3.794 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.734      ;
; -3.792 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.730      ;
; -3.768 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.722      ;
; -3.768 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.067     ; 4.710      ;
; -3.764 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 4.709      ;
; -3.760 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.058     ; 4.711      ;
; -3.748 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.050     ; 4.707      ;
; -3.747 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.052     ; 4.704      ;
; -3.611 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.558      ;
; -3.590 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.536      ;
; -3.585 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.531      ;
; -3.564 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 4.512      ;
; -3.554 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.048     ; 4.515      ;
; -3.552 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a10~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 4.514      ;
; -3.531 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.046     ; 4.494      ;
; -3.342 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a4~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.046     ; 4.305      ;
; -3.025 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.221     ; 3.791      ;
; -3.025 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.221     ; 3.791      ;
; -3.025 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.221     ; 3.791      ;
; -2.754 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.887      ;
; -2.751 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.884      ;
; -2.737 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 3.872      ;
; -2.710 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 3.845      ;
; -2.701 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.048     ; 3.640      ;
; -2.684 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.817      ;
; -2.654 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.787      ;
; -2.587 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.720      ;
; -2.584 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.717      ;
; -2.571 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 3.706      ;
; -2.566 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 3.691      ;
; -2.565 ; vga_sync:VGA_SYNC_I|vpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 3.700      ;
; -2.563 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.118      ; 3.690      ;
; -2.556 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.120      ; 3.685      ;
; -2.546 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.129      ; 3.684      ;
; -2.545 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.123      ; 3.677      ;
; -2.545 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.118      ; 3.672      ;
; -2.543 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 3.678      ;
; -2.542 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.118      ; 3.669      ;
; -2.541 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.135      ; 3.685      ;
; -2.535 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 3.658      ;
; -2.534 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.137      ; 3.680      ;
; -2.532 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 3.657      ;
; -2.532 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 3.655      ;
; -2.529 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.132      ; 3.670      ;
; -2.529 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 3.654      ;
; -2.525 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 3.655      ;
; -2.522 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 3.652      ;
; -2.517 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.650      ;
; -2.511 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.133      ; 3.653      ;
; -2.510 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.127      ; 3.646      ;
; -2.508 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.133      ; 3.650      ;
; -2.507 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.127      ; 3.643      ;
; -2.501 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.120      ; 3.630      ;
; -2.500 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 3.632      ;
; -2.497 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 3.629      ;
; -2.491 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.130      ; 3.630      ;
; -2.491 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 3.616      ;
; -2.488 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.118      ; 3.615      ;
; -2.488 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.130      ; 3.627      ;
; -2.487 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.620      ;
; -2.481 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.123      ; 3.613      ;
; -2.475 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.118      ; 3.602      ;
; -2.468 ; vga_sync:VGA_SYNC_I|hpos[2]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.135      ; 3.612      ;
; -2.467 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.135      ; 3.611      ;
; -2.466 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.129      ; 3.604      ;
; -2.465 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 3.588      ;
; -2.465 ; vga_sync:VGA_SYNC_I|hpos[1]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.135      ; 3.609      ;
; -2.462 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 3.587      ;
; -2.456 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.125      ; 3.590      ;
; -2.455 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 3.585      ;
; -2.447 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.132      ; 3.588      ;
; -2.445 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[1]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 3.580      ;
; -2.445 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.118      ; 3.572      ;
; -2.441 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.133      ; 3.583      ;
; -2.440 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.127      ; 3.576      ;
; -2.436 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.052     ; 3.371      ;
; -2.436 ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.052     ; 3.371      ;
; -2.435 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 3.558      ;
; -2.432 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.116      ; 3.557      ;
; -2.430 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 3.562      ;
; -2.425 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 3.555      ;
; -2.424 ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.137      ; 3.570      ;
; -2.421 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.130      ; 3.560      ;
; -2.411 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.133      ; 3.553      ;
; -2.410 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.127      ; 3.546      ;
; -2.400 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.123      ; 3.532      ;
; -2.398 ; vga_sync:VGA_SYNC_I|vpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.126      ; 3.533      ;
; -2.398 ; vga_sync:VGA_SYNC_I|hpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.135      ; 3.542      ;
; -2.397 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.126      ; 3.532      ;
; -2.397 ; vga_sync:VGA_SYNC_I|hpos[0]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.530      ;
; -2.391 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.130      ; 3.530      ;
; -2.389 ; vga_sync:VGA_SYNC_I|hpos[7]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.522      ;
; -2.378 ; vga_sync:VGA_SYNC_I|hpos[5]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.511      ;
; -2.368 ; vga_sync:VGA_SYNC_I|hpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.135      ; 3.512      ;
; -2.365 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.125      ; 3.499      ;
; -2.360 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.493      ;
; -2.359 ; vga_sync:VGA_SYNC_I|vpos[4]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.492      ;
; -2.356 ; vga_sync:VGA_SYNC_I|vpos[3]                                                                                   ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.120      ; 3.485      ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50MHz'                                                           ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.169 ; clk       ; clk     ; clk          ; clk_50MHz   ; 0.500        ; 1.356      ; 1.769      ;
; 0.648 ; clk       ; clk     ; clk          ; clk_50MHz   ; 1.000        ; 1.356      ; 1.790      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga_sync:VGA_SYNC_I|h_count[0]'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.394 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.558      ;
; 0.407 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.545      ;
; 0.470 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.482      ;
; 0.479 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.473      ;
; 0.479 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.473      ;
; 0.493 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.459      ;
; 0.494 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.458      ;
; 0.514 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.438      ;
; 0.563 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.389      ;
; 0.574 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.378      ;
; 0.581 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 1.000        ; -0.035     ; 0.371      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                                                                       ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.618 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.159      ;
; -0.205 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[2]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 0.656      ; 0.660      ;
; -0.142 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[3]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 0.656      ; 0.723      ;
; -0.139 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[4]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 0.656      ; 0.726      ;
; -0.107 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; s_curr.s_burst_cpy                                                                                            ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.563      ; 1.665      ;
; -0.104 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; s_curr.s_wait_ref                                                                                             ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.563      ; 1.668      ;
; -0.076 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[5]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 0.656      ; 0.789      ;
; -0.073 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[6]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 0.656      ; 0.792      ;
; -0.019 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; -0.500       ; 1.568      ; 1.258      ;
; -0.010 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[7]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 0.656      ; 0.855      ;
; -0.007 ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[8]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 0.656      ; 0.858      ;
; 0.016  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[3]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.793      ;
; 0.016  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[0]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.793      ;
; 0.016  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[1]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.793      ;
; 0.016  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[2]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.793      ;
; 0.016  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[4]                                                           ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.793      ;
; 0.036  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|count_to[1]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.567      ; 1.812      ;
; 0.036  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|count_to[4]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.567      ; 1.812      ;
; 0.036  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|count_to[5]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.567      ; 1.812      ;
; 0.036  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|count_to[6]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.567      ; 1.812      ;
; 0.036  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|count_to[7]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.567      ; 1.812      ;
; 0.051  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|hsync                                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.828      ;
; 0.055  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[1]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 0.785      ; 1.049      ;
; 0.056  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|h_count[9]                                                                                ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 0.656      ; 0.921      ;
; 0.058  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[0]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.569      ; 1.836      ;
; 0.058  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[1]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.569      ; 1.836      ;
; 0.058  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[2]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.569      ; 1.836      ;
; 0.058  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[3]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.569      ; 1.836      ;
; 0.058  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[4]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.569      ; 1.836      ;
; 0.058  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[5]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.569      ; 1.836      ;
; 0.058  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[6]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.569      ; 1.836      ;
; 0.058  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[7]                                                                     ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.569      ; 1.836      ;
; 0.077  ; vga_sync:VGA_SYNC_I|h_count[9]                       ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; clk                            ; clk         ; 0.000        ; 0.949      ; 1.110      ;
; 0.097  ; vga_sync:VGA_SYNC_I|h_count[3]                       ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; clk                            ; clk         ; 0.000        ; 0.949      ; 1.130      ;
; 0.099  ; vga_sync:VGA_SYNC_I|h_count[8]                       ; vga_sync:VGA_SYNC_I|h_count[0]                                                                                ; clk                            ; clk         ; 0.000        ; 0.949      ; 1.132      ;
; 0.101  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; vga_sync:VGA_SYNC_I|hpos[0]                                                                                   ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.567      ; 1.877      ;
; 0.121  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|count_to[0]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.898      ;
; 0.121  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|count_to[2]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.898      ;
; 0.121  ; vga_sync:VGA_SYNC_I|h_count[0]                       ; gen_info:GEN_INFO_I|count_to[3]                                                                               ; vga_sync:VGA_SYNC_I|h_count[0] ; clk         ; 0.000        ; 1.568      ; 1.898      ;
; 0.129  ; vga_sync:VGA_SYNC_I|h_count[4]                       ; vga_sync:VGA_SYNC_I|hsync                                                                                     ; clk                            ; clk         ; 0.000        ; 0.949      ; 1.162      ;
; 0.138  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[13]             ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.229      ; 0.471      ;
; 0.139  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[10]             ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.229      ; 0.472      ;
; 0.140  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[2]              ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.229      ; 0.473      ;
; 0.143  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[0]              ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.221      ; 0.468      ;
; 0.144  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[11]             ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.229      ; 0.477      ;
; 0.144  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[12]             ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.229      ; 0.477      ;
; 0.150  ; vga_sync:VGA_SYNC_I|v_count[2]                       ; vga_sync:VGA_SYNC_I|vpos[2]                                                                                   ; clk                            ; clk         ; 0.000        ; 0.926      ; 1.160      ;
; 0.151  ; mem_cnt:MEM_CONTROLLER_I|disp_w_data[9]              ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.229      ; 0.484      ;
; 0.158  ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]    ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.221      ; 0.483      ;
; 0.160  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[2]              ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.221      ; 0.485      ;
; 0.163  ; vga_sync:VGA_SYNC_I|h_count[9]                       ; vga_sync:VGA_SYNC_I|hsync                                                                                     ; clk                            ; clk         ; 0.000        ; 0.949      ; 1.196      ;
; 0.166  ; vga_sync:VGA_SYNC_I|v_count[6]                       ; vga_sync:VGA_SYNC_I|vpos[6]                                                                                   ; clk                            ; clk         ; 0.000        ; 0.926      ; 1.176      ;
; 0.169  ; mem_cnt:MEM_CONTROLLER_I|core_w_addr[0]              ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.219      ; 0.492      ;
; 0.171  ; vga_sync:VGA_SYNC_I|v_count[7]                       ; vga_sync:VGA_SYNC_I|vpos[7]                                                                                   ; clk                            ; clk         ; 0.000        ; 0.926      ; 1.181      ;
; 0.172  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[1]              ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.496      ;
; 0.175  ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]    ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.221      ; 0.500      ;
; 0.175  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[12]             ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.499      ;
; 0.176  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[5]              ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.500      ;
; 0.176  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[9]              ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.500      ;
; 0.178  ; vga_sync:VGA_SYNC_I|h_count[6]                       ; vga_sync:VGA_SYNC_I|hsync                                                                                     ; clk                            ; clk         ; 0.000        ; 0.949      ; 1.211      ;
; 0.178  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[8]              ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.502      ;
; 0.178  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[10]             ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.502      ;
; 0.179  ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1] ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                                                          ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180  ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]    ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                                                             ; clk                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.183  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[7]              ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.507      ;
; 0.184  ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]    ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0 ; clk                            ; clk         ; 0.000        ; 0.221      ; 0.509      ;
; 0.186  ; vga_sync:VGA_SYNC_I|v_count[1]                       ; vga_sync:VGA_SYNC_I|vpos[1]                                                                                   ; clk                            ; clk         ; 0.000        ; 0.926      ; 1.196      ;
; 0.186  ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0] ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                                                          ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186  ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]    ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                                                             ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]    ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                             ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; player_controller:PLAYER_CONTROLLER_I|curr_lane[1]   ; player_controller:PLAYER_CONTROLLER_I|curr_lane[1]                                                            ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]   ; player_controller:PLAYER_CONTROLLER_I|curr_lane[0]                                                            ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                 ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                                                          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mem_cnt:MEM_CONTROLLER_I|burst_state                 ; mem_cnt:MEM_CONTROLLER_I|burst_state                                                                          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mem_cnt:MEM_CONTROLLER_I|queue_head[2]               ; mem_cnt:MEM_CONTROLLER_I|queue_head[2]                                                                        ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mem_cnt:MEM_CONTROLLER_I|queue_head[3]               ; mem_cnt:MEM_CONTROLLER_I|queue_head[3]                                                                        ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mem_cnt:MEM_CONTROLLER_I|queue_head[1]               ; mem_cnt:MEM_CONTROLLER_I|queue_head[1]                                                                        ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mem_cnt:MEM_CONTROLLER_I|queue_head[0]               ; mem_cnt:MEM_CONTROLLER_I|queue_head[0]                                                                        ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mem_cnt:MEM_CONTROLLER_I|burst_mode                  ; mem_cnt:MEM_CONTROLLER_I|burst_mode                                                                           ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[13]                ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[13]                                                                         ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[14]                ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[14]                                                                         ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[15]                ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[15]                                                                         ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[11]                ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[11]                                                                         ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[10]                ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[10]                                                                         ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[7]                 ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[7]                                                                          ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[2]                 ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[2]                                                                          ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[1]                 ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[1]                                                                          ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stIdle             ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stIdle                                                                      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; speed[1]                                             ; speed[1]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; speed[2]                                             ; speed[2]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; speed[0]                                             ; speed[0]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lives[1]                                             ; lives[1]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lives[0]                                             ; lives[0]                                                                                                      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; s_curr.s_wait_cpy                                    ; s_curr.s_wait_cpy                                                                                             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; s_curr.s_wait_ref                                    ; s_curr.s_wait_ref                                                                                             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.189  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[13]             ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.513      ;
; 0.190  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[11]             ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.514      ;
; 0.193  ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]    ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                                                             ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                 ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                                                                          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; mem_cnt:MEM_CONTROLLER_I|core_w_data[3]              ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.517      ;
+--------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50MHz'                                                            ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.002 ; clk       ; clk     ; clk          ; clk_50MHz   ; 0.000        ; 1.405      ; 1.626      ;
; 0.489 ; clk       ; clk     ; clk          ; clk_50MHz   ; -0.500       ; 1.405      ; 1.613      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga_sync:VGA_SYNC_I|h_count[0]'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.194 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.313      ;
; 0.199 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.318      ;
; 0.215 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.334      ;
; 0.268 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.387      ;
; 0.276 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.395      ;
; 0.277 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.396      ;
; 0.286 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.405      ;
; 0.286 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.405      ;
; 0.287 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.406      ;
; 0.301 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.420      ;
; 0.312 ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 0.000        ; 0.035      ; 0.431      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50MHz'                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50MHz ; Rise       ; clk_50MHz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50MHz ; Rise       ; clk               ;
; 0.015  ; 0.199        ; 0.184          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk_50MHz~input|o ;
; 0.193  ; 0.193        ; 0.000          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50MHz ; Rise       ; clk_50MHz~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50MHz ; Rise       ; clk_50MHz~input|i ;
; 0.584  ; 0.800        ; 0.216          ; High Pulse Width ; clk_50MHz ; Rise       ; clk               ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; clk_50MHz ; Rise       ; clk|clk           ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk_50MHz ; Rise       ; clk_50MHz~input|o ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[0]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[1]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[2]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[3]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[4]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[5]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[6]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bcd_out[7]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[0]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[1]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[2]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[3]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[4]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[5]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|bin_in_reg[6]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_cnt[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[10]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[11]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[12]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[13]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[14]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[15]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[3]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[4]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[5]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[6]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[7]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[8]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|shift_reg[9]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stCorrection                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stIdle                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; bin_to_bcd:BIN_TO_BCD_I|state_reg.stShift                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a5~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a8~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|bomb_rom:BOMB_ROM_I|altsyncram:altsyncram_component|altsyncram_dbs3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|coin_rom:COIN_ROM_I|altsyncram:altsyncram_component|altsyncram_mbs3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[0]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[1]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[2]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|lookup[3]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|mem_size[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|wait_read[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; display_controller:DISPLAY_CONTROLLER_I|wait_read[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[0]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[1]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[2]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[3]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[4]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[5]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[6]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|count_to[7]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[0]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[1]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[2]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[3]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[4]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[5]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[6]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; gen_info:GEN_INFO_I|counter:CNT_I|iter[7]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lives[0]                                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lives[1]                                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_address_reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_we_reg                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem:CORE_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_address_reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_datain_reg0                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~porta_we_reg                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem:DISP_MEM_I|altsyncram:altsyncram_component|altsyncram_9ho3:auto_generated|ram_block1a0~portb_address_reg0                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[0]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[1]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[2]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[3]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_count[4]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_mode                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|burst_state                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mem_cnt:MEM_CONTROLLER_I|core_w_addr[0]                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga_sync:VGA_SYNC_I|h_count[0]'                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[0]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[1]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[2]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[3]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[4]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[5]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[6]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[7]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|inclk[0]      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|outclk        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|combout               ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|datac                 ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[0] ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[1] ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[2] ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[3] ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[4] ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[5] ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[6] ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; gen_info:GEN_INFO_I|lfsr:LFSR_I|s_curr[7] ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|combout             ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|dataa               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|h_count[0]|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|h_count[0]|q                   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|dataa               ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~3|combout             ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|datac                 ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick|combout               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|inclk[0]      ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; VGA_SYNC_I|ref_tick~clkctrl|outclk        ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[0]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[1]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[2]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[3]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[4]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[5]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[6]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; vga_sync:VGA_SYNC_I|h_count[0] ; Rise       ; GEN_INFO_I|LFSR_I|s_curr[7]|clk           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; down      ; clk        ; 1.163 ; 1.793 ; Rise       ; clk             ;
; rst       ; clk        ; 2.056 ; 2.619 ; Rise       ; clk             ;
; up        ; clk        ; 1.049 ; 1.648 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; down      ; clk        ; -0.807 ; -1.419 ; Rise       ; clk             ;
; rst       ; clk        ; -0.657 ; -1.273 ; Rise       ; clk             ;
; up        ; clk        ; -0.796 ; -1.395 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; b_out[*]       ; clk        ; 10.621 ; 10.652 ; Rise       ; clk             ;
;  b_out[0]      ; clk        ; 10.440 ; 10.497 ; Rise       ; clk             ;
;  b_out[1]      ; clk        ; 10.503 ; 10.528 ; Rise       ; clk             ;
;  b_out[2]      ; clk        ; 10.520 ; 10.579 ; Rise       ; clk             ;
;  b_out[3]      ; clk        ; 10.621 ; 10.652 ; Rise       ; clk             ;
; digit0[*]      ; clk        ; 3.811  ; 3.813  ; Rise       ; clk             ;
;  digit0[0]     ; clk        ; 3.745  ; 3.736  ; Rise       ; clk             ;
;  digit0[1]     ; clk        ; 3.719  ; 3.760  ; Rise       ; clk             ;
;  digit0[2]     ; clk        ; 3.802  ; 3.813  ; Rise       ; clk             ;
;  digit0[3]     ; clk        ; 3.811  ; 3.810  ; Rise       ; clk             ;
;  digit0[4]     ; clk        ; 3.800  ; 3.794  ; Rise       ; clk             ;
;  digit0[5]     ; clk        ; 3.800  ; 3.808  ; Rise       ; clk             ;
;  digit0[6]     ; clk        ; 3.799  ; 3.769  ; Rise       ; clk             ;
; digit1[*]      ; clk        ; 3.905  ; 3.926  ; Rise       ; clk             ;
;  digit1[0]     ; clk        ; 3.672  ; 3.660  ; Rise       ; clk             ;
;  digit1[1]     ; clk        ; 3.629  ; 3.656  ; Rise       ; clk             ;
;  digit1[2]     ; clk        ; 3.718  ; 3.760  ; Rise       ; clk             ;
;  digit1[3]     ; clk        ; 3.658  ; 3.646  ; Rise       ; clk             ;
;  digit1[4]     ; clk        ; 3.583  ; 3.664  ; Rise       ; clk             ;
;  digit1[5]     ; clk        ; 3.905  ; 3.926  ; Rise       ; clk             ;
;  digit1[6]     ; clk        ; 3.844  ; 3.814  ; Rise       ; clk             ;
; g_out[*]       ; clk        ; 10.528 ; 10.560 ; Rise       ; clk             ;
;  g_out[0]      ; clk        ; 10.441 ; 10.468 ; Rise       ; clk             ;
;  g_out[1]      ; clk        ; 10.528 ; 10.560 ; Rise       ; clk             ;
;  g_out[2]      ; clk        ; 10.450 ; 10.503 ; Rise       ; clk             ;
;  g_out[3]      ; clk        ; 10.512 ; 10.512 ; Rise       ; clk             ;
; h_sync         ; clk        ; 4.055  ; 3.967  ; Rise       ; clk             ;
; lives_leds[*]  ; clk        ; 5.268  ; 5.456  ; Rise       ; clk             ;
;  lives_leds[0] ; clk        ; 4.532  ; 4.561  ; Rise       ; clk             ;
;  lives_leds[1] ; clk        ; 4.205  ; 4.082  ; Rise       ; clk             ;
;  lives_leds[2] ; clk        ; 5.268  ; 5.456  ; Rise       ; clk             ;
; r_out[*]       ; clk        ; 10.499 ; 10.489 ; Rise       ; clk             ;
;  r_out[0]      ; clk        ; 10.499 ; 10.489 ; Rise       ; clk             ;
;  r_out[1]      ; clk        ; 10.482 ; 10.468 ; Rise       ; clk             ;
;  r_out[2]      ; clk        ; 10.334 ; 10.298 ; Rise       ; clk             ;
;  r_out[3]      ; clk        ; 10.434 ; 10.425 ; Rise       ; clk             ;
; v_sync         ; clk        ; 4.051  ; 3.956  ; Rise       ; clk             ;
; vga_clk        ; clk        ; 2.053  ;        ; Rise       ; clk             ;
; vga_clk        ; clk        ;        ; 2.168  ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; b_out[*]       ; clk        ; 4.409 ; 4.562 ; Rise       ; clk             ;
;  b_out[0]      ; clk        ; 4.420 ; 4.584 ; Rise       ; clk             ;
;  b_out[1]      ; clk        ; 4.409 ; 4.562 ; Rise       ; clk             ;
;  b_out[2]      ; clk        ; 4.601 ; 4.782 ; Rise       ; clk             ;
;  b_out[3]      ; clk        ; 4.818 ; 5.035 ; Rise       ; clk             ;
; digit0[*]      ; clk        ; 3.414 ; 3.434 ; Rise       ; clk             ;
;  digit0[0]     ; clk        ; 3.414 ; 3.434 ; Rise       ; clk             ;
;  digit0[1]     ; clk        ; 3.417 ; 3.438 ; Rise       ; clk             ;
;  digit0[2]     ; clk        ; 3.522 ; 3.499 ; Rise       ; clk             ;
;  digit0[3]     ; clk        ; 3.483 ; 3.510 ; Rise       ; clk             ;
;  digit0[4]     ; clk        ; 3.469 ; 3.532 ; Rise       ; clk             ;
;  digit0[5]     ; clk        ; 3.472 ; 3.536 ; Rise       ; clk             ;
;  digit0[6]     ; clk        ; 3.494 ; 3.516 ; Rise       ; clk             ;
; digit1[*]      ; clk        ; 3.336 ; 3.346 ; Rise       ; clk             ;
;  digit1[0]     ; clk        ; 3.352 ; 3.362 ; Rise       ; clk             ;
;  digit1[1]     ; clk        ; 3.336 ; 3.346 ; Rise       ; clk             ;
;  digit1[2]     ; clk        ; 3.440 ; 3.498 ; Rise       ; clk             ;
;  digit1[3]     ; clk        ; 3.336 ; 3.346 ; Rise       ; clk             ;
;  digit1[4]     ; clk        ; 3.344 ; 3.356 ; Rise       ; clk             ;
;  digit1[5]     ; clk        ; 3.569 ; 3.649 ; Rise       ; clk             ;
;  digit1[6]     ; clk        ; 3.522 ; 3.493 ; Rise       ; clk             ;
; g_out[*]       ; clk        ; 4.351 ; 4.504 ; Rise       ; clk             ;
;  g_out[0]      ; clk        ; 4.351 ; 4.504 ; Rise       ; clk             ;
;  g_out[1]      ; clk        ; 4.434 ; 4.591 ; Rise       ; clk             ;
;  g_out[2]      ; clk        ; 4.423 ; 4.584 ; Rise       ; clk             ;
;  g_out[3]      ; clk        ; 4.714 ; 4.901 ; Rise       ; clk             ;
; h_sync         ; clk        ; 3.945 ; 3.860 ; Rise       ; clk             ;
; lives_leds[*]  ; clk        ; 4.089 ; 3.972 ; Rise       ; clk             ;
;  lives_leds[0] ; clk        ; 4.256 ; 4.302 ; Rise       ; clk             ;
;  lives_leds[1] ; clk        ; 4.089 ; 3.972 ; Rise       ; clk             ;
;  lives_leds[2] ; clk        ; 4.991 ; 5.191 ; Rise       ; clk             ;
; r_out[*]       ; clk        ; 4.567 ; 4.731 ; Rise       ; clk             ;
;  r_out[0]      ; clk        ; 4.727 ; 4.915 ; Rise       ; clk             ;
;  r_out[1]      ; clk        ; 4.709 ; 4.893 ; Rise       ; clk             ;
;  r_out[2]      ; clk        ; 4.567 ; 4.731 ; Rise       ; clk             ;
;  r_out[3]      ; clk        ; 4.664 ; 4.854 ; Rise       ; clk             ;
; v_sync         ; clk        ; 3.942 ; 3.851 ; Rise       ; clk             ;
; vga_clk        ; clk        ; 2.023 ;       ; Rise       ; clk             ;
; vga_clk        ; clk        ;       ; 2.132 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -7.910   ; -0.876 ; N/A      ; N/A     ; -3.000              ;
;  clk                            ; -7.910   ; -0.876 ; N/A      ; N/A     ; -2.174              ;
;  clk_50MHz                      ; -0.134   ; -0.017 ; N/A      ; N/A     ; -3.000              ;
;  vga_sync:VGA_SYNC_I|h_count[0] ; -0.088   ; 0.194  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                 ; -769.905 ; -1.945 ; 0.0      ; 0.0     ; -315.524            ;
;  clk                            ; -769.683 ; -1.945 ; N/A      ; N/A     ; -303.524            ;
;  clk_50MHz                      ; -0.134   ; -0.017 ; N/A      ; N/A     ; -4.000              ;
;  vga_sync:VGA_SYNC_I|h_count[0] ; -0.088   ; 0.000  ; N/A      ; N/A     ; -8.000              ;
+---------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; down      ; clk        ; 2.053 ; 2.532 ; Rise       ; clk             ;
; rst       ; clk        ; 3.561 ; 4.046 ; Rise       ; clk             ;
; up        ; clk        ; 1.845 ; 2.282 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; down      ; clk        ; -0.807 ; -1.419 ; Rise       ; clk             ;
; rst       ; clk        ; -0.657 ; -1.273 ; Rise       ; clk             ;
; up        ; clk        ; -0.796 ; -1.395 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; b_out[*]       ; clk        ; 18.786 ; 18.749 ; Rise       ; clk             ;
;  b_out[0]      ; clk        ; 18.489 ; 18.456 ; Rise       ; clk             ;
;  b_out[1]      ; clk        ; 18.574 ; 18.558 ; Rise       ; clk             ;
;  b_out[2]      ; clk        ; 18.560 ; 18.576 ; Rise       ; clk             ;
;  b_out[3]      ; clk        ; 18.786 ; 18.749 ; Rise       ; clk             ;
; digit0[*]      ; clk        ; 6.481  ; 6.424  ; Rise       ; clk             ;
;  digit0[0]     ; clk        ; 6.372  ; 6.259  ; Rise       ; clk             ;
;  digit0[1]     ; clk        ; 6.334  ; 6.299  ; Rise       ; clk             ;
;  digit0[2]     ; clk        ; 6.470  ; 6.380  ; Rise       ; clk             ;
;  digit0[3]     ; clk        ; 6.481  ; 6.390  ; Rise       ; clk             ;
;  digit0[4]     ; clk        ; 6.457  ; 6.350  ; Rise       ; clk             ;
;  digit0[5]     ; clk        ; 6.457  ; 6.385  ; Rise       ; clk             ;
;  digit0[6]     ; clk        ; 6.379  ; 6.424  ; Rise       ; clk             ;
; digit1[*]      ; clk        ; 6.666  ; 6.572  ; Rise       ; clk             ;
;  digit1[0]     ; clk        ; 6.231  ; 6.136  ; Rise       ; clk             ;
;  digit1[1]     ; clk        ; 6.153  ; 6.124  ; Rise       ; clk             ;
;  digit1[2]     ; clk        ; 6.347  ; 6.318  ; Rise       ; clk             ;
;  digit1[3]     ; clk        ; 6.202  ; 6.114  ; Rise       ; clk             ;
;  digit1[4]     ; clk        ; 6.090  ; 6.135  ; Rise       ; clk             ;
;  digit1[5]     ; clk        ; 6.666  ; 6.572  ; Rise       ; clk             ;
;  digit1[6]     ; clk        ; 6.438  ; 6.486  ; Rise       ; clk             ;
; g_out[*]       ; clk        ; 18.642 ; 18.649 ; Rise       ; clk             ;
;  g_out[0]      ; clk        ; 18.460 ; 18.469 ; Rise       ; clk             ;
;  g_out[1]      ; clk        ; 18.642 ; 18.649 ; Rise       ; clk             ;
;  g_out[2]      ; clk        ; 18.476 ; 18.451 ; Rise       ; clk             ;
;  g_out[3]      ; clk        ; 18.588 ; 18.546 ; Rise       ; clk             ;
; h_sync         ; clk        ; 6.649  ; 6.575  ; Rise       ; clk             ;
; lives_leds[*]  ; clk        ; 8.671  ; 8.730  ; Rise       ; clk             ;
;  lives_leds[0] ; clk        ; 7.589  ; 7.521  ; Rise       ; clk             ;
;  lives_leds[1] ; clk        ; 6.888  ; 6.804  ; Rise       ; clk             ;
;  lives_leds[2] ; clk        ; 8.671  ; 8.730  ; Rise       ; clk             ;
; r_out[*]       ; clk        ; 18.563 ; 18.502 ; Rise       ; clk             ;
;  r_out[0]      ; clk        ; 18.563 ; 18.502 ; Rise       ; clk             ;
;  r_out[1]      ; clk        ; 18.540 ; 18.464 ; Rise       ; clk             ;
;  r_out[2]      ; clk        ; 18.268 ; 18.196 ; Rise       ; clk             ;
;  r_out[3]      ; clk        ; 18.451 ; 18.374 ; Rise       ; clk             ;
; v_sync         ; clk        ; 6.637  ; 6.580  ; Rise       ; clk             ;
; vga_clk        ; clk        ; 3.429  ;        ; Rise       ; clk             ;
; vga_clk        ; clk        ;        ; 3.447  ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; b_out[*]       ; clk        ; 4.409 ; 4.562 ; Rise       ; clk             ;
;  b_out[0]      ; clk        ; 4.420 ; 4.584 ; Rise       ; clk             ;
;  b_out[1]      ; clk        ; 4.409 ; 4.562 ; Rise       ; clk             ;
;  b_out[2]      ; clk        ; 4.601 ; 4.782 ; Rise       ; clk             ;
;  b_out[3]      ; clk        ; 4.818 ; 5.035 ; Rise       ; clk             ;
; digit0[*]      ; clk        ; 3.414 ; 3.434 ; Rise       ; clk             ;
;  digit0[0]     ; clk        ; 3.414 ; 3.434 ; Rise       ; clk             ;
;  digit0[1]     ; clk        ; 3.417 ; 3.438 ; Rise       ; clk             ;
;  digit0[2]     ; clk        ; 3.522 ; 3.499 ; Rise       ; clk             ;
;  digit0[3]     ; clk        ; 3.483 ; 3.510 ; Rise       ; clk             ;
;  digit0[4]     ; clk        ; 3.469 ; 3.532 ; Rise       ; clk             ;
;  digit0[5]     ; clk        ; 3.472 ; 3.536 ; Rise       ; clk             ;
;  digit0[6]     ; clk        ; 3.494 ; 3.516 ; Rise       ; clk             ;
; digit1[*]      ; clk        ; 3.336 ; 3.346 ; Rise       ; clk             ;
;  digit1[0]     ; clk        ; 3.352 ; 3.362 ; Rise       ; clk             ;
;  digit1[1]     ; clk        ; 3.336 ; 3.346 ; Rise       ; clk             ;
;  digit1[2]     ; clk        ; 3.440 ; 3.498 ; Rise       ; clk             ;
;  digit1[3]     ; clk        ; 3.336 ; 3.346 ; Rise       ; clk             ;
;  digit1[4]     ; clk        ; 3.344 ; 3.356 ; Rise       ; clk             ;
;  digit1[5]     ; clk        ; 3.569 ; 3.649 ; Rise       ; clk             ;
;  digit1[6]     ; clk        ; 3.522 ; 3.493 ; Rise       ; clk             ;
; g_out[*]       ; clk        ; 4.351 ; 4.504 ; Rise       ; clk             ;
;  g_out[0]      ; clk        ; 4.351 ; 4.504 ; Rise       ; clk             ;
;  g_out[1]      ; clk        ; 4.434 ; 4.591 ; Rise       ; clk             ;
;  g_out[2]      ; clk        ; 4.423 ; 4.584 ; Rise       ; clk             ;
;  g_out[3]      ; clk        ; 4.714 ; 4.901 ; Rise       ; clk             ;
; h_sync         ; clk        ; 3.945 ; 3.860 ; Rise       ; clk             ;
; lives_leds[*]  ; clk        ; 4.089 ; 3.972 ; Rise       ; clk             ;
;  lives_leds[0] ; clk        ; 4.256 ; 4.302 ; Rise       ; clk             ;
;  lives_leds[1] ; clk        ; 4.089 ; 3.972 ; Rise       ; clk             ;
;  lives_leds[2] ; clk        ; 4.991 ; 5.191 ; Rise       ; clk             ;
; r_out[*]       ; clk        ; 4.567 ; 4.731 ; Rise       ; clk             ;
;  r_out[0]      ; clk        ; 4.727 ; 4.915 ; Rise       ; clk             ;
;  r_out[1]      ; clk        ; 4.709 ; 4.893 ; Rise       ; clk             ;
;  r_out[2]      ; clk        ; 4.567 ; 4.731 ; Rise       ; clk             ;
;  r_out[3]      ; clk        ; 4.664 ; 4.854 ; Rise       ; clk             ;
; v_sync         ; clk        ; 3.942 ; 3.851 ; Rise       ; clk             ;
; vga_clk        ; clk        ; 2.023 ;       ; Rise       ; clk             ;
; vga_clk        ; clk        ;       ; 2.132 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; digit1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lives_leds[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lives_leds[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lives_leds[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_clk       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync_n        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blank_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; up                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; down                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digit1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; digit0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; lives_leds[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lives_leds[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lives_leds[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; vga_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; sync_n        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; blank_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; r_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; r_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; r_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; r_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; g_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; g_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; g_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; g_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; b_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; b_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; b_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; b_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digit1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; digit0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; lives_leds[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lives_leds[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lives_leds[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; vga_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; sync_n        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; blank_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; r_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; r_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; r_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; r_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; g_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; g_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; g_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; g_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; b_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; b_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; b_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; b_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 55463    ; 0        ; 0        ; 0        ;
; vga_sync:VGA_SYNC_I|h_count[0] ; clk                            ; 116      ; 55       ; 0        ; 0        ;
; clk                            ; clk_50MHz                      ; 1        ; 1        ; 0        ; 0        ;
; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 11       ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 55463    ; 0        ; 0        ; 0        ;
; vga_sync:VGA_SYNC_I|h_count[0] ; clk                            ; 116      ; 55       ; 0        ; 0        ;
; clk                            ; clk_50MHz                      ; 1        ; 1        ; 0        ; 0        ;
; vga_sync:VGA_SYNC_I|h_count[0] ; vga_sync:VGA_SYNC_I|h_count[0] ; 11       ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 171   ; 171  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 580   ; 580  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Dec 18 14:46:54 2022
Info: Command: quartus_sta surfer -c surfer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'surfer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_50MHz clk_50MHz
    Info (332105): create_clock -period 1.000 -name vga_sync:VGA_SYNC_I|h_count[0] vga_sync:VGA_SYNC_I|h_count[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.910
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.910            -769.683 clk 
    Info (332119):    -0.134              -0.134 clk_50MHz 
    Info (332119):    -0.088              -0.088 vga_sync:VGA_SYNC_I|h_count[0] 
Info (332146): Worst-case hold slack is -0.876
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.876              -1.945 clk 
    Info (332119):     0.068               0.000 clk_50MHz 
    Info (332119):     0.374               0.000 vga_sync:VGA_SYNC_I|h_count[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.000 clk_50MHz 
    Info (332119):    -2.174            -303.524 clk 
    Info (332119):    -1.000              -8.000 vga_sync:VGA_SYNC_I|h_count[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.028
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.028            -666.329 clk 
    Info (332119):    -0.022              -0.022 clk_50MHz 
    Info (332119):     0.035               0.000 vga_sync:VGA_SYNC_I|h_count[0] 
Info (332146): Worst-case hold slack is -0.758
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.758              -1.916 clk 
    Info (332119):    -0.017              -0.017 clk_50MHz 
    Info (332119):     0.338               0.000 vga_sync:VGA_SYNC_I|h_count[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.000 clk_50MHz 
    Info (332119):    -2.174            -303.524 clk 
    Info (332119):    -1.000              -8.000 vga_sync:VGA_SYNC_I|h_count[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.927            -315.501 clk 
    Info (332119):     0.169               0.000 clk_50MHz 
    Info (332119):     0.394               0.000 vga_sync:VGA_SYNC_I|h_count[0] 
Info (332146): Worst-case hold slack is -0.618
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.618              -1.481 clk 
    Info (332119):     0.002               0.000 clk_50MHz 
    Info (332119):     0.194               0.000 vga_sync:VGA_SYNC_I|h_count[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.000 clk_50MHz 
    Info (332119):    -1.000            -273.000 clk 
    Info (332119):    -1.000              -8.000 vga_sync:VGA_SYNC_I|h_count[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4618 megabytes
    Info: Processing ended: Sun Dec 18 14:46:57 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


