<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1580848756">
  <File Type="PA-TCL" Name="lab2_top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="lab2_top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="lab2_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="lab2_top.vds"/>
  <File Type="RDS-UTIL" Name="lab2_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="lab2_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="lab2_top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="lab2_top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="lab2_top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/adc_sclk.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/bcd7seg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../ece3829_lab1/ece3829_lab1.srcs/sources_1/imports/new/bcd7seg.v"/>
        <Attr Name="ImportTime" Val="1574280732"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/data_clk.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ece3829_lab2_old/ece3829_lab2.srcs/sources_1/new/data_clk.v"/>
        <Attr Name="ImportTime" Val="1580845002"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/decoder2to4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../B term/ECE2029/Labs/Lab4_jyhuang_ttpham/Lab4_jyhuang_ttpham.srcs/sources_1/new/decoder2to4.v"/>
        <Attr Name="ImportTime" Val="1574281634"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/my_counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../B term/ECE2029/Labs/Lab4_jyhuang_ttpham/Lab4_jyhuang_ttpham.srcs/sources_1/new/my_counter.v"/>
        <Attr Name="ImportTime" Val="1574277935"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/seven_seg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../ece3829_lab1/ece3829_lab1.srcs/sources_1/new/seven_seg.v"/>
        <Attr Name="ImportTime" Val="1579640266"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/shift_register.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/slowclock.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../B term/ECE2029/Labs/Lab4_jyhuang_ttpham/Lab4_jyhuang_ttpham.srcs/sources_1/new/slowclock.v"/>
        <Attr Name="ImportTime" Val="1574277888"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/vhdl_display.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ECE3829/vga_controller_640_60.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../vga_controller_640_60.vhd"/>
        <Attr Name="ImportTime" Val="1580238405"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/lab2_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/mmcm.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="lab2_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/seven_seg.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../ece3829_lab1/ece3829_lab1.srcs/constrs_1/new/seven_seg.xdc"/>
        <Attr Name="ImportTime" Val="1579638508"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/new/seven_seg.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
