・time_counterを削除したい。
 ・inputデータを2048全部先にかいておきたい→反映されない→CLOCK1でかいているからでは？
 
不具合
・DCTで=を使っている件
・inputをCLOCK1で実施している件
  →0がいい

・outputをCLOCK１で実施している件
 →0がいい
 
 ・CLOCK１でするためには、set_bitをinput側でしないといけなそう。
   →setbitを移動する
   
 


todo
[architecture]
・先頭から順番に書き出す。


[verilog]
function->allways
= -> <=
モジュール共通化 dc/ac/run/level




-----
コスパ
→バランス

爆速
→並列化

最小単位
Y、Cb、Crは分離できるようにする

データ取得する

Headerを作る
↓
Yをつくる
↓
Cbをつくる
↓
Crをつくる



