Classic Timing Analyzer report for finalproject1
Mon Dec 11 10:23:42 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'lcdclk'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                ;
+------------------------------+-------+---------------+----------------------------------+-------------------+-------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From              ; To                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------------+-------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 10.424 ns                        ; key[3]            ; input_data_bus[0] ; --         ; lcdclk   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.573 ns                        ; input_data_bus[0] ; Databus[0]        ; lcdclk     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 16.436 ns                        ; key[3]            ; LEDs[1]           ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.958 ns                        ; switches[2]       ; LED_R[0]$latch    ; --         ; key1     ; 0            ;
; Clock Setup: 'lcdclk'        ; N/A   ; None          ; 203.92 MHz ( period = 4.904 ns ) ; char_count[4]     ; input_data_bus[0] ; lcdclk     ; lcdclk   ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                   ;                   ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------------+-------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C70F896C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; lcdclk          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; switches[0]     ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; key1            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; switches[2]     ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; switches[1]     ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'lcdclk'                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+--------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From               ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 203.92 MHz ( period = 4.904 ns )                    ; char_count[4]      ; input_data_bus[0]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.702 ns                ;
; N/A                                     ; 205.42 MHz ( period = 4.868 ns )                    ; char_count[0]      ; input_data_bus[0]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.666 ns                ;
; N/A                                     ; 208.94 MHz ( period = 4.786 ns )                    ; char_count[2]      ; input_data_bus[0]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.584 ns                ;
; N/A                                     ; 209.07 MHz ( period = 4.783 ns )                    ; char_count[1]      ; input_data_bus[0]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.581 ns                ;
; N/A                                     ; 212.59 MHz ( period = 4.704 ns )                    ; char_count[3]      ; input_data_bus[0]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.502 ns                ;
; N/A                                     ; 214.00 MHz ( period = 4.673 ns )                    ; char_count[1]      ; input_data_bus[2]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.443 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 217.44 MHz ( period = 4.599 ns )                    ; char_count[0]      ; input_data_bus[2]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.346 ns                ;
; N/A                                     ; 219.25 MHz ( period = 4.561 ns )                    ; char_count[4]      ; input_data_bus[4]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.355 ns                ;
; N/A                                     ; 221.34 MHz ( period = 4.518 ns )                    ; char_count[2]      ; input_data_bus[1]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.299 ns                ;
; N/A                                     ; 225.48 MHz ( period = 4.435 ns )                    ; char_count[3]      ; input_data_bus[1]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.216 ns                ;
; N/A                                     ; 225.94 MHz ( period = 4.426 ns )                    ; char_count[4]      ; input_data_bus[2]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.196 ns                ;
; N/A                                     ; 226.65 MHz ( period = 4.412 ns )                    ; char_count[1]      ; input_data_bus[3]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.200 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; char_count[3]      ; input_data_bus[2]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.174 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.95 MHz ( period = 4.387 ns )                    ; char_count[1]      ; input_data_bus[1]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.168 ns                ;
; N/A                                     ; 228.78 MHz ( period = 4.371 ns )                    ; char_count[4]      ; input_data_bus[1]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.152 ns                ;
; N/A                                     ; 229.25 MHz ( period = 4.362 ns )                    ; char_count[0]      ; input_data_bus[4]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 229.83 MHz ( period = 4.351 ns )                    ; char_count[0]      ; input_data_bus[1]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.132 ns                ;
; N/A                                     ; 230.84 MHz ( period = 4.332 ns )                    ; char_count[1]      ; input_data_bus[4]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.126 ns                ;
; N/A                                     ; 231.00 MHz ( period = 4.329 ns )                    ; char_count[3]      ; input_data_bus[3]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.117 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.11 MHz ( period = 4.327 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 231.80 MHz ( period = 4.314 ns )                    ; char_count[0]      ; input_data_bus[3]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 232.67 MHz ( period = 4.298 ns )                    ; char_count[3]      ; input_data_bus[4]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.092 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; clk_count_400hz[9] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.15 MHz ( period = 4.289 ns )                    ; clk_count_400hz[0] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; char_count[4]      ; input_data_bus[3]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.050 ns                ;
; N/A                                     ; 235.40 MHz ( period = 4.248 ns )                    ; char_count[2]      ; input_data_bus[2]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.018 ns                ;
; N/A                                     ; 235.90 MHz ( period = 4.239 ns )                    ; state.print_string ; input_data_bus[0]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 4.037 ns                ;
; N/A                                     ; 239.29 MHz ( period = 4.179 ns )                    ; char_count[4]      ; input_data_bus[5]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.957 ns                ;
; N/A                                     ; 239.87 MHz ( period = 4.169 ns )                    ; char_count[2]      ; input_data_bus[3]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.957 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[11] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[10] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[4]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[5]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[9]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[8]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[7]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[6]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[1]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[0]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[3]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.37 MHz ( period = 4.143 ns )                    ; clk_count_400hz[8] ; clk_count_400hz[2]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 241.72 MHz ( period = 4.137 ns )                    ; char_count[3]      ; input_data_bus[5]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.915 ns                ;
; N/A                                     ; 242.66 MHz ( period = 4.121 ns )                    ; char_count[2]      ; input_data_bus[5]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.899 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; clk_count_400hz[3] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.897 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[11] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[10] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[4]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[5]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[9]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[8]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[7]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[6]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[1]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[0]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[3]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; clk_count_400hz[7] ; clk_count_400hz[2]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.76 MHz ( period = 4.020 ns )                    ; clk_count_400hz[2] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 248.94 MHz ( period = 4.017 ns )                    ; char_count[1]      ; input_data_bus[5]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.795 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; char_count[2]      ; input_data_bus[4]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.809 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; clk_count_400hz[4] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[11] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[10] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[4]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[5]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[9]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[8]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[7]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[6]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[1]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[0]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[3]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; clk_count_400hz[6] ; clk_count_400hz[2]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[12] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[22] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[23] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[20] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[21] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[18] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[19] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[16] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[17] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[15] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[14] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 254.58 MHz ( period = 3.928 ns )                    ; clk_count_400hz[5] ; clk_count_400hz[13] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 256.15 MHz ( period = 3.904 ns )                    ; char_count[4]      ; input_data_bus[6]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 258.93 MHz ( period = 3.862 ns )                    ; char_count[3]      ; input_data_bus[6]   ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.640 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[11] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[10] ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[4]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[5]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[9]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[8]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[7]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[6]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[1]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[0]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[3]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clk_count_400hz[1] ; clk_count_400hz[2]  ; lcdclk     ; lcdclk   ; None                        ; None                      ; 3.647 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                    ;                     ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------+
; tsu                                                                                 ;
+-------+--------------+------------+-------------+---------------------+-------------+
; Slack ; Required tsu ; Actual tsu ; From        ; To                  ; To Clock    ;
+-------+--------------+------------+-------------+---------------------+-------------+
; N/A   ; None         ; 10.424 ns  ; key[3]      ; input_data_bus[0]   ; lcdclk      ;
; N/A   ; None         ; 10.194 ns  ; key[3]      ; input_data_bus[2]   ; lcdclk      ;
; N/A   ; None         ; 10.178 ns  ; key[0]      ; input_data_bus[0]   ; lcdclk      ;
; N/A   ; None         ; 10.172 ns  ; key[1]      ; input_data_bus[0]   ; lcdclk      ;
; N/A   ; None         ; 10.099 ns  ; key[3]      ; input_data_bus[5]   ; lcdclk      ;
; N/A   ; None         ; 10.068 ns  ; key[3]      ; input_data_bus[4]   ; lcdclk      ;
; N/A   ; None         ; 9.965 ns   ; key[2]      ; input_data_bus[0]   ; lcdclk      ;
; N/A   ; None         ; 9.937 ns   ; key[0]      ; input_data_bus[2]   ; lcdclk      ;
; N/A   ; None         ; 9.890 ns   ; key[1]      ; input_data_bus[2]   ; lcdclk      ;
; N/A   ; None         ; 9.824 ns   ; key[3]      ; input_data_bus[6]   ; lcdclk      ;
; N/A   ; None         ; 9.813 ns   ; key[0]      ; input_data_bus[5]   ; lcdclk      ;
; N/A   ; None         ; 9.813 ns   ; key[1]      ; input_data_bus[5]   ; lcdclk      ;
; N/A   ; None         ; 9.803 ns   ; key[0]      ; input_data_bus[4]   ; lcdclk      ;
; N/A   ; None         ; 9.782 ns   ; key[1]      ; input_data_bus[4]   ; lcdclk      ;
; N/A   ; None         ; 9.727 ns   ; key[2]      ; input_data_bus[2]   ; lcdclk      ;
; N/A   ; None         ; 9.623 ns   ; key[3]      ; input_data_bus[3]   ; lcdclk      ;
; N/A   ; None         ; 9.604 ns   ; key[2]      ; input_data_bus[5]   ; lcdclk      ;
; N/A   ; None         ; 9.593 ns   ; key[2]      ; input_data_bus[4]   ; lcdclk      ;
; N/A   ; None         ; 9.538 ns   ; key[0]      ; input_data_bus[6]   ; lcdclk      ;
; N/A   ; None         ; 9.538 ns   ; key[1]      ; input_data_bus[6]   ; lcdclk      ;
; N/A   ; None         ; 9.407 ns   ; key[3]      ; input_data_bus[1]   ; lcdclk      ;
; N/A   ; None         ; 9.377 ns   ; key[0]      ; input_data_bus[3]   ; lcdclk      ;
; N/A   ; None         ; 9.371 ns   ; key[1]      ; input_data_bus[3]   ; lcdclk      ;
; N/A   ; None         ; 9.329 ns   ; key[2]      ; input_data_bus[6]   ; lcdclk      ;
; N/A   ; None         ; 9.245 ns   ; switches[1] ; input_data_bus[5]   ; lcdclk      ;
; N/A   ; None         ; 9.164 ns   ; key[2]      ; input_data_bus[3]   ; lcdclk      ;
; N/A   ; None         ; 9.161 ns   ; key[0]      ; input_data_bus[1]   ; lcdclk      ;
; N/A   ; None         ; 9.155 ns   ; key[1]      ; input_data_bus[1]   ; lcdclk      ;
; N/A   ; None         ; 8.970 ns   ; switches[1] ; input_data_bus[6]   ; lcdclk      ;
; N/A   ; None         ; 8.949 ns   ; key1        ; input_data_bus[4]   ; lcdclk      ;
; N/A   ; None         ; 8.948 ns   ; key[2]      ; input_data_bus[1]   ; lcdclk      ;
; N/A   ; None         ; 8.921 ns   ; switches[0] ; input_data_bus[5]   ; lcdclk      ;
; N/A   ; None         ; 8.757 ns   ; key1        ; input_data_bus[0]   ; lcdclk      ;
; N/A   ; None         ; 8.646 ns   ; switches[0] ; input_data_bus[6]   ; lcdclk      ;
; N/A   ; None         ; 8.618 ns   ; switches[2] ; input_data_bus[5]   ; lcdclk      ;
; N/A   ; None         ; 8.581 ns   ; key1        ; input_data_bus[5]   ; lcdclk      ;
; N/A   ; None         ; 8.480 ns   ; key[3]      ; LED_R[0]$latch      ; switches[0] ;
; N/A   ; None         ; 8.454 ns   ; switches[0] ; input_data_bus[2]   ; lcdclk      ;
; N/A   ; None         ; 8.411 ns   ; key1        ; input_data_bus[2]   ; lcdclk      ;
; N/A   ; None         ; 8.370 ns   ; key[3]      ; LED_R[0]$latch      ; switches[2] ;
; N/A   ; None         ; 8.358 ns   ; key[3]      ; LED_R[0]$latch      ; switches[1] ;
; N/A   ; None         ; 8.343 ns   ; switches[2] ; input_data_bus[6]   ; lcdclk      ;
; N/A   ; None         ; 8.306 ns   ; key1        ; input_data_bus[6]   ; lcdclk      ;
; N/A   ; None         ; 8.252 ns   ; switches[2] ; input_data_bus[0]   ; lcdclk      ;
; N/A   ; None         ; 8.223 ns   ; key[0]      ; LED_R[0]$latch      ; switches[0] ;
; N/A   ; None         ; 8.176 ns   ; key[1]      ; LED_R[0]$latch      ; switches[0] ;
; N/A   ; None         ; 8.165 ns   ; switches[0] ; input_data_bus[1]   ; lcdclk      ;
; N/A   ; None         ; 8.113 ns   ; key[0]      ; LED_R[0]$latch      ; switches[2] ;
; N/A   ; None         ; 8.101 ns   ; key[0]      ; LED_R[0]$latch      ; switches[1] ;
; N/A   ; None         ; 8.074 ns   ; switches[0] ; input_data_bus[3]   ; lcdclk      ;
; N/A   ; None         ; 8.066 ns   ; key[1]      ; LED_R[0]$latch      ; switches[2] ;
; N/A   ; None         ; 8.054 ns   ; key[1]      ; LED_R[0]$latch      ; switches[1] ;
; N/A   ; None         ; 8.013 ns   ; key[2]      ; LED_R[0]$latch      ; switches[0] ;
; N/A   ; None         ; 7.988 ns   ; key1        ; input_data_bus[3]   ; lcdclk      ;
; N/A   ; None         ; 7.960 ns   ; switches[1] ; input_data_bus[0]   ; lcdclk      ;
; N/A   ; None         ; 7.903 ns   ; key[2]      ; LED_R[0]$latch      ; switches[2] ;
; N/A   ; None         ; 7.891 ns   ; key[2]      ; LED_R[0]$latch      ; switches[1] ;
; N/A   ; None         ; 7.792 ns   ; key[3]      ; LED_R[0]$latch      ; key1        ;
; N/A   ; None         ; 7.740 ns   ; key1        ; input_data_bus[1]   ; lcdclk      ;
; N/A   ; None         ; 7.576 ns   ; switches[0] ; input_data_bus[0]   ; lcdclk      ;
; N/A   ; None         ; 7.535 ns   ; key[0]      ; LED_R[0]$latch      ; key1        ;
; N/A   ; None         ; 7.488 ns   ; key[1]      ; LED_R[0]$latch      ; key1        ;
; N/A   ; None         ; 7.421 ns   ; switches[1] ; input_data_bus[1]   ; lcdclk      ;
; N/A   ; None         ; 7.330 ns   ; switches[1] ; input_data_bus[3]   ; lcdclk      ;
; N/A   ; None         ; 7.329 ns   ; switches[0] ; input_data_bus[4]   ; lcdclk      ;
; N/A   ; None         ; 7.325 ns   ; key[2]      ; LED_R[0]$latch      ; key1        ;
; N/A   ; None         ; 7.122 ns   ; switches[0] ; LED_R[0]$latch      ; switches[0] ;
; N/A   ; None         ; 7.012 ns   ; switches[0] ; LED_R[0]$latch      ; switches[2] ;
; N/A   ; None         ; 7.000 ns   ; switches[0] ; LED_R[0]$latch      ; switches[1] ;
; N/A   ; None         ; 6.985 ns   ; switches[1] ; input_data_bus[2]   ; lcdclk      ;
; N/A   ; None         ; 6.876 ns   ; switches[2] ; input_data_bus[3]   ; lcdclk      ;
; N/A   ; None         ; 6.820 ns   ; switches[2] ; input_data_bus[4]   ; lcdclk      ;
; N/A   ; None         ; 6.808 ns   ; switches[1] ; LED_R[0]$latch      ; switches[0] ;
; N/A   ; None         ; 6.698 ns   ; switches[1] ; LED_R[0]$latch      ; switches[2] ;
; N/A   ; None         ; 6.686 ns   ; switches[1] ; LED_R[0]$latch      ; switches[1] ;
; N/A   ; None         ; 6.631 ns   ; switches[2] ; input_data_bus[1]   ; lcdclk      ;
; N/A   ; None         ; 6.585 ns   ; switches[1] ; input_data_bus[4]   ; lcdclk      ;
; N/A   ; None         ; 6.434 ns   ; switches[0] ; LED_R[0]$latch      ; key1        ;
; N/A   ; None         ; 6.238 ns   ; rst         ; char_count[0]       ; lcdclk      ;
; N/A   ; None         ; 6.238 ns   ; rst         ; char_count[3]       ; lcdclk      ;
; N/A   ; None         ; 6.238 ns   ; rst         ; char_count[2]       ; lcdclk      ;
; N/A   ; None         ; 6.238 ns   ; rst         ; char_count[1]       ; lcdclk      ;
; N/A   ; None         ; 6.238 ns   ; rst         ; char_count[4]       ; lcdclk      ;
; N/A   ; None         ; 6.120 ns   ; switches[1] ; LED_R[0]$latch      ; key1        ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[12] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[22] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[23] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[20] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[21] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[18] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[19] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[16] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[17] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[15] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[14] ; lcdclk      ;
; N/A   ; None         ; 6.100 ns   ; rst         ; clk_count_400hz[13] ; lcdclk      ;
; N/A   ; None         ; 5.995 ns   ; switches[2] ; input_data_bus[2]   ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[11] ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[10] ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[4]  ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[5]  ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[9]  ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[8]  ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[7]  ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[6]  ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[1]  ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[0]  ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[3]  ; lcdclk      ;
; N/A   ; None         ; 5.634 ns   ; rst         ; clk_count_400hz[2]  ; lcdclk      ;
; N/A   ; None         ; 5.329 ns   ; switches[2] ; LED_R[0]$latch      ; switches[0] ;
; N/A   ; None         ; 5.219 ns   ; switches[2] ; LED_R[0]$latch      ; switches[2] ;
; N/A   ; None         ; 5.207 ns   ; switches[2] ; LED_R[0]$latch      ; switches[1] ;
; N/A   ; None         ; 4.641 ns   ; switches[2] ; LED_R[0]$latch      ; key1        ;
; N/A   ; None         ; 4.579 ns   ; rst         ; clk_400hz_enable    ; lcdclk      ;
+-------+--------------+------------+-------------+---------------------+-------------+


+----------------------------------------------------------------------------------+
; tco                                                                              ;
+-------+--------------+------------+-------------------+------------+-------------+
; Slack ; Required tco ; Actual tco ; From              ; To         ; From Clock  ;
+-------+--------------+------------+-------------------+------------+-------------+
; N/A   ; None         ; 11.573 ns  ; input_data_bus[0] ; Databus[0] ; lcdclk      ;
; N/A   ; None         ; 11.491 ns  ; rs~reg0           ; rs         ; lcdclk      ;
; N/A   ; None         ; 11.176 ns  ; input_data_bus[2] ; Databus[2] ; lcdclk      ;
; N/A   ; None         ; 10.811 ns  ; input_data_bus[1] ; Databus[1] ; lcdclk      ;
; N/A   ; None         ; 10.796 ns  ; LED_R[0]$latch    ; LED_R[3]   ; key1        ;
; N/A   ; None         ; 10.795 ns  ; LED_R[0]$latch    ; LED_R[1]   ; key1        ;
; N/A   ; None         ; 10.794 ns  ; LED_R[0]$latch    ; LED_R[2]   ; key1        ;
; N/A   ; None         ; 10.787 ns  ; LED_R[0]$latch    ; LED_R[0]   ; key1        ;
; N/A   ; None         ; 10.548 ns  ; input_data_bus[5] ; Databus[5] ; lcdclk      ;
; N/A   ; None         ; 10.339 ns  ; input_data_bus[3] ; Databus[3] ; lcdclk      ;
; N/A   ; None         ; 10.240 ns  ; input_data_bus[6] ; Databus[6] ; lcdclk      ;
; N/A   ; None         ; 10.230 ns  ; LED_R[0]$latch    ; LED_R[3]   ; switches[1] ;
; N/A   ; None         ; 10.229 ns  ; LED_R[0]$latch    ; LED_R[1]   ; switches[1] ;
; N/A   ; None         ; 10.228 ns  ; LED_R[0]$latch    ; LED_R[2]   ; switches[1] ;
; N/A   ; None         ; 10.221 ns  ; LED_R[0]$latch    ; LED_R[0]   ; switches[1] ;
; N/A   ; None         ; 10.218 ns  ; LED_R[0]$latch    ; LED_R[3]   ; switches[2] ;
; N/A   ; None         ; 10.217 ns  ; LED_R[0]$latch    ; LED_R[1]   ; switches[2] ;
; N/A   ; None         ; 10.216 ns  ; LED_R[0]$latch    ; LED_R[2]   ; switches[2] ;
; N/A   ; None         ; 10.209 ns  ; LED_R[0]$latch    ; LED_R[0]   ; switches[2] ;
; N/A   ; None         ; 10.108 ns  ; LED_R[0]$latch    ; LED_R[3]   ; switches[0] ;
; N/A   ; None         ; 10.107 ns  ; LED_R[0]$latch    ; LED_R[1]   ; switches[0] ;
; N/A   ; None         ; 10.106 ns  ; LED_R[0]$latch    ; LED_R[2]   ; switches[0] ;
; N/A   ; None         ; 10.099 ns  ; LED_R[0]$latch    ; LED_R[0]   ; switches[0] ;
; N/A   ; None         ; 10.041 ns  ; input_data_bus[7] ; Databus[7] ; lcdclk      ;
; N/A   ; None         ; 9.747 ns   ; input_data_bus[4] ; Databus[4] ; lcdclk      ;
; N/A   ; None         ; 9.533 ns   ; enable~reg0       ; enable     ; lcdclk      ;
+-------+--------------+------------+-------------------+------------+-------------+


+---------------------------------------------------------------------+
; tpd                                                                 ;
+-------+-------------------+-----------------+-------------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From        ; To      ;
+-------+-------------------+-----------------+-------------+---------+
; N/A   ; None              ; 16.436 ns       ; key[3]      ; LEDs[1] ;
; N/A   ; None              ; 16.381 ns       ; key[3]      ; LEDs[3] ;
; N/A   ; None              ; 16.150 ns       ; key[1]      ; LEDs[1] ;
; N/A   ; None              ; 16.150 ns       ; key[0]      ; LEDs[1] ;
; N/A   ; None              ; 16.114 ns       ; key1        ; LEDs[3] ;
; N/A   ; None              ; 16.095 ns       ; key[1]      ; LEDs[3] ;
; N/A   ; None              ; 16.095 ns       ; key[0]      ; LEDs[3] ;
; N/A   ; None              ; 15.941 ns       ; key[2]      ; LEDs[1] ;
; N/A   ; None              ; 15.886 ns       ; key[2]      ; LEDs[3] ;
; N/A   ; None              ; 15.808 ns       ; key[3]      ; LEDs[2] ;
; N/A   ; None              ; 15.631 ns       ; switches[1] ; LEDs[3] ;
; N/A   ; None              ; 15.613 ns       ; switches[2] ; LEDs[3] ;
; N/A   ; None              ; 15.522 ns       ; key[1]      ; LEDs[2] ;
; N/A   ; None              ; 15.522 ns       ; key[0]      ; LEDs[2] ;
; N/A   ; None              ; 15.433 ns       ; switches[1] ; LEDs[1] ;
; N/A   ; None              ; 15.408 ns       ; switches[2] ; LEDs[1] ;
; N/A   ; None              ; 15.313 ns       ; key[2]      ; LEDs[2] ;
; N/A   ; None              ; 14.906 ns       ; switches[0] ; LEDs[3] ;
; N/A   ; None              ; 14.818 ns       ; switches[0] ; LEDs[1] ;
; N/A   ; None              ; 14.768 ns       ; key[3]      ; LEDs[0] ;
; N/A   ; None              ; 14.759 ns       ; switches[1] ; LEDs[2] ;
; N/A   ; None              ; 14.734 ns       ; switches[2] ; LEDs[2] ;
; N/A   ; None              ; 14.556 ns       ; key1        ; LEDs[0] ;
; N/A   ; None              ; 14.522 ns       ; key[0]      ; LEDs[0] ;
; N/A   ; None              ; 14.516 ns       ; key[1]      ; LEDs[0] ;
; N/A   ; None              ; 14.441 ns       ; key1        ; LEDs[1] ;
; N/A   ; None              ; 14.309 ns       ; key[2]      ; LEDs[0] ;
; N/A   ; None              ; 14.190 ns       ; switches[0] ; LEDs[2] ;
; N/A   ; None              ; 14.073 ns       ; switches[1] ; LEDs[0] ;
; N/A   ; None              ; 14.055 ns       ; switches[2] ; LEDs[0] ;
; N/A   ; None              ; 13.772 ns       ; key1        ; LEDs[2] ;
; N/A   ; None              ; 13.395 ns       ; switches[0] ; LEDs[0] ;
+-------+-------------------+-----------------+-------------+---------+


+-------------------------------------------------------------------------------------------+
; th                                                                                        ;
+---------------+-------------+-----------+-------------+---------------------+-------------+
; Minimum Slack ; Required th ; Actual th ; From        ; To                  ; To Clock    ;
+---------------+-------------+-----------+-------------+---------------------+-------------+
; N/A           ; None        ; -3.958 ns ; switches[2] ; LED_R[0]$latch      ; key1        ;
; N/A           ; None        ; -4.349 ns ; rst         ; clk_400hz_enable    ; lcdclk      ;
; N/A           ; None        ; -4.524 ns ; switches[2] ; LED_R[0]$latch      ; switches[1] ;
; N/A           ; None        ; -4.536 ns ; switches[2] ; LED_R[0]$latch      ; switches[2] ;
; N/A           ; None        ; -4.646 ns ; switches[2] ; LED_R[0]$latch      ; switches[0] ;
; N/A           ; None        ; -4.823 ns ; switches[0] ; LED_R[0]$latch      ; key1        ;
; N/A           ; None        ; -5.007 ns ; switches[1] ; LED_R[0]$latch      ; key1        ;
; N/A           ; None        ; -5.151 ns ; switches[1] ; input_data_bus[2]   ; lcdclk      ;
; N/A           ; None        ; -5.242 ns ; switches[2] ; input_data_bus[3]   ; lcdclk      ;
; N/A           ; None        ; -5.314 ns ; key[2]      ; LED_R[0]$latch      ; key1        ;
; N/A           ; None        ; -5.376 ns ; switches[2] ; input_data_bus[2]   ; lcdclk      ;
; N/A           ; None        ; -5.382 ns ; switches[2] ; input_data_bus[1]   ; lcdclk      ;
; N/A           ; None        ; -5.389 ns ; switches[0] ; LED_R[0]$latch      ; switches[1] ;
; N/A           ; None        ; -5.401 ns ; switches[0] ; LED_R[0]$latch      ; switches[2] ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[11] ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[10] ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[4]  ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[5]  ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[9]  ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[8]  ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[7]  ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[6]  ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[1]  ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[0]  ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[3]  ; lcdclk      ;
; N/A           ; None        ; -5.404 ns ; rst         ; clk_count_400hz[2]  ; lcdclk      ;
; N/A           ; None        ; -5.472 ns ; switches[0] ; input_data_bus[3]   ; lcdclk      ;
; N/A           ; None        ; -5.511 ns ; switches[0] ; LED_R[0]$latch      ; switches[0] ;
; N/A           ; None        ; -5.521 ns ; key[1]      ; LED_R[0]$latch      ; key1        ;
; N/A           ; None        ; -5.527 ns ; key[0]      ; LED_R[0]$latch      ; key1        ;
; N/A           ; None        ; -5.533 ns ; switches[0] ; input_data_bus[1]   ; lcdclk      ;
; N/A           ; None        ; -5.542 ns ; switches[0] ; input_data_bus[4]   ; lcdclk      ;
; N/A           ; None        ; -5.561 ns ; switches[1] ; input_data_bus[4]   ; lcdclk      ;
; N/A           ; None        ; -5.573 ns ; switches[1] ; LED_R[0]$latch      ; switches[1] ;
; N/A           ; None        ; -5.585 ns ; switches[1] ; LED_R[0]$latch      ; switches[2] ;
; N/A           ; None        ; -5.598 ns ; switches[2] ; input_data_bus[0]   ; lcdclk      ;
; N/A           ; None        ; -5.669 ns ; switches[2] ; input_data_bus[4]   ; lcdclk      ;
; N/A           ; None        ; -5.695 ns ; switches[1] ; LED_R[0]$latch      ; switches[0] ;
; N/A           ; None        ; -5.762 ns ; switches[1] ; input_data_bus[0]   ; lcdclk      ;
; N/A           ; None        ; -5.773 ns ; key[3]      ; LED_R[0]$latch      ; key1        ;
; N/A           ; None        ; -5.849 ns ; switches[1] ; input_data_bus[1]   ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[12] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[22] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[23] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[20] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[21] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[18] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[19] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[16] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[17] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[15] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[14] ; lcdclk      ;
; N/A           ; None        ; -5.870 ns ; rst         ; clk_count_400hz[13] ; lcdclk      ;
; N/A           ; None        ; -5.880 ns ; key[2]      ; LED_R[0]$latch      ; switches[1] ;
; N/A           ; None        ; -5.891 ns ; key1        ; input_data_bus[1]   ; lcdclk      ;
; N/A           ; None        ; -5.892 ns ; key[2]      ; LED_R[0]$latch      ; switches[2] ;
; N/A           ; None        ; -5.907 ns ; switches[0] ; input_data_bus[0]   ; lcdclk      ;
; N/A           ; None        ; -6.002 ns ; key[2]      ; LED_R[0]$latch      ; switches[0] ;
; N/A           ; None        ; -6.008 ns ; rst         ; char_count[0]       ; lcdclk      ;
; N/A           ; None        ; -6.008 ns ; rst         ; char_count[3]       ; lcdclk      ;
; N/A           ; None        ; -6.008 ns ; rst         ; char_count[2]       ; lcdclk      ;
; N/A           ; None        ; -6.008 ns ; rst         ; char_count[1]       ; lcdclk      ;
; N/A           ; None        ; -6.008 ns ; rst         ; char_count[4]       ; lcdclk      ;
; N/A           ; None        ; -6.084 ns ; switches[0] ; input_data_bus[2]   ; lcdclk      ;
; N/A           ; None        ; -6.087 ns ; key[1]      ; LED_R[0]$latch      ; switches[1] ;
; N/A           ; None        ; -6.093 ns ; key[0]      ; LED_R[0]$latch      ; switches[1] ;
; N/A           ; None        ; -6.099 ns ; key[1]      ; LED_R[0]$latch      ; switches[2] ;
; N/A           ; None        ; -6.105 ns ; key[0]      ; LED_R[0]$latch      ; switches[2] ;
; N/A           ; None        ; -6.209 ns ; key[1]      ; LED_R[0]$latch      ; switches[0] ;
; N/A           ; None        ; -6.215 ns ; key[0]      ; LED_R[0]$latch      ; switches[0] ;
; N/A           ; None        ; -6.228 ns ; switches[1] ; input_data_bus[3]   ; lcdclk      ;
; N/A           ; None        ; -6.339 ns ; key[3]      ; LED_R[0]$latch      ; switches[1] ;
; N/A           ; None        ; -6.351 ns ; key[3]      ; LED_R[0]$latch      ; switches[2] ;
; N/A           ; None        ; -6.457 ns ; key1        ; input_data_bus[0]   ; lcdclk      ;
; N/A           ; None        ; -6.461 ns ; key[3]      ; LED_R[0]$latch      ; switches[0] ;
; N/A           ; None        ; -6.485 ns ; key[2]      ; input_data_bus[1]   ; lcdclk      ;
; N/A           ; None        ; -6.551 ns ; key1        ; input_data_bus[2]   ; lcdclk      ;
; N/A           ; None        ; -6.608 ns ; key1        ; input_data_bus[3]   ; lcdclk      ;
; N/A           ; None        ; -6.688 ns ; switches[2] ; input_data_bus[6]   ; lcdclk      ;
; N/A           ; None        ; -6.692 ns ; switches[0] ; input_data_bus[6]   ; lcdclk      ;
; N/A           ; None        ; -6.694 ns ; key[0]      ; input_data_bus[1]   ; lcdclk      ;
; N/A           ; None        ; -6.694 ns ; key[1]      ; input_data_bus[1]   ; lcdclk      ;
; N/A           ; None        ; -6.963 ns ; switches[2] ; input_data_bus[5]   ; lcdclk      ;
; N/A           ; None        ; -6.967 ns ; switches[0] ; input_data_bus[5]   ; lcdclk      ;
; N/A           ; None        ; -6.980 ns ; key[3]      ; input_data_bus[1]   ; lcdclk      ;
; N/A           ; None        ; -7.042 ns ; switches[1] ; input_data_bus[6]   ; lcdclk      ;
; N/A           ; None        ; -7.121 ns ; key[2]      ; input_data_bus[2]   ; lcdclk      ;
; N/A           ; None        ; -7.138 ns ; key1        ; input_data_bus[4]   ; lcdclk      ;
; N/A           ; None        ; -7.317 ns ; switches[1] ; input_data_bus[5]   ; lcdclk      ;
; N/A           ; None        ; -7.330 ns ; key[0]      ; input_data_bus[2]   ; lcdclk      ;
; N/A           ; None        ; -7.330 ns ; key[1]      ; input_data_bus[2]   ; lcdclk      ;
; N/A           ; None        ; -7.544 ns ; key1        ; input_data_bus[6]   ; lcdclk      ;
; N/A           ; None        ; -7.616 ns ; key[3]      ; input_data_bus[2]   ; lcdclk      ;
; N/A           ; None        ; -7.819 ns ; key1        ; input_data_bus[5]   ; lcdclk      ;
; N/A           ; None        ; -8.048 ns ; key[2]      ; input_data_bus[3]   ; lcdclk      ;
; N/A           ; None        ; -8.236 ns ; key[1]      ; input_data_bus[3]   ; lcdclk      ;
; N/A           ; None        ; -8.257 ns ; key[0]      ; input_data_bus[3]   ; lcdclk      ;
; N/A           ; None        ; -8.339 ns ; key[2]      ; input_data_bus[0]   ; lcdclk      ;
; N/A           ; None        ; -8.346 ns ; key[2]      ; input_data_bus[4]   ; lcdclk      ;
; N/A           ; None        ; -8.354 ns ; key[2]      ; input_data_bus[6]   ; lcdclk      ;
; N/A           ; None        ; -8.531 ns ; key[1]      ; input_data_bus[4]   ; lcdclk      ;
; N/A           ; None        ; -8.543 ns ; key[3]      ; input_data_bus[3]   ; lcdclk      ;
; N/A           ; None        ; -8.548 ns ; key[0]      ; input_data_bus[0]   ; lcdclk      ;
; N/A           ; None        ; -8.548 ns ; key[1]      ; input_data_bus[0]   ; lcdclk      ;
; N/A           ; None        ; -8.559 ns ; key[0]      ; input_data_bus[4]   ; lcdclk      ;
; N/A           ; None        ; -8.561 ns ; key[1]      ; input_data_bus[6]   ; lcdclk      ;
; N/A           ; None        ; -8.567 ns ; key[0]      ; input_data_bus[6]   ; lcdclk      ;
; N/A           ; None        ; -8.629 ns ; key[2]      ; input_data_bus[5]   ; lcdclk      ;
; N/A           ; None        ; -8.805 ns ; key[3]      ; input_data_bus[4]   ; lcdclk      ;
; N/A           ; None        ; -8.813 ns ; key[3]      ; input_data_bus[6]   ; lcdclk      ;
; N/A           ; None        ; -8.834 ns ; key[3]      ; input_data_bus[0]   ; lcdclk      ;
; N/A           ; None        ; -8.836 ns ; key[1]      ; input_data_bus[5]   ; lcdclk      ;
; N/A           ; None        ; -8.842 ns ; key[0]      ; input_data_bus[5]   ; lcdclk      ;
; N/A           ; None        ; -9.088 ns ; key[3]      ; input_data_bus[5]   ; lcdclk      ;
+---------------+-------------+-----------+-------------+---------------------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Dec 11 10:23:41 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off finalproject1 -c finalproject1 --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "LED_R[0]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "lcdclk" is an undefined clock
    Info: Assuming node "switches[0]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "key1" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "switches[2]" is a latch enable. Will not compute fmax for this pin.
    Info: Assuming node "switches[1]" is a latch enable. Will not compute fmax for this pin.
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Mux0~0" as buffer
Info: Clock "lcdclk" has Internal fmax of 203.92 MHz between source register "char_count[4]" and destination register "input_data_bus[0]" (period= 4.904 ns)
    Info: + Longest register to register delay is 4.702 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X53_Y16_N29; Fanout = 49; REG Node = 'char_count[4]'
        Info: 2: + IC(0.891 ns) + CELL(0.438 ns) = 1.329 ns; Loc. = LCCOMB_X54_Y17_N4; Fanout = 1; COMB Node = 'Mux5~1'
        Info: 3: + IC(0.249 ns) + CELL(0.416 ns) = 1.994 ns; Loc. = LCCOMB_X54_Y17_N14; Fanout = 2; COMB Node = 'next_char~7'
        Info: 4: + IC(0.411 ns) + CELL(0.242 ns) = 2.647 ns; Loc. = LCCOMB_X53_Y17_N0; Fanout = 1; COMB Node = 'next_char~10'
        Info: 5: + IC(0.463 ns) + CELL(0.437 ns) = 3.547 ns; Loc. = LCCOMB_X54_Y17_N12; Fanout = 1; COMB Node = 'Mux39~1'
        Info: 6: + IC(0.247 ns) + CELL(0.150 ns) = 3.944 ns; Loc. = LCCOMB_X54_Y17_N22; Fanout = 1; COMB Node = 'Selector8~20'
        Info: 7: + IC(0.254 ns) + CELL(0.420 ns) = 4.618 ns; Loc. = LCCOMB_X54_Y17_N8; Fanout = 1; COMB Node = 'Selector8~17'
        Info: 8: + IC(0.000 ns) + CELL(0.084 ns) = 4.702 ns; Loc. = LCFF_X54_Y17_N9; Fanout = 2; REG Node = 'input_data_bus[0]'
        Info: Total cell delay = 2.187 ns ( 46.51 % )
        Info: Total interconnect delay = 2.515 ns ( 53.49 % )
    Info: - Smallest clock skew is 0.012 ns
        Info: + Shortest clock path from clock "lcdclk" to destination register is 2.783 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 1; CLK Node = 'lcdclk'
            Info: 2: + IC(0.112 ns) + CELL(0.000 ns) = 1.071 ns; Loc. = CLKCTRL_G14; Fanout = 62; COMB Node = 'lcdclk~clkctrl'
            Info: 3: + IC(1.175 ns) + CELL(0.537 ns) = 2.783 ns; Loc. = LCFF_X54_Y17_N9; Fanout = 2; REG Node = 'input_data_bus[0]'
            Info: Total cell delay = 1.496 ns ( 53.75 % )
            Info: Total interconnect delay = 1.287 ns ( 46.25 % )
        Info: - Longest clock path from clock "lcdclk" to source register is 2.771 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 1; CLK Node = 'lcdclk'
            Info: 2: + IC(0.112 ns) + CELL(0.000 ns) = 1.071 ns; Loc. = CLKCTRL_G14; Fanout = 62; COMB Node = 'lcdclk~clkctrl'
            Info: 3: + IC(1.163 ns) + CELL(0.537 ns) = 2.771 ns; Loc. = LCFF_X53_Y16_N29; Fanout = 49; REG Node = 'char_count[4]'
            Info: Total cell delay = 1.496 ns ( 53.99 % )
            Info: Total interconnect delay = 1.275 ns ( 46.01 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "input_data_bus[0]" (data pin = "key[3]", clock pin = "lcdclk") is 10.424 ns
    Info: + Longest pin to register delay is 13.243 ns
        Info: 1: + IC(0.000 ns) + CELL(0.812 ns) = 0.812 ns; Loc. = PIN_L8; Fanout = 4; PIN Node = 'key[3]'
        Info: 2: + IC(6.893 ns) + CELL(0.398 ns) = 8.103 ns; Loc. = LCCOMB_X50_Y16_N12; Fanout = 5; COMB Node = 'Equal3~0'
        Info: 3: + IC(0.953 ns) + CELL(0.150 ns) = 9.206 ns; Loc. = LCCOMB_X53_Y15_N26; Fanout = 5; COMB Node = 'next_char~0'
        Info: 4: + IC(1.190 ns) + CELL(0.275 ns) = 10.671 ns; Loc. = LCCOMB_X53_Y16_N12; Fanout = 3; COMB Node = 'Selector8~9'
        Info: 5: + IC(0.270 ns) + CELL(0.150 ns) = 11.091 ns; Loc. = LCCOMB_X53_Y16_N6; Fanout = 2; COMB Node = 'Selector8~10'
        Info: 6: + IC(0.725 ns) + CELL(0.419 ns) = 12.235 ns; Loc. = LCCOMB_X54_Y17_N20; Fanout = 1; COMB Node = 'Selector8~14'
        Info: 7: + IC(0.258 ns) + CELL(0.271 ns) = 12.764 ns; Loc. = LCCOMB_X54_Y17_N6; Fanout = 1; COMB Node = 'Selector8~15'
        Info: 8: + IC(0.246 ns) + CELL(0.149 ns) = 13.159 ns; Loc. = LCCOMB_X54_Y17_N8; Fanout = 1; COMB Node = 'Selector8~17'
        Info: 9: + IC(0.000 ns) + CELL(0.084 ns) = 13.243 ns; Loc. = LCFF_X54_Y17_N9; Fanout = 2; REG Node = 'input_data_bus[0]'
        Info: Total cell delay = 2.708 ns ( 20.45 % )
        Info: Total interconnect delay = 10.535 ns ( 79.55 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "lcdclk" to destination register is 2.783 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 1; CLK Node = 'lcdclk'
        Info: 2: + IC(0.112 ns) + CELL(0.000 ns) = 1.071 ns; Loc. = CLKCTRL_G14; Fanout = 62; COMB Node = 'lcdclk~clkctrl'
        Info: 3: + IC(1.175 ns) + CELL(0.537 ns) = 2.783 ns; Loc. = LCFF_X54_Y17_N9; Fanout = 2; REG Node = 'input_data_bus[0]'
        Info: Total cell delay = 1.496 ns ( 53.75 % )
        Info: Total interconnect delay = 1.287 ns ( 46.25 % )
Info: tco from clock "lcdclk" to destination pin "Databus[0]" through register "input_data_bus[0]" is 11.573 ns
    Info: + Longest clock path from clock "lcdclk" to source register is 2.783 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 1; CLK Node = 'lcdclk'
        Info: 2: + IC(0.112 ns) + CELL(0.000 ns) = 1.071 ns; Loc. = CLKCTRL_G14; Fanout = 62; COMB Node = 'lcdclk~clkctrl'
        Info: 3: + IC(1.175 ns) + CELL(0.537 ns) = 2.783 ns; Loc. = LCFF_X54_Y17_N9; Fanout = 2; REG Node = 'input_data_bus[0]'
        Info: Total cell delay = 1.496 ns ( 53.75 % )
        Info: Total interconnect delay = 1.287 ns ( 46.25 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 8.540 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X54_Y17_N9; Fanout = 2; REG Node = 'input_data_bus[0]'
        Info: 2: + IC(5.868 ns) + CELL(2.672 ns) = 8.540 ns; Loc. = PIN_E1; Fanout = 0; PIN Node = 'Databus[0]'
        Info: Total cell delay = 2.672 ns ( 31.29 % )
        Info: Total interconnect delay = 5.868 ns ( 68.71 % )
Info: Longest tpd from source pin "key[3]" to destination pin "LEDs[1]" is 16.436 ns
    Info: 1: + IC(0.000 ns) + CELL(0.812 ns) = 0.812 ns; Loc. = PIN_L8; Fanout = 4; PIN Node = 'key[3]'
    Info: 2: + IC(6.895 ns) + CELL(0.436 ns) = 8.143 ns; Loc. = LCCOMB_X50_Y16_N24; Fanout = 10; COMB Node = 'Equal0~0'
    Info: 3: + IC(0.820 ns) + CELL(0.437 ns) = 9.400 ns; Loc. = LCCOMB_X51_Y12_N0; Fanout = 2; COMB Node = 'Mux42~1'
    Info: 4: + IC(0.996 ns) + CELL(0.420 ns) = 10.816 ns; Loc. = LCCOMB_X53_Y15_N12; Fanout = 1; COMB Node = 'Mux42~2'
    Info: 5: + IC(3.008 ns) + CELL(2.612 ns) = 16.436 ns; Loc. = PIN_W25; Fanout = 0; PIN Node = 'LEDs[1]'
    Info: Total cell delay = 4.717 ns ( 28.70 % )
    Info: Total interconnect delay = 11.719 ns ( 71.30 % )
Info: th for register "LED_R[0]$latch" (data pin = "switches[2]", clock pin = "key1") is -3.958 ns
    Info: + Longest clock path from clock "key1" to destination register is 4.190 ns
        Info: 1: + IC(0.000 ns) + CELL(0.822 ns) = 0.822 ns; Loc. = PIN_U9; Fanout = 33; CLK Node = 'key1'
        Info: 2: + IC(2.729 ns) + CELL(0.245 ns) = 3.796 ns; Loc. = LCCOMB_X51_Y12_N12; Fanout = 1; COMB Node = 'Mux0~0'
        Info: 3: + IC(0.244 ns) + CELL(0.150 ns) = 4.190 ns; Loc. = LCCOMB_X51_Y12_N24; Fanout = 4; REG Node = 'LED_R[0]$latch'
        Info: Total cell delay = 1.217 ns ( 29.05 % )
        Info: Total interconnect delay = 2.973 ns ( 70.95 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 8.148 ns
        Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_AB25; Fanout = 20; CLK Node = 'switches[2]'
        Info: 2: + IC(6.495 ns) + CELL(0.150 ns) = 7.477 ns; Loc. = LCCOMB_X51_Y12_N26; Fanout = 1; COMB Node = 'Mux44~3'
        Info: 3: + IC(0.252 ns) + CELL(0.419 ns) = 8.148 ns; Loc. = LCCOMB_X51_Y12_N24; Fanout = 4; REG Node = 'LED_R[0]$latch'
        Info: Total cell delay = 1.401 ns ( 17.19 % )
        Info: Total interconnect delay = 6.747 ns ( 82.81 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 248 megabytes
    Info: Processing ended: Mon Dec 11 10:23:42 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


