

================================================================
== Vitis HLS Report for 'test'
================================================================
* Date:           Fri May 10 15:21:35 2024

* Version:        2023.1.1 (Build 3869133 on Jun 15 2023)
* Project:        D2
* Solution:       comb_28 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.972 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       92|       92|  0.920 us|  0.920 us|   93|   93|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |                                          |                               |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
        |                 Instance                 |             Module            |   min   |   max   |    min    |    max    | min | max |   Type  |
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |grp_test_Pipeline_ARRAY_1_READ_fu_334     |test_Pipeline_ARRAY_1_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_ARRAY_2_READ_fu_357     |test_Pipeline_ARRAY_2_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_42_1_fu_380  |test_Pipeline_VITIS_LOOP_42_1  |        6|        6|  60.000 ns|  60.000 ns|    6|    6|       no|
        |grp_test_Pipeline_ARRAY_WRITE_fu_432      |test_Pipeline_ARRAY_WRITE      |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|   12546|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        4|   884|    6577|   37752|    0|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    1559|    -|
|Register         |        -|     -|    5471|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        4|   884|   12048|   51857|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       ~0|    35|       2|      18|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |                 Instance                 |             Module            | BRAM_18K| DSP |  FF  |  LUT  | URAM|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |control_s_axi_U                           |control_s_axi                  |        0|    0|   246|    424|    0|
    |mem_m_axi_U                               |mem_m_axi                      |        4|    0|   830|    694|    0|
    |mul_32ns_32ns_64_1_1_U389                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U390                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U391                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U392                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U393                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U394                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U395                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U396                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U397                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U398                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U399                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U400                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U401                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U402                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U403                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U404                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U405                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U406                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U407                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U408                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U409                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U410                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U411                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U412                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U413                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U414                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U415                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U416                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U417                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U418                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U419                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U420                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U421                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U422                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U423                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U424                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U425                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U426                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U427                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U428                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U429                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U430                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U431                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U432                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U433                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U434                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U435                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U436                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U437                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U438                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U439                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U440                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U441                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U442                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U443                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U444                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U445                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U446                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U447                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U448                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U449                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U450                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U451                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U452                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U453                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U454                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U455                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U456                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U457                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_33ns_32ns_64_1_1_U458                 |mul_33ns_32ns_64_1_1           |        0|    4|     0|     21|    0|
    |mul_33ns_32ns_64_1_1_U459                 |mul_33ns_32ns_64_1_1           |        0|    4|     0|     21|    0|
    |mul_33ns_32ns_64_1_1_U460                 |mul_33ns_32ns_64_1_1           |        0|    4|     0|     21|    0|
    |mul_33ns_32ns_64_1_1_U461                 |mul_33ns_32ns_64_1_1           |        0|    4|     0|     21|    0|
    |mul_33ns_32ns_64_1_1_U462                 |mul_33ns_32ns_64_1_1           |        0|    4|     0|     21|    0|
    |mul_33ns_32ns_64_1_1_U463                 |mul_33ns_32ns_64_1_1           |        0|    4|     0|     21|    0|
    |mul_33ns_32ns_64_1_1_U464                 |mul_33ns_32ns_64_1_1           |        0|    4|     0|     21|    0|
    |mul_33ns_32ns_64_1_1_U465                 |mul_33ns_32ns_64_1_1           |        0|    4|     0|     21|    0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_334     |test_Pipeline_ARRAY_1_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_357     |test_Pipeline_ARRAY_2_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_432      |test_Pipeline_ARRAY_WRITE      |        0|    0|    37|    139|    0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_380  |test_Pipeline_VITIS_LOOP_42_1  |        0|  576|  4416|  34799|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |Total                                     |                               |        4|  884|  6577|  37752|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+-----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+-----+------------+------------+
    |add_ln100_1_fu_1191_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln100_2_fu_1197_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln100_3_fu_1203_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln100_4_fu_1209_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln100_5_fu_1223_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln100_6_fu_1233_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln100_7_fu_1239_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln100_fu_1765_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln101_1_fu_1251_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_2_fu_1265_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_3_fu_1271_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_4_fu_1277_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_5_fu_1291_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_6_fu_1779_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln101_7_fu_1297_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_8_fu_1303_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_9_fu_1787_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln101_fu_1245_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln102_1_fu_1315_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_2_fu_1329_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_3_fu_1335_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_4_fu_1341_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_5_fu_1355_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_6_fu_1797_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln102_7_fu_1361_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln102_8_fu_1367_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln102_9_fu_1805_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln102_fu_1309_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln103_1_fu_2627_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_2_fu_2633_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_3_fu_2639_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_4_fu_2653_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_5_fu_3075_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_6_fu_2663_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln103_7_fu_3083_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln103_fu_2621_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln104_1_fu_2595_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_2_fu_2601_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_3_fu_2607_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_4_fu_3015_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_5_fu_3023_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln104_fu_2589_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln105_1_fu_2559_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_2_fu_2565_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_3_fu_2966_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_4_fu_2974_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln105_fu_2553_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln106_1_fu_2479_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln106_2_fu_2493_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln106_3_fu_2503_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln106_fu_2473_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln107_1_fu_1509_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln107_fu_1503_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln108_fu_1493_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln111_10_fu_1929_p2  |         +|   0|  0|   65|          65|          65|
    |add_ln111_11_fu_1959_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln111_12_fu_1939_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_13_fu_2049_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_14_fu_2059_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_15_fu_2069_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_16_fu_2075_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_17_fu_2085_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_18_fu_2095_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_19_fu_2838_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln111_1_fu_1848_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln111_20_fu_2105_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_21_fu_2151_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_22_fu_2161_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_23_fu_2171_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_24_fu_2877_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_25_fu_2911_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_26_fu_2892_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_27_fu_2197_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_28_fu_2947_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_29_fu_3227_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_2_fu_1445_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_30_fu_2957_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_31_fu_3273_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_32_fu_3321_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln111_33_fu_3369_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln111_34_fu_3450_p2  |         +|   0|  0|   44|          37|          37|
    |add_ln111_35_fu_1953_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln111_36_fu_3263_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_37_fu_3315_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln111_38_fu_3363_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln111_39_fu_2353_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln111_3_fu_1455_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_40_fu_2906_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln111_41_fu_1902_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_42_fu_2887_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_4_fu_1461_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_5_fu_1471_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_6_fu_1906_p2   |         +|   0|  0|   74|          67|          67|
    |add_ln111_7_fu_1477_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_8_fu_1487_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_9_fu_1923_p2   |         +|   0|  0|   65|          65|          65|
    |add_ln111_fu_1842_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln112_1_fu_2393_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln112_2_fu_2387_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln112_3_fu_2404_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln112_4_fu_2398_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln112_fu_3483_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln113_1_fu_2437_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln113_2_fu_2448_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln113_fu_2443_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln114_1_fu_2519_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_2_fu_2531_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln114_fu_2525_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln115_1_fu_2978_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_2_fu_2990_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_fu_2984_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln116_1_fu_3037_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_2_fu_3049_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln116_fu_3043_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln117_1_fu_3097_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln117_2_fu_3109_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln117_fu_3103_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln118_fu_2669_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln119_10_fu_2699_p2  |         +|   0|  0|   35|          28|          28|
    |add_ln119_11_fu_2704_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_12_fu_2710_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_13_fu_3517_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_1_fu_2675_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_2_fu_2680_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_3_fu_2716_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_4_fu_1519_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_5_fu_1525_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_6_fu_2686_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_7_fu_1531_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln119_8_fu_2691_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_9_fu_2695_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_fu_3153_p2     |         +|   0|  0|   44|          37|          37|
    |add_ln120_10_fu_2763_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln120_1_fu_3538_p2   |         +|   0|  0|   29|          29|          29|
    |add_ln120_2_fu_2769_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_3_fu_2722_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_4_fu_2728_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_5_fu_2734_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_6_fu_2740_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_7_fu_2746_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_8_fu_2752_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_9_fu_2757_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_fu_3532_p2     |         +|   0|  0|   29|          29|          29|
    |add_ln121_1_fu_2781_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_2_fu_3169_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_3_fu_3173_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_4_fu_3177_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_5_fu_3183_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_fu_2775_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln122_1_fu_3195_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_2_fu_3199_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_3_fu_3204_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_fu_2787_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln123_1_fu_3389_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln123_fu_3385_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln124_fu_3400_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln125_fu_3412_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln87_1_fu_1052_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln87_2_fu_1058_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln87_3_fu_1064_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln87_4_fu_1571_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln87_5_fu_1078_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln87_fu_1046_p2      |         +|   0|  0|   64|          64|          64|
    |add_ln95_10_fu_2347_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln95_11_fu_3349_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln95_1_fu_2283_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_2_fu_2289_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_3_fu_2303_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_4_fu_2309_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_5_fu_2315_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_6_fu_2321_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_7_fu_3341_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_8_fu_2335_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_9_fu_2341_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_fu_2277_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln96_10_fu_3301_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln96_1_fu_2213_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_2_fu_2227_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_3_fu_2233_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_4_fu_2239_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_5_fu_2245_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_6_fu_2259_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_7_fu_3293_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_8_fu_2265_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln96_9_fu_2271_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln96_fu_2207_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln97_1_fu_1602_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_2_fu_1616_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_3_fu_1622_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_4_fu_1628_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_5_fu_1642_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_6_fu_2809_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln97_7_fu_2805_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln97_8_fu_1648_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln97_9_fu_2817_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln97_fu_1596_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln98_1_fu_1665_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_2_fu_1671_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_3_fu_1677_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_4_fu_1691_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_5_fu_1701_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln98_fu_1659_p2      |         +|   0|  0|   64|          64|          64|
    |add_ln99_1_fu_1723_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln99_2_fu_1749_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln99_3_fu_1729_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln99_4_fu_1735_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln99_5_fu_2828_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln99_fu_1717_p2      |         +|   0|  0|   64|          64|          64|
    |arr_1_fu_2822_p2         |         +|   0|  0|   64|          64|          64|
    |arr_2_fu_1707_p2         |         +|   0|  0|   64|          64|          64|
    |arr_3_fu_1759_p2         |         +|   0|  0|   64|          64|          64|
    |arr_4_fu_1773_p2         |         +|   0|  0|   64|          64|          64|
    |arr_5_fu_1791_p2         |         +|   0|  0|   64|          64|          64|
    |arr_6_fu_1809_p2         |         +|   0|  0|   64|          64|          64|
    |arr_8_fu_1829_p2         |         +|   0|  0|   71|          64|          64|
    |arr_fu_1579_p2           |         +|   0|  0|   64|          64|          64|
    |out1_w_10_fu_3189_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_11_fu_3209_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_12_fu_3394_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_13_fu_3406_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_14_fu_3418_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_15_fu_3566_p2     |         +|   0|  0|   35|          28|          28|
    |out1_w_1_fu_3504_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_2_fu_2454_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_3_fu_2537_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_4_fu_2995_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_5_fu_3055_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_6_fu_3115_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_7_fu_3145_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_8_fu_3522_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_9_fu_3559_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_fu_3474_p2        |         +|   0|  0|   35|          28|          28|
    |tmp14_fu_1177_p2         |         +|   0|  0|   40|          33|          33|
    |tmp2_fu_1139_p2          |         +|   0|  0|   40|          33|          33|
    |tmp4_fu_1153_p2          |         +|   0|  0|   40|          33|          33|
    |tmp8_fu_1164_p2          |         +|   0|  0|   40|          33|          33|
    +-------------------------+----------+----+---+-----+------------+------------+
    |Total                    |          |   0|  0|12546|       11734|       11734|
    +-------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------+-----+-----------+-----+-----------+
    |      Name     | LUT | Input Size| Bits| Total Bits|
    +---------------+-----+-----------+-----+-----------+
    |ap_NS_fsm      |  155|         34|    1|         34|
    |grp_fu_455_p0  |   14|          3|   32|         96|
    |grp_fu_455_p1  |   14|          3|   32|         96|
    |grp_fu_459_p0  |   14|          3|   32|         96|
    |grp_fu_459_p1  |   14|          3|   32|         96|
    |grp_fu_463_p0  |   14|          3|   32|         96|
    |grp_fu_463_p1  |   14|          3|   32|         96|
    |grp_fu_467_p0  |   14|          3|   32|         96|
    |grp_fu_467_p1  |   14|          3|   32|         96|
    |grp_fu_471_p0  |   14|          3|   32|         96|
    |grp_fu_471_p1  |   14|          3|   32|         96|
    |grp_fu_475_p0  |   14|          3|   32|         96|
    |grp_fu_475_p1  |   14|          3|   32|         96|
    |grp_fu_479_p0  |   14|          3|   32|         96|
    |grp_fu_479_p1  |   14|          3|   32|         96|
    |grp_fu_483_p0  |   14|          3|   32|         96|
    |grp_fu_483_p1  |   14|          3|   32|         96|
    |grp_fu_487_p0  |   14|          3|   32|         96|
    |grp_fu_487_p1  |   14|          3|   32|         96|
    |grp_fu_491_p0  |   14|          3|   32|         96|
    |grp_fu_491_p1  |   14|          3|   32|         96|
    |grp_fu_495_p0  |   14|          3|   32|         96|
    |grp_fu_495_p1  |   14|          3|   32|         96|
    |grp_fu_499_p0  |   14|          3|   32|         96|
    |grp_fu_499_p1  |   14|          3|   32|         96|
    |grp_fu_503_p0  |   14|          3|   32|         96|
    |grp_fu_503_p1  |   14|          3|   32|         96|
    |grp_fu_507_p0  |   14|          3|   32|         96|
    |grp_fu_507_p1  |   14|          3|   32|         96|
    |grp_fu_511_p0  |   14|          3|   32|         96|
    |grp_fu_511_p1  |   14|          3|   32|         96|
    |grp_fu_515_p0  |   14|          3|   32|         96|
    |grp_fu_515_p1  |   14|          3|   32|         96|
    |grp_fu_519_p0  |   14|          3|   32|         96|
    |grp_fu_519_p1  |   14|          3|   32|         96|
    |grp_fu_523_p0  |   14|          3|   32|         96|
    |grp_fu_523_p1  |   14|          3|   32|         96|
    |grp_fu_527_p0  |   14|          3|   32|         96|
    |grp_fu_527_p1  |   14|          3|   32|         96|
    |grp_fu_531_p0  |   14|          3|   32|         96|
    |grp_fu_531_p1  |   14|          3|   32|         96|
    |grp_fu_535_p0  |   14|          3|   32|         96|
    |grp_fu_535_p1  |   14|          3|   32|         96|
    |grp_fu_539_p0  |   14|          3|   32|         96|
    |grp_fu_539_p1  |   14|          3|   32|         96|
    |grp_fu_543_p0  |   14|          3|   32|         96|
    |grp_fu_543_p1  |   14|          3|   32|         96|
    |grp_fu_547_p0  |   14|          3|   32|         96|
    |grp_fu_547_p1  |   14|          3|   32|         96|
    |grp_fu_551_p0  |   14|          3|   32|         96|
    |grp_fu_551_p1  |   14|          3|   32|         96|
    |grp_fu_555_p0  |   14|          3|   32|         96|
    |grp_fu_555_p1  |   14|          3|   32|         96|
    |grp_fu_559_p0  |   14|          3|   32|         96|
    |grp_fu_559_p1  |   14|          3|   32|         96|
    |grp_fu_563_p0  |   14|          3|   32|         96|
    |grp_fu_563_p1  |   14|          3|   32|         96|
    |grp_fu_567_p0  |   14|          3|   32|         96|
    |grp_fu_567_p1  |   14|          3|   32|         96|
    |grp_fu_571_p0  |   14|          3|   32|         96|
    |grp_fu_571_p1  |   14|          3|   32|         96|
    |grp_fu_575_p0  |   14|          3|   32|         96|
    |grp_fu_575_p1  |   14|          3|   32|         96|
    |grp_fu_579_p0  |   14|          3|   32|         96|
    |grp_fu_579_p1  |   14|          3|   32|         96|
    |grp_fu_583_p0  |   14|          3|   32|         96|
    |grp_fu_583_p1  |   14|          3|   32|         96|
    |grp_fu_587_p0  |   14|          3|   32|         96|
    |grp_fu_587_p1  |   14|          3|   32|         96|
    |grp_fu_591_p0  |   14|          3|   32|         96|
    |grp_fu_591_p1  |   14|          3|   32|         96|
    |grp_fu_595_p0  |   14|          3|   32|         96|
    |grp_fu_595_p1  |   14|          3|   32|         96|
    |grp_fu_599_p0  |   14|          3|   32|         96|
    |grp_fu_599_p1  |   14|          3|   32|         96|
    |grp_fu_603_p0  |   14|          3|   32|         96|
    |grp_fu_603_p1  |   14|          3|   32|         96|
    |grp_fu_607_p0  |   14|          3|   32|         96|
    |grp_fu_607_p1  |   14|          3|   32|         96|
    |grp_fu_611_p0  |   14|          3|   32|         96|
    |grp_fu_611_p1  |   14|          3|   32|         96|
    |grp_fu_615_p0  |   14|          3|   32|         96|
    |grp_fu_615_p1  |   14|          3|   32|         96|
    |grp_fu_619_p0  |   14|          3|   32|         96|
    |grp_fu_619_p1  |   14|          3|   32|         96|
    |grp_fu_623_p0  |   14|          3|   32|         96|
    |grp_fu_623_p1  |   14|          3|   32|         96|
    |grp_fu_627_p0  |   14|          3|   32|         96|
    |grp_fu_627_p1  |   14|          3|   32|         96|
    |mem_ARADDR     |   26|          5|   64|        320|
    |mem_ARLEN      |   20|          4|   32|        128|
    |mem_ARVALID    |   20|          4|    1|          4|
    |mem_AWADDR     |   14|          3|   64|        192|
    |mem_AWLEN      |   14|          3|   32|         96|
    |mem_AWVALID    |   14|          3|    1|          3|
    |mem_BREADY     |   14|          3|    1|          3|
    |mem_RREADY     |   14|          3|    1|          3|
    |mem_WVALID     |    9|          2|    1|          2|
    |mem_blk_n_AR   |    9|          2|    1|          2|
    |mem_blk_n_AW   |    9|          2|    1|          2|
    |mem_blk_n_B    |    9|          2|    1|          2|
    +---------------+-----+-----------+-----+-----------+
    |Total          | 1559|        334| 3017|       9239|
    +---------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------+----+----+-----+-----------+
    |                          Name                         | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------+----+----+-----+-----------+
    |add_ln100_2_reg_4260                                   |  64|   0|   64|          0|
    |add_ln100_5_reg_4265                                   |  64|   0|   64|          0|
    |add_ln100_7_reg_4270                                   |  28|   0|   28|          0|
    |add_ln101_2_reg_4275                                   |  64|   0|   64|          0|
    |add_ln101_5_reg_4280                                   |  64|   0|   64|          0|
    |add_ln101_7_reg_4285                                   |  28|   0|   28|          0|
    |add_ln101_8_reg_4290                                   |  28|   0|   28|          0|
    |add_ln102_2_reg_4295                                   |  64|   0|   64|          0|
    |add_ln102_5_reg_4300                                   |  64|   0|   64|          0|
    |add_ln102_7_reg_4305                                   |  28|   0|   28|          0|
    |add_ln102_8_reg_4310                                   |  28|   0|   28|          0|
    |add_ln103_1_reg_4620                                   |  64|   0|   64|          0|
    |add_ln103_4_reg_4625                                   |  64|   0|   64|          0|
    |add_ln103_6_reg_4635                                   |  28|   0|   28|          0|
    |add_ln104_1_reg_4600                                   |  64|   0|   64|          0|
    |add_ln104_3_reg_4605                                   |  64|   0|   64|          0|
    |add_ln105_2_reg_4580                                   |  64|   0|   64|          0|
    |add_ln105_reg_4575                                     |  64|   0|   64|          0|
    |add_ln107_1_reg_4367                                   |  64|   0|   64|          0|
    |add_ln108_reg_4357                                     |  64|   0|   64|          0|
    |add_ln111_15_reg_4453                                  |  66|   0|   66|          0|
    |add_ln111_1_reg_4447                                   |  28|   0|   28|          0|
    |add_ln111_20_reg_4458                                  |  67|   0|   67|          0|
    |add_ln111_22_reg_4468                                  |  66|   0|   66|          0|
    |add_ln111_23_reg_4478                                  |  65|   0|   65|          0|
    |add_ln111_27_reg_4494                                  |  65|   0|   65|          0|
    |add_ln111_30_reg_4687                                  |  66|   0|   66|          0|
    |add_ln111_39_reg_4549                                  |  28|   0|   28|          0|
    |add_ln111_3_reg_4340                                   |  66|   0|   66|          0|
    |add_ln111_5_reg_4346                                   |  66|   0|   66|          0|
    |add_ln111_8_reg_4352                                   |  66|   0|   66|          0|
    |add_ln112_3_reg_4555                                   |  28|   0|   28|          0|
    |add_ln118_reg_4640                                     |  28|   0|   28|          0|
    |add_ln119_3_reg_4646                                   |  28|   0|   28|          0|
    |add_ln119_5_reg_4377                                   |  28|   0|   28|          0|
    |add_ln119_7_reg_4382                                   |  28|   0|   28|          0|
    |add_ln120_2_reg_4652                                   |  28|   0|   28|          0|
    |add_ln121_1_reg_4662                                   |  28|   0|   28|          0|
    |add_ln121_reg_4657                                     |  28|   0|   28|          0|
    |add_ln122_reg_4667                                     |  28|   0|   28|          0|
    |add_ln87_1_reg_4110                                    |  64|   0|   64|          0|
    |add_ln87_3_reg_4115                                    |  64|   0|   64|          0|
    |add_ln87_5_reg_4120                                    |  28|   0|   28|          0|
    |add_ln95_10_reg_4544                                   |  28|   0|   28|          0|
    |add_ln95_3_reg_4529                                    |  64|   0|   64|          0|
    |add_ln95_8_reg_4534                                    |  64|   0|   64|          0|
    |add_ln95_9_reg_4539                                    |  28|   0|   28|          0|
    |add_ln96_2_reg_4509                                    |  64|   0|   64|          0|
    |add_ln96_6_reg_4514                                    |  64|   0|   64|          0|
    |add_ln96_8_reg_4519                                    |  28|   0|   28|          0|
    |add_ln96_9_reg_4524                                    |  28|   0|   28|          0|
    |add_ln97_2_reg_4397                                    |  64|   0|   64|          0|
    |add_ln97_5_reg_4402                                    |  64|   0|   64|          0|
    |add_ln97_8_reg_4407                                    |  28|   0|   28|          0|
    |add_ln97_9_reg_4677                                    |  28|   0|   28|          0|
    |add_ln98_5_reg_4417                                    |  28|   0|   28|          0|
    |ap_CS_fsm                                              |  33|   0|   33|          0|
    |arr_1_reg_4682                                         |  64|   0|   64|          0|
    |arr_2_reg_4422                                         |  64|   0|   64|          0|
    |arr_3_reg_4442                                         |  64|   0|   64|          0|
    |conv60_reg_3980                                        |  32|   0|   64|         32|
    |grp_test_Pipeline_ARRAY_1_READ_fu_334_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_357_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_432_ap_start_reg      |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_380_ap_start_reg  |   1|   0|    1|          0|
    |lshr_ln4_reg_4570                                      |  36|   0|   36|          0|
    |mul_ln109_reg_4315                                     |  64|   0|   64|          0|
    |mul_ln111_21_reg_4484                                  |  64|   0|   64|          0|
    |mul_ln111_24_reg_4499                                  |  64|   0|   64|          0|
    |out1_w_10_reg_4718                                     |  28|   0|   28|          0|
    |out1_w_11_reg_4723                                     |  28|   0|   28|          0|
    |out1_w_12_reg_4733                                     |  28|   0|   28|          0|
    |out1_w_13_reg_4738                                     |  28|   0|   28|          0|
    |out1_w_14_reg_4743                                     |  28|   0|   28|          0|
    |out1_w_15_reg_4778                                     |  28|   0|   28|          0|
    |out1_w_1_reg_4763                                      |  29|   0|   29|          0|
    |out1_w_2_reg_4560                                      |  28|   0|   28|          0|
    |out1_w_3_reg_4565                                      |  28|   0|   28|          0|
    |out1_w_4_reg_4692                                      |  28|   0|   28|          0|
    |out1_w_5_reg_4697                                      |  28|   0|   28|          0|
    |out1_w_6_reg_4702                                      |  28|   0|   28|          0|
    |out1_w_7_reg_4707                                      |  28|   0|   28|          0|
    |out1_w_8_reg_4768                                      |  28|   0|   28|          0|
    |out1_w_9_reg_4773                                      |  29|   0|   29|          0|
    |out1_w_reg_4758                                        |  28|   0|   28|          0|
    |tmp14_reg_4247                                         |  33|   0|   33|          0|
    |tmp2_reg_4202                                          |  33|   0|   33|          0|
    |tmp4_reg_4217                                          |  33|   0|   33|          0|
    |tmp8_reg_4233                                          |  33|   0|   33|          0|
    |tmp_137_reg_4712                                       |   9|   0|    9|          0|
    |trunc_ln103_2_reg_4630                                 |  28|   0|   28|          0|
    |trunc_ln104_1_reg_4615                                 |  28|   0|   28|          0|
    |trunc_ln104_reg_4610                                   |  28|   0|   28|          0|
    |trunc_ln105_1_reg_4590                                 |  28|   0|   28|          0|
    |trunc_ln105_reg_4585                                   |  28|   0|   28|          0|
    |trunc_ln107_1_reg_4372                                 |  28|   0|   28|          0|
    |trunc_ln108_1_reg_4362                                 |  28|   0|   28|          0|
    |trunc_ln111_31_reg_4463                                |  28|   0|   28|          0|
    |trunc_ln111_34_reg_4473                                |  56|   0|   56|          0|
    |trunc_ln111_37_reg_4728                                |  36|   0|   36|          0|
    |trunc_ln111_3_reg_4320                                 |  28|   0|   28|          0|
    |trunc_ln111_41_reg_4489                                |  28|   0|   28|          0|
    |trunc_ln111_43_reg_4504                                |  28|   0|   28|          0|
    |trunc_ln111_5_reg_4325                                 |  28|   0|   28|          0|
    |trunc_ln111_6_reg_4330                                 |  28|   0|   28|          0|
    |trunc_ln111_7_reg_4335                                 |  28|   0|   28|          0|
    |trunc_ln130_1_reg_3871                                 |  62|   0|   62|          0|
    |trunc_ln24_1_reg_3859                                  |  62|   0|   62|          0|
    |trunc_ln31_1_reg_3865                                  |  62|   0|   62|          0|
    |trunc_ln3_reg_4595                                     |  28|   0|   28|          0|
    |trunc_ln7_reg_4748                                     |  28|   0|   28|          0|
    |trunc_ln97_1_reg_4392                                  |  28|   0|   28|          0|
    |trunc_ln97_4_reg_4672                                  |  28|   0|   28|          0|
    |trunc_ln97_reg_4387                                    |  28|   0|   28|          0|
    |trunc_ln98_2_reg_4412                                  |  28|   0|   28|          0|
    |trunc_ln99_1_reg_4432                                  |  28|   0|   28|          0|
    |trunc_ln99_2_reg_4437                                  |  28|   0|   28|          0|
    |trunc_ln99_reg_4427                                    |  28|   0|   28|          0|
    |zext_ln100_reg_4252                                    |  32|   0|   64|         32|
    |zext_ln86_1_reg_3985                                   |  32|   0|   64|         32|
    |zext_ln87_10_reg_4096                                  |  32|   0|   64|         32|
    |zext_ln87_1_reg_4005                                   |  32|   0|   64|         32|
    |zext_ln87_2_reg_4011                                   |  32|   0|   64|         32|
    |zext_ln87_3_reg_4017                                   |  32|   0|   64|         32|
    |zext_ln87_4_reg_4024                                   |  32|   0|   64|         32|
    |zext_ln87_5_reg_4032                                   |  32|   0|   64|         32|
    |zext_ln87_6_reg_4041                                   |  32|   0|   64|         32|
    |zext_ln87_7_reg_4053                                   |  32|   0|   64|         32|
    |zext_ln87_8_reg_4067                                   |  32|   0|   64|         32|
    |zext_ln87_9_reg_4082                                   |  32|   0|   64|         32|
    |zext_ln87_reg_3994                                     |  32|   0|   64|         32|
    |zext_ln95_1_reg_4134                                   |  32|   0|   64|         32|
    |zext_ln95_2_reg_4143                                   |  32|   0|   64|         32|
    |zext_ln95_3_reg_4157                                   |  32|   0|   64|         32|
    |zext_ln95_4_reg_4166                                   |  32|   0|   64|         32|
    |zext_ln95_5_reg_4173                                   |  32|   0|   64|         32|
    |zext_ln95_6_reg_4183                                   |  32|   0|   64|         32|
    |zext_ln95_reg_4125                                     |  32|   0|   64|         32|
    |zext_ln96_reg_4193                                     |  32|   0|   64|         32|
    |zext_ln97_reg_4207                                     |  32|   0|   64|         32|
    |zext_ln98_reg_4222                                     |  32|   0|   64|         32|
    |zext_ln99_reg_4238                                     |  32|   0|   64|         32|
    +-------------------------------------------------------+----+----+-----+-----------+
    |Total                                                  |5471|   0| 6271|        800|
    +-------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|          test|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|          test|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|          test|  return value|
|m_axi_mem_AWVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_AWID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_AWSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WVALID       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WREADY       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WDATA        |  out|   32|       m_axi|           mem|       pointer|
|m_axi_mem_WSTRB        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_WLAST        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WID          |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WUSER        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_ARID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_ARSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RDATA        |   in|   32|       m_axi|           mem|       pointer|
|m_axi_mem_RLAST        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RUSER        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BUSER        |   in|    1|       m_axi|           mem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

