Timing Analyzer report for tamagotchi_1
Wed Aug 28 04:49:22 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; tamagotchi_1                                           ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-12        ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 199.16 MHz ; 199.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.021 ; -147.403           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -83.298                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                        ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.021 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.932      ;
; -4.021 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.932      ;
; -4.021 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.932      ;
; -4.021 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.932      ;
; -4.021 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.932      ;
; -4.021 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.932      ;
; -4.021 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.932      ;
; -4.009 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.920      ;
; -4.009 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.920      ;
; -4.009 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.920      ;
; -4.009 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.920      ;
; -4.009 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.920      ;
; -4.009 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.920      ;
; -4.009 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.920      ;
; -3.937 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.848      ;
; -3.937 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.848      ;
; -3.937 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.848      ;
; -3.937 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.848      ;
; -3.937 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.848      ;
; -3.937 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.848      ;
; -3.937 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.848      ;
; -3.923 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.834      ;
; -3.911 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.822      ;
; -3.879 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.790      ;
; -3.879 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.790      ;
; -3.879 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.790      ;
; -3.879 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.790      ;
; -3.879 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.790      ;
; -3.879 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.790      ;
; -3.879 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.790      ;
; -3.839 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.750      ;
; -3.839 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.750      ;
; -3.839 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.750      ;
; -3.839 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.750      ;
; -3.839 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.750      ;
; -3.839 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.750      ;
; -3.839 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.750      ;
; -3.839 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.750      ;
; -3.812 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.723      ;
; -3.812 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.723      ;
; -3.812 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.723      ;
; -3.812 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.723      ;
; -3.812 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.723      ;
; -3.812 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.723      ;
; -3.812 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.723      ;
; -3.781 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.692      ;
; -3.741 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.652      ;
; -3.738 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.649      ;
; -3.738 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.649      ;
; -3.738 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.649      ;
; -3.738 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.649      ;
; -3.738 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.649      ;
; -3.738 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.649      ;
; -3.738 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.649      ;
; -3.737 ; spi_master:spi|clk_count[8]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.089     ; 4.649      ;
; -3.737 ; spi_master:spi|clk_count[8]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.089     ; 4.649      ;
; -3.725 ; spi_master:spi|clk_count[1]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.089     ; 4.637      ;
; -3.725 ; spi_master:spi|clk_count[1]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.089     ; 4.637      ;
; -3.721 ; spi_master:spi|clk_count[8]  ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.090     ; 4.632      ;
; -3.714 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.625      ;
; -3.709 ; spi_master:spi|clk_count[1]  ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.090     ; 4.620      ;
; -3.653 ; spi_master:spi|clk_count[0]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.089     ; 4.565      ;
; -3.653 ; spi_master:spi|clk_count[0]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.089     ; 4.565      ;
; -3.640 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.551      ;
; -3.637 ; spi_master:spi|clk_count[0]  ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.090     ; 4.548      ;
; -3.636 ; spi_master:spi|clk_count[8]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.090     ; 4.547      ;
; -3.624 ; spi_master:spi|clk_count[1]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.090     ; 4.535      ;
; -3.599 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.510      ;
; -3.599 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.510      ;
; -3.599 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.510      ;
; -3.599 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.510      ;
; -3.599 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.510      ;
; -3.599 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.510      ;
; -3.599 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.510      ;
; -3.595 ; spi_master:spi|clk_count[3]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.089     ; 4.507      ;
; -3.595 ; spi_master:spi|clk_count[3]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.089     ; 4.507      ;
; -3.579 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.490      ;
; -3.579 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.490      ;
; -3.579 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.490      ;
; -3.579 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.490      ;
; -3.579 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.490      ;
; -3.579 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.490      ;
; -3.579 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.490      ;
; -3.579 ; spi_master:spi|clk_count[3]  ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.090     ; 4.490      ;
; -3.573 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.484      ;
; -3.573 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.484      ;
; -3.573 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.484      ;
; -3.573 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.484      ;
; -3.573 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.484      ;
; -3.573 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.484      ;
; -3.573 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.484      ;
; -3.563 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.474      ;
; -3.563 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.474      ;
; -3.563 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.474      ;
; -3.563 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.474      ;
; -3.563 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.474      ;
; -3.563 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.474      ;
; -3.563 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.474      ;
; -3.555 ; spi_master:spi|clk_count[12] ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.089     ; 4.467      ;
; -3.555 ; spi_master:spi|clk_count[12] ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.089     ; 4.467      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; spi_master:spi|cs            ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sendByte                     ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_send.00000000011       ; state_send.00000000011       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_send.00000000010       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; mem_index[3]                 ; mem_index[3]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_index[1]                 ; mem_index[1]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_index[0]                 ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_index[2]                 ; mem_index[2]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_index[4]                 ; mem_index[4]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_index[5]                 ; mem_index[5]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.501 ; state_send.00000000011       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.604 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.897      ;
; 0.604 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.897      ;
; 0.605 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.898      ;
; 0.606 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.899      ;
; 0.606 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.899      ;
; 0.606 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.899      ;
; 0.607 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.900      ;
; 0.642 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.713 ; state_send.00000000001       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.006      ;
; 0.741 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.762 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.786 ; state_send.00000000000       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.079      ;
; 0.823 ; state_send.00000000001       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.116      ;
; 0.829 ; data_in[0]                   ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.098      ;
; 0.866 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.159      ;
; 0.902 ; state_send.00000000000       ; state_send.00000000001       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.195      ;
; 0.908 ; spi_master:spi|active        ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.201      ;
; 0.917 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.210      ;
; 1.075 ; start                        ; spi_master:spi|busy          ; clk          ; clk         ; -0.500       ; 0.028      ; 0.835      ;
; 1.079 ; data_in[7]                   ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.348      ;
; 1.080 ; data_in[2]                   ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.349      ;
; 1.084 ; spi_master:spi|active        ; spi_master:spi|busy          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.378      ;
; 1.085 ; data_in[3]                   ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.354      ;
; 1.093 ; data_in[1]                   ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.362      ;
; 1.117 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.120 ; mem_index[1]                 ; data_in[0]                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.430      ;
; 1.122 ; mem_index[1]                 ; data_in[5]                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.432      ;
; 1.124 ; mem_index[1]                 ; data_in[6]                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.434      ;
; 1.125 ; mem_index[1]                 ; data_in[7]                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.435      ;
; 1.125 ; mem_index[1]                 ; data_in[4]                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.435      ;
; 1.125 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; data_in[4]                   ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.405      ;
; 1.136 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.143 ; data_in[5]                   ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.412      ;
; 1.182 ; state_send.00000000010       ; mem_index[3]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.476      ;
; 1.183 ; mem_index[2]                 ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.493      ;
; 1.188 ; state_send.00000000010       ; mem_index[1]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.482      ;
; 1.196 ; spi_master:spi|busy          ; start                        ; clk          ; clk         ; -0.500       ; 0.134      ; 1.062      ;
; 1.212 ; mem_index[5]                 ; mem_index[2]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.504      ;
; 1.214 ; mem_index[5]                 ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.217 ; spi_master:spi|avail         ; start                        ; clk          ; clk         ; -0.500       ; 0.134      ; 1.083      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.48 MHz ; 210.48 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.751 ; -135.862          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -83.298                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.751 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.673      ;
; -3.751 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.673      ;
; -3.751 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.673      ;
; -3.751 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.673      ;
; -3.751 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.673      ;
; -3.751 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.673      ;
; -3.751 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.673      ;
; -3.748 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.670      ;
; -3.748 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.670      ;
; -3.748 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.670      ;
; -3.748 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.670      ;
; -3.748 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.670      ;
; -3.748 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.670      ;
; -3.748 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.670      ;
; -3.661 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.583      ;
; -3.660 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.582      ;
; -3.660 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.582      ;
; -3.660 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.582      ;
; -3.660 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.582      ;
; -3.660 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.582      ;
; -3.660 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.582      ;
; -3.660 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.582      ;
; -3.658 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.580      ;
; -3.607 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.529      ;
; -3.607 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.529      ;
; -3.607 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.529      ;
; -3.607 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.529      ;
; -3.607 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.529      ;
; -3.607 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.529      ;
; -3.607 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.529      ;
; -3.599 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.521      ;
; -3.599 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.521      ;
; -3.599 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.521      ;
; -3.599 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.521      ;
; -3.599 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.521      ;
; -3.599 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.521      ;
; -3.599 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.521      ;
; -3.570 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.492      ;
; -3.546 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.468      ;
; -3.546 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.468      ;
; -3.546 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.468      ;
; -3.546 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.468      ;
; -3.546 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.468      ;
; -3.546 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.468      ;
; -3.546 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.468      ;
; -3.517 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.439      ;
; -3.514 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.436      ;
; -3.514 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.436      ;
; -3.514 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.436      ;
; -3.514 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.436      ;
; -3.514 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.436      ;
; -3.514 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.436      ;
; -3.514 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.436      ;
; -3.509 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.431      ;
; -3.470 ; spi_master:spi|clk_count[8]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.078     ; 4.394      ;
; -3.470 ; spi_master:spi|clk_count[8]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.078     ; 4.394      ;
; -3.467 ; spi_master:spi|clk_count[1]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.078     ; 4.391      ;
; -3.467 ; spi_master:spi|clk_count[1]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.078     ; 4.391      ;
; -3.456 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.378      ;
; -3.424 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.346      ;
; -3.409 ; spi_master:spi|clk_count[8]  ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.331      ;
; -3.406 ; spi_master:spi|clk_count[1]  ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.328      ;
; -3.379 ; spi_master:spi|clk_count[0]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.078     ; 4.303      ;
; -3.379 ; spi_master:spi|clk_count[0]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.078     ; 4.303      ;
; -3.352 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.274      ;
; -3.352 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.274      ;
; -3.352 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.274      ;
; -3.352 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.274      ;
; -3.352 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.274      ;
; -3.352 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.274      ;
; -3.352 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.274      ;
; -3.342 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.264      ;
; -3.342 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.264      ;
; -3.342 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.264      ;
; -3.342 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.264      ;
; -3.342 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.264      ;
; -3.342 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.264      ;
; -3.342 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.264      ;
; -3.334 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.256      ;
; -3.334 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.256      ;
; -3.334 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.256      ;
; -3.334 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.256      ;
; -3.334 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.256      ;
; -3.334 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.256      ;
; -3.334 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.256      ;
; -3.326 ; spi_master:spi|clk_count[12] ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.078     ; 4.250      ;
; -3.326 ; spi_master:spi|clk_count[12] ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.078     ; 4.250      ;
; -3.320 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.242      ;
; -3.320 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.242      ;
; -3.320 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.242      ;
; -3.320 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.242      ;
; -3.320 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.242      ;
; -3.320 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.242      ;
; -3.320 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.242      ;
; -3.318 ; spi_master:spi|clk_count[8]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.240      ;
; -3.318 ; spi_master:spi|clk_count[3]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.078     ; 4.242      ;
; -3.318 ; spi_master:spi|clk_count[3]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.078     ; 4.242      ;
; -3.318 ; spi_master:spi|clk_count[0]  ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.240      ;
; -3.315 ; spi_master:spi|clk_count[1]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.237      ;
; -3.265 ; spi_master:spi|clk_count[6]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.078     ; 4.189      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; spi_master:spi|cs            ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sendByte                     ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_send.00000000011       ; state_send.00000000011       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_send.00000000010       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_index[3]                 ; mem_index[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_index[1]                 ; mem_index[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_index[0]                 ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_index[2]                 ; mem_index[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_index[4]                 ; mem_index[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_index[5]                 ; mem_index[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.404 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.471 ; state_send.00000000011       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.559 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.560 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.560 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.561 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.561 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.562 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.563 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.599 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.635 ; state_send.00000000001       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.902      ;
; 0.689 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.705 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.733 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.734 ; state_send.00000000000       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.746 ; data_in[0]                   ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.991      ;
; 0.764 ; state_send.00000000001       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.031      ;
; 0.802 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.069      ;
; 0.827 ; state_send.00000000000       ; state_send.00000000001       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.094      ;
; 0.837 ; spi_master:spi|active        ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.104      ;
; 0.850 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.117      ;
; 0.968 ; spi_master:spi|active        ; spi_master:spi|busy          ; clk          ; clk         ; 0.000        ; 0.074      ; 1.237      ;
; 0.996 ; mem_index[1]                 ; data_in[0]                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.280      ;
; 0.998 ; mem_index[1]                 ; data_in[5]                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.282      ;
; 1.000 ; mem_index[1]                 ; data_in[6]                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.284      ;
; 1.001 ; mem_index[1]                 ; data_in[7]                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.285      ;
; 1.001 ; mem_index[1]                 ; data_in[4]                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.285      ;
; 1.004 ; data_in[1]                   ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.249      ;
; 1.004 ; data_in[3]                   ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.249      ;
; 1.013 ; data_in[2]                   ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.258      ;
; 1.013 ; start                        ; spi_master:spi|busy          ; clk          ; clk         ; -0.500       ; 0.045      ; 0.773      ;
; 1.017 ; data_in[7]                   ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.262      ;
; 1.026 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.034 ; data_in[4]                   ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.279      ;
; 1.039 ; data_in[5]                   ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.284      ;
; 1.041 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.052 ; mem_index[2]                 ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.336      ;
; 1.060 ; state_send.00000000010       ; mem_index[3]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.326      ;
; 1.068 ; state_send.00000000010       ; mem_index[1]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.334      ;
; 1.119 ; mem_index[5]                 ; mem_index[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.386      ;
; 1.120 ; mem_index[5]                 ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.387      ;
; 1.120 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.126 ; -32.989           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.185 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -60.570                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.126 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.069      ;
; -1.126 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.069      ;
; -1.102 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.045      ;
; -1.102 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.045      ;
; -1.102 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.045      ;
; -1.102 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.045      ;
; -1.102 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.045      ;
; -1.102 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.045      ;
; -1.102 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.045      ;
; -1.096 ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.039      ;
; -1.091 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.034      ;
; -1.091 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.034      ;
; -1.091 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.034      ;
; -1.091 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.034      ;
; -1.091 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.034      ;
; -1.091 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.034      ;
; -1.091 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.034      ;
; -1.086 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.029      ;
; -1.086 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.029      ;
; -1.086 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.029      ;
; -1.086 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.029      ;
; -1.086 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.029      ;
; -1.086 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.029      ;
; -1.086 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.029      ;
; -1.072 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.015      ;
; -1.070 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.013      ;
; -1.070 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.013      ;
; -1.070 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.013      ;
; -1.070 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.013      ;
; -1.070 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.013      ;
; -1.070 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.013      ;
; -1.070 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.013      ;
; -1.061 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.004      ;
; -1.056 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.999      ;
; -1.040 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.983      ;
; -1.039 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.982      ;
; -1.039 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.982      ;
; -1.039 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.982      ;
; -1.039 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.982      ;
; -1.039 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.982      ;
; -1.039 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.982      ;
; -1.039 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.982      ;
; -1.032 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.975      ;
; -1.032 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.975      ;
; -1.032 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.975      ;
; -1.032 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.975      ;
; -1.032 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.975      ;
; -1.032 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.975      ;
; -1.032 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.975      ;
; -1.009 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.952      ;
; -1.002 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.945      ;
; -1.000 ; spi_master:spi|clk_count[8]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.945      ;
; -1.000 ; spi_master:spi|clk_count[8]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.945      ;
; -1.000 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.943      ;
; -1.000 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.943      ;
; -1.000 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.943      ;
; -1.000 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.943      ;
; -1.000 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.943      ;
; -1.000 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.943      ;
; -1.000 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.943      ;
; -0.976 ; spi_master:spi|clk_count[12] ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.921      ;
; -0.976 ; spi_master:spi|clk_count[12] ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.921      ;
; -0.970 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.913      ;
; -0.965 ; spi_master:spi|clk_count[1]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; spi_master:spi|clk_count[1]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.910      ;
; -0.960 ; spi_master:spi|clk_count[0]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.905      ;
; -0.960 ; spi_master:spi|clk_count[0]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.905      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.902      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.902      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.902      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.902      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.902      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.902      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.902      ;
; -0.956 ; spi_master:spi|clk_count[8]  ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.044     ; 1.899      ;
; -0.944 ; spi_master:spi|clk_count[3]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; spi_master:spi|clk_count[3]  ; spi_master:spi|busy         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; spi_master:spi|clk_count[1]  ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.044     ; 1.887      ;
; -0.942 ; spi_master:spi|clk_count[8]  ; spi_master:spi|cs           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.885      ;
; -0.941 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.884      ;
; -0.941 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.884      ;
; -0.941 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.884      ;
; -0.941 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.884      ;
; -0.941 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.884      ;
; -0.941 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.884      ;
; -0.941 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.884      ;
; -0.935 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.878      ;
; -0.935 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.878      ;
; -0.935 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.878      ;
; -0.935 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.878      ;
; -0.935 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.878      ;
; -0.935 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.878      ;
; -0.935 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.878      ;
; -0.932 ; spi_master:spi|clk_count[12] ; spi_master:spi|active       ; clk          ; clk         ; 1.000        ; -0.044     ; 1.875      ;
; -0.929 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.872      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.187 ; spi_master:spi|cs            ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sendByte                     ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_send.00000000011       ; state_send.00000000011       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_send.00000000010       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_index[3]                 ; mem_index[3]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_index[1]                 ; mem_index[1]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_index[0]                 ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_index[2]                 ; mem_index[2]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_index[4]                 ; mem_index[4]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_index[5]                 ; mem_index[5]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; state_send.00000000011       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.252 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.252 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.257 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.377      ;
; 0.273 ; state_send.00000000001       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.295 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.304 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.317 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; state_send.00000000000       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.327 ; data_in[0]                   ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.435      ;
; 0.335 ; state_send.00000000001       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.356 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.380 ; spi_master:spi|active        ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.500      ;
; 0.383 ; state_send.00000000000       ; state_send.00000000001       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.503      ;
; 0.384 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.388 ; spi_master:spi|busy          ; start                        ; clk          ; clk         ; -0.500       ; 0.435      ; 0.427      ;
; 0.399 ; spi_master:spi|avail         ; start                        ; clk          ; clk         ; -0.500       ; 0.435      ; 0.438      ;
; 0.422 ; spi_master:spi|active        ; spi_master:spi|busy          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.544      ;
; 0.439 ; data_in[7]                   ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.547      ;
; 0.441 ; data_in[3]                   ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.549      ;
; 0.442 ; data_in[2]                   ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.550      ;
; 0.444 ; data_in[1]                   ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.552      ;
; 0.454 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; state_send.00000000010       ; mem_index[3]                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; data_in[4]                   ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.564      ;
; 0.459 ; data_in[5]                   ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.567      ;
; 0.460 ; mem_index[1]                 ; data_in[0]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.587      ;
; 0.462 ; mem_index[1]                 ; data_in[5]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.589      ;
; 0.463 ; mem_index[1]                 ; data_in[6]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.590      ;
; 0.463 ; state_send.00000000010       ; mem_index[1]                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.464 ; mem_index[1]                 ; data_in[7]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.591      ;
; 0.464 ; mem_index[1]                 ; data_in[4]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.591      ;
; 0.464 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sendByte                     ; start                        ; clk          ; clk         ; -0.500       ; 0.431      ; 0.500      ;
; 0.466 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.487 ; mem_index[2]                 ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.614      ;
; 0.506 ; mem_index[5]                 ; mem_index[2]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.508 ; mem_index[5]                 ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.021   ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.021   ; 0.185 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -147.403 ; 0.0   ; 0.0      ; 0.0     ; -83.298             ;
;  clk             ; -147.403 ; 0.000 ; N/A      ; N/A     ; -83.298             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; state[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; state[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1027     ; 29       ; 3        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1027     ; 29       ; 3        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Wed Aug 28 04:49:21 2024
Info: Command: quartus_sta tamagotchi_1 -c tamagotchi_1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tamagotchi_1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.021            -147.403 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.298 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.751
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.751            -135.862 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.298 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.126
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.126             -32.989 clk 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -60.570 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 536 megabytes
    Info: Processing ended: Wed Aug 28 04:49:22 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


