digraph "CFG for '_Z21matrix_multiplicationPiS_S_iii' function" {
	label="CFG for '_Z21matrix_multiplicationPiS_S_iii' function";

	Node0x56beba0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %9 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %10 = getelementptr i8, i8 addrspace(4)* %9, i64 6\l  %11 = bitcast i8 addrspace(4)* %10 to i16 addrspace(4)*\l  %12 = load i16, i16 addrspace(4)* %11, align 2, !range !5, !invariant.load !6\l  %13 = zext i16 %12 to i32\l  %14 = mul i32 %8, %13\l  %15 = add i32 %14, %7\l  %16 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %18 = getelementptr i8, i8 addrspace(4)* %9, i64 4\l  %19 = bitcast i8 addrspace(4)* %18 to i16 addrspace(4)*\l  %20 = load i16, i16 addrspace(4)* %19, align 4, !range !5, !invariant.load !6\l  %21 = zext i16 %20 to i32\l  %22 = mul i32 %17, %21\l  %23 = add i32 %22, %16\l  %24 = mul nsw i32 %15, %5\l  %25 = add nsw i32 %24, %23\l  %26 = icmp slt i32 %15, %3\l  %27 = icmp slt i32 %23, %5\l  %28 = select i1 %26, i1 %27, i1 false\l  br i1 %28, label %29, label %166\l|{<s0>T|<s1>F}}"];
	Node0x56beba0:s0 -> Node0x56c2750;
	Node0x56beba0:s1 -> Node0x56c27e0;
	Node0x56c2750 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%29:\l29:                                               \l  %30 = icmp sgt i32 %4, 0\l  br i1 %30, label %31, label %60\l|{<s0>T|<s1>F}}"];
	Node0x56c2750:s0 -> Node0x56c29e0;
	Node0x56c2750:s1 -> Node0x56c2a30;
	Node0x56c29e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%31:\l31:                                               \l  %32 = mul nsw i32 %15, %4\l  %33 = and i32 %4, 7\l  %34 = icmp ult i32 %4, 8\l  br i1 %34, label %37, label %35\l|{<s0>T|<s1>F}}"];
	Node0x56c29e0:s0 -> Node0x56c2ea0;
	Node0x56c29e0:s1 -> Node0x56c2ef0;
	Node0x56c2ef0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%35:\l35:                                               \l  %36 = and i32 %4, -8\l  br label %64\l}"];
	Node0x56c2ef0 -> Node0x56c30f0;
	Node0x56c2ea0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%37:\l37:                                               \l  %38 = phi i32 [ undef, %31 ], [ %162, %64 ]\l  %39 = phi i32 [ 0, %31 ], [ %163, %64 ]\l  %40 = phi i32 [ 0, %31 ], [ %162, %64 ]\l  %41 = icmp eq i32 %33, 0\l  br i1 %41, label %60, label %42\l|{<s0>T|<s1>F}}"];
	Node0x56c2ea0:s0 -> Node0x56c2a30;
	Node0x56c2ea0:s1 -> Node0x56c3910;
	Node0x56c3910 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%42:\l42:                                               \l  %43 = phi i32 [ %57, %42 ], [ %39, %37 ]\l  %44 = phi i32 [ %56, %42 ], [ %40, %37 ]\l  %45 = phi i32 [ %58, %42 ], [ 0, %37 ]\l  %46 = add nsw i32 %43, %32\l  %47 = sext i32 %46 to i64\l  %48 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %47\l  %49 = load i32, i32 addrspace(1)* %48, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %50 = mul nsw i32 %43, %5\l  %51 = add nsw i32 %50, %23\l  %52 = sext i32 %51 to i64\l  %53 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %52\l  %54 = load i32, i32 addrspace(1)* %53, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %55 = mul nsw i32 %54, %49\l  %56 = add nsw i32 %55, %44\l  %57 = add nuw nsw i32 %43, 1\l  %58 = add i32 %45, 1\l  %59 = icmp eq i32 %58, %33\l  br i1 %59, label %60, label %42, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x56c3910:s0 -> Node0x56c2a30;
	Node0x56c3910:s1 -> Node0x56c3910;
	Node0x56c2a30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%60:\l60:                                               \l  %61 = phi i32 [ 0, %29 ], [ %38, %37 ], [ %56, %42 ]\l  %62 = sext i32 %25 to i64\l  %63 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %62\l  store i32 %61, i32 addrspace(1)* %63, align 4, !tbaa !7\l  br label %166\l}"];
	Node0x56c2a30 -> Node0x56c27e0;
	Node0x56c30f0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c5333470",label="{%64:\l64:                                               \l  %65 = phi i32 [ 0, %35 ], [ %163, %64 ]\l  %66 = phi i32 [ 0, %35 ], [ %162, %64 ]\l  %67 = phi i32 [ 0, %35 ], [ %164, %64 ]\l  %68 = add nsw i32 %65, %32\l  %69 = sext i32 %68 to i64\l  %70 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %69\l  %71 = load i32, i32 addrspace(1)* %70, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %72 = mul nsw i32 %65, %5\l  %73 = add nsw i32 %72, %23\l  %74 = sext i32 %73 to i64\l  %75 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %74\l  %76 = load i32, i32 addrspace(1)* %75, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %77 = mul nsw i32 %76, %71\l  %78 = add nsw i32 %77, %66\l  %79 = or i32 %65, 1\l  %80 = add nsw i32 %79, %32\l  %81 = sext i32 %80 to i64\l  %82 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %81\l  %83 = load i32, i32 addrspace(1)* %82, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %84 = mul nsw i32 %79, %5\l  %85 = add nsw i32 %84, %23\l  %86 = sext i32 %85 to i64\l  %87 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %86\l  %88 = load i32, i32 addrspace(1)* %87, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %89 = mul nsw i32 %88, %83\l  %90 = add nsw i32 %89, %78\l  %91 = or i32 %65, 2\l  %92 = add nsw i32 %91, %32\l  %93 = sext i32 %92 to i64\l  %94 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %93\l  %95 = load i32, i32 addrspace(1)* %94, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %96 = mul nsw i32 %91, %5\l  %97 = add nsw i32 %96, %23\l  %98 = sext i32 %97 to i64\l  %99 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %98\l  %100 = load i32, i32 addrspace(1)* %99, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %101 = mul nsw i32 %100, %95\l  %102 = add nsw i32 %101, %90\l  %103 = or i32 %65, 3\l  %104 = add nsw i32 %103, %32\l  %105 = sext i32 %104 to i64\l  %106 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %105\l  %107 = load i32, i32 addrspace(1)* %106, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %108 = mul nsw i32 %103, %5\l  %109 = add nsw i32 %108, %23\l  %110 = sext i32 %109 to i64\l  %111 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %110\l  %112 = load i32, i32 addrspace(1)* %111, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %113 = mul nsw i32 %112, %107\l  %114 = add nsw i32 %113, %102\l  %115 = or i32 %65, 4\l  %116 = add nsw i32 %115, %32\l  %117 = sext i32 %116 to i64\l  %118 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %117\l  %119 = load i32, i32 addrspace(1)* %118, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %120 = mul nsw i32 %115, %5\l  %121 = add nsw i32 %120, %23\l  %122 = sext i32 %121 to i64\l  %123 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %122\l  %124 = load i32, i32 addrspace(1)* %123, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %125 = mul nsw i32 %124, %119\l  %126 = add nsw i32 %125, %114\l  %127 = or i32 %65, 5\l  %128 = add nsw i32 %127, %32\l  %129 = sext i32 %128 to i64\l  %130 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %129\l  %131 = load i32, i32 addrspace(1)* %130, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %132 = mul nsw i32 %127, %5\l  %133 = add nsw i32 %132, %23\l  %134 = sext i32 %133 to i64\l  %135 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %134\l  %136 = load i32, i32 addrspace(1)* %135, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %137 = mul nsw i32 %136, %131\l  %138 = add nsw i32 %137, %126\l  %139 = or i32 %65, 6\l  %140 = add nsw i32 %139, %32\l  %141 = sext i32 %140 to i64\l  %142 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %141\l  %143 = load i32, i32 addrspace(1)* %142, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %144 = mul nsw i32 %139, %5\l  %145 = add nsw i32 %144, %23\l  %146 = sext i32 %145 to i64\l  %147 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %146\l  %148 = load i32, i32 addrspace(1)* %147, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %149 = mul nsw i32 %148, %143\l  %150 = add nsw i32 %149, %138\l  %151 = or i32 %65, 7\l  %152 = add nsw i32 %151, %32\l  %153 = sext i32 %152 to i64\l  %154 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %153\l  %155 = load i32, i32 addrspace(1)* %154, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %156 = mul nsw i32 %151, %5\l  %157 = add nsw i32 %156, %23\l  %158 = sext i32 %157 to i64\l  %159 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %158\l  %160 = load i32, i32 addrspace(1)* %159, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %161 = mul nsw i32 %160, %155\l  %162 = add nsw i32 %161, %150\l  %163 = add nuw nsw i32 %65, 8\l  %164 = add i32 %67, 8\l  %165 = icmp eq i32 %164, %36\l  br i1 %165, label %37, label %64, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x56c30f0:s0 -> Node0x56c2ea0;
	Node0x56c30f0:s1 -> Node0x56c30f0;
	Node0x56c27e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%166:\l166:                                              \l  ret void\l}"];
}
