# Block It!(Unfinished)

在阅读HDL代码时，总想着要是可以**像Vivado的Block Design查看模块间的连线**就好了呀！

Block It旨在使用类似的方式可视化HDL代码，提高阅读效率！

> 因为行为级建模无法提取出电路的输入/输出，所以只能分析纯互联模块（如顶层模块，或者门级网表，门级网表的可视化可以参考[yosys](https://github.com/YosysHQ/yosys)）

# Usage

Python 3.10

## Env

```
pip install -r requirements.txt
```

## Run

```
python ./main.py
```
