## 簡介

## 基本架構
```verilog
module module_name (a, b, c, n);
  // 輸入輸出宣告
  input a, b;
  output c, n;

  // 資料類型宣告
  wire name;
  reg name;  

  // 描述模組內部電路敘述
endmodule // module_name

```

## 資料類型

## 邏輯閘層次

## 資料流層次
「資料流層次」(Dataflow Level)

### assign連續指定
`assign`連續指定 **適用於輸入輸出埠、 `wire` 、 `wand` 、 `wor` 、 `tri`等訊號運算，不適合用在 `reg` 上面。** 基本語法：

```verilog
assign 輸出訊號 = 輸入訊號與運算子的組合運算式;
```

使用 `assign` 做具有記憶功能的運算式是不合法的，例如 `assign a = a + c` ，此是將 `a` 加上 `c` 然後回存到 `a` ，此時就會要用到暫存器 `reg` ，在組合邏輯電路上是合成不出來的。

### 運算子

| 運算子名稱 |                      符號                      |                                說明                                |
|:----------:|:----------------------------------------------:|:------------------------------------------------------------------:|
|    算術    |         `+`, `-`, `*`, `**`, `/`, `%`          |                     加、減、乘、乘冪、除、餘數                     |
|  位元邏輯  |         `~`, `&`, `|`, `^`, `~^`, `^~`         |               反、及、或、互斥或、反互斥或、互斥反或               |
|  精簡邏輯  |  `&`, `~&`, `|`, `^`, `~|`, `~|^`, `~^`, `^~`  |     及、反及、或、互斥或、反或、反或互斥或、反互斥或、互斥反或     |
|    比較    | `>`, `>=`, `<`, `<=`, `==`, `!=`, `===`, `!==` | 大於、大於等於、小於、小於等於、等於、不等於、狀況等於、狀況不等於 |
|    邏輯    |                `!`, `&&`, `||`                 |                       邏輯反、邏輯及、邏輯或                       |
|    移位    |                   `>>`, `<<`                   |                           又移位、左移位                           |
|    條件    |                      `?:`                      |                    判斷並由兩個運算元中挑出一個                    |
|    連接    |                      `{}`                      |                          依序結合個運算元                          |

*註：`===`、`!==`不一定可以合成

### 實數運算

| 運算子名稱 |               符號               |                     說明                     |
|:----------:|:--------------------------------:|:--------------------------------------------:|
|    算術    |        `+`, `-`, `*`, `/`        |                加、減、乘、除                |
|    比較    | `>`, `>=`, `<`, `<=`, `==`, `!=` | 大於、大於等於、小於、小於等於、等於、不等於 |
|    邏輯    |         `!`, `&&`, `||`          |            邏輯反、邏輯及、邏輯或            |
|    條件    |               `?:`               |         判斷並由兩個運算元中挑出一個         |

*註：`/`不一定可以合成

### 運算子優先權


### 算術運算子

### 位元邏輯運算子

### 精簡邏輯運算子

### 比較運算子

### 邏輯運算子

### 移位運算子

### 條件運算子

### 連接運算子

## 行為層次
「行為層次」(Behavior Level)以控制結構描述方式高階描述方式來描述電路，具有高度抽象化特性，設計上較為直覺與抓大放小。

另外，除了組合邏輯電路的設計外，行為層次的設計還包含了記憶與觸發的特性，可以針對具有時序的序向電路進行設計。

如果將行為層次描述與資料流層次描述兩者結合，形成新的[暫存器轉換層次](#暫存器轉換層次)。值得注意的是， **使用 `always` 時不能使用 `assign` 在 `always` 區塊內，因為 `assign` 用於組合邏輯合成，未有觸發、記憶暫存器的功能，會引發錯誤以及衝突。**

### always 程序結構區塊
主要針對有觸發的電路設計，

```verilog
always @ (posedge wire) begin

end
```

觸發方式有三種，分別是訊號準位觸發、上升緣觸發、下降緣觸發。

### 阻隔性指定描述

### 非阻隔性指定描述

## 暫存器轉換層次
「暫存器轉換層次」(RTL, Register Transfer Level)是一個在暫存器描述的方式做設計的一種描述方式，主要講述暫存器的資料移動設計，在大型的硬體描述語言設計中會使用到。
