TimeQuest Timing Analyzer report for full_alu
Thu Apr 05 16:50:46 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_proc'
 12. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 13. Slow Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 14. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 15. Slow Model Setup: 'CLOCK_50'
 16. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 17. Slow Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 18. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 21. Slow Model Hold: 'clk_proc'
 22. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 23. Slow Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'clk_proc'
 26. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 27. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 28. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clk_proc'
 43. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 44. Fast Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 45. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 46. Fast Model Setup: 'CLOCK_50'
 47. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 48. Fast Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 49. Fast Model Hold: 'CLOCK_50'
 50. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 51. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 52. Fast Model Hold: 'clk_proc'
 53. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 54. Fast Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'
 55. Fast Model Minimum Pulse Width: 'CLOCK_50'
 56. Fast Model Minimum Pulse Width: 'clk_proc'
 57. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 58. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 59. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; full_alu                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; clk_proc                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_proc }                                                              ;
; CLOCK_50                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                              ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST } ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST }   ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST }    ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc:proc0|unidad_control:unidad_control0|bus_ir[12] }                  ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                           ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                         ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; 48.5 MHz   ; 48.5 MHz        ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;                                                               ;
; 83.38 MHz  ; 83.38 MHz       ; clk_proc                                                           ;                                                               ;
; 310.75 MHz ; 310.75 MHz      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;                                                               ;
; 497.27 MHz ; 380.08 MHz      ; CLOCK_50                                                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                        ;
+-----------------------------------------------------------------------+---------+---------------+
; Clock                                                                 ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------+---------+---------------+
; clk_proc                                                              ; -15.719 ; -2056.988     ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -12.715 ; -187.272      ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -9.809  ; -172.854      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -9.023  ; -99.350       ;
; CLOCK_50                                                              ; -6.014  ; -13.525       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -3.759  ; -7.418        ;
+-----------------------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                         ;
+-----------------------------------------------------------------------+---------+---------------+
; Clock                                                                 ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------+---------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -10.288 ; -148.071      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -2.938  ; -7.197        ;
; CLOCK_50                                                              ; -2.690  ; -9.033        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -2.186  ; -4.365        ;
; clk_proc                                                              ; -0.616  ; -9.240        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 3.295   ; 0.000         ;
+-----------------------------------------------------------------------+---------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -9.142 ; -2502.480     ;
; CLOCK_50                                                              ; -1.631 ; -12.629       ;
; clk_proc                                                              ; -0.611 ; -197.964      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_proc'                                                                                                                                                                                                                        ;
+---------+-------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                         ; To Node                                                 ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -15.719 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.521    ; 2.736      ;
; -15.716 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.521    ; 2.733      ;
; -15.613 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.815    ; 2.336      ;
; -15.488 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.817    ; 2.209      ;
; -15.480 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.572    ; 2.446      ;
; -15.427 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.553    ; 2.412      ;
; -15.358 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.541    ; 2.355      ;
; -15.303 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.540    ; 2.301      ;
; -15.260 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.541    ; 2.257      ;
; -15.240 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.542    ; 2.736      ;
; -15.237 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.542    ; 2.733      ;
; -15.237 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.780    ; 1.995      ;
; -15.222 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.834    ; 1.926      ;
; -15.219 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.380    ; 2.377      ;
; -15.215 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.380    ; 2.373      ;
; -15.189 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.807    ; 1.920      ;
; -15.185 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.499    ; 2.224      ;
; -15.185 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.499    ; 2.224      ;
; -15.184 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.645    ; 2.077      ;
; -15.179 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.643    ; 2.074      ;
; -15.174 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.649    ; 2.063      ;
; -15.173 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.533    ; 2.178      ;
; -15.171 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.649    ; 2.060      ;
; -15.171 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.533    ; 2.176      ;
; -15.158 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.644    ; 2.052      ;
; -15.153 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.590    ; 2.101      ;
; -15.134 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.836    ; 2.336      ;
; -15.105 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.829    ; 1.814      ;
; -15.102 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.827    ; 1.813      ;
; -15.085 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.348    ; 2.275      ;
; -15.084 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.348    ; 2.274      ;
; -15.066 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.520    ; 2.084      ;
; -15.066 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.520    ; 2.084      ;
; -15.058 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.509    ; 2.087      ;
; -15.056 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.509    ; 2.085      ;
; -15.032 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.821    ; 1.749      ;
; -15.026 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.479    ; 2.085      ;
; -15.024 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.479    ; 2.083      ;
; -15.009 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.838    ; 2.209      ;
; -15.008 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.800    ; 1.746      ;
; -15.005 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.801    ; 1.742      ;
; -15.001 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.593    ; 2.446      ;
; -14.948 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.574    ; 2.412      ;
; -14.924 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.579    ; 1.883      ;
; -14.923 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.388    ; 2.073      ;
; -14.901 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -14.225    ; 1.214      ;
; -14.879 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.562    ; 2.355      ;
; -14.824 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.561    ; 2.301      ;
; -14.817 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.540    ; 1.815      ;
; -14.814 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.540    ; 1.812      ;
; -14.801 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.362    ; 1.977      ;
; -14.801 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.359    ; 1.980      ;
; -14.781 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.562    ; 2.257      ;
; -14.769 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.535    ; 1.772      ;
; -14.764 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.388    ; 1.914      ;
; -14.758 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.801    ; 1.995      ;
; -14.743 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.855    ; 1.926      ;
; -14.740 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.401    ; 2.377      ;
; -14.736 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.401    ; 2.373      ;
; -14.725 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.333    ; 1.930      ;
; -14.724 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.333    ; 1.929      ;
; -14.718 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.636    ; 1.620      ;
; -14.710 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.828    ; 1.920      ;
; -14.706 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.520    ; 2.224      ;
; -14.706 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.520    ; 2.224      ;
; -14.705 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.666    ; 2.077      ;
; -14.700 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.664    ; 2.074      ;
; -14.695 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.670    ; 2.063      ;
; -14.694 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.554    ; 2.178      ;
; -14.692 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.670    ; 2.060      ;
; -14.692 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.554    ; 2.176      ;
; -14.679 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.665    ; 2.052      ;
; -14.674 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.611    ; 2.101      ;
; -14.665 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.517    ; 1.686      ;
; -14.662 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.406    ; 1.794      ;
; -14.646 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.581    ; 1.603      ;
; -14.635 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.349    ; 1.824      ;
; -14.634 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.349    ; 1.823      ;
; -14.626 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.850    ; 1.814      ;
; -14.623 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.848    ; 1.813      ;
; -14.606 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.369    ; 2.275      ;
; -14.605 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.369    ; 2.274      ;
; -14.587 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.541    ; 2.084      ;
; -14.587 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.541    ; 2.084      ;
; -14.579 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.530    ; 2.087      ;
; -14.577 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.530    ; 2.085      ;
; -14.574 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.647    ; 1.465      ;
; -14.572 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.648    ; 1.462      ;
; -14.553 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.842    ; 1.749      ;
; -14.547 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.500    ; 2.085      ;
; -14.545 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.500    ; 2.083      ;
; -14.529 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.821    ; 1.746      ;
; -14.527 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.903    ; 1.162      ;
; -14.526 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -13.822    ; 1.742      ;
; -14.488 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.800    ; 1.226      ;
; -14.484 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.798    ; 1.224      ;
; -14.475 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.532    ; 1.481      ;
; -14.473 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.387    ; 1.624      ;
; -14.457 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.376    ; 1.619      ;
; -14.456 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -13.560    ; 1.434      ;
+---------+-------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                ;
+---------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -12.715 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -10.429    ; 1.631      ;
; -12.704 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -10.446    ; 1.610      ;
; -12.634 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -10.432    ; 1.509      ;
; -12.626 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -10.429    ; 1.500      ;
; -12.588 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -10.430    ; 1.504      ;
; -12.552 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -10.431    ; 1.466      ;
; -12.530 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -10.429    ; 1.455      ;
; -12.512 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -10.448    ; 1.371      ;
; -12.194 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -10.408    ; 1.631      ;
; -12.183 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -10.425    ; 1.610      ;
; -12.113 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -10.411    ; 1.509      ;
; -12.105 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -10.408    ; 1.500      ;
; -12.067 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -10.409    ; 1.504      ;
; -12.031 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -10.410    ; 1.466      ;
; -12.009 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -10.408    ; 1.455      ;
; -11.991 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -10.427    ; 1.371      ;
; -9.561  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.843     ;
; -9.559  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.976      ; 11.842     ;
; -9.558  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.977      ; 11.880     ;
; -9.542  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.875     ;
; -9.523  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.978      ; 11.847     ;
; -9.415  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.697     ;
; -9.413  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.976      ; 11.696     ;
; -9.412  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.977      ; 11.734     ;
; -9.396  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.729     ;
; -9.377  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.978      ; 11.701     ;
; -9.374  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.962      ; 11.688     ;
; -9.365  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.689     ;
; -9.261  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.543     ;
; -9.259  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.976      ; 11.542     ;
; -9.258  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.977      ; 11.580     ;
; -9.242  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.575     ;
; -9.228  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.962      ; 11.542     ;
; -9.223  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.978      ; 11.547     ;
; -9.219  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.543     ;
; -9.187  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.960      ; 11.454     ;
; -9.125  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.407     ;
; -9.123  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.976      ; 11.406     ;
; -9.122  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.977      ; 11.444     ;
; -9.106  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.439     ;
; -9.087  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.978      ; 11.411     ;
; -9.074  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.962      ; 11.388     ;
; -9.065  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.389     ;
; -9.041  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.960      ; 11.308     ;
; -8.938  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.962      ; 11.252     ;
; -8.929  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.253     ;
; -8.906  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.188     ;
; -8.904  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.976      ; 11.187     ;
; -8.903  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.977      ; 11.225     ;
; -8.888  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.170     ;
; -8.887  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.220     ;
; -8.887  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.960      ; 11.154     ;
; -8.886  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.976      ; 11.169     ;
; -8.885  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.977      ; 11.207     ;
; -8.878  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.542      ; 11.754     ;
; -8.869  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.202     ;
; -8.868  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.978      ; 11.192     ;
; -8.850  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.978      ; 11.174     ;
; -8.813  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.572      ; 11.697     ;
; -8.806  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.596      ; 11.758     ;
; -8.751  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.411      ; 11.592     ;
; -8.751  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.960      ; 11.018     ;
; -8.750  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.584      ; 11.680     ;
; -8.747  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.583      ; 11.677     ;
; -8.732  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.542      ; 11.608     ;
; -8.719  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.962      ; 11.033     ;
; -8.710  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.034     ;
; -8.701  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.962      ; 11.015     ;
; -8.692  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.016     ;
; -8.691  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.412      ; 11.592     ;
; -8.688  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 10.970     ;
; -8.686  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.976      ; 10.969     ;
; -8.685  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.977      ; 11.007     ;
; -8.669  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 11.002     ;
; -8.667  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.572      ; 11.551     ;
; -8.660  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.596      ; 11.612     ;
; -8.650  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.978      ; 10.974     ;
; -8.605  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.411      ; 11.446     ;
; -8.604  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.584      ; 11.534     ;
; -8.601  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.583      ; 11.531     ;
; -8.578  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.542      ; 11.454     ;
; -8.545  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.412      ; 11.446     ;
; -8.537  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.997      ; 10.837     ;
; -8.535  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.994      ; 10.836     ;
; -8.534  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.995      ; 10.874     ;
; -8.532  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.960      ; 10.799     ;
; -8.518  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.997      ; 10.869     ;
; -8.514  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.960      ; 10.781     ;
; -8.513  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.572      ; 11.397     ;
; -8.506  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.596      ; 11.458     ;
; -8.501  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.962      ; 10.815     ;
; -8.499  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.996      ; 10.841     ;
; -8.492  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.979      ; 10.816     ;
; -8.482  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.401      ; 11.329     ;
; -8.451  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.411      ; 11.292     ;
; -8.450  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.584      ; 11.380     ;
; -8.447  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.583      ; 11.377     ;
; -8.442  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.542      ; 11.318     ;
; -8.391  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.412      ; 11.292     ;
; -8.377  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.572      ; 11.261     ;
+---------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -9.809 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -7.523     ; 1.631      ;
; -9.798 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -7.540     ; 1.610      ;
; -9.728 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -7.526     ; 1.509      ;
; -9.720 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -7.523     ; 1.500      ;
; -9.682 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -7.524     ; 1.504      ;
; -9.646 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -7.525     ; 1.466      ;
; -9.624 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -7.523     ; 1.455      ;
; -9.606 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -7.542     ; 1.371      ;
; -9.288 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -7.502     ; 1.631      ;
; -9.277 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -7.519     ; 1.610      ;
; -9.207 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -7.505     ; 1.509      ;
; -9.199 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -7.502     ; 1.500      ;
; -9.161 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -7.503     ; 1.504      ;
; -9.125 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -7.504     ; 1.466      ;
; -9.103 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -7.502     ; 1.455      ;
; -9.085 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -7.521     ; 1.371      ;
; -8.626 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.340     ; 1.631      ;
; -8.615 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.357     ; 1.610      ;
; -8.545 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.343     ; 1.509      ;
; -8.544 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.876      ; 11.754     ;
; -8.537 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.340     ; 1.500      ;
; -8.499 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.341     ; 1.504      ;
; -8.479 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.906      ; 11.697     ;
; -8.472 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.930      ; 11.758     ;
; -8.463 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.342     ; 1.466      ;
; -8.441 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.340     ; 1.455      ;
; -8.423 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -6.359     ; 1.371      ;
; -8.417 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.745      ; 11.592     ;
; -8.416 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.918      ; 11.680     ;
; -8.413 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.917      ; 11.677     ;
; -8.398 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.876      ; 11.608     ;
; -8.357 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.746      ; 11.592     ;
; -8.333 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.906      ; 11.551     ;
; -8.326 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.930      ; 11.612     ;
; -8.271 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.745      ; 11.446     ;
; -8.270 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.918      ; 11.534     ;
; -8.267 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.917      ; 11.531     ;
; -8.244 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.876      ; 11.454     ;
; -8.211 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.746      ; 11.446     ;
; -8.179 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.906      ; 11.397     ;
; -8.172 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.930      ; 11.458     ;
; -8.148 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.735      ; 11.329     ;
; -8.147 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.361     ; 1.631      ;
; -8.136 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.378     ; 1.610      ;
; -8.117 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.745      ; 11.292     ;
; -8.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.918      ; 11.380     ;
; -8.113 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.917      ; 11.377     ;
; -8.108 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.876      ; 11.318     ;
; -8.066 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.364     ; 1.509      ;
; -8.058 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.361     ; 1.500      ;
; -8.057 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.746      ; 11.292     ;
; -8.043 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.906      ; 11.261     ;
; -8.036 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.930      ; 11.322     ;
; -8.020 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.362     ; 1.504      ;
; -8.002 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.735      ; 11.183     ;
; -7.984 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.363     ; 1.466      ;
; -7.981 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.745      ; 11.156     ;
; -7.980 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.918      ; 11.244     ;
; -7.977 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.917      ; 11.241     ;
; -7.962 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.361     ; 1.455      ;
; -7.944 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -6.380     ; 1.371      ;
; -7.921 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.746      ; 11.156     ;
; -7.889 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.876      ; 11.099     ;
; -7.871 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.876      ; 11.081     ;
; -7.848 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.735      ; 11.029     ;
; -7.824 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.906      ; 11.042     ;
; -7.817 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.930      ; 11.103     ;
; -7.806 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.906      ; 11.024     ;
; -7.799 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.930      ; 11.085     ;
; -7.762 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.745      ; 10.937     ;
; -7.761 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.918      ; 11.025     ;
; -7.758 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.917      ; 11.022     ;
; -7.744 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.745      ; 10.919     ;
; -7.743 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.918      ; 11.007     ;
; -7.740 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.917      ; 11.004     ;
; -7.712 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.735      ; 10.893     ;
; -7.702 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.746      ; 10.937     ;
; -7.684 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.746      ; 10.919     ;
; -7.671 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.876      ; 10.881     ;
; -7.606 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.906      ; 10.824     ;
; -7.599 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.930      ; 10.885     ;
; -7.544 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.745      ; 10.719     ;
; -7.543 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.918      ; 10.807     ;
; -7.540 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.917      ; 10.804     ;
; -7.520 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.894      ; 10.748     ;
; -7.493 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.735      ; 10.674     ;
; -7.484 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.746      ; 10.719     ;
; -7.475 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.735      ; 10.656     ;
; -7.455 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.924      ; 10.691     ;
; -7.448 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.948      ; 10.752     ;
; -7.393 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.763      ; 10.586     ;
; -7.392 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.936      ; 10.674     ;
; -7.389 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.935      ; 10.671     ;
; -7.333 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.764      ; 10.586     ;
; -7.287 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.869      ; 10.490     ;
; -7.275 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.735      ; 10.456     ;
; -7.264 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.887      ; 10.485     ;
; -7.247 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.894      ; 10.475     ;
; -7.222 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.899      ; 10.433     ;
; -7.220 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 3.837      ; 10.391     ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------+----------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                              ; Launch Clock                                         ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+----------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -9.023 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 11.181     ;
; -8.974 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 11.179     ;
; -8.877 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 11.035     ;
; -8.828 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 11.033     ;
; -8.723 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.881     ;
; -8.674 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.879     ;
; -8.587 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.745     ;
; -8.538 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.743     ;
; -8.368 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.526     ;
; -8.350 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.508     ;
; -8.319 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.524     ;
; -8.301 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.506     ;
; -8.150 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.308     ;
; -8.101 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 10.306     ;
; -7.999 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.367      ; 10.175     ;
; -7.980 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.075      ; 9.418      ;
; -7.964 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 4.213      ; 11.763     ;
; -7.950 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.367      ; 10.173     ;
; -7.915 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 4.213      ; 11.761     ;
; -7.834 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.075      ; 9.272      ;
; -7.766 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.917      ;
; -7.743 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.360      ; 9.912      ;
; -7.726 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.367      ; 9.902      ;
; -7.717 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.915      ;
; -7.699 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.818      ;
; -7.694 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.360      ; 9.910      ;
; -7.680 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.075      ; 9.118      ;
; -7.679 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.798      ;
; -7.678 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.797      ;
; -7.677 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.367      ; 9.900      ;
; -7.660 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.779      ;
; -7.650 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.816      ;
; -7.645 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 9.803      ;
; -7.632 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.333      ; 9.774      ;
; -7.630 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.796      ;
; -7.629 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.795      ;
; -7.611 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.777      ;
; -7.596 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 9.801      ;
; -7.583 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.333      ; 9.772      ;
; -7.544 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.075      ; 8.982      ;
; -7.525 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.664      ;
; -7.476 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.662      ;
; -7.464 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 4.213      ; 11.763     ;
; -7.457 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.608      ;
; -7.456 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.575      ;
; -7.415 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 4.213      ; 11.761     ;
; -7.408 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.606      ;
; -7.407 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.573      ;
; -7.375 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.075      ; 8.813      ;
; -7.325 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.075      ; 8.763      ;
; -7.290 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.441      ;
; -7.241 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.439      ;
; -7.225 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.376      ;
; -7.218 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.351      ; 9.378      ;
; -7.202 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.348      ; 9.359      ;
; -7.189 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 9.347      ;
; -7.183 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.335      ; 9.327      ;
; -7.176 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.374      ;
; -7.175 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.075      ; 8.613      ;
; -7.169 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.351      ; 9.376      ;
; -7.153 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.348      ; 9.357      ;
; -7.148 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.305      ; 9.262      ;
; -7.140 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.349      ; 9.345      ;
; -7.134 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.335      ; 9.325      ;
; -7.127 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.278      ;
; -7.117 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.325      ; 9.251      ;
; -7.099 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.305      ; 9.260      ;
; -7.085 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.204      ;
; -7.078 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 9.276      ;
; -7.068 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.325      ; 9.249      ;
; -7.036 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.202      ;
; -7.009 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.128      ;
; -6.978 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.305      ; 9.092      ;
; -6.976 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.115      ;
; -6.960 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.126      ;
; -6.958 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.097      ;
; -6.940 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.079      ;
; -6.931 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.093      ; 8.387      ;
; -6.930 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.049      ;
; -6.929 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.305      ; 9.090      ;
; -6.927 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.113      ;
; -6.909 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.095      ;
; -6.907 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.046      ;
; -6.901 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.020      ;
; -6.891 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.077      ;
; -6.887 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.006      ;
; -6.881 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.047      ;
; -6.878 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.363      ; 9.050      ;
; -6.858 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 9.044      ;
; -6.852 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.018      ;
; -6.842 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.307      ; 8.958      ;
; -6.838 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 9.004      ;
; -6.829 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.363      ; 9.048      ;
; -6.821 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 8.940      ;
; -6.818 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 8.957      ;
; -6.799 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.325      ; 8.933      ;
; -6.793 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.307      ; 8.956      ;
; -6.772 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.310      ; 8.938      ;
; -6.770 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.342      ; 8.921      ;
; -6.769 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.330      ; 8.955      ;
+--------+---------------------------------------------------------+----------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                           ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -6.014 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 9.044      ;
; -6.014 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 9.044      ;
; -5.868 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.898      ;
; -5.868 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.898      ;
; -5.714 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.744      ;
; -5.714 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.744      ;
; -5.578 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.608      ;
; -5.578 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.608      ;
; -5.409 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.439      ;
; -5.409 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.439      ;
; -5.359 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.389      ;
; -5.359 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.389      ;
; -5.209 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.239      ;
; -5.209 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 8.239      ;
; -4.965 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 2.010      ; 8.013      ;
; -4.965 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 2.010      ; 8.013      ;
; -4.955 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 3.856      ; 9.626      ;
; -4.955 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 3.856      ; 9.626      ;
; -4.802 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 2.003      ; 7.843      ;
; -4.802 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 2.003      ; 7.843      ;
; -4.691 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.682      ;
; -4.691 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.682      ;
; -4.644 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.635      ;
; -4.644 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.635      ;
; -4.633 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.624      ;
; -4.633 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.624      ;
; -4.589 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 7.600      ;
; -4.589 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 7.600      ;
; -4.563 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.586      ;
; -4.563 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.586      ;
; -4.459 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.450      ;
; -4.459 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.450      ;
; -4.455 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 1.000        ; 3.856      ; 9.626      ;
; -4.455 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 1.000        ; 3.856      ; 9.626      ;
; -4.416 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.407      ;
; -4.416 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.407      ;
; -4.412 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.976      ; 7.426      ;
; -4.412 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.976      ; 7.426      ;
; -4.389 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 2.010      ; 7.437      ;
; -4.389 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 2.010      ; 7.437      ;
; -4.351 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.978      ; 7.367      ;
; -4.351 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.978      ; 7.367      ;
; -4.323 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.314      ;
; -4.323 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 7.314      ;
; -4.308 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 7.338      ;
; -4.308 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 7.338      ;
; -4.277 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.994      ; 7.309      ;
; -4.277 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.994      ; 7.309      ;
; -4.261 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.991      ; 7.290      ;
; -4.261 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.991      ; 7.290      ;
; -4.250 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.273      ;
; -4.250 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.273      ;
; -4.207 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.948      ; 7.193      ;
; -4.207 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.948      ; 7.193      ;
; -4.180 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.203      ;
; -4.180 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.203      ;
; -4.155 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 7.185      ;
; -4.155 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.992      ; 7.185      ;
; -4.109 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.132      ;
; -4.109 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.132      ;
; -4.056 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 7.067      ;
; -4.056 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 7.067      ;
; -4.046 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 2.006      ; 7.090      ;
; -4.046 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 2.006      ; 7.090      ;
; -4.037 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.948      ; 7.023      ;
; -4.037 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.948      ; 7.023      ;
; -4.015 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.038      ;
; -4.015 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 7.038      ;
; -3.987 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.968      ; 6.993      ;
; -3.987 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.968      ; 6.993      ;
; -3.950 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 6.961      ;
; -3.950 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 6.961      ;
; -3.949 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 6.960      ;
; -3.949 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 6.960      ;
; -3.913 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 6.924      ;
; -3.913 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 6.924      ;
; -3.899 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 6.910      ;
; -3.899 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.973      ; 6.910      ;
; -3.893 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.884      ;
; -3.893 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.884      ;
; -3.853 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.844      ;
; -3.853 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.844      ;
; -3.834 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.950      ; 6.822      ;
; -3.834 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.950      ; 6.822      ;
; -3.823 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 6.846      ;
; -3.823 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 6.846      ;
; -3.794 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.785      ;
; -3.794 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.785      ;
; -3.776 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 6.799      ;
; -3.776 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 6.799      ;
; -3.730 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 6.753      ;
; -3.730 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.985      ; 6.753      ;
; -3.710 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.701      ;
; -3.710 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.701      ;
; -3.672 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.663      ;
; -3.672 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.663      ;
; -3.669 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.968      ; 6.675      ;
; -3.669 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.968      ; 6.675      ;
; -3.615 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.606      ;
; -3.615 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.953      ; 6.606      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -3.759 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -2.520     ; 0.834      ;
; -3.659 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -2.302     ; 0.993      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                        ;
+---------+--------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -10.288 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.262     ; 5.251      ;
; -10.273 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.433     ; 5.437      ;
; -10.267 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.241     ; 5.251      ;
; -10.252 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.412     ; 5.437      ;
; -10.092 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.374     ; 3.282      ;
; -10.054 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.444     ; 5.667      ;
; -10.052 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.445     ; 5.670      ;
; -10.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.423     ; 5.667      ;
; -10.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.424     ; 5.670      ;
; -9.986  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.457     ; 5.748      ;
; -9.968  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.273     ; 5.582      ;
; -9.967  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.272     ; 5.582      ;
; -9.965  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.436     ; 5.748      ;
; -9.947  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.252     ; 5.582      ;
; -9.946  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.251     ; 5.582      ;
; -9.936  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.403     ; 5.744      ;
; -9.926  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.556     ; 3.630      ;
; -9.924  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.557     ; 3.633      ;
; -9.915  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 15.382     ; 5.744      ;
; -9.895  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.545     ; 3.650      ;
; -9.858  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.569     ; 3.711      ;
; -9.840  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.385     ; 3.545      ;
; -9.839  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.384     ; 3.545      ;
; -9.808  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.515     ; 3.707      ;
; -9.788  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.262     ; 5.251      ;
; -9.773  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.433     ; 5.437      ;
; -9.767  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.241     ; 5.251      ;
; -9.752  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.412     ; 5.437      ;
; -9.571  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.353     ; 3.282      ;
; -9.554  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.444     ; 5.667      ;
; -9.552  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.445     ; 5.670      ;
; -9.533  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.423     ; 5.667      ;
; -9.531  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.424     ; 5.670      ;
; -9.502  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.356     ; 3.854      ;
; -9.495  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.828     ; 4.333      ;
; -9.486  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.457     ; 5.748      ;
; -9.468  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.273     ; 5.582      ;
; -9.467  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.272     ; 5.582      ;
; -9.465  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.436     ; 5.748      ;
; -9.447  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.252     ; 5.582      ;
; -9.446  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.251     ; 5.582      ;
; -9.436  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.403     ; 5.744      ;
; -9.415  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 15.382     ; 5.744      ;
; -9.405  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.535     ; 3.630      ;
; -9.403  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.536     ; 3.633      ;
; -9.374  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.524     ; 3.650      ;
; -9.337  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.548     ; 3.711      ;
; -9.336  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.538     ; 4.202      ;
; -9.334  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.539     ; 4.205      ;
; -9.329  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.010     ; 4.681      ;
; -9.327  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.011     ; 4.684      ;
; -9.319  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.364     ; 3.545      ;
; -9.318  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.363     ; 3.545      ;
; -9.305  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.527     ; 4.222      ;
; -9.298  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.999     ; 4.701      ;
; -9.287  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.494     ; 3.707      ;
; -9.268  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.551     ; 4.283      ;
; -9.261  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.023     ; 4.762      ;
; -9.250  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.367     ; 4.117      ;
; -9.249  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.366     ; 4.117      ;
; -9.243  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.839     ; 4.596      ;
; -9.242  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.838     ; 4.596      ;
; -9.218  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.497     ; 4.279      ;
; -9.211  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.969     ; 4.758      ;
; -9.175  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.356     ; 4.181      ;
; -9.171  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.315     ; 5.144      ;
; -9.038  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.238     ; 4.200      ;
; -9.016  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.849     ; 4.333      ;
; -9.009  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.538     ; 4.529      ;
; -9.007  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.539     ; 4.532      ;
; -9.005  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.497     ; 5.492      ;
; -9.004  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.727     ; 4.723      ;
; -9.003  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.498     ; 5.495      ;
; -8.981  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 13.335     ; 3.854      ;
; -8.978  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.527     ; 4.549      ;
; -8.974  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.486     ; 5.512      ;
; -8.941  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.551     ; 4.610      ;
; -8.937  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.510     ; 5.573      ;
; -8.927  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.441     ; 4.791      ;
; -8.924  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.443     ; 4.796      ;
; -8.923  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.367     ; 4.444      ;
; -8.922  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.366     ; 4.444      ;
; -8.919  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.326     ; 5.407      ;
; -8.918  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.325     ; 5.407      ;
; -8.907  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.373     ; 4.466      ;
; -8.892  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.544     ; 4.652      ;
; -8.891  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.497     ; 4.606      ;
; -8.887  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 14.456     ; 5.569      ;
; -8.872  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.420     ; 4.548      ;
; -8.870  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.421     ; 4.551      ;
; -8.857  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.371     ; 4.791      ;
; -8.854  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.373     ; 4.796      ;
; -8.852  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.727     ; 4.875      ;
; -8.850  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 14.031     ; 4.681      ;
; -8.848  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 14.032     ; 4.684      ;
; -8.845  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.727     ; 4.882      ;
; -8.841  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.409     ; 4.568      ;
; -8.838  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.909     ; 5.071      ;
; -8.836  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 13.910     ; 5.074      ;
; -8.819  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 14.020     ; 4.701      ;
+---------+--------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                            ; Launch Clock                                                        ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -2.938 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.965      ; 2.304      ;
; -2.931 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.965      ; 2.311      ;
; -2.438 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.965      ; 2.304      ;
; -2.431 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.965      ; 2.311      ;
; -0.371 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.965      ; 4.871      ;
; -0.371 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.965      ; 4.871      ;
; -0.326 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.840      ; 4.791      ;
; -0.323 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.842      ; 4.796      ;
; -0.291 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.265      ; 5.251      ;
; -0.276 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.436      ; 5.437      ;
; -0.234 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.076      ; 2.842      ;
; -0.228 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.076      ; 2.848      ;
; -0.057 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.447      ; 5.667      ;
; -0.055 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.448      ; 5.670      ;
; 0.011  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.460      ; 5.748      ;
; 0.029  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.276      ; 5.582      ;
; 0.030  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.275      ; 5.582      ;
; 0.050  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.843      ; 5.170      ;
; 0.050  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.824      ; 5.151      ;
; 0.055  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.077      ; 3.132      ;
; 0.057  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.077      ; 3.134      ;
; 0.061  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 5.406      ; 5.744      ;
; 0.129  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.965      ; 4.871      ;
; 0.129  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.965      ; 4.871      ;
; 0.174  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.840      ; 4.791      ;
; 0.177  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.842      ; 4.796      ;
; 0.209  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.265      ; 5.251      ;
; 0.224  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.436      ; 5.437      ;
; 0.247  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.843      ; 5.367      ;
; 0.405  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.377      ; 3.282      ;
; 0.443  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.447      ; 5.667      ;
; 0.445  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.448      ; 5.670      ;
; 0.466  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.841      ; 5.584      ;
; 0.481  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.852      ; 4.333      ;
; 0.511  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.460      ; 5.748      ;
; 0.522  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.843      ; 5.642      ;
; 0.529  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.276      ; 5.582      ;
; 0.530  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.275      ; 5.582      ;
; 0.550  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.843      ; 5.170      ;
; 0.550  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.824      ; 5.151      ;
; 0.561  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 5.406      ; 5.744      ;
; 0.571  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.559      ; 3.630      ;
; 0.573  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.560      ; 3.633      ;
; 0.575  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.826      ; 5.678      ;
; 0.602  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.548      ; 3.650      ;
; 0.639  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.572      ; 3.711      ;
; 0.645  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.059      ; 3.704      ;
; 0.647  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.059      ; 3.706      ;
; 0.647  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.034      ; 4.681      ;
; 0.649  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.035      ; 4.684      ;
; 0.657  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.388      ; 3.545      ;
; 0.658  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.387      ; 3.545      ;
; 0.678  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.023      ; 4.701      ;
; 0.689  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.518      ; 3.707      ;
; 0.715  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.047      ; 4.762      ;
; 0.733  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.863      ; 4.596      ;
; 0.734  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.862      ; 4.596      ;
; 0.747  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.843      ; 5.367      ;
; 0.765  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.993      ; 4.758      ;
; 0.809  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.935      ; 3.244      ;
; 0.938  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.262      ; 4.200      ;
; 0.966  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.841      ; 5.584      ;
; 0.971  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.936      ; 3.407      ;
; 0.972  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.059      ; 4.031      ;
; 0.974  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.059      ; 4.033      ;
; 0.976  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.018      ; 4.994      ;
; 0.978  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.018      ; 4.996      ;
; 0.995  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.359      ; 3.854      ;
; 1.022  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.843      ; 5.642      ;
; 1.047  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.411      ; 4.458      ;
; 1.075  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.826      ; 5.678      ;
; 1.104  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.444      ; 4.548      ;
; 1.106  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.445      ; 4.551      ;
; 1.131  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.552      ; 4.183      ;
; 1.133  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.552      ; 4.185      ;
; 1.135  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.433      ; 4.568      ;
; 1.143  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.430      ; 4.573      ;
; 1.145  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.430      ; 4.575      ;
; 1.161  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.541      ; 4.202      ;
; 1.163  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.542      ; 4.205      ;
; 1.172  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.457      ; 4.629      ;
; 1.187  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.955      ; 3.642      ;
; 1.190  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.273      ; 4.463      ;
; 1.191  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.272      ; 4.463      ;
; 1.192  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.530      ; 4.222      ;
; 1.203  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.938      ; 3.641      ;
; 1.222  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.403      ; 4.625      ;
; 1.229  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.554      ; 4.283      ;
; 1.247  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.370      ; 4.117      ;
; 1.248  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.369      ; 4.117      ;
; 1.263  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.430      ; 4.693      ;
; 1.279  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.500      ; 4.279      ;
; 1.279  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.413      ; 4.692      ;
; 1.295  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.430      ; 4.725      ;
; 1.296  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.954      ; 3.750      ;
; 1.297  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.430      ; 4.727      ;
; 1.302  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.430      ; 4.732      ;
; 1.304  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.430      ; 4.734      ;
; 1.306  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.954      ; 3.760      ;
; 1.322  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.359      ; 4.181      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.690 ; clk_proc                                                                 ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.858      ; 0.731      ;
; -2.373 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.856      ; 2.046      ;
; -2.368 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.856      ; 2.051      ;
; -2.190 ; clk_proc                                                                 ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 2.858      ; 0.731      ;
; -1.873 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.856      ; 2.046      ;
; -1.868 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.856      ; 2.051      ;
; -0.868 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 2.853      ; 2.548      ;
; -0.734 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 2.853      ; 2.682      ;
; -0.368 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 2.853      ; 2.548      ;
; -0.234 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 2.853      ; 2.682      ;
; 0.133  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 3.856      ; 4.552      ;
; 0.165  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 3.856      ; 4.584      ;
; 0.241  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.967      ; 2.494      ;
; 0.273  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.967      ; 2.526      ;
; 0.445  ; ticks[0]                                                                 ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[1]                                                                 ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[2]                                                                 ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.633  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 3.856      ; 4.552      ;
; 0.639  ; ticks[1]                                                                 ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.640  ; ticks[0]                                                                 ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.642  ; ticks[0]                                                                 ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.928      ;
; 0.665  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 3.856      ; 4.584      ;
; 0.986  ; ticks[1]                                                                 ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.272      ;
; 0.990  ; ticks[0]                                                                 ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.276      ;
; 1.001  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.853      ; 2.640      ;
; 1.001  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.853      ; 2.640      ;
; 1.004  ; ticks[2]                                                                 ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.290      ;
; 1.116  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.909      ; 4.311      ;
; 1.116  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.909      ; 4.311      ;
; 1.119  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.968      ; 3.373      ;
; 1.119  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.968      ; 3.373      ;
; 1.390  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.992      ; 3.668      ;
; 1.422  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.992      ; 3.700      ;
; 1.505  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.847      ; 3.138      ;
; 1.505  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.847      ; 3.138      ;
; 1.542  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.950      ; 3.778      ;
; 1.542  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.950      ; 3.778      ;
; 1.550  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.992      ; 3.828      ;
; 1.582  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.992      ; 3.860      ;
; 1.596  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.244      ; 4.126      ;
; 1.596  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.244      ; 4.126      ;
; 1.652  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST        ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -1.003     ; 0.935      ;
; 1.752  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.992      ; 4.030      ;
; 1.763  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST        ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -1.003     ; 1.046      ;
; 1.784  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.992      ; 4.062      ;
; 1.797  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 4.404      ;
; 1.797  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 4.404      ;
; 1.824  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.245      ; 4.355      ;
; 1.824  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.245      ; 4.355      ;
; 1.898  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.639      ; 4.823      ;
; 1.898  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.639      ; 4.823      ;
; 1.949  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 4.556      ;
; 1.949  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 4.556      ;
; 1.974  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 4.537      ;
; 1.974  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 4.537      ;
; 2.039  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.950      ; 4.275      ;
; 2.039  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.950      ; 4.275      ;
; 2.206  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 4.813      ;
; 2.206  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 4.813      ;
; 2.340  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 4.903      ;
; 2.340  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 4.903      ;
; 2.381  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 4.944      ;
; 2.381  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 4.944      ;
; 2.416  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 5.023      ;
; 2.416  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 5.023      ;
; 2.432  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.634      ; 5.352      ;
; 2.432  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.634      ; 5.352      ;
; 2.470  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 5.033      ;
; 2.470  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 5.033      ;
; 2.498  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 5.105      ;
; 2.498  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 5.105      ;
; 2.505  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.852      ; 4.143      ;
; 2.505  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.852      ; 4.143      ;
; 2.575  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.347      ; 5.208      ;
; 2.575  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.347      ; 5.208      ;
; 2.631  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.240      ; 5.157      ;
; 2.631  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.240      ; 5.157      ;
; 2.642  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.254      ; 5.182      ;
; 2.642  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.254      ; 5.182      ;
; 2.644  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 5.251      ;
; 2.644  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.321      ; 5.251      ;
; 2.662  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.274      ; 5.222      ;
; 2.662  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.274      ; 5.222      ;
; 2.673  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.254      ; 5.213      ;
; 2.673  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.254      ; 5.213      ;
; 2.702  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.274      ; 5.262      ;
; 2.702  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.274      ; 5.262      ;
; 2.727  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 5.290      ;
; 2.727  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.277      ; 5.290      ;
; 2.773  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.634      ; 5.693      ;
; 2.773  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.634      ; 5.693      ;
; 2.784  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.247      ; 5.317      ;
; 2.784  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.247      ; 5.317      ;
; 2.799  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.634      ; 5.719      ;
; 2.799  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.634      ; 5.719      ;
; 2.877  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.239      ; 5.402      ;
; 2.877  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.239      ; 5.402      ;
; 2.893  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.254      ; 5.433      ;
; 2.893  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.254      ; 5.433      ;
; 2.899  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.247      ; 5.432      ;
+--------+--------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                 ; Launch Clock                                                        ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -2.186 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 4.213      ; 2.304      ;
; -2.179 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 4.213      ; 2.311      ;
; -1.686 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 4.213      ; 2.304      ;
; -1.679 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 4.213      ; 2.311      ;
; 0.367  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.600      ; 2.467      ;
; 0.381  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 4.213      ; 4.871      ;
; 0.381  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 4.213      ; 4.871      ;
; 0.402  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.939      ; 4.618      ;
; 0.518  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.324      ; 2.842      ;
; 0.524  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.324      ; 2.848      ;
; 0.599  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.601      ; 2.700      ;
; 0.648  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.622      ; 2.770      ;
; 0.696  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.186      ; 2.382      ;
; 0.807  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.325      ; 3.132      ;
; 0.809  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.325      ; 3.134      ;
; 0.881  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 4.213      ; 4.871      ;
; 0.881  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 4.213      ; 4.871      ;
; 0.902  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 3.939      ; 4.618      ;
; 0.916  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.182      ; 2.598      ;
; 0.944  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.892      ; 3.336      ;
; 1.078  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.936      ; 3.014      ;
; 1.084  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.210      ; 2.794      ;
; 1.114  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.238      ; 2.852      ;
; 1.123  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.217      ; 2.840      ;
; 1.214  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.940      ; 2.654      ;
; 1.259  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.571      ; 3.330      ;
; 1.265  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.187      ; 2.952      ;
; 1.270  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.050      ; 2.820      ;
; 1.284  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.180      ; 2.964      ;
; 1.310  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.260      ; 3.070      ;
; 1.366  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.187      ; 3.053      ;
; 1.367  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.186      ; 3.053      ;
; 1.397  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.307      ; 3.704      ;
; 1.399  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.307      ; 3.706      ;
; 1.407  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.574      ; 3.481      ;
; 1.418  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.209      ; 3.127      ;
; 1.535  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.996      ; 3.031      ;
; 1.536  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.180      ; 3.216      ;
; 1.560  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.258      ; 3.318      ;
; 1.582  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.930      ; 3.512      ;
; 1.658  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.944      ; 3.102      ;
; 1.678  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.214      ; 3.392      ;
; 1.724  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.307      ; 4.031      ;
; 1.726  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.307      ; 4.033      ;
; 1.728  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.266      ; 4.994      ;
; 1.730  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.266      ; 4.996      ;
; 1.745  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.282      ; 3.527      ;
; 1.767  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.219      ; 3.486      ;
; 1.799  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.219      ; 3.518      ;
; 1.808  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.234      ; 3.542      ;
; 1.821  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.926      ; 3.247      ;
; 1.842  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.211      ; 3.553      ;
; 1.843  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.236      ; 3.579      ;
; 1.883  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.800      ; 4.183      ;
; 1.884  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.969      ; 3.353      ;
; 1.885  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.800      ; 4.185      ;
; 1.895  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.678      ; 4.573      ;
; 1.897  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.678      ; 4.575      ;
; 1.907  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.186      ; 3.593      ;
; 1.912  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.901      ; 3.313      ;
; 1.926  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.910      ; 3.336      ;
; 1.948  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.184      ; 3.632      ;
; 1.952  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.987      ; 3.439      ;
; 1.953  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.899      ; 3.352      ;
; 1.982  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.282      ; 3.764      ;
; 1.983  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.957      ; 3.440      ;
; 2.022  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.617      ; 4.139      ;
; 2.025  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.234      ; 3.759      ;
; 2.031  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.951      ; 3.482      ;
; 2.032  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.950      ; 3.482      ;
; 2.047  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.678      ; 4.725      ;
; 2.049  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.678      ; 4.727      ;
; 2.050  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.187      ; 3.737      ;
; 2.054  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.678      ; 4.732      ;
; 2.054  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.929      ; 3.483      ;
; 2.056  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.678      ; 4.734      ;
; 2.064  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.258      ; 3.822      ;
; 2.085  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.967      ; 3.552      ;
; 2.094  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.918      ; 3.512      ;
; 2.114  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.229      ; 3.843      ;
; 2.126  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.185      ; 3.811      ;
; 2.127  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.918      ; 3.545      ;
; 2.157  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.991      ; 3.648      ;
; 2.159  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.075      ; 3.734      ;
; 2.173  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.180      ; 3.853      ;
; 2.179  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.946      ; 3.625      ;
; 2.193  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.992      ; 4.685      ;
; 2.195  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.902      ; 3.597      ;
; 2.196  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.051      ; 3.747      ;
; 2.201  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.601      ; 4.802      ;
; 2.203  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.601      ; 4.804      ;
; 2.213  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.595      ; 4.308      ;
; 2.216  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.616      ; 4.332      ;
; 2.219  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.908      ; 3.627      ;
; 2.229  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.634      ; 4.863      ;
; 2.230  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.349      ; 4.579      ;
; 2.231  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.634      ; 4.865      ;
; 2.232  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.349      ; 4.581      ;
; 2.237  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.180      ; 3.917      ;
; 2.245  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.915      ; 3.660      ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_proc'                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.616 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; -0.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 4.175      ; 4.122      ;
; 0.344  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.287      ; 2.917      ;
; 0.613  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.IDLE ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.899      ;
; 0.625  ; proc:proc0|unidad_control:unidad_control0|new_pc[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.911      ;
; 0.968  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.254      ;
; 0.972  ; proc:proc0|unidad_control:unidad_control0|new_pc[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.258      ;
; 0.975  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.263      ;
; 1.015  ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016  ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; proc:proc0|unidad_control:unidad_control0|new_pc[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.302      ;
; 1.400  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.686      ;
; 1.404  ; proc:proc0|unidad_control:unidad_control0|new_pc[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.690      ;
; 1.407  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.693      ;
; 1.408  ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.694      ;
; 1.408  ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.695      ;
; 1.448  ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.734      ;
; 1.449  ; proc:proc0|unidad_control:unidad_control0|new_pc[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.735      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.458  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 2.286      ; 4.030      ;
; 1.480  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.766      ;
; 1.487  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.773      ;
; 1.488  ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.774      ;
; 1.488  ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.774      ;
; 1.489  ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.775      ;
; 1.510  ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.796      ;
; 1.528  ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.814      ;
; 1.529  ; proc:proc0|unidad_control:unidad_control0|new_pc[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; proc:proc0|unidad_control:unidad_control0|new_pc[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.815      ;
; 1.560  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.846      ;
; 1.567  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.853      ;
; 1.568  ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.854      ;
; 1.568  ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.854      ;
; 1.569  ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.855      ;
; 1.569  ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.855      ;
; 1.590  ; proc:proc0|unidad_control:unidad_control0|new_pc[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.876      ;
; 1.608  ; proc:proc0|unidad_control:unidad_control0|new_pc[9]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.894      ;
; 1.609  ; proc:proc0|unidad_control:unidad_control0|new_pc[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.895      ;
; 1.609  ; proc:proc0|unidad_control:unidad_control0|new_pc[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.895      ;
; 1.623  ; proc:proc0|unidad_control:unidad_control0|new_pc[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.909      ;
; 1.640  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.926      ;
; 1.647  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 1.933      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 3.295 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -2.302     ; 0.993      ;
; 3.354 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -2.520     ; 0.834      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------------------------------------+
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                           ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                           ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                           ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                           ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                           ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                           ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                           ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]              ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]              ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                ;
; -9.142 ; -9.142       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|combout                      ;
; -9.142 ; -9.142       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|combout                      ;
; -6.071 ; -6.071       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|dataa                        ;
; -6.071 ; -6.071       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|dataa                        ;
; -6.071 ; -6.071       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w[0]~54|combout                              ;
; -6.071 ; -6.071       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w[0]~54|combout                              ;
; -6.061 ; -6.061       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w[0]~54|datad                                ;
; -6.061 ; -6.061       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w[0]~54|datad                                ;
; -6.061 ; -6.061       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~53|combout                                 ;
; -6.061 ; -6.061       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~53|combout                                 ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datad                           ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datad                           ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datad                           ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datad                           ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[4]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[4]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[5]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[5]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[6]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[6]|datac                           ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]|datad                           ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]|datad                           ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]              ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]              ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36|combout                      ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36|combout                      ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36|dataa                        ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36|dataa                        ;
; -5.800 ; -5.800       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|combout                              ;
; -5.800 ; -5.800       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|combout                              ;
; -5.656 ; -5.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~39|combout                              ;
; -5.656 ; -5.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~39|combout                              ;
; -5.656 ; -5.656       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|datac                                ;
; -5.656 ; -5.656       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|datac                                ;
; -5.249 ; -5.249       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~52|combout                                 ;
; -5.249 ; -5.249       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~52|combout                                 ;
; -5.249 ; -5.249       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~53|datad                                   ;
; -5.249 ; -5.249       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~53|datad                                   ;
; -5.205 ; -5.205       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|datad                                ;
; -5.205 ; -5.205       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|datad                                ;
; -5.205 ; -5.205       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w~53|combout                                 ;
; -5.205 ; -5.205       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w~53|combout                                 ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|dataa                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|dataa                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17clkctrl|inclk[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17clkctrl|inclk[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17clkctrl|outclk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17clkctrl|outclk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                           ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.290  ; 5.290  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.191  ; 3.191  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.408  ; 3.408  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.061  ; 3.061  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.327  ; 3.327  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.136  ; 3.136  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.283  ; 3.283  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.273  ; 3.273  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.212  ; 3.212  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.290  ; 5.290  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.523  ; 4.523  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.718  ; 4.718  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.629  ; 4.629  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.272  ; 4.272  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.082  ; 5.082  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.492  ; 4.492  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.171  ; 5.171  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.799  ; 3.799  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.799  ; 3.799  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.222  ; 1.222  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.506 ; -0.506 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.289 ; -0.289 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.636 ; -0.636 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.370 ; -0.370 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.561 ; -0.561 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.414 ; -0.414 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.424 ; -0.424 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; -0.485 ; -0.485 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.222  ; 1.222  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.455  ; 0.455  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.650  ; 0.650  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.561  ; 0.561  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.204  ; 0.204  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.014  ; 1.014  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.424  ; 0.424  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.103  ; 1.103  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.628  ; 3.628  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.857  ; 2.857  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.074  ; 3.074  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.727  ; 2.727  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.993  ; 2.993  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.802  ; 2.802  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.949  ; 2.949  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.939  ; 2.939  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.878  ; 2.878  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.127  ; 3.127  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.070  ; 3.070  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.090  ; 3.090  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.879  ; 2.879  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.850  ; 2.850  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.628  ; 3.628  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.895  ; 2.895  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.123  ; 3.123  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.917 ; -1.917 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.137 ; -2.137 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.397 ; -2.397 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.917 ; -1.917 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.139 ; -2.139 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.983 ; -1.983 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.117 ; -2.117 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.119 ; -2.119 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.142 ; -2.142 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.407 ; -2.407 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.393 ; -2.393 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.280 ; -2.280 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.025 ; -2.025 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.031 ; -2.031 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.796 ; -2.796 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.075 ; -2.075 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.387 ; -2.387 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.272  ; 1.272  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.272  ; 1.272  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.080  ; 8.080  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.860  ; 7.860  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.600  ; 7.600  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.080  ; 8.080  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.858  ; 7.858  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.014  ; 8.014  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.880  ; 7.880  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.878  ; 7.878  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.855  ; 7.855  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.590  ; 7.590  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.604  ; 7.604  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.717  ; 7.717  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.972  ; 7.972  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.966  ; 7.966  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.201  ; 7.201  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.922  ; 7.922  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.610  ; 7.610  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.059  ; 8.059  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.839  ; 7.839  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.579  ; 7.579  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.059  ; 8.059  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.837  ; 7.837  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.993  ; 7.993  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.859  ; 7.859  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.857  ; 7.857  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.834  ; 7.834  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.569  ; 7.569  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.583  ; 7.583  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.696  ; 7.696  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.951  ; 7.951  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.945  ; 7.945  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.180  ; 7.180  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.901  ; 7.901  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.589  ; 7.589  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.607  ; 8.607  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.626  ; 8.626  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.429  ; 8.429  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.542  ; 7.542  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.571  ; 7.571  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.129  ; 8.129  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.414  ; 8.414  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.873  ; 7.873  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.879  ; 7.879  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.128  ; 8.128  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.583  ; 7.583  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.623  ; 7.623  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.598  ; 7.598  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.612  ; 7.612  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.580  ; 7.580  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.566  ; 7.566  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.861  ; 7.861  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.600  ; 7.600  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.429  ; 8.429  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 5.373  ; 5.373  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.272  ; 6.272  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.359  ; 9.359  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.378  ; 9.378  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 17.008 ; 17.008 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 15.004 ; 15.004 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 15.355 ; 15.355 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 15.803 ; 15.803 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 15.321 ; 15.321 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 15.364 ; 15.364 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 15.763 ; 15.763 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 16.582 ; 16.582 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 16.315 ; 16.315 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 16.967 ; 16.967 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 15.662 ; 15.662 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 16.112 ; 16.112 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 16.562 ; 16.562 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 17.008 ; 17.008 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 16.258 ; 16.258 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 16.556 ; 16.556 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.449 ; 15.449 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.445 ; 13.445 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.796 ; 13.796 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.244 ; 14.244 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.762 ; 13.762 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.805 ; 13.805 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.204 ; 14.204 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.023 ; 15.023 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.756 ; 14.756 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.408 ; 15.408 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.103 ; 14.103 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.553 ; 14.553 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.003 ; 15.003 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.449 ; 15.449 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.699 ; 14.699 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.997 ; 14.997 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.449 ; 15.449 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.445 ; 13.445 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.796 ; 13.796 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.244 ; 14.244 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.762 ; 13.762 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.805 ; 13.805 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.204 ; 14.204 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.023 ; 15.023 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.756 ; 14.756 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.408 ; 15.408 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.103 ; 14.103 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.553 ; 14.553 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.003 ; 15.003 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.449 ; 15.449 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.699 ; 14.699 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.997 ; 14.997 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                 ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.607  ; 8.607  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.626  ; 8.626  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.542  ; 7.542  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.542  ; 7.542  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.571  ; 7.571  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.129  ; 8.129  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.414  ; 8.414  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.873  ; 7.873  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.879  ; 7.879  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.128  ; 8.128  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.583  ; 7.583  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.623  ; 7.623  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.598  ; 7.598  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.612  ; 7.612  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.580  ; 7.580  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.566  ; 7.566  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.861  ; 7.861  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.600  ; 7.600  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.429  ; 8.429  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 5.373  ; 5.373  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.272  ; 6.272  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.359  ; 9.359  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.378  ; 9.378  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 7.240  ; 7.240  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 9.510  ; 9.510  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 10.145 ; 10.145 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 8.617  ; 8.617  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 9.006  ; 9.006  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 7.771  ; 7.771  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 8.577  ; 8.577  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 7.240  ; 7.240  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 9.117  ; 9.117  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 9.247  ; 9.247  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 8.763  ; 8.763  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 8.407  ; 8.407  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 9.340  ; 9.340  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 9.348  ; 9.348  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 9.021  ; 9.021  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 9.806  ; 9.806  ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.744  ; 9.744  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.765  ; 9.765  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.316 ; 10.316 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.949 ; 10.949 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.174 ; 10.174 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.271 ; 10.271 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.964  ; 9.964  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.067 ; 11.067 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.509 ; 10.509 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.845  ; 10.006 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.156 ; 10.179 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.744  ; 9.744  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.887 ; 10.887 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.415 ; 10.589 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.236 ; 10.236 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.239 ; 10.239 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.744  ; 9.744  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.765  ; 9.765  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.316 ; 10.316 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.949 ; 10.949 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.174 ; 10.174 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.271 ; 10.271 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.964  ; 9.964  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 11.067 ; 11.067 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.509 ; 10.509 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.006 ; 9.845  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.179 ; 10.156 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 9.744  ; 9.744  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.887 ; 10.887 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.589 ; 10.415 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.236 ; 10.236 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 10.239 ; 10.239 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.931 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.516 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.501 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.281 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.237 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.556 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.526 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.521 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.237 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.277 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.961 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.516 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.511 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.536 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.521 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.247 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.931 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.931 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.516 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.501 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.281 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.237 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.556 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.526 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.521 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.237 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.277 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.961 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.516 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.511 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.536 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.521 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.247 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.931 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.931     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.516     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.501     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.281     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.237     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.556     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.526     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.521     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.237     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.277     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.961     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.516     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.511     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.536     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.521     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.247     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.931     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.931     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.516     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.501     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.281     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.237     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.556     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.526     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.521     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.237     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.277     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.961     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.516     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.511     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.536     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.521     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.247     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.931     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                       ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk_proc                                                              ; -5.927 ; -772.834      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -4.268 ; -58.550       ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -3.220 ; -55.838       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -2.375 ; -21.531       ;
; CLOCK_50                                                              ; -1.374 ; -2.748        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -1.227 ; -2.410        ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -4.404 ; -64.690       ;
; CLOCK_50                                                              ; -1.721 ; -6.454        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -1.612 ; -12.692       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -1.338 ; -3.157        ;
; clk_proc                                                              ; -0.822 ; -12.670       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 1.718  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -3.079 ; -629.650      ;
; CLOCK_50                                                              ; -1.380 ; -10.380       ;
; clk_proc                                                              ; -0.500 ; -162.000      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_proc'                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                 ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -5.927 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.400     ; 1.059      ;
; -5.924 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.400     ; 1.056      ;
; -5.908 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.530     ; 0.910      ;
; -5.869 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.449     ; 0.952      ;
; -5.835 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.435     ; 0.932      ;
; -5.831 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.530     ; 0.833      ;
; -5.790 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.426     ; 0.896      ;
; -5.774 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.434     ; 0.872      ;
; -5.749 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.507     ; 0.774      ;
; -5.743 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.366     ; 0.909      ;
; -5.741 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.367     ; 0.906      ;
; -5.740 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.461     ; 0.811      ;
; -5.732 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.425     ; 0.839      ;
; -5.731 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.411     ; 0.852      ;
; -5.730 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.411     ; 0.851      ;
; -5.725 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.462     ; 0.795      ;
; -5.722 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.462     ; 0.792      ;
; -5.717 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.464     ; 0.785      ;
; -5.716 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.465     ; 0.783      ;
; -5.715 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.543     ; 0.704      ;
; -5.710 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.541     ; 0.701      ;
; -5.710 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.541     ; 0.701      ;
; -5.706 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.462     ; 0.776      ;
; -5.687 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.400     ; 0.819      ;
; -5.687 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.399     ; 0.820      ;
; -5.680 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.532     ; 0.680      ;
; -5.678 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.518     ; 0.692      ;
; -5.675 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.332     ; 0.875      ;
; -5.674 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.332     ; 0.874      ;
; -5.669 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.400     ; 0.801      ;
; -5.667 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.400     ; 0.799      ;
; -5.659 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.391     ; 0.800      ;
; -5.658 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.391     ; 0.799      ;
; -5.652 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.516     ; 0.668      ;
; -5.650 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.518     ; 0.664      ;
; -5.645 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.375     ; 0.802      ;
; -5.644 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.707     ; 0.469      ;
; -5.643 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.375     ; 0.800      ;
; -5.632 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.370     ; 0.794      ;
; -5.610 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.459     ; 0.683      ;
; -5.593 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.424     ; 0.701      ;
; -5.591 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.425     ; 0.698      ;
; -5.585 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.360     ; 0.757      ;
; -5.582 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.360     ; 0.754      ;
; -5.579 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.425     ; 0.686      ;
; -5.572 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.372     ; 0.732      ;
; -5.558 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.335     ; 0.755      ;
; -5.557 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.335     ; 0.754      ;
; -5.540 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.455     ; 0.617      ;
; -5.537 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.382     ; 0.687      ;
; -5.521 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.459     ; 0.594      ;
; -5.509 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.332     ; 0.709      ;
; -5.509 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.332     ; 0.709      ;
; -5.501 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.043     ; 0.990      ;
; -5.497 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.461     ; 0.568      ;
; -5.496 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.413     ; 0.615      ;
; -5.493 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.043     ; 0.982      ;
; -5.493 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.461     ; 0.564      ;
; -5.491 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.043     ; 0.980      ;
; -5.474 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.574     ; 0.432      ;
; -5.466 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.369     ; 0.629      ;
; -5.461 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.905     ; 1.088      ;
; -5.460 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.420     ; 0.572      ;
; -5.460 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.515     ; 0.477      ;
; -5.459 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.905     ; 1.086      ;
; -5.457 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.515     ; 0.474      ;
; -5.448 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.363     ; 0.617      ;
; -5.446 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.776     ; 1.202      ;
; -5.445 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -5.418     ; 1.059      ;
; -5.442 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -5.418     ; 1.056      ;
; -5.434 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.437     ; 0.529      ;
; -5.426 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -5.548     ; 0.910      ;
; -5.420 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.532     ; 0.420      ;
; -5.415 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.031     ; 0.916      ;
; -5.413 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.031     ; 0.914      ;
; -5.405 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.789     ; 1.148      ;
; -5.402 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.788     ; 1.146      ;
; -5.399 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.042     ; 0.889      ;
; -5.397 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.150     ; 0.779      ;
; -5.396 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.042     ; 0.886      ;
; -5.392 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.457     ; 0.467      ;
; -5.391 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.787     ; 1.136      ;
; -5.388 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.789     ; 1.131      ;
; -5.387 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -5.467     ; 0.952      ;
; -5.384 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.788     ; 1.128      ;
; -5.361 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.049     ; 0.844      ;
; -5.360 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.049     ; 0.843      ;
; -5.360 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -5.429     ; 0.463      ;
; -5.359 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.903     ; 0.988      ;
; -5.356 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.905     ; 0.983      ;
; -5.353 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -5.453     ; 0.932      ;
; -5.350 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.905     ; 0.977      ;
; -5.349 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -5.548     ; 0.833      ;
; -5.328 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.800     ; 1.060      ;
; -5.308 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -5.444     ; 0.896      ;
; -5.303 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.777     ; 1.058      ;
; -5.292 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 1.000        ; -5.452     ; 0.872      ;
; -5.292 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.783     ; 1.041      ;
; -5.289 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.904     ; 0.917      ;
; -5.288 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.500        ; -4.904     ; 0.916      ;
+--------+--------------------------------------------------------------------+---------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -4.268 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.792     ; 0.581      ;
; -4.259 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.803     ; 0.564      ;
; -4.244 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.794     ; 0.545      ;
; -4.238 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.791     ; 0.540      ;
; -4.229 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.793     ; 0.542      ;
; -4.228 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.792     ; 0.542      ;
; -4.218 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.792     ; 0.534      ;
; -4.187 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; -3.804     ; 0.476      ;
; -3.750 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.774     ; 0.581      ;
; -3.741 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.785     ; 0.564      ;
; -3.726 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.776     ; 0.545      ;
; -3.720 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.773     ; 0.540      ;
; -3.711 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.775     ; 0.542      ;
; -3.710 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.774     ; 0.542      ;
; -3.700 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.774     ; 0.534      ;
; -3.669 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -3.786     ; 0.476      ;
; -2.788 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.594      ; 4.488      ;
; -2.783 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.596      ; 4.472      ;
; -2.782 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.485      ;
; -2.780 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.593      ; 4.468      ;
; -2.773 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.474      ;
; -2.738 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.594      ; 4.438      ;
; -2.733 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.433      ;
; -2.733 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.596      ; 4.422      ;
; -2.732 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.435      ;
; -2.730 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.593      ; 4.418      ;
; -2.723 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.424      ;
; -2.722 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.584      ; 4.414      ;
; -2.683 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.383      ;
; -2.672 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.584      ; 4.364      ;
; -2.660 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.594      ; 4.360      ;
; -2.656 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.583      ; 4.332      ;
; -2.655 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.596      ; 4.344      ;
; -2.654 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.357      ;
; -2.652 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.593      ; 4.340      ;
; -2.645 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.346      ;
; -2.618 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.724      ; 4.438      ;
; -2.609 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.594      ; 4.309      ;
; -2.606 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.583      ; 4.282      ;
; -2.605 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.305      ;
; -2.604 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.596      ; 4.293      ;
; -2.603 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.306      ;
; -2.601 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.593      ; 4.289      ;
; -2.594 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.295      ;
; -2.594 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.584      ; 4.286      ;
; -2.579 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.740      ; 4.415      ;
; -2.578 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.760      ; 4.448      ;
; -2.572 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.749      ; 4.427      ;
; -2.571 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.749      ; 4.425      ;
; -2.568 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.724      ; 4.388      ;
; -2.565 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.681      ; 4.380      ;
; -2.554 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.254      ;
; -2.546 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.681      ; 4.380      ;
; -2.543 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.584      ; 4.235      ;
; -2.529 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.740      ; 4.365      ;
; -2.528 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.583      ; 4.204      ;
; -2.528 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.760      ; 4.398      ;
; -2.526 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.594      ; 4.226      ;
; -2.522 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.749      ; 4.377      ;
; -2.521 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.596      ; 4.210      ;
; -2.521 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.749      ; 4.375      ;
; -2.520 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.223      ;
; -2.518 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.593      ; 4.206      ;
; -2.515 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.681      ; 4.330      ;
; -2.511 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.212      ;
; -2.496 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.681      ; 4.330      ;
; -2.490 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.724      ; 4.310      ;
; -2.484 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.594      ; 4.184      ;
; -2.479 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.596      ; 4.168      ;
; -2.478 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.181      ;
; -2.477 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.583      ; 4.153      ;
; -2.476 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.593      ; 4.164      ;
; -2.471 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.171      ;
; -2.469 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.170      ;
; -2.463 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.675      ; 4.279      ;
; -2.460 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.584      ; 4.152      ;
; -2.451 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.740      ; 4.287      ;
; -2.450 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.760      ; 4.320      ;
; -2.444 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.749      ; 4.299      ;
; -2.443 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.749      ; 4.297      ;
; -2.439 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.724      ; 4.259      ;
; -2.437 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.681      ; 4.252      ;
; -2.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.129      ;
; -2.418 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.584      ; 4.110      ;
; -2.418 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.681      ; 4.252      ;
; -2.417 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.594      ; 4.117      ;
; -2.413 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.675      ; 4.229      ;
; -2.412 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.596      ; 4.101      ;
; -2.411 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.114      ;
; -2.409 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.593      ; 4.097      ;
; -2.402 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 4.103      ;
; -2.400 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.740      ; 4.236      ;
; -2.399 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.760      ; 4.269      ;
; -2.394 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.583      ; 4.070      ;
; -2.393 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.749      ; 4.248      ;
; -2.392 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.749      ; 4.246      ;
; -2.386 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.681      ; 4.201      ;
; -2.367 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.607      ; 4.080      ;
; -2.367 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.681      ; 4.201      ;
; -2.362 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.609      ; 4.064      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -3.220 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.744     ; 0.581      ;
; -3.211 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.755     ; 0.564      ;
; -3.196 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.746     ; 0.545      ;
; -3.190 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.743     ; 0.540      ;
; -3.181 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.745     ; 0.542      ;
; -3.180 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.744     ; 0.542      ;
; -3.170 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.744     ; 0.534      ;
; -3.139 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.756     ; 0.476      ;
; -2.791 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.315     ; 0.581      ;
; -2.782 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.326     ; 0.564      ;
; -2.767 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.317     ; 0.545      ;
; -2.761 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.314     ; 0.540      ;
; -2.752 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.316     ; 0.542      ;
; -2.751 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.315     ; 0.542      ;
; -2.741 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.315     ; 0.534      ;
; -2.710 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; -2.327     ; 0.476      ;
; -2.702 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.726     ; 0.581      ;
; -2.693 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.737     ; 0.564      ;
; -2.678 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.728     ; 0.545      ;
; -2.672 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.725     ; 0.540      ;
; -2.663 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.727     ; 0.542      ;
; -2.662 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.726     ; 0.542      ;
; -2.652 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.726     ; 0.534      ;
; -2.621 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.738     ; 0.476      ;
; -2.509 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.833      ; 4.438      ;
; -2.470 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.849      ; 4.415      ;
; -2.469 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.869      ; 4.448      ;
; -2.463 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.427      ;
; -2.462 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.425      ;
; -2.459 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.833      ; 4.388      ;
; -2.456 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.380      ;
; -2.437 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.380      ;
; -2.420 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.849      ; 4.365      ;
; -2.419 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.869      ; 4.398      ;
; -2.413 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.377      ;
; -2.412 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.375      ;
; -2.406 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.330      ;
; -2.387 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.330      ;
; -2.381 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.833      ; 4.310      ;
; -2.354 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.784      ; 4.279      ;
; -2.342 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.849      ; 4.287      ;
; -2.341 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.869      ; 4.320      ;
; -2.335 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.299      ;
; -2.334 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.297      ;
; -2.330 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.833      ; 4.259      ;
; -2.328 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.252      ;
; -2.309 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.333     ; 0.581      ;
; -2.309 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.252      ;
; -2.304 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.784      ; 4.229      ;
; -2.300 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.344     ; 0.564      ;
; -2.291 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.849      ; 4.236      ;
; -2.290 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.869      ; 4.269      ;
; -2.285 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.335     ; 0.545      ;
; -2.284 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.248      ;
; -2.283 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.246      ;
; -2.279 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.332     ; 0.540      ;
; -2.277 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.201      ;
; -2.270 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.334     ; 0.542      ;
; -2.269 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.333     ; 0.542      ;
; -2.259 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.333     ; 0.534      ;
; -2.258 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.201      ;
; -2.247 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.833      ; 4.176      ;
; -2.228 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 1.000        ; -2.345     ; 0.476      ;
; -2.226 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.784      ; 4.151      ;
; -2.208 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.849      ; 4.153      ;
; -2.207 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.869      ; 4.186      ;
; -2.205 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.833      ; 4.134      ;
; -2.201 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.165      ;
; -2.200 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.163      ;
; -2.194 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.118      ;
; -2.175 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.118      ;
; -2.175 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.784      ; 4.100      ;
; -2.166 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.849      ; 4.111      ;
; -2.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.869      ; 4.144      ;
; -2.159 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.123      ;
; -2.158 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.121      ;
; -2.152 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.076      ;
; -2.138 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.833      ; 4.067      ;
; -2.133 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.076      ;
; -2.099 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.849      ; 4.044      ;
; -2.098 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.869      ; 4.077      ;
; -2.092 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.784      ; 4.017      ;
; -2.092 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.056      ;
; -2.091 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.858      ; 4.054      ;
; -2.088 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.846      ; 4.030      ;
; -2.085 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.009      ;
; -2.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.790      ; 4.009      ;
; -2.050 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.784      ; 3.975      ;
; -2.049 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.862      ; 4.007      ;
; -2.048 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.882      ; 4.040      ;
; -2.042 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.871      ; 4.019      ;
; -2.041 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.871      ; 4.017      ;
; -2.035 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.803      ; 3.972      ;
; -2.016 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.803      ; 3.972      ;
; -2.010 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.796      ; 3.902      ;
; -2.010 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.842      ; 3.948      ;
; -2.003 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.825      ; 3.924      ;
; -2.002 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.830      ; 3.928      ;
; -2.000 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.796      ; 3.892      ;
; -1.991 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86            ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.500        ; 1.846      ; 3.933      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------+----------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                              ; Launch Clock                                         ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+----------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -2.375 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 4.230      ;
; -2.360 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.256      ; 4.227      ;
; -2.325 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 4.180      ;
; -2.310 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.256      ; 4.177      ;
; -2.247 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 4.102      ;
; -2.232 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.256      ; 4.099      ;
; -2.200 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.243      ; 3.556      ;
; -2.196 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 4.051      ;
; -2.181 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.256      ; 4.048      ;
; -2.150 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.243      ; 3.506      ;
; -2.113 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 3.968      ;
; -2.102 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.091      ; 4.432      ;
; -2.098 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.256      ; 3.965      ;
; -2.087 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.090      ; 4.429      ;
; -2.072 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.243      ; 3.428      ;
; -2.071 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 3.926      ;
; -2.056 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.256      ; 3.923      ;
; -2.021 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.243      ; 3.377      ;
; -2.004 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 3.859      ;
; -1.989 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.256      ; 3.856      ;
; -1.954 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.270      ; 3.822      ;
; -1.939 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.269      ; 3.819      ;
; -1.938 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.243      ; 3.294      ;
; -1.933 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.243      ; 3.289      ;
; -1.876 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.694      ;
; -1.876 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.266      ; 3.740      ;
; -1.869 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.249      ; 3.716      ;
; -1.868 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.254      ; 3.720      ;
; -1.866 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.684      ;
; -1.866 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.243      ; 3.222      ;
; -1.861 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.691      ;
; -1.861 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.265      ; 3.737      ;
; -1.857 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.270      ; 3.725      ;
; -1.854 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.248      ; 3.713      ;
; -1.853 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.253      ; 3.717      ;
; -1.851 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.681      ;
; -1.842 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.269      ; 3.722      ;
; -1.829 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.647      ;
; -1.822 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.258      ; 3.678      ;
; -1.820 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.638      ;
; -1.814 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.644      ;
; -1.807 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 3.675      ;
; -1.805 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.635      ;
; -1.784 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.256      ; 3.153      ;
; -1.750 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.245      ; 3.593      ;
; -1.738 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.252      ; 3.103      ;
; -1.735 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.244      ; 3.590      ;
; -1.723 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.541      ;
; -1.708 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.538      ;
; -1.697 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.256      ; 3.551      ;
; -1.696 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.206      ; 3.015      ;
; -1.694 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.254      ; 3.546      ;
; -1.682 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.255      ; 3.548      ;
; -1.679 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.253      ; 3.543      ;
; -1.670 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.206      ; 2.989      ;
; -1.665 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.229      ; 3.492      ;
; -1.665 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.258      ; 3.521      ;
; -1.662 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.206      ; 2.981      ;
; -1.657 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 3.512      ;
; -1.650 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.228      ; 3.489      ;
; -1.650 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.257      ; 3.518      ;
; -1.646 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.255      ; 3.499      ;
; -1.645 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.463      ;
; -1.642 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.256      ; 3.509      ;
; -1.631 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.449      ;
; -1.631 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.254      ; 3.483      ;
; -1.631 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.251      ; 3.480      ;
; -1.631 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.254      ; 3.496      ;
; -1.630 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.460      ;
; -1.619 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.240      ; 2.972      ;
; -1.616 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.446      ;
; -1.616 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.253      ; 3.480      ;
; -1.616 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.250      ; 3.477      ;
; -1.612 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.229      ; 3.439      ;
; -1.608 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.206      ; 2.927      ;
; -1.602 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.091      ; 4.432      ;
; -1.601 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.419      ;
; -1.601 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.419      ;
; -1.601 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.235      ; 2.949      ;
; -1.598 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.254      ; 3.450      ;
; -1.597 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.228      ; 3.436      ;
; -1.589 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.244      ; 3.431      ;
; -1.587 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 2.090      ; 4.429      ;
; -1.586 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.416      ;
; -1.586 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.416      ;
; -1.583 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.253      ; 3.447      ;
; -1.582 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.400      ;
; -1.581 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.256      ; 2.950      ;
; -1.579 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.231      ; 2.923      ;
; -1.578 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.245      ; 3.421      ;
; -1.574 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.243      ; 3.428      ;
; -1.568 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.220      ; 3.386      ;
; -1.567 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.397      ;
; -1.563 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.244      ; 3.418      ;
; -1.562 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.206      ; 2.881      ;
; -1.559 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.242      ; 2.914      ;
; -1.553 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.219      ; 3.383      ;
; -1.551 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.244      ; 3.393      ;
; -1.550 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.255      ; 3.403      ;
; -1.546 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.244      ; 2.903      ;
+--------+---------------------------------------------------------+----------------------------------------------------------------------+------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                           ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -1.374 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.432      ;
; -1.374 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.432      ;
; -1.324 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.382      ;
; -1.324 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.382      ;
; -1.246 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.304      ;
; -1.246 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.304      ;
; -1.195 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.253      ;
; -1.195 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.253      ;
; -1.112 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.170      ;
; -1.112 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.170      ;
; -1.107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.165      ;
; -1.107 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.165      ;
; -1.101 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 1.860      ; 3.634      ;
; -1.101 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 1.860      ; 3.634      ;
; -1.040 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.098      ;
; -1.040 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 3.098      ;
; -0.958 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.039      ; 3.029      ;
; -0.958 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.039      ; 3.029      ;
; -0.912 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.035      ; 2.979      ;
; -0.912 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.035      ; 2.979      ;
; -0.870 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.891      ;
; -0.870 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.891      ;
; -0.844 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.865      ;
; -0.844 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.865      ;
; -0.836 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.857      ;
; -0.836 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.857      ;
; -0.793 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.848      ;
; -0.793 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.848      ;
; -0.782 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.803      ;
; -0.782 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.803      ;
; -0.775 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.018      ; 2.825      ;
; -0.775 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.018      ; 2.825      ;
; -0.755 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.039      ; 2.826      ;
; -0.755 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.039      ; 2.826      ;
; -0.753 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.014      ; 2.799      ;
; -0.753 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.014      ; 2.799      ;
; -0.736 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.757      ;
; -0.736 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.757      ;
; -0.733 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.025      ; 2.790      ;
; -0.733 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.025      ; 2.790      ;
; -0.720 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.027      ; 2.779      ;
; -0.720 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.027      ; 2.779      ;
; -0.703 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.724      ;
; -0.703 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.724      ;
; -0.701 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.998      ; 2.731      ;
; -0.701 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.998      ; 2.731      ;
; -0.693 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 2.751      ;
; -0.693 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.026      ; 2.751      ;
; -0.677 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.020      ; 2.729      ;
; -0.677 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.020      ; 2.729      ;
; -0.669 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.027      ; 2.728      ;
; -0.669 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.027      ; 2.728      ;
; -0.648 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.998      ; 2.678      ;
; -0.648 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.998      ; 2.678      ;
; -0.644 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.699      ;
; -0.644 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.699      ;
; -0.635 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.656      ;
; -0.635 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.656      ;
; -0.608 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.014      ; 2.654      ;
; -0.608 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.014      ; 2.654      ;
; -0.606 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.627      ;
; -0.606 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.627      ;
; -0.601 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 1.000        ; 1.860      ; 3.634      ;
; -0.601 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 1.000        ; 1.860      ; 3.634      ;
; -0.596 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.013      ; 2.641      ;
; -0.596 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.013      ; 2.641      ;
; -0.585 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.014      ; 2.631      ;
; -0.585 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.014      ; 2.631      ;
; -0.582 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.024      ; 2.638      ;
; -0.582 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.024      ; 2.638      ;
; -0.575 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.596      ;
; -0.575 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.596      ;
; -0.575 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.013      ; 2.620      ;
; -0.575 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.013      ; 2.620      ;
; -0.574 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.629      ;
; -0.574 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.629      ;
; -0.562 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.037      ; 2.631      ;
; -0.562 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.037      ; 2.631      ;
; -0.561 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.616      ;
; -0.561 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.616      ;
; -0.553 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.014      ; 2.599      ;
; -0.553 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.014      ; 2.599      ;
; -0.551 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.572      ;
; -0.551 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.572      ;
; -0.534 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.002      ; 2.568      ;
; -0.534 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.002      ; 2.568      ;
; -0.515 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.024      ; 2.571      ;
; -0.515 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.024      ; 2.571      ;
; -0.508 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.563      ;
; -0.508 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.023      ; 2.563      ;
; -0.499 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.520      ;
; -0.499 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.520      ;
; -0.498 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.024      ; 2.554      ;
; -0.498 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123                 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.024      ; 2.554      ;
; -0.495 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.516      ;
; -0.495 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 0.989      ; 2.516      ;
; -0.488 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 1.106      ; 2.126      ;
; -0.488 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; CLOCK_50    ; 0.500        ; 1.106      ; 2.126      ;
; -0.486 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.024      ; 2.542      ;
; -0.486 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc                                             ; CLOCK_50    ; 1.000        ; 1.024      ; 2.542      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -1.227 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.368     ; 0.363      ;
; -1.183 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.300     ; 0.418      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                            ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -4.404 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.215      ; 1.952      ;
; -4.386 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.197      ; 1.952      ;
; -4.333 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.280      ; 2.088      ;
; -4.332 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.289      ; 2.098      ;
; -4.330 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.289      ; 2.100      ;
; -4.320 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.300      ; 2.121      ;
; -4.315 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.262      ; 2.088      ;
; -4.314 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.271      ; 2.098      ;
; -4.312 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.271      ; 2.100      ;
; -4.309 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.221      ; 2.053      ;
; -4.309 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.221      ; 2.053      ;
; -4.302 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.282      ; 2.121      ;
; -4.294 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.264      ; 2.111      ;
; -4.291 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.203      ; 2.053      ;
; -4.291 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.203      ; 2.053      ;
; -4.276 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 6.246      ; 2.111      ;
; -4.129 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.379      ; 1.250      ;
; -4.108 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.674      ; 1.566      ;
; -4.058 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.444      ; 1.386      ;
; -4.057 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.453      ; 1.396      ;
; -4.055 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.453      ; 1.398      ;
; -4.045 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.464      ; 1.419      ;
; -4.037 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.739      ; 1.702      ;
; -4.036 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.748      ; 1.712      ;
; -4.034 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.385      ; 1.351      ;
; -4.034 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.385      ; 1.351      ;
; -4.034 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.748      ; 1.714      ;
; -4.024 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.759      ; 1.735      ;
; -4.019 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.428      ; 1.409      ;
; -4.013 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.680      ; 1.667      ;
; -4.013 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.680      ; 1.667      ;
; -3.998 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.723      ; 1.725      ;
; -3.939 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.445      ; 1.506      ;
; -3.921 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.623      ; 1.843      ;
; -3.919 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.625      ; 1.847      ;
; -3.904 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.215      ; 1.952      ;
; -3.891 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.357      ; 1.466      ;
; -3.886 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.197      ; 1.952      ;
; -3.884 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.586      ; 1.843      ;
; -3.882 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.588      ; 1.847      ;
; -3.868 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.510      ; 1.642      ;
; -3.867 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.519      ; 1.652      ;
; -3.865 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.519      ; 1.654      ;
; -3.855 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.530      ; 1.675      ;
; -3.844 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.451      ; 1.607      ;
; -3.844 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.451      ; 1.607      ;
; -3.834 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.741      ; 1.907      ;
; -3.833 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.280      ; 2.088      ;
; -3.832 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.289      ; 2.098      ;
; -3.830 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.289      ; 2.100      ;
; -3.829 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.494      ; 1.665      ;
; -3.820 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.422      ; 1.602      ;
; -3.820 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.300      ; 2.121      ;
; -3.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.431      ; 1.612      ;
; -3.817 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.431      ; 1.614      ;
; -3.815 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.262      ; 2.088      ;
; -3.814 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.271      ; 2.098      ;
; -3.812 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.271      ; 2.100      ;
; -3.809 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.221      ; 2.053      ;
; -3.809 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.221      ; 2.053      ;
; -3.807 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.442      ; 1.635      ;
; -3.802 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.282      ; 2.121      ;
; -3.801 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.626      ; 1.966      ;
; -3.796 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.363      ; 1.567      ;
; -3.796 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.363      ; 1.567      ;
; -3.794 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.264      ; 2.111      ;
; -3.791 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.203      ; 2.053      ;
; -3.791 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.203      ; 2.053      ;
; -3.781 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.406      ; 1.625      ;
; -3.777 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.613      ; 1.977      ;
; -3.776 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; -0.500       ; 6.246      ; 2.111      ;
; -3.775 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.357      ; 1.582      ;
; -3.764 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.589      ; 1.966      ;
; -3.763 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.806      ; 2.043      ;
; -3.762 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.815      ; 2.053      ;
; -3.762 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.510      ; 1.748      ;
; -3.760 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.815      ; 2.055      ;
; -3.750 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.826      ; 2.076      ;
; -3.740 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.576      ; 1.977      ;
; -3.739 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.747      ; 2.008      ;
; -3.739 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.747      ; 2.008      ;
; -3.724 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.790      ; 2.066      ;
; -3.713 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.625      ; 2.053      ;
; -3.712 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.510      ; 1.798      ;
; -3.711 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.510      ; 1.799      ;
; -3.704 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.422      ; 1.718      ;
; -3.703 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.431      ; 1.728      ;
; -3.701 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.431      ; 1.730      ;
; -3.696 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.378      ; 1.682      ;
; -3.691 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.442      ; 1.751      ;
; -3.691 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.575      ; 1.884      ;
; -3.690 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.584      ; 1.894      ;
; -3.688 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.584      ; 1.896      ;
; -3.680 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.363      ; 1.683      ;
; -3.680 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.363      ; 1.683      ;
; -3.678 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.595      ; 1.917      ;
; -3.676 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.588      ; 2.053      ;
; -3.668 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.614      ; 2.087      ;
; -3.667 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.443      ; 1.776      ;
; -3.667 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                             ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; 0.000        ; 5.516      ; 1.849      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.721 ; clk_proc                                                                 ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.795      ; 0.367      ;
; -1.347 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.860      ; 0.806      ;
; -1.347 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.860      ; 0.806      ;
; -1.221 ; clk_proc                                                                 ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 1.795      ; 0.367      ;
; -1.048 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 1.790      ; 1.035      ;
; -0.991 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 1.790      ; 1.092      ;
; -0.847 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.860      ; 0.806      ;
; -0.847 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.860      ; 0.806      ;
; -0.548 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 1.790      ; 1.035      ;
; -0.491 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 1.790      ; 1.092      ;
; -0.427 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 1.860      ; 1.726      ;
; -0.421 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; 0.000        ; 1.860      ; 1.732      ;
; -0.179 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.023      ; 0.996      ;
; -0.173 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.023      ; 1.002      ;
; 0.058  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.386      ; 1.596      ;
; 0.058  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.386      ; 1.596      ;
; 0.073  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.860      ; 1.726      ;
; 0.079  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.860      ; 1.732      ;
; 0.102  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.024      ; 1.278      ;
; 0.102  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.024      ; 1.278      ;
; 0.214  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.108      ; 0.974      ;
; 0.214  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.108      ; 0.974      ;
; 0.215  ; ticks[0]                                                                 ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[1]                                                                 ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[2]                                                                 ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.026      ; 1.400      ;
; 0.228  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.026      ; 1.406      ;
; 0.251  ; ticks[1]                                                                 ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; ticks[0]                                                                 ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.253  ; ticks[0]                                                                 ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.280  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.026      ; 1.458      ;
; 0.286  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.026      ; 1.464      ;
; 0.292  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.002      ; 1.446      ;
; 0.292  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.002      ; 1.446      ;
; 0.293  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.114      ; 1.559      ;
; 0.293  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.114      ; 1.559      ;
; 0.325  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.632      ;
; 0.325  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.632      ;
; 0.327  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST        ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.070     ; 0.409      ;
; 0.347  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.283      ; 1.782      ;
; 0.347  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.283      ; 1.782      ;
; 0.348  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.026      ; 1.526      ;
; 0.354  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.026      ; 1.532      ;
; 0.363  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.116      ; 1.631      ;
; 0.363  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.116      ; 1.631      ;
; 0.367  ; ticks[2]                                                                 ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; ticks[1]                                                                 ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; ticks[0]                                                                 ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.376  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.683      ;
; 0.376  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.683      ;
; 0.379  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST        ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.070     ; 0.461      ;
; 0.407  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.103      ; 1.162      ;
; 0.407  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.103      ; 1.162      ;
; 0.429  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.721      ;
; 0.429  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.721      ;
; 0.465  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.002      ; 1.619      ;
; 0.465  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.002      ; 1.619      ;
; 0.469  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.776      ;
; 0.469  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.776      ;
; 0.538  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.278      ; 1.968      ;
; 0.538  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.278      ; 1.968      ;
; 0.555  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.862      ;
; 0.555  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.862      ;
; 0.560  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.852      ;
; 0.560  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.852      ;
; 0.575  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.867      ;
; 0.575  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.867      ;
; 0.577  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.884      ;
; 0.577  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.884      ;
; 0.599  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.891      ;
; 0.599  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.891      ;
; 0.646  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.953      ;
; 0.646  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.155      ; 1.953      ;
; 0.656  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.948      ;
; 0.656  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.948      ;
; 0.661  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.278      ; 2.091      ;
; 0.661  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.278      ; 2.091      ;
; 0.673  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.278      ; 2.103      ;
; 0.673  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.278      ; 2.103      ;
; 0.674  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.172      ; 1.998      ;
; 0.674  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.172      ; 1.998      ;
; 0.679  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.107      ; 1.938      ;
; 0.679  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.107      ; 1.938      ;
; 0.688  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.980      ;
; 0.688  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 1.980      ;
; 0.724  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.106      ; 1.482      ;
; 0.724  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50    ; -0.500       ; 1.106      ; 1.482      ;
; 0.740  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.121      ; 2.013      ;
; 0.740  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.121      ; 2.013      ;
; 0.751  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.121      ; 2.024      ;
; 0.751  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.121      ; 2.024      ;
; 0.756  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 2.048      ;
; 0.756  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.140      ; 2.048      ;
; 0.758  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.108      ; 2.018      ;
; 0.758  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.108      ; 2.018      ;
; 0.772  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.278      ; 2.202      ;
; 0.772  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.278      ; 2.202      ;
; 0.775  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.122      ; 2.049      ;
; 0.775  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.122      ; 2.049      ;
; 0.776  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.278      ; 2.206      ;
+--------+--------------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                            ; Launch Clock                                                        ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -1.612 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.365      ; 0.894      ;
; -1.606 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.364      ; 0.899      ;
; -1.112 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.365      ; 0.894      ;
; -1.106 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.364      ; 0.899      ;
; -0.725 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.427      ; 1.843      ;
; -0.723 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.429      ; 1.847      ;
; -0.698 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.509      ; 1.952      ;
; -0.632 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.365      ; 1.874      ;
; -0.631 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.364      ; 1.874      ;
; -0.627 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.574      ; 2.088      ;
; -0.626 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.583      ; 2.098      ;
; -0.624 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.583      ; 2.100      ;
; -0.614 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.594      ; 2.121      ;
; -0.605 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.430      ; 1.966      ;
; -0.603 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.515      ; 2.053      ;
; -0.603 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.515      ; 2.053      ;
; -0.588 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.558      ; 2.111      ;
; -0.581 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.417      ; 1.977      ;
; -0.517 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.429      ; 2.053      ;
; -0.472 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.418      ; 2.087      ;
; -0.443 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.528      ; 1.085      ;
; -0.443 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.428      ; 2.126      ;
; -0.440 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.527      ; 1.087      ;
; -0.425 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.429      ; 2.145      ;
; -0.420 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.986      ; 1.566      ;
; -0.349 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.051      ; 1.702      ;
; -0.348 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.060      ; 1.712      ;
; -0.346 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.060      ; 1.714      ;
; -0.336 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.071      ; 1.735      ;
; -0.330 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.528      ; 1.198      ;
; -0.328 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.529      ; 1.201      ;
; -0.325 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.992      ; 1.667      ;
; -0.325 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.992      ; 1.667      ;
; -0.310 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.035      ; 1.725      ;
; -0.275 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.894      ; 1.619      ;
; -0.251 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.757      ; 1.506      ;
; -0.225 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.427      ; 1.843      ;
; -0.223 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.429      ; 1.847      ;
; -0.198 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.509      ; 1.952      ;
; -0.194 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.895      ; 1.701      ;
; -0.186 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.906      ; 1.720      ;
; -0.180 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.822      ; 1.642      ;
; -0.179 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.831      ; 1.652      ;
; -0.177 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.831      ; 1.654      ;
; -0.167 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.842      ; 1.675      ;
; -0.156 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.763      ; 1.607      ;
; -0.156 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.763      ; 1.607      ;
; -0.149 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.904      ; 1.755      ;
; -0.148 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.907      ; 1.759      ;
; -0.145 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.906      ; 1.761      ;
; -0.141 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.806      ; 1.665      ;
; -0.134 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.906      ; 1.772      ;
; -0.132 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.365      ; 1.874      ;
; -0.131 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.364      ; 1.874      ;
; -0.130 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.905      ; 1.775      ;
; -0.127 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.574      ; 2.088      ;
; -0.126 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.583      ; 2.098      ;
; -0.124 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.583      ; 2.100      ;
; -0.114 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.594      ; 2.121      ;
; -0.106 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.665      ; 1.559      ;
; -0.105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.430      ; 1.966      ;
; -0.103 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.515      ; 2.053      ;
; -0.103 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.515      ; 2.053      ;
; -0.092 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.506      ; 1.414      ;
; -0.090 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.507      ; 1.417      ;
; -0.088 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.558      ; 2.111      ;
; -0.081 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.417      ; 1.977      ;
; -0.035 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.890      ; 1.855      ;
; -0.033 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.891      ; 1.858      ;
; -0.025 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.666      ; 1.641      ;
; -0.017 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.429      ; 2.053      ;
; -0.017 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.677      ; 1.660      ;
; 0.020  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.675      ; 1.695      ;
; 0.021  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.678      ; 1.699      ;
; 0.024  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.506      ; 1.530      ;
; 0.024  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.677      ; 1.701      ;
; 0.026  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.507      ; 1.533      ;
; 0.028  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.418      ; 2.087      ;
; 0.035  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.677      ; 1.712      ;
; 0.037  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.659      ; 1.696      ;
; 0.039  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.660      ; 1.699      ;
; 0.039  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.676      ; 1.715      ;
; 0.057  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.428      ; 2.126      ;
; 0.075  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.429      ; 2.145      ;
; 0.077  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.673      ; 1.250      ;
; 0.087  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.659      ; 1.746      ;
; 0.088  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.659      ; 1.747      ;
; 0.089  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.660      ; 1.749      ;
; 0.090  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.660      ; 1.750      ;
; 0.148  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.738      ; 1.386      ;
; 0.149  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.618      ; 1.767      ;
; 0.149  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.747      ; 1.396      ;
; 0.151  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.619      ; 1.770      ;
; 0.151  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.747      ; 1.398      ;
; 0.152  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.580      ; 1.232      ;
; 0.161  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.758      ; 1.419      ;
; 0.172  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.679      ; 1.351      ;
; 0.172  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.679      ; 1.351      ;
; 0.173  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.841      ; 1.514      ;
; 0.175  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.842      ; 1.517      ;
+--------+--------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                 ; Launch Clock                                                        ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.338 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.091      ; 0.894      ;
; -1.332 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.090      ; 0.899      ;
; -0.838 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.091      ; 0.894      ;
; -0.832 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.090      ; 0.899      ;
; -0.459 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.077      ; 1.759      ;
; -0.358 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.091      ; 1.874      ;
; -0.357 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.090      ; 1.874      ;
; -0.227 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.325      ; 1.098      ;
; -0.169 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.254      ; 1.085      ;
; -0.166 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.253      ; 1.087      ;
; -0.056 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.254      ; 1.198      ;
; -0.054 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.255      ; 1.201      ;
; -0.034 ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.320      ; 1.286      ;
; -0.028 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.466      ; 0.938      ;
; 0.041  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.077      ; 1.759      ;
; 0.049  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.466      ; 1.015      ;
; 0.070  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.479      ; 1.049      ;
; 0.142  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.091      ; 1.874      ;
; 0.143  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.090      ; 1.874      ;
; 0.152  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.582      ; 1.234      ;
; 0.172  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.280      ; 0.952      ;
; 0.182  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.232      ; 1.414      ;
; 0.184  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.233      ; 1.417      ;
; 0.198  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.283      ; 0.981      ;
; 0.239  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.616      ; 1.855      ;
; 0.241  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.617      ; 1.858      ;
; 0.254  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.323      ; 1.077      ;
; 0.258  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.311      ; 1.069      ;
; 0.283  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.323      ; 1.606      ;
; 0.294  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.208      ; 1.002      ;
; 0.298  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.232      ; 1.530      ;
; 0.300  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.233      ; 1.533      ;
; 0.302  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.448      ; 1.250      ;
; 0.311  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.385      ; 1.696      ;
; 0.313  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.386      ; 1.699      ;
; 0.314  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.297      ; 1.111      ;
; 0.320  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.336      ; 1.156      ;
; 0.328  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.282      ; 1.110      ;
; 0.328  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.283      ; 1.111      ;
; 0.334  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.240      ; 1.074      ;
; 0.358  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.449      ; 1.307      ;
; 0.361  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.385      ; 1.746      ;
; 0.362  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.385      ; 1.747      ;
; 0.363  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.386      ; 1.749      ;
; 0.364  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.386      ; 1.750      ;
; 0.392  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.282      ; 1.174      ;
; 0.401  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.244      ; 1.145      ;
; 0.412  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.279      ; 1.191      ;
; 0.420  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.325      ; 1.245      ;
; 0.422  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.281      ; 1.203      ;
; 0.423  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.344      ; 1.767      ;
; 0.423  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.297      ; 1.220      ;
; 0.425  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.345      ; 1.770      ;
; 0.445  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.212      ; 1.157      ;
; 0.447  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.567      ; 1.514      ;
; 0.449  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.568      ; 1.517      ;
; 0.454  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.310      ; 1.264      ;
; 0.459  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.402      ; 1.861      ;
; 0.461  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                      ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.403      ; 1.864      ;
; 0.467  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.370      ; 1.837      ;
; 0.468  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.256      ; 1.724      ;
; 0.469  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.385      ; 1.854      ;
; 0.469  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.371      ; 1.840      ;
; 0.470  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.257      ; 1.727      ;
; 0.471  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.386      ; 1.857      ;
; 0.474  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.338      ; 1.312      ;
; 0.493  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.346      ; 1.839      ;
; 0.495  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.347      ; 1.842      ;
; 0.516  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.316      ; 1.332      ;
; 0.528  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.513      ; 2.041      ;
; 0.530  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.514      ; 2.044      ;
; 0.536  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|immed[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.320      ; 1.856      ;
; 0.537  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.317      ; 1.354      ;
; 0.542  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.300      ; 1.342      ;
; 0.543  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.306      ; 1.349      ;
; 0.546  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.370      ; 1.916      ;
; 0.546  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.256      ; 1.802      ;
; 0.547  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.203      ; 1.250      ;
; 0.548  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.371      ; 1.919      ;
; 0.548  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.257      ; 1.805      ;
; 0.549  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.280      ; 1.329      ;
; 0.551  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.338      ; 1.389      ;
; 0.553  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.508      ; 2.061      ;
; 0.555  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.509      ; 2.064      ;
; 0.557  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.230      ; 1.287      ;
; 0.561  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.310      ; 1.371      ;
; 0.573  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.279      ; 1.352      ;
; 0.580  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.370      ; 1.950      ;
; 0.581  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.474      ; 1.555      ;
; 0.582  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.371      ; 1.953      ;
; 0.582  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.188      ; 1.270      ;
; 0.587  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.213      ; 1.300      ;
; 0.588  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.190      ; 1.278      ;
; 0.588  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.315      ; 1.403      ;
; 0.593  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111                  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.220      ; 1.313      ;
; 0.596  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.256      ; 1.852      ;
; 0.596  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64                   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.325      ; 1.421      ;
; 0.598  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.257      ; 1.855      ;
; 0.607  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.220      ; 1.327      ;
; 0.608  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.220      ; 1.328      ;
+--------+--------------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_proc'                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.822 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; 0.000        ; 2.218      ; 1.689      ;
; -0.340 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.382      ; 1.194      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; -0.322 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; clk_proc    ; -0.500       ; 2.218      ; 1.689      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.131  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.381      ; 1.664      ;
; 0.241  ; proc:proc0|unidad_control:unidad_control0|new_pc[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.393      ;
; 0.257  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.IDLE ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.409      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.265  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.801      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.285  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.821      ;
; 0.355  ; proc:proc0|unidad_control:unidad_control0|new_pc[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.507      ;
; 0.358  ; proc:proc0|unidad_control:unidad_control0|new_pc[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; proc:proc0|unidad_control:unidad_control0|new_pc[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|new_pc[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|new_pc[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|new_pc[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                             ; clk_proc    ; 0.000        ; 1.384      ; 1.896      ;
; 0.361  ; proc:proc0|unidad_control:unidad_control0|new_pc[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.513      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.718 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.300     ; 0.418      ;
; 1.731 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.368     ; 0.363      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|bus_ir[12]'                                                                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------------------------------------+
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                           ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                           ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                           ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                           ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                           ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                           ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                           ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]              ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]              ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                ;
; -3.079 ; -3.079       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|combout                      ;
; -3.079 ; -3.079       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|combout                      ;
; -2.011 ; -2.011       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|dataa                        ;
; -2.011 ; -2.011       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|dataa                        ;
; -2.011 ; -2.011       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w[0]~54|combout                              ;
; -2.011 ; -2.011       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w[0]~54|combout                              ;
; -2.011 ; -2.011       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w[0]~54|datad                                ;
; -2.011 ; -2.011       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w[0]~54|datad                                ;
; -2.011 ; -2.011       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~53|combout                                 ;
; -2.011 ; -2.011       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~53|combout                                 ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0] ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1] ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2] ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3] ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4] ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5] ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6] ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datad                           ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[0]|datad                           ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datad                           ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[1]|datad                           ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[2]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[3]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[4]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[4]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[5]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[5]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[6]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[6]|datac                           ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]|datad                           ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]|datad                           ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]              ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]              ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36|combout                      ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36|combout                      ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36|dataa                        ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; mem_ctrl0|controller0|data_ext[7]~36|dataa                        ;
; -1.875 ; -1.875       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|combout                              ;
; -1.875 ; -1.875       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|combout                              ;
; -1.804 ; -1.804       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~39|combout                              ;
; -1.804 ; -1.804       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~39|combout                              ;
; -1.804 ; -1.804       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|datac                                ;
; -1.804 ; -1.804       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|datac                                ;
; -1.716 ; -1.716       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~52|combout                                 ;
; -1.716 ; -1.716       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~52|combout                                 ;
; -1.716 ; -1.716       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~53|datad                                   ;
; -1.716 ; -1.716       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Rise       ; proc0|datapath0|alu0|w~53|datad                                   ;
; -1.652 ; -1.652       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|datad                                ;
; -1.652 ; -1.652       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w[0]~54|datad                                ;
; -1.652 ; -1.652       ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w~53|combout                                 ;
; -1.652 ; -1.652       ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12] ; Fall       ; proc0|datapath0|alu0|w~53|combout                                 ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|dataa                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|dataa                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17clkctrl|inclk[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17clkctrl|inclk[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17clkctrl|outclk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17clkctrl|outclk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~17|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~36|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.333 ; 2.333 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.619 ; 1.619 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.700 ; 1.700 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.556 ; 1.556 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.679 ; 1.679 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.637 ; 1.637 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.684 ; 1.684 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.647 ; 1.647 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.657 ; 1.657 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.333 ; 2.333 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.061 ; 2.061 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.096 ; 2.096 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.056 ; 2.056 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.952 ; 1.952 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.274 ; 2.274 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.021 ; 2.021 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.258 ; 2.258 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.574 ; 1.574 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.574 ; 1.574 ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.874 ; 0.874 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.288 ; 0.288 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.369 ; 0.369 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.225 ; 0.225 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.348 ; 0.348 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.306 ; 0.306 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.353 ; 0.353 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.316 ; 0.316 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.326 ; 0.326 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.874 ; 0.874 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.602 ; 0.602 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.637 ; 0.637 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.597 ; 0.597 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.493 ; 0.493 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.815 ; 0.815 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.562 ; 0.562 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.799 ; 0.799 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.831 ; 1.831 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.510 ; 1.510 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.591 ; 1.591 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.447 ; 1.447 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.570 ; 1.570 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.528 ; 1.528 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.575 ; 1.575 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.538 ; 1.538 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.548 ; 1.548 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.639 ; 1.639 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.614 ; 1.614 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.559 ; 1.559 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.517 ; 1.517 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.512 ; 1.512 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.831 ; 1.831 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.520 ; 1.520 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.599 ; 1.599 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.166 ; -1.166 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.260 ; -1.260 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.353 ; -1.353 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.166 ; -1.166 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.275 ; -1.275 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.242 ; -1.242 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.280 ; -1.280 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.253 ; -1.253 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.291 ; -1.291 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.389 ; -1.389 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.376 ; -1.376 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.278 ; -1.278 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.222 ; -1.222 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.226 ; -1.226 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.536 ; -1.536 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.235 ; -1.235 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.342 ; -1.342 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 0.940  ; 0.940  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 0.940  ; 0.940  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.540  ; 2.540  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.446  ; 2.446  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.353  ; 2.353  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.540  ; 2.540  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.431  ; 2.431  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.464  ; 2.464  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.426  ; 2.426  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.453  ; 2.453  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.415  ; 2.415  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.317  ; 2.317  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.330  ; 2.330  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.428  ; 2.428  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.484  ; 2.484  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.480  ; 2.480  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.170  ; 2.170  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.471  ; 2.471  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.364  ; 2.364  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.522  ; 2.522  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.428  ; 2.428  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.335  ; 2.335  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.522  ; 2.522  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.413  ; 2.413  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.446  ; 2.446  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.408  ; 2.408  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.435  ; 2.435  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.397  ; 2.397  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.299  ; 2.299  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.312  ; 2.312  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.410  ; 2.410  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.466  ; 2.466  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.462  ; 2.462  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.152  ; 2.152  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.453  ; 2.453  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.346  ; 2.346  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.171 ; 4.171 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.182 ; 4.182 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.172 ; 4.172 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.846 ; 3.846 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.859 ; 3.859 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.069 ; 4.069 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.165 ; 4.165 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.987 ; 3.987 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.988 ; 3.988 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.061 ; 4.061 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.870 ; 3.870 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.910 ; 3.910 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.891 ; 3.891 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.890 ; 3.890 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.872 ; 3.872 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.868 ; 3.868 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.974 ; 3.974 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.882 ; 3.882 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.172 ; 4.172 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.417 ; 2.417 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.766 ; 2.766 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.445 ; 4.445 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.456 ; 4.456 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 6.957 ; 6.957 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 6.007 ; 6.007 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 6.280 ; 6.280 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 6.457 ; 6.457 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 6.207 ; 6.207 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 6.284 ; 6.284 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 6.448 ; 6.448 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 6.698 ; 6.698 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 6.732 ; 6.732 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 6.947 ; 6.947 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 6.453 ; 6.453 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 6.544 ; 6.544 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 6.763 ; 6.763 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 6.957 ; 6.957 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 6.681 ; 6.681 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 6.736 ; 6.736 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.184 ; 6.184 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.234 ; 5.234 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.507 ; 5.507 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.684 ; 5.684 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.434 ; 5.434 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.511 ; 5.511 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.675 ; 5.675 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.925 ; 5.925 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.959 ; 5.959 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.174 ; 6.174 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.680 ; 5.680 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.771 ; 5.771 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.990 ; 5.990 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.184 ; 6.184 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.908 ; 5.908 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.963 ; 5.963 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.184 ; 6.184 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.234 ; 5.234 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.507 ; 5.507 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.684 ; 5.684 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.434 ; 5.434 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.511 ; 5.511 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.675 ; 5.675 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.925 ; 5.925 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.959 ; 5.959 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.174 ; 6.174 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.680 ; 5.680 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.771 ; 5.771 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.990 ; 5.990 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 6.184 ; 6.184 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.908 ; 5.908 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 5.963 ; 5.963 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.171 ; 4.171 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.182 ; 4.182 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.846 ; 3.846 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.846 ; 3.846 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.859 ; 3.859 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.069 ; 4.069 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.165 ; 4.165 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.987 ; 3.987 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.988 ; 3.988 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.061 ; 4.061 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.870 ; 3.870 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.910 ; 3.910 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.891 ; 3.891 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.890 ; 3.890 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.872 ; 3.872 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.868 ; 3.868 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.974 ; 3.974 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.882 ; 3.882 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.172 ; 4.172 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.417 ; 2.417 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.766 ; 2.766 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.445 ; 4.445 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.456 ; 4.456 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 3.292 ; 3.292 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 4.076 ; 4.076 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 4.421 ; 4.421 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 3.851 ; 3.851 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 3.897 ; 3.897 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 3.544 ; 3.544 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 3.847 ; 3.847 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 3.292 ; 3.292 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 4.060 ; 4.060 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 4.079 ; 4.079 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 3.896 ; 3.896 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 3.689 ; 3.689 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 4.121 ; 4.121 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 4.133 ; 4.133 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 4.005 ; 4.005 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 4.230 ; 4.230 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.912 ; 3.912 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.913 ; 3.913 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.222 ; 4.222 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.496 ; 4.496 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.150 ; 4.150 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.205 ; 4.205 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.163 ; 4.163 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.425 ; 4.425 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.315 ; 4.315 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.101 ; 4.101 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.188 ; 4.188 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.912 ; 3.912 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.426 ; 4.426 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.319 ; 4.352 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.208 ; 4.208 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.213 ; 4.213 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.912 ; 3.912 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.913 ; 3.913 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.222 ; 4.222 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.496 ; 4.496 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.150 ; 4.150 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.205 ; 4.205 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.163 ; 4.163 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.425 ; 4.425 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.315 ; 4.315 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.101 ; 4.101 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.188 ; 4.188 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.912 ; 3.912 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.426 ; 4.426 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.352 ; 4.319 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.208 ; 4.208 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.213 ; 4.213 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.960 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.186 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.170 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.120 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.220 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.196 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.122 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.990 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.200 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.092 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.960 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.960 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.186 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.170 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.120 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.220 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.196 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.122 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.990 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.200 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.092 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.960 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.960     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.186     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.170     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.120     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.220     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.196     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.122     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.990     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.200     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.092     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.960     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.960     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.186     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.170     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.120     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.220     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.196     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.122     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.990     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.200     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.092     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.960     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                      ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                                                  ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -15.719   ; -10.288  ; N/A      ; N/A     ; -9.142              ;
;  CLOCK_50                                                              ; -6.014    ; -2.690   ; N/A      ; N/A     ; -1.631              ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -9.023    ; -2.186   ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -3.759    ; 1.718    ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -12.715   ; -2.938   ; N/A      ; N/A     ; 0.500               ;
;  clk_proc                                                              ; -15.719   ; -0.822   ; N/A      ; N/A     ; -0.611              ;
;  proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -9.809    ; -10.288  ; N/A      ; N/A     ; -9.142              ;
; Design-wide TNS                                                        ; -2537.407 ; -177.906 ; 0.0      ; 0.0     ; -2713.073           ;
;  CLOCK_50                                                              ; -13.525   ; -9.033   ; N/A      ; N/A     ; -12.629             ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -99.350   ; -4.365   ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -7.418    ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -187.272  ; -12.692  ; N/A      ; N/A     ; 0.000               ;
;  clk_proc                                                              ; -2056.988 ; -12.670  ; N/A      ; N/A     ; -197.964            ;
;  proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; -172.854  ; -148.071 ; N/A      ; N/A     ; -2502.480           ;
+------------------------------------------------------------------------+-----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.290 ; 5.290 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.191 ; 3.191 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.408 ; 3.408 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.061 ; 3.061 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.327 ; 3.327 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.136 ; 3.136 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.283 ; 3.283 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.273 ; 3.273 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.212 ; 3.212 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.290 ; 5.290 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.523 ; 4.523 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.718 ; 4.718 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.629 ; 4.629 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.272 ; 4.272 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.082 ; 5.082 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.492 ; 4.492 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.171 ; 5.171 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.799 ; 3.799 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.799 ; 3.799 ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.222 ; 1.222 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.288 ; 0.288 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.369 ; 0.369 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.225 ; 0.225 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.348 ; 0.348 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.306 ; 0.306 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.353 ; 0.353 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.316 ; 0.316 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.326 ; 0.326 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.222 ; 1.222 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.602 ; 0.602 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.650 ; 0.650 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.597 ; 0.597 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.493 ; 0.493 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.014 ; 1.014 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 0.562 ; 0.562 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 1.103 ; 1.103 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.628 ; 3.628 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.857 ; 2.857 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.074 ; 3.074 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.727 ; 2.727 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.993 ; 2.993 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.802 ; 2.802 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.949 ; 2.949 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.939 ; 2.939 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.878 ; 2.878 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.127 ; 3.127 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.070 ; 3.070 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.090 ; 3.090 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.879 ; 2.879 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.850 ; 2.850 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.628 ; 3.628 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 2.895 ; 2.895 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 3.123 ; 3.123 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.166 ; -1.166 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.260 ; -1.260 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.353 ; -1.353 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.166 ; -1.166 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.275 ; -1.275 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.242 ; -1.242 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.280 ; -1.280 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.253 ; -1.253 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.291 ; -1.291 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.389 ; -1.389 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.376 ; -1.376 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.278 ; -1.278 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.222 ; -1.222 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.226 ; -1.226 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.536 ; -1.536 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.235 ; -1.235 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.342 ; -1.342 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.272  ; 1.272  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.272  ; 1.272  ; Rise       ; clk_proc                                                           ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.080  ; 8.080  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.860  ; 7.860  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.600  ; 7.600  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.080  ; 8.080  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.858  ; 7.858  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.014  ; 8.014  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.880  ; 7.880  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.878  ; 7.878  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.855  ; 7.855  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.590  ; 7.590  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.604  ; 7.604  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.717  ; 7.717  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.972  ; 7.972  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.966  ; 7.966  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.201  ; 7.201  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.922  ; 7.922  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.610  ; 7.610  ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
; SRAM_DQ[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.059  ; 8.059  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.839  ; 7.839  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.579  ; 7.579  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 8.059  ; 8.059  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.837  ; 7.837  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.993  ; 7.993  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.859  ; 7.859  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.857  ; 7.857  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.834  ; 7.834  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.569  ; 7.569  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.583  ; 7.583  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.696  ; 7.696  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.951  ; 7.951  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.945  ; 7.945  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.180  ; 7.180  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.901  ; 7.901  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
;  SRAM_DQ[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ; 7.589  ; 7.589  ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]               ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.607  ; 8.607  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.626  ; 8.626  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.429  ; 8.429  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.542  ; 7.542  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.571  ; 7.571  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.129  ; 8.129  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.414  ; 8.414  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.873  ; 7.873  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.879  ; 7.879  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.128  ; 8.128  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.583  ; 7.583  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.623  ; 7.623  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.598  ; 7.598  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.612  ; 7.612  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.580  ; 7.580  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.566  ; 7.566  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.861  ; 7.861  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.600  ; 7.600  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.429  ; 8.429  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 5.373  ; 5.373  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.272  ; 6.272  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.359  ; 9.359  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.378  ; 9.378  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 17.008 ; 17.008 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 15.004 ; 15.004 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 15.355 ; 15.355 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 15.803 ; 15.803 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 15.321 ; 15.321 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 15.364 ; 15.364 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 15.763 ; 15.763 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 16.582 ; 16.582 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 16.315 ; 16.315 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 16.967 ; 16.967 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 15.662 ; 15.662 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 16.112 ; 16.112 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 16.562 ; 16.562 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 17.008 ; 17.008 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 16.258 ; 16.258 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 16.556 ; 16.556 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.449 ; 15.449 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.445 ; 13.445 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.796 ; 13.796 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.244 ; 14.244 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.762 ; 13.762 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.805 ; 13.805 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.204 ; 14.204 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.023 ; 15.023 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.756 ; 14.756 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.408 ; 15.408 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.103 ; 14.103 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.553 ; 14.553 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.003 ; 15.003 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.449 ; 15.449 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.699 ; 14.699 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.997 ; 14.997 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.449 ; 15.449 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.445 ; 13.445 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.796 ; 13.796 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.244 ; 14.244 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.762 ; 13.762 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 13.805 ; 13.805 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.204 ; 14.204 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.023 ; 15.023 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.756 ; 14.756 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.408 ; 15.408 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.103 ; 14.103 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.553 ; 14.553 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.003 ; 15.003 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 15.449 ; 15.449 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.699 ; 14.699 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 14.997 ; 14.997 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.171 ; 4.171 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.182 ; 4.182 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.846 ; 3.846 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.846 ; 3.846 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.859 ; 3.859 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.069 ; 4.069 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.165 ; 4.165 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.987 ; 3.987 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.988 ; 3.988 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.061 ; 4.061 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.870 ; 3.870 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.910 ; 3.910 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.891 ; 3.891 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.890 ; 3.890 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.872 ; 3.872 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.868 ; 3.868 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.974 ; 3.974 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.882 ; 3.882 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.172 ; 4.172 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.417 ; 2.417 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.766 ; 2.766 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.445 ; 4.445 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.456 ; 4.456 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 3.292 ; 3.292 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 4.076 ; 4.076 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 4.421 ; 4.421 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 3.851 ; 3.851 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 3.897 ; 3.897 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 3.544 ; 3.544 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 3.847 ; 3.847 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 3.292 ; 3.292 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 4.060 ; 4.060 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 4.079 ; 4.079 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 3.896 ; 3.896 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 3.689 ; 3.689 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 4.121 ; 4.121 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 4.133 ; 4.133 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 4.005 ; 4.005 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 4.230 ; 4.230 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.912 ; 3.912 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.913 ; 3.913 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.222 ; 4.222 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.496 ; 4.496 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.150 ; 4.150 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.205 ; 4.205 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.163 ; 4.163 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.425 ; 4.425 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.315 ; 4.315 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.101 ; 4.101 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.188 ; 4.188 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.912 ; 3.912 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.426 ; 4.426 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.319 ; 4.352 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.208 ; 4.208 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.213 ; 4.213 ; Rise       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.912 ; 3.912 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.913 ; 3.913 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.222 ; 4.222 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.496 ; 4.496 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.150 ; 4.150 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.205 ; 4.205 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.163 ; 4.163 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.425 ; 4.425 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.315 ; 4.315 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.101 ; 4.101 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.188 ; 4.188 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 3.912 ; 3.912 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.426 ; 4.426 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.352 ; 4.319 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.208 ; 4.208 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 4.213 ; 4.213 ; Fall       ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                           ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; clk_proc                                                              ; clk_proc                                                              ; 92783    ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0        ; 144      ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; clk_proc                                                              ; 16967    ; 19911    ; 0        ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; 3071     ; 1        ; 0        ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11       ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50                                                              ; 548      ; 650      ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7682     ; 0        ; 1775     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2        ; 2        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1322     ; 1546     ; 274      ; 325      ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2        ; 0        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 7682     ; 0        ; 61484    ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 1322     ; 1546     ; 10591    ; 12383    ;
; clk_proc                                                              ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 122968   ; 0        ; 122984   ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 0        ; 16       ; 0        ; 16       ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 21182    ; 24766    ; 21184    ; 24768    ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                            ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; clk_proc                                                              ; clk_proc                                                              ; 92783    ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0        ; 144      ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; clk_proc                                                              ; 16967    ; 19911    ; 0        ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; 3071     ; 1        ; 0        ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11       ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; CLOCK_50                                                              ; 548      ; 650      ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7682     ; 0        ; 1775     ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2        ; 2        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1322     ; 1546     ; 274      ; 325      ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2        ; 0        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 7682     ; 0        ; 61484    ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 1322     ; 1546     ; 10591    ; 12383    ;
; clk_proc                                                              ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 122968   ; 0        ; 122984   ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 0        ; 16       ; 0        ; 16       ;
; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; 21182    ; 24766    ; 21184    ; 24768    ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 1440  ; 1440 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 05 16:50:45 2018
Info: Command: quartus_sta full_alu -c full_alu
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 45 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'full_alu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_proc clk_proc
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST
    Info (332105): create_clock -period 1.000 -name proc:proc0|unidad_control:unidad_control0|bus_ir[12] proc:proc0|unidad_control:unidad_control0|bus_ir[12]
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: proc0|datapath0|alu0|Add0~0  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~0  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~10  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~10  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~10  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~14  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~14  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~14  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~18  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~18  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~22  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~22  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~26  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~26  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~30  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~30  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~6  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~6  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~6  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w[0]~39  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~41  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~41  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~41  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~41  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~42  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~42  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~42  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~42  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~45  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~45  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~45  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~45  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~46  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~46  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~46  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~46  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~47  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~47  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~48  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~48  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~50  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~51  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~51  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~52  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~56  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~56  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~57  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~57  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~57  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[1]~0  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[2]~2  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[3]~3  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[4]~4  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[5]~5  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[6]~6  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[7]~7  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~148  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~148  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~149  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~149  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~150  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~150  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~151  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~151  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~152  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~153  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~153  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~154  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~154  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~155  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~155  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~156  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~156  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~157  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~158  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~158  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~159  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~159  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~160  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~160  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~161  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~161  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~162  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~163  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~163  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~164  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~164  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~165  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~165  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~166  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~166  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~167  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~168  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~168  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~169  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~169  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~170  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~170  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~171  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~171  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~172  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~173  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~173  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~174  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~174  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~175  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~175  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~176  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~176  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~177  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~178  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~178  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~179  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~179  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~180  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~180  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~181  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~181  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~182  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~183  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~183  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~184  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~184  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~185  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~185  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~187  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~188  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~188  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~189  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~189  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~190  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~190  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~191  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~191  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~192  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~193  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~193  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~194  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~194  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~195  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~195  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~196  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~196  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~197  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~198  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~198  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~199  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~199  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~200  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~200  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~201  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~201  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~202  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~203  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~203  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~204  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~204  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~205  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~205  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~206  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~206  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~207  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~208  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~208  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~209  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~209  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~210  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~210  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~211  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~211  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~212  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~213  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~213  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~214  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~214  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~215  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~215  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~216  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~216  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~217  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~218  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~218  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~219  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~219  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~220  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~220  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~221  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~221  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~222  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~223  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~223  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~224  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~224  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~225  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~225  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~226  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~226  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~227  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[0]~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[1]~1  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[2]~2  from: datac  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|func[0]~2  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|func[1]~0  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed[15]~0  from: datab  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed_x2  from: datab  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|op~0  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|word_byte~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.719
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.719     -2056.988 clk_proc 
    Info (332119):   -12.715      -187.272 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -9.809      -172.854 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -9.023       -99.350 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -6.014       -13.525 CLOCK_50 
    Info (332119):    -3.759        -7.418 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332146): Worst-case hold slack is -10.288
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.288      -148.071 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -2.938        -7.197 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -2.690        -9.033 CLOCK_50 
    Info (332119):    -2.186        -4.365 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -0.616        -9.240 clk_proc 
    Info (332119):     3.295         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -9.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.142     -2502.480 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -1.631       -12.629 CLOCK_50 
    Info (332119):    -0.611      -197.964 clk_proc 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: proc0|datapath0|alu0|Add0~0  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~0  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~10  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~10  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~10  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~12  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~14  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~14  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~14  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~16  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~18  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~18  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~20  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~22  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~22  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~24  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~26  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~26  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~28  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~2  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~30  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~30  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~4  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~6  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~6  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~6  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: cin  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|Add0~8  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w[0]~39  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~41  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~41  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~41  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~41  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~42  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~42  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~42  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~42  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~45  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~45  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~45  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~45  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~46  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~46  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~46  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~46  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~47  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~47  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~48  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~48  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~50  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~51  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~51  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~52  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~56  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~56  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~57  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~57  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|alu0|w~57  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[1]~0  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[2]~2  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[3]~3  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[4]~4  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[5]~5  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[6]~6  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|mux_immed[7]~7  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~148  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~148  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~149  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~149  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~150  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~150  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~151  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~151  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~152  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~153  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~153  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~154  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~154  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~155  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~155  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~156  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~156  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~157  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~158  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~158  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~159  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~159  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~160  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~160  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~161  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~161  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~162  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~163  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~163  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~164  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~164  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~165  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~165  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~166  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~166  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~167  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~168  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~168  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~169  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~169  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~170  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~170  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~171  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~171  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~172  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~173  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~173  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~174  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~174  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~175  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~175  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~176  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~176  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~177  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~178  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~178  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~179  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~179  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~180  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~180  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~181  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~181  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~182  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~183  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~183  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~184  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~184  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~185  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~185  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~186  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~187  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~188  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~188  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~189  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~189  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~190  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~190  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~191  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~191  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~192  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~193  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~193  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~194  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~194  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~195  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~195  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~196  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~196  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~197  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~198  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~198  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~199  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~199  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~200  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~200  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~201  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~201  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~202  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~203  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~203  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~204  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~204  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~205  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~205  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~206  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~206  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~207  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~208  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~208  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~209  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~209  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~210  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~210  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~211  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~211  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~212  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~213  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~213  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~214  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~214  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~215  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~215  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~216  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~216  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~217  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~218  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~218  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~219  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~219  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~220  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~220  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~221  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~221  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~222  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~223  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~223  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~224  from: dataa  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~224  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~225  from: datac  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~225  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~226  from: datab  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~226  from: datad  to: combout
    Info (332098): Cell: proc0|datapath0|regfile0|regs~227  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[0]~0  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[1]~1  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|addr_a[2]~2  from: datac  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|func[0]~2  from: datad  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|func[1]~0  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed[15]~0  from: datab  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|immed_x2  from: datab  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|op~0  from: dataa  to: combout
    Info (332098): Cell: proc0|unidad_control0|control_l0|word_byte~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.927
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.927      -772.834 clk_proc 
    Info (332119):    -4.268       -58.550 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -3.220       -55.838 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -2.375       -21.531 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -1.374        -2.748 CLOCK_50 
    Info (332119):    -1.227        -2.410 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332146): Worst-case hold slack is -4.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.404       -64.690 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -1.721        -6.454 CLOCK_50 
    Info (332119):    -1.612       -12.692 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -1.338        -3.157 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -0.822       -12.670 clk_proc 
    Info (332119):     1.718         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.079
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.079      -629.650 proc:proc0|unidad_control:unidad_control0|bus_ir[12] 
    Info (332119):    -1.380       -10.380 CLOCK_50 
    Info (332119):    -0.500      -162.000 clk_proc 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 458 megabytes
    Info: Processing ended: Thu Apr 05 16:50:46 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


