# 存储器

### 存储器特性

* 非易失性和易失性
* 可读可写
* 随机访问
* 访问时间
* 容量
* 价格
* 功耗

![CPU&#x548C;&#x5B58;&#x50A8;&#x5668;&#x7684;&#x7279;&#x6027;&#x5BF9;&#x6BD4;](../../.gitbook/assets/image%20%28112%29.png)

![&#x5B58;&#x50A8;&#x5C42;&#x6B21;&#x7ED3;&#x6784;](../../.gitbook/assets/image%20%28107%29.png)

### DRAM 与 SRAM

#### DRAM 芯片的内部结构

DRAM 芯片内部核心的结构就是个**存储阵列，由若干行和若干列构成**。 如果从外部给入行地址，在给入列地址，那么就可以由此选中一个存储单元， 而在一个存储单元当中往往包含着若干个比特， 常见的有四比特或者八比特。 每一个比特都采用了这样一个电路的结构， 这个结构我们称为 DRAM 的一个基本存储单元， 这个基本单元就通过这个电容来保存了一个比特的信息， 那在 DRAM 芯片当中还有一些地址译码的逻辑， 根据外部送入的行地址生成行选择信号， 再根据外部送入的列地址，生成列选择信号， 那通过这样的行列选择信号就可以选中对应的存储单元。 **其实也就是将这样的电容联通到外部的输入输出线， 那如果是写入就是由外部的数据线驱动对电容进行充电或者放电的操作， 从而完成写入 1 或者 0。 那如果是读操作则是由电容对外部的数据信号线进行驱动，从而完成读出 0 或者 1。** 这个电路结构非常简单，但是我们要注意电容是存在漏电效应的， 如果经过一段时间电容上的电荷流失过多，我们就会丢失 它所存的信息。因此 为了保证 DRAM 的存储的信息的正确性，我们就需要定期对所有的单元进行刷新。 如果这个电容保存的数据信息是 1，那么应该补充这个电容的电荷， 而如果它原先保存的是数据 0，那么也需要通过刷新让它保持无电荷的状态。 这就是DRAM的基本结构和运行的原理。

![DRAM &#x7684;&#x57FA;&#x672C;&#x5B58;&#x50A8;&#x5355;&#x5143;](../../.gitbook/assets/image%20%2898%29.png)



![](../../.gitbook/assets/image%20%28103%29.png)



#### SRAM 芯片内部结构

![](../../.gitbook/assets/image%20%2899%29.png)



### 主存工作原理



高速缓存





