Fitter report for addr_card
Thu Jan 20 11:37:56 2005
Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Netlist Optimizations
  6. Fitter Equations
  7. Floorplan View
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Thu Jan 20 11:37:56 2005         ;
; Quartus II Version       ; 4.1 Build 208 09/10/2004 SP 2 SJ Full Version ;
; Revision Name            ; addr_card                                     ;
; Top-level Entity Name    ; addr_card                                     ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S10F780C5                                  ;
; Timing Models            ; Production                                    ;
; Total logic elements     ; 2,177 / 10,570 ( 20 % )                       ;
; Total pins               ; 275 / 427 ( 64 % )                            ;
; Total memory bits        ; 12,928 / 920,448 ( 1 % )                      ;
; DSP block 9-bit elements ; 8 / 48 ( 16 % )                               ;
; Total PLLs               ; 1 / 6 ( 16 % )                                ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1S10F780C5                   ;                                ;
; Perform Physical Synthesis for Combinational Logic ; On                             ; Off                            ;
; Perform Register Duplication                       ; On                             ; Off                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion -- Logic Duplication          ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Auto-restart configuration after error       ; On                  ;
; Release clears before tri-states             ; Off                 ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                            ; Action          ; Operation          ; Reason              ; Node Port ; Destination Node                                                                                                                                                                                ; Destination Port ;
+-------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[13]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[13]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[12]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[12]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[11]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[11]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[10]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[10]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[9]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[9]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[8]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[8]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[7]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[7]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[6]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[6]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[5]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[5]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[4]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[4]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[3]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[3]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[2]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[2]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[1]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[1]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_on_data[0]                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[0]   ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[13]                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[13] ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[12]                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[12] ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[11]                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[11] ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[10]                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[10] ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[9]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[8]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[7]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[6]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[5]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[4]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[3]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[2]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[1]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_off_data[0]                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[15]~_DUP_COMB     ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[29]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[29]~_DUP_COMB_272                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[28]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[28]~_DUP_COMB_278                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[27]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[27]~_DUP_COMB_282                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[24]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[24]~_DUP_COMB_268                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[21]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[21]~_DUP_COMB_280                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[21]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[21]~_DUP_COMB_286                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[19]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[19]~_DUP_COMB_274                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[19]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[19]~_DUP_COMB_288                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[18]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[18]~_DUP_COMB_262                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[18]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[18]~_DUP_COMB_284                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[17]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[17]~_DUP_COMB_270                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[16]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[16]~_DUP_COMB_264                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[15]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[15]~_DUP_COMB                                                                                                     ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[15]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[15]~_DUP_COMB_266                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[12]               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[12]~_DUP_COMB_276                                                                                                 ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[2]                ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[2]~_DUP_COMB_260                                                                                                  ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[29]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[28]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[27]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[24]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[21]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[19]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[18]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[17]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[15]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[12]         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg|reg_o[2]          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg|reg_o[21]           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg|reg_o[19]           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg|reg_o[18]           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg|reg_o[16]           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg|reg_o[15]           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|row_current_state~22                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|row_next_state.load_on_val~94              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|restart_frame_aligned~431                 ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:frame_timing_slave|frame_timing_core:ftc|restart_frame_aligned~431_DUP_COMB                                                                                                        ; COMBOUT          ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|restart_frame_aligned~436                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[0]~11333                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[0]~11335                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[0]~4519                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[0]~11338                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[1]~11339                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[1]~11341                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[1]~4524                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[1]~11343                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[3]~11349                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[3]~11351                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[3]~4534                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[3]~11352                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[8]~11369                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[8]~11371                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[8]~4559                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[8]~11372                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[14]~11393                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[14]~11395                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[14]~4589                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[14]~11396                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[16]~11401                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[16]~11403                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[16]~4599                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[16]~11404                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[17]~11405                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[17]~11407                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[17]~4604                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[17]~11408                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[18]~11409                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[18]~11411                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[18]~4609                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[18]~11412                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[21]~11421                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[21]~11423                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[21]~4624                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[21]~11424                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[24]~11433                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[24]~11435                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[24]~4639                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[24]~11436                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[27]~11445                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[27]~11447                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[27]~4654                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[27]~11448                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[29]~11453                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[29]~11455                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|dat_o[29]~4664                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[29]~11456                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[2]~_DUP_COMB_260  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[18]~_DUP_COMB_262 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[16]~_DUP_COMB_264 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[15]~_DUP_COMB_266 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[24]~_DUP_COMB_268 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[17]~_DUP_COMB_270 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[29]~_DUP_COMB_272 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[19]~_DUP_COMB_274 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[12]~_DUP_COMB_276 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[28]~_DUP_COMB_278 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[21]~_DUP_COMB_280 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[27]~_DUP_COMB_282 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[29]~11466                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[29]~11468                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[29]~11470                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[29]~11472                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[29]~11474                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[17]~11476                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[17]~11478                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[17]~11480                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[17]~11482                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[17]~11484                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[16]~11486                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[16]~11488                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[16]~11490                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[16]~11492                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[16]~11494                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[14]~11496                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[14]~11498                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[14]~11500                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[14]~11502                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[14]~11504                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[24]~11506                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[24]~11508                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[24]~11510                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[24]~11512                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[24]~11514                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[1]~11518                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[1]~11520                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[1]~11522                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[1]~11524                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[3]~11526                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[3]~11528                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[3]~11530                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[3]~11532                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[3]~11534                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[21]~11536                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[21]~11538                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[21]~11540                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[21]~11542                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[21]~11544                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[27]~11546                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[27]~11548                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[27]~11550                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[27]~11552                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[27]~11554                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[18]~11556                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[18]~11558                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[18]~11560                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[18]~11562                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[18]~11564                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[8]~11566                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[8]~11568                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[8]~11570                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[8]~11572                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[8]~11574                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[0]~11576                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[0]~11578                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[0]~11580                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[0]~11582                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[0]~11584                              ; Created         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[18]~_DUP_COMB_284 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[21]~_DUP_COMB_286 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg|reg_o[19]~_DUP_COMB_288 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|restart_frame_aligned~431_DUP_COMB        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                                 ;                  ;
+-------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/scuba2_repository/cards/addr_card/addr_card/synth/addr_card.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/scuba2_repository/cards/addr_card/addr_card/synth/addr_card.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+--------------------------------+-------------------------------------------+
; Resource                       ; Usage                                     ;
+--------------------------------+-------------------------------------------+
; Logic cells                    ; 2,177 / 10,570 ( 20 % )                   ;
; Registers                      ; 1,112 / 13,052 ( 8 % )                    ;
; Total LABs                     ; 271 / 1,057 ( 25 % )                      ;
; Logic elements in carry chains ; 635                                       ;
; User inserted logic cells      ; 0                                         ;
; Virtual pins                   ; 0                                         ;
; I/O pins                       ; 275 / 427 ( 64 % )                        ;
;     -- Clock pins              ; 2 / 16 ( 12 % )                           ;
; Global signals                 ; 4                                         ;
; M512s                          ; 1 / 94 ( 1 % )                            ;
; M4Ks                           ; 8 / 60 ( 13 % )                           ;
; M-RAMs                         ; 0 / 1 ( 0 % )                             ;
; Total memory bits              ; 12,928 / 920,448 ( 1 % )                  ;
; Total RAM block bits           ; 37,440 / 920,448 ( 4 % )                  ;
; DSP block 9-bit elements       ; 8 / 48 ( 16 % )                           ;
; Global clocks                  ; 4 / 16 ( 25 % )                           ;
; Regional clocks                ; 0 / 16 ( 0 % )                            ;
; Fast regional clocks           ; 0 / 8 ( 0 % )                             ;
; DIFFIOCLKs                     ; 0 / 16 ( 0 % )                            ;
; SERDES transmitters            ; 0 / 44 ( 0 % )                            ;
; SERDES receivers               ; 0 / 44 ( 0 % )                            ;
; Maximum fan-out node           ; ac_pll:pll0|altpll:altpll_component|_clk0 ;
; Maximum fan-out                ; 1121                                      ;
; Total fan-out                  ; 10732                                     ;
; Average fan-out                ; 4.35                                      ;
+--------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; dip_sw3    ; M2    ; 5        ; 53           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw4    ; N1    ; 5        ; 53           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; eeprom_si  ; T20   ; 1        ; 0            ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; inclk      ; K17   ; 3        ; 21           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_cmd   ; V23   ; 1        ; 0            ; 3            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_spare ; V24   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_sync  ; AA28  ; 1        ; 0            ; 3            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rs232_rx   ; AF9   ; 7        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst_n      ; AC9   ; 7        ; 36           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[0] ; V25   ; 1        ; 0            ; 8            ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[1] ; V26   ; 1        ; 0            ; 8            ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[2] ; T25   ; 1        ; 0            ; 8            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[3] ; T26   ; 1        ; 0            ; 8            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx1   ; P27   ; 2        ; 0            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; ttl_nrx2   ; Y11   ; 7        ; 50           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; ttl_nrx3   ; AA26  ; 1        ; 0            ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; dac_clk[0]     ; N28   ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[10]    ; L8    ; 5        ; 53           ; 29           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[11]    ; D18   ; 3        ; 17           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[12]    ; F19   ; 3        ; 12           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[13]    ; K7    ; 5        ; 53           ; 30           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[14]    ; J18   ; 3        ; 19           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[15]    ; J4    ; 5        ; 53           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[16]    ; A7    ; 4        ; 48           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[17]    ; E8    ; 4        ; 46           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[18]    ; B7    ; 4        ; 48           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[19]    ; D11   ; 4        ; 36           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[1]     ; M20   ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[20]    ; F8    ; 4        ; 31           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[21]    ; C7    ; 4        ; 46           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[22]    ; G10   ; 4        ; 41           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[23]    ; A5    ; 4        ; 50           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[24]    ; AB10  ; 7        ; 41           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[25]    ; M5    ; 5        ; 53           ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[26]    ; AH5   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[27]    ; N4    ; 5        ; 53           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[28]    ; N5    ; 5        ; 53           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[29]    ; AC8   ; 7        ; 41           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[2]     ; N26   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[30]    ; N6    ; 5        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[31]    ; AE8   ; 7        ; 44           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[32]    ; U8    ; 6        ; 53           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[33]    ; U7    ; 6        ; 53           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[34]    ; T8    ; 6        ; 53           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[35]    ; T9    ; 6        ; 53           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[36]    ; T10   ; 6        ; 53           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[37]    ; U6    ; 6        ; 53           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[38]    ; U9    ; 6        ; 53           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[39]    ; V7    ; 6        ; 53           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[3]     ; L20   ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[40]    ; D20   ; 3        ; 9            ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[4]     ; M19   ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[5]     ; N25   ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[6]     ; L19   ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[7]     ; L28   ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[8]     ; K8    ; 5        ; 53           ; 30           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[9]     ; E19   ; 3        ; 12           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[0]   ; N19   ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[10]  ; L26   ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[11]  ; H27   ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[12]  ; L27   ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[13]  ; M27   ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[1]   ; N20   ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[2]   ; L21   ; 2        ; 0            ; 29           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[3]   ; N21   ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[4]   ; N22   ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[5]   ; L23   ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[6]   ; N23   ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[7]   ; N24   ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[8]   ; H25   ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data0[9]   ; L25   ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[0]  ; B26   ; 3        ; 1            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[10] ; D23   ; 3        ; 5            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[11] ; C22   ; 3        ; 7            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[12] ; E23   ; 3        ; 5            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[13] ; D22   ; 3        ; 5            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[1]  ; B25   ; 3        ; 1            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[2]  ; A25   ; 3        ; 3            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[3]  ; D24   ; 3        ; 1            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[4]  ; B24   ; 3        ; 1            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[5]  ; B23   ; 3        ; 5            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[6]  ; A23   ; 3        ; 5            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[7]  ; C23   ; 3        ; 5            ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[8]  ; A22   ; 3        ; 7            ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data10[9]  ; B22   ; 3        ; 7            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[0]   ; M21   ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[10]  ; K28   ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[11]  ; L24   ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[12]  ; M23   ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[13]  ; M24   ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[1]   ; L22   ; 2        ; 0            ; 29           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[2]   ; M22   ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[3]   ; H26   ; 2        ; 0            ; 29           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[4]   ; J25   ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[5]   ; J26   ; 2        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[6]   ; H28   ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[7]   ; J27   ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[8]   ; J28   ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data1[9]   ; K27   ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[0]   ; L10   ; 5        ; 53           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[10]  ; J3    ; 5        ; 53           ; 27           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[11]  ; G2    ; 5        ; 53           ; 30           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[12]  ; H3    ; 5        ; 53           ; 29           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[13]  ; H4    ; 5        ; 53           ; 29           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[1]   ; L9    ; 5        ; 53           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[2]   ; M6    ; 5        ; 53           ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[3]   ; M7    ; 5        ; 53           ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[4]   ; L7    ; 5        ; 53           ; 29           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[5]   ; K4    ; 5        ; 53           ; 25           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[6]   ; H1    ; 5        ; 53           ; 28           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[7]   ; J2    ; 5        ; 53           ; 26           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[8]   ; G1    ; 5        ; 53           ; 30           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data2[9]   ; H2    ; 5        ; 53           ; 28           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[0]   ; C18   ; 3        ; 17           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[10]  ; B21   ; 3        ; 9            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[11]  ; A21   ; 3        ; 9            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[12]  ; E21   ; 3        ; 7            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[13]  ; C24   ; 3        ; 3            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[1]   ; D19   ; 3        ; 12           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[2]   ; B18   ; 3        ; 17           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[3]   ; C19   ; 3        ; 12           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[4]   ; A18   ; 3        ; 19           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[5]   ; B19   ; 3        ; 12           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[6]   ; A19   ; 3        ; 17           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[7]   ; C20   ; 3        ; 9            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[8]   ; D21   ; 3        ; 7            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data3[9]   ; C21   ; 3        ; 7            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[0]   ; G7    ; 4        ; 52           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[10]  ; C5    ; 4        ; 50           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[11]  ; A3    ; 4        ; 52           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[12]  ; A4    ; 4        ; 52           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[13]  ; B5    ; 4        ; 52           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[1]   ; F10   ; 4        ; 41           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[2]   ; D10   ; 4        ; 41           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[3]   ; D5    ; 4        ; 52           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[4]   ; D7    ; 4        ; 46           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[5]   ; D6    ; 4        ; 48           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[6]   ; C4    ; 4        ; 50           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[7]   ; C6    ; 4        ; 46           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[8]   ; B3    ; 4        ; 52           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data4[9]   ; B4    ; 4        ; 50           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[0]   ; D9    ; 4        ; 44           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[10]  ; B10   ; 4        ; 36           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[11]  ; B11   ; 4        ; 36           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[12]  ; C11   ; 4        ; 36           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[13]  ; A11   ; 4        ; 36           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[1]   ; D8    ; 4        ; 46           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[2]   ; B6    ; 4        ; 48           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[3]   ; C8    ; 4        ; 46           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[4]   ; B8    ; 4        ; 44           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[5]   ; C9    ; 4        ; 44           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[6]   ; A8    ; 4        ; 44           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[7]   ; B9    ; 4        ; 44           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[8]   ; A9    ; 4        ; 44           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data5[9]   ; C10   ; 4        ; 41           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[0]   ; AH7   ; 7        ; 46           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[10]  ; AD6   ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[11]  ; AE6   ; 7        ; 48           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[12]  ; AF6   ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[13]  ; AF7   ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[1]   ; AH6   ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[2]   ; AH4   ; 7        ; 52           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[3]   ; AG3   ; 7        ; 52           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[4]   ; AG4   ; 7        ; 50           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[5]   ; AF4   ; 7        ; 50           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[6]   ; AG5   ; 7        ; 52           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[7]   ; AG7   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[8]   ; AE5   ; 7        ; 52           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data6[9]   ; AG6   ; 7        ; 48           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[0]   ; N3    ; 5        ; 53           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[10]  ; N8    ; 5        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[11]  ; M8    ; 5        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[12]  ; M9    ; 5        ; 53           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[13]  ; M10   ; 5        ; 53           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[1]   ; M4    ; 5        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[2]   ; M3    ; 5        ; 53           ; 21           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[3]   ; L1    ; 5        ; 53           ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[4]   ; N7    ; 5        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[5]   ; K1    ; 5        ; 53           ; 24           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[6]   ; L2    ; 5        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[7]   ; J1    ; 5        ; 53           ; 26           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[8]   ; K2    ; 5        ; 53           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data7[9]   ; K3    ; 5        ; 53           ; 25           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[0]   ; V10   ; 6        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[10]  ; W1    ; 6        ; 53           ; 7            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[11]  ; W4    ; 6        ; 53           ; 6            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[12]  ; V5    ; 6        ; 53           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[13]  ; V6    ; 6        ; 53           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[1]   ; V9    ; 6        ; 53           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[2]   ; AA4   ; 6        ; 53           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[3]   ; U10   ; 6        ; 53           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[4]   ; AA3   ; 6        ; 53           ; 2            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[5]   ; V8    ; 6        ; 53           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[6]   ; AA1   ; 6        ; 53           ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[7]   ; AA2   ; 6        ; 53           ; 3            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[8]   ; Y1    ; 6        ; 53           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data8[9]   ; Y2    ; 6        ; 53           ; 5            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[0]   ; V4    ; 6        ; 53           ; 8            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[10]  ; T3    ; 6        ; 53           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[11]  ; T4    ; 6        ; 53           ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[12]  ; T6    ; 6        ; 53           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[13]  ; T7    ; 6        ; 53           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[1]   ; W3    ; 6        ; 53           ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[2]   ; W2    ; 6        ; 53           ; 7            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[3]   ; V3    ; 6        ; 53           ; 8            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[4]   ; V1    ; 6        ; 53           ; 9            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[5]   ; V2    ; 6        ; 53           ; 9            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[6]   ; U2    ; 6        ; 53           ; 11           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[7]   ; U5    ; 6        ; 53           ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[8]   ; T5    ; 6        ; 53           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_data9[9]   ; T1    ; 6        ; 53           ; 11           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; eeprom_cs      ; U25   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; eeprom_sck     ; U26   ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; eeprom_so      ; T19   ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; grn_led        ; T23   ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_txa       ; V19   ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_txb       ; V20   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[10]     ; AH20  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[11]     ; AF20  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[12]     ; AH21  ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[13]     ; AG21  ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[14]     ; AF21  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[15]     ; AE21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[16]     ; Y17   ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[17]     ; AH26  ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[18]     ; AG26  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[19]     ; AH25  ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[1]      ; AD19  ; 8        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[20]     ; AG25  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[21]     ; AH24  ; 8        ; 3            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[22]     ; AG24  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[23]     ; AH23  ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[24]     ; AF25  ; 8        ; 1            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[25]     ; AH22  ; 8        ; 5            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[26]     ; AG22  ; 8        ; 5            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[27]     ; AG23  ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[28]     ; AF22  ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[29]     ; AF23  ; 8        ; 3            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[2]      ; AD18  ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[30]     ; AD21  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[31]     ; AE22  ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[32]     ; AE24  ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[3]      ; AE19  ; 8        ; 9            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[4]      ; AE18  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[5]      ; AF19  ; 8        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[6]      ; AG18  ; 8        ; 17           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[7]      ; AE20  ; 8        ; 7            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[8]      ; AH19  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[9]      ; AG19  ; 8        ; 12           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictorclk[1]   ; AB17  ; 8        ; 21           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictorclk[2]   ; AD23  ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; red_led        ; V27   ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rs232_tx       ; AG11  ; 7        ; 36           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_tx1        ; Y26   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; ttl_tx2        ; Y18   ; 8        ; 19           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; ttl_tx3        ; AA25  ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; ttl_txena1     ; W12   ; 7        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; ttl_txena2     ; W15   ; 11       ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; ttl_txena3     ; AC19  ; 8        ; 12           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; wdog           ; T28   ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ylw_led        ; T24   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; test[10] ; AE11  ; 7        ; 36           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[11] ; AF8   ; 7        ; 46           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[12] ; AH9   ; 7        ; 44           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[13] ; AG8   ; 7        ; 46           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[14] ; AF10  ; 7        ; 41           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[15] ; AG9   ; 7        ; 44           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[16] ; AH8   ; 7        ; 44           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[3]  ; AD10  ; 7        ; 41           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[4]  ; AH11  ; 7        ; 36           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[5]  ; AE10  ; 7        ; 36           ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[6]  ; AF11  ; 7        ; 36           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[7]  ; AD8   ; 7        ; 46           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[8]  ; AH10  ; 7        ; 41           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; test[9]  ; AE9   ; 7        ; 44           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 48 ( 41 % ) ; 3.3V          ; --           ;
; 2        ; 37 / 48 ( 77 % ) ; 3.3V          ; --           ;
; 3        ; 34 / 52 ( 65 % ) ; 3.3V          ; --           ;
; 4        ; 37 / 55 ( 67 % ) ; 3.3V          ; --           ;
; 5        ; 38 / 48 ( 79 % ) ; 3.3V          ; --           ;
; 6        ; 36 / 48 ( 75 % ) ; 3.3V          ; --           ;
; 7        ; 37 / 55 ( 67 % ) ; 3.3V          ; --           ;
; 8        ; 36 / 52 ( 69 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
; 11       ; 1 / 6 ( 16 % )   ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                            ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; A2       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A3       ; 332        ; 4        ; dac_data4[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A4       ; 331        ; 4        ; dac_data4[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A5       ; 338        ; 4        ; dac_clk[23]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A6       ; 344        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A7       ; 348        ; 4        ; dac_clk[16]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A8       ; 359        ; 4        ; dac_data5[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A9       ; 360        ; 4        ; dac_data5[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A10      ; 364        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A11      ; 368        ; 4        ; dac_data5[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A12      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A13      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; A14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A16      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; A17      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A18      ; 416        ; 3        ; dac_data3[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A19      ; 421        ; 3        ; dac_data3[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A20      ; 430        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A21      ; 433        ; 3        ; dac_data3[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A22      ; 438        ; 3        ; dac_data10[8]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A23      ; 443        ; 3        ; dac_data10[6]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A24      ; 450        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A25      ; 452        ; 3        ; dac_data10[2]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A26      ; 457        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A27      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AA1      ; 241        ; 6        ; dac_data8[6]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA2      ; 240        ; 6        ; dac_data8[7]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA3      ; 236        ; 6        ; dac_data8[4]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA4      ; 237        ; 6        ; dac_data8[2]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA5      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA6      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA7      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA8      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA9      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA10     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA11     ; 183        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA12     ; 178        ; 7        ; ^VCCSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; AA13     ;            ; 1        ; VCCG_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AA14     ; 163        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA15     ; 162        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA16     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AA17     ; 151        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA18     ; 148        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA19     ; 146        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA20     ; 140        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA21     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA22     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA23     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA24     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA25     ; 92         ; 1        ; ttl_tx3                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; AA26     ; 93         ; 1        ; ttl_nrx3                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; AA27     ; 89         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA28     ; 88         ; 1        ; lvds_sync                 ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AB1      ; 233        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB2      ; 232        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB3      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB4      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB5      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB6      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB7      ; 229        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB8      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB9      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB10     ; 198        ; 7        ; dac_clk[24]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB11     ; 185        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB12     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB13     ; 172        ; 7        ; ^nCE                      ;        ;              ;         ; --         ; --          ;                 ;
; AB14     ;            ; 1        ; GNDG_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; AB15     ; 157        ; 8        ; ^MSEL2                    ;        ;              ;         ; --         ; --          ;                 ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AB17     ; 152        ; 8        ; mictorclk[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB18     ; 126        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB19     ; 134        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB20     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB21     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB22     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB23     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB24     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB25     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB26     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AB27     ; 97         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB28     ; 96         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AC1      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC2      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC3      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC4      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC5      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC6      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC7      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC8      ; 197        ; 7        ; dac_clk[29]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC9      ; 190        ; 7        ; rst_n                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC10     ; 184        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC11     ; 181        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC12     ; 179        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; AC13     ; 173        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ; --          ;                 ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AC15     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AC16     ; 155        ; 8        ; ^MSEL0                    ;        ;              ;         ; --         ; --          ;                 ;
; AC17     ; 153        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC18     ; 154        ; 8        ; PLL_ENA                   ;        ;              ;         ; --         ; --          ;                 ;
; AC19     ; 136        ; 8        ; ttl_txena3                ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; AC20     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC21     ; 135        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC22     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC23     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC24     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC25     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC26     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC27     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC28     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD1      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD2      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD3      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD4      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD5      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD6      ; 212        ; 7        ; dac_data6[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD7      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD8      ; 205        ; 7        ; test[7]                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD9      ; 217        ; 7        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD10     ; 196        ; 7        ; test[3]                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD11     ; 186        ; 7        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD12     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD13     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD14     ; 170        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD15     ; 167        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD16     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD17     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD18     ; 139        ; 8        ; mictor[2]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD19     ; 131        ; 8        ; mictor[1]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD20     ; 149        ; 8        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD21     ; 120        ; 8        ; mictor[30]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD22     ; 112        ; 8        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD23     ; 109        ; 8        ; mictorclk[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD24     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD25     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD26     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD27     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD28     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE1      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE2      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE3      ; 242        ; 6        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AE4      ; 175        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE5      ; 227        ; 7        ; dac_data6[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE6      ; 216        ; 7        ; dac_data6[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE7      ; 213        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE8      ; 204        ; 7        ; dac_clk[31]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE9      ; 201        ; 7        ; test[9]                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE10     ; 192        ; 7        ; test[5]                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE11     ; 189        ; 7        ; test[10]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE12     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE13     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE14     ; 171        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE15     ; 166        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE16     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE17     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE18     ; 141        ; 8        ; mictor[4]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE19     ; 130        ; 8        ; mictor[3]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE20     ; 124        ; 8        ; mictor[7]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE21     ; 121        ; 8        ; mictor[15]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE22     ; 114        ; 8        ; mictor[31]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE23     ; 115        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE24     ; 108        ; 8        ; mictor[32]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE25     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE26     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE27     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AE28     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AF1      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AF2      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AF3      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF4      ; 222        ; 7        ; dac_data6[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF5      ; 220        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF6      ; 206        ; 7        ; dac_data6[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF7      ; 211        ; 7        ; dac_data6[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF8      ; 207        ; 7        ; test[11]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF9      ; 200        ; 7        ; rs232_rx                  ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF10     ; 195        ; 7        ; test[14]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF11     ; 191        ; 7        ; test[6]                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF12     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AF13     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AF14     ;            ; 1        ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF15     ; 161        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF16     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AF17     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AF18     ; 138        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF19     ; 132        ; 8        ; mictor[5]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF20     ; 119        ; 8        ; mictor[11]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF21     ; 123        ; 8        ; mictor[14]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF22     ; 116        ; 8        ; mictor[28]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF23     ; 111        ; 8        ; mictor[29]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF24     ; 105        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF25     ; 104        ; 8        ; mictor[24]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF26     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF27     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AF28     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AG1      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AG2      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AG3      ; 226        ; 7        ; dac_data6[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG4      ; 223        ; 7        ; dac_data6[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG5      ; 224        ; 7        ; dac_data6[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG6      ; 215        ; 7        ; dac_data6[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG7      ; 208        ; 7        ; dac_data6[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG8      ; 209        ; 7        ; test[13]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG9      ; 199        ; 7        ; test[15]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG10     ; 193        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG11     ; 187        ; 7        ; rs232_tx                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG12     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AG13     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AG14     ;            ; 1        ; VCCA_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AG15     ; 160        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG16     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AG17     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AG18     ; 142        ; 8        ; mictor[6]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG19     ; 133        ; 8        ; mictor[9]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG20     ; 125        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG21     ; 122        ; 8        ; mictor[13]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG22     ; 118        ; 8        ; mictor[26]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG23     ; 107        ; 8        ; mictor[27]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG24     ; 106        ; 8        ; mictor[22]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG25     ; 102        ; 8        ; mictor[20]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG26     ; 100        ; 8        ; mictor[18]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG27     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AG28     ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH2      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH3      ; 225        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH4      ; 228        ; 7        ; dac_data6[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH5      ; 221        ; 7        ; dac_clk[26]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH6      ; 214        ; 7        ; dac_data6[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH7      ; 210        ; 7        ; dac_data6[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH8      ; 202        ; 7        ; test[16]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH9      ; 203        ; 7        ; test[12]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH10     ; 194        ; 7        ; test[8]                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH11     ; 188        ; 7        ; test[4]                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH12     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH13     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AH14     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AH15     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AH16     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AH17     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH18     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AH19     ; 137        ; 8        ; mictor[8]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH20     ; 129        ; 8        ; mictor[10]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH21     ; 127        ; 8        ; mictor[12]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH22     ; 117        ; 8        ; mictor[25]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH23     ; 113        ; 8        ; mictor[23]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH24     ; 110        ; 8        ; mictor[21]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH25     ; 103        ; 8        ; mictor[19]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH26     ; 101        ; 8        ; mictor[17]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH27     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; B1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; B2       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; B3       ; 333        ; 4        ; dac_data4[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B4       ; 336        ; 4        ; dac_data4[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B5       ; 335        ; 4        ; dac_data4[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B6       ; 346        ; 4        ; dac_data5[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B7       ; 345        ; 4        ; dac_clk[18]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B8       ; 358        ; 4        ; dac_data5[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B9       ; 357        ; 4        ; dac_data5[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B10      ; 367        ; 4        ; dac_data5[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B11      ; 372        ; 4        ; dac_data5[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B12      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; B13      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; B14      ;            ; 1        ; TEMPDIODEp                ;        ;              ;         ; --         ; --          ;                 ;
; B15      ; 399        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B16      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; B17      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; B18      ; 420        ; 3        ; dac_data3[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B19      ; 425        ; 3        ; dac_data3[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B20      ; 429        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B21      ; 434        ; 3        ; dac_data3[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B22      ; 436        ; 3        ; dac_data10[9]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B23      ; 446        ; 3        ; dac_data10[5]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B24      ; 455        ; 3        ; dac_data10[4]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B25      ; 456        ; 3        ; dac_data10[1]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B26      ; 458        ; 3        ; dac_data10[0]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B27      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; B28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; C1       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; C2       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; C3       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; C4       ; 337        ; 4        ; dac_data4[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C5       ; 339        ; 4        ; dac_data4[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C6       ; 351        ; 4        ; dac_data4[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C7       ; 353        ; 4        ; dac_clk[21]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C8       ; 352        ; 4        ; dac_data5[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C9       ; 355        ; 4        ; dac_data5[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C10      ; 365        ; 4        ; dac_data5[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C11      ; 369        ; 4        ; dac_data5[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C12      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; C13      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; C14      ;            ; 1        ; TEMPDIODEn                ;        ;              ;         ; --         ; --          ;                 ;
; C15      ; 398        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C16      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; C17      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; C18      ; 417        ; 3        ; dac_data3[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C19      ; 426        ; 3        ; dac_data3[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C20      ; 431        ; 3        ; dac_data3[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C21      ; 435        ; 3        ; dac_data3[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C22      ; 440        ; 3        ; dac_data10[11]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C23      ; 444        ; 3        ; dac_data10[7]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C24      ; 453        ; 3        ; dac_data3[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C25      ; 451        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C26      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; C27      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; C28      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D1       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D2       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D3       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D4       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D5       ; 334        ; 4        ; dac_data4[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D6       ; 347        ; 4        ; dac_data4[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D7       ; 349        ; 4        ; dac_data4[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D8       ; 350        ; 4        ; dac_data5[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D9       ; 356        ; 4        ; dac_data5[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D10      ; 366        ; 4        ; dac_data4[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D11      ; 371        ; 4        ; dac_clk[19]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D12      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D13      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D14      ;            ; 1        ; VCCG_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; D15      ; 393        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D16      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D17      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D18      ; 419        ; 3        ; dac_clk[11]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D19      ; 428        ; 3        ; dac_data3[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D20      ; 432        ; 3        ; dac_clk[40]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D21      ; 437        ; 3        ; dac_data3[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D22      ; 442        ; 3        ; dac_data10[13]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D23      ; 441        ; 3        ; dac_data10[10]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D24      ; 454        ; 3        ; dac_data10[3]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D25      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D26      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D27      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D28      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E1       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E2       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E3       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E4       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E5       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E6       ; 343        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E7       ; 342        ; 4        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E8       ; 354        ; 4        ; dac_clk[17]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E9       ; 373        ; 4        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E10      ; 363        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E11      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E12      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E13      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E14      ;            ; 1        ; GNDG_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; E15      ; 392        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E16      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E17      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E18      ; 410        ; 3        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E19      ; 427        ; 3        ; dac_clk[9]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E20      ; 447        ; 3        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E21      ; 439        ; 3        ; dac_data3[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E22      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E23      ; 445        ; 3        ; dac_data10[12]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E24      ; 12         ; 2        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E25      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E26      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E27      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E28      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F1       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F2       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F3       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F4       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F5       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F6       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F7       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F8       ; 384        ; 4        ; dac_clk[20]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; F9       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F10      ; 362        ; 4        ; dac_data4[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; F11      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F12      ; 378        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F13      ; 380        ; 4        ; #TMS                      ; input  ;              ;         ; --         ; --          ;                 ;
; F14      ;            ; 1        ; VCCA_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; F16      ; 404        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ; --          ;                 ;
; F17      ; 459        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F18      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F19      ; 423        ; 3        ; dac_clk[12]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; F20      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F21      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F22      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F23      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F24      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F25      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F26      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F27      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F28      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G1       ; 328        ; 5        ; dac_data2[8]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G2       ; 329        ; 5        ; dac_data2[11]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G3       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G4       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G5       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G6       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G7       ; 330        ; 4        ; dac_data4[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; G8       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G9       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G10      ; 361        ; 4        ; dac_clk[22]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; G11      ; 375        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G12      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G13      ; 386        ; 4        ; #TDI                      ; input  ;              ;         ; --         ; --          ;                 ;
; G14      ;            ; 1        ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; G15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; G17      ; 405        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ; --          ;                 ;
; G18      ; 418        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G19      ; 424        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G20      ;            ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; G21      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G22      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G23      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G24      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G25      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G26      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; G27      ; 0          ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G28      ; 1          ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H1       ; 320        ; 5        ; dac_data2[6]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H2       ; 321        ; 5        ; dac_data2[9]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H3       ; 324        ; 5        ; dac_data2[12]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H4       ; 325        ; 5        ; dac_data2[13]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H5       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H6       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H7       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H8       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H9       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H10      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H11      ; 374        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H12      ; 377        ; 4        ; +~DATA0~ / RESERVED_INPUT ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; H13      ; 387        ; 4        ; #TDO                      ; output ;              ;         ; --         ; --          ;                 ;
; H14      ; 396        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H15      ; 397        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H17      ; 411        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H18      ; 413        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H19      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H20      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H21      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H22      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H23      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H24      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H25      ; 5          ; 2        ; dac_data0[8]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H26      ; 4          ; 2        ; dac_data1[3]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H27      ; 8          ; 2        ; dac_data0[11]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H28      ; 9          ; 2        ; dac_data1[6]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J1       ; 311        ; 5        ; dac_data7[7]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J2       ; 312        ; 5        ; dac_data2[7]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J3       ; 315        ; 5        ; dac_data2[10]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J4       ; 316        ; 5        ; dac_clk[15]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J5       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J6       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J7       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J8       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J9       ; 385        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J10      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J11      ; 370        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J12      ; 379        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J13      ; 388        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J14      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; J15      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; J16      ; 401        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J17      ; 407        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J18      ; 414        ; 3        ; dac_clk[14]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; J19      ; 422        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J20      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J21      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J22      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J23      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J24      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; J25      ; 13         ; 2        ; dac_data1[4]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J26      ; 14         ; 2        ; dac_data1[5]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J27      ; 17         ; 2        ; dac_data1[7]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J28      ; 18         ; 2        ; dac_data1[8]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K1       ; 303        ; 5        ; dac_data7[5]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K2       ; 304        ; 5        ; dac_data7[8]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K3       ; 308        ; 5        ; dac_data7[9]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K4       ; 307        ; 5        ; dac_data2[5]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K5       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; K6       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; K7       ; 326        ; 5        ; dac_clk[13]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K8       ; 327        ; 5        ; dac_clk[8]                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K9       ; 317        ; 5        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; K10      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; K11      ; 376        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K12      ; 382        ; 4        ; #TCK                      ; input  ;              ;         ; --         ; --          ;                 ;
; K13      ; 389        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K14      ; 394        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K15      ; 395        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K16      ; 400        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K17      ; 406        ; 3        ; inclk                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; K18      ; 412        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K19      ; 415        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K20      ; 37         ; 2        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; K21      ; 2          ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K22      ; 3          ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K23      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; K24      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; K25      ; 22         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K26      ; 21         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K27      ; 25         ; 2        ; dac_data1[9]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K28      ; 26         ; 2        ; dac_data1[10]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L1       ; 295        ; 5        ; dac_data7[3]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L2       ; 296        ; 5        ; dac_data7[6]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L3       ; 299        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L4       ; 300        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L5       ; 318        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L6       ; 319        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L7       ; 323        ; 5        ; dac_data2[4]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L8       ; 322        ; 5        ; dac_clk[10]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L9       ; 314        ; 5        ; dac_data2[1]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L10      ; 313        ; 5        ; dac_data2[0]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L11      ; 340        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L12      ; 381        ; 4        ; #TRST                     ; input  ;              ;         ; --         ; --          ;                 ;
; L13      ; 390        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L16      ; 403        ; 3        ; ^nCONFIG                  ;        ;              ;         ; --         ; --          ;                 ;
; L17      ; 409        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L18      ; 448        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L19      ; 16         ; 2        ; dac_clk[6]                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L20      ; 15         ; 2        ; dac_clk[3]                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L21      ; 7          ; 2        ; dac_data0[2]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L22      ; 6          ; 2        ; dac_data1[1]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L23      ; 10         ; 2        ; dac_data0[5]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L24      ; 11         ; 2        ; dac_data1[11]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L25      ; 29         ; 2        ; dac_data0[9]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L26      ; 30         ; 2        ; dac_data0[10]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L27      ; 33         ; 2        ; dac_data0[12]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L28      ; 34         ; 2        ; dac_clk[7]                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; M2       ; 286        ; 5        ; dip_sw3                   ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M3       ; 290        ; 5        ; dac_data7[2]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M4       ; 291        ; 5        ; dac_data7[1]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M5       ; 306        ; 5        ; dac_clk[25]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M6       ; 305        ; 5        ; dac_data2[2]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M7       ; 310        ; 5        ; dac_data2[3]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M8       ; 309        ; 5        ; dac_data7[11]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M9       ; 302        ; 5        ; dac_data7[12]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M10      ; 301        ; 5        ; dac_data7[13]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M11      ; 341        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M12      ; 383        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M13      ; 391        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; M15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; M16      ; 402        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ; --          ;                 ;
; M17      ; 408        ; 3        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M18      ; 449        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M19      ; 28         ; 2        ; dac_clk[4]                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M20      ; 27         ; 2        ; dac_clk[1]                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M21      ; 20         ; 2        ; dac_data1[0]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M22      ; 19         ; 2        ; dac_data1[2]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M23      ; 24         ; 2        ; dac_data1[12]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M24      ; 23         ; 2        ; dac_data1[13]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M25      ; 38         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M26      ; 39         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M27      ; 42         ; 2        ; dac_data0[13]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; N1       ; 287        ; 5        ; dip_sw4                   ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N2       ; 283        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N3       ; 298        ; 5        ; dac_data7[0]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N4       ; 297        ; 5        ; dac_clk[27]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N5       ; 288        ; 5        ; dac_clk[28]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N6       ; 289        ; 5        ; dac_clk[30]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N7       ; 293        ; 5        ; dac_data7[4]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N8       ; 294        ; 5        ; dac_data7[10]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N9       ; 285        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N10      ; 284        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N12      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N19      ; 45         ; 2        ; dac_data0[0]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N20      ; 44         ; 2        ; dac_data0[1]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N21      ; 41         ; 2        ; dac_data0[3]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N22      ; 40         ; 2        ; dac_data0[4]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N23      ; 36         ; 2        ; dac_data0[6]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N24      ; 35         ; 2        ; dac_data0[7]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N25      ; 32         ; 2        ; dac_clk[5]                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N26      ; 31         ; 2        ; dac_clk[2]                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N27      ; 46         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N28      ; 43         ; 2        ; dac_clk[0]                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; P1       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P2       ; 282        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P3       ; 281        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P4       ; 280        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P5       ;            ; 1        ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P6       ;            ; 1        ; VCCA_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P7       ;            ; 1        ; GNDG_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P8       ;            ; 1        ; VCCG_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P9       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; P10      ; 292        ; 5        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; P11      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P13      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P17      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P19      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; P20      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; P21      ;            ; 1        ; VCCG_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P22      ;            ; 1        ; GNDG_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P23      ;            ; 1        ; VCCA_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P24      ;            ; 1        ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P25      ; 49         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P26      ; 48         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P27      ; 47         ; 2        ; ttl_nrx1                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; P28      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R1       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R2       ; 279        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R3       ; 276        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R4       ; 277        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R5       ;            ; 1        ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R6       ;            ; 1        ; VCCA_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R7       ;            ; 1        ; GNDG_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R8       ;            ; 1        ; VCCG_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R9       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; R10      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; R11      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R12      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R19      ; 62         ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; R20      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; R21      ;            ; 1        ; VCCG_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R22      ;            ; 1        ; GNDG_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R23      ;            ; 1        ; VCCA_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R24      ;            ; 1        ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R25      ; 52         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R26      ; 53         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R27      ; 50         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R28      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T1       ; 275        ; 6        ; dac_data9[9]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T2       ; 278        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T3       ; 273        ; 6        ; dac_data9[10]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T4       ; 272        ; 6        ; dac_data9[11]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T5       ; 260        ; 6        ; dac_data9[8]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T6       ; 259        ; 6        ; dac_data9[12]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T7       ; 268        ; 6        ; dac_data9[13]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T8       ; 269        ; 6        ; dac_clk[34]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T9       ; 264        ; 6        ; dac_clk[35]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T10      ; 263        ; 6        ; dac_clk[36]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T11      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T13      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T17      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T18      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T19      ; 60         ; 1        ; eeprom_so                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T20      ; 61         ; 1        ; eeprom_si                 ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T21      ; 56         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T22      ; 57         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T23      ; 65         ; 1        ; grn_led                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T24      ; 66         ; 1        ; ylw_led                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T25      ; 70         ; 1        ; slot_id[2]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T26      ; 69         ; 1        ; slot_id[3]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; T27      ; 51         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T28      ; 54         ; 1        ; wdog                      ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; U2       ; 274        ; 6        ; dac_data9[6]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U3       ; 271        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U4       ; 270        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U5       ; 252        ; 6        ; dac_data9[7]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U6       ; 251        ; 6        ; dac_clk[37]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U7       ; 247        ; 6        ; dac_clk[33]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U8       ; 248        ; 6        ; dac_clk[32]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U9       ; 255        ; 6        ; dac_clk[38]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U10      ; 256        ; 6        ; dac_data8[3]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U12      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U19      ; 73         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U20      ; 74         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U21      ; 81         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U22      ; 82         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U23      ; 78         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U24      ; 77         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U25      ; 59         ; 1        ; eeprom_cs                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U26      ; 58         ; 1        ; eeprom_sck                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U27      ; 55         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U28      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; V1       ; 265        ; 6        ; dac_data9[4]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V2       ; 266        ; 6        ; dac_data9[5]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V3       ; 262        ; 6        ; dac_data9[3]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V4       ; 261        ; 6        ; dac_data9[0]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V5       ; 239        ; 6        ; dac_data8[12]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V6       ; 238        ; 6        ; dac_data8[13]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V7       ; 235        ; 6        ; dac_clk[39]               ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V8       ; 234        ; 6        ; dac_data8[5]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V9       ; 243        ; 6        ; dac_data8[1]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V10      ; 244        ; 6        ; dac_data8[0]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V11      ; 218        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; V12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; V13      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; V17      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V18      ; 128        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; V19      ; 85         ; 1        ; lvds_txa                  ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V20      ; 86         ; 1        ; lvds_txb                  ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V21      ; 95         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V22      ; 94         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V23      ; 91         ; 1        ; lvds_cmd                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V24      ; 90         ; 1        ; lvds_spare                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V25      ; 68         ; 1        ; slot_id[0]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V26      ; 67         ; 1        ; slot_id[1]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V27      ; 63         ; 1        ; red_led                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V28      ; 64         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W1       ; 258        ; 6        ; dac_data8[10]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W2       ; 257        ; 6        ; dac_data9[2]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W3       ; 254        ; 6        ; dac_data9[1]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W4       ; 253        ; 6        ; dac_data8[11]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W5       ; 230        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W6       ; 231        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W7       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; W8       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; W9       ; 267        ; 6        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; W10      ; 182        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W11      ; 180        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W12      ; 176        ; 7        ; ttl_txena1                ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; W13      ; 168        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W14      ; 165        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W15      ; 164        ; 11       ; ttl_txena2                ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; W16      ; 159        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W17      ; 156        ; 8        ; ^MSEL1                    ;        ;              ;         ; --         ; --          ;                 ;
; W18      ; 145        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W19      ; 144        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W20      ; 87         ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; W21      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; W22      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; W23      ; 98         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W24      ; 99         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W25      ; 76         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W26      ; 75         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W27      ; 72         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W28      ; 71         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y1       ; 250        ; 6        ; dac_data8[8]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y2       ; 249        ; 6        ; dac_data8[9]              ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y3       ; 246        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y4       ; 245        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y5       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y6       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y7       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y8       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y9       ; 174        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y10      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y11      ; 219        ; 7        ; ttl_nrx2                  ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; Y12      ; 177        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ; --          ;                 ;
; Y13      ; 169        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y14      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; Y15      ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; Y16      ; 158        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y17      ; 150        ; 8        ; mictor[16]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; Y18      ; 147        ; 8        ; ttl_tx2                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; Y19      ; 143        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y20      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y21      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y22      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y23      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y24      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y25      ; 84         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y26      ; 83         ; 1        ; ttl_tx1                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; Y27      ; 80         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y28      ; 79         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+-----------------------------+-----------------------------------------+
; Name                        ; ac_pll:pll0|altpll:altpll_component|pll ;
+-----------------------------+-----------------------------------------+
; PLL type                    ; Enhanced                                ;
; Scan chain                  ; None                                    ;
; PLL mode                    ; Normal                                  ;
; Feedback source             ; --                                      ;
; Compensate clock            ; clock0                                  ;
; Switchover on loss of clock ; --                                      ;
; Switchover counter          ; --                                      ;
; Primary clock               ; inclk0                                  ;
; Input frequency 0           ; 25.0 MHz                                ;
; Input frequency 1           ; --                                      ;
; Nominal VCO frequency       ; 599.9 MHz                               ;
; Freq min lock               ; 12.5 MHz                                ;
; Freq max lock               ; 33.33 MHz                               ;
; Clock Offset                ; 0 ps                                    ;
; M VCO Tap                   ; 0                                       ;
; M Initial                   ; 1                                       ;
; M value                     ; 24                                      ;
; N value                     ; 1                                       ;
; M counter delay             ; 0 ps                                    ;
; N counter delay             ; 0 ps                                    ;
; M2 value                    ; --                                      ;
; N2 value                    ; --                                      ;
; SS counter                  ; --                                      ;
; Downspread                  ; --                                      ;
; Spread frequency            ; --                                      ;
; Charge pump current         ; 50 uA                                   ;
; Loop filter resistance      ; 1.021000 KOhm                           ;
; Loop filter capacitance     ; 10 pF                                   ;
; Freq zero                   ; 0.240 MHz                               ;
; Bandwidth                   ; 550 KHz                                 ;
; Freq pole                   ; 15.844 MHz                              ;
; enable0 counter             ; --                                      ;
; enable1 counter             ; --                                      ;
; Real time reconfigurable    ; Off                                     ;
; Scan chain MIF file         ; --                                      ;
; PLL location                ; PLL_5                                   ;
+-----------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                              ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; ac_pll:pll0|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; ac_pll:pll0|altpll:altpll_component|_clk1 ; clock1       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 3             ; 2/1 Odd    ; 1       ; 0       ;
; ac_pll:pll0|altpll:altpll_component|_clk2 ; clock2       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 3             ; 2/1 Odd    ; 1       ; 0       ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+----------------------------------------------------------------------+
; Output Pin Load For Reported TCO                                     ;
+-------------------------+-------+------------------------------------+
; I/O Standard            ; Load  ; Termination Resistance             ;
+-------------------------+-------+------------------------------------+
; LVTTL                   ; 10 pF ; Not Available                      ;
; LVCMOS                  ; 10 pF ; Not Available                      ;
; 2.5 V                   ; 10 pF ; Not Available                      ;
; 1.8 V                   ; 10 pF ; Not Available                      ;
; 1.5 V                   ; 10 pF ; Not Available                      ;
; GTL                     ; 30 pF ; 25 Ohm                             ;
; GTL+                    ; 30 pF ; 25 Ohm                             ;
; 3.3-V PCI               ; 10 pF ; 25 Ohm                             ;
; 3.3-V PCI-X             ; 8 pF  ; 25 Ohm                             ;
; Compact PCI             ; 10 pF ; 25 Ohm                             ;
; AGP 1X                  ; 10 pF ; Not Available                      ;
; AGP 2X                  ; 10 pF ; Not Available                      ;
; CTT                     ; 30 pF ; 50 Ohm                             ;
; SSTL-3 Class I          ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II         ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I          ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II         ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I         ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II        ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I      ; 20 pF ; 50 Ohm                             ;
; 1.5-V HSTL Class II     ; 20 pF ; 25 Ohm                             ;
; 1.8-V HSTL Class I      ; 20 pF ; 50 Ohm                             ;
; 1.8-V HSTL Class II     ; 20 pF ; 25 Ohm                             ;
; LVDS                    ; 4 pF  ; 100 Ohm                            ;
; Differential LVPECL     ; 4 pF  ; 100 Ohm                            ;
; 3.3-V PCML              ; 4 pF  ; 50 Ohm                             ;
; HyperTransport          ; 4 pF  ; 100 Ohm                            ;
; Differential 1.5-V HSTL ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential SSTL-2     ; 30 pF ; (See SSTL-2)                       ;
+-------------------------+-------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                            ; Logic Cells ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                                                                                      ;
+-------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |addr_card                                            ; 2177 (29)   ; 1112         ; 12928       ; 8            ; 0       ; 0         ; 1         ; 275  ; 0            ; 1065 (29)    ; 143 (0)           ; 969 (0)          ; 635 (0)         ; |addr_card                                                                                                                                                                                               ;
;    |ac_dac_ctrl:ac_dac_ctrl_slave|                    ; 130 (0)     ; 67           ; 8320        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (0)       ; 1 (0)             ; 66 (0)           ; 6 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave                                                                                                                                                                 ;
;       |ac_dac_ctrl_core:acdcc|                        ; 90 (70)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 1 (1)             ; 32 (12)          ; 6 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc                                                                                                                                          ;
;          |lpm_counter:row_count_rtl_9|                ; 6 (0)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|lpm_counter:row_count_rtl_9                                                                                                              ;
;             |alt_counter_stratix:wysi_counter|        ; 6 (6)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|lpm_counter:row_count_rtl_9|alt_counter_stratix:wysi_counter                                                                             ;
;          |reg:\gen_dac_data_reg:10:dac_data_reg|      ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|reg:\gen_dac_data_reg:10:dac_data_reg                                                                                                    ;
;       |ac_dac_ctrl_wbs:wbi|                           ; 40 (8)      ; 34           ; 8320        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 34 (2)           ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi                                                                                                                                             ;
;          |reg:mux_en_reg|                             ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|reg:mux_en_reg                                                                                                                              ;
;          |tpram_32bit_x_64:off_ram|                   ; 0 (0)       ; 0            ; 2944        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram                                                                                                                    ;
;             |alt3pram:alt3pram_component|             ; 0 (0)       ; 0            ; 2944        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component                                                                                        ;
;                |altdpram:altdpram_component1|         ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                           ;
;                   |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                      ;
;                      |altsyncram_0hf1:auto_generated| ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated       ;
;                |altdpram:altdpram_component2|         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                           ;
;                   |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                      ;
;                      |altsyncram_0hf1:auto_generated| ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_0hf1:auto_generated       ;
;          |tpram_32bit_x_64:on_ram|                    ; 0 (0)       ; 0            ; 2944        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram                                                                                                                     ;
;             |alt3pram:alt3pram_component|             ; 0 (0)       ; 0            ; 2944        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component                                                                                         ;
;                |altdpram:altdpram_component1|         ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                            ;
;                   |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                       ;
;                      |altsyncram_0hf1:auto_generated| ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated        ;
;                |altdpram:altdpram_component2|         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                            ;
;                   |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                       ;
;                      |altsyncram_0hf1:auto_generated| ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_0hf1:auto_generated        ;
;          |tpram_32bit_x_64:row_order_ram|             ; 0 (0)       ; 0            ; 2432        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram                                                                                                              ;
;             |alt3pram:alt3pram_component|             ; 0 (0)       ; 0            ; 2432        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component                                                                                  ;
;                |altdpram:altdpram_component1|         ; 0 (0)       ; 0            ; 384         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                     ;
;                   |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 384         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                ;
;                      |altsyncram_0hf1:auto_generated| ; 0 (0)       ; 0            ; 384         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated ;
;                |altdpram:altdpram_component2|         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                     ;
;                   |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                ;
;                      |altsyncram_0hf1:auto_generated| ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_0hf1:auto_generated ;
;    |ac_pll:pll0|                                      ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_pll:pll0                                                                                                                                                                                   ;
;       |altpll:altpll_component|                       ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|ac_pll:pll0|altpll:altpll_component                                                                                                                                                           ;
;    |dispatch:cmd0|                                    ; 1317 (13)   ; 710          ; 4608        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 607 (7)      ; 89 (0)            ; 621 (6)          ; 309 (0)         ; |addr_card|dispatch:cmd0                                                                                                                                                                                 ;
;       |dispatch_cmd_receive:receiver|                 ; 448 (121)   ; 293          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (103)    ; 72 (0)            ; 221 (18)         ; 88 (28)         ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver                                                                                                                                                   ;
;          |counter:crc_bit_counter|                    ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:crc_bit_counter                                                                                                                           ;
;          |counter:data_counter|                       ; 18 (5)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:data_counter                                                                                                                              ;
;             |lpm_counter:count_rtl_8|                 ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:data_counter|lpm_counter:count_rtl_8                                                                                                      ;
;                |alt_counter_stratix:wysi_counter|     ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:data_counter|lpm_counter:count_rtl_8|alt_counter_stratix:wysi_counter                                                                     ;
;          |counter:header_counter|                     ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:header_counter                                                                                                                            ;
;          |crc:crc_calc|                               ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|crc:crc_calc                                                                                                                                      ;
;             |lpm_counter:bit_count_rtl_6|             ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|crc:crc_calc|lpm_counter:bit_count_rtl_6                                                                                                          ;
;                |alt_counter_stratix:wysi_counter|     ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|crc:crc_calc|lpm_counter:bit_count_rtl_6|alt_counter_stratix:wysi_counter                                                                         ;
;          |lvds_rx:cmd_rx|                             ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                    ;
;             |counter:sample_counter|                  ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|counter:sample_counter                                                                                                             ;
;             |reg:data_buffer|                         ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|reg:data_buffer                                                                                                                    ;
;             |shift_reg:rx_buffer|                     ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                ;
;             |shift_reg:rx_sample|                     ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                ;
;          |reg:crc_data_size_reg|                      ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:crc_data_size_reg                                                                                                                             ;
;          |reg:tmp_word0|                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word0                                                                                                                                     ;
;          |reg:tmp_word1|                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 6 (6)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word1                                                                                                                                     ;
;          |shift_reg:crc_data_reg|                     ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_cmd_receive:receiver|shift_reg:crc_data_reg                                                                                                                            ;
;       |dispatch_data_buf:receive_buf|                 ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_data_buf:receive_buf                                                                                                                                                   ;
;          |altsyncram:altsyncram_component|            ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_data_buf:receive_buf|altsyncram:altsyncram_component                                                                                                                   ;
;             |altsyncram_4nb1:auto_generated|          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_data_buf:receive_buf|altsyncram:altsyncram_component|altsyncram_4nb1:auto_generated                                                                                    ;
;       |dispatch_data_buf:transmit_buf|                ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_data_buf:transmit_buf                                                                                                                                                  ;
;          |altsyncram:altsyncram_component|            ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_data_buf:transmit_buf|altsyncram:altsyncram_component                                                                                                                  ;
;             |altsyncram_4nb1:auto_generated|          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_data_buf:transmit_buf|altsyncram:altsyncram_component|altsyncram_4nb1:auto_generated                                                                                   ;
;       |dispatch_reply_transmit:transmitter|           ; 432 (103)   ; 228          ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 204 (92)     ; 14 (1)            ; 214 (10)         ; 159 (28)        ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter                                                                                                                                             ;
;          |counter:crc_bit_counter|                    ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:crc_bit_counter                                                                                                                     ;
;          |counter:word_counter|                       ; 21 (6)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:word_counter                                                                                                                        ;
;             |lpm_counter:count_rtl_3|                 ; 15 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:word_counter|lpm_counter:count_rtl_3                                                                                                ;
;                |alt_counter_stratix:wysi_counter|     ; 15 (15)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:word_counter|lpm_counter:count_rtl_3|alt_counter_stratix:wysi_counter                                                               ;
;          |crc:crc_calc|                               ; 80 (48)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|crc:crc_calc                                                                                                                                ;
;             |lpm_counter:bit_count_rtl_2|             ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|crc:crc_calc|lpm_counter:bit_count_rtl_2                                                                                                    ;
;                |alt_counter_stratix:wysi_counter|     ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|crc:crc_calc|lpm_counter:bit_count_rtl_2|alt_counter_stratix:wysi_counter                                                                   ;
;          |lvds_tx:reply_tx|                           ; 157 (11)    ; 88           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 69 (7)       ; 0 (0)             ; 88 (4)           ; 79 (0)          ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                            ;
;             |counter:bit_counter|                     ; 15 (15)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                        ;
;             |fifo:data_buffer|                        ; 97 (57)     ; 43           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 43 (3)           ; 72 (32)         ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                           ;
;                |altsyncram:fifo_storage|              ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                   ;
;                   |altsyncram_ml21:auto_generated|    ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated                                                    ;
;                |lpm_counter:num_items_rtl_4|          ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:num_items_rtl_4                                                                               ;
;                   |alt_counter_stratix:wysi_counter|  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:num_items_rtl_4|alt_counter_stratix:wysi_counter                                              ;
;                |lpm_counter:read_pointer|             ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                  ;
;                   |alt_counter_stratix:wysi_counter|  ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                 ;
;                |lpm_counter:write_pointer|            ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                 ;
;                   |alt_counter_stratix:wysi_counter|  ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                ;
;             |shift_reg:tx_buffer|                     ; 34 (34)     ; 34           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                        ;
;          |reg:data_size_reg|                          ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|reg:data_size_reg                                                                                                                           ;
;          |shift_reg:crc_data_reg|                     ; 46 (46)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |addr_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|shift_reg:crc_data_reg                                                                                                                      ;
;       |dispatch_wishbone:wishbone|                    ; 294 (195)   ; 53           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 241 (191)    ; 1 (0)             ; 52 (4)           ; 62 (13)         ; |addr_card|dispatch:cmd0|dispatch_wishbone:wishbone                                                                                                                                                      ;
;          |counter:addr_gen|                           ; 18 (5)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |addr_card|dispatch:cmd0|dispatch_wishbone:wishbone|counter:addr_gen                                                                                                                                     ;
;             |lpm_counter:count_rtl_5|                 ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |addr_card|dispatch:cmd0|dispatch_wishbone:wishbone|counter:addr_gen|lpm_counter:count_rtl_5                                                                                                             ;
;                |alt_counter_stratix:wysi_counter|     ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |addr_card|dispatch:cmd0|dispatch_wishbone:wishbone|counter:addr_gen|lpm_counter:count_rtl_5|alt_counter_stratix:wysi_counter                                                                            ;
;          |us_timer:wdt|                               ; 81 (42)     ; 36           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (36)      ; 1 (1)             ; 35 (5)           ; 36 (6)          ; |addr_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                         ;
;             |lpm_counter:us_count_rtl_0|              ; 39 (0)      ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 30 (0)           ; 30 (0)          ; |addr_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|lpm_counter:us_count_rtl_0                                                                                                              ;
;                |alt_counter_stratix:wysi_counter|     ; 39 (39)     ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 30 (30)          ; 30 (30)         ; |addr_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|lpm_counter:us_count_rtl_0|alt_counter_stratix:wysi_counter                                                                             ;
;       |reg:cmd0|                                      ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |addr_card|dispatch:cmd0|reg:cmd0                                                                                                                                                                        ;
;       |reg:cmd1|                                      ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |addr_card|dispatch:cmd0|reg:cmd1                                                                                                                                                                        ;
;       |reg:reply0|                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0 (0)           ; |addr_card|dispatch:cmd0|reg:reply0                                                                                                                                                                      ;
;       |reg:reply1|                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |addr_card|dispatch:cmd0|reg:reply1                                                                                                                                                                      ;
;       |reg:reply2|                                    ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |addr_card|dispatch:cmd0|reg:reply2                                                                                                                                                                      ;
;    |frame_timing:frame_timing_slave|                  ; 687 (0)     ; 328          ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 359 (0)      ; 49 (0)            ; 279 (0)          ; 320 (0)         ; |addr_card|frame_timing:frame_timing_slave                                                                                                                                                               ;
;       |frame_timing_core:ftc|                         ; 376 (312)   ; 70           ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 306 (306)    ; 0 (0)             ; 70 (6)           ; 320 (256)       ; |addr_card|frame_timing:frame_timing_slave|frame_timing_core:ftc                                                                                                                                         ;
;          |lpm_counter:frame_count_int_rtl_1|          ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |addr_card|frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_counter:frame_count_int_rtl_1                                                                                                       ;
;             |alt_counter_stratix:wysi_counter|        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |addr_card|frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_counter:frame_count_int_rtl_1|alt_counter_stratix:wysi_counter                                                                      ;
;          |lpm_counter:row_count_int_rtl_7|            ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |addr_card|frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_counter:row_count_int_rtl_7                                                                                                         ;
;             |alt_counter_stratix:wysi_counter|        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |addr_card|frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_counter:row_count_int_rtl_7|alt_counter_stratix:wysi_counter                                                                        ;
;          |lpm_mult:mult_rtl_10|                       ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_mult:mult_rtl_10                                                                                                                    ;
;             |mult_hh01:auto_generated|                ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |addr_card|frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_mult:mult_rtl_10|mult_hh01:auto_generated                                                                                           ;
;       |frame_timing_wbs:wbi|                          ; 311 (151)   ; 258          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (53)      ; 49 (5)            ; 209 (93)         ; 0 (0)           ; |addr_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi                                                                                                                                          ;
;          |reg:address_on_delay_reg|                   ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; 0 (0)           ; |addr_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg                                                                                                                 ;
;          |reg:feedback_delay_reg|                     ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 6 (6)            ; 0 (0)           ; |addr_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg                                                                                                                   ;
;          |reg:resync_req_reg|                         ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |addr_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg                                                                                                                       ;
;          |reg:sample_delay_reg|                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |addr_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_delay_reg                                                                                                                     ;
;          |reg:sample_num_reg|                         ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; |addr_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_num_reg                                                                                                                       ;
;    |leds:leds_slave|                                  ; 14 (14)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 3 (3)            ; 0 (0)           ; |addr_card|leds:leds_slave                                                                                                                                                                               ;
+-------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                               ;
+----------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+----------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; lvds_spare     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx2       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx3       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_si      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rs232_rx       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx1       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n          ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk          ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_sync      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]     ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]     ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]     ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]     ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_txa       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_txb       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx2        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx3        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_so      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data0[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data1[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data2[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data3[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data4[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data5[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data6[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data7[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data8[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[13]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[12]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[11]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[10]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[9]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[8]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data9[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[13] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[12] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[11] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[10] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[9]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[8]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[7]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[6]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[5]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[4]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data10[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[40]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[39]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[38]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[37]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[36]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[35]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[34]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[33]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[32]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[31]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[30]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[29]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[28]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[27]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[26]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[25]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[24]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[23]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[22]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[21]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[20]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[32]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[31]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[30]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[29]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[28]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[27]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[26]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[25]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[24]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[23]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[22]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[21]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[20]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[19]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[18]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[17]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[16]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; rs232_tx       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[16]       ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[15]       ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[14]       ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[13]       ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[12]       ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[11]       ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[10]       ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[9]        ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[8]        ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[7]        ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[6]        ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[5]        ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[4]        ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[3]        ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+----------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                             ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; lvds_spare                                                                                   ;                   ;         ;
; ttl_nrx2                                                                                     ;                   ;         ;
; ttl_nrx3                                                                                     ;                   ;         ;
; eeprom_si                                                                                    ;                   ;         ;
; dip_sw3                                                                                      ;                   ;         ;
; dip_sw4                                                                                      ;                   ;         ;
; rs232_rx                                                                                     ;                   ;         ;
; ttl_nrx1                                                                                     ;                   ;         ;
;      - rst                                                                                   ; 0                 ; ON      ;
; rst_n                                                                                        ;                   ;         ;
;      - rst                                                                                   ; 1                 ; ON      ;
; inclk                                                                                        ;                   ;         ;
; lvds_sync                                                                                    ;                   ;         ;
;      - frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state~20                ; 0                 ; ON      ;
;      - ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|frame_aligned_reg                ; 0                 ; ON      ;
; slot_id[2]                                                                                   ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~688                             ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word1|reg_o[25]                   ; 0                 ; ON      ;
;      - dispatch:cmd0|card[0]~30                                                              ; 0                 ; ON      ;
;      - dispatch:cmd0|card[3]~203                                                             ; 0                 ; ON      ;
;      - dispatch:cmd0|card[1]~204                                                             ; 0                 ; ON      ;
;      - dispatch:cmd0|card[7]~19                                                              ; 0                 ; ON      ;
; slot_id[3]                                                                                   ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~688                             ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word1|reg_o[25]                   ; 1                 ; ON      ;
;      - dispatch:cmd0|card[0]~30                                                              ; 1                 ; ON      ;
;      - dispatch:cmd0|card[3]~203                                                             ; 1                 ; ON      ;
;      - dispatch:cmd0|card[1]~204                                                             ; 1                 ; ON      ;
;      - dispatch:cmd0|card[7]~19                                                              ; 1                 ; ON      ;
;      - dispatch:cmd0|card[2]~20                                                              ; 1                 ; ON      ;
; slot_id[1]                                                                                   ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~688                             ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word1|reg_o[25]                   ; 1                 ; ON      ;
;      - dispatch:cmd0|card[0]~30                                                              ; 1                 ; ON      ;
;      - dispatch:cmd0|card[3]~203                                                             ; 1                 ; ON      ;
;      - dispatch:cmd0|card[1]~204                                                             ; 1                 ; ON      ;
;      - dispatch:cmd0|card[7]~19                                                              ; 1                 ; ON      ;
;      - dispatch:cmd0|card[2]~20                                                              ; 1                 ; ON      ;
; slot_id[0]                                                                                   ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~688                             ; 1                 ; ON      ;
;      - dispatch:cmd0|card[0]~30                                                              ; 1                 ; ON      ;
;      - dispatch:cmd0|card[3]~203                                                             ; 1                 ; ON      ;
;      - dispatch:cmd0|card[1]~204                                                             ; 1                 ; ON      ;
;      - dispatch:cmd0|card[2]~20                                                              ; 1                 ; ON      ;
; lvds_cmd                                                                                     ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|pres_state~21              ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|pres_state~20              ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample|reg[2] ; 0                 ; ON      ;
; test[16]                                                                                     ;                   ;         ;
; test[15]                                                                                     ;                   ;         ;
; test[14]                                                                                     ;                   ;         ;
; test[13]                                                                                     ;                   ;         ;
; test[12]                                                                                     ;                   ;         ;
; test[11]                                                                                     ;                   ;         ;
; test[10]                                                                                     ;                   ;         ;
; test[9]                                                                                      ;                   ;         ;
; test[8]                                                                                      ;                   ;         ;
; test[7]                                                                                      ;                   ;         ;
; test[6]                                                                                      ;                   ;         ;
; test[5]                                                                                      ;                   ;         ;
; test[4]                                                                                      ;                   ;         ;
; test[3]                                                                                      ;                   ;         ;
+----------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                               ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|mux_en_wren~3                                    ; LC_X14_Y17_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|off_val_wren~13                                  ; LC_X14_Y19_N2 ; 2       ; Write enable              ; no     ; --                   ; --               ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|on_val_wren~12                                   ; LC_X14_Y19_N5 ; 2       ; Write enable              ; no     ; --                   ; --               ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|row_order_wren~4                                 ; LC_X13_Y19_N6 ; 2       ; Write enable              ; no     ; --                   ; --               ;
; ac_pll:pll0|altpll:altpll_component|_clk0                                                          ; PLL_5         ; 1035    ; Clock                     ; yes    ; Global clock         ; GCLK12           ;
; ac_pll:pll0|altpll:altpll_component|_clk1                                                          ; PLL_5         ; 6       ; Clock                     ; yes    ; Global clock         ; GCLK15           ;
; ac_pll:pll0|altpll:altpll_component|_clk2                                                          ; PLL_5         ; 82      ; Clock                     ; yes    ; Global clock         ; GCLK14           ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|counter:data_counter|count~13                          ; LC_X2_Y18_N8  ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_ena                                                ; LC_X19_Y21_N3 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_pres_state~21                                      ; LC_X21_Y23_N2 ; 119     ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|data_shreg_ena                                         ; LC_X19_Y21_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|data_word_count_ena~13                                 ; LC_X2_Y18_N4  ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|next_state.ready~0                      ; LC_X22_Y24_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|pres_state~22                           ; LC_X22_Y24_N2 ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|rx_buf_ena~28                           ; LC_X22_Y24_N4 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state~23                                       ; LC_X2_Y17_N2  ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state~27                                       ; LC_X3_Y17_N3  ; 40      ; Write enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|temp0_ld~0                                             ; LC_X3_Y18_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|temp1_ld~0                                             ; LC_X3_Y18_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:word_counter|count~170                   ; LC_X6_Y23_N9  ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_ena                                          ; LC_X8_Y24_N7  ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_pres_state~21                                ; LC_X7_Y24_N6  ; 74      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena                   ; LC_X18_Y26_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|item_counter~1 ; LC_X7_Y7_N8   ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|tx_ena~45                       ; LC_X18_Y26_N5 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx_rdy~4                                    ; LC_X7_Y20_N9  ; 8       ; Write enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|reduce_or~22                                     ; LC_X7_Y23_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|tx_pres_state~20                                 ; LC_X6_Y22_N9  ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|word_count_ena~1                                 ; LC_X6_Y23_N4  ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_ena                                                  ; LC_X12_Y18_N0 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|counter:addr_gen|count~13                                 ; LC_X6_Y18_N0  ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_wren_o                                          ; LC_X9_Y19_N7  ; 1       ; Write enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|reduce_nor~0                                 ; LC_X31_Y23_N9 ; 33      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:cmd0|pres_state~20                                                                        ; LC_X8_Y22_N8  ; 67      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|LessThan~102                                 ; LC_X7_Y14_N5  ; 32      ; Sync. clear               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|LessThan~134                                 ; LC_X3_Y5_N5   ; 32      ; Sync. clear               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|restart_frame_aligned_o~10                   ; LC_X9_Y17_N6  ; 9       ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|row_switch_o                                 ; LC_X3_Y10_N3  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|address_on_delay_wren~6                       ; LC_X12_Y12_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|feedback_delay_wren~5                         ; LC_X14_Y9_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_wren~2                               ; LC_X8_Y11_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|resync_req_o                                  ; LC_X12_Y13_N5 ; 1       ; Async. clear              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|resync_req_wren~7                             ; LC_X13_Y11_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_wren~1                             ; LC_X9_Y11_N3  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_delay_wren~3                           ; LC_X13_Y10_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_num_wren~4                             ; LC_X13_Y9_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; inclk                                                                                              ; PIN_K17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; leds:leds_slave|led_data[0]~2                                                                      ; LC_X13_Y15_N1 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; leds:leds_slave|led_data[1]~1                                                                      ; LC_X17_Y16_N1 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; leds:leds_slave|led_data[2]~0                                                                      ; LC_X18_Y17_N2 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; rst                                                                                                ; LC_X1_Y17_N2  ; 1076    ; Async. clear              ; yes    ; Global clock         ; GCLK0            ;
+----------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                  ;
+-------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                      ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------+--------------+---------+----------------------+------------------+
; ac_pll:pll0|altpll:altpll_component|_clk0 ; PLL_5        ; 1035    ; Global clock         ; GCLK12           ;
; ac_pll:pll0|altpll:altpll_component|_clk1 ; PLL_5        ; 6       ; Global clock         ; GCLK15           ;
; ac_pll:pll0|altpll:altpll_component|_clk2 ; PLL_5        ; 82      ; Global clock         ; GCLK14           ;
; rst                                       ; LC_X1_Y17_N2 ; 1076    ; Global clock         ; GCLK0            ;
+-------------------------------------------+--------------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_pres_state~21                                     ; 119     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state~21                                            ; 92      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_pres_state~21                               ; 74      ;
; dispatch:cmd0|pres_state~20                                                                       ; 67      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state~30                                      ; 67      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_ena                                               ; 64      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_ena                                         ; 64      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_input_sel~12                                ; 63      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_next_state~2                                ; 62      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|pres_state~20                          ; 48      ;
; reduce_nor~32                                                                                     ; 46      ;
; ~VCC_cell                                                                                         ; 45      ;
; reduce_nor~31                                                                                     ; 45      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_pres_state~26                                     ; 42      ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_clks_o[40]~41                            ; 41      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state~27                                      ; 40      ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_id_int[4]                                ; 40      ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_id_int[5]                                ; 40      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|pres_state~23 ; 37      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|timer_rst~23                                             ; 37      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reduce_nor~4                                             ; 36      ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|rd_cmd~32                                       ; 36      ;
; reduce_nor~586                                                                                    ; 35      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|pres_state~21                  ; 35      ;
; reduce_nor~40                                                                                     ; 34      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|tx_ena~45                      ; 34      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|rx_buf_ena~28                          ; 33      ;
; reduce_nor~34                                                                                     ; 33      ;
; reduce_nor~37                                                                                     ; 33      ;
; reduce_nor~36                                                                                     ; 33      ;
; reduce_nor~35                                                                                     ; 33      ;
; reduce_nor~33                                                                                     ; 33      ;
; reduce_nor~38                                                                                     ; 33      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_input_sel~13                                ; 33      ;
; reduce_nor~39                                                                                     ; 33      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|tx_next_state.tx_done~0                         ; 33      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|reduce_nor~0                                ; 33      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_wren~2                              ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_num_wren~4                            ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|feedback_delay_wren~5                        ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_delay_wren~3                          ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|init_window_req_reg~49                       ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|init_window_req_data~2225                    ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_wren~1                            ; 32      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_data_o[0]~11337                                ; 32      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|temp0_ld~0                                            ; 32      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|next_state.ready~0                     ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|address_on_delay_wren~6                      ; 32      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|temp1_ld~0                                            ; 32      ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|mux_en_wren~3                                   ; 32      ;
+---------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+---------------------+-------+------+--------+------+--------------+
; Name                                                                                                                                                                                                     ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+---------------------+-------+------+--------+------+--------------+
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048 ; 896                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y18  ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:off_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_0hf1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048 ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y12  ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048 ; 896                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y17  ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:on_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_0hf1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048 ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y14  ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048 ; 384                 ; 1     ; 0    ; 0      ; None ; M512_X20_Y20 ;
; ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_0hf1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048 ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y13  ;
; dispatch:cmd0|dispatch_data_buf:receive_buf|altsyncram:altsyncram_component|altsyncram_4nb1:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048 ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y16  ;
; dispatch:cmd0|dispatch_data_buf:transmit_buf|altsyncram:altsyncram_component|altsyncram_4nb1:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048 ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y15  ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512  ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y25  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+---------------------+-------+------+--------+------+--------------+


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 48                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 24                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 6                 ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 12                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 24                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 12                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 12                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 6                 ;
; DSP Blocks                       ; 1           ; --                  ; 6                 ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 48                ;
+----------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+
; Name                                                                                                             ; Mode                       ; Location           ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+
; frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_mult:mult_rtl_10|mult_hh01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y9_N0   ;
;    frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_mult:mult_rtl_10|mult_hh01:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y15_N0 ;
;    frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_mult:mult_rtl_10|mult_hh01:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y13_N0 ;
;    frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_mult:mult_rtl_10|mult_hh01:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y11_N0 ;
;    frame_timing:frame_timing_slave|frame_timing_core:ftc|lpm_mult:mult_rtl_10|mult_hh01:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y9_N0  ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+-----------------------------+------------------------+
; Interconnect Resource Type  ; Usage                  ;
+-----------------------------+------------------------+
; C16 interconnects           ; 80 / 2,286 ( 3 % )     ;
; C4 interconnects            ; 1,638 / 31,320 ( 5 % ) ;
; C8 interconnects            ; 429 / 7,272 ( 5 % )    ;
; DIFFIOCLKs                  ; 0 / 16 ( 0 % )         ;
; DQS bus muxes               ; 0 / 56 ( 0 % )         ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )          ;
; DQS-8 I/O buses             ; 0 / 16 ( 0 % )         ;
; Direct links                ; 484 / 44,740 ( 1 % )   ;
; Fast regional clocks        ; 0 / 8 ( 0 % )          ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; I/O buses                   ; 47 / 208 ( 22 % )      ;
; LUT chains                  ; 74 / 9,513 ( < 1 % )   ;
; Local routing interconnects ; 831 / 10,570 ( 7 % )   ;
; R24 interconnects           ; 95 / 2,280 ( 4 % )     ;
; R4 interconnects            ; 1,796 / 62,520 ( 2 % ) ;
; R8 interconnects            ; 464 / 10,410 ( 4 % )   ;
; Regional clocks             ; 0 / 16 ( 0 % )         ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.03) ; Number of LABs  (Total = 271) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 13                            ;
; 2                                          ; 11                            ;
; 3                                          ; 8                             ;
; 4                                          ; 6                             ;
; 5                                          ; 9                             ;
; 6                                          ; 21                            ;
; 7                                          ; 9                             ;
; 8                                          ; 21                            ;
; 9                                          ; 38                            ;
; 10                                         ; 135                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.04) ; Number of LABs  (Total = 271) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 186                           ;
; 1 Clock                            ; 190                           ;
; 1 Clock enable                     ; 97                            ;
; 1 Sync. clear                      ; 21                            ;
; 1 Sync. load                       ; 7                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 47                            ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.06) ; Number of LABs  (Total = 271) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 10                            ;
; 1                                           ; 15                            ;
; 2                                           ; 11                            ;
; 3                                           ; 9                             ;
; 4                                           ; 8                             ;
; 5                                           ; 10                            ;
; 6                                           ; 17                            ;
; 7                                           ; 7                             ;
; 8                                           ; 16                            ;
; 9                                           ; 33                            ;
; 10                                          ; 103                           ;
; 11                                          ; 9                             ;
; 12                                          ; 4                             ;
; 13                                          ; 6                             ;
; 14                                          ; 4                             ;
; 15                                          ; 2                             ;
; 16                                          ; 3                             ;
; 17                                          ; 1                             ;
; 18                                          ; 1                             ;
; 19                                          ; 2                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.28) ; Number of LABs  (Total = 271) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 10                            ;
; 1                                               ; 24                            ;
; 2                                               ; 19                            ;
; 3                                               ; 18                            ;
; 4                                               ; 19                            ;
; 5                                               ; 24                            ;
; 6                                               ; 29                            ;
; 7                                               ; 26                            ;
; 8                                               ; 22                            ;
; 9                                               ; 21                            ;
; 10                                              ; 39                            ;
; 11                                              ; 5                             ;
; 12                                              ; 2                             ;
; 13                                              ; 3                             ;
; 14                                              ; 2                             ;
; 15                                              ; 3                             ;
; 16                                              ; 1                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.55) ; Number of LABs  (Total = 271) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 19                            ;
; 5                                            ; 9                             ;
; 6                                            ; 11                            ;
; 7                                            ; 17                            ;
; 8                                            ; 6                             ;
; 9                                            ; 10                            ;
; 10                                           ; 16                            ;
; 11                                           ; 19                            ;
; 12                                           ; 12                            ;
; 13                                           ; 15                            ;
; 14                                           ; 13                            ;
; 15                                           ; 14                            ;
; 16                                           ; 13                            ;
; 17                                           ; 11                            ;
; 18                                           ; 6                             ;
; 19                                           ; 7                             ;
; 20                                           ; 10                            ;
; 21                                           ; 15                            ;
; 22                                           ; 8                             ;
; 23                                           ; 8                             ;
; 24                                           ; 25                            ;
+----------------------------------------------+-------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Jan 20 11:32:27 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off addr_card -c addr_card
Info: Selected device EP1S10F780C5 for design addr_card
Info: Fitter is performing an Auto Fit compilation -- Fitter effort may be decreased to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: No exact pin location assignment(s) for 9 pins of 275 total pins
    Info: Pin ttl_tx1 not assigned to an exact location on the device
    Info: Pin ttl_txena1 not assigned to an exact location on the device
    Info: Pin ttl_nrx2 not assigned to an exact location on the device
    Info: Pin ttl_tx2 not assigned to an exact location on the device
    Info: Pin ttl_txena2 not assigned to an exact location on the device
    Info: Pin ttl_nrx3 not assigned to an exact location on the device
    Info: Pin ttl_tx3 not assigned to an exact location on the device
    Info: Pin ttl_txena3 not assigned to an exact location on the device
    Info: Pin ttl_nrx1 not assigned to an exact location on the device
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Implementing parameter values for PLL ac_pll:pll0|altpll:altpll_component|pll
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for ac_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for ac_pll:pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for ac_pll:pll0|altpll:altpll_component|_clk2 port
Info: Promoted PLL clock signals
    Info: Promoted signal ac_pll:pll0|altpll:altpll_component|_clk0 to use global clock
    Info: Promoted signal ac_pll:pll0|altpll:altpll_component|_clk1 to use global clock
    Info: Promoted signal ac_pll:pll0|altpll:altpll_component|_clk2 to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal rst to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP scan-chain inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 9 (unused VREF, 3.30 VCCIO, 3 input, 6 output, 0 bidirectional)
        Info: I/O standards used: LVTTL.
Info: Details of I/O bank before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.30V VCCIO pins. 17 total pin(s) used --  31 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.30V VCCIO pins. 36 total pin(s) used --  12 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.30V VCCIO pins. 34 total pin(s) used --  18 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.30V VCCIO pins. 37 total pin(s) used --  18 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.30V VCCIO pins. 38 total pin(s) used --  10 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.30V VCCIO pins. 36 total pin(s) used --  12 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.30V VCCIO pins. 35 total pin(s) used --  20 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.30V VCCIO pins. 34 total pin(s) used --  18 pins available
        Info: I/O bank number 9 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  4 pins available
        Info: I/O bank number 11 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  4 pins available
Info: Details of I/O bank after I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.30V VCCIO pins. 17 total pin(s) used --  31 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.30V VCCIO pins. 36 total pin(s) used --  12 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.30V VCCIO pins. 34 total pin(s) used --  18 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.30V VCCIO pins. 37 total pin(s) used --  18 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.30V VCCIO pins. 38 total pin(s) used --  10 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.30V VCCIO pins. 36 total pin(s) used --  12 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.30V VCCIO pins. 35 total pin(s) used --  20 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.30V VCCIO pins. 34 total pin(s) used --  18 pins available
        Info: I/O bank number 9 does not use VREF pins and has 3.30V VCCIO pins. 6 total pin(s) used --  0 pins available
        Info: I/O bank number 10 does not use VREF pins and has unused VCCIO pins. 3 total pin(s) used --  1 pins available
        Info: I/O bank number 11 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  4 pins available
Warning: Following nodes are assigned to locations or regions, but do not exist in design
    Warning: Node card_id is assigned to location or region, but does not exist in design
    Warning: Node n7vok is assigned to location or region, but does not exist in design
    Warning: Node outclk is assigned to location or region, but does not exist in design
    Warning: Node pll5_out[1] is assigned to location or region, but does not exist in design
    Warning: Node pll5_out[2] is assigned to location or region, but does not exist in design
    Warning: Node pll5_out[3] is assigned to location or region, but does not exist in design
    Warning: Node pll6_in is assigned to location or region, but does not exist in design
    Warning: Node pll6_out[0] is assigned to location or region, but does not exist in design
    Warning: Node pll6_out[1] is assigned to location or region, but does not exist in design
    Warning: Node pll6_out[2] is assigned to location or region, but does not exist in design
    Warning: Node pll6_out[3] is assigned to location or region, but does not exist in design
    Warning: Node smb_clk is assigned to location or region, but does not exist in design
    Warning: Node smb_data is assigned to location or region, but does not exist in design
    Warning: Node smb_nalert is assigned to location or region, but does not exist in design
    Warning: Node ttl_nrx[1] is assigned to location or region, but does not exist in design
    Warning: Node ttl_nrx[2] is assigned to location or region, but does not exist in design
    Warning: Node ttl_nrx[3] is assigned to location or region, but does not exist in design
    Warning: Node ttl_tx[1] is assigned to location or region, but does not exist in design
    Warning: Node ttl_tx[2] is assigned to location or region, but does not exist in design
    Warning: Node ttl_tx[3] is assigned to location or region, but does not exist in design
    Warning: Node ttl_txena[1] is assigned to location or region, but does not exist in design
    Warning: Node ttl_txena[2] is assigned to location or region, but does not exist in design
    Warning: Node ttl_txena[3] is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 5 seconds
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Physical synthesis optimizations complete: elapsed time is 196 seconds
Info: Fitter placement was successful
Info: Estimated most critical path is memory to register delay of 3.230 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M512_X20_Y20; Fanout = 1; MEM Node = 'ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|ram_block1a2~portb_address_reg0'
    Info: 2: + IC(0.000 ns) + CELL(2.613 ns) = 2.613 ns; Loc. = M512_X20_Y20; Fanout = 29; MEM Node = 'ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_wbs:wbi|tpram_32bit_x_64:row_order_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_0hf1:auto_generated|q_b[2]'
    Info: 3: + IC(0.532 ns) + CELL(0.085 ns) = 3.230 ns; Loc. = LAB_X21_Y20; Fanout = 16; REG Node = 'ac_dac_ctrl:ac_dac_ctrl_slave|ac_dac_ctrl_core:acdcc|dac_id_int[2]'
    Info: Total cell delay = 2.698 ns ( 83.53 % )
    Info: Total interconnect delay = 0.532 ns ( 16.47 % )
Info: Estimated interconnect usage is 4% of the available device resources
Info: Fitter placement operations ending: elapsed time = 249 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 21 seconds
Info: Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and/or routability requirements required full optimization
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: Following 14 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin test[16] has a permanently disabled output enable
    Info: Pin test[15] has a permanently disabled output enable
    Info: Pin test[14] has a permanently disabled output enable
    Info: Pin test[13] has a permanently disabled output enable
    Info: Pin test[12] has a permanently disabled output enable
    Info: Pin test[11] has a permanently disabled output enable
    Info: Pin test[10] has a permanently disabled output enable
    Info: Pin test[9] has a permanently disabled output enable
    Info: Pin test[8] has a permanently disabled output enable
    Info: Pin test[7] has a permanently disabled output enable
    Info: Pin test[6] has a permanently disabled output enable
    Info: Pin test[5] has a permanently disabled output enable
    Info: Pin test[4] has a permanently disabled output enable
    Info: Pin test[3] has a permanently disabled output enable
Warning: Following 59 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin lvds_txb has VCC driving its datain port
    Info: Pin ttl_tx1 has VCC driving its datain port
    Info: Pin ttl_txena1 has VCC driving its datain port
    Info: Pin ttl_tx2 has VCC driving its datain port
    Info: Pin ttl_txena2 has VCC driving its datain port
    Info: Pin ttl_tx3 has VCC driving its datain port
    Info: Pin ttl_txena3 has VCC driving its datain port
    Info: Pin eeprom_so has VCC driving its datain port
    Info: Pin eeprom_sck has VCC driving its datain port
    Info: Pin eeprom_cs has VCC driving its datain port
    Info: Pin mictor[32] has VCC driving its datain port
    Info: Pin mictor[31] has VCC driving its datain port
    Info: Pin mictor[30] has VCC driving its datain port
    Info: Pin mictor[29] has VCC driving its datain port
    Info: Pin mictor[28] has VCC driving its datain port
    Info: Pin mictor[27] has VCC driving its datain port
    Info: Pin mictor[26] has VCC driving its datain port
    Info: Pin mictor[25] has VCC driving its datain port
    Info: Pin mictor[24] has VCC driving its datain port
    Info: Pin mictor[23] has VCC driving its datain port
    Info: Pin mictor[22] has VCC driving its datain port
    Info: Pin mictor[21] has VCC driving its datain port
    Info: Pin mictor[20] has VCC driving its datain port
    Info: Pin mictor[19] has VCC driving its datain port
    Info: Pin mictor[18] has VCC driving its datain port
    Info: Pin mictor[17] has VCC driving its datain port
    Info: Pin mictor[16] has VCC driving its datain port
    Info: Pin mictor[15] has VCC driving its datain port
    Info: Pin mictor[14] has VCC driving its datain port
    Info: Pin mictor[13] has VCC driving its datain port
    Info: Pin mictor[12] has VCC driving its datain port
    Info: Pin mictor[11] has VCC driving its datain port
    Info: Pin mictor[10] has VCC driving its datain port
    Info: Pin mictor[9] has VCC driving its datain port
    Info: Pin mictor[8] has VCC driving its datain port
    Info: Pin mictor[7] has VCC driving its datain port
    Info: Pin mictor[6] has VCC driving its datain port
    Info: Pin mictor[5] has VCC driving its datain port
    Info: Pin mictor[4] has VCC driving its datain port
    Info: Pin mictor[3] has VCC driving its datain port
    Info: Pin mictor[2] has VCC driving its datain port
    Info: Pin mictor[1] has VCC driving its datain port
    Info: Pin mictorclk[2] has VCC driving its datain port
    Info: Pin mictorclk[1] has VCC driving its datain port
    Info: Pin rs232_tx has VCC driving its datain port
    Info: Pin test[16] has GND driving its datain port
    Info: Pin test[15] has GND driving its datain port
    Info: Pin test[14] has GND driving its datain port
    Info: Pin test[13] has GND driving its datain port
    Info: Pin test[12] has GND driving its datain port
    Info: Pin test[11] has GND driving its datain port
    Info: Pin test[10] has GND driving its datain port
    Info: Pin test[9] has GND driving its datain port
    Info: Pin test[8] has GND driving its datain port
    Info: Pin test[7] has GND driving its datain port
    Info: Pin test[6] has GND driving its datain port
    Info: Pin test[5] has GND driving its datain port
    Info: Pin test[4] has GND driving its datain port
    Info: Pin test[3] has GND driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 26 warnings
    Info: Processing ended: Thu Jan 20 11:37:56 2005
    Info: Elapsed time: 00:05:28


