---
title: 【看雪】安卓驱动跳板 PTE 物理映射读写
source: https://bbs.kanxue.com/thread-292808.htm
source_host: bbs.kanxue.com
clip_date: 2026-08-30T10:51:43+08:00
trace_id: 62b9e931-bdbf-4579-ac73-c9431bc57587
content_hash: a925e280eeb3a8d8fd967fe8e3c81c134e3bbb0fed66c87fcec2e9b902e90db0
status: synced
tags:
  - 看雪
  - 内核
  - Android逆向
series: null
feed_source: 看雪·Android安全
ai_summary: TL;DR：通过预分配跳板页并动态改写其 PTE，实现安卓 ARM64 内核模块对任意物理内存的高效透明读写，避免 ioremap 频繁建映射。
ai_summary_style: key-points
images_status:
  total: 0
  succeeded: 0
  failed_urls: []
notion_page_id: 3cc75244-d011-81a6-8f36-e7cba1408fc2
ioc: null
---

> 💡 **AI 总结（key-points）**
>
> TL;DR：通过预分配跳板页并动态改写其 PTE，实现安卓 ARM64 内核模块对任意物理内存的高效透明读写，避免 ioremap 频繁建映射。
> 
> - **核心机制：** 只分配一次 vmalloc 跳板页，访问不同物理地址时用 `set_pte` 修改该页 PTE 指向目标 PFN，虚拟地址保持不变；修改后调用自写 `flush_tlb_addr_all_asid_all_cpus` 广播刷 TLB。
> - **页表获取与遍历：** 用 `read_sysreg(ttbr1_el1)` 读内核页表基址，并按 PA48/PA52 编码恢复物理地址，再沿 PGD→P4D→PUD→PMD→PTE 手动遍历；对 1GB/2MB 大页直接由 pud/pmd_leaf 返回物理地址。
> - **透明性与健壮性：** 只动跳板页自身 PTE，不修改目标进程页表、不触发缺页；初始化时通过 memset 强制建立完整页表并检查 `in_atomic`，防止在原子上下文睡眠。
> - **性能对比：** ioremap 对每个物理地址都要新建虚拟映射和页表，跳板 PTE 方案永久复用同一虚拟地址，只改一个 PTE，连续访问性能接近直接内存拷贝。
> - **VA→PA 翻译备选：** 另提供 AT s1e0r 硬件翻译（需关中断、切换 TTBR0、解析 PAR_EL1）和手动 walk 函数，用于定位目标物理地址。

**安卓驱动跳板 PTE 物理映射读写**

摘要

本文介绍一个基于 ARM64 页表项（PTE）直接操控的 Linux 内核模块，通过预先分配跳板页并动态修改其 PTE 映射，实现对任意用户态进程物理内存的透明读写。系统通过手动遍历五级页表（PGD→P4D→PUD→PMD→PTE）完成虚拟地址到物理地址的翻译，支持 1GB/2MB 大页识别与 4KB 标准页处理，并利用单页跳板 PTE 重映射技术绕过内核常规内存保护机制。配合软件 TLB 缓存优化，连续内存访问性能接近直接内存拷贝。整个过程对目标进程完全“透明”——不修改目标进程页表、不触发缺页异常。

## 背景与设计目标

一、技术背景与设计目标

1 传统内存访问的局限

在 Linux 内核中访问其他进程内存通常有以下方式：

| 方案 | 原理 | 缺陷 |

|------|------|------|

| \`access\_process\_vm\` | 内核标准接口 | 权限检查严格，受 \`FOLL\_FORCE\` 限制 |

| \`ioremap\` | 建立新映射 | Device 属性导致非对齐崩溃，开销大 |

2 设计目标

透明性：目标进程无任何感知，不修改其页表结构

高效性：避免频繁的页表分配与释放，仅修改单个 PTE

灵活性：支持任意物理内存访问，包括大页映射

二、技术架构

### 1 运行环境

| 组件  | 详情  |
| --- | --- |
| 目标设备 | ARM64 Android 手机，已 root |

2核心原理

```css
传统方法（ioremap）：
物理地址 A → 分配新虚拟地址 VA1 → 建立完整页表映射 → 访问 VA1
物理地址 B → 分配新虚拟地址 VA2 → 建立完整页表映射 → 访问 VA2
物理地址 C → 分配新虚拟地址 VA3 → 建立完整页表映射 → 访问 VA3
（每次都要新建映射，开销大）

跳板 PTE 方法：
物理地址 A → 修改跳板 PTE → VA_jump 指向 A → 访问 VA_jump
物理地址 B → 修改跳板 PTE → VA_jump 指向 B → 访问 VA_jump
物理地址 C → 修改跳板 PTE → VA_jump 指向 C → 访问 VA_jump
（虚拟地址不变，只改一个 PTE 的内容）
```

只分配一次，永久复用。后续所有物理内存访问都通过修改这一个 PTE 实现。

## 前置知识

三、前置知识

在这我就不讲述基本的内核和系统原理了

1 五级页表遍历

ARM64 Linux 采用五级页表（实际使用取决于配置）：

\`\`\`

虚拟地址

│

▼

\[PGD\] ──► \[P4D\] ──► \[PUD\] ──► \[PMD\] ──► \[PTE\] ──► 物理地址

512 512 512 512 512

entries entries entries entries entries

\`\`\`

2 基本的寄存器

当然在本帖只用到了存放pgd的寄存器

| 寄存器 | 用途  | 权限级别 |
| --- | --- | --- |
| `ttbr0_el1` | 用户空间页表基址 | EL1 |
| `ttbr1_el1` | 内核空间页表基址 | EL1 |
| `tcr_el1` | 页表配置（页大小、地址宽度） | EL1 |
| `mair_el1` | 内存属性编码表 | EL1 |
| `sctlr_el1` | 系统控制（MMU 开关） | EL1 |

4 ttbr1_el1寄存器布局

TTBR1_EL1 (Translation Table Base Register 1)

64-bit 寄存器布局：

+-----------------------------------------------------+

| BADDR\[47:1\] | ASID\[63:48\] |

+-----------------------------------------------------+

具体位分配：

bits \[63:48\] - ASID (Address Space Identifier)

bits \[47:1\] - BADDR (Base Address of translation table)

bit \[0\] - CnP (Common not Private)

5 arm64物理地址宽度

有俩个宽度分别是PA48和PA52

PA48（48位物理地址）：

\- 最大支持 256TB 物理内存

\- TTBR\[5:2\] = 0

\- 物理地址范围：\[47:0\]

PA52（52位物理地址）：

\- 最大支持 4PB 物理内存

\- TTBR\[5:2\] 存储 PA\[51:48\]

\- 物理地址范围：\[51:0\]

四、流程

## 流程：获取TTBR与页表遍历

要先找到pgd的基址，就要利用read_sysreg()函数对寄存器ttbr1_el1进行读取，当然还有别的办法就是利用Linux给的pgd_offset()函数，就需要获得init_mm，获得，当然我们这里不用那个办法

```cpp
  
uint64_t ttbr1 = read_sysreg(ttbr1_el1);
```

获取ttbr1的物理地址，随后再进行解析，因为arm64同时支持PA48和PA52俩种物理地址宽度，我这里首先无条件按照PA52大的地址来,当TTBR.BADDR: TTBR\[5,2\]为0的时候自然就退化成PA48的布局了

```cpp
static inline phys_addr_t ttbr_to_phys(uint64_t ttbr)
{
    // GENMASK_ULL(47, PAGE_SHIFT) 生成仅 [47:PAGE_SHIFT] 为 1 的掩码；
    // 按位与后只保留 TTBR 中的低 48 位页表基址，清除 ASID、CnP 和对齐低位。
     
    phys_addr_t phys = ttbr & GENMASK_ULL(47, PAGE_SHIFT);
    // 取出 TTBR[5:2] 中编码的 PA[51:48]，左移恢复后拼回物理地址。
     
    phys |= (ttbr & GENMASK_ULL(5, 2)) << 46;
     
    return phys;
}
```

完整写完函数

```cpp
//直接从寄存器ttbr1读取内核页表基础地址
static inline pgd_t *get_kernel_pgd_base(void)
{
    uint64_t ttbr1=read_sysreg(ttbr1_el1);
    return (pgd_t*)phys_to_virt(ttbr_to_phys(ttbr1));
}
```

随后就是最普遍的流程遍历4级页表

```cpp
//pgd->p4d(为了兼容性加的)->pud->pmd->pte
pte_t *get_kernel_pte(uint64_t vaddr)
{
    pgd_t *pgd=get_kernel_pgd_base()+pgd_index(vaddr);
    if (pgd_bad(*pgd)||pgd_none(*pgd))
    {
        return NULL;
    }
     
    p4d_t *p4d=p4d_offset(pgd,vaddr);
    if (p4d_bad(*p4d)||p4d_none(*p4d))
    {
        return NULL;
    }
     
    pud_t *pud=pud_offset(p4d,vaddr);
    if (pud_none(*pud))
    {
        return NULL;
    }
     
    if (pud_leaf(*pud))
    {
        return NULL;
    }
    if (pud_bad(*pud))
    {
        return NULL;
    }
     
    pmd_t *pmd=pmd_offset(pud,vaddr);
    if (pmd_none(*pmd))
    {
        return NULL;
    }
     
    if (pmd_leaf(*pmd))
    {
        return NULL;
    }
     
    if (pmd_bad(*pmd))
    {
        return NULL;
    }
     
    pte_t *ptep=pte_offset_kernel(pmd,vaddr);
    if (!ptep)
    {
        return NULL;
    }
    if (!pte_present(*ptep))
    {
        return NULL;
    }
     
     
    return ptep;
}
```

随后得到ptep

随后我们准备一个结构体，开始对其初始化跳板

```cpp
struct pte_phys_page
{
    void *base_addr;
    size_t size;
    pte_t *pte_addr;
    pte_t orig_pte;
};
static struct pte_phys_page pte_page;
```

## 跳板初始化与PTE管理

开始我们的初始化

```cpp
/**
 * allocate_physical_page_info() - 分配物理页并获取其页表项信息
 * 
 * 功能说明：
 * 1. 通过 vmalloc 在内核虚拟地址空间分配一页内存
 * 2. 通过 memset 触发缺页异常，强制内核建立完整的页表映射（PGD->PUD->PMD->PTE）
 * 3. 获取该虚拟地址对应的最后一级页表项（PTE）指针并保存到全局结构体
 * 
 * 返回值：
 * 0    - 成功
 * -EPERM  - 在原子上下文中调用（不允许）
 * -ENOMEM - 内存分配失败
 * -EFAULT - 获取 PTE 失败
 */
int allocate_physical_page_info(void)
{
    uint64_t vaddr;          // 分配的虚拟地址（内核空间）
    pte_t *ptep;             // 指向最后一级页表项（PTE）的指针
    /**
     * 原子上下文检查
     * 
     * 为什么不能在原子上下文调用？
     * 1. vmalloc() 内部会调用 might_sleep()，可能睡眠等待内存
     * 2. 在中断处理、自旋锁持有、RCU读锁等原子上下文中睡眠会导致内核崩溃
     * 3. in_atomic() 检测当前是否处于原子上下文（中断、软中断、持有自旋锁等）
     */
    if (in_atomic())
    {
        pr_err("原子上下文禁止调用 vmalloc\n");
        return -EPERM;
    }
    /**
     * 清空全局结构体 pte_page
     * 
     * __builtin_memset 是 GCC 内置函数，性能优于标准 memset
     * 确保结构体处于干净状态，避免残留数据干扰
     */
    __builtin_memset(&pte_page, 0, sizeof(pte_page));
    /**
     * 使用 vmalloc 在内核虚拟地址空间分配 PAGE_SIZE 大小内存
     * 
     * vmalloc 特点：
     * - 分配连续的虚拟地址，但物理地址可能不连续
     * - 虚拟地址范围在 VMALLOC_START 到 VMALLOC_END 之间
     * - 采用延迟分配（Lazy Allocation）策略：
     *   调用 vmalloc() 时只分配虚拟地址区间，不分配物理页
     *   物理页在首次访问时通过缺页异常分配
     */
    vaddr = (uint64_t)vmalloc(PAGE_SIZE);
    if (!vaddr)
    {
        pr_err("vmalloc 失败\n");
        return -ENOMEM;
    }
    /**
     * 通过 memset 触发缺页异常，强制建立完整页表，这样也可以过缺页检测
     * 注意：如果不执行此步骤，get_kernel_pte() 可能返回 NULL
     * 因为页表层级可能尚未全部建立
     */
    __builtin_memset((void *)vaddr, 0xAA, PAGE_SIZE);
    /**
     * 获取内核虚拟地址对应的 PTE 指针
     * 
     * get_kernel_pte() 内部实现：
     * 1. 通过 pgd_offset_k(vaddr) 获取 PGD 表项
     * 2. 逐级遍历：pud_offset() -> pmd_offset() -> pte_offset_kernel()
     * 3. 返回最后一级页表项（PTE）的指针
     * 
     * 此时页表已经通过上面的 memset 完全建立，所以能成功获取
     */
    ptep = get_kernel_pte(vaddr);
    if (!ptep)
    {
        pr_err("获取 PTE 失败\n");
        goto err_out;
    }
    /**
     * 保存分配的信息到全局结构体
     * 
     * pte_page 是全局变量，供其他模块使用
     * - base_addr: 虚拟地址起始位置
     * - size: 分配的大小（PAGE_SIZE）
     * - pte_addr: PTE 指针，可用于读取/修改页表项
     */
    pte_page.base_addr = (void *)vaddr;
    pte_page.size = PAGE_SIZE;
    pte_page.pte_addr = ptep;
    pte_page.orig_pte = *ptep;
    /**
     * 成功返回
     * 
     * 此时 caller 可以通过 pte_page 访问：
     * 1. 分配的虚拟地址（直接读写内存）
     * 2. 对应的 PTE（查询物理页帧号、权限位等）
     */
    return 0;
err_out:
    /**
     * 错误处理路径：释放已分配的资源
     * 
     * 1. vfree() 释放 vmalloc 分配的虚拟地址和物理页
     * 2. 清空全局结构体避免悬空指针
     * 
     * 注意：这里的 vfree 可能睡眠，但已经在错误路径中
     * 且已通过 in_atomic() 检查，所以是安全的
     */
    vfree((void *)vaddr);
    __builtin_memset(&pte_page, 0, sizeof(pte_page));
    return -EFAULT;
}
```

然后同时也需要一个释放函数

```cpp
// 释放
void free_phys_page(void)
{
    if (pte_page.base_addr)
    {
          set_pte(pte_page.pte_addr, pte_page.orig_pte);
            flush_tlb_addr_all_asid_all_cpus((uint64_t)pte_page.base_addr);
        // 释放之前通过 vmalloc 分配的虚拟内存
        vfree(pte_page.base_addr);
        __builtin_memset(&pte_page, 0, sizeof(pte_page));
    }
}
```

随后就是操作原有的pte建立物理内存映射，首先准备FLAGS

```cpp
  
static
  
const
  
uint64_t
  
FLAGS
  
=
 PTE_TYPE_PAGE //这是一个4kb的页面映射
|
 PTE_VALID //有效的pte
|
 PTE_AF // Access Flag（已被访问，避免异常）
|
 PTE_SHARED //多核共享（缓存一致性）
|
 PTE_PXN // 内核态不能执行代码（安全）
|
 PTE_UXN // 用户态不能执行代码（安全）啥意思就是只能存数据不让执行
|
  
PTE_ATTRINDX(MT_NORMAL_NC);//// MT_NORMAL（有缓存）：//   - 性能最佳（使用 L1/L2/L3 Cache）//   - 数据一致（硬件维护缓存一致性）//   - 适合普通 DRAM// // MT_NORMAL_NC（无缓存）：//   - 性能差（每次访问 DRAM）//   - 需要手动维护缓存一致性//   - 用于特殊场景（如 DMA 缓冲区）// // MT_DEVICE_nGnRnE（设备寄存器）：//   - 极严格访问限制//   - 必须对齐访问//   
 
这里用无缓存内存的原因是目标进程分配一个内存页，用dc civac直接清除这个内存页的缓存，随后把坐标指针重定向到这个内存页，内核读取了这个内存页用了缓存，下次这个页的读取就会变更快，进行缓存检测，但是我还是推荐用有缓存
 
// 硬件设备寄存器专用页表配置（不要使用硬件寄存器页表配置去读取普通物理页，原因不过多解释）
     static const uint64_t FLAGS = PTE_TYPE_PAGE | PTE_VALID | PTE_AF |
                                   PTE_SHARED | PTE_PXN | PTE_UXN |
                                   PTE_ATTRINDX(MT_DEVICE_nGnRnE);
*/
 
uint64_t pfn = __phys_to_pfn(paddr);
 
    // 参数检查
    if (!size || !buffer) return ERR_PTR(-EINVAL);
    // PFN 有效性检查：确保物理页帧在系统内存管理范围内
    if (!pfn_valid(pfn)) return ERR_PTR(-EFAULT);
    // 跨页检查：读写可能跨越页边界，访问到未映射的下一页
    if (((paddr & ~PAGE_MASK) + size) > PAGE_SIZE) return ERR_PTR(-EINVAL);
 
    // 修改 PTE 指向目标物理页
    set_pte(pte_page.pte_addr, pfn_pte(pfn, __pgprot(FLAGS)));
```

接下来还需要考虑跨cpu使用的情况，因为Linux是smp系统可能驱动在cpu1工作，但其他的的线程/进程在其他cpu上，当我在cpu0上修改了页表，但是别的cpu上还有旧的缓存，如果此时不进行cpu刷新，它们会用旧的映射访问物理页

```cpp
/
 * 函数：flush_tlb_addr_all_asid_all_cpus
 * 
 * 作用：
 * 改完页表后，通知所有 CPU 把缓存的旧地址翻译扔掉，强制用新页表。
 * 
 * 场景：
 * 你修改了内核的页表（比如用 set_pte 改了映射），
 * 但其他 CPU 的 TLB（地址翻译缓存）里还存着旧的映射。
 * 不刷新的话，其他 CPU 访问内存时还用旧地址，会出乱子。

static inline void flush_tlb_addr_all_asid_all_cpus(uint64_t addr)
{
    // 把虚拟地址整理成 CPU 能识别的格式（去掉页内偏移）
    uint64_t tlbi_addr = __TLBI_VADDR(addr, 0);

    asm volatile (
        /*
         * 第一步：dsb ishst
         * 
         * 确保我刚才改的页表（新 PTE）真的已经写到内存里了，
         *      而不是还在 CPU 的写缓冲区里躺着。
         *      不然其他 CPU 去读内存，读到的还是旧页表。
         * 
         * ishst = Inner Shareable Store barrier
         * 在"内部共享域"（通常是整个 SoC 的所有 CPU）内，
         *       等待所有写操作完成。
         */
        "dsb ishst\n\t"

        /*
         * 第二步：tlbi vaale1is
         * 
         * 所有 CPU ，把你们 TLB 里关于这个虚拟地址的所有缓存条目全部作废
         *      不管这个地址对应哪个进程（ASID 全部刷），统统扔掉！
         * 
         * 命令拆解（方便记）：
         *   TLBI   = TLB Invalidate（TLB 失效指令）
         *   VA     = 按虚拟地址刷（不是刷全部 TLB）
         *   ALL    = 所有 ASID（所有进程上下文都刷）
         *   E1     = EL1 异常级别（内核态页表）
         *   IS     = Inner Shareable（广播给所有 CPU）
         */
        "tlbi vaale1is, %[tlbi_addr]\n\t"

        /*
         * 第三步：dsb ish
         * 
         * 得我所有 CPU 都回复：
         *   

        /*
         * 第四步：isb
         * 
         *当前 CPU 也清空自己的指令流水线，
         *      因为流水线里可能预取了一些基于旧映射的指令。
         *      清空后，后续所有指令重新查页表，确保用新映射。
        :  // 没有输出寄存器
        : [tlbi_addr] "r"(tlbi_addr)  // 输入：要刷新的虚拟地址
        : "memory"  // 告诉编译器：内存内容被修改了，别瞎优化
    );
}
```

完整函数实现

```cpp
// 验证参数并直接操作PTE建立物理页映射
static inline void *pte_map_page(phys_addr_t paddr, size_t size, const void *buffer)
{
    static const uint64_t FLAGS = PTE_TYPE_PAGE | PTE_VALID | PTE_AF | PTE_SHARED | PTE_PXN | PTE_UXN | PTE_ATTRINDX(MT_NORMAL_NC);
    uint64_t pfn = __phys_to_pfn(paddr);
    // 参数检查
    if (!size || !buffer) return ERR_PTR(-EINVAL);
    // PFN 有效性检查：确保物理页帧在系统内存管理范围内
    if (!pfn_valid(pfn)) return ERR_PTR(-EFAULT);
    // 跨页检查：读写可能跨越页边界，访问到未映射的下一页
    if (((paddr & ~PAGE_MASK) + size) > PAGE_SIZE) return ERR_PTR(-EINVAL);
    // 修改 PTE 指向目标物理页
    set_pte(pte_page.pte_addr, pfn_pte(pfn, __pgprot(FLAGS)));
    // 可能跨 CPU 使用，广播刷新对应 VA 的 TLB。
    flush_tlb_addr_all_asid_all_cpus((uint64_t)pte_page.base_addr);
    // 刷新该页的 TLB, 内部含：dsb(ish) + TLBI + dsb(ish)+isb(),手写刷新需取消dsbisb注释
    // flush_tlb_kernel_range((uint64_t)pte_info.base_address, (uint64_t)pte_info.base_address + PAGE_SIZE);
    // 刷新全部cpu核心TLB
    // flush_tlb_all();
    return (uint8_t *)pte_page.base_addr + (paddr & ~PAGE_MASK);
}
```

随后便是封装函数

```cpp
// 读取
static inline int pte_read_physical(phys_addr_t paddr, void *buffer, size_t size)
{
    void *mapped = pte_map_page(paddr, size, buffer);
    if (IS_ERR(mapped)//检查一下是否错误
    {
        return PTR_ERR(mapped);
    }
    // 极限性能且安全的内存拷贝 (防未对齐崩溃)
    switch (size)
    {
    case 1:
        __builtin_memcpy(buffer, mapped, 1);
        break;
    case 2:
        __builtin_memcpy(buffer, mapped, 2);
        break;
    case 4:
        __builtin_memcpy(buffer, mapped, 4);
        break;
    case 8:
        __builtin_memcpy(buffer, mapped, 8);
        break;
    case 16:
        __builtin_memcpy(buffer, mapped, 16);
        break;
    default:
        __builtin_memcpy(buffer, mapped, size);
        break;
    }
    return 0;
}
// 写入
static inline int pte_write_physical(phys_addr_t paddr, const void *buffer, size_t size)
{
    void *mapped = pte_map_page(paddr, size, (void *)buffer);
    if (IS_ERR(mapped))//检查一下是否错误
    {
        return PTR_ERR(mapped);
    }
    switch (size)
    {
    case 1:
        __builtin_memcpy(mapped, buffer, 1);
        break;
    case 2:
        __builtin_memcpy(mapped, buffer, 2);
        break;
    case 4:
        __builtin_memcpy(mapped, buffer, 4);
        break;
    case 8:
        __builtin_memcpy(mapped, buffer, 8);
        break;
    case 16:
        __builtin_memcpy(mapped, buffer, 16);
        break;
    default:
        __builtin_memcpy(mapped, buffer, size);
        break;
    }
    return 0;
}
```

## VA到PA翻译

接下来就是手动走页，当然用mmu翻译也行，我这也一并提供出来吧

```cpp
// 硬件mmu翻译
static inline int mmu_translate_va_to_pa(struct mm_struct *mm, uint64_t va, phys_addr_t *pa)
{
    int ret;
    uint64_t phys_out;
    uint64_t tmp_daif, tmp_ttbr, tmp_par, tmp_offset;
    if (!mm || !mm->pgd || !pa) return -EINVAL;
    /*
    TTBR0_EL1 不能在所有配置下都直接写入 PGD 物理地址：PA52 布局要求把
    PA[51:48] 编码到 TTBR[5:2]，否则硬件会从错误的物理地址读取页表。
    这里无条件使用可退化编码；PA48 下 PA[51:48] 为 0，结果与原物理地址相同，
    因此同一模块无需依赖编译时 CONFIG_ARM64_PA_BITS_52 也能适配两种布局。
    */
    uint64_t ttbr_new = phys_to_ttbr(virt_to_phys(mm->pgd));
    asm volatile(
        // 关闭所有中断和异常中断
        "mrs    %[tmp_daif], daif\n"
        "msr    daifset, #0xf\n" // 关闭所有中断(D/A/I/F)
        "isb\n"
        // 切换 TTBR0
        "mrs    %[tmp_ttbr], ttbr0_el1\n"
        "msr    ttbr0_el1, %[ttbr_new]\n"
        "isb\n"
        /*
        翻译前先清本地 CPU 上该 VA 的所有 ASID 的TLB，防止旧 ASID+VA 命中影响本次 AT
        ASID允许相同虚拟地址映射不同物理地址，不同进程的地址空间分配不同的ASID到mm,运行时根据TCR_EL1.A1装载到ttbr0_el1或TTBR1_EL1
        TLB entry 是“虚拟地址到物理地址”的缓存；ASID 是这条缓存属于哪个地址空间的标签。
        比如两个进程都有同一个虚拟地址：如果 TLB 只按 VA 查，那 CPU 看到 0x400000 时就分不清这是 A 的还是 B 的。
        进程 A:VA 0x400000 -> PA 0x11100000
        进程 B:VA 0x400000 -> PA 0x22200000
        所以 TLB 实际会类似这样存：这样同一个 VA:0x400000，可以在不同进程里翻译到不同 PA。
        TLB entry0 :{ASID 10 + VA 0x400000 -> PA 0x11100000}
        TLB entry1 :{ASID 20 + VA 0x400000 -> PA 0x22200000}
        ASID 的作用就是避免每次进程切换都把整个 TLB 清空。进程 A 切到进程 B 时，A 的 TLB entry 可以继续留着，只要当前 ASID 变成 B 的 ASID，CPU 就不会命中 A 的 entry。
        */
        "lsr    %[tmp_offset], %[va], #12\n"
        "tlbi   vaae1, %[tmp_offset]\n"
        "dsb    nsh\n"
        "isb\n"
        /*
        硬件地址翻译，这里会导致某个TLB entry(TLB条目)的 ASID(地址空间标识符) 中VA->PA 的被污染，下面清除
        at指令就是为了安全地探测页表，翻译的结果(无论成功还是失败)都会更新到 PAR_EL1寄存器中。
        普通ldr/str 指令导致mmu翻译失败会直接触发翻译异常，CPU 跳入 el1_da，执行翻译异常处理
        现在翻译异常绝大部分都是<缺页>导致的
        因为现在现代系统中，大页是非常普遍的(内核空间几乎全大页)，遇到大页直接就可以返回物理地址了，mmu不需要继续查找下级页表
        */
        "at     s1e0r, %[va]\n"
        "isb\n"
        "mrs    %[tmp_par], par_el1\n"
        /*
        只清除当前va地址所有的ASID并只同步当前cpu，不用vae1清除指定ASID原因是不知道 AT 这次污染在哪个 ASID
        想要知道需要如下判断，太麻烦了
        TCR_EL1.A1 = 0  => ASID 来自 TTBR0_EL1[63:48]
        TCR_EL1.A1 = 1  => ASID 来自 TTBR1_EL1[63:48]
        */
        "lsr    %[tmp_offset], %[va], #12\n" // 清除当前va地址
        "tlbi   vaae1, %[tmp_offset]\n"      // 所有的ASID,并只同步当前cpu,vaae1is是清理全部cpu的这个va地址
        "dsb    nsh\n"                       // 指令同步屏障，nsh非共享，ish内部共享
        "isb\n"
        // 恢复原始 TTBR0
        "msr    ttbr0_el1, %[tmp_ttbr]\n"
        "isb\n"
        // 恢复原始 DAIF 状态
        "msr    daif, %[tmp_daif]\n"
        "isb\n"
        // 检查翻译是否成功 (PAR_EL1.F == 0)
        "tbnz   %[tmp_par], #0, .L_efault%=\n"
        /*
        提取物理地址
        PAR_EL1[51:12] 存放物理页地址。
        提取从 bit 12 开始的 40 位 (即到 bit 51)。
        at s1e0r，遇到 2MB/1GB 大页时
        返回的 PAR_EL1[51:12] 已经包含了完整的 PA[51:12]，大页内偏移 [20:12] 或 [29:12] 已经算进去了
        所以 VA 里只有最低 12 位 [11:0]（页内字节偏移）是 PAR_EL1 没有的，补上就行了
        只要这样拼：pa = (PAR_EL1[51:12] << 12) | (va & 0xfff);
        */
        "ubfx   %[tmp_par], %[tmp_par], #12, #40\n" // 提取 PA[51:12]
        "lsl    %[tmp_par], %[tmp_par], #12\n"      // 恢复偏移
        "and    %[tmp_offset], %[va], #0xFFF\n"     // 提取页内偏移
        "orr    %[phys_out], %[tmp_par], %[tmp_offset]\n"
        "mov    %w[ret], #0\n"
        "b      .L_end%=\n"
        ".L_efault%=:\n"
        "mov    %w[ret], %w[efault_val]\n"
        "mov    %[phys_out], #0\n"
        ".L_end%=:\n"
        : [ret] "=&r"(ret), [phys_out] "=&r"(phys_out), [tmp_daif] "=&r"(tmp_daif), [tmp_ttbr] "=&r"(tmp_ttbr), [tmp_par] "=&r"(tmp_par), [tmp_offset] "=&r"(tmp_offset)
        : [ttbr_new] "r"(ttbr_new), [va] "r"(va), [efault_val] "r"(-EFAULT)
        : "cc", "memory");
    if (ret == 0) *pa = phys_out;
    return ret;
}
```

```cpp
// 手动走页表翻译，遇到PUD:1G大页/PMD:2MB大页，可以直接返回物理地址了
static inline int walk_translate_va_to_pa(struct mm_struct *mm, uint64_t vaddr, phys_addr_t *paddr)
{
    if (!mm || !paddr) return -EINVAL;
    // PGD 获取
     
    pgd_t *pgd = pgd_offset(mm, vaddr);
    if (pgd_none(*pgd) || pgd_bad(*pgd)) return -EFAULT;
    // P4D 获取
     
    p4d_t *p4d = p4d_offset(pgd, vaddr);
    if (p4d_none(*p4d) || p4d_bad(*p4d)) return -EFAULT;
    // PUD (可能遇到 1GB 大页)
     
    pud_t *pud = pud_offset(p4d, vaddr);
    if (pud_none(*pud)) return -EFAULT;
    // 检查是否为大页
     
    if (pud_leaf(*pud))
    {
        // 检查pfn
        unsigned long pfn = pud_pfn(*pud);
        if (!pfn_valid(pfn)) return -EFAULT;
        *paddr = (pud_pfn(*pud) << PAGE_SHIFT) + (vaddr & ~PUD_MASK);
        return 0;
    }
    if (pud_bad(*pud)) return -EFAULT;
    //  PMD Level (可能遇到 2MB 大页)
    pmd_t *pmd = pmd_offset(pud, vaddr);
    if (pmd_none(*pmd)) return -EFAULT;
     
    // 检查是否是 2M 大页
    if (pmd_leaf(*pmd))
    {
        // 检查pfn
        unsigned long pfn = pmd_pfn(*pmd);
        if (!pfn_valid(pfn)) return -EFAULT;
        *paddr = (pmd_pfn(*pmd) << PAGE_SHIFT) + (vaddr & ~PMD_MASK);
        return 0;
    }
    if (pmd_bad(*pmd)) return -EFAULT;
     
    //  PTE Level (普通的 4KB 页)
    // 较新内核中 __pte_offset_map 不导出，对于 64位 系统直接使用 pte_offset_kernel 即可
    pte_t *ptep = pte_offset_kernel(pmd, vaddr);
    if (!ptep) return -EFAULT;
    pte_t pte = *ptep;
    // 必须检查 pte_present，因为页可能被换出到 Swap 分区
    // 如果 present 为 false，pfn 字段是无效的（存的是 swap offset）
     
    if (pte_present(pte))
    {
        // 检查pfn
        unsigned long pfn = pte_pfn(pte);
        if (!pfn_valid(pfn)) return -EFAULT;
        *paddr = (pte_pfn(pte) << PAGE_SHIFT) + (vaddr & ~PAGE_MASK);
        return 0;
    }
    return -EFAULT;
}
```

写不完了，一个帖子，最终封装，就是利用TLB缓存高效的跨进程内存读写，下个帖子讲讲吧有时间。

最终项目

[gongchuang1089/android_kenrldriver_gongchuang: Android aarch64 kernel driver module providing efficient memory operations. Features include fast pte memory](https://github.com/gongchuang1089/android_kenrldriver_gongchuang)

感谢以下的项目

[lsnbm/Linux-android-arm64](https://github.com/lsnbm/Linux-android-arm64/tree/main)

[#基础理论](https://bbs.kanxue.com/forum-161-1-117.htm) [#源码框架](https://bbs.kanxue.com/forum-161-1-127.htm)
