Makefile文件由一系列规则 (rules) 构成, 每条规则的形式如下

```makefile
<目标> : <前置条件>
[tab]<命令>
```

目标是必须的, 前置条件和命令是可选的, 但是两者之中至少存在一个

---

#### 目标 target

目标通常是文件名, 可以是一个或多个文件名(空格分隔), 也可以是某个操作的名字(伪目标)

为了避免操作名和已存在的文件名冲突, 可以将其声明为伪目标:

```makefile
.PHONY: clean
clean:
	rm *.o temp
```

如果make命令运行时没有指定目标, 默认执行第一个目标

---

#### 前置条件 prerequisites

前置条件通常是一组文件名(空格分隔), 只要有一个前置文件不存在, 或者有过更新, 目标就需要重新构建

如果一个文件没有前置条件, 那么这个文件不存在时, make会调用命令(哪怕这个命令并不会实际构建出这个文件), 这个文件存在时, make就不会执行任何操作

---

#### 命令 commands

命令由一行或多行shell命令组成, 每行命令之前必须有一个[tab]键

---

#### 变量和赋值

```makefile
# 递归扩展变量，用 = 赋值
a = hello
b = $(a)
a = world
# 此时 $(b) 为 world

# 简单扩展变量，用 := 赋值
a := hello
b := $(a)
a := world
# 此时 $(b) 为 hello

# 条件赋值 ?=
# 仅当该变量尚未定义时，进行赋值
a = hello
a ?= world
b ?= world

# 追加赋值 +=
a := hello
a += world
```

| 自动变量 | 含义                     |
| -------- | ------------------------ |
| ```$@``` | 当前目标                 |
| ```$<``` | 第一个前置条件           |
| ```$^``` | 所有前置条件             |
| ```$?``` | 比目标更新的所有前置条件 |
| ...      | ...                      |

---

#### 模式匹配

```makefile
allout = a.o b.o c.o

target : $(allout)
	gcc -o $@ $^

%.o : %.c
	gcc -o $@ -c $^
```

如以上代码所示，每次取出 allout 中的一个，匹配到 %.o 规则并构建

---

#### 函数

```makefile
a = *.c
# a 的值为 *.c ，并不会匹配和展开

a = $(wildcard *.c)
# 使用 wildcard 函数展开

b = $(patsubst %.c, %.o, $(a))
# patsubst 函数用于匹配和替换

c = $(addprefix app/, $(a))
# 给字符串中每个子串添加前缀

d = $(filter %.c, $(a))
# 滤出满足模式的字符串

e = $(filter-out %.c, $(a))
# 滤除满足模式的字符串
```

---

#### 条件语法

条件判断有`ifdef`, `ifndef`, `ifeq`, `ifneq`

```makefile
ifdef foo
	...
else ifeq ($(a), hello)
	...
else
	...
endif
```

---

#### 其他

以#开头表示注释

make会打印每条命令和注释再执行, 也叫回声(echoing), 用@开头的行关闭回声

##### ONESHELL

默认情况下, 每行命令在各自单独的shell中执行, 要使两行命令在同一个shell中执行, 有两种方法:

1. 将两行命令写在一行(也可以写在两行, 在换行符前加反斜杠转义), 中间用分号分隔
2. 加上```.ONESHELL:```命令

```makefile
test1 :
	export foo=bar; echo "foo=[$$foo]"
	
test2 :
	export foo=bar;\
	echo "foo=[$$foo]"
	
.ONESHELL:
test3 : 
	export foo=bar
	echo "foo=[$$foo]"
```

##### override

调用make时，可以指定和覆盖Makefile内变量值

```shell
$ make a=haha b=lala
```

若想避免被覆盖，可以在定义变量时加上override指令

```makefile
override a = hello
```

