# Reading pref.tcl
# do UART_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog {C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/uart_rx.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 06:09:41 on Oct 18,2024
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog" C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/uart_rx.sv 
# -- Compiling module uart_rx
# 
# Top level modules:
# 	uart_rx
# End time: 06:09:41 on Oct 18,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog {C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 06:09:41 on Oct 18,2024
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog" C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv 
# -- Compiling module fpga_top
# 
# Top level modules:
# 	fpga_top
# End time: 06:09:41 on Oct 18,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog {C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/tb_fpga_top.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 06:09:41 on Oct 18,2024
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog" C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/tb_fpga_top.sv 
# -- Compiling module tb_fpga_top
# 
# Top level modules:
# 	tb_fpga_top
# End time: 06:09:41 on Oct 18,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  tb_fpga_top
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" tb_fpga_top 
# Start time: 06:09:41 on Oct 18,2024
# Loading sv_std.std
# Loading work.tb_fpga_top
# Loading work.fpga_top
# Loading work.uart_rx
# ** Warning: (vsim-2685) [TFMPC] - Too few port connections for 'uart_receiver'.  Expected 12, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /tb_fpga_top/uut/uart_receiver File: C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv Line: 21
# ** Warning: (vsim-3722) C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv(21): [TFMPC] - Missing connection for port 'state_idle'.
# ** Warning: (vsim-3722) C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv(21): [TFMPC] - Missing connection for port 'state_start'.
# ** Warning: (vsim-3722) C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv(21): [TFMPC] - Missing connection for port 'state_data'.
# ** Warning: (vsim-3722) C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv(21): [TFMPC] - Missing connection for port 'state_stop'.
# ** Warning: (vsim-3722) C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv(21): [TFMPC] - Missing connection for port 'baud_count'.
# ** Warning: (vsim-3722) C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv(21): [TFMPC] - Missing connection for port 'bit_count'.
# ** Warning: (vsim-3722) C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/fpga_top.sv(21): [TFMPC] - Missing connection for port 'shift_reg'.
# 
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# Tiempo               250000 ns: Fin de recepción (Stop bit detectado)
# Tiempo              1000000 ns: Iniciando transmisión de datos
# Tiempo              1000000 ns: Inicio de recepción (Start bit detectado)
# Tiempo            105166000 ns: Fin de recepción (Stop bit detectado)
# Tiempo            313510000 ns: Datos recibidos: Data=11, Valid=1, LEDs=00
# Tiempo            520830000 ns: Estado actual de LEDs: LEDs=11
# Tiempo            625996000 ns: Estado de LEDs entre datos: LEDs=11
# Tiempo            625996000 ns: Inicio de recepción (Start bit detectado)
# Tiempo            730162000 ns: Fin de recepción (Stop bit detectado)
# Tiempo            834328000 ns: Inicio de recepción (Start bit detectado)
# Tiempo            938494000 ns: Fin de recepción (Stop bit detectado)
# Tiempo           1041660000 ns: Estado actual de LEDs: LEDs=11
# Tiempo           1042690000 ns: Datos recibidos: Data=11, Valid=1, LEDs=11
# Tiempo           1250992000 ns: Estado de LEDs entre datos: LEDs=11
# Tiempo           1250992000 ns: Inicio de recepción (Start bit detectado)
# Tiempo           1459324000 ns: Fin de recepción (Stop bit detectado)
# Tiempo           1459350000 ns: Datos recibidos: Data=01, Valid=1, LEDs=11
# Tiempo           1562490000 ns: Estado actual de LEDs: LEDs=01
# Tiempo           1875988000 ns: Estado de LEDs entre datos: LEDs=01
# Tiempo           1875988000 ns: Inicio de recepción (Start bit detectado)
# Tiempo           2083320000 ns: Estado actual de LEDs: LEDs=01
# Tiempo           2188486000 ns: Fin de recepción (Stop bit detectado)
# Tiempo           2292670000 ns: Datos recibidos: Data=10, Valid=1, LEDs=01
# Tiempo           2500984000 ns: Estado de LEDs entre datos: LEDs=10
# Tiempo           2604150000 ns: Estado actual de LEDs: LEDs=10
# Tiempo           3124980000 ns: Estado actual de LEDs: LEDs=10
# Tiempo           3645810000 ns: Estado actual de LEDs: LEDs=10
# Tiempo           4166640000 ns: Estado actual de LEDs: LEDs=10
# ** Note: $stop    : C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/tb_fpga_top.sv(82)
#    Time: 4584304 ns  Iteration: 0  Instance: /tb_fpga_top
# Break in Module tb_fpga_top at C:/Users/YITAN/OneDrive/Escritorio/ProyectoGrupalFAC/RBolanos-compu-archi-found-2G1-2024/FAC_SystemVerilog/tb_fpga_top.sv line 82
# End time: 06:09:49 on Oct 18,2024, Elapsed time: 0:00:08
# Errors: 0, Warnings: 8
