---
title: 408
date: 2020-10-26 08:41:35
tags:
---
# 计算机组成原理
## IEEE 754
32位浮点数,指数为2的指数次方
以下序号真实使用时是反过来的
* 1:符号位 -1^x
* 2-9:指数位 我们从阶码的0000-0000开始对应-127~+127共计255个数，所以就有了：阶码=阶码真值+127。
* 10-32:有效数字 只存储了小数部分,最终形式一定是1.x 但是这里只存了x
最终算真值的时候应该是 -1^(符号位)(也就是0是正数1是负数) * 2^(指数位-127) * 1.(有效数字位)
例如:
c800 0000H
就是
1100 1000 0000 0000 0000 0000 0000 0000
符号位是1,就是负数
阶码也就是指数位是10010000,应该是128+16-127=17
有效数字是0,意味着是1.0
所以最终结果是
-2^17*1.0=2^-17

64位浮点数
* 1:符号位
* 2-12:指数位 (-1023-1023)
* 13-64:有效数字 13-32:最高有效位(MSB) 33-64:最低有效位(LSB)

浮点舍入
* 向上取整
* 向下取整
* 向0舍入
* 向偶数舍入
前三个无论正负都是按照数字绝对大小来得,向偶数舍入是.5的时候向附近的一个偶数舍入,这样避免了四舍五入时候每次.5都向上取整,造成误差累积

如果用32位表示带符号整数的话,第一位作为符号位,不参与数值运算
一般用补码表示,所以
c800 0000H
就是
1100 1000 0000 0000 0000 0000 0000 0000
实际上的有效位是
100 1000 0000 0000 0000 0000 0000 0000
第一个1代表是负数
因为这个有效位是补码,所以实际的源码应该是
0011 1000 0000 0000 0000 0000 0000 0000 = (1+2+4) * 2^27
所以最终结果应该是 - 7 * 2 ^27

## CPU
指令寄存器:存放指令的寄存器,长度为指令长度,不确定,有半字长、单子长、双字长、多字长的长度类型
程序计数器:又叫PC,这个名字很迷,应该叫做指令地址寄存器的,长度由内存指令存储器的地址位数决定,也就是内存的长度
ALU:逻辑计算单元,他才是和机器长度一样
TLB 缓存了地址，cache 缓存了数据。
增加缓存命中率就是通过增加程序局部性来完成,显而易见.时间局部性就是定义了最好马上用,空间局部性就是连续的内存块最好一起访问
当 CPU 要访问内存时，使用的是虚拟地址，会经由 MMU 转换为物理地址，如果 MMU
在 TLB 中查找到了对应虚拟地址，就可以直接取出物理地址而不需要查找页表，否则
就需要查找页表（相比于在 TLB 中查找很费时，而且可能产生更多的访存）。此时
我们由虚拟地址得到了物理地址，TLB 的作用也就结束了。

然后需要通过物理地址取出内存中的内容，此时会优先查找 cache，如果该物理地址
已经在 cache 中，就可以直接取出，否则就需要进行实际的访存操作（相比于从
cache 中取出非常费时）。

## 大端序 小端序
先数大的叫大端序,先数小的叫小端序,通常正着数的就是大端序,比方说12345678,存在电脑里也是12 34 56 78,至于为什么说高位地址存低位数这么拗口的记法呢,其实最好忘记这个口诀,因为内存地址也是按顺序编号的啊,1号地址存了12,2号地址存了34,3号存了56,而我们说越到后面数字的位数越低,但是内存地址越大,这样才造成了这样一个反向的东西,建议忘记这个口诀,自己想一想就好了.
大端序是给人看的,小端序是给机器看的,小端序是反的.

## RAM
SRAM一般只有几个MB而已， 再多了就不划算， 因为贵！ 从电路图可以看出， 基本都是一些晶体管运算， 速度很快， 所以SRAM一般用来做高速缓存存储器， 既可以放在cpu芯片上， 也可以放在片下。 SRAM中的S是static的意思。

DRAM的数据实际上是存在于电容里面的， 电容会有电的泄露， 损失状态， 故需要对电容状态进行保持和刷新处理， 以维持持久状态， 而这是需要时间的， 所以就慢了。 这个刷新加动态刷新， 而DRAM中的D就是dynamic的意思。

DRAM比SRAM要慢， 但造价更低， 容量也比SRAM大得多， 在计算机中主要用来做内存， 物尽其用。

## 指令
每一条指令（指的是机器码）一般对应一条汇编语句（指的是使用汇编语言书写的一条指令），所以我们一般就将指令等同于汇编语言

## 多周期CPU
如果所有指令都用相同的时钟周期,那么这个时钟周期当然得设置兼容最慢的那个指令,浪费了不少,所以给他们拆分,动态规划
CPU的指令集Ins中有多条指令，指令4耗时最长，执行一次它需要800ps。

　　　　单周期CPU的时钟周期最少设为800ps。此时假如我们要执行指令1,2,3,4,5,6，那么总共耗时6x800ps=4800ps。

　　　　多周期CPU，分别可以把指令123456分解为3个op，2个op，4个op，8个op，3个op，5个op。每个op延时为100ps。那么假如我们要执行指令1,2,3,4,5,6，则总共耗时为(3+2+4+8+3+5)x100ps=2500ps。

## 自陷
用户想要访问操作系统内核的时候,产生自陷来插队,也就是一个安排好了的异常.像debug就是用的自陷,自陷后cpu就要去执行内核程序了,自陷完了之后会返回到陷阱指令的下一条执行,自陷是内部中断
### 硬件中断
* 外部中断 外部中断一般是指由计算机外设发出的中断请求，如：键盘中断、打印机中断、定时器中断等。外部中断是可以屏蔽的中断，也就是说，利用中断控制器可以屏蔽这些外部设备 的中断请求。
* 内部中断 内部中断是指因硬件出错（如突然掉电、奇偶校验错等）或运算出错（除数为零、运算溢出、单步中断等）所引起的中断。内部中断是不可屏蔽的中断。
### 软件中断
软件中断其实并不是真正的中断，它们只是可被调用执行的一般程序。例如：ROM BIOS中的各种外部设备管理中断服务程序（键盘管理中断、显示器管理中断、打印机管理 中断等，）以及DOS的系统功能调用（INT 21H）等都是软件中断。(用不上)

## NMI (Non Maskable Interrupt)——不可屏蔽中断(即CPU不能屏蔽)
处理器必须接受和处理来自NMI的中断请求。在80386系统中，处理器在响应NMI的中断向量号固定为2。为了避免不可屏蔽中断的嵌套，当接受到一个NMI中断请求时，处理器自动屏蔽所有的NMI的中断请求，直到执行中断指令IRET后才重新开放NMI中断请求，所以，NMI处理程序应以IRET指令结束。
典型的非屏蔽中断源的例子是电源掉电，一旦出现，必须立即无条件地响应，否则进行其他任何工作都是没有意义的。
典型的可屏蔽中断源的例子是打印机中断，CPU对打印机中断请求的响应可以快一些，也可以慢一些，因为让打印机等待会儿是完全可以的。

## DMA 直接存储器访问
它允许不同速度的硬件装置来沟通，而不需要依赖于 CPU 的大量中断负载。否则，CPU 需要从来源把每一片段的资料复制到暂存器，然后把它们再次写回到新的地方。在这个时间中，CPU 对于其他的工作来说就无法使用。
DMA 传输将数据从一个地址空间复制到另外一个地址空间。当CPU 初始化这个传输动作，传输动作本身是由 DMA 控制器来实行和完成。典型的例子就是移动一个外部内存的区块到芯片内部更快的内存区。像是这样的操作并没有让处理器工作拖延，反而可以被重新排程去处理其他的工作。

### 请求
CPU对DMA控制器初始化，并向I/O接口发出操作命令，I/O接口提出DMA请求。
### 响应
DMA控制器对DMA请求判别优先级及屏蔽，向总线裁决逻辑提出总线请求。当CPU执行完当前总线周期即可释放总线控制权。此时，总线裁决逻辑输出总线应答，表示DMA已经响应，通过DMA控制器通知I/O接口开始DMA传输。
### 传输
DMA控制器获得总线控制权后，CPU即刻挂起或只执行内部操作，由DMA控制器输出读写命令，直接控制RAM与I/O接口进行DMA传输。
在DMA控制器的控制下，在存储器和外部设备之间直接进行数据传送，在传送过程中不需要中央处理器的参与。开始时需提供要传送的数据的起始位置和数据长度。
### 结束
当完成规定的成批数据传送后，DMA控制器即释放总线控制权，并向I/O接口发出结束信号。当I/O接口收到结束信号后，一方面停 止I/O设备的工作，另一方面向CPU提出中断请求，使CPU从不介入的状态解脱，并执行一段检查本次DMA传输操作正确性的代码。最后，带着本次操作结果及状态继续执行原来的程序。
由此可见，DMA传输方式无需CPU直接控制传输，也没有中断处理方式那样保留现场和恢复现场的过程，通过硬件为RAM与I/O设备开辟一条直接传送数据的通路，使CPU的效率大为提高。

### 传送方式
#### 停止CPU访问内存
先发信号给cpu,让它停止.要求CPU放弃对地址总线、数据总线和有关控制总线的使用权。DMA控制器获得总线控制权以后，开始进行数据传送。在一批数据传送完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交还给CPU。在这种DMA传送过程中，CPU基本处于不工作状态或者说保持状态。
* 优点: 控制简单，它适用于数据传输率很高的设备进行成组传送。毕竟你让人家等你,你自己必须得快点
* 缺点: 在DMA控制器访问内存阶段，内存的效能没有充分发挥，相当一部分内存工作周期是空闲的。这是因为，外围设备传送两个数据之间的间隔一般总是大于内存存储周期，即使高速I/O设备也是如此。例如，软盘读出一个8位二进制数大约需要32us，而半导体内存的存储周期小于0.5us，因此许多空闲的存储周期不能被CPU利用。

#### 周期挪用
一旦I/O设备有DMA请求，则由I/O设备挪用一个或几个内存周期。
* CPU不需要访内，如CPU正在执行乘法指令。由于乘法指令执行时间较长，此时I/O访内与CPU访内没有冲突，即I/O设备挪用一二个内存周期对CPU执行程序没有任何影响。
* CPU也要求访内 I/O设备访内优先，因为I/O访内有时间要求，前一个I/O数据必须在下一个访问请求到来之前存取完毕。
是一种广泛采用的方法。但是I/O设备每一次周期挪用都有申请总线控制权、建立线控制权和归还总线控制权的过程，所以传送一个字对内存来说要占用一个周期，但对DMA控制器来说一般要2—5个内存周期(视逻辑线路的延迟而定)。因此，周期挪用的方法适用于I/O设备读写周期大于内存存储周期的情况。

#### DMA与CPU交替访问内存
如果CPU的工作周期比内存存取周期长很多，此时采用交替访内的方法可以使DMA传送和CPU同时发挥最高的效率。
这种方式不需要总线使用权的申请、建立和归还过程，总线使用权是通过C1和C2分时制的。CPU和DMA控制器各自有自己的访内地址寄存器、数据寄存器和读/写信号等控制寄存器。在C1周期中，如果DMA控制器有访内请求，可将地址、数据等信号送到总线上。在C2周期中，如CPU有访内请求，同样传送地址、数据等信号。事实上，对于总线，这是用C1，C2控制的一个多路转换器，这种总线控制权的转移几乎不需要什么时间，所以对DMA传送来讲效率是很高的。
这种传送方式又称为“透明的DMA”方式，其来由是这种DMA传送对CPU来说，如同透明的玻璃一般，没有任何感觉或影响。在透明的DMA方式下工作，CPU既不停止主程序的运行，也不进入等待状态，是一种高效率的工作方式。当然，相应的硬件逻辑也就更加复杂。

这里面的周期都是指的内存周期,个人感觉周期挪用和交替访问的区别在于周期挪用是cpu还没干完,就临时让出来了,而交替访问是我完了你上,你完了我再上那种.

# 操作系统
## 文件
### 打开文件表