module SevenHexDecoder(
	input [7:0] test_data,
	input [7:0] i_hex,
	input [2:0] test_state,
	output logic [6:0] o_seven_5,
	output logic [6:0] o_seven_4,
	output logic [6:0] o_seven_3,
	output logic [6:0] o_seven_ten,
	output logic [6:0] o_seven_one
	
);
	/* The layout of seven segment display, 1: dark
	 *    00
	 *   5  1
	 *    66
	 *   4  2
	 *    33
	 */
	parameter D0 = 7'b1000000;
	parameter D1 = 7'b1111001;
	parameter D2 = 7'b0100100;
	parameter D3 = 7'b0110000;
	parameter D4 = 7'b0011001;
	parameter D5 = 7'b0010010;
	parameter D6 = 7'b0000010;
	parameter D7 = 7'b1011000;
	parameter D8 = 7'b0000000;
	parameter D9 = 7'b0010000;
	parameter DA = 7'b0001000;
	parameter DB = 7'b0000011;
	parameter DC = 7'b1000110;
	parameter DD = 7'b0100001;
	parameter DE = 7'b0000110;
	parameter DF = 7'b0001110;

	always_comb begin
		case(i_hex[3:0])
			4'h0: begin o_seven_one = D0; end
			4'h1: begin o_seven_one = D1; end
			4'h2: begin o_seven_one = D2; end
			4'h3: begin o_seven_one = D3; end
			4'h4: begin o_seven_one = D4; end
			4'h5: begin o_seven_one = D5; end
			4'h6: begin o_seven_one = D6; end
			4'h7: begin o_seven_one = D7; end
			4'h8: begin o_seven_one = D8; end
			4'h9: begin o_seven_one = D9; end
			4'ha: begin o_seven_one = DA; end
			4'hb: begin o_seven_one = DB; end
			4'hc: begin o_seven_one = DC; end
			4'hd: begin o_seven_one = DD; end
			4'he: begin o_seven_one = DE; end
			4'hf: begin o_seven_one = DF; end
		endcase

		case(i_hex[7:4])
			4'h0: begin o_seven_ten = D0; end
			4'h1: begin o_seven_ten = D1; end
			4'h2: begin o_seven_ten = D2; end
			4'h3: begin o_seven_ten = D3; end
			4'h4: begin o_seven_ten = D4; end
			4'h5: begin o_seven_ten = D5; end
			4'h6: begin o_seven_ten = D6; end
			4'h7: begin o_seven_ten = D7; end
			4'h8: begin o_seven_ten = D8; end
			4'h9: begin o_seven_ten = D9; end
			4'ha: begin o_seven_ten = DA; end
			4'hb: begin o_seven_ten = DB; end
			4'hc: begin o_seven_ten = DC; end
			4'hd: begin o_seven_ten = DD; end
			4'he: begin o_seven_ten = DE; end
			4'hf: begin o_seven_ten = DF; end
		endcase
		
		case(test_state)
			3'h0: begin o_seven_3 = D0; end
			3'h1: begin o_seven_3 = D1; end
			3'h2: begin o_seven_3 = D2; end
			3'h3: begin o_seven_3 = D3; end
			3'h4: begin o_seven_3 = D4; end
			3'h5: begin o_seven_3 = D5; end
			3'h6: begin o_seven_3 = D6; end
			3'h7: begin o_seven_3 = D7; end
		endcase
		
		case(test_data[3:0])
			4'h0: begin o_seven_4 = D0; end
			4'h1: begin o_seven_4 = D1; end
			4'h2: begin o_seven_4 = D2; end
			4'h3: begin o_seven_4 = D3; end
			4'h4: begin o_seven_4 = D4; end
			4'h5: begin o_seven_4 = D5; end
			4'h6: begin o_seven_4 = D6; end
			4'h7: begin o_seven_4 = D7; end
			4'h8: begin o_seven_4 = D8; end
			4'h9: begin o_seven_4 = D9; end
			4'ha: begin o_seven_4 = DA; end
			4'hb: begin o_seven_4 = DB; end
			4'hc: begin o_seven_4 = DC; end
			4'hd: begin o_seven_4 = DD; end
			4'he: begin o_seven_4 = DE; end
			4'hf: begin o_seven_4 = DF; end

		endcase

		case(test_data[7:4])
			4'h0: begin o_seven_5 = D0; end
			4'h1: begin o_seven_5 = D1; end
			4'h2: begin o_seven_5 = D2; end
			4'h3: begin o_seven_5 = D3; end
			4'h4: begin o_seven_5 = D4; end
			4'h5: begin o_seven_5 = D5; end
			4'h6: begin o_seven_5 = D6; end
			4'h7: begin o_seven_5 = D7; end
			4'h8: begin o_seven_5 = D8; end
			4'h9: begin o_seven_5 = D9; end
			4'ha: begin o_seven_5 = DA; end
			4'hb: begin o_seven_5 = DB; end
			4'hc: begin o_seven_5 = DC; end
			4'hd: begin o_seven_5 = DD; end
			4'he: begin o_seven_5 = DE; end
			4'hf: begin o_seven_5 = DF; end
		endcase	
	end
endmodule
