摘要部分：
1. 修改后的论文的摘要部分，在叙述每个工作的具体研究内容及成果之前，简要介绍了论文的三个工作及之间的联系：由于现有近似乘法器相关设计缺乏对数据统计学特性的利用，并且存在手工设计效率低以及在不同架构上硬件收益不匹配（主要指ASIC和FPGA）的缺点。 因此本文提出了两种开源的自动化近似乘法器设计方法，能够高效地生成不同精度的适用于 ASIC 和 FPGA 的高能效近似乘法器。结合得到的近似乘法器，本文基于强化学习方法利用近似逻辑综合技术研究了不同近似乘法器对大规模电路（以DNN硬件加速器为例）整体PPA带来的影响。
2. 修改后的论文的摘要部分，在叙述每个研究工作具体内容的开头，用一句话提炼了该工作的关键信息，归纳了创新点，以使每个部分条理清晰，便于理解。
3. 修改后的论文的摘要部分，在末尾简要地总结了论文的主要工作及贡献，使摘要的行文逻辑更加清晰易懂。

绪论部分：
1. 将原第3章、第4章、第5章的研究背景、现状及研究动机拆分、合并到了“第1章 绪论”和第2章，并将第2章的标题改为“乘法器与逻辑综合技术基础”以便和章节内容相统一。
2. 将原“1.1 研究背景与意义”拆分为“1.1 研究背景”与“1.2 研究意义”两个部分，将原1.1涉及到近似计算优势的内容放在1.2中，并对1.2增加了有关研究近似乘法器的意义、近似乘法器与逻辑综合之间的联系等内容。
3. 增加“1.3 国内外研究现状”，从近似乘法器、逻辑综合以及近似逻辑综合三个方面递进地描述有关高能效近似乘法器设计及综合的国内外研究现状。
4. 增加1.4 研究动机，重点阐述了本文提出两种自动化近似乘法器设计方法的原因，以及为何要把得到的近似乘法器和逻辑综合结合起来进行近似逻辑综合的研究。
5. 对绪论章的本文主要工作和组织结构进行了重新梳理和改写，增加图1-3描述本文组织结构，更直观地阐明了本文各部分研究工作之间的关联性和系统性，并修改文字内容以描述三个主要工作之间的逻辑关系，使论文变成一个整体。

行文逻辑部分：
1. 重新撰写了第3章到第5章的章引言部分，加强了各研究工作的逻辑及关联性描述，把论文串起来。
2. 改写了第2章的本章小节，在描述已有研究工作的基础上，重点说明了存在的问题，为第3章到第5章的研究工作做准备。

其他修改：
1. 对摘要、论文主体等出现的口语化内容、错别字和错误的标点符号进行修正。
2. 对不合理的图片大小进行调整。如将图2-35、2-36（原图5-9）适当放大，将图2-32适当缩小（原图5-6）。
3. 改写了第6章 总结与展望，在总结部分强化了各个工作之间的联系，并简化了各个工作的具体内容，提炼了每个研究工作的创新性成果并加以描述，提升文章的阅读体验。