

================================================================
== Vivado HLS Report for 'dut_perform_conv'
================================================================
* Date:           Fri Nov  3 17:32:36 2017

* Version:        2016.2 (Build 1577090 on Thu Jun 02 16:59:10 MDT 2016)
* Project:        cnn.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.55|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  7629|  7629|  7629|  7629|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------+------+------+----------+-----------+-----------+------+----------+
        |              |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |   Loop Name  |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +--------------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1      |   800|   800|         1|          -|          -|   800|    no    |
        |- L_L_LOOP1   |  4010|  4010|        14|          5|          1|   800|    yes   |
        |- Loop 3      |  2816|  2816|        88|          -|          -|    32|    no    |
        | + LOOP2      |    85|    85|        17|          -|          -|     5|    no    |
        |  ++ LOOP2.1  |    15|    15|         3|          -|          -|     5|    no    |
        +--------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      2|       0|   1334|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|     36|       0|    608|
|Memory           |       60|      -|     112|     28|
|Multiplexer      |        -|      -|       -|    320|
|Register         |        -|      -|    1779|     16|
+-----------------+---------+-------+--------+-------+
|Total            |       60|     38|    1891|   2306|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       21|     17|       1|      4|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +----------------------------+------------------------+---------+-------+---+----+
    |          Instance          |         Module         | BRAM_18K| DSP48E| FF| LUT|
    +----------------------------+------------------------+---------+-------+---+----+
    |dut_mul_32s_32s_62_6_U5     |dut_mul_32s_32s_62_6    |        0|      4|  0|   0|
    |dut_mul_32s_32s_62_6_U6     |dut_mul_32s_32s_62_6    |        0|      4|  0|   0|
    |dut_mul_32s_32s_62_6_U11    |dut_mul_32s_32s_62_6    |        0|      4|  0|   0|
    |dut_mul_32s_32s_62_6_U12    |dut_mul_32s_32s_62_6    |        0|      4|  0|   0|
    |dut_mul_32s_32s_62_6_U17    |dut_mul_32s_32s_62_6    |        0|      4|  0|   0|
    |dut_mul_32s_32s_62_6_U18    |dut_mul_32s_32s_62_6    |        0|      4|  0|   0|
    |dut_mul_32s_32s_62_6_U23    |dut_mul_32s_32s_62_6    |        0|      4|  0|   0|
    |dut_mul_32s_32s_62_6_U24    |dut_mul_32s_32s_62_6    |        0|      4|  0|   0|
    |dut_mul_32s_32s_62_6_U27    |dut_mul_32s_32s_62_6    |        0|      4|  0|   0|
    |dut_mux_4to1_sel2_32_1_U1   |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U2   |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U3   |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U4   |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U7   |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U8   |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U9   |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U10  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U13  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U14  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U15  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U16  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U19  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U20  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U21  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U22  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U25  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U26  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    |dut_mux_4to1_sel2_32_1_U28  |dut_mux_4to1_sel2_32_1  |        0|      0|  0|  32|
    +----------------------------+------------------------+---------+-------+---+----+
    |Total                       |                        |        0|     36|  0| 608|
    +----------------------------+------------------------+---------+-------+---+----+

    * DSP48: 
    N/A

    * Memory: 
    +-------------+----------------------------+---------+----+----+------+-----+------+-------------+
    |    Memory   |           Module           | BRAM_18K| FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------------+----------------------------+---------+----+----+------+-----+------+-------------+
    |b_conv1_0_U  |dut_perform_conv_b_conv1_0  |        0|  28|   7|    16|   28|     1|          448|
    |b_conv1_1_U  |dut_perform_conv_b_conv1_1  |        0|  28|   7|    16|   28|     1|          448|
    |b_conv1_2_U  |dut_perform_conv_b_conv1_2  |        0|  28|   7|    16|   28|     1|          448|
    |b_conv1_3_U  |dut_perform_conv_b_conv1_3  |        0|  28|   7|    16|   28|     1|          448|
    |w_conv1_0_U  |dut_perform_conv_w_conv1_0  |       15|   0|   0|  4608|   30|     1|       138240|
    |w_conv1_1_U  |dut_perform_conv_w_conv1_1  |       15|   0|   0|  4608|   30|     1|       138240|
    |w_conv1_2_U  |dut_perform_conv_w_conv1_2  |       15|   0|   0|  4608|   29|     1|       133632|
    |w_conv1_3_U  |dut_perform_conv_w_conv1_3  |       15|   0|   0|  4608|   30|     1|       138240|
    +-------------+----------------------------+---------+----+----+------+-----+------+-------------+
    |Total        |                            |       60| 112|  28| 18496|  231|     8|       550144|
    +-------------+----------------------------+---------+----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------------+----------+-------+---+----+------------+------------+
    |            Variable Name            | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------------------+----------+-------+---+----+------------+------------+
    |p_1_fu_2810_p2                       |     *    |      1|  0|   4|           5|           6|
    |p_1_mid1_fu_2874_p2                  |     *    |      1|  0|   4|           6|           5|
    |biased_V_fu_3194_p2                  |     +    |      0|  0|  32|          32|          32|
    |i_V_fu_996_p2                        |     +    |      0|  0|  10|          10|           1|
    |i_index_V_0_1_fu_1527_p2             |     +    |      0|  0|   6|           6|           6|
    |i_index_V_0_2_fu_1832_p2             |     +    |      0|  0|   6|           6|           6|
    |i_index_V_1_1_fu_2318_p2             |     +    |      0|  0|   6|           6|           6|
    |i_index_V_1_2_fu_2345_p2             |     +    |      0|  0|   6|           6|           6|
    |i_index_V_1_fu_1859_p2               |     +    |      0|  0|   7|           7|           7|
    |i_index_V_2_1_fu_2391_p2             |     +    |      0|  0|   6|           6|           6|
    |i_index_V_2_2_fu_2410_p2             |     +    |      0|  0|   6|           6|           6|
    |i_index_V_2_fu_2372_p2               |     +    |      0|  0|   7|           7|           7|
    |i_index_V_fu_1485_p2                 |     +    |      0|  0|   7|           7|           7|
    |index_V_fu_3175_p2                   |     +    |      0|  0|  10|          10|          10|
    |indvar_flatten67_op_fu_1211_p2       |     +    |      0|  0|   6|           6|           1|
    |indvar_flatten_next4_fu_1033_p2      |     +    |      0|  0|  10|           1|          10|
    |indvar_flatten_op_fu_1197_p2         |     +    |      0|  0|   6|           6|           1|
    |n_V_1_fu_3075_p2                     |     +    |      0|  0|   6|           6|           1|
    |n_V_fu_1021_p2                       |     +    |      0|  0|   6|           1|           6|
    |next_mul_fu_3063_p2                  |     +    |      0|  0|  10|          10|           5|
    |o_index_V_fu_3023_p2                 |     +    |      0|  0|  10|          10|          10|
    |p_Val2_5_fu_3056_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_Val2_8_0_1_fu_2791_p2              |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_0_2_fu_2833_p2              |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_1_fu_2887_p2              |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_2_fu_2910_p2              |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_fu_2856_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_1_fu_2991_p2              |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_2_fu_3041_p2              |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_fu_2968_p2                |     +    |      0|  0|  62|          62|          62|
    |tmp1_0_1_cast_fu_1521_p2             |     +    |      0|  0|   6|           6|           3|
    |tmp1_0_2_cast_fu_1827_p2             |     +    |      0|  0|   6|           6|           4|
    |tmp2_fu_1191_p2                      |     +    |      0|  0|   3|           3|           3|
    |tmp3_fu_3013_p2                      |     +    |      0|  0|   5|           5|           5|
    |tmp4_fu_2820_p2                      |     +    |      0|  0|  10|          10|          10|
    |tmp4_mid1_fu_2945_p2                 |     +    |      0|  0|  10|          10|          10|
    |tmp5_fu_3165_p2                      |     +    |      0|  0|   5|           5|           5|
    |tmp6_fu_3135_p2                      |     +    |      0|  0|  10|          10|          10|
    |tmp_15_2_fu_1591_p2                  |     +    |      0|  0|   3|           2|           3|
    |tmp_15_2_mid1_fu_1763_p2             |     +    |      0|  0|   3|           3|           2|
    |tmp_6_fu_1011_p2                     |     +    |      0|  0|   6|           6|           6|
    |tmp_6_mid1_fu_1135_p2                |     +    |      0|  0|   6|           6|           6|
    |tmp_7_fu_1239_p2                     |     +    |      0|  0|   9|           9|           9|
    |tmp_7_mid1_fu_1356_p2                |     +    |      0|  0|   9|           9|           9|
    |tmp_7_mid_fu_1289_p2                 |     +    |      0|  0|   9|           9|           9|
    |w_index_V_0_1_fu_1255_p2             |     +    |      0|  0|   9|           2|           9|
    |w_index_V_0_1_mid1_fu_1398_p2        |     +    |      0|  0|   9|           9|           2|
    |w_index_V_0_1_mid_fu_1305_p2         |     +    |      0|  0|   9|           9|           2|
    |w_index_V_0_2_fu_1555_p2             |     +    |      0|  0|   9|           3|           9|
    |w_index_V_0_2_mid1_fu_1641_p2        |     +    |      0|  0|   9|           9|           3|
    |w_index_V_0_2_mid_fu_1597_p2         |     +    |      0|  0|   9|           9|           3|
    |w_index_V_1_1_fu_1890_p2             |     +    |      0|  0|   9|           3|           9|
    |w_index_V_1_1_mid1_fu_2075_p2        |     +    |      0|  0|   9|           9|           3|
    |w_index_V_1_1_mid_fu_1965_p2         |     +    |      0|  0|   9|           9|           3|
    |w_index_V_1_2_fu_1905_p2             |     +    |      0|  0|   9|           3|           9|
    |w_index_V_1_2_mid1_fu_2090_p2        |     +    |      0|  0|   9|           9|           3|
    |w_index_V_1_2_mid_fu_1980_p2         |     +    |      0|  0|   9|           9|           3|
    |w_index_V_1_fu_1570_p2               |     +    |      0|  0|   9|           1|           9|
    |w_index_V_1_mid1_fu_1656_p2          |     +    |      0|  0|   9|           9|           1|
    |w_index_V_1_mid_fu_1612_p2           |     +    |      0|  0|   9|           9|           1|
    |w_index_V_2_1_fu_1935_p2             |     +    |      0|  0|   9|           3|           9|
    |w_index_V_2_1_mid1_fu_2120_p2        |     +    |      0|  0|   9|           9|           3|
    |w_index_V_2_1_mid_fu_2010_p2         |     +    |      0|  0|   9|           9|           3|
    |w_index_V_2_2_fu_1950_p2             |     +    |      0|  0|   9|           4|           9|
    |w_index_V_2_2_mid1_fu_2135_p2        |     +    |      0|  0|   9|           9|           4|
    |w_index_V_2_2_mid_fu_2025_p2         |     +    |      0|  0|   9|           9|           4|
    |w_index_V_2_fu_1920_p2               |     +    |      0|  0|   9|           2|           9|
    |w_index_V_2_mid1_fu_2105_p2          |     +    |      0|  0|   9|           9|           2|
    |w_index_V_2_mid_fu_1995_p2           |     +    |      0|  0|   9|           9|           2|
    |x_V_2_dup_fu_1444_p2                 |     +    |      0|  0|   3|           3|           1|
    |x_V_2_fu_1585_p2                     |     +    |      0|  0|   3|           1|           3|
    |x_V_2_mid1_fu_1747_p2                |     +    |      0|  0|   3|           3|           2|
    |x_V_fu_3129_p2                       |     +    |      0|  0|   3|           3|           1|
    |y_V_1_fu_2569_p2                     |     +    |      0|  0|   3|           3|           1|
    |y_V_fu_3151_p2                       |     +    |      0|  0|   3|           3|           1|
    |tmp1_fu_1479_p2                      |     -    |      0|  0|   7|           7|           7|
    |exitcond7_mid2_fu_1157_p2            |    and   |      0|  0|   1|           1|           1|
    |exitcond7_mid_fu_1075_p2             |    and   |      0|  0|   1|           1|           1|
    |exitcond_flatten_mid_fu_1087_p2      |    and   |      0|  0|   1|           1|           1|
    |p_3_cast_mid_fu_1063_p2              |    and   |      0|  0|   1|           1|           1|
    |t_V_3_mid_fu_1051_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond1_fu_990_p2                  |   icmp   |      0|  0|   4|          10|           9|
    |exitcond3_fu_3069_p2                 |   icmp   |      0|  0|   3|           6|           7|
    |exitcond4_fu_1069_p2                 |   icmp   |      0|  0|   2|           3|           3|
    |exitcond5_fu_3123_p2                 |   icmp   |      0|  0|   2|           3|           3|
    |exitcond_flatten2_fu_1081_p2         |   icmp   |      0|  0|   3|           6|           5|
    |exitcond_flatten4_fu_1027_p2         |   icmp   |      0|  0|   4|          10|           9|
    |exitcond_flatten_fu_1039_p2          |   icmp   |      0|  0|   3|           6|           5|
    |exitcond_fu_3145_p2                  |   icmp   |      0|  0|   2|           3|           3|
    |tmp_8_fu_3203_p2                     |   icmp   |      0|  0|  11|          32|           1|
    |m_V_fu_1107_p2                       |    or    |      0|  0|   1|           1|           1|
    |not_exitcond_flatten_mid_fu_1151_p2  |    or    |      0|  0|   1|           1|           1|
    |tmp_42_fu_1113_p2                    |    or    |      0|  0|   1|           1|           1|
    |tmp_49_fu_1171_p2                    |    or    |      0|  0|   1|           1|           1|
    |tmp_50_fu_1177_p2                    |    or    |      0|  0|   1|           1|           1|
    |indvar_flatten_next3_fu_1217_p3      |  select  |      0|  0|   6|           1|           1|
    |indvar_flatten_next_fu_1203_p3       |  select  |      0|  0|   6|           1|           1|
    |p_1_mid2_fu_2925_p3                  |  select  |      0|  0|  10|           1|          10|
    |p_3_cast_mid2_fu_1123_p3             |  select  |      0|  0|   1|           1|           1|
    |p_Val2_2_s_fu_3209_p3                |  select  |      0|  0|  31|           1|          31|
    |p_cast12_mid2256_v_v_fu_1627_p3      |  select  |      0|  0|   7|           1|           7|
    |p_cast12_mid2_v_v_fu_1703_p3         |  select  |      0|  0|   7|           1|           7|
    |p_cast17_mid2352_v_v_fu_2068_p3      |  select  |      0|  0|   7|           1|           7|
    |p_cast17_mid2_v_v_fu_2226_p3         |  select  |      0|  0|   7|           1|           7|
    |p_cast1_mid2224_v_v_fu_1321_p3       |  select  |      0|  0|   7|           1|           7|
    |p_cast1_mid2_v_v_fu_1414_p3          |  select  |      0|  0|   7|           1|           7|
    |p_cast21_mid2336_v_v_fu_2061_p3      |  select  |      0|  0|   7|           1|           7|
    |p_cast21_mid2_v_v_fu_2219_p3         |  select  |      0|  0|   7|           1|           7|
    |p_cast25_mid2320_v_v_fu_2054_p3      |  select  |      0|  0|   7|           1|           7|
    |p_cast25_mid2_v_v_fu_2212_p3         |  select  |      0|  0|   7|           1|           7|
    |p_cast29_mid2304_v_v_fu_2047_p3      |  select  |      0|  0|   7|           1|           7|
    |p_cast29_mid2_v_v_fu_2197_p3         |  select  |      0|  0|   7|           1|           7|
    |p_cast33_mid2288_v_v_fu_2040_p3      |  select  |      0|  0|   7|           1|           7|
    |p_cast33_mid2_v_v_fu_2182_p3         |  select  |      0|  0|   7|           1|           7|
    |p_cast37_mid2272_v_v_fu_1634_p3      |  select  |      0|  0|   7|           1|           7|
    |p_cast37_mid2_v_v_fu_1718_p3         |  select  |      0|  0|   7|           1|           7|
    |p_cast5_mid2240_v_v_fu_1328_p3       |  select  |      0|  0|   7|           1|           7|
    |p_cast5_mid2_v_v_fu_1429_p3          |  select  |      0|  0|   7|           1|           7|
    |t_V_1_mid2_fu_1093_p3                |  select  |      0|  0|   6|           1|           6|
    |t_V_3_mid2_fu_1163_p3                |  select  |      0|  0|   1|           1|           1|
    |t_V_5_cast3_mid2_fu_1450_p3          |  select  |      0|  0|   3|           1|           3|
    |t_V_5_mid_fu_1335_p3                 |  select  |      0|  0|   3|           1|           1|
    |t_V_7_mid2_fu_1183_p3                |  select  |      0|  0|   3|           1|           1|
    |tmp4_mid2_fu_2951_p3                 |  select  |      0|  0|  10|           1|          10|
    |tmp4_mid3_fu_2935_p3                 |  select  |      0|  0|  10|           1|          10|
    |tmp4_mid_fu_2930_p3                  |  select  |      0|  0|  10|           1|          10|
    |tmp_15_1_cast1_mid2_fu_1752_p3       |  select  |      0|  0|   3|           1|           3|
    |tmp_15_1_cast1_mid_fu_1733_p3        |  select  |      0|  0|   3|           1|           1|
    |tmp_15_2_cast1_mid2_fu_1768_p3       |  select  |      0|  0|   3|           1|           3|
    |tmp_15_2_cast1_mid_fu_1740_p3        |  select  |      0|  0|   3|           1|           2|
    |tmp_47_fu_1374_p3                    |  select  |      0|  0|   2|           1|           2|
    |tmp_48_fu_1381_p3                    |  select  |      0|  0|   2|           1|           2|
    |exitcond_flatten_not_fu_1145_p2      |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten1_fu_1057_p2     |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_fu_1045_p2      |    xor   |      0|  0|   2|           1|           2|
    |t_V_3_not_fu_1101_p2                 |    xor   |      0|  0|   2|           1|           2|
    +-------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                |          |      2|  0|1334|        1105|        1185|
    +-------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |   6|         14|    1|         14|
    |ap_reg_ppiten_pp0_it1          |   1|          2|    1|          2|
    |ap_reg_ppiten_pp0_it2          |   1|          2|    1|          2|
    |indvar_flatten3_phi_fu_870_p4  |  10|          2|   10|         20|
    |indvar_flatten3_reg_866        |  10|          2|   10|         20|
    |indvar_flatten4_phi_fu_893_p4  |   6|          2|    6|         12|
    |indvar_flatten4_reg_889        |   6|          2|    6|         12|
    |indvar_flatten_phi_fu_915_p4   |   6|          2|    6|         12|
    |indvar_flatten_reg_911         |   6|          2|    6|         12|
    |input_0_V_address0             |   8|          6|    8|         48|
    |input_0_V_address1             |   8|          5|    8|         40|
    |input_1_V_address0             |   8|          6|    8|         48|
    |input_1_V_address1             |   8|          5|    8|         40|
    |input_2_V_address0             |   8|          6|    8|         48|
    |input_2_V_address1             |   8|          5|    8|         40|
    |input_3_V_address0             |   8|          6|    8|         48|
    |input_3_V_address1             |   8|          5|    8|         40|
    |output_V_address0              |  10|          6|   10|         60|
    |output_V_d0                    |  32|          4|   32|        128|
    |phi_mul_reg_956                |  10|          2|   10|         20|
    |t_V_1_phi_fu_881_p4            |   6|          2|    6|         12|
    |t_V_1_reg_877                  |   6|          2|    6|         12|
    |t_V_2_reg_945                  |   6|          2|    6|         12|
    |t_V_3_phi_fu_904_p4            |   1|          2|    1|          2|
    |t_V_3_reg_900                  |   1|          2|    1|          2|
    |t_V_4_reg_968                  |   3|          2|    3|          6|
    |t_V_5_phi_fu_937_p4            |   3|          2|    3|          6|
    |t_V_5_reg_933                  |   3|          2|    3|          6|
    |t_V_6_reg_979                  |   3|          2|    3|          6|
    |t_V_7_phi_fu_926_p4            |   3|          2|    3|          6|
    |t_V_7_reg_922                  |   3|          2|    3|          6|
    |t_V_reg_855                    |  10|          2|   10|         20|
    |w_conv1_0_address0             |  13|          6|   13|         78|
    |w_conv1_0_address1             |  13|          5|   13|         65|
    |w_conv1_1_address0             |  13|          6|   13|         78|
    |w_conv1_1_address1             |  13|          5|   13|         65|
    |w_conv1_2_address0             |  13|          6|   13|         78|
    |w_conv1_2_address1             |  13|          5|   13|         65|
    |w_conv1_3_address0             |  13|          6|   13|         78|
    |w_conv1_3_address1             |  13|          5|   13|         65|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 320|        154|  315|       1334|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+----+----+-----+-----------+
    |                 Name                 | FF | LUT| Bits| Const Bits|
    +--------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                             |  13|   0|   13|          0|
    |ap_reg_ppiten_pp0_it0                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it1                 |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it2                 |   1|   0|    1|          0|
    |ap_reg_ppstg_t_V_1_reg_877_pp0_iter1  |   6|   0|    6|          0|
    |ap_reg_ppstg_t_V_5_reg_933_pp0_iter1  |   3|   0|    3|          0|
    |exitcond7_mid2_reg_3308               |   1|   0|    1|          0|
    |exitcond_flatten4_reg_3246            |   1|   0|    1|          0|
    |exitcond_flatten_mid_reg_3271         |   1|   0|    1|          0|
    |exitcond_flatten_reg_3255             |   1|   0|    1|          0|
    |indvar_flatten3_reg_866               |  10|   0|   10|          0|
    |indvar_flatten4_reg_889               |   6|   0|    6|          0|
    |indvar_flatten_next3_reg_3339         |   6|   0|    6|          0|
    |indvar_flatten_next4_reg_3250         |  10|   0|   10|          0|
    |indvar_flatten_next_reg_3334          |   6|   0|    6|          0|
    |indvar_flatten_reg_911                |   6|   0|    6|          0|
    |n_V_1_reg_4159                        |   6|   0|    6|          0|
    |n_V_reg_3239                          |   6|   0|    6|          0|
    |newIndex15_reg_3805                   |   4|   0|    4|          0|
    |newIndex_reg_3815                     |   4|   0|    4|          0|
    |next_mul_reg_4151                     |  10|   0|   10|          0|
    |output_V_addr_1_reg_4230              |  10|   0|   10|          0|
    |output_V_addr_2_reg_4146              |  10|   0|   10|          0|
    |p_1_mid1_reg_4115                     |  10|   0|   10|          0|
    |p_1_reg_4090                          |  10|   0|   10|          0|
    |p_Val2_3_reg_4235                     |  32|   0|   32|          0|
    |p_Val2_7_0_1_reg_4065                 |  62|   0|   62|          0|
    |p_Val2_7_0_2_reg_4075                 |  62|   0|   62|          0|
    |p_Val2_7_1_1_reg_4100                 |  62|   0|   62|          0|
    |p_Val2_7_1_2_reg_4110                 |  62|   0|   62|          0|
    |p_Val2_7_1_reg_4085                   |  62|   0|   62|          0|
    |p_Val2_7_2_1_reg_4131                 |  62|   0|   62|          0|
    |p_Val2_7_2_2_reg_4136                 |  62|   0|   62|          0|
    |p_Val2_7_2_reg_4121                   |  62|   0|   62|          0|
    |p_cast17_mid2_v_v_reg_3695            |   7|   0|    7|          0|
    |p_cast21_mid2_v_v_reg_3690            |   7|   0|    7|          0|
    |p_cast25_mid2_v_v_reg_3685            |   7|   0|    7|          0|
    |p_cast7_reg_4199                      |  28|   0|   32|          4|
    |p_cast8_reg_4194                      |  28|   0|   32|          4|
    |p_cast9_reg_4189                      |  28|   0|   32|          4|
    |p_cast_reg_4204                       |  28|   0|   32|          4|
    |phi_mul_reg_956                       |  10|   0|   10|          0|
    |t_V_1_mid2_reg_3286                   |   6|   0|    6|          0|
    |t_V_1_reg_877                         |   6|   0|    6|          0|
    |t_V_2_reg_945                         |   6|   0|    6|          0|
    |t_V_3_mid2_reg_3316                   |   1|   0|    1|          0|
    |t_V_3_reg_900                         |   1|   0|    1|          0|
    |t_V_4_reg_968                         |   3|   0|    3|          0|
    |t_V_5_cast3_mid2_cast_reg_3446        |   3|   0|    6|          3|
    |t_V_5_cast3_mid2_reg_3441             |   3|   0|    3|          0|
    |t_V_5_mid_reg_3366                    |   3|   0|    3|          0|
    |t_V_5_reg_933                         |   3|   0|    3|          0|
    |t_V_6_reg_979                         |   3|   0|    3|          0|
    |t_V_7_mid2_reg_3321                   |   3|   0|    3|          0|
    |t_V_7_reg_922                         |   3|   0|    3|          0|
    |t_V_reg_855                           |  10|   0|   10|          0|
    |tmp1_0_1_cast_reg_3487                |   6|   0|    6|          0|
    |tmp1_0_2_cast_reg_3589                |   6|   0|    6|          0|
    |tmp1_reg_3451                         |   7|   0|    7|          0|
    |tmp2_reg_3328                         |   3|   0|    3|          0|
    |tmp4_reg_4095                         |  10|   0|   10|          0|
    |tmp6_reg_4217                         |  10|   0|   10|          0|
    |tmp_15_1_cast1_mid2_reg_3558          |   3|   0|    3|          0|
    |tmp_15_2_cast1_mid2_reg_3563          |   3|   0|    3|          0|
    |tmp_17_reg_3569                       |  32|   0|   32|          0|
    |tmp_18_reg_3574                       |  32|   0|   32|          0|
    |tmp_20_reg_3579                       |  32|   0|   32|          0|
    |tmp_21_reg_3584                       |  32|   0|   32|          0|
    |tmp_22_reg_3720                       |  32|   0|   32|          0|
    |tmp_23_reg_3725                       |  32|   0|   32|          0|
    |tmp_26_reg_3730                       |  32|   0|   32|          0|
    |tmp_27_reg_3735                       |  32|   0|   32|          0|
    |tmp_28_reg_3880                       |  32|   0|   32|          0|
    |tmp_29_reg_3885                       |  32|   0|   32|          0|
    |tmp_30_reg_3890                       |  32|   0|   32|          0|
    |tmp_31_reg_3895                       |  32|   0|   32|          0|
    |tmp_32_reg_3795                       |   5|   0|    5|          0|
    |tmp_34_reg_3985                       |  32|   0|   32|          0|
    |tmp_35_reg_3990                       |  32|   0|   32|          0|
    |tmp_36_reg_3995                       |  32|   0|   32|          0|
    |tmp_37_reg_4000                       |  32|   0|   32|          0|
    |tmp_38_reg_4045                       |  32|   0|   32|          0|
    |tmp_39_reg_3234                       |   5|   0|    5|          0|
    |tmp_40_reg_4050                       |  32|   0|   32|          0|
    |tmp_42_reg_3291                       |   1|   0|    1|          0|
    |tmp_43_reg_3303                       |   5|   0|    5|          0|
    |tmp_48_reg_3383                       |   2|   0|    2|          0|
    |tmp_51_reg_3457                       |   2|   0|    2|          0|
    |tmp_52_reg_3482                       |   6|   0|    6|          0|
    |tmp_53_reg_3493                       |   2|   0|    2|          0|
    |tmp_54_reg_4070                       |  32|   0|   32|          0|
    |tmp_55_reg_3595                       |   2|   0|    2|          0|
    |tmp_56_reg_4080                       |  32|   0|   32|          0|
    |tmp_57_reg_3620                       |   2|   0|    2|          0|
    |tmp_59_reg_3740                       |   2|   0|    2|          0|
    |tmp_60_reg_4105                       |  32|   0|   32|          0|
    |tmp_61_reg_3765                       |   2|   0|    2|          0|
    |tmp_63_reg_3790                       |   2|   0|    2|          0|
    |tmp_64_reg_4126                       |  32|   0|   32|          0|
    |tmp_65_reg_3800                       |   2|   0|    2|          0|
    |tmp_67_reg_3810                       |   2|   0|    2|          0|
    |tmp_68_reg_4141                       |  32|   0|   32|          0|
    |tmp_69_reg_4164                       |   2|   0|    2|          0|
    |tmp_6_mid1_reg_3298                   |   6|   0|    6|          0|
    |tmp_6_reg_3229                        |   6|   0|    6|          0|
    |tmp_70_reg_4240                       |  31|   0|   31|          0|
    |tmp_7_mid1_reg_3372                   |   9|   0|    9|          0|
    |tmp_7_mid_reg_3355                    |   9|   0|    9|          0|
    |tmp_7_reg_3344                        |   9|   0|    9|          0|
    |tmp_8_reg_4245                        |   1|   0|    1|          0|
    |x_V_2_dup_reg_3436                    |   3|   0|    3|          0|
    |x_V_reg_4212                          |   3|   0|    3|          0|
    |y_V_1_reg_3940                        |   3|   0|    3|          0|
    |y_V_reg_4225                          |   3|   0|    3|          0|
    |exitcond7_mid2_reg_3308               |   0|   1|    1|          0|
    |exitcond_flatten4_reg_3246            |   0|   1|    1|          0|
    |exitcond_flatten_mid_reg_3271         |   0|   1|    1|          0|
    |exitcond_flatten_reg_3255             |   0|   1|    1|          0|
    |n_V_reg_3239                          |   0|   6|    6|          0|
    |t_V_7_mid2_reg_3321                   |   0|   3|    3|          0|
    |x_V_2_dup_reg_3436                    |   0|   3|    3|          0|
    +--------------------------------------+----+----+-----+-----------+
    |Total                                 |1779|  16| 1814|         19|
    +--------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------+-----+-----+------------+------------------+--------------+
|      RTL Ports     | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+--------------------+-----+-----+------------+------------------+--------------+
|ap_clk              |  in |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_rst              |  in |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_start            |  in |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_done             | out |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_idle             | out |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_ready            | out |    1| ap_ctrl_hs | dut_perform_conv | return value |
|input_0_V_address0  | out |    8|  ap_memory |     input_0_V    |     array    |
|input_0_V_ce0       | out |    1|  ap_memory |     input_0_V    |     array    |
|input_0_V_q0        |  in |   32|  ap_memory |     input_0_V    |     array    |
|input_0_V_address1  | out |    8|  ap_memory |     input_0_V    |     array    |
|input_0_V_ce1       | out |    1|  ap_memory |     input_0_V    |     array    |
|input_0_V_q1        |  in |   32|  ap_memory |     input_0_V    |     array    |
|input_1_V_address0  | out |    8|  ap_memory |     input_1_V    |     array    |
|input_1_V_ce0       | out |    1|  ap_memory |     input_1_V    |     array    |
|input_1_V_q0        |  in |   32|  ap_memory |     input_1_V    |     array    |
|input_1_V_address1  | out |    8|  ap_memory |     input_1_V    |     array    |
|input_1_V_ce1       | out |    1|  ap_memory |     input_1_V    |     array    |
|input_1_V_q1        |  in |   32|  ap_memory |     input_1_V    |     array    |
|input_2_V_address0  | out |    8|  ap_memory |     input_2_V    |     array    |
|input_2_V_ce0       | out |    1|  ap_memory |     input_2_V    |     array    |
|input_2_V_q0        |  in |   32|  ap_memory |     input_2_V    |     array    |
|input_2_V_address1  | out |    8|  ap_memory |     input_2_V    |     array    |
|input_2_V_ce1       | out |    1|  ap_memory |     input_2_V    |     array    |
|input_2_V_q1        |  in |   32|  ap_memory |     input_2_V    |     array    |
|input_3_V_address0  | out |    8|  ap_memory |     input_3_V    |     array    |
|input_3_V_ce0       | out |    1|  ap_memory |     input_3_V    |     array    |
|input_3_V_q0        |  in |   32|  ap_memory |     input_3_V    |     array    |
|input_3_V_address1  | out |    8|  ap_memory |     input_3_V    |     array    |
|input_3_V_ce1       | out |    1|  ap_memory |     input_3_V    |     array    |
|input_3_V_q1        |  in |   32|  ap_memory |     input_3_V    |     array    |
|output_V_address0   | out |   10|  ap_memory |     output_V     |     array    |
|output_V_ce0        | out |    1|  ap_memory |     output_V     |     array    |
|output_V_we0        | out |    1|  ap_memory |     output_V     |     array    |
|output_V_d0         | out |   32|  ap_memory |     output_V     |     array    |
|output_V_q0         |  in |   32|  ap_memory |     output_V     |     array    |
+--------------------+-----+-----+------------+------------------+--------------+

