digraph "CFG for '_Z27cuda_multi_matrix_on_vectorPiS_S_i' function" {
	label="CFG for '_Z27cuda_multi_matrix_on_vectorPiS_S_i' function";

	Node0x5455330 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%4:\l  %5 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %6 = getelementptr i8, i8 addrspace(4)* %5, i64 4\l  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*\l  %8 = load i16, i16 addrspace(4)* %7, align 4, !range !4, !invariant.load !5\l  %9 = zext i16 %8 to i32\l  %10 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %11 = mul i32 %10, %9\l  %12 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %13 = add i32 %11, %12\l  %14 = icmp sgt i32 %3, 0\l  br i1 %14, label %15, label %22\l|{<s0>T|<s1>F}}"];
	Node0x5455330:s0 -> Node0x5457270;
	Node0x5455330:s1 -> Node0x5457300;
	Node0x5457270 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#93b5fe70",label="{%15:\l15:                                               \l  %16 = add nuw nsw i32 %3, 511\l  %17 = lshr i32 %16, 9\l  %18 = getelementptr inbounds [512 x i32], [512 x i32] addrspace(3)*\l... @_ZZ27cuda_multi_matrix_on_vectorPiS_S_iE5cache, i32 0, i32 %12\l  %19 = icmp slt i32 %13, %3\l  %20 = sext i32 %13 to i64\l  %21 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %20\l  br label %23\l}"];
	Node0x5457270 -> Node0x54576a0;
	Node0x5457300 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%22:\l22:                                               \l  ret void\l}"];
	Node0x54576a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7ac8e70",label="{%23:\l23:                                               \l  %24 = phi i32 [ 0, %15 ], [ %118, %117 ]\l  %25 = shl i32 %24, 9\l  %26 = sub i32 %3, %25\l  %27 = tail call i32 @llvm.smin.i32(i32 %26, i32 512)\l  %28 = tail call i32 @llvm.smax.i32(i32 %27, i32 1)\l  %29 = add nsw i32 %28, -1\l  %30 = shl nsw i32 %24, 9\l  %31 = add nuw nsw i32 %30, %12\l  %32 = icmp slt i32 %31, %3\l  br i1 %32, label %33, label %37\l|{<s0>T|<s1>F}}"];
	Node0x54576a0:s0 -> Node0x5457500;
	Node0x54576a0:s1 -> Node0x5457590;
	Node0x5457500 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%33:\l33:                                               \l  %34 = zext i32 %31 to i64\l  %35 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %34\l  %36 = load i32, i32 addrspace(1)* %35, align 4, !tbaa !7\l  store i32 %36, i32 addrspace(3)* %18, align 4, !tbaa !7\l  br label %37\l}"];
	Node0x5457500 -> Node0x5457590;
	Node0x5457590 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7ac8e70",label="{%37:\l37:                                               \l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %38 = icmp slt i32 %30, %3\l  %39 = select i1 %19, i1 %38, i1 false\l  br i1 %39, label %40, label %117\l|{<s0>T|<s1>F}}"];
	Node0x5457590:s0 -> Node0x54593f0;
	Node0x5457590:s1 -> Node0x5457a10;
	Node0x54593f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%40:\l40:                                               \l  %41 = load i32, i32 addrspace(1)* %21, align 4, !tbaa !7\l  %42 = and i32 %28, 3\l  %43 = icmp ult i32 %29, 3\l  br i1 %43, label %96, label %44\l|{<s0>T|<s1>F}}"];
	Node0x54593f0:s0 -> Node0x54596f0;
	Node0x54593f0:s1 -> Node0x5459740;
	Node0x5459740 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e3d9d370",label="{%44:\l44:                                               \l  %45 = and i32 %28, 2147483644\l  br label %46\l}"];
	Node0x5459740 -> Node0x5459940;
	Node0x5459940 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c32e3170",label="{%46:\l46:                                               \l  %47 = phi i32 [ %41, %44 ], [ %92, %46 ]\l  %48 = phi i32 [ 0, %44 ], [ %93, %46 ]\l  %49 = phi i32 [ 0, %44 ], [ %94, %46 ]\l  %50 = getelementptr inbounds [512 x i32], [512 x i32] addrspace(3)*\l... @_ZZ27cuda_multi_matrix_on_vectorPiS_S_iE5cache, i32 0, i32 %48\l  %51 = load i32, i32 addrspace(3)* %50, align 16, !tbaa !7\l  %52 = add nuw nsw i32 %48, %30\l  %53 = mul nsw i32 %52, %3\l  %54 = add nsw i32 %53, %13\l  %55 = sext i32 %54 to i64\l  %56 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %55\l  %57 = load i32, i32 addrspace(1)* %56, align 4, !tbaa !7\l  %58 = mul nsw i32 %57, %51\l  %59 = add nsw i32 %47, %58\l  store i32 %59, i32 addrspace(1)* %21, align 4, !tbaa !7\l  %60 = or i32 %48, 1\l  %61 = getelementptr inbounds [512 x i32], [512 x i32] addrspace(3)*\l... @_ZZ27cuda_multi_matrix_on_vectorPiS_S_iE5cache, i32 0, i32 %60\l  %62 = load i32, i32 addrspace(3)* %61, align 4, !tbaa !7\l  %63 = add nuw nsw i32 %60, %30\l  %64 = mul nsw i32 %63, %3\l  %65 = add nsw i32 %64, %13\l  %66 = sext i32 %65 to i64\l  %67 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %66\l  %68 = load i32, i32 addrspace(1)* %67, align 4, !tbaa !7\l  %69 = mul nsw i32 %68, %62\l  %70 = add nsw i32 %59, %69\l  store i32 %70, i32 addrspace(1)* %21, align 4, !tbaa !7\l  %71 = or i32 %48, 2\l  %72 = getelementptr inbounds [512 x i32], [512 x i32] addrspace(3)*\l... @_ZZ27cuda_multi_matrix_on_vectorPiS_S_iE5cache, i32 0, i32 %71\l  %73 = load i32, i32 addrspace(3)* %72, align 8, !tbaa !7\l  %74 = add nuw nsw i32 %71, %30\l  %75 = mul nsw i32 %74, %3\l  %76 = add nsw i32 %75, %13\l  %77 = sext i32 %76 to i64\l  %78 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %77\l  %79 = load i32, i32 addrspace(1)* %78, align 4, !tbaa !7\l  %80 = mul nsw i32 %79, %73\l  %81 = add nsw i32 %70, %80\l  store i32 %81, i32 addrspace(1)* %21, align 4, !tbaa !7\l  %82 = or i32 %48, 3\l  %83 = getelementptr inbounds [512 x i32], [512 x i32] addrspace(3)*\l... @_ZZ27cuda_multi_matrix_on_vectorPiS_S_iE5cache, i32 0, i32 %82\l  %84 = load i32, i32 addrspace(3)* %83, align 4, !tbaa !7\l  %85 = add nuw nsw i32 %82, %30\l  %86 = mul nsw i32 %85, %3\l  %87 = add nsw i32 %86, %13\l  %88 = sext i32 %87 to i64\l  %89 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %88\l  %90 = load i32, i32 addrspace(1)* %89, align 4, !tbaa !7\l  %91 = mul nsw i32 %90, %84\l  %92 = add nsw i32 %81, %91\l  store i32 %92, i32 addrspace(1)* %21, align 4, !tbaa !7\l  %93 = add nuw nsw i32 %48, 4\l  %94 = add nuw i32 %49, 4\l  %95 = icmp eq i32 %94, %45\l  br i1 %95, label %96, label %46, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5459940:s0 -> Node0x54596f0;
	Node0x5459940:s1 -> Node0x5459940;
	Node0x54596f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%96:\l96:                                               \l  %97 = phi i32 [ %41, %40 ], [ %92, %46 ]\l  %98 = phi i32 [ 0, %40 ], [ %93, %46 ]\l  %99 = icmp eq i32 %42, 0\l  br i1 %99, label %117, label %100\l|{<s0>T|<s1>F}}"];
	Node0x54596f0:s0 -> Node0x5457a10;
	Node0x54596f0:s1 -> Node0x545be60;
	Node0x545be60 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%100:\l100:                                              \l  %101 = phi i32 [ %113, %100 ], [ %97, %96 ]\l  %102 = phi i32 [ %114, %100 ], [ %98, %96 ]\l  %103 = phi i32 [ %115, %100 ], [ 0, %96 ]\l  %104 = getelementptr inbounds [512 x i32], [512 x i32] addrspace(3)*\l... @_ZZ27cuda_multi_matrix_on_vectorPiS_S_iE5cache, i32 0, i32 %102\l  %105 = load i32, i32 addrspace(3)* %104, align 4, !tbaa !7\l  %106 = add nuw nsw i32 %102, %30\l  %107 = mul nsw i32 %106, %3\l  %108 = add nsw i32 %107, %13\l  %109 = sext i32 %108 to i64\l  %110 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %109\l  %111 = load i32, i32 addrspace(1)* %110, align 4, !tbaa !7\l  %112 = mul nsw i32 %111, %105\l  %113 = add nsw i32 %101, %112\l  store i32 %113, i32 addrspace(1)* %21, align 4, !tbaa !7\l  %114 = add nuw nsw i32 %102, 1\l  %115 = add i32 %103, 1\l  %116 = icmp eq i32 %115, %42\l  br i1 %116, label %117, label %100, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x545be60:s0 -> Node0x5457a10;
	Node0x545be60:s1 -> Node0x545be60;
	Node0x5457a10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7ac8e70",label="{%117:\l117:                                              \l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %118 = add nuw nsw i32 %24, 1\l  %119 = icmp eq i32 %118, %17\l  br i1 %119, label %22, label %23, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5457a10:s0 -> Node0x5457300;
	Node0x5457a10:s1 -> Node0x54576a0;
}
