> 这里是北京科技大学数字逻辑课程的相关网站，本网站由2020级数字逻辑的助教创建并维护

## 问题汇总与验收要求

点击下面的页面，进入问题汇总页面
[问题汇总页面](https://zhangziqing.github.io/DigitalLogic_Info/Problems.html)

## Verilog相关的说明
暂无，尽请期待
## 相关资料下载

### 板卡资料手册
我们的EGO1板子是分两个批次购买的，所以可能会出现开发手册和实际硬件不符的情况，下面的是新版本的开发手册

[新版Ego1开发手册](./document/Ego1_UserManual_v2.2.pdf)


### 参考书目

[Verilog设计（原书第2版）](./document/Verilog设计（原书第2版）.pdf)

[数字设计原理与实践](./document/数字设计原理与实践.pdf)

Verilog数字系统设计教程 第3版 夏宇闻2013.pdf
> 此书对Verilog的语法介绍的极其详细，（详细到很多功能其实基本没机会用到），语法上有不清楚的地方建议参考
>
> PS:文件太大了，没有放到网页上来

[计算机组成原理设计指导书——Verilog部分](./document/计算机组成原理设计指导书——Verilog部分.pdf)

> 本书是计算机组成原理课程的Verilog部分，可以作为一个速查手册来查询常用模块和常用Verilog语法

### 想写在前面但由于写太多了只好放在后面

数字逻辑是计算机系统设计的一门基础课程。课程的终极目标是让学生掌握设计复杂数字系统的能力。生活中的一切电子产品，大到电脑，小到电子表电子秤都是一个数字系统。在这门课程的实验里，你将从简单的流水灯开始，逐步掌握构建数字系统的能力，甚至最终完成一个处理器。

常常有人问，为什么要有实验呢

用官方一点的说法，计算机专业的课程依赖于大量的实践。如果只是脱离实践，只讲复杂而生硬的语法，那么我们的课程就会从培养一个具有系统能力的计算机人才变成培养一个人形编译器。没有实践，就没有真正的能力。我们希望各位同学，能在这门课程的作业和实验中，逐渐培养自己的能力，包括独立思考的能力，解决问题的能力，设计复杂系统的工程能力。

我回想起，第一次自己做流水灯实验的迷茫，抄错代码还不等仿真的我看着流水灯飞驰而去，快到几乎连成一条直线。做计时器实验时，无数次的仿真，无数次的综合上版之后，计数器还是没办法正确的计数....

实验是痛苦的，尤其是数逻的实验，反复的仿真综合实现生成比特流上板会消磨人的耐心。冗长和难读的的代码让Debug也变得异常困难，每一次上板都要求FPGA上的每一个LUT单元祈祷，希望他们能正确工作。想起当时的自己，该踩的坑，该错的路，一个不少，一米没落。

但是，实践的过程是一条探索之路，这条路本就充满崎岖与曲折。当你被实验摁着摩擦之时，实验也在打磨着你，让你逐渐成长。

那天，我终于在错误的代码中理解了流水灯的运行，设计出了一个变速流水灯。那天，我终于理解了reg和wire的区别，了解了状态机的设计，计时器终于正确的实现了倒计时。那种喜悦，或许你们也能在实验当中感受到。

数字逻辑在我的内心中，是我们专业最优秀的几门课程之一。这门课程能发展到今天这样，离不开老师们的努力，也离不开前辈们的帮助。现在使用Verilog自动评测机，在线作业使用的Verilog IDE，都是许多届学长代代传承逐渐发展至今的。想象一下，没有了这些工具，我们的数字逻辑课程会变成什么样子？我不知道，我也是在前人撑起的荫凉下走到今天的。现在我也成为了助教，看着我们独一无二的评测系统，我心中常怀着一份敬意。我也希望能够帮助大家，尽力扫除大家探索道路上的泥泞。希望大家能够在这个过程中，感受到数字逻辑的魅力

——Zakilim