# ğŸ”§ AplicaciÃ³n: Sistema de CachÃ© Simple

```
::METADATA::
tipo: aplicacion
tema: DD-07-memorias
dificultad: avanzada
objetivo: DiseÃ±ar memoria cachÃ© de mapeo directo
::END::
```

## ğŸ“‹ DescripciÃ³n del Proyecto

DiseÃ±ar una memoria cachÃ© de mapeo directo que actÃºe como intermediaria entre CPU y memoria principal.

## ğŸ¯ Objetivos de Aprendizaje

- Comprender organizaciÃ³n de memorias
- Implementar lÃ³gica de hit/miss
- DiseÃ±ar controlador de cachÃ©
- Manejar polÃ­tica de escritura

## ğŸ“ Especificaciones

### ParÃ¡metros del Sistema
| ParÃ¡metro | Valor |
|-----------|-------|
| DirecciÃ³n CPU | 16 bits |
| Palabra | 8 bits |
| TamaÃ±o cachÃ© | 256 bytes |
| TamaÃ±o bloque | 4 bytes |
| LÃ­neas cachÃ© | 64 |

### Entradas
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `ADDR` | 16 bits | DirecciÃ³n de memoria |
| `DATA_IN` | 8 bits | Dato a escribir |
| `RD` | 1 bit | Lectura |
| `WR` | 1 bit | Escritura |
| `CLK` | 1 bit | Reloj |

### Salidas
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `DATA_OUT` | 8 bits | Dato leÃ­do |
| `HIT` | 1 bit | Acierto de cachÃ© |
| `MISS` | 1 bit | Fallo de cachÃ© |
| `READY` | 1 bit | OperaciÃ³n completada |

## ğŸ” Estructura de DirecciÃ³n

```
DirecciÃ³n de 16 bits:
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚     TAG        â”‚    INDEX     â”‚   OFFSET   â”‚
â”‚   (8 bits)     â”‚  (6 bits)    â”‚  (2 bits)  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
    15...8           7...2          1...0

TAG:    Identifica bloque en memoria principal
INDEX:  Selecciona lÃ­nea en cachÃ© (64 lÃ­neas)
OFFSET: Selecciona byte dentro del bloque (4 bytes)
```

## ğŸ“ Estructura de LÃ­nea de CachÃ©

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ VALID â”‚   TAG   â”‚            DATA BLOCK            â”‚
â”‚(1 bit)â”‚(8 bits) â”‚           (32 bits)              â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                  â”‚ Byte 0 â”‚ Byte 1 â”‚ Byte 2 â”‚ Byte 3 â”‚
```

### OrganizaciÃ³n de CachÃ© (64 lÃ­neas)

```
       CACHE MEMORY ARRAY
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Line â”‚ V â”‚   TAG    â”‚    DATA BLOCK         â”‚
â”œâ”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  0   â”‚ 1 â”‚ 0xAB     â”‚ D0 D1 D2 D3           â”‚
â”‚  1   â”‚ 0 â”‚ 0x00     â”‚ -- -- -- --           â”‚
â”‚  2   â”‚ 1 â”‚ 0x12     â”‚ D0 D1 D2 D3           â”‚
â”‚ ...  â”‚   â”‚          â”‚                       â”‚
â”‚  63  â”‚ 1 â”‚ 0x55     â”‚ D0 D1 D2 D3           â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## ğŸ”§ LÃ³gica de Hit/Miss

```
// DescomposiciÃ³n de direcciÃ³n
TAG_ADDR   = ADDR[15:8]
INDEX      = ADDR[7:2]
OFFSET     = ADDR[1:0]

// Lectura de lÃ­nea de cachÃ©
cache_line = CACHE[INDEX]
valid_bit  = cache_line.VALID
stored_tag = cache_line.TAG

// ComparaciÃ³n
HIT  = valid_bit & (stored_tag == TAG_ADDR)
MISS = ~HIT

// SelecciÃ³n de byte
DATA_OUT = cache_line.DATA[OFFSET]
```

## ğŸ“Š Diagrama de Flujo

```
           â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
           â”‚   REQUEST   â”‚
           â”‚  (RD o WR)  â”‚
           â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”˜
                  â”‚
                  â–¼
         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
         â”‚ Leer lÃ­nea de  â”‚
         â”‚ cachÃ© [INDEX]  â”‚
         â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
                  â”‚
                  â–¼
         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
         â”‚ Â¿TAG coincide  â”‚
         â”‚  Y VALID=1?    â”‚
         â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
                  â”‚
         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”
         â”‚                 â”‚
         â–¼                 â–¼
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”      â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚   HIT   â”‚      â”‚  MISS   â”‚
    â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜      â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜
         â”‚                â”‚
         â–¼                â–¼
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”      â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚ Retornarâ”‚      â”‚Cargar bloqueâ”‚
    â”‚  dato   â”‚      â”‚desde memoriaâ”‚
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜      â”‚  principal  â”‚
                     â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”˜
                            â”‚
                            â–¼
                     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                     â”‚Actualizar   â”‚
                     â”‚lÃ­nea cachÃ©  â”‚
                     â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”˜
                            â”‚
                            â–¼
                     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                     â”‚ Retornar    â”‚
                     â”‚   dato      â”‚
                     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## ğŸ› ï¸ ImplementaciÃ³n de Componentes

### Memoria de Tags (64 Ã— 8 bits)

```
// RAM sÃ­ncrona para tags
TAG_MEM: array [0..63] of std_logic_vector(7 downto 0)

// Lectura
stored_tag <= TAG_MEM(to_integer(unsigned(INDEX)));

// Escritura (en miss)
TAG_MEM(to_integer(unsigned(INDEX))) <= TAG_ADDR;
```

### Memoria de Datos (64 Ã— 32 bits)

```
// RAM sÃ­ncrona para bloques de datos
DATA_MEM: array [0..63] of std_logic_vector(31 downto 0)

// Lectura con selecciÃ³n de byte
block <= DATA_MEM(to_integer(unsigned(INDEX)));
case OFFSET is
    when "00" => DATA_OUT <= block(7 downto 0);
    when "01" => DATA_OUT <= block(15 downto 8);
    when "10" => DATA_OUT <= block(23 downto 16);
    when "11" => DATA_OUT <= block(31 downto 24);
end case;
```

### Registro de Valid Bits (64 Ã— 1 bit)

```
// Registro con reset
VALID_REG: std_logic_vector(63 downto 0) := (others => '0');

-- En reset: todas las lÃ­neas invÃ¡lidas
-- En miss: VALID_REG(INDEX) <= '1';
```

## âœ… Criterios de Ã‰xito

- [ ] Hit rate > 80% con accesos localizados
- [ ] Latencia de hit: 1 ciclo
- [ ] Latencia de miss: N ciclos (carga de bloque)
- [ ] PolÃ­tica write-through funcional
- [ ] Reset inicializa todos los valid bits a 0

## ğŸ“š Recursos Relacionados

- [DD-07-Intro.md](../DD-07-Intro.md)
- [GLOSSARY: ram](../../../GLOSSARY/README.md#ram)
- [GLOSSARY: sram](../../../GLOSSARY/README.md#sram)
- [MCU-01 Arquitectura](../../../03-Microcontroladores/03-01-arquitectura-mcu/)

---

> ğŸ’¡ **Tip**: El mapeo directo es simple pero puede tener conflictos; considerar set-associative para mejor rendimiento
