<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:22.2422</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0061897</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.11.19</openDate><openNumber>10-2024-0164247</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/482</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예의 반도체 패키지는 절연층; 및 상기 절연층의 하면에 배치된 하부 패드부를 포함하고, 상기 하부 패드부는, 상기 절연층의 하면의 테두리를 따라 배치된 복수의 제2 하부 패드, 및 상기 복수의 제2 하부 패드의 내측에 배치된 복수의 제1 하부 패드를 포함하고, 상기 제2 하부 패드의 하면에 배치된 범프부를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층; 및상기 절연층의 하면에 배치된 하부 패드부를 포함하고,상기 하부 패드부는,상기 절연층의 하면의 테두리를 따라 배치된 복수의 제2 하부 패드, 및 상기 복수의 제2 하부 패드의 내측에 배치된 복수의 제1 하부 패드를 포함하고,상기 제2 하부 패드의 하면에 배치된 범프부를 포함한 반도체 패키지. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 절연층의 하면 하에 배치된 하부 보호층;상기 절연층의 상면 상에 배치된 상부 보호층; 및상기 절연층의 상면과 상기 상부 보호층 사이에 배치된 상부 패드부를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 하부 보호층의 수직 방향으로의 두께는 상기 상부 보호층의 수직 방향으로의 두께와 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 하부 보호층의 수직 방향의 두께는 상기 상부 보호층의 수직 방향의 두께보다 작고,상기 복수의 제1 하부 패드 각각은,상기 절연층의 하면 하에 제1폭을 가지고 배치된 제1 도전부; 및상기 제1 도전부의 하면 하에 상기 제1폭과 다른 제2폭을 가진 제2 도전부를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 복수의 제1 하부 패드는 측면에 단차를 구비하고,상기 복수의 제2 하부 패드 및 상기 상부 패드부 중 적어도 하나는 측면에 단차를 구비하지 않은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 복수의 제2 하부 패드 및 상기 상부 패드부 각각은 측면에 단차를 구비하지 않으며,상기 복수의 제1 하부 패드의 수직 방향의 두께는,상기 복수의 제2 하부 패드 및 상기 상부 패드부 중 적어도 하나의 수직 방향의 두께보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 복수의 제2 하부 패드 및 상기 상부 패드부 각각의 수직 방향의 두께는 상기 제1 하부 패드의 상기 제1 도전부의 수직 방향의 두께와 동일한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제4항에 있어서,상기 절연층의 하면에서의 상기 하부 패드부의 배선 밀도는 상기 절연층의 상면에서의 상기 상부 패드부의 배선 밀도보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제4항에 있어서,상기 제1 도전부의 제1폭은 상기 제2 도전부의 제2폭보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제4항에 있어서,상기 범프부의 적어도 일부는 상기 제1 하부 패드의 상기 제1 도전부와 수평 방향으로 중첩된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제2항에 있어서,상기 하부 보호층은 상기 복수의 제1 하부 패드와 전체적으로 수직 방향으로 중첩된 관통 홀을 구비한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 하부 패드 하에 배치된 제1 접속부; 및상기 제1 접속부 하에 배치된 제1 반도체 소자를 더 포함하고,상기 관통 홀은 상기 제1 반도체 소자와 수직 방향으로 중첩된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 관통 홀의 평면 면적은 상기 제1 반도체 소자의 평면 면적보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제1 반도체 소자의 외측면은 상기 관통 홀과 수직 방향으로 중첩되고,상기 관통 홀의 내벽은 상기 제1 반도체 소자의 외측면의 둘레 방향을 따라 특정 수평 거리의 간격을 가지고 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 범프부의 수직 방향의 두께는 상기 제1 하부 패드의 상기 제2 도전부의 수직 방향의 두께보다 크고,상기 범프부의 하면은 상기 하부 보호층의 하면 및 상기 제1 하부 패드의 하면보다 더 낮게 위치한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제1 반도체 소자 및 상기 범프부를 몰딩하는 제1 몰딩 부재를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제12항에 있어서,상기 상부 패드부의 수평 방향으로의 폭은 상기 제1 하부 패드 및 상기 제2 하부 패드 각각의 수평 방향으로의 폭보다 작은, 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 상부 패드부 상에 배치된 제2 접속부;상기 제2 접속부 상에 배치된 제2 반도체 소자; 및상기 제2 반도체 소자를 몰딩하는 제2 몰딩 부재를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 회로 기판;상기 회로 기판 하에 배치된 제1 반도체 소자;상기 회로 기판 상에 배치된 제2 반도체 소자; 및상기 제1 반도체 소자 하에 배치된 메인 보드를 포함하고,상기 회로 기판은,절연층;상기 절연층의 하면에 배치되고, 상기 제1 반도체 소자와 수직 방향으로 중첩된 복수의 제1 하부 패드; 및 상기 복수의 제1 하부 패드를 둘러싸며 구비되고 상기 절연층의 하면의 외측 테두리 영역에 구비된 복수의 제2 하부 패드를 포함하는 하부 패드부;상기 하부 패드부의 상기 복수의 제2 하부 패드 하에 배치되고 상기 제1 반도체 소자와 수평 방향으로 중첩된 범프부를 포함하고,상기 범프부는 상기 회로 기판 하에 일정 두께를 가지고 구비되고 상기 제1 반도체 소자의 외측면을 둘러싸며 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 회로 기판은,상기 절연층의 하면 하에 배치된 하부 보호층;상기 절연층의 상면 상에 배치된 상부 보호층; 및상기 절연층의 상면과 상기 상부 보호층 사이에 배치된 상부 패드부를 더 포함하고,상기 하부 보호층의 수직 방향의 두께는 상기 상부 보호층의 수직 방향의 두께보다 작고,상기 제1 하부 패드의 수직 방향의 두께는 상기 제2 하부 패드 및 상기 상부 패드의 각각의 수직 방향의 두께보다 크고,상기 상부 패드의 수평 방향의 폭은 상기 제1 하부 패드 및 상기 제2 하부 패드의 각각의 수평 방향의 폭보다 작은, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NAM, IL SIK</engName><name>남일식</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.05.12</receiptDate><receiptNumber>1-1-2023-0531011-00</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230061897.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e93e5c5673eaec41c1a079ea13416db2b9fd48dc3c5624e47b5005ae1affb28192661d2d380e910eecf9db7a4d4fb949f7392828e237c12c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf872cc09694c0788e57e6db35ce8fff192dff911f512a179242773c48c585bacc5b01277616a7be962e005f528dc8735698863346d7ddc8c5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>