<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:43.3743</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.04.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0041078</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>비아-라스트 프로세스를 이용하는 하이브리드 제조법</inventionTitle><inventionTitleEng>HYBRID MANUFACTURING WITH MODIFIED VIA-LAST PROCESS</inventionTitleEng><openDate>2022.12.20</openDate><openNumber>10-2022-0167200</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.04.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 수정된 비아-라스트 프로세스를 이용한 하이브리드 제조법을 사용하여 제조된 마이크로전자 어셈블리가 개시된다. 제조 접근법은 원래 서로 다른 다이에 제공된 제1 및 제2 IC 구조물을 결합하지만, IC 구조물이 본딩된 후, 제1 및 제2 IC 구조물 사이의 본딩 인터페이스에 걸쳐 전기 전도성 재료와 결합할 비아의 적어도 일부를 채우는 하이브리드 제조법을 사용하는 것에 기초한다. 함께 본딩된 제1 및 제2 IC 구조물을 포함하는 결과적인 마이크로전자 어셈블리는, 제1 IC 구조물의 전체를 통과하여 제2 IC 구조물 내로 연장되는 비아를 가질 수 있고, 따라서 제1 IC 구조물의 하나 이상의 컴포넌트와 제2 IC 구조물의 컴포넌트 사이에 전기적 결합을 제공하며, 개별 비아 내의 전기 전도성 재료는 제1 IC 구조물과 제2 IC 구조물의 적어도 일부를 통과하여 연속적이다조. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 마이크로전자 어셈블리로서,제1 집적 회로(IC) 구조물과,제2 IC 구조물 - 상기 제2 IC 구조물의 제1 면(first face)이 상기 제1 IC 구조물의 제1 면에 본딩됨 - 과,상기 제1 IC 구조물의 제1 면과 상기 제2 IC 구조물의 제1 면의 적어도 부분들 사이의 본딩 인터페이스와,상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스를 통과하여 적어도 부분적으로 상기 제1 IC 구조물 내로 연장되는 전도성 비아 구조물을 포함하고,상기 전도성 비아 구조물은, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스까지 연장되는 제1 부분과, 상기 본딩 인터페이스를 통과하여 연장되는 제2 부분과, 상기 제1 IC 구조물에서, 상기 본딩 인터페이스로부터 상기 본딩 인터페이스로부터의 제1 거리까지 연장되는 제3 부분과, 상기 제1 IC 구조물에서, 상기 제1 거리로부터 상기 본딩 인터페이스로부터의 제2 거리까지 연장되는 제4 부분 - 상기 제2 거리는 상기 제1 거리보다 큼 - 을 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 부분, 상기 제2 부분 및 상기 제3 부분 각각은 제1 전기 전도성 충전재를 포함하고,상기 제4 부분은 제2 전기 전도성 충전재를 포함하며,상기 제2 전기 전도성 충전재의 재료 조성은 상기 제1 전기 전도성 충전재의 재료 조성과 상이한,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 전도성 비아 구조물은 상기 제3 부분의 전기 전도성 충전재와 상기 제4 부분의 전기 전도성 충전재 사이의 결정 입계(grain boundary)를 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제3 부분은 제1 라이너를 포함하고 상기 제4 부분은 제2 라이너를 포함하며,상기 제2 라이너의 재료 조성이 상기 제1 라이너의 재료 조성과 상이하거나, 또는상기 제2 라이너의 두께가 상기 제1 라이너의 두께와 상이한,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 부분, 상기 제2 부분 및 상기 제3 부분 각각은 제1 전기 전도성 충전재를 포함하고,상기 제4 부분은 제2 전기 전도성 충전재를 포함하며,상기 제1 라이너는 상기 제1 전기 전도성 충전재와 상기 제2 전기 전도성 충전재를 분리하는,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 부분은 제1 라이너를 포함하고, 상기 제3 부분 및 상기 제4 부분 각각은 제2 라이너를 포함하며,상기 제2 라이너의 재료 조성이 상기 제1 라이너의 재료 조성과 상이하거나, 또는상기 제2 라이너의 두께가 상기 제1 라이너의 두께와 상이한,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 본딩 인터페이스에 실질적으로 수직인 평면에서, 상기 제1 부분 및 상기 제4 부분 각각의 단면은 2개의 평행한 변을 포함하는 사다리꼴이며, 그 중 하나는 짧은 변이고 다른 하나는 긴 변이며,상기 제1 부분의 사다리꼴에서, 상기 긴 변이 상기 짧은 변보다 상기 본딩 인터페이스에 더 가깝고,상기 제4 부분의 사다리꼴에서, 상기 긴 변이 상기 짧은 변보다 상기 본딩 인터페이스에 더 가까운,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 부분은 상기 전도성 비아 구조물의 측벽에 있는 라이너 및 상기 라이너에 의해 둘러싸인 전기 전도성 충전재를 포함하고,상기 제2 IC 구조물의 제2 면에서 상기 라이너는 상기 전도성 비아 구조물의 측벽에만 있는,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 본딩 인터페이스에 실질적으로 수직인 평면에서, 상기 제1 부분 및 상기 제4 부분 각각의 단면은 2개의 평행한 변을 포함하는 사다리꼴이고, 그 중 하나는 짧은 변이고 다른 하나는 긴 변이며,상기 제1 부분의 사다리꼴에서, 상기 짧은 변이 상기 긴 변보다 상기 본딩 인터페이스에 더 가깝고,상기 제4 부분의 사다리꼴에서, 상기 긴 변이 상기 짧은 변보다 상기 본딩 인터페이스에 더 가까운,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 부분은 상기 전도성 비아 구조물의 측벽에 있는 라이너 및 상기 라이너에 의해 둘러싸인 전기 전도성 충전재를 포함하고,상기 제1 부분과 상기 제2 부분 사이의 인터페이스와, 상기 제2 부분과 상기 제3 부분 사이의 인터페이스 각각의 적어도 약 70%에는 상기 라이너가 결여되는,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 본딩 인터페이스에 실질적으로 수직인 평면에서, 상기 제1 부분 및 상기 제4 부분 각각의 단면은 2개의 평행한 변을 포함하는 사다리꼴이고, 그 중 하나는 짧은 변이고 그 중 다른 하나는 긴 변이며,상기 제1 부분의 사다리꼴에서, 상기 짧은 변이 상기 긴 변보다 상기 본딩 인터페이스에 더 가깝고,상기 제4 부분의 사다리꼴에서, 상기 짧은 변이 상기 긴 변보다 상기 본딩 인터페이스에 더 가까운,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 부분은 상기 전도성 비아 구조물의 측벽에 있는 라이너 및 상기 라이너에 의해 둘러싸인 전기 전도성 충전재를 포함하고,상기 제1 부분과 상기 제2 부분 사이의 인터페이스와, 상기 제2 부분과 상기 제3 부분 사이의 인터페이스 각각의 적어도 약 70%에는 상기 라이너가 결여되는,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제3 부분은 상기 전도성 비아 구조물의 측벽에 있는 라이너 및 상기 라이너에 의해 둘러싸인 전기 전도성 충전재를 포함하고,상기 제3 부분과 상기 제2 부분 사이의 인터페이스와, 상기 제2 부분과 상기 제1 부분 사이의 인터페이스 각각의 적어도 약 70%에는 상기 라이너가 결여되는,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>14. 마이크로전자 어셈블리로서,제1 집적 회로(IC) 구조물과,제2 IC 구조물 - 상기 제2 IC 구조물의 제1 면이 상기 제1 IC 구조물의 제1 면에 본딩됨 - 과,상기 제1 IC 구조물의 제1 면과 상기 제2 IC 구조물의 제1 면의 적어도 부분들 사이의 본딩 인터페이스와,상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스를 통과하여 적어도 부분적으로 상기 제1 IC 구조물 내로 연장되는 전도성 비아 구조물 - 상기 전도성 비아 구조물은, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스까지 상기 본딩 인터페이스를 관통하여 연장되고, 상기 제1 IC 구조물에서 상기 본딩 인터페이스로부터의 제1 거리까지 더 연장되는 제1 부분과, 상기 제1 IC 구조물에서, 상기 제1 거리로부터 상기 본딩 인터페이스로부터의 제2 거리까지 연장되는 제2 부분 - 상기 제2 거리는 상기 제1 거리보다 더 큼 - 을 포함하고, 상기 제1 부분은 제1 전기 전도성 충전재를 포함하고, 상기 제2 부분은 제2 전기 전도성 충전재를 포함하며, 라이너는 상기 제1 전기 전도성 충전재와 상기 제2 전기 전도성 충전재를 분리하는,마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 라이너는 상기 제1 부분의 내측벽 및 하단에 있는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>16. 제14항 또는 제15항에 있어서, 상기 라이너는 제1 라이너이고, 상기 제2 부분은 상기 제2 부분의 측벽 상에 제2 라이너를 포함하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제1 라이너는 상기 제2 라이너와 접촉하는, 마이크로전자 어셈블리.</claim></claimInfo><claimInfo><claim>18. 마이크로전자 어셈블리를 제조하는 방법으로서,제1 집적 회로(IC) 구조물을 제공하는 단계 - 상기 제1 IC 구조물은 제1 면 및 상기 제1 면과 마주보는 제2 면을 포함하고, 상기 제1 IC 구조물의 제1 면으로부터 상기 제1 IC 구조물의 제2 면을 향해 연장되는 제1 비아를 더 포함하며, 상기 제1 IC 구조물의 제1 면으로부터 상기 제1 IC 구조물의 제1 면으로부터의 제1 거리까지 연장되는 상기 제1 비아의 적어도 일부는 제1 희생 재료를 포함함 - 와,제2 IC 구조물을 제공하는 단계 - 상기 제2 IC 구조물은 제1 면 및 상기 제1 면과 마주보는 제2 면을 포함하고, 상기 제2 IC 구조물의 제1 면과 상기 제2 IC 구조물의 제2 면 사이에 연장되는 제2 비아를 더 포함하며, 상기 제2 비아는 제2 희생 재료를 포함함 - 와,상기 제1 희생 재료의 적어도 일부가 상기 제2 희생 재료의 적어도 일부와 마주보도록 상기 제1 IC 구조물의 제1 면과 상기 제2 IC 구조물의 제1 면을 본딩하는 단계와,상기 본딩 후에, 상기 제2 IC 구조물의 제2 면으로부터 식각을 수행하여 상기 제2 희생 재료 및 상기 제1 희생 재료를 제거하는 단계와,상기 식각 동안 상기 제2 희생 재료 및 상기 제1 희생 재료를 제거함으로써 형성된 개구에 전기 전도성 충전재를 증착하는 단계를 포함하는,마이크로전자 어셈블리를 제조하는 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 전기 전도성 충전재를 증착하기 전에 상기 개구의 측벽 상에 라이너 재료를 증착하는 단계를 더 포함하는,마이크로전자 어셈블리를 제조하는 방법.</claim></claimInfo><claimInfo><claim>20. 제18항 또는 제19항에 있어서,상기 제1 IC 구조물의 제1 면으로부터 상기 제1 IC 구조물의 제1 면으로부터의 제1 거리까지 연장되는 상기 제1 비아의 부분은 상기 제1 비아의 제1 부분이고,상기 제1 비아는, 상기 제1 비아의 제1 부분으로부터 상기 제1 IC 구조물의 제1 면으로부터의 제2 거리까지 연장되는 제2 부분을 더 포함하고, 상기 제2 거리는 상기 제1 거리보다 더 크며,상기 전기 전도성 충전재는 제1 전기 전도성 충전재가고,상기 제2 부분은 상기 제2 전기 전도성 충전재를 포함하는,마이크로전자 어셈블리를 제조하는 방법.</claim></claimInfo><claimInfo><claim>21. IC 패키지로서,마이크로전자 어셈블리와,IC 다이에 결합된 추가 IC 컴포넌트를 포함하고,상기 마이크로전자 어셈블리는, 제1 집적 회로(IC) 구조물과, 제2 IC 구조물 - 상기 제2 IC 구조물의 제1 면이 상기 제1 IC 구조물의 제1 면에 본딩됨 - 과, 상기 제1 IC 구조물의 제1 면과 상기 제2 IC 구조물의 제1 면의 적어도 부분들 사이의 본딩 인터페이스와, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스를 통과하여 적어도 부분적으로 상기 제1 IC 구조물 내로 연장되는 전도성 비아 구조물을 포함하고,상기 전도성 비아 구조물은, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스까지 연장되는 제1 부분과, 상기 본딩 인터페이스를 통과하여 연장되는 제2 부분과, 상기 제1 IC 구조물에서, 상기 본딩 인터페이스로부터 상기 본딩 인터페이스로부터의 제1 거리까지 연장되는 제3 부분과, 상기 제1 IC 구조물에서, 상기 제1 거리로부터 상기 본딩 인터페이스로부터의 제2 거리까지 연장되는 제4 부분 - 상기 제2 거리는 상기 제1 거리보다 더 큼 - 을 포함하는,IC 패키지.</claim></claimInfo><claimInfo><claim>22. IC 패키지로서,마이크로전자 어셈블리와,IC 다이에 결합된 추가 IC 컴포넌트를 포함하고,상기 마이크로전자 어셈블리는, 제1 집적 회로(IC) 구조물과, 제2 IC 구조물 - 상기 제2 IC 구조물의 제1 면이 상기 제1 IC 구조물의 제1 면에 본딩됨 - 과, 상기 제1 IC 구조물의 제1 면과 상기 제2 IC 구조물의 제1 면의 적어도 부분들 사이의 본딩 인터페이스와, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스를 통과하여 적어도 부분적으로 상기 제1 IC 구조물 내로 연장되는 전도성 비아 구조물을 포함하고,상기 전도성 비아 구조물은, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스까지 상기 본딩 인터페이스를 관통하여 연장되고, 상기 제1 IC 구조물에서 상기 본딩 인터페이스로부터의 제1 거리까지 더 연장되는 제1 부분과, 상기 제1 IC 구조물에서, 상기 제1 거리로부터 상기 본딩 인터페이스로부터의 제2 거리까지 연장되는 제2 부분 - 상기 제2 거리는 상기 제1 거리보다 더 큼 - 을 포함하고, 상기 제1 부분은 상기 제1 전기 전도성 충전재를 포함하고, 상기 제2 부분은 제2 전기 전도성 충전재를 포함하며, 라이너는 상기 제1 전기 전도성 충전재와 상기 제2 전기 전도성 충전재를 분리하는,IC 패키지.</claim></claimInfo><claimInfo><claim>23. 컴퓨팅 디바이스로서,캐리어 기판과,상기 캐리어 기판에 결합된 마이크로전자 어셈블리를 포함하고,상기 마이크로전자 어셈블리는, 제1 집적 회로(IC) 구조물과, 제2 IC 구조물 - 상기 제2 IC 구조물의 제1 면이 상기 제1 IC 구조물의 제1 면에 본딩됨 - 과, 상기 제1 IC 구조물의 제1 면과 상기 제2 IC 구조물의 제1 면의 적어도 부분들 사이의 본딩 인터페이스와, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스를 통과하여 적어도 부분적으로 상기 제1 IC 구조물 내로 연장되는 전도성 비아 구조물을 포함하고,상기 전도성 비아 구조물은, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스까지 연장되는 제1 부분과, 상기 본딩 인터페이스를 통과하여 연장되는 제2 부분과, 상기 제1 IC 구조물에서, 상기 본딩 인터페이스로부터 상기 본딩 인터페이스로부터의 제1 거리까지 연장되는 제3 부분과, 상기 제1 IC 구조물에서, 상기 제1 거리로부터 상기 본딩 인터페이스로부터의 제2 거리까지 연장되는 제4 부분 - 상기 제2 거리는 상기 제1 거리보다 더 큼 - 을 포함하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>24. 컴퓨팅 디바이스로서,캐리어 기판과,상기 캐리어 기판에 결합된 마이크로전자 어셈블리를 포함하고,상기 마이크로전자 어셈블리는, 제1 집적 회로(IC) 구조물과, 제2 IC 구조물 - 상기 제2 IC 구조물의 제1 면이 상기 제1 IC 구조물의 제1 면에 본딩됨 - 과, 상기 제1 IC 구조물의 제1 면과 상기 제2 IC 구조물의 제1 면의 적어도 부분들 사이의 본딩 인터페이스와, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스를 통과하여 적어도 부분적으로 상기 제1 IC 구조물 내로 연장되는 전도성 비아 구조물을 포함하고,상기 전도성 비아 구조물은, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스까지 상기 본딩 인터페이스를 관통하여 연장되고 상기 제1 IC 구조물에서 상기 본딩 인터페이스로부터의 제1 거리까지 더 연장되는 제1 부분과, 상기 제1 IC 구조물에서, 상기 제1 거리로부터 상기 본딩 인터페이스로부터의 제2 거리까지 연장되는 제2 부분 - 상기 제2 거리는 상기 제1 거리보다 더 큼 - 을 포함하고, 상기 제1 부분은 제1 전기 전도성 충전재를 포함하고, 상기 제2 부분은 제2 전기 전도성 충전재를 포함하며, 라이너는 상기 제1 전기 전도성 충전재와 상기 제2 전기 전도성 충전재를 분리하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>25. 마이크로전자 어셈블리를 제조하는 방법으로서,제1 집적 회로(IC) 구조물을 제공하는 단계와,제2 IC 구조물을 제공하는 단계 - 상기 제2 IC 구조물은 제1 면은 상기 제1 IC 구조물의 제1 면에 본딩됨 - 와,상기 제1 IC 구조물의 제1 면과 상기 제2 IC 구조물의 제1 면의 적어도 부분들 사이에 본딩 인터페이스를 제공하는 단계와,상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스를 통과하여 적어도 부분적으로 상기 제1 IC 구조물 내로 연장되는 전도성 비아 구조물을 제공하는 단계를 포함하고,상기 전도성 비아 구조물은, 상기 제2 IC 구조물의 제2 면으로부터 상기 본딩 인터페이스까지 연장되는 제1 부분과, 상기 본딩 인터페이스를 통과하여 연장되는 제2 부분과, 상기 제1 IC 구조물에서, 상기 본딩 인터페이스로부터 상기 본딩 인터페이스로부터의 제1 거리까지 연장되는 제3 부분과, 상기 제1 IC 구조물에서, 상기 제1 거리로부터 상기 본딩 인터페이스로부터의 제2 거리까지 연장되는 제4 부분 - 상기 제2 거리는 상기 제1 거리보다 더 큼 - 을 포함하는,마이크로전자 어셈블리를 제조하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 오레곤주 ***** 힐스보로 아...</address><code> </code><country> </country><engName>SHARMA, Abhishek A.</engName><name>샤르마 아비쉐크 에이</name></inventorInfo><inventorInfo><address>미국 오레곤주 ***** 포틀...</address><code> </code><country> </country><engName>GOMES, Wilfred</engName><name>고메즈 윌프레드</name></inventorInfo><inventorInfo><address>미국 오레곤주 ***** 포틀...</address><code> </code><country> </country><engName>KOBRINSKY, Mauro J.</engName><name>코브린스키 마우로 제이</name></inventorInfo><inventorInfo><address>미국 오레곤주 ***** 포...</address><code> </code><country> </country><engName>INGERLY, Doug B.</engName><name>잉겔리 도우그 비</name></inventorInfo><inventorInfo><address>미국 오레곤주 ***** 비...</address><code> </code><country> </country><engName>LE, Van H.</engName><name>레 반 에이치</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.06.11</priorityApplicationDate><priorityApplicationNumber>17/345,369</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.04.01</receiptDate><receiptNumber>1-1-2022-0352655-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2022.04.11</receiptDate><receiptNumber>9-1-2022-9004078-93</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>1-1-2025-0363378-67</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220041078.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9307449b25b674d074e0037650bee4c5a516b39e868f536559a8fbda5b7c8d438ae7b0d45ada8befb11722596147793920a49fae9f4403f393</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf034a5c0ec3fd65b3d311c0b41258fcf59a97deda7a41effcc721e0f4371e5dd9a10b3f1c64588d01837704d665cfac502f0a5b18de40efca</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>