measurement of straight polymer waveguides and 
silicon-based 45° micro-reflector, and (4) optical-
characteristic evaluation of 45-mirror terminated 
polymer waveguide.      
 
英文關鍵詞： Optical waveguides、 micro mirrors、 silicon 
substrate、 optical interconnection. 
 
45°-mirror terminated polymer 
waveguide realized on a silicon substrate, 
(3) optical-characteristic measurement 
of straight polymer waveguides and 
silicon-based 45° micro-reflector, and (4) 
optical-characteristic evaluation of 
45°-mirror terminated polymer 
waveguide.      
Keywords: Optical waveguides、 micro 
mirrors 、  silicon substrate 、  optical 
interconnection. 
二、 前言： 
近年來隨著微處理器速度及網路
通訊能力的日益進展，單一晶片上的
電性連接數目、單一電路板上的晶片
數目、系統速度及整合程度也日益提
昇，而使傳統銅金屬導線架構的訊號
連接方式面臨電磁干擾、頻寬增加、
訊號衰減等諸多瓶頸。在長途通訊上，
光學技術已被使用了超過廿五年。在
都會區域網路，光連接技術也被使用
超過十年；而在儲存用區域網路上的
使用也超過五年。目前在機器對機器
的訊號連接上，銅線也逐漸被光學方
式所取代。為了克服因電性連接所造
成的問題及對系統運作的限制，越來
越多的電路板對電路板以及晶片對晶
片的輸出入介面的訊號連接也逐漸採
用光學方式，而使得光學訊號連接愈
來愈接近最終使用者。 
Intel 公司於 2009 年 12 月展示了
一款試驗性的 48 核心處理器，又稱為
『單晶片雲端電腦』(Single-chip Cloud 
Computer)，性能相當於目前 Intel Core
系列的 10-20 倍，同時也顛覆了當今的
微處理器設計理念。這顆多核心原型
處理器(Many-Core Prototype)由位於印
度班加羅爾、德國布倫瑞克、美國俄
勒岡州希爾斯伯勒的多家研究中心共
同開發，採用 45 nm CMOS製程技術，
面積 567 mm2，在一個 6 × 4 2D 網格
內積體化了 48 個全功能 IA-32 處理核
心和 4 個 DDR3 內存通道，核心之間
的通信借助 384KB 板載共享緩衝進行，
同時還有 8 個電壓和 28 個頻率控制點，
支持核心與網格的動態電壓與頻率調
節(DVFS)，整體功耗隨性能不同最低
25W、最高 125W。以美國 Intel 公司
對光學連接技術發展進程預估，板對
板(board to board)光學連接技術有機
會在 2010 年達成在 10 GHz 的運用，
而晶片對晶片(chip to chip)的連接技術
則有機會在 2015 年達成在 15 GHz 的
運用。晶片內部的光學連接技術
(intra-chip interconnect)預期於 2020 年
進入實際運用。此研究藉由計畫主持
人在板對板及晶片對晶片等光學連接
技術基礎，於 (silicon on isolator) SOI
基板上發展晶片內部光學連接技術。 
三、 研究目的： 
目前在晶片上傳輸連接的研究，
通常在 SOI 基板上整合了主動元件和
大量複雜的光波導[1-4]，這些主動元
件包含了面射型雷射(VCSEL) [4]、光
檢測器(Photo-detector)[1]-[3]與調制器
(Optical modulator)[3]。而圖 1 是 IBM
在 2010 年提出的晶片上利用光連接技
術的概念圖，在概念圖中共分為三層，
晶片最下面的一層為處理器層，中間
為記憶體層，而最上方為光子元件互
連層，利用了三維堆疊的方式在晶片
整合了電子元件與光子元件，來達到
高密度與微型化的目的，而三維光路
的光連接技術則是作為層與層之間訊
號傳輸的媒介。 
 
文章中[6]，入射光源角度的可接收範
圍設計在 ± 4˚內；在 2009 年 OSA 上
有關於利用光柵將入射光源與波導整
合的光連接[7]，在此篇中的量測到的
耦合效率高達 69.5%，但是在入射光源
的角度卻必須為 10˚; 在 2004 年 OSA
上所發表的文章就是利用光柵將光耦
合進波導的方法 [8]，結構如圖 3，利
用斜向的光源入射至光柵結構，而光
柵會將光耦合進波導內部傳輸，在接
收端也同樣利用光柵將光耦合出波導，
其接收到光耦合效率在波長 848.3 nm
時最大值為 27%，而波長 853.2 nm 時
最大值為 40%。若是利用光柵耦合法
將光源與波導整合在晶片內，雖然達
到了三維光路的運用，但是在光源的
封裝上卻需要利用光纖配合機構件，
造成特定角度進入光柵才能有高的耦
合效率，同時，光柵耦合法的波長相
依性也是個難題。 
再利用光學元件耦合的方法中，
如圖 4 [10]，在此架構中的基板為矽，
同時利用覆晶接合技術將波長為 850 
nm的面射型雷射封裝在基板上當作光
源，透過微透鏡讓面射型雷射發出的
光具有更高的準直性，同時利用微反
射鏡將模組中的發射端與接收端作連
接，最後由響應度為 0.23 A/W 的光檢
測器接收，此模組最後量測到的光學
耦合效率為 31.6 %，而訊號傳輸速度
為 10 Gbps。在此架構中成功的整合了
光子元件與電子元件，並且利用了覆
晶封裝的技術將面射型雷射與光檢測
器封裝在基板上，同時也利用了光學
元件，例如微透鏡與微反射鏡達到了
三維光路的製作，但是這些光學元件
卻是需要高精度的封裝技術，也因為
需要這些微型光學元件的耦合輔助，
則在模組尺寸會較難達到高密度與微
型化的目標。 
圖 2 利用消逝波耦合法將雷射光源與矽基波
導整合圖[5] 
 
圖3 利用光柵耦合法將光耦合進波導[8] 
 
圖4 利用光學元件耦合之光學連接模組 [10] 
五、 研究方法 
本研究提出具 45°矽基反射面之
高分子聚合物波導將可運用於晶片內
部光學連接，圖 5 為 4-通道 x 10-Gbps
晶片內部光學連接收發模組，其中
VCSEL 與 PD 可經由覆晶封裝方式封
裝於矽基板上，而高分子聚合物波導
則是利用微影方式製作於矽基板的底
部平台上; 藉由一個具光學品質的矽
（b）-（e）的為此結構上的光場分佈
圖，圖 3（b）所示的高斯分佈的光源
在 SMF 端面上，圖 3（c）表示在輸入
端的反射面的光場分佈，可發現其光
場有位移現象，此原因為空氣與聚合
物介面發生光學折射現象，圖 3（d）
表示在輸出端的反射面的光場分佈。
圖 3（e）表示的 MMF 端面的光場分
佈。  
圖8 (a)具45°反射面的高分子聚合物波導之
光追跡模擬與光場圖於(b)輸入端單模光纖端
面，(c)輸入端45°反射面，(d)輸出端45°反射
面， (e)輸出端多模光纖端面 
高分子聚合物波導的製作為利用
半導體微影技術將波導的尺寸定義在
矽基光學的底部平台上，如圖 9 所示，
又因塗佈高分子聚合物時是用旋轉式
光阻塗佈機（Spinner），故在凹槽兩邊
接近 45°反射面的地方會有光阻邊緣
堆積的現象，這將會導致波導高度高
於 45°面的頂端，使得面射型雷射與光
檢測器無法順利封裝矽基光學平台上，
為避免此情況且維持波導高度 20 μm
的條件下，我們將矽基光學平的蝕刻
深度加深，從原先配合波導尺寸的深
度 20 μm 加深到 50 μm，建立於矽基
板之具 45°反射面的高分子聚合物波
導，如圖 10 (a) 所示，圖 10 (b)為高分
子聚合物波導端面，其製程誤差可控
制在 10 %以內。 
 
具 45°反射面的矽基光學平台為
利用半導體微影製程、乾蝕刻與濕蝕
刻技術製作而成，由於在濕蝕刻過程
中必須將樣品放在加熱的溶液中，為
了抵擋蝕刻液的化學作用，我們利用
二氧化矽當作高緻密性硬遮罩（Hard 
Mask），在溼蝕刻的過程中，樣本須浸
泡在升溫過後的 KOH + IPA 溶液內，
以濕蝕刻的化學作用在矽基板表面蝕
刻出深度為50 μm的凹槽，即具45° 反
射面的光學平台。 
 
圖9 長直波導之製程圖 
 
圖10 (a)建立於矽基板之具45°反射面的高分
子聚合物波導及(b) 高分子聚合物波導端面 
 
-8～14 μm 及-7～17 μm (分別代表量
測與模擬結果); 圖13(b)為多模光纖在
X 及 Y 方向的對準容忍度的測量(MR)
與模擬(SR)結果，由結果可得，在 X
方向的 1-dB 穿透率的容忍度為 -14～
15 μm 及±15 μm (分別代表量測與模
擬結果)，在 Y 方向的 1-dB 穿透率的
容忍度為 -17～11 μm 及-24～9 μm 
(分別代表量測與模擬結果)，由量測結
果可知，此架構將具有很大的容忍度
於封裝雷射及光偵測器的誤差上。 
圖13 模擬與量測在X及Y方向的(a)輸入端與
(b)輸出端之光學準位位移容忍度 
 
 
 
 
 
 
 
 
 
六、 參考文獻 
 
[1] L. Chen and M. Lipson, “Ultra-low 
capacitance and high speed germanium 
photodetectors on silicon,” Opt. Express, 
vol. 17, no. 10, pp. 7901–7906, (2009). 
[2] L. Vivien, M. Rouvière, J.-M. Fédéli, D. 
M.-Morini, J.-F. Damlencourt, J. 
Mangeney, P. Crozat, L. E. Melhaoui, E. 
Cassan, X. L. Roux, D. Pascal, and S. 
Laval, “High speed and high responsivity 
germanium photodetector integrated in a 
Silicon-On-Insulator microwaveguide,” 
Opt. Express, vol. 15, no. 15, pp. 
9843–9848, (2007). 
[3] L. Chen, K. Preston, S. Manipatruni, and 
M. Lipson, “Integrated GHz silicon 
photonic interconnect with 
micrometer-scale modulators and 
detectors,” Opt. Express, vol. 17, no. 17, 
pp. 15248–15256, (2009). 
[4] H. Park, A. W. Fang, S. Kodamaa, and J. E. 
Bowers, “Hybrid silicon evanescent laser 
fabricated with a silicon waveguide and 
III-V offset quantum wells,” Opt. Express, 
vol. 13, no. 23, pp. 9460–9464, (2005). 
[5] H. Park, A. W. Fang, S. Kodama, and J. E. 
Bowers, “Hybrid silicon evanescent laser 
fabricated with a silicon waveguide and 
III-V offset quantum wells,” Opt. Express, 
vol. 13, no. 23, pp. 9460–9464 (2005). 
[6] Saha, T. Kumar, Lu, Mingyu, Ma, 
Zhenqiang; Zhou, Weidong. “Design of an 
Angle Detector for Laser Beams Based on 
Grating Coupling,” Micro machines, 
vol.  3, no. 1, pp. 36-44 (2012). 
 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/10/26
國科會補助計畫
計畫名稱: 具聚合物波導光路之矽光學平台發展晶片內部光學連接技術
計畫主持人: 伍茂仁
計畫編號: 100-2221-E-008-064- 學門領域: 光電子材料元件與模組
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
