# üöÄ Simulador do Algoritmo de Tomasulo com Comprometimento (Commitment)

Este projeto implementa um simulador de pipeline **superescalar** com **Execu√ß√£o Fora-de-Ordem** utilizando o algoritmo de Tomasulo, estendido com um mecanismo de **Comprometimento (Commitment)**. Esta arquitetura √© essencial para processadores modernos, pois garante a **Termina√ß√£o Em-Ordem** das instru√ß√µes, resolvendo exce√ß√µes e garantindo a exatid√£o do estado arquitetural (registradores e mem√≥ria).

---

## ‚öôÔ∏è Configura√ß√£o do Simulador e Arquitetura

A arquitetura simulada possui a seguinte capacidade, lat√™ncia e componentes:

| Componente | Esta√ß√µes de Reserva (Slots) | Lat√™ncia (Ciclos) | Notas |
| :--- | :--- | :--- | :--- |
| **ADD/SUB** | 3 | 2 | Unidade Funcional de Adi√ß√£o/Subtra√ß√£o |
| **MUL/DIV** | 2 | 10 (MUL) / 40 (DIV) | Unidade Funcional de Multiplica√ß√£o/Divis√£o |
| **L/S Buffers** | 2 | 3 (Mem√≥ria) | Buffers para opera√ß√µes LOAD/STORE |
| **ROB (Impl√≠cito)** | Fila de Instru√ß√µes | - | Rastreia o estado para garantir o Commit In-Order |

---

## üöÄ Como Compilar e Executar

1.  **Compilar:** Utilize o compilador `g++` com o padr√£o C++14 ou superior para suportar recursos modernos da linguagem.

    ```bash
    g++ -o simulador main.cpp simulator.cpp -std=c++14
    ```

2.  **Executar:** Passe o arquivo de texto contendo a lista de instru√ß√µes (ex: `instructions.txt`) como argumento:

    ```bash
    ./simulador instructions.txt
    ```

---

## üß† Explica√ß√£o Detalhada do Algoritmo e dos Est√°gios (Ciclo a Ciclo)

O pipeline √© executado rigorosamente na ordem: **COMMIT $\rightarrow$ WRITEBACK $\rightarrow$ EXECUTE $\rightarrow$ ISSUE**.

### 1. Est√°gio de *Commit* (Comprometimento)

Este est√°gio final garante que os resultados permanentes sejam escritos no estado arquitetural na ordem sequencial, semelhante √† fun√ß√£o do *Reorder Buffer (ROB)*:

* **L√≥gica:** Analisa a instru√ß√£o mais antiga na Fila de Instru√ß√µes.
* **Condi√ß√£o:** A instru√ß√£o deve estar no estado **WRITE\_RESULT**.
* **A√ß√£o:** A instru√ß√£o √© promovida para **COMMITTED**. Para **STORE**, a altera√ß√£o na mem√≥ria √© formalmente confirmada neste ponto.
* **Termina√ß√£o Em-Ordem:** As instru√ß√µes devem comitar na ordem em que foram emitidas.

### 2. Est√°gio de *Writeback* (Escrita)

* **L√≥gica:** Uma √∫nica RS ou L/S (LOAD/STORE) pronta √© selecionada para transmitir seu resultado pelo **Barramento Comum de Dados (CDB)**.
* **Broadcast (CDB):**
    * O resultado √© gravado no **Banco de Registradores** (`reg_file`), resolvendo a renomea√ß√£o para o destino.
    * Todas as RSs/L/S em espera capturam o valor, limpando seus campos de produtor (`Qj`/`Qk`).
* **Atualiza√ß√£o de Estado:** A instru√ß√£o √© marcada como **WRITE\_RESULT** (Pronta para Commit).
* A RS/L/S √© liberada (`busy = false`).

### 3. Est√°gio de *Execute* (Execu√ß√£o)

* **Aritm√©tica:** Inicia ou continua se os valores dos operandos estiverem dispon√≠veis (`Qj` e `Qk` vazios).
* **Load/Store (L/S):**
    * **C√°lculo de Endere√ßo:** Calculado assim que a base estiver dispon√≠vel.
    * **Perigo de Mem√≥ria (RAW):** Para **LOAD**, a execu√ß√£o √© paralisada se um **STORE** anterior para o mesmo endere√ßo estiver esperando o Writeback, garantindo a ordem dos acessos √† mem√≥ria.

### 4. Est√°gio de *Issue* (Emiss√£o)

* **L√≥gica:** A pr√≥xima instru√ß√£o √© alocada na primeira Esta√ß√£o de Reserva/Buffer L/S livre.
* **Renomea√ß√£o:** Depend√™ncias de dados s√£o resolvidas: operando pronto gera **valor** (`Vj`/`Vk`); operando pendente gera **nome do produtor** (`Qj`/`Qk`).
* **Status (Qi):** O registrador de destino √© marcado com o nome da RS/L/S rec√©m-emitida.

---

## üõ†Ô∏è Detalhes da Implementa√ß√£o (C++ Pseudoc√≥digo)

Abaixo est√£o trechos de pseudoc√≥digo em C++ que ilustram a l√≥gica central dos est√°gios cr√≠ticos do simulador.

### Fun√ß√£o `Simulator::commit()`

A l√≥gica de Commit verifica a instru√ß√£o mais antiga (`committed_inst_count`) para garantir a Termina√ß√£o Em-Ordem.

```cpp
void Simulator::commit() {
    if (committed_inst_count < instruction_queue.size()) {
        Instruction& inst = instruction_queue[committed_inst_count];
        
        // S√≥ pode comitar se o resultado j√° foi escrito (WRITE_RESULT)
        if (inst.state == InstrState::WRITE_RESULT) {
            
            // L√≥gica de confirma√ß√£o da escrita na mem√≥ria (STORE)
            if (inst.op_code == "STORE") {
                // Se fosse um ROB expl√≠cito, a escrita na Mem√≥ria ocorreria aqui.
                // No modelo impl√≠cito, confirmamos o estado.
                // Memory[inst.address] = inst.value; 
            }

            inst.state = InstrState::COMMITTED;
            inst.commit_cycle = current_cycle;
            committed_inst_count++; // Avan√ßa a janela de Commit
        }
    }
}
```

## üìä Status da Instru√ß√£o e Tempos (Log)

O log final exibe a rastreabilidade completa de cada instru√ß√£o atrav√©s do pipeline estendido:

| Coluna | Descri√ß√£o |
| :--- | :--- |
| **Issue** | Ciclo em que a instru√ß√£o foi emitida para RS/L/S. |
| **ExecS** | Ciclo em que a execu√ß√£o (na UF ou Endere√ßo) come√ßou. |
| **ExecE** | Ciclo em que a execu√ß√£o terminou (√∫ltimo ciclo antes do WB). |
| **Write** | Ciclo em que o resultado foi transmitido no CDB (Writeback). |
| **Commit** | **Ciclo em que a instru√ß√£o foi formalmente finalizada no estado arquitetural.** |

---

## üìù Resultado da Simula√ß√£o Final (Ciclo 50)

### 1. Instru√ß√µes de Entrada

O *trace* de instru√ß√µes demonstrou o tratamento de depend√™ncias de dados (`RAW`) e um perigo de mem√≥ria (`LOAD` ap√≥s `STORE` no mesmo endere√ßo).

LOAD F6, 4(F1) LOAD F2, 8(F1) ADD F0, F6, F2 MUL F4, F0, F8 SUB F8, F0, F4 STORE F8, 1000(F0) LOAD F6, 1000(F0) // Depend√™ncia de mem√≥ria do STORE acima DIV F4, F0, F2


### 2. Resultados Finais

A simula√ß√£o completa do *trace* foi conclu√≠da em **50 Ciclos**.

--- Simulacao Concluida em 50 Ciclos ---

Valores Finais dos Registradores:
  F0: 0.0000
  F1: 11.0000
  F2: 12.0000
  F3: 13.0000
  F4: 0.0000
  F5: 15.0000
  F6: 16.0000
  F7: 17.0000
  F8: 0.0000

Conteudo Final da Memoria (Enderecos Modificados):
  [1000]: 0.0000
  [1004]: 60.0000
  [1008]: 70.0000

### 3. Tabela Detalhada do Status da Instru√ß√£o

## üìä Tabela Detalhada do Status da Instru√ß√£o

Esta tabela rastreia o ciclo exato em que cada instru√ß√£o completou os est√°gios do pipeline estendido (Issue, Execu√ß√£o, Writeback e **Commit**).

| ID | OP | Estado Final | Issue | ExecS | ExecE | Write | **Commit** | Comportamento Observado |
| :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :--- |
| 0 | LOAD | **COMMITTED** | 1 | 2 | 5 | 5 | **5** | Primeiro Commit. |
| 1 | LOAD | **COMMITTED** | 1 | 2 | 5 | 5 | **6** | Commit em ordem, esperando ID 0. |
| 2 | ADD | **COMMITTED** | 2 | 6 | 7 | 8 | **9** | RAW resolvido. |
| 3 | MUL | **COMMITTED** | 3 | 8 | 17 | 18 | **19** | Longa Execu√ß√£o (10 ciclos). |
| 4 | SUB | **COMMITTED** | 4 | 18 | 19 | 20 | **20** | RAW resolvido. |
| 5 | STORE | **COMMITTED** | 5 | 20 | 23 | 24 | **25** | Escrita na Mem√≥ria [1000] formalizada. |
| 6 | LOAD | **COMMITTED** | 6 | 25 | 28 | 29 | **30** | **Perigo de Mem√≥ria:** Esperou o **Commit** do STORE 5 (C.25). |
| 7 | DIV | **COMMITTED** | 7 | 20 | 49 | 50 | **50** | **Execu√ß√£o Fora-de-Ordem:** Come√ßou no C.20, mas s√≥ Comitou no C.50. |
