## 前言

为了支持所有的处理器都可以接入测试框架，测试框架提供了一个处理器接入接口，你的处理器只需要根据接口规则作出一定的修改即可接入测试框架。
当处理器成功接入测试框架之后，测试框架就是在使用你的处理器运行各种各样的软件程序。


## 一、将你的处理器接入测试框架

### 1 指定测试框架运行你的处理器
在`single-cycle-cpu/IP`目录下面新建一个目录（目录的名称不作任何要求），并执行下面操作:

- 将你的处理器代码全部放到这个新建目录下面

- 修改simulator/Makefile中的`CPU_DIR`变量为你的处理器目录路径，来指定项目运行你的处理器

- 注意`define.v`文件必须和你的处理器在同一个目录下面

!!! tip "操作说明"
    项目通过`simulator/Makefile`中的`CPU_DIR :=$(CPU_HOME)/IP/single-cycle`指定了项目会运行`single-cycle目录下的处理器`
    
    通过修改`CPU_DIR :=$(CPU_HOME)/IP/你的处理器目录路径`, 可以指定项目运行`你的处理器`
    
    若`simulator/Makefile`中的`CPU_DIR :=$(CPU_HOME)/IP/AAA`, 则项目会运行`AAA`目录下的处理器


### 2 修改处理器最顶层模块信息

测试框架接口预先设定了一个最顶层的仿真模块名称`TOP_Module_Name=CPU`，也就是说处理器最顶层模块名称必须是`CPU`, 其是通过`simulator/Makefile`中的`TOPNAME :=CPU`设定的。


你有下面两种方式修改最顶层模块信息来将你的处理器接入测试框架
    
1. 修改你处理器的最顶层模块名称

    直接将你处理器的最顶层模块的名称修改为`CPU`即可，这样和测试框架的默认顶层模块名称是一样的。
<br>

2. 修改`simulator/Makefile`文件

    - 如果你处理器的最顶层模块名称是`top_cpu`，那么将文件`simulator/Makefile`中的`TOPNAME :=CPU`修改为`TOPNAME := top_cpu`即可。
    - 如果你处理器的最顶层模块名称是`AAA`，那么将文件`simulator/Makefile`中的`TOPNAME :=CPU`修改为`TOPNAME := AAA`即可
    
!!! tip "注意事项" 
    仿真框架只对TOP_Module_Name有此要求，对所有的verilog代码文件名，其他模块名称均没有任何要求。




### 3 修改处理器最顶层模块信号
无论你处理器最顶层模块的实现是什么，它都必须包含`clk`, `rst`, `cur_pc_for_simulator`这三个信号

```verilog
module TOP_Module_Name
(
    input  wire         clk,                    //该信号是测试框架提供的时钟信号
    input  wire         rst,                    //该信号是测试框架提供的复位信号
    output wire [31:0]  cur_pc_for_simulator    //该信号需要连接处理器当前的pc值
);


endmodule
```
<br>

### 4 测试框架中所有的`clk`和`rst`信号使用要求

仿真框架`clk`和`rst`信号的使用要求如下：

```verilog
//我们只捕捉时钟上升沿的信号进行处理:
always @(posedge clk) begin

end

//rst在高电平时进行复位
always @(posedge clk) begin
    if(rst) begin        //高电平时进行复位
        regfile[0] <= 32'h0
    end 
    else begin
        //other code
    end
end

```
<br>

### 5 测试框架对于pc复位值的要求
`pc`初始复位值必须为`0x80000000`
``` verilog
always @(posedge clk) begin
    if(rst) begin
        pc <= 32'h80000000; //32位操作系统
    end
end
```
<br>

### 6 接入测试框架的DPI-C机制

我们使用Verilator的DPI-C机制将处理器接入到测试框架的仿真环境，并访问仿真环境的内存。

#### 取指阶段
内存是测试框架的仿真环境提供的，当我们从内存中进行取指时，需要通过DPI-C机制访问内存，使用方法参考下列代码。
```verilog
module fetch(
    //其他信号
);

import "DPI-C" function int  dpi_mem_read 	(input int addr  , input int len);
assign instr = dpi_mem_read(pc, 4);
endmodule
```
<br>
#### 访问寄存器文件
由于仿真环境在进行指令验证的时候，需要获取到寄存器文件的内存，所以我们要通过DPI-C机制将寄存器文件信号传递给仿真环境，使用方法参考下列代码。
```verilog
module regfile(
    //其他信号
);

reg [31:0] regfile[31:0];
import "DPI-C" function void dpi_read_regfile(input logic [31 : 0] a []);
initial begin
	dpi_read_regfile(regfile);
end
endmodule
```

<br>
#### 访问内存
当处理器需要读写内存的时候，也需要通过DPI-C机制从仿真环境获取到内存数据，使用方法参考下列代码。

```verilog
module memory(
    //其他信号
);

import "DPI-C" function void dpi_mem_write(input int addr, input int data, int len);
import "DPI-C" function int  dpi_mem_read (input int addr  , input int len);

//读取内存，每次读取4个字节，然后根据需要，再对读出来的数据进行处理
wire 从内存中读出来的数据(32bit) = dpi_mem_read(要读取的内存地址, 4);

//写入
always @(posedge clk) begin
	if(如果要从内存中读取一个字节) begin
		dpi_mem_write(写入地址, 要写入的数据(32bit), 1);
	end
	else if(如果要从内存中读取两个字节) begin
		dpi_mem_write(要写入的地址, 要写入的数据(32bit), 2);		
	end
	else if(如果要从内存中读取四个字节) begin
		dpi_mem_write(要写入的地址, 要写入的数据(32bit), 4);				
	end
end
```
<br>


## 二、运行测试框架

> 在该阶段运行测试框架时，我们假定已经你的处理器已经成功接入测试框架，此时测试框架在运行程序的背后就是使用的你的处理器。
> 我们再次运行项目，检查一切是否顺利。

执行下面命令：
``` shell
$ cd $SIM_HOME
$ make run
```
如果项目运行成功，那么你的处理器就可以通过测试框架来运行各种各样的测试程序了。


## 三、对你的处理器进行测试

当你的处理器能够运行测试框架之后，你就可以运行之前体验过的测试程序来对你的处理器进行测试验证了。

!!! tip "开启Difftest进行处理器测试"

!!! tip "开启波形追踪用于错误调试"

## 四、错误调试

>当测试框架发现你的处理器实现出错时，你需要对处理器进行debug，根据测试框架提供的出错信息进行修改即可。

当测试框架运行的程序结果出现一个红色的`HIT BAD TRAP`字样时，说明处理器执行的指令出错。
当指令出错的时候，我们首先可以根据Difftest打印的错误信息来追踪错误指令，当确定了错误的指令后，可以通过查看波形来排查错误。


### Difftest检测和波形信息说明


!!! tip "difftest"机制说明"
    我们使用的Difftest是在每一条指令执行完毕后，对比一个`参考处理器`和`你的处理器`的寄存器和`PC`状态信息。

    由于大多数指令都会修改寄存器和PC的状态，所以当这样的一条执行完毕后，我们就可以立即比对他们的寄存器和PC状态信息，如果发现处理器实现出错，那么立刻就可以捕捉到这样的错误。

    一个例外是Load和Store指令。
    <br>Store指令是将寄存器的数据写入到内存中，并不会更改寄存器的状态，所以Difftest无法不会对Store指令进行检测。
    <br>Load指令是将内存里面的数据读取到寄存器中，当它发生错误时，有可能不是Load指令自身的问题，而是Store指令出了错。
    <br>按照大多数程序执行时的特性，存到内存里面的数据会很快会被指令取出来使用，如果在Load指令将数据从内存里面取到寄存器时出现错误，那么可以推测是Load或Store指令出错。

    依据Difftest的机制，当Difftest捕捉到错误的时候，我们结束程序的波形追踪，此时波形文件的最后一条波形就是DIfftest出错的那条指令。
    <br>对于非Load和非Store指令来说，波形文件的最后一条波形就是出错的那条指令
    <br>对于Load指令来说，有可能不是Load指令出错，而是Store指令出错。如果是Store指令的错误，需要去看最后一条波形的前一些周期，即Store指令的波形。

::: tip Diffetst和波形文件总结
对于非Load和非Store指令来说，波形文件的最后一条波形就是出错的那条指令

对于Load指令来说，有可能不是Load指令出错，而是Store指令出错。如果是Store指令的错误，需要去看波形文件最后一条波形的前一些周期的Store指令的波形。

以上是错误指令在波形文件的大概位置，具体是哪一条波形，我们还需要通过`pc`和`instr`进行精确定位。
:::




### 2. 如何查看波形

每当测试程序成功运行完毕并退出后，仿真测试框架就会将该次处理器运行的波形信息保存下来
此时执行如下命令，查看波形
``` shell
cd $SIM_HOME && make sim
```

### 3. 如何高效查看波形

`gtkwave`在左下角有一个信号搜索框可以进行筛选，可以筛选出自己想要看的信号波形。
