TimeQuest Timing Analyzer report for CEG3155_PROJECT
Wed Dec 04 11:20:11 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Recovery: 'clk'
 46. Fast 1200mV 0C Model Removal: 'clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG3155_PROJECT                                                   ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 558.97 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -0.789 ; -14.368            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.964 ; -2.892                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.352 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -29.985                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.789 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.483     ; 1.304      ;
; -0.755 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.483     ; 1.270      ;
; -0.747 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 2.049      ;
; -0.747 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 2.049      ;
; -0.747 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 2.049      ;
; -0.747 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 2.049      ;
; -0.747 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 2.049      ;
; -0.747 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 2.049      ;
; -0.747 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 2.049      ;
; -0.747 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 2.049      ;
; -0.720 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.637      ;
; -0.672 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.588      ;
; -0.672 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.588      ;
; -0.672 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.588      ;
; -0.672 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.588      ;
; -0.672 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.588      ;
; -0.672 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.588      ;
; -0.672 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.588      ;
; -0.672 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.588      ;
; -0.653 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.570      ;
; -0.652 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.569      ;
; -0.642 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.483     ; 1.157      ;
; -0.636 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.553      ;
; -0.606 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.483     ; 1.121      ;
; -0.594 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.511      ;
; -0.593 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.510      ;
; -0.550 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.467      ;
; -0.549 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.466      ;
; -0.549 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.466      ;
; -0.496 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.412      ;
; -0.495 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.411      ;
; -0.495 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.411      ;
; -0.495 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.411      ;
; -0.454 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.370      ;
; -0.451 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.367      ;
; -0.450 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.366      ;
; -0.440 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.483     ; 0.955      ;
; -0.437 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.483     ; 0.952      ;
; -0.437 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.483     ; 0.952      ;
; -0.419 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 1.721      ;
; -0.419 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 1.721      ;
; -0.419 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 1.721      ;
; -0.419 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 1.721      ;
; -0.419 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 1.721      ;
; -0.419 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 1.721      ;
; -0.419 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 1.721      ;
; -0.419 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.304      ; 1.721      ;
; -0.415 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.483     ; 0.930      ;
; -0.398 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.315      ;
; -0.393 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.310      ;
; -0.255 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.172      ;
; -0.254 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.171      ;
; -0.254 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.171      ;
; -0.204 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.120      ;
; -0.200 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.116      ;
; -0.200 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.116      ;
; -0.187 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.103      ;
; -0.186 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.102      ;
; -0.175 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.092      ;
; -0.175 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.092      ;
; -0.174 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.091      ;
; -0.139 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 1.055      ;
; -0.101 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.018      ;
; -0.097 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.014      ;
; 0.126  ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 0.790      ;
; 0.129  ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.082     ; 0.787      ;
; 0.152  ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.426 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.694      ;
; 0.429 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.697      ;
; 0.638 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.906      ;
; 0.638 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.906      ;
; 0.640 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.908      ;
; 0.641 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.909      ;
; 0.642 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.910      ;
; 0.646 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.648 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.650 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.917      ;
; 0.674 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.941      ;
; 0.686 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.953      ;
; 0.686 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.953      ;
; 0.780 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.047      ;
; 0.780 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.047      ;
; 0.781 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.834 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.101      ;
; 0.838 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.105      ;
; 0.839 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.106      ;
; 0.885 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.152      ;
; 0.890 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.157      ;
; 0.890 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.157      ;
; 0.903 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.170      ;
; 0.908 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.175      ;
; 0.910 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.177      ;
; 0.938 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.205      ;
; 0.949 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.216      ;
; 0.956 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.223      ;
; 0.959 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.226      ;
; 0.962 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.979 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.304     ; 0.861      ;
; 0.994 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.304     ; 0.876      ;
; 0.996 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.304     ; 0.878      ;
; 0.998 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.265      ;
; 0.998 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.265      ;
; 0.999 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.304     ; 0.881      ;
; 0.999 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.266      ;
; 1.027 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 1.030 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.297      ;
; 1.030 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.297      ;
; 1.030 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.297      ;
; 1.033 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.701      ;
; 1.033 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.701      ;
; 1.033 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.701      ;
; 1.033 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.701      ;
; 1.033 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.701      ;
; 1.033 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.701      ;
; 1.033 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.701      ;
; 1.033 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.701      ;
; 1.053 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.320      ;
; 1.053 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.320      ;
; 1.054 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.321      ;
; 1.129 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.304     ; 1.011      ;
; 1.151 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.180 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.304     ; 1.062      ;
; 1.208 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.304     ; 1.090      ;
; 1.220 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.304     ; 1.102      ;
; 1.316 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.984      ;
; 1.316 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.984      ;
; 1.316 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.984      ;
; 1.316 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.984      ;
; 1.316 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.984      ;
; 1.316 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.984      ;
; 1.316 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.984      ;
; 1.316 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.482      ; 1.984      ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                ;
+--------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.964 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.881      ;
; -0.964 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.881      ;
; -0.964 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.881      ;
; -0.831 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.748      ;
; -0.831 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.748      ;
; -0.831 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.748      ;
+--------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.352 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.619      ;
; 1.352 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.619      ;
; 1.352 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.619      ;
; 1.482 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.749      ;
; 1.482 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.749      ;
; 1.482 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.749      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                     ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:2:bit_n|int_q|clk                                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:3:bit_n|int_q|clk                                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:4:bit_n|int_q|clk                                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:5:bit_n|int_q|clk                                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:6:bit_n|int_q|clk                                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:7:bit_n|int_q|clk                                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fourBitInc|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fourBitInc|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fourBitInc|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y0|int_q|clk                                                                                              ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y1|int_q|clk                                                                                              ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                   ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                                 ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                                 ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                                ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.898 ; 1.242 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; 0.700 ; 1.062 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.898 ; 1.242 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.533 ; 0.887 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; 0.742 ; 1.072 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.545 ; 0.895 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.622 ; 0.961 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; 0.741 ; 1.093 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.564 ; 0.903 ; Rise       ; clk             ;
; txStart   ; clk        ; 1.708 ; 2.129 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX_in[*]  ; clk        ; -0.082 ; -0.418 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; -0.255 ; -0.609 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; -0.446 ; -0.783 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; -0.082 ; -0.418 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; -0.281 ; -0.594 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; -0.092 ; -0.425 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; -0.172 ; -0.489 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; -0.300 ; -0.639 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; -0.116 ; -0.432 ; Rise       ; clk             ;
; txStart   ; clk        ; -1.219 ; -1.621 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 7.680 ; 7.524 ; Rise       ; clk             ;
; TX_out    ; clk        ; 7.700 ; 7.689 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 7.267 ; 7.110 ; Rise       ; clk             ;
; TX_out    ; clk        ; 6.965 ; 6.920 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 622.67 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.606 ; -10.965           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.775 ; -2.325               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.222 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -29.985                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.606 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.441     ; 1.164      ;
; -0.583 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.862      ;
; -0.583 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.862      ;
; -0.583 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.862      ;
; -0.583 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.862      ;
; -0.583 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.862      ;
; -0.583 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.862      ;
; -0.583 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.862      ;
; -0.583 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.862      ;
; -0.577 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.441     ; 1.135      ;
; -0.562 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 1.488      ;
; -0.514 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.439      ;
; -0.514 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.439      ;
; -0.514 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.439      ;
; -0.514 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.439      ;
; -0.514 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.439      ;
; -0.514 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.439      ;
; -0.514 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.439      ;
; -0.514 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.439      ;
; -0.508 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.441     ; 1.066      ;
; -0.487 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.413      ;
; -0.486 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 1.412      ;
; -0.471 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 1.397      ;
; -0.446 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.441     ; 1.004      ;
; -0.440 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 1.366      ;
; -0.434 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.360      ;
; -0.398 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.324      ;
; -0.397 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 1.323      ;
; -0.397 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 1.323      ;
; -0.340 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.265      ;
; -0.340 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.265      ;
; -0.340 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.265      ;
; -0.340 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.265      ;
; -0.307 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.232      ;
; -0.304 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.229      ;
; -0.301 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.441     ; 0.859      ;
; -0.300 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.225      ;
; -0.298 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.441     ; 0.856      ;
; -0.296 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.441     ; 0.854      ;
; -0.295 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.574      ;
; -0.295 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.574      ;
; -0.295 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.574      ;
; -0.295 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.574      ;
; -0.295 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.574      ;
; -0.295 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.574      ;
; -0.295 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.574      ;
; -0.295 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.280      ; 1.574      ;
; -0.283 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.441     ; 0.841      ;
; -0.252 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.178      ;
; -0.247 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.173      ;
; -0.135 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.061      ;
; -0.134 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 1.060      ;
; -0.134 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 1.060      ;
; -0.080 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.006      ;
; -0.077 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.003      ;
; -0.077 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.003      ;
; -0.064 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.073     ; 0.990      ;
; -0.063 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.073     ; 0.989      ;
; -0.061 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.987      ;
; -0.058 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 0.984      ;
; -0.058 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 0.984      ;
; -0.030 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.074     ; 0.955      ;
; 0.007  ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.919      ;
; 0.011  ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.915      ;
; 0.215  ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.073     ; 0.711      ;
; 0.218  ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.073     ; 0.708      ;
; 0.243  ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.394 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.638      ;
; 0.396 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.640      ;
; 0.582 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.585 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.587 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.832      ;
; 0.593 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.837      ;
; 0.595 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.839      ;
; 0.599 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.620 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.864      ;
; 0.620 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.864      ;
; 0.624 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.713 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.713 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.714 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.764 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.007      ;
; 0.768 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.011      ;
; 0.768 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.011      ;
; 0.816 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.060      ;
; 0.820 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.064      ;
; 0.825 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.068      ;
; 0.831 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.075      ;
; 0.842 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.085      ;
; 0.844 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.087      ;
; 0.865 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.108      ;
; 0.877 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.120      ;
; 0.880 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.123      ;
; 0.883 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.886 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.895 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.281     ; 0.785      ;
; 0.908 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.152      ;
; 0.908 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.152      ;
; 0.909 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.153      ;
; 0.913 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.281     ; 0.803      ;
; 0.913 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.281     ; 0.803      ;
; 0.916 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.281     ; 0.806      ;
; 0.941 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.184      ;
; 0.942 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.185      ;
; 0.942 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.185      ;
; 0.943 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.186      ;
; 0.946 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.557      ;
; 0.946 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.557      ;
; 0.946 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.557      ;
; 0.946 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.557      ;
; 0.946 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.557      ;
; 0.946 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.557      ;
; 0.946 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.557      ;
; 0.946 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.557      ;
; 0.956 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.200      ;
; 0.956 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.200      ;
; 0.957 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.201      ;
; 1.049 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.281     ; 0.939      ;
; 1.057 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.086 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.281     ; 0.976      ;
; 1.091 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.281     ; 0.981      ;
; 1.128 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.281     ; 1.018      ;
; 1.205 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.816      ;
; 1.205 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.816      ;
; 1.205 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.816      ;
; 1.205 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.816      ;
; 1.205 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.816      ;
; 1.205 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.816      ;
; 1.205 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.816      ;
; 1.205 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.440      ; 1.816      ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                 ;
+--------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.775 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.701      ;
; -0.775 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.701      ;
; -0.775 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.701      ;
; -0.652 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.578      ;
; -0.652 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.578      ;
; -0.652 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.578      ;
+--------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.222 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.466      ;
; 1.222 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.466      ;
; 1.222 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.466      ;
; 1.340 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.584      ;
; 1.340 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.584      ;
; 1.340 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.584      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                     ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                       ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                                ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                                ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:2:bit_n|int_q|clk                                                                                ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:3:bit_n|int_q|clk                                                                                ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:4:bit_n|int_q|clk                                                                                ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:5:bit_n|int_q|clk                                                                                ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:6:bit_n|int_q|clk                                                                                ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:7:bit_n|int_q|clk                                                                                ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fourBitInc|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fourBitInc|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fourBitInc|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y0|int_q|clk                                                                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y1|int_q|clk                                                                                              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                                 ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                                 ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                                ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.736 ; 0.974 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; 0.546 ; 0.812 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.736 ; 0.974 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.397 ; 0.645 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; 0.594 ; 0.805 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.404 ; 0.650 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.480 ; 0.714 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; 0.588 ; 0.844 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.426 ; 0.661 ; Rise       ; clk             ;
; txStart   ; clk        ; 1.469 ; 1.766 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.003  ; -0.229 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; -0.153 ; -0.410 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; -0.336 ; -0.566 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.003  ; -0.229 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; -0.184 ; -0.381 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; -0.003 ; -0.233 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; -0.079 ; -0.295 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; -0.197 ; -0.441 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; -0.027 ; -0.243 ; Rise       ; clk             ;
; txStart   ; clk        ; -1.028 ; -1.316 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 6.921 ; 6.788 ; Rise       ; clk             ;
; TX_out    ; clk        ; 6.969 ; 6.911 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 6.535 ; 6.402 ; Rise       ; clk             ;
; TX_out    ; clk        ; 6.271 ; 6.209 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.125 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.043 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.653 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -25.393                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.125 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.233     ; 0.629      ;
; 0.138 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.233     ; 0.616      ;
; 0.142 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.985      ;
; 0.142 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.985      ;
; 0.142 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.985      ;
; 0.142 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.985      ;
; 0.142 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.985      ;
; 0.142 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.985      ;
; 0.142 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.985      ;
; 0.142 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.985      ;
; 0.171 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.773      ;
; 0.171 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.773      ;
; 0.179 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.766      ;
; 0.180 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.765      ;
; 0.184 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.233     ; 0.570      ;
; 0.190 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.755      ;
; 0.195 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.750      ;
; 0.216 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.233     ; 0.538      ;
; 0.217 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.728      ;
; 0.223 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.722      ;
; 0.240 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.705      ;
; 0.245 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.700      ;
; 0.246 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.698      ;
; 0.246 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.698      ;
; 0.246 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.698      ;
; 0.246 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.698      ;
; 0.246 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.699      ;
; 0.274 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.670      ;
; 0.275 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.669      ;
; 0.278 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.666      ;
; 0.291 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.233     ; 0.463      ;
; 0.293 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.233     ; 0.461      ;
; 0.294 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.233     ; 0.460      ;
; 0.304 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.641      ;
; 0.305 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.233     ; 0.449      ;
; 0.308 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.637      ;
; 0.323 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.804      ;
; 0.323 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.804      ;
; 0.323 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.804      ;
; 0.323 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.804      ;
; 0.323 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.804      ;
; 0.323 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.804      ;
; 0.323 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.804      ;
; 0.323 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 1.000        ; 0.140      ; 0.804      ;
; 0.388 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.557      ;
; 0.393 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.552      ;
; 0.394 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.551      ;
; 0.410 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.534      ;
; 0.412 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.532      ;
; 0.413 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.531      ;
; 0.415 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.529      ;
; 0.416 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.528      ;
; 0.421 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.524      ;
; 0.424 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.521      ;
; 0.424 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 1.000        ; -0.042     ; 0.521      ;
; 0.435 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.509      ;
; 0.452 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.493      ;
; 0.456 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.489      ;
; 0.570 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.374      ;
; 0.573 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.371      ;
; 0.586 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.186 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.313      ;
; 0.188 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.315      ;
; 0.287 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.413      ;
; 0.289 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.289 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.290 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.291 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.291 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.291 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.297 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.423      ;
; 0.311 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.437      ;
; 0.316 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.442      ;
; 0.316 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.442      ;
; 0.348 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.474      ;
; 0.352 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.478      ;
; 0.352 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.478      ;
; 0.380 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.506      ;
; 0.384 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.510      ;
; 0.385 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.511      ;
; 0.400 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.526      ;
; 0.404 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.530      ;
; 0.407 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.533      ;
; 0.410 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.536      ;
; 0.416 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.542      ;
; 0.418 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.544      ;
; 0.432 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.558      ;
; 0.432 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.558      ;
; 0.436 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.562      ;
; 0.437 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.140     ; 0.381      ;
; 0.439 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.565      ;
; 0.442 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.140     ; 0.387      ;
; 0.444 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.140     ; 0.388      ;
; 0.446 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.140     ; 0.390      ;
; 0.457 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.583      ;
; 0.461 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.465 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.591      ;
; 0.465 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.591      ;
; 0.466 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.592      ;
; 0.466 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.592      ;
; 0.483 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.609      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.803      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.803      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.803      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.803      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.803      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.803      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.803      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.803      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.507 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.140     ; 0.451      ;
; 0.517 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.643      ;
; 0.536 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.140     ; 0.480      ;
; 0.542 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.140     ; 0.486      ;
; 0.550 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ; clk          ; clk         ; 0.000        ; -0.140     ; 0.494      ;
; 0.605 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.921      ;
; 0.605 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.921      ;
; 0.605 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.921      ;
; 0.605 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.921      ;
; 0.605 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.921      ;
; 0.605 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.921      ;
; 0.605 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.921      ;
; 0.605 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.232      ; 0.921      ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.043 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.902      ;
; 0.043 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.902      ;
; 0.043 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.902      ;
; 0.102 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.843      ;
; 0.102 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.843      ;
; 0.102 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.843      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.653 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.779      ;
; 0.653 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.779      ;
; 0.653 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.779      ;
; 0.712 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.838      ;
; 0.712 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.838      ;
; 0.712 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.838      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                                 ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                                 ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                                 ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                                 ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                                 ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                                 ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                                 ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:2:bit_n|int_q|clk                                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:3:bit_n|int_q|clk                                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:4:bit_n|int_q|clk                                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:5:bit_n|int_q|clk                                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:6:bit_n|int_q|clk                                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:7:bit_n|int_q|clk                                                                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fourBitInc|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fourBitInc|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fourBitInc|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y0|int_q|clk                                                                                              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y1|int_q|clk                                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                   ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                     ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                   ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:fourBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                                         ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                                         ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                              ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                              ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                              ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                              ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                              ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                              ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                              ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                              ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                     ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:2:bit_n|int_q|clk                                                                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:3:bit_n|int_q|clk                                                                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:4:bit_n|int_q|clk                                                                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:5:bit_n|int_q|clk                                                                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:6:bit_n|int_q|clk                                                                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:7:bit_n|int_q|clk                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.378 ; 0.942 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; 0.279 ; 0.839 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.378 ; 0.942 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.221 ; 0.785 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; 0.288 ; 0.869 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.213 ; 0.780 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.242 ; 0.819 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; 0.285 ; 0.850 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.206 ; 0.778 ; Rise       ; clk             ;
; txStart   ; clk        ; 0.755 ; 1.368 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.020  ; -0.540 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; -0.058 ; -0.611 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; -0.153 ; -0.710 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.002  ; -0.548 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; -0.061 ; -0.627 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.010  ; -0.542 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; -0.016 ; -0.580 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; -0.061 ; -0.620 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.020  ; -0.540 ; Rise       ; clk             ;
; txStart   ; clk        ; -0.520 ; -1.112 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 4.079 ; 4.043 ; Rise       ; clk             ;
; TX_out    ; clk        ; 4.078 ; 4.154 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 3.872 ; 3.839 ; Rise       ; clk             ;
; TX_out    ; clk        ; 3.703 ; 3.756 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.789  ; 0.181 ; -0.964   ; 0.653   ; -3.000              ;
;  clk             ; -0.789  ; 0.181 ; -0.964   ; 0.653   ; -3.000              ;
; Design-wide TNS  ; -14.368 ; 0.0   ; -2.892   ; 0.0     ; -29.985             ;
;  clk             ; -14.368 ; 0.000 ; -2.892   ; 0.000   ; -29.985             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.898 ; 1.242 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; 0.700 ; 1.062 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.898 ; 1.242 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.533 ; 0.887 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; 0.742 ; 1.072 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.545 ; 0.895 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.622 ; 0.961 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; 0.741 ; 1.093 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.564 ; 0.903 ; Rise       ; clk             ;
; txStart   ; clk        ; 1.708 ; 2.129 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.020  ; -0.229 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; -0.058 ; -0.410 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; -0.153 ; -0.566 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.003  ; -0.229 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; -0.061 ; -0.381 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.010  ; -0.233 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; -0.016 ; -0.295 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; -0.061 ; -0.441 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.020  ; -0.243 ; Rise       ; clk             ;
; txStart   ; clk        ; -0.520 ; -1.112 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 7.680 ; 7.524 ; Rise       ; clk             ;
; TX_out    ; clk        ; 7.700 ; 7.689 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 3.872 ; 3.839 ; Rise       ; clk             ;
; TX_out    ; clk        ; 3.703 ; 3.756 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TDRE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX_out        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; txStart                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDRE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; TX_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDRE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; TX_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDRE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TX_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 82       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 82       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 04 11:20:09 2024
Info: Command: quartus_sta CEG3155_PROJECT -c CEG3155_PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG3155_PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.789
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.789       -14.368 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332146): Worst-case recovery slack is -0.964
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.964        -2.892 clk 
Info (332146): Worst-case removal slack is 1.352
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.352         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.985 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.606
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.606       -10.965 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 clk 
Info (332146): Worst-case recovery slack is -0.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.775        -2.325 clk 
Info (332146): Worst-case removal slack is 1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.222         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.985 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.125
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.125         0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 clk 
Info (332146): Worst-case recovery slack is 0.043
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.043         0.000 clk 
Info (332146): Worst-case removal slack is 0.653
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.653         0.000 clk 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -25.393 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4654 megabytes
    Info: Processing ended: Wed Dec 04 11:20:11 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


