<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:24.3524</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.12.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2019-0176748</applicationNumber><claimCount>23</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 시스템의 입출력 성능을 향상시키는 장치 및 방법</inventionTitle><inventionTitleEng>APPARATUS AND METHOD FOR IMPROVING INPUT/OUTPUT  THROUGHPUT OF MEMORY SYSTEM</inventionTitleEng><openDate>2021.07.07</openDate><openNumber>10-2021-0083941</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.12.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 12/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 기술은 데이터를 저장할 수 있는 복수의 메모리 다이, 및 복수의 메모리 다이와 복수의 채널을 통해 연결되며, 호스트에서 전달된 복수의 읽기 요청에 대응하는 데이터를 복수의 메모리 다이가 복수의 채널을 통해 인터리빙(interleaving)하여 출력하도록 복수의 읽기 요청 중 적어도 일부에 대해 페어링 동작을 수행하는 컨트롤러를 포함하고, 컨트롤러는 상기 페어링 동작을 위해 전달된 읽기 요청의 개수에 대응하여 페어링 동작의 수행 여부를 결정하는 메모리 시스템을 제공할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다양한 저장 모드로 데이터를 저장할 수 있는 복수의 메모리 다이; 및복수의 채널을 통해 상기 복수의 메모리 다이와 연결되며, 복수의 읽기 요청을 위해 상기 복수의 메모리 다이를 제어함에 있어, 상기 복수의 채널을 통해 인터리빙(interleaving) 방식으로 상기 복수의 읽기 요청이 처리되도록 상기 복수의 읽기 요청 중 적어도 일부에 대해 페어링 동작을 수행하여 상기 복수의 읽기 요청을 상기 복수의 채널에 전달하는 컨트롤러를 포함하고,상기 컨트롤러는 상기 복수의 읽기 요청의 수에 대응하여 상기 페어링 동작의 수행 여부를 결정하며, 상기 저장 모드가 동일하고 서로 다른 채널과 관련된 읽기 요청들에 상기 페어링 동작을 수행하는 메모리 시스템. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 컨트롤러는 상기 복수의 읽기 요청의 개수가 제1 임계값 이상이면 상기 복수의 읽기 요청에 상기 페어링 동작을 수행하며, 상기 제1 임계값은 상기 복수의 채널의 개수보다 많고, 상기 복수의 채널 개수의 두 배보다는 작은 메모리 시스템.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 컨트롤러는 상기 복수의 읽기 요청들과 관련된 맵데이터를 상기 복수의 메모리 다이로부터 수신하기 위한 제1 읽기 요청들에 상기 페어링 동작을 수행하여 상기 복수의 채널 중 대응하는 채널로 전송하고, 상기 복수의 메모리 다이 중 대응하는 메모리 다이로부터 상기 맵데이터를 인터리빙 방식으로 수신하는 메모리 시스템. </claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 컨트롤러는 상기 수신된 맵데이터에 기초하여, 상기 데이터 중 상기 복수의 읽기 요청들과 관련된 요청 데이터를 상기 복수의 메모리 다이로부터 수신하기 위한 제2 읽기 요청들에 상기 페어링 동작을 수행하여 상기 복수의 채널 중 대응하는 채널로 전송하고, 상기 복수의 메모리 다이 중 대응하는 메모리 다이로부터 상기 요청 데이터를 인터리빙 방식으로 수신하는 메모리 시스템. </claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 복수의 읽기 요청은 상기 컨트롤러 내부 동작을 위한 읽기 요청 및 호스트로부터 수신된 읽기 요청을 포함하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,호스트로 출력될 데이터를 임시 저장하는 출력 버퍼를 더 포함하고,상기 컨트롤러는 상기 출력 버퍼에 저장되는 상기 요청 데이터 중 상기 호스트로부터 수신된 읽기 요청에 대응하는 상기 호스트로 출력될 데이터의 수가 설정값보다 많으면 상기 페어링 동작을 수행하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 출력 버퍼는 상기 출력될 데이터를 입력된 순서에 따라 출력하는 큐(queue)의 데이터 구조를 포함하고, 상기 컨트롤러는 상기 출력 버퍼에 대응하는 상기 호스트와 상기 메모리 시스템 간 제1 데이터 입출력 속도와 상기 요청 데이터 수신에 대응하는 상기 컨트롤러와 상기 복수의 메모리 다이 간 제2 데이터 입출력 속도에 대응하여 상기 설정값을 결정하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 컨트롤러는상기 페어링 동작을 위해 전달된 상기 복수의 읽기 요청 중 첫번째 읽기 요청부터 N번째 읽기 요청 전까지 상기 페어링 동작을 수행하지 않고, 상기 N번째 읽기 요청부터 마지막 읽기 요청에 대해 상기 페어링 동작을 수행하며,상기 N은 상기 복수의 채널의 개수와 동일한 메모리 시스템.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 컨트롤러는 상기 페어링 동작 중 상기 복수의 읽기 요청 중 페어링되지 않은 읽기 요청이 상기 복수의 메모리 다이의 개수보다 적을 경우 상기 페어링 동작을 중단하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 컨트롤러는 상기 페어링 동작을 위해 주소 변환(address translation)을 위해 사용되는 맵 데이터를 사용하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,주소 변환(address translation)을 위해 사용되는 맵 데이터를 저장할 수 있는 메모리;상기 복수의 읽기 요청을 임시 저장하는 입력 버퍼; 및호스트로 출력될 데이터를 임시 저장하는 출력 버퍼를 더 포함하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 컨트롤러는상기 입력 버퍼와 상기 출력 버퍼의 상태를 모니터링하여 상기 페어링 여부를 결정하는 입출력 버퍼 관리부;상기 페어링 동작을 위해 전달된 상기 복수의 읽기 요청의 개수에 대응하여 상기 복수의 읽기 요청에 대해 페어링 동작의 수행 및 중단을 결정하고, 페어링된 읽기 요청을 페어링되지 않는 읽기 요청보다 먼저 출력하는 페어링부; 및상기 페어링부에서 전달된 순서에 따라 상기 복수의 읽기 요청에 대해 상기 주소 변환을 수행하고, 상기 복수의 채널 중 서로 다른 채널을 통해 상기 복수의 메모리 다이에 전달하는 동작 수행부를 포함하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 복수의 메모리 다이는 상기 저장 모드가 싱글 레벨 셀(SLC) 모드, 멀티 레벨 셀(MLC) 모드, 트리플 레벨 셀(TLC) 모드 또는 쿼드 레벨 셀(QLC) 모드로 저장된 데이터를 포함하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>14. 호스트에서 전달된 복수의 읽기 요청을 수신하는 단계;상기 복수의 읽기 요청에 대한 페어링 동작의 수행 여부를 결정하는 단계;상기 페어링 동작맵 데이터의 요청 여부에 대응하여 상기 복수의 읽기 요청에 대한 상기 페어링 동작을 수행하고, 복수의 채널을 통해 페어링된 읽기 요청들을 복수의 메모리 다이에 전달하는 단계;상기 복수의 채널을 통해 인터리빙(interleaving) 방식으로 상기 페어링된 읽기 요청에 대한 데이터를 수신하는 단계; 및수신된 데이터를 상기 호스트로 출력하는 단계를 포함하며, 상기 페어링 동작을 수행하는 단계는 상기 데이터의 저장 모드가 동일하고 서로 다른 채널과 관련된 읽기 요청들에 상기 페어링 동작을 수행하는,메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 페어링 동작의 수행 여부를 결정하는 단계는상기 복수의 읽기 요청의 개수가 제1 임계값 이상이면 상기 복수의 읽기 요청에 상기 페어링 동작을 수행하는 단계를 포함하며, 상기 제1 임계값은 상기 복수의 채널의 개수보다 많고, 상기 복수의 채널 개수의 두배보다 작은, 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 페어링된 읽기 요청들을 복수의 메모리 다이에 전달하는 단계는상기 복수의 읽기 요청들과 관련된 맵데이터를 상기 복수의 메모리 다이로부터 수신하기 위한 제1 읽기 요청들에 상기 페어링 동작을 수행하여 상기 복수의 채널 중 대응하는 채널로 전송하는 단계;상기 복수의 메모리 다이 중 대응하는 메모리 다이로부터 상기 맵데이터를 인터리빙 방식으로 수신하는 단계;상기 수신된 맵데이터에 기초하여, 상기 데이터 중 상기 복수의 읽기 요청들과 관련된 요청 데이터를 상기 복수의 메모리 다이로부터 수신하기 위한 제2 읽기 요청들에 상기 페어링 동작을 수행하는 단계; 및 상기 복수의 채널 중 대응하는 채널로 전송하고, 상기 복수의 메모리 다이 중 대응하는 메모리 다이로부터 상기 요청 데이터를 인터리빙 방식으로 수신하는 단계를 포함하는, 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 페어링된 읽기 요청들을 복수의 메모리 다이에 전달하는 단계는상기 호스트로 출력될 데이터를 임시 저장하는 출력 버퍼에 저장되는 상기 요청 데이터 중 상기 호스트로부터 수신된 읽기 요청에 대응하는 상기 호스트로 출력될 데이터의 수가 설정값보다 많으면 상기 페어링 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 설정값은 상기 호스트와 상기 메모리 시스템 간 제1 데이터 입출력 속도와 상기 컨트롤러와 상기 복수의 메모리 다이 간 제2 데이터 입출력 속도에 대응하여 결정되는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>19. 제14항에 있어서,상기 페어링된 읽기 요청들을 복수의 메모리 다이에 전달하는 단계는상기 페어링 동작을 위해 전달된 상기 복수의 읽기 요청 중 첫번째 읽기 요청부터 N번째 읽기 요청 전까지 상기 페어링 동작없이 읽기 요청을 출력하는 단계; 및상기 N번째 읽기 요청부터 마지막 읽기 요청에 대해 상기 페어링 동작을 수행하는 단계를 포함하고,상기 N은 상기 복수의 채널의 개수와 동일한, 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 페어링된 읽기 요청들을 복수의 메모리 다이에 전달하는 단계는상기 복수의 리드 요청 중 상기 페어링되지 않은 읽기 요청이 상기 복수의 메모리 다이의 개수보다 적을 경우 상기 페어링 동작을 중단하는 단계를 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서,상기 페어링된 읽기 요청들을 복수의 메모리 다이에 전달하는 단계는상기 페어링 동작을 위해 전달된 읽기 요청의 개수가 상기 복수의 메모리 다이의 개수보다 적을 경우 상기 페어링 동작을 수행하지 않고 읽기 요청을 출력하는 단계를 더 포함하는, 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>22. 제14항에 있어서,상기 페어링된 읽기 요청들을 복수의 메모리 다이에 전달하는 단계는상기 페어링 동작을 위해 전달된 상기 복수의 읽기 요청의 개수에 대응하여 상기 복수의 읽기 요청에 대해 페어링 동작의 수행 및 중단을 결정하는 단계; 및페어링된 읽기 요청을 페어링되지 않는 읽기 요청보다 먼저 출력하는 단계; 를 포함하는, 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>23. 제14항에 있어서,제1항에 있어서, 상기 복수의 메모리 다이는 상기 저장 모드가 싱글 레벨 셀(SLC) 모드, 멀티 레벨 셀(MLC) 모드, 트리플 레벨 셀(TLC) 모드 또는 쿼드 레벨 셀(QLC) 모드로 저장된 데이터를 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 성남시 중원구...</address><code> </code><country> </country><engName>PARK,Jeen</engName><name>박진</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)</address><code>920001000048</code><country>대한민국</country><engName>Shinsung Patent Firm LLC</engName><name>신성특허법인(유한)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2019.12.27</receiptDate><receiptNumber>1-1-2019-1349484-07</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2022.12.21</receiptDate><receiptNumber>1-1-2022-1378029-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.08</receiptDate><receiptNumber>9-5-2025-0757978-73</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020190176748.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931a21b0ecf38bcaafd30edfd5d5084ea11b159c407b21bad9fe548f268a9e209dde024ab112554528cd70864846b5d7f1619325d91afac737</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfca3d5bfd1b964203cb10bdc840d03c49d3c027932dbcb44fc2e3229cec3fc87c5a35d713790be7acb4444c265b6441ad6f3d8c20249374b9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>