# 张竞翀
- 28 岁
- 电话： 18144830176
- 邮箱： 1498379342@qq.com


## 教育经历
- 西安电子科技大学 硕士 微电子学与固体电子学  2018-2021
- 西安电子科技大学 本科 集成电路设计与集成系统  2014-2018


## 竞赛经历
- 国际算法比赛 ISPD 2020，AI 加速芯片的算子 floorplan 问题，所在团队获得第二名
- 国际算法比赛 ICCAD 2020，Placement Aware Global Routing 问题，所在团队获得第三名
- 国内算法比赛 ICISC 2020，华大九天设置的 Detailed Routing 赛题，个人获得第一名


## 工作经历
- 深圳鸿芯微纳技术有限公司 逻辑综合部 软件研发工程师 2021.06 - 2023.03
    - 从事 post mapping 时序优化工作
        1. 优化模块的框架调优，包括优化策略、effort 的调节，以及探索优化算法的应用顺序
        2. 新优化算法的开发，包括 sizing、buffering、operator reselect 等
        3. 研究简化时序模型，提高 batch mode 优化的效率
    - 搭建自动化测试平台，包括并行提交机制、数据抓取与管理系统、表格化与图表化工具


- 上海安路信息科技股份有限公司 FPGA软件开发部 研发工程师 2023.03 - 至今
    - 承担动态可重构功能的主要开发工作
        1. 负责后端流程的功能定义与大部分实现，包括新的时钟相关数据结构，布局布线在新模式下的流程，数据库与算法引擎的结构解耦
        2. 借助 clang 编译器解析功能进行批量化代码改写，实现 hierarchical 布局布线功能
        3. 重构 CTS 功能模块
    - 布线引擎的优化提升
        1. 负责线网拓扑关系的分析与提升工作
        3. 进行底层搜索算法 cost 模型的问题定位与调优
    - 开发用于客户现场的分析工具，避免反复传递不同版本的软件
        1. 设计了紧凑的 snapshot 文件，高效、完整地导出产品运行过程的中间数据，满足多样化分析需求
        2. 集成 python 解释器到 debug 版本的产品中，用于加载 snapshot 并进行定制化分析、统计

## 自我评价
- 毕业于半导体相关专业，具有工艺、器件物理等背景知识
- 在综合优化、布局布线领域有丰富的学习、开发经历
- 有良好的 c++ 编程能力、EDA 工具的工程实践能力
