<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about resource utilization per module to be displayed in the summary report.
*******************************************************************************************-->
<modules>
<column_headers>
<data>Module name</data>
<data>SLE</data>
<data>CFG</data>
<data>ARI1</data>
<data>BUFFER</data>
<data>MACC_PA</data>
<data>RAM1K20</data>
<data>RAM64X12</data>
<data>GLOBAL</data>
<data>IO</data>
</column_headers>
<module>
<data>Top</data>
<data>6122</data>
<data>4375</data>
<data>2678</data>
<data>0</data>
<data>0</data>
<data>921</data>
<data>0</data>
<data>9</data>
<data>108</data>
<module>
<data>Clock_Reset</data>
<data>20</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<module>
<data>CORERESET_PF_C0</data>
<data>17</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>CORERESET_PF_C0_CORERESET_PF_C0_0_CORERESET_PF</data>
<data>17</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CCC_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>PF_CCC_C0_PF_CCC_C0_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CCC_C3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>PF_CCC_C3_PF_CCC_C3_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_INIT_MONITOR_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_INIT_MONITOR_C0_PF_INIT_MONITOR_C0_0_PF_INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_OSC_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>PF_OSC_C0_PF_OSC_C0_0_PF_OSC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>Synchronizer_0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>Communication</data>
<data>3010</data>
<data>2253</data>
<data>868</data>
<data>0</data>
<data>0</data>
<data>34</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C1</data>
<data>77</data>
<data>58</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C1_COREFIFO_C1_0_COREFIFO_Z1_layer0</data>
<data>77</data>
<data>58</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C1_COREFIFO_C1_0_corefifo_sync_scntr_Z2_layer0</data>
<data>33</data>
<data>15</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C1_COREFIFO_C1_0_ram_wrapper_40s_40s_10_10_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C1_COREFIFO_C1_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C3</data>
<data>77</data>
<data>58</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C3_COREFIFO_C3_0_COREFIFO_Z3_layer0</data>
<data>77</data>
<data>58</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C3_COREFIFO_C3_0_corefifo_sync_scntr_Z4_layer0</data>
<data>33</data>
<data>15</data>
<data>35</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C3_COREFIFO_C3_0_ram_wrapper_40s_40s_10_10_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C3_COREFIFO_C3_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>Communication_ANW_MUX</data>
<data>5</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Communication_CMD_MUX</data>
<data>6</data>
<data>124</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Communication_Controler</data>
<data>12</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Communication_Switch</data>
<data>1</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_Protocol_UART_Protocol_0</data>
<data>1041</data>
<data>729</data>
<data>281</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_0</data>
<data>311</data>
<data>185</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_COREFIFO_Z5_layer0_1_1</data>
<data>311</data>
<data>185</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_async_Z6_layer0_1_1</data>
<data>144</data>
<data>57</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_0_3</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_1_3</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_UART_Protocol_UART_Protocol_0_4</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_UART_Protocol_UART_Protocol_0_5</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_fwft_Z7_layer0_UART_Protocol_UART_Protocol_0</data>
<data>84</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s_1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_LSRAM_top_1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C0_1_0</data>
<data>280</data>
<data>129</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_COREFIFO_Z5_layer0_1_0</data>
<data>280</data>
<data>129</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_async_Z6_layer0_1_0</data>
<data>145</data>
<data>57</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_0_2</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_1_2</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_UART_Protocol_UART_Protocol_0</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_UART_Protocol_UART_Protocol_0_3</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_fwft_Z7_layer0_0_UART_Protocol_UART_Protocol_0</data>
<data>68</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s_UART_Protocol_UART_Protocol_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_LSRAM_top_UART_Protocol_UART_Protocol_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C6_UART_Protocol_UART_Protocol_0</data>
<data>204</data>
<data>195</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_COREFIFO_Z8_layer0_UART_Protocol_UART_Protocol_0</data>
<data>204</data>
<data>195</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_corefifo_fwft_Z10_layer0_UART_Protocol_UART_Protocol_0</data>
<data>84</data>
<data>179</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_corefifo_sync_scntr_Z9_layer0_UART_Protocol_UART_Protocol_0</data>
<data>38</data>
<data>12</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_ram_wrapper_40s_40s_8_8_1s_1s_2s_0s_0s_UART_Protocol_UART_Protocol_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_LSRAM_top_UART_Protocol_UART_Protocol_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREUART_C0_UART_Protocol_UART_Protocol_0</data>
<data>79</data>
<data>68</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREUART_C0_COREUART_C0_0_COREUART_0s_0s_0s_8s_0s_0s_UART_Protocol_UART_Protocol_0</data>
<data>79</data>
<data>68</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREUART_C0_COREUART_C0_0_Clock_gen_0s_0s_UART_Protocol_UART_Protocol_0</data>
<data>19</data>
<data>10</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREUART_C0_COREUART_C0_0_Rx_async_0s_0s_0s_1s_2s_3s_UART_Protocol_UART_Protocol_0</data>
<data>32</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREUART_C0_COREUART_C0_0_Tx_async_0s_0s_0s_1s_2s_3s_4s_5s_6s_UART_Protocol_UART_Protocol_0</data>
<data>19</data>
<data>15</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>Communication_TX_Arbiter2_UART_Protocol_UART_Protocol_0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_RX_Protocol_0</data>
<data>100</data>
<data>56</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_TX_Protocol_UART_Protocol_UART_Protocol_0</data>
<data>60</data>
<data>95</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>UART_Protocol_UART_Protocol_1</data>
<data>1041</data>
<data>729</data>
<data>281</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_1_1</data>
<data>311</data>
<data>185</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_COREFIFO_Z5_layer0_1_2</data>
<data>311</data>
<data>185</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_async_Z6_layer0_0</data>
<data>144</data>
<data>57</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_0_4</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_1_4</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_UART_Protocol_UART_Protocol_1_4</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_UART_Protocol_UART_Protocol_1_5</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_fwft_Z7_layer0_UART_Protocol_UART_Protocol_1</data>
<data>84</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_LSRAM_top_1_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C0_1_2</data>
<data>280</data>
<data>129</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_COREFIFO_Z5_layer0_0</data>
<data>280</data>
<data>129</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_async_Z6_layer0_1_2</data>
<data>145</data>
<data>57</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_0_0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_NstagesSync_2s_10_1_0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_UART_Protocol_UART_Protocol_1</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_grayToBinConv_10_UART_Protocol_UART_Protocol_1_3</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_corefifo_fwft_Z7_layer0_0_UART_Protocol_UART_Protocol_1</data>
<data>68</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s_UART_Protocol_UART_Protocol_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C0_COREFIFO_C0_0_LSRAM_top_UART_Protocol_UART_Protocol_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C6_UART_Protocol_UART_Protocol_1</data>
<data>204</data>
<data>195</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_COREFIFO_Z8_layer0_UART_Protocol_UART_Protocol_1</data>
<data>204</data>
<data>195</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_corefifo_fwft_Z10_layer0_UART_Protocol_UART_Protocol_1</data>
<data>84</data>
<data>179</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_corefifo_sync_scntr_Z9_layer0_UART_Protocol_UART_Protocol_1</data>
<data>38</data>
<data>12</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_ram_wrapper_40s_40s_8_8_1s_1s_2s_0s_0s_UART_Protocol_UART_Protocol_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C6_COREFIFO_C6_0_LSRAM_top_UART_Protocol_UART_Protocol_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREUART_C0_UART_Protocol_UART_Protocol_1</data>
<data>79</data>
<data>68</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREUART_C0_COREUART_C0_0_COREUART_0s_0s_0s_8s_0s_0s_UART_Protocol_UART_Protocol_1</data>
<data>79</data>
<data>68</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREUART_C0_COREUART_C0_0_Clock_gen_0s_0s_UART_Protocol_UART_Protocol_1</data>
<data>19</data>
<data>10</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREUART_C0_COREUART_C0_0_Rx_async_0s_0s_0s_1s_2s_3s_UART_Protocol_UART_Protocol_1</data>
<data>32</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREUART_C0_COREUART_C0_0_Tx_async_0s_0s_0s_1s_2s_3s_4s_5s_6s_UART_Protocol_UART_Protocol_1</data>
<data>19</data>
<data>15</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>Communication_TX_Arbiter2_UART_Protocol_UART_Protocol_1</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_RX_Protocol_1</data>
<data>100</data>
<data>56</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>UART_TX_Protocol_UART_Protocol_UART_Protocol_1</data>
<data>60</data>
<data>95</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>USB_3_Protocol</data>
<data>750</data>
<data>518</data>
<data>236</data>
<data>0</data>
<data>0</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C11</data>
<data>180</data>
<data>91</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_COREFIFO_Z16_layer0</data>
<data>180</data>
<data>91</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_corefifo_fwft_Z18_layer0</data>
<data>68</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_corefifo_sync_scntr_Z17_layer0</data>
<data>46</data>
<data>18</data>
<data>58</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_ram_wrapper_40s_40s_10_10_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C11_COREFIFO_C11_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C7</data>
<data>312</data>
<data>154</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_COREFIFO_Z11_layer0</data>
<data>312</data>
<data>154</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_async_Z12_layer0</data>
<data>145</data>
<data>59</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_NstagesSync_2s_10_0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_NstagesSync_2s_10_1</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_grayToBinConv_10_Communication</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_grayToBinConv_10_Communication_0</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_corefifo_fwft_Z13_layer0</data>
<data>84</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_ram_wrapper_40s_40s_10_10_0s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C7_COREFIFO_C7_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C8</data>
<data>205</data>
<data>110</data>
<data>87</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_COREFIFO_Z14_layer0</data>
<data>205</data>
<data>110</data>
<data>87</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_async_Z15_layer0</data>
<data>169</data>
<data>75</data>
<data>87</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_NstagesSync_2s_13_0</data>
<data>28</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_NstagesSync_2s_13_1</data>
<data>28</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_grayToBinConv_13_Communication</data>
<data>0</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_corefifo_grayToBinConv_13_Communication_0</data>
<data>0</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_ram_wrapper_40s_40s_13_13_0s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C8_COREFIFO_C8_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>Communication_TX_Arbiter2_1_1</data>
<data>7</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Synchronizer_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>ft601_fifo_interface</data>
<data>44</data>
<data>86</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>Controler</data>
<data>1019</data>
<data>955</data>
<data>359</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>ADI_SPI_Controler</data>
<data>126</data>
<data>77</data>
<data>75</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>ADI_SPI_Controler_0</data>
<data>126</data>
<data>77</data>
<data>75</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Answer_Encoder</data>
<data>45</data>
<data>132</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Command_Decoder</data>
<data>95</data>
<data>73</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>REGISTERS</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Reset_Controler</data>
<data>139</data>
<data>190</data>
<data>66</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>SPI_LMX_Controler</data>
<data>115</data>
<data>61</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>work_spi_interface_rtl_7_16_1_addr_widthdata_width</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_spi_master_behavioural_24_5_1_data_lengthdivider_1</data>
<data>73</data>
<data>61</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>SPI_LMX_Controler_0</data>
<data>115</data>
<data>61</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>work_spi_interface_rtl_7_16_1_addr_widthdata_width_0</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_spi_master_behavioural_24_5_1_data_lengthdivider_1_0</data>
<data>73</data>
<data>61</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>gpio_controler</data>
<data>252</data>
<data>277</data>
<data>99</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Data_Block</data>
<data>2071</data>
<data>1166</data>
<data>1451</data>
<data>0</data>
<data>0</data>
<data>886</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C10</data>
<data>205</data>
<data>113</data>
<data>88</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_COREFIFO_Z19_layer0</data>
<data>205</data>
<data>113</data>
<data>88</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_async_Z20_layer0</data>
<data>169</data>
<data>78</data>
<data>88</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_NstagesSync_2s_13</data>
<data>28</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_NstagesSync_2s_13_0</data>
<data>28</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_grayToBinConv_13_Data_Block</data>
<data>0</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_corefifo_grayToBinConv_13_Data_Block_0</data>
<data>0</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_ram_wrapper_32s_32s_13_13_0s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C10_COREFIFO_C10_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>Communication_Builder</data>
<data>277</data>
<data>156</data>
<data>136</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Event_Info_RAM_Block</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C7_PF_DPSRAM_C7_0_PF_DPSRAM</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C7_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C7_PF_DPSRAM_C7_0_PF_DPSRAM_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C7_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C7_PF_DPSRAM_C7_0_PF_DPSRAM_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C8_Event_Status</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C8_Event_Status_PF_DPSRAM_C8_Event_Status_0_PF_DPSRAM</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>FIFOs_Reader</data>
<data>78</data>
<data>176</data>
<data>68</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Input_Data_Part_0</data>
<data>541</data>
<data>228</data>
<data>356</data>
<data>0</data>
<data>0</data>
<data>48</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_2</data>
<data>105</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_2</data>
<data>105</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_3</data>
<data>28</data>
<data>18</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Data_Block_3</data>
<data>62</data>
<data>24</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_3</data>
<data>104</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_3</data>
<data>104</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_4</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Data_Block_4</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_4</data>
<data>104</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_4</data>
<data>104</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_5</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Data_Block_5</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_5</data>
<data>104</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_5</data>
<data>104</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_6</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Data_Block_6</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_1</data>
<data>31</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_2</data>
<data>31</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_3</data>
<data>31</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_4</data>
<data>31</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Input_Data_Part_1</data>
<data>586</data>
<data>228</data>
<data>356</data>
<data>0</data>
<data>0</data>
<data>48</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4</data>
<data>116</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0</data>
<data>116</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_0</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Data_Block_0</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_0</data>
<data>116</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_0</data>
<data>116</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_1</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Data_Block_1</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_1</data>
<data>116</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_1</data>
<data>116</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0_2</data>
<data>28</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Data_Block_2</data>
<data>62</data>
<data>23</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>COREFIFO_C4_3_0</data>
<data>117</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_COREFIFO_Z21_layer0_3_0</data>
<data>117</data>
<data>56</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_fwft_Z23_layer0</data>
<data>28</data>
<data>18</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_corefifo_sync_scntr_Z22_layer0_Data_Block</data>
<data>62</data>
<data>24</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_ram_wrapper_16s_16s_14_14_1s_1s_2s_0s_0s_3_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C4_COREFIFO_C4_0_LSRAM_top_3_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_0</data>
<data>28</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_1</data>
<data>31</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_2</data>
<data>31</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>work_trigger_unit_rtl_8_3_12_g_Num_Of_TRG_Unitsg_Order_Vector_Lengthg_Data_Length_3_0</data>
<data>31</data>
<data>1</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Sample_RAM_Block</data>
<data>0</data>
<data>4</data>
<data>96</data>
<data>0</data>
<data>0</data>
<data>768</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5_PF_DPSRAM_C5_0_PF_DPSRAM</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C5_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5_PF_DPSRAM_C5_0_PF_DPSRAM_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C5_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5_PF_DPSRAM_C5_0_PF_DPSRAM_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C5_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C5_PF_DPSRAM_C5_0_PF_DPSRAM_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>192</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Sample_RAM_Block_Decoder</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Sample_RAM_Block_MUX</data>
<data>0</data>
<data>0</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>Test_Generator</data>
<data>79</data>
<data>2</data>
<data>72</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Trigger_Top_Part</data>
<data>305</data>
<data>259</data>
<data>279</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C5</data>
<data>76</data>
<data>45</data>
<data>78</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_COREFIFO_Z24_layer0</data>
<data>76</data>
<data>45</data>
<data>78</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_corefifo_fwft_Z26_layer0</data>
<data>8</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_corefifo_sync_scntr_Z25_layer0</data>
<data>63</data>
<data>32</data>
<data>78</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_ram_wrapper_18s_18s_14_14_1s_1s_2s_0s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREFIFO_C5_COREFIFO_C5_0_LSRAM_top</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>Trigger_Control</data>
<data>201</data>
<data>152</data>
<data>164</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>Trigger_Main</data>
<data>28</data>
<data>62</data>
<data>37</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>Synchronizer_2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</modules>
