
**üìå Overview**

Este proyecto implementa un decoder digital en FPGA que:

Recibe 10 se√±ales binarias desde switches f√≠sicos de la tarjeta.

Decodifica esas se√±ales.

Genera una salida equivalente en 4 bits (formato decimal/Binary-Coded output).

Traduce la salida a se√±ales para 4 displays de 7 segmentos.

Muestra el resultado directamente en la tarjeta FPGA.

El sistema permite visualizar en tiempo real el resultado de la combinaci√≥n binaria ingresada desde hardware f√≠sico.

**Funcionamiento del Sistema**

**Entradas**

10 switches f√≠sicos de la FPGA.

Cada switch representa una se√±al binaria (1 o 0).

**Procesamiento**

Las 10 entradas binarias se interpretan como una se√±al tipo decoder.

El sistema traduce esa combinaci√≥n a una salida codificada de 4 bits.

Esa salida se convierte a se√±ales compatibles con display de 7 segmentos.

**Salidas**

4 displays de 7 segmentos.

Cada display recibe su correspondiente se√±al segmentada (a‚Äìg).
Se muestra el valor decimal equivalente
