TimeQuest Timing Analyzer report for MIPS
Wed Dec 04 21:50:31 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MIPS                                               ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 22     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 104.08 MHz ; 104.08 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -8.608 ; -2832.354          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.988 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -395.000                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                   ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -8.608 ; PC[2]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.863      ;
; -8.581 ; PC[1]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.836      ;
; -8.579 ; PC[2]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.836      ;
; -8.552 ; PC[1]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.809      ;
; -8.550 ; PC[2]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.836      ;
; -8.548 ; PC[2]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.803      ;
; -8.523 ; PC[1]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.809      ;
; -8.521 ; PC[1]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.776      ;
; -8.501 ; PC[7]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.756      ;
; -8.500 ; PC[2]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.756      ;
; -8.498 ; PC[0]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.753      ;
; -8.473 ; PC[1]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.729      ;
; -8.472 ; PC[7]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.729      ;
; -8.472 ; PC[5]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.727      ;
; -8.469 ; PC[0]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.726      ;
; -8.443 ; PC[7]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.729      ;
; -8.443 ; PC[5]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.700      ;
; -8.441 ; PC[7]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.696      ;
; -8.440 ; PC[0]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.726      ;
; -8.438 ; PC[0]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.693      ;
; -8.422 ; PC[2]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.703      ;
; -8.416 ; PC[2]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.672      ;
; -8.414 ; PC[5]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.700      ;
; -8.412 ; PC[5]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.667      ;
; -8.409 ; PC[2]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.668      ;
; -8.400 ; PC[2]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.656      ;
; -8.397 ; PC[2]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.290      ; 9.682      ;
; -8.395 ; PC[1]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.676      ;
; -8.393 ; PC[7]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.649      ;
; -8.390 ; PC[0]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.646      ;
; -8.389 ; PC[1]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.645      ;
; -8.384 ; PC[2]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.640      ;
; -8.382 ; PC[2]     ; regs[5][1]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.668      ;
; -8.382 ; PC[1]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.641      ;
; -8.380 ; PC[2]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.293      ; 9.668      ;
; -8.379 ; PC[3]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.634      ;
; -8.373 ; PC[1]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.629      ;
; -8.370 ; PC[1]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.290      ; 9.655      ;
; -8.364 ; PC[5]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.620      ;
; -8.363 ; PC[2]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.622      ;
; -8.358 ; PC[2]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.644      ;
; -8.357 ; PC[2]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.616      ;
; -8.357 ; PC[1]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.613      ;
; -8.355 ; PC[1]     ; regs[5][1]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.641      ;
; -8.353 ; PC[1]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.293      ; 9.641      ;
; -8.351 ; PC[6]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.606      ;
; -8.350 ; PC[3]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.607      ;
; -8.347 ; PC[2]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.292      ; 9.634      ;
; -8.346 ; PC[2]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.290      ; 9.631      ;
; -8.345 ; PC[2]     ; regs[5][2]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.631      ;
; -8.342 ; PC[2]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.612      ;
; -8.336 ; PC[1]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.595      ;
; -8.335 ; PC[2]     ; regs[14][5] ; clock        ; clock       ; 1.000        ; 0.293      ; 9.623      ;
; -8.333 ; PC[2]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.603      ;
; -8.331 ; PC[1]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.617      ;
; -8.330 ; PC[1]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.589      ;
; -8.324 ; PC[2]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.293      ; 9.612      ;
; -8.322 ; PC[2]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.300      ; 9.617      ;
; -8.322 ; PC[6]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.579      ;
; -8.321 ; PC[3]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.607      ;
; -8.320 ; PC[1]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.292      ; 9.607      ;
; -8.319 ; PC[3]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.574      ;
; -8.319 ; PC[1]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.290      ; 9.604      ;
; -8.318 ; PC[1]     ; regs[5][2]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.604      ;
; -8.315 ; PC[7]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.596      ;
; -8.315 ; PC[1]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.585      ;
; -8.314 ; PC[2]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.629      ;
; -8.314 ; PC[7]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.570      ;
; -8.312 ; PC[0]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.593      ;
; -8.311 ; PC[2]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.293      ; 9.599      ;
; -8.310 ; PC[2]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.625      ;
; -8.309 ; PC[2]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.305      ; 9.609      ;
; -8.309 ; PC[7]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.565      ;
; -8.308 ; PC[1]     ; regs[14][5] ; clock        ; clock       ; 1.000        ; 0.293      ; 9.596      ;
; -8.307 ; PC[2]     ; regs[15][5] ; clock        ; clock       ; 1.000        ; 0.266      ; 9.568      ;
; -8.306 ; PC[0]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.562      ;
; -8.306 ; PC[1]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.576      ;
; -8.302 ; PC[7]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.561      ;
; -8.301 ; PC[2]     ; regs[0][7]  ; clock        ; clock       ; 1.000        ; 0.305      ; 9.601      ;
; -8.299 ; PC[0]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.558      ;
; -8.298 ; PC[2]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.328      ; 9.621      ;
; -8.297 ; PC[1]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.293      ; 9.585      ;
; -8.295 ; PC[1]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.300      ; 9.590      ;
; -8.293 ; PC[6]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.291      ; 9.579      ;
; -8.291 ; PC[6]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.260      ; 9.546      ;
; -8.290 ; PC[0]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.546      ;
; -8.290 ; PC[7]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.290      ; 9.575      ;
; -8.288 ; PC[2]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.544      ;
; -8.287 ; PC[0]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.290      ; 9.572      ;
; -8.287 ; PC[1]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.602      ;
; -8.286 ; PC[2]     ; regs[13][3] ; clock        ; clock       ; 1.000        ; 0.266      ; 9.547      ;
; -8.286 ; PC[5]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 9.567      ;
; -8.285 ; PC[5]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.541      ;
; -8.284 ; PC[1]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.293      ; 9.572      ;
; -8.283 ; PC[1]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.320      ; 9.598      ;
; -8.282 ; PC[1]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.305      ; 9.582      ;
; -8.280 ; PC[5]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.536      ;
; -8.280 ; PC[1]     ; regs[15][5] ; clock        ; clock       ; 1.000        ; 0.266      ; 9.541      ;
; -8.277 ; PC[7]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.261      ; 9.533      ;
; -8.277 ; PC[7]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.264      ; 9.536      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                     ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.988 ; PC[3]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.209      ;
; 1.072 ; PC[0]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.293      ;
; 1.172 ; PC[1]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.393      ;
; 1.178 ; PC[2]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.399      ;
; 1.279 ; PC[4]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.396      ; 1.832      ;
; 1.299 ; PC[7]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.396      ; 1.852      ;
; 1.355 ; PC[5]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.396      ; 1.908      ;
; 1.438 ; PC[4]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.027      ;
; 1.452 ; PC[3]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.673      ;
; 1.458 ; PC[7]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.047      ;
; 1.459 ; PC[6]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.012      ;
; 1.468 ; PC[4]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.053      ;
; 1.472 ; regs[9][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.318     ; 1.311      ;
; 1.472 ; PC[4]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.693      ;
; 1.482 ; PC[3]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.035      ;
; 1.483 ; PC[0]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.704      ;
; 1.485 ; PC[0]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.706      ;
; 1.488 ; PC[7]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.073      ;
; 1.514 ; PC[5]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.103      ;
; 1.541 ; PC[0]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.762      ;
; 1.544 ; PC[5]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.129      ;
; 1.571 ; regs[11][1] ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.265     ; 1.463      ;
; 1.571 ; PC[0]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.124      ;
; 1.574 ; PC[6]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.795      ;
; 1.586 ; PC[4]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.807      ;
; 1.595 ; regs[13][5] ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.262     ; 1.490      ;
; 1.613 ; regs[9][1]  ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.293     ; 1.477      ;
; 1.618 ; PC[6]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.207      ;
; 1.619 ; PC[4]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.840      ;
; 1.620 ; PC[4]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.841      ;
; 1.641 ; PC[3]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.230      ;
; 1.646 ; PC[1]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.867      ;
; 1.648 ; PC[6]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.233      ;
; 1.650 ; PC[2]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.871      ;
; 1.651 ; PC[1]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.872      ;
; 1.657 ; PC[2]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.210      ;
; 1.658 ; PC[1]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.211      ;
; 1.662 ; regs[11][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.898      ;
; 1.668 ; PC[1]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.253      ;
; 1.671 ; PC[3]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.256      ;
; 1.675 ; PC[7]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.896      ;
; 1.682 ; PC[3]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.903      ;
; 1.684 ; PC[3]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.905      ;
; 1.688 ; PC[6]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.909      ;
; 1.699 ; PC[5]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.920      ;
; 1.707 ; regs[13][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.254     ; 1.610      ;
; 1.710 ; PC[1]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.931      ;
; 1.721 ; PC[6]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.942      ;
; 1.722 ; PC[6]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.943      ;
; 1.730 ; PC[0]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.319      ;
; 1.733 ; PC[5]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.954      ;
; 1.753 ; PC[7]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.974      ;
; 1.760 ; PC[0]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.345      ;
; 1.761 ; PC[4]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.318      ;
; 1.779 ; PC[2]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.000      ;
; 1.781 ; PC[2]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.002      ;
; 1.781 ; PC[7]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.338      ;
; 1.787 ; regs[9][4]  ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.271     ; 1.673      ;
; 1.793 ; PC[1]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.014      ;
; 1.795 ; PC[7]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.016      ;
; 1.795 ; PC[1]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.016      ;
; 1.807 ; PC[0]       ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.076      ; 2.040      ;
; 1.809 ; PC[4]       ; regs[11][4] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.027      ;
; 1.816 ; PC[2]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.405      ;
; 1.817 ; PC[1]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.406      ;
; 1.819 ; PC[5]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.040      ;
; 1.824 ; PC[7]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.045      ;
; 1.829 ; PC[7]       ; regs[11][4] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.047      ;
; 1.830 ; PC[1]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.051      ;
; 1.837 ; PC[5]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.394      ;
; 1.841 ; PC[3]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.062      ;
; 1.845 ; PC[0]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.066      ; 2.068      ;
; 1.846 ; PC[2]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.431      ;
; 1.847 ; PC[5]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.068      ;
; 1.852 ; PC[5]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.073      ;
; 1.855 ; PC[6]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.076      ;
; 1.859 ; PC[4]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.426      ; 2.442      ;
; 1.862 ; PC[4]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.083      ;
; 1.867 ; PC[7]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.088      ;
; 1.878 ; regs[9][7]  ; mem_d~176   ; clock        ; clock       ; 0.000        ; -0.267     ; 1.768      ;
; 1.878 ; PC[0]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.099      ;
; 1.879 ; PC[7]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.426      ; 2.462      ;
; 1.880 ; PC[5]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.101      ;
; 1.881 ; PC[5]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.102      ;
; 1.885 ; PC[5]       ; regs[11][4] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.103      ;
; 1.888 ; regs[9][2]  ; mem_d~1699  ; clock        ; clock       ; 0.000        ; -0.293     ; 1.752      ;
; 1.893 ; regs[13][1] ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.239     ; 1.811      ;
; 1.897 ; regs[7][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.260     ; 1.794      ;
; 1.900 ; PC[7]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.121      ;
; 1.901 ; PC[7]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.122      ;
; 1.903 ; PC[3]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.124      ;
; 1.923 ; regs[15][7] ; mem_d~176   ; clock        ; clock       ; 0.000        ; -0.247     ; 1.833      ;
; 1.935 ; PC[5]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.426      ; 2.518      ;
; 1.939 ; PC[4]       ; regs[2][7]  ; clock        ; clock       ; 0.000        ; 0.403      ; 2.499      ;
; 1.941 ; PC[6]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.498      ;
; 1.951 ; regs[11][3] ; mem_d~156   ; clock        ; clock       ; 0.000        ; 0.104      ; 2.212      ;
; 1.956 ; PC[6]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.177      ;
; 1.957 ; PC[2]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.178      ;
; 1.961 ; PC[3]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.064      ; 2.182      ;
; 1.962 ; regs[11][3] ; mem_d~164   ; clock        ; clock       ; 0.000        ; 0.119      ; 2.238      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                    ;
+--------+--------------+----------------+------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~120  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~121  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~122  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~123  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~124  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~125  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~126  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~127  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~128  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~129  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~130  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~131  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~132  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~133  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~134  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~135  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~136  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~137  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~138  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~139  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~140  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~141  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~142  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~143  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~144  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~145  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~146  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~147  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~148  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~149  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~150  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~151  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~152  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~153  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~154  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~155  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1553 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1554 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1555 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1556 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1557 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1558 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1559 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~156  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1560 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1561 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1562 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1563 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1564 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1565 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1566 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1567 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1568 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1569 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~157  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1570 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1571 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1572 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1573 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1574 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1575 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1576 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1577 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1578 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1579 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~158  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1580 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1581 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1582 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1583 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1584 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~159  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~160  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~161  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~162  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~163  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~164  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1649 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~165  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1650 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1651 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1652 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1653 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1654 ;
+--------+--------------+----------------+------------+-------+------------+------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.300 ; 4.392 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.299 ; -1.388 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 9.154 ; 9.184 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 8.268 ; 8.248 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 8.841 ; 8.827 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 8.443 ; 8.435 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 9.154 ; 9.184 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 8.769 ; 8.723 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 8.385 ; 8.385 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 8.393 ; 8.389 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 8.871 ; 8.876 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 9.504 ; 9.481 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 8.895 ; 8.844 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 8.599 ; 8.650 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 9.504 ; 9.442 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 9.467 ; 9.481 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 8.832 ; 8.827 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 9.310 ; 9.332 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 8.683 ; 8.684 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 9.258 ; 9.261 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.124 ; 6.155 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 6.298 ; 6.323 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 6.798 ; 6.788 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.350 ; 6.359 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 6.503 ; 6.519 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 6.635 ; 6.629 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 6.188 ; 6.188 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 6.124 ; 6.155 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.663 ; 6.779 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 6.297 ; 6.283 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 6.736 ; 6.690 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 6.358 ; 6.347 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 7.035 ; 7.021 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 7.084 ; 7.175 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 6.602 ; 6.641 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 7.017 ; 7.126 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 6.297 ; 6.283 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 7.053 ; 7.126 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.23 MHz ; 116.23 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -7.604 ; -2510.062         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.886 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -395.000                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                    ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -7.604 ; PC[1]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.841      ;
; -7.600 ; PC[2]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.837      ;
; -7.573 ; PC[1]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.811      ;
; -7.569 ; PC[2]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.807      ;
; -7.556 ; PC[1]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.791      ;
; -7.552 ; PC[2]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.787      ;
; -7.545 ; PC[1]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.811      ;
; -7.541 ; PC[7]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.778      ;
; -7.541 ; PC[2]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.807      ;
; -7.532 ; PC[1]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.769      ;
; -7.528 ; PC[2]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.765      ;
; -7.514 ; PC[5]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.751      ;
; -7.510 ; PC[7]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.748      ;
; -7.504 ; PC[0]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.741      ;
; -7.493 ; PC[7]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.728      ;
; -7.483 ; PC[5]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.721      ;
; -7.482 ; PC[7]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.748      ;
; -7.473 ; PC[0]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.711      ;
; -7.469 ; PC[7]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.706      ;
; -7.466 ; PC[5]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.701      ;
; -7.456 ; PC[0]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.691      ;
; -7.455 ; PC[5]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.721      ;
; -7.445 ; PC[0]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.711      ;
; -7.442 ; PC[5]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.679      ;
; -7.437 ; PC[1]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.674      ;
; -7.436 ; PC[1]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.698      ;
; -7.433 ; PC[2]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.670      ;
; -7.432 ; PC[0]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.669      ;
; -7.432 ; PC[2]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.694      ;
; -7.423 ; PC[1]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.660      ;
; -7.419 ; PC[2]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.656      ;
; -7.417 ; PC[1]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.657      ;
; -7.413 ; PC[2]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.653      ;
; -7.404 ; PC[1]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.268      ; 8.667      ;
; -7.400 ; PC[2]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.268      ; 8.663      ;
; -7.397 ; PC[1]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.634      ;
; -7.395 ; PC[3]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.632      ;
; -7.393 ; PC[2]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.630      ;
; -7.389 ; PC[1]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.273      ; 8.657      ;
; -7.388 ; PC[1]     ; regs[5][1]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.654      ;
; -7.387 ; PC[1]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.627      ;
; -7.385 ; PC[2]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.273      ; 8.653      ;
; -7.384 ; PC[2]     ; regs[5][1]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.650      ;
; -7.383 ; PC[2]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.623      ;
; -7.382 ; PC[1]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.272      ; 8.649      ;
; -7.381 ; PC[1]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.270      ; 8.646      ;
; -7.380 ; PC[6]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.617      ;
; -7.378 ; PC[2]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.272      ; 8.645      ;
; -7.377 ; PC[2]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.270      ; 8.642      ;
; -7.375 ; PC[1]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.255      ; 8.625      ;
; -7.374 ; PC[7]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.611      ;
; -7.373 ; PC[7]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.635      ;
; -7.371 ; PC[2]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.255      ; 8.621      ;
; -7.370 ; PC[1]     ; regs[5][2]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.636      ;
; -7.367 ; PC[1]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.607      ;
; -7.366 ; PC[2]     ; regs[5][2]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.632      ;
; -7.364 ; PC[1]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.255      ; 8.614      ;
; -7.364 ; PC[3]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.602      ;
; -7.363 ; PC[2]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.603      ;
; -7.360 ; PC[7]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.597      ;
; -7.360 ; PC[7]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.597      ;
; -7.360 ; PC[2]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.255      ; 8.610      ;
; -7.359 ; PC[1]     ; regs[14][5] ; clock        ; clock       ; 1.000        ; 0.273      ; 8.627      ;
; -7.355 ; PC[2]     ; regs[14][5] ; clock        ; clock       ; 1.000        ; 0.273      ; 8.623      ;
; -7.354 ; PC[1]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.278      ; 8.627      ;
; -7.354 ; PC[7]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.594      ;
; -7.352 ; PC[1]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.618      ;
; -7.350 ; PC[7]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.590      ;
; -7.350 ; PC[2]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.278      ; 8.623      ;
; -7.349 ; PC[6]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 8.587      ;
; -7.348 ; PC[2]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.614      ;
; -7.347 ; PC[3]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.582      ;
; -7.347 ; PC[5]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.584      ;
; -7.346 ; PC[1]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.283      ; 8.624      ;
; -7.346 ; PC[5]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.608      ;
; -7.342 ; PC[2]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.283      ; 8.620      ;
; -7.341 ; PC[7]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.268      ; 8.604      ;
; -7.337 ; PC[0]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.574      ;
; -7.336 ; PC[3]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.602      ;
; -7.336 ; PC[0]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 8.598      ;
; -7.335 ; PC[1]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.273      ; 8.603      ;
; -7.334 ; PC[1]     ; regs[0][7]  ; clock        ; clock       ; 1.000        ; 0.283      ; 8.612      ;
; -7.333 ; PC[5]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.570      ;
; -7.333 ; PC[5]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.570      ;
; -7.332 ; PC[6]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.240      ; 8.567      ;
; -7.331 ; PC[1]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.625      ;
; -7.331 ; PC[1]     ; regs[15][5] ; clock        ; clock       ; 1.000        ; 0.248      ; 8.574      ;
; -7.331 ; PC[2]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.273      ; 8.599      ;
; -7.330 ; PC[2]     ; regs[0][7]  ; clock        ; clock       ; 1.000        ; 0.283      ; 8.608      ;
; -7.328 ; PC[1]     ; regs[13][3] ; clock        ; clock       ; 1.000        ; 0.246      ; 8.569      ;
; -7.327 ; PC[1]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.305      ; 8.627      ;
; -7.327 ; PC[5]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.567      ;
; -7.327 ; PC[2]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.621      ;
; -7.327 ; PC[2]     ; regs[15][5] ; clock        ; clock       ; 1.000        ; 0.248      ; 8.570      ;
; -7.326 ; PC[7]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.273      ; 8.594      ;
; -7.325 ; PC[7]     ; regs[5][1]  ; clock        ; clock       ; 1.000        ; 0.271      ; 8.591      ;
; -7.324 ; PC[2]     ; regs[13][3] ; clock        ; clock       ; 1.000        ; 0.246      ; 8.565      ;
; -7.323 ; PC[3]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.560      ;
; -7.323 ; PC[0]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.242      ; 8.560      ;
; -7.323 ; PC[5]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.245      ; 8.563      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.886 ; PC[3]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.087      ;
; 0.958 ; PC[0]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.159      ;
; 1.051 ; PC[1]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.252      ;
; 1.053 ; PC[2]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.254      ;
; 1.164 ; PC[4]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.363      ; 1.671      ;
; 1.181 ; PC[7]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.363      ; 1.688      ;
; 1.236 ; PC[5]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.363      ; 1.743      ;
; 1.302 ; PC[3]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.503      ;
; 1.313 ; PC[4]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 1.854      ;
; 1.315 ; PC[4]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.516      ;
; 1.325 ; regs[9][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.297     ; 1.172      ;
; 1.329 ; PC[6]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.363      ; 1.836      ;
; 1.330 ; PC[4]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 1.867      ;
; 1.330 ; PC[7]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 1.871      ;
; 1.347 ; PC[7]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 1.884      ;
; 1.351 ; PC[3]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.363      ; 1.858      ;
; 1.359 ; PC[0]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.560      ;
; 1.362 ; PC[0]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.563      ;
; 1.376 ; PC[0]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.577      ;
; 1.385 ; PC[5]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 1.926      ;
; 1.402 ; PC[5]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 1.939      ;
; 1.406 ; PC[6]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.607      ;
; 1.407 ; regs[11][1] ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.248     ; 1.303      ;
; 1.408 ; PC[4]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.609      ;
; 1.427 ; PC[0]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.363      ; 1.934      ;
; 1.438 ; PC[4]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.639      ;
; 1.439 ; PC[4]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.640      ;
; 1.442 ; regs[13][5] ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.243     ; 1.343      ;
; 1.468 ; PC[1]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.669      ;
; 1.468 ; PC[2]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.669      ;
; 1.478 ; PC[6]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.019      ;
; 1.492 ; regs[9][1]  ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.275     ; 1.361      ;
; 1.495 ; PC[6]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.032      ;
; 1.498 ; PC[1]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.699      ;
; 1.499 ; PC[6]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.700      ;
; 1.500 ; PC[3]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.041      ;
; 1.502 ; PC[1]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.039      ;
; 1.504 ; PC[2]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.363      ; 2.011      ;
; 1.508 ; PC[1]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.363      ; 2.015      ;
; 1.517 ; PC[3]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.054      ;
; 1.519 ; regs[11][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.733      ;
; 1.527 ; PC[7]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.728      ;
; 1.529 ; PC[6]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.730      ;
; 1.530 ; PC[6]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.731      ;
; 1.532 ; regs[13][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.236     ; 1.440      ;
; 1.533 ; PC[3]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.734      ;
; 1.536 ; PC[3]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.737      ;
; 1.551 ; PC[5]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.752      ;
; 1.560 ; PC[5]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.761      ;
; 1.562 ; PC[1]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.763      ;
; 1.563 ; PC[0]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.104      ;
; 1.569 ; PC[7]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.770      ;
; 1.586 ; PC[0]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.123      ;
; 1.588 ; regs[9][4]  ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.254     ; 1.478      ;
; 1.611 ; PC[4]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.367      ; 2.122      ;
; 1.625 ; PC[2]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.826      ;
; 1.628 ; PC[2]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.829      ;
; 1.628 ; PC[7]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.367      ; 2.139      ;
; 1.634 ; PC[7]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.835      ;
; 1.644 ; PC[5]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.845      ;
; 1.647 ; PC[1]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.848      ;
; 1.648 ; PC[1]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.189      ;
; 1.650 ; PC[1]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.851      ;
; 1.653 ; PC[2]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.194      ;
; 1.654 ; PC[4]       ; regs[11][4] ; clock        ; clock       ; 0.000        ; 0.053      ; 1.851      ;
; 1.659 ; PC[0]       ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.067      ; 1.870      ;
; 1.662 ; PC[7]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.863      ;
; 1.666 ; PC[7]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.867      ;
; 1.667 ; PC[5]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.868      ;
; 1.669 ; PC[1]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.870      ;
; 1.670 ; PC[2]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.207      ;
; 1.671 ; PC[7]       ; regs[11][4] ; clock        ; clock       ; 0.000        ; 0.053      ; 1.868      ;
; 1.674 ; PC[5]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.875      ;
; 1.675 ; PC[5]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.876      ;
; 1.677 ; PC[3]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.878      ;
; 1.683 ; PC[5]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.367      ; 2.194      ;
; 1.686 ; PC[0]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.887      ;
; 1.692 ; PC[7]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.893      ;
; 1.693 ; PC[7]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.894      ;
; 1.695 ; PC[0]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.059      ; 1.898      ;
; 1.695 ; PC[5]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.896      ;
; 1.696 ; PC[4]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.391      ; 2.231      ;
; 1.696 ; PC[6]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.897      ;
; 1.699 ; regs[13][1] ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.222     ; 1.621      ;
; 1.702 ; PC[4]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.903      ;
; 1.704 ; PC[3]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.905      ;
; 1.713 ; regs[9][7]  ; mem_d~176   ; clock        ; clock       ; 0.000        ; -0.249     ; 1.608      ;
; 1.713 ; PC[7]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.391      ; 2.248      ;
; 1.720 ; regs[9][2]  ; mem_d~1699  ; clock        ; clock       ; 0.000        ; -0.275     ; 1.589      ;
; 1.721 ; PC[4]       ; regs[2][7]  ; clock        ; clock       ; 0.000        ; 0.369      ; 2.234      ;
; 1.726 ; regs[7][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.241     ; 1.629      ;
; 1.726 ; PC[5]       ; regs[11][4] ; clock        ; clock       ; 0.000        ; 0.053      ; 1.923      ;
; 1.734 ; regs[15][7] ; mem_d~176   ; clock        ; clock       ; 0.000        ; -0.231     ; 1.647      ;
; 1.755 ; PC[2]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.956      ;
; 1.768 ; PC[5]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.391      ; 2.303      ;
; 1.776 ; PC[6]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.367      ; 2.287      ;
; 1.784 ; PC[3]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.985      ;
; 1.788 ; PC[6]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.989      ;
; 1.796 ; regs[11][1] ; mem_d~258   ; clock        ; clock       ; 0.000        ; 0.076      ; 2.016      ;
; 1.798 ; PC[3]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.367      ; 2.309      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~120  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~121  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~122  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~123  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~124  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~125  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~126  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~127  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~128  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~129  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~130  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~131  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~132  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~133  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~134  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~135  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~136  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~137  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~138  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~139  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~140  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~141  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~142  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~143  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~144  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~145  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~146  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~147  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~148  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~149  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~150  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~151  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~152  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~153  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~154  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~155  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1553 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1554 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1555 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1556 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1557 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1558 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1559 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~156  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1560 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1561 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1562 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1563 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1564 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1565 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1566 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1567 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1568 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1569 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~157  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1570 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1571 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1572 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1573 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1574 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1575 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1576 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1577 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1578 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1579 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~158  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1580 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1581 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1582 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1583 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1584 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~159  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~160  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~161  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~162  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~163  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~164  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1649 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~165  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1650 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1651 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1652 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1653 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1654 ;
+--------+--------------+----------------+------------+-------+------------+------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 3.870 ; 4.109 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.188 ; -1.331 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 8.488 ; 8.453 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 7.695 ; 7.637 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 8.247 ; 8.152 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 7.855 ; 7.797 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 8.488 ; 8.453 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 8.159 ; 8.076 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 7.806 ; 7.767 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 7.808 ; 7.750 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 8.258 ; 8.191 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 8.854 ; 8.760 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 8.273 ; 8.172 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 7.992 ; 8.011 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 8.854 ; 8.703 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 8.804 ; 8.760 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 8.230 ; 8.163 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 8.664 ; 8.591 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 8.087 ; 8.033 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 8.619 ; 8.551 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.784 ; 5.777 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.935 ; 5.927 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 6.414 ; 6.333 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 5.982 ; 5.953 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 6.140 ; 6.094 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 6.253 ; 6.198 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.837 ; 5.807 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.784 ; 5.777 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.276 ; 6.328 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.951 ; 5.899 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 6.350 ; 6.255 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.999 ; 5.950 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 6.628 ; 6.534 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 6.668 ; 6.714 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 6.228 ; 6.221 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 6.607 ; 6.632 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.951 ; 5.899 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 6.639 ; 6.663 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.524 ; -1484.200         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.526 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -423.990                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                    ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -4.524 ; PC[2]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.651      ;
; -4.512 ; PC[1]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.639      ;
; -4.470 ; PC[7]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.597      ;
; -4.460 ; PC[2]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.586      ;
; -4.458 ; PC[0]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.585      ;
; -4.450 ; PC[5]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.577      ;
; -4.448 ; PC[2]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.573      ;
; -4.448 ; PC[1]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.574      ;
; -4.444 ; PC[2]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.586      ;
; -4.436 ; PC[1]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.561      ;
; -4.432 ; PC[2]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.572      ;
; -4.432 ; PC[2]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.556      ;
; -4.432 ; PC[1]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.574      ;
; -4.420 ; PC[1]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.560      ;
; -4.420 ; PC[1]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.544      ;
; -4.407 ; PC[7]     ; mem_d~1666  ; clock        ; clock       ; 1.000        ; -0.034     ; 5.360      ;
; -4.406 ; PC[7]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.532      ;
; -4.398 ; PC[7]     ; mem_d~1674  ; clock        ; clock       ; 1.000        ; -0.035     ; 5.350      ;
; -4.397 ; PC[7]     ; mem_d~1650  ; clock        ; clock       ; 1.000        ; -0.035     ; 5.349      ;
; -4.396 ; PC[2]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.526      ;
; -4.395 ; PC[3]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.522      ;
; -4.394 ; PC[0]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.520      ;
; -4.394 ; PC[7]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.519      ;
; -4.392 ; PC[2]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.517      ;
; -4.390 ; PC[7]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.532      ;
; -4.388 ; PC[7]     ; mem_d~18    ; clock        ; clock       ; 1.000        ; -0.036     ; 5.339      ;
; -4.387 ; PC[5]     ; mem_d~1666  ; clock        ; clock       ; 1.000        ; -0.034     ; 5.340      ;
; -4.386 ; PC[5]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.512      ;
; -4.384 ; PC[1]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.514      ;
; -4.382 ; PC[7]     ; mem_d~42    ; clock        ; clock       ; 1.000        ; -0.036     ; 5.333      ;
; -4.382 ; PC[6]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 5.509      ;
; -4.382 ; PC[0]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.507      ;
; -4.380 ; PC[2]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.505      ;
; -4.380 ; PC[2]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.158      ; 5.525      ;
; -4.380 ; PC[2]     ; regs[5][2]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.521      ;
; -4.380 ; PC[1]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.505      ;
; -4.378 ; PC[0]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.520      ;
; -4.378 ; PC[7]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.518      ;
; -4.378 ; PC[7]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.502      ;
; -4.378 ; PC[5]     ; mem_d~1674  ; clock        ; clock       ; 1.000        ; -0.035     ; 5.330      ;
; -4.377 ; PC[5]     ; mem_d~1650  ; clock        ; clock       ; 1.000        ; -0.035     ; 5.329      ;
; -4.375 ; PC[2]     ; regs[5][1]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.516      ;
; -4.374 ; PC[5]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.499      ;
; -4.373 ; PC[2]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.513      ;
; -4.370 ; PC[5]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.512      ;
; -4.368 ; PC[5]     ; mem_d~18    ; clock        ; clock       ; 1.000        ; -0.036     ; 5.319      ;
; -4.368 ; PC[1]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.493      ;
; -4.368 ; PC[1]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.158      ; 5.513      ;
; -4.368 ; PC[1]     ; regs[5][2]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.509      ;
; -4.366 ; PC[2]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.491      ;
; -4.366 ; PC[0]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.506      ;
; -4.366 ; PC[0]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.490      ;
; -4.363 ; PC[1]     ; regs[5][1]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.504      ;
; -4.362 ; PC[5]     ; mem_d~42    ; clock        ; clock       ; 1.000        ; -0.036     ; 5.313      ;
; -4.361 ; PC[2]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.153      ; 5.501      ;
; -4.361 ; PC[1]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.501      ;
; -4.358 ; PC[5]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.498      ;
; -4.358 ; PC[5]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.482      ;
; -4.354 ; PC[1]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.479      ;
; -4.353 ; PC[2]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.494      ;
; -4.349 ; PC[1]     ; regs[6][7]  ; clock        ; clock       ; 1.000        ; 0.153      ; 5.489      ;
; -4.343 ; PC[2]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.147      ; 5.477      ;
; -4.342 ; PC[2]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.485      ;
; -4.342 ; PC[7]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.472      ;
; -4.341 ; PC[1]     ; regs[5][6]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.482      ;
; -4.338 ; PC[7]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.463      ;
; -4.335 ; PC[2]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.157      ; 5.479      ;
; -4.334 ; PC[2]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.491      ;
; -4.331 ; PC[3]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.457      ;
; -4.331 ; PC[1]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.147      ; 5.465      ;
; -4.330 ; PC[0]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.460      ;
; -4.330 ; PC[1]     ; regs[11][1] ; clock        ; clock       ; 1.000        ; 0.156      ; 5.473      ;
; -4.327 ; PC[2]     ; regs[13][3] ; clock        ; clock       ; 1.000        ; 0.142      ; 5.456      ;
; -4.326 ; PC[2]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.160      ; 5.473      ;
; -4.326 ; PC[0]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.451      ;
; -4.326 ; PC[7]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.451      ;
; -4.326 ; PC[7]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.158      ; 5.471      ;
; -4.326 ; PC[7]     ; regs[5][2]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.467      ;
; -4.323 ; PC[2]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.163      ; 5.473      ;
; -4.323 ; PC[1]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.157      ; 5.467      ;
; -4.322 ; PC[2]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.452      ;
; -4.322 ; PC[5]     ; regs[13][2] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.452      ;
; -4.322 ; PC[1]     ; regs[9][1]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.479      ;
; -4.321 ; PC[7]     ; regs[5][1]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.462      ;
; -4.319 ; PC[2]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.449      ;
; -4.319 ; PC[3]     ; regs[8][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.444      ;
; -4.319 ; PC[7]     ; regs[10][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.459      ;
; -4.318 ; PC[6]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.444      ;
; -4.318 ; PC[5]     ; regs[4][2]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.443      ;
; -4.317 ; PC[2]     ; regs[9][5]  ; clock        ; clock       ; 1.000        ; 0.170      ; 5.474      ;
; -4.315 ; PC[3]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.457      ;
; -4.315 ; PC[1]     ; regs[13][3] ; clock        ; clock       ; 1.000        ; 0.142      ; 5.444      ;
; -4.314 ; PC[0]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.439      ;
; -4.314 ; PC[0]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.158      ; 5.459      ;
; -4.314 ; PC[0]     ; regs[5][2]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.455      ;
; -4.314 ; PC[1]     ; regs[15][1] ; clock        ; clock       ; 1.000        ; 0.160      ; 5.461      ;
; -4.313 ; PC[2]     ; regs[12][1] ; clock        ; clock       ; 1.000        ; 0.174      ; 5.474      ;
; -4.312 ; PC[7]     ; regs[4][6]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.437      ;
; -4.311 ; PC[1]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.163      ; 5.461      ;
; -4.310 ; PC[1]     ; regs[13][5] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.440      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.526 ; PC[3]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.646      ;
; 0.575 ; PC[0]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.695      ;
; 0.638 ; PC[1]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.758      ;
; 0.644 ; PC[2]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.764      ;
; 0.689 ; PC[4]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.217      ; 0.990      ;
; 0.702 ; PC[7]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.217      ; 1.003      ;
; 0.721 ; PC[5]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.217      ; 1.022      ;
; 0.772 ; PC[3]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.892      ;
; 0.777 ; regs[9][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.170     ; 0.691      ;
; 0.778 ; PC[6]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.217      ; 1.079      ;
; 0.782 ; PC[4]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.099      ;
; 0.783 ; PC[4]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.100      ;
; 0.788 ; PC[0]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.908      ;
; 0.790 ; PC[0]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.910      ;
; 0.792 ; PC[3]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.217      ; 1.093      ;
; 0.795 ; PC[7]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.112      ;
; 0.796 ; PC[7]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.113      ;
; 0.814 ; PC[5]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.131      ;
; 0.815 ; PC[5]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.132      ;
; 0.817 ; PC[4]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.937      ;
; 0.821 ; PC[0]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.941      ;
; 0.840 ; PC[0]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.217      ; 1.141      ;
; 0.847 ; regs[11][1] ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.146     ; 0.785      ;
; 0.860 ; regs[13][5] ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.143     ; 0.801      ;
; 0.865 ; PC[1]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.985      ;
; 0.867 ; PC[6]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.987      ;
; 0.868 ; regs[9][1]  ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.160     ; 0.792      ;
; 0.871 ; PC[4]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.991      ;
; 0.871 ; PC[6]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.188      ;
; 0.872 ; PC[6]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.189      ;
; 0.877 ; PC[1]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.194      ;
; 0.878 ; PC[7]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.998      ;
; 0.882 ; regs[11][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.011      ;
; 0.885 ; PC[3]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.202      ;
; 0.886 ; PC[3]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.203      ;
; 0.888 ; PC[5]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.008      ;
; 0.888 ; PC[1]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.008      ;
; 0.889 ; PC[4]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.009      ;
; 0.889 ; PC[2]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.217      ; 1.190      ;
; 0.891 ; PC[4]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.011      ;
; 0.895 ; PC[1]       ; regs[4][7]  ; clock        ; clock       ; 0.000        ; 0.217      ; 1.196      ;
; 0.897 ; PC[3]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.017      ;
; 0.899 ; PC[1]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.019      ;
; 0.899 ; PC[2]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.019      ;
; 0.899 ; PC[3]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.019      ;
; 0.910 ; regs[13][4] ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.138     ; 0.856      ;
; 0.921 ; PC[6]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.041      ;
; 0.933 ; PC[0]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.250      ;
; 0.934 ; PC[0]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.251      ;
; 0.939 ; PC[6]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.059      ;
; 0.940 ; PC[4]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.243      ;
; 0.941 ; PC[6]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.061      ;
; 0.947 ; PC[2]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.067      ;
; 0.949 ; PC[7]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.069      ;
; 0.949 ; PC[2]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.069      ;
; 0.953 ; PC[7]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.256      ;
; 0.954 ; PC[1]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.074      ;
; 0.956 ; PC[1]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.076      ;
; 0.959 ; PC[5]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.079      ;
; 0.959 ; PC[5]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.079      ;
; 0.959 ; PC[1]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.079      ;
; 0.961 ; PC[7]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.081      ;
; 0.964 ; regs[9][4]  ; mem_d~1581  ; clock        ; clock       ; 0.000        ; -0.145     ; 0.903      ;
; 0.967 ; PC[3]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.087      ;
; 0.968 ; PC[6]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.088      ;
; 0.969 ; PC[5]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.089      ;
; 0.972 ; PC[5]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.275      ;
; 0.977 ; PC[4]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.097      ;
; 0.978 ; PC[7]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.098      ;
; 0.982 ; PC[4]       ; regs[11][4] ; clock        ; clock       ; 0.000        ; 0.031      ; 1.097      ;
; 0.982 ; PC[2]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.299      ;
; 0.983 ; PC[2]       ; regs[9][6]  ; clock        ; clock       ; 0.000        ; 0.233      ; 1.300      ;
; 0.988 ; PC[1]       ; regs[10][5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.305      ;
; 0.989 ; PC[0]       ; mem_d~1581  ; clock        ; clock       ; 0.000        ; 0.040      ; 1.113      ;
; 0.992 ; PC[4]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.232      ; 1.308      ;
; 0.995 ; PC[0]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.115      ;
; 0.995 ; PC[7]       ; regs[11][4] ; clock        ; clock       ; 0.000        ; 0.031      ; 1.110      ;
; 1.005 ; PC[0]       ; mem_d~46    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.125      ;
; 1.005 ; PC[7]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.232      ; 1.321      ;
; 1.009 ; regs[7][5]  ; mem_d~46    ; clock        ; clock       ; 0.000        ; -0.139     ; 0.954      ;
; 1.010 ; PC[3]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.130      ;
; 1.013 ; PC[5]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.133      ;
; 1.014 ; PC[5]       ; regs[11][4] ; clock        ; clock       ; 0.000        ; 0.031      ; 1.129      ;
; 1.024 ; PC[5]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.232      ; 1.340      ;
; 1.026 ; PC[6]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.146      ;
; 1.029 ; regs[9][7]  ; mem_d~176   ; clock        ; clock       ; 0.000        ; -0.146     ; 0.967      ;
; 1.029 ; PC[6]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.332      ;
; 1.031 ; PC[5]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.151      ;
; 1.032 ; PC[7]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.152      ;
; 1.033 ; PC[5]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.153      ;
; 1.034 ; regs[13][1] ; mem_d~1698  ; clock        ; clock       ; 0.000        ; -0.132     ; 0.986      ;
; 1.038 ; PC[3]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.158      ;
; 1.039 ; PC[6]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.159      ;
; 1.043 ; PC[3]       ; regs[11][7] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.346      ;
; 1.046 ; regs[15][7] ; mem_d~176   ; clock        ; clock       ; 0.000        ; -0.136     ; 0.994      ;
; 1.048 ; PC[4]       ; PC[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.168      ;
; 1.049 ; regs[9][2]  ; mem_d~1699  ; clock        ; clock       ; 0.000        ; -0.160     ; 0.973      ;
; 1.050 ; PC[7]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.170      ;
; 1.050 ; PC[4]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.170      ;
; 1.052 ; regs[11][3] ; mem_d~156   ; clock        ; clock       ; 0.000        ; 0.057      ; 1.193      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~120  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~121  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~122  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~123  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~124  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~125  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~126  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~127  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~128  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~129  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~130  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~131  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~132  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~133  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~134  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~135  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~136  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~137  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~138  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~139  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~140  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~141  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~142  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~143  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~144  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~145  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~146  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~147  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~148  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~149  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~150  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~151  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~152  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~153  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~154  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~155  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1553 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1554 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1555 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1556 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1557 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1558 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1559 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~156  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1560 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1561 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1562 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1563 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1564 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1565 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1566 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1567 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1568 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1569 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~157  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1570 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1571 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1572 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1573 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1574 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1575 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1576 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1577 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1578 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1579 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~158  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1580 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1581 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1582 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1583 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1584 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~159  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~160  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~161  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~162  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~163  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~164  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1649 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~165  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1650 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1651 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1652 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1653 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1654 ;
+--------+--------------+----------------+------------+-------+------------+------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 2.617 ; 2.683 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.769 ; -1.009 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.319 ; 5.449 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 4.784 ; 4.880 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.082 ; 5.212 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 4.901 ; 4.996 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.319 ; 5.449 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 5.056 ; 5.169 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 4.838 ; 4.931 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 4.858 ; 4.947 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 5.132 ; 5.257 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.477 ; 5.644 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.123 ; 5.239 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 4.976 ; 5.080 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.477 ; 5.644 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.475 ; 5.636 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.114 ; 5.239 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.359 ; 5.529 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 5.014 ; 5.141 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.307 ; 5.492 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.564 ; 3.655 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.668 ; 3.774 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.912 ; 4.043 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.701 ; 3.797 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.786 ; 3.914 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.841 ; 3.965 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.592 ; 3.677 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.564 ; 3.655 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.865 ; 4.030 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.667 ; 3.772 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.872 ; 3.995 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.689 ; 3.779 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 4.051 ; 4.209 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 4.120 ; 4.300 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.845 ; 3.982 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 4.060 ; 4.252 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.667 ; 3.772 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 4.068 ; 4.256 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.608    ; 0.526 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -8.608    ; 0.526 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2832.354 ; 0.0   ; 0.0      ; 0.0     ; -423.99             ;
;  clock           ; -2832.354 ; 0.000 ; N/A      ; N/A     ; -423.990            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.300 ; 4.392 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.769 ; -1.009 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 9.154 ; 9.184 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 8.268 ; 8.248 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 8.841 ; 8.827 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 8.443 ; 8.435 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 9.154 ; 9.184 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 8.769 ; 8.723 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 8.385 ; 8.385 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 8.393 ; 8.389 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 8.871 ; 8.876 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 9.504 ; 9.481 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 8.895 ; 8.844 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 8.599 ; 8.650 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 9.504 ; 9.442 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 9.467 ; 9.481 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 8.832 ; 8.827 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 9.310 ; 9.332 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 8.683 ; 8.684 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 9.258 ; 9.261 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.564 ; 3.655 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.668 ; 3.774 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.912 ; 4.043 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.701 ; 3.797 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.786 ; 3.914 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 3.841 ; 3.965 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.592 ; 3.677 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.564 ; 3.655 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.865 ; 4.030 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.667 ; 3.772 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.872 ; 3.995 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.689 ; 3.779 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 4.051 ; 4.209 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 4.120 ; 4.300 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 3.845 ; 3.982 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 4.060 ; 4.252 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 3.667 ; 3.772 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 4.068 ; 4.256 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R0_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 702364   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 702364   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 392   ; 392  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 256   ; 256  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Dec 04 21:50:29 2024
Info: Command: quartus_sta MIPS -c MIPS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.608     -2832.354 clock 
Info (332146): Worst-case hold slack is 0.988
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.988         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -395.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.604
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.604     -2510.062 clock 
Info (332146): Worst-case hold slack is 0.886
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.886         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -395.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.524     -1484.200 clock 
Info (332146): Worst-case hold slack is 0.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.526         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -423.990 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4588 megabytes
    Info: Processing ended: Wed Dec 04 21:50:31 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


