# Projeto-Robo
Utilização do Verilog para resolver um problema de máquina de estados finitos.

A descrição do problema em verilog está no arquivo Robo.v e o testbench no arquivo Robo_TB.v 
