---
title: "流水线"
tags: Computer-Architecture
key: page-pipeline

---

<h1><a name="pipline">附录C流水线</a></h1>

## 1 什么是流水线

流水线是一种将多条指令 ***重叠执行*** 的实现技术  

一条执行包含多种操作，流水线充分利用了这些 ***操作之间的并行性***
<br/>

为了能更形象地理解这个问题，不妨用汽车装配线来做类比    

> 汽车装配线的每一环节负责一项任务，所有环节是并行的（也就是不同的汽车同时在不同的环节上）  
>
> 在流水线中，指令就像是一辆待装配的汽车，不同环节完成指令的一部分,这些环节的每一步称为 ***流水级或者流水段***。流水级前后相连形成流水线  
>
> 汽车装配线的 ***吞吐量*** 定义为单位时间生产的汽车数量，由完整汽车退出装配线的频率决定
>
> 流水线的吞吐量由指令退出流水线的频率决定。一条指令在流水线中下移一步需要的时间为 ***处理器周期*** 。因为各个环节同时执行，所以处理器周期由最缓慢的流水线级确定。

可以想见，要使流水线性能高，平衡各流水线级很重要  

> 因为处理器周期由最缓慢的流水线级确定，我们想要使最缓慢环节的加快，就要平衡各流水线级。  [木桶原理]

如果各级达到完美平衡，那么每条指令在流水线处理器中的时间为  

$$\frac{非流水线机器上每条指令的时间}{流水级的数目}$$  

在这些条件下，流水线加速比=流水级的数目

<br/>

# 2 RISC指令集

我们以RISC指令集为例来了解一下流水线实现。一下，我们会介绍RISC指令集以及没有流水线的实现方式。

RISC指令集子集中每条指令都可以在5个时钟周期以内实现。以MIPS指令集为例介绍这5个时钟周期

- ***指令提取周期(IF(Instruction Fetch))***  
- ***指令译码/寄存器提取周期(ID)***  
- ***执行/有效地址周期(EX)***  
- ***存储器访问(MEM)***
- ***写回周期(WB)***

<br/>

# 3 RISC处理器经典五级流水线

<img src="http://miaochenlu.github.io/picture/ca20190908-1.png" width="600">

<img src="http://miaochenlu.github.io/picture/ca20190908-2.png" width="600">

<br/>

在RISC流水线中，多条指令的执行重叠不会引入多少冲突，因为以下三点

#### A. 

使用分离的指令存储器和数据存储器。

这样做是因为指令提取和数据访问都需要访问存储器，会引发冲突，所以分离指令和数据存储器。

注意：如果流水线处理器时钟周期=多周期处理器时钟周期，存储器需要提供**5倍带宽**

#### B.

两个阶段使用了寄存器堆：**ID**阶段decode, **WB**阶段writeback写入

因此，每个时钟周期寄存器需要两次读取(A=Reg[rs], B=Reg[rt]) 和一次写入

为了出气对相同寄存器堆多次读取和一次写入，我们在时钟周期的前半部分写寄存器，后半部分读寄存器

#### C.

程序计数器在IF阶段要递增

ID阶段要 计算潜在的分支目标。若分支在ID改变程序计数器？



除了要确保流水线中的指令不会在相同时间使用相同的硬件资源，还要确保不同流水级的指令不会互相干扰。这是通过在流水级之间引入 <u>流水线寄存器</u>来实现的。将一个给定的流水级得出的结果存储到流水线寄存器，并砸爱下一个时钟周期作为下一个流水级的输入。

<center><img src="https://miaochenlu.github.io/picture/image-20191013133054888.png" alt="image-20191013133054888" style="zoom: 30%;" /></center>


# 4 流水化的主要阻碍-流水线冒险

冒险降低来了流水化所能带来的理想加速比  
冒险共有一下三类  

1. 结构冒险  
        在重叠执行模式下，硬件无法同时支持指令的所有可能组合，就会出现资源冲突 [比如大家都想访问存储器]
2. 数据冒险  
        指令之间存在先后顺序，一条指令取决于先前指令的结果
3. 控制冒险  
        分支指令以及其他改变程序计数器的指令会导致控制冒险
        

为了避免冒险，要求流水线中的一些指令延迟时，其他指令能够继续执行  

<br/>

## 4.1 带有停顿的流水线性能  

$$\begin{aligned}
流水化加速比&=\frac{非流水化指令平均执行时间}{流水化指令平均执行时间}\\
&=\frac{非流水化CPI\times 非流水化时钟周期}{流水化CPI\times 流水化时钟周期}\\
&=\frac{非流水化CPI}{流水化CPI}\times \frac{非流水化时钟周期}{流水化时钟周期}
\end{aligned}$$

<br/>

流水化处理器的理想CPI几乎总是等于1，算上停顿
$$\begin{aligned}
流水化CPI&=理想CPI+每条指令的流水线停顿时钟周期\\
&=1+每条指令的流水线停顿时间周期
\end{aligned}$$

所以

$$加速比=\frac{非流水化CPI}{1+每条指令的流水线停顿周期}$$

如果所有指令周期数相同，等于流水级数目(流水线深度)，那么非流水化CPI=流水线深度

$$加速比=\frac{流水深度}{1+每条指令的流水线停顿周期}$$

<u>所以，如果没有流水线停顿，加速比=流水线深度</u>



## 4.2 结构冒险

i. 什么是结构冒险

> 指令重叠执行需要实现功能单元的流水化和资源的复制，以允许在流水线中出现所有可能的指令组合
>
> 如果由于资源冲突而不能容许某些指令组合，就说出现结构冒险

ii. 解决方式

在发生结构冒险时，使流水线停顿一个时钟周期

停顿称为 <u>流水线气泡</u>，他们漂浮穿过流水线，占有空间但是不执行有效工作。导致CPI增大

<br/>

## 4.3 数据冒险

i. 数据冒险是什么

> 有些指令依赖于之前指令的结果

```
DADD R1, R2, R3
DSUB R4, R1, R5
AND  R6, R1, R7
OR   R8, R1, R9
XOR  R10,R1, R11
```

DADD后的所有指令都用到了DADD指令的结果R1

所以在DADD的结果writeback之前，下面的指令都是不能execute的

<center><img src="https://miaochenlu.github.io/picture/image-20191013143518878.png" alt="image-20191013143518878" style="zoom:30%;" /></center>


ii. 解决方法

A. 转发(forwarding)

转发是一个什么思想呢？ 

> DSUB需要DADD的结果x, 那么不妨DADD在算出x之后，就把结果给到DSUB需要这个x的位置，而不用等到writeback

转发的工作方式

1. 来自EX/MEM和MEM/WB流水线寄存器的输入总是被反馈回ALU的输入端
2. 如果转发硬件检测到前一个ALU操作已经对当前ALU操作的原寄存器进行了写入操作，则控制逻辑选择转发结果作为ALU输入，而不是选择从寄存器堆中读区的值

<center><img src="https://miaochenlu.github.io/picture/屏幕快照 2019-10-13 下午2.56.04.png" style="zoom: 30%;" /></center>


B, 需要停顿的数据冒险

并非所有的潜在数据冒险都可以通过转发处理

```
LD   R1, 0(R2)
DSUB R4, R1, R5
AND  R6, R1, R7
OR   R8, R1, R9
```

<center><img src="https://miaochenlu.github.io/picture/image-20191013151122898.png" alt="image-20191013151122898" style="zoom:30%;" /></center>


<center><img src="https://miaochenlu.github.io/picture/image-20191013151314878.png" alt="image-20191013151314878" style="zoom:25%;" /></center>



## 4.4 分支冒险

i. 分支冒险是什么

执行分支指令时，修改后的PC可能等于也可能不等于PC+4。

如果分支讲PC改到其目标地址，就是选中了分支；否则就是没有选中分支。一般等到ID末尾，完成地址计算和对比之后才会改变PC

那么还不知到分支指令跳到哪里，pipeline按顺序执行的指令可能不会被执行到。



ii. 解决方法

一旦在ID期间检测到分支，就对该分支之后的指令重新取值。但是这样处理的问题是，如果分支没有被选中，所以事实上已经正确提取了指令，所以IF的重复没有必要

<center><img src="https://miaochenlu.github.io/picture/image-20191014105255098.png" alt="image-20191014105255098" style="zoom:50%;" /></center>



所以，如何降低流水线分支代价？

4种简单的编译时机制

A. 冻结或者冲刷流水线，保留或删除分支之后的所有指令，知道知道分支目标

B. 将每个分支看作未选中分支，允许硬件继续执行，就好像分支未被执行一样。

这种预测未选中机制的实现方式是继续提取指令，就好像分支指令时一条正常指令一样。但是，如果分支被选中，就要将已经提取的指令转化为空操作，重新开始在目标地址提取指令。

这一机制的复杂性在于要知道处理器可能何时被指令改变，以及如何撤销这种改变

<center><img src="https://miaochenlu.github.io/picture/image-20191014112116582.png" alt="image-20191014112116582" style="zoom:35%;" /></center>

C. 将所有分支都看作选中分支

只要对分支指令进行了译码并且计算了目标地址，就假定该分支被选中，开始在目标位置提取和执行。

但是在我们的五级流水线中，不可能在知道分支输出结果之前知道目标地址，所以这对我们没什么用。

D. 延迟分支

















