V 51
K 367470657800 or18
Y 0
D 0 0 850 1100
Z 0
i 78
N 47
J 170 670 11
J 170 590 11
J 170 510 11
J 215 430 2
J 170 430 11
J 215 450 2
J 170 450 11
J 215 530 2
J 215 550 2
J 215 590 2
J 215 610 2
J 215 630 2
J 215 670 2
J 215 690 2
J 215 710 2
J 215 730 2
J 170 730 9
J 170 710 11
J 170 690 11
J 215 650 2
J 170 650 11
J 170 630 11
J 170 610 11
J 215 570 2
J 170 570 11
J 170 550 11
J 170 530 11
J 215 510 2
J 215 490 2
J 170 490 11
J 215 470 2
J 170 470 11
J 60 295 7
J 170 295 9
S 5 4
L 190 430 10 0 3 0 1 0 I15
B 34 5
S 27 8
L 190 530 10 0 3 0 1 0 I10
S 26 9
L 190 550 10 0 3 0 1 0 I9
S 2 10
L 190 590 10 0 3 0 1 0 I7
S 23 11
L 190 610 10 0 3 0 1 0 I6
S 22 12
L 190 630 10 0 3 0 1 0 I5
S 1 13
L 190 670 10 0 3 0 1 0 I3
S 19 14
L 190 690 10 0 3 0 1 0 I2
S 18 15
L 190 710 10 0 3 0 1 0 I1
S 17 16
L 190 730 10 0 3 0 1 0 I0
B 18 17
B 19 18
B 1 19
B 21 1
S 21 20
L 190 650 10 0 3 0 1 0 I4
B 22 21
B 23 22
B 2 23
B 25 2
S 25 24
L 190 570 10 0 3 0 1 0 I8
B 26 25
B 27 26
B 3 27
S 3 28
L 190 510 10 0 3 0 1 0 I11
B 30 3
S 30 29
L 190 490 10 0 3 0 1 0 I12
B 32 30
S 32 31
L 190 470 10 0 3 0 1 0 I13
B 7 32
B 5 7
B 33 34
L 60 305 20 0 3 0 1 0 I[15:0]
S 7 6
L 190 450 10 0 3 0 1 0 I14
N 73
J 415 580 1
J 295 580 2
S 2 1
L 325 580 20 0 3 0 1 0 O
I 48 virtex:ASHEETP 1 410 0 0 1 '
T 792 126 25 0 9 Page 24
Q 11 0 0
T 705 75 30 0 3 JRG
Q 14 0 0
T 700 30 10 0 3 A
T 710 50 10 0 9 1
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
T 595 100 10 0 9 VIRTEX Family OR16  Macro
T 585 80 10 0 9 16-Bit OR Gate w/bus input
T 630 50 10 0 9 10th September 2002
I 78 virtex2p:OR16 1 215 410 0 1 '
C 73 2 6 0
C 47 11 10 0
C 47 10 9 0
C 47 24 8 0
C 47 9 7 0
C 47 8 1 0
C 47 28 3 0
C 47 29 4 0
C 47 31 5 0
C 47 16 20 0
C 47 15 19 0
C 47 14 18 0
C 47 13 17 0
C 47 20 16 0
C 47 12 14 0
C 47 6 12 0
C 47 4 13 0
E
