autoidx 0

module \top
  wire input 1 \clk
  wire input 1 \rx
  wire width 1 \wire2

  cell $eq $cell3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \rx
    connect \B 1'0
    connect \Y \wire2
  end

  wire width 1 \wire4
  connect \wire4 \wire2 [0]
  wire width 1 \wire5

  cell $logic_not $cell6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \Y \wire5
  end

  wire width 18 \wire7
  wire width 2 \wire9

  cell $eq $cell10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \Y \wire9
  end

  wire width 1 \wire11
  connect \wire11 \wire9 [0]
  wire width 2 \wire12

  cell $eq $cell13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'01
    connect \Y \wire12
  end

  wire width 1 \wire14
  connect \wire14 \wire12 [0]
  wire width 2 \wire15

  cell $eq $cell16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'10
    connect \Y \wire15
  end

  wire width 1 \wire17
  connect \wire17 \wire15 [0]
  wire width 16 \wire18

  cell $eq $cell19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000000100111000
    connect \Y \wire18
  end

  wire width 1 \wire20
  connect \wire20 \wire18 [0]
  wire width 1 \wire21

  cell $logic_and $cell22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire20
    connect \B \wire14
    connect \Y \wire21
  end

  wire width 16 \wire23

  cell $eq $cell24
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000001001110000
    connect \Y \wire23
  end

  wire width 1 \wire25
  connect \wire25 \wire23 [0]
  wire width 1 \wire26

  cell $logic_and $cell27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire17
    connect \Y \wire26
  end

  wire width 3 \wire28
  wire width 3 \wire30

  cell $eq $cell31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire30
  end

  wire width 1 \wire32
  connect \wire32 \wire30 [0]
  wire width 3 \wire33

  cell $add $cell34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 1'1
    connect \Y \wire33
  end

  wire width 3 \wire35

  cell $mux $cell36
    parameter \WIDTH 3
    connect \A \wire33
    connect \B 3'000
    connect \S \wire32
    connect \Y \wire35
  end

  wire width 3 \wire37

  cell $mux $cell38
    parameter \WIDTH 3
    connect \A \wire28
    connect \B \wire35
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire37
  end


  process $proc29
    


    sync posedge \clk
      update \wire28 \wire37
  end

  wire width 3 \wire39

  cell $eq $cell40
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire39
  end

  wire width 1 \wire41
  connect \wire41 \wire39 [0]
  wire width 8 \wire42
  wire width 8 \wire44

  cell $and $cell45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { \wire42 [0:0] \wire42 [7:7] \wire42 [6:6] \wire42 [5:5] \wire42 [4:4] \wire42 [3:3] \wire42 [2:2] \wire42 [1:1] }
    connect \B 8'01111111
    connect \Y \wire44
  end

  wire width 8 \wire46

  cell $or $cell47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { { \wire26 \rx } [0:0] 7'0000000 }
    connect \B \wire44
    connect \Y \wire46
  end

  wire width 8 \wire48

  cell $mux $cell49
    parameter \WIDTH 8
    connect \A \wire42
    connect \B \wire46
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire48
  end


  process $proc43
    


    sync posedge \clk
      update \wire42 \wire48
  end

  wire width 1 \wire50
  wire width 1 \wire52

  cell $logic_and $cell53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire41
    connect \B { \wire26 \rx } [1:1]
    connect \Y \wire52
  end


  process $proc51
    


    sync posedge \clk
      update \wire50 \wire52
  end

  wire width 1 \wire54

  cell $logic_and $cell55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire11
    connect \Y \wire54
  end

  wire width 1 \wire56

  cell $logic_and $cell57
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire21
    connect \Y \wire56
  end

  wire width 1 \wire58

  cell $logic_and $cell59
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire50 \wire42 } [8:8]
    connect \B \wire17
    connect \Y \wire58
  end

  wire width 1 \wire60

  cell $logic_and $cell61
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire5
    connect \B \wire21
    connect \Y \wire60
  end

  wire width 2 \wire62

  cell $eq $cell63
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'11
    connect \Y \wire62
  end

  wire width 1 \wire64
  connect \wire64 \wire62 [0]
  wire width 1 \wire65

  cell $logic_and $cell66
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire64
    connect \Y \wire65
  end

  wire width 1 \wire67

  cell $logic_or $cell68
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire60
    connect \B \wire65
    connect \Y \wire67
  end

  wire width 2 \wire69

  cell $mux $cell70
    parameter \WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \S \wire67
    connect \Y \wire69
  end

  wire width 2 \wire71

  cell $mux $cell72
    parameter \WIDTH 2
    connect \A \wire69
    connect \B 2'11
    connect \S \wire58
    connect \Y \wire71
  end

  wire width 2 \wire73

  cell $mux $cell74
    parameter \WIDTH 2
    connect \A \wire71
    connect \B 2'10
    connect \S \wire56
    connect \Y \wire73
  end

  wire width 2 \wire75

  cell $mux $cell76
    parameter \WIDTH 2
    connect \A \wire73
    connect \B 2'01
    connect \S \wire54
    connect \Y \wire75
  end

  wire width 1 \wire77

  cell $logic_or $cell78
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire11
    connect \B \wire21
    connect \Y \wire77
  end

  wire width 1 \wire79

  cell $logic_or $cell80
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire77
    connect \B \wire25
    connect \Y \wire79
  end

  wire width 16 \wire81

  cell $add $cell82
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 1'1
    connect \Y \wire81
  end

  wire width 16 \wire83

  cell $mux $cell84
    parameter \WIDTH 16
    connect \A \wire81
    connect \B 16'0000000000000000
    connect \S \wire79
    connect \Y \wire83
  end


  process $proc8
    


    sync posedge \clk
      update \wire7 { \wire83 \wire75 }
  end

  wire width 8 \wire85

  cell $eq $cell86
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A 8'00001010
    connect \B { \wire50 \wire42 } [7:0]
    connect \Y \wire85
  end

  wire width 1 \wire87
  connect \wire87 \wire85 [0]
  wire width 1 \wire88

  cell $logic_not $cell89
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire87
    connect \Y \wire88
  end

  wire width 15 \wire90
  wire width 14 \wire92

  cell $sub $cell93
    parameter \A_SIGNED 0
    parameter \A_WIDTH 14
    parameter \B_SIGNED 0
    parameter \B_WIDTH 14
    parameter \Y_WIDTH 14
    connect \A \wire90 [14:1]
    connect \B 14'00000000000001
    connect \Y \wire92
  end

  wire width 14 \wire94

  cell $eq $cell95
    parameter \A_SIGNED 0
    parameter \A_WIDTH 14
    parameter \B_SIGNED 0
    parameter \B_WIDTH 14
    parameter \Y_WIDTH 14
    connect \A \wire92
    connect \B 14'00000000000000
    connect \Y \wire94
  end

  wire width 1 \wire96
  connect \wire96 \wire94 [0]
  wire width 1 \wire97
  wire width 1 \wire98

  cell $logic_not $cell99
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire97
    connect \Y \wire98
  end

  wire width 1 \wire100

  cell $logic_and $cell101
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire50 \wire42 } [8:8]
    connect \B \wire88
    connect \Y \wire100
  end

  wire width 1 \wire102

  cell $eq $cell103
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire90 [0:0]
    connect \B 1'0
    connect \Y \wire102
  end

  wire width 1 \wire104
  connect \wire104 \wire102 [0]
  wire width 1 \wire105

  cell $eq $cell106
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire90 [0:0]
    connect \B 1'1
    connect \Y \wire105
  end

  wire width 1 \wire107
  connect \wire107 \wire105 [0]
  wire width 36 \wire108

  cell $mux $cell109
    parameter \WIDTH 36
    connect \A { \wire98 1'0 \wire92 20'00000000000000000000 }
    connect \B { \wire100 1'1 \wire90 [14:1] 8'00000000 { \wire50 \wire42 } [7:0] 4'0011 }
    connect \S \wire104
    connect \Y \wire108
  end

  wire width 16 \wire111
  attribute \module_not_derived 1
  cell \SB_SPRAM256KA \SB_SPRAM256KA_INST110
    connect \ADDRESS \wire108 [34:0] [33:20]
    connect \DATAIN \wire108 [34:0] [19:4]
    connect \MASKWREN \wire108 [34:0] [3:0]
    connect \WREN \wire108 [34:0] [34:34]
    connect \CHIPSELECT \wire108 [35:35]
    connect \CLOCK \clk
    connect \STANDBY 1'0
    connect \SLEEP 1'0
    connect \POWEROFF 1'1
    connect \DATAOUT \wire111
  end

  wire width 1 \wire112
  wire width 1 \wire114

  cell $logic_not $cell115
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire108 [34:0] [34:34]
    connect \Y \wire114
  end

  wire width 1 \wire116

  cell $logic_and $cell117
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire108 [35:35]
    connect \B \wire114
    connect \Y \wire116
  end


  process $proc113
    


    sync posedge \clk
      update \wire112 \wire116
  end

  wire width 1 \wire118
  wire width 1 \wire120

  cell $eq $cell121
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire118
    connect \B 1'0
    connect \Y \wire120
  end

  wire width 1 \wire122
  connect \wire122 \wire120 [0]
  wire width 16 \wire123
  wire width 16 \wire125

  cell $eq $cell126
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire123
    connect \B 16'0000001001110000
    connect \Y \wire125
  end

  wire width 1 \wire127
  connect \wire127 \wire125 [0]
  wire width 1 \wire128

  cell $logic_or $cell129
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire122
    connect \B \wire127
    connect \Y \wire128
  end

  wire width 16 \wire130

  cell $add $cell131
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire123
    connect \B 1'1
    connect \Y \wire130
  end

  wire width 16 \wire132

  cell $mux $cell133
    parameter \WIDTH 16
    connect \A \wire130
    connect \B 16'0000000000000000
    connect \S \wire128
    connect \Y \wire132
  end


  process $proc124
    


    sync posedge \clk
      update \wire123 \wire132
  end

  wire width 16 \wire134

  cell $eq $cell135
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire123
    connect \B 16'0000001001110000
    connect \Y \wire134
  end

  wire width 1 \wire136
  connect \wire136 \wire134 [0]
  wire width 1 \wire137

  cell $logic_not $cell138
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire136
    connect \Y \wire137
  end

  wire width 8 \wire139
  wire width 8 \wire141

  cell $eq $cell142
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire139
    connect \B 8'00001001
    connect \Y \wire141
  end

  wire width 1 \wire143
  connect \wire143 \wire141 [0]
  wire width 8 \wire144

  cell $add $cell145
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire139
    connect \B 1'1
    connect \Y \wire144
  end

  wire width 8 \wire146

  cell $mux $cell147
    parameter \WIDTH 8
    connect \A \wire144
    connect \B 8'00000000
    connect \S \wire143
    connect \Y \wire146
  end

  wire width 8 \wire148

  cell $mux $cell149
    parameter \WIDTH 8
    connect \A \wire146
    connect \B \wire139
    connect \S \wire137
    connect \Y \wire148
  end


  process $proc140
    


    sync posedge \clk
      update \wire139 \wire148
  end

  wire width 8 \wire150

  cell $eq $cell151
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire139
    connect \B 8'00000000
    connect \Y \wire150
  end

  wire width 1 \wire152
  connect \wire152 \wire150 [0]
  wire width 8 \wire153

  cell $eq $cell154
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire139
    connect \B 8'00001001
    connect \Y \wire153
  end

  wire width 1 \wire155
  connect \wire155 \wire153 [0]
  wire width 8 \wire156
  wire width 8 \wire158

  cell $shr $cell159
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire156
    connect \B 1'1
    connect \Y \wire158
  end

  wire width 8 \wire160

  cell $mux $cell161
    parameter \WIDTH 8
    connect \A \wire158
    connect \B \wire156
    connect \S \wire137
    connect \Y \wire160
  end

  wire width 8 \wire162

  cell $mux $cell163
    parameter \WIDTH 8
    connect \A \wire160
    connect \B \wire156
    connect \S \wire152
    connect \Y \wire162
  end

  wire width 8 \wire164

  cell $mux $cell165
    parameter \WIDTH 8
    connect \A \wire162
    connect \B { { \wire112 \wire111 } [16:16] { \wire112 \wire111 } [15:0] [7:0] } [7:0]
    connect \S \wire122
    connect \Y \wire164
  end


  process $proc157
    


    sync posedge \clk
      update \wire156 \wire164
  end

  wire width 1 \wire166
  connect \wire166 \wire156 [0]
  wire width 1 \wire167

  cell $mux $cell168
    parameter \WIDTH 1
    connect \A \wire166
    connect \B 1'1
    connect \S \wire155
    connect \Y \wire167
  end

  wire width 1 \wire169

  cell $mux $cell170
    parameter \WIDTH 1
    connect \A \wire167
    connect \B 1'0
    connect \S \wire152
    connect \Y \wire169
  end

  wire width 1 \wire171

  cell $mux $cell172
    parameter \WIDTH 1
    connect \A \wire169
    connect \B 1'1
    connect \S \wire122
    connect \Y \wire171
  end

  wire output 173 \tx
  connect \tx \wire171
  wire width 1 \wire174

  cell $logic_and $cell175
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire136
    connect \B \wire155
    connect \Y \wire174
  end

  wire width 1 \wire176

  cell $logic_not $cell177
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire174
    connect \Y \wire176
  end

  wire width 1 \wire178

  cell $mux $cell179
    parameter \WIDTH 1
    connect \A \wire176
    connect \B { { \wire112 \wire111 } [16:16] { \wire112 \wire111 } [15:0] [7:0] } [8:8]
    connect \S \wire122
    connect \Y \wire178
  end


  process $proc119
    


    sync posedge \clk
      update \wire118 \wire178
  end

  connect \wire97 \wire118
  wire width 1 \wire180
  wire width 1 \wire182

  cell $logic_not $cell183
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire97
    connect \Y \wire182
  end


  process $proc181
    


    sync posedge \clk
      update \wire180 \wire182
  end

  wire width 1 \wire184

  cell $logic_and $cell185
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire50 \wire42 } [8:8]
    connect \B \wire88
    connect \Y \wire184
  end

  wire width 1 \wire186

  cell $logic_and $cell187
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire97
    connect \B \wire180
    connect \Y \wire186
  end

  wire width 14 \wire188

  cell $add $cell189
    parameter \A_SIGNED 0
    parameter \A_WIDTH 14
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 14
    connect \A \wire90 [14:1]
    connect \B 1'1
    connect \Y \wire188
  end

  wire width 14 \wire190

  cell $mux $cell191
    parameter \WIDTH 14
    connect \A \wire90 [14:1]
    connect \B \wire188
    connect \S \wire184
    connect \Y \wire190
  end

  wire width 1 \wire192

  cell $eq $cell193
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire90 [0:0]
    connect \B 1'0
    connect \Y \wire192
  end

  wire width 1 \wire194
  connect \wire194 \wire192 [0]
  wire width 14 \wire195

  cell $sub $cell196
    parameter \A_SIGNED 0
    parameter \A_WIDTH 14
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 14
    connect \A \wire90 [14:1]
    connect \B 1'1
    connect \Y \wire195
  end

  wire width 14 \wire197

  cell $mux $cell198
    parameter \WIDTH 14
    connect \A \wire90 [14:1]
    connect \B \wire195
    connect \S \wire186
    connect \Y \wire197
  end

  wire width 1 \wire199

  cell $eq $cell200
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire90 [0:0]
    connect \B 1'1
    connect \Y \wire199
  end

  wire width 1 \wire201
  connect \wire201 \wire199 [0]
  wire width 14 \wire202

  cell $mux $cell203
    parameter \WIDTH 14
    connect \A \wire197
    connect \B \wire190
    connect \S \wire194
    connect \Y \wire202
  end

  wire width 9 \wire204

  cell $eq $cell205
    parameter \A_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_SIGNED 0
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A { \wire50 \wire42 }
    connect \B 9'100001010
    connect \Y \wire204
  end

  wire width 1 \wire206
  connect \wire206 \wire204 [0]
  wire width 1 \wire207

  cell $mux $cell208
    parameter \WIDTH 1
    connect \A \wire90 [0:0]
    connect \B 1'1
    connect \S \wire206
    connect \Y \wire207
  end

  wire width 1 \wire209

  cell $eq $cell210
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire90 [0:0]
    connect \B 1'0
    connect \Y \wire209
  end

  wire width 1 \wire211
  connect \wire211 \wire209 [0]
  wire width 1 \wire212

  cell $logic_and $cell213
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire186
    connect \B \wire96
    connect \Y \wire212
  end

  wire width 1 \wire214

  cell $mux $cell215
    parameter \WIDTH 1
    connect \A \wire90 [0:0]
    connect \B 1'0
    connect \S \wire212
    connect \Y \wire214
  end

  wire width 1 \wire216

  cell $eq $cell217
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire90 [0:0]
    connect \B 1'1
    connect \Y \wire216
  end

  wire width 1 \wire218
  connect \wire218 \wire216 [0]
  wire width 1 \wire219

  cell $mux $cell220
    parameter \WIDTH 1
    connect \A \wire214
    connect \B \wire207
    connect \S \wire211
    connect \Y \wire219
  end


  process $proc91
    


    sync posedge \clk
      update \wire90 { \wire202 \wire219 }
  end

end
