Classic Timing Analyzer report for FIFO_100_16bit
Fri Sep 25 11:54:31 2015
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                      ;
+------------------------------+-------+---------------+----------------------------------+---------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From          ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.900 ns                         ; rst           ; fifo_rp[7]  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.947 ns                         ; state[2]~reg0 ; state[2]    ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 9.373 ns                         ; fifowr        ; wr          ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.438 ns                        ; rst           ; nempty~reg0 ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 391.39 MHz ( period = 2.555 ns ) ; fifo_rp[3]    ; near_empty  ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;               ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------+-------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From          ; To            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 391.39 MHz ( period = 2.555 ns )                    ; fifo_rp[3]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; 397.14 MHz ( period = 2.518 ns )                    ; fifo_wp[3]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 399.68 MHz ( period = 2.502 ns )                    ; fifo_rp[0]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 2.318 ns                ;
; N/A                                     ; 405.35 MHz ( period = 2.467 ns )                    ; fifo_wp[0]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 2.283 ns                ;
; N/A                                     ; 405.35 MHz ( period = 2.467 ns )                    ; fifo_rp[1]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 2.283 ns                ;
; N/A                                     ; 411.18 MHz ( period = 2.432 ns )                    ; fifo_wp[1]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 2.248 ns                ;
; N/A                                     ; 411.18 MHz ( period = 2.432 ns )                    ; fifo_rp[2]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 2.248 ns                ;
; N/A                                     ; 415.11 MHz ( period = 2.409 ns )                    ; fifo_wp[7]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 2.198 ns                ;
; N/A                                     ; 417.19 MHz ( period = 2.397 ns )                    ; fifo_wp[2]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 2.213 ns                ;
; N/A                                     ; 421.94 MHz ( period = 2.370 ns )                    ; fifo_rp[6]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 2.213 ns                ;
; N/A                                     ; 423.37 MHz ( period = 2.362 ns )                    ; fifo_rp[4]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 2.178 ns                ;
; N/A                                     ; 429.74 MHz ( period = 2.327 ns )                    ; fifo_wp[4]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 2.143 ns                ;
; N/A                                     ; 429.74 MHz ( period = 2.327 ns )                    ; fifo_rp[5]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 2.143 ns                ;
; N/A                                     ; 433.28 MHz ( period = 2.308 ns )                    ; fifo_rp[7]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 2.124 ns                ;
; N/A                                     ; 436.30 MHz ( period = 2.292 ns )                    ; fifo_rp[6]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 2.108 ns                ;
; N/A                                     ; 443.26 MHz ( period = 2.256 ns )                    ; fifo_wp[5]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 2.072 ns                ;
; N/A                                     ; 459.77 MHz ( period = 2.175 ns )                    ; fifo_rp[9]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.991 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[0]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[1]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[2]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[4]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[6]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[5]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 464.90 MHz ( period = 2.151 ns )                    ; state[1]~reg0 ; fifo_rp[7]    ; clk        ; clk      ; None                        ; None                      ; 1.939 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[0]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[1]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[2]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[4]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[6]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[5]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 465.55 MHz ( period = 2.148 ns )                    ; state[2]~reg0 ; fifo_rp[7]    ; clk        ; clk      ; None                        ; None                      ; 1.936 ns                ;
; N/A                                     ; 469.04 MHz ( period = 2.132 ns )                    ; fifo_wp[6]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.948 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[0]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[1]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[2]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[4]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[6]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[5]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 469.48 MHz ( period = 2.130 ns )                    ; state[3]~reg0 ; fifo_rp[7]    ; clk        ; clk      ; None                        ; None                      ; 1.919 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[4]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[7]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[1]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[2]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[0]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[6]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 473.04 MHz ( period = 2.114 ns )                    ; state[0]~reg0 ; fifo_wp[5]    ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; 474.38 MHz ( period = 2.108 ns )                    ; fifo_rp[8]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.924 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[0]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[1]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[2]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[4]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[6]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[5]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 483.79 MHz ( period = 2.067 ns )                    ; state[0]~reg0 ; fifo_rp[7]    ; clk        ; clk      ; None                        ; None                      ; 1.855 ns                ;
; N/A                                     ; 484.97 MHz ( period = 2.062 ns )                    ; fifo_wp[7]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.878 ns                ;
; N/A                                     ; 488.76 MHz ( period = 2.046 ns )                    ; fifo_rp[0]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.889 ns                ;
; N/A                                     ; 491.40 MHz ( period = 2.035 ns )                    ; fifo_wp[5]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.824 ns                ;
; N/A                                     ; 494.32 MHz ( period = 2.023 ns )                    ; fifo_wp[10]   ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.839 ns                ;
; N/A                                     ; 495.54 MHz ( period = 2.018 ns )                    ; fifo_wp[6]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.807 ns                ;
; N/A                                     ; 499.50 MHz ( period = 2.002 ns )                    ; fifo_wp[1]    ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.818 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[10]   ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.797 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[9]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.780 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[0]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.746 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[1]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.798 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[4]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[7]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[1]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[2]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[0]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[6]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; fifo_wp[5]    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[8]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.740 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[2]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.748 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[2]    ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.695 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[4]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[7]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[1]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[2]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[0]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[6]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; fifo_wp[5]    ; clk        ; clk      ; None                        ; None                      ; 1.680 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[8]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.634 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[3]    ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.646 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[1]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.614 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[10]   ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.665 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[4]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.609 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[10]   ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.597 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[7]    ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.619 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[3]    ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.613 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[5]    ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.608 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[8]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.628 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[6]    ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.591 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[5]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.609 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[4]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[7]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[1]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[2]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[0]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[6]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; fifo_wp[5]    ; clk        ; clk      ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[2]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.515 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[9]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.558 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[4]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.539 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[9]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.469 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[9]    ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.486 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[0]    ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.485 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[10]   ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.482 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[0]    ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.459 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[7]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.473 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[1]    ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.444 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[9]    ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.423 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[8]    ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.419 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[10]   ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.292 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[5]    ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.285 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[2]    ; fifo_rp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.279 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[8]    ; fifo_wp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; state[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.197 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; state[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.173 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[3]    ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.135 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; nfull~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.127 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[0]~reg0 ; nempty~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.128 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; nempty~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.118 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[3]    ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.109 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[3]    ; near_empty    ; clk        ; clk      ; None                        ; None                      ; 1.077 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[3]    ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.100 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[0]    ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.084 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[3]    ; fifo_rp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[1]~reg0 ; nempty~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.066 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[3]    ; fifo_wp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.065 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[3]    ; near_full     ; clk        ; clk      ; None                        ; None                      ; 1.091 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[3]~reg0 ; nfull~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.056 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[0]    ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.056 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; near_full     ; nfull~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.048 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[0]    ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[1]    ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[3]    ; fifo_rp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.039 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[0]~reg0 ; nfull~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.028 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[0]    ; fifo_rp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.021 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[1]    ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.021 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[0]    ; fifo_wp[8]    ; clk        ; clk      ; None                        ; None                      ; 1.014 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[1]    ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 1.014 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[2]    ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 1.014 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[0]    ; fifo_rp[8]    ; clk        ; clk      ; None                        ; None                      ; 0.986 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[1]    ; fifo_rp[9]    ; clk        ; clk      ; None                        ; None                      ; 0.986 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[2]    ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 0.986 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[1]    ; fifo_wp[8]    ; clk        ; clk      ; None                        ; None                      ; 0.979 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[2]    ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 0.979 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[2]~reg0 ; state[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.960 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[1]    ; fifo_rp[8]    ; clk        ; clk      ; None                        ; None                      ; 0.951 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[2]    ; fifo_rp[9]    ; clk        ; clk      ; None                        ; None                      ; 0.951 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[2]    ; fifo_wp[8]    ; clk        ; clk      ; None                        ; None                      ; 0.944 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[4]    ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 0.944 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[3]    ; fifo_rp[7]    ; clk        ; clk      ; None                        ; None                      ; 0.943 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[3]    ; fifo_wp[7]    ; clk        ; clk      ; None                        ; None                      ; 0.941 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[0]~reg0 ; state[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.934 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; state[0]~reg0 ; state[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.931 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[2]    ; fifo_rp[8]    ; clk        ; clk      ; None                        ; None                      ; 0.916 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[4]    ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 0.916 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[4]    ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 0.909 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[5]    ; fifo_wp[10]   ; clk        ; clk      ; None                        ; None                      ; 0.909 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[3]    ; fifo_rp[6]    ; clk        ; clk      ; None                        ; None                      ; 0.908 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[3]    ; fifo_wp[6]    ; clk        ; clk      ; None                        ; None                      ; 0.906 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[0]    ; fifo_wp[7]    ; clk        ; clk      ; None                        ; None                      ; 0.890 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[0]    ; fifo_rp[7]    ; clk        ; clk      ; None                        ; None                      ; 0.890 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[4]    ; fifo_rp[9]    ; clk        ; clk      ; None                        ; None                      ; 0.881 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_rp[5]    ; fifo_rp[10]   ; clk        ; clk      ; None                        ; None                      ; 0.881 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[4]    ; fifo_wp[8]    ; clk        ; clk      ; None                        ; None                      ; 0.874 ns                ;
; N/A                                     ; Restricted to 500.00 MHz ( period = 2.000 ns )      ; fifo_wp[5]    ; fifo_wp[9]    ; clk        ; clk      ; None                        ; None                      ; 0.874 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;               ;               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------+
; tsu                                                                   ;
+-------+--------------+------------+--------+---------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To            ; To Clock ;
+-------+--------------+------------+--------+---------------+----------+
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[3]    ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[0]    ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[1]    ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[2]    ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[4]    ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[8]    ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[9]    ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[10]   ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[6]    ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[5]    ; clk      ;
; N/A   ; None         ; 3.900 ns   ; rst    ; fifo_rp[7]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[4]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[7]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[1]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[2]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[0]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[8]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[9]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[10]   ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[3]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[6]    ; clk      ;
; N/A   ; None         ; 3.751 ns   ; rst    ; fifo_wp[5]    ; clk      ;
; N/A   ; None         ; 3.115 ns   ; rst    ; near_empty    ; clk      ;
; N/A   ; None         ; 2.879 ns   ; rst    ; near_full     ; clk      ;
; N/A   ; None         ; 2.873 ns   ; fiford ; state[1]~reg0 ; clk      ;
; N/A   ; None         ; 2.853 ns   ; fifowr ; state[3]~reg0 ; clk      ;
; N/A   ; None         ; 2.784 ns   ; fiford ; state[2]~reg0 ; clk      ;
; N/A   ; None         ; 2.769 ns   ; rst    ; nfull~reg0    ; clk      ;
; N/A   ; None         ; 2.768 ns   ; fifowr ; state[2]~reg0 ; clk      ;
; N/A   ; None         ; 2.764 ns   ; fifowr ; state[1]~reg0 ; clk      ;
; N/A   ; None         ; 2.730 ns   ; rst    ; state[2]~reg0 ; clk      ;
; N/A   ; None         ; 2.730 ns   ; rst    ; state[0]~reg0 ; clk      ;
; N/A   ; None         ; 2.730 ns   ; rst    ; state[1]~reg0 ; clk      ;
; N/A   ; None         ; 2.677 ns   ; rst    ; state[3]~reg0 ; clk      ;
; N/A   ; None         ; 2.677 ns   ; rst    ; nempty~reg0   ; clk      ;
+-------+--------------+------------+--------+---------------+----------+


+--------------------------------------------------------------------------------+
; tco                                                                            ;
+-------+--------------+------------+---------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From          ; To            ; From Clock ;
+-------+--------------+------------+---------------+---------------+------------+
; N/A   ; None         ; 8.947 ns   ; state[2]~reg0 ; state[2]      ; clk        ;
; N/A   ; None         ; 8.288 ns   ; state[2]~reg0 ; out_data[15]  ; clk        ;
; N/A   ; None         ; 8.283 ns   ; state[2]~reg0 ; rd            ; clk        ;
; N/A   ; None         ; 8.219 ns   ; state[2]~reg0 ; out_data[5]   ; clk        ;
; N/A   ; None         ; 8.116 ns   ; state[2]~reg0 ; out_data[9]   ; clk        ;
; N/A   ; None         ; 8.083 ns   ; state[2]~reg0 ; out_data[3]   ; clk        ;
; N/A   ; None         ; 7.878 ns   ; state[1]~reg0 ; wr            ; clk        ;
; N/A   ; None         ; 7.850 ns   ; state[2]~reg0 ; out_data[14]  ; clk        ;
; N/A   ; None         ; 7.848 ns   ; state[2]~reg0 ; out_data[13]  ; clk        ;
; N/A   ; None         ; 7.785 ns   ; state[3]~reg0 ; state[3]      ; clk        ;
; N/A   ; None         ; 7.630 ns   ; state[2]~reg0 ; wr            ; clk        ;
; N/A   ; None         ; 7.569 ns   ; state[2]~reg0 ; out_data[11]  ; clk        ;
; N/A   ; None         ; 7.497 ns   ; state[3]~reg0 ; sram_data[13] ; clk        ;
; N/A   ; None         ; 7.486 ns   ; state[0]~reg0 ; wr            ; clk        ;
; N/A   ; None         ; 7.449 ns   ; state[3]~reg0 ; wr            ; clk        ;
; N/A   ; None         ; 7.429 ns   ; state[2]~reg0 ; out_data[12]  ; clk        ;
; N/A   ; None         ; 7.405 ns   ; state[3]~reg0 ; sram_data[9]  ; clk        ;
; N/A   ; None         ; 7.260 ns   ; state[2]~reg0 ; address[9]    ; clk        ;
; N/A   ; None         ; 7.094 ns   ; state[3]~reg0 ; sram_data[15] ; clk        ;
; N/A   ; None         ; 7.060 ns   ; state[3]~reg0 ; sram_data[12] ; clk        ;
; N/A   ; None         ; 7.030 ns   ; state[2]~reg0 ; address[4]    ; clk        ;
; N/A   ; None         ; 7.030 ns   ; state[2]~reg0 ; address[2]    ; clk        ;
; N/A   ; None         ; 7.015 ns   ; state[2]~reg0 ; address[8]    ; clk        ;
; N/A   ; None         ; 7.014 ns   ; state[3]~reg0 ; sram_data[11] ; clk        ;
; N/A   ; None         ; 7.008 ns   ; state[3]~reg0 ; sram_data[5]  ; clk        ;
; N/A   ; None         ; 6.996 ns   ; state[3]~reg0 ; sram_data[3]  ; clk        ;
; N/A   ; None         ; 6.981 ns   ; state[3]~reg0 ; address[9]    ; clk        ;
; N/A   ; None         ; 6.922 ns   ; nempty~reg0   ; nempty        ; clk        ;
; N/A   ; None         ; 6.866 ns   ; nfull~reg0    ; nfull         ; clk        ;
; N/A   ; None         ; 6.859 ns   ; fifo_rp[2]    ; address[2]    ; clk        ;
; N/A   ; None         ; 6.771 ns   ; fifo_wp[4]    ; address[4]    ; clk        ;
; N/A   ; None         ; 6.751 ns   ; state[3]~reg0 ; address[4]    ; clk        ;
; N/A   ; None         ; 6.751 ns   ; state[3]~reg0 ; address[2]    ; clk        ;
; N/A   ; None         ; 6.736 ns   ; state[3]~reg0 ; address[8]    ; clk        ;
; N/A   ; None         ; 6.647 ns   ; fifo_rp[4]    ; address[4]    ; clk        ;
; N/A   ; None         ; 6.614 ns   ; state[0]~reg0 ; state[0]      ; clk        ;
; N/A   ; None         ; 6.608 ns   ; state[2]~reg0 ; out_data[10]  ; clk        ;
; N/A   ; None         ; 6.607 ns   ; fifo_rp[8]    ; address[8]    ; clk        ;
; N/A   ; None         ; 6.593 ns   ; fifo_wp[5]    ; address[5]    ; clk        ;
; N/A   ; None         ; 6.588 ns   ; state[2]~reg0 ; out_data[1]   ; clk        ;
; N/A   ; None         ; 6.577 ns   ; state[2]~reg0 ; address[10]   ; clk        ;
; N/A   ; None         ; 6.544 ns   ; state[3]~reg0 ; sram_data[14] ; clk        ;
; N/A   ; None         ; 6.515 ns   ; state[2]~reg0 ; address[1]    ; clk        ;
; N/A   ; None         ; 6.493 ns   ; fifo_wp[8]    ; address[8]    ; clk        ;
; N/A   ; None         ; 6.459 ns   ; fifo_wp[9]    ; address[9]    ; clk        ;
; N/A   ; None         ; 6.386 ns   ; fifo_rp[5]    ; address[5]    ; clk        ;
; N/A   ; None         ; 6.348 ns   ; state[2]~reg0 ; address[5]    ; clk        ;
; N/A   ; None         ; 6.348 ns   ; state[2]~reg0 ; address[3]    ; clk        ;
; N/A   ; None         ; 6.302 ns   ; state[2]~reg0 ; address[7]    ; clk        ;
; N/A   ; None         ; 6.289 ns   ; fifo_wp[2]    ; address[2]    ; clk        ;
; N/A   ; None         ; 6.265 ns   ; state[2]~reg0 ; out_data[8]   ; clk        ;
; N/A   ; None         ; 6.247 ns   ; state[2]~reg0 ; address[0]    ; clk        ;
; N/A   ; None         ; 6.236 ns   ; fifo_wp[1]    ; address[1]    ; clk        ;
; N/A   ; None         ; 6.211 ns   ; state[3]~reg0 ; sram_data[8]  ; clk        ;
; N/A   ; None         ; 6.173 ns   ; fifo_wp[10]   ; address[10]   ; clk        ;
; N/A   ; None         ; 6.157 ns   ; fifo_wp[7]    ; address[7]    ; clk        ;
; N/A   ; None         ; 6.117 ns   ; state[2]~reg0 ; address[6]    ; clk        ;
; N/A   ; None         ; 6.113 ns   ; state[3]~reg0 ; address[10]   ; clk        ;
; N/A   ; None         ; 6.093 ns   ; state[3]~reg0 ; address[1]    ; clk        ;
; N/A   ; None         ; 6.069 ns   ; state[3]~reg0 ; address[3]    ; clk        ;
; N/A   ; None         ; 6.021 ns   ; fifo_rp[9]    ; address[9]    ; clk        ;
; N/A   ; None         ; 5.984 ns   ; fifo_rp[3]    ; address[3]    ; clk        ;
; N/A   ; None         ; 5.964 ns   ; state[3]~reg0 ; sram_data[2]  ; clk        ;
; N/A   ; None         ; 5.945 ns   ; state[3]~reg0 ; sram_data[10] ; clk        ;
; N/A   ; None         ; 5.945 ns   ; state[3]~reg0 ; sram_data[1]  ; clk        ;
; N/A   ; None         ; 5.944 ns   ; fifo_wp[6]    ; address[6]    ; clk        ;
; N/A   ; None         ; 5.908 ns   ; state[3]~reg0 ; address[0]    ; clk        ;
; N/A   ; None         ; 5.892 ns   ; state[3]~reg0 ; address[5]    ; clk        ;
; N/A   ; None         ; 5.858 ns   ; state[3]~reg0 ; address[7]    ; clk        ;
; N/A   ; None         ; 5.838 ns   ; state[3]~reg0 ; address[6]    ; clk        ;
; N/A   ; None         ; 5.829 ns   ; state[2]~reg0 ; out_data[2]   ; clk        ;
; N/A   ; None         ; 5.826 ns   ; fifo_rp[1]    ; address[1]    ; clk        ;
; N/A   ; None         ; 5.789 ns   ; fifo_wp[3]    ; address[3]    ; clk        ;
; N/A   ; None         ; 5.788 ns   ; fifo_rp[7]    ; address[7]    ; clk        ;
; N/A   ; None         ; 5.774 ns   ; state[2]~reg0 ; out_data[4]   ; clk        ;
; N/A   ; None         ; 5.705 ns   ; fifo_rp[10]   ; address[10]   ; clk        ;
; N/A   ; None         ; 5.645 ns   ; state[3]~reg0 ; sram_data[4]  ; clk        ;
; N/A   ; None         ; 5.638 ns   ; fifo_wp[0]    ; address[0]    ; clk        ;
; N/A   ; None         ; 5.616 ns   ; state[3]~reg0 ; sram_data[7]  ; clk        ;
; N/A   ; None         ; 5.602 ns   ; fifo_rp[0]    ; address[0]    ; clk        ;
; N/A   ; None         ; 5.590 ns   ; fifo_rp[6]    ; address[6]    ; clk        ;
; N/A   ; None         ; 5.570 ns   ; state[3]~reg0 ; sram_data[0]  ; clk        ;
; N/A   ; None         ; 5.396 ns   ; state[1]~reg0 ; state[1]      ; clk        ;
; N/A   ; None         ; 5.385 ns   ; state[3]~reg0 ; sram_data[6]  ; clk        ;
; N/A   ; None         ; 5.360 ns   ; state[2]~reg0 ; out_data[0]   ; clk        ;
; N/A   ; None         ; 5.245 ns   ; state[2]~reg0 ; out_data[7]   ; clk        ;
; N/A   ; None         ; 5.195 ns   ; state[2]~reg0 ; out_data[6]   ; clk        ;
+-------+--------------+------------+---------------+---------------+------------+


+----------------------------------------------------------------------------+
; tpd                                                                        ;
+-------+-------------------+-----------------+---------------+--------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From          ; To           ;
+-------+-------------------+-----------------+---------------+--------------+
; N/A   ; None              ; 9.373 ns        ; fifowr        ; wr           ;
; N/A   ; None              ; 8.828 ns        ; fiford        ; address[9]   ;
; N/A   ; None              ; 8.598 ns        ; fiford        ; address[4]   ;
; N/A   ; None              ; 8.598 ns        ; fiford        ; address[2]   ;
; N/A   ; None              ; 8.583 ns        ; fiford        ; address[8]   ;
; N/A   ; None              ; 8.238 ns        ; fifowr        ; address[9]   ;
; N/A   ; None              ; 8.117 ns        ; fiford        ; address[10]  ;
; N/A   ; None              ; 8.008 ns        ; fifowr        ; address[4]   ;
; N/A   ; None              ; 8.008 ns        ; fifowr        ; address[2]   ;
; N/A   ; None              ; 7.993 ns        ; fifowr        ; address[8]   ;
; N/A   ; None              ; 7.940 ns        ; fiford        ; address[1]   ;
; N/A   ; None              ; 7.916 ns        ; fiford        ; address[3]   ;
; N/A   ; None              ; 7.897 ns        ; fiford        ; address[5]   ;
; N/A   ; None              ; 7.842 ns        ; fiford        ; address[7]   ;
; N/A   ; None              ; 7.815 ns        ; fiford        ; address[0]   ;
; N/A   ; None              ; 7.685 ns        ; fiford        ; address[6]   ;
; N/A   ; None              ; 7.370 ns        ; fifowr        ; address[10]  ;
; N/A   ; None              ; 7.350 ns        ; fifowr        ; address[1]   ;
; N/A   ; None              ; 7.326 ns        ; fifowr        ; address[3]   ;
; N/A   ; None              ; 7.165 ns        ; fifowr        ; address[0]   ;
; N/A   ; None              ; 7.149 ns        ; fifowr        ; address[5]   ;
; N/A   ; None              ; 7.115 ns        ; fifowr        ; address[7]   ;
; N/A   ; None              ; 7.095 ns        ; fifowr        ; address[6]   ;
; N/A   ; None              ; 7.095 ns        ; sram_data[4]  ; out_data[4]  ;
; N/A   ; None              ; 7.073 ns        ; sram_data[5]  ; out_data[5]  ;
; N/A   ; None              ; 7.050 ns        ; sram_data[7]  ; out_data[7]  ;
; N/A   ; None              ; 7.041 ns        ; sram_data[3]  ; out_data[3]  ;
; N/A   ; None              ; 7.022 ns        ; sram_data[12] ; out_data[12] ;
; N/A   ; None              ; 6.981 ns        ; sram_data[14] ; out_data[14] ;
; N/A   ; None              ; 6.963 ns        ; sram_data[10] ; out_data[10] ;
; N/A   ; None              ; 6.930 ns        ; sram_data[0]  ; out_data[0]  ;
; N/A   ; None              ; 6.897 ns        ; sram_data[6]  ; out_data[6]  ;
; N/A   ; None              ; 6.866 ns        ; sram_data[11] ; out_data[11] ;
; N/A   ; None              ; 6.859 ns        ; sram_data[13] ; out_data[13] ;
; N/A   ; None              ; 6.848 ns        ; sram_data[1]  ; out_data[1]  ;
; N/A   ; None              ; 6.645 ns        ; sram_data[2]  ; out_data[2]  ;
; N/A   ; None              ; 6.633 ns        ; sram_data[9]  ; out_data[9]  ;
; N/A   ; None              ; 6.609 ns        ; sram_data[8]  ; out_data[8]  ;
; N/A   ; None              ; 6.602 ns        ; sram_data[15] ; out_data[15] ;
+-------+-------------------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------+
; th                                                                          ;
+---------------+-------------+-----------+--------+---------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To            ; To Clock ;
+---------------+-------------+-----------+--------+---------------+----------+
; N/A           ; None        ; -2.438 ns ; rst    ; state[3]~reg0 ; clk      ;
; N/A           ; None        ; -2.438 ns ; rst    ; nempty~reg0   ; clk      ;
; N/A           ; None        ; -2.491 ns ; rst    ; state[2]~reg0 ; clk      ;
; N/A           ; None        ; -2.491 ns ; rst    ; state[0]~reg0 ; clk      ;
; N/A           ; None        ; -2.491 ns ; rst    ; state[1]~reg0 ; clk      ;
; N/A           ; None        ; -2.525 ns ; fifowr ; state[1]~reg0 ; clk      ;
; N/A           ; None        ; -2.529 ns ; fifowr ; state[2]~reg0 ; clk      ;
; N/A           ; None        ; -2.530 ns ; rst    ; nfull~reg0    ; clk      ;
; N/A           ; None        ; -2.545 ns ; fiford ; state[2]~reg0 ; clk      ;
; N/A           ; None        ; -2.614 ns ; fifowr ; state[3]~reg0 ; clk      ;
; N/A           ; None        ; -2.634 ns ; fiford ; state[1]~reg0 ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; near_full     ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[4]    ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[7]    ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[1]    ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[2]    ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[0]    ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[8]    ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[9]    ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[10]   ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[3]    ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[6]    ; clk      ;
; N/A           ; None        ; -2.640 ns ; rst    ; fifo_wp[5]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[3]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[0]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[1]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[2]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[4]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[8]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[9]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[10]   ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[6]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[5]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; fifo_rp[7]    ; clk      ;
; N/A           ; None        ; -2.876 ns ; rst    ; near_empty    ; clk      ;
+---------------+-------------+-----------+--------+---------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Fri Sep 25 11:54:30 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off FIFO_100_16bit -c FIFO_100_16bit --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 391.39 MHz between source register "fifo_rp[3]" and destination register "near_empty" (period= 2.555 ns)
    Info: + Longest register to register delay is 2.371 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X14_Y25_N23; Fanout = 5; REG Node = 'fifo_rp[3]'
        Info: 2: + IC(0.307 ns) + CELL(0.309 ns) = 0.616 ns; Loc. = LCCOMB_X14_Y25_N6; Fanout = 2; COMB Node = 'Add0~14'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 0.651 ns; Loc. = LCCOMB_X14_Y25_N8; Fanout = 2; COMB Node = 'Add0~18'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 0.686 ns; Loc. = LCCOMB_X14_Y25_N10; Fanout = 2; COMB Node = 'Add0~22'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 0.721 ns; Loc. = LCCOMB_X14_Y25_N12; Fanout = 2; COMB Node = 'Add0~26'
        Info: 6: + IC(0.000 ns) + CELL(0.125 ns) = 0.846 ns; Loc. = LCCOMB_X14_Y25_N14; Fanout = 2; COMB Node = 'Add0~29'
        Info: 7: + IC(0.368 ns) + CELL(0.272 ns) = 1.486 ns; Loc. = LCCOMB_X13_Y25_N12; Fanout = 1; COMB Node = 'Equal4~1'
        Info: 8: + IC(0.352 ns) + CELL(0.378 ns) = 2.216 ns; Loc. = LCCOMB_X14_Y25_N24; Fanout = 1; COMB Node = 'Equal4~4'
        Info: 9: + IC(0.000 ns) + CELL(0.155 ns) = 2.371 ns; Loc. = LCFF_X14_Y25_N25; Fanout = 1; REG Node = 'near_empty'
        Info: Total cell delay = 1.344 ns ( 56.68 % )
        Info: Total interconnect delay = 1.027 ns ( 43.32 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.472 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 30; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.657 ns) + CELL(0.618 ns) = 2.472 ns; Loc. = LCFF_X14_Y25_N25; Fanout = 1; REG Node = 'near_empty'
            Info: Total cell delay = 1.472 ns ( 59.55 % )
            Info: Total interconnect delay = 1.000 ns ( 40.45 % )
        Info: - Longest clock path from clock "clk" to source register is 2.472 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 30; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.657 ns) + CELL(0.618 ns) = 2.472 ns; Loc. = LCFF_X14_Y25_N23; Fanout = 5; REG Node = 'fifo_rp[3]'
            Info: Total cell delay = 1.472 ns ( 59.55 % )
            Info: Total interconnect delay = 1.000 ns ( 40.45 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "fifo_rp[3]" (data pin = "rst", clock pin = "clk") is 3.900 ns
    Info: + Longest pin to register delay is 6.282 ns
        Info: 1: + IC(0.000 ns) + CELL(0.800 ns) = 0.800 ns; Loc. = PIN_G18; Fanout = 32; PIN Node = 'rst'
        Info: 2: + IC(3.963 ns) + CELL(0.228 ns) = 4.991 ns; Loc. = LCCOMB_X11_Y25_N8; Fanout = 11; COMB Node = 'fifo_rp[5]~0'
        Info: 3: + IC(0.545 ns) + CELL(0.746 ns) = 6.282 ns; Loc. = LCFF_X14_Y25_N23; Fanout = 5; REG Node = 'fifo_rp[3]'
        Info: Total cell delay = 1.774 ns ( 28.24 % )
        Info: Total interconnect delay = 4.508 ns ( 71.76 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.472 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 30; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.657 ns) + CELL(0.618 ns) = 2.472 ns; Loc. = LCFF_X14_Y25_N23; Fanout = 5; REG Node = 'fifo_rp[3]'
        Info: Total cell delay = 1.472 ns ( 59.55 % )
        Info: Total interconnect delay = 1.000 ns ( 40.45 % )
Info: tco from clock "clk" to destination pin "state[2]" through register "state[2]~reg0" is 8.947 ns
    Info: + Longest clock path from clock "clk" to source register is 2.500 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 30; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.685 ns) + CELL(0.618 ns) = 2.500 ns; Loc. = LCFF_X11_Y25_N1; Fanout = 39; REG Node = 'state[2]~reg0'
        Info: Total cell delay = 1.472 ns ( 58.88 % )
        Info: Total interconnect delay = 1.028 ns ( 41.12 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 6.353 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X11_Y25_N1; Fanout = 39; REG Node = 'state[2]~reg0'
        Info: 2: + IC(4.219 ns) + CELL(2.134 ns) = 6.353 ns; Loc. = PIN_T3; Fanout = 0; PIN Node = 'state[2]'
        Info: Total cell delay = 2.134 ns ( 33.59 % )
        Info: Total interconnect delay = 4.219 ns ( 66.41 % )
Info: Longest tpd from source pin "fifowr" to destination pin "wr" is 9.373 ns
    Info: 1: + IC(0.000 ns) + CELL(0.800 ns) = 0.800 ns; Loc. = PIN_G17; Fanout = 5; PIN Node = 'fifowr'
    Info: 2: + IC(3.961 ns) + CELL(0.346 ns) = 5.107 ns; Loc. = LCCOMB_X9_Y25_N22; Fanout = 1; COMB Node = 'wr~0'
    Info: 3: + IC(2.284 ns) + CELL(1.982 ns) = 9.373 ns; Loc. = PIN_Y18; Fanout = 0; PIN Node = 'wr'
    Info: Total cell delay = 3.128 ns ( 33.37 % )
    Info: Total interconnect delay = 6.245 ns ( 66.63 % )
Info: th for register "state[3]~reg0" (data pin = "rst", clock pin = "clk") is -2.438 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.499 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 30; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.684 ns) + CELL(0.618 ns) = 2.499 ns; Loc. = LCFF_X9_Y25_N21; Fanout = 27; REG Node = 'state[3]~reg0'
        Info: Total cell delay = 1.472 ns ( 58.90 % )
        Info: Total interconnect delay = 1.027 ns ( 41.10 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.086 ns
        Info: 1: + IC(0.000 ns) + CELL(0.800 ns) = 0.800 ns; Loc. = PIN_G18; Fanout = 32; PIN Node = 'rst'
        Info: 2: + IC(3.889 ns) + CELL(0.397 ns) = 5.086 ns; Loc. = LCFF_X9_Y25_N21; Fanout = 27; REG Node = 'state[3]~reg0'
        Info: Total cell delay = 1.197 ns ( 23.54 % )
        Info: Total interconnect delay = 3.889 ns ( 76.46 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 182 megabytes
    Info: Processing ended: Fri Sep 25 11:54:31 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


