
LluviayServo.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000012  00800100  000005dc  00000670  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000005dc  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  00800112  00800112  00000682  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000682  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000006b4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000b0  00000000  00000000  000006f4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000cfe  00000000  00000000  000007a4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000094e  00000000  00000000  000014a2  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000743  00000000  00000000  00001df0  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000150  00000000  00000000  00002534  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000529  00000000  00000000  00002684  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000004b5  00000000  00000000  00002bad  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000080  00000000  00000000  00003062  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 7e 00 	jmp	0xfc	; 0xfc <__vector_24>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ec ed       	ldi	r30, 0xDC	; 220
  7c:	f5 e0       	ldi	r31, 0x05	; 5
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a2 31       	cpi	r26, 0x12	; 18
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a2 e1       	ldi	r26, 0x12	; 18
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a3 31       	cpi	r26, 0x13	; 19
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 bf 00 	call	0x17e	; 0x17e <main>
  9e:	0c 94 ec 02 	jmp	0x5d8	; 0x5d8 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <I2C_Slave_Init>:
// Nota: el esclavo REAL necesita ISR(TWI_vect) en tu main_slave.c
// Esto solo configura el hardware.

void I2C_Slave_Init(uint8_t address)
{
	DDRC &= ~((1<<DDC4) | (1<<DDC5));          // SDA/SCL input
  a6:	97 b1       	in	r25, 0x07	; 7
  a8:	9f 7c       	andi	r25, 0xCF	; 207
  aa:	97 b9       	out	0x07, r25	; 7
	PORTC &= ~((1<<PORTC4) | (1<<PORTC5));     // no pull-up internos
  ac:	98 b1       	in	r25, 0x08	; 8
  ae:	9f 7c       	andi	r25, 0xCF	; 207
  b0:	98 b9       	out	0x08, r25	; 8

	TWAR = (address << 1); // 7-bit addr
  b2:	88 0f       	add	r24, r24
  b4:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>

	// Enable TWI, ACK, interrupt, clear TWINT
	TWCR = (1<<TWEN) | (1<<TWEA) | (1<<TWIE) | (1<<TWINT);
  b8:	85 ec       	ldi	r24, 0xC5	; 197
  ba:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  be:	08 95       	ret

000000c0 <Stepper_Run_Time_ms>:
{
    STEP_PORT &= ~((1<<IN1)|(1<<IN2)|(1<<IN3)|(1<<IN4));
}

static void Stepper_Run_Time_ms(const uint8_t *seq, uint16_t total_ms)
{
  c0:	dc 01       	movw	r26, r24
    uint8_t i = 0;
    uint16_t elapsed = 0;
  c2:	40 e0       	ldi	r20, 0x00	; 0
  c4:	50 e0       	ldi	r21, 0x00	; 0
    STEP_PORT &= ~((1<<IN1)|(1<<IN2)|(1<<IN3)|(1<<IN4));
}

static void Stepper_Run_Time_ms(const uint8_t *seq, uint16_t total_ms)
{
    uint8_t i = 0;
  c6:	90 e0       	ldi	r25, 0x00	; 0
    uint16_t elapsed = 0;

    while(elapsed < total_ms)
  c8:	12 c0       	rjmp	.+36     	; 0xee <Stepper_Run_Time_ms+0x2e>
    {
        Stepper_Output(seq[i]);
  ca:	fd 01       	movw	r30, r26
  cc:	e9 0f       	add	r30, r25
  ce:	f1 1d       	adc	r31, r1
  d0:	30 81       	ld	r19, Z
    (1<<IN1)|(1<<IN2)
};

static inline void Stepper_Output(uint8_t pattern)
{
    STEP_PORT = (STEP_PORT & ~((1<<IN1)|(1<<IN2)|(1<<IN3)|(1<<IN4))) | pattern;
  d2:	2b b1       	in	r18, 0x0b	; 11
  d4:	2f 70       	andi	r18, 0x0F	; 15
  d6:	23 2b       	or	r18, r19
  d8:	2b b9       	out	0x0b, r18	; 11
    uint16_t elapsed = 0;

    while(elapsed < total_ms)
    {
        Stepper_Output(seq[i]);
        i = (i + 1) & 7;
  da:	9f 5f       	subi	r25, 0xFF	; 255
  dc:	97 70       	andi	r25, 0x07	; 7
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  de:	ef e3       	ldi	r30, 0x3F	; 63
  e0:	ff e1       	ldi	r31, 0x1F	; 31
  e2:	31 97       	sbiw	r30, 0x01	; 1
  e4:	f1 f7       	brne	.-4      	; 0xe2 <Stepper_Run_Time_ms+0x22>
  e6:	00 c0       	rjmp	.+0      	; 0xe8 <Stepper_Run_Time_ms+0x28>
  e8:	00 00       	nop

        _delay_ms(2);   // velocidad
        elapsed += 2;
  ea:	4e 5f       	subi	r20, 0xFE	; 254
  ec:	5f 4f       	sbci	r21, 0xFF	; 255
static void Stepper_Run_Time_ms(const uint8_t *seq, uint16_t total_ms)
{
    uint8_t i = 0;
    uint16_t elapsed = 0;

    while(elapsed < total_ms)
  ee:	46 17       	cp	r20, r22
  f0:	57 07       	cpc	r21, r23
  f2:	58 f3       	brcs	.-42     	; 0xca <Stepper_Run_Time_ms+0xa>
    STEP_PORT = (STEP_PORT & ~((1<<IN1)|(1<<IN2)|(1<<IN3)|(1<<IN4))) | pattern;
}

static inline void Stepper_Stop(void)
{
    STEP_PORT &= ~((1<<IN1)|(1<<IN2)|(1<<IN3)|(1<<IN4));
  f4:	8b b1       	in	r24, 0x0b	; 11
  f6:	8f 70       	andi	r24, 0x0F	; 15
  f8:	8b b9       	out	0x0b, r24	; 11
  fa:	08 95       	ret

000000fc <__vector_24>:
    Stepper_Stop();
}

// ===== ISR I2C Slave =====
ISR(TWI_vect)
{
  fc:	1f 92       	push	r1
  fe:	0f 92       	push	r0
 100:	0f b6       	in	r0, 0x3f	; 63
 102:	0f 92       	push	r0
 104:	11 24       	eor	r1, r1
 106:	8f 93       	push	r24
    uint8_t st = TWSR & 0xF8;
 108:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 10c:	88 7f       	andi	r24, 0xF8	; 248

    switch(st)
 10e:	80 39       	cpi	r24, 0x90	; 144
 110:	99 f0       	breq	.+38     	; 0x138 <__vector_24+0x3c>
 112:	38 f4       	brcc	.+14     	; 0x122 <__vector_24+0x26>
 114:	88 36       	cpi	r24, 0x68	; 104
 116:	61 f0       	breq	.+24     	; 0x130 <__vector_24+0x34>
 118:	80 38       	cpi	r24, 0x80	; 128
 11a:	71 f0       	breq	.+28     	; 0x138 <__vector_24+0x3c>
 11c:	80 36       	cpi	r24, 0x60	; 96
 11e:	31 f5       	brne	.+76     	; 0x16c <__vector_24+0x70>
 120:	07 c0       	rjmp	.+14     	; 0x130 <__vector_24+0x34>
 122:	80 3b       	cpi	r24, 0xB0	; 176
 124:	99 f0       	breq	.+38     	; 0x14c <__vector_24+0x50>
 126:	88 3b       	cpi	r24, 0xB8	; 184
 128:	c9 f0       	breq	.+50     	; 0x15c <__vector_24+0x60>
 12a:	88 3a       	cpi	r24, 0xA8	; 168
 12c:	f9 f4       	brne	.+62     	; 0x16c <__vector_24+0x70>
 12e:	0e c0       	rjmp	.+28     	; 0x14c <__vector_24+0x50>
    {
        // Maestro escribe (SLA+W)
        case 0x60:
        case 0x68:
            TWCR = (1<<TWINT)|(1<<TWEA)|(1<<TWEN)|(1<<TWIE);
 130:	85 ec       	ldi	r24, 0xC5	; 197
 132:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 136:	1d c0       	rjmp	.+58     	; 0x172 <__vector_24+0x76>

        case 0x80:
        case 0x90:
        {
            uint8_t v = TWDR;
 138:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
            if(v == CMD_FWD || v == CMD_REV) {
 13c:	82 30       	cpi	r24, 0x02	; 2
 13e:	10 f4       	brcc	.+4      	; 0x144 <__vector_24+0x48>
                stepper_cmd = v;  // ejecutar en loop
 140:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
            }
            TWCR = (1<<TWINT)|(1<<TWEA)|(1<<TWEN)|(1<<TWIE);
 144:	85 ec       	ldi	r24, 0xC5	; 197
 146:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 14a:	13 c0       	rjmp	.+38     	; 0x172 <__vector_24+0x76>
        }

        // Maestro lee (SLA+R)
        case 0xA8:
        case 0xB0:
            TWDR = tx_status; // respondemos un byte (ej: lluvia)
 14c:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <__data_end>
 150:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
            TWCR = (1<<TWINT)|(1<<TWEA)|(1<<TWEN)|(1<<TWIE);
 154:	85 ec       	ldi	r24, 0xC5	; 197
 156:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 15a:	0b c0       	rjmp	.+22     	; 0x172 <__vector_24+0x76>

        case 0xB8:
            TWDR = tx_status;
 15c:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <__data_end>
 160:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
            TWCR = (1<<TWINT)|(1<<TWEA)|(1<<TWEN)|(1<<TWIE);
 164:	85 ec       	ldi	r24, 0xC5	; 197
 166:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 16a:	03 c0       	rjmp	.+6      	; 0x172 <__vector_24+0x76>

        default:
            TWCR = (1<<TWINT)|(1<<TWEA)|(1<<TWEN)|(1<<TWIE);
 16c:	85 ec       	ldi	r24, 0xC5	; 197
 16e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
    }
}
 172:	8f 91       	pop	r24
 174:	0f 90       	pop	r0
 176:	0f be       	out	0x3f, r0	; 63
 178:	0f 90       	pop	r0
 17a:	1f 90       	pop	r1
 17c:	18 95       	reti

0000017e <main>:

int main(void)
{
    // Lluvia input + pull-up
    RAIN_DDR  &= ~(1 << RAIN_BIT);
 17e:	8a b1       	in	r24, 0x0a	; 10
 180:	8b 7f       	andi	r24, 0xFB	; 251
 182:	8a b9       	out	0x0a, r24	; 10
    RAIN_PORT |=  (1 << RAIN_BIT);
 184:	8b b1       	in	r24, 0x0b	; 11
 186:	84 60       	ori	r24, 0x04	; 4
 188:	8b b9       	out	0x0b, r24	; 11

    // Stepper outputs
    STEP_DDR |= (1<<IN1)|(1<<IN2)|(1<<IN3)|(1<<IN4);
 18a:	8a b1       	in	r24, 0x0a	; 10
 18c:	80 6f       	ori	r24, 0xF0	; 240
 18e:	8a b9       	out	0x0a, r24	; 10
    STEP_PORT = (STEP_PORT & ~((1<<IN1)|(1<<IN2)|(1<<IN3)|(1<<IN4))) | pattern;
}

static inline void Stepper_Stop(void)
{
    STEP_PORT &= ~((1<<IN1)|(1<<IN2)|(1<<IN3)|(1<<IN4));
 190:	8b b1       	in	r24, 0x0b	; 11
 192:	8f 70       	andi	r24, 0x0F	; 15
 194:	8b b9       	out	0x0b, r24	; 11
    // Stepper outputs
    STEP_DDR |= (1<<IN1)|(1<<IN2)|(1<<IN3)|(1<<IN4);
    Stepper_Stop();

    // Servo init
    servo_init();
 196:	0e 94 12 01 	call	0x224	; 0x224 <servo_init>
    servoCodo(0);
 19a:	60 e0       	ldi	r22, 0x00	; 0
 19c:	70 e0       	ldi	r23, 0x00	; 0
 19e:	cb 01       	movw	r24, r22
 1a0:	0e 94 22 01 	call	0x244	; 0x244 <servoCodo>

    // I2C slave
    I2C_Slave_Init(SLAVE_ADDR);
 1a4:	84 e1       	ldi	r24, 0x14	; 20
 1a6:	0e 94 53 00 	call	0xa6	; 0xa6 <I2C_Slave_Init>
    sei();
 1aa:	78 94       	sei

    uint8_t last_rain = 255;
 1ac:	df ef       	ldi	r29, 0xFF	; 255
#define RAIN_PINR  PIND
#define RAIN_BIT   PD2

static inline uint8_t Rain_Read(void)
{
    return (RAIN_PINR & (1 << RAIN_BIT)) ? 1 : 0;
 1ae:	99 b1       	in	r25, 0x09	; 9
 1b0:	81 e0       	ldi	r24, 0x01	; 1
 1b2:	29 2f       	mov	r18, r25
 1b4:	24 70       	andi	r18, 0x04	; 4
 1b6:	92 ff       	sbrs	r25, 2
 1b8:	80 e0       	ldi	r24, 0x00	; 0
 1ba:	c8 2f       	mov	r28, r24

    while(1)
    {
        // ===== 1) Lluvia -> Servo (automático) =====
        uint8_t rain = Rain_Read();
        tx_status = rain; // por si el maestro quiere leer el estado
 1bc:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <__data_end>

        if(rain != last_rain)
 1c0:	d8 17       	cp	r29, r24
 1c2:	b9 f0       	breq	.+46     	; 0x1f2 <main+0x74>
        {
            // Si tu sensor es activo LOW, invierte esto:
            if(rain) {
 1c4:	22 23       	and	r18, r18
 1c6:	59 f0       	breq	.+22     	; 0x1de <main+0x60>
				stepper_cmd = 255;
 1c8:	8f ef       	ldi	r24, 0xFF	; 255
 1ca:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				Stepper_Run_Time_ms(seq_fwd, 5000); // <-- aquí pon 10000 para 10s
 1ce:	68 e8       	ldi	r22, 0x88	; 136
 1d0:	73 e1       	ldi	r23, 0x13	; 19
 1d2:	89 e0       	ldi	r24, 0x09	; 9
 1d4:	91 e0       	ldi	r25, 0x01	; 1
 1d6:	0e 94 60 00 	call	0xc0	; 0xc0 <Stepper_Run_Time_ms>
				stepper_cmd = 255;
				Stepper_Run_Time_ms(seq_rev, 5000); // <-- aquí pon 10000 para 10s
				
			}

            last_rain = rain;
 1da:	dc 2f       	mov	r29, r28
 1dc:	0a c0       	rjmp	.+20     	; 0x1f2 <main+0x74>
				stepper_cmd = 255;
				Stepper_Run_Time_ms(seq_fwd, 5000); // <-- aquí pon 10000 para 10s
				
			}
            else{
				stepper_cmd = 255;
 1de:	8f ef       	ldi	r24, 0xFF	; 255
 1e0:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				Stepper_Run_Time_ms(seq_rev, 5000); // <-- aquí pon 10000 para 10s
 1e4:	68 e8       	ldi	r22, 0x88	; 136
 1e6:	73 e1       	ldi	r23, 0x13	; 19
 1e8:	81 e0       	ldi	r24, 0x01	; 1
 1ea:	91 e0       	ldi	r25, 0x01	; 1
 1ec:	0e 94 60 00 	call	0xc0	; 0xc0 <Stepper_Run_Time_ms>
				
			}

            last_rain = rain;
 1f0:	dc 2f       	mov	r29, r28
        }

        // ===== 2) I2C -> Stepper (por comando) =====
        uint8_t cmd = stepper_cmd;
 1f2:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>

        if(cmd == CMD_FWD)
 1f6:	81 30       	cpi	r24, 0x01	; 1
 1f8:	39 f4       	brne	.+14     	; 0x208 <main+0x8a>
        {
			servoCodo(90);
 1fa:	60 e0       	ldi	r22, 0x00	; 0
 1fc:	70 e0       	ldi	r23, 0x00	; 0
 1fe:	84 eb       	ldi	r24, 0xB4	; 180
 200:	92 e4       	ldi	r25, 0x42	; 66
 202:	0e 94 22 01 	call	0x244	; 0x244 <servoCodo>
 206:	07 c0       	rjmp	.+14     	; 0x216 <main+0x98>
        }
        else if(cmd == CMD_REV)
 208:	81 11       	cpse	r24, r1
 20a:	05 c0       	rjmp	.+10     	; 0x216 <main+0x98>
        {
			servoCodo(0);
 20c:	60 e0       	ldi	r22, 0x00	; 0
 20e:	70 e0       	ldi	r23, 0x00	; 0
 210:	cb 01       	movw	r24, r22
 212:	0e 94 22 01 	call	0x244	; 0x244 <servoCodo>
 216:	8f e3       	ldi	r24, 0x3F	; 63
 218:	9c e9       	ldi	r25, 0x9C	; 156
 21a:	01 97       	sbiw	r24, 0x01	; 1
 21c:	f1 f7       	brne	.-4      	; 0x21a <main+0x9c>
 21e:	00 c0       	rjmp	.+0      	; 0x220 <main+0xa2>
 220:	00 00       	nop
 222:	c5 cf       	rjmp	.-118    	; 0x1ae <main+0x30>

00000224 <servo_init>:
#define F_CPU 16000000UL
#include <avr/io.h>

void servo_init() {
	// Configurar PB1 (OC1A) como salida para el  servo
	DDRB |= (1 << DDB1);
 224:	84 b1       	in	r24, 0x04	; 4
 226:	82 60       	ori	r24, 0x02	; 2
 228:	84 b9       	out	0x04, r24	; 4

	// Modo Fast PWM con ICR1 como TOP
	TCCR1A = (1 << COM1A1) | (1 << WGM11);
 22a:	82 e8       	ldi	r24, 0x82	; 130
 22c:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << WGM13) | (1 << WGM12) | (1 << CS11); // Prescaler de 8
 230:	8a e1       	ldi	r24, 0x1A	; 26
 232:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>

	// Para 50Hz a 16MHz: (16,000,000 / (8 * 50)) - 1 = 39,999
	ICR1 = 39999;
 236:	8f e3       	ldi	r24, 0x3F	; 63
 238:	9c e9       	ldi	r25, 0x9C	; 156
 23a:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 23e:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 242:	08 95       	ret

00000244 <servoCodo>:
}

void servoCodo(float angle1) {
 244:	cf 92       	push	r12
 246:	df 92       	push	r13
 248:	ef 92       	push	r14
 24a:	ff 92       	push	r15
 24c:	6b 01       	movw	r12, r22
 24e:	7c 01       	movw	r14, r24
	if(angle1 > 180) angle1 = 180;
 250:	20 e0       	ldi	r18, 0x00	; 0
 252:	30 e0       	ldi	r19, 0x00	; 0
 254:	44 e3       	ldi	r20, 0x34	; 52
 256:	53 e4       	ldi	r21, 0x43	; 67
 258:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <__gesf2>
 25c:	18 16       	cp	r1, r24
 25e:	44 f4       	brge	.+16     	; 0x270 <servoCodo+0x2c>
 260:	0f 2e       	mov	r0, r31
 262:	c1 2c       	mov	r12, r1
 264:	d1 2c       	mov	r13, r1
 266:	f4 e3       	ldi	r31, 0x34	; 52
 268:	ef 2e       	mov	r14, r31
 26a:	f3 e4       	ldi	r31, 0x43	; 67
 26c:	ff 2e       	mov	r15, r31
 26e:	f0 2d       	mov	r31, r0
	if(angle1 < 0) angle1 = 0;
 270:	20 e0       	ldi	r18, 0x00	; 0
 272:	30 e0       	ldi	r19, 0x00	; 0
 274:	a9 01       	movw	r20, r18
 276:	c7 01       	movw	r24, r14
 278:	b6 01       	movw	r22, r12
 27a:	0e 94 5f 01 	call	0x2be	; 0x2be <__cmpsf2>
 27e:	88 23       	and	r24, r24
 280:	1c f4       	brge	.+6      	; 0x288 <servoCodo+0x44>
 282:	c1 2c       	mov	r12, r1
 284:	d1 2c       	mov	r13, r1
 286:	76 01       	movw	r14, r12
	
	OCR1A = 1000 + (uint16_t)((angle1 / 180.0) * 4000);
 288:	20 e0       	ldi	r18, 0x00	; 0
 28a:	30 e0       	ldi	r19, 0x00	; 0
 28c:	44 e3       	ldi	r20, 0x34	; 52
 28e:	53 e4       	ldi	r21, 0x43	; 67
 290:	c7 01       	movw	r24, r14
 292:	b6 01       	movw	r22, r12
 294:	0e 94 64 01 	call	0x2c8	; 0x2c8 <__divsf3>
 298:	20 e0       	ldi	r18, 0x00	; 0
 29a:	30 e0       	ldi	r19, 0x00	; 0
 29c:	4a e7       	ldi	r20, 0x7A	; 122
 29e:	55 e4       	ldi	r21, 0x45	; 69
 2a0:	0e 94 7f 02 	call	0x4fe	; 0x4fe <__mulsf3>
 2a4:	0e 94 d6 01 	call	0x3ac	; 0x3ac <__fixunssfsi>
 2a8:	68 51       	subi	r22, 0x18	; 24
 2aa:	7c 4f       	sbci	r23, 0xFC	; 252
 2ac:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 2b0:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 2b4:	ff 90       	pop	r15
 2b6:	ef 90       	pop	r14
 2b8:	df 90       	pop	r13
 2ba:	cf 90       	pop	r12
 2bc:	08 95       	ret

000002be <__cmpsf2>:
 2be:	0e 94 05 02 	call	0x40a	; 0x40a <__fp_cmp>
 2c2:	08 f4       	brcc	.+2      	; 0x2c6 <__cmpsf2+0x8>
 2c4:	81 e0       	ldi	r24, 0x01	; 1
 2c6:	08 95       	ret

000002c8 <__divsf3>:
 2c8:	0e 94 78 01 	call	0x2f0	; 0x2f0 <__divsf3x>
 2cc:	0c 94 40 02 	jmp	0x480	; 0x480 <__fp_round>
 2d0:	0e 94 39 02 	call	0x472	; 0x472 <__fp_pscB>
 2d4:	58 f0       	brcs	.+22     	; 0x2ec <__divsf3+0x24>
 2d6:	0e 94 32 02 	call	0x464	; 0x464 <__fp_pscA>
 2da:	40 f0       	brcs	.+16     	; 0x2ec <__divsf3+0x24>
 2dc:	29 f4       	brne	.+10     	; 0x2e8 <__divsf3+0x20>
 2de:	5f 3f       	cpi	r21, 0xFF	; 255
 2e0:	29 f0       	breq	.+10     	; 0x2ec <__divsf3+0x24>
 2e2:	0c 94 29 02 	jmp	0x452	; 0x452 <__fp_inf>
 2e6:	51 11       	cpse	r21, r1
 2e8:	0c 94 74 02 	jmp	0x4e8	; 0x4e8 <__fp_szero>
 2ec:	0c 94 2f 02 	jmp	0x45e	; 0x45e <__fp_nan>

000002f0 <__divsf3x>:
 2f0:	0e 94 51 02 	call	0x4a2	; 0x4a2 <__fp_split3>
 2f4:	68 f3       	brcs	.-38     	; 0x2d0 <__divsf3+0x8>

000002f6 <__divsf3_pse>:
 2f6:	99 23       	and	r25, r25
 2f8:	b1 f3       	breq	.-20     	; 0x2e6 <__divsf3+0x1e>
 2fa:	55 23       	and	r21, r21
 2fc:	91 f3       	breq	.-28     	; 0x2e2 <__divsf3+0x1a>
 2fe:	95 1b       	sub	r25, r21
 300:	55 0b       	sbc	r21, r21
 302:	bb 27       	eor	r27, r27
 304:	aa 27       	eor	r26, r26
 306:	62 17       	cp	r22, r18
 308:	73 07       	cpc	r23, r19
 30a:	84 07       	cpc	r24, r20
 30c:	38 f0       	brcs	.+14     	; 0x31c <__divsf3_pse+0x26>
 30e:	9f 5f       	subi	r25, 0xFF	; 255
 310:	5f 4f       	sbci	r21, 0xFF	; 255
 312:	22 0f       	add	r18, r18
 314:	33 1f       	adc	r19, r19
 316:	44 1f       	adc	r20, r20
 318:	aa 1f       	adc	r26, r26
 31a:	a9 f3       	breq	.-22     	; 0x306 <__divsf3_pse+0x10>
 31c:	35 d0       	rcall	.+106    	; 0x388 <__divsf3_pse+0x92>
 31e:	0e 2e       	mov	r0, r30
 320:	3a f0       	brmi	.+14     	; 0x330 <__divsf3_pse+0x3a>
 322:	e0 e8       	ldi	r30, 0x80	; 128
 324:	32 d0       	rcall	.+100    	; 0x38a <__divsf3_pse+0x94>
 326:	91 50       	subi	r25, 0x01	; 1
 328:	50 40       	sbci	r21, 0x00	; 0
 32a:	e6 95       	lsr	r30
 32c:	00 1c       	adc	r0, r0
 32e:	ca f7       	brpl	.-14     	; 0x322 <__divsf3_pse+0x2c>
 330:	2b d0       	rcall	.+86     	; 0x388 <__divsf3_pse+0x92>
 332:	fe 2f       	mov	r31, r30
 334:	29 d0       	rcall	.+82     	; 0x388 <__divsf3_pse+0x92>
 336:	66 0f       	add	r22, r22
 338:	77 1f       	adc	r23, r23
 33a:	88 1f       	adc	r24, r24
 33c:	bb 1f       	adc	r27, r27
 33e:	26 17       	cp	r18, r22
 340:	37 07       	cpc	r19, r23
 342:	48 07       	cpc	r20, r24
 344:	ab 07       	cpc	r26, r27
 346:	b0 e8       	ldi	r27, 0x80	; 128
 348:	09 f0       	breq	.+2      	; 0x34c <__divsf3_pse+0x56>
 34a:	bb 0b       	sbc	r27, r27
 34c:	80 2d       	mov	r24, r0
 34e:	bf 01       	movw	r22, r30
 350:	ff 27       	eor	r31, r31
 352:	93 58       	subi	r25, 0x83	; 131
 354:	5f 4f       	sbci	r21, 0xFF	; 255
 356:	3a f0       	brmi	.+14     	; 0x366 <__divsf3_pse+0x70>
 358:	9e 3f       	cpi	r25, 0xFE	; 254
 35a:	51 05       	cpc	r21, r1
 35c:	78 f0       	brcs	.+30     	; 0x37c <__divsf3_pse+0x86>
 35e:	0c 94 29 02 	jmp	0x452	; 0x452 <__fp_inf>
 362:	0c 94 74 02 	jmp	0x4e8	; 0x4e8 <__fp_szero>
 366:	5f 3f       	cpi	r21, 0xFF	; 255
 368:	e4 f3       	brlt	.-8      	; 0x362 <__divsf3_pse+0x6c>
 36a:	98 3e       	cpi	r25, 0xE8	; 232
 36c:	d4 f3       	brlt	.-12     	; 0x362 <__divsf3_pse+0x6c>
 36e:	86 95       	lsr	r24
 370:	77 95       	ror	r23
 372:	67 95       	ror	r22
 374:	b7 95       	ror	r27
 376:	f7 95       	ror	r31
 378:	9f 5f       	subi	r25, 0xFF	; 255
 37a:	c9 f7       	brne	.-14     	; 0x36e <__divsf3_pse+0x78>
 37c:	88 0f       	add	r24, r24
 37e:	91 1d       	adc	r25, r1
 380:	96 95       	lsr	r25
 382:	87 95       	ror	r24
 384:	97 f9       	bld	r25, 7
 386:	08 95       	ret
 388:	e1 e0       	ldi	r30, 0x01	; 1
 38a:	66 0f       	add	r22, r22
 38c:	77 1f       	adc	r23, r23
 38e:	88 1f       	adc	r24, r24
 390:	bb 1f       	adc	r27, r27
 392:	62 17       	cp	r22, r18
 394:	73 07       	cpc	r23, r19
 396:	84 07       	cpc	r24, r20
 398:	ba 07       	cpc	r27, r26
 39a:	20 f0       	brcs	.+8      	; 0x3a4 <__divsf3_pse+0xae>
 39c:	62 1b       	sub	r22, r18
 39e:	73 0b       	sbc	r23, r19
 3a0:	84 0b       	sbc	r24, r20
 3a2:	ba 0b       	sbc	r27, r26
 3a4:	ee 1f       	adc	r30, r30
 3a6:	88 f7       	brcc	.-30     	; 0x38a <__divsf3_pse+0x94>
 3a8:	e0 95       	com	r30
 3aa:	08 95       	ret

000003ac <__fixunssfsi>:
 3ac:	0e 94 59 02 	call	0x4b2	; 0x4b2 <__fp_splitA>
 3b0:	88 f0       	brcs	.+34     	; 0x3d4 <__fixunssfsi+0x28>
 3b2:	9f 57       	subi	r25, 0x7F	; 127
 3b4:	98 f0       	brcs	.+38     	; 0x3dc <__fixunssfsi+0x30>
 3b6:	b9 2f       	mov	r27, r25
 3b8:	99 27       	eor	r25, r25
 3ba:	b7 51       	subi	r27, 0x17	; 23
 3bc:	b0 f0       	brcs	.+44     	; 0x3ea <__fixunssfsi+0x3e>
 3be:	e1 f0       	breq	.+56     	; 0x3f8 <__fixunssfsi+0x4c>
 3c0:	66 0f       	add	r22, r22
 3c2:	77 1f       	adc	r23, r23
 3c4:	88 1f       	adc	r24, r24
 3c6:	99 1f       	adc	r25, r25
 3c8:	1a f0       	brmi	.+6      	; 0x3d0 <__fixunssfsi+0x24>
 3ca:	ba 95       	dec	r27
 3cc:	c9 f7       	brne	.-14     	; 0x3c0 <__fixunssfsi+0x14>
 3ce:	14 c0       	rjmp	.+40     	; 0x3f8 <__fixunssfsi+0x4c>
 3d0:	b1 30       	cpi	r27, 0x01	; 1
 3d2:	91 f0       	breq	.+36     	; 0x3f8 <__fixunssfsi+0x4c>
 3d4:	0e 94 73 02 	call	0x4e6	; 0x4e6 <__fp_zero>
 3d8:	b1 e0       	ldi	r27, 0x01	; 1
 3da:	08 95       	ret
 3dc:	0c 94 73 02 	jmp	0x4e6	; 0x4e6 <__fp_zero>
 3e0:	67 2f       	mov	r22, r23
 3e2:	78 2f       	mov	r23, r24
 3e4:	88 27       	eor	r24, r24
 3e6:	b8 5f       	subi	r27, 0xF8	; 248
 3e8:	39 f0       	breq	.+14     	; 0x3f8 <__fixunssfsi+0x4c>
 3ea:	b9 3f       	cpi	r27, 0xF9	; 249
 3ec:	cc f3       	brlt	.-14     	; 0x3e0 <__fixunssfsi+0x34>
 3ee:	86 95       	lsr	r24
 3f0:	77 95       	ror	r23
 3f2:	67 95       	ror	r22
 3f4:	b3 95       	inc	r27
 3f6:	d9 f7       	brne	.-10     	; 0x3ee <__fixunssfsi+0x42>
 3f8:	3e f4       	brtc	.+14     	; 0x408 <__EEPROM_REGION_LENGTH__+0x8>
 3fa:	90 95       	com	r25
 3fc:	80 95       	com	r24
 3fe:	70 95       	com	r23
 400:	61 95       	neg	r22
 402:	7f 4f       	sbci	r23, 0xFF	; 255
 404:	8f 4f       	sbci	r24, 0xFF	; 255
 406:	9f 4f       	sbci	r25, 0xFF	; 255
 408:	08 95       	ret

0000040a <__fp_cmp>:
 40a:	99 0f       	add	r25, r25
 40c:	00 08       	sbc	r0, r0
 40e:	55 0f       	add	r21, r21
 410:	aa 0b       	sbc	r26, r26
 412:	e0 e8       	ldi	r30, 0x80	; 128
 414:	fe ef       	ldi	r31, 0xFE	; 254
 416:	16 16       	cp	r1, r22
 418:	17 06       	cpc	r1, r23
 41a:	e8 07       	cpc	r30, r24
 41c:	f9 07       	cpc	r31, r25
 41e:	c0 f0       	brcs	.+48     	; 0x450 <__fp_cmp+0x46>
 420:	12 16       	cp	r1, r18
 422:	13 06       	cpc	r1, r19
 424:	e4 07       	cpc	r30, r20
 426:	f5 07       	cpc	r31, r21
 428:	98 f0       	brcs	.+38     	; 0x450 <__fp_cmp+0x46>
 42a:	62 1b       	sub	r22, r18
 42c:	73 0b       	sbc	r23, r19
 42e:	84 0b       	sbc	r24, r20
 430:	95 0b       	sbc	r25, r21
 432:	39 f4       	brne	.+14     	; 0x442 <__fp_cmp+0x38>
 434:	0a 26       	eor	r0, r26
 436:	61 f0       	breq	.+24     	; 0x450 <__fp_cmp+0x46>
 438:	23 2b       	or	r18, r19
 43a:	24 2b       	or	r18, r20
 43c:	25 2b       	or	r18, r21
 43e:	21 f4       	brne	.+8      	; 0x448 <__fp_cmp+0x3e>
 440:	08 95       	ret
 442:	0a 26       	eor	r0, r26
 444:	09 f4       	brne	.+2      	; 0x448 <__fp_cmp+0x3e>
 446:	a1 40       	sbci	r26, 0x01	; 1
 448:	a6 95       	lsr	r26
 44a:	8f ef       	ldi	r24, 0xFF	; 255
 44c:	81 1d       	adc	r24, r1
 44e:	81 1d       	adc	r24, r1
 450:	08 95       	ret

00000452 <__fp_inf>:
 452:	97 f9       	bld	r25, 7
 454:	9f 67       	ori	r25, 0x7F	; 127
 456:	80 e8       	ldi	r24, 0x80	; 128
 458:	70 e0       	ldi	r23, 0x00	; 0
 45a:	60 e0       	ldi	r22, 0x00	; 0
 45c:	08 95       	ret

0000045e <__fp_nan>:
 45e:	9f ef       	ldi	r25, 0xFF	; 255
 460:	80 ec       	ldi	r24, 0xC0	; 192
 462:	08 95       	ret

00000464 <__fp_pscA>:
 464:	00 24       	eor	r0, r0
 466:	0a 94       	dec	r0
 468:	16 16       	cp	r1, r22
 46a:	17 06       	cpc	r1, r23
 46c:	18 06       	cpc	r1, r24
 46e:	09 06       	cpc	r0, r25
 470:	08 95       	ret

00000472 <__fp_pscB>:
 472:	00 24       	eor	r0, r0
 474:	0a 94       	dec	r0
 476:	12 16       	cp	r1, r18
 478:	13 06       	cpc	r1, r19
 47a:	14 06       	cpc	r1, r20
 47c:	05 06       	cpc	r0, r21
 47e:	08 95       	ret

00000480 <__fp_round>:
 480:	09 2e       	mov	r0, r25
 482:	03 94       	inc	r0
 484:	00 0c       	add	r0, r0
 486:	11 f4       	brne	.+4      	; 0x48c <__fp_round+0xc>
 488:	88 23       	and	r24, r24
 48a:	52 f0       	brmi	.+20     	; 0x4a0 <__fp_round+0x20>
 48c:	bb 0f       	add	r27, r27
 48e:	40 f4       	brcc	.+16     	; 0x4a0 <__fp_round+0x20>
 490:	bf 2b       	or	r27, r31
 492:	11 f4       	brne	.+4      	; 0x498 <__fp_round+0x18>
 494:	60 ff       	sbrs	r22, 0
 496:	04 c0       	rjmp	.+8      	; 0x4a0 <__fp_round+0x20>
 498:	6f 5f       	subi	r22, 0xFF	; 255
 49a:	7f 4f       	sbci	r23, 0xFF	; 255
 49c:	8f 4f       	sbci	r24, 0xFF	; 255
 49e:	9f 4f       	sbci	r25, 0xFF	; 255
 4a0:	08 95       	ret

000004a2 <__fp_split3>:
 4a2:	57 fd       	sbrc	r21, 7
 4a4:	90 58       	subi	r25, 0x80	; 128
 4a6:	44 0f       	add	r20, r20
 4a8:	55 1f       	adc	r21, r21
 4aa:	59 f0       	breq	.+22     	; 0x4c2 <__fp_splitA+0x10>
 4ac:	5f 3f       	cpi	r21, 0xFF	; 255
 4ae:	71 f0       	breq	.+28     	; 0x4cc <__fp_splitA+0x1a>
 4b0:	47 95       	ror	r20

000004b2 <__fp_splitA>:
 4b2:	88 0f       	add	r24, r24
 4b4:	97 fb       	bst	r25, 7
 4b6:	99 1f       	adc	r25, r25
 4b8:	61 f0       	breq	.+24     	; 0x4d2 <__fp_splitA+0x20>
 4ba:	9f 3f       	cpi	r25, 0xFF	; 255
 4bc:	79 f0       	breq	.+30     	; 0x4dc <__fp_splitA+0x2a>
 4be:	87 95       	ror	r24
 4c0:	08 95       	ret
 4c2:	12 16       	cp	r1, r18
 4c4:	13 06       	cpc	r1, r19
 4c6:	14 06       	cpc	r1, r20
 4c8:	55 1f       	adc	r21, r21
 4ca:	f2 cf       	rjmp	.-28     	; 0x4b0 <__fp_split3+0xe>
 4cc:	46 95       	lsr	r20
 4ce:	f1 df       	rcall	.-30     	; 0x4b2 <__fp_splitA>
 4d0:	08 c0       	rjmp	.+16     	; 0x4e2 <__fp_splitA+0x30>
 4d2:	16 16       	cp	r1, r22
 4d4:	17 06       	cpc	r1, r23
 4d6:	18 06       	cpc	r1, r24
 4d8:	99 1f       	adc	r25, r25
 4da:	f1 cf       	rjmp	.-30     	; 0x4be <__fp_splitA+0xc>
 4dc:	86 95       	lsr	r24
 4de:	71 05       	cpc	r23, r1
 4e0:	61 05       	cpc	r22, r1
 4e2:	08 94       	sec
 4e4:	08 95       	ret

000004e6 <__fp_zero>:
 4e6:	e8 94       	clt

000004e8 <__fp_szero>:
 4e8:	bb 27       	eor	r27, r27
 4ea:	66 27       	eor	r22, r22
 4ec:	77 27       	eor	r23, r23
 4ee:	cb 01       	movw	r24, r22
 4f0:	97 f9       	bld	r25, 7
 4f2:	08 95       	ret

000004f4 <__gesf2>:
 4f4:	0e 94 05 02 	call	0x40a	; 0x40a <__fp_cmp>
 4f8:	08 f4       	brcc	.+2      	; 0x4fc <__gesf2+0x8>
 4fa:	8f ef       	ldi	r24, 0xFF	; 255
 4fc:	08 95       	ret

000004fe <__mulsf3>:
 4fe:	0e 94 92 02 	call	0x524	; 0x524 <__mulsf3x>
 502:	0c 94 40 02 	jmp	0x480	; 0x480 <__fp_round>
 506:	0e 94 32 02 	call	0x464	; 0x464 <__fp_pscA>
 50a:	38 f0       	brcs	.+14     	; 0x51a <__mulsf3+0x1c>
 50c:	0e 94 39 02 	call	0x472	; 0x472 <__fp_pscB>
 510:	20 f0       	brcs	.+8      	; 0x51a <__mulsf3+0x1c>
 512:	95 23       	and	r25, r21
 514:	11 f0       	breq	.+4      	; 0x51a <__mulsf3+0x1c>
 516:	0c 94 29 02 	jmp	0x452	; 0x452 <__fp_inf>
 51a:	0c 94 2f 02 	jmp	0x45e	; 0x45e <__fp_nan>
 51e:	11 24       	eor	r1, r1
 520:	0c 94 74 02 	jmp	0x4e8	; 0x4e8 <__fp_szero>

00000524 <__mulsf3x>:
 524:	0e 94 51 02 	call	0x4a2	; 0x4a2 <__fp_split3>
 528:	70 f3       	brcs	.-36     	; 0x506 <__mulsf3+0x8>

0000052a <__mulsf3_pse>:
 52a:	95 9f       	mul	r25, r21
 52c:	c1 f3       	breq	.-16     	; 0x51e <__mulsf3+0x20>
 52e:	95 0f       	add	r25, r21
 530:	50 e0       	ldi	r21, 0x00	; 0
 532:	55 1f       	adc	r21, r21
 534:	62 9f       	mul	r22, r18
 536:	f0 01       	movw	r30, r0
 538:	72 9f       	mul	r23, r18
 53a:	bb 27       	eor	r27, r27
 53c:	f0 0d       	add	r31, r0
 53e:	b1 1d       	adc	r27, r1
 540:	63 9f       	mul	r22, r19
 542:	aa 27       	eor	r26, r26
 544:	f0 0d       	add	r31, r0
 546:	b1 1d       	adc	r27, r1
 548:	aa 1f       	adc	r26, r26
 54a:	64 9f       	mul	r22, r20
 54c:	66 27       	eor	r22, r22
 54e:	b0 0d       	add	r27, r0
 550:	a1 1d       	adc	r26, r1
 552:	66 1f       	adc	r22, r22
 554:	82 9f       	mul	r24, r18
 556:	22 27       	eor	r18, r18
 558:	b0 0d       	add	r27, r0
 55a:	a1 1d       	adc	r26, r1
 55c:	62 1f       	adc	r22, r18
 55e:	73 9f       	mul	r23, r19
 560:	b0 0d       	add	r27, r0
 562:	a1 1d       	adc	r26, r1
 564:	62 1f       	adc	r22, r18
 566:	83 9f       	mul	r24, r19
 568:	a0 0d       	add	r26, r0
 56a:	61 1d       	adc	r22, r1
 56c:	22 1f       	adc	r18, r18
 56e:	74 9f       	mul	r23, r20
 570:	33 27       	eor	r19, r19
 572:	a0 0d       	add	r26, r0
 574:	61 1d       	adc	r22, r1
 576:	23 1f       	adc	r18, r19
 578:	84 9f       	mul	r24, r20
 57a:	60 0d       	add	r22, r0
 57c:	21 1d       	adc	r18, r1
 57e:	82 2f       	mov	r24, r18
 580:	76 2f       	mov	r23, r22
 582:	6a 2f       	mov	r22, r26
 584:	11 24       	eor	r1, r1
 586:	9f 57       	subi	r25, 0x7F	; 127
 588:	50 40       	sbci	r21, 0x00	; 0
 58a:	9a f0       	brmi	.+38     	; 0x5b2 <__mulsf3_pse+0x88>
 58c:	f1 f0       	breq	.+60     	; 0x5ca <__mulsf3_pse+0xa0>
 58e:	88 23       	and	r24, r24
 590:	4a f0       	brmi	.+18     	; 0x5a4 <__mulsf3_pse+0x7a>
 592:	ee 0f       	add	r30, r30
 594:	ff 1f       	adc	r31, r31
 596:	bb 1f       	adc	r27, r27
 598:	66 1f       	adc	r22, r22
 59a:	77 1f       	adc	r23, r23
 59c:	88 1f       	adc	r24, r24
 59e:	91 50       	subi	r25, 0x01	; 1
 5a0:	50 40       	sbci	r21, 0x00	; 0
 5a2:	a9 f7       	brne	.-22     	; 0x58e <__mulsf3_pse+0x64>
 5a4:	9e 3f       	cpi	r25, 0xFE	; 254
 5a6:	51 05       	cpc	r21, r1
 5a8:	80 f0       	brcs	.+32     	; 0x5ca <__mulsf3_pse+0xa0>
 5aa:	0c 94 29 02 	jmp	0x452	; 0x452 <__fp_inf>
 5ae:	0c 94 74 02 	jmp	0x4e8	; 0x4e8 <__fp_szero>
 5b2:	5f 3f       	cpi	r21, 0xFF	; 255
 5b4:	e4 f3       	brlt	.-8      	; 0x5ae <__mulsf3_pse+0x84>
 5b6:	98 3e       	cpi	r25, 0xE8	; 232
 5b8:	d4 f3       	brlt	.-12     	; 0x5ae <__mulsf3_pse+0x84>
 5ba:	86 95       	lsr	r24
 5bc:	77 95       	ror	r23
 5be:	67 95       	ror	r22
 5c0:	b7 95       	ror	r27
 5c2:	f7 95       	ror	r31
 5c4:	e7 95       	ror	r30
 5c6:	9f 5f       	subi	r25, 0xFF	; 255
 5c8:	c1 f7       	brne	.-16     	; 0x5ba <__mulsf3_pse+0x90>
 5ca:	fe 2b       	or	r31, r30
 5cc:	88 0f       	add	r24, r24
 5ce:	91 1d       	adc	r25, r1
 5d0:	96 95       	lsr	r25
 5d2:	87 95       	ror	r24
 5d4:	97 f9       	bld	r25, 7
 5d6:	08 95       	ret

000005d8 <_exit>:
 5d8:	f8 94       	cli

000005da <__stop_program>:
 5da:	ff cf       	rjmp	.-2      	; 0x5da <__stop_program>
