标题title
基于Hooge噪声模型的等效噪声电荷模型设计方法
摘要abst
本发明提供了一种基于Hooge噪声模型的等效噪声电荷模型设计方法。设计了一种新的等效噪声电荷模型，并给出了模型取极小值的工作条件，本发明的模型精度高，能够减小理论ENC模型与实测ENC性能的误差，可应用于探测器前端读出集成电路的低噪声设计，为超低噪声前端读出集成电路设计提供重要的理论指导。
权利要求书clms
1.一种基于Hooge噪声模型的等效噪声电荷模型设计方法，其特征在于步骤如下：步骤1：建立基于Hooge噪声模型的等效噪声电荷模型如下：其中，ENCtot表示系统级等效噪声电荷，e表示电子基本电荷量，tp表示成形器成形时间，q表示输入电荷量，Idet表示探测器漏电流，k表示玻尔兹曼常数，T为绝对温度，Rbias表示探测器偏置电阻，Rf表示反馈电阻，Cdet表示探测器电容，Cin表示输入MOS晶体管寄生电容，Cf表示反馈电容，γ表示陷阱的隧穿系数，gm0表示输入MOS晶体管跨导，Kfa表示工艺参数，Cox表示晶体管栅电容密度，W0表示输入MOS晶体管的栅宽，μp表示PMOS晶体管的载流子迁移率；根据MOS晶体管精简模型，工作在饱和区的其他PMOS晶体管其跨导gm和输入MOS晶体管寄生电容Cin分别为：其中，L0表示输入MOS晶体管的栅长，I表示其他MOS晶体管的漏极电流，W和L表示其他MOS晶体管的栅宽和栅长；所述的其他MOS晶体管是指除输入MOS晶体管之外的MOS晶体管；将公式和公式代入中可以得到：其中，k0、k1和k2均为常数，分别按下式计算得到：其中，αH表示Hooge常数；步骤2：令得到等效噪声电荷ENCtot取极小值时的成形器成形时间tp为：步骤3：令和得到等效噪声电荷ENCtot取极小值时的输入MOS晶体管寄生电容Cin和输入MOS晶体管漏极电流ID0的值如下：Cin＝Cdet+Cf
说明书desc
技术领域本发明属核电子学领域，具体涉及一种基于Hooge噪声模型的等效噪声电荷模型设计方法，适用于半导体辐射探测器模拟前端读出集成电路。背景技术在空间辐射探测谱仪、X射线衍射仪、电子个人剂量仪等探测器系统中，需要采用高性能辐射探测器和低噪声读出电子学实现能量范围为1～30keV的低能X射线的探测。采用专用集成电路来实现探测器前端读出电子学全部或部分功能已经成为常用的解决方案。目前，采用电荷灵敏放大器和有源成形放大器组合的模拟前端读出电路，能够获得最好的噪声水平。常用的模拟前端读出电路拓扑结构如图1所示，主要由基于折叠共源共栅放大器结构的电荷灵敏放大器、极零相消电路和有源成形器组成。衡量模拟前端读出ASIC噪声性能的参数为等效噪声电荷，其定义为：其中，表示成形器输出端的总噪声电压功率，vo为交流输出信号的幅值，Qin为输入电荷量。ENC的值越小，表明读出电子学系统的噪声性能越好。探测器模拟前端读出系统的噪声模型如图2所示。输入端噪声源主要由电流噪声和电压噪声组成，他们的噪声功率谱密度和分别由以下公式给出：通过噪声运算，可以求得等效噪声电荷ENCtot为：其中，e表示电子基本电荷量，tp表示成形器成形时间，q表示输入电荷量，Idet表示探测器漏电流，Rbias表示探测器偏置电阻，Rf表示反馈电阻，k为玻尔兹曼常数，T为绝对温度，CT表示总输入电容，Cf表示反馈电容，γ表示陷阱的隧穿系数，gm0表示输入MOS管跨导，Cox表示晶体管栅电容密度，W0和L0表示输入MOS晶体管的栅宽和栅长，K是一个与工艺有关的常量。根据噪声来源不同，上式可以表示为不同噪声源贡献的ENC分量组合的形式，即：其中，ENCi表示由电流噪声贡献的等效噪声电荷分量，ENCw表示由CSA输入晶体管热噪声贡献的等效噪声电荷分量，ENCf表示由CSA输入晶体管闪烁噪声贡献的等效噪声电荷分量。上述噪声模型能够完成系统级噪声性能评估，但是存在噪声建模不够精确，使系统级ENC和实际ENC存在较大的误差的问题。在图1所示的电荷灵敏放大器电路中，ENCf在ENCtot中占比最大，对整体噪声水平有重要影响，导致ENC噪声基底无法进一步降低。现有文献中，有两种闪烁噪声功率谱密度模型，一种是McWorther闪烁噪声模型，其物理解释是位于硅和二氧化硅界面的陷阱捕获和释放载流子造成的数字波动引起的闪烁噪声。这种模型的噪声功率谱密度为：其中，NT表示单位体积内氧化物界面陷阱密度，W和L表示除输入MOS晶体管之外的其他MOS晶体管的栅宽和栅长。另一种Hooge噪声模型，物理解释是假设由于光子散射和晶格间的相互作用，载流子的迁移率会发生随机变化，这种变化反过来会影响晶体管的漏极电流，从而产生闪烁噪声。这种模型的噪声功率谱密度为：其中，μ表示载流子迁移率，αH是Hooge常数，I表示除输入MOS晶体管之外的其他MOS晶体管的漏极电流。对于工作在强反型区的NMOS管来说，其实验测得噪声结果更接近于McWorther噪声模型，而对于工作在强反型区的PMOS管来说，其闪烁噪声实验结果更接近于Hooge噪声模型。因此，针对图1所示的电荷灵敏放大器，由于采用PMOS晶体管作为输入，现有技术中采用McWorther闪烁噪声模型对其进行建模是不合适的，导致噪声模型不够精确，无法精确指导低噪声电路设计。为了满足一些应用中对入射光子和粒子的低探测阈值、高信噪比的需求，需要建立一种新的等效噪声模型，用于指导低噪声读出电路的设计。发明内容为了克服现有等效噪声电荷模型不精确，使得系统级噪声建模偏离实际情况，导致设计电路时等效噪声电荷基底无法进一步降低的不足，本发明提供一种基于Hooge噪声模型的等效噪声电荷模型设计方法。设计了一种新的等效噪声电荷模型，并给出了模型取极小值的工作条件，本发明的模型精度高，能够减小理论ENC模型与实测ENC性能的误差，可应用于探测器前端读出集成电路的低噪声设计，为超低噪声前端读出集成电路设计提供重要的理论指导。一种基于Hooge噪声模型的等效噪声电荷模型设计方法，其特征在于步骤如下：步骤1：建立基于Hooge噪声模型的等效噪声电荷模型如下：其中，ENCtot表示系统级等效噪声电荷，e表示电子基本电荷量，tp表示成形器成形时间，q表示输入电荷量，Idet表示探测器漏电流，k表示玻尔兹曼常数，T为绝对温度，Rbias表示探测器偏置电阻，Rf表示反馈电阻，Cdet表示探测器电容，Cin表示输入MOS晶体管寄生电容，Cf表示反馈电容，γ表示陷阱的隧穿系数，gm0表示输入MOS晶体管跨导，Kfa表示工艺参数，Cox表示晶体管栅电容密度，W0表示输入MOS晶体管的栅宽，μp表示PMOS晶体管的载流子迁移率；根据MOS晶体管精简模型，工作在饱和区的其他PMOS晶体管其跨导gm和输入MOS晶体管寄生电容Cin分别为：其中，L0表示输入MOS晶体管的栅长，I表示其他MOS晶体管的漏极电流，W和L表示其他MOS晶体管的栅宽和栅长；所述的其他MOS晶体管是指除输入MOS晶体管之外的MOS晶体管；将公式和公式代入中可以得到：其中，k0、k1和k2均为常数，分别按下式计算得到：其中,αH表示Hooge常数；步骤2：令得到等效噪声电荷ENCtot取极小值时的成形器成形时间tp为：步骤3：令和得到等效噪声电荷ENCtot取极小值时的输入MOS晶体管寄生电容Cin和输入MOS晶体管漏极电流ID0的值如下：Cin＝Cdet+Cf本发明的有益效果是：本发明的等效噪声电荷模型更加精确，可以更有效地指导前端读出电路的低噪声设计。附图说明图1是电荷积分式前端读出电路拓扑结构示意图；图中，CSA为电荷灵敏放大器模块，PZC为极零相消电路，CRRC为有源成形器，IN为输入信号，Rpzc为调零电阻，OUT为输出信号，VDDA为模拟正电源，VSSA为模拟负电源，GNDA为模拟地，M0～M11为晶体管，VB1、VB2为电压偏置，R1、R2为电阻，C1、C2为电容；图2是传统的噪声模型电路示意图；图中，Vout,CSA为CSA输出，Vout,CR_RC为CR-RC输出，CR-RC Shaper为有源成形器；图3是不同等效噪声模型与SPICE模型ENC随探测器电容变化仿真结果对比图；图4是不同等效噪声模型与SPICE模型ENC随成形时间变化仿真结果对比图；图5是不同等效噪声模型与SPICE模型ENC随电容比Cin/Cdet变化仿真结果对比图。具体实施方式下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。针对如图1所示的电荷积分前端读出电路结构，本发明对电荷灵敏前置放大器中输入管闪烁噪声模型进行改进，提出一种基于Hooge噪声模型的等效噪声电荷模型，将公式替换公式中的McWorther噪声模型，得到闪烁噪声对总ENC的贡献为：因此，获得新的ENCtot模型为：其中，ENCtot表示系统级等效噪声电荷，e表示电子基本电荷量，tp表示成形器成形时间，q表示输入电荷量，Idet表示探测器漏电流，k表示玻尔兹曼常数，T为绝对温度，Rbias表示探测器偏置电阻，Rf表示反馈电阻，Cdet表示探测器电容，Cin表示输入MOS晶体管寄生电容，Cf表示反馈电容，γ表示陷阱的隧穿系数，gm0表示输入MOS晶体管跨导，Kfa表示工艺参数，Cox表示晶体管栅电容密度，W0表示输入MOS晶体管的宽，μp表示PMOS晶体管的载流子迁移率。从公式中可以看到与电路有关的电学参数有：探测器参数：探测器电容Cdet、探测器偏置电阻Rbias；电荷灵敏前置放大器参数：输入MOS晶体管M0的栅宽W0、输入MOS晶体管M0的栅长L0、输入MOS晶体管跨导gm0、反馈电阻Rf、反馈电容Cf；成形器参数：成形器成形时间tp；要获得ENCtot的最小值，本质是多参数优化组合问题。参照MOS晶体管的精简模型，工作在饱和区的其他PMOS晶体管其跨导gm和输入MOS晶体管寄生电容Cin分别为：其中，L0表示输入MOS晶体管的栅长，I表示其他MOS晶体管的漏极电流。将公式和公式代入中可以得到：其中，k0、k1和k2均为常数，分别为：其中，L0表示输入MOS晶体管的栅长，αH表示Hooge常数。在探测器读出系统设计中，当探测器型号选定后，探测器电容Cdet是确定的；当入射粒子能量范围确定后，电荷灵敏前置放大器的输入范围也可以确定，从而Cf也是确定的。在ENCtot最小值优化中，最终只存在输入MOS晶体管漏极电流ID0、成形器成形时间tp和输入MOS晶体管寄生电容为Cin三个未知量。ENCtot最小值的优化过程如下：首先，令得到ENCtot取极小值时的成形器成形时间tp为：同理，令和得到ENCtot取极小值时的输入MOS晶体管寄生电容Cin和输入MOS晶体管漏极电流ID0的最优值如下：Cin＝Cdet+Cf根据公式～给出的ENCtot取极小值的条件，将相关电路参数进行关联，可以用于探测器前端读出集成电路的低噪声设计，表1给出了具体的计算过程和步骤。表1其中，Qin,max表示最大输入电荷量，AQ表示系统输出增益，W0,6表示晶体管M0和M6的宽，L0,6表示晶体管M0和M6的长，Lmin表示工艺下晶体管长度的最小值，gm1,7表示晶体管M1和M7的跨导，rds0,6表示晶体管M0和M6的漏源电阻，λ表示沟道调制系数，I0,6表示晶体管M0和M6的漏极电流，W1,7表示晶体管M1和M7的宽，L1,7表示晶体管M1和M7的长，μn表示NMOS晶体管的载流子迁移率，I1,7表示晶体管M1和M7的漏极电流，W4,11表示晶体管M4和M11的宽，L4,11表示晶体管M4和M11的长，gm4,11表示晶体管M4和M11的跨导，I4,11表示晶体管M4和M11的漏极电流，W5,10表示晶体管M5和M10的宽，L5,10表示晶体管M5和M10的长，gm5,10表示晶体管M5和M10的跨导，W2,9表示晶体管M2和M9的宽，L2,9表示晶体管M2和M9的长，gm2,9表示晶体管M2和M9的跨导，Av表示CSA的电压增益，rds3,8表示晶体管M3和M8的漏源电阻，W3,8表示晶体管M3和M8的宽，L3,8表示晶体管M3和M8的长。通过表格第三列的计算公式，即可获得表格第二列器件的个各项设计参数。图3-图5给出了采用文献“Y,Duan,Y,et al.SENSROC12:A Four-Channel Binary-Output Front-End Readout ASIC for Si-PIN-Based Personal Dosimeters.NuclearScience,IEEE Transactions on,2019,66:1976-1983.”中的ENC噪声模型和采用本发明的等效噪声电荷模型的仿真结果与电路SPICE仿真结果对比。其中，点画线表示文献ENC噪声模型仿真结果与电路SPICE仿真结果对比，实线表示本发明的等效噪声模型仿真结果与SPICE模型仿真结果的对比，图3给出了ENC随探测器电容变化的仿真结果，图4给出了ENC随成形时间变化的仿真结果，图5给出了ENC随电容Cin/Cdet变化的仿真结果。由图3可以看出，采用本发明的噪声模型，其噪声模型仿真结果与SPICE仿真结果相差较小，不管是基底噪声还是噪声斜率都较小；而文献中的噪声模型仿真结果和SPICE仿真结果不管是基底噪声还是噪声斜率都相差较大。由图4和图5可以看出，本发明的噪声模型仿真结果与SPICE仿真结果保持相同的变化趋势，而文献中的噪声模型的仿真结果与SPICE仿真结果变化趋势相差较大，文献中的噪声模型无法精确地指导低噪声读出集成电路设计。因此，本发明提出的等效噪声电荷模型更精确，可以更有效地指导前端读出电路的低噪声设计。
