# fifo输出数据解析

命名：`fifo_data_resolu`

整体说明：纯组合逻辑模块，将从fifo读到的140位数据分离为128位数据位+8位通道选择位+4位数据长度表示位。
其中高128位位数据位，中间8位位通道选择位，低4位为数据长度表示位。
128位数据位经过二进制转格雷码模块输出信号data_gray。
8位通道选择位直接输出8位信号vld_ch。
4位数据长度表示位生成16位具体数据长度位data_count，例如0-8分别输出0 16 32 48 64 80 96 112 128

## 顶层IO

|信号|位宽|I/O|
|-----|-----|-----|
|data_from_fifo|140|I|
|data_gray|128|O|
|vld_ch|8|O|
|data_count|16|O|

## 信号说明

`data_from_fifo`：fifo输出数据
`data_gray`：输出数据的格雷码表示
`vld_ch`：通道选择数据
`data_count`：具体数据长度位
