ARRAY_SIZE,FUNC_0
DDI_BUF_CTL,FUNC_1
DDI_BUF_CTL_ENABLE,VAR_0
DP_TP_CTL,FUNC_2
DP_TP_CTL_ENABLE,VAR_1
DP_TP_CTL_ENHANCED_FRAME_ENABLE,VAR_2
DP_TP_CTL_FDI_AUTOTRAIN,VAR_3
DP_TP_CTL_LINK_TRAIN_MASK,VAR_4
DP_TP_CTL_LINK_TRAIN_NORMAL,VAR_5
DP_TP_CTL_LINK_TRAIN_PAT1,VAR_6
DP_TP_STATUS,FUNC_3
DP_TP_STATUS_AUTOTRAIN_DONE,VAR_7
DRM_DEBUG_KMS,FUNC_4
DRM_ERROR,FUNC_5
FDI_LINK_TRAIN_AUTO,VAR_8
FDI_PCDCLK,VAR_9
FDI_RX_ENABLE,VAR_10
FDI_RX_ENHANCE_FRAME_ENABLE,VAR_11
FDI_RX_FDI_DELAY_90,VAR_12
FDI_RX_PLL_ENABLE,VAR_13
FDI_RX_PWRDN_LANE0_MASK,VAR_14
FDI_RX_PWRDN_LANE0_VAL,FUNC_6
FDI_RX_PWRDN_LANE1_MASK,VAR_15
FDI_RX_PWRDN_LANE1_VAL,FUNC_7
FDI_RX_TP1_TO_TP2_48,VAR_16
I915_READ,FUNC_8
I915_WRITE,FUNC_9
PORT_CLK_SEL,FUNC_10
PORT_E,VAR_17
POSTING_READ,FUNC_11
TU_SIZE,FUNC_12
_FDI_RXA_CTL,VAR_18
_FDI_RXA_MISC,VAR_19
_FDI_RXA_TUSIZE1,VAR_20
hsw_ddi_buf_ctl_values,VAR_21
intel_wait_ddi_buf_idle,FUNC_13
to_intel_crtc,FUNC_14
udelay,FUNC_15
hsw_fdi_link_train,FUNC_16
crtc,VAR_22
dev,VAR_23
dev_priv,VAR_24
intel_crtc,VAR_25
temp,VAR_26
i,VAR_27
rx_ctl_val,VAR_28
