TimeQuest Timing Analyzer report for Regulator
Tue Aug 18 11:42:46 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'oscillator_clk'
 13. Slow 1200mV 125C Model Setup: 'FPGA_clk'
 14. Slow 1200mV 125C Model Setup: 'ld_counter'
 15. Slow 1200mV 125C Model Setup: 'FrequencyRegulator:inst2|prev_psi'
 16. Slow 1200mV 125C Model Hold: 'ld_counter'
 17. Slow 1200mV 125C Model Hold: 'oscillator_clk'
 18. Slow 1200mV 125C Model Hold: 'FPGA_clk'
 19. Slow 1200mV 125C Model Hold: 'FrequencyRegulator:inst2|prev_psi'
 20. Slow 1200mV 125C Model Recovery: 'oscillator_clk'
 21. Slow 1200mV 125C Model Recovery: 'ld_counter'
 22. Slow 1200mV 125C Model Removal: 'ld_counter'
 23. Slow 1200mV 125C Model Removal: 'oscillator_clk'
 24. Slow 1200mV 125C Model Minimum Pulse Width: 'FPGA_clk'
 25. Slow 1200mV 125C Model Minimum Pulse Width: 'oscillator_clk'
 26. Slow 1200mV 125C Model Minimum Pulse Width: 'ld_counter'
 27. Slow 1200mV 125C Model Minimum Pulse Width: 'FrequencyRegulator:inst2|prev_psi'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 125C Model Metastability Report
 33. Slow 1200mV -40C Model Fmax Summary
 34. Slow 1200mV -40C Model Setup Summary
 35. Slow 1200mV -40C Model Hold Summary
 36. Slow 1200mV -40C Model Recovery Summary
 37. Slow 1200mV -40C Model Removal Summary
 38. Slow 1200mV -40C Model Minimum Pulse Width Summary
 39. Slow 1200mV -40C Model Setup: 'oscillator_clk'
 40. Slow 1200mV -40C Model Setup: 'ld_counter'
 41. Slow 1200mV -40C Model Setup: 'FPGA_clk'
 42. Slow 1200mV -40C Model Setup: 'FrequencyRegulator:inst2|prev_psi'
 43. Slow 1200mV -40C Model Hold: 'ld_counter'
 44. Slow 1200mV -40C Model Hold: 'oscillator_clk'
 45. Slow 1200mV -40C Model Hold: 'FPGA_clk'
 46. Slow 1200mV -40C Model Hold: 'FrequencyRegulator:inst2|prev_psi'
 47. Slow 1200mV -40C Model Recovery: 'oscillator_clk'
 48. Slow 1200mV -40C Model Recovery: 'ld_counter'
 49. Slow 1200mV -40C Model Removal: 'ld_counter'
 50. Slow 1200mV -40C Model Removal: 'oscillator_clk'
 51. Slow 1200mV -40C Model Minimum Pulse Width: 'FPGA_clk'
 52. Slow 1200mV -40C Model Minimum Pulse Width: 'oscillator_clk'
 53. Slow 1200mV -40C Model Minimum Pulse Width: 'ld_counter'
 54. Slow 1200mV -40C Model Minimum Pulse Width: 'FrequencyRegulator:inst2|prev_psi'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Slow 1200mV -40C Model Metastability Report
 60. Fast 1200mV -40C Model Setup Summary
 61. Fast 1200mV -40C Model Hold Summary
 62. Fast 1200mV -40C Model Recovery Summary
 63. Fast 1200mV -40C Model Removal Summary
 64. Fast 1200mV -40C Model Minimum Pulse Width Summary
 65. Fast 1200mV -40C Model Setup: 'oscillator_clk'
 66. Fast 1200mV -40C Model Setup: 'ld_counter'
 67. Fast 1200mV -40C Model Setup: 'FPGA_clk'
 68. Fast 1200mV -40C Model Setup: 'FrequencyRegulator:inst2|prev_psi'
 69. Fast 1200mV -40C Model Hold: 'ld_counter'
 70. Fast 1200mV -40C Model Hold: 'oscillator_clk'
 71. Fast 1200mV -40C Model Hold: 'FPGA_clk'
 72. Fast 1200mV -40C Model Hold: 'FrequencyRegulator:inst2|prev_psi'
 73. Fast 1200mV -40C Model Recovery: 'oscillator_clk'
 74. Fast 1200mV -40C Model Recovery: 'ld_counter'
 75. Fast 1200mV -40C Model Removal: 'ld_counter'
 76. Fast 1200mV -40C Model Removal: 'oscillator_clk'
 77. Fast 1200mV -40C Model Minimum Pulse Width: 'FPGA_clk'
 78. Fast 1200mV -40C Model Minimum Pulse Width: 'oscillator_clk'
 79. Fast 1200mV -40C Model Minimum Pulse Width: 'ld_counter'
 80. Fast 1200mV -40C Model Minimum Pulse Width: 'FrequencyRegulator:inst2|prev_psi'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Fast 1200mV -40C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Board Trace Model Assignments
 92. Input Transition Times
 93. Signal Integrity Metrics (Slow 1200mv n40c Model)
 94. Signal Integrity Metrics (Slow 1200mv 125c Model)
 95. Signal Integrity Metrics (Fast 1200mv n40c Model)
 96. Setup Transfers
 97. Hold Transfers
 98. Recovery Transfers
 99. Removal Transfers
100. Report TCCS
101. Report RSKM
102. Unconstrained Paths
103. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Regulator                                                         ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22A7                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; FPGA_clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_clk }                          ;
; FrequencyRegulator:inst2|prev_psi ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FrequencyRegulator:inst2|prev_psi } ;
; ld_counter                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ld_counter }                        ;
; oscillator_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { oscillator_clk }                    ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                           ;
+------------+-----------------+----------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name     ; Note                                                          ;
+------------+-----------------+----------------+---------------------------------------------------------------+
; 34.86 MHz  ; 34.86 MHz       ; oscillator_clk ;                                                               ;
; 49.01 MHz  ; 49.01 MHz       ; ld_counter     ;                                                               ;
; 361.53 MHz ; 250.0 MHz       ; FPGA_clk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------+
; Slow 1200mV 125C Model Setup Summary                        ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; oscillator_clk                    ; -13.843 ; -111.199      ;
; FPGA_clk                          ; -10.042 ; -245.316      ;
; ld_counter                        ; -9.702  ; -75.298       ;
; FrequencyRegulator:inst2|prev_psi ; -2.475  ; -4.917        ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 125C Model Hold Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; ld_counter                        ; -6.655 ; -41.196       ;
; oscillator_clk                    ; -4.475 ; -19.916       ;
; FPGA_clk                          ; 0.169  ; 0.000         ;
; FrequencyRegulator:inst2|prev_psi ; 0.397  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 125C Model Recovery Summary  ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; oscillator_clk ; -14.501 ; -106.091      ;
; ld_counter     ; -9.950  ; -65.499       ;
+----------------+---------+---------------+


+-----------------------------------------+
; Slow 1200mV 125C Model Removal Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; ld_counter     ; -4.614 ; -23.039       ;
; oscillator_clk ; -2.640 ; -8.861        ;
+----------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; FPGA_clk                          ; -3.000 ; -40.175       ;
; oscillator_clk                    ; -3.000 ; -24.397       ;
; ld_counter                        ; -3.000 ; -21.622       ;
; FrequencyRegulator:inst2|prev_psi ; 0.454  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'oscillator_clk'                                                                                           ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -13.843 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.533     ; 8.807      ;
; -13.710 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -6.340     ; 7.867      ;
; -13.502 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.611     ; 9.388      ;
; -13.492 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.242     ; 9.747      ;
; -13.362 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.418     ; 8.441      ;
; -13.152 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.788     ; 7.861      ;
; -12.917 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.240     ; 6.654      ;
; -12.875 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.545     ; 8.807      ;
; -12.874 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.842     ; 7.009      ;
; -12.766 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -8.018     ; 5.725      ;
; -12.713 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -5.323     ; 7.867      ;
; -12.598 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.763     ; 8.332      ;
; -12.534 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.623     ; 9.388      ;
; -12.519 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.474     ; 8.542      ;
; -12.509 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.380     ; 6.106      ;
; -12.495 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.225     ; 9.747      ;
; -12.466 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.982     ; 6.461      ;
; -12.365 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.401     ; 8.441      ;
; -12.358 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -8.158     ; 5.177      ;
; -12.284 ; 74193:inst1|26~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.938     ; 6.323      ;
; -12.257 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.841     ; 8.913      ;
; -12.243 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.448     ; 8.292      ;
; -12.241 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.540     ; 6.678      ;
; -12.208 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.466     ; 5.719      ;
; -12.173 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.552     ; 9.118      ;
; -12.155 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.771     ; 7.861      ;
; -12.133 ; 74193:inst1|26~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.716     ; 5.394      ;
; -12.111 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.338     ; 8.270      ;
; -11.984 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.308     ; 8.673      ;
; -11.959 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.736     ; 7.200      ;
; -11.957 ; 74193:inst1|23~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.267     ; 5.667      ;
; -11.918 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.869     ; 6.026      ;
; -11.902 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.526     ; 8.873      ;
; -11.851 ; 74193:inst|23~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.912     ; 5.916      ;
; -11.844 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.115     ; 7.726      ;
; -11.800 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.606     ; 5.171      ;
; -11.788 ; 74193:inst1|23~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -8.045     ; 4.720      ;
; -11.770 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.416     ; 8.851      ;
; -11.675 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.470     ; 6.182      ;
; -11.630 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -3.775     ; 8.332      ;
; -11.575 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.164     ; 5.388      ;
; -11.551 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -3.486     ; 8.542      ;
; -11.414 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.257     ; 6.654      ;
; -11.400 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.888     ; 7.009      ;
; -11.307 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.155     ; 6.129      ;
; -11.307 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.698     ; 6.106      ;
; -11.293 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.360     ; 5.910      ;
; -11.293 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.329     ; 6.461      ;
; -11.292 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -6.064     ; 5.725      ;
; -11.289 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.853     ; 8.913      ;
; -11.287 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.563     ; 7.721      ;
; -11.275 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -3.460     ; 8.292      ;
; -11.267 ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.610     ; 5.634      ;
; -11.231 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.493     ; 4.715      ;
; -11.205 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.564     ; 9.118      ;
; -11.196 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.321     ; 5.852      ;
; -11.187 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.045     ; 6.119      ;
; -11.185 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -6.505     ; 5.177      ;
; -11.143 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -3.350     ; 8.270      ;
; -10.971 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.879     ; 6.069      ;
; -10.934 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.538     ; 8.873      ;
; -10.899 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.295     ; 5.581      ;
; -10.802 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.428     ; 8.851      ;
; -10.760 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.364     ; 6.373      ;
; -10.739 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.538     ; 8.198      ;
; -10.734 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.512     ; 5.719      ;
; -10.712 ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.497     ; 5.192      ;
; -10.689 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.075     ; 6.591      ;
; -10.674 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.853     ; 5.798      ;
; -10.655 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.249     ; 8.403      ;
; -10.628 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.208     ; 5.397      ;
; -10.627 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.953     ; 5.171      ;
; -10.620 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -2.924     ; 8.673      ;
; -10.554 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.743     ; 5.788      ;
; -10.514 ; 74193:inst1|25~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.297     ; 7.214      ;
; -10.500 ; 74193:inst1|25~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.928     ; 7.569      ;
; -10.482 ; 74193:inst1|26~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.462     ; 7.017      ;
; -10.468 ; 74193:inst1|26~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.093     ; 7.372      ;
; -10.451 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.702     ; 7.726      ;
; -10.446 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.269     ; 6.654      ;
; -10.407 ; 74193:inst|26~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.619     ; 8.785      ;
; -10.403 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.871     ; 7.009      ;
; -10.397 ; 74193:inst|26~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.250     ; 9.144      ;
; -10.392 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.049     ; 6.320      ;
; -10.392 ; 74193:inst1|25~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.104     ; 6.285      ;
; -10.392 ; 74193:inst|23~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.938     ; 7.451      ;
; -10.384 ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.223     ; 8.158      ;
; -10.381 ; 74193:inst|25~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.622     ; 8.756      ;
; -10.371 ; 74193:inst|25~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.253     ; 9.115      ;
; -10.360 ; 74193:inst1|26~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.269     ; 6.088      ;
; -10.339 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.710     ; 6.106      ;
; -10.296 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.312     ; 6.461      ;
; -10.295 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -5.047     ; 5.725      ;
; -10.284 ; 74193:inst|23~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.114     ; 6.167      ;
; -10.272 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.939     ; 6.310      ;
; -10.252 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.113     ; 8.136      ;
; -10.241 ; 74193:inst|25~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.429     ; 7.809      ;
; -10.225 ; 74193:inst1|23~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.072     ; 5.130      ;
; -10.188 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -5.488     ; 5.177      ;
; -10.172 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.487     ; 6.182      ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'FPGA_clk'                                                                                                                                               ;
+---------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -10.042 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[7] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.066     ; 1.953      ;
; -9.970  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[0] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.070     ; 1.877      ;
; -9.970  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[1] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.070     ; 1.877      ;
; -9.970  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[2] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.070     ; 1.877      ;
; -9.970  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[3] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.070     ; 1.877      ;
; -9.970  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[4] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.070     ; 1.877      ;
; -9.970  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[5] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.070     ; 1.877      ;
; -9.970  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[6] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.070     ; 1.877      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[0]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[1]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[2]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[3]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[4]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[5]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[6]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[7]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[8]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[9]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[10]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[11]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[12]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[13]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[14]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.747  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[15]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.263     ; 1.461      ;
; -9.532  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|prev_psi       ; ld_counter                        ; FPGA_clk    ; 1.000        ; -9.262     ; 1.247      ;
; -4.592  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[7] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.116     ; 1.953      ;
; -4.520  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[0] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.120     ; 1.877      ;
; -4.520  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[1] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.120     ; 1.877      ;
; -4.520  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[2] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.120     ; 1.877      ;
; -4.520  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[3] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.120     ; 1.877      ;
; -4.520  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[4] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.120     ; 1.877      ;
; -4.520  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[5] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.120     ; 1.877      ;
; -4.520  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[6] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.120     ; 1.877      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[0]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[1]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[2]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[3]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[4]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[5]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[6]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[7]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[8]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[9]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[10]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[11]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[12]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[13]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[14]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.297  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[15]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.313     ; 1.461      ;
; -4.082  ; 7474:inst6|9                            ; FrequencyRegulator:inst2|prev_psi       ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -3.312     ; 1.247      ;
; -3.479  ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 2.404      ;
; -3.479  ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.558     ; 2.408      ;
; -3.408  ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 2.333      ;
; -3.269  ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 2.194      ;
; -3.262  ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 2.187      ;
; -3.208  ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 2.133      ;
; -2.969  ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.558     ; 1.898      ;
; -2.939  ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 1.864      ;
; -2.939  ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 1.864      ;
; -2.897  ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 1.822      ;
; -2.897  ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 1.822      ;
; -2.897  ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 1.822      ;
; -2.897  ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 1.822      ;
; -2.897  ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 1.822      ;
; -2.897  ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 1.822      ;
; -2.897  ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.562     ; 1.822      ;
; -1.766  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.689      ;
; -1.759  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.682      ;
; -1.748  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.671      ;
; -1.701  ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.067     ; 2.631      ;
; -1.683  ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.053     ; 2.627      ;
; -1.678  ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.067     ; 2.608      ;
; -1.673  ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[6] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.053     ; 2.617      ;
; -1.663  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.586      ;
; -1.660  ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.053     ; 2.604      ;
; -1.627  ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.550      ;
; -1.626  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.549      ;
; -1.619  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.542      ;
; -1.613  ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.536      ;
; -1.608  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.531      ;
; -1.602  ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.525      ;
; -1.571  ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.067     ; 2.501      ;
; -1.553  ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.053     ; 2.497      ;
; -1.534  ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[4] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.053     ; 2.478      ;
; -1.532  ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.067     ; 2.462      ;
; -1.524  ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.447      ;
; -1.523  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.446      ;
; -1.514  ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[6] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.053     ; 2.458      ;
; -1.514  ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.053     ; 2.458      ;
; -1.488  ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.411      ;
; -1.487  ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.410      ;
; -1.486  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.409      ;
; -1.479  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.402      ;
; -1.476  ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.399      ;
; -1.473  ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.396      ;
; -1.468  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.391      ;
; -1.466  ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.067     ; 2.396      ;
; -1.465  ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.388      ;
; -1.462  ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.074     ; 2.385      ;
; -1.448  ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.053     ; 2.392      ;
+---------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'ld_counter'                                                                                           ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -9.702 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.190     ; 7.009      ;
; -9.551 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.736     ; 8.292      ;
; -9.495 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.725     ; 9.747      ;
; -9.294 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.330     ; 6.461      ;
; -9.234 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.669     ; 8.542      ;
; -9.210 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.814     ; 8.873      ;
; -9.153 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.269     ; 7.861      ;
; -9.069 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.888     ; 6.678      ;
; -9.034 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.812     ; 5.719      ;
; -8.916 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.061     ; 8.332      ;
; -8.888 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.747     ; 9.118      ;
; -8.837 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.772     ; 8.542      ;
; -8.825 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.532     ; 8.270      ;
; -8.787 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.084     ; 7.200      ;
; -8.746 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.217     ; 6.026      ;
; -8.707 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.352     ; 5.852      ;
; -8.697 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.075     ; 6.119      ;
; -8.693 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.363     ; 8.807      ;
; -8.626 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.952     ; 5.171      ;
; -8.575 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.139     ; 8.913      ;
; -8.491 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.150      ; 9.118      ;
; -8.484 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.610     ; 8.851      ;
; -8.482 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.910     ; 6.069      ;
; -8.429 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.636     ; 8.270      ;
; -8.411 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -3.279     ; 6.129      ;
; -8.401 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.510     ; 5.388      ;
; -8.379 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.584     ; 8.292      ;
; -8.370 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.444     ; 8.403      ;
; -8.352 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.559      ; 9.388      ;
; -8.310 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; 0.440      ; 9.747      ;
; -8.288 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.044     ; 7.721      ;
; -8.200 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.106     ; 6.591      ;
; -8.139 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.239     ; 5.397      ;
; -8.119 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.706     ; 5.910      ;
; -8.088 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.286      ; 8.851      ;
; -8.064 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.773     ; 5.788      ;
; -8.057 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.839     ; 4.715      ;
; -8.049 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.504     ; 8.542      ;
; -8.038 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.338      ; 8.873      ;
; -8.003 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -3.419     ; 5.581      ;
; -7.968 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.104     ; 7.861      ;
; -7.966 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.307     ; 8.136      ;
; -7.782 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.969     ; 6.310      ;
; -7.778 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.977     ; 5.798      ;
; -7.744 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.091      ; 8.332      ;
; -7.735 ; 74193:inst1|23~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.102     ; 5.130      ;
; -7.703 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.418      ; 9.118      ;
; -7.692 ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.511     ; 8.158      ;
; -7.665 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.380      ; 8.542      ;
; -7.640 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.367     ; 8.270      ;
; -7.563 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.906     ; 6.654      ;
; -7.521 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.789      ; 8.807      ;
; -7.503 ; 74193:inst1|25~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.411     ; 7.569      ;
; -7.496 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.173     ; 6.320      ;
; -7.471 ; 74193:inst1|26~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.576     ; 7.372      ;
; -7.403 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.013      ; 8.913      ;
; -7.403 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.371     ; 7.009      ;
; -7.400 ; 74193:inst|26~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 1.267      ; 9.144      ;
; -7.395 ; 74193:inst|23~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.421     ; 7.451      ;
; -7.374 ; 74193:inst|25~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 1.264      ; 9.115      ;
; -7.319 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.302      ; 9.118      ;
; -7.299 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.555      ; 8.851      ;
; -7.296 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.812     ; 6.461      ;
; -7.257 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.516      ; 8.270      ;
; -7.180 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 1.711      ; 9.388      ;
; -7.155 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -2.046     ; 6.106      ;
; -7.112 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.460     ; 6.129      ;
; -7.095 ; 74193:inst1|24~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.422     ; 7.150      ;
; -7.057 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.164      ; 8.198      ;
; -7.048 ; 74193:inst1|23~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.421     ; 7.104      ;
; -7.005 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.901     ; 5.581      ;
; -6.973 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.453      ; 8.403      ;
; -6.930 ; 74193:inst1|26~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.604     ; 6.323      ;
; -6.916 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.438      ; 8.851      ;
; -6.884 ; 74193:inst1|26~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.598     ; 6.763      ;
; -6.874 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.498     ; 6.373      ;
; -6.835 ; 74193:inst1|25~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.033     ; 6.279      ;
; -6.834 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; 0.862      ; 8.673      ;
; -6.826 ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.631     ; 5.192      ;
; -6.808 ; 74193:inst|23~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.443     ; 6.842      ;
; -6.803 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.209     ; 6.591      ;
; -6.803 ; 74193:inst1|26~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.198     ; 6.082      ;
; -6.802 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.104      ; 8.403      ;
; -6.793 ; 74193:inst|26~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 1.245      ; 8.515      ;
; -6.767 ; 74193:inst|25~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 1.242      ; 8.486      ;
; -6.742 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.342     ; 5.397      ;
; -6.735 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.993     ; 5.719      ;
; -6.727 ; 74193:inst|23~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.043     ; 6.161      ;
; -6.720 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.504      ; 7.721      ;
; -6.711 ; 74193:inst|26~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.645      ; 7.833      ;
; -6.709 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.834     ; 5.852      ;
; -6.628 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.434     ; 5.171      ;
; -6.603 ; 74193:inst1|23~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.933     ; 5.667      ;
; -6.570 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.589      ; 8.136      ;
; -6.508 ; 74193:inst1|24~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.444     ; 6.541      ;
; -6.498 ; 74193:inst1|25~1         ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.296     ; 6.679      ;
; -6.490 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.785     ; 6.182      ;
; -6.466 ; 74193:inst1|26~1         ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.461     ; 6.482      ;
; -6.441 ; 74193:inst1|23~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.443     ; 6.475      ;
; -6.427 ; 74193:inst1|24~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.044     ; 5.860      ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'FrequencyRegulator:inst2|prev_psi'                                                                                                             ;
+--------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                           ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.475 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 3.383      ;
; -2.442 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 3.358      ;
; -2.345 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 3.261      ;
; -2.344 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 3.252      ;
; -2.338 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 3.246      ;
; -2.305 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 3.221      ;
; -2.204 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 3.120      ;
; -2.203 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 3.111      ;
; -2.197 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 3.105      ;
; -2.164 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 3.080      ;
; -2.071 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.987      ;
; -2.070 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.978      ;
; -2.067 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.975      ;
; -2.034 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.950      ;
; -2.000 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.908      ;
; -1.982 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.898      ;
; -1.789 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.697      ;
; -1.777 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.693      ;
; -1.612 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.520      ;
; -1.600 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.516      ;
; -1.503 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.411      ;
; -1.491 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.407      ;
; -1.459 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.375      ;
; -1.458 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.366      ;
; -1.445 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.361      ;
; -1.391 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.307      ;
; -1.363 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 2.279      ;
; -1.310 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.218      ;
; -1.256 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.164      ;
; -1.228 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 2.136      ;
; -0.988 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.504      ; 1.904      ;
; -0.853 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.503      ; 1.761      ;
+--------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'ld_counter'                                                                                                           ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -6.655 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.022      ; 1.596      ;
; -6.637 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.045      ; 1.637      ;
; -6.628 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.162      ; 1.763      ;
; -5.977 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.720      ; 1.972      ;
; -5.340 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.185      ; 1.074      ;
; -5.302 ; 74193:inst1|26~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.168      ; 1.095      ;
; -5.215 ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.182      ; 1.196      ;
; -5.206 ; 7474:inst6|9                            ; 7474:inst6|9             ; oscillator_clk ; ld_counter  ; -0.500       ; 6.170      ; 0.693      ;
; -5.202 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.181      ; 1.208      ;
; -5.164 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.916      ; 1.981      ;
; -5.140 ; 74193:inst|23~_emulated                 ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 6.134      ; 1.223      ;
; -5.069 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 10.638     ; 5.758      ;
; -4.958 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 10.525     ; 5.756      ;
; -4.673 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 10.498     ; 6.014      ;
; -4.565 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 10.196     ; 5.820      ;
; -4.219 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 10.638     ; 6.128      ;
; -4.100 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 10.525     ; 6.134      ;
; -3.790 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 10.638     ; 7.077      ;
; -3.739 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 10.498     ; 6.468      ;
; -3.715 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 10.196     ; 6.190      ;
; -3.679 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 10.525     ; 7.075      ;
; -3.458 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 5.492      ; 1.763      ;
; -3.394 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 10.498     ; 7.333      ;
; -3.383 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.158      ; 5.004      ;
; -3.346 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 9.392      ; 6.235      ;
; -3.286 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 10.196     ; 7.139      ;
; -3.280 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 10.638     ; 7.087      ;
; -3.184 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 5.051      ; 1.596      ;
; -3.161 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 10.525     ; 7.093      ;
; -3.022 ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.548      ; 1.715      ;
; -2.903 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.018      ; 5.344      ;
; -2.898 ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.418      ; 1.709      ;
; -2.879 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.716      ; 5.066      ;
; -2.800 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 10.498     ; 7.427      ;
; -2.776 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 10.196     ; 7.149      ;
; -2.689 ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; ld_counter  ; -0.500       ; 5.327      ; 2.367      ;
; -2.478 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.049      ; 5.800      ;
; -2.473 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 9.392      ; 6.628      ;
; -2.417 ; 74193:inst1|26~1                        ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.957      ; 1.729      ;
; -2.406 ; 74193:inst1|23~1                        ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.435      ; 2.218      ;
; -2.380 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.162      ; 6.011      ;
; -2.305 ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 4.147      ; 1.571      ;
; -2.299 ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.306      ; 1.196      ;
; -2.269 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.049      ; 6.009      ;
; -2.240 ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 3.849      ; 1.338      ;
; -2.193 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.022      ; 6.058      ;
; -2.187 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.162      ; 6.204      ;
; -2.170 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 3.515      ; 1.074      ;
; -2.085 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.720      ; 5.864      ;
; -2.076 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.049      ; 6.202      ;
; -2.067 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 9.392      ; 7.554      ;
; -2.029 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 7.968      ; 6.128      ;
; -2.009 ; 74193:inst|23~1                         ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 3.302      ; 1.482      ;
; -1.958 ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.295      ; 4.566      ;
; -1.919 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 7.968      ; 5.758      ;
; -1.900 ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~_emulated  ; FPGA_clk       ; ld_counter  ; -0.500       ; 4.405      ; 2.234      ;
; -1.878 ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.364      ; 1.715      ;
; -1.876 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.720      ; 6.073      ;
; -1.850 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 3.215      ; 1.074      ;
; -1.837 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.162      ; 6.554      ;
; -1.809 ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.380      ; 5.800      ;
; -1.791 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.022      ; 6.460      ;
; -1.754 ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.234      ; 1.709      ;
; -1.731 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 3.210      ; 1.208      ;
; -1.726 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.049      ; 6.552      ;
; -1.713 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 3.212      ; 1.208      ;
; -1.698 ; 74193:inst|23~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.267      ; 5.798      ;
; -1.637 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.912      ; 5.504      ;
; -1.534 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 9.392      ; 7.587      ;
; -1.515 ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.155      ; 4.869      ;
; -1.512 ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.610      ; 5.327      ;
; -1.454 ; 74193:inst1|23~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.853      ; 4.628      ;
; -1.441 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.022      ; 6.810      ;
; -1.413 ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.240      ; 6.056      ;
; -1.401 ; 74193:inst1|26~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.497      ; 5.325      ;
; -1.333 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.720      ; 6.616      ;
; -1.332 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 6.881      ; 5.738      ;
; -1.305 ; 74193:inst|23~_emulated                 ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.938      ; 5.862      ;
; -1.289 ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 2.409      ; 0.829      ;
; -1.273 ; 74193:inst1|26~1                        ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.773      ; 1.729      ;
; -1.262 ; 74193:inst1|23~1                        ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.251      ; 2.218      ;
; -1.248 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 7.527      ; 6.468      ;
; -1.235 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 6.881      ; 5.355      ;
; -1.222 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 7.527      ; 6.014      ;
; -1.190 ; 74193:inst1|24~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.072      ; 5.111      ;
; -1.116 ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.470      ; 5.583      ;
; -1.110 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.968      ; 7.087      ;
; -1.046 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 2.391      ; 1.074      ;
; -0.987 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 7.803      ; 7.005      ;
; -0.937 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 7.803      ; 6.575      ;
; -0.926 ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.321      ; 5.624      ;
; -0.909 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 2.388      ; 1.208      ;
; -0.905 ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.045      ; 5.369      ;
; -0.866 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.916      ; 6.279      ;
; -0.865 ; 74193:inst|23~1                         ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 2.118      ; 1.482      ;
; -0.815 ; 74193:inst1|25~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.208      ; 5.622      ;
; -0.797 ; 74193:inst1|24~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.743      ; 5.175      ;
; -0.657 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.916      ; 6.488      ;
; -0.620 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 7.968      ; 7.077      ;
; -0.464 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.916      ; 6.681      ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'oscillator_clk'                                                                                                          ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -4.475 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 1.763      ;
; -4.201 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.068      ; 1.596      ;
; -3.706 ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 2.367      ;
; -3.302 ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.164      ; 1.571      ;
; -3.237 ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.866      ; 1.338      ;
; -3.138 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.503      ; 1.074      ;
; -3.086 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 8.985      ; 6.128      ;
; -2.956 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 8.985      ; 5.758      ;
; -2.917 ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.422      ; 2.234      ;
; -2.699 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.198      ; 1.208      ;
; -2.461 ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 3.561      ; 0.829      ;
; -2.389 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 7.898      ; 5.738      ;
; -2.305 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 8.544      ; 6.468      ;
; -2.272 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 7.898      ; 5.355      ;
; -2.259 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 8.544      ; 6.014      ;
; -2.087 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 8.985      ; 7.087      ;
; -2.044 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 8.820      ; 7.005      ;
; -1.974 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 8.820      ; 6.575      ;
; -1.617 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 8.985      ; 7.077      ;
; -1.390 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 7.898      ; 6.697      ;
; -1.306 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 8.544      ; 7.427      ;
; -1.230 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.505      ; 5.004      ;
; -1.153 ; 74193:inst|24~1                         ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 2.865      ; 1.441      ;
; -1.093 ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.213      ; 0.829      ;
; -1.045 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 8.820      ; 7.964      ;
; -1.044 ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 3.030      ; 1.715      ;
; -0.933 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 7.898      ; 6.674      ;
; -0.920 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 8.544      ; 7.333      ;
; -0.852 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 1.697      ; 1.074      ;
; -0.712 ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 5.119      ; 4.447      ;
; -0.656 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.023      ; 1.596      ;
; -0.638 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.046      ; 1.637      ;
; -0.635 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 8.820      ; 7.894      ;
; -0.631 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 5.119      ; 4.528      ;
; -0.629 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.163      ; 1.763      ;
; -0.619 ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 2.599      ; 1.709      ;
; -0.584 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 5.118      ; 4.574      ;
; -0.559 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 5.273      ; 4.754      ;
; -0.533 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.418      ; 4.614      ;
; -0.522 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 5.114      ; 4.632      ;
; -0.452 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 5.108      ; 4.696      ;
; -0.449 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.064      ; 5.344      ;
; -0.414 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 1.393      ; 1.208      ;
; -0.305 ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 1.647      ; 1.571      ;
; -0.238 ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 1.347      ; 1.338      ;
; -0.227 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 6.011      ;
; -0.188 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.340      ; 5.881      ;
; -0.129 ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 3.433      ; 3.344      ;
; -0.070 ; FrequencyRegulator:inst2|adjustedDiv[0] ; 74193:inst|26~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 3.430      ; 3.400      ;
; -0.034 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 6.204      ;
; 0.022  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.721      ; 1.972      ;
; 0.176  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.709      ; 1.074      ;
; 0.215  ; 74193:inst|24~1                         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.517      ; 1.441      ;
; 0.244  ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.613      ; 4.566      ;
; 0.248  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.422      ; 5.399      ;
; 0.261  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.068      ; 6.058      ;
; 0.316  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 6.554      ;
; 0.324  ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.682      ; 1.715      ;
; 0.393  ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.698      ; 5.800      ;
; 0.457  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.422      ; 5.608      ;
; 0.458  ; 7474:inst6|9                            ; 7474:inst6|9             ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.046      ; 0.693      ;
; 0.544  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 0.801      ; 1.074      ;
; 0.546  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 6.619      ;
; 0.650  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.422      ; 5.801      ;
; 0.663  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.068      ; 6.460      ;
; 0.690  ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.928      ; 5.327      ;
; 0.723  ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.659      ; 1.571      ;
; 0.749  ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.251      ; 1.709      ;
; 0.755  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 6.828      ;
; 0.802  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.083      ; 1.074      ;
; 0.808  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.330      ; 2.367      ;
; 0.835  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~_emulated  ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.917      ; 1.981      ;
; 0.840  ; 74193:inst1|26~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.066      ; 1.095      ;
; 0.853  ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.154      ; 1.196      ;
; 0.890  ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.639      ; 5.758      ;
; 0.928  ; 74193:inst|23~_emulated                 ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.106      ; 1.223      ;
; 0.930  ; 74193:inst|26~_emulated                 ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.102      ; 1.221      ;
; 0.937  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.082      ; 1.208      ;
; 0.940  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.079      ; 1.208      ;
; 0.941  ; 74193:inst1|23~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.526      ; 4.176      ;
; 0.948  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 7.021      ;
; 0.983  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 0.496      ; 1.208      ;
; 0.988  ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.172      ; 4.869      ;
; 1.000  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.422      ; 6.151      ;
; 1.001  ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.526      ; 5.756      ;
; 1.013  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.068      ; 6.810      ;
; 1.023  ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.126      ; 1.338      ;
; 1.074  ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.075      ; 1.338      ;
; 1.077  ; 74193:inst|23~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.611      ; 5.397      ;
; 1.090  ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.257      ; 6.056      ;
; 1.232  ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.150      ; 1.571      ;
; 1.273  ; 74193:inst1|23~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.448      ; 5.430      ;
; 1.276  ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.639      ; 5.624      ;
; 1.286  ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.499      ; 6.014      ;
; 1.298  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 7.371      ;
; 1.323  ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.682      ; 2.234      ;
; 1.374  ; 74193:inst1|26~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.841      ; 4.924      ;
; 1.375  ; 74193:inst|23~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.533      ; 6.617      ;
; 1.387  ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.487      ; 5.583      ;
; 1.394  ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.197      ; 5.820      ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'FPGA_clk'                                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.169 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.577      ; 3.202      ;
; 0.340 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.573      ; 3.369      ;
; 0.340 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.573      ; 3.369      ;
; 0.340 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.573      ; 3.369      ;
; 0.340 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.573      ; 3.369      ;
; 0.340 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.573      ; 3.369      ;
; 0.340 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.573      ; 3.369      ;
; 0.340 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.573      ; 3.369      ;
; 0.457 ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.046      ; 0.692      ;
; 0.458 ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[0] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.046      ; 0.693      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.475 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[15]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.372      ; 3.303      ;
; 0.612 ; FrequencyRegulator:inst2|counter[15]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.875      ;
; 0.680 ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.943      ;
; 0.680 ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.943      ;
; 0.682 ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.945      ;
; 0.684 ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.947      ;
; 0.684 ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.947      ;
; 0.685 ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.948      ;
; 0.702 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.965      ;
; 0.703 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[1]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.966      ;
; 0.703 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.966      ;
; 0.705 ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.968      ;
; 0.705 ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.968      ;
; 0.706 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[2]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.969      ;
; 0.707 ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.970      ;
; 0.708 ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.971      ;
; 0.731 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[0]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 0.994      ;
; 0.735 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.577      ; 3.268      ;
; 0.883 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.573      ; 3.412      ;
; 0.883 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.573      ; 3.412      ;
; 0.883 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.573      ; 3.412      ;
; 0.883 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.573      ; 3.412      ;
; 0.883 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.573      ; 3.412      ;
; 0.883 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.573      ; 3.412      ;
; 0.883 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.573      ; 3.412      ;
; 1.007 ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.270      ;
; 1.007 ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.270      ;
; 1.010 ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.273      ;
; 1.029 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.292      ;
; 1.030 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.293      ;
; 1.031 ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.294      ;
; 1.031 ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.294      ;
; 1.031 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[2]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.294      ;
; 1.032 ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.295      ;
; 1.032 ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.295      ;
; 1.033 ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.296      ;
; 1.033 ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.296      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.047 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[15]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.372      ; 3.375      ;
; 1.048 ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.311      ;
; 1.049 ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.312      ;
; 1.052 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[1]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.315      ;
; 1.053 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.316      ;
; 1.053 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[2]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.316      ;
; 1.054 ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.317      ;
; 1.054 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.317      ;
; 1.055 ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.318      ;
; 1.055 ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.318      ;
; 1.056 ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.319      ;
; 1.075 ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|adjustedDiv[1] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.053      ; 1.317      ;
; 1.140 ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.403      ;
; 1.140 ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.403      ;
; 1.141 ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.404      ;
; 1.143 ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.406      ;
; 1.144 ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.407      ;
; 1.162 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.425      ;
; 1.163 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.426      ;
; 1.163 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.426      ;
; 1.164 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.427      ;
; 1.164 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.427      ;
; 1.165 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.074      ; 1.428      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'FrequencyRegulator:inst2|prev_psi'                                                                                                             ;
+-------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                           ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.397 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 1.682      ;
; 0.408 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 1.693      ;
; 0.551 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 1.836      ;
; 0.739 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.024      ;
; 0.768 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.053      ;
; 0.816 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.101      ;
; 0.882 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.167      ;
; 0.903 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.188      ;
; 0.911 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.196      ;
; 0.959 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.244      ;
; 0.963 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.248      ;
; 0.964 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.249      ;
; 1.011 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.296      ;
; 1.038 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.323      ;
; 1.082 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.367      ;
; 1.083 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.368      ;
; 1.107 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.392      ;
; 1.150 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.435      ;
; 1.246 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.531      ;
; 1.260 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.545      ;
; 1.260 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.545      ;
; 1.261 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.546      ;
; 1.304 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.589      ;
; 1.323 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.608      ;
; 1.383 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.668      ;
; 1.415 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.700      ;
; 1.449 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.734      ;
; 1.489 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.774      ;
; 1.490 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.775      ;
; 1.518 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.803      ;
; 1.584 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.869      ;
; 1.647 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.755      ; 2.932      ;
+-------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'oscillator_clk'                                                                                        ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -14.501 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -6.340     ; 8.658      ;
; -14.160 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.418     ; 9.239      ;
; -13.949 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.788     ; 8.658      ;
; -13.687 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.533     ; 8.651      ;
; -13.608 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.866     ; 9.239      ;
; -13.519 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -8.018     ; 6.478      ;
; -13.504 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -5.323     ; 8.658      ;
; -13.346 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.611     ; 9.232      ;
; -13.318 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.164     ; 8.651      ;
; -13.163 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.401     ; 9.239      ;
; -13.092 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -8.158     ; 5.911      ;
; -12.977 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.242     ; 9.232      ;
; -12.967 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.466     ; 6.478      ;
; -12.952 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.771     ; 8.658      ;
; -12.915 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.763     ; 8.649      ;
; -12.868 ; 74193:inst1|26~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.716     ; 6.129      ;
; -12.734 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.240     ; 6.471      ;
; -12.719 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.545     ; 8.651      ;
; -12.642 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.115     ; 8.524      ;
; -12.627 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.474     ; 8.650      ;
; -12.611 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.849     ; 9.239      ;
; -12.602 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.448     ; 8.651      ;
; -12.597 ; 74193:inst|23~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.912     ; 6.662      ;
; -12.586 ; 74193:inst1|23~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -8.045     ; 5.518      ;
; -12.574 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.841     ; 9.230      ;
; -12.540 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.606     ; 5.911      ;
; -12.492 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.338     ; 8.651      ;
; -12.378 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.623     ; 9.232      ;
; -12.336 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.842     ; 6.471      ;
; -12.321 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.147     ; 8.651      ;
; -12.316 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.164     ; 6.129      ;
; -12.307 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.380     ; 5.904      ;
; -12.286 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.552     ; 9.231      ;
; -12.261 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.526     ; 9.232      ;
; -12.151 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.416     ; 9.232      ;
; -12.090 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.563     ; 8.524      ;
; -12.083 ; 74193:inst1|26~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.938     ; 6.122      ;
; -12.045 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.360     ; 6.662      ;
; -12.045 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -6.064     ; 6.478      ;
; -12.034 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.493     ; 5.518      ;
; -11.980 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.225     ; 9.232      ;
; -11.962 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.470     ; 6.469      ;
; -11.947 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -3.775     ; 8.649      ;
; -11.919 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -6.505     ; 5.911      ;
; -11.909 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.982     ; 5.904      ;
; -11.828 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.308     ; 8.517      ;
; -11.812 ; 74193:inst|23~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.134     ; 6.655      ;
; -11.801 ; 74193:inst1|23~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -7.267     ; 5.511      ;
; -11.685 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.540     ; 6.122      ;
; -11.674 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.181     ; 6.470      ;
; -11.659 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -3.486     ; 8.650      ;
; -11.649 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.155     ; 6.471      ;
; -11.634 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -3.460     ; 8.651      ;
; -11.606 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.853     ; 9.230      ;
; -11.539 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.045     ; 6.471      ;
; -11.535 ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.610     ; 5.902      ;
; -11.524 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -3.350     ; 8.651      ;
; -11.493 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.512     ; 6.478      ;
; -11.459 ; 74193:inst|24~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.939     ; 8.517      ;
; -11.414 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.736     ; 6.655      ;
; -11.403 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.869     ; 5.511      ;
; -11.367 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.953     ; 5.911      ;
; -11.318 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.564     ; 9.231      ;
; -11.311 ; 74193:inst1|26~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.168     ; 6.120      ;
; -11.293 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.538     ; 9.232      ;
; -11.249 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.702     ; 8.524      ;
; -11.247 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.321     ; 5.903      ;
; -11.231 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.257     ; 6.471      ;
; -11.222 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.295     ; 5.904      ;
; -11.183 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.428     ; 9.232      ;
; -11.126 ; 74193:inst1|25~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.104     ; 7.019      ;
; -11.112 ; 74193:inst1|24~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.185     ; 5.904      ;
; -11.105 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.698     ; 5.904      ;
; -11.094 ; 74193:inst1|26~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.269     ; 6.822      ;
; -11.065 ; 74193:inst|26~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.426     ; 8.636      ;
; -11.056 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.538     ; 8.515      ;
; -11.048 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -5.047     ; 6.478      ;
; -11.040 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.364     ; 6.653      ;
; -11.039 ; 74193:inst|25~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.429     ; 8.607      ;
; -11.038 ; 74193:inst|23~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.114     ; 6.921      ;
; -11.029 ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.497     ; 5.509      ;
; -11.023 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.879     ; 6.121      ;
; -10.998 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.853     ; 6.122      ;
; -10.922 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -5.488     ; 5.911      ;
; -10.888 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.743     ; 6.122      ;
; -10.862 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.888     ; 6.471      ;
; -10.768 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.249     ; 8.516      ;
; -10.752 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.075     ; 6.654      ;
; -10.743 ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.223     ; 8.517      ;
; -10.741 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.208     ; 5.510      ;
; -10.736 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.329     ; 5.904      ;
; -10.727 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.049     ; 6.655      ;
; -10.718 ; 74193:inst1|24~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.115     ; 6.600      ;
; -10.716 ; 74193:inst1|23~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.182     ; 5.511      ;
; -10.713 ; 74193:inst1|23~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -5.114     ; 6.596      ;
; -10.697 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.150     ; 8.524      ;
; -10.633 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.113     ; 8.517      ;
; -10.617 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.939     ; 6.655      ;
; -10.606 ; 74193:inst1|23~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -6.072     ; 5.511      ;
; -10.574 ; 74193:inst1|25~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.552     ; 7.019      ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'ld_counter'                                                                                        ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -9.950 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.269     ; 8.658      ;
; -9.910 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.736     ; 8.651      ;
; -9.793 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.812     ; 6.478      ;
; -9.609 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.347     ; 9.239      ;
; -9.569 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.814     ; 9.232      ;
; -9.366 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.952     ; 5.911      ;
; -9.342 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.669     ; 8.650      ;
; -9.321 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.647     ; 8.651      ;
; -9.233 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.061     ; 8.649      ;
; -9.206 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.532     ; 8.651      ;
; -9.185 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.212     ; 6.470      ;
; -9.164 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.190     ; 6.471      ;
; -9.142 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.510     ; 6.129      ;
; -9.091 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.044     ; 8.524      ;
; -9.049 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.075     ; 6.471      ;
; -9.001 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.747     ; 9.231      ;
; -8.980 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.725     ; 9.232      ;
; -8.945 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.772     ; 8.650      ;
; -8.892 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.139     ; 9.230      ;
; -8.871 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.706     ; 6.662      ;
; -8.865 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.610     ; 9.232      ;
; -8.860 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.839     ; 5.518      ;
; -8.810 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.636     ; 8.651      ;
; -8.765 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.104     ; 8.658      ;
; -8.758 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.352     ; 5.903      ;
; -8.753 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -3.279     ; 6.471      ;
; -8.738 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.584     ; 8.651      ;
; -8.737 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.330     ; 5.904      ;
; -8.622 ; 74193:inst1|24~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.215     ; 5.904      ;
; -8.604 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.150      ; 9.231      ;
; -8.537 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.363     ; 8.651      ;
; -8.534 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.910     ; 6.121      ;
; -8.513 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.888     ; 6.122      ;
; -8.483 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.444     ; 8.516      ;
; -8.469 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.286      ; 9.232      ;
; -8.462 ; 74193:inst|24~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.422     ; 8.517      ;
; -8.398 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.773     ; 6.122      ;
; -8.397 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.338      ; 9.232      ;
; -8.347 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.307     ; 8.517      ;
; -8.326 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -3.419     ; 5.904      ;
; -8.317 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.075     ; 9.239      ;
; -8.263 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.106     ; 6.654      ;
; -8.252 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.239     ; 5.510      ;
; -8.242 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.084     ; 6.655      ;
; -8.231 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.217     ; 5.511      ;
; -8.196 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.559      ; 9.232      ;
; -8.157 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.504     ; 8.650      ;
; -8.136 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.482     ; 8.651      ;
; -8.127 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.969     ; 6.655      ;
; -8.116 ; 74193:inst1|23~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.102     ; 5.511      ;
; -8.102 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.977     ; 6.122      ;
; -8.061 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.091      ; 8.649      ;
; -8.051 ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.511     ; 8.517      ;
; -8.021 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.367     ; 8.651      ;
; -7.831 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.173     ; 6.655      ;
; -7.820 ; 74193:inst1|23~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -3.306     ; 5.511      ;
; -7.816 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.418      ; 9.231      ;
; -7.795 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; 0.440      ; 9.232      ;
; -7.773 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.380      ; 8.650      ;
; -7.720 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.013      ; 9.230      ;
; -7.680 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.555      ; 9.232      ;
; -7.638 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.516      ; 8.651      ;
; -7.575 ; 74193:inst1|25~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.033     ; 7.019      ;
; -7.543 ; 74193:inst1|26~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.198     ; 6.822      ;
; -7.523 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.504      ; 8.524      ;
; -7.514 ; 74193:inst|26~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.645      ; 8.636      ;
; -7.494 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.993     ; 6.478      ;
; -7.488 ; 74193:inst|25~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.642      ; 8.607      ;
; -7.487 ; 74193:inst|23~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.043     ; 6.921      ;
; -7.454 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.460     ; 6.471      ;
; -7.432 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.302      ; 9.231      ;
; -7.380 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.906     ; 6.471      ;
; -7.374 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.164      ; 8.515      ;
; -7.368 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.434     ; 5.911      ;
; -7.365 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.789      ; 8.651      ;
; -7.328 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.901     ; 5.904      ;
; -7.297 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.438      ; 9.232      ;
; -7.167 ; 74193:inst1|24~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.044     ; 6.600      ;
; -7.162 ; 74193:inst1|23~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.043     ; 6.596      ;
; -7.154 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.498     ; 6.653      ;
; -7.143 ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.631     ; 5.509      ;
; -7.086 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.453      ; 8.516      ;
; -7.024 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 1.711      ; 9.232      ;
; -6.967 ; 74193:inst1|25~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.433     ; 7.011      ;
; -6.953 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -2.046     ; 5.904      ;
; -6.951 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.589      ; 8.517      ;
; -6.946 ; 74193:inst1|25~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.411     ; 7.012      ;
; -6.935 ; 74193:inst1|26~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.598     ; 6.814      ;
; -6.915 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.104      ; 8.516      ;
; -6.914 ; 74193:inst1|26~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.576     ; 6.815      ;
; -6.906 ; 74193:inst|26~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 1.245      ; 8.628      ;
; -6.894 ; 74193:inst|24~1          ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 1.126      ; 8.517      ;
; -6.886 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.393     ; 6.470      ;
; -6.885 ; 74193:inst|26~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 1.267      ; 8.629      ;
; -6.880 ; 74193:inst|25~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 1.242      ; 8.599      ;
; -6.879 ; 74193:inst|23~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.443     ; 6.913      ;
; -6.866 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.209     ; 6.654      ;
; -6.865 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.371     ; 6.471      ;
; -6.859 ; 74193:inst|25~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 1.264      ; 8.600      ;
; -6.858 ; 74193:inst|23~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.421     ; 6.914      ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'ld_counter'                                                                                                        ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -4.614 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 10.638     ; 6.213      ;
; -4.501 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 10.525     ; 6.213      ;
; -4.475 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 10.498     ; 6.212      ;
; -4.174 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 10.196     ; 6.211      ;
; -3.773 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 10.638     ; 6.574      ;
; -3.660 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 10.525     ; 6.574      ;
; -3.634 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 10.498     ; 6.573      ;
; -3.368 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 9.392      ; 6.213      ;
; -3.335 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 10.638     ; 7.532      ;
; -3.332 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 10.196     ; 6.573      ;
; -3.222 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 10.525     ; 7.532      ;
; -3.196 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 10.498     ; 7.531      ;
; -2.937 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.158      ; 5.450      ;
; -2.895 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 10.196     ; 7.530      ;
; -2.834 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 10.638     ; 7.533      ;
; -2.824 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.045      ; 5.450      ;
; -2.798 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.018      ; 5.449      ;
; -2.721 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 10.525     ; 7.533      ;
; -2.695 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 10.498     ; 7.532      ;
; -2.527 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 9.392      ; 6.574      ;
; -2.496 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.716      ; 5.449      ;
; -2.393 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 10.196     ; 7.532      ;
; -2.134 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.162      ; 6.257      ;
; -2.089 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 9.392      ; 7.532      ;
; -2.021 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.049      ; 6.257      ;
; -1.995 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.022      ; 6.256      ;
; -1.925 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.162      ; 6.466      ;
; -1.812 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.049      ; 6.466      ;
; -1.786 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.022      ; 6.465      ;
; -1.732 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.162      ; 6.659      ;
; -1.694 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.720      ; 6.255      ;
; -1.691 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.912      ; 5.450      ;
; -1.619 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.049      ; 6.659      ;
; -1.593 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.022      ; 6.658      ;
; -1.588 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 9.392      ; 7.533      ;
; -1.583 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 7.968      ; 6.574      ;
; -1.512 ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.295      ; 5.012      ;
; -1.485 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.720      ; 6.464      ;
; -1.464 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 7.968      ; 6.213      ;
; -1.418 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 7.803      ; 6.574      ;
; -1.399 ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.182      ; 5.012      ;
; -1.382 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.162      ; 7.009      ;
; -1.373 ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.155      ; 5.011      ;
; -1.359 ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.380      ; 6.250      ;
; -1.299 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 7.803      ; 6.213      ;
; -1.292 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.720      ; 6.657      ;
; -1.269 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.049      ; 7.009      ;
; -1.246 ; 74193:inst|23~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.267      ; 6.250      ;
; -1.243 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.022      ; 7.008      ;
; -1.220 ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.240      ; 6.249      ;
; -1.143 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 7.527      ; 6.573      ;
; -1.071 ; 74193:inst1|23~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.853      ; 5.011      ;
; -1.057 ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.610      ; 5.782      ;
; -1.024 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 7.527      ; 6.212      ;
; -0.944 ; 74193:inst1|26~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.497      ; 5.782      ;
; -0.942 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 7.720      ; 7.007      ;
; -0.918 ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.470      ; 5.781      ;
; -0.918 ; 74193:inst|23~_emulated                 ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.938      ; 6.249      ;
; -0.888 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.916      ; 6.257      ;
; -0.846 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.185      ; 5.568      ;
; -0.733 ; 74193:inst1|24~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.072      ; 5.568      ;
; -0.707 ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.045      ; 5.567      ;
; -0.679 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.916      ; 6.466      ;
; -0.664 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.968      ; 7.533      ;
; -0.617 ; 74193:inst1|26~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.168      ; 5.780      ;
; -0.499 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 7.803      ; 7.533      ;
; -0.489 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 6.881      ; 6.581      ;
; -0.486 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.916      ; 6.659      ;
; -0.471 ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.321      ; 6.079      ;
; -0.406 ; 74193:inst1|24~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.743      ; 5.566      ;
; -0.371 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 6.881      ; 6.219      ;
; -0.358 ; 74193:inst1|25~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.208      ; 6.079      ;
; -0.332 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.181      ; 6.078      ;
; -0.266 ; 74193:inst1|23~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 5.049      ; 5.012      ;
; -0.224 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.527      ; 7.532      ;
; -0.165 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 7.968      ; 7.532      ;
; -0.136 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.916      ; 7.009      ;
; -0.113 ; 74193:inst|23~_emulated                 ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 6.134      ; 6.250      ;
; -0.031 ; 74193:inst1|25~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.879      ; 6.077      ;
; 0.000  ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 7.803      ; 7.532      ;
; 0.151  ; 74193:inst|26~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 8.158      ; 8.538      ;
; 0.189  ; 74193:inst1|26~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 5.364      ; 5.782      ;
; 0.233  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 5.488      ; 5.450      ;
; 0.264  ; 74193:inst|26~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 8.045      ; 8.538      ;
; 0.275  ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 7.527      ; 7.531      ;
; 0.290  ; 74193:inst|26~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 8.018      ; 8.537      ;
; 0.398  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|24~_emulated  ; FPGA_clk       ; ld_counter  ; -0.500       ; 5.323      ; 5.450      ;
; 0.400  ; 74193:inst1|24~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 4.939      ; 5.568      ;
; 0.430  ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 6.881      ; 7.540      ;
; 0.592  ; 74193:inst|26~_emulated                 ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.716      ; 8.537      ;
; 0.612  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.162      ; 9.003      ;
; 0.673  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 5.047      ; 5.449      ;
; 0.725  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.049      ; 9.003      ;
; 0.751  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 8.022      ; 9.002      ;
; 0.775  ; 74193:inst1|25~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 5.075      ; 6.079      ;
; 0.828  ; 74193:inst|25~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.606      ; 8.663      ;
; 0.928  ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 6.881      ; 7.538      ;
; 0.941  ; 74193:inst|25~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.493      ; 8.663      ;
; 0.954  ; 74193:inst|24~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.982      ; 8.165      ;
; 0.967  ; 74193:inst|25~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 7.466      ; 8.662      ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'oscillator_clk'                                                                                                       ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -2.640 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 8.985      ; 6.574      ;
; -2.501 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 8.985      ; 6.213      ;
; -2.475 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 8.820      ; 6.574      ;
; -2.336 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 8.820      ; 6.213      ;
; -2.200 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 8.544      ; 6.573      ;
; -2.061 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 8.544      ; 6.212      ;
; -1.641 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 8.985      ; 7.533      ;
; -1.546 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 7.898      ; 6.581      ;
; -1.476 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 8.820      ; 7.533      ;
; -1.408 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 7.898      ; 6.219      ;
; -1.201 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 8.544      ; 7.532      ;
; -1.162 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 8.985      ; 7.532      ;
; -0.997 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 8.820      ; 7.532      ;
; -0.784 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.505      ; 5.450      ;
; -0.722 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 8.544      ; 7.531      ;
; -0.619 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.340      ; 5.450      ;
; -0.547 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 7.898      ; 7.540      ;
; -0.344 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.064      ; 5.449      ;
; -0.069 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 7.898      ; 7.538      ;
; 0.019  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 6.257      ;
; 0.184  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 6.257      ;
; 0.228  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 6.466      ;
; 0.310  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.418      ; 5.457      ;
; 0.393  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 6.466      ;
; 0.421  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 6.659      ;
; 0.459  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.068      ; 6.256      ;
; 0.586  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 6.659      ;
; 0.668  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.068      ; 6.465      ;
; 0.690  ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.613      ; 5.012      ;
; 0.771  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 7.009      ;
; 0.843  ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.698      ; 6.250      ;
; 0.855  ; 74193:inst1|23~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.448      ; 5.012      ;
; 0.861  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.068      ; 6.658      ;
; 0.936  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 7.009      ;
; 1.008  ; 74193:inst|23~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.533      ; 6.250      ;
; 1.112  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.422      ; 6.263      ;
; 1.130  ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.172      ; 5.011      ;
; 1.145  ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.928      ; 5.782      ;
; 1.211  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.068      ; 7.008      ;
; 1.283  ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.257      ; 6.249      ;
; 1.310  ; 74193:inst1|26~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.763      ; 5.782      ;
; 1.321  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.422      ; 6.472      ;
; 1.345  ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.639      ; 6.213      ;
; 1.356  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.503      ; 5.568      ;
; 1.458  ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.526      ; 6.213      ;
; 1.484  ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.499      ; 6.212      ;
; 1.514  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.422      ; 6.665      ;
; 1.521  ; 74193:inst1|24~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.338      ; 5.568      ;
; 1.585  ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.487      ; 5.781      ;
; 1.731  ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.639      ; 6.079      ;
; 1.784  ; 74193:inst1|23~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.526      ; 5.019      ;
; 1.785  ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.197      ; 6.211      ;
; 1.796  ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.062      ; 5.567      ;
; 1.864  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.422      ; 7.015      ;
; 1.896  ; 74193:inst1|25~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.474      ; 6.079      ;
; 1.937  ; 74193:inst|23~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.611      ; 6.257      ;
; 2.171  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.198      ; 6.078      ;
; 2.178  ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 3.806      ; 6.213      ;
; 2.206  ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.639      ; 6.574      ;
; 2.238  ; 74193:inst1|26~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.841      ; 5.788      ;
; 2.319  ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.526      ; 6.574      ;
; 2.324  ; 74193:inst|26~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 6.505      ; 8.538      ;
; 2.345  ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.499      ; 6.573      ;
; 2.449  ; 74193:inst1|24~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.416      ; 5.574      ;
; 2.489  ; 74193:inst|26~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 6.340      ; 8.538      ;
; 2.591  ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 3.393      ; 6.213      ;
; 2.647  ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.197      ; 6.573      ;
; 2.704  ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.639      ; 7.532      ;
; 2.764  ; 74193:inst|26~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 6.064      ; 8.537      ;
; 2.765  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 9.003      ;
; 2.817  ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.526      ; 7.532      ;
; 2.824  ; 74193:inst1|25~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.552      ; 6.085      ;
; 2.832  ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 3.158      ; 6.219      ;
; 2.843  ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.499      ; 7.531      ;
; 2.930  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 9.003      ;
; 3.001  ; 74193:inst|25~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.953      ; 8.663      ;
; 3.039  ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 3.806      ; 6.574      ;
; 3.062  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.159      ; 5.450      ;
; 3.127  ; 74193:inst|24~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.329      ; 8.165      ;
; 3.144  ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.197      ; 7.530      ;
; 3.166  ; 74193:inst|25~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.788      ; 8.663      ;
; 3.175  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.046      ; 5.450      ;
; 3.185  ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.639      ; 7.533      ;
; 3.201  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.019      ; 5.449      ;
; 3.205  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.068      ; 9.002      ;
; 3.278  ; 74193:inst1|23~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 3.030      ; 6.037      ;
; 3.292  ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.164      ; 8.165      ;
; 3.298  ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.526      ; 7.533      ;
; 3.301  ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 9.539      ;
; 3.324  ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.499      ; 7.532      ;
; 3.382  ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.901      ; 5.012      ;
; 3.408  ; ld_counter                              ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 2.582      ; 6.219      ;
; 3.418  ; 74193:inst|26~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.418      ; 8.545      ;
; 3.441  ; 74193:inst|25~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.512      ; 8.662      ;
; 3.443  ; 74193:inst1|23~1                        ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 2.865      ; 6.037      ;
; 3.452  ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 3.393      ; 6.574      ;
; 3.464  ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 3.030      ; 6.223      ;
; 3.466  ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.344      ; 9.539      ;
; 3.486  ; FrequencyRegulator:inst2|adjustedDiv[0] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 6.509      ; 9.724      ;
; 3.503  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|26~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.717      ; 5.449      ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'FPGA_clk'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; FPGA_clk ; Rise       ; FPGA_clk                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|prev_psi       ;
; 0.197  ; 0.387        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[0] ;
; 0.197  ; 0.387        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[1] ;
; 0.197  ; 0.387        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[2] ;
; 0.197  ; 0.387        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[3] ;
; 0.197  ; 0.387        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[4] ;
; 0.197  ; 0.387        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[5] ;
; 0.197  ; 0.387        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[6] ;
; 0.200  ; 0.390        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[7] ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[0]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[10]    ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[11]    ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[12]    ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[13]    ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[14]    ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[15]    ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[1]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[2]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[3]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[4]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[5]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[6]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[7]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[8]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[9]     ;
; 0.223  ; 0.413        ; 0.190          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|prev_psi       ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[0]|clk                ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[1]|clk                ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[2]|clk                ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[3]|clk                ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[4]|clk                ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[5]|clk                ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[6]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[7]|clk                ;
; 0.364  ; 0.586        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|prev_psi       ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[0]     ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[10]    ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[11]    ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[12]    ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[13]    ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[14]    ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[15]    ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[1]     ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[2]     ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[3]     ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[4]     ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[5]     ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[6]     ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[7]     ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[8]     ;
; 0.365  ; 0.587        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[9]     ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[0]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[10]|clk                   ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[11]|clk                   ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[12]|clk                   ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[13]|clk                   ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[14]|clk                   ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[15]|clk                   ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[1]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[2]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[3]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[4]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[5]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[6]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[7]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[8]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[9]|clk                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|prev_psi|clk                      ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FPGA_clk~input|o                        ;
; 0.387  ; 0.609        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[7] ;
; 0.390  ; 0.612        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[0] ;
; 0.390  ; 0.612        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[1] ;
; 0.390  ; 0.612        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[2] ;
; 0.390  ; 0.612        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[3] ;
; 0.390  ; 0.612        ; 0.222          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[4] ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'oscillator_clk'                                                        ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; oscillator_clk ; Rise       ; oscillator_clk            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|23~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|24~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst1|24~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|25~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst1|25~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|26~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|23~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|24~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst|24~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|25~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst|25~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|26~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; oscillator_clk ; Fall       ; 7474:inst6|9              ;
; -0.468 ; -0.246       ; 0.222          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst1|24~_emulated  ;
; -0.422 ; -0.200       ; 0.222          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst|24~_emulated   ;
; -0.212 ; -0.212       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|24~_emulated|clk    ;
; -0.204 ; -0.014       ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst1|24~_emulated  ;
; -0.204 ; -0.204       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|51|combout          ;
; -0.166 ; -0.166       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|24~_emulated|clk     ;
; -0.152 ; -0.152       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|51|combout           ;
; -0.134 ; 0.056        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst|24~_emulated   ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|51|combout          ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|24~_emulated|clk    ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|51|combout           ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|24~_emulated|clk     ;
; 0.200  ; 0.422        ; 0.222          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst|25~_emulated   ;
; 0.216  ; 0.406        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|25~_emulated   ;
; 0.218  ; 0.440        ; 0.222          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst1|25~_emulated  ;
; 0.221  ; 0.443        ; 0.222          ; High Pulse Width ; oscillator_clk ; Fall       ; 7474:inst6|9              ;
; 0.253  ; 0.443        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|25~_emulated  ;
; 0.260  ; 0.450        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|24~_emulated   ;
; 0.265  ; 0.455        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|23~_emulated   ;
; 0.268  ; 0.458        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|26~_emulated   ;
; 0.280  ; 0.502        ; 0.222          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|26~_emulated  ;
; 0.289  ; 0.511        ; 0.222          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|23~_emulated  ;
; 0.292  ; 0.482        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|24~_emulated  ;
; 0.294  ; 0.516        ; 0.222          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|24~_emulated  ;
; 0.295  ; 0.485        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|23~_emulated  ;
; 0.304  ; 0.494        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|26~_emulated  ;
; 0.319  ; 0.541        ; 0.222          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|26~_emulated   ;
; 0.322  ; 0.544        ; 0.222          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|23~_emulated   ;
; 0.328  ; 0.550        ; 0.222          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|24~_emulated   ;
; 0.333  ; 0.555        ; 0.222          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|25~_emulated  ;
; 0.359  ; 0.549        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 7474:inst6|9              ;
; 0.364  ; 0.554        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst1|25~_emulated  ;
; 0.372  ; 0.594        ; 0.222          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|25~_emulated   ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|25~_emulated|clk     ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|51|datab            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; oscillator_clk~input|o    ;
; 0.387  ; 0.577        ; 0.190          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst|25~_emulated   ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|21|datad             ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|51|datac             ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|5|datac              ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|51|combout           ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|5|combout            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|25~_emulated|clk    ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|51|dataa             ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|24~_emulated|clk     ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|23~_emulated|clk     ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|25~2|combout        ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|26~_emulated|clk     ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|5|combout            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|21|combout           ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|5|datad              ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|51|datad             ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|51|datac            ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|5|datac             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|51|combout          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|5|combout           ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|5|combout           ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|24~_emulated|clk    ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|23~_emulated|clk    ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|5|datad             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|51|datad            ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|25~_emulated|clk     ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|26~1           ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; AND_ld|4|combout          ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|26~_emulated|clk    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|25~1           ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|27|combout          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|25~2|combout         ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; AND_ld|4~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; AND_ld|4~clkctrl|outclk   ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|26~2|combout         ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|25~1          ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|26~1|datac          ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|24~1          ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|24~1           ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|23~1          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|23~1           ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|26~1          ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|25~_emulated|clk    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|26~2|combout        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst6|9|clk               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|23~1|datad          ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|24~1|datad          ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|23~1|datad           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|24~1|datad           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|27|combout           ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'ld_counter'                                                        ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ld_counter ; Rise       ; ld_counter                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|23~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|24~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Fall       ; 74193:inst1|24~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|25~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Fall       ; 74193:inst1|25~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|26~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Rise       ; 74193:inst|23~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Fall       ; 74193:inst|24~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Fall       ; 74193:inst|25~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ld_counter ; Rise       ; 7474:inst6|9              ;
; -0.664 ; -0.442       ; 0.222          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst1|24~_emulated  ;
; -0.618 ; -0.396       ; 0.222          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst|24~_emulated   ;
; -0.408 ; -0.408       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|24~_emulated|clk    ;
; -0.400 ; -0.400       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|51|combout          ;
; -0.362 ; -0.362       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|24~_emulated|clk     ;
; -0.348 ; -0.348       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|51|combout           ;
; -0.196 ; 0.026        ; 0.222          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst|25~_emulated   ;
; -0.172 ; 0.050        ; 0.222          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst1|25~_emulated  ;
; -0.138 ; 0.052        ; 0.190          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|25~_emulated  ;
; -0.110 ; 0.080        ; 0.190          ; Low Pulse Width  ; ld_counter ; Rise       ; 7474:inst6|9              ;
; -0.099 ; 0.091        ; 0.190          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|24~_emulated  ;
; -0.087 ; 0.103        ; 0.190          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|26~_emulated  ;
; -0.083 ; 0.107        ; 0.190          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|23~_emulated   ;
; -0.067 ; 0.123        ; 0.190          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|23~_emulated  ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|25~_emulated|clk    ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|datab            ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|51|dataa             ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|5|combout            ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|5|datad              ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|51|datad             ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst6|9|clk               ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|datac            ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|5|datac             ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|combout          ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|5|combout           ;
; 0.052  ; 0.052        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|5|combout           ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|24~_emulated|clk    ;
; 0.060  ; 0.060        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|25~_emulated|clk     ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|25~2|combout        ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|27|combout          ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|5|datad             ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|datad            ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|26~_emulated|clk    ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|26~2|combout         ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|23~_emulated|clk     ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|25~2|combout         ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|21|combout           ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|25~_emulated|clk    ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|26~1           ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; AND_ld|4|combout          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|26~2|combout        ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|25~1           ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|27|combout           ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|23~_emulated|clk    ;
; 0.092  ; 0.092        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; AND_ld|4~clkctrl|inclk[0] ;
; 0.092  ; 0.092        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; AND_ld|4~clkctrl|outclk   ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|25~1          ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; AND_ld|4|datad            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|23~1          ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|24~1          ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|23~1           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|24~1           ;
; 0.113  ; 0.113        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|26~1|datad           ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|25~1|datad           ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|25~1|datad          ;
; 0.125  ; 0.125        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|23~1|datad          ;
; 0.125  ; 0.125        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|24~1|datad          ;
; 0.125  ; 0.125        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|23~1|datad           ;
; 0.125  ; 0.125        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|24~1|datad           ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|26~1          ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|21|combout          ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|26~1|datac          ;
; 0.356  ; 0.546        ; 0.190          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst1|24~_emulated  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; ld_counter~input|o        ;
; 0.426  ; 0.616        ; 0.190          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst|24~_emulated   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; ld_counter~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; ld_counter~input|i        ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|51|combout          ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|24~_emulated|clk    ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|51|combout           ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|24~_emulated|clk     ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; ld_counter~input|o        ;
; 0.629  ; 0.851        ; 0.222          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|26~_emulated  ;
; 0.634  ; 0.856        ; 0.222          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst|23~_emulated   ;
; 0.638  ; 0.860        ; 0.222          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|23~_emulated  ;
; 0.643  ; 0.865        ; 0.222          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|24~_emulated  ;
; 0.682  ; 0.904        ; 0.222          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|25~_emulated  ;
; 0.687  ; 0.909        ; 0.222          ; High Pulse Width ; ld_counter ; Rise       ; 7474:inst6|9              ;
; 0.730  ; 0.920        ; 0.190          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst1|25~_emulated  ;
; 0.747  ; 0.937        ; 0.190          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst|25~_emulated   ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst1|21|combout          ;
; 0.853  ; 0.853        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|26~1|datac          ;
; 0.859  ; 0.859        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|26~1          ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|23~1|datad          ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|23~1|datad           ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|24~1|datad          ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|24~1|datad           ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|25~1|datad          ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst|27|combout           ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'FrequencyRegulator:inst2|prev_psi'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|increase|datac              ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|decrease|datac              ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|decrease ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|increase ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|datac              ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|combout            ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|inclk[0]    ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|prev_psi|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|prev_psi|q                  ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|inclk[0]    ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|outclk      ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|combout            ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|datac              ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|increase ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|decrease ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|increase|datac              ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|decrease|datac              ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; setPeriod[*]   ; FrequencyRegulator:inst2|prev_psi ; 4.447  ; 4.928  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[0]  ; FrequencyRegulator:inst2|prev_psi ; 4.076  ; 4.762  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[1]  ; FrequencyRegulator:inst2|prev_psi ; 4.447  ; 4.928  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[2]  ; FrequencyRegulator:inst2|prev_psi ; 3.893  ; 4.560  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[3]  ; FrequencyRegulator:inst2|prev_psi ; 3.900  ; 4.310  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[4]  ; FrequencyRegulator:inst2|prev_psi ; 3.871  ; 4.561  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[5]  ; FrequencyRegulator:inst2|prev_psi ; 4.135  ; 4.523  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[6]  ; FrequencyRegulator:inst2|prev_psi ; 3.666  ; 4.357  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[7]  ; FrequencyRegulator:inst2|prev_psi ; 3.556  ; 4.018  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; ld_counter     ; ld_counter                        ; -0.999 ; -0.592 ; Rise       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 0.414  ; 0.425  ; Rise       ; ld_counter                        ;
; ld_counter     ; ld_counter                        ; -0.214 ; 0.199  ; Fall       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 1.199  ; 1.216  ; Fall       ; ld_counter                        ;
; ld_counter     ; oscillator_clk                    ; 3.342  ; 3.759  ; Rise       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 4.755  ; 4.776  ; Rise       ; oscillator_clk                    ;
; ld_counter     ; oscillator_clk                    ; -1.173 ; -0.760 ; Fall       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 0.240  ; 0.257  ; Fall       ; oscillator_clk                    ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; setPeriod[*]   ; FrequencyRegulator:inst2|prev_psi ; -1.578 ; -2.041 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[0]  ; FrequencyRegulator:inst2|prev_psi ; -2.263 ; -2.669 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[1]  ; FrequencyRegulator:inst2|prev_psi ; -2.344 ; -2.819 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[2]  ; FrequencyRegulator:inst2|prev_psi ; -2.099 ; -2.517 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[3]  ; FrequencyRegulator:inst2|prev_psi ; -2.006 ; -2.381 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[4]  ; FrequencyRegulator:inst2|prev_psi ; -2.023 ; -2.400 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[5]  ; FrequencyRegulator:inst2|prev_psi ; -2.019 ; -2.402 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[6]  ; FrequencyRegulator:inst2|prev_psi ; -1.884 ; -2.327 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[7]  ; FrequencyRegulator:inst2|prev_psi ; -1.578 ; -2.041 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; ld_counter     ; ld_counter                        ; 5.069  ; 4.699  ; Rise       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 3.750  ; 3.740  ; Rise       ; ld_counter                        ;
; ld_counter     ; ld_counter                        ; 2.399  ; 2.029  ; Fall       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 1.080  ; 1.070  ; Fall       ; ld_counter                        ;
; ld_counter     ; oscillator_clk                    ; -0.930 ; -1.300 ; Rise       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; -2.249 ; -2.259 ; Rise       ; oscillator_clk                    ;
; ld_counter     ; oscillator_clk                    ; 3.416  ; 3.046  ; Fall       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 2.097  ; 2.087  ; Fall       ; oscillator_clk                    ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port           ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; outA_LSB            ; FPGA_clk                          ; 15.402 ; 15.388 ; Rise       ; FPGA_clk                          ;
; outA_MSB            ; FPGA_clk                          ; 16.933 ; 16.856 ; Rise       ; FPGA_clk                          ;
; outB_LSB            ; FPGA_clk                          ; 16.949 ; 17.031 ; Rise       ; FPGA_clk                          ;
; outB_MSB            ; FPGA_clk                          ; 18.362 ; 18.456 ; Rise       ; FPGA_clk                          ;
; outC_LSB            ; FPGA_clk                          ; 16.577 ; 16.537 ; Rise       ; FPGA_clk                          ;
; outC_MSB            ; FPGA_clk                          ; 16.755 ; 16.692 ; Rise       ; FPGA_clk                          ;
; outD_LSB            ; FPGA_clk                          ; 16.691 ; 16.636 ; Rise       ; FPGA_clk                          ;
; outD_MSB            ; FPGA_clk                          ; 16.685 ; 16.570 ; Rise       ; FPGA_clk                          ;
; out_adjustedDiv[*]  ; FPGA_clk                          ; 9.439  ; 9.506  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[0] ; FPGA_clk                          ; 9.439  ; 9.506  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[1] ; FPGA_clk                          ; 8.943  ; 8.980  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[2] ; FPGA_clk                          ; 7.954  ; 7.894  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[3] ; FPGA_clk                          ; 7.373  ; 7.368  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[4] ; FPGA_clk                          ; 7.923  ; 7.908  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[5] ; FPGA_clk                          ; 7.768  ; 7.788  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[6] ; FPGA_clk                          ; 7.179  ; 7.174  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[7] ; FPGA_clk                          ; 7.081  ; 7.056  ; Rise       ; FPGA_clk                          ;
; out_duration[*]     ; FPGA_clk                          ; 8.528  ; 8.630  ; Rise       ; FPGA_clk                          ;
;  out_duration[0]    ; FPGA_clk                          ; 7.548  ; 7.499  ; Rise       ; FPGA_clk                          ;
;  out_duration[1]    ; FPGA_clk                          ; 6.986  ; 6.984  ; Rise       ; FPGA_clk                          ;
;  out_duration[2]    ; FPGA_clk                          ; 7.561  ; 7.511  ; Rise       ; FPGA_clk                          ;
;  out_duration[3]    ; FPGA_clk                          ; 7.186  ; 7.152  ; Rise       ; FPGA_clk                          ;
;  out_duration[4]    ; FPGA_clk                          ; 7.052  ; 7.052  ; Rise       ; FPGA_clk                          ;
;  out_duration[5]    ; FPGA_clk                          ; 7.036  ; 7.066  ; Rise       ; FPGA_clk                          ;
;  out_duration[6]    ; FPGA_clk                          ; 6.712  ; 6.708  ; Rise       ; FPGA_clk                          ;
;  out_duration[7]    ; FPGA_clk                          ; 8.528  ; 8.630  ; Rise       ; FPGA_clk                          ;
;  out_duration[8]    ; FPGA_clk                          ; 7.371  ; 7.390  ; Rise       ; FPGA_clk                          ;
;  out_duration[9]    ; FPGA_clk                          ; 7.661  ; 7.673  ; Rise       ; FPGA_clk                          ;
;  out_duration[10]   ; FPGA_clk                          ; 7.298  ; 7.313  ; Rise       ; FPGA_clk                          ;
;  out_duration[11]   ; FPGA_clk                          ; 8.062  ; 8.140  ; Rise       ; FPGA_clk                          ;
;  out_duration[12]   ; FPGA_clk                          ; 7.488  ; 7.461  ; Rise       ; FPGA_clk                          ;
;  out_duration[13]   ; FPGA_clk                          ; 7.517  ; 7.535  ; Rise       ; FPGA_clk                          ;
;  out_duration[14]   ; FPGA_clk                          ; 7.327  ; 7.309  ; Rise       ; FPGA_clk                          ;
;  out_duration[15]   ; FPGA_clk                          ; 7.567  ; 7.563  ; Rise       ; FPGA_clk                          ;
; out_decrease        ; FrequencyRegulator:inst2|prev_psi ; 10.264 ; 10.304 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; out_increase        ; FrequencyRegulator:inst2|prev_psi ; 8.727  ; 8.673  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; input_signal        ; ld_counter                        ; 16.332 ; 16.357 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 19.779 ; 19.787 ; Rise       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 21.050 ; 20.995 ; Rise       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 21.080 ; 21.184 ; Rise       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 22.125 ; 22.182 ; Rise       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 20.694 ; 20.676 ; Rise       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 20.864 ; 20.832 ; Rise       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 20.805 ; 20.772 ; Rise       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 20.794 ; 20.741 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 19.241 ; 19.234 ; Fall       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 20.527 ; 20.450 ; Fall       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 20.543 ; 20.631 ; Fall       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 21.980 ; 22.050 ; Fall       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 19.830 ; 19.790 ; Fall       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 20.349 ; 20.286 ; Fall       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 20.285 ; 20.230 ; Fall       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 20.279 ; 20.188 ; Fall       ; ld_counter                        ;
; outA_LSB            ; oscillator_clk                    ; 18.899 ; 18.885 ; Rise       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 20.185 ; 20.108 ; Rise       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 20.201 ; 20.283 ; Rise       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 21.596 ; 21.708 ; Rise       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 18.340 ; 18.322 ; Rise       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 20.007 ; 19.944 ; Rise       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 19.943 ; 19.888 ; Rise       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 19.937 ; 19.799 ; Rise       ; oscillator_clk                    ;
; input_signal        ; oscillator_clk                    ; 10.382 ; 10.407 ; Fall       ; oscillator_clk                    ;
; outA_LSB            ; oscillator_clk                    ; 20.258 ; 20.251 ; Fall       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 21.544 ; 21.467 ; Fall       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 21.560 ; 21.648 ; Fall       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 22.997 ; 23.067 ; Fall       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 20.847 ; 20.807 ; Fall       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 21.366 ; 21.303 ; Fall       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 21.302 ; 21.247 ; Fall       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 21.296 ; 21.205 ; Fall       ; oscillator_clk                    ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port           ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; outA_LSB            ; FPGA_clk                          ; 8.397  ; 8.362  ; Rise       ; FPGA_clk                          ;
; outA_MSB            ; FPGA_clk                          ; 8.760  ; 8.657  ; Rise       ; FPGA_clk                          ;
; outB_LSB            ; FPGA_clk                          ; 9.535  ; 9.617  ; Rise       ; FPGA_clk                          ;
; outB_MSB            ; FPGA_clk                          ; 9.661  ; 9.684  ; Rise       ; FPGA_clk                          ;
; outC_LSB            ; FPGA_clk                          ; 8.093  ; 7.981  ; Rise       ; FPGA_clk                          ;
; outC_MSB            ; FPGA_clk                          ; 8.443  ; 8.352  ; Rise       ; FPGA_clk                          ;
; outD_LSB            ; FPGA_clk                          ; 8.150  ; 8.028  ; Rise       ; FPGA_clk                          ;
; outD_MSB            ; FPGA_clk                          ; 8.199  ; 8.184  ; Rise       ; FPGA_clk                          ;
; out_adjustedDiv[*]  ; FPGA_clk                          ; 6.848  ; 6.824  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[0] ; FPGA_clk                          ; 9.111  ; 9.176  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[1] ; FPGA_clk                          ; 8.639  ; 8.675  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[2] ; FPGA_clk                          ; 7.688  ; 7.633  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[3] ; FPGA_clk                          ; 7.128  ; 7.124  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[4] ; FPGA_clk                          ; 7.659  ; 7.645  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[5] ; FPGA_clk                          ; 7.509  ; 7.531  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[6] ; FPGA_clk                          ; 6.945  ; 6.941  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[7] ; FPGA_clk                          ; 6.848  ; 6.824  ; Rise       ; FPGA_clk                          ;
; out_duration[*]     ; FPGA_clk                          ; 6.498  ; 6.492  ; Rise       ; FPGA_clk                          ;
;  out_duration[0]    ; FPGA_clk                          ; 7.300  ; 7.252  ; Rise       ; FPGA_clk                          ;
;  out_duration[1]    ; FPGA_clk                          ; 6.761  ; 6.757  ; Rise       ; FPGA_clk                          ;
;  out_duration[2]    ; FPGA_clk                          ; 7.313  ; 7.263  ; Rise       ; FPGA_clk                          ;
;  out_duration[3]    ; FPGA_clk                          ; 6.952  ; 6.918  ; Rise       ; FPGA_clk                          ;
;  out_duration[4]    ; FPGA_clk                          ; 6.824  ; 6.822  ; Rise       ; FPGA_clk                          ;
;  out_duration[5]    ; FPGA_clk                          ; 6.809  ; 6.837  ; Rise       ; FPGA_clk                          ;
;  out_duration[6]    ; FPGA_clk                          ; 6.498  ; 6.492  ; Rise       ; FPGA_clk                          ;
;  out_duration[7]    ; FPGA_clk                          ; 8.294  ; 8.396  ; Rise       ; FPGA_clk                          ;
;  out_duration[8]    ; FPGA_clk                          ; 7.131  ; 7.147  ; Rise       ; FPGA_clk                          ;
;  out_duration[9]    ; FPGA_clk                          ; 7.408  ; 7.418  ; Rise       ; FPGA_clk                          ;
;  out_duration[10]   ; FPGA_clk                          ; 7.061  ; 7.073  ; Rise       ; FPGA_clk                          ;
;  out_duration[11]   ; FPGA_clk                          ; 7.793  ; 7.867  ; Rise       ; FPGA_clk                          ;
;  out_duration[12]   ; FPGA_clk                          ; 7.239  ; 7.212  ; Rise       ; FPGA_clk                          ;
;  out_duration[13]   ; FPGA_clk                          ; 7.271  ; 7.286  ; Rise       ; FPGA_clk                          ;
;  out_duration[14]   ; FPGA_clk                          ; 7.088  ; 7.069  ; Rise       ; FPGA_clk                          ;
;  out_duration[15]   ; FPGA_clk                          ; 7.319  ; 7.313  ; Rise       ; FPGA_clk                          ;
; out_decrease        ; FrequencyRegulator:inst2|prev_psi ; 9.948  ; 9.990  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; out_increase        ; FrequencyRegulator:inst2|prev_psi ; 8.416  ; 8.362  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; input_signal        ; ld_counter                        ; 12.103 ; 12.127 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 8.686  ; 8.664  ; Rise       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 10.112 ; 10.046 ; Rise       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 9.991  ; 10.067 ; Rise       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 11.546 ; 11.687 ; Rise       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 9.796  ; 9.713  ; Rise       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 9.927  ; 9.892  ; Rise       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 9.904  ; 9.806  ; Rise       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 9.886  ; 9.773  ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 8.903  ; 8.844  ; Fall       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 10.112 ; 10.046 ; Fall       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 10.180 ; 10.274 ; Fall       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 11.546 ; 11.687 ; Fall       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 9.796  ; 9.713  ; Fall       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 9.927  ; 9.892  ; Fall       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 9.904  ; 9.806  ; Fall       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 9.886  ; 9.773  ; Fall       ; ld_counter                        ;
; outA_LSB            ; oscillator_clk                    ; 7.215  ; 7.192  ; Rise       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 9.416  ; 9.332  ; Rise       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 9.215  ; 9.265  ; Rise       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 11.057 ; 11.138 ; Rise       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 8.411  ; 8.365  ; Rise       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 9.697  ; 9.640  ; Rise       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 8.117  ; 8.056  ; Rise       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 9.624  ; 9.556  ; Rise       ; oscillator_clk                    ;
; input_signal        ; oscillator_clk                    ; 10.019 ; 10.043 ; Fall       ; oscillator_clk                    ;
; outA_LSB            ; oscillator_clk                    ; 10.222 ; 10.163 ; Fall       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 11.431 ; 11.365 ; Fall       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 11.499 ; 11.593 ; Fall       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 12.865 ; 13.006 ; Fall       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 11.115 ; 11.032 ; Fall       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 11.246 ; 11.211 ; Fall       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 11.223 ; 11.125 ; Fall       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 11.175 ; 11.092 ; Fall       ; oscillator_clk                    ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+


-----------------------------------------------
; Slow 1200mV 125C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                           ;
+------------+-----------------+----------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name     ; Note                                                          ;
+------------+-----------------+----------------+---------------------------------------------------------------+
; 40.32 MHz  ; 40.32 MHz       ; oscillator_clk ;                                                               ;
; 55.08 MHz  ; 55.08 MHz       ; ld_counter     ;                                                               ;
; 435.54 MHz ; 250.0 MHz       ; FPGA_clk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                        ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; oscillator_clk                    ; -11.902 ; -94.978       ;
; ld_counter                        ; -8.619  ; -69.755       ;
; FPGA_clk                          ; -8.357  ; -203.934      ;
; FrequencyRegulator:inst2|prev_psi ; -2.158  ; -4.289        ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; ld_counter                        ; -5.578 ; -33.590       ;
; oscillator_clk                    ; -3.839 ; -18.603       ;
; FPGA_clk                          ; 0.228  ; 0.000         ;
; FrequencyRegulator:inst2|prev_psi ; 0.529  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV -40C Model Recovery Summary  ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; oscillator_clk ; -12.419 ; -90.172       ;
; ld_counter     ; -8.812  ; -57.977       ;
+----------------+---------+---------------+


+-----------------------------------------+
; Slow 1200mV -40C Model Removal Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; ld_counter     ; -4.075 ; -20.476       ;
; oscillator_clk ; -2.719 ; -9.376        ;
+----------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; FPGA_clk                          ; -3.000 ; -35.125       ;
; oscillator_clk                    ; -3.000 ; -20.676       ;
; ld_counter                        ; -3.000 ; -18.122       ;
; FrequencyRegulator:inst2|prev_psi ; 0.336  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'oscillator_clk'                                                                                           ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -11.902 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.691     ; 7.711      ;
; -11.847 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.452     ; 6.895      ;
; -11.525 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.528     ; 8.497      ;
; -11.506 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.859     ; 8.147      ;
; -11.451 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.620     ; 7.331      ;
; -11.336 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.946     ; 6.890      ;
; -10.836 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.925     ; 5.891      ;
; -10.832 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.571     ; 6.241      ;
; -10.795 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.978     ; 7.317      ;
; -10.775 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.738     ; 7.537      ;
; -10.758 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.663     ; 5.075      ;
; -10.735 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.504     ; 7.711      ;
; -10.657 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.242     ; 6.895      ;
; -10.479 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.058     ; 5.401      ;
; -10.475 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.704     ; 5.751      ;
; -10.463 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.694     ; 7.269      ;
; -10.401 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.796     ; 4.585      ;
; -10.399 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.146     ; 7.753      ;
; -10.379 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.906     ; 7.973      ;
; -10.373 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.610     ; 7.263      ;
; -10.339 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.672     ; 8.147      ;
; -10.335 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.318     ; 8.497      ;
; -10.301 ; 74193:inst1|26~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.674     ; 5.607      ;
; -10.297 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.320     ; 5.957      ;
; -10.261 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.410     ; 7.331      ;
; -10.247 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.157     ; 5.070      ;
; -10.224 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.663     ; 7.561      ;
; -10.223 ; 74193:inst1|26~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.412     ; 4.791      ;
; -10.173 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.428     ; 6.745      ;
; -10.146 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.736     ; 6.890      ;
; -10.067 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.862     ; 7.705      ;
; -9.981  ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -4.578     ; 6.383      ;
; -9.977  ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.778     ; 7.699      ;
; -9.945  ; 74193:inst1|23~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.970     ; 4.955      ;
; -9.941  ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.616     ; 5.305      ;
; -9.907  ; 74193:inst|23~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.670     ; 5.217      ;
; -9.890  ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.290     ; 4.580      ;
; -9.867  ; 74193:inst1|23~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.708     ; 4.139      ;
; -9.846  ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.105     ; 6.241      ;
; -9.827  ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.436     ; 5.891      ;
; -9.772  ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.197     ; 5.075      ;
; -9.747  ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.496     ; 5.751      ;
; -9.729  ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.212     ; 5.497      ;
; -9.728  ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.827     ; 5.401      ;
; -9.712  ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.906     ; 4.786      ;
; -9.673  ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.588     ; 4.585      ;
; -9.662  ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.922     ; 6.740      ;
; -9.628  ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.791     ; 7.317      ;
; -9.608  ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.551     ; 7.537      ;
; -9.397  ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.928     ; 5.449      ;
; -9.396  ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.164     ; 5.212      ;
; -9.372  ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.345     ; 5.007      ;
; -9.356  ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.202     ; 4.134      ;
; -9.352  ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.105     ; 5.227      ;
; -9.307  ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.844     ; 5.443      ;
; -9.296  ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.507     ; 7.269      ;
; -9.261  ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.691     ; 5.070      ;
; -9.232  ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.959     ; 7.753      ;
; -9.212  ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.719     ; 7.973      ;
; -9.206  ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.423     ; 7.263      ;
; -9.174  ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.721     ; 5.433      ;
; -9.162  ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.082     ; 4.580      ;
; -9.117  ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.950     ; 7.167      ;
; -9.107  ; 74193:inst1|25~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.327     ; 6.780      ;
; -9.097  ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.710     ; 7.387      ;
; -9.091  ; 74193:inst1|26~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.468     ; 6.623      ;
; -9.084  ; 74193:inst1|25~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.654     ; 6.430      ;
; -9.068  ; 74193:inst1|26~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.795     ; 6.273      ;
; -9.040  ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.061     ; 4.959      ;
; -9.033  ; 74193:inst1|25~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.419     ; 5.614      ;
; -9.017  ; 74193:inst1|26~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.560     ; 5.457      ;
; -8.969  ; 74193:inst|23~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.335     ; 6.634      ;
; -8.967  ; 74193:inst|26~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.921     ; 8.046      ;
; -8.944  ; 74193:inst|26~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.248     ; 7.696      ;
; -8.942  ; 74193:inst|25~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.922     ; 8.020      ;
; -8.919  ; 74193:inst|25~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.249     ; 7.670      ;
; -8.900  ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.675     ; 7.705      ;
; -8.895  ; 74193:inst|23~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.427     ; 5.468      ;
; -8.878  ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.219     ; 5.639      ;
; -8.868  ; 74193:inst|25~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.014     ; 6.854      ;
; -8.862  ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.677     ; 5.165      ;
; -8.858  ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.979     ; 5.859      ;
; -8.838  ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.257     ; 4.561      ;
; -8.818  ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.017     ; 4.781      ;
; -8.810  ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.591     ; 7.699      ;
; -8.785  ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.666     ; 7.119      ;
; -8.772  ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.593     ; 5.159      ;
; -8.744  ; 74193:inst1|24~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.336     ; 6.408      ;
; -8.721  ; 74193:inst1|24~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.663     ; 6.058      ;
; -8.720  ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.723     ; 5.497      ;
; -8.701  ; 74193:inst1|23~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.335     ; 6.366      ;
; -8.695  ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.582     ; 7.113      ;
; -8.685  ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -2.104     ; 7.561      ;
; -8.678  ; 74193:inst1|23~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.662     ; 6.016      ;
; -8.670  ; 74193:inst1|24~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.428     ; 5.242      ;
; -8.660  ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.249     ; 5.891      ;
; -8.656  ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.895     ; 6.241      ;
; -8.627  ; 74193:inst1|23~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.427     ; 5.200      ;
; -8.621  ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.114     ; 5.007      ;
; -8.607  ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -2.842     ; 6.745      ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'ld_counter'                                                                                           ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -8.619 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.830     ; 7.269      ;
; -8.577 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.836     ; 6.241      ;
; -8.416 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.899     ; 8.497      ;
; -8.330 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.773     ; 7.537      ;
; -8.226 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.316     ; 6.890      ;
; -8.223 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.998     ; 7.705      ;
; -8.220 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.969     ; 5.751      ;
; -8.069 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.232     ; 7.317      ;
; -8.049 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.992     ; 7.537      ;
; -8.042 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.585     ; 5.957      ;
; -7.991 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.421     ; 5.070      ;
; -7.934 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.941     ; 7.973      ;
; -7.926 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.643     ; 7.263      ;
; -7.807 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.576     ; 7.711      ;
; -7.738 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.011     ; 5.227      ;
; -7.726 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.843     ; 6.383      ;
; -7.691 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.748     ; 5.443      ;
; -7.686 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.881     ; 5.305      ;
; -7.673 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.400     ; 7.753      ;
; -7.656 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.749     ; 7.387      ;
; -7.653 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.160     ; 7.973      ;
; -7.647 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.864     ; 7.263      ;
; -7.634 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.554     ; 4.580      ;
; -7.560 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.627     ; 5.433      ;
; -7.552 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.292     ; 6.740      ;
; -7.530 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.811     ; 7.699      ;
; -7.456 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.170     ; 4.786      ;
; -7.411 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.256      ; 8.147      ;
; -7.384 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.935     ; 5.449      ;
; -7.283 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.514     ; 7.269      ;
; -7.252 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.619     ; 7.113      ;
; -7.251 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.032     ; 7.699      ;
; -7.244 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.885     ; 5.859      ;
; -7.204 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.923     ; 4.781      ;
; -7.156 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.497     ; 5.159      ;
; -7.140 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.428     ; 5.212      ;
; -7.100 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.466     ; 4.134      ;
; -7.071 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; 0.426      ; 8.497      ;
; -7.027 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -3.068     ; 4.959      ;
; -6.998 ; 74193:inst1|25~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.698     ; 6.780      ;
; -6.985 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.448     ; 7.537      ;
; -6.982 ; 74193:inst1|26~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.839     ; 6.623      ;
; -6.945 ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.806     ; 7.119      ;
; -6.887 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.318      ; 7.705      ;
; -6.881 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.991     ; 6.890      ;
; -6.860 ; 74193:inst|23~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.706     ; 6.634      ;
; -6.858 ; 74193:inst|26~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.708      ; 8.046      ;
; -6.849 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.684     ; 5.165      ;
; -6.840 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.755     ; 5.585      ;
; -6.833 ; 74193:inst|25~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.707      ; 8.020      ;
; -6.800 ; 74193:inst1|23~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.793     ; 4.507      ;
; -6.737 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.476     ; 6.241      ;
; -6.733 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.084      ; 7.317      ;
; -6.713 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.324      ; 7.537      ;
; -6.638 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.867     ; 5.751      ;
; -6.635 ; 74193:inst1|24~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.707     ; 6.408      ;
; -6.592 ; 74193:inst1|23~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.706     ; 6.366      ;
; -6.589 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.384      ; 7.973      ;
; -6.581 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.318     ; 7.263      ;
; -6.572 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.681     ; 5.891      ;
; -6.544 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.575     ; 5.449      ;
; -6.533 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.942     ; 5.591      ;
; -6.500 ; 74193:inst1|26~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.881     ; 6.099      ;
; -6.471 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.740      ; 7.711      ;
; -6.445 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.966     ; 4.959      ;
; -6.412 ; 74193:inst1|25~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.283     ; 5.609      ;
; -6.396 ; 74193:inst1|26~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.424     ; 5.452      ;
; -6.395 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.208     ; 7.167      ;
; -6.378 ; 74193:inst|23~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.748     ; 6.110      ;
; -6.376 ; 74193:inst|26~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.666      ; 7.522      ;
; -6.375 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.032      ; 7.387      ;
; -6.351 ; 74193:inst|25~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.665      ; 7.496      ;
; -6.337 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.916      ; 7.753      ;
; -6.317 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.156      ; 7.973      ;
; -6.311 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.452      ; 7.263      ;
; -6.274 ; 74193:inst|23~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.291     ; 5.463      ;
; -6.272 ; 74193:inst|26~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.123      ; 6.875      ;
; -6.215 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.814     ; 5.401      ;
; -6.185 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.514      ; 7.699      ;
; -6.156 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.909     ; 5.227      ;
; -6.153 ; 74193:inst1|24~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.749     ; 5.884      ;
; -6.151 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.061     ; 5.070      ;
; -6.133 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; 0.448      ; 7.561      ;
; -6.112 ; 74193:inst1|25~1         ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.610     ; 5.982      ;
; -6.110 ; 74193:inst1|23~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.748     ; 5.842      ;
; -6.096 ; 74193:inst1|26~1         ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.751     ; 5.825      ;
; -6.075 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 1.572      ; 8.147      ;
; -6.052 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.452     ; 4.580      ;
; -6.049 ; 74193:inst1|24~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.292     ; 5.237      ;
; -6.037 ; 74193:inst1|26~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.430     ; 5.607      ;
; -6.006 ; 74193:inst1|23~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.291     ; 5.195      ;
; -5.994 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.977     ; 5.497      ;
; -5.983 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.344     ; 5.639      ;
; -5.974 ; 74193:inst|23~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.618     ; 5.836      ;
; -5.973 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.160      ; 7.113      ;
; -5.972 ; 74193:inst|26~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.796      ; 7.248      ;
; -5.963 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.104     ; 5.859      ;
; -5.947 ; 74193:inst|25~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.795      ; 7.222      ;
; -5.944 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.943      ; 7.387      ;
; -5.943 ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.382     ; 4.561      ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'FPGA_clk'                                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -8.357 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[7] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.630     ; 1.707      ;
; -8.297 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[0] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.632     ; 1.645      ;
; -8.297 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[1] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.632     ; 1.645      ;
; -8.297 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[2] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.632     ; 1.645      ;
; -8.297 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[3] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.632     ; 1.645      ;
; -8.297 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[4] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.632     ; 1.645      ;
; -8.297 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[5] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.632     ; 1.645      ;
; -8.297 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[6] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.632     ; 1.645      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[0]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[1]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[2]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[3]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[4]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[5]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[6]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[7]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[8]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[9]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[10]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[11]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[12]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[13]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[14]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -8.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[15]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.813     ; 1.266      ;
; -7.914 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|prev_psi       ; ld_counter                        ; FPGA_clk    ; 1.000        ; -7.812     ; 1.082      ;
; -3.891 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[7] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.664     ; 1.707      ;
; -3.831 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[0] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.666     ; 1.645      ;
; -3.831 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[1] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.666     ; 1.645      ;
; -3.831 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[2] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.666     ; 1.645      ;
; -3.831 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[3] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.666     ; 1.645      ;
; -3.831 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[4] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.666     ; 1.645      ;
; -3.831 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[5] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.666     ; 1.645      ;
; -3.831 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[6] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.666     ; 1.645      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[0]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[1]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[2]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[3]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[4]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[5]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[6]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[7]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[8]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[9]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[10]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[11]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[12]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[13]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[14]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.633 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[15]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.847     ; 1.266      ;
; -3.448 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|prev_psi       ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -2.846     ; 1.082      ;
; -2.717 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.213     ; 1.994      ;
; -2.715 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.215     ; 1.990      ;
; -2.702 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.215     ; 1.977      ;
; -2.602 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.215     ; 1.877      ;
; -2.594 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.215     ; 1.869      ;
; -2.491 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.215     ; 1.766      ;
; -2.405 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.215     ; 1.680      ;
; -2.405 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.215     ; 1.680      ;
; -2.351 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.212     ; 1.629      ;
; -2.291 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.214     ; 1.567      ;
; -2.291 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.214     ; 1.567      ;
; -2.291 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.214     ; 1.567      ;
; -2.291 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.214     ; 1.567      ;
; -2.291 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.214     ; 1.567      ;
; -2.291 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.214     ; 1.567      ;
; -2.291 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -1.214     ; 1.567      ;
; -1.296 ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[6] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.043     ; 2.253      ;
; -1.271 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.209      ;
; -1.267 ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.056     ; 2.211      ;
; -1.261 ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.043     ; 2.218      ;
; -1.244 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.182      ;
; -1.227 ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.056     ; 2.171      ;
; -1.211 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.149      ;
; -1.210 ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.043     ; 2.167      ;
; -1.188 ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[4] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.043     ; 2.145      ;
; -1.167 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.105      ;
; -1.163 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.101      ;
; -1.163 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.101      ;
; -1.153 ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.056     ; 2.097      ;
; -1.136 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.074      ;
; -1.136 ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.043     ; 2.093      ;
; -1.135 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.073      ;
; -1.117 ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.056     ; 2.061      ;
; -1.103 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.041      ;
; -1.102 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 2.040      ;
; -1.100 ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.043     ; 2.057      ;
; -1.069 ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.056     ; 2.013      ;
; -1.063 ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[6] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.043     ; 2.020      ;
; -1.060 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 1.998      ;
; -1.059 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 1.997      ;
; -1.056 ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 1.994      ;
; -1.055 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 1.993      ;
; -1.055 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 1.993      ;
; -1.052 ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.043     ; 2.009      ;
; -1.034 ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.056     ; 1.978      ;
; -1.031 ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|adjustedDiv[6] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.043     ; 1.988      ;
; -1.028 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 1.966      ;
; -1.027 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 1.965      ;
; -1.027 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 1.965      ;
; -0.995 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.062     ; 1.933      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'FrequencyRegulator:inst2|prev_psi'                                                                                                             ;
+--------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                           ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.158 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.915      ;
; -2.131 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.890      ;
; -2.054 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.811      ;
; -2.027 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.786      ;
; -1.982 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.739      ;
; -1.955 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.714      ;
; -1.944 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.701      ;
; -1.917 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.676      ;
; -1.874 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.631      ;
; -1.847 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.606      ;
; -1.842 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.599      ;
; -1.815 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.574      ;
; -1.770 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.527      ;
; -1.770 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.529      ;
; -1.770 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.527      ;
; -1.743 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.502      ;
; -1.598 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.357      ;
; -1.598 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.355      ;
; -1.464 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.223      ;
; -1.464 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.221      ;
; -1.368 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.127      ;
; -1.368 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.125      ;
; -1.337 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.094      ;
; -1.310 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.069      ;
; -1.275 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 2.034      ;
; -1.225 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 1.984      ;
; -1.204 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 1.963      ;
; -1.171 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 1.928      ;
; -1.121 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 1.878      ;
; -1.100 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 1.857      ;
; -0.891 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 1.650      ;
; -0.768 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 1.188      ; 1.525      ;
+--------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'ld_counter'                                                                                                           ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -5.578 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.786      ; 1.416      ;
; -5.549 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.743      ; 1.402      ;
; -5.547 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.876      ; 1.537      ;
; -4.995 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.492      ; 1.705      ;
; -4.471 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 9.041      ; 4.738      ;
; -4.401 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 8.953      ; 4.720      ;
; -4.274 ; 7474:inst6|9                            ; 7474:inst6|9             ; oscillator_clk ; ld_counter  ; -0.500       ; 5.154      ; 0.588      ;
; -4.268 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.977      ; 0.917      ;
; -4.234 ; 74193:inst1|26~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.961      ; 0.935      ;
; -4.220 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.750      ; 1.738      ;
; -4.156 ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.973      ; 1.025      ;
; -4.145 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.972      ; 1.035      ;
; -4.130 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 8.908      ; 4.946      ;
; -4.078 ; 74193:inst|23~_emulated                 ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 4.932      ; 1.062      ;
; -4.032 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 8.657      ; 4.793      ;
; -3.687 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 9.041      ; 5.042      ;
; -3.594 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 8.953      ; 5.047      ;
; -3.260 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 8.908      ; 5.336      ;
; -3.250 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 8.657      ; 5.095      ;
; -3.013 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 9.041      ; 6.236      ;
; -2.943 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 8.953      ; 6.218      ;
; -2.933 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 7.915      ; 5.150      ;
; -2.830 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.874      ; 4.252      ;
; -2.766 ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.030      ; 1.432      ;
; -2.672 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 8.908      ; 6.444      ;
; -2.669 ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.906      ; 1.405      ;
; -2.629 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 4.458      ; 1.537      ;
; -2.574 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 8.657      ; 6.291      ;
; -2.565 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 9.041      ; 6.184      ;
; -2.489 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.741      ; 4.460      ;
; -2.472 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 8.953      ; 6.189      ;
; -2.391 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.490      ; 4.307      ;
; -2.373 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 4.067      ; 1.402      ;
; -2.245 ; 74193:inst1|23~1                        ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.943      ; 1.866      ;
; -2.245 ; 74193:inst1|26~1                        ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.518      ; 1.441      ;
; -2.138 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 8.908      ; 6.478      ;
; -2.128 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 8.657      ; 6.237      ;
; -2.123 ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 2.980      ; 1.025      ;
; -2.120 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 7.915      ; 5.483      ;
; -2.079 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.788      ; 4.917      ;
; -1.992 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.876      ; 5.092      ;
; -1.964 ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; ld_counter  ; -0.500       ; 4.322      ; 2.066      ;
; -1.922 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.788      ; 5.074      ;
; -1.815 ; 74193:inst|23~1                         ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 2.905      ; 1.258      ;
; -1.808 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.743      ; 5.143      ;
; -1.798 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.876      ; 5.286      ;
; -1.749 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 6.623      ; 5.042      ;
; -1.728 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.788      ; 5.268      ;
; -1.710 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.492      ; 4.990      ;
; -1.652 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 2.881      ; 0.917      ;
; -1.573 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 6.623      ; 4.738      ;
; -1.553 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.492      ; 5.147      ;
; -1.531 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 2.878      ; 1.035      ;
; -1.513 ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 3.150      ; 1.345      ;
; -1.479 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.876      ; 5.605      ;
; -1.475 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 7.915      ; 6.648      ;
; -1.463 ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 2.904      ; 1.149      ;
; -1.457 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.743      ; 5.494      ;
; -1.414 ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.638      ; 1.432      ;
; -1.409 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.788      ; 5.587      ;
; -1.408 ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.061      ; 3.861      ;
; -1.350 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 2.559      ; 0.917      ;
; -1.349 ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.058      ; 4.917      ;
; -1.317 ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.514      ; 1.405      ;
; -1.293 ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~_emulated  ; FPGA_clk       ; ld_counter  ; -0.500       ; 3.490      ; 1.905      ;
; -1.292 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.748      ; 4.664      ;
; -1.279 ; 74193:inst|23~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.970      ; 4.899      ;
; -1.141 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 5.655      ; 4.682      ;
; -1.138 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.743      ; 5.813      ;
; -1.074 ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.345      ; 4.479      ;
; -1.067 ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.928      ; 4.069      ;
; -1.064 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 6.232      ; 5.336      ;
; -1.040 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.492      ; 5.660      ;
; -1.008 ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.925      ; 5.125      ;
; -1.004 ; 74193:inst1|26~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.257      ; 4.461      ;
; -0.998 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 7.915      ; 6.625      ;
; -0.985 ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 2.002      ; 0.705      ;
; -0.974 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 6.232      ; 4.946      ;
; -0.969 ; 74193:inst1|23~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.677      ; 3.916      ;
; -0.969 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 2.296      ; 1.035      ;
; -0.936 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 5.655      ; 4.407      ;
; -0.910 ; 74193:inst|23~_emulated                 ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.674      ; 4.972      ;
; -0.893 ; 74193:inst1|26~1                        ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.126      ; 1.441      ;
; -0.893 ; 74193:inst1|23~1                        ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.551      ; 1.866      ;
; -0.878 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 6.487      ; 5.777      ;
; -0.813 ; 74193:inst1|24~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.889      ; 4.284      ;
; -0.744 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 6.487      ; 5.431      ;
; -0.733 ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.212      ; 4.687      ;
; -0.647 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.623      ; 6.184      ;
; -0.636 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 1.845      ; 0.917      ;
; -0.611 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.750      ; 5.347      ;
; -0.588 ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.105      ; 4.725      ;
; -0.542 ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.844      ; 4.510      ;
; -0.518 ; 74193:inst1|25~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.017      ; 4.707      ;
; -0.515 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 1.842      ; 1.035      ;
; -0.463 ; 74193:inst|23~1                         ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 1.513      ; 1.258      ;
; -0.454 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.750      ; 5.504      ;
; -0.444 ; 74193:inst1|24~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.593      ; 4.357      ;
; -0.260 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.750      ; 5.698      ;
; -0.149 ; 74193:inst1|25~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.721      ; 4.780      ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'oscillator_clk'                                                                                                          ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -3.839 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 1.537      ;
; -3.583 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.277      ; 1.402      ;
; -3.174 ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 2.066      ;
; -2.999 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 7.833      ; 5.042      ;
; -2.803 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 7.833      ; 4.738      ;
; -2.703 ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.360      ; 1.345      ;
; -2.653 ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.114      ; 1.149      ;
; -2.517 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.746      ; 0.917      ;
; -2.503 ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.700      ; 1.905      ;
; -2.391 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 6.865      ; 4.682      ;
; -2.321 ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 3.318      ; 0.705      ;
; -2.314 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 7.442      ; 5.336      ;
; -2.204 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 7.442      ; 4.946      ;
; -2.166 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 6.865      ; 4.407      ;
; -2.136 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.483      ; 1.035      ;
; -2.128 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 7.697      ; 5.777      ;
; -1.974 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 7.697      ; 5.431      ;
; -1.817 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 7.833      ; 6.184      ;
; -1.285 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 7.833      ; 6.236      ;
; -1.269 ; 74193:inst|24~1                         ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 2.792      ; 1.231      ;
; -1.209 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 6.865      ; 5.824      ;
; -1.204 ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 2.928      ; 1.432      ;
; -1.132 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 7.442      ; 6.478      ;
; -1.122 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.666      ; 4.252      ;
; -1.070 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 1.779      ; 0.917      ;
; -0.946 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 7.697      ; 6.919      ;
; -0.849 ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 2.546      ; 1.405      ;
; -0.780 ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.797      ; 0.705      ;
; -0.765 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.973      ; 1.416      ;
; -0.736 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.930      ; 1.402      ;
; -0.734 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.063      ; 1.537      ;
; -0.719 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 4.508      ; 3.829      ;
; -0.692 ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 4.508      ; 3.856      ;
; -0.691 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 1.518      ; 1.035      ;
; -0.686 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 7.442      ; 6.444      ;
; -0.682 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 4.507      ; 3.865      ;
; -0.648 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 6.865      ; 5.905      ;
; -0.620 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 4.505      ; 3.925      ;
; -0.612 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 4.640      ; 4.068      ;
; -0.594 ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 1.731      ; 1.345      ;
; -0.572 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 4.499      ; 3.967      ;
; -0.543 ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 1.484      ; 1.149      ;
; -0.523 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.275      ; 4.460      ;
; -0.485 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.698      ; 3.921      ;
; -0.456 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 7.697      ; 6.929      ;
; -0.293 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.530      ; 4.945      ;
; -0.284 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 5.092      ;
; -0.277 ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 3.094      ; 2.857      ;
; -0.233 ; FrequencyRegulator:inst2|adjustedDiv[0] ; 74193:inst|26~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 3.093      ; 2.900      ;
; -0.182 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.679      ; 1.705      ;
; -0.090 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 5.286      ;
; 0.135  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.614      ; 0.917      ;
; 0.158  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.277      ; 5.143      ;
; 0.196  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.700      ; 4.604      ;
; 0.209  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.000      ; 0.917      ;
; 0.229  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 5.605      ;
; 0.272  ; 74193:inst|24~1                         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.271      ; 1.231      ;
; 0.302  ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.228      ; 4.738      ;
; 0.337  ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.407      ; 1.432      ;
; 0.343  ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.830      ; 3.861      ;
; 0.353  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.700      ; 4.761      ;
; 0.372  ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.140      ; 4.720      ;
; 0.382  ; 7474:inst6|9                            ; 7474:inst6|9             ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.038      ; 0.588      ;
; 0.388  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 5.628      ;
; 0.402  ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.827      ; 4.917      ;
; 0.509  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.277      ; 5.494      ;
; 0.545  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 5.785      ;
; 0.547  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.700      ; 4.955      ;
; 0.550  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.308      ; 2.066      ;
; 0.590  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 0.737      ; 1.035      ;
; 0.593  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~_emulated  ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.937      ; 1.738      ;
; 0.611  ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.566      ; 1.345      ;
; 0.643  ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.095      ; 4.946      ;
; 0.677  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.072      ; 0.917      ;
; 0.677  ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.114      ; 4.479      ;
; 0.692  ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.025      ; 1.405      ;
; 0.711  ; 74193:inst1|26~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.056      ; 0.935      ;
; 0.724  ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.133      ; 1.025      ;
; 0.739  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 5.979      ;
; 0.741  ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 3.844      ; 4.793      ;
; 0.788  ; 74193:inst|26~_emulated                 ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.089      ; 1.045      ;
; 0.799  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.068      ; 1.035      ;
; 0.800  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.067      ; 1.035      ;
; 0.802  ; 74193:inst|23~_emulated                 ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.092      ; 1.062      ;
; 0.828  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.277      ; 5.813      ;
; 0.866  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.700      ; 5.274      ;
; 0.870  ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.111      ; 1.149      ;
; 0.919  ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.062      ; 1.149      ;
; 0.942  ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.439      ; 4.069      ;
; 0.980  ; 74193:inst1|23~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.862      ; 3.530      ;
; 1.000  ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.697      ; 1.905      ;
; 1.001  ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.436      ; 5.125      ;
; 1.039  ; 74193:inst|23~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.859      ; 4.586      ;
; 1.041  ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.136      ; 1.345      ;
; 1.058  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 6.298      ;
; 1.106  ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.228      ; 5.042      ;
; 1.163  ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.874      ; 4.725      ;
; 1.172  ; 74193:inst1|23~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.694      ; 4.554      ;
; 1.182  ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; -0.685     ; 0.705      ;
; 1.199  ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.140      ; 5.047      ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'FPGA_clk'                                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.228 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.248      ; 2.882      ;
; 0.368 ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.038      ; 0.574      ;
; 0.382 ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[0] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.038      ; 0.588      ;
; 0.383 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.245      ; 3.034      ;
; 0.383 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.245      ; 3.034      ;
; 0.383 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.245      ; 3.034      ;
; 0.383 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.245      ; 3.034      ;
; 0.383 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.245      ; 3.034      ;
; 0.383 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.245      ; 3.034      ;
; 0.383 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.245      ; 3.034      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.519 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[15]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 2.058      ; 2.983      ;
; 0.543 ; FrequencyRegulator:inst2|counter[15]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.773      ;
; 0.548 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.248      ; 2.702      ;
; 0.592 ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.822      ;
; 0.593 ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.823      ;
; 0.596 ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.826      ;
; 0.598 ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.828      ;
; 0.598 ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.828      ;
; 0.598 ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.828      ;
; 0.610 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.840      ;
; 0.611 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.841      ;
; 0.613 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[1]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.843      ;
; 0.614 ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.844      ;
; 0.615 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[2]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.845      ;
; 0.615 ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.845      ;
; 0.616 ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.846      ;
; 0.617 ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.847      ;
; 0.633 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[0]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 0.863      ;
; 0.720 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.245      ; 2.871      ;
; 0.720 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.245      ; 2.871      ;
; 0.720 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.245      ; 2.871      ;
; 0.720 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.245      ; 2.871      ;
; 0.720 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.245      ; 2.871      ;
; 0.720 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.245      ; 2.871      ;
; 0.720 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.245      ; 2.871      ;
; 0.869 ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.099      ;
; 0.870 ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.100      ;
; 0.874 ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.104      ;
; 0.874 ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.104      ;
; 0.874 ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.104      ;
; 0.874 ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.104      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.882 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[15]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; -0.500       ; 2.058      ; 2.846      ;
; 0.887 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.117      ;
; 0.887 ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.117      ;
; 0.888 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.118      ;
; 0.888 ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.118      ;
; 0.888 ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.118      ;
; 0.891 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[2]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.121      ;
; 0.891 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.121      ;
; 0.891 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[1]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.121      ;
; 0.892 ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.122      ;
; 0.893 ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.123      ;
; 0.893 ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.123      ;
; 0.901 ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.131      ;
; 0.905 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.135      ;
; 0.905 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[2]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.135      ;
; 0.906 ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.136      ;
; 0.907 ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.137      ;
; 0.936 ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|adjustedDiv[1] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.043      ; 1.147      ;
; 0.959 ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.189      ;
; 0.960 ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.190      ;
; 0.964 ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.194      ;
; 0.974 ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.204      ;
; 0.977 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.207      ;
; 0.978 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.208      ;
; 0.978 ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.208      ;
; 0.978 ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.208      ;
; 0.978 ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.208      ;
; 0.981 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.211      ;
; 0.983 ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.062      ; 1.213      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'FrequencyRegulator:inst2|prev_psi'                                                                                                             ;
+-------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                           ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.529 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 1.454      ;
; 0.545 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 1.471      ;
; 0.650 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 1.575      ;
; 0.806 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 1.732      ;
; 0.829 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 1.755      ;
; 0.880 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 1.806      ;
; 0.930 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 1.855      ;
; 0.933 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 1.859      ;
; 0.953 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 1.878      ;
; 0.988 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 1.913      ;
; 0.994 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 1.920      ;
; 1.004 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 1.929      ;
; 1.055 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 1.980      ;
; 1.073 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 1.998      ;
; 1.091 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 2.016      ;
; 1.097 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.023      ;
; 1.119 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 2.044      ;
; 1.148 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 2.073      ;
; 1.213 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.139      ;
; 1.229 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 2.154      ;
; 1.242 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 2.167      ;
; 1.248 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.174      ;
; 1.263 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.189      ;
; 1.279 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 2.204      ;
; 1.305 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.231      ;
; 1.364 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.290      ;
; 1.366 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 2.291      ;
; 1.424 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.350      ;
; 1.445 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.395      ; 2.370      ;
; 1.451 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.377      ;
; 1.469 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.395      ;
; 1.511 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 1.396      ; 2.437      ;
+-------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'oscillator_clk'                                                                                        ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -12.419 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.452     ; 7.467      ;
; -12.063 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.620     ; 7.943      ;
; -11.913 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.946     ; 7.467      ;
; -11.653 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.691     ; 7.462      ;
; -11.557 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.114     ; 7.943      ;
; -11.322 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.360     ; 7.462      ;
; -11.316 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.663     ; 5.633      ;
; -11.297 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.859     ; 7.938      ;
; -11.229 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.242     ; 7.467      ;
; -10.966 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.528     ; 7.938      ;
; -10.959 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.796     ; 5.143      ;
; -10.938 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.978     ; 7.460      ;
; -10.873 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.410     ; 7.943      ;
; -10.810 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.157     ; 5.633      ;
; -10.781 ; 74193:inst1|26~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.412     ; 5.349      ;
; -10.776 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.428     ; 7.348      ;
; -10.723 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.736     ; 7.467      ;
; -10.699 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.738     ; 7.461      ;
; -10.656 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.694     ; 7.462      ;
; -10.582 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.146     ; 7.936      ;
; -10.573 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.925     ; 5.628      ;
; -10.572 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.610     ; 7.462      ;
; -10.486 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.504     ; 7.462      ;
; -10.465 ; 74193:inst|23~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.670     ; 5.775      ;
; -10.453 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.290     ; 5.143      ;
; -10.425 ; 74193:inst1|23~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.708     ; 4.697      ;
; -10.367 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.904     ; 7.943      ;
; -10.343 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.906     ; 7.937      ;
; -10.330 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.197     ; 5.633      ;
; -10.300 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.862     ; 7.938      ;
; -10.275 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.906     ; 5.349      ;
; -10.270 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.922     ; 7.348      ;
; -10.231 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.588     ; 5.143      ;
; -10.219 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.571     ; 5.628      ;
; -10.216 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.058     ; 5.138      ;
; -10.216 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.778     ; 7.938      ;
; -10.132 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.150     ; 7.462      ;
; -10.130 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.672     ; 7.938      ;
; -10.038 ; 74193:inst1|26~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.674     ; 5.344      ;
; -10.006 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.663     ; 7.343      ;
; -9.959  ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.164     ; 5.775      ;
; -9.919  ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -6.202     ; 4.697      ;
; -9.862  ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.704     ; 5.138      ;
; -9.858  ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.212     ; 5.626      ;
; -9.824  ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.691     ; 5.633      ;
; -9.776  ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.318     ; 7.938      ;
; -9.771  ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.791     ; 7.460      ;
; -9.725  ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -5.082     ; 5.143      ;
; -9.722  ; 74193:inst|23~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -4.932     ; 5.770      ;
; -9.684  ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.320     ; 5.344      ;
; -9.682  ; 74193:inst1|23~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.970     ; 4.692      ;
; -9.679  ; 74193:inst|24~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.336     ; 7.343      ;
; -9.619  ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.972     ; 5.627      ;
; -9.591  ; 74193:inst1|25~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.419     ; 6.172      ;
; -9.576  ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.928     ; 5.628      ;
; -9.575  ; 74193:inst1|26~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.560     ; 6.015      ;
; -9.564  ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.436     ; 5.628      ;
; -9.532  ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.551     ; 7.461      ;
; -9.501  ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.345     ; 5.136      ;
; -9.492  ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.844     ; 5.628      ;
; -9.489  ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.507     ; 7.462      ;
; -9.465  ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.827     ; 5.138      ;
; -9.453  ; 74193:inst|23~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.427     ; 6.026      ;
; -9.451  ; 74193:inst|26~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.013     ; 7.438      ;
; -9.426  ; 74193:inst|25~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.014     ; 7.412      ;
; -9.415  ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.959     ; 7.936      ;
; -9.405  ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.423     ; 7.462      ;
; -9.368  ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -4.578     ; 5.770      ;
; -9.328  ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -5.616     ; 4.692      ;
; -9.323  ; 74193:inst1|26~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.961     ; 5.342      ;
; -9.291  ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.950     ; 7.341      ;
; -9.262  ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.105     ; 5.137      ;
; -9.233  ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.105     ; 5.628      ;
; -9.228  ; 74193:inst1|24~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.428     ; 5.800      ;
; -9.219  ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.061     ; 5.138      ;
; -9.210  ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -2.842     ; 7.348      ;
; -9.185  ; 74193:inst1|23~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.427     ; 5.758      ;
; -9.176  ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.719     ; 7.937      ;
; -9.140  ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -3.987     ; 5.633      ;
; -9.135  ; 74193:inst1|24~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.977     ; 5.138      ;
; -9.134  ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -4.496     ; 5.138      ;
; -9.133  ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.675     ; 7.938      ;
; -9.085  ; 74193:inst1|25~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.913     ; 6.172      ;
; -9.084  ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.721     ; 5.343      ;
; -9.069  ; 74193:inst1|26~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -4.054     ; 6.015      ;
; -9.052  ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.710     ; 7.342      ;
; -9.049  ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.591     ; 7.938      ;
; -9.041  ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.677     ; 5.344      ;
; -9.041  ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -4.378     ; 5.143      ;
; -9.009  ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.666     ; 7.343      ;
; -9.007  ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.219     ; 5.768      ;
; -8.967  ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -5.257     ; 4.690      ;
; -8.957  ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -4.593     ; 5.344      ;
; -8.947  ; 74193:inst|23~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.921     ; 6.026      ;
; -8.945  ; 74193:inst|26~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.507     ; 7.438      ;
; -8.925  ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.582     ; 7.343      ;
; -8.920  ; 74193:inst|25~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.508     ; 7.412      ;
; -8.849  ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.723     ; 5.626      ;
; -8.821  ; 74193:inst1|25~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.654     ; 6.167      ;
; -8.805  ; 74193:inst1|26~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -3.795     ; 6.010      ;
+---------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'ld_counter'                                                                                        ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -8.812 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.830     ; 7.462      ;
; -8.803 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.316     ; 7.467      ;
; -8.554 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.421     ; 5.633      ;
; -8.456 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.998     ; 7.938      ;
; -8.447 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.484     ; 7.943      ;
; -8.254 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.773     ; 7.461      ;
; -8.213 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.731     ; 7.462      ;
; -8.212 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.232     ; 7.460      ;
; -8.197 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.554     ; 5.143      ;
; -8.160 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.292     ; 7.348      ;
; -8.125 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.643     ; 7.462      ;
; -8.019 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.170     ; 5.349      ;
; -8.005 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.878     ; 5.627      ;
; -7.973 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.992     ; 7.461      ;
; -7.964 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.836     ; 5.628      ;
; -7.898 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.941     ; 7.937      ;
; -7.876 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.748     ; 5.628      ;
; -7.857 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.899     ; 7.938      ;
; -7.856 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.400     ; 7.936      ;
; -7.846 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.864     ; 7.462      ;
; -7.769 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.811     ; 7.938      ;
; -7.703 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.428     ; 5.775      ;
; -7.663 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -3.466     ; 4.697      ;
; -7.648 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -3.011     ; 5.137      ;
; -7.617 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.160     ; 7.937      ;
; -7.611 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.749     ; 7.342      ;
; -7.607 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.969     ; 5.138      ;
; -7.570 ; 74193:inst|24~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.707     ; 7.343      ;
; -7.563 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.935     ; 5.628      ;
; -7.558 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.576     ; 7.462      ;
; -7.519 ; 74193:inst1|24~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.881     ; 5.138      ;
; -7.490 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.032     ; 7.938      ;
; -7.482 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.619     ; 7.343      ;
; -7.476 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.514     ; 7.462      ;
; -7.470 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.627     ; 5.343      ;
; -7.458 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.991     ; 7.467      ;
; -7.429 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.585     ; 5.344      ;
; -7.341 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.497     ; 5.344      ;
; -7.206 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -3.068     ; 5.138      ;
; -7.202 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.256      ; 7.938      ;
; -7.169 ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.806     ; 7.343      ;
; -7.154 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.885     ; 5.769      ;
; -7.120 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.318      ; 7.938      ;
; -7.114 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.923     ; 4.691      ;
; -7.113 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.843     ; 5.770      ;
; -7.073 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -2.881     ; 4.692      ;
; -7.028 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.684     ; 5.344      ;
; -7.025 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.755     ; 5.770      ;
; -7.005 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.062     ; 7.943      ;
; -6.985 ; 74193:inst1|23~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -2.793     ; 4.692      ;
; -6.975 ; 74193:inst1|25~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.283     ; 6.172      ;
; -6.959 ; 74193:inst1|26~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.424     ; 6.015      ;
; -6.909 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.448     ; 7.461      ;
; -6.876 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.084      ; 7.460      ;
; -6.868 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.406     ; 7.462      ;
; -6.837 ; 74193:inst|23~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.291     ; 6.026      ;
; -6.835 ; 74193:inst|26~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.123      ; 7.438      ;
; -6.810 ; 74193:inst|25~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.122      ; 7.412      ;
; -6.780 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.318     ; 7.462      ;
; -6.723 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.575     ; 5.628      ;
; -6.714 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.061     ; 5.633      ;
; -6.712 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.942     ; 5.770      ;
; -6.672 ; 74193:inst1|23~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -2.980     ; 4.692      ;
; -6.637 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.324      ; 7.461      ;
; -6.624 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.966     ; 5.138      ;
; -6.615 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -2.452     ; 5.143      ;
; -6.612 ; 74193:inst1|24~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.292     ; 5.800      ;
; -6.569 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.208     ; 7.341      ;
; -6.569 ; 74193:inst1|23~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -1.291     ; 5.758      ;
; -6.553 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.384      ; 7.937      ;
; -6.520 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.916      ; 7.936      ;
; -6.512 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; 0.426      ; 7.938      ;
; -6.510 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.452      ; 7.462      ;
; -6.448 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.400      ; 7.348      ;
; -6.426 ; 74193:inst1|25~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.740     ; 6.166      ;
; -6.424 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.514      ; 7.938      ;
; -6.410 ; 74193:inst1|26~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.881     ; 6.009      ;
; -6.385 ; 74193:inst1|25~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.698     ; 6.167      ;
; -6.369 ; 74193:inst1|26~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.839     ; 6.010      ;
; -6.330 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.032      ; 7.342      ;
; -6.309 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -1.681     ; 5.628      ;
; -6.297 ; 74193:inst1|25~1         ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.610     ; 6.167      ;
; -6.288 ; 74193:inst|23~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.748     ; 6.020      ;
; -6.286 ; 74193:inst|26~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.666      ; 7.432      ;
; -6.281 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.156      ; 7.937      ;
; -6.281 ; 74193:inst1|26~1         ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.751     ; 6.010      ;
; -6.261 ; 74193:inst|25~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.665      ; 7.406      ;
; -6.247 ; 74193:inst|23~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.706     ; 6.021      ;
; -6.245 ; 74193:inst|26~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.708      ; 7.433      ;
; -6.222 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.740      ; 7.462      ;
; -6.220 ; 74193:inst|25~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.707      ; 7.407      ;
; -6.203 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.160      ; 7.343      ;
; -6.165 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -1.518     ; 5.627      ;
; -6.159 ; 74193:inst|23~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.618     ; 6.021      ;
; -6.157 ; 74193:inst|26~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.796      ; 7.433      ;
; -6.154 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 1.284      ; 7.938      ;
; -6.132 ; 74193:inst|25~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.795      ; 7.407      ;
; -6.124 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.476     ; 5.628      ;
; -6.123 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.977     ; 5.626      ;
; -6.112 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.344     ; 5.768      ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'ld_counter'                                                                                                        ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -4.075 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 9.041      ; 5.134      ;
; -3.987 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 8.953      ; 5.134      ;
; -3.943 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 8.908      ; 5.133      ;
; -3.693 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 8.657      ; 5.132      ;
; -3.407 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 9.041      ; 5.322      ;
; -3.319 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 8.953      ; 5.322      ;
; -3.274 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 8.908      ; 5.322      ;
; -3.024 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 8.657      ; 5.321      ;
; -2.949 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 7.915      ; 5.134      ;
; -2.617 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 9.041      ; 6.632      ;
; -2.529 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 8.953      ; 6.632      ;
; -2.485 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 8.908      ; 6.631      ;
; -2.434 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.874      ; 4.648      ;
; -2.346 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.786      ; 4.648      ;
; -2.302 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.741      ; 4.647      ;
; -2.285 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 9.041      ; 6.464      ;
; -2.281 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 7.915      ; 5.322      ;
; -2.235 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 8.657      ; 6.630      ;
; -2.197 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 8.953      ; 6.464      ;
; -2.152 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 8.908      ; 6.464      ;
; -2.052 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.490      ; 4.646      ;
; -1.902 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 8.657      ; 6.463      ;
; -1.753 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.876      ; 5.331      ;
; -1.665 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.788      ; 5.331      ;
; -1.621 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.743      ; 5.330      ;
; -1.596 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.876      ; 5.488      ;
; -1.508 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.788      ; 5.488      ;
; -1.491 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 7.915      ; 6.632      ;
; -1.469 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 6.623      ; 5.322      ;
; -1.464 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.743      ; 5.487      ;
; -1.402 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.876      ; 5.682      ;
; -1.371 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.492      ; 5.329      ;
; -1.333 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 6.487      ; 5.322      ;
; -1.314 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.788      ; 5.682      ;
; -1.308 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.748      ; 4.648      ;
; -1.270 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.743      ; 5.681      ;
; -1.214 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.492      ; 5.486      ;
; -1.177 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 6.623      ; 5.134      ;
; -1.159 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 7.915      ; 6.464      ;
; -1.083 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.876      ; 6.001      ;
; -1.078 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 6.232      ; 5.322      ;
; -1.041 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 6.487      ; 5.134      ;
; -1.020 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.492      ; 5.680      ;
; -1.012 ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.061      ; 4.257      ;
; -0.995 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.788      ; 6.001      ;
; -0.953 ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.058      ; 5.313      ;
; -0.951 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.743      ; 6.000      ;
; -0.924 ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.973      ; 4.257      ;
; -0.880 ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.928      ; 4.256      ;
; -0.865 ; 74193:inst|23~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.970      ; 5.313      ;
; -0.821 ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.925      ; 5.312      ;
; -0.787 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 6.232      ; 5.133      ;
; -0.701 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.492      ; 5.999      ;
; -0.678 ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.345      ; 4.875      ;
; -0.630 ; 74193:inst1|23~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.677      ; 4.255      ;
; -0.627 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.750      ; 5.331      ;
; -0.590 ; 74193:inst1|26~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.257      ; 4.875      ;
; -0.571 ; 74193:inst|23~_emulated                 ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.674      ; 5.311      ;
; -0.546 ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.212      ; 4.874      ;
; -0.496 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 5.655      ; 5.327      ;
; -0.487 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.977      ; 4.698      ;
; -0.470 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.750      ; 5.488      ;
; -0.399 ; 74193:inst1|24~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.889      ; 4.698      ;
; -0.367 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.623      ; 6.464      ;
; -0.355 ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.844      ; 4.697      ;
; -0.296 ; 74193:inst1|26~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.961      ; 4.873      ;
; -0.276 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.750      ; 5.682      ;
; -0.231 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 6.487      ; 6.464      ;
; -0.204 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 5.655      ; 5.139      ;
; -0.192 ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.105      ; 5.121      ;
; -0.105 ; 74193:inst1|24~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.593      ; 4.696      ;
; -0.104 ; 74193:inst1|25~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 5.017      ; 5.121      ;
; -0.060 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.972      ; 5.120      ;
; 0.024  ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.232      ; 6.464      ;
; 0.043  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 5.750      ; 6.001      ;
; 0.114  ; 74193:inst1|23~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 3.935      ; 4.257      ;
; 0.173  ; 74193:inst|23~_emulated                 ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 4.932      ; 5.313      ;
; 0.190  ; 74193:inst1|25~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.721      ; 5.119      ;
; 0.301  ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 6.623      ; 6.632      ;
; 0.425  ; 74193:inst|26~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.796      ; 7.429      ;
; 0.437  ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 6.487      ; 6.632      ;
; 0.448  ; 74193:inst1|26~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 4.219      ; 4.875      ;
; 0.484  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 4.456      ; 4.648      ;
; 0.513  ; 74193:inst|26~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.708      ; 7.429      ;
; 0.557  ; 74193:inst|26~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.663      ; 7.428      ;
; 0.606  ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 5.655      ; 6.469      ;
; 0.620  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|24~_emulated  ; FPGA_clk       ; ld_counter  ; -0.500       ; 4.320      ; 4.648      ;
; 0.639  ; 74193:inst1|24~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 3.851      ; 4.698      ;
; 0.691  ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 6.232      ; 6.631      ;
; 0.703  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.876      ; 7.787      ;
; 0.791  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.788      ; 7.787      ;
; 0.807  ; 74193:inst|26~_emulated                 ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.412      ; 7.427      ;
; 0.836  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 6.743      ; 7.787      ;
; 0.874  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 4.065      ; 4.647      ;
; 0.899  ; 74193:inst1|23~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.031      ; 5.098      ;
; 0.934  ; 74193:inst1|25~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 3.979      ; 5.121      ;
; 0.987  ; 74193:inst1|23~1                        ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.943      ; 5.098      ;
; 1.014  ; 74193:inst|25~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 6.290      ; 7.512      ;
; 1.021  ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.068      ; 4.257      ;
; 1.027  ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.030      ; 5.225      ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'oscillator_clk'                                                                                                       ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -2.719 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 7.833      ; 5.322      ;
; -2.583 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 7.697      ; 5.322      ;
; -2.407 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 7.833      ; 5.134      ;
; -2.328 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 7.442      ; 5.322      ;
; -2.271 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 7.697      ; 5.134      ;
; -2.017 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 7.442      ; 5.133      ;
; -1.746 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 6.865      ; 5.327      ;
; -1.537 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 7.833      ; 6.464      ;
; -1.434 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 6.865      ; 5.139      ;
; -1.401 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 7.697      ; 6.464      ;
; -1.146 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 7.442      ; 6.464      ;
; -0.889 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 7.833      ; 6.632      ;
; -0.753 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 7.697      ; 6.632      ;
; -0.726 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.666      ; 4.648      ;
; -0.590 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.530      ; 4.648      ;
; -0.564 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 6.865      ; 6.469      ;
; -0.499 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 7.442      ; 6.631      ;
; -0.336 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.275      ; 4.647      ;
; -0.045 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 5.331      ;
; 0.084  ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 6.865      ; 6.637      ;
; 0.091  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 5.331      ;
; 0.112  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 5.488      ;
; 0.247  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.698      ; 4.653      ;
; 0.248  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 5.488      ;
; 0.306  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 5.682      ;
; 0.345  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.277      ; 5.330      ;
; 0.442  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 5.682      ;
; 0.502  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.277      ; 5.487      ;
; 0.625  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 6.001      ;
; 0.696  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.277      ; 5.681      ;
; 0.698  ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.228      ; 5.134      ;
; 0.739  ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.830      ; 4.257      ;
; 0.761  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 6.001      ;
; 0.786  ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.140      ; 5.134      ;
; 0.798  ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.827      ; 5.313      ;
; 0.830  ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.095      ; 5.133      ;
; 0.875  ; 74193:inst1|23~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.694      ; 4.257      ;
; 0.928  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.700      ; 5.336      ;
; 0.934  ; 74193:inst|23~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.691      ; 5.313      ;
; 1.015  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.277      ; 6.000      ;
; 1.073  ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.114      ; 4.875      ;
; 1.080  ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 3.844      ; 5.132      ;
; 1.085  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.700      ; 5.493      ;
; 1.129  ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.439      ; 4.256      ;
; 1.188  ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.436      ; 5.312      ;
; 1.209  ; 74193:inst1|26~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.978      ; 4.875      ;
; 1.264  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.746      ; 4.698      ;
; 1.279  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.700      ; 5.687      ;
; 1.386  ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.228      ; 5.322      ;
; 1.400  ; 74193:inst1|24~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.610      ; 4.698      ;
; 1.453  ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 3.473      ; 5.134      ;
; 1.463  ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.723      ; 4.874      ;
; 1.474  ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.140      ; 5.322      ;
; 1.519  ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.095      ; 5.322      ;
; 1.559  ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.874      ; 5.121      ;
; 1.598  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 4.700      ; 6.006      ;
; 1.654  ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.355      ; 4.697      ;
; 1.695  ; 74193:inst1|25~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.738      ; 5.121      ;
; 1.712  ; 74193:inst1|23~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.862      ; 4.262      ;
; 1.769  ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 3.844      ; 5.321      ;
; 1.771  ; 74193:inst|23~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.859      ; 5.318      ;
; 1.824  ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 3.102      ; 5.134      ;
; 1.949  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.483      ; 5.120      ;
; 2.046  ; 74193:inst1|26~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.146      ; 4.880      ;
; 2.069  ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 2.862      ; 5.139      ;
; 2.141  ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 3.473      ; 5.322      ;
; 2.153  ; 74193:inst|26~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.588      ; 7.429      ;
; 2.236  ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.228      ; 6.632      ;
; 2.237  ; 74193:inst1|24~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.778      ; 4.703      ;
; 2.289  ; 74193:inst|26~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.452      ; 7.429      ;
; 2.324  ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.140      ; 6.632      ;
; 2.368  ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.095      ; 6.631      ;
; 2.379  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.061      ; 4.648      ;
; 2.411  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 7.787      ;
; 2.461  ; 74193:inst1|23~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 2.929      ; 5.098      ;
; 2.467  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.973      ; 4.648      ;
; 2.511  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.928      ; 4.647      ;
; 2.512  ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 3.102      ; 5.322      ;
; 2.532  ; 74193:inst1|25~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.906      ; 5.126      ;
; 2.543  ; 74193:inst|26~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.197      ; 7.428      ;
; 2.547  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.532      ; 7.787      ;
; 2.548  ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.228      ; 6.464      ;
; 2.583  ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.966      ; 4.257      ;
; 2.589  ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 2.928      ; 5.225      ;
; 2.597  ; ld_counter                              ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 2.334      ; 5.139      ;
; 2.597  ; 74193:inst1|23~1                        ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 2.793      ; 5.098      ;
; 2.618  ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 3.844      ; 6.630      ;
; 2.636  ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.140      ; 6.464      ;
; 2.681  ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.095      ; 6.464      ;
; 2.711  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 1.779      ; 4.698      ;
; 2.719  ; 74193:inst1|23~_emulated                ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 1.830      ; 4.257      ;
; 2.725  ; 74193:inst1|24~1                        ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 2.792      ; 5.225      ;
; 2.742  ; 74193:inst|25~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 5.082      ; 7.512      ;
; 2.757  ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 2.862      ; 5.327      ;
; 2.761  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|26~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.677      ; 4.646      ;
; 2.802  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.277      ; 7.787      ;
; 2.846  ; 74193:inst1|25~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 2.937      ; 5.491      ;
; 2.847  ; 74193:inst1|24~_emulated                ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 1.643      ; 4.698      ;
; 2.851  ; 74193:inst1|23~1                        ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 2.538      ; 5.097      ;
; 2.877  ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 5.668      ; 8.253      ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'FPGA_clk'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; FPGA_clk ; Rise       ; FPGA_clk                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[10]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[11]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[12]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[13]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[14]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[15]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|prev_psi       ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[0] ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[1] ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[2] ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[3] ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[4] ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[5] ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[6] ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[7] ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[0]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[10]    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[11]    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[12]    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[13]    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[14]    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[15]    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[1]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[2]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[3]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[4]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[5]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[6]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[7]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[8]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[9]     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|prev_psi       ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[0]|clk                ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[1]|clk                ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[2]|clk                ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[3]|clk                ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[4]|clk                ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[5]|clk                ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[6]|clk                ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[7]|clk                ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[0]     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[10]    ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[11]    ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[12]    ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[13]    ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[14]    ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[15]    ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[1]     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[2]     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[3]     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[4]     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[5]     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[6]     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[7]     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[8]     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[9]     ;
; 0.339  ; 0.557        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|prev_psi       ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|prev_psi|clk                      ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[0]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[10]|clk                   ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[11]|clk                   ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[12]|clk                   ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[13]|clk                   ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[14]|clk                   ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[15]|clk                   ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[1]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[2]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[3]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[4]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[5]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[6]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[7]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[8]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[9]|clk                    ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FPGA_clk~input|o                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FPGA_clk~inputclkctrl|inclk[0]          ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FPGA_clk~inputclkctrl|outclk            ;
; 0.456  ; 0.674        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[0] ;
; 0.456  ; 0.674        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[1] ;
; 0.456  ; 0.674        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[2] ;
; 0.456  ; 0.674        ; 0.218          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[3] ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'oscillator_clk'                                                        ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; oscillator_clk ; Rise       ; oscillator_clk            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|23~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|24~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst1|24~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|25~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst1|25~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|26~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|23~_emulated   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|24~_emulated   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst|24~_emulated   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|25~_emulated   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst|25~_emulated   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|26~_emulated   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; oscillator_clk ; Fall       ; 7474:inst6|9              ;
; -0.298 ; -0.080       ; 0.218          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst1|24~_emulated  ;
; -0.289 ; -0.071       ; 0.218          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst|24~_emulated   ;
; -0.142 ; 0.044        ; 0.186          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst1|24~_emulated  ;
; -0.090 ; 0.096        ; 0.186          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst|24~_emulated   ;
; -0.040 ; -0.040       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|24~_emulated|clk    ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|51|combout           ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|51|combout          ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|24~_emulated|clk     ;
; -0.009 ; 0.209        ; 0.218          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|23~_emulated  ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|51|combout          ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|24~_emulated|clk    ;
; 0.005  ; 0.223        ; 0.218          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|24~_emulated  ;
; 0.005  ; 0.223        ; 0.218          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|26~_emulated  ;
; 0.053  ; 0.271        ; 0.218          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|25~_emulated  ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|24~_emulated|clk     ;
; 0.058  ; 0.058        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|51|combout           ;
; 0.110  ; 0.328        ; 0.218          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|24~_emulated   ;
; 0.111  ; 0.329        ; 0.218          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|23~_emulated   ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 7474:inst6|9              ;
; 0.210  ; 0.428        ; 0.218          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|26~_emulated   ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|25~_emulated   ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|21|combout          ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|27|combout          ;
; 0.251  ; 0.251        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|23~_emulated|clk    ;
; 0.265  ; 0.265        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|24~_emulated|clk    ;
; 0.265  ; 0.265        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|26~_emulated|clk    ;
; 0.284  ; 0.470        ; 0.186          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst1|25~_emulated  ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst|25~_emulated   ;
; 0.290  ; 0.508        ; 0.218          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst|25~_emulated   ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|27|combout           ;
; 0.297  ; 0.297        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst6|9|clk               ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|5|combout           ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|51|combout          ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst1|25~_emulated  ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|25~_emulated|clk    ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|5|datac             ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|51|datac            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|25~1|datad           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|26~1|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; AND_ld|4~clkctrl|inclk[0] ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; AND_ld|4~clkctrl|outclk   ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; AND_ld|4|combout          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|26~1|datac          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|23~1|datad          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|24~1|datad          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|23~1|datad           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|24~1|datad           ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|25~1|datad          ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|24~_emulated|clk     ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|26~1          ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|23~_emulated|clk     ;
; 0.375  ; 0.561        ; 0.186          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|25~_emulated   ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|25~1           ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|26~1           ;
; 0.379  ; 0.565        ; 0.186          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|26~_emulated   ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|23~1          ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|24~1          ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|23~1           ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|24~1           ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst1|25~1          ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|26~2|combout         ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; oscillator_clk~input|o    ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|25~_emulated|clk    ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|25~2|combout         ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|51|datad            ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|5|datad             ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|25~_emulated|clk     ;
; 0.436  ; 0.654        ; 0.218          ; High Pulse Width ; oscillator_clk ; Fall       ; 7474:inst6|9              ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|5|datad              ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|51|datad             ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|5|combout           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|51|datab            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|5|combout            ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|51|dataa             ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst1|26~2|combout        ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|51|combout           ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|5|combout            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|25~2|combout        ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|26~_emulated|clk     ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|25~_emulated|clk     ;
; 0.473  ; 0.659        ; 0.186          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|24~_emulated   ;
; 0.475  ; 0.661        ; 0.186          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|23~_emulated   ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|51|datac             ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|5|datac              ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; inst|21|combout           ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|21|datad             ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'ld_counter'                                                        ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ld_counter ; Rise       ; ld_counter                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|23~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|24~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Fall       ; 74193:inst1|24~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|25~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Fall       ; 74193:inst1|25~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|26~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Rise       ; 74193:inst|23~_emulated   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Fall       ; 74193:inst|24~_emulated   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Fall       ; 74193:inst|25~_emulated   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ld_counter ; Rise       ; 7474:inst6|9              ;
; -0.506 ; -0.288       ; 0.218          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst1|24~_emulated  ;
; -0.498 ; -0.280       ; 0.218          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst|24~_emulated   ;
; -0.246 ; -0.246       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|24~_emulated|clk    ;
; -0.238 ; -0.238       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|24~_emulated|clk     ;
; -0.210 ; -0.210       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|51|combout          ;
; -0.147 ; -0.147       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|51|combout           ;
; -0.099 ; 0.087        ; 0.186          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|25~_emulated  ;
; -0.086 ; 0.132        ; 0.218          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst|25~_emulated   ;
; -0.071 ; 0.147        ; 0.218          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst1|25~_emulated  ;
; -0.052 ; 0.134        ; 0.186          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|24~_emulated  ;
; -0.050 ; 0.136        ; 0.186          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|26~_emulated  ;
; -0.039 ; 0.147        ; 0.186          ; Low Pulse Width  ; ld_counter ; Rise       ; 7474:inst6|9              ;
; -0.030 ; 0.156        ; 0.186          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|23~_emulated  ;
; 0.000  ; 0.186        ; 0.186          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|23~_emulated   ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|21|combout           ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|25~_emulated|clk    ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|datac            ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|5|datac             ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|27|combout          ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|combout          ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|5|combout           ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|27|combout           ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|datab            ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|24~_emulated|clk    ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|26~_emulated|clk    ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst6|9|clk               ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|25~2|combout        ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|23~_emulated|clk    ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|21|combout          ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|23~_emulated|clk     ;
; 0.161  ; 0.161        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|26~2|combout        ;
; 0.163  ; 0.163        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|51|dataa             ;
; 0.163  ; 0.163        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|5|combout            ;
; 0.169  ; 0.169        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|51|datad             ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|5|datad              ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|25~_emulated|clk     ;
; 0.176  ; 0.176        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|5|combout           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|datad            ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|5|datad             ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|25~2|combout         ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|26~2|combout         ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|25~_emulated|clk    ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|25~1          ;
; 0.228  ; 0.228        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|23~1          ;
; 0.228  ; 0.228        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|24~1          ;
; 0.228  ; 0.228        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|23~1           ;
; 0.228  ; 0.228        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|24~1           ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|26~1           ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|25~1           ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|26~1          ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|25~1|datad          ;
; 0.265  ; 0.265        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|23~1|datad          ;
; 0.265  ; 0.265        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|24~1|datad          ;
; 0.265  ; 0.265        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|23~1|datad           ;
; 0.265  ; 0.265        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|24~1|datad           ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|26~1|datac          ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; AND_ld|4|combout          ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; AND_ld|4~clkctrl|inclk[0] ;
; 0.271  ; 0.271        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; AND_ld|4~clkctrl|outclk   ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; AND_ld|4|datad            ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|26~1|datad           ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|25~1|datad           ;
; 0.382  ; 0.568        ; 0.186          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst1|24~_emulated  ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; ld_counter~input|o        ;
; 0.433  ; 0.619        ; 0.186          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst|24~_emulated   ;
; 0.476  ; 0.694        ; 0.218          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|23~_emulated  ;
; 0.490  ; 0.708        ; 0.218          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|24~_emulated  ;
; 0.490  ; 0.708        ; 0.218          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|26~_emulated  ;
; 0.491  ; 0.709        ; 0.218          ; High Pulse Width ; ld_counter ; Rise       ; 7474:inst6|9              ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|51|combout           ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|51|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; ld_counter~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; ld_counter~input|i        ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|24~_emulated|clk    ;
; 0.538  ; 0.756        ; 0.218          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|25~_emulated  ;
; 0.549  ; 0.767        ; 0.218          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst|23~_emulated   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; ld_counter~input|o        ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|24~_emulated|clk     ;
; 0.640  ; 0.826        ; 0.186          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst1|25~_emulated  ;
; 0.645  ; 0.831        ; 0.186          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst|25~_emulated   ;
; 0.706  ; 0.706        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|26~1|datad           ;
; 0.707  ; 0.707        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|25~1|datad           ;
; 0.713  ; 0.713        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; AND_ld|4|datad            ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst1|21|combout          ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; AND_ld|4~clkctrl|inclk[0] ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; AND_ld|4~clkctrl|outclk   ;
; 0.721  ; 0.721        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; AND_ld|4|combout          ;
; 0.721  ; 0.721        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|26~1|datac          ;
; 0.725  ; 0.725        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|23~1|datad          ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'FrequencyRegulator:inst2|prev_psi'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|increase ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|decrease ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|inclk[0]    ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|outclk      ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|decrease|datac              ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|increase|datac              ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|combout            ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|prev_psi|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|prev_psi|q                  ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|datac              ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|combout            ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|decrease|datac              ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|inclk[0]    ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|outclk      ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|increase|datac              ;
; 0.651 ; 0.651        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|decrease ;
; 0.654 ; 0.654        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|increase ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; setPeriod[*]   ; FrequencyRegulator:inst2|prev_psi ; 3.690  ; 3.965  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[0]  ; FrequencyRegulator:inst2|prev_psi ; 3.393  ; 3.801  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[1]  ; FrequencyRegulator:inst2|prev_psi ; 3.690  ; 3.965  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[2]  ; FrequencyRegulator:inst2|prev_psi ; 3.261  ; 3.654  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[3]  ; FrequencyRegulator:inst2|prev_psi ; 3.208  ; 3.432  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[4]  ; FrequencyRegulator:inst2|prev_psi ; 3.225  ; 3.652  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[5]  ; FrequencyRegulator:inst2|prev_psi ; 3.448  ; 3.643  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[6]  ; FrequencyRegulator:inst2|prev_psi ; 3.071  ; 3.492  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[7]  ; FrequencyRegulator:inst2|prev_psi ; 2.984  ; 3.215  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; ld_counter     ; ld_counter                        ; -0.857 ; -0.535 ; Rise       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 0.729  ; 0.675  ; Rise       ; ld_counter                        ;
; ld_counter     ; ld_counter                        ; -0.174 ; 0.158  ; Fall       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 1.412  ; 1.368  ; Fall       ; ld_counter                        ;
; ld_counter     ; oscillator_clk                    ; 2.455  ; 2.791  ; Rise       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 4.041  ; 4.001  ; Rise       ; oscillator_clk                    ;
; ld_counter     ; oscillator_clk                    ; -1.316 ; -0.984 ; Fall       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 0.270  ; 0.226  ; Fall       ; oscillator_clk                    ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; setPeriod[*]   ; FrequencyRegulator:inst2|prev_psi ; -1.341 ; -1.505 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[0]  ; FrequencyRegulator:inst2|prev_psi ; -1.901 ; -1.988 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[1]  ; FrequencyRegulator:inst2|prev_psi ; -1.974 ; -2.155 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[2]  ; FrequencyRegulator:inst2|prev_psi ; -1.770 ; -1.899 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[3]  ; FrequencyRegulator:inst2|prev_psi ; -1.669 ; -1.774 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[4]  ; FrequencyRegulator:inst2|prev_psi ; -1.701 ; -1.793 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[5]  ; FrequencyRegulator:inst2|prev_psi ; -1.711 ; -1.796 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[6]  ; FrequencyRegulator:inst2|prev_psi ; -1.590 ; -1.760 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[7]  ; FrequencyRegulator:inst2|prev_psi ; -1.341 ; -1.505 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; ld_counter     ; ld_counter                        ; 4.471  ; 4.167  ; Rise       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 2.973  ; 3.025  ; Rise       ; ld_counter                        ;
; ld_counter     ; ld_counter                        ; 2.053  ; 1.749  ; Fall       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 0.555  ; 0.607  ; Fall       ; ld_counter                        ;
; ld_counter     ; oscillator_clk                    ; -0.342 ; -0.646 ; Rise       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; -1.840 ; -1.788 ; Rise       ; oscillator_clk                    ;
; ld_counter     ; oscillator_clk                    ; 3.263  ; 2.959  ; Fall       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 1.765  ; 1.817  ; Fall       ; oscillator_clk                    ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port           ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; outA_LSB            ; FPGA_clk                          ; 13.269 ; 13.176 ; Rise       ; FPGA_clk                          ;
; outA_MSB            ; FPGA_clk                          ; 14.610 ; 14.446 ; Rise       ; FPGA_clk                          ;
; outB_LSB            ; FPGA_clk                          ; 14.468 ; 14.403 ; Rise       ; FPGA_clk                          ;
; outB_MSB            ; FPGA_clk                          ; 15.791 ; 15.639 ; Rise       ; FPGA_clk                          ;
; outC_LSB            ; FPGA_clk                          ; 14.308 ; 14.169 ; Rise       ; FPGA_clk                          ;
; outC_MSB            ; FPGA_clk                          ; 14.426 ; 14.308 ; Rise       ; FPGA_clk                          ;
; outD_LSB            ; FPGA_clk                          ; 14.372 ; 14.257 ; Rise       ; FPGA_clk                          ;
; outD_MSB            ; FPGA_clk                          ; 14.341 ; 14.245 ; Rise       ; FPGA_clk                          ;
; out_adjustedDiv[*]  ; FPGA_clk                          ; 7.933  ; 8.218  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[0] ; FPGA_clk                          ; 7.933  ; 8.218  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[1] ; FPGA_clk                          ; 7.504  ; 7.761  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[2] ; FPGA_clk                          ; 6.666  ; 6.734  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[3] ; FPGA_clk                          ; 6.170  ; 6.264  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[4] ; FPGA_clk                          ; 6.623  ; 6.721  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[5] ; FPGA_clk                          ; 6.497  ; 6.620  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[6] ; FPGA_clk                          ; 6.002  ; 6.098  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[7] ; FPGA_clk                          ; 5.998  ; 5.917  ; Rise       ; FPGA_clk                          ;
; out_duration[*]     ; FPGA_clk                          ; 7.140  ; 7.022  ; Rise       ; FPGA_clk                          ;
;  out_duration[0]    ; FPGA_clk                          ; 6.407  ; 6.260  ; Rise       ; FPGA_clk                          ;
;  out_duration[1]    ; FPGA_clk                          ; 5.903  ; 5.819  ; Rise       ; FPGA_clk                          ;
;  out_duration[2]    ; FPGA_clk                          ; 6.401  ; 6.259  ; Rise       ; FPGA_clk                          ;
;  out_duration[3]    ; FPGA_clk                          ; 6.078  ; 5.949  ; Rise       ; FPGA_clk                          ;
;  out_duration[4]    ; FPGA_clk                          ; 5.945  ; 5.886  ; Rise       ; FPGA_clk                          ;
;  out_duration[5]    ; FPGA_clk                          ; 5.978  ; 5.873  ; Rise       ; FPGA_clk                          ;
;  out_duration[6]    ; FPGA_clk                          ; 5.639  ; 5.586  ; Rise       ; FPGA_clk                          ;
;  out_duration[7]    ; FPGA_clk                          ; 7.140  ; 7.022  ; Rise       ; FPGA_clk                          ;
;  out_duration[8]    ; FPGA_clk                          ; 6.249  ; 6.183  ; Rise       ; FPGA_clk                          ;
;  out_duration[9]    ; FPGA_clk                          ; 6.508  ; 6.401  ; Rise       ; FPGA_clk                          ;
;  out_duration[10]   ; FPGA_clk                          ; 6.189  ; 6.085  ; Rise       ; FPGA_clk                          ;
;  out_duration[11]   ; FPGA_clk                          ; 6.852  ; 6.798  ; Rise       ; FPGA_clk                          ;
;  out_duration[12]   ; FPGA_clk                          ; 6.348  ; 6.204  ; Rise       ; FPGA_clk                          ;
;  out_duration[13]   ; FPGA_clk                          ; 6.403  ; 6.266  ; Rise       ; FPGA_clk                          ;
;  out_duration[14]   ; FPGA_clk                          ; 6.196  ; 6.099  ; Rise       ; FPGA_clk                          ;
;  out_duration[15]   ; FPGA_clk                          ; 6.444  ; 6.314  ; Rise       ; FPGA_clk                          ;
; out_decrease        ; FrequencyRegulator:inst2|prev_psi ; 8.533  ; 8.359  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; out_increase        ; FrequencyRegulator:inst2|prev_psi ; 7.290  ; 7.142  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; input_signal        ; ld_counter                        ; 13.693 ; 13.846 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 16.939 ; 16.846 ; Rise       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 18.067 ; 17.903 ; Rise       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 17.925 ; 17.860 ; Rise       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 18.891 ; 18.739 ; Rise       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 17.765 ; 17.626 ; Rise       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 17.883 ; 17.765 ; Rise       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 17.829 ; 17.714 ; Rise       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 17.759 ; 17.702 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 16.338 ; 16.245 ; Fall       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 17.466 ; 17.302 ; Fall       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 17.324 ; 17.259 ; Fall       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 18.647 ; 18.495 ; Fall       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 16.768 ; 16.629 ; Fall       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 17.282 ; 17.164 ; Fall       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 17.228 ; 17.113 ; Fall       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 17.158 ; 17.101 ; Fall       ; ld_counter                        ;
; outA_LSB            ; oscillator_clk                    ; 16.374 ; 16.281 ; Rise       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 17.502 ; 17.338 ; Rise       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 17.360 ; 17.295 ; Rise       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 18.683 ; 18.531 ; Rise       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 16.060 ; 15.921 ; Rise       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 17.318 ; 17.200 ; Rise       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 17.264 ; 17.149 ; Rise       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 17.194 ; 17.137 ; Rise       ; oscillator_clk                    ;
; input_signal        ; oscillator_clk                    ; 8.727  ; 8.880  ; Fall       ; oscillator_clk                    ;
; outA_LSB            ; oscillator_clk                    ; 17.548 ; 17.455 ; Fall       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 18.676 ; 18.512 ; Fall       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 18.534 ; 18.469 ; Fall       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 19.857 ; 19.705 ; Fall       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 17.978 ; 17.839 ; Fall       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 18.492 ; 18.374 ; Fall       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 18.438 ; 18.323 ; Fall       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 18.368 ; 18.311 ; Fall       ; oscillator_clk                    ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port           ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; outA_LSB            ; FPGA_clk                          ; 7.082  ; 7.049  ; Rise       ; FPGA_clk                          ;
; outA_MSB            ; FPGA_clk                          ; 7.415  ; 7.294  ; Rise       ; FPGA_clk                          ;
; outB_LSB            ; FPGA_clk                          ; 7.933  ; 7.951  ; Rise       ; FPGA_clk                          ;
; outB_MSB            ; FPGA_clk                          ; 8.083  ; 7.970  ; Rise       ; FPGA_clk                          ;
; outC_LSB            ; FPGA_clk                          ; 6.827  ; 6.690  ; Rise       ; FPGA_clk                          ;
; outC_MSB            ; FPGA_clk                          ; 7.130  ; 7.021  ; Rise       ; FPGA_clk                          ;
; outD_LSB            ; FPGA_clk                          ; 6.856  ; 6.741  ; Rise       ; FPGA_clk                          ;
; outD_MSB            ; FPGA_clk                          ; 6.988  ; 6.823  ; Rise       ; FPGA_clk                          ;
; out_adjustedDiv[*]  ; FPGA_clk                          ; 5.763  ; 5.685  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[0] ; FPGA_clk                          ; 7.621  ; 7.895  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[1] ; FPGA_clk                          ; 7.213  ; 7.461  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[2] ; FPGA_clk                          ; 6.408  ; 6.475  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[3] ; FPGA_clk                          ; 5.928  ; 6.019  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[4] ; FPGA_clk                          ; 6.367  ; 6.461  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[5] ; FPGA_clk                          ; 6.246  ; 6.365  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[6] ; FPGA_clk                          ; 5.771  ; 5.864  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[7] ; FPGA_clk                          ; 5.763  ; 5.685  ; Rise       ; FPGA_clk                          ;
; out_duration[*]     ; FPGA_clk                          ; 5.422  ; 5.370  ; Rise       ; FPGA_clk                          ;
;  out_duration[0]    ; FPGA_clk                          ; 6.159  ; 6.017  ; Rise       ; FPGA_clk                          ;
;  out_duration[1]    ; FPGA_clk                          ; 5.675  ; 5.594  ; Rise       ; FPGA_clk                          ;
;  out_duration[2]    ; FPGA_clk                          ; 6.153  ; 6.016  ; Rise       ; FPGA_clk                          ;
;  out_duration[3]    ; FPGA_clk                          ; 5.843  ; 5.719  ; Rise       ; FPGA_clk                          ;
;  out_duration[4]    ; FPGA_clk                          ; 5.715  ; 5.658  ; Rise       ; FPGA_clk                          ;
;  out_duration[5]    ; FPGA_clk                          ; 5.747  ; 5.645  ; Rise       ; FPGA_clk                          ;
;  out_duration[6]    ; FPGA_clk                          ; 5.422  ; 5.370  ; Rise       ; FPGA_clk                          ;
;  out_duration[7]    ; FPGA_clk                          ; 6.904  ; 6.791  ; Rise       ; FPGA_clk                          ;
;  out_duration[8]    ; FPGA_clk                          ; 6.007  ; 5.943  ; Rise       ; FPGA_clk                          ;
;  out_duration[9]    ; FPGA_clk                          ; 6.255  ; 6.152  ; Rise       ; FPGA_clk                          ;
;  out_duration[10]   ; FPGA_clk                          ; 5.949  ; 5.849  ; Rise       ; FPGA_clk                          ;
;  out_duration[11]   ; FPGA_clk                          ; 6.586  ; 6.533  ; Rise       ; FPGA_clk                          ;
;  out_duration[12]   ; FPGA_clk                          ; 6.099  ; 5.960  ; Rise       ; FPGA_clk                          ;
;  out_duration[13]   ; FPGA_clk                          ; 6.155  ; 6.023  ; Rise       ; FPGA_clk                          ;
;  out_duration[14]   ; FPGA_clk                          ; 5.957  ; 5.863  ; Rise       ; FPGA_clk                          ;
;  out_duration[15]   ; FPGA_clk                          ; 6.194  ; 6.069  ; Rise       ; FPGA_clk                          ;
; out_decrease        ; FrequencyRegulator:inst2|prev_psi ; 8.230  ; 8.063  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; out_increase        ; FrequencyRegulator:inst2|prev_psi ; 6.991  ; 6.849  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; input_signal        ; ld_counter                        ; 10.026 ; 10.174 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 7.151  ; 7.034  ; Rise       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 8.341  ; 8.180  ; Rise       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 8.137  ; 8.049  ; Rise       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 9.452  ; 9.380  ; Rise       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 8.074  ; 7.890  ; Rise       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 8.169  ; 8.044  ; Rise       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 8.135  ; 7.976  ; Rise       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 8.135  ; 7.960  ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 7.304  ; 7.164  ; Fall       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 8.341  ; 8.180  ; Fall       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 8.270  ; 8.204  ; Fall       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 9.452  ; 9.380  ; Fall       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 8.074  ; 7.890  ; Fall       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 8.169  ; 8.044  ; Fall       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 8.135  ; 7.976  ; Fall       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 8.135  ; 7.960  ; Fall       ; ld_counter                        ;
; outA_LSB            ; oscillator_clk                    ; 6.182  ; 6.067  ; Rise       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 8.200  ; 8.018  ; Rise       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 7.796  ; 7.697  ; Rise       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 9.498  ; 9.374  ; Rise       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 7.301  ; 7.141  ; Rise       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 8.433  ; 8.287  ; Rise       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 7.006  ; 6.871  ; Rise       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 8.385  ; 8.245  ; Rise       ; oscillator_clk                    ;
; input_signal        ; oscillator_clk                    ; 8.382  ; 8.530  ; Fall       ; oscillator_clk                    ;
; outA_LSB            ; oscillator_clk                    ; 8.724  ; 8.629  ; Fall       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 9.782  ; 9.634  ; Fall       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 9.687  ; 9.634  ; Fall       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 10.950 ; 10.878 ; Fall       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 9.517  ; 9.378  ; Fall       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 9.612  ; 9.504  ; Fall       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 9.578  ; 9.464  ; Fall       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 9.545  ; 9.458  ; Fall       ; oscillator_clk                    ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                       ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; oscillator_clk                    ; -6.493 ; -51.076       ;
; ld_counter                        ; -4.438 ; -31.214       ;
; FPGA_clk                          ; -4.126 ; -101.208      ;
; FrequencyRegulator:inst2|prev_psi ; -0.704 ; -1.408        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; ld_counter                        ; -3.114 ; -19.054       ;
; oscillator_clk                    ; -2.047 ; -8.703        ;
; FPGA_clk                          ; -0.079 ; -0.079        ;
; FrequencyRegulator:inst2|prev_psi ; 0.329  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV -40C Model Recovery Summary ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; oscillator_clk ; -6.766 ; -49.878       ;
; ld_counter     ; -4.615 ; -28.969       ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV -40C Model Removal Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; ld_counter     ; -2.135 ; -10.648       ;
; oscillator_clk ; -1.118 ; -3.786        ;
+----------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; FPGA_clk                          ; -3.000 ; -29.037       ;
; oscillator_clk                    ; -3.000 ; -19.049       ;
; ld_counter                        ; -3.000 ; -16.820       ;
; FrequencyRegulator:inst2|prev_psi ; 0.348  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'oscillator_clk'                                                                                          ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -6.493 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.878     ; 4.103      ;
; -6.347 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.227     ; 3.608      ;
; -6.330 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.451     ; 4.367      ;
; -6.325 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.277     ; 4.536      ;
; -6.184 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.800     ; 3.872      ;
; -6.109 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.991     ; 3.606      ;
; -6.079 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.444     ; 4.103      ;
; -5.936 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.559     ; 3.865      ;
; -5.920 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.780     ; 3.608      ;
; -5.916 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.017     ; 4.367      ;
; -5.904 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.434     ; 3.958      ;
; -5.898 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -1.830     ; 4.536      ;
; -5.782 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.425     ; 3.845      ;
; -5.773 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.132     ; 4.129      ;
; -5.757 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.353     ; 3.872      ;
; -5.741 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.007     ; 4.222      ;
; -5.725 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.381     ; 3.832      ;
; -5.682 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.544     ; 3.606      ;
; -5.619 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -1.998     ; 4.109      ;
; -5.572 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.438     ; 3.102      ;
; -5.562 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -1.954     ; 4.096      ;
; -5.554 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.251     ; 3.271      ;
; -5.522 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.125     ; 3.865      ;
; -5.490 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.000     ; 3.958      ;
; -5.413 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.774     ; 2.607      ;
; -5.375 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.761     ; 3.102      ;
; -5.370 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.587     ; 3.271      ;
; -5.368 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.991     ; 3.845      ;
; -5.359 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.698     ; 4.129      ;
; -5.351 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.494     ; 2.825      ;
; -5.333 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.307     ; 2.994      ;
; -5.327 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.573     ; 4.222      ;
; -5.311 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.947     ; 3.832      ;
; -5.287 ; 74193:inst1|26~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.308     ; 2.947      ;
; -5.269 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.121     ; 3.116      ;
; -5.261 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.924     ; 2.825      ;
; -5.256 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.750     ; 2.994      ;
; -5.229 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.110     ; 2.607      ;
; -5.205 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.564     ; 4.109      ;
; -5.192 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.830     ; 2.330      ;
; -5.175 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.538     ; 2.605      ;
; -5.157 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -2.789     ; 3.336      ;
; -5.148 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.520     ; 4.096      ;
; -5.142 ; 74193:inst1|23~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.446     ; 2.664      ;
; -5.128 ; 74193:inst1|26~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.644     ; 2.452      ;
; -5.124 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.259     ; 2.833      ;
; -5.115 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.273     ; 2.330      ;
; -5.048 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.993     ; 4.043      ;
; -5.016 ; 74193:inst|23~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.312     ; 2.672      ;
; -5.015 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.119     ; 2.864      ;
; -4.991 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.874     ; 2.605      ;
; -4.983 ; 74193:inst1|23~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.782     ; 2.169      ;
; -4.961 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.327     ; 3.102      ;
; -4.954 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.594     ; 2.328      ;
; -4.943 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.140     ; 3.271      ;
; -4.902 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.342     ; 3.548      ;
; -4.890 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.408     ; 2.450      ;
; -4.877 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.037     ; 2.328      ;
; -4.861 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.985     ; 2.844      ;
; -4.847 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.490     ; 2.825      ;
; -4.829 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.303     ; 2.994      ;
; -4.818 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.442     ; 2.864      ;
; -4.804 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.941     ; 2.831      ;
; -4.802 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.663     ; 2.607      ;
; -4.794 ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.175     ; 2.587      ;
; -4.778 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.076     ; 2.670      ;
; -4.762 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.050     ; 2.680      ;
; -4.745 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.546     ; 2.167      ;
; -4.704 ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.605     ; 2.587      ;
; -4.698 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.864     ; 2.802      ;
; -4.688 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.826     ; 2.330      ;
; -4.672 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.480     ; 2.680      ;
; -4.664 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.106     ; 3.546      ;
; -4.664 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.308     ; 2.844      ;
; -4.640 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.041     ; 2.567      ;
; -4.618 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.657     ; 2.929      ;
; -4.607 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.264     ; 2.831      ;
; -4.586 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.532     ; 3.022      ;
; -4.585 ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.127     ; 2.426      ;
; -4.576 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.855     ; 2.689      ;
; -4.564 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.427     ; 2.605      ;
; -4.553 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.002     ; 2.519      ;
; -4.550 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.471     ; 2.567      ;
; -4.519 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.811     ; 2.676      ;
; -4.514 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -1.439     ; 4.043      ;
; -4.491 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.674     ; 3.805      ;
; -4.464 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.523     ; 2.909      ;
; -4.459 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.549     ; 3.898      ;
; -4.450 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.590     ; 2.328      ;
; -4.407 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.479     ; 2.896      ;
; -4.404 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.008     ; 2.864      ;
; -4.374 ; 74193:inst1|23~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.949     ; 2.393      ;
; -4.356 ; 74193:inst1|25~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.987     ; 3.357      ;
; -4.355 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -1.775     ; 3.548      ;
; -4.351 ; 74193:inst1|25~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.813     ; 3.526      ;
; -4.349 ; 74193:inst1|26~1         ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.056     ; 3.281      ;
; -4.344 ; 74193:inst1|26~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.882     ; 3.450      ;
; -4.337 ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.540     ; 3.785      ;
; -4.293 ; 74193:inst|23~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.818     ; 3.463      ;
; -4.292 ; 74193:inst|26~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.168     ; 4.112      ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'ld_counter'                                                                                           ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -4.438 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.061     ; 3.845      ;
; -4.275 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.634     ; 4.109      ;
; -4.121 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.724     ; 3.865      ;
; -4.089 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.599     ; 3.958      ;
; -4.033 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.398     ; 4.103      ;
; -4.003 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.220     ; 3.271      ;
; -3.958 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.297     ; 4.129      ;
; -3.926 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.172     ; 4.222      ;
; -3.910 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.546     ; 3.832      ;
; -3.906 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.549     ; 3.845      ;
; -3.879 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.311     ; 4.536      ;
; -3.870 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.029      ; 4.367      ;
; -3.782 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.276     ; 2.994      ;
; -3.747 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.119     ; 4.096      ;
; -3.743 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.122     ; 4.109      ;
; -3.729 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.739     ; 3.958      ;
; -3.718 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.090     ; 3.116      ;
; -3.661 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.023     ; 3.606      ;
; -3.622 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.505     ; 2.605      ;
; -3.606 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -0.758     ; 3.336      ;
; -3.589 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.212     ; 3.865      ;
; -3.573 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.228     ; 2.833      ;
; -3.566 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.312     ; 4.222      ;
; -3.557 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.087     ; 3.958      ;
; -3.548 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.684     ; 3.832      ;
; -3.509 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.166     ; 2.831      ;
; -3.501 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.114      ; 4.103      ;
; -3.469 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.277     ; 2.680      ;
; -3.426 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.215      ; 4.129      ;
; -3.405 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.091     ; 2.802      ;
; -3.401 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.561     ; 2.328      ;
; -3.399 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.543     ; 2.844      ;
; -3.394 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.340      ; 4.222      ;
; -3.385 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.257     ; 4.096      ;
; -3.378 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.034     ; 3.832      ;
; -3.340 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; 0.208      ; 4.536      ;
; -3.338 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.541      ; 4.367      ;
; -3.337 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.375     ; 2.450      ;
; -3.320 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.944     ; 2.844      ;
; -3.293 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.759     ; 3.022      ;
; -3.284 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.146      ; 3.898      ;
; -3.260 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.229     ; 2.519      ;
; -3.225 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.043     ; 2.670      ;
; -3.224 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.036     ; 2.676      ;
; -3.216 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.138     ; 3.546      ;
; -3.215 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.393      ; 4.096      ;
; -3.206 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.107     ; 2.567      ;
; -3.192 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.513     ; 2.167      ;
; -3.190 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.220     ; 3.958      ;
; -3.178 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.599     ; 2.567      ;
; -3.122 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.504     ; 3.606      ;
; -3.114 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.413     ; 2.689      ;
; -3.112 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.704     ; 2.896      ;
; -3.103 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.201      ; 3.772      ;
; -3.079 ; 74193:inst1|23~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.174     ; 2.393      ;
; -3.027 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.207      ; 4.222      ;
; -3.009 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.165     ; 3.832      ;
; -3.003 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.607     ; 2.864      ;
; -3.002 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.081     ; 2.909      ;
; -2.994 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.880     ; 3.102      ;
; -2.993 ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.176     ; 3.785      ;
; -2.924 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.621     ; 3.271      ;
; -2.915 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.281     ; 3.102      ;
; -2.905 ; 74193:inst1|25~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.153      ; 3.526      ;
; -2.898 ; 74193:inst1|26~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.084      ; 3.450      ;
; -2.889 ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.770     ; 2.587      ;
; -2.857 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.645     ; 2.680      ;
; -2.847 ; 74193:inst|23~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.148      ; 3.463      ;
; -2.846 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.262      ; 4.096      ;
; -2.841 ; 74193:inst|26~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.972      ; 4.281      ;
; -2.826 ; 74193:inst|25~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.970      ; 4.264      ;
; -2.810 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.784     ; 2.994      ;
; -2.801 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.444     ; 2.825      ;
; -2.792 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.429     ; 2.831      ;
; -2.790 ; 74193:inst1|23~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.148      ; 3.406      ;
; -2.788 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.432     ; 2.844      ;
; -2.773 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.936     ; 2.825      ;
; -2.716 ; 74193:inst1|24~1         ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.148      ; 3.332      ;
; -2.709 ; 74193:inst1|26~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.750     ; 2.947      ;
; -2.685 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.744     ; 2.929      ;
; -2.676 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.161      ; 3.805      ;
; -2.674 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.595     ; 2.567      ;
; -2.653 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.619     ; 3.022      ;
; -2.652 ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.214     ; 2.426      ;
; -2.644 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.286      ; 3.898      ;
; -2.632 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.778      ; 3.898      ;
; -2.620 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.089     ; 2.519      ;
; -2.588 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; 0.487      ; 4.043      ;
; -2.585 ; 74193:inst1|26~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.083      ; 3.136      ;
; -2.564 ; 74193:inst1|23~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.888     ; 2.664      ;
; -2.564 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.494      ; 3.546      ;
; -2.543 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.906     ; 2.605      ;
; -2.534 ; 74193:inst|23~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.147      ; 3.149      ;
; -2.528 ; 74193:inst|26~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.971      ; 3.967      ;
; -2.524 ; 74193:inst1|25~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.132     ; 2.860      ;
; -2.517 ; 74193:inst1|26~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.201     ; 2.784      ;
; -2.513 ; 74193:inst|25~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.969      ; 3.950      ;
; -2.497 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.785     ; 2.680      ;
; -2.477 ; 74193:inst1|23~1         ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.147      ; 3.092      ;
; -2.474 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.566     ; 2.896      ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'FPGA_clk'                                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -4.126 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[7] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.209     ; 0.885      ;
; -4.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[0] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.215     ; 0.852      ;
; -4.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[1] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.215     ; 0.852      ;
; -4.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[2] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.215     ; 0.852      ;
; -4.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[3] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.215     ; 0.852      ;
; -4.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[4] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.215     ; 0.852      ;
; -4.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[5] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.215     ; 0.852      ;
; -4.099 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[6] ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.215     ; 0.852      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[0]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[1]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[2]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[3]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[4]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[5]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[6]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[7]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[8]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[9]     ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[10]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[11]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[12]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[13]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[14]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -4.028 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[15]    ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.343     ; 0.653      ;
; -3.941 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|prev_psi       ; ld_counter                        ; FPGA_clk    ; 1.000        ; -4.342     ; 0.567      ;
; -2.149 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[7] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.732     ; 0.885      ;
; -2.122 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[0] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.738     ; 0.852      ;
; -2.122 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[1] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.738     ; 0.852      ;
; -2.122 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[2] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.738     ; 0.852      ;
; -2.122 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[3] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.738     ; 0.852      ;
; -2.122 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[4] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.738     ; 0.852      ;
; -2.122 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[5] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.738     ; 0.852      ;
; -2.122 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|adjustedDiv[6] ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.738     ; 0.852      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[0]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[1]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[2]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[3]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[4]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[5]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[6]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[7]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[8]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[9]     ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[10]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[11]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[12]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[13]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[14]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -2.051 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|counter[15]    ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.866     ; 0.653      ;
; -1.964 ; 7474:inst6|9                            ; FrequencyRegulator:inst2|prev_psi       ; oscillator_clk                    ; FPGA_clk    ; 0.500        ; -1.865     ; 0.567      ;
; -1.348 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.745     ; 1.081      ;
; -1.339 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.751     ; 1.066      ;
; -1.290 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.751     ; 1.017      ;
; -1.226 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.751     ; 0.953      ;
; -1.222 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.751     ; 0.949      ;
; -1.204 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.751     ; 0.931      ;
; -1.129 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.744     ; 0.863      ;
; -1.125 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.751     ; 0.852      ;
; -1.125 ; FrequencyRegulator:inst2|increase       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.751     ; 0.852      ;
; -1.102 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.750     ; 0.830      ;
; -1.102 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.750     ; 0.830      ;
; -1.102 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.750     ; 0.830      ;
; -1.102 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.750     ; 0.830      ;
; -1.102 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.750     ; 0.830      ;
; -1.102 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.750     ; 0.830      ;
; -1.102 ; FrequencyRegulator:inst2|decrease       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.500        ; -0.750     ; 0.830      ;
; -0.240 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.194      ;
; -0.236 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.190      ;
; -0.223 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.177      ;
; -0.207 ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.027     ; 1.168      ;
; -0.192 ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.027     ; 1.153      ;
; -0.191 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.145      ;
; -0.189 ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.024     ; 1.153      ;
; -0.176 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.130      ;
; -0.174 ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.024     ; 1.138      ;
; -0.174 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.128      ;
; -0.172 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.126      ;
; -0.170 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.124      ;
; -0.160 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.114      ;
; -0.159 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.113      ;
; -0.152 ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[6] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.024     ; 1.116      ;
; -0.146 ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.027     ; 1.107      ;
; -0.128 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.082      ;
; -0.128 ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.024     ; 1.092      ;
; -0.127 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.081      ;
; -0.126 ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.027     ; 1.087      ;
; -0.125 ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[6] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.024     ; 1.089      ;
; -0.112 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.066      ;
; -0.110 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.064      ;
; -0.110 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.064      ;
; -0.108 ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.062      ;
; -0.108 ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.024     ; 1.072      ;
; -0.106 ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.060      ;
; -0.106 ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.060      ;
; -0.097 ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.051      ;
; -0.096 ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.050      ;
; -0.095 ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.034     ; 1.049      ;
; -0.095 ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.027     ; 1.056      ;
; -0.088 ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|adjustedDiv[4] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.024     ; 1.052      ;
; -0.079 ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|adjustedDiv[6] ; FPGA_clk                          ; FPGA_clk    ; 1.000        ; -0.024     ; 1.043      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'FrequencyRegulator:inst2|prev_psi'                                                                                                             ;
+--------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                           ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -0.704 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.462      ;
; -0.704 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.464      ;
; -0.688 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.446      ;
; -0.678 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.438      ;
; -0.639 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.397      ;
; -0.639 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.399      ;
; -0.627 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.385      ;
; -0.617 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.377      ;
; -0.578 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.336      ;
; -0.578 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.338      ;
; -0.562 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.320      ;
; -0.552 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.312      ;
; -0.518 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.276      ;
; -0.507 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.267      ;
; -0.503 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.261      ;
; -0.493 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.253      ;
; -0.422 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.180      ;
; -0.411 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.171      ;
; -0.344 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.102      ;
; -0.333 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.093      ;
; -0.306 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.064      ;
; -0.306 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.066      ;
; -0.297 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 1.055      ;
; -0.286 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.046      ;
; -0.261 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 1.021      ;
; -0.236 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 0.996      ;
; -0.225 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 0.985      ;
; -0.196 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 0.954      ;
; -0.173 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 0.931      ;
; -0.160 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 0.918      ;
; -0.076 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.757      ; 0.836      ;
; -0.008 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; 0.500        ; 0.758      ; 0.766      ;
+--------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'ld_counter'                                                                                                           ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -3.114 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.700      ; 0.708      ;
; -3.114 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.698      ; 0.706      ;
; -3.104 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.754      ; 0.772      ;
; -2.816 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.568      ; 0.874      ;
; -2.661 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.997      ; 0.458      ;
; -2.644 ; 74193:inst1|26~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.989      ; 0.467      ;
; -2.603 ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.993      ; 0.512      ;
; -2.601 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.994      ; 0.515      ;
; -2.575 ; 74193:inst|23~_emulated                 ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 2.976      ; 0.523      ;
; -2.484 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.236      ; 0.874      ;
; -2.358 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.957      ; 2.681      ;
; -2.300 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.909      ; 2.691      ;
; -2.183 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.901      ; 2.800      ;
; -2.139 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.771      ; 2.714      ;
; -1.900 ; 7474:inst6|9                            ; 7474:inst6|9             ; oscillator_clk ; ld_counter  ; -0.500       ; 2.578      ; 0.300      ;
; -1.870 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.957      ; 3.209      ;
; -1.812 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.909      ; 3.219      ;
; -1.695 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.748      ; 2.175      ;
; -1.695 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.901      ; 3.328      ;
; -1.651 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.771      ; 3.242      ;
; -1.600 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 2.750      ; 0.772      ;
; -1.593 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 4.439      ; 2.928      ;
; -1.516 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.692      ; 2.298      ;
; -1.503 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 2.587      ; 0.706      ;
; -1.488 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.562      ; 2.196      ;
; -1.433 ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 2.097      ; 0.746      ;
; -1.409 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 4.957      ; 3.150      ;
; -1.402 ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 2.047      ; 0.727      ;
; -1.358 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 4.909      ; 3.153      ;
; -1.273 ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; ld_counter  ; -0.500       ; 2.704      ; 1.053      ;
; -1.243 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.706      ; 2.585      ;
; -1.230 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 4.901      ; 3.273      ;
; -1.202 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 4.771      ; 3.171      ;
; -1.200 ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 2.257      ; 0.679      ;
; -1.184 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.754      ; 2.692      ;
; -1.184 ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.041      ; 1.979      ;
; -1.179 ; 74193:inst1|26~1                        ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 1.851      ; 0.754      ;
; -1.158 ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 2.117      ; 0.581      ;
; -1.157 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 1.993      ; 0.458      ;
; -1.140 ; 74193:inst1|23~1                        ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 2.050      ; 0.992      ;
; -1.133 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.706      ; 2.695      ;
; -1.121 ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 1.551      ; 0.512      ;
; -1.115 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.698      ; 2.705      ;
; -1.105 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 4.439      ; 3.456      ;
; -1.093 ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.494      ; 2.523      ;
; -1.089 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.754      ; 2.787      ;
; -1.087 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.568      ; 2.603      ;
; -1.042 ; 74193:inst|23~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.446      ; 2.526      ;
; -1.038 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.706      ; 2.790      ;
; -1.025 ; 74193:inst|23~1                         ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 1.580      ; 0.637      ;
; -1.010 ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 1.634      ; 0.746      ;
; -1.005 ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.985      ; 2.102      ;
; -1.004 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 4.957      ; 3.575      ;
; -0.990 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 1.883      ; 0.515      ;
; -0.979 ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 1.584      ; 0.727      ;
; -0.977 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.568      ; 2.713      ;
; -0.977 ; 74193:inst1|23~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.855      ; 2.000      ;
; -0.976 ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.175      ; 2.321      ;
; -0.955 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.230      ; 2.397      ;
; -0.953 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 4.909      ; 3.578      ;
; -0.925 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.754      ; 2.951      ;
; -0.925 ; 74193:inst1|26~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.127      ; 2.324      ;
; -0.914 ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.438      ; 2.646      ;
; -0.910 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.698      ; 2.910      ;
; -0.902 ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~_emulated  ; FPGA_clk       ; ld_counter  ; -0.500       ; 2.277      ; 0.997      ;
; -0.886 ; 74193:inst|23~_emulated                 ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.308      ; 2.544      ;
; -0.885 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.953      ; 3.150      ;
; -0.874 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.706      ; 2.954      ;
; -0.874 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 3.953      ; 2.681      ;
; -0.852 ; 74193:inst1|24~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.949      ; 2.219      ;
; -0.825 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 4.901      ; 3.698      ;
; -0.797 ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.119      ; 2.444      ;
; -0.797 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 4.771      ; 3.596      ;
; -0.756 ; 74193:inst1|26~1                        ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 1.388      ; 0.754      ;
; -0.746 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.698      ; 3.074      ;
; -0.726 ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.050      ; 2.446      ;
; -0.724 ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.941      ; 2.339      ;
; -0.718 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.568      ; 2.972      ;
; -0.717 ; 74193:inst1|23~1                        ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 1.587      ; 0.992      ;
; -0.696 ; 74193:inst1|24~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.811      ; 2.237      ;
; -0.675 ; 74193:inst1|25~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.002      ; 2.449      ;
; -0.669 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 4.439      ; 3.372      ;
; -0.660 ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 1.410      ; 0.352      ;
; -0.618 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 3.480      ; 2.464      ;
; -0.603 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 3.480      ; 2.959      ;
; -0.602 ; 74193:inst|23~1                         ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 1.117      ; 0.637      ;
; -0.599 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.790      ; 3.273      ;
; -0.592 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 3.790      ; 2.800      ;
; -0.554 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.236      ; 2.804      ;
; -0.519 ; 74193:inst1|25~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.864      ; 2.467      ;
; -0.500 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.953      ; 3.575      ;
; -0.463 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 3.907      ; 3.526      ;
; -0.444 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.236      ; 2.914      ;
; -0.444 ; 74193:inst1|23~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 2.523      ; 2.201      ;
; -0.418 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 3.907      ; 3.091      ;
; -0.366 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 1.222      ; 0.458      ;
; -0.366 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 3.953      ; 3.209      ;
; -0.349 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.236      ; 3.009      ;
; -0.308 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 1.221      ; 0.515      ;
; -0.283 ; 74193:inst|26~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.830      ; 3.669      ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'oscillator_clk'                                                                                                          ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -2.047 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 0.772      ;
; -1.950 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.034      ; 0.706      ;
; -1.720 ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 1.053      ;
; -1.627 ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.704      ; 0.679      ;
; -1.585 ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.564      ; 0.581      ;
; -1.571 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.427      ; 0.458      ;
; -1.404 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.317      ; 0.515      ;
; -1.372 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.400      ; 3.150      ;
; -1.349 ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.724      ; 0.997      ;
; -1.341 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.400      ; 2.681      ;
; -1.192 ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 1.922      ; 0.352      ;
; -1.090 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 3.927      ; 2.959      ;
; -1.086 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.237      ; 3.273      ;
; -1.085 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 3.927      ; 2.464      ;
; -1.059 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.237      ; 2.800      ;
; -0.950 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 4.354      ; 3.526      ;
; -0.907 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.400      ; 3.575      ;
; -0.885 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 4.354      ; 3.091      ;
; -0.793 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.400      ; 3.209      ;
; -0.638 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.191      ; 2.175      ;
; -0.631 ; 74193:inst|25~1                         ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.381      ; 0.352      ;
; -0.625 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 3.927      ; 3.384      ;
; -0.621 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.237      ; 3.698      ;
; -0.560 ; 74193:inst|24~1                         ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 1.559      ; 0.621      ;
; -0.537 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.927      ; 2.992      ;
; -0.511 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.237      ; 3.328      ;
; -0.485 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.354      ; 3.951      ;
; -0.481 ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.605      ; 0.746      ;
; -0.394 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 0.730      ; 0.458      ;
; -0.356 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.718      ; 1.984      ;
; -0.352 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.028      ; 2.298      ;
; -0.343 ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.448      ; 0.727      ;
; -0.337 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.354      ; 3.619      ;
; -0.256 ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.266      ; 2.050      ;
; -0.246 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.265      ; 2.059      ;
; -0.229 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 0.622      ; 0.515      ;
; -0.216 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.145      ; 2.551      ;
; -0.212 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.265      ; 2.093      ;
; -0.198 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.784      ; 0.708      ;
; -0.198 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.782      ; 0.706      ;
; -0.188 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.838      ; 0.772      ;
; -0.184 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.329      ; 2.185      ;
; -0.181 ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 0.738      ; 0.679      ;
; -0.171 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.259      ; 2.128      ;
; -0.137 ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 0.596      ; 0.581      ;
; -0.134 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~1         ; FPGA_clk       ; oscillator_clk ; 0.000        ; 2.260      ; 2.166      ;
; -0.127 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 2.692      ;
; -0.094 ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.471      ; 1.979      ;
; -0.032 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 2.787      ;
; -0.003 ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.924      ; 2.523      ;
; 0.001  ; 74193:inst|24~1                         ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.018      ; 0.621      ;
; 0.045  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.724      ; 2.391      ;
; 0.047  ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|25~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.443      ; 1.530      ;
; 0.049  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.034      ; 2.705      ;
; 0.067  ; FrequencyRegulator:inst2|adjustedDiv[0] ; 74193:inst|26~1          ; FPGA_clk       ; oscillator_clk ; 0.000        ; 1.441      ; 1.548      ;
; 0.080  ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.064      ; 0.746      ;
; 0.084  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.292      ; 0.458      ;
; 0.100  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.652      ; 0.874      ;
; 0.114  ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.605      ; 2.321      ;
; 0.132  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 2.951      ;
; 0.155  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.724      ; 2.501      ;
; 0.185  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 2.958      ;
; 0.188  ; 74193:inst1|23~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.998      ; 1.788      ;
; 0.192  ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.308      ; 2.102      ;
; 0.197  ; 7474:inst6|9                            ; 7474:inst6|9             ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.021      ; 0.300      ;
; 0.218  ; 74193:inst1|25~1                        ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 0.907      ; 0.727      ;
; 0.244  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 0.592      ; 0.458      ;
; 0.250  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.724      ; 2.596      ;
; 0.254  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.034      ; 2.910      ;
; 0.279  ; 74193:inst|23~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.451      ; 2.332      ;
; 0.283  ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.761      ; 2.646      ;
; 0.295  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 3.068      ;
; 0.297  ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.300      ; 0.679      ;
; 0.328  ; 74193:inst1|23~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.425      ; 2.355      ;
; 0.338  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.038      ; 0.458      ;
; 0.355  ; 74193:inst1|26~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.030      ; 0.467      ;
; 0.364  ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.480      ; 2.446      ;
; 0.366  ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.064      ; 0.512      ;
; 0.390  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 3.163      ;
; 0.391  ; 74193:inst|26~_emulated                 ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.047      ; 0.520      ;
; 0.394  ; 74193:inst|23~_emulated                 ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.047      ; 0.523      ;
; 0.396  ; 74193:inst1|26~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.132      ; 2.130      ;
; 0.397  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.036      ; 0.515      ;
; 0.398  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.035      ; 0.515      ;
; 0.400  ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.442      ; 2.444      ;
; 0.411  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 0.482      ; 0.515      ;
; 0.414  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.724      ; 2.760      ;
; 0.415  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.516      ; 1.053      ;
; 0.418  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.034      ; 3.074      ;
; 0.419  ; 74193:inst|23~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.878      ; 2.899      ;
; 0.432  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~_emulated  ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.320      ; 0.874      ;
; 0.441  ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.058      ; 0.581      ;
; 0.466  ; 74193:inst|25~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.033      ; 0.581      ;
; 0.469  ; 74193:inst1|24~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.954      ; 2.025      ;
; 0.473  ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.264      ; 2.339      ;
; 0.518  ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 2.041      ; 2.681      ;
; 0.528  ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 0.069      ; 0.679      ;
; 0.536  ; 74193:inst1|26~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.559      ; 2.697      ;
; 0.554  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 3.327      ;
; 0.576  ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 1.993      ; 2.691      ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'FPGA_clk'                                                                                                                                               ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.079 ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.256      ; 1.392      ;
; 0.016  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.250      ; 1.481      ;
; 0.016  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.250      ; 1.481      ;
; 0.016  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.250      ; 1.481      ;
; 0.016  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[3] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.250      ; 1.481      ;
; 0.016  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.250      ; 1.481      ;
; 0.016  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.250      ; 1.481      ;
; 0.016  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.250      ; 1.481      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.153  ; FrequencyRegulator:inst2|prev_psi       ; FrequencyRegulator:inst2|counter[15]    ; FrequencyRegulator:inst2|prev_psi ; FPGA_clk    ; 0.000        ; 1.117      ; 1.485      ;
; 0.193  ; FrequencyRegulator:inst2|adjustedDiv[7] ; FrequencyRegulator:inst2|adjustedDiv[7] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.021      ; 0.296      ;
; 0.197  ; FrequencyRegulator:inst2|adjustedDiv[0] ; FrequencyRegulator:inst2|adjustedDiv[0] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.021      ; 0.300      ;
; 0.257  ; FrequencyRegulator:inst2|counter[15]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.373      ;
; 0.288  ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.404      ;
; 0.289  ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.405      ;
; 0.289  ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.405      ;
; 0.289  ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.405      ;
; 0.290  ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.406      ;
; 0.290  ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.406      ;
; 0.298  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[1]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.414      ;
; 0.299  ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.415      ;
; 0.299  ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.415      ;
; 0.299  ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.415      ;
; 0.300  ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[2]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.416      ;
; 0.300  ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.416      ;
; 0.300  ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.416      ;
; 0.300  ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.416      ;
; 0.310  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[0]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.426      ;
; 0.432  ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.548      ;
; 0.433  ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.549      ;
; 0.433  ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.549      ;
; 0.442  ; FrequencyRegulator:inst2|counter[14]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.558      ;
; 0.442  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[2]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.558      ;
; 0.443  ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.559      ;
; 0.443  ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.559      ;
; 0.443  ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.559      ;
; 0.443  ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.559      ;
; 0.443  ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.559      ;
; 0.445  ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.561      ;
; 0.445  ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.561      ;
; 0.452  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[1]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.568      ;
; 0.452  ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.568      ;
; 0.453  ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.569      ;
; 0.453  ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.569      ;
; 0.453  ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.569      ;
; 0.454  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[2]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.570      ;
; 0.454  ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.570      ;
; 0.455  ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.571      ;
; 0.455  ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.571      ;
; 0.455  ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.571      ;
; 0.463  ; FrequencyRegulator:inst2|adjustedDiv[1] ; FrequencyRegulator:inst2|adjustedDiv[1] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.024      ; 0.569      ;
; 0.490  ; FrequencyRegulator:inst2|counter[13]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.606      ;
; 0.491  ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.607      ;
; 0.491  ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.607      ;
; 0.493  ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.609      ;
; 0.493  ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.609      ;
; 0.500  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.616      ;
; 0.501  ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.617      ;
; 0.501  ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.617      ;
; 0.501  ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.617      ;
; 0.501  ; FrequencyRegulator:inst2|adjustedDiv[2] ; FrequencyRegulator:inst2|adjustedDiv[2] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.024      ; 0.607      ;
; 0.502  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.618      ;
; 0.503  ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.619      ;
; 0.503  ; FrequencyRegulator:inst2|counter[7]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.619      ;
; 0.503  ; FrequencyRegulator:inst2|counter[3]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.619      ;
; 0.503  ; FrequencyRegulator:inst2|counter[12]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.619      ;
; 0.503  ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.619      ;
; 0.505  ; FrequencyRegulator:inst2|counter[10]    ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.621      ;
; 0.512  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[3]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.628      ;
; 0.512  ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.628      ;
; 0.513  ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[11]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.629      ;
; 0.513  ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[7]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.629      ;
; 0.513  ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.629      ;
; 0.514  ; FrequencyRegulator:inst2|counter[0]     ; FrequencyRegulator:inst2|counter[4]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.630      ;
; 0.514  ; FrequencyRegulator:inst2|counter[6]     ; FrequencyRegulator:inst2|counter[10]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.630      ;
; 0.515  ; FrequencyRegulator:inst2|counter[8]     ; FrequencyRegulator:inst2|counter[12]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.631      ;
; 0.515  ; FrequencyRegulator:inst2|counter[4]     ; FrequencyRegulator:inst2|counter[8]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.631      ;
; 0.515  ; FrequencyRegulator:inst2|counter[2]     ; FrequencyRegulator:inst2|counter[6]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.631      ;
; 0.517  ; FrequencyRegulator:inst2|adjustedDiv[6] ; FrequencyRegulator:inst2|adjustedDiv[6] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.024      ; 0.623      ;
; 0.528  ; FrequencyRegulator:inst2|adjustedDiv[4] ; FrequencyRegulator:inst2|adjustedDiv[4] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.024      ; 0.634      ;
; 0.551  ; FrequencyRegulator:inst2|counter[11]    ; FrequencyRegulator:inst2|counter[15]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.667      ;
; 0.551  ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[13]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.667      ;
; 0.553  ; FrequencyRegulator:inst2|counter[9]     ; FrequencyRegulator:inst2|counter[14]    ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.669      ;
; 0.558  ; FrequencyRegulator:inst2|adjustedDiv[5] ; FrequencyRegulator:inst2|adjustedDiv[5] ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.024      ; 0.664      ;
; 0.560  ; FrequencyRegulator:inst2|counter[1]     ; FrequencyRegulator:inst2|counter[5]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.676      ;
; 0.561  ; FrequencyRegulator:inst2|counter[5]     ; FrequencyRegulator:inst2|counter[9]     ; FPGA_clk                          ; FPGA_clk    ; 0.000        ; 0.034      ; 0.677      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'FrequencyRegulator:inst2|prev_psi'                                                                                                             ;
+-------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                           ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.329 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 0.738      ;
; 0.330 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 0.738      ;
; 0.388 ; FrequencyRegulator:inst2|counter[11] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 0.796      ;
; 0.474 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 0.883      ;
; 0.485 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 0.894      ;
; 0.508 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 0.917      ;
; 0.521 ; FrequencyRegulator:inst2|counter[7]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 0.930      ;
; 0.536 ; FrequencyRegulator:inst2|counter[10] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 0.944      ;
; 0.549 ; FrequencyRegulator:inst2|counter[8]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 0.957      ;
; 0.570 ; FrequencyRegulator:inst2|counter[9]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 0.978      ;
; 0.583 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 0.992      ;
; 0.585 ; FrequencyRegulator:inst2|counter[12] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 0.993      ;
; 0.589 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 0.997      ;
; 0.604 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 1.012      ;
; 0.627 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.036      ;
; 0.629 ; FrequencyRegulator:inst2|counter[15] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 1.037      ;
; 0.638 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 1.046      ;
; 0.654 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 1.062      ;
; 0.679 ; FrequencyRegulator:inst2|counter[6]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.088      ;
; 0.699 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 1.107      ;
; 0.706 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.115      ;
; 0.708 ; FrequencyRegulator:inst2|counter[14] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 1.116      ;
; 0.709 ; FrequencyRegulator:inst2|counter[5]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.118      ;
; 0.722 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 1.130      ;
; 0.734 ; FrequencyRegulator:inst2|counter[4]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.143      ;
; 0.769 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 1.177      ;
; 0.769 ; FrequencyRegulator:inst2|counter[3]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.178      ;
; 0.795 ; FrequencyRegulator:inst2|counter[2]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.204      ;
; 0.806 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.215      ;
; 0.808 ; FrequencyRegulator:inst2|counter[13] ; FrequencyRegulator:inst2|decrease ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.878      ; 1.216      ;
; 0.829 ; FrequencyRegulator:inst2|counter[1]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.238      ;
; 0.852 ; FrequencyRegulator:inst2|counter[0]  ; FrequencyRegulator:inst2|increase ; FPGA_clk     ; FrequencyRegulator:inst2|prev_psi ; -0.500       ; 0.879      ; 1.261      ;
+-------+--------------------------------------+-----------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'oscillator_clk'                                                                                       ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -6.766 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.227     ; 4.027      ;
; -6.603 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.800     ; 4.291      ;
; -6.530 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.991     ; 4.027      ;
; -6.412 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.878     ; 4.022      ;
; -6.367 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.564     ; 4.291      ;
; -6.339 ; 74193:inst|24~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.780     ; 4.027      ;
; -6.249 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.451     ; 4.286      ;
; -6.238 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.704     ; 4.022      ;
; -6.176 ; 74193:inst|25~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.353     ; 4.291      ;
; -6.103 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.544     ; 4.027      ;
; -6.091 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.559     ; 4.020      ;
; -6.075 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.277     ; 4.286      ;
; -5.998 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.444     ; 4.022      ;
; -5.967 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.434     ; 4.021      ;
; -5.959 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.425     ; 4.022      ;
; -5.940 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.117     ; 4.291      ;
; -5.928 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.132     ; 4.284      ;
; -5.915 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.381     ; 4.022      ;
; -5.835 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.017     ; 4.286      ;
; -5.832 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.774     ; 3.026      ;
; -5.811 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.257     ; 4.022      ;
; -5.804 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.007     ; 4.285      ;
; -5.796 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -1.998     ; 4.286      ;
; -5.752 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -1.954     ; 4.286      ;
; -5.677 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.125     ; 4.020      ;
; -5.648 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -1.830     ; 4.286      ;
; -5.648 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.110     ; 3.026      ;
; -5.611 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.830     ; 2.749      ;
; -5.596 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.538     ; 3.026      ;
; -5.553 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -2.000     ; 4.021      ;
; -5.547 ; 74193:inst1|26~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.644     ; 2.871      ;
; -5.545 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.991     ; 4.022      ;
; -5.534 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.273     ; 2.749      ;
; -5.514 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.698     ; 4.284      ;
; -5.501 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.947     ; 4.022      ;
; -5.491 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.438     ; 3.021      ;
; -5.435 ; 74193:inst|23~_emulated  ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.312     ; 3.091      ;
; -5.412 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.874     ; 3.026      ;
; -5.402 ; 74193:inst1|23~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.782     ; 2.588      ;
; -5.390 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.573     ; 4.285      ;
; -5.382 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.564     ; 4.286      ;
; -5.375 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.594     ; 2.749      ;
; -5.338 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.500        ; -1.520     ; 4.286      ;
; -5.321 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.342     ; 3.967      ;
; -5.311 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.408     ; 2.871      ;
; -5.304 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.251     ; 3.021      ;
; -5.298 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -3.037     ; 2.749      ;
; -5.294 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.761     ; 3.021      ;
; -5.270 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.494     ; 2.744      ;
; -5.221 ; 74193:inst1|25~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.663     ; 3.026      ;
; -5.206 ; 74193:inst1|26~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.308     ; 2.866      ;
; -5.199 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.076     ; 3.091      ;
; -5.180 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.924     ; 2.744      ;
; -5.170 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.119     ; 3.019      ;
; -5.166 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.546     ; 2.588      ;
; -5.120 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.587     ; 3.021      ;
; -5.107 ; 74193:inst1|24~_emulated ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.826     ; 2.749      ;
; -5.094 ; 74193:inst|23~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -2.976     ; 3.086      ;
; -5.085 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.106     ; 3.967      ;
; -5.083 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.307     ; 2.744      ;
; -5.061 ; 74193:inst1|23~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.446     ; 2.583      ;
; -5.046 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.994     ; 3.020      ;
; -5.038 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.985     ; 3.021      ;
; -5.019 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.121     ; 2.866      ;
; -5.006 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.750     ; 2.744      ;
; -4.994 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.941     ; 3.021      ;
; -4.985 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.427     ; 3.026      ;
; -4.973 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.442     ; 3.019      ;
; -4.967 ; 74193:inst|24~1          ; 74193:inst|23~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.993     ; 3.962      ;
; -4.949 ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.175     ; 2.742      ;
; -4.907 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -2.789     ; 3.086      ;
; -4.885 ; 74193:inst1|26~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.989     ; 2.864      ;
; -4.880 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.327     ; 3.021      ;
; -4.874 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -3.259     ; 2.583      ;
; -4.871 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.590     ; 2.749      ;
; -4.859 ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.605     ; 2.742      ;
; -4.849 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.317     ; 3.020      ;
; -4.841 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.308     ; 3.021      ;
; -4.825 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.050     ; 2.743      ;
; -4.817 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.041     ; 2.744      ;
; -4.797 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.264     ; 3.021      ;
; -4.793 ; 74193:inst|24~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.819     ; 3.962      ;
; -4.774 ; 74193:inst|24~1          ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 1.000        ; -1.775     ; 3.967      ;
; -4.773 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.657     ; 3.084      ;
; -4.773 ; 74193:inst1|24~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.997     ; 2.744      ;
; -4.766 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.490     ; 2.744      ;
; -4.761 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.864     ; 2.865      ;
; -4.753 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.855     ; 2.866      ;
; -4.740 ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.127     ; 2.581      ;
; -4.735 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.480     ; 2.743      ;
; -4.727 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.471     ; 2.744      ;
; -4.709 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.811     ; 2.866      ;
; -4.693 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.500        ; -2.140     ; 3.021      ;
; -4.683 ; 74193:inst1|24~_emulated ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.500        ; -2.427     ; 2.744      ;
; -4.649 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.532     ; 3.085      ;
; -4.646 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 1.000        ; -1.674     ; 3.960      ;
; -4.641 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -2.523     ; 3.086      ;
; -4.629 ; 74193:inst1|25~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.336     ; 3.281      ;
; -4.622 ; 74193:inst1|26~1         ; 74193:inst|26~_emulated  ; oscillator_clk ; oscillator_clk ; 1.000        ; -2.405     ; 3.205      ;
; -4.616 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 1.000        ; -3.002     ; 2.582      ;
+--------+--------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'ld_counter'                                                                                        ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -4.615 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.061     ; 4.022      ;
; -4.452 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.634     ; 4.286      ;
; -4.276 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.724     ; 4.020      ;
; -4.152 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.599     ; 4.021      ;
; -4.113 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.297     ; 4.284      ;
; -4.100 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.546     ; 4.022      ;
; -4.083 ; 74193:inst|24~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.549     ; 4.022      ;
; -4.082 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.023     ; 4.027      ;
; -4.043 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.505     ; 3.026      ;
; -3.989 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.172     ; 4.285      ;
; -3.952 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.398     ; 4.022      ;
; -3.937 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.119     ; 4.286      ;
; -3.920 ; 74193:inst|25~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.122     ; 4.286      ;
; -3.919 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.596     ; 4.291      ;
; -3.822 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.561     ; 2.749      ;
; -3.792 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.739     ; 4.021      ;
; -3.792 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.738     ; 4.022      ;
; -3.789 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.029      ; 4.286      ;
; -3.758 ; 74193:inst1|26~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.375     ; 2.871      ;
; -3.753 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.220     ; 3.021      ;
; -3.753 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.221     ; 3.020      ;
; -3.744 ; 74193:inst|24~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.212     ; 4.020      ;
; -3.738 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.684     ; 4.022      ;
; -3.699 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.166     ; 3.021      ;
; -3.646 ; 74193:inst|23~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.043     ; 3.091      ;
; -3.637 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.138     ; 3.967      ;
; -3.629 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.312     ; 4.285      ;
; -3.629 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.311     ; 4.286      ;
; -3.620 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.087     ; 4.021      ;
; -3.613 ; 74193:inst1|23~_emulated ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.513     ; 2.588      ;
; -3.581 ; 74193:inst|25~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.215      ; 4.284      ;
; -3.576 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.543     ; 3.021      ;
; -3.575 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.257     ; 4.286      ;
; -3.568 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.034     ; 4.022      ;
; -3.543 ; 74193:inst|24~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.504     ; 4.027      ;
; -3.532 ; 74193:inst1|24~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.276     ; 2.744      ;
; -3.532 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.277     ; 2.743      ;
; -3.497 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.944     ; 3.021      ;
; -3.478 ; 74193:inst1|24~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.222     ; 2.744      ;
; -3.468 ; 74193:inst1|26~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.090     ; 2.866      ;
; -3.468 ; 74193:inst1|26~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.091     ; 2.865      ;
; -3.457 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.340      ; 4.285      ;
; -3.420 ; 74193:inst|24~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.114      ; 4.022      ;
; -3.414 ; 74193:inst1|26~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.036     ; 2.866      ;
; -3.405 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.393      ; 4.286      ;
; -3.383 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -1.107     ; 2.744      ;
; -3.356 ; 74193:inst|23~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -0.758     ; 3.086      ;
; -3.356 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.759     ; 3.085      ;
; -3.355 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.599     ; 2.744      ;
; -3.347 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.146      ; 3.961      ;
; -3.347 ; 74193:inst|24~1          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.147      ; 3.962      ;
; -3.336 ; 74193:inst|25~_emulated  ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.033     ; 4.291      ;
; -3.323 ; 74193:inst1|23~_emulated ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; -1.228     ; 2.583      ;
; -3.323 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.229     ; 2.582      ;
; -3.302 ; 74193:inst|23~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.704     ; 3.086      ;
; -3.293 ; 74193:inst|24~1          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; 0.201      ; 3.962      ;
; -3.291 ; 74193:inst1|26~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.413     ; 2.866      ;
; -3.269 ; 74193:inst1|23~_emulated ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -1.174     ; 2.583      ;
; -3.257 ; 74193:inst|25~_emulated  ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.541      ; 4.286      ;
; -3.253 ; 74193:inst|24~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.219     ; 4.022      ;
; -3.253 ; 74193:inst|24~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.220     ; 4.021      ;
; -3.199 ; 74193:inst|24~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.165     ; 4.022      ;
; -3.179 ; 74193:inst|23~_emulated  ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.081     ; 3.086      ;
; -3.170 ; 74193:inst|24~1          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.176     ; 3.962      ;
; -3.158 ; 74193:inst1|25~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.607     ; 3.019      ;
; -3.146 ; 74193:inst1|23~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.551     ; 2.583      ;
; -3.090 ; 74193:inst|25~_emulated  ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; 0.208      ; 4.286      ;
; -3.090 ; 74193:inst|25~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.207      ; 4.285      ;
; -3.044 ; 74193:inst1|24~_emulated ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.770     ; 2.742      ;
; -3.036 ; 74193:inst|25~_emulated  ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; 0.262      ; 4.286      ;
; -3.034 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.482     ; 3.020      ;
; -2.985 ; 74193:inst|24~1          ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.494      ; 3.967      ;
; -2.982 ; 74193:inst1|25~_emulated ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.429     ; 3.021      ;
; -2.965 ; 74193:inst1|25~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.432     ; 3.021      ;
; -2.964 ; 74193:inst1|25~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.906     ; 3.026      ;
; -2.945 ; 74193:inst1|25~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.132     ; 3.281      ;
; -2.938 ; 74193:inst1|26~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.201     ; 3.205      ;
; -2.920 ; 74193:inst1|24~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.645     ; 2.743      ;
; -2.913 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.880     ; 3.021      ;
; -2.887 ; 74193:inst|23~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.137     ; 3.218      ;
; -2.881 ; 74193:inst|26~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.687      ; 4.036      ;
; -2.868 ; 74193:inst1|24~_emulated ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.500        ; -0.592     ; 2.744      ;
; -2.866 ; 74193:inst|25~1          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; 0.685      ; 4.019      ;
; -2.851 ; 74193:inst1|24~_emulated ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; -0.595     ; 2.744      ;
; -2.850 ; 74193:inst1|24~_emulated ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -1.069     ; 2.749      ;
; -2.840 ; 74193:inst|23~_emulated  ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.744     ; 3.084      ;
; -2.834 ; 74193:inst1|25~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.281     ; 3.021      ;
; -2.831 ; 74193:inst|24~1          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.161      ; 3.960      ;
; -2.830 ; 74193:inst1|23~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.137     ; 3.161      ;
; -2.807 ; 74193:inst1|23~_emulated ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.214     ; 2.581      ;
; -2.756 ; 74193:inst1|24~1         ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.137     ; 3.087      ;
; -2.720 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.500        ; -0.444     ; 2.744      ;
; -2.716 ; 74193:inst|23~_emulated  ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -0.619     ; 3.085      ;
; -2.707 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; 0.286      ; 3.961      ;
; -2.695 ; 74193:inst|24~1          ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.500        ; 0.779      ; 3.962      ;
; -2.695 ; 74193:inst|24~1          ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.500        ; 0.778      ; 3.961      ;
; -2.692 ; 74193:inst1|24~_emulated ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 1.000        ; -0.936     ; 2.744      ;
; -2.683 ; 74193:inst1|23~_emulated ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 1.000        ; -1.089     ; 2.582      ;
; -2.674 ; 74193:inst1|25~_emulated ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 1.000        ; -0.622     ; 3.020      ;
; -2.674 ; 74193:inst1|25~_emulated ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 1.000        ; -0.621     ; 3.021      ;
+--------+--------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'ld_counter'                                                                                                        ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+
; -2.135 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.957      ; 2.904      ;
; -2.087 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.909      ; 2.904      ;
; -2.080 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.901      ; 2.903      ;
; -1.951 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 4.771      ; 2.902      ;
; -1.647 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.957      ; 3.432      ;
; -1.617 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 4.439      ; 2.904      ;
; -1.599 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.909      ; 3.432      ;
; -1.592 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.901      ; 3.431      ;
; -1.463 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 4.771      ; 3.430      ;
; -1.427 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.748      ; 2.443      ;
; -1.379 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.700      ; 2.443      ;
; -1.372 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.692      ; 2.442      ;
; -1.242 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.562      ; 2.442      ;
; -1.141 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 4.957      ; 3.418      ;
; -1.129 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 4.439      ; 3.432      ;
; -1.093 ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 4.909      ; 3.418      ;
; -1.086 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 4.901      ; 3.417      ;
; -1.026 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.754      ; 2.850      ;
; -0.978 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.706      ; 2.850      ;
; -0.971 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.698      ; 2.849      ;
; -0.956 ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 4.771      ; 3.417      ;
; -0.916 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.754      ; 2.960      ;
; -0.916 ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.041      ; 2.247      ;
; -0.909 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.230      ; 2.443      ;
; -0.868 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.706      ; 2.960      ;
; -0.868 ; 74193:inst1|23~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.993      ; 2.247      ;
; -0.861 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.698      ; 2.959      ;
; -0.861 ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.985      ; 2.246      ;
; -0.841 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.568      ; 2.849      ;
; -0.825 ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.494      ; 2.791      ;
; -0.821 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.754      ; 3.055      ;
; -0.777 ; 74193:inst|23~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.446      ; 2.791      ;
; -0.773 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.706      ; 3.055      ;
; -0.770 ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.438      ; 2.790      ;
; -0.766 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.698      ; 3.054      ;
; -0.736 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 4.957      ; 3.843      ;
; -0.731 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.568      ; 2.959      ;
; -0.731 ; 74193:inst1|23~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.855      ; 2.246      ;
; -0.708 ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.175      ; 2.589      ;
; -0.688 ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 4.909      ; 3.843      ;
; -0.681 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 4.901      ; 3.842      ;
; -0.660 ; 74193:inst1|26~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.127      ; 2.589      ;
; -0.657 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.754      ; 3.219      ;
; -0.653 ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.119      ; 2.588      ;
; -0.651 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 3.953      ; 2.904      ;
; -0.640 ; 74193:inst|23~_emulated                 ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.308      ; 2.790      ;
; -0.636 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.568      ; 3.054      ;
; -0.635 ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.997      ; 2.484      ;
; -0.623 ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 4.439      ; 3.418      ;
; -0.617 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.953      ; 3.418      ;
; -0.609 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.706      ; 3.219      ;
; -0.605 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 3.907      ; 2.904      ;
; -0.602 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.698      ; 3.218      ;
; -0.587 ; 74193:inst1|24~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.949      ; 2.484      ;
; -0.580 ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.941      ; 2.483      ;
; -0.571 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 3.907      ; 3.418      ;
; -0.551 ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 4.771      ; 3.842      ;
; -0.523 ; 74193:inst1|26~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.989      ; 2.588      ;
; -0.508 ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.236      ; 2.850      ;
; -0.489 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; -0.500       ; 3.790      ; 2.903      ;
; -0.472 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|26~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.568      ; 3.218      ;
; -0.458 ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.050      ; 2.714      ;
; -0.455 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; ld_counter  ; 0.000        ; 3.790      ; 3.417      ;
; -0.450 ; 74193:inst1|24~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.811      ; 2.483      ;
; -0.410 ; 74193:inst1|25~_emulated                ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.002      ; 2.714      ;
; -0.403 ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.994      ; 2.713      ;
; -0.398 ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.236      ; 2.960      ;
; -0.398 ; 74193:inst1|23~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 2.523      ; 2.247      ;
; -0.307 ; 74193:inst|23~_emulated                 ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 2.976      ; 2.791      ;
; -0.303 ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.236      ; 3.055      ;
; -0.273 ; 74193:inst1|25~_emulated                ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 2.864      ; 2.713      ;
; -0.232 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.953      ; 3.843      ;
; -0.218 ; oscillator_clk                          ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 4.439      ; 3.843      ;
; -0.190 ; 74193:inst1|26~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 2.657      ; 2.589      ;
; -0.186 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 3.907      ; 3.843      ;
; -0.173 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; -0.500       ; 3.480      ; 2.909      ;
; -0.143 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 3.953      ; 3.432      ;
; -0.139 ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|23~_emulated  ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.236      ; 3.219      ;
; -0.139 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; ld_counter  ; 0.000        ; 3.480      ; 3.423      ;
; -0.117 ; 74193:inst1|24~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 2.479      ; 2.484      ;
; -0.097 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 3.907      ; 3.432      ;
; -0.070 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.790      ; 3.842      ;
; -0.015 ; 74193:inst|26~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.830      ; 3.937      ;
; 0.019  ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; -0.500       ; 3.790      ; 3.431      ;
; 0.033  ; 74193:inst|26~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.782      ; 3.937      ;
; 0.040  ; 74193:inst|26~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.774      ; 3.936      ;
; 0.060  ; 74193:inst1|25~_emulated                ; 74193:inst|23~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 2.532      ; 2.714      ;
; 0.077  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 2.744      ; 2.443      ;
; 0.123  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|24~_emulated  ; FPGA_clk       ; ld_counter  ; -0.500       ; 2.698      ; 2.443      ;
; 0.170  ; 74193:inst|26~_emulated                 ; 74193:inst1|26~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.644      ; 3.936      ;
; 0.239  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; -0.500       ; 2.581      ; 2.442      ;
; 0.246  ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; 0.000        ; 3.480      ; 3.848      ;
; 0.267  ; 74193:inst|25~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.594      ; 3.983      ;
; 0.282  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|24~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.754      ; 4.158      ;
; 0.315  ; 74193:inst|25~_emulated                 ; 74193:inst1|23~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.546      ; 3.983      ;
; 0.322  ; 74193:inst|25~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.538      ; 3.982      ;
; 0.330  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|23~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.706      ; 4.158      ;
; 0.335  ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; ld_counter  ; -0.500       ; 3.480      ; 3.437      ;
; 0.337  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|25~_emulated ; FPGA_clk       ; ld_counter  ; 0.000        ; 3.698      ; 4.157      ;
; 0.341  ; 74193:inst|24~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; ld_counter  ; 0.000        ; 3.307      ; 3.770      ;
+--------+-----------------------------------------+--------------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'oscillator_clk'                                                                                                       ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+
; -1.118 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.400      ; 2.904      ;
; -1.104 ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.400      ; 3.418      ;
; -1.072 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 4.354      ; 2.904      ;
; -1.058 ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 4.354      ; 3.418      ;
; -0.956 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 4.237      ; 2.903      ;
; -0.942 ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 4.237      ; 3.417      ;
; -0.640 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 3.927      ; 2.909      ;
; -0.639 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.400      ; 3.843      ;
; -0.626 ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 3.927      ; 3.423      ;
; -0.593 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.354      ; 3.843      ;
; -0.570 ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.400      ; 3.432      ;
; -0.524 ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.354      ; 3.432      ;
; -0.477 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 4.237      ; 3.842      ;
; -0.408 ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 4.237      ; 3.431      ;
; -0.370 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.191      ; 2.443      ;
; -0.324 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.145      ; 2.443      ;
; -0.208 ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.028      ; 2.442      ;
; -0.161 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 3.927      ; 3.848      ;
; -0.092 ; oscillator_clk                          ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.927      ; 3.437      ;
; 0.031  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 2.850      ;
; 0.077  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 2.850      ;
; 0.108  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.718      ; 2.448      ;
; 0.141  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 2.960      ;
; 0.174  ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.471      ; 2.247      ;
; 0.187  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 2.960      ;
; 0.193  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.034      ; 2.849      ;
; 0.220  ; 74193:inst1|23~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.425      ; 2.247      ;
; 0.236  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 3.055      ;
; 0.265  ; 74193:inst|23~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.924      ; 2.791      ;
; 0.282  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 3.055      ;
; 0.303  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.034      ; 2.959      ;
; 0.311  ; 74193:inst|23~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.878      ; 2.791      ;
; 0.336  ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.308      ; 2.246      ;
; 0.382  ; 74193:inst1|26~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.605      ; 2.589      ;
; 0.398  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.034      ; 3.054      ;
; 0.400  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 3.219      ;
; 0.427  ; 74193:inst|23~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.761      ; 2.790      ;
; 0.428  ; 74193:inst1|26~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.559      ; 2.589      ;
; 0.446  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 3.219      ;
; 0.455  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.427      ; 2.484      ;
; 0.501  ; 74193:inst1|24~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.381      ; 2.484      ;
; 0.509  ; FrequencyRegulator:inst2|adjustedDiv[6] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.724      ; 2.855      ;
; 0.544  ; 74193:inst1|26~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.442      ; 2.588      ;
; 0.562  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.034      ; 3.218      ;
; 0.617  ; 74193:inst1|24~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.264      ; 2.483      ;
; 0.619  ; FrequencyRegulator:inst2|adjustedDiv[5] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.724      ; 2.965      ;
; 0.632  ; 74193:inst1|25~_emulated                ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.480      ; 2.714      ;
; 0.652  ; 74193:inst1|23~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.998      ; 2.252      ;
; 0.678  ; 74193:inst1|25~_emulated                ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.434      ; 2.714      ;
; 0.714  ; FrequencyRegulator:inst2|adjustedDiv[4] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.724      ; 3.060      ;
; 0.741  ; ld_counter                              ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 2.041      ; 2.904      ;
; 0.743  ; 74193:inst|23~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.451      ; 2.796      ;
; 0.789  ; ld_counter                              ; 74193:inst1|23~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 1.993      ; 2.904      ;
; 0.794  ; 74193:inst1|25~_emulated                ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.317      ; 2.713      ;
; 0.796  ; ld_counter                              ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 1.985      ; 2.903      ;
; 0.860  ; 74193:inst1|26~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.132      ; 2.594      ;
; 0.878  ; FrequencyRegulator:inst2|adjustedDiv[3] ; 74193:inst|25~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 2.724      ; 3.224      ;
; 0.925  ; ld_counter                              ; 74193:inst1|26~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 1.855      ; 2.902      ;
; 0.933  ; 74193:inst1|24~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 1.954      ; 2.489      ;
; 1.062  ; 74193:inst|26~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.273      ; 3.937      ;
; 1.063  ; ld_counter                              ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 1.719      ; 2.904      ;
; 1.108  ; 74193:inst|26~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.227      ; 3.937      ;
; 1.110  ; 74193:inst1|25~_emulated                ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.007      ; 2.719      ;
; 1.224  ; 74193:inst|26~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.110      ; 3.936      ;
; 1.259  ; ld_counter                              ; 74193:inst|23~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 1.523      ; 2.904      ;
; 1.309  ; oscillator_clk                          ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 2.041      ; 3.432      ;
; 1.339  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 4.158      ;
; 1.344  ; 74193:inst|25~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 3.037      ; 3.983      ;
; 1.357  ; oscillator_clk                          ; 74193:inst1|23~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 1.993      ; 3.432      ;
; 1.364  ; oscillator_clk                          ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 1.985      ; 3.431      ;
; 1.366  ; ld_counter                              ; 74193:inst|25~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 1.421      ; 2.909      ;
; 1.385  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 4.158      ;
; 1.390  ; 74193:inst|25~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.991      ; 3.983      ;
; 1.418  ; 74193:inst|24~_emulated                 ; 74193:inst1|24~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.750      ; 3.770      ;
; 1.464  ; 74193:inst|24~_emulated                 ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.704      ; 3.770      ;
; 1.489  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.832      ; 2.443      ;
; 1.493  ; oscillator_clk                          ; 74193:inst1|26~_emulated ; oscillator_clk ; oscillator_clk ; 0.000        ; 1.855      ; 3.430      ;
; 1.499  ; 74193:inst1|23~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.606      ; 2.727      ;
; 1.501  ; FrequencyRegulator:inst2|adjustedDiv[2] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.034      ; 4.157      ;
; 1.506  ; 74193:inst|25~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.874      ; 3.982      ;
; 1.518  ; 74193:inst1|23~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.107      ; 2.247      ;
; 1.537  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|23~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.784      ; 2.443      ;
; 1.540  ; 74193:inst|26~_emulated                 ; 74193:inst|25~_emulated  ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.800      ; 3.942      ;
; 1.544  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|25~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.776      ; 2.442      ;
; 1.545  ; 74193:inst1|23~1                        ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 1.560      ; 2.727      ;
; 1.553  ; 74193:inst1|24~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.605      ; 2.780      ;
; 1.564  ; 74193:inst1|23~_emulated                ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 1.061      ; 2.247      ;
; 1.580  ; 74193:inst|24~_emulated                 ; 74193:inst1|25~_emulated ; oscillator_clk ; oscillator_clk ; -0.500       ; 2.587      ; 3.769      ;
; 1.599  ; 74193:inst1|24~1                        ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; -0.500       ; 1.559      ; 2.780      ;
; 1.613  ; ld_counter                              ; 74193:inst|26~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 1.174      ; 2.909      ;
; 1.618  ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst1|24~_emulated ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.197      ; 4.437      ;
; 1.631  ; oscillator_clk                          ; 74193:inst|24~_emulated  ; oscillator_clk ; oscillator_clk ; 0.000        ; 1.719      ; 3.432      ;
; 1.632  ; 74193:inst1|24~_emulated                ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; 0.000        ; 0.730      ; 2.484      ;
; 1.661  ; 74193:inst1|23~1                        ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.443      ; 2.726      ;
; 1.664  ; FrequencyRegulator:inst2|adjustedDiv[1] ; 74193:inst|24~_emulated  ; FPGA_clk       ; oscillator_clk ; -0.500       ; 3.151      ; 4.437      ;
; 1.674  ; FrequencyRegulator:inst2|adjustedDiv[7] ; 74193:inst1|26~_emulated ; FPGA_clk       ; oscillator_clk ; 0.000        ; 0.646      ; 2.442      ;
; 1.677  ; 74193:inst|23~1                         ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.606      ; 2.905      ;
; 1.678  ; 74193:inst1|24~_emulated                ; 74193:inst|24~_emulated  ; ld_counter     ; oscillator_clk ; 0.000        ; 0.684      ; 2.484      ;
; 1.680  ; 74193:inst1|23~_emulated                ; 74193:inst1|25~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 0.944      ; 2.246      ;
; 1.693  ; 74193:inst1|25~1                        ; 74193:inst1|24~_emulated ; ld_counter     ; oscillator_clk ; -0.500       ; 1.611      ; 2.926      ;
+--------+-----------------------------------------+--------------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'FPGA_clk'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; FPGA_clk ; Rise       ; FPGA_clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|prev_psi       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[0]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[10]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[11]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[12]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[13]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[14]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[15]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[1]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[2]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[3]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[4]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[5]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[6]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[7]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[8]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[9]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|prev_psi       ;
; 0.007  ; 0.191        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[0] ;
; 0.007  ; 0.191        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[1] ;
; 0.007  ; 0.191        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[2] ;
; 0.007  ; 0.191        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[3] ;
; 0.007  ; 0.191        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[4] ;
; 0.007  ; 0.191        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[5] ;
; 0.007  ; 0.191        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[6] ;
; 0.011  ; 0.195        ; 0.184          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[7] ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[0]|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[10]|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[11]|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[12]|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[13]|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[14]|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[15]|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[1]|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[2]|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[3]|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[4]|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[5]|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[6]|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[7]|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[8]|clk                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|counter[9]|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|prev_psi|clk                      ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FPGA_clk~input|o                        ;
; 0.143  ; 0.143        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FPGA_clk~inputclkctrl|inclk[0]          ;
; 0.143  ; 0.143        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FPGA_clk~inputclkctrl|outclk            ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[0]|clk                ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[1]|clk                ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[2]|clk                ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[3]|clk                ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[4]|clk                ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[5]|clk                ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[6]|clk                ;
; 0.191  ; 0.191        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; inst2|adjustedDiv[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA_clk ; Rise       ; FPGA_clk~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA_clk ; Rise       ; FPGA_clk~input|i                        ;
; 0.588  ; 0.804        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[7] ;
; 0.592  ; 0.808        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[0] ;
; 0.592  ; 0.808        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[1] ;
; 0.592  ; 0.808        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[2] ;
; 0.592  ; 0.808        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[3] ;
; 0.592  ; 0.808        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[4] ;
; 0.592  ; 0.808        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[5] ;
; 0.592  ; 0.808        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|adjustedDiv[6] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|prev_psi       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[0]     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[10]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[11]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[12]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[13]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[14]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[15]    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[1]     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[2]     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; FPGA_clk ; Rise       ; FrequencyRegulator:inst2|counter[3]     ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'oscillator_clk'                                                        ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; oscillator_clk ; Rise       ; oscillator_clk            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|23~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|24~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst1|24~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|25~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst1|25~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst1|26~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|23~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|24~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst|24~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|25~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Fall       ; 74193:inst|25~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Rise       ; 74193:inst|26~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; oscillator_clk ; Fall       ; 7474:inst6|9              ;
; -0.361 ; -0.145       ; 0.216          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst|24~_emulated   ;
; -0.356 ; -0.140       ; 0.216          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst1|24~_emulated  ;
; -0.194 ; -0.010       ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|25~_emulated  ;
; -0.191 ; -0.007       ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|23~_emulated  ;
; -0.190 ; -0.006       ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|24~_emulated  ;
; -0.181 ; -0.181       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|51|combout           ;
; -0.175 ; 0.009        ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|26~_emulated  ;
; -0.172 ; 0.012        ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|24~_emulated   ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; oscillator_clk ; Fall       ; 7474:inst6|9              ;
; -0.153 ; -0.153       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|51|combout          ;
; -0.151 ; 0.033        ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|23~_emulated   ;
; -0.150 ; 0.034        ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|25~_emulated   ;
; -0.140 ; -0.140       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|24~_emulated|clk     ;
; -0.135 ; -0.135       ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|24~_emulated|clk    ;
; -0.118 ; 0.098        ; 0.216          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst|25~_emulated   ;
; -0.108 ; 0.076        ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|26~_emulated   ;
; -0.087 ; 0.129        ; 0.216          ; High Pulse Width ; oscillator_clk ; Fall       ; 74193:inst1|25~_emulated  ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|25~_emulated|clk    ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|23~_emulated|clk    ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|24~_emulated|clk    ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|27|combout          ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|26~_emulated|clk    ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|51|combout          ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|24~_emulated|clk     ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|5|combout           ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|51|datac            ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|5|datac             ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|21|combout          ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|23~_emulated|clk     ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|25~_emulated|clk     ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|27|combout           ;
; 0.053  ; 0.053        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|51|combout           ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|5|combout            ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|51|datac             ;
; 0.059  ; 0.059        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; AND_ld|4|combout          ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|5|datac              ;
; 0.062  ; 0.062        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst6|9|clk               ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; AND_ld|4~clkctrl|inclk[0] ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; AND_ld|4~clkctrl|outclk   ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|26~1           ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|25~1           ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|26~_emulated|clk     ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|51|dataa             ;
; 0.076  ; 0.076        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|26~1|datad           ;
; 0.078  ; 0.078        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|25~1|datad           ;
; 0.081  ; 0.081        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|5|combout            ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|5|datad              ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|51|datad             ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|25~1          ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|23~1          ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|24~1          ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|23~1           ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst|24~1           ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|25~1|datad          ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|25~_emulated|clk     ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|23~1|datad          ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|24~1|datad          ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|23~1|datad           ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst|24~1|datad           ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|25~2|combout         ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|26~2|combout         ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|26~1|datac          ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; 74193:inst1|26~1          ;
; 0.112  ; 0.112        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|5|combout           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|51|datab            ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|51|datad            ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|21|datad             ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|5|datad             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst|21|combout           ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; oscillator_clk~input|o    ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; oscillator_clk ; Fall       ; inst1|25~_emulated|clk    ;
; 0.143  ; 0.143        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|26~2|combout        ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; inst1|25~2|combout        ;
; 0.412  ; 0.596        ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst1|24~_emulated  ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst|24~_emulated   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; oscillator_clk ; Rise       ; oscillator_clk~input|i    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Rise       ; oscillator_clk~input|i    ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|24~_emulated|clk    ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst1|51|combout          ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|24~_emulated|clk     ;
; 0.672  ; 0.672        ; 0.000          ; Low Pulse Width  ; oscillator_clk ; Fall       ; inst|51|combout           ;
; 0.679  ; 0.863        ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst1|25~_emulated  ;
; 0.703  ; 0.919        ; 0.216          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|26~_emulated   ;
; 0.712  ; 0.896        ; 0.184          ; Low Pulse Width  ; oscillator_clk ; Fall       ; 74193:inst|25~_emulated   ;
; 0.745  ; 0.961        ; 0.216          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|23~_emulated   ;
; 0.745  ; 0.961        ; 0.216          ; High Pulse Width ; oscillator_clk ; Rise       ; 74193:inst|25~_emulated   ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'ld_counter'                                                        ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ld_counter ; Rise       ; ld_counter                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|23~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|24~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Fall       ; 74193:inst1|24~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|25~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Fall       ; 74193:inst1|25~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Rise       ; 74193:inst1|26~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Rise       ; 74193:inst|23~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Fall       ; 74193:inst|24~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Fall       ; 74193:inst|25~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ld_counter ; Rise       ; 7474:inst6|9              ;
; -0.385 ; -0.169       ; 0.216          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst|24~_emulated   ;
; -0.382 ; -0.166       ; 0.216          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst1|24~_emulated  ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width  ; ld_counter ; Rise       ; 7474:inst6|9              ;
; -0.232 ; -0.016       ; 0.216          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst|25~_emulated   ;
; -0.210 ; -0.210       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|51|combout           ;
; -0.199 ; 0.017        ; 0.216          ; High Pulse Width ; ld_counter ; Fall       ; 74193:inst1|25~_emulated  ;
; -0.198 ; -0.014       ; 0.184          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|25~_emulated  ;
; -0.195 ; -0.011       ; 0.184          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|23~_emulated  ;
; -0.194 ; -0.010       ; 0.184          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|24~_emulated  ;
; -0.182 ; -0.182       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|51|combout          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|26~_emulated  ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|23~_emulated   ;
; -0.167 ; -0.167       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|24~_emulated|clk     ;
; -0.164 ; -0.164       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|24~_emulated|clk    ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst6|9|clk               ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; AND_ld|4|combout          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; AND_ld|4|datad            ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|51|dataa             ;
; -0.043 ; -0.043       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; AND_ld|4~clkctrl|inclk[0] ;
; -0.043 ; -0.043       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; AND_ld|4~clkctrl|outclk   ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|26~1           ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|25~1           ;
; -0.037 ; -0.037       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|5|combout            ;
; -0.034 ; -0.034       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|26~1|datad           ;
; -0.033 ; -0.033       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|25~1|datad           ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|5|datad              ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|51|datad             ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|25~_emulated|clk    ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|27|combout          ;
; -0.014 ; -0.014       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|25~_emulated|clk     ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|23~_emulated|clk    ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|24~_emulated|clk    ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|25~1          ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|25~2|combout         ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|24~1          ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|26~2|combout         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|23~1          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|23~1           ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst|24~1           ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|25~1|datad          ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|24~1|datad          ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|23~1|datad          ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|5|combout           ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|23~1|datad           ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst|24~1|datad           ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|26~1|datac          ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|datad            ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|5|datad             ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; 74193:inst1|26~1          ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|26~_emulated|clk    ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|combout          ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|5|combout           ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|23~_emulated|clk     ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|datac            ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|51|datab            ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|5|datac             ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|21|combout          ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; ld_counter ; Fall       ; inst1|25~_emulated|clk    ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|26~2|combout        ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|27|combout           ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst1|25~2|combout        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; inst|21|combout           ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; ld_counter~input|o        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; ld_counter~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ld_counter ; Rise       ; ld_counter~input|i        ;
; 0.609  ; 0.793        ; 0.184          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst1|24~_emulated  ;
; 0.646  ; 0.830        ; 0.184          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst|24~_emulated   ;
; 0.716  ; 0.932        ; 0.216          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|26~_emulated  ;
; 0.732  ; 0.948        ; 0.216          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|24~_emulated  ;
; 0.735  ; 0.951        ; 0.216          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|25~_emulated  ;
; 0.737  ; 0.953        ; 0.216          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst1|23~_emulated  ;
; 0.741  ; 0.957        ; 0.216          ; High Pulse Width ; ld_counter ; Rise       ; 7474:inst6|9              ;
; 0.755  ; 0.971        ; 0.216          ; High Pulse Width ; ld_counter ; Rise       ; 74193:inst|23~_emulated   ;
; 0.788  ; 0.788        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|24~_emulated|clk    ;
; 0.790  ; 0.974        ; 0.184          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst1|25~_emulated  ;
; 0.806  ; 0.806        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst1|51|combout          ;
; 0.821  ; 1.005        ; 0.184          ; Low Pulse Width  ; ld_counter ; Fall       ; 74193:inst|25~_emulated   ;
; 0.825  ; 0.825        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|24~_emulated|clk     ;
; 0.866  ; 0.866        ; 0.000          ; Low Pulse Width  ; ld_counter ; Fall       ; inst|51|combout           ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; ld_counter~input|o        ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst|21|combout           ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst1|27|combout          ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst|27|combout           ;
; 0.930  ; 0.930        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst1|21|combout          ;
; 0.930  ; 0.930        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst1|5|datac             ;
; 0.931  ; 0.931        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst1|51|datac            ;
; 0.934  ; 0.934        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst1|5|combout           ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst1|51|combout          ;
; 0.937  ; 0.937        ; 0.000          ; High Pulse Width ; ld_counter ; Rise       ; inst1|26~_emulated|clk    ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'FrequencyRegulator:inst2|prev_psi'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|increase ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|decrease ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|increase|datac              ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|decrease|datac              ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|inclk[0]    ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|outclk      ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|combout            ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|prev_psi|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|prev_psi|q                  ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|datac              ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0|combout            ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|inclk[0]    ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|Equal0~0clkctrl|outclk      ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|decrease|datac              ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; FrequencyRegulator:inst2|prev_psi ; Rise       ; inst2|increase|datac              ;
; 0.644 ; 0.644        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|decrease ;
; 0.645 ; 0.645        ; 0.000          ; Low Pulse Width  ; FrequencyRegulator:inst2|prev_psi ; Fall       ; FrequencyRegulator:inst2|increase ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; setPeriod[*]   ; FrequencyRegulator:inst2|prev_psi ; 1.945  ; 2.554  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[0]  ; FrequencyRegulator:inst2|prev_psi ; 1.732  ; 2.414  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[1]  ; FrequencyRegulator:inst2|prev_psi ; 1.945  ; 2.554  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[2]  ; FrequencyRegulator:inst2|prev_psi ; 1.648  ; 2.353  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[3]  ; FrequencyRegulator:inst2|prev_psi ; 1.651  ; 2.213  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[4]  ; FrequencyRegulator:inst2|prev_psi ; 1.652  ; 2.341  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[5]  ; FrequencyRegulator:inst2|prev_psi ; 1.767  ; 2.344  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[6]  ; FrequencyRegulator:inst2|prev_psi ; 1.566  ; 2.266  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[7]  ; FrequencyRegulator:inst2|prev_psi ; 1.530  ; 2.143  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; ld_counter     ; ld_counter                        ; -0.451 ; 0.035  ; Rise       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 0.116  ; 0.482  ; Rise       ; ld_counter                        ;
; ld_counter     ; ld_counter                        ; -0.347 ; 0.111  ; Fall       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 0.220  ; 0.558  ; Fall       ; ld_counter                        ;
; ld_counter     ; oscillator_clk                    ; 1.637  ; 2.094  ; Rise       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 2.204  ; 2.541  ; Rise       ; oscillator_clk                    ;
; ld_counter     ; oscillator_clk                    ; -0.772 ; -0.314 ; Fall       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; -0.205 ; 0.133  ; Fall       ; oscillator_clk                    ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; setPeriod[*]   ; FrequencyRegulator:inst2|prev_psi ; -0.611 ; -1.253 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[0]  ; FrequencyRegulator:inst2|prev_psi ; -0.886 ; -1.497 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[1]  ; FrequencyRegulator:inst2|prev_psi ; -0.975 ; -1.632 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[2]  ; FrequencyRegulator:inst2|prev_psi ; -0.830 ; -1.467 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[3]  ; FrequencyRegulator:inst2|prev_psi ; -0.778 ; -1.388 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[4]  ; FrequencyRegulator:inst2|prev_psi ; -0.799 ; -1.407 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[5]  ; FrequencyRegulator:inst2|prev_psi ; -0.795 ; -1.410 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[6]  ; FrequencyRegulator:inst2|prev_psi ; -0.750 ; -1.386 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[7]  ; FrequencyRegulator:inst2|prev_psi ; -0.611 ; -1.253 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; ld_counter     ; ld_counter                        ; 2.358  ; 1.889  ; Rise       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 1.830  ; 1.464  ; Rise       ; ld_counter                        ;
; ld_counter     ; ld_counter                        ; 1.354  ; 0.885  ; Fall       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 0.826  ; 0.460  ; Fall       ; ld_counter                        ;
; ld_counter     ; oscillator_clk                    ; -0.558 ; -1.027 ; Rise       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; -1.086 ; -1.452 ; Rise       ; oscillator_clk                    ;
; ld_counter     ; oscillator_clk                    ; 1.801  ; 1.332  ; Fall       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 1.273  ; 0.907  ; Fall       ; oscillator_clk                    ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port           ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; outA_LSB            ; FPGA_clk                          ; 7.261  ; 7.350  ; Rise       ; FPGA_clk                          ;
; outA_MSB            ; FPGA_clk                          ; 8.006  ; 8.097  ; Rise       ; FPGA_clk                          ;
; outB_LSB            ; FPGA_clk                          ; 8.173  ; 8.313  ; Rise       ; FPGA_clk                          ;
; outB_MSB            ; FPGA_clk                          ; 8.869  ; 9.028  ; Rise       ; FPGA_clk                          ;
; outC_LSB            ; FPGA_clk                          ; 7.850  ; 7.930  ; Rise       ; FPGA_clk                          ;
; outC_MSB            ; FPGA_clk                          ; 7.927  ; 8.021  ; Rise       ; FPGA_clk                          ;
; outD_LSB            ; FPGA_clk                          ; 7.892  ; 7.950  ; Rise       ; FPGA_clk                          ;
; outD_MSB            ; FPGA_clk                          ; 7.901  ; 7.983  ; Rise       ; FPGA_clk                          ;
; out_adjustedDiv[*]  ; FPGA_clk                          ; 4.793  ; 4.556  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[0] ; FPGA_clk                          ; 4.793  ; 4.556  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[1] ; FPGA_clk                          ; 4.510  ; 4.296  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[2] ; FPGA_clk                          ; 3.974  ; 3.818  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[3] ; FPGA_clk                          ; 3.673  ; 3.565  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[4] ; FPGA_clk                          ; 3.937  ; 3.792  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[5] ; FPGA_clk                          ; 3.894  ; 3.762  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[6] ; FPGA_clk                          ; 3.584  ; 3.469  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[7] ; FPGA_clk                          ; 3.425  ; 3.516  ; Rise       ; FPGA_clk                          ;
; out_duration[*]     ; FPGA_clk                          ; 4.221  ; 4.384  ; Rise       ; FPGA_clk                          ;
;  out_duration[0]    ; FPGA_clk                          ; 3.604  ; 3.716  ; Rise       ; FPGA_clk                          ;
;  out_duration[1]    ; FPGA_clk                          ; 3.341  ; 3.435  ; Rise       ; FPGA_clk                          ;
;  out_duration[2]    ; FPGA_clk                          ; 3.602  ; 3.715  ; Rise       ; FPGA_clk                          ;
;  out_duration[3]    ; FPGA_clk                          ; 3.407  ; 3.502  ; Rise       ; FPGA_clk                          ;
;  out_duration[4]    ; FPGA_clk                          ; 3.389  ; 3.487  ; Rise       ; FPGA_clk                          ;
;  out_duration[5]    ; FPGA_clk                          ; 3.370  ; 3.485  ; Rise       ; FPGA_clk                          ;
;  out_duration[6]    ; FPGA_clk                          ; 3.211  ; 3.285  ; Rise       ; FPGA_clk                          ;
;  out_duration[7]    ; FPGA_clk                          ; 4.221  ; 4.384  ; Rise       ; FPGA_clk                          ;
;  out_duration[8]    ; FPGA_clk                          ; 3.526  ; 3.655  ; Rise       ; FPGA_clk                          ;
;  out_duration[9]    ; FPGA_clk                          ; 3.654  ; 3.795  ; Rise       ; FPGA_clk                          ;
;  out_duration[10]   ; FPGA_clk                          ; 3.480  ; 3.599  ; Rise       ; FPGA_clk                          ;
;  out_duration[11]   ; FPGA_clk                          ; 3.891  ; 4.084  ; Rise       ; FPGA_clk                          ;
;  out_duration[12]   ; FPGA_clk                          ; 3.556  ; 3.671  ; Rise       ; FPGA_clk                          ;
;  out_duration[13]   ; FPGA_clk                          ; 3.580  ; 3.706  ; Rise       ; FPGA_clk                          ;
;  out_duration[14]   ; FPGA_clk                          ; 3.505  ; 3.621  ; Rise       ; FPGA_clk                          ;
;  out_duration[15]   ; FPGA_clk                          ; 3.618  ; 3.752  ; Rise       ; FPGA_clk                          ;
; out_decrease        ; FrequencyRegulator:inst2|prev_psi ; 5.124  ; 5.282  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; out_increase        ; FrequencyRegulator:inst2|prev_psi ; 4.212  ; 4.305  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; input_signal        ; ld_counter                        ; 7.824  ; 7.712  ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 9.285  ; 9.366  ; Rise       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 9.918  ; 10.009 ; Rise       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 10.065 ; 10.190 ; Rise       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 10.560 ; 10.719 ; Rise       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 9.762  ; 9.842  ; Rise       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 9.839  ; 9.924  ; Rise       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 9.804  ; 9.862  ; Rise       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 9.813  ; 9.866  ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 9.292  ; 9.373  ; Fall       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 9.925  ; 10.016 ; Fall       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 10.072 ; 10.197 ; Fall       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 10.788 ; 10.947 ; Fall       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 9.606  ; 9.686  ; Fall       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 9.846  ; 9.931  ; Fall       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 9.811  ; 9.869  ; Fall       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 9.820  ; 9.873  ; Fall       ; ld_counter                        ;
; outA_LSB            ; oscillator_clk                    ; 8.794  ; 8.875  ; Rise       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 9.427  ; 9.518  ; Rise       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 9.574  ; 9.699  ; Rise       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 10.290 ; 10.449 ; Rise       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 8.579  ; 8.659  ; Rise       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 9.348  ; 9.433  ; Rise       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 9.313  ; 9.371  ; Rise       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 9.322  ; 9.375  ; Rise       ; oscillator_clk                    ;
; input_signal        ; oscillator_clk                    ; 5.347  ; 5.235  ; Fall       ; oscillator_clk                    ;
; outA_LSB            ; oscillator_clk                    ; 9.739  ; 9.820  ; Fall       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 10.372 ; 10.463 ; Fall       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 10.519 ; 10.644 ; Fall       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 11.235 ; 11.394 ; Fall       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 10.053 ; 10.133 ; Fall       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 10.293 ; 10.378 ; Fall       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 10.258 ; 10.316 ; Fall       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 10.267 ; 10.320 ; Fall       ; oscillator_clk                    ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port           ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+---------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; outA_LSB            ; FPGA_clk                          ; 4.098 ; 4.079 ; Rise       ; FPGA_clk                          ;
; outA_MSB            ; FPGA_clk                          ; 4.237 ; 4.257 ; Rise       ; FPGA_clk                          ;
; outB_LSB            ; FPGA_clk                          ; 4.786 ; 4.841 ; Rise       ; FPGA_clk                          ;
; outB_MSB            ; FPGA_clk                          ; 4.850 ; 4.930 ; Rise       ; FPGA_clk                          ;
; outC_LSB            ; FPGA_clk                          ; 3.910 ; 3.908 ; Rise       ; FPGA_clk                          ;
; outC_MSB            ; FPGA_clk                          ; 4.079 ; 4.107 ; Rise       ; FPGA_clk                          ;
; outD_LSB            ; FPGA_clk                          ; 3.931 ; 3.907 ; Rise       ; FPGA_clk                          ;
; outD_MSB            ; FPGA_clk                          ; 3.932 ; 4.091 ; Rise       ; FPGA_clk                          ;
; out_adjustedDiv[*]  ; FPGA_clk                          ; 3.312 ; 3.356 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[0] ; FPGA_clk                          ; 4.625 ; 4.397 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[1] ; FPGA_clk                          ; 4.356 ; 4.149 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[2] ; FPGA_clk                          ; 3.837 ; 3.687 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[3] ; FPGA_clk                          ; 3.550 ; 3.446 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[4] ; FPGA_clk                          ; 3.802 ; 3.662 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[5] ; FPGA_clk                          ; 3.760 ; 3.633 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[6] ; FPGA_clk                          ; 3.467 ; 3.356 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[7] ; FPGA_clk                          ; 3.312 ; 3.399 ; Rise       ; FPGA_clk                          ;
; out_duration[*]     ; FPGA_clk                          ; 3.104 ; 3.176 ; Rise       ; FPGA_clk                          ;
;  out_duration[0]    ; FPGA_clk                          ; 3.481 ; 3.590 ; Rise       ; FPGA_clk                          ;
;  out_duration[1]    ; FPGA_clk                          ; 3.229 ; 3.320 ; Rise       ; FPGA_clk                          ;
;  out_duration[2]    ; FPGA_clk                          ; 3.479 ; 3.589 ; Rise       ; FPGA_clk                          ;
;  out_duration[3]    ; FPGA_clk                          ; 3.293 ; 3.383 ; Rise       ; FPGA_clk                          ;
;  out_duration[4]    ; FPGA_clk                          ; 3.275 ; 3.370 ; Rise       ; FPGA_clk                          ;
;  out_duration[5]    ; FPGA_clk                          ; 3.260 ; 3.371 ; Rise       ; FPGA_clk                          ;
;  out_duration[6]    ; FPGA_clk                          ; 3.104 ; 3.176 ; Rise       ; FPGA_clk                          ;
;  out_duration[7]    ; FPGA_clk                          ; 4.109 ; 4.269 ; Rise       ; FPGA_clk                          ;
;  out_duration[8]    ; FPGA_clk                          ; 3.407 ; 3.531 ; Rise       ; FPGA_clk                          ;
;  out_duration[9]    ; FPGA_clk                          ; 3.530 ; 3.665 ; Rise       ; FPGA_clk                          ;
;  out_duration[10]   ; FPGA_clk                          ; 3.363 ; 3.477 ; Rise       ; FPGA_clk                          ;
;  out_duration[11]   ; FPGA_clk                          ; 3.757 ; 3.942 ; Rise       ; FPGA_clk                          ;
;  out_duration[12]   ; FPGA_clk                          ; 3.437 ; 3.547 ; Rise       ; FPGA_clk                          ;
;  out_duration[13]   ; FPGA_clk                          ; 3.459 ; 3.580 ; Rise       ; FPGA_clk                          ;
;  out_duration[14]   ; FPGA_clk                          ; 3.387 ; 3.498 ; Rise       ; FPGA_clk                          ;
;  out_duration[15]   ; FPGA_clk                          ; 3.496 ; 3.624 ; Rise       ; FPGA_clk                          ;
; out_decrease        ; FrequencyRegulator:inst2|prev_psi ; 4.968 ; 5.122 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; out_increase        ; FrequencyRegulator:inst2|prev_psi ; 4.058 ; 4.147 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; input_signal        ; ld_counter                        ; 5.768 ; 5.659 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 4.103 ; 4.189 ; Rise       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 4.815 ; 4.913 ; Rise       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 4.885 ; 5.016 ; Rise       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 5.686 ; 5.862 ; Rise       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 4.683 ; 4.743 ; Rise       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 4.733 ; 4.837 ; Rise       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 4.719 ; 4.758 ; Rise       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 4.718 ; 4.782 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 4.225 ; 4.286 ; Fall       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 4.815 ; 4.913 ; Fall       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 4.992 ; 5.126 ; Fall       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 5.686 ; 5.862 ; Fall       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 4.683 ; 4.743 ; Fall       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 4.733 ; 4.837 ; Fall       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 4.719 ; 4.758 ; Fall       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 4.718 ; 4.782 ; Fall       ; ld_counter                        ;
; outA_LSB            ; oscillator_clk                    ; 3.393 ; 3.476 ; Rise       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 4.350 ; 4.445 ; Rise       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 4.472 ; 4.585 ; Rise       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 5.308 ; 5.457 ; Rise       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 3.916 ; 4.001 ; Rise       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 4.470 ; 4.565 ; Rise       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 3.763 ; 3.827 ; Rise       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 4.443 ; 4.530 ; Rise       ; oscillator_clk                    ;
; input_signal        ; oscillator_clk                    ; 5.173 ; 5.064 ; Fall       ; oscillator_clk                    ;
; outA_LSB            ; oscillator_clk                    ; 4.753 ; 4.814 ; Fall       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 5.343 ; 5.441 ; Fall       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 5.520 ; 5.654 ; Fall       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 6.214 ; 6.390 ; Fall       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 5.211 ; 5.271 ; Fall       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 5.261 ; 5.365 ; Fall       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 5.247 ; 5.286 ; Fall       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 5.246 ; 5.310 ; Fall       ; oscillator_clk                    ;
+---------------------+-----------------------------------+-------+-------+------------+-----------------------------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -13.843  ; -6.655  ; -14.501  ; -4.614  ; -3.000              ;
;  FPGA_clk                          ; -10.042  ; -0.079  ; N/A      ; N/A     ; -3.000              ;
;  FrequencyRegulator:inst2|prev_psi ; -2.475   ; 0.329   ; N/A      ; N/A     ; 0.336               ;
;  ld_counter                        ; -9.702   ; -6.655  ; -9.950   ; -4.614  ; -3.000              ;
;  oscillator_clk                    ; -13.843  ; -4.475  ; -14.501  ; -2.719  ; -3.000              ;
; Design-wide TNS                    ; -436.73  ; -61.112 ; -171.59  ; -31.9   ; -86.194             ;
;  FPGA_clk                          ; -245.316 ; -0.079  ; N/A      ; N/A     ; -40.175             ;
;  FrequencyRegulator:inst2|prev_psi ; -4.917   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  ld_counter                        ; -75.298  ; -41.196 ; -65.499  ; -23.039 ; -21.622             ;
;  oscillator_clk                    ; -111.199 ; -19.916 ; -106.091 ; -9.376  ; -24.397             ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; setPeriod[*]   ; FrequencyRegulator:inst2|prev_psi ; 4.447  ; 4.928  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[0]  ; FrequencyRegulator:inst2|prev_psi ; 4.076  ; 4.762  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[1]  ; FrequencyRegulator:inst2|prev_psi ; 4.447  ; 4.928  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[2]  ; FrequencyRegulator:inst2|prev_psi ; 3.893  ; 4.560  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[3]  ; FrequencyRegulator:inst2|prev_psi ; 3.900  ; 4.310  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[4]  ; FrequencyRegulator:inst2|prev_psi ; 3.871  ; 4.561  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[5]  ; FrequencyRegulator:inst2|prev_psi ; 4.135  ; 4.523  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[6]  ; FrequencyRegulator:inst2|prev_psi ; 3.666  ; 4.357  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[7]  ; FrequencyRegulator:inst2|prev_psi ; 3.556  ; 4.018  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; ld_counter     ; ld_counter                        ; -0.451 ; 0.035  ; Rise       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 0.729  ; 0.675  ; Rise       ; ld_counter                        ;
; ld_counter     ; ld_counter                        ; -0.174 ; 0.199  ; Fall       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 1.412  ; 1.368  ; Fall       ; ld_counter                        ;
; ld_counter     ; oscillator_clk                    ; 3.342  ; 3.759  ; Rise       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 4.755  ; 4.776  ; Rise       ; oscillator_clk                    ;
; ld_counter     ; oscillator_clk                    ; -0.772 ; -0.314 ; Fall       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 0.270  ; 0.257  ; Fall       ; oscillator_clk                    ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port      ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; setPeriod[*]   ; FrequencyRegulator:inst2|prev_psi ; -0.611 ; -1.253 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[0]  ; FrequencyRegulator:inst2|prev_psi ; -0.886 ; -1.497 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[1]  ; FrequencyRegulator:inst2|prev_psi ; -0.975 ; -1.632 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[2]  ; FrequencyRegulator:inst2|prev_psi ; -0.830 ; -1.467 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[3]  ; FrequencyRegulator:inst2|prev_psi ; -0.778 ; -1.388 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[4]  ; FrequencyRegulator:inst2|prev_psi ; -0.799 ; -1.407 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[5]  ; FrequencyRegulator:inst2|prev_psi ; -0.795 ; -1.410 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[6]  ; FrequencyRegulator:inst2|prev_psi ; -0.750 ; -1.386 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
;  setPeriod[7]  ; FrequencyRegulator:inst2|prev_psi ; -0.611 ; -1.253 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; ld_counter     ; ld_counter                        ; 5.069  ; 4.699  ; Rise       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 3.750  ; 3.740  ; Rise       ; ld_counter                        ;
; ld_counter     ; ld_counter                        ; 2.399  ; 2.029  ; Fall       ; ld_counter                        ;
; oscillator_clk ; ld_counter                        ; 1.080  ; 1.070  ; Fall       ; ld_counter                        ;
; ld_counter     ; oscillator_clk                    ; -0.342 ; -0.646 ; Rise       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; -1.086 ; -1.452 ; Rise       ; oscillator_clk                    ;
; ld_counter     ; oscillator_clk                    ; 3.416  ; 3.046  ; Fall       ; oscillator_clk                    ;
; oscillator_clk ; oscillator_clk                    ; 2.097  ; 2.087  ; Fall       ; oscillator_clk                    ;
+----------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port           ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; outA_LSB            ; FPGA_clk                          ; 15.402 ; 15.388 ; Rise       ; FPGA_clk                          ;
; outA_MSB            ; FPGA_clk                          ; 16.933 ; 16.856 ; Rise       ; FPGA_clk                          ;
; outB_LSB            ; FPGA_clk                          ; 16.949 ; 17.031 ; Rise       ; FPGA_clk                          ;
; outB_MSB            ; FPGA_clk                          ; 18.362 ; 18.456 ; Rise       ; FPGA_clk                          ;
; outC_LSB            ; FPGA_clk                          ; 16.577 ; 16.537 ; Rise       ; FPGA_clk                          ;
; outC_MSB            ; FPGA_clk                          ; 16.755 ; 16.692 ; Rise       ; FPGA_clk                          ;
; outD_LSB            ; FPGA_clk                          ; 16.691 ; 16.636 ; Rise       ; FPGA_clk                          ;
; outD_MSB            ; FPGA_clk                          ; 16.685 ; 16.570 ; Rise       ; FPGA_clk                          ;
; out_adjustedDiv[*]  ; FPGA_clk                          ; 9.439  ; 9.506  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[0] ; FPGA_clk                          ; 9.439  ; 9.506  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[1] ; FPGA_clk                          ; 8.943  ; 8.980  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[2] ; FPGA_clk                          ; 7.954  ; 7.894  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[3] ; FPGA_clk                          ; 7.373  ; 7.368  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[4] ; FPGA_clk                          ; 7.923  ; 7.908  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[5] ; FPGA_clk                          ; 7.768  ; 7.788  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[6] ; FPGA_clk                          ; 7.179  ; 7.174  ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[7] ; FPGA_clk                          ; 7.081  ; 7.056  ; Rise       ; FPGA_clk                          ;
; out_duration[*]     ; FPGA_clk                          ; 8.528  ; 8.630  ; Rise       ; FPGA_clk                          ;
;  out_duration[0]    ; FPGA_clk                          ; 7.548  ; 7.499  ; Rise       ; FPGA_clk                          ;
;  out_duration[1]    ; FPGA_clk                          ; 6.986  ; 6.984  ; Rise       ; FPGA_clk                          ;
;  out_duration[2]    ; FPGA_clk                          ; 7.561  ; 7.511  ; Rise       ; FPGA_clk                          ;
;  out_duration[3]    ; FPGA_clk                          ; 7.186  ; 7.152  ; Rise       ; FPGA_clk                          ;
;  out_duration[4]    ; FPGA_clk                          ; 7.052  ; 7.052  ; Rise       ; FPGA_clk                          ;
;  out_duration[5]    ; FPGA_clk                          ; 7.036  ; 7.066  ; Rise       ; FPGA_clk                          ;
;  out_duration[6]    ; FPGA_clk                          ; 6.712  ; 6.708  ; Rise       ; FPGA_clk                          ;
;  out_duration[7]    ; FPGA_clk                          ; 8.528  ; 8.630  ; Rise       ; FPGA_clk                          ;
;  out_duration[8]    ; FPGA_clk                          ; 7.371  ; 7.390  ; Rise       ; FPGA_clk                          ;
;  out_duration[9]    ; FPGA_clk                          ; 7.661  ; 7.673  ; Rise       ; FPGA_clk                          ;
;  out_duration[10]   ; FPGA_clk                          ; 7.298  ; 7.313  ; Rise       ; FPGA_clk                          ;
;  out_duration[11]   ; FPGA_clk                          ; 8.062  ; 8.140  ; Rise       ; FPGA_clk                          ;
;  out_duration[12]   ; FPGA_clk                          ; 7.488  ; 7.461  ; Rise       ; FPGA_clk                          ;
;  out_duration[13]   ; FPGA_clk                          ; 7.517  ; 7.535  ; Rise       ; FPGA_clk                          ;
;  out_duration[14]   ; FPGA_clk                          ; 7.327  ; 7.309  ; Rise       ; FPGA_clk                          ;
;  out_duration[15]   ; FPGA_clk                          ; 7.567  ; 7.563  ; Rise       ; FPGA_clk                          ;
; out_decrease        ; FrequencyRegulator:inst2|prev_psi ; 10.264 ; 10.304 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; out_increase        ; FrequencyRegulator:inst2|prev_psi ; 8.727  ; 8.673  ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; input_signal        ; ld_counter                        ; 16.332 ; 16.357 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 19.779 ; 19.787 ; Rise       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 21.050 ; 20.995 ; Rise       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 21.080 ; 21.184 ; Rise       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 22.125 ; 22.182 ; Rise       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 20.694 ; 20.676 ; Rise       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 20.864 ; 20.832 ; Rise       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 20.805 ; 20.772 ; Rise       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 20.794 ; 20.741 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 19.241 ; 19.234 ; Fall       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 20.527 ; 20.450 ; Fall       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 20.543 ; 20.631 ; Fall       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 21.980 ; 22.050 ; Fall       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 19.830 ; 19.790 ; Fall       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 20.349 ; 20.286 ; Fall       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 20.285 ; 20.230 ; Fall       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 20.279 ; 20.188 ; Fall       ; ld_counter                        ;
; outA_LSB            ; oscillator_clk                    ; 18.899 ; 18.885 ; Rise       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 20.185 ; 20.108 ; Rise       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 20.201 ; 20.283 ; Rise       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 21.596 ; 21.708 ; Rise       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 18.340 ; 18.322 ; Rise       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 20.007 ; 19.944 ; Rise       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 19.943 ; 19.888 ; Rise       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 19.937 ; 19.799 ; Rise       ; oscillator_clk                    ;
; input_signal        ; oscillator_clk                    ; 10.382 ; 10.407 ; Fall       ; oscillator_clk                    ;
; outA_LSB            ; oscillator_clk                    ; 20.258 ; 20.251 ; Fall       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 21.544 ; 21.467 ; Fall       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 21.560 ; 21.648 ; Fall       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 22.997 ; 23.067 ; Fall       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 20.847 ; 20.807 ; Fall       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 21.366 ; 21.303 ; Fall       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 21.302 ; 21.247 ; Fall       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 21.296 ; 21.205 ; Fall       ; oscillator_clk                    ;
+---------------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port           ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+---------------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; outA_LSB            ; FPGA_clk                          ; 4.098 ; 4.079 ; Rise       ; FPGA_clk                          ;
; outA_MSB            ; FPGA_clk                          ; 4.237 ; 4.257 ; Rise       ; FPGA_clk                          ;
; outB_LSB            ; FPGA_clk                          ; 4.786 ; 4.841 ; Rise       ; FPGA_clk                          ;
; outB_MSB            ; FPGA_clk                          ; 4.850 ; 4.930 ; Rise       ; FPGA_clk                          ;
; outC_LSB            ; FPGA_clk                          ; 3.910 ; 3.908 ; Rise       ; FPGA_clk                          ;
; outC_MSB            ; FPGA_clk                          ; 4.079 ; 4.107 ; Rise       ; FPGA_clk                          ;
; outD_LSB            ; FPGA_clk                          ; 3.931 ; 3.907 ; Rise       ; FPGA_clk                          ;
; outD_MSB            ; FPGA_clk                          ; 3.932 ; 4.091 ; Rise       ; FPGA_clk                          ;
; out_adjustedDiv[*]  ; FPGA_clk                          ; 3.312 ; 3.356 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[0] ; FPGA_clk                          ; 4.625 ; 4.397 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[1] ; FPGA_clk                          ; 4.356 ; 4.149 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[2] ; FPGA_clk                          ; 3.837 ; 3.687 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[3] ; FPGA_clk                          ; 3.550 ; 3.446 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[4] ; FPGA_clk                          ; 3.802 ; 3.662 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[5] ; FPGA_clk                          ; 3.760 ; 3.633 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[6] ; FPGA_clk                          ; 3.467 ; 3.356 ; Rise       ; FPGA_clk                          ;
;  out_adjustedDiv[7] ; FPGA_clk                          ; 3.312 ; 3.399 ; Rise       ; FPGA_clk                          ;
; out_duration[*]     ; FPGA_clk                          ; 3.104 ; 3.176 ; Rise       ; FPGA_clk                          ;
;  out_duration[0]    ; FPGA_clk                          ; 3.481 ; 3.590 ; Rise       ; FPGA_clk                          ;
;  out_duration[1]    ; FPGA_clk                          ; 3.229 ; 3.320 ; Rise       ; FPGA_clk                          ;
;  out_duration[2]    ; FPGA_clk                          ; 3.479 ; 3.589 ; Rise       ; FPGA_clk                          ;
;  out_duration[3]    ; FPGA_clk                          ; 3.293 ; 3.383 ; Rise       ; FPGA_clk                          ;
;  out_duration[4]    ; FPGA_clk                          ; 3.275 ; 3.370 ; Rise       ; FPGA_clk                          ;
;  out_duration[5]    ; FPGA_clk                          ; 3.260 ; 3.371 ; Rise       ; FPGA_clk                          ;
;  out_duration[6]    ; FPGA_clk                          ; 3.104 ; 3.176 ; Rise       ; FPGA_clk                          ;
;  out_duration[7]    ; FPGA_clk                          ; 4.109 ; 4.269 ; Rise       ; FPGA_clk                          ;
;  out_duration[8]    ; FPGA_clk                          ; 3.407 ; 3.531 ; Rise       ; FPGA_clk                          ;
;  out_duration[9]    ; FPGA_clk                          ; 3.530 ; 3.665 ; Rise       ; FPGA_clk                          ;
;  out_duration[10]   ; FPGA_clk                          ; 3.363 ; 3.477 ; Rise       ; FPGA_clk                          ;
;  out_duration[11]   ; FPGA_clk                          ; 3.757 ; 3.942 ; Rise       ; FPGA_clk                          ;
;  out_duration[12]   ; FPGA_clk                          ; 3.437 ; 3.547 ; Rise       ; FPGA_clk                          ;
;  out_duration[13]   ; FPGA_clk                          ; 3.459 ; 3.580 ; Rise       ; FPGA_clk                          ;
;  out_duration[14]   ; FPGA_clk                          ; 3.387 ; 3.498 ; Rise       ; FPGA_clk                          ;
;  out_duration[15]   ; FPGA_clk                          ; 3.496 ; 3.624 ; Rise       ; FPGA_clk                          ;
; out_decrease        ; FrequencyRegulator:inst2|prev_psi ; 4.968 ; 5.122 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; out_increase        ; FrequencyRegulator:inst2|prev_psi ; 4.058 ; 4.147 ; Fall       ; FrequencyRegulator:inst2|prev_psi ;
; input_signal        ; ld_counter                        ; 5.768 ; 5.659 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 4.103 ; 4.189 ; Rise       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 4.815 ; 4.913 ; Rise       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 4.885 ; 5.016 ; Rise       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 5.686 ; 5.862 ; Rise       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 4.683 ; 4.743 ; Rise       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 4.733 ; 4.837 ; Rise       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 4.719 ; 4.758 ; Rise       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 4.718 ; 4.782 ; Rise       ; ld_counter                        ;
; outA_LSB            ; ld_counter                        ; 4.225 ; 4.286 ; Fall       ; ld_counter                        ;
; outA_MSB            ; ld_counter                        ; 4.815 ; 4.913 ; Fall       ; ld_counter                        ;
; outB_LSB            ; ld_counter                        ; 4.992 ; 5.126 ; Fall       ; ld_counter                        ;
; outB_MSB            ; ld_counter                        ; 5.686 ; 5.862 ; Fall       ; ld_counter                        ;
; outC_LSB            ; ld_counter                        ; 4.683 ; 4.743 ; Fall       ; ld_counter                        ;
; outC_MSB            ; ld_counter                        ; 4.733 ; 4.837 ; Fall       ; ld_counter                        ;
; outD_LSB            ; ld_counter                        ; 4.719 ; 4.758 ; Fall       ; ld_counter                        ;
; outD_MSB            ; ld_counter                        ; 4.718 ; 4.782 ; Fall       ; ld_counter                        ;
; outA_LSB            ; oscillator_clk                    ; 3.393 ; 3.476 ; Rise       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 4.350 ; 4.445 ; Rise       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 4.472 ; 4.585 ; Rise       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 5.308 ; 5.457 ; Rise       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 3.916 ; 4.001 ; Rise       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 4.470 ; 4.565 ; Rise       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 3.763 ; 3.827 ; Rise       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 4.443 ; 4.530 ; Rise       ; oscillator_clk                    ;
; input_signal        ; oscillator_clk                    ; 5.173 ; 5.064 ; Fall       ; oscillator_clk                    ;
; outA_LSB            ; oscillator_clk                    ; 4.753 ; 4.814 ; Fall       ; oscillator_clk                    ;
; outA_MSB            ; oscillator_clk                    ; 5.343 ; 5.441 ; Fall       ; oscillator_clk                    ;
; outB_LSB            ; oscillator_clk                    ; 5.520 ; 5.654 ; Fall       ; oscillator_clk                    ;
; outB_MSB            ; oscillator_clk                    ; 6.214 ; 6.390 ; Fall       ; oscillator_clk                    ;
; outC_LSB            ; oscillator_clk                    ; 5.211 ; 5.271 ; Fall       ; oscillator_clk                    ;
; outC_MSB            ; oscillator_clk                    ; 5.261 ; 5.365 ; Fall       ; oscillator_clk                    ;
; outD_LSB            ; oscillator_clk                    ; 5.247 ; 5.286 ; Fall       ; oscillator_clk                    ;
; outD_MSB            ; oscillator_clk                    ; 5.246 ; 5.310 ; Fall       ; oscillator_clk                    ;
+---------------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; outD_LSB           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outC_LSB           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outB_LSB           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outA_LSB           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outD_MSB           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outC_MSB           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outB_MSB           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outA_MSB           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; input_signal       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_decrease       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_increase       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_adjustedDiv[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_adjustedDiv[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_adjustedDiv[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_adjustedDiv[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_adjustedDiv[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_adjustedDiv[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_adjustedDiv[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_adjustedDiv[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_duration[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; setPeriod[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FPGA_clk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FPGA_rst                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ld_counter              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; oscillator_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outD_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outC_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; outB_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.34 V              ; -0.00664 V          ; 0.204 V                              ; 0.106 V                              ; 2.63e-09 s                  ; 2.46e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.34 V             ; -0.00664 V         ; 0.204 V                             ; 0.106 V                             ; 2.63e-09 s                 ; 2.46e-09 s                 ; No                        ; Yes                       ;
; outA_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; outD_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outC_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; outB_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; outA_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; input_signal       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; out_decrease       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; out_increase       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; out_adjustedDiv[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; out_adjustedDiv[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.34 V              ; -0.00664 V          ; 0.204 V                              ; 0.106 V                              ; 2.63e-09 s                  ; 2.46e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.34 V             ; -0.00664 V         ; 0.204 V                             ; 0.106 V                             ; 2.63e-09 s                 ; 2.46e-09 s                 ; No                        ; Yes                       ;
; out_duration[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; out_duration[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outD_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; outC_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; outB_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.091 V                              ; 0.053 V                              ; 3.77e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.091 V                             ; 0.053 V                             ; 3.77e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; outA_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; outD_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; outC_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; outB_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; outA_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; input_signal       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; out_decrease       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; out_increase       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.091 V                              ; 0.053 V                              ; 3.77e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.091 V                             ; 0.053 V                             ; 3.77e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; out_duration[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.33e-06 V                   ; 2.35 V              ; -0.00598 V          ; 0.095 V                              ; 0.012 V                              ; 4.54e-10 s                  ; 3.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.33e-06 V                  ; 2.35 V             ; -0.00598 V         ; 0.095 V                             ; 0.012 V                             ; 4.54e-10 s                 ; 3.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.86e-06 V                   ; 2.34 V              ; -0.00776 V          ; 0.107 V                              ; 0.033 V                              ; 6.63e-10 s                  ; 8.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.86e-06 V                  ; 2.34 V             ; -0.00776 V         ; 0.107 V                             ; 0.033 V                             ; 6.63e-10 s                 ; 8.55e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outD_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outC_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; outB_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.65 V              ; -0.0149 V           ; 0.207 V                              ; 0.176 V                              ; 2.15e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.65 V             ; -0.0149 V          ; 0.207 V                             ; 0.176 V                             ; 2.15e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; outA_LSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; outD_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outC_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; outB_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; outA_MSB           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; input_signal       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; out_decrease       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; out_increase       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; out_adjustedDiv[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; out_adjustedDiv[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; out_adjustedDiv[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_adjustedDiv[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; out_adjustedDiv[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; out_duration[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; out_duration[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.65 V              ; -0.0149 V           ; 0.207 V                              ; 0.176 V                              ; 2.15e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.65 V             ; -0.0149 V          ; 0.207 V                             ; 0.176 V                             ; 2.15e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; out_duration[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; out_duration[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; out_duration[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; FPGA_clk                          ; FPGA_clk                          ; 173      ; 0        ; 0        ; 0        ;
; FrequencyRegulator:inst2|prev_psi ; FPGA_clk                          ; 24       ; 68       ; 0        ; 0        ;
; ld_counter                        ; FPGA_clk                          ; 25       ; 0        ; 0        ; 0        ;
; oscillator_clk                    ; FPGA_clk                          ; 0        ; 25       ; 0        ; 0        ;
; FPGA_clk                          ; FrequencyRegulator:inst2|prev_psi ; 0        ; 0        ; 40       ; 0        ;
; FPGA_clk                          ; ld_counter                        ; 64       ; 0        ; 48       ; 0        ;
; ld_counter                        ; ld_counter                        ; 106      ; 35       ; 90       ; 30       ;
; oscillator_clk                    ; ld_counter                        ; 126      ; 36       ; 108      ; 30       ;
; FPGA_clk                          ; oscillator_clk                    ; 104      ; 0        ; 64       ; 0        ;
; ld_counter                        ; oscillator_clk                    ; 180      ; 60       ; 121      ; 40       ;
; oscillator_clk                    ; oscillator_clk                    ; 216      ; 60       ; 144      ; 41       ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; FPGA_clk                          ; FPGA_clk                          ; 173      ; 0        ; 0        ; 0        ;
; FrequencyRegulator:inst2|prev_psi ; FPGA_clk                          ; 24       ; 68       ; 0        ; 0        ;
; ld_counter                        ; FPGA_clk                          ; 25       ; 0        ; 0        ; 0        ;
; oscillator_clk                    ; FPGA_clk                          ; 0        ; 25       ; 0        ; 0        ;
; FPGA_clk                          ; FrequencyRegulator:inst2|prev_psi ; 0        ; 0        ; 40       ; 0        ;
; FPGA_clk                          ; ld_counter                        ; 64       ; 0        ; 48       ; 0        ;
; ld_counter                        ; ld_counter                        ; 106      ; 35       ; 90       ; 30       ;
; oscillator_clk                    ; ld_counter                        ; 126      ; 36       ; 108      ; 30       ;
; FPGA_clk                          ; oscillator_clk                    ; 104      ; 0        ; 64       ; 0        ;
; ld_counter                        ; oscillator_clk                    ; 180      ; 60       ; 121      ; 40       ;
; oscillator_clk                    ; oscillator_clk                    ; 216      ; 60       ; 144      ; 41       ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Recovery Transfers                                                          ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; FPGA_clk       ; ld_counter     ; 56       ; 0        ; 48       ; 0        ;
; ld_counter     ; ld_counter     ; 98       ; 35       ; 84       ; 30       ;
; oscillator_clk ; ld_counter     ; 119      ; 35       ; 102      ; 30       ;
; FPGA_clk       ; oscillator_clk ; 96       ; 0        ; 64       ; 0        ;
; ld_counter     ; oscillator_clk ; 168      ; 60       ; 112      ; 40       ;
; oscillator_clk ; oscillator_clk ; 204      ; 60       ; 136      ; 40       ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Removal Transfers                                                           ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; FPGA_clk       ; ld_counter     ; 56       ; 0        ; 48       ; 0        ;
; ld_counter     ; ld_counter     ; 98       ; 35       ; 84       ; 30       ;
; oscillator_clk ; ld_counter     ; 119      ; 35       ; 102      ; 30       ;
; FPGA_clk       ; oscillator_clk ; 96       ; 0        ; 64       ; 0        ;
; ld_counter     ; oscillator_clk ; 168      ; 60       ; 112      ; 40       ;
; oscillator_clk ; oscillator_clk ; 204      ; 60       ; 136      ; 40       ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 57    ; 57   ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 235   ; 235  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 18 11:42:41 2020
Info: Command: quartus_sta Regulator -c Regulator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Regulator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FPGA_clk FPGA_clk
    Info (332105): create_clock -period 1.000 -name ld_counter ld_counter
    Info (332105): create_clock -period 1.000 -name FrequencyRegulator:inst2|prev_psi FrequencyRegulator:inst2|prev_psi
    Info (332105): create_clock -period 1.000 -name oscillator_clk oscillator_clk
Warning (332125): Found combinational loop of 33 nodes
    Warning (332126): Node "inst1|27|combout"
    Warning (332126): Node "AND_ld|4|datab"
    Warning (332126): Node "AND_ld|4|combout"
    Warning (332126): Node "inst1|23~2|datab"
    Warning (332126): Node "inst1|23~2|combout"
    Warning (332126): Node "inst1|27|dataa"
    Warning (332126): Node "inst1|24~2|datab"
    Warning (332126): Node "inst1|24~2|combout"
    Warning (332126): Node "inst1|21|datac"
    Warning (332126): Node "inst1|21|combout"
    Warning (332126): Node "inst1|27|datac"
    Warning (332126): Node "inst1|25~2|datab"
    Warning (332126): Node "inst1|25~2|combout"
    Warning (332126): Node "inst1|21|dataa"
    Warning (332126): Node "inst1|26~2|dataa"
    Warning (332126): Node "inst1|26~2|combout"
    Warning (332126): Node "inst1|21|datab"
    Warning (332126): Node "inst|23~2|dataa"
    Warning (332126): Node "inst|23~2|combout"
    Warning (332126): Node "inst|27|dataa"
    Warning (332126): Node "inst|27|combout"
    Warning (332126): Node "inst1|21|datad"
    Warning (332126): Node "inst|24~2|dataa"
    Warning (332126): Node "inst|24~2|combout"
    Warning (332126): Node "inst|21|datac"
    Warning (332126): Node "inst|21|combout"
    Warning (332126): Node "inst|27|datad"
    Warning (332126): Node "inst|25~2|dataa"
    Warning (332126): Node "inst|25~2|combout"
    Warning (332126): Node "inst|21|datab"
    Warning (332126): Node "inst|26~2|dataa"
    Warning (332126): Node "inst|26~2|combout"
    Warning (332126): Node "inst|21|dataa"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: AND_ld|4|datad  to: inst|26~2|combout
    Info (332098): From: inst|21|datad  to: inst|26~2|combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.843
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.843      -111.199 oscillator_clk 
    Info (332119):   -10.042      -245.316 FPGA_clk 
    Info (332119):    -9.702       -75.298 ld_counter 
    Info (332119):    -2.475        -4.917 FrequencyRegulator:inst2|prev_psi 
Info (332146): Worst-case hold slack is -6.655
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.655       -41.196 ld_counter 
    Info (332119):    -4.475       -19.916 oscillator_clk 
    Info (332119):     0.169         0.000 FPGA_clk 
    Info (332119):     0.397         0.000 FrequencyRegulator:inst2|prev_psi 
Info (332146): Worst-case recovery slack is -14.501
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.501      -106.091 oscillator_clk 
    Info (332119):    -9.950       -65.499 ld_counter 
Info (332146): Worst-case removal slack is -4.614
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.614       -23.039 ld_counter 
    Info (332119):    -2.640        -8.861 oscillator_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -40.175 FPGA_clk 
    Info (332119):    -3.000       -24.397 oscillator_clk 
    Info (332119):    -3.000       -21.622 ld_counter 
    Info (332119):     0.454         0.000 FrequencyRegulator:inst2|prev_psi 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: AND_ld|4|datad  to: inst|26~2|combout
    Info (332098): From: inst|21|datad  to: inst|26~2|combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.902
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.902       -94.978 oscillator_clk 
    Info (332119):    -8.619       -69.755 ld_counter 
    Info (332119):    -8.357      -203.934 FPGA_clk 
    Info (332119):    -2.158        -4.289 FrequencyRegulator:inst2|prev_psi 
Info (332146): Worst-case hold slack is -5.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.578       -33.590 ld_counter 
    Info (332119):    -3.839       -18.603 oscillator_clk 
    Info (332119):     0.228         0.000 FPGA_clk 
    Info (332119):     0.529         0.000 FrequencyRegulator:inst2|prev_psi 
Info (332146): Worst-case recovery slack is -12.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.419       -90.172 oscillator_clk 
    Info (332119):    -8.812       -57.977 ld_counter 
Info (332146): Worst-case removal slack is -4.075
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.075       -20.476 ld_counter 
    Info (332119):    -2.719        -9.376 oscillator_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -35.125 FPGA_clk 
    Info (332119):    -3.000       -20.676 oscillator_clk 
    Info (332119):    -3.000       -18.122 ld_counter 
    Info (332119):     0.336         0.000 FrequencyRegulator:inst2|prev_psi 
Info: Analyzing Fast 1200mV -40C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: AND_ld|4|datad  to: inst|26~2|combout
    Info (332098): From: inst|21|datad  to: inst|26~2|combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.493
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.493       -51.076 oscillator_clk 
    Info (332119):    -4.438       -31.214 ld_counter 
    Info (332119):    -4.126      -101.208 FPGA_clk 
    Info (332119):    -0.704        -1.408 FrequencyRegulator:inst2|prev_psi 
Info (332146): Worst-case hold slack is -3.114
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.114       -19.054 ld_counter 
    Info (332119):    -2.047        -8.703 oscillator_clk 
    Info (332119):    -0.079        -0.079 FPGA_clk 
    Info (332119):     0.329         0.000 FrequencyRegulator:inst2|prev_psi 
Info (332146): Worst-case recovery slack is -6.766
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.766       -49.878 oscillator_clk 
    Info (332119):    -4.615       -28.969 ld_counter 
Info (332146): Worst-case removal slack is -2.135
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.135       -10.648 ld_counter 
    Info (332119):    -1.118        -3.786 oscillator_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.037 FPGA_clk 
    Info (332119):    -3.000       -19.049 oscillator_clk 
    Info (332119):    -3.000       -16.820 ld_counter 
    Info (332119):     0.348         0.000 FrequencyRegulator:inst2|prev_psi 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 40 warnings
    Info: Peak virtual memory: 4606 megabytes
    Info: Processing ended: Tue Aug 18 11:42:46 2020
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


