# Day4 Verilog 資料型態(下)

```verilog
## 各種進制表示法
```
<位元長度> ’ <b、o、d、h> <數值>
```
- 位元長度：以十進制表示幾個bit數
- 進制表示：二進制(b)、八進制(o)、十進制(d)、十六進制(h)，不打則預設為十進制
- 數值資料：可用底線 _ 來增加可讀性
EX:
```
a = 32'd0;
b = 6'b000101;
c = 8'h0A;
```
`錯誤用法舉例：`
```
a = 32'b0;//打了b就要把所有位打出來
b = 6'd000101;//數值使用錯誤
c = 8'h10A;位元長度錯誤
```

## 向量(陣列)表示法
EX:
```
reg [7:0]a;//一個8bit的reg
reg [3:0]b[31:0];//32個4bit的reg--->又稱記憶體表示法
```

在這裡可以提到integer的使用，integer好比一個32bit的reg，所以不要輕易用它來宣告變數，否則無形中多使用了很多硬體資源，它通常會被宣告來當for-loop的迴圈變數。
EX:
```
reg [3:0]a[31:0];

always@(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        for(i=0;i<32;i=i+1)begin
            a <= 4'd0;
        end
    end
    else.....
end
```

## 參數parameter
- 是一個宣告了就`無法更動的常數`
- 常常會用來指定`資料位寬(Width)`或是`裝態機的值`
EX:
```
parameter width = 32;
reg [width-1:0]a;//一個32bit的reg
```
```