# Aula 4

Código de Multiplexador 4x1 (1 bit). Circuito selecionador de operações lógicas. Descrição estrutural e comportamental. Implementado em VHDL.

Projetado no software Quartus II v.15 para dispositivo FPGA Intel Altera Cyclone V versão 5CSEMAF31C6.

# Class 4

Code of 4x1 (1 bit) multiplexer. Logical operations selector circuit. Behavioral and structural description. Implemented in VHDL.

Designed on software Quartus II v.15 for FPGA device Intel Altera Cyclone V version 5CSEMAF31C6
