12Gbps/8.82Gbps respectively for raw and effective 
data rates. Phase 2 of the project is to explore the 
60 Hz RF wireless receiver for the RoF system. 
This group project consists of 4 major topics, i.e. 
base band, front end &amp； RF, PLL &amp； frequency 
synthesizer, and channel decoder. For a 4GSps input 
data stream, the base band design features a highly 
parallel architecture to cope with the throughput 
requirement. The channel decoder, consisting of both 
LDPC and Reed Solomon nodules, can yield a coding gain 
as high as 10dB while maintaining the throughput. The 
front end module consists of TIA and VGA circuits 
interfacing with optical devices. The RF module 
contains LNA, mixer and frequency synthesizer capable 
of working at the range of 60 GHz. The major outcomes 
of the first year include 1) 8-way parallel NG-PON 
receiver design and FPGA prototyping, 2) designs for 
some O/E interface circuits: low cost trans-impedance 
amplifiers (TIA), the variable gain amplifier (VGA), 
high performance low pass filter and 60GHz low noise 
amplifier (LNA), 3) RF front analysis and CMOS phase-
locked loop (PLL) design for 60GHz wide band RF., 4) 
Partition &amp； shift LDPC decoder chip design and 
PS-LDPC plus Reed Solomon decoder chip design. 
 
適用於下世代光纖接取網路與光載射頻系統之正交分頻多工接收機晶片設計 
– 總計畫(I) 
OFDM based Receiver Designs for Next Generation Optical Access Network & Radio 
over Fiber System 
計畫編號：NSC99-2221-E-005-109 
執行期間：99 年 8 月 1 日 至 100 年 7 月 31 日 
主持人：黃穎聰中興大學電機工程系副教授 
共同主持人：林泓均、楊清淵、江衍忠 
 
一、 中文摘要 
本計畫主要是針對日趨普及的光纖接
取系統，根據未來兩個主要的應用，也就是
下世代被動式光纖接取網路（Next Generation 
Passive Optical Network, NG-PON）與光載射
頻系統（Radio over Fiber, RoF），設計其接
收機晶片。而為了增加傳輸訊號的頻譜使用
效率，進而提升整體資料傳輸速率，我們以
正交分頻多工（OFDM）傳送 QAM 訊號的方
式來實現。計畫將以三年期分成兩個 phase
來完成個別接收機晶片之設計。Phase 1 將執
行 NG-PON 之設計，其主要應用係針對 FTTx
等級之接取電路。重點在以 OFDM 方式降低
光電元件的成本，並補償光纖傳送的色散問
題。NG-PON 預計使用 1.66GHz 訊號頻寬，
採 64QAM 調變方式，預期的 raw/effective 
data rate 可分別達到 12Gbps/8.82Gbps。Phase 
2 則是針對傳送 60GHz RF 訊號的 RoF 系統 
wireless receiver 來設計。 
本群體計畫一共涵蓋了四個子計畫主
題，分別是 1)基頻設計 2)前端及射頻電路電
路 3)鎖相迴路與頻率合成器以及 4)通道編
解碼器。基頻電路以一高度平行化的設計來
降低其工作頻率。通道解碼器包含了 LDPC
以及 RS 兩種 coding，必須以極高的速率完
成，並達到 10dB 的編碼增益。前端電路是和
光元件接軌，主要是轉阻放大器以及可調式
增益放大器等。第一年的執行成果包括了 1) 
NG-PON 基頻接收機的電路高度平行化的設
計以及 FPGA 的 prototyping， 2) 光電界面
前端電路中之轉阻放大器(TIA)、可變增益放
大器(VGA)、高效能低通濾波器及應用於
60GHz 之低雜訊放大器等子電路之設計與開
發，3) 60GHz 射頻前端分析和其架構之本地
振盪之頻率合成設計，4) Partition & shift 
LDPC decoder 晶片設計以及 PS-LDPC 結合
Reed Solomon decoder 之晶片設計。 
二、英文摘要 
In this group project, two of the main 
applications on the emerging optical access 
network, i.e, Next Generation Passive Optical 
Network (NG-PON) and Radio over Fiber (RoF) 
will be investigated to develop their receiver 
chip designs. To enhance the spectrum efficiency, 
orthogonal frequency division multiplexing 
(OFDM) technique using QAM modulation is 
employed. The three-year project span will be 
divided into two phases. Phase 1 is mainly 
devoted to the receiver design of NG-PON, an 
access network designated for the FTTX 
applications. The key issues are to reduce the 
spectrum demand for low cost optical devices, 
and to mitigate the chromatic dispersion on fiber 
communication. The tentative specs are 1.66GHz 
in signal bandwidth, 64 QAM modulation, and 
12Gbps/8.82Gbps respectively for raw and 
effective data rates. Phase 2 of the project is to 
explore the 60 Hz RF wireless receiver for the 
RoF system. 
This group project consists of 4 major topics, 
i.e. base band, front end & RF, PLL & frequency 
synthesizer, and channel decoder. For a 4GSps 
input data stream, the base band design features 
圖三所示為基頻接收機的系統方塊圖。其中封
包偵測與符元同步，利用極性位元作自相關
(auto-correlation)能量運算作為判斷機制，並設
計一八路平行的封包偵測機制，電路如圖四所
示。而封包偵測的模擬結果如圖五，SNR>10dB
以後，模擬 104 筆封包皆可正確同偵測。 
DD
AGC TIA
LPF
O/E Front End
ADC
deserializer
Part I
Coarse 
Detect
Fine Detect
Input Buffer
Frame 
Window
Part II
Remove 
Null-tone
FFT 
Reordering
Remove CP
FFT 
Preordering
FFTController
Part IV
Descramber
LLR
(QAM Demodulation)
Deinterleaver
LPDC
Decoder
Frequency 
Synthesizer
Clock 
Generator 
(PLL)
Part III
LTS
sequence
Channel 
EstimationSFO 
Estimation
Zero-Forcing
Equalizer
Pilot-tone
SFO
Derotation
ControllerData 
Buffer
Data-tone
In
Out
 
圖三、基頻接收機的系統方塊圖 
 
圖四、 8-way 封包偵測硬體架構圖 
0 5 10 15 20 25 30
10
-2
10
-1
10
0
SNR(dB)
P
ro
b
ab
ili
ty
Coarse packet detect
 
 
(th=27) Pd
(th=27) Pfa
(th=27) Pm
(th=28) Pd
(th=28) Pfa
(th=28) Pm
(th=29) Pd
(th=29) Pfa
(th=29) Pm
 
圖五、封包偵測臨界值系統模擬 
 在快速傅立葉轉換電路處理器的設計
上，採用 radix2/4/8 作為實現 FFT 架構的演算
法，並發展一實數的 FFT 演算法，如圖五所
示，可以將原本複數形式的 data buffer、
butterfly 等模組以實數形式來完成，大幅降低
電路複雜度，最後並以多路徑延遲交換(MDC, 
multiple-path delay commutator)的架構設計完
成一八路平行的 FFT 處理器。此模組並以
UMC 90nm 製 成 驗 證 ， 於 EDA 工 具
Pre-simulation 中，可達成所需 500 MHz 規格
要求，但實際量測受限於 IO pad 的延遲效應等
因素，僅能量測到 150 MHz，如圖六所示。 
 
圖六、實數形式之 FFT computing scheme 
 
 
圖七、 使用 UMC-90nm 之 64 點 FFT 晶片設
計與量測結果 
在通道估測與等化器設計上，採用簡單的
zero forcing 方式，一樣是支援八路平行的運
算。其電路架構如圖八所示。圖九則為系統
BER 效能模擬的結果。在接收光功率為
 
圖十一、2GHz 頻寬轉阻放大器之晶片攝影圖 
 
圖十二、TIA 轉阻增益模擬圖。 
y 高效能低通濾波器設計 
其電路設計是以離散元件構成者是 ripple 
3dB 9 階的 Chebyshev 濾波器，電路及模擬所
得的頻率響應如圖十三所示；以步階傳輸線段
構成者是選 ripple 3dB 10 階的 Chebyshev 濾波
器，電路及模擬所得的頻率響應則如圖十四所
示。 
 
 
圖十三、9階離散元件柴比雪夫濾波器及模擬
頻率響應結果圖。 
 
 
圖十四、10 階步階傳輸線柴比雪夫濾波器及模
擬頻率響應結果圖。 
y 60GHz 低雜訊放大器設計 
此部份為光載射頻(Radio over Fiber)系統
中的射頻前端電路，其射頻系統為 60GHz 的
個人區域網路架構。我們於 WIN 0.15μm GaAs
製程上完成了一個使用 microstrip line 實現的
兩 級 LNA: 前 後 兩 級 均 採 common 
source-common gate 放大器架構，此電路的晶
片攝影圖如圖十五所示，晶片的大小為
2x1mm2，此電路在 1.8V 供應電壓下之功耗為
26.6mW。圖十六為此 LNA 所量得之 S 參數，
可以看出在 57.12GHz 處的增益(S21)為
8.6dB，另外輸入匹配(S11)可知在大於 62GHz
處達到匹配，而輸出匹配(S22)則在 47GHz 及
57.12GHz 附近達到匹配；由於輸出入的匹配
不佳，連帶影響到增益等電路特性。圖十七則
為此 LNA 所量得之雜訊指數(NF)。 
我們以 0.18-μm CMOS 分別設計四相位 VCO
和低電壓高頻 VCO。四相位 VCO 的晶片照相
圖如圖二十一所示，利用四個 MIM 電容達到
低電壓、低雜訊的設計需求。其次，低電壓高
頻 VCO 的晶片照相圖如圖二十二所示，採用
back-gate 技巧來做頻率改變，省去傳統利用
varactor 方式，進而使電路可以達 0.6 V，11 
GHz 的工作。 
 
圖二十一、四相位 VCO 
 
圖二十二、低電壓高頻 VCO 
 
y 0.13-μm CMOS 低電壓頻率合成器 
設計 0.5/0.8-V 9-GHz 0.13-μm CMOS 頻
率合成器，圖二十三為其晶片照相圖。此電路
結合低電壓 VCO、倍頻器和和前置除頻電路
設計的低電壓設計想法，將它們設計在 0.5V
（接近臨界電壓）的工作電壓。 
 
圖二十三、低電壓 9-GHz 頻率合成器 
 
y 90-nm CMOS 頻率合成器 
圖二十四為 60GHz CMOS 頻率合成器晶
片照相圖，使用 90-nm CMOS 的製程，晶片大
小為 1100×800 μm2。圖二十五為在頻譜圖中，
PLL 在除整數時所量測到的圖形，此時的相位
雜訊為−92dBc/Hz。圖二十六為 VCO 輸出頻
譜，圖二十七為 VCO 之頻譜分析圖，在頻率
為 17.64-GHz 時的相位雜訊之頻譜分析圖，在
偏移頻率為 100 kHz 之下其值為−81.08 dB，在
偏移頻率為 1 MHz 之下其值為−97.17 dB，在
偏移頻率為 10 MHz 之下其值為−115.94 dB。 
 
 
圖二十四、60GHz CMOS 頻率合成器晶片照相
圖 
Layer 做運算，每層 Layer 皆有 170 列，所以
一次運算是針對上下各 85 列的矩陣做運算。
其中架構為了提高速度和雙路徑設計，做了三
層的 Pipeline。 
LDPC
LDPC + RS 
 
圖二十九、PS-LDPC+RS 解碼器的效能模擬圖 
 
圖三十、PS-LDPC 解碼器架構圖 
 
四、 結論與討論 
本群體計畫的各子計畫，第一年均已達
成各自的研究目標。如圖三十一所示，由於
系統規格明確，各子計畫模組間的界面訂定
的十分清楚，因此子計畫間的整合將可順利
進行。各子項的結論與討論如下： 
A.基頻設計  
已完成針對 PON 之基頻接收機設計，並
利用 FPGA 做系統 prototyping。此外在關鍵
路徑座落的 FFT 模組中，也使用 UMC 90nm
製程開發一 ASIC 晶片。此外並已發表兩篇
期刊論文，一篇會議論文。 
 
圖三十一、子計畫整合示意圖 
B.前端及射頻電路電路 
我們已經成功下線 NG-PON 大部份電
路，以及 RoF 部份的低雜訊放大器。並針對每
一子電路加以量測及檢討改進，(除了 VGA 電
路晶片尚未收到)大致上我們符合本年度預計
完成的各別子電路設計工作。計畫執行中並有
四名研究生完成其碩士論文，其論文中並有兩
篇投稿於國際會議期刊、一篇投稿於國內之電
信研討會(NST 2011)均獲接受發表。除了前述
已發表之成果以外，我們也計畫再彙整相關的
電路量測結果，編寫一至二篇論文發表於射頻
積體電路相關之期刊或研討會議上。 
 
C.鎖相迴路與頻率合成器 
經由研發實用的高頻晶片設計技術，本計
畫除可提升系統理論分析與實作能力外，更可
進一步提供產業界在系統晶片之類比電路設
計與積體電路的研發技術。我們也在相關的期
刊或研討會上發表論文，相關參與人員發表的
論文包括了IEEE JSSCC、Trans. on Microwave 
Theory & technology、IEEE Microwave and 
Wireless Components Letters、TCAS II等五篇
期刊論文以及三篇研討會論文。 
D.通道編解碼器 
本年度除了針對 PON 規格系統下進行
相關的 LDPC 解碼器晶片開發之外，在後半
年亦針對 ROF 系統下的錯誤基數進行相關
Conference Dig., pp. 169–172, Nov. 2005. 
[B6] Behzad Razavi, “A 60-GHz CMOS Receiver 
Front-End,” IEEE Journal of Solid-State Circuits, 
Vol. 41, No. 1, pp. 17–22, Jan. 2006. 
[B7] S. K. Reynolds, B. A. Floyd, U. R. Pfeiffer, T. 
Beukema, J. Grzyb, C. Haymes, B. Gaucher, and M. 
Soyuer, “A Silicon 60-GHz Receiver and 
Transmitter Chipset for Broadband 
Communications,” IEEE Journal of Solid-State 
Circuits, Vol. 41, No. 12, pp. 2820–2831, Dec. 
2006. 
[B8] B.-J. Huang, .C.-H. Wang, .C.-C. Chen, M.-F. 
Lei, .P.-C. Huang, K.-Y. Lin, and H. Wang, 
“Design and Analysis for a 60-GHz Low-Noise 
Amplifier with RF ESD Protection,” IEEE 
Transactions on Microwave Theory and Techniques, 
Vol. 57, No. 2, pp. 298–305, Feb. 2009. 
[B9] S. Emami, C. H. Doan, A. M. Niknejad, and R. W. 
Brodersen, “A 60-GHz down-converting CMOS 
single-gate mixer,” in IEEE RFIC Symp. Dig., pp. 
163–166, June 2005. 
[B10] T. Yao, M. Gordon, K. Yau, M. T. Yang, and S. P. 
Voinigescu, “60-GHz PA and LNA in 90-nm 
RF-CMOS,” in IEEE RFIC Symp. Dig., pp. , 11–13 
June 2006. 
[B11] T. LaRocca, and M.-C. F. Chang, “60-GHz CMOS 
Differential and Transformer-Coupled Power 
Amplifier for Compact Design,” in IEEE RFIC 
Symp. Dig., pp. 65–68, 15–17 June 2008. 
[C1] Z. Shu, K. L. Lee, and B. H. Leung, “A 2.4-GHz 
ring-oscillator-based CMOS frequency synthesizer 
with a fractional divider dual-PLL architecture,” 
IEEE J. Solid-State Circuits, Vol. 39, No. 3, pp. 
452-462, March 2004. 
[C2] R. Ahola and K. Halonen, “A 1.76-GHz 22.6-mW 
ΔΣ fractional-N frequency synthesizer,” IEEE J. 
Solid-State Circuits, Vol. 38, No. 1, pp. 138-140, 
Jan. 2003. 
[C3] W. Rhee, B. Bisanti, and A. Ali, “An 18-mW 
2.5-GHz/900-MHz BiCMOS dual frequency 
synthesizer with <10-Hz RF carrier resolution,” 
IEEE J. Solid-State Circuits, Vol. 37, No. 4, pp. 
515-520, April 2002. 
[C4] B. De Muer and M. S. J. Steyaert, “A CMOS 
monolithic ΔΣ-controlled fractional-N frequency 
synthesizer for DCS-1800,” IEEE J. Solid-State 
Circuits, Vol. 37, No. 7, pp. 835-844, July 2002. 
[C5] C.-H. Heng and B.-S. Song, “A 1.8-GHz CMOS 
fractional-N frequency synthesizer with 
randomized multiphase VCO,” IEEE J. Solid-State 
Circuits, Vol. 38, No. 6, pp. 848-853, June 2003. 
[C6] S. E. Meninge and M. H. Perrott, “A 1-MHz 
bandwidth 3.6-GHz 0.18-μm CMOS fractional-N 
synthesizer utilizing a hybrid PFD/DAC structure 
for reduced broadband phase noise,” IEEE J. 
Solid-State Circuits, Vol. 41, No. 4, pp. 966-980, 
April 2006. 
[C7] Y.-C. Yang, S.-A. Yu, Y.-H. Liu, T. Wang, and 
S.-S. Lu, “A quantization noise suppression 
technique for ΔΣ Fractional-N frequency 
synthesizers,” IEEE J. Solid-State Circuits, Vol. 41, 
No. 11, pp. 2500-2511, Nov. 2006. 
[C8] H. Hedayati, et al., “A 1 MHz bandwidth, 6 GHz 
0.18 μm CMOS type-I ΔΣ fractional-N synthesizer 
for WiMAX applications,” IEEE J. Solid-State 
Circuits, vol. 44, No. 12, pp. 3244-3252, Dec. 
2009. 
[C9] L. Zhang, et al., “A hybrid spur compensation 
technique for finite-modulo fractional-N 
phase-locked loops,” IEEE J. Solid-State Circuits, 
vol. 44, No. 11, pp. 2922-2934, Nov. 2009. 
[C10] A. Parsa and B. Razavi, “A new transceiver 
architecture for the 60-GHz band,” IEEE J. 
Solid-State Circuits, Vol. 44, No. 3, pp. 751-762, 
Mar. 2009. 
[C11] S. Emami, et al., “A highly integrated 60 GHz 
CMOS front-end receiver,” in IEEE ISSCC Dig. 
Tech. Papers, Feb. 2007, pp. 190-191. 
[C12] B. Razavi, “A millimeter-wave CMOS heterodyne 
receiver with on-chip LO and divider,” IEEE J. 
Solid-State Circuits, Vol. 43, No. 2, pp. 477-485, 
Feb. 2008. 
[C13] T. Mitomo, et al., “A 60-GHz CMOS receiver 
front-end with frequency synthesizer,” IEEE J. 
Solid-State Circuits, Vol. 43, No. 4, pp. 1030-1037, 
April 2008. 
[C14] J.-Y. Lee, S.-H. Lee, H. Kim, and H.-K. Yu, “A 
28.5-32GHz fast settling multichannel PLL 
synthesizer for 60-GHz WPAN radio,” IEEE Trans. 
Micro. Theory & Tech., Vol. 56, No. 5, pp. 
1234-1246, May 2008. 
[C15] B. A. Floyd, “A 16-18.8GHz sub-integer-N 
frequency synthesizer for 60-GHz transceivers,” 
IEEE J. Solid-State Circuits, Vol. 43, No. 5, pp. 
1076-1086, May 2008. 
[C16] A.W.L. Ng, G.C.T. Leung, K.-C. Kwok, L.L.K. 
Leung, H.C Luong, “A 1-V 24GHz 17.5-mW 
phase-locked loop in a 0.18-μm CMOS process,” 
IEEE J. Solid-State Circuits, vol. 41, pp. 
1236-1244, June 2006. 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用
價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是
否適合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評
估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
本群體計畫的各子計畫，第一年均已達成各自的研究目標。在論文發表上總共有十五篇，也
已達成預期的目標。 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
 
本研究主要針對次世代的被動光纖網路系統，提出相對應的 OFDM 接收機系統設計。在
基頻接收機電路上，透過本計畫已經發展出許多高速的 DSP 模組，對於越來越高速的通訊
機設計，可提供良好的參考設計。此外也探討了如何在 base band 針對光纖元件與傳輸所造
成的失真現象進行補償，對於未來光纖系統發展的關鍵技術有很好的幫助。在前端及射頻電
路設計上，實現了一頻寬為 2GHz 之 NG-PON 光電界面電路。其頻寬及線性度上之表現，符
合 OFDM 系統上之規格。有關 RoF 部份則結合了電路模擬及電磁模擬的技巧，開發了適於
60GHz 以上電路之流程，亦設計出子電路-LNA 作為驗證。這些設計經驗也足以提供學生學
習、研究以及業界於射頻積體電路設計上之參考。 
在 PLL 與頻率合成器電路設計上，本計畫的諸多電路模組均具有創新性與經濟性價值的
成果，對該領域之技術研發與突破上有實質的建樹。對參與本計畫之研究人員也提供了電路
設計、模擬、分析、佈局、系統整合與實作量測等技能的訓練。在通道編解碼器電路設計上，
提出了結合 RS 與 LDPC 解碼器的晶片實作。PS-LDPC 部份利用雙路徑解碼設計；而為了與
PS-LDPC 做整合，RS 解碼器部分需做適當的選取。最後利用 RS(255,239)可以有效的與
(2550,2040)的 LDPC 作整合。經過實作與量測後，已證實其可行性。 
 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：黃穎聰 計畫編號：99-2221-E-005-109- 
計畫名稱：適用於下世代光纖接取網路與光載射頻(RoF)系統之正交分頻多工接收機晶片設計--總計畫
(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 12 8 100%  
博士生 4 4 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 7 4 100%  
研究報告/技術報告 0 0 100%  
研討會論文 5 4 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
