|layer_test
i_clk => neuron_l1_n0:n0.i_clk
i_clk => r_sinapse[0].CLK
i_clk => r_sinapse[1].CLK
i_clk => r_sinapse[2].CLK
i_clk => r_enable_n5.CLK
i_clk => r_enable_n4.CLK
i_clk => r_enable_n3.CLK
i_clk => r_enable_n2.CLK
i_clk => r_enable_n1.CLK
i_clk => r_enable_n0.CLK
i_clk => r_mac_done.CLK
i_clk => r_done.CLK
i_clk => neuron_l1_n1:n1.i_clk
i_clk => neuron_l1_n2:n2.i_clk
i_clk => neuron_l1_n3:n3.i_clk
i_clk => neuron_l1_n4:n4.i_clk
i_clk => neuron_l1_n5:n5.i_clk
i_clk => r_sm~1.DATAIN
i_rst => neuron_l1_n0:n0.i_rst
i_rst => neuron_l1_n1:n1.i_rst
i_rst => neuron_l1_n2:n2.i_rst
i_rst => neuron_l1_n3:n3.i_rst
i_rst => neuron_l1_n4:n4.i_rst
i_rst => neuron_l1_n5:n5.i_rst
i_enable => Selector2.IN3
i_enable => Selector1.IN2
i_fxp[0] => neuron_l1_n0:n0.i_fxp_data[0]
i_fxp[0] => neuron_l1_n1:n1.i_fxp_data[0]
i_fxp[0] => neuron_l1_n2:n2.i_fxp_data[0]
i_fxp[0] => neuron_l1_n3:n3.i_fxp_data[0]
i_fxp[0] => neuron_l1_n4:n4.i_fxp_data[0]
i_fxp[0] => neuron_l1_n5:n5.i_fxp_data[0]
i_fxp[1] => neuron_l1_n0:n0.i_fxp_data[1]
i_fxp[1] => neuron_l1_n1:n1.i_fxp_data[1]
i_fxp[1] => neuron_l1_n2:n2.i_fxp_data[1]
i_fxp[1] => neuron_l1_n3:n3.i_fxp_data[1]
i_fxp[1] => neuron_l1_n4:n4.i_fxp_data[1]
i_fxp[1] => neuron_l1_n5:n5.i_fxp_data[1]
i_fxp[2] => neuron_l1_n0:n0.i_fxp_data[2]
i_fxp[2] => neuron_l1_n1:n1.i_fxp_data[2]
i_fxp[2] => neuron_l1_n2:n2.i_fxp_data[2]
i_fxp[2] => neuron_l1_n3:n3.i_fxp_data[2]
i_fxp[2] => neuron_l1_n4:n4.i_fxp_data[2]
i_fxp[2] => neuron_l1_n5:n5.i_fxp_data[2]
i_fxp[3] => neuron_l1_n0:n0.i_fxp_data[3]
i_fxp[3] => neuron_l1_n1:n1.i_fxp_data[3]
i_fxp[3] => neuron_l1_n2:n2.i_fxp_data[3]
i_fxp[3] => neuron_l1_n3:n3.i_fxp_data[3]
i_fxp[3] => neuron_l1_n4:n4.i_fxp_data[3]
i_fxp[3] => neuron_l1_n5:n5.i_fxp_data[3]
i_fxp[4] => neuron_l1_n0:n0.i_fxp_data[4]
i_fxp[4] => neuron_l1_n1:n1.i_fxp_data[4]
i_fxp[4] => neuron_l1_n2:n2.i_fxp_data[4]
i_fxp[4] => neuron_l1_n3:n3.i_fxp_data[4]
i_fxp[4] => neuron_l1_n4:n4.i_fxp_data[4]
i_fxp[4] => neuron_l1_n5:n5.i_fxp_data[4]
i_fxp[5] => neuron_l1_n0:n0.i_fxp_data[5]
i_fxp[5] => neuron_l1_n1:n1.i_fxp_data[5]
i_fxp[5] => neuron_l1_n2:n2.i_fxp_data[5]
i_fxp[5] => neuron_l1_n3:n3.i_fxp_data[5]
i_fxp[5] => neuron_l1_n4:n4.i_fxp_data[5]
i_fxp[5] => neuron_l1_n5:n5.i_fxp_data[5]
i_fxp[6] => neuron_l1_n0:n0.i_fxp_data[6]
i_fxp[6] => neuron_l1_n1:n1.i_fxp_data[6]
i_fxp[6] => neuron_l1_n2:n2.i_fxp_data[6]
i_fxp[6] => neuron_l1_n3:n3.i_fxp_data[6]
i_fxp[6] => neuron_l1_n4:n4.i_fxp_data[6]
i_fxp[6] => neuron_l1_n5:n5.i_fxp_data[6]
i_fxp[7] => neuron_l1_n0:n0.i_fxp_data[7]
i_fxp[7] => neuron_l1_n1:n1.i_fxp_data[7]
i_fxp[7] => neuron_l1_n2:n2.i_fxp_data[7]
i_fxp[7] => neuron_l1_n3:n3.i_fxp_data[7]
i_fxp[7] => neuron_l1_n4:n4.i_fxp_data[7]
i_fxp[7] => neuron_l1_n5:n5.i_fxp_data[7]
i_fxp[8] => neuron_l1_n0:n0.i_fxp_data[8]
i_fxp[8] => neuron_l1_n1:n1.i_fxp_data[8]
i_fxp[8] => neuron_l1_n2:n2.i_fxp_data[8]
i_fxp[8] => neuron_l1_n3:n3.i_fxp_data[8]
i_fxp[8] => neuron_l1_n4:n4.i_fxp_data[8]
i_fxp[8] => neuron_l1_n5:n5.i_fxp_data[8]
i_fxp[9] => neuron_l1_n0:n0.i_fxp_data[9]
i_fxp[9] => neuron_l1_n1:n1.i_fxp_data[9]
i_fxp[9] => neuron_l1_n2:n2.i_fxp_data[9]
i_fxp[9] => neuron_l1_n3:n3.i_fxp_data[9]
i_fxp[9] => neuron_l1_n4:n4.i_fxp_data[9]
i_fxp[9] => neuron_l1_n5:n5.i_fxp_data[9]
i_fxp[10] => neuron_l1_n0:n0.i_fxp_data[10]
i_fxp[10] => neuron_l1_n1:n1.i_fxp_data[10]
i_fxp[10] => neuron_l1_n2:n2.i_fxp_data[10]
i_fxp[10] => neuron_l1_n3:n3.i_fxp_data[10]
i_fxp[10] => neuron_l1_n4:n4.i_fxp_data[10]
i_fxp[10] => neuron_l1_n5:n5.i_fxp_data[10]
i_fxp[11] => neuron_l1_n0:n0.i_fxp_data[11]
i_fxp[11] => neuron_l1_n1:n1.i_fxp_data[11]
i_fxp[11] => neuron_l1_n2:n2.i_fxp_data[11]
i_fxp[11] => neuron_l1_n3:n3.i_fxp_data[11]
i_fxp[11] => neuron_l1_n4:n4.i_fxp_data[11]
i_fxp[11] => neuron_l1_n5:n5.i_fxp_data[11]
i_fxp[12] => neuron_l1_n0:n0.i_fxp_data[12]
i_fxp[12] => neuron_l1_n1:n1.i_fxp_data[12]
i_fxp[12] => neuron_l1_n2:n2.i_fxp_data[12]
i_fxp[12] => neuron_l1_n3:n3.i_fxp_data[12]
i_fxp[12] => neuron_l1_n4:n4.i_fxp_data[12]
i_fxp[12] => neuron_l1_n5:n5.i_fxp_data[12]
i_fxp[13] => neuron_l1_n0:n0.i_fxp_data[13]
i_fxp[13] => neuron_l1_n1:n1.i_fxp_data[13]
i_fxp[13] => neuron_l1_n2:n2.i_fxp_data[13]
i_fxp[13] => neuron_l1_n3:n3.i_fxp_data[13]
i_fxp[13] => neuron_l1_n4:n4.i_fxp_data[13]
i_fxp[13] => neuron_l1_n5:n5.i_fxp_data[13]
i_fxp[14] => neuron_l1_n0:n0.i_fxp_data[14]
i_fxp[14] => neuron_l1_n1:n1.i_fxp_data[14]
i_fxp[14] => neuron_l1_n2:n2.i_fxp_data[14]
i_fxp[14] => neuron_l1_n3:n3.i_fxp_data[14]
i_fxp[14] => neuron_l1_n4:n4.i_fxp_data[14]
i_fxp[14] => neuron_l1_n5:n5.i_fxp_data[14]
i_fxp[15] => neuron_l1_n0:n0.i_fxp_data[15]
i_fxp[15] => neuron_l1_n1:n1.i_fxp_data[15]
i_fxp[15] => neuron_l1_n2:n2.i_fxp_data[15]
i_fxp[15] => neuron_l1_n3:n3.i_fxp_data[15]
i_fxp[15] => neuron_l1_n4:n4.i_fxp_data[15]
i_fxp[15] => neuron_l1_n5:n5.i_fxp_data[15]
o_mac_done << r_mac_done.DB_MAX_OUTPUT_PORT_TYPE
o_done << r_done.DB_MAX_OUTPUT_PORT_TYPE
o_fxp_n0[0] << neuron_l1_n0:n0.o_fxp_data[0]
o_fxp_n0[1] << neuron_l1_n0:n0.o_fxp_data[1]
o_fxp_n0[2] << neuron_l1_n0:n0.o_fxp_data[2]
o_fxp_n0[3] << neuron_l1_n0:n0.o_fxp_data[3]
o_fxp_n0[4] << neuron_l1_n0:n0.o_fxp_data[4]
o_fxp_n0[5] << neuron_l1_n0:n0.o_fxp_data[5]
o_fxp_n0[6] << neuron_l1_n0:n0.o_fxp_data[6]
o_fxp_n0[7] << neuron_l1_n0:n0.o_fxp_data[7]
o_fxp_n0[8] << neuron_l1_n0:n0.o_fxp_data[8]
o_fxp_n0[9] << neuron_l1_n0:n0.o_fxp_data[9]
o_fxp_n0[10] << neuron_l1_n0:n0.o_fxp_data[10]
o_fxp_n0[11] << neuron_l1_n0:n0.o_fxp_data[11]
o_fxp_n0[12] << neuron_l1_n0:n0.o_fxp_data[12]
o_fxp_n0[13] << neuron_l1_n0:n0.o_fxp_data[13]
o_fxp_n0[14] << neuron_l1_n0:n0.o_fxp_data[14]
o_fxp_n0[15] << neuron_l1_n0:n0.o_fxp_data[15]
o_fxp_n1[0] << neuron_l1_n1:n1.o_fxp_data[0]
o_fxp_n1[1] << neuron_l1_n1:n1.o_fxp_data[1]
o_fxp_n1[2] << neuron_l1_n1:n1.o_fxp_data[2]
o_fxp_n1[3] << neuron_l1_n1:n1.o_fxp_data[3]
o_fxp_n1[4] << neuron_l1_n1:n1.o_fxp_data[4]
o_fxp_n1[5] << neuron_l1_n1:n1.o_fxp_data[5]
o_fxp_n1[6] << neuron_l1_n1:n1.o_fxp_data[6]
o_fxp_n1[7] << neuron_l1_n1:n1.o_fxp_data[7]
o_fxp_n1[8] << neuron_l1_n1:n1.o_fxp_data[8]
o_fxp_n1[9] << neuron_l1_n1:n1.o_fxp_data[9]
o_fxp_n1[10] << neuron_l1_n1:n1.o_fxp_data[10]
o_fxp_n1[11] << neuron_l1_n1:n1.o_fxp_data[11]
o_fxp_n1[12] << neuron_l1_n1:n1.o_fxp_data[12]
o_fxp_n1[13] << neuron_l1_n1:n1.o_fxp_data[13]
o_fxp_n1[14] << neuron_l1_n1:n1.o_fxp_data[14]
o_fxp_n1[15] << neuron_l1_n1:n1.o_fxp_data[15]
o_fxp_n2[0] << neuron_l1_n2:n2.o_fxp_data[0]
o_fxp_n2[1] << neuron_l1_n2:n2.o_fxp_data[1]
o_fxp_n2[2] << neuron_l1_n2:n2.o_fxp_data[2]
o_fxp_n2[3] << neuron_l1_n2:n2.o_fxp_data[3]
o_fxp_n2[4] << neuron_l1_n2:n2.o_fxp_data[4]
o_fxp_n2[5] << neuron_l1_n2:n2.o_fxp_data[5]
o_fxp_n2[6] << neuron_l1_n2:n2.o_fxp_data[6]
o_fxp_n2[7] << neuron_l1_n2:n2.o_fxp_data[7]
o_fxp_n2[8] << neuron_l1_n2:n2.o_fxp_data[8]
o_fxp_n2[9] << neuron_l1_n2:n2.o_fxp_data[9]
o_fxp_n2[10] << neuron_l1_n2:n2.o_fxp_data[10]
o_fxp_n2[11] << neuron_l1_n2:n2.o_fxp_data[11]
o_fxp_n2[12] << neuron_l1_n2:n2.o_fxp_data[12]
o_fxp_n2[13] << neuron_l1_n2:n2.o_fxp_data[13]
o_fxp_n2[14] << neuron_l1_n2:n2.o_fxp_data[14]
o_fxp_n2[15] << neuron_l1_n2:n2.o_fxp_data[15]
o_fxp_n3[0] << neuron_l1_n3:n3.o_fxp_data[0]
o_fxp_n3[1] << neuron_l1_n3:n3.o_fxp_data[1]
o_fxp_n3[2] << neuron_l1_n3:n3.o_fxp_data[2]
o_fxp_n3[3] << neuron_l1_n3:n3.o_fxp_data[3]
o_fxp_n3[4] << neuron_l1_n3:n3.o_fxp_data[4]
o_fxp_n3[5] << neuron_l1_n3:n3.o_fxp_data[5]
o_fxp_n3[6] << neuron_l1_n3:n3.o_fxp_data[6]
o_fxp_n3[7] << neuron_l1_n3:n3.o_fxp_data[7]
o_fxp_n3[8] << neuron_l1_n3:n3.o_fxp_data[8]
o_fxp_n3[9] << neuron_l1_n3:n3.o_fxp_data[9]
o_fxp_n3[10] << neuron_l1_n3:n3.o_fxp_data[10]
o_fxp_n3[11] << neuron_l1_n3:n3.o_fxp_data[11]
o_fxp_n3[12] << neuron_l1_n3:n3.o_fxp_data[12]
o_fxp_n3[13] << neuron_l1_n3:n3.o_fxp_data[13]
o_fxp_n3[14] << neuron_l1_n3:n3.o_fxp_data[14]
o_fxp_n3[15] << neuron_l1_n3:n3.o_fxp_data[15]
o_fxp_n4[0] << neuron_l1_n4:n4.o_fxp_data[0]
o_fxp_n4[1] << neuron_l1_n4:n4.o_fxp_data[1]
o_fxp_n4[2] << neuron_l1_n4:n4.o_fxp_data[2]
o_fxp_n4[3] << neuron_l1_n4:n4.o_fxp_data[3]
o_fxp_n4[4] << neuron_l1_n4:n4.o_fxp_data[4]
o_fxp_n4[5] << neuron_l1_n4:n4.o_fxp_data[5]
o_fxp_n4[6] << neuron_l1_n4:n4.o_fxp_data[6]
o_fxp_n4[7] << neuron_l1_n4:n4.o_fxp_data[7]
o_fxp_n4[8] << neuron_l1_n4:n4.o_fxp_data[8]
o_fxp_n4[9] << neuron_l1_n4:n4.o_fxp_data[9]
o_fxp_n4[10] << neuron_l1_n4:n4.o_fxp_data[10]
o_fxp_n4[11] << neuron_l1_n4:n4.o_fxp_data[11]
o_fxp_n4[12] << neuron_l1_n4:n4.o_fxp_data[12]
o_fxp_n4[13] << neuron_l1_n4:n4.o_fxp_data[13]
o_fxp_n4[14] << neuron_l1_n4:n4.o_fxp_data[14]
o_fxp_n4[15] << neuron_l1_n4:n4.o_fxp_data[15]
o_fxp_n5[0] << neuron_l1_n5:n5.o_fxp_data[0]
o_fxp_n5[1] << neuron_l1_n5:n5.o_fxp_data[1]
o_fxp_n5[2] << neuron_l1_n5:n5.o_fxp_data[2]
o_fxp_n5[3] << neuron_l1_n5:n5.o_fxp_data[3]
o_fxp_n5[4] << neuron_l1_n5:n5.o_fxp_data[4]
o_fxp_n5[5] << neuron_l1_n5:n5.o_fxp_data[5]
o_fxp_n5[6] << neuron_l1_n5:n5.o_fxp_data[6]
o_fxp_n5[7] << neuron_l1_n5:n5.o_fxp_data[7]
o_fxp_n5[8] << neuron_l1_n5:n5.o_fxp_data[8]
o_fxp_n5[9] << neuron_l1_n5:n5.o_fxp_data[9]
o_fxp_n5[10] << neuron_l1_n5:n5.o_fxp_data[10]
o_fxp_n5[11] << neuron_l1_n5:n5.o_fxp_data[11]
o_fxp_n5[12] << neuron_l1_n5:n5.o_fxp_data[12]
o_fxp_n5[13] << neuron_l1_n5:n5.o_fxp_data[13]
o_fxp_n5[14] << neuron_l1_n5:n5.o_fxp_data[14]
o_fxp_n5[15] << neuron_l1_n5:n5.o_fxp_data[15]


|layer_test|neuron_l1_n0:n0
i_clk => ram_l1_n0:ram_n1.i_clk
i_clk => r_done.CLK
i_clk => r_relu_in[0].CLK
i_clk => r_relu_in[1].CLK
i_clk => r_relu_in[2].CLK
i_clk => r_relu_in[3].CLK
i_clk => r_relu_in[4].CLK
i_clk => r_relu_in[5].CLK
i_clk => r_relu_in[6].CLK
i_clk => r_relu_in[7].CLK
i_clk => r_relu_in[8].CLK
i_clk => r_relu_in[9].CLK
i_clk => r_relu_in[10].CLK
i_clk => r_relu_in[11].CLK
i_clk => r_relu_in[12].CLK
i_clk => r_relu_in[13].CLK
i_clk => r_relu_in[14].CLK
i_clk => r_relu_in[15].CLK
i_clk => r_relu_enable.CLK
i_clk => r_bias[0].CLK
i_clk => r_bias[1].CLK
i_clk => r_bias[2].CLK
i_clk => r_bias[3].CLK
i_clk => r_bias[4].CLK
i_clk => r_bias[5].CLK
i_clk => r_bias[6].CLK
i_clk => r_bias[7].CLK
i_clk => r_bias[8].CLK
i_clk => r_bias[9].CLK
i_clk => r_bias[10].CLK
i_clk => r_bias[11].CLK
i_clk => r_bias[12].CLK
i_clk => r_bias[13].CLK
i_clk => r_bias[14].CLK
i_clk => r_bias[15].CLK
i_clk => r_mac_enable.CLK
i_clk => r_sinapse_count[0].CLK
i_clk => r_sinapse_count[1].CLK
i_clk => r_sinapse_count[2].CLK
i_clk => r_sinapse_count[3].CLK
i_clk => r_sinapse_count[4].CLK
i_clk => r_sinapse_count[5].CLK
i_clk => r_sinapse_count[6].CLK
i_clk => r_sinapse_count[7].CLK
i_clk => r_sinapse_count[8].CLK
i_clk => r_sinapse_count[9].CLK
i_clk => r_sinapse_count[10].CLK
i_clk => r_sinapse_count[11].CLK
i_clk => r_sinapse_count[12].CLK
i_clk => r_sinapse_count[13].CLK
i_clk => r_sinapse_count[14].CLK
i_clk => r_sinapse_count[15].CLK
i_clk => r_sinapse_count[16].CLK
i_clk => r_sinapse_count[17].CLK
i_clk => r_sinapse_count[18].CLK
i_clk => r_sinapse_count[19].CLK
i_clk => r_sinapse_count[20].CLK
i_clk => r_sinapse_count[21].CLK
i_clk => r_sinapse_count[22].CLK
i_clk => r_sinapse_count[23].CLK
i_clk => r_sinapse_count[24].CLK
i_clk => r_sinapse_count[25].CLK
i_clk => r_sinapse_count[26].CLK
i_clk => r_sinapse_count[27].CLK
i_clk => r_sinapse_count[28].CLK
i_clk => r_sinapse_count[29].CLK
i_clk => r_sinapse_count[30].CLK
i_clk => r_sinapse_count[31].CLK
i_clk => r_addr[0].CLK
i_clk => r_addr[1].CLK
i_clk => r_addr[2].CLK
i_clk => r_addr[3].CLK
i_clk => r_addr[4].CLK
i_clk => mac:mac_n1.i_clk
i_clk => lut_relu:act_relu.i_clk
i_clk => r_sm~1.DATAIN
i_rst => mac:mac_n1.i_rst
i_enable => Selector1.IN3
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => Selector0.IN2
i_enable => r_relu_in[7].ENA
i_enable => r_relu_in[6].ENA
i_enable => r_relu_in[5].ENA
i_enable => r_relu_in[4].ENA
i_enable => r_relu_in[3].ENA
i_enable => r_relu_in[2].ENA
i_enable => r_relu_in[1].ENA
i_enable => r_relu_in[0].ENA
i_enable => r_done.ENA
i_enable => r_relu_in[8].ENA
i_enable => r_relu_in[9].ENA
i_enable => r_relu_in[10].ENA
i_enable => r_relu_in[11].ENA
i_enable => r_relu_in[12].ENA
i_enable => r_relu_in[13].ENA
i_enable => r_relu_in[14].ENA
i_enable => r_relu_in[15].ENA
i_enable => r_relu_enable.ENA
i_enable => r_bias[0].ENA
i_enable => r_bias[1].ENA
i_enable => r_bias[2].ENA
i_enable => r_bias[3].ENA
i_enable => r_bias[4].ENA
i_enable => r_bias[5].ENA
i_enable => r_bias[6].ENA
i_enable => r_bias[7].ENA
i_enable => r_bias[8].ENA
i_enable => r_bias[9].ENA
i_enable => r_bias[10].ENA
i_enable => r_bias[11].ENA
i_enable => r_bias[12].ENA
i_enable => r_bias[13].ENA
i_enable => r_bias[14].ENA
i_enable => r_bias[15].ENA
i_enable => r_mac_enable.ENA
i_enable => r_sinapse_count[0].ENA
i_enable => r_sinapse_count[1].ENA
i_enable => r_sinapse_count[2].ENA
i_enable => r_sinapse_count[3].ENA
i_enable => r_sinapse_count[4].ENA
i_enable => r_sinapse_count[5].ENA
i_enable => r_sinapse_count[6].ENA
i_enable => r_sinapse_count[7].ENA
i_enable => r_sinapse_count[8].ENA
i_enable => r_sinapse_count[9].ENA
i_enable => r_sinapse_count[10].ENA
i_enable => r_sinapse_count[11].ENA
i_enable => r_sinapse_count[12].ENA
i_enable => r_sinapse_count[13].ENA
i_enable => r_sinapse_count[14].ENA
i_enable => r_sinapse_count[15].ENA
i_enable => r_sinapse_count[16].ENA
i_enable => r_sinapse_count[17].ENA
i_enable => r_sinapse_count[18].ENA
i_enable => r_sinapse_count[19].ENA
i_enable => r_sinapse_count[20].ENA
i_enable => r_sinapse_count[21].ENA
i_enable => r_sinapse_count[22].ENA
i_enable => r_sinapse_count[23].ENA
i_enable => r_sinapse_count[24].ENA
i_enable => r_sinapse_count[25].ENA
i_enable => r_sinapse_count[26].ENA
i_enable => r_sinapse_count[27].ENA
i_enable => r_sinapse_count[28].ENA
i_enable => r_sinapse_count[29].ENA
i_enable => r_sinapse_count[30].ENA
i_enable => r_sinapse_count[31].ENA
i_enable => r_addr[0].ENA
i_enable => r_addr[1].ENA
i_enable => r_addr[2].ENA
i_enable => r_addr[3].ENA
i_enable => r_addr[4].ENA
o_mac_done <= mac:mac_n1.o_done
o_done <= r_done.DB_MAX_OUTPUT_PORT_TYPE
i_fxp_data[0] => mac:mac_n1.i_data[0]
i_fxp_data[1] => mac:mac_n1.i_data[1]
i_fxp_data[2] => mac:mac_n1.i_data[2]
i_fxp_data[3] => mac:mac_n1.i_data[3]
i_fxp_data[4] => mac:mac_n1.i_data[4]
i_fxp_data[5] => mac:mac_n1.i_data[5]
i_fxp_data[6] => mac:mac_n1.i_data[6]
i_fxp_data[7] => mac:mac_n1.i_data[7]
i_fxp_data[8] => mac:mac_n1.i_data[8]
i_fxp_data[9] => mac:mac_n1.i_data[9]
i_fxp_data[10] => mac:mac_n1.i_data[10]
i_fxp_data[11] => mac:mac_n1.i_data[11]
i_fxp_data[12] => mac:mac_n1.i_data[12]
i_fxp_data[13] => mac:mac_n1.i_data[13]
i_fxp_data[14] => mac:mac_n1.i_data[14]
i_fxp_data[15] => mac:mac_n1.i_data[15]
o_fxp_data[0] <= lut_relu:act_relu.o_result[0]
o_fxp_data[1] <= lut_relu:act_relu.o_result[1]
o_fxp_data[2] <= lut_relu:act_relu.o_result[2]
o_fxp_data[3] <= lut_relu:act_relu.o_result[3]
o_fxp_data[4] <= lut_relu:act_relu.o_result[4]
o_fxp_data[5] <= lut_relu:act_relu.o_result[5]
o_fxp_data[6] <= lut_relu:act_relu.o_result[6]
o_fxp_data[7] <= lut_relu:act_relu.o_result[7]
o_fxp_data[8] <= lut_relu:act_relu.o_result[8]
o_fxp_data[9] <= lut_relu:act_relu.o_result[9]
o_fxp_data[10] <= lut_relu:act_relu.o_result[10]
o_fxp_data[11] <= lut_relu:act_relu.o_result[11]
o_fxp_data[12] <= lut_relu:act_relu.o_result[12]
o_fxp_data[13] <= lut_relu:act_relu.o_result[13]
o_fxp_data[14] <= lut_relu:act_relu.o_result[14]
o_fxp_data[15] <= lut_relu:act_relu.o_result[15]


|layer_test|neuron_l1_n0:n0|ram_l1_n0:ram_n1
i_clk => r_mem~22.CLK
i_clk => r_mem~0.CLK
i_clk => r_mem~1.CLK
i_clk => r_mem~2.CLK
i_clk => r_mem~3.CLK
i_clk => r_mem~4.CLK
i_clk => r_mem~5.CLK
i_clk => r_mem~6.CLK
i_clk => r_mem~7.CLK
i_clk => r_mem~8.CLK
i_clk => r_mem~9.CLK
i_clk => r_mem~10.CLK
i_clk => r_mem~11.CLK
i_clk => r_mem~12.CLK
i_clk => r_mem~13.CLK
i_clk => r_mem~14.CLK
i_clk => r_mem~15.CLK
i_clk => r_mem~16.CLK
i_clk => r_mem~17.CLK
i_clk => r_mem~18.CLK
i_clk => r_mem~19.CLK
i_clk => r_mem~20.CLK
i_clk => r_mem~21.CLK
i_clk => o_data[0]~reg0.CLK
i_clk => o_data[1]~reg0.CLK
i_clk => o_data[2]~reg0.CLK
i_clk => o_data[3]~reg0.CLK
i_clk => o_data[4]~reg0.CLK
i_clk => o_data[5]~reg0.CLK
i_clk => o_data[6]~reg0.CLK
i_clk => o_data[7]~reg0.CLK
i_clk => o_data[8]~reg0.CLK
i_clk => o_data[9]~reg0.CLK
i_clk => o_data[10]~reg0.CLK
i_clk => o_data[11]~reg0.CLK
i_clk => o_data[12]~reg0.CLK
i_clk => o_data[13]~reg0.CLK
i_clk => o_data[14]~reg0.CLK
i_clk => o_data[15]~reg0.CLK
i_clk => r_mem.CLK0
i_wr => r_mem~22.DATAIN
i_wr => r_mem.WE
i_addr[0] => r_mem~5.DATAIN
i_addr[0] => r_mem.WADDR
i_addr[0] => r_mem.RADDR
i_addr[1] => r_mem~4.DATAIN
i_addr[1] => r_mem.WADDR1
i_addr[1] => r_mem.RADDR1
i_addr[2] => r_mem~3.DATAIN
i_addr[2] => r_mem.WADDR2
i_addr[2] => r_mem.RADDR2
i_addr[3] => r_mem~2.DATAIN
i_addr[3] => r_mem.WADDR3
i_addr[3] => r_mem.RADDR3
i_addr[4] => r_mem~1.DATAIN
i_addr[4] => r_mem.WADDR4
i_addr[4] => r_mem.RADDR4
i_data[0] => r_mem~21.DATAIN
i_data[0] => r_mem.DATAIN
i_data[1] => r_mem~20.DATAIN
i_data[1] => r_mem.DATAIN1
i_data[2] => r_mem~19.DATAIN
i_data[2] => r_mem.DATAIN2
i_data[3] => r_mem~18.DATAIN
i_data[3] => r_mem.DATAIN3
i_data[4] => r_mem~17.DATAIN
i_data[4] => r_mem.DATAIN4
i_data[5] => r_mem~16.DATAIN
i_data[5] => r_mem.DATAIN5
i_data[6] => r_mem~15.DATAIN
i_data[6] => r_mem.DATAIN6
i_data[7] => r_mem~14.DATAIN
i_data[7] => r_mem.DATAIN7
i_data[8] => r_mem~13.DATAIN
i_data[8] => r_mem.DATAIN8
i_data[9] => r_mem~12.DATAIN
i_data[9] => r_mem.DATAIN9
i_data[10] => r_mem~11.DATAIN
i_data[10] => r_mem.DATAIN10
i_data[11] => r_mem~10.DATAIN
i_data[11] => r_mem.DATAIN11
i_data[12] => r_mem~9.DATAIN
i_data[12] => r_mem.DATAIN12
i_data[13] => r_mem~8.DATAIN
i_data[13] => r_mem.DATAIN13
i_data[14] => r_mem~7.DATAIN
i_data[14] => r_mem.DATAIN14
i_data[15] => r_mem~6.DATAIN
i_data[15] => r_mem.DATAIN15
o_data[0] <= o_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= o_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= o_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= o_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= o_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= o_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= o_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= o_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= o_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= o_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= o_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= o_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= o_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= o_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= o_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= o_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n0:n0|mac:mac_n1
i_clk => o_done~reg0.CLK
i_clk => r_data_out[-11].CLK
i_clk => r_data_out[-10].CLK
i_clk => r_data_out[-9].CLK
i_clk => r_data_out[-8].CLK
i_clk => r_data_out[-7].CLK
i_clk => r_data_out[-6].CLK
i_clk => r_data_out[-5].CLK
i_clk => r_data_out[-4].CLK
i_clk => r_data_out[-3].CLK
i_clk => r_data_out[-2].CLK
i_clk => r_data_out[-1].CLK
i_clk => r_data_out[0].CLK
i_clk => r_data_out[1].CLK
i_clk => r_data_out[2].CLK
i_clk => r_data_out[3].CLK
i_clk => r_data_out[4].CLK
i_rst => r_data_out[-11].ACLR
i_rst => r_data_out[-10].ACLR
i_rst => r_data_out[-9].ACLR
i_rst => r_data_out[-8].ACLR
i_rst => r_data_out[-7].ACLR
i_rst => r_data_out[-6].ACLR
i_rst => r_data_out[-5].ACLR
i_rst => r_data_out[-4].ACLR
i_rst => r_data_out[-3].ACLR
i_rst => r_data_out[-2].ACLR
i_rst => r_data_out[-1].ACLR
i_rst => r_data_out[0].ACLR
i_rst => r_data_out[1].ACLR
i_rst => r_data_out[2].ACLR
i_rst => r_data_out[3].ACLR
i_rst => r_data_out[4].ACLR
i_rst => o_done~reg0.ENA
i_enable => o_done~reg0.DATAIN
i_enable => r_data_out[4].ENA
i_enable => r_data_out[3].ENA
i_enable => r_data_out[2].ENA
i_enable => r_data_out[1].ENA
i_enable => r_data_out[0].ENA
i_enable => r_data_out[-1].ENA
i_enable => r_data_out[-2].ENA
i_enable => r_data_out[-3].ENA
i_enable => r_data_out[-4].ENA
i_enable => r_data_out[-5].ENA
i_enable => r_data_out[-6].ENA
i_enable => r_data_out[-7].ENA
i_enable => r_data_out[-8].ENA
i_enable => r_data_out[-9].ENA
i_enable => r_data_out[-10].ENA
i_enable => r_data_out[-11].ENA
i_data[0] => Mult0.IN15
i_data[1] => Mult0.IN14
i_data[2] => Mult0.IN13
i_data[3] => Mult0.IN12
i_data[4] => Mult0.IN11
i_data[5] => Mult0.IN10
i_data[6] => Mult0.IN9
i_data[7] => Mult0.IN8
i_data[8] => Mult0.IN7
i_data[9] => Mult0.IN6
i_data[10] => Mult0.IN5
i_data[11] => Mult0.IN4
i_data[12] => Mult0.IN3
i_data[13] => Mult0.IN2
i_data[14] => Mult0.IN1
i_data[15] => Mult0.IN0
i_weight[0] => Mult0.IN31
i_weight[1] => Mult0.IN30
i_weight[2] => Mult0.IN29
i_weight[3] => Mult0.IN28
i_weight[4] => Mult0.IN27
i_weight[5] => Mult0.IN26
i_weight[6] => Mult0.IN25
i_weight[7] => Mult0.IN24
i_weight[8] => Mult0.IN23
i_weight[9] => Mult0.IN22
i_weight[10] => Mult0.IN21
i_weight[11] => Mult0.IN20
i_weight[12] => Mult0.IN19
i_weight[13] => Mult0.IN18
i_weight[14] => Mult0.IN17
i_weight[15] => Mult0.IN16
o_done <= o_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[0] <= r_data_out[-11].DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= r_data_out[-10].DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= r_data_out[-9].DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= r_data_out[-8].DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= r_data_out[-7].DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= r_data_out[-6].DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= r_data_out[-5].DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= r_data_out[-4].DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= r_data_out[-3].DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= r_data_out[-2].DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= r_data_out[-1].DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= r_data_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= r_data_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= r_data_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= r_data_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= r_data_out[4].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n0:n0|lut_relu:act_relu
i_clk => r_out[0].CLK
i_clk => r_out[1].CLK
i_clk => r_out[2].CLK
i_clk => r_out[3].CLK
i_clk => r_out[4].CLK
i_clk => r_out[5].CLK
i_clk => r_out[6].CLK
i_clk => r_out[7].CLK
i_clk => r_out[8].CLK
i_clk => r_out[9].CLK
i_clk => r_out[10].CLK
i_clk => r_out[11].CLK
i_clk => r_out[12].CLK
i_clk => r_out[13].CLK
i_clk => r_out[14].CLK
i_clk => r_out[15].CLK
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_value[0] => LessThan0.IN32
i_value[0] => r_out.DATAB
i_value[1] => LessThan0.IN31
i_value[1] => r_out.DATAB
i_value[2] => LessThan0.IN30
i_value[2] => r_out.DATAB
i_value[3] => LessThan0.IN29
i_value[3] => r_out.DATAB
i_value[4] => LessThan0.IN28
i_value[4] => r_out.DATAB
i_value[5] => LessThan0.IN27
i_value[5] => r_out.DATAB
i_value[6] => LessThan0.IN26
i_value[6] => r_out.DATAB
i_value[7] => LessThan0.IN25
i_value[7] => r_out.DATAB
i_value[8] => LessThan0.IN24
i_value[8] => r_out.DATAB
i_value[9] => LessThan0.IN23
i_value[9] => r_out.DATAB
i_value[10] => LessThan0.IN22
i_value[10] => r_out.DATAB
i_value[11] => LessThan0.IN21
i_value[11] => r_out.DATAB
i_value[12] => LessThan0.IN20
i_value[12] => r_out.DATAB
i_value[13] => LessThan0.IN19
i_value[13] => r_out.DATAB
i_value[14] => LessThan0.IN18
i_value[14] => r_out.DATAB
i_value[15] => LessThan0.IN17
i_value[15] => r_out.DATAB
o_result[0] <= r_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_result[1] <= r_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_result[2] <= r_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_result[3] <= r_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_result[4] <= r_out[4].DB_MAX_OUTPUT_PORT_TYPE
o_result[5] <= r_out[5].DB_MAX_OUTPUT_PORT_TYPE
o_result[6] <= r_out[6].DB_MAX_OUTPUT_PORT_TYPE
o_result[7] <= r_out[7].DB_MAX_OUTPUT_PORT_TYPE
o_result[8] <= r_out[8].DB_MAX_OUTPUT_PORT_TYPE
o_result[9] <= r_out[9].DB_MAX_OUTPUT_PORT_TYPE
o_result[10] <= r_out[10].DB_MAX_OUTPUT_PORT_TYPE
o_result[11] <= r_out[11].DB_MAX_OUTPUT_PORT_TYPE
o_result[12] <= r_out[12].DB_MAX_OUTPUT_PORT_TYPE
o_result[13] <= r_out[13].DB_MAX_OUTPUT_PORT_TYPE
o_result[14] <= r_out[14].DB_MAX_OUTPUT_PORT_TYPE
o_result[15] <= r_out[15].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n1:n1
i_clk => ram_l1_n1:ram_n1.i_clk
i_clk => r_done.CLK
i_clk => r_relu_in[0].CLK
i_clk => r_relu_in[1].CLK
i_clk => r_relu_in[2].CLK
i_clk => r_relu_in[3].CLK
i_clk => r_relu_in[4].CLK
i_clk => r_relu_in[5].CLK
i_clk => r_relu_in[6].CLK
i_clk => r_relu_in[7].CLK
i_clk => r_relu_in[8].CLK
i_clk => r_relu_in[9].CLK
i_clk => r_relu_in[10].CLK
i_clk => r_relu_in[11].CLK
i_clk => r_relu_in[12].CLK
i_clk => r_relu_in[13].CLK
i_clk => r_relu_in[14].CLK
i_clk => r_relu_in[15].CLK
i_clk => r_relu_enable.CLK
i_clk => r_bias[0].CLK
i_clk => r_bias[1].CLK
i_clk => r_bias[2].CLK
i_clk => r_bias[3].CLK
i_clk => r_bias[4].CLK
i_clk => r_bias[5].CLK
i_clk => r_bias[6].CLK
i_clk => r_bias[7].CLK
i_clk => r_bias[8].CLK
i_clk => r_bias[9].CLK
i_clk => r_bias[10].CLK
i_clk => r_bias[11].CLK
i_clk => r_bias[12].CLK
i_clk => r_bias[13].CLK
i_clk => r_bias[14].CLK
i_clk => r_bias[15].CLK
i_clk => r_mac_enable.CLK
i_clk => r_sinapse_count[0].CLK
i_clk => r_sinapse_count[1].CLK
i_clk => r_sinapse_count[2].CLK
i_clk => r_sinapse_count[3].CLK
i_clk => r_sinapse_count[4].CLK
i_clk => r_sinapse_count[5].CLK
i_clk => r_sinapse_count[6].CLK
i_clk => r_sinapse_count[7].CLK
i_clk => r_sinapse_count[8].CLK
i_clk => r_sinapse_count[9].CLK
i_clk => r_sinapse_count[10].CLK
i_clk => r_sinapse_count[11].CLK
i_clk => r_sinapse_count[12].CLK
i_clk => r_sinapse_count[13].CLK
i_clk => r_sinapse_count[14].CLK
i_clk => r_sinapse_count[15].CLK
i_clk => r_sinapse_count[16].CLK
i_clk => r_sinapse_count[17].CLK
i_clk => r_sinapse_count[18].CLK
i_clk => r_sinapse_count[19].CLK
i_clk => r_sinapse_count[20].CLK
i_clk => r_sinapse_count[21].CLK
i_clk => r_sinapse_count[22].CLK
i_clk => r_sinapse_count[23].CLK
i_clk => r_sinapse_count[24].CLK
i_clk => r_sinapse_count[25].CLK
i_clk => r_sinapse_count[26].CLK
i_clk => r_sinapse_count[27].CLK
i_clk => r_sinapse_count[28].CLK
i_clk => r_sinapse_count[29].CLK
i_clk => r_sinapse_count[30].CLK
i_clk => r_sinapse_count[31].CLK
i_clk => r_addr[0].CLK
i_clk => r_addr[1].CLK
i_clk => r_addr[2].CLK
i_clk => r_addr[3].CLK
i_clk => r_addr[4].CLK
i_clk => mac:mac_n1.i_clk
i_clk => lut_relu:act_relu.i_clk
i_clk => r_sm~1.DATAIN
i_rst => mac:mac_n1.i_rst
i_enable => Selector1.IN3
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => Selector0.IN2
i_enable => r_relu_in[7].ENA
i_enable => r_relu_in[6].ENA
i_enable => r_relu_in[5].ENA
i_enable => r_relu_in[4].ENA
i_enable => r_relu_in[3].ENA
i_enable => r_relu_in[2].ENA
i_enable => r_relu_in[1].ENA
i_enable => r_relu_in[0].ENA
i_enable => r_done.ENA
i_enable => r_relu_in[8].ENA
i_enable => r_relu_in[9].ENA
i_enable => r_relu_in[10].ENA
i_enable => r_relu_in[11].ENA
i_enable => r_relu_in[12].ENA
i_enable => r_relu_in[13].ENA
i_enable => r_relu_in[14].ENA
i_enable => r_relu_in[15].ENA
i_enable => r_relu_enable.ENA
i_enable => r_bias[0].ENA
i_enable => r_bias[1].ENA
i_enable => r_bias[2].ENA
i_enable => r_bias[3].ENA
i_enable => r_bias[4].ENA
i_enable => r_bias[5].ENA
i_enable => r_bias[6].ENA
i_enable => r_bias[7].ENA
i_enable => r_bias[8].ENA
i_enable => r_bias[9].ENA
i_enable => r_bias[10].ENA
i_enable => r_bias[11].ENA
i_enable => r_bias[12].ENA
i_enable => r_bias[13].ENA
i_enable => r_bias[14].ENA
i_enable => r_bias[15].ENA
i_enable => r_mac_enable.ENA
i_enable => r_sinapse_count[0].ENA
i_enable => r_sinapse_count[1].ENA
i_enable => r_sinapse_count[2].ENA
i_enable => r_sinapse_count[3].ENA
i_enable => r_sinapse_count[4].ENA
i_enable => r_sinapse_count[5].ENA
i_enable => r_sinapse_count[6].ENA
i_enable => r_sinapse_count[7].ENA
i_enable => r_sinapse_count[8].ENA
i_enable => r_sinapse_count[9].ENA
i_enable => r_sinapse_count[10].ENA
i_enable => r_sinapse_count[11].ENA
i_enable => r_sinapse_count[12].ENA
i_enable => r_sinapse_count[13].ENA
i_enable => r_sinapse_count[14].ENA
i_enable => r_sinapse_count[15].ENA
i_enable => r_sinapse_count[16].ENA
i_enable => r_sinapse_count[17].ENA
i_enable => r_sinapse_count[18].ENA
i_enable => r_sinapse_count[19].ENA
i_enable => r_sinapse_count[20].ENA
i_enable => r_sinapse_count[21].ENA
i_enable => r_sinapse_count[22].ENA
i_enable => r_sinapse_count[23].ENA
i_enable => r_sinapse_count[24].ENA
i_enable => r_sinapse_count[25].ENA
i_enable => r_sinapse_count[26].ENA
i_enable => r_sinapse_count[27].ENA
i_enable => r_sinapse_count[28].ENA
i_enable => r_sinapse_count[29].ENA
i_enable => r_sinapse_count[30].ENA
i_enable => r_sinapse_count[31].ENA
i_enable => r_addr[0].ENA
i_enable => r_addr[1].ENA
i_enable => r_addr[2].ENA
i_enable => r_addr[3].ENA
i_enable => r_addr[4].ENA
o_mac_done <= mac:mac_n1.o_done
o_done <= r_done.DB_MAX_OUTPUT_PORT_TYPE
i_fxp_data[0] => mac:mac_n1.i_data[0]
i_fxp_data[1] => mac:mac_n1.i_data[1]
i_fxp_data[2] => mac:mac_n1.i_data[2]
i_fxp_data[3] => mac:mac_n1.i_data[3]
i_fxp_data[4] => mac:mac_n1.i_data[4]
i_fxp_data[5] => mac:mac_n1.i_data[5]
i_fxp_data[6] => mac:mac_n1.i_data[6]
i_fxp_data[7] => mac:mac_n1.i_data[7]
i_fxp_data[8] => mac:mac_n1.i_data[8]
i_fxp_data[9] => mac:mac_n1.i_data[9]
i_fxp_data[10] => mac:mac_n1.i_data[10]
i_fxp_data[11] => mac:mac_n1.i_data[11]
i_fxp_data[12] => mac:mac_n1.i_data[12]
i_fxp_data[13] => mac:mac_n1.i_data[13]
i_fxp_data[14] => mac:mac_n1.i_data[14]
i_fxp_data[15] => mac:mac_n1.i_data[15]
o_fxp_data[0] <= lut_relu:act_relu.o_result[0]
o_fxp_data[1] <= lut_relu:act_relu.o_result[1]
o_fxp_data[2] <= lut_relu:act_relu.o_result[2]
o_fxp_data[3] <= lut_relu:act_relu.o_result[3]
o_fxp_data[4] <= lut_relu:act_relu.o_result[4]
o_fxp_data[5] <= lut_relu:act_relu.o_result[5]
o_fxp_data[6] <= lut_relu:act_relu.o_result[6]
o_fxp_data[7] <= lut_relu:act_relu.o_result[7]
o_fxp_data[8] <= lut_relu:act_relu.o_result[8]
o_fxp_data[9] <= lut_relu:act_relu.o_result[9]
o_fxp_data[10] <= lut_relu:act_relu.o_result[10]
o_fxp_data[11] <= lut_relu:act_relu.o_result[11]
o_fxp_data[12] <= lut_relu:act_relu.o_result[12]
o_fxp_data[13] <= lut_relu:act_relu.o_result[13]
o_fxp_data[14] <= lut_relu:act_relu.o_result[14]
o_fxp_data[15] <= lut_relu:act_relu.o_result[15]


|layer_test|neuron_l1_n1:n1|ram_l1_n1:ram_n1
i_clk => r_mem~22.CLK
i_clk => r_mem~0.CLK
i_clk => r_mem~1.CLK
i_clk => r_mem~2.CLK
i_clk => r_mem~3.CLK
i_clk => r_mem~4.CLK
i_clk => r_mem~5.CLK
i_clk => r_mem~6.CLK
i_clk => r_mem~7.CLK
i_clk => r_mem~8.CLK
i_clk => r_mem~9.CLK
i_clk => r_mem~10.CLK
i_clk => r_mem~11.CLK
i_clk => r_mem~12.CLK
i_clk => r_mem~13.CLK
i_clk => r_mem~14.CLK
i_clk => r_mem~15.CLK
i_clk => r_mem~16.CLK
i_clk => r_mem~17.CLK
i_clk => r_mem~18.CLK
i_clk => r_mem~19.CLK
i_clk => r_mem~20.CLK
i_clk => r_mem~21.CLK
i_clk => o_data[0]~reg0.CLK
i_clk => o_data[1]~reg0.CLK
i_clk => o_data[2]~reg0.CLK
i_clk => o_data[3]~reg0.CLK
i_clk => o_data[4]~reg0.CLK
i_clk => o_data[5]~reg0.CLK
i_clk => o_data[6]~reg0.CLK
i_clk => o_data[7]~reg0.CLK
i_clk => o_data[8]~reg0.CLK
i_clk => o_data[9]~reg0.CLK
i_clk => o_data[10]~reg0.CLK
i_clk => o_data[11]~reg0.CLK
i_clk => o_data[12]~reg0.CLK
i_clk => o_data[13]~reg0.CLK
i_clk => o_data[14]~reg0.CLK
i_clk => o_data[15]~reg0.CLK
i_clk => r_mem.CLK0
i_wr => r_mem~22.DATAIN
i_wr => r_mem.WE
i_addr[0] => r_mem~5.DATAIN
i_addr[0] => r_mem.WADDR
i_addr[0] => r_mem.RADDR
i_addr[1] => r_mem~4.DATAIN
i_addr[1] => r_mem.WADDR1
i_addr[1] => r_mem.RADDR1
i_addr[2] => r_mem~3.DATAIN
i_addr[2] => r_mem.WADDR2
i_addr[2] => r_mem.RADDR2
i_addr[3] => r_mem~2.DATAIN
i_addr[3] => r_mem.WADDR3
i_addr[3] => r_mem.RADDR3
i_addr[4] => r_mem~1.DATAIN
i_addr[4] => r_mem.WADDR4
i_addr[4] => r_mem.RADDR4
i_data[0] => r_mem~21.DATAIN
i_data[0] => r_mem.DATAIN
i_data[1] => r_mem~20.DATAIN
i_data[1] => r_mem.DATAIN1
i_data[2] => r_mem~19.DATAIN
i_data[2] => r_mem.DATAIN2
i_data[3] => r_mem~18.DATAIN
i_data[3] => r_mem.DATAIN3
i_data[4] => r_mem~17.DATAIN
i_data[4] => r_mem.DATAIN4
i_data[5] => r_mem~16.DATAIN
i_data[5] => r_mem.DATAIN5
i_data[6] => r_mem~15.DATAIN
i_data[6] => r_mem.DATAIN6
i_data[7] => r_mem~14.DATAIN
i_data[7] => r_mem.DATAIN7
i_data[8] => r_mem~13.DATAIN
i_data[8] => r_mem.DATAIN8
i_data[9] => r_mem~12.DATAIN
i_data[9] => r_mem.DATAIN9
i_data[10] => r_mem~11.DATAIN
i_data[10] => r_mem.DATAIN10
i_data[11] => r_mem~10.DATAIN
i_data[11] => r_mem.DATAIN11
i_data[12] => r_mem~9.DATAIN
i_data[12] => r_mem.DATAIN12
i_data[13] => r_mem~8.DATAIN
i_data[13] => r_mem.DATAIN13
i_data[14] => r_mem~7.DATAIN
i_data[14] => r_mem.DATAIN14
i_data[15] => r_mem~6.DATAIN
i_data[15] => r_mem.DATAIN15
o_data[0] <= o_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= o_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= o_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= o_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= o_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= o_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= o_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= o_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= o_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= o_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= o_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= o_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= o_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= o_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= o_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= o_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n1:n1|mac:mac_n1
i_clk => o_done~reg0.CLK
i_clk => r_data_out[-11].CLK
i_clk => r_data_out[-10].CLK
i_clk => r_data_out[-9].CLK
i_clk => r_data_out[-8].CLK
i_clk => r_data_out[-7].CLK
i_clk => r_data_out[-6].CLK
i_clk => r_data_out[-5].CLK
i_clk => r_data_out[-4].CLK
i_clk => r_data_out[-3].CLK
i_clk => r_data_out[-2].CLK
i_clk => r_data_out[-1].CLK
i_clk => r_data_out[0].CLK
i_clk => r_data_out[1].CLK
i_clk => r_data_out[2].CLK
i_clk => r_data_out[3].CLK
i_clk => r_data_out[4].CLK
i_rst => r_data_out[-11].ACLR
i_rst => r_data_out[-10].ACLR
i_rst => r_data_out[-9].ACLR
i_rst => r_data_out[-8].ACLR
i_rst => r_data_out[-7].ACLR
i_rst => r_data_out[-6].ACLR
i_rst => r_data_out[-5].ACLR
i_rst => r_data_out[-4].ACLR
i_rst => r_data_out[-3].ACLR
i_rst => r_data_out[-2].ACLR
i_rst => r_data_out[-1].ACLR
i_rst => r_data_out[0].ACLR
i_rst => r_data_out[1].ACLR
i_rst => r_data_out[2].ACLR
i_rst => r_data_out[3].ACLR
i_rst => r_data_out[4].ACLR
i_rst => o_done~reg0.ENA
i_enable => o_done~reg0.DATAIN
i_enable => r_data_out[4].ENA
i_enable => r_data_out[3].ENA
i_enable => r_data_out[2].ENA
i_enable => r_data_out[1].ENA
i_enable => r_data_out[0].ENA
i_enable => r_data_out[-1].ENA
i_enable => r_data_out[-2].ENA
i_enable => r_data_out[-3].ENA
i_enable => r_data_out[-4].ENA
i_enable => r_data_out[-5].ENA
i_enable => r_data_out[-6].ENA
i_enable => r_data_out[-7].ENA
i_enable => r_data_out[-8].ENA
i_enable => r_data_out[-9].ENA
i_enable => r_data_out[-10].ENA
i_enable => r_data_out[-11].ENA
i_data[0] => Mult0.IN15
i_data[1] => Mult0.IN14
i_data[2] => Mult0.IN13
i_data[3] => Mult0.IN12
i_data[4] => Mult0.IN11
i_data[5] => Mult0.IN10
i_data[6] => Mult0.IN9
i_data[7] => Mult0.IN8
i_data[8] => Mult0.IN7
i_data[9] => Mult0.IN6
i_data[10] => Mult0.IN5
i_data[11] => Mult0.IN4
i_data[12] => Mult0.IN3
i_data[13] => Mult0.IN2
i_data[14] => Mult0.IN1
i_data[15] => Mult0.IN0
i_weight[0] => Mult0.IN31
i_weight[1] => Mult0.IN30
i_weight[2] => Mult0.IN29
i_weight[3] => Mult0.IN28
i_weight[4] => Mult0.IN27
i_weight[5] => Mult0.IN26
i_weight[6] => Mult0.IN25
i_weight[7] => Mult0.IN24
i_weight[8] => Mult0.IN23
i_weight[9] => Mult0.IN22
i_weight[10] => Mult0.IN21
i_weight[11] => Mult0.IN20
i_weight[12] => Mult0.IN19
i_weight[13] => Mult0.IN18
i_weight[14] => Mult0.IN17
i_weight[15] => Mult0.IN16
o_done <= o_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[0] <= r_data_out[-11].DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= r_data_out[-10].DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= r_data_out[-9].DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= r_data_out[-8].DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= r_data_out[-7].DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= r_data_out[-6].DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= r_data_out[-5].DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= r_data_out[-4].DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= r_data_out[-3].DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= r_data_out[-2].DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= r_data_out[-1].DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= r_data_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= r_data_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= r_data_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= r_data_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= r_data_out[4].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n1:n1|lut_relu:act_relu
i_clk => r_out[0].CLK
i_clk => r_out[1].CLK
i_clk => r_out[2].CLK
i_clk => r_out[3].CLK
i_clk => r_out[4].CLK
i_clk => r_out[5].CLK
i_clk => r_out[6].CLK
i_clk => r_out[7].CLK
i_clk => r_out[8].CLK
i_clk => r_out[9].CLK
i_clk => r_out[10].CLK
i_clk => r_out[11].CLK
i_clk => r_out[12].CLK
i_clk => r_out[13].CLK
i_clk => r_out[14].CLK
i_clk => r_out[15].CLK
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_value[0] => LessThan0.IN32
i_value[0] => r_out.DATAB
i_value[1] => LessThan0.IN31
i_value[1] => r_out.DATAB
i_value[2] => LessThan0.IN30
i_value[2] => r_out.DATAB
i_value[3] => LessThan0.IN29
i_value[3] => r_out.DATAB
i_value[4] => LessThan0.IN28
i_value[4] => r_out.DATAB
i_value[5] => LessThan0.IN27
i_value[5] => r_out.DATAB
i_value[6] => LessThan0.IN26
i_value[6] => r_out.DATAB
i_value[7] => LessThan0.IN25
i_value[7] => r_out.DATAB
i_value[8] => LessThan0.IN24
i_value[8] => r_out.DATAB
i_value[9] => LessThan0.IN23
i_value[9] => r_out.DATAB
i_value[10] => LessThan0.IN22
i_value[10] => r_out.DATAB
i_value[11] => LessThan0.IN21
i_value[11] => r_out.DATAB
i_value[12] => LessThan0.IN20
i_value[12] => r_out.DATAB
i_value[13] => LessThan0.IN19
i_value[13] => r_out.DATAB
i_value[14] => LessThan0.IN18
i_value[14] => r_out.DATAB
i_value[15] => LessThan0.IN17
i_value[15] => r_out.DATAB
o_result[0] <= r_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_result[1] <= r_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_result[2] <= r_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_result[3] <= r_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_result[4] <= r_out[4].DB_MAX_OUTPUT_PORT_TYPE
o_result[5] <= r_out[5].DB_MAX_OUTPUT_PORT_TYPE
o_result[6] <= r_out[6].DB_MAX_OUTPUT_PORT_TYPE
o_result[7] <= r_out[7].DB_MAX_OUTPUT_PORT_TYPE
o_result[8] <= r_out[8].DB_MAX_OUTPUT_PORT_TYPE
o_result[9] <= r_out[9].DB_MAX_OUTPUT_PORT_TYPE
o_result[10] <= r_out[10].DB_MAX_OUTPUT_PORT_TYPE
o_result[11] <= r_out[11].DB_MAX_OUTPUT_PORT_TYPE
o_result[12] <= r_out[12].DB_MAX_OUTPUT_PORT_TYPE
o_result[13] <= r_out[13].DB_MAX_OUTPUT_PORT_TYPE
o_result[14] <= r_out[14].DB_MAX_OUTPUT_PORT_TYPE
o_result[15] <= r_out[15].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n2:n2
i_clk => ram_l1_n2:ram_n1.i_clk
i_clk => r_done.CLK
i_clk => r_relu_in[0].CLK
i_clk => r_relu_in[1].CLK
i_clk => r_relu_in[2].CLK
i_clk => r_relu_in[3].CLK
i_clk => r_relu_in[4].CLK
i_clk => r_relu_in[5].CLK
i_clk => r_relu_in[6].CLK
i_clk => r_relu_in[7].CLK
i_clk => r_relu_in[8].CLK
i_clk => r_relu_in[9].CLK
i_clk => r_relu_in[10].CLK
i_clk => r_relu_in[11].CLK
i_clk => r_relu_in[12].CLK
i_clk => r_relu_in[13].CLK
i_clk => r_relu_in[14].CLK
i_clk => r_relu_in[15].CLK
i_clk => r_relu_enable.CLK
i_clk => r_bias[0].CLK
i_clk => r_bias[1].CLK
i_clk => r_bias[2].CLK
i_clk => r_bias[3].CLK
i_clk => r_bias[4].CLK
i_clk => r_bias[5].CLK
i_clk => r_bias[6].CLK
i_clk => r_bias[7].CLK
i_clk => r_bias[8].CLK
i_clk => r_bias[9].CLK
i_clk => r_bias[10].CLK
i_clk => r_bias[11].CLK
i_clk => r_bias[12].CLK
i_clk => r_bias[13].CLK
i_clk => r_bias[14].CLK
i_clk => r_bias[15].CLK
i_clk => r_mac_enable.CLK
i_clk => r_sinapse_count[0].CLK
i_clk => r_sinapse_count[1].CLK
i_clk => r_sinapse_count[2].CLK
i_clk => r_sinapse_count[3].CLK
i_clk => r_sinapse_count[4].CLK
i_clk => r_sinapse_count[5].CLK
i_clk => r_sinapse_count[6].CLK
i_clk => r_sinapse_count[7].CLK
i_clk => r_sinapse_count[8].CLK
i_clk => r_sinapse_count[9].CLK
i_clk => r_sinapse_count[10].CLK
i_clk => r_sinapse_count[11].CLK
i_clk => r_sinapse_count[12].CLK
i_clk => r_sinapse_count[13].CLK
i_clk => r_sinapse_count[14].CLK
i_clk => r_sinapse_count[15].CLK
i_clk => r_sinapse_count[16].CLK
i_clk => r_sinapse_count[17].CLK
i_clk => r_sinapse_count[18].CLK
i_clk => r_sinapse_count[19].CLK
i_clk => r_sinapse_count[20].CLK
i_clk => r_sinapse_count[21].CLK
i_clk => r_sinapse_count[22].CLK
i_clk => r_sinapse_count[23].CLK
i_clk => r_sinapse_count[24].CLK
i_clk => r_sinapse_count[25].CLK
i_clk => r_sinapse_count[26].CLK
i_clk => r_sinapse_count[27].CLK
i_clk => r_sinapse_count[28].CLK
i_clk => r_sinapse_count[29].CLK
i_clk => r_sinapse_count[30].CLK
i_clk => r_sinapse_count[31].CLK
i_clk => r_addr[0].CLK
i_clk => r_addr[1].CLK
i_clk => r_addr[2].CLK
i_clk => r_addr[3].CLK
i_clk => r_addr[4].CLK
i_clk => mac:mac_n1.i_clk
i_clk => lut_relu:act_relu.i_clk
i_clk => r_sm~1.DATAIN
i_rst => mac:mac_n1.i_rst
i_enable => Selector1.IN3
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => Selector0.IN2
i_enable => r_relu_in[7].ENA
i_enable => r_relu_in[6].ENA
i_enable => r_relu_in[5].ENA
i_enable => r_relu_in[4].ENA
i_enable => r_relu_in[3].ENA
i_enable => r_relu_in[2].ENA
i_enable => r_relu_in[1].ENA
i_enable => r_relu_in[0].ENA
i_enable => r_done.ENA
i_enable => r_relu_in[8].ENA
i_enable => r_relu_in[9].ENA
i_enable => r_relu_in[10].ENA
i_enable => r_relu_in[11].ENA
i_enable => r_relu_in[12].ENA
i_enable => r_relu_in[13].ENA
i_enable => r_relu_in[14].ENA
i_enable => r_relu_in[15].ENA
i_enable => r_relu_enable.ENA
i_enable => r_bias[0].ENA
i_enable => r_bias[1].ENA
i_enable => r_bias[2].ENA
i_enable => r_bias[3].ENA
i_enable => r_bias[4].ENA
i_enable => r_bias[5].ENA
i_enable => r_bias[6].ENA
i_enable => r_bias[7].ENA
i_enable => r_bias[8].ENA
i_enable => r_bias[9].ENA
i_enable => r_bias[10].ENA
i_enable => r_bias[11].ENA
i_enable => r_bias[12].ENA
i_enable => r_bias[13].ENA
i_enable => r_bias[14].ENA
i_enable => r_bias[15].ENA
i_enable => r_mac_enable.ENA
i_enable => r_sinapse_count[0].ENA
i_enable => r_sinapse_count[1].ENA
i_enable => r_sinapse_count[2].ENA
i_enable => r_sinapse_count[3].ENA
i_enable => r_sinapse_count[4].ENA
i_enable => r_sinapse_count[5].ENA
i_enable => r_sinapse_count[6].ENA
i_enable => r_sinapse_count[7].ENA
i_enable => r_sinapse_count[8].ENA
i_enable => r_sinapse_count[9].ENA
i_enable => r_sinapse_count[10].ENA
i_enable => r_sinapse_count[11].ENA
i_enable => r_sinapse_count[12].ENA
i_enable => r_sinapse_count[13].ENA
i_enable => r_sinapse_count[14].ENA
i_enable => r_sinapse_count[15].ENA
i_enable => r_sinapse_count[16].ENA
i_enable => r_sinapse_count[17].ENA
i_enable => r_sinapse_count[18].ENA
i_enable => r_sinapse_count[19].ENA
i_enable => r_sinapse_count[20].ENA
i_enable => r_sinapse_count[21].ENA
i_enable => r_sinapse_count[22].ENA
i_enable => r_sinapse_count[23].ENA
i_enable => r_sinapse_count[24].ENA
i_enable => r_sinapse_count[25].ENA
i_enable => r_sinapse_count[26].ENA
i_enable => r_sinapse_count[27].ENA
i_enable => r_sinapse_count[28].ENA
i_enable => r_sinapse_count[29].ENA
i_enable => r_sinapse_count[30].ENA
i_enable => r_sinapse_count[31].ENA
i_enable => r_addr[0].ENA
i_enable => r_addr[1].ENA
i_enable => r_addr[2].ENA
i_enable => r_addr[3].ENA
i_enable => r_addr[4].ENA
o_mac_done <= mac:mac_n1.o_done
o_done <= r_done.DB_MAX_OUTPUT_PORT_TYPE
i_fxp_data[0] => mac:mac_n1.i_data[0]
i_fxp_data[1] => mac:mac_n1.i_data[1]
i_fxp_data[2] => mac:mac_n1.i_data[2]
i_fxp_data[3] => mac:mac_n1.i_data[3]
i_fxp_data[4] => mac:mac_n1.i_data[4]
i_fxp_data[5] => mac:mac_n1.i_data[5]
i_fxp_data[6] => mac:mac_n1.i_data[6]
i_fxp_data[7] => mac:mac_n1.i_data[7]
i_fxp_data[8] => mac:mac_n1.i_data[8]
i_fxp_data[9] => mac:mac_n1.i_data[9]
i_fxp_data[10] => mac:mac_n1.i_data[10]
i_fxp_data[11] => mac:mac_n1.i_data[11]
i_fxp_data[12] => mac:mac_n1.i_data[12]
i_fxp_data[13] => mac:mac_n1.i_data[13]
i_fxp_data[14] => mac:mac_n1.i_data[14]
i_fxp_data[15] => mac:mac_n1.i_data[15]
o_fxp_data[0] <= lut_relu:act_relu.o_result[0]
o_fxp_data[1] <= lut_relu:act_relu.o_result[1]
o_fxp_data[2] <= lut_relu:act_relu.o_result[2]
o_fxp_data[3] <= lut_relu:act_relu.o_result[3]
o_fxp_data[4] <= lut_relu:act_relu.o_result[4]
o_fxp_data[5] <= lut_relu:act_relu.o_result[5]
o_fxp_data[6] <= lut_relu:act_relu.o_result[6]
o_fxp_data[7] <= lut_relu:act_relu.o_result[7]
o_fxp_data[8] <= lut_relu:act_relu.o_result[8]
o_fxp_data[9] <= lut_relu:act_relu.o_result[9]
o_fxp_data[10] <= lut_relu:act_relu.o_result[10]
o_fxp_data[11] <= lut_relu:act_relu.o_result[11]
o_fxp_data[12] <= lut_relu:act_relu.o_result[12]
o_fxp_data[13] <= lut_relu:act_relu.o_result[13]
o_fxp_data[14] <= lut_relu:act_relu.o_result[14]
o_fxp_data[15] <= lut_relu:act_relu.o_result[15]


|layer_test|neuron_l1_n2:n2|ram_l1_n2:ram_n1
i_clk => r_mem~22.CLK
i_clk => r_mem~0.CLK
i_clk => r_mem~1.CLK
i_clk => r_mem~2.CLK
i_clk => r_mem~3.CLK
i_clk => r_mem~4.CLK
i_clk => r_mem~5.CLK
i_clk => r_mem~6.CLK
i_clk => r_mem~7.CLK
i_clk => r_mem~8.CLK
i_clk => r_mem~9.CLK
i_clk => r_mem~10.CLK
i_clk => r_mem~11.CLK
i_clk => r_mem~12.CLK
i_clk => r_mem~13.CLK
i_clk => r_mem~14.CLK
i_clk => r_mem~15.CLK
i_clk => r_mem~16.CLK
i_clk => r_mem~17.CLK
i_clk => r_mem~18.CLK
i_clk => r_mem~19.CLK
i_clk => r_mem~20.CLK
i_clk => r_mem~21.CLK
i_clk => o_data[0]~reg0.CLK
i_clk => o_data[1]~reg0.CLK
i_clk => o_data[2]~reg0.CLK
i_clk => o_data[3]~reg0.CLK
i_clk => o_data[4]~reg0.CLK
i_clk => o_data[5]~reg0.CLK
i_clk => o_data[6]~reg0.CLK
i_clk => o_data[7]~reg0.CLK
i_clk => o_data[8]~reg0.CLK
i_clk => o_data[9]~reg0.CLK
i_clk => o_data[10]~reg0.CLK
i_clk => o_data[11]~reg0.CLK
i_clk => o_data[12]~reg0.CLK
i_clk => o_data[13]~reg0.CLK
i_clk => o_data[14]~reg0.CLK
i_clk => o_data[15]~reg0.CLK
i_clk => r_mem.CLK0
i_wr => r_mem~22.DATAIN
i_wr => r_mem.WE
i_addr[0] => r_mem~5.DATAIN
i_addr[0] => r_mem.WADDR
i_addr[0] => r_mem.RADDR
i_addr[1] => r_mem~4.DATAIN
i_addr[1] => r_mem.WADDR1
i_addr[1] => r_mem.RADDR1
i_addr[2] => r_mem~3.DATAIN
i_addr[2] => r_mem.WADDR2
i_addr[2] => r_mem.RADDR2
i_addr[3] => r_mem~2.DATAIN
i_addr[3] => r_mem.WADDR3
i_addr[3] => r_mem.RADDR3
i_addr[4] => r_mem~1.DATAIN
i_addr[4] => r_mem.WADDR4
i_addr[4] => r_mem.RADDR4
i_data[0] => r_mem~21.DATAIN
i_data[0] => r_mem.DATAIN
i_data[1] => r_mem~20.DATAIN
i_data[1] => r_mem.DATAIN1
i_data[2] => r_mem~19.DATAIN
i_data[2] => r_mem.DATAIN2
i_data[3] => r_mem~18.DATAIN
i_data[3] => r_mem.DATAIN3
i_data[4] => r_mem~17.DATAIN
i_data[4] => r_mem.DATAIN4
i_data[5] => r_mem~16.DATAIN
i_data[5] => r_mem.DATAIN5
i_data[6] => r_mem~15.DATAIN
i_data[6] => r_mem.DATAIN6
i_data[7] => r_mem~14.DATAIN
i_data[7] => r_mem.DATAIN7
i_data[8] => r_mem~13.DATAIN
i_data[8] => r_mem.DATAIN8
i_data[9] => r_mem~12.DATAIN
i_data[9] => r_mem.DATAIN9
i_data[10] => r_mem~11.DATAIN
i_data[10] => r_mem.DATAIN10
i_data[11] => r_mem~10.DATAIN
i_data[11] => r_mem.DATAIN11
i_data[12] => r_mem~9.DATAIN
i_data[12] => r_mem.DATAIN12
i_data[13] => r_mem~8.DATAIN
i_data[13] => r_mem.DATAIN13
i_data[14] => r_mem~7.DATAIN
i_data[14] => r_mem.DATAIN14
i_data[15] => r_mem~6.DATAIN
i_data[15] => r_mem.DATAIN15
o_data[0] <= o_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= o_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= o_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= o_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= o_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= o_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= o_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= o_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= o_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= o_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= o_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= o_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= o_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= o_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= o_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= o_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n2:n2|mac:mac_n1
i_clk => o_done~reg0.CLK
i_clk => r_data_out[-11].CLK
i_clk => r_data_out[-10].CLK
i_clk => r_data_out[-9].CLK
i_clk => r_data_out[-8].CLK
i_clk => r_data_out[-7].CLK
i_clk => r_data_out[-6].CLK
i_clk => r_data_out[-5].CLK
i_clk => r_data_out[-4].CLK
i_clk => r_data_out[-3].CLK
i_clk => r_data_out[-2].CLK
i_clk => r_data_out[-1].CLK
i_clk => r_data_out[0].CLK
i_clk => r_data_out[1].CLK
i_clk => r_data_out[2].CLK
i_clk => r_data_out[3].CLK
i_clk => r_data_out[4].CLK
i_rst => r_data_out[-11].ACLR
i_rst => r_data_out[-10].ACLR
i_rst => r_data_out[-9].ACLR
i_rst => r_data_out[-8].ACLR
i_rst => r_data_out[-7].ACLR
i_rst => r_data_out[-6].ACLR
i_rst => r_data_out[-5].ACLR
i_rst => r_data_out[-4].ACLR
i_rst => r_data_out[-3].ACLR
i_rst => r_data_out[-2].ACLR
i_rst => r_data_out[-1].ACLR
i_rst => r_data_out[0].ACLR
i_rst => r_data_out[1].ACLR
i_rst => r_data_out[2].ACLR
i_rst => r_data_out[3].ACLR
i_rst => r_data_out[4].ACLR
i_rst => o_done~reg0.ENA
i_enable => o_done~reg0.DATAIN
i_enable => r_data_out[4].ENA
i_enable => r_data_out[3].ENA
i_enable => r_data_out[2].ENA
i_enable => r_data_out[1].ENA
i_enable => r_data_out[0].ENA
i_enable => r_data_out[-1].ENA
i_enable => r_data_out[-2].ENA
i_enable => r_data_out[-3].ENA
i_enable => r_data_out[-4].ENA
i_enable => r_data_out[-5].ENA
i_enable => r_data_out[-6].ENA
i_enable => r_data_out[-7].ENA
i_enable => r_data_out[-8].ENA
i_enable => r_data_out[-9].ENA
i_enable => r_data_out[-10].ENA
i_enable => r_data_out[-11].ENA
i_data[0] => Mult0.IN15
i_data[1] => Mult0.IN14
i_data[2] => Mult0.IN13
i_data[3] => Mult0.IN12
i_data[4] => Mult0.IN11
i_data[5] => Mult0.IN10
i_data[6] => Mult0.IN9
i_data[7] => Mult0.IN8
i_data[8] => Mult0.IN7
i_data[9] => Mult0.IN6
i_data[10] => Mult0.IN5
i_data[11] => Mult0.IN4
i_data[12] => Mult0.IN3
i_data[13] => Mult0.IN2
i_data[14] => Mult0.IN1
i_data[15] => Mult0.IN0
i_weight[0] => Mult0.IN31
i_weight[1] => Mult0.IN30
i_weight[2] => Mult0.IN29
i_weight[3] => Mult0.IN28
i_weight[4] => Mult0.IN27
i_weight[5] => Mult0.IN26
i_weight[6] => Mult0.IN25
i_weight[7] => Mult0.IN24
i_weight[8] => Mult0.IN23
i_weight[9] => Mult0.IN22
i_weight[10] => Mult0.IN21
i_weight[11] => Mult0.IN20
i_weight[12] => Mult0.IN19
i_weight[13] => Mult0.IN18
i_weight[14] => Mult0.IN17
i_weight[15] => Mult0.IN16
o_done <= o_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[0] <= r_data_out[-11].DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= r_data_out[-10].DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= r_data_out[-9].DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= r_data_out[-8].DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= r_data_out[-7].DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= r_data_out[-6].DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= r_data_out[-5].DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= r_data_out[-4].DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= r_data_out[-3].DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= r_data_out[-2].DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= r_data_out[-1].DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= r_data_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= r_data_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= r_data_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= r_data_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= r_data_out[4].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n2:n2|lut_relu:act_relu
i_clk => r_out[0].CLK
i_clk => r_out[1].CLK
i_clk => r_out[2].CLK
i_clk => r_out[3].CLK
i_clk => r_out[4].CLK
i_clk => r_out[5].CLK
i_clk => r_out[6].CLK
i_clk => r_out[7].CLK
i_clk => r_out[8].CLK
i_clk => r_out[9].CLK
i_clk => r_out[10].CLK
i_clk => r_out[11].CLK
i_clk => r_out[12].CLK
i_clk => r_out[13].CLK
i_clk => r_out[14].CLK
i_clk => r_out[15].CLK
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_value[0] => LessThan0.IN32
i_value[0] => r_out.DATAB
i_value[1] => LessThan0.IN31
i_value[1] => r_out.DATAB
i_value[2] => LessThan0.IN30
i_value[2] => r_out.DATAB
i_value[3] => LessThan0.IN29
i_value[3] => r_out.DATAB
i_value[4] => LessThan0.IN28
i_value[4] => r_out.DATAB
i_value[5] => LessThan0.IN27
i_value[5] => r_out.DATAB
i_value[6] => LessThan0.IN26
i_value[6] => r_out.DATAB
i_value[7] => LessThan0.IN25
i_value[7] => r_out.DATAB
i_value[8] => LessThan0.IN24
i_value[8] => r_out.DATAB
i_value[9] => LessThan0.IN23
i_value[9] => r_out.DATAB
i_value[10] => LessThan0.IN22
i_value[10] => r_out.DATAB
i_value[11] => LessThan0.IN21
i_value[11] => r_out.DATAB
i_value[12] => LessThan0.IN20
i_value[12] => r_out.DATAB
i_value[13] => LessThan0.IN19
i_value[13] => r_out.DATAB
i_value[14] => LessThan0.IN18
i_value[14] => r_out.DATAB
i_value[15] => LessThan0.IN17
i_value[15] => r_out.DATAB
o_result[0] <= r_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_result[1] <= r_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_result[2] <= r_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_result[3] <= r_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_result[4] <= r_out[4].DB_MAX_OUTPUT_PORT_TYPE
o_result[5] <= r_out[5].DB_MAX_OUTPUT_PORT_TYPE
o_result[6] <= r_out[6].DB_MAX_OUTPUT_PORT_TYPE
o_result[7] <= r_out[7].DB_MAX_OUTPUT_PORT_TYPE
o_result[8] <= r_out[8].DB_MAX_OUTPUT_PORT_TYPE
o_result[9] <= r_out[9].DB_MAX_OUTPUT_PORT_TYPE
o_result[10] <= r_out[10].DB_MAX_OUTPUT_PORT_TYPE
o_result[11] <= r_out[11].DB_MAX_OUTPUT_PORT_TYPE
o_result[12] <= r_out[12].DB_MAX_OUTPUT_PORT_TYPE
o_result[13] <= r_out[13].DB_MAX_OUTPUT_PORT_TYPE
o_result[14] <= r_out[14].DB_MAX_OUTPUT_PORT_TYPE
o_result[15] <= r_out[15].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n3:n3
i_clk => ram_l1_n3:ram_n1.i_clk
i_clk => r_done.CLK
i_clk => r_relu_in[0].CLK
i_clk => r_relu_in[1].CLK
i_clk => r_relu_in[2].CLK
i_clk => r_relu_in[3].CLK
i_clk => r_relu_in[4].CLK
i_clk => r_relu_in[5].CLK
i_clk => r_relu_in[6].CLK
i_clk => r_relu_in[7].CLK
i_clk => r_relu_in[8].CLK
i_clk => r_relu_in[9].CLK
i_clk => r_relu_in[10].CLK
i_clk => r_relu_in[11].CLK
i_clk => r_relu_in[12].CLK
i_clk => r_relu_in[13].CLK
i_clk => r_relu_in[14].CLK
i_clk => r_relu_in[15].CLK
i_clk => r_relu_enable.CLK
i_clk => r_bias[0].CLK
i_clk => r_bias[1].CLK
i_clk => r_bias[2].CLK
i_clk => r_bias[3].CLK
i_clk => r_bias[4].CLK
i_clk => r_bias[5].CLK
i_clk => r_bias[6].CLK
i_clk => r_bias[7].CLK
i_clk => r_bias[8].CLK
i_clk => r_bias[9].CLK
i_clk => r_bias[10].CLK
i_clk => r_bias[11].CLK
i_clk => r_bias[12].CLK
i_clk => r_bias[13].CLK
i_clk => r_bias[14].CLK
i_clk => r_bias[15].CLK
i_clk => r_mac_enable.CLK
i_clk => r_sinapse_count[0].CLK
i_clk => r_sinapse_count[1].CLK
i_clk => r_sinapse_count[2].CLK
i_clk => r_sinapse_count[3].CLK
i_clk => r_sinapse_count[4].CLK
i_clk => r_sinapse_count[5].CLK
i_clk => r_sinapse_count[6].CLK
i_clk => r_sinapse_count[7].CLK
i_clk => r_sinapse_count[8].CLK
i_clk => r_sinapse_count[9].CLK
i_clk => r_sinapse_count[10].CLK
i_clk => r_sinapse_count[11].CLK
i_clk => r_sinapse_count[12].CLK
i_clk => r_sinapse_count[13].CLK
i_clk => r_sinapse_count[14].CLK
i_clk => r_sinapse_count[15].CLK
i_clk => r_sinapse_count[16].CLK
i_clk => r_sinapse_count[17].CLK
i_clk => r_sinapse_count[18].CLK
i_clk => r_sinapse_count[19].CLK
i_clk => r_sinapse_count[20].CLK
i_clk => r_sinapse_count[21].CLK
i_clk => r_sinapse_count[22].CLK
i_clk => r_sinapse_count[23].CLK
i_clk => r_sinapse_count[24].CLK
i_clk => r_sinapse_count[25].CLK
i_clk => r_sinapse_count[26].CLK
i_clk => r_sinapse_count[27].CLK
i_clk => r_sinapse_count[28].CLK
i_clk => r_sinapse_count[29].CLK
i_clk => r_sinapse_count[30].CLK
i_clk => r_sinapse_count[31].CLK
i_clk => r_addr[0].CLK
i_clk => r_addr[1].CLK
i_clk => r_addr[2].CLK
i_clk => r_addr[3].CLK
i_clk => r_addr[4].CLK
i_clk => mac:mac_n1.i_clk
i_clk => lut_relu:act_relu.i_clk
i_clk => r_sm~1.DATAIN
i_rst => mac:mac_n1.i_rst
i_enable => Selector1.IN3
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => Selector0.IN2
i_enable => r_relu_in[7].ENA
i_enable => r_relu_in[6].ENA
i_enable => r_relu_in[5].ENA
i_enable => r_relu_in[4].ENA
i_enable => r_relu_in[3].ENA
i_enable => r_relu_in[2].ENA
i_enable => r_relu_in[1].ENA
i_enable => r_relu_in[0].ENA
i_enable => r_done.ENA
i_enable => r_relu_in[8].ENA
i_enable => r_relu_in[9].ENA
i_enable => r_relu_in[10].ENA
i_enable => r_relu_in[11].ENA
i_enable => r_relu_in[12].ENA
i_enable => r_relu_in[13].ENA
i_enable => r_relu_in[14].ENA
i_enable => r_relu_in[15].ENA
i_enable => r_relu_enable.ENA
i_enable => r_bias[0].ENA
i_enable => r_bias[1].ENA
i_enable => r_bias[2].ENA
i_enable => r_bias[3].ENA
i_enable => r_bias[4].ENA
i_enable => r_bias[5].ENA
i_enable => r_bias[6].ENA
i_enable => r_bias[7].ENA
i_enable => r_bias[8].ENA
i_enable => r_bias[9].ENA
i_enable => r_bias[10].ENA
i_enable => r_bias[11].ENA
i_enable => r_bias[12].ENA
i_enable => r_bias[13].ENA
i_enable => r_bias[14].ENA
i_enable => r_bias[15].ENA
i_enable => r_mac_enable.ENA
i_enable => r_sinapse_count[0].ENA
i_enable => r_sinapse_count[1].ENA
i_enable => r_sinapse_count[2].ENA
i_enable => r_sinapse_count[3].ENA
i_enable => r_sinapse_count[4].ENA
i_enable => r_sinapse_count[5].ENA
i_enable => r_sinapse_count[6].ENA
i_enable => r_sinapse_count[7].ENA
i_enable => r_sinapse_count[8].ENA
i_enable => r_sinapse_count[9].ENA
i_enable => r_sinapse_count[10].ENA
i_enable => r_sinapse_count[11].ENA
i_enable => r_sinapse_count[12].ENA
i_enable => r_sinapse_count[13].ENA
i_enable => r_sinapse_count[14].ENA
i_enable => r_sinapse_count[15].ENA
i_enable => r_sinapse_count[16].ENA
i_enable => r_sinapse_count[17].ENA
i_enable => r_sinapse_count[18].ENA
i_enable => r_sinapse_count[19].ENA
i_enable => r_sinapse_count[20].ENA
i_enable => r_sinapse_count[21].ENA
i_enable => r_sinapse_count[22].ENA
i_enable => r_sinapse_count[23].ENA
i_enable => r_sinapse_count[24].ENA
i_enable => r_sinapse_count[25].ENA
i_enable => r_sinapse_count[26].ENA
i_enable => r_sinapse_count[27].ENA
i_enable => r_sinapse_count[28].ENA
i_enable => r_sinapse_count[29].ENA
i_enable => r_sinapse_count[30].ENA
i_enable => r_sinapse_count[31].ENA
i_enable => r_addr[0].ENA
i_enable => r_addr[1].ENA
i_enable => r_addr[2].ENA
i_enable => r_addr[3].ENA
i_enable => r_addr[4].ENA
o_mac_done <= mac:mac_n1.o_done
o_done <= r_done.DB_MAX_OUTPUT_PORT_TYPE
i_fxp_data[0] => mac:mac_n1.i_data[0]
i_fxp_data[1] => mac:mac_n1.i_data[1]
i_fxp_data[2] => mac:mac_n1.i_data[2]
i_fxp_data[3] => mac:mac_n1.i_data[3]
i_fxp_data[4] => mac:mac_n1.i_data[4]
i_fxp_data[5] => mac:mac_n1.i_data[5]
i_fxp_data[6] => mac:mac_n1.i_data[6]
i_fxp_data[7] => mac:mac_n1.i_data[7]
i_fxp_data[8] => mac:mac_n1.i_data[8]
i_fxp_data[9] => mac:mac_n1.i_data[9]
i_fxp_data[10] => mac:mac_n1.i_data[10]
i_fxp_data[11] => mac:mac_n1.i_data[11]
i_fxp_data[12] => mac:mac_n1.i_data[12]
i_fxp_data[13] => mac:mac_n1.i_data[13]
i_fxp_data[14] => mac:mac_n1.i_data[14]
i_fxp_data[15] => mac:mac_n1.i_data[15]
o_fxp_data[0] <= lut_relu:act_relu.o_result[0]
o_fxp_data[1] <= lut_relu:act_relu.o_result[1]
o_fxp_data[2] <= lut_relu:act_relu.o_result[2]
o_fxp_data[3] <= lut_relu:act_relu.o_result[3]
o_fxp_data[4] <= lut_relu:act_relu.o_result[4]
o_fxp_data[5] <= lut_relu:act_relu.o_result[5]
o_fxp_data[6] <= lut_relu:act_relu.o_result[6]
o_fxp_data[7] <= lut_relu:act_relu.o_result[7]
o_fxp_data[8] <= lut_relu:act_relu.o_result[8]
o_fxp_data[9] <= lut_relu:act_relu.o_result[9]
o_fxp_data[10] <= lut_relu:act_relu.o_result[10]
o_fxp_data[11] <= lut_relu:act_relu.o_result[11]
o_fxp_data[12] <= lut_relu:act_relu.o_result[12]
o_fxp_data[13] <= lut_relu:act_relu.o_result[13]
o_fxp_data[14] <= lut_relu:act_relu.o_result[14]
o_fxp_data[15] <= lut_relu:act_relu.o_result[15]


|layer_test|neuron_l1_n3:n3|ram_l1_n3:ram_n1
i_clk => r_mem~22.CLK
i_clk => r_mem~0.CLK
i_clk => r_mem~1.CLK
i_clk => r_mem~2.CLK
i_clk => r_mem~3.CLK
i_clk => r_mem~4.CLK
i_clk => r_mem~5.CLK
i_clk => r_mem~6.CLK
i_clk => r_mem~7.CLK
i_clk => r_mem~8.CLK
i_clk => r_mem~9.CLK
i_clk => r_mem~10.CLK
i_clk => r_mem~11.CLK
i_clk => r_mem~12.CLK
i_clk => r_mem~13.CLK
i_clk => r_mem~14.CLK
i_clk => r_mem~15.CLK
i_clk => r_mem~16.CLK
i_clk => r_mem~17.CLK
i_clk => r_mem~18.CLK
i_clk => r_mem~19.CLK
i_clk => r_mem~20.CLK
i_clk => r_mem~21.CLK
i_clk => o_data[0]~reg0.CLK
i_clk => o_data[1]~reg0.CLK
i_clk => o_data[2]~reg0.CLK
i_clk => o_data[3]~reg0.CLK
i_clk => o_data[4]~reg0.CLK
i_clk => o_data[5]~reg0.CLK
i_clk => o_data[6]~reg0.CLK
i_clk => o_data[7]~reg0.CLK
i_clk => o_data[8]~reg0.CLK
i_clk => o_data[9]~reg0.CLK
i_clk => o_data[10]~reg0.CLK
i_clk => o_data[11]~reg0.CLK
i_clk => o_data[12]~reg0.CLK
i_clk => o_data[13]~reg0.CLK
i_clk => o_data[14]~reg0.CLK
i_clk => o_data[15]~reg0.CLK
i_clk => r_mem.CLK0
i_wr => r_mem~22.DATAIN
i_wr => r_mem.WE
i_addr[0] => r_mem~5.DATAIN
i_addr[0] => r_mem.WADDR
i_addr[0] => r_mem.RADDR
i_addr[1] => r_mem~4.DATAIN
i_addr[1] => r_mem.WADDR1
i_addr[1] => r_mem.RADDR1
i_addr[2] => r_mem~3.DATAIN
i_addr[2] => r_mem.WADDR2
i_addr[2] => r_mem.RADDR2
i_addr[3] => r_mem~2.DATAIN
i_addr[3] => r_mem.WADDR3
i_addr[3] => r_mem.RADDR3
i_addr[4] => r_mem~1.DATAIN
i_addr[4] => r_mem.WADDR4
i_addr[4] => r_mem.RADDR4
i_data[0] => r_mem~21.DATAIN
i_data[0] => r_mem.DATAIN
i_data[1] => r_mem~20.DATAIN
i_data[1] => r_mem.DATAIN1
i_data[2] => r_mem~19.DATAIN
i_data[2] => r_mem.DATAIN2
i_data[3] => r_mem~18.DATAIN
i_data[3] => r_mem.DATAIN3
i_data[4] => r_mem~17.DATAIN
i_data[4] => r_mem.DATAIN4
i_data[5] => r_mem~16.DATAIN
i_data[5] => r_mem.DATAIN5
i_data[6] => r_mem~15.DATAIN
i_data[6] => r_mem.DATAIN6
i_data[7] => r_mem~14.DATAIN
i_data[7] => r_mem.DATAIN7
i_data[8] => r_mem~13.DATAIN
i_data[8] => r_mem.DATAIN8
i_data[9] => r_mem~12.DATAIN
i_data[9] => r_mem.DATAIN9
i_data[10] => r_mem~11.DATAIN
i_data[10] => r_mem.DATAIN10
i_data[11] => r_mem~10.DATAIN
i_data[11] => r_mem.DATAIN11
i_data[12] => r_mem~9.DATAIN
i_data[12] => r_mem.DATAIN12
i_data[13] => r_mem~8.DATAIN
i_data[13] => r_mem.DATAIN13
i_data[14] => r_mem~7.DATAIN
i_data[14] => r_mem.DATAIN14
i_data[15] => r_mem~6.DATAIN
i_data[15] => r_mem.DATAIN15
o_data[0] <= o_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= o_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= o_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= o_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= o_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= o_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= o_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= o_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= o_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= o_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= o_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= o_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= o_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= o_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= o_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= o_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n3:n3|mac:mac_n1
i_clk => o_done~reg0.CLK
i_clk => r_data_out[-11].CLK
i_clk => r_data_out[-10].CLK
i_clk => r_data_out[-9].CLK
i_clk => r_data_out[-8].CLK
i_clk => r_data_out[-7].CLK
i_clk => r_data_out[-6].CLK
i_clk => r_data_out[-5].CLK
i_clk => r_data_out[-4].CLK
i_clk => r_data_out[-3].CLK
i_clk => r_data_out[-2].CLK
i_clk => r_data_out[-1].CLK
i_clk => r_data_out[0].CLK
i_clk => r_data_out[1].CLK
i_clk => r_data_out[2].CLK
i_clk => r_data_out[3].CLK
i_clk => r_data_out[4].CLK
i_rst => r_data_out[-11].ACLR
i_rst => r_data_out[-10].ACLR
i_rst => r_data_out[-9].ACLR
i_rst => r_data_out[-8].ACLR
i_rst => r_data_out[-7].ACLR
i_rst => r_data_out[-6].ACLR
i_rst => r_data_out[-5].ACLR
i_rst => r_data_out[-4].ACLR
i_rst => r_data_out[-3].ACLR
i_rst => r_data_out[-2].ACLR
i_rst => r_data_out[-1].ACLR
i_rst => r_data_out[0].ACLR
i_rst => r_data_out[1].ACLR
i_rst => r_data_out[2].ACLR
i_rst => r_data_out[3].ACLR
i_rst => r_data_out[4].ACLR
i_rst => o_done~reg0.ENA
i_enable => o_done~reg0.DATAIN
i_enable => r_data_out[4].ENA
i_enable => r_data_out[3].ENA
i_enable => r_data_out[2].ENA
i_enable => r_data_out[1].ENA
i_enable => r_data_out[0].ENA
i_enable => r_data_out[-1].ENA
i_enable => r_data_out[-2].ENA
i_enable => r_data_out[-3].ENA
i_enable => r_data_out[-4].ENA
i_enable => r_data_out[-5].ENA
i_enable => r_data_out[-6].ENA
i_enable => r_data_out[-7].ENA
i_enable => r_data_out[-8].ENA
i_enable => r_data_out[-9].ENA
i_enable => r_data_out[-10].ENA
i_enable => r_data_out[-11].ENA
i_data[0] => Mult0.IN15
i_data[1] => Mult0.IN14
i_data[2] => Mult0.IN13
i_data[3] => Mult0.IN12
i_data[4] => Mult0.IN11
i_data[5] => Mult0.IN10
i_data[6] => Mult0.IN9
i_data[7] => Mult0.IN8
i_data[8] => Mult0.IN7
i_data[9] => Mult0.IN6
i_data[10] => Mult0.IN5
i_data[11] => Mult0.IN4
i_data[12] => Mult0.IN3
i_data[13] => Mult0.IN2
i_data[14] => Mult0.IN1
i_data[15] => Mult0.IN0
i_weight[0] => Mult0.IN31
i_weight[1] => Mult0.IN30
i_weight[2] => Mult0.IN29
i_weight[3] => Mult0.IN28
i_weight[4] => Mult0.IN27
i_weight[5] => Mult0.IN26
i_weight[6] => Mult0.IN25
i_weight[7] => Mult0.IN24
i_weight[8] => Mult0.IN23
i_weight[9] => Mult0.IN22
i_weight[10] => Mult0.IN21
i_weight[11] => Mult0.IN20
i_weight[12] => Mult0.IN19
i_weight[13] => Mult0.IN18
i_weight[14] => Mult0.IN17
i_weight[15] => Mult0.IN16
o_done <= o_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[0] <= r_data_out[-11].DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= r_data_out[-10].DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= r_data_out[-9].DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= r_data_out[-8].DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= r_data_out[-7].DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= r_data_out[-6].DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= r_data_out[-5].DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= r_data_out[-4].DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= r_data_out[-3].DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= r_data_out[-2].DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= r_data_out[-1].DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= r_data_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= r_data_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= r_data_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= r_data_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= r_data_out[4].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n3:n3|lut_relu:act_relu
i_clk => r_out[0].CLK
i_clk => r_out[1].CLK
i_clk => r_out[2].CLK
i_clk => r_out[3].CLK
i_clk => r_out[4].CLK
i_clk => r_out[5].CLK
i_clk => r_out[6].CLK
i_clk => r_out[7].CLK
i_clk => r_out[8].CLK
i_clk => r_out[9].CLK
i_clk => r_out[10].CLK
i_clk => r_out[11].CLK
i_clk => r_out[12].CLK
i_clk => r_out[13].CLK
i_clk => r_out[14].CLK
i_clk => r_out[15].CLK
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_value[0] => LessThan0.IN32
i_value[0] => r_out.DATAB
i_value[1] => LessThan0.IN31
i_value[1] => r_out.DATAB
i_value[2] => LessThan0.IN30
i_value[2] => r_out.DATAB
i_value[3] => LessThan0.IN29
i_value[3] => r_out.DATAB
i_value[4] => LessThan0.IN28
i_value[4] => r_out.DATAB
i_value[5] => LessThan0.IN27
i_value[5] => r_out.DATAB
i_value[6] => LessThan0.IN26
i_value[6] => r_out.DATAB
i_value[7] => LessThan0.IN25
i_value[7] => r_out.DATAB
i_value[8] => LessThan0.IN24
i_value[8] => r_out.DATAB
i_value[9] => LessThan0.IN23
i_value[9] => r_out.DATAB
i_value[10] => LessThan0.IN22
i_value[10] => r_out.DATAB
i_value[11] => LessThan0.IN21
i_value[11] => r_out.DATAB
i_value[12] => LessThan0.IN20
i_value[12] => r_out.DATAB
i_value[13] => LessThan0.IN19
i_value[13] => r_out.DATAB
i_value[14] => LessThan0.IN18
i_value[14] => r_out.DATAB
i_value[15] => LessThan0.IN17
i_value[15] => r_out.DATAB
o_result[0] <= r_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_result[1] <= r_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_result[2] <= r_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_result[3] <= r_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_result[4] <= r_out[4].DB_MAX_OUTPUT_PORT_TYPE
o_result[5] <= r_out[5].DB_MAX_OUTPUT_PORT_TYPE
o_result[6] <= r_out[6].DB_MAX_OUTPUT_PORT_TYPE
o_result[7] <= r_out[7].DB_MAX_OUTPUT_PORT_TYPE
o_result[8] <= r_out[8].DB_MAX_OUTPUT_PORT_TYPE
o_result[9] <= r_out[9].DB_MAX_OUTPUT_PORT_TYPE
o_result[10] <= r_out[10].DB_MAX_OUTPUT_PORT_TYPE
o_result[11] <= r_out[11].DB_MAX_OUTPUT_PORT_TYPE
o_result[12] <= r_out[12].DB_MAX_OUTPUT_PORT_TYPE
o_result[13] <= r_out[13].DB_MAX_OUTPUT_PORT_TYPE
o_result[14] <= r_out[14].DB_MAX_OUTPUT_PORT_TYPE
o_result[15] <= r_out[15].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n4:n4
i_clk => ram_l1_n4:ram_n1.i_clk
i_clk => r_done.CLK
i_clk => r_relu_in[0].CLK
i_clk => r_relu_in[1].CLK
i_clk => r_relu_in[2].CLK
i_clk => r_relu_in[3].CLK
i_clk => r_relu_in[4].CLK
i_clk => r_relu_in[5].CLK
i_clk => r_relu_in[6].CLK
i_clk => r_relu_in[7].CLK
i_clk => r_relu_in[8].CLK
i_clk => r_relu_in[9].CLK
i_clk => r_relu_in[10].CLK
i_clk => r_relu_in[11].CLK
i_clk => r_relu_in[12].CLK
i_clk => r_relu_in[13].CLK
i_clk => r_relu_in[14].CLK
i_clk => r_relu_in[15].CLK
i_clk => r_relu_enable.CLK
i_clk => r_bias[0].CLK
i_clk => r_bias[1].CLK
i_clk => r_bias[2].CLK
i_clk => r_bias[3].CLK
i_clk => r_bias[4].CLK
i_clk => r_bias[5].CLK
i_clk => r_bias[6].CLK
i_clk => r_bias[7].CLK
i_clk => r_bias[8].CLK
i_clk => r_bias[9].CLK
i_clk => r_bias[10].CLK
i_clk => r_bias[11].CLK
i_clk => r_bias[12].CLK
i_clk => r_bias[13].CLK
i_clk => r_bias[14].CLK
i_clk => r_bias[15].CLK
i_clk => r_mac_enable.CLK
i_clk => r_sinapse_count[0].CLK
i_clk => r_sinapse_count[1].CLK
i_clk => r_sinapse_count[2].CLK
i_clk => r_sinapse_count[3].CLK
i_clk => r_sinapse_count[4].CLK
i_clk => r_sinapse_count[5].CLK
i_clk => r_sinapse_count[6].CLK
i_clk => r_sinapse_count[7].CLK
i_clk => r_sinapse_count[8].CLK
i_clk => r_sinapse_count[9].CLK
i_clk => r_sinapse_count[10].CLK
i_clk => r_sinapse_count[11].CLK
i_clk => r_sinapse_count[12].CLK
i_clk => r_sinapse_count[13].CLK
i_clk => r_sinapse_count[14].CLK
i_clk => r_sinapse_count[15].CLK
i_clk => r_sinapse_count[16].CLK
i_clk => r_sinapse_count[17].CLK
i_clk => r_sinapse_count[18].CLK
i_clk => r_sinapse_count[19].CLK
i_clk => r_sinapse_count[20].CLK
i_clk => r_sinapse_count[21].CLK
i_clk => r_sinapse_count[22].CLK
i_clk => r_sinapse_count[23].CLK
i_clk => r_sinapse_count[24].CLK
i_clk => r_sinapse_count[25].CLK
i_clk => r_sinapse_count[26].CLK
i_clk => r_sinapse_count[27].CLK
i_clk => r_sinapse_count[28].CLK
i_clk => r_sinapse_count[29].CLK
i_clk => r_sinapse_count[30].CLK
i_clk => r_sinapse_count[31].CLK
i_clk => r_addr[0].CLK
i_clk => r_addr[1].CLK
i_clk => r_addr[2].CLK
i_clk => r_addr[3].CLK
i_clk => r_addr[4].CLK
i_clk => mac:mac_n1.i_clk
i_clk => lut_relu:act_relu.i_clk
i_clk => r_sm~1.DATAIN
i_rst => mac:mac_n1.i_rst
i_enable => Selector1.IN3
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => Selector0.IN2
i_enable => r_relu_in[7].ENA
i_enable => r_relu_in[6].ENA
i_enable => r_relu_in[5].ENA
i_enable => r_relu_in[4].ENA
i_enable => r_relu_in[3].ENA
i_enable => r_relu_in[2].ENA
i_enable => r_relu_in[1].ENA
i_enable => r_relu_in[0].ENA
i_enable => r_done.ENA
i_enable => r_relu_in[8].ENA
i_enable => r_relu_in[9].ENA
i_enable => r_relu_in[10].ENA
i_enable => r_relu_in[11].ENA
i_enable => r_relu_in[12].ENA
i_enable => r_relu_in[13].ENA
i_enable => r_relu_in[14].ENA
i_enable => r_relu_in[15].ENA
i_enable => r_relu_enable.ENA
i_enable => r_bias[0].ENA
i_enable => r_bias[1].ENA
i_enable => r_bias[2].ENA
i_enable => r_bias[3].ENA
i_enable => r_bias[4].ENA
i_enable => r_bias[5].ENA
i_enable => r_bias[6].ENA
i_enable => r_bias[7].ENA
i_enable => r_bias[8].ENA
i_enable => r_bias[9].ENA
i_enable => r_bias[10].ENA
i_enable => r_bias[11].ENA
i_enable => r_bias[12].ENA
i_enable => r_bias[13].ENA
i_enable => r_bias[14].ENA
i_enable => r_bias[15].ENA
i_enable => r_mac_enable.ENA
i_enable => r_sinapse_count[0].ENA
i_enable => r_sinapse_count[1].ENA
i_enable => r_sinapse_count[2].ENA
i_enable => r_sinapse_count[3].ENA
i_enable => r_sinapse_count[4].ENA
i_enable => r_sinapse_count[5].ENA
i_enable => r_sinapse_count[6].ENA
i_enable => r_sinapse_count[7].ENA
i_enable => r_sinapse_count[8].ENA
i_enable => r_sinapse_count[9].ENA
i_enable => r_sinapse_count[10].ENA
i_enable => r_sinapse_count[11].ENA
i_enable => r_sinapse_count[12].ENA
i_enable => r_sinapse_count[13].ENA
i_enable => r_sinapse_count[14].ENA
i_enable => r_sinapse_count[15].ENA
i_enable => r_sinapse_count[16].ENA
i_enable => r_sinapse_count[17].ENA
i_enable => r_sinapse_count[18].ENA
i_enable => r_sinapse_count[19].ENA
i_enable => r_sinapse_count[20].ENA
i_enable => r_sinapse_count[21].ENA
i_enable => r_sinapse_count[22].ENA
i_enable => r_sinapse_count[23].ENA
i_enable => r_sinapse_count[24].ENA
i_enable => r_sinapse_count[25].ENA
i_enable => r_sinapse_count[26].ENA
i_enable => r_sinapse_count[27].ENA
i_enable => r_sinapse_count[28].ENA
i_enable => r_sinapse_count[29].ENA
i_enable => r_sinapse_count[30].ENA
i_enable => r_sinapse_count[31].ENA
i_enable => r_addr[0].ENA
i_enable => r_addr[1].ENA
i_enable => r_addr[2].ENA
i_enable => r_addr[3].ENA
i_enable => r_addr[4].ENA
o_mac_done <= mac:mac_n1.o_done
o_done <= r_done.DB_MAX_OUTPUT_PORT_TYPE
i_fxp_data[0] => mac:mac_n1.i_data[0]
i_fxp_data[1] => mac:mac_n1.i_data[1]
i_fxp_data[2] => mac:mac_n1.i_data[2]
i_fxp_data[3] => mac:mac_n1.i_data[3]
i_fxp_data[4] => mac:mac_n1.i_data[4]
i_fxp_data[5] => mac:mac_n1.i_data[5]
i_fxp_data[6] => mac:mac_n1.i_data[6]
i_fxp_data[7] => mac:mac_n1.i_data[7]
i_fxp_data[8] => mac:mac_n1.i_data[8]
i_fxp_data[9] => mac:mac_n1.i_data[9]
i_fxp_data[10] => mac:mac_n1.i_data[10]
i_fxp_data[11] => mac:mac_n1.i_data[11]
i_fxp_data[12] => mac:mac_n1.i_data[12]
i_fxp_data[13] => mac:mac_n1.i_data[13]
i_fxp_data[14] => mac:mac_n1.i_data[14]
i_fxp_data[15] => mac:mac_n1.i_data[15]
o_fxp_data[0] <= lut_relu:act_relu.o_result[0]
o_fxp_data[1] <= lut_relu:act_relu.o_result[1]
o_fxp_data[2] <= lut_relu:act_relu.o_result[2]
o_fxp_data[3] <= lut_relu:act_relu.o_result[3]
o_fxp_data[4] <= lut_relu:act_relu.o_result[4]
o_fxp_data[5] <= lut_relu:act_relu.o_result[5]
o_fxp_data[6] <= lut_relu:act_relu.o_result[6]
o_fxp_data[7] <= lut_relu:act_relu.o_result[7]
o_fxp_data[8] <= lut_relu:act_relu.o_result[8]
o_fxp_data[9] <= lut_relu:act_relu.o_result[9]
o_fxp_data[10] <= lut_relu:act_relu.o_result[10]
o_fxp_data[11] <= lut_relu:act_relu.o_result[11]
o_fxp_data[12] <= lut_relu:act_relu.o_result[12]
o_fxp_data[13] <= lut_relu:act_relu.o_result[13]
o_fxp_data[14] <= lut_relu:act_relu.o_result[14]
o_fxp_data[15] <= lut_relu:act_relu.o_result[15]


|layer_test|neuron_l1_n4:n4|ram_l1_n4:ram_n1
i_clk => r_mem~22.CLK
i_clk => r_mem~0.CLK
i_clk => r_mem~1.CLK
i_clk => r_mem~2.CLK
i_clk => r_mem~3.CLK
i_clk => r_mem~4.CLK
i_clk => r_mem~5.CLK
i_clk => r_mem~6.CLK
i_clk => r_mem~7.CLK
i_clk => r_mem~8.CLK
i_clk => r_mem~9.CLK
i_clk => r_mem~10.CLK
i_clk => r_mem~11.CLK
i_clk => r_mem~12.CLK
i_clk => r_mem~13.CLK
i_clk => r_mem~14.CLK
i_clk => r_mem~15.CLK
i_clk => r_mem~16.CLK
i_clk => r_mem~17.CLK
i_clk => r_mem~18.CLK
i_clk => r_mem~19.CLK
i_clk => r_mem~20.CLK
i_clk => r_mem~21.CLK
i_clk => o_data[0]~reg0.CLK
i_clk => o_data[1]~reg0.CLK
i_clk => o_data[2]~reg0.CLK
i_clk => o_data[3]~reg0.CLK
i_clk => o_data[4]~reg0.CLK
i_clk => o_data[5]~reg0.CLK
i_clk => o_data[6]~reg0.CLK
i_clk => o_data[7]~reg0.CLK
i_clk => o_data[8]~reg0.CLK
i_clk => o_data[9]~reg0.CLK
i_clk => o_data[10]~reg0.CLK
i_clk => o_data[11]~reg0.CLK
i_clk => o_data[12]~reg0.CLK
i_clk => o_data[13]~reg0.CLK
i_clk => o_data[14]~reg0.CLK
i_clk => o_data[15]~reg0.CLK
i_clk => r_mem.CLK0
i_wr => r_mem~22.DATAIN
i_wr => r_mem.WE
i_addr[0] => r_mem~5.DATAIN
i_addr[0] => r_mem.WADDR
i_addr[0] => r_mem.RADDR
i_addr[1] => r_mem~4.DATAIN
i_addr[1] => r_mem.WADDR1
i_addr[1] => r_mem.RADDR1
i_addr[2] => r_mem~3.DATAIN
i_addr[2] => r_mem.WADDR2
i_addr[2] => r_mem.RADDR2
i_addr[3] => r_mem~2.DATAIN
i_addr[3] => r_mem.WADDR3
i_addr[3] => r_mem.RADDR3
i_addr[4] => r_mem~1.DATAIN
i_addr[4] => r_mem.WADDR4
i_addr[4] => r_mem.RADDR4
i_data[0] => r_mem~21.DATAIN
i_data[0] => r_mem.DATAIN
i_data[1] => r_mem~20.DATAIN
i_data[1] => r_mem.DATAIN1
i_data[2] => r_mem~19.DATAIN
i_data[2] => r_mem.DATAIN2
i_data[3] => r_mem~18.DATAIN
i_data[3] => r_mem.DATAIN3
i_data[4] => r_mem~17.DATAIN
i_data[4] => r_mem.DATAIN4
i_data[5] => r_mem~16.DATAIN
i_data[5] => r_mem.DATAIN5
i_data[6] => r_mem~15.DATAIN
i_data[6] => r_mem.DATAIN6
i_data[7] => r_mem~14.DATAIN
i_data[7] => r_mem.DATAIN7
i_data[8] => r_mem~13.DATAIN
i_data[8] => r_mem.DATAIN8
i_data[9] => r_mem~12.DATAIN
i_data[9] => r_mem.DATAIN9
i_data[10] => r_mem~11.DATAIN
i_data[10] => r_mem.DATAIN10
i_data[11] => r_mem~10.DATAIN
i_data[11] => r_mem.DATAIN11
i_data[12] => r_mem~9.DATAIN
i_data[12] => r_mem.DATAIN12
i_data[13] => r_mem~8.DATAIN
i_data[13] => r_mem.DATAIN13
i_data[14] => r_mem~7.DATAIN
i_data[14] => r_mem.DATAIN14
i_data[15] => r_mem~6.DATAIN
i_data[15] => r_mem.DATAIN15
o_data[0] <= o_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= o_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= o_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= o_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= o_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= o_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= o_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= o_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= o_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= o_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= o_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= o_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= o_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= o_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= o_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= o_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n4:n4|mac:mac_n1
i_clk => o_done~reg0.CLK
i_clk => r_data_out[-11].CLK
i_clk => r_data_out[-10].CLK
i_clk => r_data_out[-9].CLK
i_clk => r_data_out[-8].CLK
i_clk => r_data_out[-7].CLK
i_clk => r_data_out[-6].CLK
i_clk => r_data_out[-5].CLK
i_clk => r_data_out[-4].CLK
i_clk => r_data_out[-3].CLK
i_clk => r_data_out[-2].CLK
i_clk => r_data_out[-1].CLK
i_clk => r_data_out[0].CLK
i_clk => r_data_out[1].CLK
i_clk => r_data_out[2].CLK
i_clk => r_data_out[3].CLK
i_clk => r_data_out[4].CLK
i_rst => r_data_out[-11].ACLR
i_rst => r_data_out[-10].ACLR
i_rst => r_data_out[-9].ACLR
i_rst => r_data_out[-8].ACLR
i_rst => r_data_out[-7].ACLR
i_rst => r_data_out[-6].ACLR
i_rst => r_data_out[-5].ACLR
i_rst => r_data_out[-4].ACLR
i_rst => r_data_out[-3].ACLR
i_rst => r_data_out[-2].ACLR
i_rst => r_data_out[-1].ACLR
i_rst => r_data_out[0].ACLR
i_rst => r_data_out[1].ACLR
i_rst => r_data_out[2].ACLR
i_rst => r_data_out[3].ACLR
i_rst => r_data_out[4].ACLR
i_rst => o_done~reg0.ENA
i_enable => o_done~reg0.DATAIN
i_enable => r_data_out[4].ENA
i_enable => r_data_out[3].ENA
i_enable => r_data_out[2].ENA
i_enable => r_data_out[1].ENA
i_enable => r_data_out[0].ENA
i_enable => r_data_out[-1].ENA
i_enable => r_data_out[-2].ENA
i_enable => r_data_out[-3].ENA
i_enable => r_data_out[-4].ENA
i_enable => r_data_out[-5].ENA
i_enable => r_data_out[-6].ENA
i_enable => r_data_out[-7].ENA
i_enable => r_data_out[-8].ENA
i_enable => r_data_out[-9].ENA
i_enable => r_data_out[-10].ENA
i_enable => r_data_out[-11].ENA
i_data[0] => Mult0.IN15
i_data[1] => Mult0.IN14
i_data[2] => Mult0.IN13
i_data[3] => Mult0.IN12
i_data[4] => Mult0.IN11
i_data[5] => Mult0.IN10
i_data[6] => Mult0.IN9
i_data[7] => Mult0.IN8
i_data[8] => Mult0.IN7
i_data[9] => Mult0.IN6
i_data[10] => Mult0.IN5
i_data[11] => Mult0.IN4
i_data[12] => Mult0.IN3
i_data[13] => Mult0.IN2
i_data[14] => Mult0.IN1
i_data[15] => Mult0.IN0
i_weight[0] => Mult0.IN31
i_weight[1] => Mult0.IN30
i_weight[2] => Mult0.IN29
i_weight[3] => Mult0.IN28
i_weight[4] => Mult0.IN27
i_weight[5] => Mult0.IN26
i_weight[6] => Mult0.IN25
i_weight[7] => Mult0.IN24
i_weight[8] => Mult0.IN23
i_weight[9] => Mult0.IN22
i_weight[10] => Mult0.IN21
i_weight[11] => Mult0.IN20
i_weight[12] => Mult0.IN19
i_weight[13] => Mult0.IN18
i_weight[14] => Mult0.IN17
i_weight[15] => Mult0.IN16
o_done <= o_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[0] <= r_data_out[-11].DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= r_data_out[-10].DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= r_data_out[-9].DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= r_data_out[-8].DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= r_data_out[-7].DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= r_data_out[-6].DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= r_data_out[-5].DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= r_data_out[-4].DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= r_data_out[-3].DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= r_data_out[-2].DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= r_data_out[-1].DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= r_data_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= r_data_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= r_data_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= r_data_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= r_data_out[4].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n4:n4|lut_relu:act_relu
i_clk => r_out[0].CLK
i_clk => r_out[1].CLK
i_clk => r_out[2].CLK
i_clk => r_out[3].CLK
i_clk => r_out[4].CLK
i_clk => r_out[5].CLK
i_clk => r_out[6].CLK
i_clk => r_out[7].CLK
i_clk => r_out[8].CLK
i_clk => r_out[9].CLK
i_clk => r_out[10].CLK
i_clk => r_out[11].CLK
i_clk => r_out[12].CLK
i_clk => r_out[13].CLK
i_clk => r_out[14].CLK
i_clk => r_out[15].CLK
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_value[0] => LessThan0.IN32
i_value[0] => r_out.DATAB
i_value[1] => LessThan0.IN31
i_value[1] => r_out.DATAB
i_value[2] => LessThan0.IN30
i_value[2] => r_out.DATAB
i_value[3] => LessThan0.IN29
i_value[3] => r_out.DATAB
i_value[4] => LessThan0.IN28
i_value[4] => r_out.DATAB
i_value[5] => LessThan0.IN27
i_value[5] => r_out.DATAB
i_value[6] => LessThan0.IN26
i_value[6] => r_out.DATAB
i_value[7] => LessThan0.IN25
i_value[7] => r_out.DATAB
i_value[8] => LessThan0.IN24
i_value[8] => r_out.DATAB
i_value[9] => LessThan0.IN23
i_value[9] => r_out.DATAB
i_value[10] => LessThan0.IN22
i_value[10] => r_out.DATAB
i_value[11] => LessThan0.IN21
i_value[11] => r_out.DATAB
i_value[12] => LessThan0.IN20
i_value[12] => r_out.DATAB
i_value[13] => LessThan0.IN19
i_value[13] => r_out.DATAB
i_value[14] => LessThan0.IN18
i_value[14] => r_out.DATAB
i_value[15] => LessThan0.IN17
i_value[15] => r_out.DATAB
o_result[0] <= r_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_result[1] <= r_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_result[2] <= r_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_result[3] <= r_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_result[4] <= r_out[4].DB_MAX_OUTPUT_PORT_TYPE
o_result[5] <= r_out[5].DB_MAX_OUTPUT_PORT_TYPE
o_result[6] <= r_out[6].DB_MAX_OUTPUT_PORT_TYPE
o_result[7] <= r_out[7].DB_MAX_OUTPUT_PORT_TYPE
o_result[8] <= r_out[8].DB_MAX_OUTPUT_PORT_TYPE
o_result[9] <= r_out[9].DB_MAX_OUTPUT_PORT_TYPE
o_result[10] <= r_out[10].DB_MAX_OUTPUT_PORT_TYPE
o_result[11] <= r_out[11].DB_MAX_OUTPUT_PORT_TYPE
o_result[12] <= r_out[12].DB_MAX_OUTPUT_PORT_TYPE
o_result[13] <= r_out[13].DB_MAX_OUTPUT_PORT_TYPE
o_result[14] <= r_out[14].DB_MAX_OUTPUT_PORT_TYPE
o_result[15] <= r_out[15].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n5:n5
i_clk => ram_l1_n5:ram_n1.i_clk
i_clk => r_done.CLK
i_clk => r_relu_in[0].CLK
i_clk => r_relu_in[1].CLK
i_clk => r_relu_in[2].CLK
i_clk => r_relu_in[3].CLK
i_clk => r_relu_in[4].CLK
i_clk => r_relu_in[5].CLK
i_clk => r_relu_in[6].CLK
i_clk => r_relu_in[7].CLK
i_clk => r_relu_in[8].CLK
i_clk => r_relu_in[9].CLK
i_clk => r_relu_in[10].CLK
i_clk => r_relu_in[11].CLK
i_clk => r_relu_in[12].CLK
i_clk => r_relu_in[13].CLK
i_clk => r_relu_in[14].CLK
i_clk => r_relu_in[15].CLK
i_clk => r_relu_enable.CLK
i_clk => r_bias[0].CLK
i_clk => r_bias[1].CLK
i_clk => r_bias[2].CLK
i_clk => r_bias[3].CLK
i_clk => r_bias[4].CLK
i_clk => r_bias[5].CLK
i_clk => r_bias[6].CLK
i_clk => r_bias[7].CLK
i_clk => r_bias[8].CLK
i_clk => r_bias[9].CLK
i_clk => r_bias[10].CLK
i_clk => r_bias[11].CLK
i_clk => r_bias[12].CLK
i_clk => r_bias[13].CLK
i_clk => r_bias[14].CLK
i_clk => r_bias[15].CLK
i_clk => r_mac_enable.CLK
i_clk => r_sinapse_count[0].CLK
i_clk => r_sinapse_count[1].CLK
i_clk => r_sinapse_count[2].CLK
i_clk => r_sinapse_count[3].CLK
i_clk => r_sinapse_count[4].CLK
i_clk => r_sinapse_count[5].CLK
i_clk => r_sinapse_count[6].CLK
i_clk => r_sinapse_count[7].CLK
i_clk => r_sinapse_count[8].CLK
i_clk => r_sinapse_count[9].CLK
i_clk => r_sinapse_count[10].CLK
i_clk => r_sinapse_count[11].CLK
i_clk => r_sinapse_count[12].CLK
i_clk => r_sinapse_count[13].CLK
i_clk => r_sinapse_count[14].CLK
i_clk => r_sinapse_count[15].CLK
i_clk => r_sinapse_count[16].CLK
i_clk => r_sinapse_count[17].CLK
i_clk => r_sinapse_count[18].CLK
i_clk => r_sinapse_count[19].CLK
i_clk => r_sinapse_count[20].CLK
i_clk => r_sinapse_count[21].CLK
i_clk => r_sinapse_count[22].CLK
i_clk => r_sinapse_count[23].CLK
i_clk => r_sinapse_count[24].CLK
i_clk => r_sinapse_count[25].CLK
i_clk => r_sinapse_count[26].CLK
i_clk => r_sinapse_count[27].CLK
i_clk => r_sinapse_count[28].CLK
i_clk => r_sinapse_count[29].CLK
i_clk => r_sinapse_count[30].CLK
i_clk => r_sinapse_count[31].CLK
i_clk => r_addr[0].CLK
i_clk => r_addr[1].CLK
i_clk => r_addr[2].CLK
i_clk => r_addr[3].CLK
i_clk => r_addr[4].CLK
i_clk => mac:mac_n1.i_clk
i_clk => lut_relu:act_relu.i_clk
i_clk => r_sm~1.DATAIN
i_rst => mac:mac_n1.i_rst
i_enable => Selector1.IN3
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => r_sm.OUTPUTSELECT
i_enable => Selector0.IN2
i_enable => r_relu_in[7].ENA
i_enable => r_relu_in[6].ENA
i_enable => r_relu_in[5].ENA
i_enable => r_relu_in[4].ENA
i_enable => r_relu_in[3].ENA
i_enable => r_relu_in[2].ENA
i_enable => r_relu_in[1].ENA
i_enable => r_relu_in[0].ENA
i_enable => r_done.ENA
i_enable => r_relu_in[8].ENA
i_enable => r_relu_in[9].ENA
i_enable => r_relu_in[10].ENA
i_enable => r_relu_in[11].ENA
i_enable => r_relu_in[12].ENA
i_enable => r_relu_in[13].ENA
i_enable => r_relu_in[14].ENA
i_enable => r_relu_in[15].ENA
i_enable => r_relu_enable.ENA
i_enable => r_bias[0].ENA
i_enable => r_bias[1].ENA
i_enable => r_bias[2].ENA
i_enable => r_bias[3].ENA
i_enable => r_bias[4].ENA
i_enable => r_bias[5].ENA
i_enable => r_bias[6].ENA
i_enable => r_bias[7].ENA
i_enable => r_bias[8].ENA
i_enable => r_bias[9].ENA
i_enable => r_bias[10].ENA
i_enable => r_bias[11].ENA
i_enable => r_bias[12].ENA
i_enable => r_bias[13].ENA
i_enable => r_bias[14].ENA
i_enable => r_bias[15].ENA
i_enable => r_mac_enable.ENA
i_enable => r_sinapse_count[0].ENA
i_enable => r_sinapse_count[1].ENA
i_enable => r_sinapse_count[2].ENA
i_enable => r_sinapse_count[3].ENA
i_enable => r_sinapse_count[4].ENA
i_enable => r_sinapse_count[5].ENA
i_enable => r_sinapse_count[6].ENA
i_enable => r_sinapse_count[7].ENA
i_enable => r_sinapse_count[8].ENA
i_enable => r_sinapse_count[9].ENA
i_enable => r_sinapse_count[10].ENA
i_enable => r_sinapse_count[11].ENA
i_enable => r_sinapse_count[12].ENA
i_enable => r_sinapse_count[13].ENA
i_enable => r_sinapse_count[14].ENA
i_enable => r_sinapse_count[15].ENA
i_enable => r_sinapse_count[16].ENA
i_enable => r_sinapse_count[17].ENA
i_enable => r_sinapse_count[18].ENA
i_enable => r_sinapse_count[19].ENA
i_enable => r_sinapse_count[20].ENA
i_enable => r_sinapse_count[21].ENA
i_enable => r_sinapse_count[22].ENA
i_enable => r_sinapse_count[23].ENA
i_enable => r_sinapse_count[24].ENA
i_enable => r_sinapse_count[25].ENA
i_enable => r_sinapse_count[26].ENA
i_enable => r_sinapse_count[27].ENA
i_enable => r_sinapse_count[28].ENA
i_enable => r_sinapse_count[29].ENA
i_enable => r_sinapse_count[30].ENA
i_enable => r_sinapse_count[31].ENA
i_enable => r_addr[0].ENA
i_enable => r_addr[1].ENA
i_enable => r_addr[2].ENA
i_enable => r_addr[3].ENA
i_enable => r_addr[4].ENA
o_mac_done <= mac:mac_n1.o_done
o_done <= r_done.DB_MAX_OUTPUT_PORT_TYPE
i_fxp_data[0] => mac:mac_n1.i_data[0]
i_fxp_data[1] => mac:mac_n1.i_data[1]
i_fxp_data[2] => mac:mac_n1.i_data[2]
i_fxp_data[3] => mac:mac_n1.i_data[3]
i_fxp_data[4] => mac:mac_n1.i_data[4]
i_fxp_data[5] => mac:mac_n1.i_data[5]
i_fxp_data[6] => mac:mac_n1.i_data[6]
i_fxp_data[7] => mac:mac_n1.i_data[7]
i_fxp_data[8] => mac:mac_n1.i_data[8]
i_fxp_data[9] => mac:mac_n1.i_data[9]
i_fxp_data[10] => mac:mac_n1.i_data[10]
i_fxp_data[11] => mac:mac_n1.i_data[11]
i_fxp_data[12] => mac:mac_n1.i_data[12]
i_fxp_data[13] => mac:mac_n1.i_data[13]
i_fxp_data[14] => mac:mac_n1.i_data[14]
i_fxp_data[15] => mac:mac_n1.i_data[15]
o_fxp_data[0] <= lut_relu:act_relu.o_result[0]
o_fxp_data[1] <= lut_relu:act_relu.o_result[1]
o_fxp_data[2] <= lut_relu:act_relu.o_result[2]
o_fxp_data[3] <= lut_relu:act_relu.o_result[3]
o_fxp_data[4] <= lut_relu:act_relu.o_result[4]
o_fxp_data[5] <= lut_relu:act_relu.o_result[5]
o_fxp_data[6] <= lut_relu:act_relu.o_result[6]
o_fxp_data[7] <= lut_relu:act_relu.o_result[7]
o_fxp_data[8] <= lut_relu:act_relu.o_result[8]
o_fxp_data[9] <= lut_relu:act_relu.o_result[9]
o_fxp_data[10] <= lut_relu:act_relu.o_result[10]
o_fxp_data[11] <= lut_relu:act_relu.o_result[11]
o_fxp_data[12] <= lut_relu:act_relu.o_result[12]
o_fxp_data[13] <= lut_relu:act_relu.o_result[13]
o_fxp_data[14] <= lut_relu:act_relu.o_result[14]
o_fxp_data[15] <= lut_relu:act_relu.o_result[15]


|layer_test|neuron_l1_n5:n5|ram_l1_n5:ram_n1
i_clk => r_mem~22.CLK
i_clk => r_mem~0.CLK
i_clk => r_mem~1.CLK
i_clk => r_mem~2.CLK
i_clk => r_mem~3.CLK
i_clk => r_mem~4.CLK
i_clk => r_mem~5.CLK
i_clk => r_mem~6.CLK
i_clk => r_mem~7.CLK
i_clk => r_mem~8.CLK
i_clk => r_mem~9.CLK
i_clk => r_mem~10.CLK
i_clk => r_mem~11.CLK
i_clk => r_mem~12.CLK
i_clk => r_mem~13.CLK
i_clk => r_mem~14.CLK
i_clk => r_mem~15.CLK
i_clk => r_mem~16.CLK
i_clk => r_mem~17.CLK
i_clk => r_mem~18.CLK
i_clk => r_mem~19.CLK
i_clk => r_mem~20.CLK
i_clk => r_mem~21.CLK
i_clk => o_data[0]~reg0.CLK
i_clk => o_data[1]~reg0.CLK
i_clk => o_data[2]~reg0.CLK
i_clk => o_data[3]~reg0.CLK
i_clk => o_data[4]~reg0.CLK
i_clk => o_data[5]~reg0.CLK
i_clk => o_data[6]~reg0.CLK
i_clk => o_data[7]~reg0.CLK
i_clk => o_data[8]~reg0.CLK
i_clk => o_data[9]~reg0.CLK
i_clk => o_data[10]~reg0.CLK
i_clk => o_data[11]~reg0.CLK
i_clk => o_data[12]~reg0.CLK
i_clk => o_data[13]~reg0.CLK
i_clk => o_data[14]~reg0.CLK
i_clk => o_data[15]~reg0.CLK
i_clk => r_mem.CLK0
i_wr => r_mem~22.DATAIN
i_wr => r_mem.WE
i_addr[0] => r_mem~5.DATAIN
i_addr[0] => r_mem.WADDR
i_addr[0] => r_mem.RADDR
i_addr[1] => r_mem~4.DATAIN
i_addr[1] => r_mem.WADDR1
i_addr[1] => r_mem.RADDR1
i_addr[2] => r_mem~3.DATAIN
i_addr[2] => r_mem.WADDR2
i_addr[2] => r_mem.RADDR2
i_addr[3] => r_mem~2.DATAIN
i_addr[3] => r_mem.WADDR3
i_addr[3] => r_mem.RADDR3
i_addr[4] => r_mem~1.DATAIN
i_addr[4] => r_mem.WADDR4
i_addr[4] => r_mem.RADDR4
i_data[0] => r_mem~21.DATAIN
i_data[0] => r_mem.DATAIN
i_data[1] => r_mem~20.DATAIN
i_data[1] => r_mem.DATAIN1
i_data[2] => r_mem~19.DATAIN
i_data[2] => r_mem.DATAIN2
i_data[3] => r_mem~18.DATAIN
i_data[3] => r_mem.DATAIN3
i_data[4] => r_mem~17.DATAIN
i_data[4] => r_mem.DATAIN4
i_data[5] => r_mem~16.DATAIN
i_data[5] => r_mem.DATAIN5
i_data[6] => r_mem~15.DATAIN
i_data[6] => r_mem.DATAIN6
i_data[7] => r_mem~14.DATAIN
i_data[7] => r_mem.DATAIN7
i_data[8] => r_mem~13.DATAIN
i_data[8] => r_mem.DATAIN8
i_data[9] => r_mem~12.DATAIN
i_data[9] => r_mem.DATAIN9
i_data[10] => r_mem~11.DATAIN
i_data[10] => r_mem.DATAIN10
i_data[11] => r_mem~10.DATAIN
i_data[11] => r_mem.DATAIN11
i_data[12] => r_mem~9.DATAIN
i_data[12] => r_mem.DATAIN12
i_data[13] => r_mem~8.DATAIN
i_data[13] => r_mem.DATAIN13
i_data[14] => r_mem~7.DATAIN
i_data[14] => r_mem.DATAIN14
i_data[15] => r_mem~6.DATAIN
i_data[15] => r_mem.DATAIN15
o_data[0] <= o_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= o_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= o_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= o_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= o_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= o_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= o_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= o_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= o_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= o_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= o_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= o_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= o_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= o_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= o_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= o_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n5:n5|mac:mac_n1
i_clk => o_done~reg0.CLK
i_clk => r_data_out[-11].CLK
i_clk => r_data_out[-10].CLK
i_clk => r_data_out[-9].CLK
i_clk => r_data_out[-8].CLK
i_clk => r_data_out[-7].CLK
i_clk => r_data_out[-6].CLK
i_clk => r_data_out[-5].CLK
i_clk => r_data_out[-4].CLK
i_clk => r_data_out[-3].CLK
i_clk => r_data_out[-2].CLK
i_clk => r_data_out[-1].CLK
i_clk => r_data_out[0].CLK
i_clk => r_data_out[1].CLK
i_clk => r_data_out[2].CLK
i_clk => r_data_out[3].CLK
i_clk => r_data_out[4].CLK
i_rst => r_data_out[-11].ACLR
i_rst => r_data_out[-10].ACLR
i_rst => r_data_out[-9].ACLR
i_rst => r_data_out[-8].ACLR
i_rst => r_data_out[-7].ACLR
i_rst => r_data_out[-6].ACLR
i_rst => r_data_out[-5].ACLR
i_rst => r_data_out[-4].ACLR
i_rst => r_data_out[-3].ACLR
i_rst => r_data_out[-2].ACLR
i_rst => r_data_out[-1].ACLR
i_rst => r_data_out[0].ACLR
i_rst => r_data_out[1].ACLR
i_rst => r_data_out[2].ACLR
i_rst => r_data_out[3].ACLR
i_rst => r_data_out[4].ACLR
i_rst => o_done~reg0.ENA
i_enable => o_done~reg0.DATAIN
i_enable => r_data_out[4].ENA
i_enable => r_data_out[3].ENA
i_enable => r_data_out[2].ENA
i_enable => r_data_out[1].ENA
i_enable => r_data_out[0].ENA
i_enable => r_data_out[-1].ENA
i_enable => r_data_out[-2].ENA
i_enable => r_data_out[-3].ENA
i_enable => r_data_out[-4].ENA
i_enable => r_data_out[-5].ENA
i_enable => r_data_out[-6].ENA
i_enable => r_data_out[-7].ENA
i_enable => r_data_out[-8].ENA
i_enable => r_data_out[-9].ENA
i_enable => r_data_out[-10].ENA
i_enable => r_data_out[-11].ENA
i_data[0] => Mult0.IN15
i_data[1] => Mult0.IN14
i_data[2] => Mult0.IN13
i_data[3] => Mult0.IN12
i_data[4] => Mult0.IN11
i_data[5] => Mult0.IN10
i_data[6] => Mult0.IN9
i_data[7] => Mult0.IN8
i_data[8] => Mult0.IN7
i_data[9] => Mult0.IN6
i_data[10] => Mult0.IN5
i_data[11] => Mult0.IN4
i_data[12] => Mult0.IN3
i_data[13] => Mult0.IN2
i_data[14] => Mult0.IN1
i_data[15] => Mult0.IN0
i_weight[0] => Mult0.IN31
i_weight[1] => Mult0.IN30
i_weight[2] => Mult0.IN29
i_weight[3] => Mult0.IN28
i_weight[4] => Mult0.IN27
i_weight[5] => Mult0.IN26
i_weight[6] => Mult0.IN25
i_weight[7] => Mult0.IN24
i_weight[8] => Mult0.IN23
i_weight[9] => Mult0.IN22
i_weight[10] => Mult0.IN21
i_weight[11] => Mult0.IN20
i_weight[12] => Mult0.IN19
i_weight[13] => Mult0.IN18
i_weight[14] => Mult0.IN17
i_weight[15] => Mult0.IN16
o_done <= o_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_data[0] <= r_data_out[-11].DB_MAX_OUTPUT_PORT_TYPE
o_data[1] <= r_data_out[-10].DB_MAX_OUTPUT_PORT_TYPE
o_data[2] <= r_data_out[-9].DB_MAX_OUTPUT_PORT_TYPE
o_data[3] <= r_data_out[-8].DB_MAX_OUTPUT_PORT_TYPE
o_data[4] <= r_data_out[-7].DB_MAX_OUTPUT_PORT_TYPE
o_data[5] <= r_data_out[-6].DB_MAX_OUTPUT_PORT_TYPE
o_data[6] <= r_data_out[-5].DB_MAX_OUTPUT_PORT_TYPE
o_data[7] <= r_data_out[-4].DB_MAX_OUTPUT_PORT_TYPE
o_data[8] <= r_data_out[-3].DB_MAX_OUTPUT_PORT_TYPE
o_data[9] <= r_data_out[-2].DB_MAX_OUTPUT_PORT_TYPE
o_data[10] <= r_data_out[-1].DB_MAX_OUTPUT_PORT_TYPE
o_data[11] <= r_data_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_data[12] <= r_data_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_data[13] <= r_data_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_data[14] <= r_data_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_data[15] <= r_data_out[4].DB_MAX_OUTPUT_PORT_TYPE


|layer_test|neuron_l1_n5:n5|lut_relu:act_relu
i_clk => r_out[0].CLK
i_clk => r_out[1].CLK
i_clk => r_out[2].CLK
i_clk => r_out[3].CLK
i_clk => r_out[4].CLK
i_clk => r_out[5].CLK
i_clk => r_out[6].CLK
i_clk => r_out[7].CLK
i_clk => r_out[8].CLK
i_clk => r_out[9].CLK
i_clk => r_out[10].CLK
i_clk => r_out[11].CLK
i_clk => r_out[12].CLK
i_clk => r_out[13].CLK
i_clk => r_out[14].CLK
i_clk => r_out[15].CLK
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_enable => r_out.OUTPUTSELECT
i_value[0] => LessThan0.IN32
i_value[0] => r_out.DATAB
i_value[1] => LessThan0.IN31
i_value[1] => r_out.DATAB
i_value[2] => LessThan0.IN30
i_value[2] => r_out.DATAB
i_value[3] => LessThan0.IN29
i_value[3] => r_out.DATAB
i_value[4] => LessThan0.IN28
i_value[4] => r_out.DATAB
i_value[5] => LessThan0.IN27
i_value[5] => r_out.DATAB
i_value[6] => LessThan0.IN26
i_value[6] => r_out.DATAB
i_value[7] => LessThan0.IN25
i_value[7] => r_out.DATAB
i_value[8] => LessThan0.IN24
i_value[8] => r_out.DATAB
i_value[9] => LessThan0.IN23
i_value[9] => r_out.DATAB
i_value[10] => LessThan0.IN22
i_value[10] => r_out.DATAB
i_value[11] => LessThan0.IN21
i_value[11] => r_out.DATAB
i_value[12] => LessThan0.IN20
i_value[12] => r_out.DATAB
i_value[13] => LessThan0.IN19
i_value[13] => r_out.DATAB
i_value[14] => LessThan0.IN18
i_value[14] => r_out.DATAB
i_value[15] => LessThan0.IN17
i_value[15] => r_out.DATAB
o_result[0] <= r_out[0].DB_MAX_OUTPUT_PORT_TYPE
o_result[1] <= r_out[1].DB_MAX_OUTPUT_PORT_TYPE
o_result[2] <= r_out[2].DB_MAX_OUTPUT_PORT_TYPE
o_result[3] <= r_out[3].DB_MAX_OUTPUT_PORT_TYPE
o_result[4] <= r_out[4].DB_MAX_OUTPUT_PORT_TYPE
o_result[5] <= r_out[5].DB_MAX_OUTPUT_PORT_TYPE
o_result[6] <= r_out[6].DB_MAX_OUTPUT_PORT_TYPE
o_result[7] <= r_out[7].DB_MAX_OUTPUT_PORT_TYPE
o_result[8] <= r_out[8].DB_MAX_OUTPUT_PORT_TYPE
o_result[9] <= r_out[9].DB_MAX_OUTPUT_PORT_TYPE
o_result[10] <= r_out[10].DB_MAX_OUTPUT_PORT_TYPE
o_result[11] <= r_out[11].DB_MAX_OUTPUT_PORT_TYPE
o_result[12] <= r_out[12].DB_MAX_OUTPUT_PORT_TYPE
o_result[13] <= r_out[13].DB_MAX_OUTPUT_PORT_TYPE
o_result[14] <= r_out[14].DB_MAX_OUTPUT_PORT_TYPE
o_result[15] <= r_out[15].DB_MAX_OUTPUT_PORT_TYPE


