// Number of parallel processing blocks
-define N_PARALLEL=4

// AXI-Lite
-define AXI_DATA_WIDTH=32
-define AXI_ADDR_WIDTH=32

// input AXI-Stream
-define AXISIN_DATA_WIDTH=24

// Others
-define CRF_DATA_WIDTH=32
-define CRF_ADDR_WIDTH=5
-define OUT_FIFO_DEPTH=128

// Input image size
-define SRC_IMG_WIDTH=960
-define SRC_IMG_HEIGHT=540

// For bcci processing element
-define BUFFER_WIDTH=24
-define MULT_IN_SIX_CYCLE
-define STAGE1_MULT_IN_THREE_CYCLE
-define STAGE2_MULT_IN_THREE_CYCLE

// For verification
//-define DISABLE_SV_ASSERTION
//-define SIM_ONEPIECE54




// For uvm environment
-define AXISOUT_DATA_WIDTH=24*4*(`N_PARALLEL)
-define UPSP_RDDATA_WIDTH=24
-define UPSP_WRTDATA_WIDTH=24*4
-define DST_IMG_WIDTH=(4*`SRC_IMG_WIDTH)
-define DST_IMG_HEIGHT=(4*`SRC_IMG_HEIGHT)
-define AXI_STRB_WIDTH=(`AXI_DATA_WIDTH/8)