`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: May  5 2021 02:02:05 CST (May  4 2021 18:02:05 UTC)

module DC_Filter_Add_12U_137_1(in1, out1);
  input [11:0] in1;
  output [11:0] out1;
  wire [11:0] in1;
  wire [11:0] out1;
  wire add_21_2_n_2, add_21_2_n_5, add_21_2_n_6, add_21_2_n_7,
       add_21_2_n_9, add_21_2_n_10, add_21_2_n_11, add_21_2_n_12;
  wire add_21_2_n_13, add_21_2_n_14, add_21_2_n_15, add_21_2_n_16,
       add_21_2_n_17, add_21_2_n_19, add_21_2_n_20, add_21_2_n_21;
  wire add_21_2_n_22, add_21_2_n_23, add_21_2_n_26, add_21_2_n_27,
       add_21_2_n_28, add_21_2_n_29, add_21_2_n_30, add_21_2_n_32;
  wire add_21_2_n_33, add_21_2_n_34, add_21_2_n_35, add_21_2_n_37,
       add_21_2_n_38, add_21_2_n_62, add_21_2_n_63, add_21_2_n_64;
  wire add_21_2_n_65, add_21_2_n_67, add_21_2_n_68, add_21_2_n_69,
       add_21_2_n_70, add_21_2_n_71, add_21_2_n_72, add_21_2_n_73;
  wire add_21_2_n_75, add_21_2_n_77, add_21_2_n_78;
  assign out1[0] = in1[0];
  INVX1 g7(.A (in1[1]), .Y (out1[1]));
  MXI2XL add_21_2_g217(.A (add_21_2_n_10), .B (in1[9]), .S0
       (add_21_2_n_34), .Y (out1[9]));
  NAND2BX1 add_21_2_g218(.AN (add_21_2_n_37), .B (add_21_2_n_38), .Y
       (out1[11]));
  MXI2XL add_21_2_g219(.A (add_21_2_n_67), .B (add_21_2_n_68), .S0
       (add_21_2_n_28), .Y (out1[5]));
  MXI2XL add_21_2_g220(.A (add_21_2_n_6), .B (in1[10]), .S0
       (add_21_2_n_35), .Y (out1[10]));
  NAND2XL add_21_2_g221(.A (in1[11]), .B (add_21_2_n_33), .Y
       (add_21_2_n_38));
  NOR3XL add_21_2_g222(.A (in1[11]), .B (add_21_2_n_21), .C
       (add_21_2_n_77), .Y (add_21_2_n_37));
  MXI2XL add_21_2_g225(.A (in1[8]), .B (add_21_2_n_9), .S0
       (add_21_2_n_78), .Y (out1[8]));
  NOR2X1 add_21_2_g226(.A (add_21_2_n_14), .B (add_21_2_n_77), .Y
       (add_21_2_n_35));
  NOR2X1 add_21_2_g227(.A (add_21_2_n_9), .B (add_21_2_n_77), .Y
       (add_21_2_n_34));
  NAND2BX1 add_21_2_g228(.AN (add_21_2_n_21), .B (add_21_2_n_30), .Y
       (add_21_2_n_33));
  OAI21X1 add_21_2_g229(.A0 (add_21_2_n_69), .A1 (add_21_2_n_65), .B0
       (add_21_2_n_17), .Y (add_21_2_n_32));
  NAND2X1 add_21_2_g232(.A (add_21_2_n_2), .B (add_21_2_n_26), .Y
       (add_21_2_n_30));
  OAI21X1 add_21_2_g233(.A0 (add_21_2_n_15), .A1 (add_21_2_n_65), .B0
       (add_21_2_n_19), .Y (add_21_2_n_29));
  NOR2X1 add_21_2_g235(.A (in1[4]), .B (add_21_2_n_64), .Y
       (add_21_2_n_28));
  NOR2XL add_21_2_g236(.A (add_21_2_n_7), .B (add_21_2_n_63), .Y
       (add_21_2_n_27));
  NAND2X2 add_21_2_g237(.A (add_21_2_n_23), .B (add_21_2_n_20), .Y
       (add_21_2_n_26));
  NAND2BX1 add_21_2_g239(.AN (add_21_2_n_22), .B (add_21_2_n_62), .Y
       (out1[3]));
  NAND2X4 add_21_2_g240(.A (add_21_2_n_11), .B (add_21_2_n_12), .Y
       (add_21_2_n_23));
  NOR2X1 add_21_2_g241(.A (add_21_2_n_11), .B (add_21_2_n_12), .Y
       (add_21_2_n_22));
  OR2XL add_21_2_g242(.A (add_21_2_n_6), .B (add_21_2_n_14), .Y
       (add_21_2_n_21));
  NOR2X2 add_21_2_g244(.A (add_21_2_n_73), .B (add_21_2_n_13), .Y
       (add_21_2_n_20));
  NAND2X1 add_21_2_g245(.A (in1[6]), .B (add_21_2_n_16), .Y
       (add_21_2_n_19));
  MXI2XL add_21_2_g246(.A (add_21_2_n_5), .B (in1[2]), .S0 (in1[1]), .Y
       (out1[2]));
  INVX1 add_21_2_g247(.A (add_21_2_n_16), .Y (add_21_2_n_17));
  NOR2X2 add_21_2_g248(.A (add_21_2_n_75), .B (add_21_2_n_7), .Y
       (add_21_2_n_16));
  NAND2X1 add_21_2_g249(.A (in1[6]), .B (add_21_2_n_71), .Y
       (add_21_2_n_15));
  NAND2X1 add_21_2_g250(.A (in1[9]), .B (in1[8]), .Y (add_21_2_n_14));
  NAND2X8 add_21_2_g252(.A (in1[7]), .B (in1[6]), .Y (add_21_2_n_13));
  NAND2X8 add_21_2_g253(.A (in1[2]), .B (in1[1]), .Y (add_21_2_n_12));
  CLKINVX4 add_21_2_g254(.A (in1[3]), .Y (add_21_2_n_11));
  INVXL add_21_2_g255(.A (in1[9]), .Y (add_21_2_n_10));
  INVX1 add_21_2_g256(.A (in1[8]), .Y (add_21_2_n_9));
  CLKINVX2 add_21_2_g258(.A (in1[4]), .Y (add_21_2_n_7));
  INVX1 add_21_2_g259(.A (in1[10]), .Y (add_21_2_n_6));
  INVX1 add_21_2_g260(.A (in1[2]), .Y (add_21_2_n_5));
  OR2XL add_21_2_g2(.A (add_21_2_n_27), .B (add_21_2_n_28), .Y
       (out1[4]));
  NAND2BX1 add_21_2_g263(.AN (add_21_2_n_13), .B (add_21_2_n_16), .Y
       (add_21_2_n_2));
  CLKXOR2X1 add_21_2_g264(.A (in1[7]), .B (add_21_2_n_29), .Y
       (out1[7]));
  CLKXOR2X1 add_21_2_g265(.A (in1[6]), .B (add_21_2_n_32), .Y
       (out1[6]));
  INVXL add_21_2_fopt(.A (add_21_2_n_63), .Y (add_21_2_n_62));
  CLKINVX1 add_21_2_fopt267(.A (add_21_2_n_64), .Y (add_21_2_n_63));
  CLKINVX1 add_21_2_fopt268(.A (add_21_2_n_65), .Y (add_21_2_n_64));
  CLKINVX1 add_21_2_fopt269(.A (add_21_2_n_23), .Y (add_21_2_n_65));
  INVXL add_21_2_fopt270(.A (add_21_2_n_68), .Y (add_21_2_n_67));
  INVXL add_21_2_fopt271(.A (add_21_2_n_70), .Y (add_21_2_n_68));
  INVXL add_21_2_fopt272(.A (add_21_2_n_70), .Y (add_21_2_n_69));
  INVXL add_21_2_fopt273(.A (add_21_2_n_72), .Y (add_21_2_n_70));
  INVXL add_21_2_fopt274(.A (add_21_2_n_72), .Y (add_21_2_n_71));
  INVXL add_21_2_fopt275(.A (in1[5]), .Y (add_21_2_n_72));
  CLKINVX1 add_21_2_fopt276(.A (in1[5]), .Y (add_21_2_n_73));
  CLKINVX3 add_21_2_fopt277(.A (in1[5]), .Y (add_21_2_n_75));
  CLKINVX1 add_21_2_fopt278(.A (add_21_2_n_30), .Y (add_21_2_n_77));
  INVXL add_21_2_fopt279(.A (add_21_2_n_30), .Y (add_21_2_n_78));
endmodule


