 # VHDL 
 
 
 
 ```vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
 
entity test1 is
                  port( switch : in std_logic_vector(2 downto 0);
                                                     LED          : out std_logic_vector(2 downto 0)
                                                     );
end test1;
 
architecture design of test1 is
 
signal LED_signal : std_logic_vector(2 downto 0);
 
begin       
                  LED_signal  <= "000" when switch = "000" else   
                                                                       "111" when switch = "111" else
                                                                       "000";  - - 아키텍쳐 안에서 사용(병렬처리)
                                                                      
                                                                       LED <= LED_signal;
Switch[2], switch[1], switch[0] 3개를 
 
Switch <= “111”     
 
 
                                   
end design;
```

## 구조
 
```vhdl
Library ieee;
Use ieee.std_logic_1164.all;
 
Entity test is
                  port (
                                                     );
 
End test;
 
Architecture design of test is
 
Begin 
 
                  <signal> <= ~~~~~
 
                                    <expresssion>;
 
End architecture_test;
 
```
 
```text

변환함수  
 
Ex)  
 
Sum <- conv_std_logic_vector(x+y+z,2);  
 
When ~ else 구문  
 
<signal> <= <expression> when <boolean_condition> else  
~~~~~~~~~~~~~~~ else  
<expresssion>;  
 
만약 하나 이상의 조건을 만족하면 가장 처음으로 만족하는 값 할당받음.  
 
 
 
 
With select when 구문.  
 
With <indentifier> select
                  <assignment> when <value>,
                  <assignment> when <value>;
~~~~~;
 
모든 조건이 테스트되어야 함.
 
Case ~ when 구문과 비교
 
//
 
With s select
                  y <= I(0) when “00”;
                                    I(1)when “01”;
                                    I(2) when “10”;
                                    I(3) when. “11”;
 
//
 
Example: => switch 에 따른 led 로직값 설정
 
//
With switch select
 
Led <= ‘1’ when ‘1’,
                      ‘0’ when ’0’,
                      ‘0’ when others;
 
End <arcname>;
 
 
C,f vector 일 경우 identfier는 동일하게 적어도 됨.
단지 y <= I(0) when “000” 이런 문법..
//
 
Case ~ when 구문 
 
Case s is
 
                  when “00” => y <= I(0); 
        when “11” => y <= I(1); 
 
 
End case;
 
-> 한줄 한줄 실행되는 구문이며, 프로세스 내에서 사용
 
 
 
 
Process 문
 
 (순차 진행을 나타내는 구조문)
 
형식 ) [lable: ] process (<sensitive list>)
                  ~~~~~
Begin
<sequential code>
End process ;
 
센시티브 리스트 값이 변할때마다 순차적으로 실행(한줄한줄)
 
 
Ex)
 
 
Begin
                  process(switch)
                                    begin  // <==== 헷갈릴수있다.
                                    if(switch = ‘0’) then led <= ‘0’;
                                    elsif (switch =‘1’) then led<=‘1’;
                                    else   Led <=‘0’;
                                    end if;
      End process;
End architecture;
 
 
Process 구문은 clock과 함께 많이 사용한다.
 
 
 
if문과 case ~when 문은 process 안에서 사용!
 
if(rising_edge(clk)) then
                  if(switch = ‘0’) then led <= ‘0’;
                  elsif(switch= ‘1’) then led <= ‘1’;
                  else led<= ‘0’;
                  end if;
                  end if;
 
End process;
End test_example;
 
 
Signal과 variable의 차이
 
signal은 전역변수, 전 코드에서 사용 가능 
 
Variable ->지역 데이터, 선언된 구역(프로세스…) 에서만 사용 가능 순차코드 내에서만 사용 
 
signal은 process가 모두 끝난 뒤에 값이 변한다. (코드가 순차석으로 실행이 되긴 하지만, 이전의 값이 반영)
프로세스 안에서든 밖에서든 프로세스 끝난 뒤 반영.
 
 
아키텍쳐 내부 문법 (시퀀셜코드)
For ~ loop 문
 
loop는 같은 코드가 여러번 반복될 때 유용
loop문도 if 와 case 문과 같이 순차적인 실행이므로 process 안에서만 사용 가능
 
For ~ loop는 반복하는 횟수가 정해 졌을 때 사용하기 편리.
 
For <indentifier> in range loop
                  <sequential statement>;
~~~~~~~~
End loop;
 
Range 형식은 <integer_expression> to <‘’>
                                                                                                           혹은 downto
 
 
For ~ loop 는 range 의 범위만큼 반복하기때문에, 
 
Ex)
Begin
switch_value = 0;
For I in switch’range loop
If switch = ‘1’ then
Switch_value := switch_value + 1;
if(switch_value >= 2) then switch_value := 0;
End if;
End if;
End loop 
 
위에서, range 만큼 loop 문 안쪽이 반복
되므로, switch = ‘1’ 일 때 한번 돌고, 또 돌면 switch_value = ‘2’가 된다
이 때 다시 0으로 초기화 하는 과정이 필요
만약 switch = ‘0’일 때는 if 문에 걸리는 과정이 없기 때문에 end loop를 만나 loop를 빠져나오고, 뒤에 case문을 만나 세그먼트에 신호를 주게 된다.
Switch = ‘1’일때는 처음 if문에서 switch_value = 1이 되고, 
 
 
Switch = ‘1’ 일때 세그먼트 1 표시
Switch = ‘0’ 일 때 세그먼트 0 표시
 
 
———> process 문은 처음 한번은 자동으로 실행된다.
 
위와 같은내용 간단히 구현 ->

```


```vhdl
library ieee;
use ieee.std_logic_1164.all;
 
entity segment1 is
                  port ( switch : in std_logic;
                        fnd_data : out std_logic_vector ( 6 downto 0));
                                                     end segment1;
                                                      
                                                     architecture design of segment1 is
                                                     begin
                                                      
                                                                                         fnd_data <= "1000000" when switch = '0' else
                                                                                         "1111001" when switch = '1' else
                                                                                         "1111111";
                                                                                        
                                                                                        
                                                                                         end design;
 
 ```vhdl
———— 세그먼트 0~9까지 ( 스위치 올라갈 때만 1)
 
 ```vhdl
library ieee;
use ieee.std_logic_1164.all;
 
entity segment1 is
                  port ( switch : in std_logic;
                        fnd_data : out std_logic_vector ( 6 downto 0));
                                                     end segment1;
                                                      
                                                     architecture design of segment1 is
                                                     signal cnt : integer;
                                                     begin
                                                      
                                                                       process(switch)
                                                                       variable switch_value : integer;
                                                                      
                                                                       begin
                                                                       if(switch ='1') then
                                                                       switch_value := switch_value+1;
                                                                       end if;
                                                                       if(switch_value >=10) then
                                                                       switch_value := 0;
                                                                       end if;
                                                                      
                                                                       cnt <= switch_value ;
                                                                      
                                                                                         end process;
                                                                                        
                                                                       fnd_data <= "1000000" when cnt = 0 else
                                                                       "1111001" when cnt = 1 else
                                                                       "0100100" when cnt = 2 else
                                                                       "0110000" when cnt = 3 else
                                                                       "0011001" when cnt = 4 else
                                                                       "0010010" when cnt = 5 else
                                                                       "0000010" when cnt = 6 else
                                                                       "1011000" when cnt = 7 else
                                                                       "0000000" when cnt = 8 else
                                                                       "0010000" when cnt = 9 else
                                                                       "1111111";
                                                                                         - - 아키텍쳐 안에서 (when else)
                                                                                         end design;
```

——————세그먼트 0~9————

```vhdl 
library ieee;
use ieee.std_logic_1164.all;
 
entity segment1 is
                  port ( switch : in std_logic;
                        fnd_data : out std_logic_vector ( 6 downto 0));
                                                     end segment1;
                                                      
                                                     architecture design of segment1 is
                                                     begin
                                                      
                                                                       process(switch)
                                                                       variable switch_value : integer := 0;
                                                    
                                                                       begin
                                                                       if(switch ='1') then
                                                                       switch_value := switch_value + 1;
                                                                       if(switch_value >=10) then
                                                                       switch_value := 0;
                                                                       end if;
                                                                       end if;
 
                                                     // end if 가 뒤에 연속으로 붙으면 정상 출력 되지만, if ~ end if;
                                                                                                           if ~ end if; 하면 7에서 0으로 넘어갔다 
                                                                      
                                                                      
                                    case switch_value is 
                                          when 0 => fnd_data <= "1000000";
                                                                       when 1 => fnd_data <= "1111001";
                                                                       when 2 => fnd_data <= "0100100";
                                                                       when 3 => fnd_data <= "0110000";
                                                                       when 4 => fnd_data <= "0011001";
                                                                       when 5 => fnd_data <= "0010010";
                                                                       when 6 => fnd_data <= "0000010";
                                                                       when 7 => fnd_data <= "1011000";
                                                                       when 8 => fnd_data <= "0000000";
                                                                       when 9 => fnd_data <= "0010000";
                                                                       when others => fnd_data <= "1111111";
                                                                      
                                                                      
                                                                       end case;
                                                                      
                                                                                         end process;
                                                                                        
 
                                                                      
                                                                                         end design;
```                                                                                        

```text
Data 연산 => bit수가 같아야 연산 가능
 
Ans: signal 에서 선언한 integer는 변수에서 선언한 데이터의 bit보다 bit 크기가 커서 할 수 있었는 듯. 
 
                 
또는 패키지에서 suptype으로 데이터의 길이를 정해주고
 
Package my_package is
                  subtype <name> is <date type> range ~ to ~ ;
End my package
 
Libarary work;
use. work.my_pacakge.all;
 
을 써줘여 내가 할당한 서브타입 변수의 크기 사용 가능
 
 
*** process 안에서는 case ~ is 
When 0 => <name> <= “~~~~~”; 형태로 사용~
 
 
 
 
 
 
Generic entity 내에 기술하며 generic의 매개변수를 entity에 전달
회로의 개수나 입출력의 크기가 매개변수에 의해 결정되게 하는 것을 의미
 
generic(parameter_name : parameter_type := parameter_value);
 
generic (n : integer := 7);
 
Function <func.name> (port1,port2……. : <datatype>)
Return <data type> is
Begin
     Return func기능;
End <func.name>
``` 
 
 
```vhdl 
library ieee;
use ieee.std_logic_1164.all;
 
entity fucexample is
                  port (d, clk, rst : in std_logic;
                                                     q                                                     : out std_logic);
                                                    
end entity;
 
architecture design of fucexample is
 
                  function positive_edge(signal s : std_logic)
                  return boolean is
 
                                    begin
                                                     return s'event and s ='1';
                                                     end positive_edge;
begin
process(clk,rst)
begin
if(rst = '1') then q <= '0';
elsif positive_edge(clk) then q<=d;
end if;
                  end process;
                  end design;
 
```
 
                  —————— A와B에 정수를 입력받고, 그 사이에 수를 모두 더하는 함수—
 
 
```vhdl

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
 
 
entity fucexample is
                  port (A,B : in std_logic_vector(3 downto 0);
                                                     clk                                                  : in std_logic;
                                                     C : out std_logic_vector (6 downto 0));
                                                    
end fucexample;
 
architecture design of fucexample is
 
                  signal ST,ED : integer range 0 to 10;
                 
function SUM(S, E : integer range 0 to 10)
return std_logic_vector is
                  variable SUM11 : integer :=0;
begin
                  if(E<S) then
                  return "0000000";
                 
else 
 
                  for i in E'Range loop
                                    if(i >= s and i<E) then
                                                     SUM11 := SUM11 + i;
                                    end if;
                  end loop;
end if;
 
                  return conv_std_logic_vector(SUM11,7);
end SUM;
 
begin
 
process(clk,A,B)
begin
ST <= conv_integer(A);
ED <= conv_integer(B);
if rising_edge(clk) then C <= SUM(ST,ED);
end if;
end process;
end design;

```     
 

 
 
```text 
Procedure
 
형식 매개변수는 in, inout, out 를 가짐
리턴 값을 가지지 않고 형식 매개변수 out모드를 이용하여 값을 출력
 
Procedure 호출은 문장을 구성
특정 값의 계산이나, 동작을 표현
 
 
 
 
 
 
 
 
Process 문 -> sensitive value 값이 변할 때 마다 실행 되지만, 

rising edge 혹은 falling edge 때 값이 변하도록 하는게 낫다 .
```