`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC 
// Engineer: Bingnan Chen (cbn990512@mail.ustc.edu.cn)
// 
// Design Name: RV32I Core
// Module Name: csrDwb
// Tool Versions: Vivado 2017.4.1
// Description: write back CSR Register data
// 
//////////////////////////////////////////////////////////////////////////////////


//  åŠŸèƒ½è¯´æ˜
    //  MEM\WB write back csr value
// è¾“å…¥
    // clk               æ—¶é’Ÿä¿¡å·
    //csrRegmem2         MEMé˜¶æ®µå†™å›csrçš„å??
    // bubbleW           MEMé˜¶æ®µçš„bubbleä¿¡å·
    // flushW            MEMé˜¶æ®µçš„flushä¿¡å·
// è¾“å‡º
    // csrRegwb       ä¼ ç»™ä¸‹ä¸€æµæ°´æ®µçš„CSRå¯„å­˜å™¨å?¼å†…å®?
// å®éªŒè¦æ±‚
    // è‡ªè¡Œè®¾è®¡

module csrDwb(
    input wire clk, bubbleW, flushW,
    input wire [31:0] csrRegmem2,
    output reg [31:0] csrRegwb
    );

    initial csrRegwb = 0;
    
    always@(posedge clk)
        if (!bubbleW) 
        begin
            if (flushW)
                csrRegwb <= 0;
            else 
                csrRegwb <= csrRegmem2;
        end
    
endmodule