# Verilog_base_module
手敲的Verilog代码库，里面有FIFO，UART等常用模块。
用于学习和记录。

├─AD7606
├─AD7656
├─AD9516
├─AD9833
├─Artibiter
│  └─Round Robin
│      └─TB
├─AXI
│  ├─axi_lite
│  │  └─xgui
│  └─m_axi
├─clk_rst
├─DDR_to_FIFO
├─divide
├─DS1302
│  ├─constrs_1
│  │  └─new
│  ├─sim_1
│  │  └─new
│  └─sources_1
│      └─new
├─FFT
│  ├─butterfly_module
│  ├─FFT_TOP
│  ├─matlab_sim
│  └─TB
├─FIFO
│  ├─Async_fifo
│  │  └─tb
│  ├─first in first out async fifo
│  │  └─tb
│  └─new_fifo
│      ├─async_fifo
│      ├─FWFT_async_fifo
│      │  └─TB
│      └─sync_fifo
├─FRE
├─hdmi
├─i2c
│  ├─i2c_master
│  │  └─tb
│  └─I2C_slave
│      ├─v1
│      │  ├─note
│      │  └─tb
│      └─v2
│          └─tb
├─project
│  ├─Acquisition and storage system
│  └─Communication system
├─SDR_sdram
│  └─tb
├─speed_test
├─start_to_reset
├─Uart
│  ├─uart_v1
│  └─uart_v2
├─USB
│  └─FT601Q
│      └─tb
└─XDC