A01643390_LogicaProgramable </p>
Practica BCD </p>
Durante esta practica se trabajo en un display de 7 segmentos en donde cada switch de la tarjeta representa un numero binario y el objetivo es poder pasar el numero a decimal y que se muestre en el mismo display </p>
BCD.v</p>
BCD_decoder.v</p>
BCD_tb.v</p>
</p>
Practica PWM </p>
Durante esta practica se trabajo con el concepto de PWM, en donde se tomaba en cuenta el duty cycle de un servo motor para poder manipular su posicion especifica con dos botones que significaran un incremento y un decremento </p>
</p>
PWM.v</p>
PWM_clock_divider.v</p>
PWM_tb.v</p>
</p>
</p>
Practica Counter </p>
El objetivo de esta practica era el de generar un contador de un display, con el cual pudieras decidir entra contar hacia arriba o hacia abajo. Ademas, esta la opcion de ponerle con los switches un numero en binario y desde ahi continuar con la cuenta en cualquier sentido </p>
</p>
counter.v</p>
counter_BCD_counter.v</p>
counter_clock_divider.v</p>
counter_contador_1display.sv</p>
counter_count_load.sv</p>
counter_tb.sv</p>
</p>
</p>
Challenge Frecuenciometro </p>
Para este desafio, debiamos generar un frecuenciometro que fuera capaz de medir los pulsos de una entrada y mostrar cuantos pulsos sobre segundos estaba generando la señal de entrada </p>
</p>
frecuenciometro.v</p>
frecuenciometro_wr.v</p>
freq_decoder.v</p>
</p>
</p>
Password</p>
Con esta practica se consigio que la FPGA tuviera una maquina de estados en donde era necesario el ingresar una contraseña numerica de 4 digitos en donde cualquier error mostraba el mensaje en el display, pero al ingresar correctamente la contraseña muestra "done"</p>
</p>
password.v</p>
password_wr.v</p>
password_clock_divider.v</p>
password_one_shot.v</p>
password_tb.v</p>
</p>
