Основни производители на x86 архитектурата са:

1 IBM
2 Sun Microsystems
3 Hewlett-Packard
4 Advanced Micro Device
5 Intel

(1,3,5)

От кои фактори зависи производителността на компютърните системи?


1 от времето за достъп до регистриране
2 архитектурата и технологията
3 от тактовата честота

(2)

В режим на директен достъп до паметта управлението на обмена се поема от:

1 устройството за вход/изход
2 процесор
3 памет

(1)

Коя/кои от изброените шини не са част от системната шина? шина за данни

1 шина за данни
2 шина за логически сигнали
3 контролна шина
4 адресна шина
(2)

Шината PCI в процесорната архитектура се явява мост между:

1 шина EISA и периферията
2 системна шина на микропроцесор и шина EISA
3 системна шина на микропроцесор и основна памет
4 микропроцесор и кеш памет L2

(1)

Кои от изброените подходи способстват за намаляване на латентността (закъснението) при зареждане на данни в кеш паметта?

1 Едновременен запис
2 зареждане при поискване (on demand)
3 обратен запис
4 спекулативно зареждане
5 отложен запис на данни

(2,4,5)

Единицата за измерване на производителността MIPS за съпоставяне на еднотипни процесорни архитектури се основава на:

1 Брой операции с операнди от виртуалната памет
2 Брой операции с операнди от кеш-паметта,
3 Брой операции с операнди от главната памет
4 Брой операции с операнди от флаш-паметта

(3)

За какво служи програмният брояч?


1 За съхраняване на резултата от аритметичните операции изпълнявани в ALU-то
2 За указване на адреса на следващата инструкция за изпълнение
3 За отчитане броя на изпълненията на дадена инструкция
4 За отчитане на процента памет заеман от изпълняващата се програма

(4)

Кое от изброените не е вярно за кеш паметта?

1 Намира се в адресното пространство на процесора и може да се адресира с помощта на         машинните инструкции
2 Осигурява бърз достъп до интензивно използваните данни чрез тяхното предварително зареждане
3 Съгласува интерфейса на процесора и на контролера на паметта.

(1)
Дадена е машина с побайтово адресируема основна памет 2^24 байта и с кеш за данни с директна организация и с капацитет 64K и 32 байтови блокове. Колко бита са необходими за таг, блок и отместване?

1 8 бита за таг, 11 бита за блок, 5 бита за уникална дума или байт от блок от основната памет
2 8 бита за таг, 5 бита за блок, 11 бит за уникална дума или байт от блок от основната памет
3 11 бита за таг, 8 бита за блок, 5 бит за уникална дума или байт от блок от основната памет

(1)

Ако даден компютър има честота 10 MHz, колко е времето за един такт (clock time)?

1 1ms
2 200ns
3 100ns
4 10ps
5 20ns

(3)
Ако даден компютър има честота 2 GHz, колко е времето за един такт (clock time)?

1 200 ns
2 500 ps
3 20 ns
4 10 ps
5 1 ms

(2)
Ако даден компютър има честота 500 MHz, колко е времето за един такт (clock time)?

1 2 ns
2 1 ms
3 10 ps
4 20 ns
5 200 ns

(1)

Методът, при който запис на данни се извършва само в кеш паметта, а състоянието на кеш-блока се отбелязва като обновено, а управляващото поле с признак, наречен „update“ или „dirty“ се нарича:

1 обратен запис (write back)
2 едновременен запис (write through)

(1)

Кеш памет с асоциативна организация е с капацитет 64 линии, разделени в множества с по четири линии всяко. Основната памет съдържа 4K блока с по 128 думи всеки. Посочете адресния формат, който и съответства:

1 8-4-7
2 14-8-4
3 14-8-7
4 4-8-7

(1)

Кеш памет с асоциативна организация е с капацитет 64 линии, разделени в множества с по 16 линии всяко. Основната памет съдържа 4K блока с по 128 думи всеки. Посочете адресния формат, който и съответства:(TAG-SET-WORD):

1 4-8-7
2 14-8-4
3 8-2-7
4 14-8-7

(3)
Дадена е машина с побайтово адресируема основна памет и 2-кратен множествено асоциативен кеш. Кеш-логиката интерпретира адреса от паметта както следва: 14 бита за таг, 8 бита за множество, 2 бита за адресиране на дума. Колко на брой са блоковете в главната памет?

1 2^8
2 2^22
3 2^24
4 2^2
5 2^14
(2)
Дадена е машина с побайтово адресируема основна памет с размер 2^16 байта и размер на блока 8 байта. Кеш-паметта е с директна организация и се състои от 32 линии. Какъв е максималният брой байтове, които могат да бъдат разположени в кеш-паметта?

1 1024B
2 512B
3 256B
4 128B
5 64B
(3)


 LFU е алгоритъм за:


(1) заместване на най-неизползваната страница в кеш паметта
заместване на някои от използваните страници в кеш паметта
периодично изчистване (нулиране) признаците за обръщение към най-рядко използвани страници в кеш паметта
заместване на най-често използваната страница от кеш паметта

Как се преодоляват хазартите в конвейера при достъп до общи ресурси в инструкционния поток?


Чрез пренареждане на инструкционния поток от компилатора, чрез предсказване на преходите в инструкционния поток
чрез дублиране на критичните фази
(1)чрез блокиращи техники на конвейера за определено време и последователна обработка
чрез прескачане на критичните фази
(2)чрез въвеждане на закъснения и модифициране главната таблица на заетост на конвейера

На каква концепция се базират инструкционните конвейери?


(1)Паралелизъм на ниво инструкции
Паралелизъм на ниво данни
Паралелизъм на ниво заявки
Паралелизъм на ниво нишки

Какъв е формата на линията при кеш паметта с асоциативна организация?

таг,линия,дума
таг,множество,дума
(1)таг,дума

Какъв е формата на линията при кеш паметта с пълна асоциативност?

таг, линия, дума
(1)таг, дума
таг, множество, дума

Какъв е формата на линията при кеш паметта с множествена асоциативност?

таг, линия, дума
таг, дума
(1)таг, множество, дума

Методът, при който обновяване на главната памет настъпва след премахване на дума от кеша се нарича:


cache-write


(1)write-back


защитен запис


write-through


26.

Multiple Choice

30 sec

1 pt

 Методът, при който обновяване на главната памет настъпва асинхронно след премахване на дума от кеша се нарича:


cache-write


(1)write-back


защитен запис


write-through


27.

Multiple Choice

30 sec

1 pt

Методът, при който обновяване на главната памет настъпва синхронно след премахване на дума от кеша се нарича:


cache-write


write-back


защитен запис


(1)write-through


28.

Multiple Choice

30 sec

1 pt

Кое от твърденията относно размера на страниците е невярно?


(1)по-големият размер на страниците увеличава времето за входно-изходни операции (четене/запис на страници) по време на изпълнение на програмите


по-големият размер води до въвеждане на излишна информация, която може и да не е необходима


по-малкият размер на страница води до намаляване на вътрешната фрагментация, която е 1/2 от последната страница


29.

Multiple Choice

30 sec

1 pt

При кой/кои от посочените методи на запис в кеша се генерира значителен трафик по шината?


write-through


(1)write-back


нито един от двата


и двата метода


30.

Multiple Choice

45 sec

1 pt

Кой/кои от изброените етапи е част от инструкционния цикъл?


Пренареждане


(1)Извличане


(1)Изпълнение


(1)Декодиране


31.

Multiple Choice

30 sec

1 pt

30. Кой/кои от изброените етапи не е част от инструкционния цикъл?




(1)Пренареждане


Извличане


Изпълнение


Декодиране


32.

Multiple Choice

30 sec

1 pt

Кой вид памети са по-бързи от кеш-паметите?




(1)регистрите


flash паметите


главната памет – DRAM


33.

Multiple Choice

45 sec

1 pt

Колко проводна може да бъде USB платината?


(1)4


6


(1)9


34.

Multiple Choice

45 sec

1 pt

Каква система инструкции имат различните фамилии мултипроцесорни архитектури?




Еднаква


(1)Съвпадаща отчасти


(1)Изцяло различна


35.

Multiple Choice

30 sec

1 pt

При кой от трите метода на разполагане блокове от операционната памет в кеша е най-малко вероятно два блока да бъдат записани на една и съща линия?


(1)пълна асоциативност


директно (пряко съпоставяне)


 множествена асоциативност


36.

Multiple Choice

30 sec

1 pt

Отбележете невярното твърдение:




главната (DRAM) памет е по-бавна от SRAM паметта


DRAM консумира повече енергия от SRAM


кеш-паметта е малка, бърза и SRAM базирана


(1)SRAM е по-евтина DRAM


37.

Multiple Choice

30 sec

1 pt

Каква е корелацията капацитет (размер) и бързодействие при компютърните памети?


пропорционална


няма корелация


(1)обратнопропорционална


38.

Multiple Choice

30 sec

1 pt

Примитивите за ресурсен мениджмънт на многоядрени платформи са:


имплементирани хардуерно


(1)универсални


специализирани


39.

Multiple Choice

30 sec

1 pt

Какво е предназначението на механизмите за защита на паметта?


да ограничават достъпа до съхраняваната в системата информация


да откриват грешки при адресирането преди извършването на неразрешен достъп


 да не допускат модифициране на системния софтуер от приложения


(1)да ограничават достъпа до определени сегменти или страници


40.

Multiple Choice

45 sec

1 pt

Как се определя производителността на централния процесор?


(1)Чрез времетраенето на цикъла на процесора


(1)чрез честотата на използване на програмата от работния товар


чрез броя процесорни цикли за изпълнение на програмата


чрез средния брой процесорни цикли за инструкции, чрез средния брой инструкции, изпълнени за един цикъл


чрез времето за изпълнение на програмата от работния товар


41.

Multiple Choice

30 sec

1 pt

 Как се указва ефективния адрес на операнда в паметта при непосредствен режим на адресация?


(1)чрез адресното поле на операнда в кода на инструкцията


чрез стековия указател


чрез адрес на регистър на микропроцесора


42.

Multiple Choice

45 sec

1 pt

Терминът „подобряване на производителността“ означава:


намаляване на потребителското процесорно време,


намаляване на системното процесорно време


(1)намаляване на времето за изпълнение


(1)увеличаване на пропускателната способност


43.

Multiple Choice

30 sec

1 pt

Суперскаларен процесор обработва два инструкционни потока (от прости и сложни инструкции). Коя от изброените фази на разработка е обща и за двата потока?


(1)извличане


изпълнение


запис на резултата


декодиранедекодиране


44.

Multiple Choice

30 sec

1 pt

 При коя от изброените структурни схеми за управление на паметта логическото и физическото адресно пространство се разделят на блокове с еднакъв обем (кратен на степените на 2)?


сегментно-странична организация


 сегментна организация


(1)странична организация


45.

Multiple Choice

30 sec

1 pt

 За коя от изброените компютърни архитектури се отнасят следните особености: Дължината на инструкциите е стотици битове. В рамките на процесора функционират паралелно множество функционални устройства. Всички функционални устройства споделят огромен общ регистров файл.


потокова


суперскаларна


(1)VLIW


EPIC


46.

Multiple Choice

45 sec

1 pt

Кои от изброените събития се определят като „изключения“?


(1)маскируеми прекъсвания


(1)програмни прекъсвания


(1)немаскируеми прекъсвания


(1)капани


повреди,грешки


47.

Multiple Choice

30 sec

1 pt

В инструкционния конвейер се изпълняват едновременно:


(1)инструкции в различни фази


записи на данни от регистрите към процесор


празни инструкции


инструкции за условен и безусловен преход


48.

Multiple Choice

45 sec

1 pt

Кое от изброените не прави хипернишковата технология по-добра в сравнение с мултипроцесорите?


производителността


цената


стената на паметта


(1)консумираната мощност


по-високите тактови честоти на работа на процесорите,термалната стена


49.

Multiple Choice

30 sec

1 pt

Кои от изброените техники се използват при разрешаването на проблеми при конвейерното изпълнение на инструкции с преход?


дублиране на конвейерните ресурси


(1)множествено предварително изпълване на инструкции,


Prediction Look-up Table


използване на специализирани функционални устройства за четене на операциите или запис на резултатите в паметта


BTB buffer


50.

Multiple Choice

30 sec

1 pt

Механизмите за ресурсен мениджмънт на многоядрени платформи осигуряват:




цялостни решения


имплементирани в софтуера


(1)примитиви за изграждане на стратегиите за мениджмънт


специализирани подпрограми за ресурсен мениджмънт


51.

Multiple Choice

30 sec

1 pt

Как се преодоляват конфликтите за памет при конвейеризираното изпълнение на инструкционния поток?


чрез въвеждане на закъснения и модифициране изходната таблица на заетост на конвейера


(1)чрез предсказване на преходите в инструкционния поток


чрез пренареждане на инструкционния поток от компилатора, чрез използване на специализирано функционално устройство за четене на операциите или запис на резултати в паметта


52.

Multiple Choice

45 sec

1 pt

Посочете кои от изброените фактори са причина за понижаване на потоковата скорост при конвейерната обработка


(1)зависимости по данни, анти-зависимости по данни


(1)конфликти при достъп на общи ресурси


патентност на конвейерната обработка


(1)преходи в информационния поток, засягащи модифицирането на програмния брояч


използваемост на функционалните устройства по конвейера,преходи в информационния поток, засягащи модифицирането на програмния брояч


53.

Multiple Choice

30 sec

1 pt

Кои от изброените методи се използва за решаване на проблема с инструкционните хазарти?


презареждане на конвейера


увеличаване размера на буферната памет в отделните функционални устройства


опростяване формата на инструкциите използвани от програмата


разделяне на инструкционния цикъл на допълнителни фази на обработка


(1)пренареждане на инструкции от компилатора


54.

Multiple Choice

30 sec

1 pt

Кои от изброените алгоритми за управление на заместването на блокове при кеш-паметите се основават на оценка на вероятността за обръщение към блока в бъдеще време?


алгоритъм за случайния избор RC (random choice)


алгоритъм FIFO


Алгоритъм LFU (Least Frequently Used)


 Алгоритъм LRU (Least Recently Used)


(1)нито един от посочените


55.

Multiple Choice

30 sec

1 pt

От какво се определя времето за изпълнение на програмата в процесора? 1. алгоритъма, 2. програмния език, 3. компилатора, 4. системата процесорни инструкции


(1)1 и 3


 3 и 4


1, 2, 3 и 4


1 и 2


2, 3 и 4


56.

Multiple Choice

45 sec

1 pt

55. Кои процесори от изброените процесорни фамилии се характеризират с RISC-архитектура?


AMD,CYRIX


(1)SPARC


ALPHA,INTEL


(1)ARM


(1)MIPS-R4000


57.

Multiple Choice

30 sec

1 pt

На какво се дължат процедурните зависимости?


единствено на инструкции за безусловен преход


единствено на инструкции за условен преход


(1)инструкции за безусловен преход и инструкции с осъществен условен преход в инструкционния поток на програмата


едновременни заявки за един и същ ресурс


58.

Multiple Choice

30 sec

1 pt

Кой от посочените методи не е метод за преобразуване на виртуални адреси?


Метод на странична организация


метод на сегментна организация


(1)метод на локалността (по време и пространство)


 метод на сегментно-странична организация


59.

Multiple Choice

45 sec

1 pt

Колко е максималният брой страници с размер 8 при 8-битов адрес?


16


(1)32


64


512


4к


60.

Multiple Choice

30 sec

1 pt

При размер на страниците 8 и 8-битов адрес, кой ред на таблицата съдържа адреса на страницата?


(1)3


5


7


10


12


61.

Multiple Choice

30 sec

1 pt

 Какво съдържа TLB-буфера при странична организация на паметта?


(1)моментна карта на състоянието на страниците на оперативната памет, принадлежащи на даден процес


таблица с номера на физически страници, принадлежащи на даден процес


таблица с номера на виртуални страници


принадлежащи на даден процес, таблица на страниците на диска


62.

Multiple Choice

30 sec

1 pt

Какво е предназначението на TLB-буфера?


(1)да минимизира загубата на бързодействие при търсене на физическото разположение на данните


да преобразува виртуалните странични адреси във физически


да намали производителността на хардуерна имплементация


63.

Multiple Choice

30 sec

1 pt

Коя от изброените характеристики не описва таблицата на страниците?


таблицата на страниците се състои от редове


всеки ред от таблицата съответства на номер на виртуална страница


таблицата на страниците е допълнена с бит за присъствие, показващ дали съответната страница се намира в свободната памет


таблицата на страниците се пази някъде в оперативната памет


(1)таблицата на страниците съдържа информация за активните процеси


64.

Multiple Choice

45 sec

1 pt

Какви типове памет се използват за съхранение и поддържане на таблиците на страниците при статична организация на паметта?


кешова с директна организация


(1)асоциативни кешове


външна дискова памет


(1)множество асоциативни кешове


главна памет


65.

Multiple Choice

30 sec

1 pt

Посочете при конвейерната обработка на коя от дадените последователности от инструкции възниква хазарт от типа write-after-read:


ADD R3, R2, R1; R3 = R2 + R1


(1)ADD R3, R2, R1; R3=R2+R1  SUB R2, R3, 1 R2=R3-1  ADD R3, R2, R5; R3 = R2+R5


 ADD R3, R4, R5 SUB R2, R2, 1 BEQ R2, R0, L1


66.

Multiple Choice

45 sec

1 pt

Знаейки, че ускорението е правопропорционално на броя фази на конвейера, защо реално полученото ускорение е по-малко в сравнение с теоретично достижимото?


(1)заради хазартите


заради по-високата патентност за индивидуалните инструкции


(1)заради времето, необходимо за запълване на конвейера


заради еднаквото време за изпълнение на инструкции


67.

Multiple Choice

45 sec

1 pt

Разделянето на инструкциите на отделни фази на обработка е характерно за:


(1)конвейерната обработка


системната обработка


(1)поддържането на паралелизъм на ниво инструкции


паралелната обработка


разпределената обработка


68.

Multiple Choice

30 sec

1 pt

Колко машинни цикъла ще са необходими за конвейерна обработка на 1500 инструкции в 5-фазен линеен инструкционен конвейер?


7500


1505


(1)1504


18


69.

Multiple Choice

30 sec

1 pt

Колко машинни цикъла ще са необходими за конвейерна обработка на 9200 инструкции в 7-фазен линеен инструкционен конвейер?


64400


(1)9206


9153


9207


70.

Multiple Choice

30 sec

1 pt

Какво означава абревиатура ‘CISC’?


Control Independent System Computer


(1)Complex Instruction Set Computers


Continual Input System Computer


71.

Multiple Choice

30 sec

1 pt

От какво се предизвикват ресурсните конфликти?


недобро планиране на ресурсите на инструкционния конвейер


(1)едновременни заявки за едни и същи ресурси


от възникнали мехури в конвейера


72.

Multiple Choice

30 sec

1 pt

Как се разрешават ресурсните конфликти?




(1)чрез дублиране на ресурсите


само от инструкции за условен преход


чрез инструкции за безусловен преход


чрез инструкции за безусловен и условен преход


73.

Multiple Choice

30 sec

1 pt

Кои от изброените видове памет се използват за изграждането на кеш памети?


SIMM


(1)SRAM


DRAM


EEPROM


DIMM


74.

Multiple Choice

30 sec

1 pt

Кой от трите метода на разполагане блокове от оперативната памет се имплементира най-лесно?


(1)директно (пряко) съпоставяне


пълна асоциативност


множествена асоциативност


75.

Multiple Choice

30 sec

1 pt

Посочете за кой от изброените режими на адресация се отнася показаната фигура?

|КОД|ОПЕРАНД|:


индексна, косвена


вложена


(1)непосредствена (пряка)


76.

Multiple Choice

30 sec

1 pt

Как се оказва стойността на операнда при регистров режим на адресация?


(1)с номер на регистъра


задава се в кода на инструкцията


задава се чрез константно отместване спрямо началото на програмния сегмент


77.

Multiple Choice

30 sec

1 pt

В зависимост от режима на адресация времето на изпълнение на една процесорна инструкция може да варира в значителна степен. При коя от изброените подредби на адресни режими времето ще се изменя от много кратко до много дълго?


директна, косвена, непосредствена


 непосредствена, косвена, директна,


(1)непосредствена, директна, косвена


 косвена, непосредствена, директна


78.

Multiple Choice

30 sec

1 pt

 При кой от изброените методи на адресация в адресната част на инструкцията е записан адресен указател?




(1)индиректна адресация


индиректна адресация с регистри


директна адресация


непосредствена адресация


индексна адресация


79.

Multiple Choice

30 sec

1 pt

Къде е местоположението на операнда при регистрово косвена адресация?


в регистър


(1)в основната памет


във вторичната памет


в кода на инструкцията


80.

Multiple Choice

30 sec

1 pt

От какъв тип е следната инструкция. Събира съдържанието на адрес 5 и 15 и записва резултата в адрес 20 (ADD, 5, 15, 20)?




VLIW


RISK


(1)CISC


EPIC


81.

Multiple Choice

30 sec

1 pt

При събиране на floating point числа, кое действие се извършва първо с мантисата?




нормализира се


(1)измества се на дясно


събира се


умножава се


82.

Multiple Choice

30 sec

1 pt

При умножение на floating point числа, какво действие се извършва с експонентите.




умножават се


(1)събират се


изместват се наляво


изместват се надясно


изваждат се


83.

Multiple Choice

30 sec

1 pt

По какво се различават CISC от RISC?




(1)всички инструкции се характеризират с опростен формат


инструкциите преобладаващо са от тип памет-памет


 всички инструкции се характеризират с една и съща дължина


сложните инструкции се синтезират от по-простите


 операциите с паметта са само от типа "Load" и "store"


84.

Multiple Choice

45 sec

1 pt

Кои от изброените характеризира архитектурната концепция EPIC?




(1)оползотворяване на явен паралелизъм на ниво инструкция


оползотворяване паралелизъм на ниво инструкция чрез изпращане на няколко инструкции на обикновения инструкционен поток в различни функционални устройства на конвейера


(1)оползотворяване на скрития в програмния код на ниво компилатор и апаратна поддръжка


едновременно зареждане за изпълнение на няколко инструкции и динамично планиране


(1)използване на широка шина за зареждане на инструкция и дълги конвейери с голяма задръжка


85.

Multiple Choice

45 sec

1 pt

Кои от изброените техники служат за увеличаване степента на паралелизъм по време на изпълнение на програмата?




нито едно от изброените


(1)прогнозиране посоката на преходите


(1)едновременно зареждане за изпълнение на няколко инструкции и динамично планиране


(1)откриване и премахване на зависимости по данни при компилиране, реорганизация на циклите по такъв начин, че всяка итерация в получения код да се състои от инструкции, които са избрани от различни итерации на първоначалния цикъл (loop unrolling)


86.

Multiple Choice

30 sec

1 pt

Коя е правилната дефиниция за термина SIMD?




(1)Single Instruction, Multiple Data


Single Interrupt, Multiple Distribution


 Single Input, Multiple Distributions


 Single Integration, Multiple Dynamics


87.

Multiple Choice

30 sec

1 pt

Image
При Signed – 2’s complement кодиране, какъв е резултатът от операцията 3 – 5?


(1)1110


1001


0001


1000


88.

Multiple Choice

30 sec

1 pt

Image
При Signed – 2’s complement кодиране, какъв е резултатът от операцията 0 – 1?


1001


(1)1111


1000


0001


89.

Multiple Choice

30 sec

1 pt

Image
Коя логическа функция се имплементира чрез следната схема?


NOR


(1)NOT


NAND


90.

Multiple Choice

30 sec

1 pt

Image
При Vin=0, каква стойност ще се появи на изхода Vout?


0


(1)1


не може да се определи


91.

Multiple Choice

30 sec

1 pt

Image
При V1=0 и V2=0, каква стойност ще се появи на изхода Vout?


0


(1)1


не може да се определи


92.

Multiple Choice

30 sec

1 pt

Image
При V1=0 и V2=1, каква стойност ще се появи на изхода Vout?


(1)0


1


не може да се определи


93.

Multiple Choice

30 sec

1 pt

Image
При стойности на входовете A=0 и B=0 и Carry in = 0, колко стойността на изхода sum?


(1)0


1


не може да се определи


94.

Multiple Choice

45 sec

1 pt

Image
За даденото съдържание на инструкционния буфер и разместено изпълнение (out of order), посочете коя/кои от съдържащите се в него инструкции е готова за изпълнение.


(1)Opcode 4


(1)Opcode 3


Opcode 3, 4 и 5


Всички


Opcode 1, 2 и 5


95.

Multiple Choice

30 sec

1 pt

Image
Каква е функцията на битовете ALU от регистъра MiR?


посочват адреса на следващата инструкция


 задържат информация за състояние за процесора


(1)избират функцията на ALU и Shifter


 определят адреса на операндите


96.

Multiple Choice

30 sec

1 pt

Image
Защо шината MaR с бял цвят е еднопосочна?


(1)защото регистъра е само за четене


защото трябва да изберете адрес от паметта


 за да се пести памет


защото ALU е 8 битово


 защото регистъра е инвестиран


97.

Multiple Choice

30 sec

1 pt

Image
Защо шината PC с бял цвят е еднопосочна?


защото регистъра е само за четене


(1)защото трябва да изберете адрес от паметта


за да се пести памет


 защото ALU е 8 битово


 защото регистъра е инвестиран


98.

Multiple Choice

30 sec

1 pt

Image
Защо шина A към ALU е двупосочна?


защото регистърът е инвестиран


 защото ALU е 8 битово


 защото от шина B се предават към шина A


 защото изхода се праща към регистър H


(1)защото е объркана схемата


99.

Multiple Choice

30 sec

1 pt

Image
Коя от показаните схеми илюстрира директен режим на адресация?


(1)А


В


С


100.

Multiple Choice

30 sec

1 pt

Image
Посочете за коя от показаните схеми на адресация илюстрира режим на адресация с регистри?




(1)1


2


3


101.

Multiple Choice

30 sec

1 pt

Image
Посочете за кой от изброените режими на адресация се отнася дадената фигура?


(1)адресация с изместване


индиректна адресация с регистри


вложена адресация


 адресиране на регистри


102.

Multiple Choice

30 sec

1 pt

Image
За компютърна система с дадената архитектура е известно, че зареждането на данните във входните регистри отнема 5 ns, изпълнението на АЛО-то 10 ns и записването на резултата 5 ns. Колко е максимално достижимата производителност, измерена в MIPS?


100


1


(1)50


10


500


103.

Multiple Choice

30 sec

1 pt

Image
За компютърна система с дадената архитектура е известно, че зареждането на данните във входните регистри отнема 10 ns, изпълнението на АЛО-то 20 ns и записването на резултата 20 ns. Колко е максимално достижимата производителност, измерена в MIPS?


100


1


(1)20


10


200


104.

Multiple Choice

30 sec

1 pt

Image
За компютърна система с дадената архитектура е известно, че зареждането на данните във входните регистри отнема 3 ns, изпълнението на АЛО-то 4 ns и записването на резултата 3 ns. Колко е максимално достижимата производителност, измерена в MIPS?


(1)100


1


20


10


200


105.

Multiple Choice

30 sec

1 pt

Image
При зададени стойности на управляващите сигнали A = 0, B = 0 и C = 0, кой от входовете ще се свърже към изхода?


D7


(1)D0


D1


D3


106.

Multiple Choice

30 sec

1 pt

Image
При зададени стойности на управляващите сигнали A = 0, B = 1 и C = 1, какъв резултат ще се появи на изхода при D1 = 1, D2 = 0, D3 = 1, D4 = 1?


0


(1)1


не може да се определи


2


107.

Multiple Choice

30 sec

1 pt

Image
При F0 = 0 и F1 = 0, коя функция се активира?


(1)AB


 B


A+B


Sum


108.

Multiple Choice

30 sec

1 pt

Image
При F0 = 0 и F1 = 1, коя функция се активира?


AB


 B


(1)A+B


Sum


109.

Multiple Choice

30 sec

1 pt

Image
При активирана функция A + B и INVA = 0, A = 0, ENA = 1, B = 0, ENB = 1, каква е стойността на изхода?


2


1


(1)0


не може да се определи


110.

Multiple Choice

30 sec

1 pt

Image
При активирана функция AB и INVA = 0, A = 0, ENA = 1, B = 0, ENB = 1, каква е стойността на изхода?


2


1


(1)0


не може да се определи


111.

Multiple Choice

30 sec

1 pt

Image
При активирана функция AB(F0 = F1 = 0) и INVA = 0, А = 1, ENA = 1, B = 0, ENB = 1, каква е стойността на изхода?


2


1


(1)0


не може да се определи


112.

Multiple Choice

30 sec

1 pt

Image
Какъв тип организация на кеш памет е илюстриран на дадената фигура?


кеш с множествено асоциативна организация


 кеш с асоциативна организация


(1)кеш с директна организация


113.

Multiple Choice

30 sec

1 pt

Image
Какъв тип организация на кеш памет е илюстриран на дадената фигура?


кеш с множествено асоциативна организация


(1) кеш с асоциативна организация


кеш с директна организация


114.

Multiple Choice

30 sec

1 pt

Image
Какъв тип организация на кеш памет е илюстриран на дадената фигура?


(1)кеш с множествено асоциативна организация


 кеш с асоциативна организация


кеш с директна организация


115.

Multiple Choice

30 sec

1 pt

Image
Посочете, какъв блок трябва да има на мястото на жълтия правоъгълник ако представената схема илюстрира вътрешната архитектура на програмируем В/И контролер за прекъсване.


регистър за адресите


 регистър за данните


 регистър на маските


брояч на данните


(1)регистър на заявките


116.

Multiple Choice

45 sec

1 pt

Image
Посочете, какви блокове трябва да има на мястото на жълтите правоъгълници в дадена схема на шинна архитектура за сървърна система.


мрежов адаптер


(1)мост към шина PCI


(1)мост


(1)мост към шина за разширение


 шинен арбитър


117.

Multiple Choice



Image
Каква е посоката на предаване по адресните линии, свързващи модулите памет и вход-изход с адресната шина?


(1)еднопосочно, от адресната шина към модулите


 еднопосочно, от модулите към адресната шина


двупосочно