index 1
DMU 5
input 2
output 2
instance 1
DMU   i1   i2   o1   o2   eff  err
  1   35   27   44   44    91   17
  2   25   30   38   38    78   16
  3   38   17   36   38    96   14
  4   43   36   44   45    79   14
  5   25   24   25   25    79    6
