## Locality
> - 프로그램은 전체 프로그램을 랜덤하게, 일부분씩 실행한다.
> ### 시간적 지역성
> > - 최근에 접근한 item들은 다시 접근될 확률이 높다
> > - ex) loop
> ### 공간적 지역성
> > - 최근에 접근한 code주변의 item들은 다시 접근될 확률이 높다
> > ex) 순차적 명령접근,배열

## 메모리 계층
> # ![image](https://user-images.githubusercontent.com/84065357/171443227-c1a1fa9d-ef4a-4d05-9c9a-c5df6ea3ceea.png)
> - 데이터를 위 계층으로 전달하는 것
> > - Block(aka line): 복사 단위
> > > - 다중의 word(4byte)일 수 있다
> > - 최근에 접근된 데이터가 위 계층에 있다면 Hit
> > > - Hit: 위 계층에 데이터가 있는 경우
> > > - Hit ratio : hit/접근 수
> > - 최근에 접근된 데이터가 위 계층에 없다면 Miss
> > > - Miss : 없기 때문에 낮은 레벨의 Block에서 복사해옴(속도가 낮다(하드디스크<RAM<CPU))
> > > - Miss ratio : miss/접근 수= 1-Hitratio
> > > - 이렇게 한번 복사하면 상위 레벨에서 접근 할 수 있도록 함

## 메모리 기술
> - 속도 : SRAM>DRAM>DISK
> - 이상적인 메모리 : SRAM의 속도를 가지면서 disk의 용량을 가지는 것

## DRAM
> # ![image](https://user-images.githubusercontent.com/84065357/171445736-3f036bf0-fab6-4792-950f-5b0e26821849.png)
> - charge in capacitor : 전자를 저장한다는 구문
> - Capacitor : 작은 배터리(전자를 저장)
> - 데이터를 저장하는 것이다(저장하긴하나 매우 빨리 사라짐)
> > - 하나의 트랜지스터는 charge에 접근하기위해 사용됨
> > - 정기적으로 refresh 되야함
> > > - 즉, 읽어와서 써야함
> > > - DRAM의 Row에서 실행됨.
> - DRAM의 비트들은 하나의 사각 배열로 짜여짐
> > - DRAM은 한 열 모두를 접근함
> > - Burst mode: 원하는 데이터를 word단위로 접근할때, latency를 줄이기위해 연속적인 word에 접근하는것
> > > - 데이터에 접근하려면 계속 주소를 줘야하나, 시작주소만 줘도 연속적으로 접근할 수 있음
> ## DDR DRAM
> > - clock이 rising하고,falling 할때 데이터 전송
> ## QDR DRAM
> > - DDR에서 입력과 출력이 구분됨
## DRAM 성능 요소
> ### Row buffer
> > - 열단위로 여러개의 word 저장 -> 성능 향상
> ### 동기화 DRAM
> > - 주소를 계속 전송하지않고, 연속적인 접근을 허용하는것
> > - bandwidth향상(단위시간당 보내는 데이터 량)
> ### DRAM banking
> > # ![image](https://user-images.githubusercontent.com/84065357/171477893-24bc1e06-f861-4308-a909-a416c21d447f.png)
> > - Bank를 만들어서 여러개를 병렬적으로 형성
> > - bandwidth향상(단위시간당 보내는 데이터 량)
> ## Bandwidth 향상
> > # ![image](https://user-images.githubusercontent.com/84065357/171478078-9b2a99f4-5880-4467-b218-9bf3fb2208eb.png)

## Flash 저장장치
> - 속도가 빠르고, 낮은 전력, 디스크에 비해 비싼 가격
> ## TYPE
> > ## NOR
> > > - bit cell이 NOR gate와 같다
> > > - Random read/write
> > > - 임베디드 시스템에서 사용
> > ## NAND
> > > - 밀집도 높음, 블럭단위 access
> > > - 단가 저렴
> > > - USB등에 사용
> > - Flash bit는 1000번정도의 접근 이후에는 이상해진다.
> > > - RAM,disk에 사용하기에는 부적합
> > > - 따라서 적게 사용된 블록에 remap하는 기법이 있음

## DISK
> - 비휘발성
> - track(동그란 것),sector,cylinder로 구성
> ## DISK 섹터와 접근
> > - 각각의 섹터에는 섹터 ID,Data(512,4096 Byte크기), ECC(결점과 기록에러를 숨기기 위해), 동기화 필드와 갭 포함
> > ### sector에 접근
> > > 1. 다른 접근이 있는지 Queuing
> > > 2. seek,rotational
> > > 3. 데이터 전송, control overhead
> > # ![image](https://user-images.githubusercontent.com/84065357/171479747-463be604-f304-47ae-969a-669739218ce3.png)
> > > - 1/2를 곱하는 이유 -> 돌릴 방향을 정할 수 있음
## 캐시 매모리
> # ![image](https://user-images.githubusercontent.com/84065357/171480494-9cb2f85e-f1a7-4cd8-925c-b9dcd81a309b.png)
> - CPU와 가장 가까운 메모리
> - 캐시에 Xn이 없다면 disk에서 가져오고 캐쉬에 올림
> ## Direct Mapped 캐쉬
> > # ![image](https://user-images.githubusercontent.com/84065357/171480824-150548e2-8409-46c5-983a-b5c3cecff5a9.png)
> > - 캐쉬(데이터)만 가지고는 그 데이터가 존재하는지 아닌지 판별 불가
> > - 주소에의해서 위치가 결정됨.
> > - 끝자리를 통해 실제 접근할 위치만 결정
> ## Tag와 Valid Bit
> > - cache location에 저장된 데이터가 어떤 데이터인지 인지 해야함(TAG)
> > > - Block 주소와 데이터를 저장한다.
> > > - 끝자리(하위비트)는 캐쉬의 location을 결정하는 데 사용
> > > - 상위비트는 실제 메모리의 주소를 알아내는데 사용
> > - 실제 데이터가 있는지 없는지에 대해서도 알아야함
> > > - valid bit 1 -> 존재, 0 -> 없음
> > > - 0으로 초기화
> # ![image](https://user-images.githubusercontent.com/84065357/171481635-dacc0923-9a79-4272-8d71-b9a7a9c97194.png)
> # ![image](https://user-images.githubusercontent.com/84065357/171481807-16f3c3c6-5854-4424-91f5-8ff0ca8cad1d.png)
> # ![image](https://user-images.githubusercontent.com/84065357/171481993-f24368c6-e6db-4614-bbe6-25dd566af466.png)
> # ![image](https://user-images.githubusercontent.com/84065357/171482154-1b2fd05b-17cc-4dc4-93e5-2e3ff7f1b9fb.png)
> # ![image](https://user-images.githubusercontent.com/84065357/171482575-cc839f3e-0b3c-497e-a321-d84936993958.png)
> # ![image](https://user-images.githubusercontent.com/84065357/171482860-c351152e-6f93-4683-9187-9c95f9379927.png)
> ## BLOCK 크기
> > - 큰 블록들은 miss rate를 줄임
> > > - 공간성
> > - 고정된 크기의 캐쉬에서
> > > - 큰 블록 -> 전체 블록의 개수가 작아짐
> > > - 하나의 자리를 놓고 경쟁 -> miss rage 올라감
> > > - 큰 블록 -> 오염(원하지 않는 데이터도 수정이 됨(낭비))

## Cache miss
> - CPU 파이프라인 stall
> - 다음(낮은) 단계의 메모리로부터 block을 가져옴
> - instruction 쪽에서 cache miss
> > - 다시 올바른 명령을 받아옴
> - Data cache miss
> > - 올바른 데이터를 기다리고 있음 -> 데이터를 가져오면 해결

## 메모리에 데이터를 Write 할때
> ## Write through
> - data-write hit(write할 데이터가 이미 cache에 있을 때), 캐쉬에 있는 block만 update하면 됨
> > - 메모리와 캐시의 데이터가 불일치한 상황 
> - Write through : 메모리도 동시에 업데이트 -> 속도 느림
> # ![image](https://user-images.githubusercontent.com/84065357/171484103-d261f5f6-c53d-4c82-9fbd-540db2bc38d9.png)
> ### 해결 : Write buffer
> > - 버퍼를 만들어 놓고 메모리에 write를 기다리는 data를 가지고 있게함
> > - CPU는 store를 끝까지 기다리지 않고 다음 명령 수행 가능
> > > - write buffer가 꽉 차면 stall 발생
> ## Write Back
> - cache에 있는 데이터는 업데이트를 하나, block은 update x
> - 나중에 해당하는 캐쉬 값이 다른 값으로 변할때만 block에 write 
> ## Write Allocation
> > - Write가 miss인 경우 사용
> > - Write Through 방식에서
> > > - 방법1 : 메모리에 있는 데이터를 캐시로 가져오고 쓰기
> > > - 방법2 : 캐시로 안가져오고 바로 쓰기(ex)초기화 )
> > - Write-back 방식에서
> > > - 메모리에 있는 데이터를 캐시로 가져와야함

## 캐시를 서포팅하는 메인 메모리
> - DRAM사용 가정 (width 고정)
> - 고정 크기의 Bus
> > # ![image](https://user-images.githubusercontent.com/84065357/171485805-ba0076d6-802d-4e62-afb3-0733f67fe636.png)
> ## 캐시 성능 평가
> > # ![image](https://user-images.githubusercontent.com/84065357/171485994-0d0086cd-b9c8-43c4-a1f6-badbb47edd66.png)
> > - 구성요소 : 실행 사이클(캐시 hit 포함), 메모리 stall 사이클(보통 캐시 miss에서 옴)
> > - memory stall cycle(성능이 떨어지는 정도)
> > # ![image](https://user-images.githubusercontent.com/84065357/171486455-bac8ecd8-dcb9-4df7-8d32-b736b3be941c.png)
> ## 평균 접근시간
> > - hit time이 성능에 중요함
> > # ![image](https://user-images.githubusercontent.com/84065357/171486641-c2206cf1-788d-4e80-a293-c766a7ba741f.png)

## 성능 요약 
> # ![image](https://user-images.githubusercontent.com/84065357/171486705-dfd8f7d7-f3cb-4a67-8bc5-30d7c3199509.png)
> > - miss penalty : 양
> > - 어떻게 하든 stall은 발생할 수 밖에 없다 -> 캐시 miss를 줄여야함
