// Copyright (C) 2020  Intel Corporation. All rights reserved.
// Your use of Intel Corporation's design tools, logic functions 
// and other software and tools, and any partner logic 
// functions, and any output files from any of the foregoing 
// (including device programming or simulation files), and any 
// associated documentation or information are expressly subject 
// to the terms and conditions of the Intel Program License 
// Subscription Agreement, the Intel Quartus Prime License Agreement,
// the Intel FPGA IP License Agreement, or other applicable license
// agreement, including, without limitation, that your use is for
// the sole purpose of programming logic devices manufactured by
// Intel and sold by Intel or its authorized distributors.  Please
// refer to the applicable agreement for further details, at
// https://fpgasoftware.intel.com/eula.

// VENDOR "Altera"
// PROGRAM "Quartus Prime"
// VERSION "Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition"

// DATE "02/05/2021 16:07:37"

// 
// Device: Altera EP4SGX230KF40C2 Package FBGA1517
// 

// 
// This Verilog file should be used for ModelSim (Verilog) only
// 

`timescale 1 ps/ 1 ps

module TOP_SensingTest (
	OSC,
	CPU_RESET,
	ADA_DATA,
	ADB_DATA,
	ADA_OR,
	ADB_OR,
	AD_SCLK,
	AD_SDIO,
	ADA_OE,
	ADA_SPI_CS,
	ADB_OE,
	ADB_SPI_CS,
	FPGA_CLK_A_N,
	FPGA_CLK_A_P,
	FPGA_CLK_B_N,
	FPGA_CLK_B_P,
	ADA_DCO,
	ADB_DCO,
	DA,
	DB,
	OUT,
	Q,
	SW,
	LED);
input 	OSC;
input 	CPU_RESET;
input 	[13:0] ADA_DATA;
input 	[13:0] ADB_DATA;
input 	ADA_OR;
input 	ADB_OR;
inout 	AD_SCLK;
inout 	AD_SDIO;
output 	ADA_OE;
output 	ADA_SPI_CS;
output 	ADB_OE;
output 	ADB_SPI_CS;
inout 	FPGA_CLK_A_N;
inout 	FPGA_CLK_A_P;
inout 	FPGA_CLK_B_N;
inout 	FPGA_CLK_B_P;
input 	ADA_DCO;
input 	ADB_DCO;
output 	[13:0] DA;
output 	[13:0] DB;
output 	[38:0] OUT;
output 	[3:0] Q;
input 	[3:0] SW;
output 	[7:0] LED;

// Design Ports Information
// CPU_RESET	=>  Location: PIN_V34,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_OE	=>  Location: PIN_P13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_SPI_CS	=>  Location: PIN_H7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_OE	=>  Location: PIN_F5,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_SPI_CS	=>  Location: PIN_G6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[0]	=>  Location: PIN_V9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[1]	=>  Location: PIN_V10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[2]	=>  Location: PIN_T9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[3]	=>  Location: PIN_U10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[4]	=>  Location: PIN_R8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[5]	=>  Location: PIN_R9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[6]	=>  Location: PIN_P8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[7]	=>  Location: PIN_N9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[8]	=>  Location: PIN_L11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[9]	=>  Location: PIN_M11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[10]	=>  Location: PIN_M7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[11]	=>  Location: PIN_M8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[12]	=>  Location: PIN_L10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DA[13]	=>  Location: PIN_M10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[0]	=>  Location: PIN_P6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[1]	=>  Location: PIN_R7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[2]	=>  Location: PIN_R5,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[3]	=>  Location: PIN_R6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[4]	=>  Location: PIN_L5,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[5]	=>  Location: PIN_M6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[6]	=>  Location: PIN_N5,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[7]	=>  Location: PIN_N6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[8]	=>  Location: PIN_F9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[9]	=>  Location: PIN_G9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[10]	=>  Location: PIN_F8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[11]	=>  Location: PIN_G8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[12]	=>  Location: PIN_E7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// DB[13]	=>  Location: PIN_F7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[0]	=>  Location: PIN_F27,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[1]	=>  Location: PIN_AT32,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[2]	=>  Location: PIN_A29,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[3]	=>  Location: PIN_AC26,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[4]	=>  Location: PIN_AC31,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[5]	=>  Location: PIN_AD26,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[6]	=>  Location: PIN_AC32,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[7]	=>  Location: PIN_AB27,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[8]	=>  Location: PIN_AJ32,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[9]	=>  Location: PIN_AB28,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[10]	=>  Location: PIN_AK33,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[11]	=>  Location: PIN_AB30,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[12]	=>  Location: PIN_AH34,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[13]	=>  Location: PIN_AB31,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[14]	=>  Location: PIN_AH35,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[15]	=>  Location: PIN_AD27,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[16]	=>  Location: PIN_AJ34,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[17]	=>  Location: PIN_AE27,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[18]	=>  Location: PIN_AJ35,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[19]	=>  Location: PIN_AD28,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[20]	=>  Location: PIN_AK34,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[21]	=>  Location: PIN_AD29,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[22]	=>  Location: PIN_AK35,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[23]	=>  Location: PIN_AE28,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[24]	=>  Location: PIN_AN30,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[25]	=>  Location: PIN_AE29,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[26]	=>  Location: PIN_AP30,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[27]	=>  Location: PIN_AE26,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[28]	=>  Location: PIN_AM34,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[29]	=>  Location: PIN_AF26,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[30]	=>  Location: PIN_AM35,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[31]	=>  Location: PIN_AG31,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[32]	=>  Location: PIN_AM31,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[33]	=>  Location: PIN_AG32,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[34]	=>  Location: PIN_AN31,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[35]	=>  Location: PIN_AG29,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[36]	=>  Location: PIN_AN33,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[37]	=>  Location: PIN_AH29,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OUT[38]	=>  Location: PIN_AP34,	 I/O Standard: 2.5 V,	 Current Strength: Default
// Q[0]	=>  Location: PIN_AW5,	 I/O Standard: 2.5 V,	 Current Strength: Default
// Q[1]	=>  Location: PIN_AW4,	 I/O Standard: 2.5 V,	 Current Strength: Default
// Q[2]	=>  Location: PIN_AV8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// Q[3]	=>  Location: PIN_AU10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// SW[1]	=>  Location: PIN_K7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// LED[0]	=>  Location: PIN_V28,	 I/O Standard: 2.5 V,	 Current Strength: Default
// LED[1]	=>  Location: PIN_W28,	 I/O Standard: 2.5 V,	 Current Strength: Default
// LED[2]	=>  Location: PIN_R29,	 I/O Standard: 2.5 V,	 Current Strength: Default
// LED[3]	=>  Location: PIN_P29,	 I/O Standard: 2.5 V,	 Current Strength: Default
// LED[4]	=>  Location: PIN_N29,	 I/O Standard: 2.5 V,	 Current Strength: Default
// LED[5]	=>  Location: PIN_M29,	 I/O Standard: 2.5 V,	 Current Strength: Default
// LED[6]	=>  Location: PIN_M30,	 I/O Standard: 2.5 V,	 Current Strength: Default
// LED[7]	=>  Location: PIN_N30,	 I/O Standard: 2.5 V,	 Current Strength: Default
// AD_SCLK	=>  Location: PIN_F6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// AD_SDIO	=>  Location: PIN_G7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// FPGA_CLK_A_N	=>  Location: PIN_J8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// FPGA_CLK_A_P	=>  Location: PIN_K8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// FPGA_CLK_B_N	=>  Location: PIN_W11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// FPGA_CLK_B_P	=>  Location: PIN_W12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// SW[0]	=>  Location: PIN_J7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_OR	=>  Location: PIN_R13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_OR	=>  Location: PIN_G5,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DCO	=>  Location: PIN_W6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[0]	=>  Location: PIN_T12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// SW[2]	=>  Location: PIN_AK6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[1]	=>  Location: PIN_T13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[2]	=>  Location: PIN_R11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[3]	=>  Location: PIN_R12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[4]	=>  Location: PIN_M12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[5]	=>  Location: PIN_N12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[6]	=>  Location: PIN_N10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[7]	=>  Location: PIN_N11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[8]	=>  Location: PIN_J10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[9]	=>  Location: PIN_K10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[10]	=>  Location: PIN_J9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[11]	=>  Location: PIN_K9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[12]	=>  Location: PIN_G10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADA_DATA[13]	=>  Location: PIN_H10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DCO	=>  Location: PIN_W5,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[0]	=>  Location: PIN_E10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// SW[3]	=>  Location: PIN_L7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[1]	=>  Location: PIN_F10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[2]	=>  Location: PIN_C7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[3]	=>  Location: PIN_D7,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[4]	=>  Location: PIN_C8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[5]	=>  Location: PIN_D8,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[6]	=>  Location: PIN_C9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[7]	=>  Location: PIN_D9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[8]	=>  Location: PIN_C10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[9]	=>  Location: PIN_D10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[10]	=>  Location: PIN_C5,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[11]	=>  Location: PIN_D5,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[12]	=>  Location: PIN_C6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// ADB_DATA[13]	=>  Location: PIN_D6,	 I/O Standard: 2.5 V,	 Current Strength: Default
// OSC	=>  Location: PIN_AB6,	 I/O Standard: 2.5 V,	 Current Strength: Default


wire gnd;
wire vcc;
wire unknown;

assign gnd = 1'b0;
assign vcc = 1'b1;
assign unknown = 1'bx;

tri1 devclrn;
tri1 devpor;
tri1 devoe;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~dataout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT1 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT2 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT3 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT4 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT5 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT6 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT7 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT8 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT9 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT10 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT11 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT12 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT13 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT14 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT15 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT16 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT17 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT18 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT19 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT20 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT21 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT22 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT23 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT24 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT25 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT26 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT27 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT28 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT29 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT30 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT31 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT32 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT33 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT34 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT35 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT36 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT37 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT38 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT39 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT40 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT41 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT42 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT43 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT44 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT45 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT46 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT47 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT48 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT49 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT50 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT51 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT52 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT53 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT54 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT55 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT70 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT71 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~dataout ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT1 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT2 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT3 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT4 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT5 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT6 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT7 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT8 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT9 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT10 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT11 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT12 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT13 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT14 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT15 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT16 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT17 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT18 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT19 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT20 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT21 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT22 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT23 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT24 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT25 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT26 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT27 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT28 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT29 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT30 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT31 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT32 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT33 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT34 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT35 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT36 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT37 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT38 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT39 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT40 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT41 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT42 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT43 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT44 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT45 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT46 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT47 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT48 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT49 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT50 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT51 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT52 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT53 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT54 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT55 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT56 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT57 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT58 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT59 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT60 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT61 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT62 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT63 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT64 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT65 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT66 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT67 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT68 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT70 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT71 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT40 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT41 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT42 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT43 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT44 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT45 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT46 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT47 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT48 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT49 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT50 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT51 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT52 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT53 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT54 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT55 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT56 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT57 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT58 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT59 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT60 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT61 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT62 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT63 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT64 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT65 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT66 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT67 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT68 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT69 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT70 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT71 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT40 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT41 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT42 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT43 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT44 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT45 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT46 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT47 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT48 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT49 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT50 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT51 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT52 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT53 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT54 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT55 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT56 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT57 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT58 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT59 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT60 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT61 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT62 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT63 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT64 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT65 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT66 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT67 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT68 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT69 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT70 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT71 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT40 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT41 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT42 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT43 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT44 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT45 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT46 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT47 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT48 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT49 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT50 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT51 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT52 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT53 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT54 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT55 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT56 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT57 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT58 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT59 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT60 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT61 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT62 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT63 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT64 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT65 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT66 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT67 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT68 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT69 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT70 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT71 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT40 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT41 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT42 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT43 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT44 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT45 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT46 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT47 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT48 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT49 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT50 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT51 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT52 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT53 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT54 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT55 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT56 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT57 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT58 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT59 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT60 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT61 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT62 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT63 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT64 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT65 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT66 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT67 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT68 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT69 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT70 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT71 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~dataout ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT1 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT2 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT3 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT4 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT5 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT6 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT7 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT8 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT9 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT10 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT11 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT12 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT13 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT14 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT15 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT16 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT17 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT18 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT19 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT20 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT21 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT22 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT23 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT24 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT25 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT26 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT27 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT28 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT29 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT30 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT31 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT32 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT33 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT34 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT35 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT36 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT37 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT38 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT39 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT40 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT41 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT42 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT43 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT44 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT45 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT46 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT47 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT48 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT49 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT50 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT51 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT52 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT40 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT41 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT42 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT43 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT44 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT45 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT46 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT47 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT48 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT49 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT50 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT51 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT52 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT53 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT54 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT55 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT56 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT57 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT58 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT59 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT60 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT61 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT62 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT63 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT64 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT65 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT66 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT67 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT68 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT69 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT70 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT71 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT40 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT41 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT42 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT43 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT44 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT45 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT46 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT47 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT48 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT49 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT50 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT51 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT52 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT53 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT54 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT55 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT56 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT57 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT58 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT59 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT60 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT61 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT62 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT63 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT64 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT65 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT66 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT67 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT68 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT69 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT70 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT71 ;
wire \CPU_RESET~input_o ;
wire \SW[1]~input_o ;
wire \AD_SCLK~input_o ;
wire \AD_SDIO~input_o ;
wire \FPGA_CLK_A_N~input_o ;
wire \FPGA_CLK_A_P~input_o ;
wire \FPGA_CLK_B_N~input_o ;
wire \FPGA_CLK_B_P~input_o ;
wire \~ALTERA_DATA0~~ibuf_o ;
wire \~ALTERA_DATA0~~padout ;
wire \SW[3]~input_o ;
wire \OSC~input_o ;
wire \PLL_inst|altpll_component|auto_generated|wire_pll1_fbout ;
wire \PLL_inst|altpll_component|auto_generated|wire_pll1_fbout~clkctrl_outclk ;
wire \PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ;
wire \ADA_DCO~input_o ;
wire \ADA_DCO~inputclkctrl_outclk ;
wire \ADA_DATA[0]~input_o ;
wire \ADA_DATA[0]~_wirecell_combout ;
wire \ADB_DCO~input_o ;
wire \ADB_DCO~inputclkctrl_outclk ;
wire \ADB_DATA[2]~input_o ;
wire \ADB_DATA[1]~input_o ;
wire \ADB_DATA[0]~input_o ;
wire \Add2~2 ;
wire \Add2~5_sumout ;
wire \ADC_B[0]~_Duplicate_1_q ;
wire \ADB_DATA[3]~input_o ;
wire \Add2~6 ;
wire \Add2~9_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[0][3]~0_combout ;
wire \Add2~1_sumout ;
wire \ADC_B[1]~_Duplicate_1_q ;
wire \hybrid_control_inst|Mult2|mult_core|romout[0][4]~1_combout ;
wire \ADB_DATA[4]~input_o ;
wire \Add2~10 ;
wire \Add2~13_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~1_sumout ;
wire \ADB_DATA[5]~input_o ;
wire \Add2~14 ;
wire \Add2~17_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[0][5]~2_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~2 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~5_sumout ;
wire \ADB_DATA[6]~input_o ;
wire \Add2~18 ;
wire \Add2~21_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[0][6]~3_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~6 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~9_sumout ;
wire \ADB_DATA[7]~input_o ;
wire \Add2~22 ;
wire \Add2~25_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[1][3]~4_combout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[0][7]~combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~10 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~13_sumout ;
wire \ADB_DATA[8]~input_o ;
wire \Add2~26 ;
wire \Add2~29_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[0][8]~combout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[1][4]~5_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~14 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~1_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[1][5]~6_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~18 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21_sumout ;
wire \ADB_DATA[9]~input_o ;
wire \Add2~30 ;
wire \Add2~33_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~2 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~5_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[1][6]~7_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~22 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25_sumout ;
wire \ADB_DATA[10]~input_o ;
wire \Add2~34 ;
wire \Add2~37_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~6 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~9_sumout ;
wire \ADB_DATA[11]~input_o ;
wire \Add2~38 ;
wire \Add2~41_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[2][3]~9_combout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[1][7]~8_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~26 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~10 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~13_sumout ;
wire \ADB_DATA[12]~input_o ;
wire \Add2~42 ;
wire \Add2~45_sumout ;
wire \ADC_B[12]~feeder_combout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[2][4]~11_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[1][8]~10_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~30 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~14 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~17_sumout ;
wire \ADB_DATA[13]~input_o ;
wire \Add2~46 ;
wire \Add2~49_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[2][5]~12_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~2 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~34 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~18 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~21_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[2][6]~13_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~6 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~22 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~25_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[2][7]~14_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~10 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~26 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~29_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|romout[2][8]~15_combout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~14 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~30 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~33_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~18 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~34 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~37_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~22 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~38 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~41_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~26 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~29_sumout ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~42 ;
wire \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~45_sumout ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~dataout ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT1 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT2 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT3 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT4 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT5 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT6 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT7 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT8 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT9 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT10 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT11 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT12 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT13 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT14 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT15 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT16 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT17 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT18 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT19 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT20 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT21 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT22 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT23 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT24 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT25 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT26 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT27 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT28 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT29 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT30 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT31 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT32 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT33 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT34 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT35 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~dataout ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT1 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT2 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT3 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT4 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT5 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT6 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT7 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT8 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT9 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT10 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT11 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT12 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT13 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT14 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT15 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT16 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT17 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT18 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT19 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT20 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT21 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT22 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT23 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT24 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT25 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT26 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT27 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT28 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT29 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT30 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT31 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT32 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT33 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT34 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT35 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~dataout ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT1 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT2 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT3 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT4 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT5 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT6 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT7 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT8 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT9 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT10 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT11 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT12 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT13 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT14 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT15 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT16 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT17 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT18 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT19 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT20 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT21 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT22 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT23 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT24 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT25 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT26 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT27 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT28 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT29 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT30 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT31 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT32 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT33 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT34 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT35 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~dataout ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT1 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT2 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT3 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT4 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT5 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT6 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT7 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT8 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT9 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT10 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT11 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT12 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT13 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT14 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT15 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT16 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT17 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT18 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT19 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT20 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT21 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT22 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT23 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT24 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT25 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT26 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT27 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT28 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT29 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT30 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT31 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT32 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT33 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT34 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT35 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT64 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT65 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT66 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT67 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT68 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT69 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT70 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT35 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT53 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT54 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT55 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT56 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT57 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT58 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT59 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT60 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT61 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT62 ;
wire \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT63 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT35 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT35 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT35 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT35 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT35 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT35 ;
wire \ADA_DATA[13]~input_o ;
wire \ADA_DATA[12]~input_o ;
wire \ADA_DATA[11]~input_o ;
wire \ADA_DATA[10]~input_o ;
wire \ADA_DATA[9]~input_o ;
wire \ADA_DATA[8]~input_o ;
wire \ADA_DATA[7]~input_o ;
wire \ADA_DATA[6]~input_o ;
wire \ADA_DATA[5]~input_o ;
wire \ADA_DATA[4]~input_o ;
wire \ADA_DATA[3]~input_o ;
wire \ADA_DATA[2]~input_o ;
wire \ADA_DATA[1]~input_o ;
wire \Add0~2 ;
wire \Add0~6 ;
wire \Add0~10 ;
wire \Add0~14 ;
wire \Add0~18 ;
wire \Add0~22 ;
wire \Add0~26 ;
wire \Add0~30 ;
wire \Add0~34 ;
wire \Add0~38 ;
wire \Add0~42 ;
wire \Add0~46 ;
wire \Add0~49_sumout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT35 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT35 ;
wire \Add0~1_sumout ;
wire \Add0~5_sumout ;
wire \Add0~9_sumout ;
wire \Add0~13_sumout ;
wire \Add0~17_sumout ;
wire \Add0~21_sumout ;
wire \Add0~25_sumout ;
wire \Add0~29_sumout ;
wire \Add0~33_sumout ;
wire \Add0~37_sumout ;
wire \Add0~41_sumout ;
wire \Add0~45_sumout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT35 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT35 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT35 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT35 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~dataout ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT1 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT2 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT3 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT4 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT5 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT6 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT7 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT35 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT22 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT21 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT20 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT19 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT18 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT17 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT16 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT15 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT14 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT13 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT12 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT11 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT10 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT9 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT8 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT23 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT24 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT25 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT26 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT27 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT28 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT29 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT30 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT31 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT32 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT33 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT34 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT35 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT35 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT36 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT36 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT37 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT37 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT38 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT38 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT39 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT39 ;
wire \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT35 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~dataout ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT1 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT2 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT3 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT4 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT5 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT6 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT7 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT35 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT22 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT21 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT20 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT19 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT18 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT17 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT16 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT15 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT14 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT13 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT12 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT11 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT10 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT9 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT8 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT23 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT24 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT25 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT26 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT27 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT28 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT29 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT30 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT31 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT32 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT33 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT34 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT35 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT35 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT36 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT36 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT37 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT37 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT38 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT38 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT39 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT39 ;
wire \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT1 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT2 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT3 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT4 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT5 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT6 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT7 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT8 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT9 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT10 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT11 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT12 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT13 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT14 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT15 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT16 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT17 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT18 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT19 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT20 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT21 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT22 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT23 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT24 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT25 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT26 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT27 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT28 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT29 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT30 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT31 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT32 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT33 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT34 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT35 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~dataout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT1 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT2 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT3 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT4 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT5 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT6 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT7 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT8 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT9 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT10 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT11 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT12 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT13 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT14 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT15 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT16 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT17 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT18 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT19 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT20 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT21 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT22 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT23 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT24 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT25 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT26 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT27 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT28 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT29 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT30 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT31 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT32 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT33 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT34 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT35 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~dataout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT1 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT2 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT3 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT4 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT5 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT6 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT7 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT8 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT9 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT10 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT11 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT12 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT13 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT14 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT15 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT16 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT17 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT18 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT19 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT20 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT21 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT22 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT23 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT24 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT25 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT26 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT27 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT28 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT29 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT30 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT31 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT32 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT33 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT34 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT35 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~dataout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT1 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT2 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT3 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT4 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT5 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT6 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT7 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT8 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT9 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT10 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT11 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT12 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT13 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT14 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT15 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT16 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT17 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT18 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT19 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT20 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT21 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT22 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT23 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT24 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT25 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT26 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT27 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT28 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT29 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT30 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT31 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT32 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT33 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT34 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT35 ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT69 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT22 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT35 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT22 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT35 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT22 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT35 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT22 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT35 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT22 ;
wire \hybrid_control_inst|Add3~2 ;
wire \hybrid_control_inst|Add3~6 ;
wire \hybrid_control_inst|Add3~10 ;
wire \hybrid_control_inst|Add3~14 ;
wire \hybrid_control_inst|Add3~18 ;
wire \hybrid_control_inst|Add3~22 ;
wire \hybrid_control_inst|Add3~26 ;
wire \hybrid_control_inst|Add3~30 ;
wire \hybrid_control_inst|Add3~34 ;
wire \hybrid_control_inst|Add3~38 ;
wire \hybrid_control_inst|Add3~42 ;
wire \hybrid_control_inst|Add3~46 ;
wire \hybrid_control_inst|Add3~50 ;
wire \hybrid_control_inst|Add3~53_sumout ;
wire \hybrid_control_inst|Add3~54 ;
wire \hybrid_control_inst|Add3~57_sumout ;
wire \hybrid_control_inst|Add3~58 ;
wire \hybrid_control_inst|Add3~61_sumout ;
wire \hybrid_control_inst|Add3~62 ;
wire \hybrid_control_inst|Add3~65_sumout ;
wire \hybrid_control_inst|Add3~66 ;
wire \hybrid_control_inst|Add3~69_sumout ;
wire \hybrid_control_inst|Add3~70 ;
wire \hybrid_control_inst|Add3~73_sumout ;
wire \hybrid_control_inst|Add3~74 ;
wire \hybrid_control_inst|Add3~77_sumout ;
wire \hybrid_control_inst|Add3~78 ;
wire \hybrid_control_inst|Add3~81_sumout ;
wire \hybrid_control_inst|Add3~82 ;
wire \hybrid_control_inst|Add3~85_sumout ;
wire \hybrid_control_inst|Add3~86 ;
wire \hybrid_control_inst|Add3~89_sumout ;
wire \hybrid_control_inst|Add3~90 ;
wire \hybrid_control_inst|Add3~93_sumout ;
wire \hybrid_control_inst|Add3~94 ;
wire \hybrid_control_inst|Add3~97_sumout ;
wire \hybrid_control_inst|Add3~98 ;
wire \hybrid_control_inst|Add3~101_sumout ;
wire \hybrid_control_inst|Add3~102 ;
wire \hybrid_control_inst|Add3~105_sumout ;
wire \hybrid_control_inst|Add3~106 ;
wire \hybrid_control_inst|Add3~109_sumout ;
wire \hybrid_control_inst|Add3~110 ;
wire \hybrid_control_inst|Add3~113_sumout ;
wire \hybrid_control_inst|Add3~114 ;
wire \hybrid_control_inst|Add3~117_sumout ;
wire \hybrid_control_inst|Add3~118 ;
wire \hybrid_control_inst|Add3~121_sumout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT22 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT35 ;
wire \hybrid_control_inst|Add3~1_sumout ;
wire \hybrid_control_inst|Add3~5_sumout ;
wire \hybrid_control_inst|Add3~9_sumout ;
wire \hybrid_control_inst|Add3~13_sumout ;
wire \hybrid_control_inst|Add3~17_sumout ;
wire \hybrid_control_inst|Add3~21_sumout ;
wire \hybrid_control_inst|Add3~25_sumout ;
wire \hybrid_control_inst|Add3~29_sumout ;
wire \hybrid_control_inst|Add3~33_sumout ;
wire \hybrid_control_inst|Add3~37_sumout ;
wire \hybrid_control_inst|Add3~41_sumout ;
wire \hybrid_control_inst|Add3~45_sumout ;
wire \hybrid_control_inst|Add3~49_sumout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT22 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT35 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT22 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT35 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~dataout ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT1 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT2 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT3 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT4 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT5 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT6 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT7 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT22 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT35 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT22 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT21 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT20 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT19 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT18 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT17 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT16 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT15 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT14 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT13 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT12 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT11 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT10 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT9 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT8 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT23 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT24 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT25 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT26 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT27 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT28 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT29 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT30 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT31 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT32 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT33 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT34 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT35 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT35 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT36 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT36 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT37 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT37 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT38 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT38 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT39 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT39 ;
wire \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~dataout ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT1 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT2 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT3 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT4 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT5 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT6 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT7 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT8 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT9 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT10 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT11 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT12 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT13 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT14 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT15 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT16 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT17 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT18 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT19 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT20 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT21 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT22 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT23 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT24 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT25 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT26 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT27 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT28 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT29 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT30 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT31 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT32 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT33 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT34 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT35 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~dataout ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT1 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT2 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT3 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT4 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT5 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT6 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT7 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT8 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT9 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT10 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT11 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT12 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT13 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT14 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT15 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT16 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT17 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT18 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT19 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT20 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT21 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT22 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT23 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT24 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT25 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT26 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT27 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT28 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT29 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT30 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT31 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT32 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT33 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT34 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT35 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~dataout ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT1 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT2 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT3 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT4 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT5 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT6 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT7 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT8 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT9 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT10 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT11 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT12 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT13 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT14 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT15 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT16 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT17 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT18 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT19 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT20 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT21 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT22 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT23 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT24 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT25 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT26 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT27 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT28 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT29 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT30 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT31 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT32 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT33 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT34 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT35 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~dataout ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT1 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT2 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT3 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT4 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT5 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT6 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT7 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT8 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT9 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT10 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT11 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT12 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT13 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT14 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT15 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT16 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT17 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT18 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT19 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT20 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT21 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT22 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT23 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT24 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT25 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT26 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT27 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT28 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT29 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT30 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT31 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT32 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT33 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT34 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT35 ;
wire \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT69 ;
wire \hybrid_control_inst|o_sigma~0_combout ;
wire \hybrid_control_inst|sigma_prev~0_combout ;
wire \hybrid_control_inst|sigma_prev~q ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_mult2~dataout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT56 ;
wire \hybrid_control_inst|Add0~1_sumout ;
wire \SW[2]~input_o ;
wire \ADA_DATA[1]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT57 ;
wire \hybrid_control_inst|Add0~2 ;
wire \hybrid_control_inst|Add0~5_sumout ;
wire \ADA_DATA[2]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT58 ;
wire \hybrid_control_inst|Add0~6 ;
wire \hybrid_control_inst|Add0~9_sumout ;
wire \ADA_DATA[3]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT59 ;
wire \hybrid_control_inst|Add0~10 ;
wire \hybrid_control_inst|Add0~13_sumout ;
wire \ADA_DATA[4]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT60 ;
wire \hybrid_control_inst|Add0~14 ;
wire \hybrid_control_inst|Add0~17_sumout ;
wire \ADA_DATA[5]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT61 ;
wire \hybrid_control_inst|Add0~18 ;
wire \hybrid_control_inst|Add0~21_sumout ;
wire \ADA_DATA[6]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT62 ;
wire \hybrid_control_inst|Add0~22 ;
wire \hybrid_control_inst|Add0~25_sumout ;
wire \ADA_DATA[7]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT63 ;
wire \hybrid_control_inst|Add0~26 ;
wire \hybrid_control_inst|Add0~29_sumout ;
wire \ADA_DATA[8]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT64 ;
wire \hybrid_control_inst|Add0~30 ;
wire \hybrid_control_inst|Add0~33_sumout ;
wire \ADA_DATA[9]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT65 ;
wire \hybrid_control_inst|Add0~34 ;
wire \hybrid_control_inst|Add0~37_sumout ;
wire \ADA_DATA[10]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT66 ;
wire \hybrid_control_inst|Add0~38 ;
wire \hybrid_control_inst|Add0~41_sumout ;
wire \ADA_DATA[11]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT67 ;
wire \hybrid_control_inst|Add0~42 ;
wire \hybrid_control_inst|Add0~45_sumout ;
wire \ADA_DATA[12]~_wirecell_combout ;
wire \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT68 ;
wire \hybrid_control_inst|Add0~46 ;
wire \hybrid_control_inst|Add0~49_sumout ;
wire \DAA_copy[13]~feeder_combout ;
wire \hybrid_control_inst|Add0~50 ;
wire \hybrid_control_inst|Add0~53_sumout ;
wire \ADB_DATA[0]~_wirecell_combout ;
wire \ADB_DATA[1]~_wirecell_combout ;
wire \ADB_DATA[2]~_wirecell_combout ;
wire \ADB_DATA[3]~_wirecell_combout ;
wire \ADB_DATA[4]~_wirecell_combout ;
wire \ADB_DATA[5]~_wirecell_combout ;
wire \ADB_DATA[6]~_wirecell_combout ;
wire \ADB_DATA[7]~_wirecell_combout ;
wire \ADB_DATA[8]~_wirecell_combout ;
wire \ADB_DATA[9]~_wirecell_combout ;
wire \ADB_DATA[10]~_wirecell_combout ;
wire \ADB_DATA[11]~_wirecell_combout ;
wire \ADB_DATA[12]~_wirecell_combout ;
wire \DAB_copy[13]~feeder_combout ;
wire \dead_time_1_inst|Add0~1_sumout ;
wire \PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ;
wire \dead_time_1_inst|Add0~2 ;
wire \dead_time_1_inst|Add0~5_sumout ;
wire \dead_time_1_inst|Add0~6 ;
wire \dead_time_1_inst|Add0~9_sumout ;
wire \dead_time_1_inst|Add0~10 ;
wire \dead_time_1_inst|Add0~13_sumout ;
wire \dead_time_1_inst|Add0~14 ;
wire \dead_time_1_inst|Add0~17_sumout ;
wire \dead_time_1_inst|Add0~18 ;
wire \dead_time_1_inst|Add0~21_sumout ;
wire \dead_time_1_inst|LessThan0~1_combout ;
wire \dead_time_1_inst|Add0~22 ;
wire \dead_time_1_inst|Add0~25_sumout ;
wire \dead_time_1_inst|Add0~26 ;
wire \dead_time_1_inst|Add0~29_sumout ;
wire \dead_time_1_inst|Add0~30 ;
wire \dead_time_1_inst|Add0~33_sumout ;
wire \dead_time_1_inst|Add0~34 ;
wire \dead_time_1_inst|Add0~37_sumout ;
wire \dead_time_1_inst|LessThan0~0_combout ;
wire \dead_time_1_inst|signal_delay~0_combout ;
wire \dead_time_1_inst|signal_delay~feeder_combout ;
wire \dead_time_1_inst|signal_delay~q ;
wire \SW[0]~input_o ;
wire \Q~0_combout ;
wire \dead_time_2_inst|Add0~1_sumout ;
wire \dead_time_2_inst|Add0~2 ;
wire \dead_time_2_inst|Add0~5_sumout ;
wire \dead_time_2_inst|Add0~6 ;
wire \dead_time_2_inst|Add0~9_sumout ;
wire \dead_time_2_inst|Add0~10 ;
wire \dead_time_2_inst|Add0~13_sumout ;
wire \dead_time_2_inst|LessThan0~1_combout ;
wire \dead_time_2_inst|Add0~14 ;
wire \dead_time_2_inst|Add0~17_sumout ;
wire \dead_time_2_inst|Add0~18 ;
wire \dead_time_2_inst|Add0~21_sumout ;
wire \dead_time_2_inst|Add0~22 ;
wire \dead_time_2_inst|Add0~25_sumout ;
wire \dead_time_2_inst|Add0~26 ;
wire \dead_time_2_inst|Add0~29_sumout ;
wire \dead_time_2_inst|Add0~30 ;
wire \dead_time_2_inst|Add0~33_sumout ;
wire \dead_time_2_inst|Add0~34 ;
wire \dead_time_2_inst|Add0~37_sumout ;
wire \dead_time_2_inst|LessThan0~0_combout ;
wire \dead_time_2_inst|signal_delay~0_combout ;
wire \dead_time_2_inst|signal_delay~q ;
wire \Q~1_combout ;
wire \ADA_OR~input_o ;
wire \LED~0_combout ;
wire \ADB_OR~input_o ;
wire \LED~1_combout ;
wire [13:0] DAA_copy;
wire [64:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella ;
wire [13:0] DAB_copy;
wire [9:0] \PLL_inst|altpll_component|auto_generated|wire_pll1_clk ;
wire [64:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella ;
wire [9:0] \dead_time_1_inst|delay ;
wire [9:0] \dead_time_2_inst|delay ;
wire [64:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella ;
wire [13:0] ADC_B;

wire [71:0] \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus ;
wire [71:0] \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus ;
wire [9:0] \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus ;
wire [71:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus ;
wire [71:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus ;
wire [71:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus ;
wire [71:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus ;
wire [71:0] \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus ;
wire [71:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus ;
wire [71:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus ;
wire [35:0] \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus ;

assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~dataout  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT1  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT2  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT3  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT4  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT5  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT6  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT7  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT8  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT9  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT10  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT11  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT12  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT13  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT14  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT15  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT16  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT17  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT18  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT19  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT20  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT21  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT22  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT23  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT24  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT25  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT26  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT27  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT28  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT29  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT30  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT31  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT32  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT33  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT34  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT35  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [35];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT36  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [36];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT37  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [37];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT38  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [38];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT39  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [39];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT40  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [40];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT41  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [41];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT42  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [42];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT43  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [43];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT44  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [44];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT45  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [45];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT46  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [46];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT47  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [47];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT48  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [48];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT49  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [49];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT50  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [50];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT51  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [51];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT52  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [52];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT53  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [53];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT54  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [54];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT55  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [55];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT56  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [56];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT57  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [57];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT58  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [58];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT59  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [59];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT60  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [60];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT61  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [61];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT62  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [62];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT63  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [63];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT64  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [64];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT65  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [65];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT66  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [66];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT67  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [67];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT68  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [68];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT69  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [69];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT70  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [70];
assign \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT71  = \hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus [71];

assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~dataout  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT1  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT2  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT3  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT4  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT5  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT6  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT7  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT8  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT9  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT10  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT11  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT12  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT13  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT14  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT15  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT16  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT17  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT18  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT19  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT20  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT21  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT22  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT23  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT24  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT25  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT26  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT27  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT28  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT29  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT30  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT31  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT32  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT33  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT34  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT35  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [35];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT36  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [36];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT37  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [37];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT38  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [38];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT39  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [39];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT40  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [40];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT41  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [41];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT42  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [42];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT43  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [43];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT44  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [44];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT45  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [45];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT46  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [46];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT47  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [47];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT48  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [48];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT49  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [49];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT50  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [50];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT51  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [51];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT52  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [52];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT53  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [53];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT54  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [54];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT55  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [55];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT56  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [56];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT57  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [57];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT58  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [58];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT59  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [59];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT60  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [60];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT61  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [61];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT62  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [62];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT63  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [63];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT64  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [64];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT65  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [65];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT66  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [66];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT67  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [67];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT68  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [68];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT69  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [69];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT70  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [70];
assign \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT71  = \hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus [71];

assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~dataout  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT1  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT2  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT3  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT4  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT5  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT6  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT7  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT8  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT9  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT10  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT11  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT12  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT13  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT14  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT15  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT16  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT17  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT18  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT19  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT20  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT21  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT22  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT23  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT24  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT25  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT26  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT27  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT28  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT29  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT30  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT31  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT32  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT33  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT34  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT35  = \hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~dataout  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT1  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT2  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT3  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT4  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT5  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT6  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT7  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT8  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT9  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT10  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT11  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT12  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT13  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT14  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT15  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT16  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT17  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT18  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT19  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT20  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT21  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT22  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT23  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT24  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT25  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT26  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT27  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT28  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT29  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT30  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT31  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT32  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT33  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT34  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT35  = \hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~dataout  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT1  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT2  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT3  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT4  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT5  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT6  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT7  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT8  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT9  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT10  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT11  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT12  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT13  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT14  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT15  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT16  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT17  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT18  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT19  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT20  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT21  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT22  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT23  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT24  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT25  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT26  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT27  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT28  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT29  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT30  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT31  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT32  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT33  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT34  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT35  = \hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~dataout  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT1  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT2  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT3  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT4  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT5  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT6  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT7  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT8  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT9  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT10  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT11  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT12  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT13  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT14  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT15  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT16  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT17  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT18  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT19  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT20  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT21  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT22  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT23  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT24  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT25  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT26  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT27  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT28  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT29  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT30  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT31  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT32  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT33  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT34  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT35  = \hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~dataout  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT1  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT2  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT3  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT4  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT5  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT6  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT7  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT8  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT9  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT10  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT11  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT12  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT13  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT14  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT15  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT16  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT17  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT18  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT19  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT20  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT21  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT22  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT23  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT24  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT25  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT26  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT27  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT28  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT29  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT30  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT31  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT32  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT33  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT34  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT35  = \hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~dataout  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT1  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT2  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT3  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT4  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT5  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT6  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT7  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT8  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT9  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT10  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT11  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT12  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT13  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT14  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT15  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT16  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT17  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT18  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT19  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT20  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT21  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT22  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT23  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT24  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT25  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT26  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT27  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT28  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT29  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT30  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT31  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT32  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT33  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT34  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT35  = \hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~dataout  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT1  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT2  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT3  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT4  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT5  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT6  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT7  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT8  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT9  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT10  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT11  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT12  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT13  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT14  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT15  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT16  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT17  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT18  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT19  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT20  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT21  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT22  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT23  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT24  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT25  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT26  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT27  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT28  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT29  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT30  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT31  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT32  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT33  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT34  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT35  = \hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~dataout  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT1  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT2  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT3  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT4  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT5  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT6  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT7  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT8  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT9  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT10  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT11  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT12  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT13  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT14  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT15  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT16  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT17  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT18  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT19  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT20  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT21  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT22  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT23  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT24  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT25  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT26  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT27  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT28  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT29  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT30  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT31  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT32  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT33  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT34  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT35  = \hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus [35];

assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [0] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [0];
assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [1] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [1];
assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [2] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [2];
assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [3] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [3];
assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [4] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [4];
assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [5] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [5];
assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [6] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [6];
assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [7] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [7];
assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [8] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [8];
assign \PLL_inst|altpll_component|auto_generated|wire_pll1_clk [9] = \PLL_inst|altpll_component|auto_generated|pll1_CLK_bus [9];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [35];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT36  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [36];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT37  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [37];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT38  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [38];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT39  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [39];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT40  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [40];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT41  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [41];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT42  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [42];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT43  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [43];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT44  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [44];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT45  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [45];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT46  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [46];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT47  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [47];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT48  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [48];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT49  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [49];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT50  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [50];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT51  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [51];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT52  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [52];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT53  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [53];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT54  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [54];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT55  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [55];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT56  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [56];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT57  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [57];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT58  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [58];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT59  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [59];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT60  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [60];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT61  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [61];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT62  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [62];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT63  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [63];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT64  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [64];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT65  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [65];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT66  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [66];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT67  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [67];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT68  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [68];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT69  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [69];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT70  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [70];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT71  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus [71];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [35];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT36  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [36];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT37  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [37];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT38  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [38];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT39  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [39];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT40  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [40];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT41  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [41];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT42  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [42];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT43  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [43];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT44  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [44];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT45  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [45];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT46  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [46];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT47  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [47];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT48  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [48];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT49  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [49];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT50  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [50];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT51  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [51];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT52  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [52];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT53  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [53];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT54  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [54];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT55  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [55];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT56  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [56];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT57  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [57];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT58  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [58];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT59  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [59];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT60  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [60];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT61  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [61];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT62  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [62];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT63  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [63];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT64  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [64];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT65  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [65];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT66  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [66];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT67  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [67];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT68  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [68];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT69  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [69];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT70  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [70];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT71  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus [71];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [35];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT36  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [36];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT37  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [37];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT38  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [38];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT39  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [39];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT40  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [40];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT41  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [41];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT42  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [42];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT43  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [43];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT44  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [44];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT45  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [45];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT46  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [46];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT47  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [47];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT48  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [48];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT49  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [49];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT50  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [50];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT51  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [51];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT52  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [52];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT53  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [53];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT54  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [54];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT55  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [55];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT56  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [56];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT57  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [57];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT58  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [58];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT59  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [59];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT60  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [60];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT61  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [61];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT62  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [62];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT63  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [63];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT64  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [64];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT65  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [65];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT66  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [66];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT67  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [67];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT68  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [68];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT69  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [69];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT70  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [70];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT71  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus [71];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [35];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT36  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [36];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT37  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [37];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT38  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [38];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT39  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [39];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT40  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [40];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT41  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [41];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT42  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [42];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT43  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [43];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT44  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [44];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT45  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [45];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT46  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [46];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT47  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [47];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT48  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [48];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT49  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [49];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT50  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [50];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT51  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [51];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT52  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [52];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT53  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [53];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT54  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [54];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT55  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [55];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT56  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [56];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT57  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [57];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT58  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [58];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT59  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [59];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT60  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [60];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT61  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [61];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT62  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [62];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT63  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [63];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT64  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [64];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT65  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [65];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT66  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [66];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT67  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [67];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT68  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [68];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT69  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [69];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT70  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [70];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT71  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus [71];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [35];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [35];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [35];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [35];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [35];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [35];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [35];

assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~dataout  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [0];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT1  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [1];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT2  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [2];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT3  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [3];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT4  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [4];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT5  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [5];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT6  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [6];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT7  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [7];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT8  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [8];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT9  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [9];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT10  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [10];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT11  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [11];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT12  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [12];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT13  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [13];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT14  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [14];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT15  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [15];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT16  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [16];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT17  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [17];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT18  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [18];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT19  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [19];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT20  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [20];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT21  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [21];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT22  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [22];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT23  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [23];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT24  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [24];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT25  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [25];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT26  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [26];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT27  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [27];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT28  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [28];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT29  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [29];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT30  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [30];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT31  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [31];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT32  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [32];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT33  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [33];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT34  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [34];
assign \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT35  = \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [35];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [35];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [35];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [35];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [35];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [35];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [35];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [35];

assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~dataout  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [0];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT1  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [1];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT2  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [2];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT3  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [3];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT4  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [4];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT5  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [5];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT6  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [6];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT7  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [7];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT8  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [8];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT9  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [9];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT10  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [10];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT11  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [11];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT12  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [12];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT13  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [13];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT14  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [14];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT15  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [15];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT16  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [16];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT17  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [17];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT18  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [18];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT19  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [19];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT20  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [20];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT21  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [21];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT22  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [22];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT23  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [23];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT24  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [24];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT25  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [25];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT26  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [26];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT27  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [27];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT28  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [28];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT29  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [29];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT30  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [30];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT31  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [31];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT32  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [32];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT33  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [33];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT34  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [34];
assign \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT35  = \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~dataout  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT1  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT2  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT3  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT4  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT5  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT6  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT7  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT8  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT9  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT10  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT11  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT12  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT13  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT14  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT15  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT16  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT17  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT18  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT19  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT20  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT21  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT22  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT23  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT24  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT25  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT26  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT27  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT28  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT29  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT30  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT31  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT32  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT33  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT34  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT35  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [35];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT36  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [36];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT37  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [37];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT38  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [38];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT39  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [39];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT40  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [40];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT41  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [41];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT42  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [42];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT43  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [43];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT44  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [44];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT45  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [45];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT46  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [46];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT47  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [47];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT48  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [48];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT49  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [49];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT50  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [50];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT51  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [51];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT52  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [52];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT53  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [53];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT54  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [54];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT55  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [55];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT56  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [56];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT57  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [57];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT58  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [58];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT59  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [59];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT60  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [60];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT61  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [61];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT62  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [62];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT63  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [63];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT64  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [64];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT65  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [65];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT66  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [66];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT67  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [67];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT68  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [68];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT69  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [69];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT70  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [70];
assign \hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71  = \hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus [71];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [35];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT36  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [36];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT37  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [37];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT38  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [38];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT39  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [39];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT40  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [40];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT41  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [41];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT42  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [42];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT43  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [43];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT44  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [44];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT45  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [45];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT46  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [46];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT47  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [47];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT48  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [48];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT49  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [49];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT50  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [50];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT51  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [51];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT52  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [52];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT53  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [53];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT54  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [54];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT55  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [55];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT56  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [56];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT57  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [57];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT58  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [58];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT59  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [59];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT60  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [60];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT61  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [61];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT62  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [62];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT63  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [63];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT64  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [64];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT65  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [65];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT66  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [66];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT67  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [67];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT68  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [68];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT69  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [69];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT70  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [70];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT71  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus [71];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [35];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT36  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [36];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT37  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [37];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT38  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [38];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT39  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [39];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT40  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [40];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT41  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [41];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT42  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [42];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT43  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [43];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT44  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [44];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT45  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [45];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT46  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [46];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT47  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [47];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT48  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [48];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT49  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [49];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT50  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [50];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT51  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [51];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT52  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [52];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT53  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [53];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT54  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [54];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT55  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [55];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT56  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [56];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT57  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [57];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT58  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [58];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT59  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [59];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT60  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [60];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT61  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [61];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT62  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [62];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT63  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [63];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT64  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [64];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT65  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [65];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT66  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [66];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT67  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [67];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT68  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [68];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT69  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [69];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT70  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [70];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT71  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus [71];

assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~dataout  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT1  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT2  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT3  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT4  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT5  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT6  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT7  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT8  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT9  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT10  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT11  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT12  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT13  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT14  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT15  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT16  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT17  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT18  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT19  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT20  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT21  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT22  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT23  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT24  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT25  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT26  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT27  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT28  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT29  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT30  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT31  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT32  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT33  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT34  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT35  = \hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~dataout  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT1  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT2  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT3  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT4  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT5  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT6  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT7  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT8  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT9  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT10  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT11  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT12  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT13  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT14  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT15  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT16  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT17  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT18  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT19  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT20  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT21  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT22  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT23  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT24  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT25  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT26  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT27  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT28  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT29  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT30  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT31  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT32  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT33  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT34  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT35  = \hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~dataout  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT1  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT2  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT3  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT4  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT5  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT6  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT7  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT8  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT9  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT10  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT11  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT12  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT13  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT14  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT15  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT16  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT17  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT18  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT19  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT20  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT21  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT22  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT23  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT24  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT25  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT26  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT27  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT28  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT29  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT30  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT31  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT32  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT33  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT34  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT35  = \hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus [35];

assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~dataout  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [0];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT1  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [1];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT2  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [2];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT3  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [3];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT4  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [4];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT5  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [5];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT6  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [6];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT7  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [7];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT8  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [8];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT9  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [9];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT10  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [10];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT11  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [11];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT12  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [12];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT13  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [13];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT14  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [14];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT15  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [15];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT16  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [16];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT17  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [17];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT18  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [18];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT19  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [19];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT20  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [20];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT21  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [21];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT22  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [22];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT23  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [23];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT24  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [24];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT25  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [25];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT26  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [26];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT27  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [27];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT28  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [28];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT29  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [29];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT30  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [30];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT31  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [31];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT32  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [32];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT33  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [33];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT34  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [34];
assign \hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT35  = \hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus [35];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus [35];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus [35];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus [35];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus [35];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus [35];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus [35];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus [35];

assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~dataout  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [0];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT1  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [1];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT2  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [2];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT3  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [3];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT4  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [4];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT5  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [5];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT6  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [6];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT7  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [7];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT8  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [8];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT9  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [9];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT10  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [10];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT11  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [11];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT12  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [12];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT13  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [13];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT14  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [14];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT15  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [15];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT16  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [16];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT17  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [17];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT18  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [18];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT19  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [19];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT20  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [20];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT21  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [21];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT22  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [22];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT23  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [23];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT24  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [24];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT25  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [25];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT26  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [26];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT27  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [27];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT28  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [28];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT29  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [29];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT30  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [30];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT31  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [31];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT32  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [32];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT33  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [33];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT34  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [34];
assign \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT35  = \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus [35];

// Location: IOOBUF_X119_Y73_N82
stratixiv_io_obuf \ADA_OE~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(ADA_OE),
	.obar());
// synopsys translate_off
defparam \ADA_OE~output .bus_hold = "false";
defparam \ADA_OE~output .open_drain_output = "false";
defparam \ADA_OE~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y72_N51
stratixiv_io_obuf \ADA_SPI_CS~output (
	.i(vcc),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(ADA_SPI_CS),
	.obar());
// synopsys translate_off
defparam \ADA_SPI_CS~output .bus_hold = "false";
defparam \ADA_SPI_CS~output .open_drain_output = "false";
defparam \ADA_SPI_CS~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y73_N113
stratixiv_io_obuf \ADB_OE~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(ADB_OE),
	.obar());
// synopsys translate_off
defparam \ADB_OE~output .bus_hold = "false";
defparam \ADB_OE~output .open_drain_output = "false";
defparam \ADB_OE~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y74_N20
stratixiv_io_obuf \ADB_SPI_CS~output (
	.i(vcc),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(ADB_SPI_CS),
	.obar());
// synopsys translate_off
defparam \ADB_SPI_CS~output .bus_hold = "false";
defparam \ADB_SPI_CS~output .open_drain_output = "false";
defparam \ADB_SPI_CS~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y58_N82
stratixiv_io_obuf \DA[0]~output (
	.i(DAA_copy[0]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[0]),
	.obar());
// synopsys translate_off
defparam \DA[0]~output .bus_hold = "false";
defparam \DA[0]~output .open_drain_output = "false";
defparam \DA[0]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y58_N51
stratixiv_io_obuf \DA[1]~output (
	.i(DAA_copy[1]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[1]),
	.obar());
// synopsys translate_off
defparam \DA[1]~output .bus_hold = "false";
defparam \DA[1]~output .open_drain_output = "false";
defparam \DA[1]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y57_N82
stratixiv_io_obuf \DA[2]~output (
	.i(DAA_copy[2]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[2]),
	.obar());
// synopsys translate_off
defparam \DA[2]~output .bus_hold = "false";
defparam \DA[2]~output .open_drain_output = "false";
defparam \DA[2]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y57_N51
stratixiv_io_obuf \DA[3]~output (
	.i(DAA_copy[3]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[3]),
	.obar());
// synopsys translate_off
defparam \DA[3]~output .bus_hold = "false";
defparam \DA[3]~output .open_drain_output = "false";
defparam \DA[3]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y64_N82
stratixiv_io_obuf \DA[4]~output (
	.i(DAA_copy[4]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[4]),
	.obar());
// synopsys translate_off
defparam \DA[4]~output .bus_hold = "false";
defparam \DA[4]~output .open_drain_output = "false";
defparam \DA[4]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y64_N51
stratixiv_io_obuf \DA[5]~output (
	.i(DAA_copy[5]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[5]),
	.obar());
// synopsys translate_off
defparam \DA[5]~output .bus_hold = "false";
defparam \DA[5]~output .open_drain_output = "false";
defparam \DA[5]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y60_N82
stratixiv_io_obuf \DA[6]~output (
	.i(DAA_copy[6]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[6]),
	.obar());
// synopsys translate_off
defparam \DA[6]~output .bus_hold = "false";
defparam \DA[6]~output .open_drain_output = "false";
defparam \DA[6]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y60_N51
stratixiv_io_obuf \DA[7]~output (
	.i(DAA_copy[7]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[7]),
	.obar());
// synopsys translate_off
defparam \DA[7]~output .bus_hold = "false";
defparam \DA[7]~output .open_drain_output = "false";
defparam \DA[7]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y82_N82
stratixiv_io_obuf \DA[8]~output (
	.i(DAA_copy[8]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[8]),
	.obar());
// synopsys translate_off
defparam \DA[8]~output .bus_hold = "false";
defparam \DA[8]~output .open_drain_output = "false";
defparam \DA[8]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y82_N51
stratixiv_io_obuf \DA[9]~output (
	.i(DAA_copy[9]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[9]),
	.obar());
// synopsys translate_off
defparam \DA[9]~output .bus_hold = "false";
defparam \DA[9]~output .open_drain_output = "false";
defparam \DA[9]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y65_N82
stratixiv_io_obuf \DA[10]~output (
	.i(DAA_copy[10]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[10]),
	.obar());
// synopsys translate_off
defparam \DA[10]~output .bus_hold = "false";
defparam \DA[10]~output .open_drain_output = "false";
defparam \DA[10]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y65_N51
stratixiv_io_obuf \DA[11]~output (
	.i(DAA_copy[11]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[11]),
	.obar());
// synopsys translate_off
defparam \DA[11]~output .bus_hold = "false";
defparam \DA[11]~output .open_drain_output = "false";
defparam \DA[11]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y78_N82
stratixiv_io_obuf \DA[12]~output (
	.i(DAA_copy[12]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[12]),
	.obar());
// synopsys translate_off
defparam \DA[12]~output .bus_hold = "false";
defparam \DA[12]~output .open_drain_output = "false";
defparam \DA[12]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y78_N51
stratixiv_io_obuf \DA[13]~output (
	.i(DAA_copy[13]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DA[13]),
	.obar());
// synopsys translate_off
defparam \DA[13]~output .bus_hold = "false";
defparam \DA[13]~output .open_drain_output = "false";
defparam \DA[13]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y60_N113
stratixiv_io_obuf \DB[0]~output (
	.i(DAB_copy[0]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[0]),
	.obar());
// synopsys translate_off
defparam \DB[0]~output .bus_hold = "false";
defparam \DB[0]~output .open_drain_output = "false";
defparam \DB[0]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y60_N20
stratixiv_io_obuf \DB[1]~output (
	.i(DAB_copy[1]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[1]),
	.obar());
// synopsys translate_off
defparam \DB[1]~output .bus_hold = "false";
defparam \DB[1]~output .open_drain_output = "false";
defparam \DB[1]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y58_N113
stratixiv_io_obuf \DB[2]~output (
	.i(DAB_copy[2]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[2]),
	.obar());
// synopsys translate_off
defparam \DB[2]~output .bus_hold = "false";
defparam \DB[2]~output .open_drain_output = "false";
defparam \DB[2]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y58_N20
stratixiv_io_obuf \DB[3]~output (
	.i(DAB_copy[3]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[3]),
	.obar());
// synopsys translate_off
defparam \DB[3]~output .bus_hold = "false";
defparam \DB[3]~output .open_drain_output = "false";
defparam \DB[3]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y64_N113
stratixiv_io_obuf \DB[4]~output (
	.i(DAB_copy[4]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[4]),
	.obar());
// synopsys translate_off
defparam \DB[4]~output .bus_hold = "false";
defparam \DB[4]~output .open_drain_output = "false";
defparam \DB[4]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y64_N20
stratixiv_io_obuf \DB[5]~output (
	.i(DAB_copy[5]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[5]),
	.obar());
// synopsys translate_off
defparam \DB[5]~output .bus_hold = "false";
defparam \DB[5]~output .open_drain_output = "false";
defparam \DB[5]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y62_N113
stratixiv_io_obuf \DB[6]~output (
	.i(DAB_copy[6]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[6]),
	.obar());
// synopsys translate_off
defparam \DB[6]~output .bus_hold = "false";
defparam \DB[6]~output .open_drain_output = "false";
defparam \DB[6]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y62_N20
stratixiv_io_obuf \DB[7]~output (
	.i(DAB_copy[7]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[7]),
	.obar());
// synopsys translate_off
defparam \DB[7]~output .bus_hold = "false";
defparam \DB[7]~output .open_drain_output = "false";
defparam \DB[7]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y75_N113
stratixiv_io_obuf \DB[8]~output (
	.i(DAB_copy[8]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[8]),
	.obar());
// synopsys translate_off
defparam \DB[8]~output .bus_hold = "false";
defparam \DB[8]~output .open_drain_output = "false";
defparam \DB[8]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y75_N20
stratixiv_io_obuf \DB[9]~output (
	.i(DAB_copy[9]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[9]),
	.obar());
// synopsys translate_off
defparam \DB[9]~output .bus_hold = "false";
defparam \DB[9]~output .open_drain_output = "false";
defparam \DB[9]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y70_N95
stratixiv_io_obuf \DB[10]~output (
	.i(DAB_copy[10]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[10]),
	.obar());
// synopsys translate_off
defparam \DB[10]~output .bus_hold = "false";
defparam \DB[10]~output .open_drain_output = "false";
defparam \DB[10]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y70_N2
stratixiv_io_obuf \DB[11]~output (
	.i(DAB_copy[11]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[11]),
	.obar());
// synopsys translate_off
defparam \DB[11]~output .bus_hold = "false";
defparam \DB[11]~output .open_drain_output = "false";
defparam \DB[11]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y72_N113
stratixiv_io_obuf \DB[12]~output (
	.i(DAB_copy[12]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[12]),
	.obar());
// synopsys translate_off
defparam \DB[12]~output .bus_hold = "false";
defparam \DB[12]~output .open_drain_output = "false";
defparam \DB[12]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y72_N20
stratixiv_io_obuf \DB[13]~output (
	.i(DAB_copy[13]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(DB[13]),
	.obar());
// synopsys translate_off
defparam \DB[13]~output .bus_hold = "false";
defparam \DB[13]~output .open_drain_output = "false";
defparam \DB[13]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X15_Y96_N82
stratixiv_io_obuf \OUT[0]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[0]),
	.obar());
// synopsys translate_off
defparam \OUT[0]~output .bus_hold = "false";
defparam \OUT[0]~output .open_drain_output = "false";
defparam \OUT[0]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y11_N20
stratixiv_io_obuf \OUT[1]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[1]),
	.obar());
// synopsys translate_off
defparam \OUT[1]~output .bus_hold = "false";
defparam \OUT[1]~output .open_drain_output = "false";
defparam \OUT[1]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X18_Y96_N113
stratixiv_io_obuf \OUT[2]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[2]),
	.obar());
// synopsys translate_off
defparam \OUT[2]~output .bus_hold = "false";
defparam \OUT[2]~output .open_drain_output = "false";
defparam \OUT[2]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y26_N51
stratixiv_io_obuf \OUT[3]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[3]),
	.obar());
// synopsys translate_off
defparam \OUT[3]~output .bus_hold = "false";
defparam \OUT[3]~output .open_drain_output = "false";
defparam \OUT[3]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y41_N20
stratixiv_io_obuf \OUT[4]~output (
	.i(\hybrid_control_inst|Add0~53_sumout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[4]),
	.obar());
// synopsys translate_off
defparam \OUT[4]~output .bus_hold = "false";
defparam \OUT[4]~output .open_drain_output = "false";
defparam \OUT[4]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y26_N82
stratixiv_io_obuf \OUT[5]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[5]),
	.obar());
// synopsys translate_off
defparam \OUT[5]~output .bus_hold = "false";
defparam \OUT[5]~output .open_drain_output = "false";
defparam \OUT[5]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y41_N113
stratixiv_io_obuf \OUT[6]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[6]),
	.obar());
// synopsys translate_off
defparam \OUT[6]~output .bus_hold = "false";
defparam \OUT[6]~output .open_drain_output = "false";
defparam \OUT[6]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y39_N51
stratixiv_io_obuf \OUT[7]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[7]),
	.obar());
// synopsys translate_off
defparam \OUT[7]~output .bus_hold = "false";
defparam \OUT[7]~output .open_drain_output = "false";
defparam \OUT[7]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y28_N20
stratixiv_io_obuf \OUT[8]~output (
	.i(\hybrid_control_inst|o_sigma~0_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[8]),
	.obar());
// synopsys translate_off
defparam \OUT[8]~output .bus_hold = "false";
defparam \OUT[8]~output .open_drain_output = "false";
defparam \OUT[8]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y39_N82
stratixiv_io_obuf \OUT[9]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[9]),
	.obar());
// synopsys translate_off
defparam \OUT[9]~output .bus_hold = "false";
defparam \OUT[9]~output .open_drain_output = "false";
defparam \OUT[9]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y28_N113
stratixiv_io_obuf \OUT[10]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[10]),
	.obar());
// synopsys translate_off
defparam \OUT[10]~output .bus_hold = "false";
defparam \OUT[10]~output .open_drain_output = "false";
defparam \OUT[10]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y41_N51
stratixiv_io_obuf \OUT[11]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[11]),
	.obar());
// synopsys translate_off
defparam \OUT[11]~output .bus_hold = "false";
defparam \OUT[11]~output .open_drain_output = "false";
defparam \OUT[11]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y38_N20
stratixiv_io_obuf \OUT[12]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[12]),
	.obar());
// synopsys translate_off
defparam \OUT[12]~output .bus_hold = "false";
defparam \OUT[12]~output .open_drain_output = "false";
defparam \OUT[12]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y41_N82
stratixiv_io_obuf \OUT[13]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[13]),
	.obar());
// synopsys translate_off
defparam \OUT[13]~output .bus_hold = "false";
defparam \OUT[13]~output .open_drain_output = "false";
defparam \OUT[13]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y38_N113
stratixiv_io_obuf \OUT[14]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[14]),
	.obar());
// synopsys translate_off
defparam \OUT[14]~output .bus_hold = "false";
defparam \OUT[14]~output .open_drain_output = "false";
defparam \OUT[14]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y25_N51
stratixiv_io_obuf \OUT[15]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[15]),
	.obar());
// synopsys translate_off
defparam \OUT[15]~output .bus_hold = "false";
defparam \OUT[15]~output .open_drain_output = "false";
defparam \OUT[15]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y39_N20
stratixiv_io_obuf \OUT[16]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[16]),
	.obar());
// synopsys translate_off
defparam \OUT[16]~output .bus_hold = "false";
defparam \OUT[16]~output .open_drain_output = "false";
defparam \OUT[16]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y25_N82
stratixiv_io_obuf \OUT[17]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[17]),
	.obar());
// synopsys translate_off
defparam \OUT[17]~output .bus_hold = "false";
defparam \OUT[17]~output .open_drain_output = "false";
defparam \OUT[17]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y39_N113
stratixiv_io_obuf \OUT[18]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[18]),
	.obar());
// synopsys translate_off
defparam \OUT[18]~output .bus_hold = "false";
defparam \OUT[18]~output .open_drain_output = "false";
defparam \OUT[18]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y34_N51
stratixiv_io_obuf \OUT[19]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[19]),
	.obar());
// synopsys translate_off
defparam \OUT[19]~output .bus_hold = "false";
defparam \OUT[19]~output .open_drain_output = "false";
defparam \OUT[19]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y36_N20
stratixiv_io_obuf \OUT[20]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[20]),
	.obar());
// synopsys translate_off
defparam \OUT[20]~output .bus_hold = "false";
defparam \OUT[20]~output .open_drain_output = "false";
defparam \OUT[20]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y34_N82
stratixiv_io_obuf \OUT[21]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[21]),
	.obar());
// synopsys translate_off
defparam \OUT[21]~output .bus_hold = "false";
defparam \OUT[21]~output .open_drain_output = "false";
defparam \OUT[21]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y36_N113
stratixiv_io_obuf \OUT[22]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[22]),
	.obar());
// synopsys translate_off
defparam \OUT[22]~output .bus_hold = "false";
defparam \OUT[22]~output .open_drain_output = "false";
defparam \OUT[22]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y32_N51
stratixiv_io_obuf \OUT[23]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[23]),
	.obar());
// synopsys translate_off
defparam \OUT[23]~output .bus_hold = "false";
defparam \OUT[23]~output .open_drain_output = "false";
defparam \OUT[23]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y17_N20
stratixiv_io_obuf \OUT[24]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[24]),
	.obar());
// synopsys translate_off
defparam \OUT[24]~output .bus_hold = "false";
defparam \OUT[24]~output .open_drain_output = "false";
defparam \OUT[24]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y32_N82
stratixiv_io_obuf \OUT[25]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[25]),
	.obar());
// synopsys translate_off
defparam \OUT[25]~output .bus_hold = "false";
defparam \OUT[25]~output .open_drain_output = "false";
defparam \OUT[25]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y17_N113
stratixiv_io_obuf \OUT[26]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[26]),
	.obar());
// synopsys translate_off
defparam \OUT[26]~output .bus_hold = "false";
defparam \OUT[26]~output .open_drain_output = "false";
defparam \OUT[26]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y17_N51
stratixiv_io_obuf \OUT[27]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[27]),
	.obar());
// synopsys translate_off
defparam \OUT[27]~output .bus_hold = "false";
defparam \OUT[27]~output .open_drain_output = "false";
defparam \OUT[27]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y29_N20
stratixiv_io_obuf \OUT[28]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[28]),
	.obar());
// synopsys translate_off
defparam \OUT[28]~output .bus_hold = "false";
defparam \OUT[28]~output .open_drain_output = "false";
defparam \OUT[28]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y17_N82
stratixiv_io_obuf \OUT[29]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[29]),
	.obar());
// synopsys translate_off
defparam \OUT[29]~output .bus_hold = "false";
defparam \OUT[29]~output .open_drain_output = "false";
defparam \OUT[29]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y29_N113
stratixiv_io_obuf \OUT[30]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[30]),
	.obar());
// synopsys translate_off
defparam \OUT[30]~output .bus_hold = "false";
defparam \OUT[30]~output .open_drain_output = "false";
defparam \OUT[30]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y36_N51
stratixiv_io_obuf \OUT[31]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[31]),
	.obar());
// synopsys translate_off
defparam \OUT[31]~output .bus_hold = "false";
defparam \OUT[31]~output .open_drain_output = "false";
defparam \OUT[31]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y15_N20
stratixiv_io_obuf \OUT[32]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[32]),
	.obar());
// synopsys translate_off
defparam \OUT[32]~output .bus_hold = "false";
defparam \OUT[32]~output .open_drain_output = "false";
defparam \OUT[32]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y36_N82
stratixiv_io_obuf \OUT[33]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[33]),
	.obar());
// synopsys translate_off
defparam \OUT[33]~output .bus_hold = "false";
defparam \OUT[33]~output .open_drain_output = "false";
defparam \OUT[33]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y15_N113
stratixiv_io_obuf \OUT[34]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[34]),
	.obar());
// synopsys translate_off
defparam \OUT[34]~output .bus_hold = "false";
defparam \OUT[34]~output .open_drain_output = "false";
defparam \OUT[34]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y21_N51
stratixiv_io_obuf \OUT[35]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[35]),
	.obar());
// synopsys translate_off
defparam \OUT[35]~output .bus_hold = "false";
defparam \OUT[35]~output .open_drain_output = "false";
defparam \OUT[35]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y25_N20
stratixiv_io_obuf \OUT[36]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[36]),
	.obar());
// synopsys translate_off
defparam \OUT[36]~output .bus_hold = "false";
defparam \OUT[36]~output .open_drain_output = "false";
defparam \OUT[36]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y21_N82
stratixiv_io_obuf \OUT[37]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[37]),
	.obar());
// synopsys translate_off
defparam \OUT[37]~output .bus_hold = "false";
defparam \OUT[37]~output .open_drain_output = "false";
defparam \OUT[37]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y25_N113
stratixiv_io_obuf \OUT[38]~output (
	.i(gnd),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(OUT[38]),
	.obar());
// synopsys translate_off
defparam \OUT[38]~output .bus_hold = "false";
defparam \OUT[38]~output .open_drain_output = "false";
defparam \OUT[38]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y26_N95
stratixiv_io_obuf \Q[0]~output (
	.i(\Q~0_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(Q[0]),
	.obar());
// synopsys translate_off
defparam \Q[0]~output .bus_hold = "false";
defparam \Q[0]~output .open_drain_output = "false";
defparam \Q[0]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y24_N113
stratixiv_io_obuf \Q[1]~output (
	.i(\Q~1_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(Q[1]),
	.obar());
// synopsys translate_off
defparam \Q[1]~output .bus_hold = "false";
defparam \Q[1]~output .open_drain_output = "false";
defparam \Q[1]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y11_N20
stratixiv_io_obuf \Q[2]~output (
	.i(\Q~1_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(Q[2]),
	.obar());
// synopsys translate_off
defparam \Q[2]~output .bus_hold = "false";
defparam \Q[2]~output .open_drain_output = "false";
defparam \Q[2]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y12_N113
stratixiv_io_obuf \Q[3]~output (
	.i(\Q~0_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(Q[3]),
	.obar());
// synopsys translate_off
defparam \Q[3]~output .bus_hold = "false";
defparam \Q[3]~output .open_drain_output = "false";
defparam \Q[3]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y62_N82
stratixiv_io_obuf \LED[0]~output (
	.i(\SW[0]~input_o ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(LED[0]),
	.obar());
// synopsys translate_off
defparam \LED[0]~output .bus_hold = "false";
defparam \LED[0]~output .open_drain_output = "false";
defparam \LED[0]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y62_N51
stratixiv_io_obuf \LED[1]~output (
	.i(\LED~0_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(LED[1]),
	.obar());
// synopsys translate_off
defparam \LED[1]~output .bus_hold = "false";
defparam \LED[1]~output .open_drain_output = "false";
defparam \LED[1]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y70_N51
stratixiv_io_obuf \LED[2]~output (
	.i(\LED~1_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(LED[2]),
	.obar());
// synopsys translate_off
defparam \LED[2]~output .bus_hold = "false";
defparam \LED[2]~output .open_drain_output = "false";
defparam \LED[2]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y70_N82
stratixiv_io_obuf \LED[3]~output (
	.i(vcc),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(LED[3]),
	.obar());
// synopsys translate_off
defparam \LED[3]~output .bus_hold = "false";
defparam \LED[3]~output .open_drain_output = "false";
defparam \LED[3]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y78_N51
stratixiv_io_obuf \LED[4]~output (
	.i(vcc),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(LED[4]),
	.obar());
// synopsys translate_off
defparam \LED[4]~output .bus_hold = "false";
defparam \LED[4]~output .open_drain_output = "false";
defparam \LED[4]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y78_N82
stratixiv_io_obuf \LED[5]~output (
	.i(vcc),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(LED[5]),
	.obar());
// synopsys translate_off
defparam \LED[5]~output .bus_hold = "false";
defparam \LED[5]~output .open_drain_output = "false";
defparam \LED[5]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y79_N82
stratixiv_io_obuf \LED[6]~output (
	.i(vcc),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(LED[6]),
	.obar());
// synopsys translate_off
defparam \LED[6]~output .bus_hold = "false";
defparam \LED[6]~output .open_drain_output = "false";
defparam \LED[6]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X0_Y79_N51
stratixiv_io_obuf \LED[7]~output (
	.i(vcc),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(LED[7]),
	.obar());
// synopsys translate_off
defparam \LED[7]~output .bus_hold = "false";
defparam \LED[7]~output .open_drain_output = "false";
defparam \LED[7]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y74_N113
stratixiv_io_obuf \AD_SCLK~output (
	.i(vcc),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(AD_SCLK),
	.obar());
// synopsys translate_off
defparam \AD_SCLK~output .bus_hold = "false";
defparam \AD_SCLK~output .open_drain_output = "false";
defparam \AD_SCLK~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y72_N82
stratixiv_io_obuf \AD_SDIO~output (
	.i(\SW[3]~input_o ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(AD_SDIO),
	.obar());
// synopsys translate_off
defparam \AD_SDIO~output .bus_hold = "false";
defparam \AD_SDIO~output .open_drain_output = "false";
defparam \AD_SDIO~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y81_N82
stratixiv_io_obuf \FPGA_CLK_A_N~output (
	.i(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(FPGA_CLK_A_N),
	.obar());
// synopsys translate_off
defparam \FPGA_CLK_A_N~output .bus_hold = "false";
defparam \FPGA_CLK_A_N~output .open_drain_output = "false";
defparam \FPGA_CLK_A_N~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y81_N51
stratixiv_io_obuf \FPGA_CLK_A_P~output (
	.i(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(FPGA_CLK_A_P),
	.obar());
// synopsys translate_off
defparam \FPGA_CLK_A_P~output .bus_hold = "false";
defparam \FPGA_CLK_A_P~output .open_drain_output = "false";
defparam \FPGA_CLK_A_P~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y53_N64
stratixiv_io_obuf \FPGA_CLK_B_N~output (
	.i(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(FPGA_CLK_B_N),
	.obar());
// synopsys translate_off
defparam \FPGA_CLK_B_N~output .bus_hold = "false";
defparam \FPGA_CLK_B_N~output .open_drain_output = "false";
defparam \FPGA_CLK_B_N~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X119_Y53_N33
stratixiv_io_obuf \FPGA_CLK_B_P~output (
	.i(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(14'b00000000000000),
	.parallelterminationcontrol(14'b00000000000000),
	.devoe(devoe),
	.o(FPGA_CLK_B_P),
	.obar());
// synopsys translate_off
defparam \FPGA_CLK_B_P~output .bus_hold = "false";
defparam \FPGA_CLK_B_P~output .open_drain_output = "false";
defparam \FPGA_CLK_B_P~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOIBUF_X119_Y67_N63
stratixiv_io_ibuf \SW[3]~input (
	.i(SW[3]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\SW[3]~input_o ));
// synopsys translate_off
defparam \SW[3]~input .bus_hold = "false";
defparam \SW[3]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y52_N1
stratixiv_io_ibuf \OSC~input (
	.i(OSC),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\OSC~input_o ));
// synopsys translate_off
defparam \OSC~input .bus_hold = "false";
defparam \OSC~input .simulate_z_as = "z";
// synopsys translate_on

// Location: PLL_R3
stratixiv_pll \PLL_inst|altpll_component|auto_generated|pll1 (
	.areset(gnd),
	.pfdena(vcc),
	.fbin(\PLL_inst|altpll_component|auto_generated|wire_pll1_fbout~clkctrl_outclk ),
	.phaseupdown(gnd),
	.phasestep(gnd),
	.scandata(gnd),
	.scanclk(gnd),
	.scanclkena(vcc),
	.configupdate(gnd),
	.clkswitch(gnd),
	.inclk({gnd,\OSC~input_o }),
	.phasecounterselect(4'b0000),
	.phasedone(),
	.scandataout(),
	.scandone(),
	.activeclock(),
	.locked(),
	.vcooverrange(),
	.vcounderrange(),
	.fbout(\PLL_inst|altpll_component|auto_generated|wire_pll1_fbout ),
	.clk(\PLL_inst|altpll_component|auto_generated|pll1_CLK_bus ),
	.clkbad());
// synopsys translate_off
defparam \PLL_inst|altpll_component|auto_generated|pll1 .auto_settings = "false";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .bandwidth_type = "medium";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c0_high = 4;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c0_initial = 1;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c0_low = 3;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c0_mode = "odd";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c0_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c1_high = 14;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c1_initial = 1;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c1_low = 14;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c1_mode = "even";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c1_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c1_use_casc_in = "off";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c2_high = 250;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c2_initial = 1;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c2_low = 250;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c2_mode = "even";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c2_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c2_use_casc_in = "on";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c3_high = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c3_initial = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c3_low = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c3_mode = "bypass";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c3_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c3_use_casc_in = "off";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c4_high = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c4_initial = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c4_low = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c4_mode = "bypass";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c4_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c4_use_casc_in = "off";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c5_high = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c5_initial = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c5_low = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c5_mode = "bypass";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c5_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c5_use_casc_in = "off";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c6_high = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c6_initial = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c6_low = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c6_mode = "bypass";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c6_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c6_use_casc_in = "off";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c7_high = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c7_initial = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c7_low = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c7_mode = "bypass";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c7_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c7_use_casc_in = "off";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c8_high = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c8_initial = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c8_low = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c8_mode = "bypass";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c8_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c8_use_casc_in = "off";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c9_high = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c9_initial = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c9_low = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c9_mode = "bypass";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c9_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .c9_use_casc_in = "off";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .charge_pump_current_bits = 1;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk0_counter = "unused";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk0_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk0_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk0_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk0_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk1_counter = "c0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk1_divide_by = 1;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk1_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk1_multiply_by = 2;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk1_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk2_counter = "unused";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk2_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk2_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk2_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk2_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk3_counter = "c2";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk3_divide_by = 1000;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk3_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk3_multiply_by = 1;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk3_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk4_counter = "unused";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk4_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk4_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk4_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk4_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk5_counter = "unused";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk5_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk5_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk5_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk5_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk6_counter = "unused";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk6_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk6_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk6_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk6_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk7_counter = "unused";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk7_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk7_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk7_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk7_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk8_counter = "unused";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk8_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk8_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk8_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk8_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk9_counter = "unused";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk9_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk9_duty_cycle = 50;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk9_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .clk9_phase_shift = "0";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .compensate_clock = "clock1";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .dpa_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .dpa_divider = 1;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .dpa_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .inclk0_input_frequency = 20000;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .inclk1_input_frequency = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .loop_filter_c_bits = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .loop_filter_r_bits = 27;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .m = 14;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .m_initial = 1;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .m_ph = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .n = 1;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .operation_mode = "normal";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .pfd_max = 200000;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .pfd_min = 3076;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .pll_type = "fast";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .self_reset_on_loss_lock = "off";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .simulation_type = "functional";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .switch_over_type = "auto";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .vco_center = 1538;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .vco_divide_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .vco_frequency_control = "auto";
defparam \PLL_inst|altpll_component|auto_generated|pll1 .vco_max = 3332;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .vco_min = 1250;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .vco_multiply_by = 0;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .vco_phase_shift_step = 178;
defparam \PLL_inst|altpll_component|auto_generated|pll1 .vco_post_scale = 2;
// synopsys translate_on

// Location: CLKCTRL_X119_Y48_N24
stratixiv_clkena \PLL_inst|altpll_component|auto_generated|wire_pll1_fbout~clkctrl (
	.inclk(\PLL_inst|altpll_component|auto_generated|wire_pll1_fbout ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.outclk(\PLL_inst|altpll_component|auto_generated|wire_pll1_fbout~clkctrl_outclk ),
	.enaout());
// synopsys translate_off
defparam \PLL_inst|altpll_component|auto_generated|wire_pll1_fbout~clkctrl .clock_type = "global clock";
defparam \PLL_inst|altpll_component|auto_generated|wire_pll1_fbout~clkctrl .ena_register_mode = "none";
// synopsys translate_on

// Location: CLKCTRL_G11
stratixiv_clkena \PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl (
	.inclk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk [1]),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.outclk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.enaout());
// synopsys translate_off
defparam \PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl .clock_type = "global clock";
defparam \PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl .ena_register_mode = "none";
// synopsys translate_on

// Location: IOIBUF_X119_Y53_N1
stratixiv_io_ibuf \ADA_DCO~input (
	.i(ADA_DCO),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DCO~input_o ));
// synopsys translate_off
defparam \ADA_DCO~input .bus_hold = "false";
defparam \ADA_DCO~input .simulate_z_as = "z";
// synopsys translate_on

// Location: CLKCTRL_G9
stratixiv_clkena \ADA_DCO~inputclkctrl (
	.inclk(\ADA_DCO~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.outclk(\ADA_DCO~inputclkctrl_outclk ),
	.enaout());
// synopsys translate_off
defparam \ADA_DCO~inputclkctrl .clock_type = "global clock";
defparam \ADA_DCO~inputclkctrl .ena_register_mode = "none";
// synopsys translate_on

// Location: IOIBUF_X119_Y70_N63
stratixiv_io_ibuf \ADA_DATA[0]~input (
	.i(ADA_DATA[0]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[0]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[0]~input .bus_hold = "false";
defparam \ADA_DATA[0]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X115_Y10_N16
stratixiv_lcell_comb \ADA_DATA[0]~_wirecell (
// Equation(s):
// \ADA_DATA[0]~_wirecell_combout  = !\ADA_DATA[0]~input_o 

	.dataa(gnd),
	.datab(!\ADA_DATA[0]~input_o ),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[0]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[0]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[0]~_wirecell .lut_mask = 64'hCCCCCCCCCCCCCCCC;
defparam \ADA_DATA[0]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y53_N94
stratixiv_io_ibuf \ADB_DCO~input (
	.i(ADB_DCO),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DCO~input_o ));
// synopsys translate_off
defparam \ADB_DCO~input .bus_hold = "false";
defparam \ADB_DCO~input .simulate_z_as = "z";
// synopsys translate_on

// Location: CLKCTRL_G8
stratixiv_clkena \ADB_DCO~inputclkctrl (
	.inclk(\ADB_DCO~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.outclk(\ADB_DCO~inputclkctrl_outclk ),
	.enaout());
// synopsys translate_off
defparam \ADB_DCO~inputclkctrl .clock_type = "global clock";
defparam \ADB_DCO~inputclkctrl .ena_register_mode = "none";
// synopsys translate_on

// Location: IOIBUF_X119_Y79_N94
stratixiv_io_ibuf \ADB_DATA[2]~input (
	.i(ADB_DATA[2]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[2]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[2]~input .bus_hold = "false";
defparam \ADB_DATA[2]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y78_N1
stratixiv_io_ibuf \ADB_DATA[1]~input (
	.i(ADB_DATA[1]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[1]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[1]~input .bus_hold = "false";
defparam \ADB_DATA[1]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y78_N94
stratixiv_io_ibuf \ADB_DATA[0]~input (
	.i(ADB_DATA[0]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[0]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[0]~input .bus_hold = "false";
defparam \ADB_DATA[0]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N0
stratixiv_lcell_comb \Add2~1 (
// Equation(s):
// \Add2~1_sumout  = SUM(( !\ADB_DATA[1]~input_o  ) + ( !\ADB_DATA[0]~input_o  ) + ( !VCC ))
// \Add2~2  = CARRY(( !\ADB_DATA[1]~input_o  ) + ( !\ADB_DATA[0]~input_o  ) + ( !VCC ))

	.dataa(gnd),
	.datab(!\ADB_DATA[1]~input_o ),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[0]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~1_sumout ),
	.cout(\Add2~2 ),
	.shareout());
// synopsys translate_off
defparam \Add2~1 .extended_lut = "off";
defparam \Add2~1 .lut_mask = 64'h000000FF0000CCCC;
defparam \Add2~1 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N2
stratixiv_lcell_comb \Add2~5 (
// Equation(s):
// \Add2~5_sumout  = SUM(( !\ADB_DATA[2]~input_o  ) + ( GND ) + ( \Add2~2  ))
// \Add2~6  = CARRY(( !\ADB_DATA[2]~input_o  ) + ( GND ) + ( \Add2~2  ))

	.dataa(!\ADB_DATA[2]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add2~2 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~5_sumout ),
	.cout(\Add2~6 ),
	.shareout());
// synopsys translate_off
defparam \Add2~5 .extended_lut = "off";
defparam \Add2~5 .lut_mask = 64'h0000FFFF0000AAAA;
defparam \Add2~5 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X96_Y12_N31
dffeas \ADC_B[2] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~5_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[2]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[2] .is_wysiwyg = "true";
defparam \ADC_B[2] .power_up = "low";
// synopsys translate_on

// Location: FF_X96_Y12_N23
dffeas \ADC_B[0]~_Duplicate_1 (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\ADB_DATA[0]~input_o ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\ADC_B[0]~_Duplicate_1_q ),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[0]~_Duplicate_1 .is_wysiwyg = "true";
defparam \ADC_B[0]~_Duplicate_1 .power_up = "low";
// synopsys translate_on

// Location: IOIBUF_X119_Y79_N1
stratixiv_io_ibuf \ADB_DATA[3]~input (
	.i(ADB_DATA[3]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[3]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[3]~input .bus_hold = "false";
defparam \ADB_DATA[3]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N4
stratixiv_lcell_comb \Add2~9 (
// Equation(s):
// \Add2~9_sumout  = SUM(( !\ADB_DATA[3]~input_o  ) + ( GND ) + ( \Add2~6  ))
// \Add2~10  = CARRY(( !\ADB_DATA[3]~input_o  ) + ( GND ) + ( \Add2~6  ))

	.dataa(gnd),
	.datab(!\ADB_DATA[3]~input_o ),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add2~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~9_sumout ),
	.cout(\Add2~10 ),
	.shareout());
// synopsys translate_off
defparam \Add2~9 .extended_lut = "off";
defparam \Add2~9 .lut_mask = 64'h0000FFFF0000CCCC;
defparam \Add2~9 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X96_Y12_N27
dffeas \ADC_B[3] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~9_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[3]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[3] .is_wysiwyg = "true";
defparam \ADC_B[3] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N34
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[0][3]~0 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[0][3]~0_combout  = ( !\ADC_B[0]~_Duplicate_1_q  & ( ADC_B[3] ) ) # ( \ADC_B[0]~_Duplicate_1_q  & ( !ADC_B[3] ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(!\ADC_B[0]~_Duplicate_1_q ),
	.dataf(!ADC_B[3]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[0][3]~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][3]~0 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][3]~0 .lut_mask = 64'h0000FFFFFFFF0000;
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][3]~0 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X96_Y12_N35
dffeas \ADC_B[1]~_Duplicate_1 (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~1_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\ADC_B[1]~_Duplicate_1_q ),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[1]~_Duplicate_1 .is_wysiwyg = "true";
defparam \ADC_B[1]~_Duplicate_1 .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N30
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[0][4]~1 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[0][4]~1_combout  = ( \ADC_B[0]~_Duplicate_1_q  & ( ADC_B[3] & ( \ADC_B[1]~_Duplicate_1_q  ) ) ) # ( !\ADC_B[0]~_Duplicate_1_q  & ( ADC_B[3] & ( \ADC_B[1]~_Duplicate_1_q  ) ) ) # ( \ADC_B[0]~_Duplicate_1_q  & ( 
// !ADC_B[3] & ( !\ADC_B[1]~_Duplicate_1_q  ) ) ) # ( !\ADC_B[0]~_Duplicate_1_q  & ( !ADC_B[3] & ( \ADC_B[1]~_Duplicate_1_q  ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADC_B[1]~_Duplicate_1_q ),
	.datad(gnd),
	.datae(!\ADC_B[0]~_Duplicate_1_q ),
	.dataf(!ADC_B[3]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[0][4]~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][4]~1 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][4]~1 .lut_mask = 64'h0F0FF0F00F0F0F0F;
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][4]~1 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y81_N94
stratixiv_io_ibuf \ADB_DATA[4]~input (
	.i(ADB_DATA[4]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[4]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[4]~input .bus_hold = "false";
defparam \ADB_DATA[4]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N6
stratixiv_lcell_comb \Add2~13 (
// Equation(s):
// \Add2~13_sumout  = SUM(( GND ) + ( !\ADB_DATA[4]~input_o  ) + ( \Add2~10  ))
// \Add2~14  = CARRY(( GND ) + ( !\ADB_DATA[4]~input_o  ) + ( \Add2~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[4]~input_o ),
	.datag(gnd),
	.cin(\Add2~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~13_sumout ),
	.cout(\Add2~14 ),
	.shareout());
// synopsys translate_off
defparam \Add2~13 .extended_lut = "off";
defparam \Add2~13 .lut_mask = 64'h000000FF00000000;
defparam \Add2~13 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X96_Y12_N33
dffeas \ADC_B[4] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~13_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[4]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[4] .is_wysiwyg = "true";
defparam \ADC_B[4] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N0
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~1 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~1_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|romout[0][4]~1_combout  ) + ( ADC_B[4] ) + ( !VCC ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~2  = CARRY(( \hybrid_control_inst|Mult2|mult_core|romout[0][4]~1_combout  ) + ( ADC_B[4] ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|romout[0][4]~1_combout ),
	.datae(gnd),
	.dataf(!ADC_B[4]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~1_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~2 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~1 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~1 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~1 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y81_N1
stratixiv_io_ibuf \ADB_DATA[5]~input (
	.i(ADB_DATA[5]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[5]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[5]~input .bus_hold = "false";
defparam \ADB_DATA[5]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N8
stratixiv_lcell_comb \Add2~17 (
// Equation(s):
// \Add2~17_sumout  = SUM(( GND ) + ( !\ADB_DATA[5]~input_o  ) + ( \Add2~14  ))
// \Add2~18  = CARRY(( GND ) + ( !\ADB_DATA[5]~input_o  ) + ( \Add2~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[5]~input_o ),
	.datag(gnd),
	.cin(\Add2~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~17_sumout ),
	.cout(\Add2~18 ),
	.shareout());
// synopsys translate_off
defparam \Add2~17 .extended_lut = "off";
defparam \Add2~17 .lut_mask = 64'h000000FF00000000;
defparam \Add2~17 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X96_Y12_N25
dffeas \ADC_B[5] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~17_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[5]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[5] .is_wysiwyg = "true";
defparam \ADC_B[5] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N26
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[0][5]~2 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[0][5]~2_combout  = ( \ADC_B[0]~_Duplicate_1_q  & ( !ADC_B[2] $ (((!ADC_B[3]) # (\ADC_B[1]~_Duplicate_1_q ))) ) ) # ( !\ADC_B[0]~_Duplicate_1_q  & ( !ADC_B[2] $ (!\ADC_B[1]~_Duplicate_1_q ) ) )

	.dataa(gnd),
	.datab(!ADC_B[2]),
	.datac(!\ADC_B[1]~_Duplicate_1_q ),
	.datad(!ADC_B[3]),
	.datae(gnd),
	.dataf(!\ADC_B[0]~_Duplicate_1_q ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[0][5]~2_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][5]~2 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][5]~2 .lut_mask = 64'h3C3C3C3C33C333C3;
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][5]~2 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N2
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~5 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~5_sumout  = SUM(( ADC_B[5] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[0][5]~2_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~2  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~6  = CARRY(( ADC_B[5] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[0][5]~2_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~2  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!ADC_B[5]),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|romout[0][5]~2_combout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~2 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~5_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~6 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~5 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~5 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~5 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y82_N94
stratixiv_io_ibuf \ADB_DATA[6]~input (
	.i(ADB_DATA[6]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[6]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[6]~input .bus_hold = "false";
defparam \ADB_DATA[6]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N10
stratixiv_lcell_comb \Add2~21 (
// Equation(s):
// \Add2~21_sumout  = SUM(( !\ADB_DATA[6]~input_o  ) + ( GND ) + ( \Add2~18  ))
// \Add2~22  = CARRY(( !\ADB_DATA[6]~input_o  ) + ( GND ) + ( \Add2~18  ))

	.dataa(!\ADB_DATA[6]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add2~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~21_sumout ),
	.cout(\Add2~22 ),
	.shareout());
// synopsys translate_off
defparam \Add2~21 .extended_lut = "off";
defparam \Add2~21 .lut_mask = 64'h0000FFFF0000AAAA;
defparam \Add2~21 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X96_Y12_N39
dffeas \ADC_B[6] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~21_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[6]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[6] .is_wysiwyg = "true";
defparam \ADC_B[6] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N34
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[0][6]~3 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[0][6]~3_combout  = ( \ADC_B[0]~_Duplicate_1_q  & ( (!ADC_B[2] & (!ADC_B[3] $ (!\ADC_B[1]~_Duplicate_1_q ))) # (ADC_B[2] & ((!\ADC_B[1]~_Duplicate_1_q ) # (ADC_B[3]))) ) ) # ( !\ADC_B[0]~_Duplicate_1_q  & ( 
// !ADC_B[3] $ (((!ADC_B[2]) # (\ADC_B[1]~_Duplicate_1_q ))) ) )

	.dataa(gnd),
	.datab(!ADC_B[2]),
	.datac(!ADC_B[3]),
	.datad(!\ADC_B[1]~_Duplicate_1_q ),
	.datae(gnd),
	.dataf(!\ADC_B[0]~_Duplicate_1_q ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[0][6]~3_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][6]~3 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][6]~3 .lut_mask = 64'h3C0F3C0F3FC33FC3;
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][6]~3 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N4
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~9 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~9_sumout  = SUM(( ADC_B[6] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[0][6]~3_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~6  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~10  = CARRY(( ADC_B[6] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[0][6]~3_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[6]),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|romout[0][6]~3_combout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~9_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~10 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~9 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~9 .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~9 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y82_N1
stratixiv_io_ibuf \ADB_DATA[7]~input (
	.i(ADB_DATA[7]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[7]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[7]~input .bus_hold = "false";
defparam \ADB_DATA[7]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N12
stratixiv_lcell_comb \Add2~25 (
// Equation(s):
// \Add2~25_sumout  = SUM(( !\ADB_DATA[7]~input_o  ) + ( GND ) + ( \Add2~22  ))
// \Add2~26  = CARRY(( !\ADB_DATA[7]~input_o  ) + ( GND ) + ( \Add2~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADB_DATA[7]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add2~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~25_sumout ),
	.cout(\Add2~26 ),
	.shareout());
// synopsys translate_off
defparam \Add2~25 .extended_lut = "off";
defparam \Add2~25 .lut_mask = 64'h0000FFFF0000F0F0;
defparam \Add2~25 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X96_Y12_N21
dffeas \ADC_B[7] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~25_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[7]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[7] .is_wysiwyg = "true";
defparam \ADC_B[7] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N20
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[1][3]~4 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[1][3]~4_combout  = ( ADC_B[4] & ( !ADC_B[7] ) ) # ( !ADC_B[4] & ( ADC_B[7] ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!ADC_B[7]),
	.datae(gnd),
	.dataf(!ADC_B[4]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[1][3]~4_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][3]~4 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][3]~4 .lut_mask = 64'h00FF00FFFF00FF00;
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][3]~4 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N30
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[0][7] (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[0][7]~combout  = ( \ADC_B[0]~_Duplicate_1_q  & ( (!\ADC_B[1]~_Duplicate_1_q  & (ADC_B[3] & !ADC_B[2])) # (\ADC_B[1]~_Duplicate_1_q  & (!ADC_B[3] & ADC_B[2])) ) ) # ( !\ADC_B[0]~_Duplicate_1_q  & ( (!ADC_B[3] & 
// (\ADC_B[1]~_Duplicate_1_q  & ADC_B[2])) # (ADC_B[3] & ((!ADC_B[2]))) ) )

	.dataa(gnd),
	.datab(!\ADC_B[1]~_Duplicate_1_q ),
	.datac(!ADC_B[3]),
	.datad(!ADC_B[2]),
	.datae(gnd),
	.dataf(!\ADC_B[0]~_Duplicate_1_q ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[0][7]~combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][7] .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][7] .lut_mask = 64'h0F300F300C300C30;
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][7] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N6
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~13 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~13_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|romout[1][3]~4_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|romout[0][7]~combout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~10  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~14  = CARRY(( \hybrid_control_inst|Mult2|mult_core|romout[1][3]~4_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|romout[0][7]~combout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|romout[1][3]~4_combout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|romout[0][7]~combout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~13_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~14 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~13 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~13 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~13 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y85_N94
stratixiv_io_ibuf \ADB_DATA[8]~input (
	.i(ADB_DATA[8]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[8]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[8]~input .bus_hold = "false";
defparam \ADB_DATA[8]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N14
stratixiv_lcell_comb \Add2~29 (
// Equation(s):
// \Add2~29_sumout  = SUM(( GND ) + ( !\ADB_DATA[8]~input_o  ) + ( \Add2~26  ))
// \Add2~30  = CARRY(( GND ) + ( !\ADB_DATA[8]~input_o  ) + ( \Add2~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[8]~input_o ),
	.datag(gnd),
	.cin(\Add2~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~29_sumout ),
	.cout(\Add2~30 ),
	.shareout());
// synopsys translate_off
defparam \Add2~29 .extended_lut = "off";
defparam \Add2~29 .lut_mask = 64'h000000FF00000000;
defparam \Add2~29 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X99_Y12_N11
dffeas \ADC_B[8] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~29_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[8]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[8] .is_wysiwyg = "true";
defparam \ADC_B[8] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N22
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[0][8] (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[0][8]~combout  = ( ADC_B[2] & ( ADC_B[3] ) ) # ( !ADC_B[2] & ( (ADC_B[3] & (\ADC_B[1]~_Duplicate_1_q  & \ADC_B[0]~_Duplicate_1_q )) ) )

	.dataa(gnd),
	.datab(!ADC_B[3]),
	.datac(!\ADC_B[1]~_Duplicate_1_q ),
	.datad(!\ADC_B[0]~_Duplicate_1_q ),
	.datae(gnd),
	.dataf(!ADC_B[2]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[0][8]~combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][8] .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][8] .lut_mask = 64'h0003000333333333;
defparam \hybrid_control_inst|Mult2|mult_core|romout[0][8] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N36
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[1][4]~5 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[1][4]~5_combout  = ( ADC_B[4] & ( !ADC_B[5] $ (ADC_B[7]) ) ) # ( !ADC_B[4] & ( ADC_B[5] ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[5]),
	.datad(!ADC_B[7]),
	.datae(gnd),
	.dataf(!ADC_B[4]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[1][4]~5_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][4]~5 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][4]~5 .lut_mask = 64'h0F0F0F0FF00FF00F;
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][4]~5 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N8
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|romout[0][8]~combout  ) + ( \hybrid_control_inst|Mult2|mult_core|romout[1][4]~5_combout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~14  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~18  = CARRY(( \hybrid_control_inst|Mult2|mult_core|romout[0][8]~combout  ) + ( \hybrid_control_inst|Mult2|mult_core|romout[1][4]~5_combout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|romout[0][8]~combout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|romout[1][4]~5_combout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~18 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N0
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~1 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~1_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17_sumout  ) + ( ADC_B[8] ) + ( !VCC ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~2  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17_sumout  ) + ( ADC_B[8] ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[8]),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~17_sumout ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~1_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~2 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~1 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~1 .lut_mask = 64'h0000F0F0000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~1 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N24
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[1][5]~6 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[1][5]~6_combout  = ( ADC_B[4] & ( !ADC_B[6] $ (((!ADC_B[7]) # (ADC_B[5]))) ) ) # ( !ADC_B[4] & ( !ADC_B[6] $ (!ADC_B[5]) ) )

	.dataa(!ADC_B[6]),
	.datab(gnd),
	.datac(!ADC_B[7]),
	.datad(!ADC_B[5]),
	.datae(gnd),
	.dataf(!ADC_B[4]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[1][5]~6_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][5]~6 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][5]~6 .lut_mask = 64'h55AA55AA5A555A55;
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][5]~6 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N10
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21_sumout  = SUM(( GND ) + ( \hybrid_control_inst|Mult2|mult_core|romout[1][5]~6_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~18  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~22  = CARRY(( GND ) + ( \hybrid_control_inst|Mult2|mult_core|romout[1][5]~6_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~18  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|romout[1][5]~6_combout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~22 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21 .lut_mask = 64'h0000FF0000000000;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y85_N1
stratixiv_io_ibuf \ADB_DATA[9]~input (
	.i(ADB_DATA[9]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[9]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[9]~input .bus_hold = "false";
defparam \ADB_DATA[9]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N16
stratixiv_lcell_comb \Add2~33 (
// Equation(s):
// \Add2~33_sumout  = SUM(( !\ADB_DATA[9]~input_o  ) + ( GND ) + ( \Add2~30  ))
// \Add2~34  = CARRY(( !\ADB_DATA[9]~input_o  ) + ( GND ) + ( \Add2~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADB_DATA[9]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add2~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~33_sumout ),
	.cout(\Add2~34 ),
	.shareout());
// synopsys translate_off
defparam \Add2~33 .extended_lut = "off";
defparam \Add2~33 .lut_mask = 64'h0000FFFF0000F0F0;
defparam \Add2~33 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X99_Y12_N5
dffeas \ADC_B[9] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~33_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[9]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[9] .is_wysiwyg = "true";
defparam \ADC_B[9] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N2
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~5 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~5_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21_sumout  ) + ( ADC_B[9] ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~2  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~6  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21_sumout  ) + ( ADC_B[9] ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~2  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~21_sumout ),
	.datae(gnd),
	.dataf(!ADC_B[9]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~2 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~5_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~6 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~5 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~5 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~5 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N28
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[1][6]~7 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[1][6]~7_combout  = ( ADC_B[4] & ( (!ADC_B[7] & (!ADC_B[6] $ (!ADC_B[5]))) # (ADC_B[7] & ((!ADC_B[5]) # (ADC_B[6]))) ) ) # ( !ADC_B[4] & ( !ADC_B[7] $ (((!ADC_B[6]) # (ADC_B[5]))) ) )

	.dataa(!ADC_B[7]),
	.datab(gnd),
	.datac(!ADC_B[6]),
	.datad(!ADC_B[5]),
	.datae(gnd),
	.dataf(!ADC_B[4]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[1][6]~7_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][6]~7 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][6]~7 .lut_mask = 64'h5A555A555FA55FA5;
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][6]~7 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N12
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25_sumout  = SUM(( GND ) + ( \hybrid_control_inst|Mult2|mult_core|romout[1][6]~7_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~22  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~26  = CARRY(( GND ) + ( \hybrid_control_inst|Mult2|mult_core|romout[1][6]~7_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|romout[1][6]~7_combout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~26 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25 .lut_mask = 64'h0000FF0000000000;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y84_N94
stratixiv_io_ibuf \ADB_DATA[10]~input (
	.i(ADB_DATA[10]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[10]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[10]~input .bus_hold = "false";
defparam \ADB_DATA[10]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N18
stratixiv_lcell_comb \Add2~37 (
// Equation(s):
// \Add2~37_sumout  = SUM(( GND ) + ( !\ADB_DATA[10]~input_o  ) + ( \Add2~34  ))
// \Add2~38  = CARRY(( GND ) + ( !\ADB_DATA[10]~input_o  ) + ( \Add2~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[10]~input_o ),
	.datag(gnd),
	.cin(\Add2~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~37_sumout ),
	.cout(\Add2~38 ),
	.shareout());
// synopsys translate_off
defparam \Add2~37 .extended_lut = "off";
defparam \Add2~37 .lut_mask = 64'h000000FF00000000;
defparam \Add2~37 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X99_Y12_N1
dffeas \ADC_B[10] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~37_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[10]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[10] .is_wysiwyg = "true";
defparam \ADC_B[10] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N4
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~9 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~9_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25_sumout  ) + ( ADC_B[10] ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~6  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~10  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25_sumout  ) + ( ADC_B[10] ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~25_sumout ),
	.datae(gnd),
	.dataf(!ADC_B[10]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~9_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~10 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~9 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~9 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~9 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y84_N1
stratixiv_io_ibuf \ADB_DATA[11]~input (
	.i(ADB_DATA[11]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[11]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[11]~input .bus_hold = "false";
defparam \ADB_DATA[11]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N20
stratixiv_lcell_comb \Add2~41 (
// Equation(s):
// \Add2~41_sumout  = SUM(( !\ADB_DATA[11]~input_o  ) + ( GND ) + ( \Add2~38  ))
// \Add2~42  = CARRY(( !\ADB_DATA[11]~input_o  ) + ( GND ) + ( \Add2~38  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADB_DATA[11]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add2~38 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~41_sumout ),
	.cout(\Add2~42 ),
	.shareout());
// synopsys translate_off
defparam \Add2~41 .extended_lut = "off";
defparam \Add2~41 .lut_mask = 64'h0000FFFF0000F0F0;
defparam \Add2~41 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X99_Y12_N37
dffeas \ADC_B[11] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~41_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[11]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[11] .is_wysiwyg = "true";
defparam \ADC_B[11] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N26
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[2][3]~9 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[2][3]~9_combout  = ( !ADC_B[8] & ( ADC_B[11] ) ) # ( ADC_B[8] & ( !ADC_B[11] ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(!ADC_B[8]),
	.dataf(!ADC_B[11]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[2][3]~9_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][3]~9 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][3]~9 .lut_mask = 64'h0000FFFFFFFF0000;
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][3]~9 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N38
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[1][7]~8 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[1][7]~8_combout  = ( ADC_B[5] & ( (!ADC_B[7] & ((ADC_B[6]))) # (ADC_B[7] & (!ADC_B[4] & !ADC_B[6])) ) ) # ( !ADC_B[5] & ( (ADC_B[7] & !ADC_B[6]) ) )

	.dataa(!ADC_B[4]),
	.datab(gnd),
	.datac(!ADC_B[7]),
	.datad(!ADC_B[6]),
	.datae(gnd),
	.dataf(!ADC_B[5]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[1][7]~8_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][7]~8 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][7]~8 .lut_mask = 64'h0F000F000AF00AF0;
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][7]~8 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N14
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|romout[1][7]~8_combout  ) + ( GND ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~26  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~30  = CARRY(( \hybrid_control_inst|Mult2|mult_core|romout[1][7]~8_combout  ) + ( GND ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|romout[1][7]~8_combout ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~30 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29 .lut_mask = 64'h0000FFFF000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N6
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~13 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~13_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|romout[2][3]~9_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29_sumout  
// ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~10  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~14  = CARRY(( \hybrid_control_inst|Mult2|mult_core|romout[2][3]~9_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|romout[2][3]~9_combout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~29_sumout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~13_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~14 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~13 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~13 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~13 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y87_N94
stratixiv_io_ibuf \ADB_DATA[12]~input (
	.i(ADB_DATA[12]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[12]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[12]~input .bus_hold = "false";
defparam \ADB_DATA[12]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N22
stratixiv_lcell_comb \Add2~45 (
// Equation(s):
// \Add2~45_sumout  = SUM(( !\ADB_DATA[12]~input_o  ) + ( GND ) + ( \Add2~42  ))
// \Add2~46  = CARRY(( !\ADB_DATA[12]~input_o  ) + ( GND ) + ( \Add2~42  ))

	.dataa(!\ADB_DATA[12]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add2~42 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~45_sumout ),
	.cout(\Add2~46 ),
	.shareout());
// synopsys translate_off
defparam \Add2~45 .extended_lut = "off";
defparam \Add2~45 .lut_mask = 64'h0000FFFF0000AAAA;
defparam \Add2~45 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N2
stratixiv_lcell_comb \ADC_B[12]~feeder (
// Equation(s):
// \ADC_B[12]~feeder_combout  = ( \Add2~45_sumout  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\Add2~45_sumout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADC_B[12]~feeder_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADC_B[12]~feeder .extended_lut = "off";
defparam \ADC_B[12]~feeder .lut_mask = 64'h00000000FFFFFFFF;
defparam \ADC_B[12]~feeder .shared_arith = "off";
// synopsys translate_on

// Location: FF_X99_Y12_N3
dffeas \ADC_B[12] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADC_B[12]~feeder_combout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(gnd),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[12]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[12] .is_wysiwyg = "true";
defparam \ADC_B[12] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N38
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[2][4]~11 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[2][4]~11_combout  = ( ADC_B[11] & ( ADC_B[8] & ( ADC_B[9] ) ) ) # ( !ADC_B[11] & ( ADC_B[8] & ( !ADC_B[9] ) ) ) # ( ADC_B[11] & ( !ADC_B[8] & ( ADC_B[9] ) ) ) # ( !ADC_B[11] & ( !ADC_B[8] & ( ADC_B[9] ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!ADC_B[9]),
	.datae(!ADC_B[11]),
	.dataf(!ADC_B[8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[2][4]~11_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][4]~11 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][4]~11 .lut_mask = 64'h00FF00FFFF0000FF;
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][4]~11 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N20
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1_sumout  = SUM(( ADC_B[12] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[2][4]~11_combout  ) + ( !VCC ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~2  = CARRY(( ADC_B[12] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[2][4]~11_combout  ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!ADC_B[12]),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|romout[2][4]~11_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~2 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N32
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[1][8]~10 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[1][8]~10_combout  = ( ADC_B[6] & ( ADC_B[7] ) ) # ( !ADC_B[6] & ( (ADC_B[7] & (ADC_B[5] & ADC_B[4])) ) )

	.dataa(!ADC_B[7]),
	.datab(gnd),
	.datac(!ADC_B[5]),
	.datad(!ADC_B[4]),
	.datae(gnd),
	.dataf(!ADC_B[6]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[1][8]~10_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][8]~10 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][8]~10 .lut_mask = 64'h0005000555555555;
defparam \hybrid_control_inst|Mult2|mult_core|romout[1][8]~10 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N16
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|romout[1][8]~10_combout  ) + ( GND ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~30  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~34  = CARRY(( \hybrid_control_inst|Mult2|mult_core|romout[1][8]~10_combout  ) + ( GND ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|romout[1][8]~10_combout ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~34 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33 .lut_mask = 64'h0000FFFF000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N8
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~17 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~17_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~14  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~18  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~1_sumout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~33_sumout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~17_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~18 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~17 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~17 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~17 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y87_N1
stratixiv_io_ibuf \ADB_DATA[13]~input (
	.i(ADB_DATA[13]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_DATA[13]~input_o ));
// synopsys translate_off
defparam \ADB_DATA[13]~input .bus_hold = "false";
defparam \ADB_DATA[13]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X100_Y12_N24
stratixiv_lcell_comb \Add2~49 (
// Equation(s):
// \Add2~49_sumout  = SUM(( GND ) + ( !\ADB_DATA[13]~input_o  ) + ( \Add2~46  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[13]~input_o ),
	.datag(gnd),
	.cin(\Add2~46 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add2~49_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \Add2~49 .extended_lut = "off";
defparam \Add2~49 .lut_mask = 64'h000000FF00000000;
defparam \Add2~49 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X99_Y12_N17
dffeas \ADC_B[13] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(gnd),
	.asdata(\Add2~49_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(ADC_B[13]),
	.prn(vcc));
// synopsys translate_off
defparam \ADC_B[13] .is_wysiwyg = "true";
defparam \ADC_B[13] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N14
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[2][5]~12 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[2][5]~12_combout  = ( ADC_B[8] & ( !ADC_B[10] $ (((!ADC_B[11]) # (ADC_B[9]))) ) ) # ( !ADC_B[8] & ( !ADC_B[10] $ (!ADC_B[9]) ) )

	.dataa(!ADC_B[10]),
	.datab(gnd),
	.datac(!ADC_B[11]),
	.datad(!ADC_B[9]),
	.datae(gnd),
	.dataf(!ADC_B[8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[2][5]~12_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][5]~12 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][5]~12 .lut_mask = 64'h55AA55AA5A555A55;
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][5]~12 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N22
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5_sumout  = SUM(( ADC_B[13] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[2][5]~12_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~2  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~6  = CARRY(( ADC_B[13] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[2][5]~12_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~2  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[13]),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|romout[2][5]~12_combout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~2 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~6 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5 .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X96_Y12_N18
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  = SUM(( GND ) + ( GND ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37 .lut_mask = 64'h0000FFFF00000000;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N10
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~21 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~21_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~18  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~22  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~18  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~5_sumout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~21_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~22 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~21 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~21 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~21 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N6
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[2][6]~13 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[2][6]~13_combout  = ( ADC_B[10] & ( ADC_B[8] & ( (!ADC_B[9]) # (ADC_B[11]) ) ) ) # ( !ADC_B[10] & ( ADC_B[8] & ( !ADC_B[11] $ (!ADC_B[9]) ) ) ) # ( ADC_B[10] & ( !ADC_B[8] & ( !ADC_B[11] $ (ADC_B[9]) ) ) ) # ( 
// !ADC_B[10] & ( !ADC_B[8] & ( ADC_B[11] ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[11]),
	.datad(!ADC_B[9]),
	.datae(!ADC_B[10]),
	.dataf(!ADC_B[8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[2][6]~13_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][6]~13 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][6]~13 .lut_mask = 64'h0F0FF00F0FF0FF0F;
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][6]~13 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N24
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9_sumout  = SUM(( ADC_B[13] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[2][6]~13_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~6  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~10  = CARRY(( ADC_B[13] ) + ( \hybrid_control_inst|Mult2|mult_core|romout[2][6]~13_combout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[13]),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|romout[2][6]~13_combout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~10 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9 .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N12
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~25 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~25_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~22  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~26  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~9_sumout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~25_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~26 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~25 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~25 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~25 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N12
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[2][7]~14 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[2][7]~14_combout  = ( ADC_B[8] & ( (!ADC_B[11] & (ADC_B[10] & ADC_B[9])) # (ADC_B[11] & (!ADC_B[10] & !ADC_B[9])) ) ) # ( !ADC_B[8] & ( (!ADC_B[11] & (ADC_B[10] & ADC_B[9])) # (ADC_B[11] & (!ADC_B[10])) ) )

	.dataa(gnd),
	.datab(!ADC_B[11]),
	.datac(!ADC_B[10]),
	.datad(!ADC_B[9]),
	.datae(gnd),
	.dataf(!ADC_B[8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[2][7]~14_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][7]~14 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][7]~14 .lut_mask = 64'h303C303C300C300C;
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][7]~14 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N26
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|romout[2][7]~14_combout  ) + ( !ADC_B[13] $ (!ADC_B[12]) ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~10  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~14  = CARRY(( \hybrid_control_inst|Mult2|mult_core|romout[2][7]~14_combout  ) + ( !ADC_B[13] $ (!ADC_B[12]) ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[13]),
	.datad(!\hybrid_control_inst|Mult2|mult_core|romout[2][7]~14_combout ),
	.datae(gnd),
	.dataf(!ADC_B[12]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~14 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13 .lut_mask = 64'h0000F00F000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N14
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~29 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~29_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~26  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~30  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~13_sumout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~29_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~30 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~29 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~29 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~29 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N8
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|romout[2][8]~15 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|romout[2][8]~15_combout  = ( ADC_B[9] & ( ADC_B[8] & ( ADC_B[11] ) ) ) # ( !ADC_B[9] & ( ADC_B[8] & ( (ADC_B[10] & ADC_B[11]) ) ) ) # ( ADC_B[9] & ( !ADC_B[8] & ( (ADC_B[10] & ADC_B[11]) ) ) ) # ( !ADC_B[9] & ( 
// !ADC_B[8] & ( (ADC_B[10] & ADC_B[11]) ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[10]),
	.datad(!ADC_B[11]),
	.datae(!ADC_B[9]),
	.dataf(!ADC_B[8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|Mult2|mult_core|romout[2][8]~15_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][8]~15 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][8]~15 .lut_mask = 64'h000F000F000F00FF;
defparam \hybrid_control_inst|Mult2|mult_core|romout[2][8]~15 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N28
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|romout[2][8]~15_combout  ) + ( (!ADC_B[13] & ADC_B[12]) ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~14  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~18  = CARRY(( \hybrid_control_inst|Mult2|mult_core|romout[2][8]~15_combout  ) + ( (!ADC_B[13] & ADC_B[12]) ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[13]),
	.datad(!\hybrid_control_inst|Mult2|mult_core|romout[2][8]~15_combout ),
	.datae(gnd),
	.dataf(!ADC_B[12]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~18 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17 .lut_mask = 64'h0000FF0F000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N16
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~33 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~33_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~30  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~34  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~17_sumout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~33_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~34 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~33 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~33 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~33 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N30
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21_sumout  = SUM(( GND ) + ( (ADC_B[13] & ADC_B[12]) ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~18  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~22  = CARRY(( GND ) + ( (ADC_B[13] & ADC_B[12]) ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~18  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[13]),
	.datad(gnd),
	.datae(gnd),
	.dataf(!ADC_B[12]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~22 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21 .lut_mask = 64'h0000FFF000000000;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N18
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~37 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~37_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~34  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~38  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~21_sumout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~37_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~38 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~37 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~37 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~37 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N32
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25_sumout  = SUM(( ADC_B[13] ) + ( GND ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~22  ))
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~26  = CARRY(( ADC_B[13] ) + ( GND ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[13]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~26 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25 .lut_mask = 64'h0000FFFF00000F0F;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N20
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~41 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~41_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~38  ))
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~42  = CARRY(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~38  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~25_sumout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~38 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~41_sumout ),
	.cout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~42 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~41 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~41 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~41 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y12_N34
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~29 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~29_sumout  = SUM(( ADC_B[13] ) + ( GND ) + ( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!ADC_B[13]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~29_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~29 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~29 .lut_mask = 64'h0000FFFF00000F0F;
defparam \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~29 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X97_Y12_N22
stratixiv_lcell_comb \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~45 (
// Equation(s):
// \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~45_sumout  = SUM(( \hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~29_sumout  ) + ( 
// \hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout  ) + ( \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~42  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult2|mult_core|padder|adder[1]|auto_generated|op_1~29_sumout ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~37_sumout ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~42 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~45_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~45 .extended_lut = "off";
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~45 .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~45 .shared_arith = "off";
// synopsys translate_on

// Location: DSPMULT_X98_Y12_N0
stratixiv_mac_mult \hybrid_control_inst|Mult3|auto_generated|mac_mult2 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~45_sumout ,\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~41_sumout ,
\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~37_sumout ,\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~33_sumout ,
\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~29_sumout ,\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~25_sumout ,
\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~21_sumout ,\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~17_sumout ,
\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~13_sumout ,\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~9_sumout ,
\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~5_sumout ,\hybrid_control_inst|Mult2|mult_core|padder|sub_par_add|adder[0]|auto_generated|op_1~1_sumout ,
\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~13_sumout ,\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~9_sumout ,\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~5_sumout ,
\hybrid_control_inst|Mult2|mult_core|padder|adder[0]|auto_generated|op_1~1_sumout ,\hybrid_control_inst|Mult2|mult_core|romout[0][3]~0_combout ,ADC_B[2]}),
	.datab({gnd,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult3|auto_generated|mac_mult2_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .dataa_width = 18;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .datab_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .datab_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .datab_width = 18;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .signa_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .signa_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .signb_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .signb_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult2 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y12_N1
stratixiv_mac_mult \hybrid_control_inst|Mult3|auto_generated|mac_mult4 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\Add2~1_sumout ,\ADB_DATA[0]~input_o ,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk({gnd,gnd,gnd,\ADB_DCO~inputclkctrl_outclk }),
	.aclr({gnd,gnd,gnd,gnd}),
	.ena({vcc,vcc,vcc,vcc}),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult3|auto_generated|mac_mult4_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .dataa_clear = "0";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .dataa_clock = "0";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .dataa_width = 18;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .datab_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .datab_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .datab_width = 18;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .signa_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .signa_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .signb_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .signb_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult4 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y11_N0
stratixiv_mac_mult \hybrid_control_inst|Mult3|auto_generated|mac_mult3 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult3|auto_generated|mac_mult3_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .dataa_width = 18;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .datab_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .datab_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .datab_width = 18;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .signa_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .signa_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .signb_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .signb_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult3 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPMULT_X98_Y11_N1
stratixiv_mac_mult \hybrid_control_inst|Mult3|auto_generated|mac_mult1 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult3|auto_generated|mac_mult1_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .dataa_width = 18;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .datab_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .datab_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .datab_width = 18;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .signa_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .signa_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .signb_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .signb_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_mult1 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPOUT_X98_Y11_N2
stratixiv_mac_out \hybrid_control_inst|Mult3|auto_generated|mac_out5 (
	.signa(vcc),
	.signb(vcc),
	.zeroacc(gnd),
	.zerochainout(gnd),
	.zeroloopback(gnd),
	.rotate(gnd),
	.shiftright(gnd),
	.round(gnd),
	.roundchainout(gnd),
	.saturate(gnd),
	.saturatechainout(gnd),
	.dataa({\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT35 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT34 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT33 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT32 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT31 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT30 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT29 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT28 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT27 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT26 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT25 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT24 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT23 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT22 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT21 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT20 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT19 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT18 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT17 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT16 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT15 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT14 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT13 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT12 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT11 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT10 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT9 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT8 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT7 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT6 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT5 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT4 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT3 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT2 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~DATAOUT1 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult2~dataout }),
	.datab({\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT35 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT34 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT33 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT32 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT31 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT30 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT29 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT28 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT27 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT26 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT25 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT24 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT23 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT22 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT21 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT20 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT19 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT18 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT17 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT16 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT15 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT14 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT13 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT12 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT11 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT10 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT9 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT8 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT7 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT6 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT5 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT4 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT3 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT2 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~DATAOUT1 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult4~dataout }),
	.datac({\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT35 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT34 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT33 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT32 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT31 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT30 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT29 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT28 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT27 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT26 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT25 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT24 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT23 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT22 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT21 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT20 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT19 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT18 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT17 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT16 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT15 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT14 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT13 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT12 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT11 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT10 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT9 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT8 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT7 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT6 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT5 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT4 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT3 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT2 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~DATAOUT1 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult3~dataout }),
	.datad({\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT35 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT34 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT33 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT32 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT31 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT30 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT29 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT28 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT27 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT26 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT25 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT24 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT23 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT22 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT21 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT20 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT19 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT18 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT17 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT16 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT15 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT14 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT13 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT12 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT11 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT10 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT9 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT8 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT7 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT6 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT5 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT4 ,
\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT3 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT2 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~DATAOUT1 ,\hybrid_control_inst|Mult3|auto_generated|mac_mult1~dataout }),
	.chainin(1'b0),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.overflow(),
	.saturatechainoutoverflow(),
	.dftout(),
	.dataout(\hybrid_control_inst|Mult3|auto_generated|mac_out5_DATAOUT_bus ),
	.loopbackout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .acc_adder_operation = "add";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .dataa_width = 36;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .datab_width = 36;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .datac_width = 36;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .datad_width = 36;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .first_adder0_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .first_adder0_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .first_adder0_mode = "add";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .first_adder1_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .first_adder1_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .first_adder1_mode = "add";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .multa_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .multa_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .multb_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .multb_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .multc_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .multc_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .multd_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .multd_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .operation_mode = "36_bit_multiply";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .output_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .output_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .rotate_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .rotate_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .rotate_output_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .rotate_output_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .rotate_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .rotate_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .round_chain_out_mode = "nearest_integer";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .round_chain_out_width = 15;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .round_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .round_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .round_mode = "nearest_integer";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .round_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .round_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .round_width = 15;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .roundchainout_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .roundchainout_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .roundchainout_output_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .roundchainout_output_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .roundchainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .roundchainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturate_chain_out_mode = "asymmetric";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturate_chain_out_width = 1;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturate_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturate_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturate_mode = "asymmetric";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturate_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturate_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturate_width = 1;
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturatechainout_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturatechainout_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturatechainout_output_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturatechainout_output_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturatechainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .saturatechainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .second_adder_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .second_adder_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .shiftright_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .shiftright_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .shiftright_output_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .shiftright_output_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .shiftright_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .shiftright_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .signa_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .signa_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .signa_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .signa_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .signb_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .signb_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .signb_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .signb_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroacc_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroacc_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroacc_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroacc_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zerochainout_output_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zerochainout_output_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroloopback_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroloopback_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroloopback_output_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroloopback_output_clock = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroloopback_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult3|auto_generated|mac_out5 .zeroloopback_pipeline_clock = "none";
// synopsys translate_on

// Location: DSPMULT_X98_Y16_N0
stratixiv_mac_mult \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT70 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT69 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT68 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT67 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT66 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT65 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT64 }),
	.datab({vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .dataa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .dataa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .dataa_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .datab_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .datab_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .datab_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y16_N1
stratixiv_mac_mult \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT63 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT62 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT61 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT60 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT59 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT58 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT57 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT56 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT55 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT54 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT53 ,ADC_B[2],\ADC_B[1]~_Duplicate_1_q ,\ADC_B[0]~_Duplicate_1_q ,gnd,gnd,gnd,gnd}),
	.datab({vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .dataa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .dataa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .dataa_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .datab_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .datab_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .datab_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y15_N0
stratixiv_mac_mult \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT70 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT69 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT68 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT67 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT66 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT65 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT64 }),
	.datab({vcc,vcc,vcc,vcc,gnd,gnd,gnd,gnd,gnd,vcc,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .dataa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .dataa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .dataa_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .datab_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .datab_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .datab_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPMULT_X98_Y15_N1
stratixiv_mac_mult \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT63 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT62 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT61 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT60 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT59 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT58 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT57 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT56 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT55 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT54 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT53 ,ADC_B[2],\ADC_B[1]~_Duplicate_1_q ,\ADC_B[0]~_Duplicate_1_q ,gnd,gnd,gnd,gnd}),
	.datab({vcc,vcc,vcc,vcc,gnd,gnd,gnd,gnd,gnd,vcc,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .dataa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .dataa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .dataa_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .datab_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .datab_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .datab_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPOUT_X98_Y15_N2
stratixiv_mac_out \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 (
	.signa(vcc),
	.signb(vcc),
	.zeroacc(gnd),
	.zerochainout(gnd),
	.zeroloopback(gnd),
	.rotate(gnd),
	.shiftright(gnd),
	.round(gnd),
	.roundchainout(gnd),
	.saturate(gnd),
	.saturatechainout(gnd),
	.dataa({\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT35 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT34 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT33 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT32 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT31 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT30 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT29 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT28 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT27 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT26 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT25 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT24 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT23 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT22 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT21 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT20 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT19 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT18 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT17 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT16 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT15 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT14 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT13 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT12 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT11 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT10 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT9 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT8 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT7 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT6 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT5 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT4 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT3 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT2 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~DATAOUT1 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult1~dataout }),
	.datab({\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT35 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT34 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT33 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT32 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT31 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT30 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT29 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT28 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT27 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT26 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT25 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT24 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT23 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT22 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT21 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT20 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT19 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT18 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT17 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT16 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT15 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT14 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT13 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT12 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT11 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT10 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT9 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT8 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT7 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT6 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT5 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT4 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT3 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT2 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~DATAOUT1 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult2~dataout }),
	.datac({\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT35 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT34 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT33 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT32 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT31 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT30 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT29 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT28 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT27 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT26 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT25 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT24 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT23 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT22 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT21 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT20 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT19 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT18 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT17 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT16 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT15 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT14 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT13 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT12 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT11 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT10 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT9 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT8 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT7 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT6 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT5 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT4 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT3 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT2 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~DATAOUT1 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult3~dataout }),
	.datad({\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT35 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT34 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT33 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT32 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT31 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT30 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT29 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT28 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT27 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT26 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT25 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT24 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT23 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT22 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT21 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT20 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT19 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT18 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT17 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT16 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT15 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT14 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT13 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT12 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT11 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT10 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT9 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT8 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT7 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT6 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT5 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT4 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT3 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT2 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~DATAOUT1 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult4~dataout }),
	.chainin(1'b0),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.overflow(),
	.saturatechainoutoverflow(),
	.dftout(),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5_DATAOUT_bus ),
	.loopbackout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .acc_adder_operation = "add";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .dataa_width = 36;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .datab_width = 36;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .datac_width = 36;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .datad_width = 36;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .first_adder0_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .first_adder0_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .first_adder0_mode = "add";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .first_adder1_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .first_adder1_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .first_adder1_mode = "add";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .multa_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .multa_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .multb_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .multb_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .multc_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .multc_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .multd_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .multd_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .operation_mode = "36_bit_multiply";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .rotate_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .rotate_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .rotate_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .rotate_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .rotate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .rotate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .round_chain_out_mode = "nearest_integer";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .round_chain_out_width = 15;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .round_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .round_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .round_mode = "nearest_integer";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .round_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .round_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .round_width = 15;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .roundchainout_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .roundchainout_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .roundchainout_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .roundchainout_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .roundchainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .roundchainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturate_chain_out_mode = "asymmetric";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturate_chain_out_width = 1;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturate_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturate_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturate_mode = "asymmetric";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturate_width = 1;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturatechainout_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturatechainout_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturatechainout_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturatechainout_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturatechainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .saturatechainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .second_adder_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .second_adder_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .shiftright_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .shiftright_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .shiftright_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .shiftright_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .shiftright_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .shiftright_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .signa_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .signa_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .signb_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .signb_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroacc_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroacc_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroacc_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroacc_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zerochainout_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zerochainout_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroloopback_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroloopback_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroloopback_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroloopback_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroloopback_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5 .zeroloopback_pipeline_clock = "none";
// synopsys translate_on

// Location: DSPMULT_X113_Y12_N0
stratixiv_mac_mult \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .dataa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .dataa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .dataa_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .datab_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .datab_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .datab_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X113_Y12_N1
stratixiv_mac_mult \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .dataa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .dataa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .dataa_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .datab_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .datab_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .datab_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X113_Y6_N0
stratixiv_mac_mult \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .dataa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .dataa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .dataa_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .datab_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .datab_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .datab_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: IOIBUF_X119_Y87_N32
stratixiv_io_ibuf \ADA_DATA[13]~input (
	.i(ADA_DATA[13]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[13]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[13]~input .bus_hold = "false";
defparam \ADA_DATA[13]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y87_N63
stratixiv_io_ibuf \ADA_DATA[12]~input (
	.i(ADA_DATA[12]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[12]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[12]~input .bus_hold = "false";
defparam \ADA_DATA[12]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y79_N32
stratixiv_io_ibuf \ADA_DATA[11]~input (
	.i(ADA_DATA[11]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[11]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[11]~input .bus_hold = "false";
defparam \ADA_DATA[11]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y79_N63
stratixiv_io_ibuf \ADA_DATA[10]~input (
	.i(ADA_DATA[10]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[10]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[10]~input .bus_hold = "false";
defparam \ADA_DATA[10]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y85_N32
stratixiv_io_ibuf \ADA_DATA[9]~input (
	.i(ADA_DATA[9]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[9]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[9]~input .bus_hold = "false";
defparam \ADA_DATA[9]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y85_N63
stratixiv_io_ibuf \ADA_DATA[8]~input (
	.i(ADA_DATA[8]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[8]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[8]~input .bus_hold = "false";
defparam \ADA_DATA[8]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y75_N32
stratixiv_io_ibuf \ADA_DATA[7]~input (
	.i(ADA_DATA[7]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[7]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[7]~input .bus_hold = "false";
defparam \ADA_DATA[7]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y75_N63
stratixiv_io_ibuf \ADA_DATA[6]~input (
	.i(ADA_DATA[6]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[6]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[6]~input .bus_hold = "false";
defparam \ADA_DATA[6]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y84_N32
stratixiv_io_ibuf \ADA_DATA[5]~input (
	.i(ADA_DATA[5]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[5]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[5]~input .bus_hold = "false";
defparam \ADA_DATA[5]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y84_N63
stratixiv_io_ibuf \ADA_DATA[4]~input (
	.i(ADA_DATA[4]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[4]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[4]~input .bus_hold = "false";
defparam \ADA_DATA[4]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y74_N32
stratixiv_io_ibuf \ADA_DATA[3]~input (
	.i(ADA_DATA[3]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[3]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[3]~input .bus_hold = "false";
defparam \ADA_DATA[3]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y74_N63
stratixiv_io_ibuf \ADA_DATA[2]~input (
	.i(ADA_DATA[2]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[2]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[2]~input .bus_hold = "false";
defparam \ADA_DATA[2]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y70_N32
stratixiv_io_ibuf \ADA_DATA[1]~input (
	.i(ADA_DATA[1]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_DATA[1]~input_o ));
// synopsys translate_off
defparam \ADA_DATA[1]~input .bus_hold = "false";
defparam \ADA_DATA[1]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N0
stratixiv_lcell_comb \Add0~1 (
// Equation(s):
// \Add0~1_sumout  = SUM(( !\ADA_DATA[1]~input_o  ) + ( !\ADA_DATA[0]~input_o  ) + ( !VCC ))
// \Add0~2  = CARRY(( !\ADA_DATA[1]~input_o  ) + ( !\ADA_DATA[0]~input_o  ) + ( !VCC ))

	.dataa(gnd),
	.datab(!\ADA_DATA[1]~input_o ),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[0]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~1_sumout ),
	.cout(\Add0~2 ),
	.shareout());
// synopsys translate_off
defparam \Add0~1 .extended_lut = "off";
defparam \Add0~1 .lut_mask = 64'h000000FF0000CCCC;
defparam \Add0~1 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N2
stratixiv_lcell_comb \Add0~5 (
// Equation(s):
// \Add0~5_sumout  = SUM(( GND ) + ( !\ADA_DATA[2]~input_o  ) + ( \Add0~2  ))
// \Add0~6  = CARRY(( GND ) + ( !\ADA_DATA[2]~input_o  ) + ( \Add0~2  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[2]~input_o ),
	.datag(gnd),
	.cin(\Add0~2 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~5_sumout ),
	.cout(\Add0~6 ),
	.shareout());
// synopsys translate_off
defparam \Add0~5 .extended_lut = "off";
defparam \Add0~5 .lut_mask = 64'h000000FF00000000;
defparam \Add0~5 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N4
stratixiv_lcell_comb \Add0~9 (
// Equation(s):
// \Add0~9_sumout  = SUM(( GND ) + ( !\ADA_DATA[3]~input_o  ) + ( \Add0~6  ))
// \Add0~10  = CARRY(( GND ) + ( !\ADA_DATA[3]~input_o  ) + ( \Add0~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[3]~input_o ),
	.datag(gnd),
	.cin(\Add0~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~9_sumout ),
	.cout(\Add0~10 ),
	.shareout());
// synopsys translate_off
defparam \Add0~9 .extended_lut = "off";
defparam \Add0~9 .lut_mask = 64'h000000FF00000000;
defparam \Add0~9 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N6
stratixiv_lcell_comb \Add0~13 (
// Equation(s):
// \Add0~13_sumout  = SUM(( GND ) + ( !\ADA_DATA[4]~input_o  ) + ( \Add0~10  ))
// \Add0~14  = CARRY(( GND ) + ( !\ADA_DATA[4]~input_o  ) + ( \Add0~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[4]~input_o ),
	.datag(gnd),
	.cin(\Add0~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~13_sumout ),
	.cout(\Add0~14 ),
	.shareout());
// synopsys translate_off
defparam \Add0~13 .extended_lut = "off";
defparam \Add0~13 .lut_mask = 64'h000000FF00000000;
defparam \Add0~13 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N8
stratixiv_lcell_comb \Add0~17 (
// Equation(s):
// \Add0~17_sumout  = SUM(( GND ) + ( !\ADA_DATA[5]~input_o  ) + ( \Add0~14  ))
// \Add0~18  = CARRY(( GND ) + ( !\ADA_DATA[5]~input_o  ) + ( \Add0~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[5]~input_o ),
	.datag(gnd),
	.cin(\Add0~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~17_sumout ),
	.cout(\Add0~18 ),
	.shareout());
// synopsys translate_off
defparam \Add0~17 .extended_lut = "off";
defparam \Add0~17 .lut_mask = 64'h000000FF00000000;
defparam \Add0~17 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N10
stratixiv_lcell_comb \Add0~21 (
// Equation(s):
// \Add0~21_sumout  = SUM(( !\ADA_DATA[6]~input_o  ) + ( GND ) + ( \Add0~18  ))
// \Add0~22  = CARRY(( !\ADA_DATA[6]~input_o  ) + ( GND ) + ( \Add0~18  ))

	.dataa(!\ADA_DATA[6]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add0~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~21_sumout ),
	.cout(\Add0~22 ),
	.shareout());
// synopsys translate_off
defparam \Add0~21 .extended_lut = "off";
defparam \Add0~21 .lut_mask = 64'h0000FFFF0000AAAA;
defparam \Add0~21 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N12
stratixiv_lcell_comb \Add0~25 (
// Equation(s):
// \Add0~25_sumout  = SUM(( GND ) + ( !\ADA_DATA[7]~input_o  ) + ( \Add0~22  ))
// \Add0~26  = CARRY(( GND ) + ( !\ADA_DATA[7]~input_o  ) + ( \Add0~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[7]~input_o ),
	.datag(gnd),
	.cin(\Add0~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~25_sumout ),
	.cout(\Add0~26 ),
	.shareout());
// synopsys translate_off
defparam \Add0~25 .extended_lut = "off";
defparam \Add0~25 .lut_mask = 64'h000000FF00000000;
defparam \Add0~25 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N14
stratixiv_lcell_comb \Add0~29 (
// Equation(s):
// \Add0~29_sumout  = SUM(( GND ) + ( !\ADA_DATA[8]~input_o  ) + ( \Add0~26  ))
// \Add0~30  = CARRY(( GND ) + ( !\ADA_DATA[8]~input_o  ) + ( \Add0~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[8]~input_o ),
	.datag(gnd),
	.cin(\Add0~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~29_sumout ),
	.cout(\Add0~30 ),
	.shareout());
// synopsys translate_off
defparam \Add0~29 .extended_lut = "off";
defparam \Add0~29 .lut_mask = 64'h000000FF00000000;
defparam \Add0~29 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N16
stratixiv_lcell_comb \Add0~33 (
// Equation(s):
// \Add0~33_sumout  = SUM(( !\ADA_DATA[9]~input_o  ) + ( GND ) + ( \Add0~30  ))
// \Add0~34  = CARRY(( !\ADA_DATA[9]~input_o  ) + ( GND ) + ( \Add0~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADA_DATA[9]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add0~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~33_sumout ),
	.cout(\Add0~34 ),
	.shareout());
// synopsys translate_off
defparam \Add0~33 .extended_lut = "off";
defparam \Add0~33 .lut_mask = 64'h0000FFFF0000F0F0;
defparam \Add0~33 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N18
stratixiv_lcell_comb \Add0~37 (
// Equation(s):
// \Add0~37_sumout  = SUM(( GND ) + ( !\ADA_DATA[10]~input_o  ) + ( \Add0~34  ))
// \Add0~38  = CARRY(( GND ) + ( !\ADA_DATA[10]~input_o  ) + ( \Add0~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[10]~input_o ),
	.datag(gnd),
	.cin(\Add0~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~37_sumout ),
	.cout(\Add0~38 ),
	.shareout());
// synopsys translate_off
defparam \Add0~37 .extended_lut = "off";
defparam \Add0~37 .lut_mask = 64'h000000FF00000000;
defparam \Add0~37 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N20
stratixiv_lcell_comb \Add0~41 (
// Equation(s):
// \Add0~41_sumout  = SUM(( GND ) + ( !\ADA_DATA[11]~input_o  ) + ( \Add0~38  ))
// \Add0~42  = CARRY(( GND ) + ( !\ADA_DATA[11]~input_o  ) + ( \Add0~38  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[11]~input_o ),
	.datag(gnd),
	.cin(\Add0~38 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~41_sumout ),
	.cout(\Add0~42 ),
	.shareout());
// synopsys translate_off
defparam \Add0~41 .extended_lut = "off";
defparam \Add0~41 .lut_mask = 64'h000000FF00000000;
defparam \Add0~41 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N22
stratixiv_lcell_comb \Add0~45 (
// Equation(s):
// \Add0~45_sumout  = SUM(( GND ) + ( !\ADA_DATA[12]~input_o  ) + ( \Add0~42  ))
// \Add0~46  = CARRY(( GND ) + ( !\ADA_DATA[12]~input_o  ) + ( \Add0~42  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[12]~input_o ),
	.datag(gnd),
	.cin(\Add0~42 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~45_sumout ),
	.cout(\Add0~46 ),
	.shareout());
// synopsys translate_off
defparam \Add0~45 .extended_lut = "off";
defparam \Add0~45 .lut_mask = 64'h000000FF00000000;
defparam \Add0~45 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y9_N24
stratixiv_lcell_comb \Add0~49 (
// Equation(s):
// \Add0~49_sumout  = SUM(( !\ADA_DATA[13]~input_o  ) + ( GND ) + ( \Add0~46  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADA_DATA[13]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\Add0~46 ),
	.sharein(gnd),
	.combout(),
	.sumout(\Add0~49_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \Add0~49 .extended_lut = "off";
defparam \Add0~49 .lut_mask = 64'h0000FFFF0000F0F0;
defparam \Add0~49 .shared_arith = "off";
// synopsys translate_on

// Location: DSPMULT_X113_Y6_N1
stratixiv_mac_mult \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,vcc,vcc,gnd,vcc,vcc,vcc,gnd,gnd,gnd,gnd,gnd}),
	.datab({\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,\Add0~49_sumout ,
\Add0~49_sumout ,\Add0~49_sumout }),
	.clk({gnd,gnd,gnd,\ADA_DCO~inputclkctrl_outclk }),
	.aclr({gnd,gnd,gnd,gnd}),
	.ena({vcc,vcc,vcc,vcc}),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .dataa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .dataa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .dataa_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .datab_clear = "0";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .datab_clock = "0";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .datab_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X113_Y5_N0
stratixiv_mac_mult \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .dataa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .dataa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .dataa_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .datab_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .datab_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .datab_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPMULT_X113_Y5_N1
stratixiv_mac_mult \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,vcc,vcc,gnd,vcc,vcc,vcc,gnd,gnd,gnd,gnd,gnd}),
	.datab({\Add0~49_sumout ,\Add0~45_sumout ,\Add0~41_sumout ,\Add0~37_sumout ,\Add0~33_sumout ,\Add0~29_sumout ,\Add0~25_sumout ,\Add0~21_sumout ,\Add0~17_sumout ,\Add0~13_sumout ,\Add0~9_sumout ,\Add0~5_sumout ,\Add0~1_sumout ,\ADA_DATA[0]~input_o ,gnd,gnd,gnd,gnd}),
	.clk({gnd,gnd,gnd,\ADA_DCO~inputclkctrl_outclk }),
	.aclr({gnd,gnd,gnd,gnd}),
	.ena({vcc,vcc,vcc,vcc}),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .dataa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .dataa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .dataa_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .datab_clear = "0";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .datab_clock = "0";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .datab_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPOUT_X113_Y5_N2
stratixiv_mac_out \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 (
	.signa(vcc),
	.signb(vcc),
	.zeroacc(gnd),
	.zerochainout(gnd),
	.zeroloopback(gnd),
	.rotate(gnd),
	.shiftright(gnd),
	.round(gnd),
	.roundchainout(gnd),
	.saturate(gnd),
	.saturatechainout(gnd),
	.dataa({\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT35 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT34 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT33 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT32 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT31 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT30 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT29 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT28 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT27 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT26 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT25 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT24 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT23 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT22 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT21 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT20 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT19 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT18 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT17 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT16 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT15 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT14 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT13 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT12 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT11 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT10 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT9 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT8 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT7 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT6 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT5 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT4 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT3 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT2 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~DATAOUT1 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult6~dataout }),
	.datab({\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT35 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT34 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT33 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT32 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT31 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT30 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT29 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT28 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT27 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT26 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT25 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT24 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT23 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT22 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT21 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT20 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT19 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT18 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT17 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT16 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT15 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT14 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT13 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT12 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT11 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT10 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT9 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT8 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT7 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT6 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT5 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT4 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT3 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT2 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~DATAOUT1 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult7~dataout }),
	.datac({\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT35 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT34 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT33 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT32 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT31 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT30 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT29 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT28 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT27 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT26 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT25 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT24 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT23 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT22 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT21 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT20 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT19 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT18 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT17 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT16 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT15 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT14 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT13 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT12 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT11 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT10 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT9 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT8 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT7 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT6 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT5 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT4 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT3 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT2 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~DATAOUT1 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult8~dataout }),
	.datad({\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT35 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT34 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT33 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT32 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT31 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT30 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT29 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT28 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT27 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT26 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT25 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT24 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT23 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT22 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT21 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT20 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT19 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT18 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT17 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT16 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT15 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT14 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT13 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT12 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT11 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT10 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT9 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT8 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT7 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT6 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT5 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT4 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT3 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT2 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~DATAOUT1 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult9~dataout }),
	.chainin(1'b0),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.overflow(),
	.saturatechainoutoverflow(),
	.dftout(),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10_DATAOUT_bus ),
	.loopbackout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .acc_adder_operation = "add";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .dataa_width = 36;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .datab_width = 36;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .datac_width = 36;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .datad_width = 36;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .first_adder0_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .first_adder0_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .first_adder0_mode = "add";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .first_adder1_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .first_adder1_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .first_adder1_mode = "add";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .multa_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .multa_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .multb_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .multb_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .multc_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .multc_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .multd_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .multd_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .operation_mode = "36_bit_multiply";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .rotate_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .rotate_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .rotate_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .rotate_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .rotate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .rotate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .round_chain_out_mode = "nearest_integer";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .round_chain_out_width = 15;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .round_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .round_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .round_mode = "nearest_integer";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .round_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .round_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .round_width = 15;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .roundchainout_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .roundchainout_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .roundchainout_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .roundchainout_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .roundchainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .roundchainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturate_chain_out_mode = "asymmetric";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturate_chain_out_width = 1;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturate_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturate_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturate_mode = "asymmetric";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturate_width = 1;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturatechainout_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturatechainout_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturatechainout_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturatechainout_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturatechainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .saturatechainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .second_adder_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .second_adder_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .shiftright_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .shiftright_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .shiftright_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .shiftright_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .shiftright_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .shiftright_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .signa_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .signa_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .signb_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .signb_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroacc_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroacc_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroacc_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroacc_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zerochainout_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zerochainout_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroloopback_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroloopback_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroloopback_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroloopback_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroloopback_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10 .zeroloopback_pipeline_clock = "none";
// synopsys translate_on

// Location: DSPMULT_X113_Y8_N0
stratixiv_mac_mult \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 (
	.signa(vcc),
	.signb(vcc),
	.dataa({!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!
\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!
\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q }),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,vcc}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .dataa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .dataa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .dataa_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .datab_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .datab_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .datab_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X113_Y8_N1
stratixiv_mac_mult \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 (
	.signa(vcc),
	.signb(vcc),
	.dataa({!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!
\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,vcc,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,vcc}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .dataa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .dataa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .dataa_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .datab_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .datab_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .datab_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X113_Y7_N0
stratixiv_mac_mult \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 (
	.signa(vcc),
	.signb(vcc),
	.dataa({!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!
\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!
\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q }),
	.datab({gnd,vcc,vcc,vcc,gnd,vcc,vcc,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .dataa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .dataa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .dataa_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .datab_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .datab_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .datab_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPMULT_X113_Y7_N1
stratixiv_mac_mult \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 (
	.signa(vcc),
	.signb(vcc),
	.dataa({!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!
\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,!\hybrid_control_inst|sigma_prev~q ,vcc,gnd,gnd,gnd,gnd}),
	.datab({gnd,vcc,vcc,vcc,gnd,vcc,vcc,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .dataa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .dataa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .dataa_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .datab_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .datab_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .datab_width = 18;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPOUT_X113_Y7_N2
stratixiv_mac_out \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 (
	.signa(vcc),
	.signb(vcc),
	.zeroacc(gnd),
	.zerochainout(gnd),
	.zeroloopback(gnd),
	.rotate(gnd),
	.shiftright(gnd),
	.round(gnd),
	.roundchainout(gnd),
	.saturate(gnd),
	.saturatechainout(gnd),
	.dataa({\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT35 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT34 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT33 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT32 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT31 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT30 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT29 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT28 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT27 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT26 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT25 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT24 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT23 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT22 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT21 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT20 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT19 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT18 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT17 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT16 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT15 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT14 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT13 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT12 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT11 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT10 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT9 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT8 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT7 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT6 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT5 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT4 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT3 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT2 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~DATAOUT1 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult1~dataout }),
	.datab({\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT35 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT34 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT33 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT32 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT31 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT30 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT29 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT28 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT27 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT26 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT25 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT24 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT23 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT22 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT21 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT20 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT19 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT18 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT17 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT16 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT15 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT14 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT13 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT12 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT11 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT10 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT9 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT8 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT7 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT6 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT5 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT4 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT3 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT2 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~DATAOUT1 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult2~dataout }),
	.datac({\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT35 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT34 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT33 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT32 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT31 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT30 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT29 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT28 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT27 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT26 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT25 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT24 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT23 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT22 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT21 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT20 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT19 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT18 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT17 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT16 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT15 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT14 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT13 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT12 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT11 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT10 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT9 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT8 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT7 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT6 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT5 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT4 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT3 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT2 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~DATAOUT1 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult3~dataout }),
	.datad({\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT35 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT34 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT33 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT32 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT31 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT30 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT29 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT28 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT27 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT26 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT25 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT24 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT23 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT22 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT21 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT20 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT19 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT18 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT17 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT16 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT15 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT14 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT13 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT12 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT11 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT10 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT9 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT8 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT7 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT6 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT5 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT4 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT3 ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT2 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~DATAOUT1 ,\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_mult4~dataout }),
	.chainin(1'b0),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.overflow(),
	.saturatechainoutoverflow(),
	.dftout(),
	.dataout(\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5_DATAOUT_bus ),
	.loopbackout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .acc_adder_operation = "add";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .dataa_width = 36;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .datab_width = 36;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .datac_width = 36;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .datad_width = 36;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .first_adder0_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .first_adder0_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .first_adder0_mode = "add";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .first_adder1_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .first_adder1_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .first_adder1_mode = "add";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .multa_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .multa_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .multb_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .multb_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .multc_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .multc_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .multd_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .multd_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .operation_mode = "36_bit_multiply";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .rotate_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .rotate_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .rotate_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .rotate_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .rotate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .rotate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .round_chain_out_mode = "nearest_integer";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .round_chain_out_width = 15;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .round_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .round_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .round_mode = "nearest_integer";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .round_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .round_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .round_width = 15;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .roundchainout_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .roundchainout_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .roundchainout_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .roundchainout_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .roundchainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .roundchainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturate_chain_out_mode = "asymmetric";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturate_chain_out_width = 1;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturate_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturate_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturate_mode = "asymmetric";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturate_width = 1;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturatechainout_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturatechainout_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturatechainout_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturatechainout_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturatechainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .saturatechainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .second_adder_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .second_adder_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .shiftright_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .shiftright_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .shiftright_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .shiftright_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .shiftright_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .shiftright_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .signa_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .signa_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .signa_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .signa_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .signb_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .signb_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .signb_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .signb_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroacc_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroacc_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroacc_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroacc_pipeline_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zerochainout_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zerochainout_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroloopback_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroloopback_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroloopback_output_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroloopback_output_clock = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroloopback_pipeline_clear = "none";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5 .zeroloopback_pipeline_clock = "none";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N0
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [0] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT8  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT8  ) + ( !VCC ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT8  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT8  ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT8 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT8 ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [0]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N2
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [1] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT9  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT9  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT9  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT9  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT9 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT9 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [1]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N4
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [2] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT10  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT10  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT10  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT10  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT10 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT10 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [2]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N6
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [3] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT11  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT11  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT11  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT11  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT11 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT11 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [3]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N8
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [4] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT12  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT12  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT12  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT12  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT12 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT12 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [4]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N10
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [5] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT13  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT13  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT13  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT13  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT13 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT13 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [5]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N12
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [6] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT14  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT14  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT14  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT14  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT14 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT14 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [6]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N14
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [7] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT15  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT15  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT15  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT15  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT15 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT15 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [7]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N16
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [8] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT16  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT16  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT16  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT16  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT16 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT16 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [8]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N18
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [9] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT17  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT17  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT17  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT17  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT17 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT17 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [9]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N20
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [10] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT18  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT18  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT18  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT18  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT18 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT18 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [10]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N22
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [11] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT19  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT19  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT19  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT19  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT19 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT19 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [11]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N24
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [12] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT20  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT20  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT20  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT20  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT20 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT20 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [12]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N26
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [13] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT21  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT21  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT21  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT21  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT21 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT21 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [13]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N28
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [14] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT22  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT22  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT22  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT22  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT22 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT22 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [14]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N30
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [15] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT23  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT23  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT23  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT23  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT23 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT23 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [15]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N32
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [16] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT24  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT24  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT24  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT24  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT24 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT24 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [16]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N34
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [17] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT25  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT25  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT25  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT25  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT25 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT25 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [17]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N36
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [18] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT26  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT26  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT26  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT26  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT26 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT26 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [18]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y7_N38
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [19] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT27  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT27  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT27  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT27  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT27 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT27 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [19]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N0
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [20] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT28  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT28  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT28  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT28  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT28 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT28 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [20]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N2
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [21] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT29  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT29  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT29  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT29  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT29 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT29 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [21]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N4
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [22] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT30  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT30  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT30  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT30  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT30 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT30 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [22]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N6
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [23] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT31  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT31  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT31  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT31  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT31 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT31 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [23]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N8
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [24] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT32  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT32  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT32  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT32  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT32 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT32 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [24]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N10
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [25] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT33  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT33  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT33  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT33  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT33 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT33 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [25]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N12
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [26] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT34  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT34  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT34  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT34  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT34 ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT34 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [26]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26] .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N14
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [27] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT35  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT35  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT35  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT35  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT35 ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT35 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [27]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27] .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N16
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [28] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT36  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT36  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT36  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT36  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT36 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT36 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [28]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N18
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [29] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT37  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT37  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT37  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT37  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT37 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT37 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [29]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N20
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[30] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [30] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT38  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT38  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT  ))
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT  = CARRY(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT38  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT38  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT38 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT38 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [30]),
	.cout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[30] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[30] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[30] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y6_N22
stratixiv_lcell_comb \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[31] (
// Equation(s):
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [31] = SUM(( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT39  ) + ( \hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT39  ) + ( 
// \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out10~DATAOUT39 ),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|mac_out5~DATAOUT39 ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [31]),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[31] .extended_lut = "off";
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[31] .lut_mask = 64'h0000F0F0000000FF;
defparam \hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella[31] .shared_arith = "off";
// synopsys translate_on

// Location: DSPMULT_X113_Y11_N0
stratixiv_mac_mult \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [31],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [30],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [29],
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [28],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [27],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [26],
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [25],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [24],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [23],
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [22],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [21],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [20],
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [19],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [18],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [17],
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [16],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [15],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [14]}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,vcc,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .dataa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .dataa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .dataa_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .datab_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .datab_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .datab_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPMULT_X113_Y11_N1
stratixiv_mac_mult \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [13],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [12],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [11],
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [10],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [9],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [8],
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [7],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [6],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [5],
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [4],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [3],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [2],
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [1],\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [0],gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,vcc,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .dataa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .dataa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .dataa_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .datab_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .datab_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .datab_width = 18;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPOUT_X113_Y11_N2
stratixiv_mac_out \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 (
	.signa(vcc),
	.signb(vcc),
	.zeroacc(gnd),
	.zerochainout(gnd),
	.zeroloopback(gnd),
	.rotate(gnd),
	.shiftright(gnd),
	.round(gnd),
	.roundchainout(gnd),
	.saturate(gnd),
	.saturatechainout(gnd),
	.dataa({\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT35 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT34 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT33 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT32 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT31 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT30 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT29 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT28 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT27 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT26 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT25 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT24 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT23 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT22 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT21 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT20 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT19 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT18 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT17 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT16 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT15 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT14 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT13 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT12 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT11 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT10 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT9 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT8 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT7 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT6 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT5 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT4 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT3 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT2 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~DATAOUT1 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult6~dataout }),
	.datab({\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT35 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT34 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT33 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT32 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT31 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT30 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT29 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT28 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT27 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT26 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT25 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT24 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT23 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT22 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT21 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT20 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT19 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT18 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT17 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT16 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT15 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT14 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT13 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT12 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT11 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT10 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT9 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT8 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT7 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT6 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT5 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT4 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT3 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT2 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~DATAOUT1 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult7~dataout }),
	.datac({\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT35 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT34 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT33 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT32 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT31 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT30 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT29 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT28 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT27 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT26 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT25 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT24 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT23 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT22 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT21 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT20 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT19 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT18 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT17 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT16 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT15 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT14 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT13 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT12 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT11 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT10 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT9 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT8 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT7 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT6 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT5 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT4 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT3 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT2 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~DATAOUT1 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult8~dataout }),
	.datad({\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT35 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT34 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT33 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT32 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT31 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT30 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT29 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT28 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT27 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT26 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT25 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT24 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT23 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT22 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT21 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT20 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT19 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT18 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT17 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT16 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT15 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT14 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT13 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT12 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT11 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT10 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT9 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT8 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT7 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT6 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT5 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT4 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT3 ,
\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT2 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~DATAOUT1 ,\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_mult9~dataout }),
	.chainin(1'b0),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.overflow(),
	.saturatechainoutoverflow(),
	.dftout(),
	.dataout(\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10_DATAOUT_bus ),
	.loopbackout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .acc_adder_operation = "add";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .dataa_width = 36;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .datab_width = 36;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .datac_width = 36;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .datad_width = 36;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .first_adder0_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .first_adder0_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .first_adder0_mode = "add";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .first_adder1_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .first_adder1_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .first_adder1_mode = "add";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .multa_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .multa_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .multb_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .multb_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .multc_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .multc_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .multd_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .multd_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .operation_mode = "36_bit_multiply";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .rotate_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .rotate_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .rotate_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .rotate_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .rotate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .rotate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .round_chain_out_mode = "nearest_integer";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .round_chain_out_width = 15;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .round_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .round_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .round_mode = "nearest_integer";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .round_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .round_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .round_width = 15;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .roundchainout_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .roundchainout_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .roundchainout_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .roundchainout_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .roundchainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .roundchainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturate_chain_out_mode = "asymmetric";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturate_chain_out_width = 1;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturate_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturate_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturate_mode = "asymmetric";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturate_width = 1;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturatechainout_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturatechainout_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturatechainout_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturatechainout_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturatechainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .saturatechainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .second_adder_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .second_adder_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .shiftright_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .shiftright_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .shiftright_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .shiftright_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .shiftright_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .shiftright_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .signa_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .signa_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .signa_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .signa_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .signb_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .signb_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .signb_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .signb_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroacc_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroacc_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroacc_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroacc_pipeline_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zerochainout_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zerochainout_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroloopback_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroloopback_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroloopback_output_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroloopback_output_clock = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroloopback_pipeline_clear = "none";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10 .zeroloopback_pipeline_clock = "none";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N0
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [0] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT8  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT8  ) + ( !VCC ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT8  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT8  ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT8 ),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT8 ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [0]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0] .lut_mask = 64'h0000F0F0000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N2
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [1] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT9  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT9  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT9  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT9  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT9 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT9 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [1]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N4
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [2] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT10  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT10  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT10  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT10  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT10 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT10 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [2]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N6
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [3] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT11  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT11  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT11  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT11  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT11 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT11 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [3]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N8
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [4] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT12  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT12  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT12  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT12  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT12 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT12 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [4]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N10
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [5] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT13  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT13  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT13  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT13  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT13 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT13 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [5]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N12
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [6] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT14  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT14  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT14  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT14  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT14 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT14 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [6]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N14
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [7] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT15  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT15  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT15  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT15  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT15 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT15 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [7]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N16
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [8] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT16  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT16  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT16  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT16  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT16 ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT16 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [8]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8] .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N18
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [9] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT17  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT17  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT17  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT17  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT17 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT17 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [9]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N20
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [10] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT18  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT18  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT18  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT18  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT18 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT18 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [10]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N22
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [11] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT19  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT19  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT19  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT19  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT19 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT19 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [11]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N24
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [12] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT20  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT20  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT20  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT20  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT20 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT20 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [12]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N26
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [13] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT21  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT21  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT21  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT21  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT21 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT21 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [13]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N28
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [14] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT22  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT22  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT22  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT22  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT22 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT22 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [14]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N30
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [15] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT23  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT23  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT23  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT23  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT23 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT23 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [15]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N32
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [16] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT24  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT24  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT24  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT24  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT24 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT24 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [16]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N34
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [17] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT25  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT25  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT25  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT25  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT25 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT25 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [17]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N36
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [18] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT26  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT26  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT26  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT26  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT26 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT26 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [18]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y11_N38
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [19] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT27  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT27  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT27  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT27  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT27 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT27 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [19]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N0
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [20] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT28  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT28  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT28  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT28  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT28 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT28 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [20]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N2
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [21] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT29  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT29  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT29  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT29  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT29 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT29 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [21]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N4
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [22] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT30  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT30  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT30  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT30  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT30 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT30 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [22]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N6
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [23] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT31  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT31  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT31  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT31  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT31 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT31 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [23]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N8
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [24] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT32  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT32  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT32  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT32  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT32 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT32 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [24]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N10
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [25] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT33  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT33  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT33  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT33  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT33 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT33 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [25]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N12
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [26] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT34  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT34  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT34  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT34  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT34 ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT34 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [26]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26] .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N14
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [27] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT35  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT35  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT35  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT35  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT35 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT35 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [27]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N16
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [28] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT36  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT36  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT36  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT36  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT36 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT36 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [28]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N18
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [29] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT37  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT37  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT37  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT37  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT37 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT37 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [29]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N20
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[30] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [30] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT38  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT38  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT  ))
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT  = CARRY(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT38  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT38  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT38 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT38 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [30]),
	.cout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[30] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[30] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[30] .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N22
stratixiv_lcell_comb \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[31] (
// Equation(s):
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [31] = SUM(( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT39  ) + ( \hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT39  ) + ( 
// \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out10~DATAOUT39 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add2_rtl_0|auto_generated|mac_out5~DATAOUT39 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [31]),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[31] .extended_lut = "off";
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[31] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella[31] .shared_arith = "off";
// synopsys translate_on

// Location: DSPMULT_X113_Y10_N0
stratixiv_mac_mult \hybrid_control_inst|Mult6|auto_generated|mac_mult2 (
	.signa(vcc),
	.signb(vcc),
	.dataa({!\hybrid_control_inst|sigma_prev~q ,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [31],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [30],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [29],
\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [28],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [27],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [26],
\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [25],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [24],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [23],
\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [22],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [21],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [20],
\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [19],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [18],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [17],
\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [16],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [15],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [14]}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult6|auto_generated|mac_mult2_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .dataa_width = 18;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .datab_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .datab_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .datab_width = 18;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .signa_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .signa_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .signb_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .signb_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult2 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X113_Y10_N1
stratixiv_mac_mult \hybrid_control_inst|Mult6|auto_generated|mac_mult4 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult6|auto_generated|mac_mult4_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .dataa_width = 18;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .datab_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .datab_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .datab_width = 18;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .signa_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .signa_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .signb_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .signb_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult4 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X113_Y9_N0
stratixiv_mac_mult \hybrid_control_inst|Mult6|auto_generated|mac_mult3 (
	.signa(vcc),
	.signb(vcc),
	.dataa({!\hybrid_control_inst|sigma_prev~q ,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [13],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [12],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [11],
\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [10],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [9],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [8],
\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [7],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [6],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [5],
\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [4],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [3],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [2],
\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [1],\hybrid_control_inst|Add2_rtl_0|auto_generated|add_sub11|add_sub_cella [0],gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult6|auto_generated|mac_mult3_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .dataa_width = 18;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .datab_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .datab_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .datab_width = 18;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .signa_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .signa_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .signb_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .signb_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult3 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPMULT_X113_Y9_N1
stratixiv_mac_mult \hybrid_control_inst|Mult6|auto_generated|mac_mult1 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult6|auto_generated|mac_mult1_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .dataa_width = 18;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .datab_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .datab_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .datab_width = 18;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .signa_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .signa_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .signb_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .signb_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_mult1 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPOUT_X113_Y9_N2
stratixiv_mac_out \hybrid_control_inst|Mult6|auto_generated|mac_out5 (
	.signa(vcc),
	.signb(vcc),
	.zeroacc(gnd),
	.zerochainout(gnd),
	.zeroloopback(gnd),
	.rotate(gnd),
	.shiftright(gnd),
	.round(gnd),
	.roundchainout(gnd),
	.saturate(gnd),
	.saturatechainout(gnd),
	.dataa({\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT35 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT34 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT33 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT32 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT31 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT30 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT29 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT28 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT27 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT26 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT25 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT24 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT23 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT22 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT21 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT20 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT19 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT18 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT17 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT16 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT15 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT14 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT13 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT12 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT11 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT10 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT9 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT8 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT7 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT6 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT5 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT4 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT3 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT2 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~DATAOUT1 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult2~dataout }),
	.datab({\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT35 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT34 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT33 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT32 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT31 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT30 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT29 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT28 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT27 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT26 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT25 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT24 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT23 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT22 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT21 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT20 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT19 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT18 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT17 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT16 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT15 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT14 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT13 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT12 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT11 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT10 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT9 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT8 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT7 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT6 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT5 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT4 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT3 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT2 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~DATAOUT1 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult4~dataout }),
	.datac({\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT35 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT34 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT33 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT32 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT31 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT30 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT29 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT28 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT27 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT26 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT25 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT24 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT23 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT22 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT21 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT20 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT19 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT18 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT17 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT16 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT15 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT14 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT13 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT12 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT11 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT10 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT9 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT8 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT7 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT6 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT5 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT4 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT3 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT2 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~DATAOUT1 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult3~dataout }),
	.datad({\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT35 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT34 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT33 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT32 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT31 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT30 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT29 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT28 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT27 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT26 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT25 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT24 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT23 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT22 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT21 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT20 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT19 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT18 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT17 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT16 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT15 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT14 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT13 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT12 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT11 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT10 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT9 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT8 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT7 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT6 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT5 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT4 ,
\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT3 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT2 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~DATAOUT1 ,\hybrid_control_inst|Mult6|auto_generated|mac_mult1~dataout }),
	.chainin(1'b0),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.overflow(),
	.saturatechainoutoverflow(),
	.dftout(),
	.dataout(\hybrid_control_inst|Mult6|auto_generated|mac_out5_DATAOUT_bus ),
	.loopbackout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .acc_adder_operation = "add";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .dataa_width = 36;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .datab_width = 36;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .datac_width = 36;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .datad_width = 36;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .first_adder0_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .first_adder0_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .first_adder0_mode = "add";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .first_adder1_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .first_adder1_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .first_adder1_mode = "add";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .multa_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .multa_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .multb_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .multb_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .multc_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .multc_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .multd_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .multd_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .operation_mode = "36_bit_multiply";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .output_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .output_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .rotate_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .rotate_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .rotate_output_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .rotate_output_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .rotate_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .rotate_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .round_chain_out_mode = "nearest_integer";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .round_chain_out_width = 15;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .round_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .round_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .round_mode = "nearest_integer";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .round_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .round_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .round_width = 15;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .roundchainout_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .roundchainout_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .roundchainout_output_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .roundchainout_output_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .roundchainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .roundchainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturate_chain_out_mode = "asymmetric";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturate_chain_out_width = 1;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturate_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturate_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturate_mode = "asymmetric";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturate_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturate_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturate_width = 1;
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturatechainout_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturatechainout_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturatechainout_output_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturatechainout_output_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturatechainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .saturatechainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .second_adder_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .second_adder_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .shiftright_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .shiftright_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .shiftright_output_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .shiftright_output_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .shiftright_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .shiftright_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .signa_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .signa_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .signa_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .signa_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .signb_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .signb_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .signb_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .signb_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroacc_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroacc_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroacc_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroacc_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zerochainout_output_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zerochainout_output_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroloopback_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroloopback_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroloopback_output_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroloopback_output_clock = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroloopback_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult6|auto_generated|mac_out5 .zeroloopback_pipeline_clock = "none";
// synopsys translate_on

// Location: DSPMULT_X98_Y14_N0
stratixiv_mac_mult \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .dataa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .dataa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .dataa_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .datab_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .datab_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .datab_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y14_N1
stratixiv_mac_mult \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .dataa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .dataa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .dataa_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .datab_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .datab_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .datab_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y13_N0
stratixiv_mac_mult \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT71 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT70 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT69 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT68 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT67 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT66 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT65 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT64 }),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,vcc,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .dataa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .dataa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .dataa_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .datab_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .datab_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .datab_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPMULT_X98_Y13_N1
stratixiv_mac_mult \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT63 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT62 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT61 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT60 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT59 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT58 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT57 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT56 ,
\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT55 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT54 ,\hybrid_control_inst|Mult3|auto_generated|mac_out5~DATAOUT53 ,ADC_B[2],\ADC_B[1]~_Duplicate_1_q ,\ADC_B[0]~_Duplicate_1_q ,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,vcc,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .dataa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .dataa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .dataa_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .datab_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .datab_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .datab_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPOUT_X98_Y13_N2
stratixiv_mac_out \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 (
	.signa(vcc),
	.signb(vcc),
	.zeroacc(gnd),
	.zerochainout(gnd),
	.zeroloopback(gnd),
	.rotate(gnd),
	.shiftright(gnd),
	.round(gnd),
	.roundchainout(gnd),
	.saturate(gnd),
	.saturatechainout(gnd),
	.dataa({\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT35 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT34 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT33 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT32 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT31 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT30 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT29 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT28 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT27 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT26 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT25 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT24 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT23 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT22 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT21 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT20 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT19 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT18 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT17 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT16 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT15 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT14 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT13 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT12 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT11 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT10 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT9 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT8 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT7 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT6 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT5 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT4 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT3 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT2 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~DATAOUT1 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult1~dataout }),
	.datab({\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT35 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT34 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT33 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT32 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT31 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT30 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT29 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT28 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT27 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT26 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT25 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT24 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT23 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT22 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT21 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT20 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT19 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT18 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT17 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT16 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT15 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT14 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT13 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT12 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT11 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT10 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT9 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT8 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT7 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT6 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT5 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT4 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT3 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT2 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~DATAOUT1 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult2~dataout }),
	.datac({\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT35 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT34 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT33 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT32 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT31 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT30 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT29 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT28 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT27 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT26 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT25 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT24 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT23 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT22 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT21 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT20 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT19 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT18 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT17 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT16 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT15 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT14 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT13 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT12 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT11 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT10 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT9 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT8 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT7 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT6 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT5 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT4 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT3 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT2 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~DATAOUT1 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult3~dataout }),
	.datad({\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT35 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT34 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT33 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT32 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT31 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT30 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT29 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT28 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT27 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT26 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT25 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT24 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT23 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT22 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT21 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT20 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT19 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT18 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT17 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT16 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT15 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT14 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT13 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT12 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT11 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT10 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT9 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT8 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT7 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT6 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT5 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT4 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT3 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT2 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~DATAOUT1 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult4~dataout }),
	.chainin(1'b0),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.overflow(),
	.saturatechainoutoverflow(),
	.dftout(),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5_DATAOUT_bus ),
	.loopbackout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .acc_adder_operation = "add";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .dataa_width = 36;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .datab_width = 36;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .datac_width = 36;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .datad_width = 36;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .first_adder0_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .first_adder0_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .first_adder0_mode = "add";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .first_adder1_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .first_adder1_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .first_adder1_mode = "add";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .multa_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .multa_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .multb_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .multb_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .multc_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .multc_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .multd_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .multd_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .operation_mode = "36_bit_multiply";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .rotate_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .rotate_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .rotate_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .rotate_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .rotate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .rotate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .round_chain_out_mode = "nearest_integer";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .round_chain_out_width = 15;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .round_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .round_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .round_mode = "nearest_integer";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .round_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .round_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .round_width = 15;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .roundchainout_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .roundchainout_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .roundchainout_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .roundchainout_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .roundchainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .roundchainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturate_chain_out_mode = "asymmetric";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturate_chain_out_width = 1;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturate_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturate_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturate_mode = "asymmetric";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturate_width = 1;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturatechainout_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturatechainout_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturatechainout_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturatechainout_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturatechainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .saturatechainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .second_adder_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .second_adder_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .shiftright_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .shiftright_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .shiftright_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .shiftright_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .shiftright_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .shiftright_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .signa_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .signa_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .signb_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .signb_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroacc_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroacc_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroacc_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroacc_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zerochainout_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zerochainout_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroloopback_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroloopback_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroloopback_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroloopback_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroloopback_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5 .zeroloopback_pipeline_clock = "none";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N0
stratixiv_lcell_comb \hybrid_control_inst|Add3~1 (
// Equation(s):
// \hybrid_control_inst|Add3~1_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [1] ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [0] ) + ( !VCC ))
// \hybrid_control_inst|Add3~2  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [1] ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [0] ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [1]),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [0]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~1_sumout ),
	.cout(\hybrid_control_inst|Add3~2 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~1 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~1 .lut_mask = 64'h000000FF0000FF00;
defparam \hybrid_control_inst|Add3~1 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N2
stratixiv_lcell_comb \hybrid_control_inst|Add3~5 (
// Equation(s):
// \hybrid_control_inst|Add3~5_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [2] ) + ( \hybrid_control_inst|Add3~2  ))
// \hybrid_control_inst|Add3~6  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [2] ) + ( \hybrid_control_inst|Add3~2  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [2]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~2 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~5_sumout ),
	.cout(\hybrid_control_inst|Add3~6 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~5 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~5 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~5 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N4
stratixiv_lcell_comb \hybrid_control_inst|Add3~9 (
// Equation(s):
// \hybrid_control_inst|Add3~9_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [3] ) + ( \hybrid_control_inst|Add3~6  ))
// \hybrid_control_inst|Add3~10  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [3] ) + ( \hybrid_control_inst|Add3~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [3]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~9_sumout ),
	.cout(\hybrid_control_inst|Add3~10 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~9 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~9 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~9 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N6
stratixiv_lcell_comb \hybrid_control_inst|Add3~13 (
// Equation(s):
// \hybrid_control_inst|Add3~13_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [4] ) + ( \hybrid_control_inst|Add3~10  ))
// \hybrid_control_inst|Add3~14  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [4] ) + ( \hybrid_control_inst|Add3~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [4]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~13_sumout ),
	.cout(\hybrid_control_inst|Add3~14 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~13 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~13 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~13 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N8
stratixiv_lcell_comb \hybrid_control_inst|Add3~17 (
// Equation(s):
// \hybrid_control_inst|Add3~17_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [5] ) + ( \hybrid_control_inst|Add3~14  ))
// \hybrid_control_inst|Add3~18  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [5] ) + ( \hybrid_control_inst|Add3~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [5]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~17_sumout ),
	.cout(\hybrid_control_inst|Add3~18 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~17 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~17 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~17 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N10
stratixiv_lcell_comb \hybrid_control_inst|Add3~21 (
// Equation(s):
// \hybrid_control_inst|Add3~21_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [6] ) + ( GND ) + ( \hybrid_control_inst|Add3~18  ))
// \hybrid_control_inst|Add3~22  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [6] ) + ( GND ) + ( \hybrid_control_inst|Add3~18  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [6]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~21_sumout ),
	.cout(\hybrid_control_inst|Add3~22 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~21 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~21 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~21 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N12
stratixiv_lcell_comb \hybrid_control_inst|Add3~25 (
// Equation(s):
// \hybrid_control_inst|Add3~25_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [7] ) + ( GND ) + ( \hybrid_control_inst|Add3~22  ))
// \hybrid_control_inst|Add3~26  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [7] ) + ( GND ) + ( \hybrid_control_inst|Add3~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [7]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~25_sumout ),
	.cout(\hybrid_control_inst|Add3~26 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~25 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~25 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~25 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N14
stratixiv_lcell_comb \hybrid_control_inst|Add3~29 (
// Equation(s):
// \hybrid_control_inst|Add3~29_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [8] ) + ( GND ) + ( \hybrid_control_inst|Add3~26  ))
// \hybrid_control_inst|Add3~30  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [8] ) + ( GND ) + ( \hybrid_control_inst|Add3~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [8]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~29_sumout ),
	.cout(\hybrid_control_inst|Add3~30 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~29 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~29 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~29 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N16
stratixiv_lcell_comb \hybrid_control_inst|Add3~33 (
// Equation(s):
// \hybrid_control_inst|Add3~33_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [9] ) + ( GND ) + ( \hybrid_control_inst|Add3~30  ))
// \hybrid_control_inst|Add3~34  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [9] ) + ( GND ) + ( \hybrid_control_inst|Add3~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [9]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~33_sumout ),
	.cout(\hybrid_control_inst|Add3~34 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~33 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~33 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~33 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N18
stratixiv_lcell_comb \hybrid_control_inst|Add3~37 (
// Equation(s):
// \hybrid_control_inst|Add3~37_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [10] ) + ( GND ) + ( \hybrid_control_inst|Add3~34  ))
// \hybrid_control_inst|Add3~38  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [10] ) + ( GND ) + ( \hybrid_control_inst|Add3~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [10]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~37_sumout ),
	.cout(\hybrid_control_inst|Add3~38 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~37 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~37 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~37 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N20
stratixiv_lcell_comb \hybrid_control_inst|Add3~41 (
// Equation(s):
// \hybrid_control_inst|Add3~41_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [11] ) + ( \hybrid_control_inst|Add3~38  ))
// \hybrid_control_inst|Add3~42  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [11] ) + ( \hybrid_control_inst|Add3~38  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [11]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~38 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~41_sumout ),
	.cout(\hybrid_control_inst|Add3~42 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~41 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~41 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~41 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N22
stratixiv_lcell_comb \hybrid_control_inst|Add3~45 (
// Equation(s):
// \hybrid_control_inst|Add3~45_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [12] ) + ( GND ) + ( \hybrid_control_inst|Add3~42  ))
// \hybrid_control_inst|Add3~46  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [12] ) + ( GND ) + ( \hybrid_control_inst|Add3~42  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [12]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~42 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~45_sumout ),
	.cout(\hybrid_control_inst|Add3~46 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~45 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~45 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~45 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N24
stratixiv_lcell_comb \hybrid_control_inst|Add3~49 (
// Equation(s):
// \hybrid_control_inst|Add3~49_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [13] ) + ( GND ) + ( \hybrid_control_inst|Add3~46  ))
// \hybrid_control_inst|Add3~50  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [13] ) + ( GND ) + ( \hybrid_control_inst|Add3~46  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [13]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~46 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~49_sumout ),
	.cout(\hybrid_control_inst|Add3~50 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~49 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~49 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~49 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N26
stratixiv_lcell_comb \hybrid_control_inst|Add3~53 (
// Equation(s):
// \hybrid_control_inst|Add3~53_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [14] ) + ( GND ) + ( \hybrid_control_inst|Add3~50  ))
// \hybrid_control_inst|Add3~54  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [14] ) + ( GND ) + ( \hybrid_control_inst|Add3~50  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [14]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~50 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~53_sumout ),
	.cout(\hybrid_control_inst|Add3~54 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~53 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~53 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~53 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N28
stratixiv_lcell_comb \hybrid_control_inst|Add3~57 (
// Equation(s):
// \hybrid_control_inst|Add3~57_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [15] ) + ( GND ) + ( \hybrid_control_inst|Add3~54  ))
// \hybrid_control_inst|Add3~58  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [15] ) + ( GND ) + ( \hybrid_control_inst|Add3~54  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [15]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~54 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~57_sumout ),
	.cout(\hybrid_control_inst|Add3~58 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~57 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~57 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~57 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N30
stratixiv_lcell_comb \hybrid_control_inst|Add3~61 (
// Equation(s):
// \hybrid_control_inst|Add3~61_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [16] ) + ( \hybrid_control_inst|Add3~58  ))
// \hybrid_control_inst|Add3~62  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [16] ) + ( \hybrid_control_inst|Add3~58  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [16]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~58 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~61_sumout ),
	.cout(\hybrid_control_inst|Add3~62 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~61 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~61 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~61 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N32
stratixiv_lcell_comb \hybrid_control_inst|Add3~65 (
// Equation(s):
// \hybrid_control_inst|Add3~65_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [17] ) + ( \hybrid_control_inst|Add3~62  ))
// \hybrid_control_inst|Add3~66  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [17] ) + ( \hybrid_control_inst|Add3~62  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [17]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~62 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~65_sumout ),
	.cout(\hybrid_control_inst|Add3~66 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~65 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~65 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~65 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N34
stratixiv_lcell_comb \hybrid_control_inst|Add3~69 (
// Equation(s):
// \hybrid_control_inst|Add3~69_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [18] ) + ( \hybrid_control_inst|Add3~66  ))
// \hybrid_control_inst|Add3~70  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [18] ) + ( \hybrid_control_inst|Add3~66  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [18]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~66 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~69_sumout ),
	.cout(\hybrid_control_inst|Add3~70 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~69 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~69 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~69 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N36
stratixiv_lcell_comb \hybrid_control_inst|Add3~73 (
// Equation(s):
// \hybrid_control_inst|Add3~73_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [19] ) + ( \hybrid_control_inst|Add3~70  ))
// \hybrid_control_inst|Add3~74  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [19] ) + ( \hybrid_control_inst|Add3~70  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [19]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~70 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~73_sumout ),
	.cout(\hybrid_control_inst|Add3~74 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~73 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~73 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~73 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y7_N38
stratixiv_lcell_comb \hybrid_control_inst|Add3~77 (
// Equation(s):
// \hybrid_control_inst|Add3~77_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [20] ) + ( \hybrid_control_inst|Add3~74  ))
// \hybrid_control_inst|Add3~78  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [20] ) + ( \hybrid_control_inst|Add3~74  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [20]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~74 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~77_sumout ),
	.cout(\hybrid_control_inst|Add3~78 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~77 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~77 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~77 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N0
stratixiv_lcell_comb \hybrid_control_inst|Add3~81 (
// Equation(s):
// \hybrid_control_inst|Add3~81_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [21] ) + ( GND ) + ( \hybrid_control_inst|Add3~78  ))
// \hybrid_control_inst|Add3~82  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [21] ) + ( GND ) + ( \hybrid_control_inst|Add3~78  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [21]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~78 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~81_sumout ),
	.cout(\hybrid_control_inst|Add3~82 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~81 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~81 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~81 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N2
stratixiv_lcell_comb \hybrid_control_inst|Add3~85 (
// Equation(s):
// \hybrid_control_inst|Add3~85_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [22] ) + ( \hybrid_control_inst|Add3~82  ))
// \hybrid_control_inst|Add3~86  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [22] ) + ( \hybrid_control_inst|Add3~82  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [22]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~82 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~85_sumout ),
	.cout(\hybrid_control_inst|Add3~86 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~85 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~85 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~85 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N4
stratixiv_lcell_comb \hybrid_control_inst|Add3~89 (
// Equation(s):
// \hybrid_control_inst|Add3~89_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [23] ) + ( \hybrid_control_inst|Add3~86  ))
// \hybrid_control_inst|Add3~90  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [23] ) + ( \hybrid_control_inst|Add3~86  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [23]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~86 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~89_sumout ),
	.cout(\hybrid_control_inst|Add3~90 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~89 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~89 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~89 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N6
stratixiv_lcell_comb \hybrid_control_inst|Add3~93 (
// Equation(s):
// \hybrid_control_inst|Add3~93_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [24] ) + ( \hybrid_control_inst|Add3~90  ))
// \hybrid_control_inst|Add3~94  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [24] ) + ( \hybrid_control_inst|Add3~90  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [24]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~90 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~93_sumout ),
	.cout(\hybrid_control_inst|Add3~94 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~93 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~93 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~93 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N8
stratixiv_lcell_comb \hybrid_control_inst|Add3~97 (
// Equation(s):
// \hybrid_control_inst|Add3~97_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [25] ) + ( \hybrid_control_inst|Add3~94  ))
// \hybrid_control_inst|Add3~98  = CARRY(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [25] ) + ( \hybrid_control_inst|Add3~94  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [25]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~94 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~97_sumout ),
	.cout(\hybrid_control_inst|Add3~98 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~97 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~97 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~97 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N10
stratixiv_lcell_comb \hybrid_control_inst|Add3~101 (
// Equation(s):
// \hybrid_control_inst|Add3~101_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [26] ) + ( GND ) + ( \hybrid_control_inst|Add3~98  ))
// \hybrid_control_inst|Add3~102  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [26] ) + ( GND ) + ( \hybrid_control_inst|Add3~98  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [26]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~98 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~101_sumout ),
	.cout(\hybrid_control_inst|Add3~102 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~101 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~101 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~101 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N12
stratixiv_lcell_comb \hybrid_control_inst|Add3~105 (
// Equation(s):
// \hybrid_control_inst|Add3~105_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [27] ) + ( GND ) + ( \hybrid_control_inst|Add3~102  ))
// \hybrid_control_inst|Add3~106  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [27] ) + ( GND ) + ( \hybrid_control_inst|Add3~102  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [27]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~102 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~105_sumout ),
	.cout(\hybrid_control_inst|Add3~106 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~105 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~105 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~105 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N14
stratixiv_lcell_comb \hybrid_control_inst|Add3~109 (
// Equation(s):
// \hybrid_control_inst|Add3~109_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [28] ) + ( GND ) + ( \hybrid_control_inst|Add3~106  ))
// \hybrid_control_inst|Add3~110  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [28] ) + ( GND ) + ( \hybrid_control_inst|Add3~106  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [28]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~106 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~109_sumout ),
	.cout(\hybrid_control_inst|Add3~110 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~109 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~109 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~109 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N16
stratixiv_lcell_comb \hybrid_control_inst|Add3~113 (
// Equation(s):
// \hybrid_control_inst|Add3~113_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [29] ) + ( GND ) + ( \hybrid_control_inst|Add3~110  ))
// \hybrid_control_inst|Add3~114  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [29] ) + ( GND ) + ( \hybrid_control_inst|Add3~110  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [29]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~110 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~113_sumout ),
	.cout(\hybrid_control_inst|Add3~114 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~113 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~113 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~113 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N18
stratixiv_lcell_comb \hybrid_control_inst|Add3~117 (
// Equation(s):
// \hybrid_control_inst|Add3~117_sumout  = SUM(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [30] ) + ( GND ) + ( \hybrid_control_inst|Add3~114  ))
// \hybrid_control_inst|Add3~118  = CARRY(( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [30] ) + ( GND ) + ( \hybrid_control_inst|Add3~114  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [30]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~114 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~117_sumout ),
	.cout(\hybrid_control_inst|Add3~118 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~117 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~117 .lut_mask = 64'h0000FFFF0000FF00;
defparam \hybrid_control_inst|Add3~117 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X111_Y6_N20
stratixiv_lcell_comb \hybrid_control_inst|Add3~121 (
// Equation(s):
// \hybrid_control_inst|Add3~121_sumout  = SUM(( GND ) + ( !\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [31] ) + ( \hybrid_control_inst|Add3~118  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [31]),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add3~118 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add3~121_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add3~121 .extended_lut = "off";
defparam \hybrid_control_inst|Add3~121 .lut_mask = 64'h000000FF00000000;
defparam \hybrid_control_inst|Add3~121 .shared_arith = "off";
// synopsys translate_on

// Location: DSPMULT_X98_Y6_N0
stratixiv_mac_mult \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Add3~121_sumout ,\hybrid_control_inst|Add3~117_sumout ,\hybrid_control_inst|Add3~113_sumout ,\hybrid_control_inst|Add3~109_sumout ,\hybrid_control_inst|Add3~105_sumout ,\hybrid_control_inst|Add3~101_sumout ,
\hybrid_control_inst|Add3~97_sumout ,\hybrid_control_inst|Add3~93_sumout ,\hybrid_control_inst|Add3~89_sumout ,\hybrid_control_inst|Add3~85_sumout ,\hybrid_control_inst|Add3~81_sumout ,\hybrid_control_inst|Add3~77_sumout ,\hybrid_control_inst|Add3~73_sumout ,
\hybrid_control_inst|Add3~69_sumout ,\hybrid_control_inst|Add3~65_sumout ,\hybrid_control_inst|Add3~61_sumout ,\hybrid_control_inst|Add3~57_sumout ,\hybrid_control_inst|Add3~53_sumout }),
	.datab({vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .dataa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .dataa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .dataa_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .datab_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .datab_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .datab_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y6_N1
stratixiv_mac_mult \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Add3~49_sumout ,\hybrid_control_inst|Add3~45_sumout ,\hybrid_control_inst|Add3~41_sumout ,\hybrid_control_inst|Add3~37_sumout ,\hybrid_control_inst|Add3~33_sumout ,\hybrid_control_inst|Add3~29_sumout ,\hybrid_control_inst|Add3~25_sumout ,
\hybrid_control_inst|Add3~21_sumout ,\hybrid_control_inst|Add3~17_sumout ,\hybrid_control_inst|Add3~13_sumout ,\hybrid_control_inst|Add3~9_sumout ,\hybrid_control_inst|Add3~5_sumout ,\hybrid_control_inst|Add3~1_sumout ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [0],gnd,gnd,gnd,gnd}),
	.datab({vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc,vcc}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .dataa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .dataa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .dataa_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .datab_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .datab_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .datab_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y5_N0
stratixiv_mac_mult \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Add3~121_sumout ,\hybrid_control_inst|Add3~117_sumout ,\hybrid_control_inst|Add3~113_sumout ,\hybrid_control_inst|Add3~109_sumout ,\hybrid_control_inst|Add3~105_sumout ,\hybrid_control_inst|Add3~101_sumout ,
\hybrid_control_inst|Add3~97_sumout ,\hybrid_control_inst|Add3~93_sumout ,\hybrid_control_inst|Add3~89_sumout ,\hybrid_control_inst|Add3~85_sumout ,\hybrid_control_inst|Add3~81_sumout ,\hybrid_control_inst|Add3~77_sumout ,\hybrid_control_inst|Add3~73_sumout ,
\hybrid_control_inst|Add3~69_sumout ,\hybrid_control_inst|Add3~65_sumout ,\hybrid_control_inst|Add3~61_sumout ,\hybrid_control_inst|Add3~57_sumout ,\hybrid_control_inst|Add3~53_sumout }),
	.datab({vcc,vcc,vcc,vcc,gnd,gnd,gnd,gnd,gnd,vcc,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .dataa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .dataa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .dataa_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .datab_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .datab_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .datab_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPMULT_X98_Y5_N1
stratixiv_mac_mult \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 (
	.signa(vcc),
	.signb(vcc),
	.dataa({\hybrid_control_inst|Add3~49_sumout ,\hybrid_control_inst|Add3~45_sumout ,\hybrid_control_inst|Add3~41_sumout ,\hybrid_control_inst|Add3~37_sumout ,\hybrid_control_inst|Add3~33_sumout ,\hybrid_control_inst|Add3~29_sumout ,\hybrid_control_inst|Add3~25_sumout ,
\hybrid_control_inst|Add3~21_sumout ,\hybrid_control_inst|Add3~17_sumout ,\hybrid_control_inst|Add3~13_sumout ,\hybrid_control_inst|Add3~9_sumout ,\hybrid_control_inst|Add3~5_sumout ,\hybrid_control_inst|Add3~1_sumout ,
\hybrid_control_inst|Add1_rtl_0|auto_generated|add_sub11|add_sub_cella [0],gnd,gnd,gnd,gnd}),
	.datab({vcc,vcc,vcc,vcc,gnd,gnd,gnd,gnd,gnd,vcc,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .dataa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .dataa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .dataa_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .datab_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .datab_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .datab_width = 18;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .scanouta_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .scanouta_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPOUT_X98_Y5_N2
stratixiv_mac_out \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 (
	.signa(vcc),
	.signb(vcc),
	.zeroacc(gnd),
	.zerochainout(gnd),
	.zeroloopback(gnd),
	.rotate(gnd),
	.shiftright(gnd),
	.round(gnd),
	.roundchainout(gnd),
	.saturate(gnd),
	.saturatechainout(gnd),
	.dataa({\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT35 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT34 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT33 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT32 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT31 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT30 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT29 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT28 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT27 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT26 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT25 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT24 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT23 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT22 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT21 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT20 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT19 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT18 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT17 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT16 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT15 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT14 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT13 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT12 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT11 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT10 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT9 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT8 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT7 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT6 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT5 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT4 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT3 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT2 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~DATAOUT1 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult6~dataout }),
	.datab({\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT35 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT34 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT33 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT32 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT31 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT30 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT29 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT28 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT27 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT26 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT25 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT24 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT23 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT22 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT21 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT20 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT19 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT18 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT17 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT16 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT15 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT14 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT13 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT12 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT11 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT10 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT9 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT8 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT7 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT6 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT5 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT4 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT3 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT2 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~DATAOUT1 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult7~dataout }),
	.datac({\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT35 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT34 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT33 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT32 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT31 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT30 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT29 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT28 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT27 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT26 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT25 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT24 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT23 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT22 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT21 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT20 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT19 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT18 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT17 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT16 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT15 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT14 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT13 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT12 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT11 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT10 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT9 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT8 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT7 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT6 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT5 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT4 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT3 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT2 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~DATAOUT1 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult8~dataout }),
	.datad({\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT35 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT34 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT33 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT32 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT31 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT30 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT29 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT28 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT27 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT26 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT25 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT24 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT23 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT22 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT21 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT20 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT19 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT18 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT17 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT16 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT15 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT14 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT13 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT12 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT11 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT10 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT9 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT8 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT7 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT6 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT5 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT4 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT3 ,
\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT2 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~DATAOUT1 ,\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_mult9~dataout }),
	.chainin(1'b0),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.overflow(),
	.saturatechainoutoverflow(),
	.dftout(),
	.dataout(\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10_DATAOUT_bus ),
	.loopbackout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .acc_adder_operation = "add";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .dataa_width = 36;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .datab_width = 36;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .datac_width = 36;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .datad_width = 36;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .first_adder0_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .first_adder0_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .first_adder0_mode = "add";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .first_adder1_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .first_adder1_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .first_adder1_mode = "add";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .multa_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .multa_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .multb_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .multb_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .multc_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .multc_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .multd_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .multd_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .operation_mode = "36_bit_multiply";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .rotate_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .rotate_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .rotate_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .rotate_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .rotate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .rotate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .round_chain_out_mode = "nearest_integer";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .round_chain_out_width = 15;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .round_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .round_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .round_mode = "nearest_integer";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .round_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .round_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .round_width = 15;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .roundchainout_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .roundchainout_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .roundchainout_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .roundchainout_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .roundchainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .roundchainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturate_chain_out_mode = "asymmetric";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturate_chain_out_width = 1;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturate_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturate_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturate_mode = "asymmetric";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturate_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturate_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturate_width = 1;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturatechainout_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturatechainout_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturatechainout_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturatechainout_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturatechainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .saturatechainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .second_adder_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .second_adder_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .shiftright_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .shiftright_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .shiftright_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .shiftright_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .shiftright_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .shiftright_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .signa_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .signa_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .signa_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .signa_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .signb_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .signb_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .signb_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .signb_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroacc_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroacc_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroacc_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroacc_pipeline_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zerochainout_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zerochainout_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroloopback_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroloopback_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroloopback_output_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroloopback_output_clock = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroloopback_pipeline_clear = "none";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10 .zeroloopback_pipeline_clock = "none";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N0
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [0] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT8  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT8  ) + ( !VCC ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT8  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT8  ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT8 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT8 ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [0]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N2
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [1] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT9  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT9  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT9  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT9  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT9 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT9 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[0]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [1]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N4
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [2] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT10  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT10  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT10  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT10  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT10 ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT10 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[1]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [2]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2] .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N6
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [3] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT11  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT11  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT11  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT11  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT11 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT11 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[2]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [3]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N8
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [4] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT12  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT12  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT12  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT12  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT12 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT12 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[3]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [4]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N10
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [5] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT13  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT13  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT13  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT13  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT13 ),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT13 ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[4]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [5]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5] .lut_mask = 64'h0000F0F0000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N12
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [6] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT14  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT14  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT14  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT14  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT14 ),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT14 ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[5]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [6]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6] .lut_mask = 64'h0000F0F0000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N14
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [7] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT15  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT15  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT15  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT15  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT15 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT15 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[6]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [7]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N16
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [8] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT16  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT16  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT16  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT16  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT16 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT16 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[7]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [8]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N18
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [9] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT17  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT17  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT17  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT17  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT17 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT17 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[8]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [9]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N20
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [10] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT18  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT18  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT18  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT18  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT18 ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT18 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[9]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [10]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10] .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N22
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [11] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT19  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT19  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT19  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT19  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT19 ),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT19 ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[10]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [11]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11] .lut_mask = 64'h0000F0F0000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N24
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [12] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT20  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT20  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT20  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT20  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT20 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT20 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[11]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [12]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N26
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [13] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT21  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT21  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT21  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT21  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT21 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT21 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[12]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [13]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N28
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [14] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT22  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT22  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT22  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT22  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT22 ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT22 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[13]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [14]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14] .lut_mask = 64'h0000FF0000000F0F;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N30
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [15] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT23  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT23  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT23  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT23  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT23 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT23 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[14]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [15]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N32
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [16] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT24  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT24  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT24  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT24  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT24 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT24 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[15]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [16]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N34
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [17] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT25  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT25  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT25  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT25  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT25 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT25 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[16]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [17]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N36
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [18] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT26  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT26  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT26  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT26  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT26 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT26 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[17]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [18]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y9_N38
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [19] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT27  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT27  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT27  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT27  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT27 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT27 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[18]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [19]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N0
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [20] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT28  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT28  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT28  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT28  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT28 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT28 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[19]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [20]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N2
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [21] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT29  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT29  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT29  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT29  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT29 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT29 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[20]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [21]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N4
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [22] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT30  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT30  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT30  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT30  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT30 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT30 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[21]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [22]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N6
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [23] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT31  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT31  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT31  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT31  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT31 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT31 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[22]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [23]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N8
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [24] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT32  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT32  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT32  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT32  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT32 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT32 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[23]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [24]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N10
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [25] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT33  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT33  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT33  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT33  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT33 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT33 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[24]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [25]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N12
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [26] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT34  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT34  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT34  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT34  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT34 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT34 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[25]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [26]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N14
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [27] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT35  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT35  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT35  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT35  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT35 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT35 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[26]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [27]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N16
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [28] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT36  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT36  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT36  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT36  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT36 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT36 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[27]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [28]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N18
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [29] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT37  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT37  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT37  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT37  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT37 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT37 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[28]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [29]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N20
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[30] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [30] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT38  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT38  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT  ))
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT  = CARRY(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT38  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT38  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT38 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT38 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[29]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [30]),
	.cout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[30] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[30] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[30] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X99_Y8_N22
stratixiv_lcell_comb \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[31] (
// Equation(s):
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [31] = SUM(( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT39  ) + ( \hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT39  ) + ( 
// \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out10~DATAOUT39 ),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Add4_rtl_0|auto_generated|mac_out5~DATAOUT39 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[30]~COUT ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [31]),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[31] .extended_lut = "off";
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[31] .lut_mask = 64'h0000FF00000000FF;
defparam \hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella[31] .shared_arith = "off";
// synopsys translate_on

// Location: DSPMULT_X98_Y8_N0
stratixiv_mac_mult \hybrid_control_inst|Mult9|auto_generated|mac_mult2 (
	.signa(vcc),
	.signb(vcc),
	.dataa({!\hybrid_control_inst|sigma_prev~q ,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [31],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [30],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [29],
\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [28],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [27],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [26],
\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [25],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [24],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [23],
\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [22],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [21],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [20],
\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [19],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [18],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [17],
\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [16],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [15],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [14]}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult9|auto_generated|mac_mult2_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .dataa_width = 18;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .datab_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .datab_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .datab_width = 18;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .signa_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .signa_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .signb_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .signb_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult2 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y8_N1
stratixiv_mac_mult \hybrid_control_inst|Mult9|auto_generated|mac_mult4 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult9|auto_generated|mac_mult4_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .dataa_width = 18;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .datab_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .datab_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .datab_width = 18;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .signa_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .signa_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .signb_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .signb_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult4 .signb_internally_grounded = "false";
// synopsys translate_on

// Location: DSPMULT_X98_Y7_N0
stratixiv_mac_mult \hybrid_control_inst|Mult9|auto_generated|mac_mult3 (
	.signa(vcc),
	.signb(vcc),
	.dataa({!\hybrid_control_inst|sigma_prev~q ,vcc,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [13],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [12],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [11],
\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [10],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [9],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [8],
\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [7],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [6],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [5],
\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [4],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [3],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [2],
\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [1],\hybrid_control_inst|Add4_rtl_0|auto_generated|add_sub11|add_sub_cella [0],gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult9|auto_generated|mac_mult3_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .dataa_width = 18;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .datab_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .datab_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .datab_width = 18;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .signa_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .signa_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .signb_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .signb_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult3 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPMULT_X98_Y7_N1
stratixiv_mac_mult \hybrid_control_inst|Mult9|auto_generated|mac_mult1 (
	.signa(vcc),
	.signb(vcc),
	.dataa({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.datab({gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd,gnd}),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.dataout(\hybrid_control_inst|Mult9|auto_generated|mac_mult1_DATAOUT_bus ),
	.scanouta());
// synopsys translate_off
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .dataa_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .dataa_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .dataa_width = 18;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .datab_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .datab_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .datab_width = 18;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .scanouta_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .scanouta_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .signa_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .signa_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .signb_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .signb_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_mult1 .signb_internally_grounded = "true";
// synopsys translate_on

// Location: DSPOUT_X98_Y7_N2
stratixiv_mac_out \hybrid_control_inst|Mult9|auto_generated|mac_out5 (
	.signa(vcc),
	.signb(vcc),
	.zeroacc(gnd),
	.zerochainout(gnd),
	.zeroloopback(gnd),
	.rotate(gnd),
	.shiftright(gnd),
	.round(gnd),
	.roundchainout(gnd),
	.saturate(gnd),
	.saturatechainout(gnd),
	.dataa({\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT35 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT34 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT33 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT32 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT31 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT30 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT29 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT28 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT27 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT26 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT25 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT24 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT23 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT22 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT21 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT20 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT19 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT18 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT17 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT16 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT15 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT14 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT13 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT12 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT11 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT10 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT9 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT8 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT7 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT6 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT5 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT4 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT3 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT2 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~DATAOUT1 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult2~dataout }),
	.datab({\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT35 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT34 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT33 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT32 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT31 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT30 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT29 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT28 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT27 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT26 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT25 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT24 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT23 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT22 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT21 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT20 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT19 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT18 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT17 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT16 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT15 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT14 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT13 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT12 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT11 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT10 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT9 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT8 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT7 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT6 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT5 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT4 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT3 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT2 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~DATAOUT1 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult4~dataout }),
	.datac({\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT35 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT34 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT33 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT32 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT31 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT30 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT29 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT28 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT27 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT26 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT25 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT24 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT23 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT22 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT21 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT20 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT19 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT18 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT17 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT16 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT15 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT14 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT13 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT12 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT11 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT10 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT9 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT8 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT7 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT6 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT5 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT4 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT3 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT2 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~DATAOUT1 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult3~dataout }),
	.datad({\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT35 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT34 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT33 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT32 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT31 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT30 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT29 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT28 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT27 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT26 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT25 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT24 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT23 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT22 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT21 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT20 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT19 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT18 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT17 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT16 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT15 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT14 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT13 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT12 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT11 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT10 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT9 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT8 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT7 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT6 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT5 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT4 ,
\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT3 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT2 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~DATAOUT1 ,\hybrid_control_inst|Mult9|auto_generated|mac_mult1~dataout }),
	.chainin(1'b0),
	.clk(4'b0000),
	.aclr(4'b0000),
	.ena(4'b1111),
	.devclrn(devclrn),
	.devpor(devpor),
	.overflow(),
	.saturatechainoutoverflow(),
	.dftout(),
	.dataout(\hybrid_control_inst|Mult9|auto_generated|mac_out5_DATAOUT_bus ),
	.loopbackout());
// synopsys translate_off
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .acc_adder_operation = "add";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .dataa_width = 36;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .datab_width = 36;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .datac_width = 36;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .datad_width = 36;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .first_adder0_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .first_adder0_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .first_adder0_mode = "add";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .first_adder1_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .first_adder1_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .first_adder1_mode = "add";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .multa_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .multa_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .multb_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .multb_signb_internally_grounded = "false";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .multc_signa_internally_grounded = "false";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .multc_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .multd_signa_internally_grounded = "true";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .multd_signb_internally_grounded = "true";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .operation_mode = "36_bit_multiply";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .output_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .output_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .rotate_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .rotate_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .rotate_output_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .rotate_output_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .rotate_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .rotate_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .round_chain_out_mode = "nearest_integer";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .round_chain_out_width = 15;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .round_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .round_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .round_mode = "nearest_integer";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .round_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .round_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .round_width = 15;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .roundchainout_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .roundchainout_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .roundchainout_output_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .roundchainout_output_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .roundchainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .roundchainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturate_chain_out_mode = "asymmetric";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturate_chain_out_width = 1;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturate_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturate_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturate_mode = "asymmetric";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturate_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturate_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturate_width = 1;
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturatechainout_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturatechainout_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturatechainout_output_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturatechainout_output_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturatechainout_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .saturatechainout_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .second_adder_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .second_adder_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .shiftright_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .shiftright_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .shiftright_output_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .shiftright_output_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .shiftright_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .shiftright_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .signa_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .signa_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .signa_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .signa_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .signb_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .signb_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .signb_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .signb_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroacc_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroacc_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroacc_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroacc_pipeline_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zerochainout_output_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zerochainout_output_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroloopback_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroloopback_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroloopback_output_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroloopback_output_clock = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroloopback_pipeline_clear = "none";
defparam \hybrid_control_inst|Mult9|auto_generated|mac_out5 .zeroloopback_pipeline_clock = "none";
// synopsys translate_on

// Location: LABCELL_X112_Y8_N38
stratixiv_lcell_comb \hybrid_control_inst|o_sigma~0 (
// Equation(s):
// \hybrid_control_inst|o_sigma~0_combout  = ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT69  & ( \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT69  & ( \hybrid_control_inst|sigma_prev~q  ) ) ) # ( 
// !\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT69  & ( \hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT69  & ( !\hybrid_control_inst|sigma_prev~q  ) ) ) # ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT69  & ( 
// !\hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT69  & ( !\hybrid_control_inst|sigma_prev~q  ) ) ) # ( !\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT69  & ( !\hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT69  & ( 
// !\hybrid_control_inst|sigma_prev~q  ) ) )

	.dataa(!\hybrid_control_inst|sigma_prev~q ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT69 ),
	.dataf(!\hybrid_control_inst|Mult9|auto_generated|mac_out5~DATAOUT69 ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|o_sigma~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|o_sigma~0 .extended_lut = "off";
defparam \hybrid_control_inst|o_sigma~0 .lut_mask = 64'hAAAAAAAAAAAA5555;
defparam \hybrid_control_inst|o_sigma~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y8_N24
stratixiv_lcell_comb \hybrid_control_inst|sigma_prev~0 (
// Equation(s):
// \hybrid_control_inst|sigma_prev~0_combout  = ( !\hybrid_control_inst|o_sigma~0_combout  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|o_sigma~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\hybrid_control_inst|sigma_prev~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|sigma_prev~0 .extended_lut = "off";
defparam \hybrid_control_inst|sigma_prev~0 .lut_mask = 64'hFFFFFFFF00000000;
defparam \hybrid_control_inst|sigma_prev~0 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y8_N25
dffeas \hybrid_control_inst|sigma_prev (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\hybrid_control_inst|sigma_prev~0_combout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(gnd),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\hybrid_control_inst|sigma_prev~q ),
	.prn(vcc));
// synopsys translate_off
defparam \hybrid_control_inst|sigma_prev .is_wysiwyg = "true";
defparam \hybrid_control_inst|sigma_prev .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N0
stratixiv_lcell_comb \hybrid_control_inst|Add0~1 (
// Equation(s):
// \hybrid_control_inst|Add0~1_sumout  = SUM(( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT56  ) + ( VCC ) + ( !VCC ))
// \hybrid_control_inst|Add0~2  = CARRY(( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT56  ) + ( VCC ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT56 ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~1_sumout ),
	.cout(\hybrid_control_inst|Add0~2 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~1 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~1 .lut_mask = 64'h00000000000000FF;
defparam \hybrid_control_inst|Add0~1 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y34_N1
stratixiv_io_ibuf \SW[2]~input (
	.i(SW[2]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\SW[2]~input_o ));
// synopsys translate_off
defparam \SW[2]~input .bus_hold = "false";
defparam \SW[2]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: FF_X115_Y10_N17
dffeas \DAA_copy[0] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[0]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~1_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[0]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[0] .is_wysiwyg = "true";
defparam \DAA_copy[0] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X115_Y10_N28
stratixiv_lcell_comb \ADA_DATA[1]~_wirecell (
// Equation(s):
// \ADA_DATA[1]~_wirecell_combout  = ( !\ADA_DATA[1]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(!\ADA_DATA[1]~input_o ),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[1]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[1]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[1]~_wirecell .lut_mask = 64'hFFFF0000FFFF0000;
defparam \ADA_DATA[1]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N2
stratixiv_lcell_comb \hybrid_control_inst|Add0~5 (
// Equation(s):
// \hybrid_control_inst|Add0~5_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT57  ) + ( \hybrid_control_inst|Add0~2  ))
// \hybrid_control_inst|Add0~6  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT57  ) + ( \hybrid_control_inst|Add0~2  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT57 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~2 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~5_sumout ),
	.cout(\hybrid_control_inst|Add0~6 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~5 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~5 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~5 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X115_Y10_N29
dffeas \DAA_copy[1] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[1]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~5_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[1]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[1] .is_wysiwyg = "true";
defparam \DAA_copy[1] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X115_Y10_N26
stratixiv_lcell_comb \ADA_DATA[2]~_wirecell (
// Equation(s):
// \ADA_DATA[2]~_wirecell_combout  = !\ADA_DATA[2]~input_o 

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADA_DATA[2]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[2]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[2]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[2]~_wirecell .lut_mask = 64'hF0F0F0F0F0F0F0F0;
defparam \ADA_DATA[2]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N4
stratixiv_lcell_comb \hybrid_control_inst|Add0~9 (
// Equation(s):
// \hybrid_control_inst|Add0~9_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT58  ) + ( \hybrid_control_inst|Add0~6  ))
// \hybrid_control_inst|Add0~10  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT58  ) + ( \hybrid_control_inst|Add0~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT58 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~9_sumout ),
	.cout(\hybrid_control_inst|Add0~10 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~9 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~9 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~9 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X115_Y10_N27
dffeas \DAA_copy[2] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[2]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~9_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[2]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[2] .is_wysiwyg = "true";
defparam \DAA_copy[2] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X115_Y10_N22
stratixiv_lcell_comb \ADA_DATA[3]~_wirecell (
// Equation(s):
// \ADA_DATA[3]~_wirecell_combout  = !\ADA_DATA[3]~input_o 

	.dataa(!\ADA_DATA[3]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[3]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[3]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[3]~_wirecell .lut_mask = 64'hAAAAAAAAAAAAAAAA;
defparam \ADA_DATA[3]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N6
stratixiv_lcell_comb \hybrid_control_inst|Add0~13 (
// Equation(s):
// \hybrid_control_inst|Add0~13_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT59  ) + ( \hybrid_control_inst|Add0~10  ))
// \hybrid_control_inst|Add0~14  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT59  ) + ( \hybrid_control_inst|Add0~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT59 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~13_sumout ),
	.cout(\hybrid_control_inst|Add0~14 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~13 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~13 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~13 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X115_Y10_N23
dffeas \DAA_copy[3] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[3]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~13_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[3]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[3] .is_wysiwyg = "true";
defparam \DAA_copy[3] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X115_Y10_N34
stratixiv_lcell_comb \ADA_DATA[4]~_wirecell (
// Equation(s):
// \ADA_DATA[4]~_wirecell_combout  = !\ADA_DATA[4]~input_o 

	.dataa(!\ADA_DATA[4]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[4]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[4]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[4]~_wirecell .lut_mask = 64'hAAAAAAAAAAAAAAAA;
defparam \ADA_DATA[4]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N8
stratixiv_lcell_comb \hybrid_control_inst|Add0~17 (
// Equation(s):
// \hybrid_control_inst|Add0~17_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT60  ) + ( \hybrid_control_inst|Add0~14  ))
// \hybrid_control_inst|Add0~18  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT60  ) + ( \hybrid_control_inst|Add0~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT60 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~17_sumout ),
	.cout(\hybrid_control_inst|Add0~18 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~17 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~17 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~17 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X115_Y10_N35
dffeas \DAA_copy[4] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[4]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~17_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[4]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[4] .is_wysiwyg = "true";
defparam \DAA_copy[4] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X115_Y10_N4
stratixiv_lcell_comb \ADA_DATA[5]~_wirecell (
// Equation(s):
// \ADA_DATA[5]~_wirecell_combout  = ( !\ADA_DATA[5]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[5]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[5]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[5]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[5]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADA_DATA[5]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N10
stratixiv_lcell_comb \hybrid_control_inst|Add0~21 (
// Equation(s):
// \hybrid_control_inst|Add0~21_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT61  ) + ( \hybrid_control_inst|Add0~18  ))
// \hybrid_control_inst|Add0~22  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT61  ) + ( \hybrid_control_inst|Add0~18  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT61 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~21_sumout ),
	.cout(\hybrid_control_inst|Add0~22 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~21 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~21 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~21 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X115_Y10_N5
dffeas \DAA_copy[5] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[5]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~21_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[5]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[5] .is_wysiwyg = "true";
defparam \DAA_copy[5] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X115_Y10_N2
stratixiv_lcell_comb \ADA_DATA[6]~_wirecell (
// Equation(s):
// \ADA_DATA[6]~_wirecell_combout  = ( !\ADA_DATA[6]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[6]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[6]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[6]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[6]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADA_DATA[6]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N12
stratixiv_lcell_comb \hybrid_control_inst|Add0~25 (
// Equation(s):
// \hybrid_control_inst|Add0~25_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT62  ) + ( \hybrid_control_inst|Add0~22  ))
// \hybrid_control_inst|Add0~26  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT62  ) + ( \hybrid_control_inst|Add0~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT62 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~25_sumout ),
	.cout(\hybrid_control_inst|Add0~26 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~25 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~25 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~25 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X115_Y10_N3
dffeas \DAA_copy[6] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[6]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~25_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[6]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[6] .is_wysiwyg = "true";
defparam \DAA_copy[6] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X115_Y10_N36
stratixiv_lcell_comb \ADA_DATA[7]~_wirecell (
// Equation(s):
// \ADA_DATA[7]~_wirecell_combout  = ( !\ADA_DATA[7]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(!\ADA_DATA[7]~input_o ),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[7]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[7]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[7]~_wirecell .lut_mask = 64'hFFFF0000FFFF0000;
defparam \ADA_DATA[7]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N14
stratixiv_lcell_comb \hybrid_control_inst|Add0~29 (
// Equation(s):
// \hybrid_control_inst|Add0~29_sumout  = SUM(( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT63  ) + ( VCC ) + ( \hybrid_control_inst|Add0~26  ))
// \hybrid_control_inst|Add0~30  = CARRY(( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT63  ) + ( VCC ) + ( \hybrid_control_inst|Add0~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT63 ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~29_sumout ),
	.cout(\hybrid_control_inst|Add0~30 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~29 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~29 .lut_mask = 64'h00000000000000FF;
defparam \hybrid_control_inst|Add0~29 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X115_Y10_N37
dffeas \DAA_copy[7] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[7]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~29_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[7]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[7] .is_wysiwyg = "true";
defparam \DAA_copy[7] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N36
stratixiv_lcell_comb \ADA_DATA[8]~_wirecell (
// Equation(s):
// \ADA_DATA[8]~_wirecell_combout  = !\ADA_DATA[8]~input_o 

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADA_DATA[8]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[8]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[8]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[8]~_wirecell .lut_mask = 64'hF0F0F0F0F0F0F0F0;
defparam \ADA_DATA[8]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N16
stratixiv_lcell_comb \hybrid_control_inst|Add0~33 (
// Equation(s):
// \hybrid_control_inst|Add0~33_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT64  ) + ( \hybrid_control_inst|Add0~30  ))
// \hybrid_control_inst|Add0~34  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT64  ) + ( \hybrid_control_inst|Add0~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT64 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~33_sumout ),
	.cout(\hybrid_control_inst|Add0~34 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~33 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~33 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~33 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y10_N37
dffeas \DAA_copy[8] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[8]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~33_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[8]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[8] .is_wysiwyg = "true";
defparam \DAA_copy[8] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N38
stratixiv_lcell_comb \ADA_DATA[9]~_wirecell (
// Equation(s):
// \ADA_DATA[9]~_wirecell_combout  = !\ADA_DATA[9]~input_o 

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADA_DATA[9]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[9]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[9]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[9]~_wirecell .lut_mask = 64'hF0F0F0F0F0F0F0F0;
defparam \ADA_DATA[9]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N18
stratixiv_lcell_comb \hybrid_control_inst|Add0~37 (
// Equation(s):
// \hybrid_control_inst|Add0~37_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT65  ) + ( \hybrid_control_inst|Add0~34  ))
// \hybrid_control_inst|Add0~38  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT65  ) + ( \hybrid_control_inst|Add0~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT65 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~37_sumout ),
	.cout(\hybrid_control_inst|Add0~38 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~37 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~37 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~37 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y10_N39
dffeas \DAA_copy[9] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[9]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~37_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[9]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[9] .is_wysiwyg = "true";
defparam \DAA_copy[9] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N34
stratixiv_lcell_comb \ADA_DATA[10]~_wirecell (
// Equation(s):
// \ADA_DATA[10]~_wirecell_combout  = !\ADA_DATA[10]~input_o 

	.dataa(!\ADA_DATA[10]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[10]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[10]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[10]~_wirecell .lut_mask = 64'hAAAAAAAAAAAAAAAA;
defparam \ADA_DATA[10]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N20
stratixiv_lcell_comb \hybrid_control_inst|Add0~41 (
// Equation(s):
// \hybrid_control_inst|Add0~41_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT66  ) + ( \hybrid_control_inst|Add0~38  ))
// \hybrid_control_inst|Add0~42  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT66  ) + ( \hybrid_control_inst|Add0~38  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT66 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~38 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~41_sumout ),
	.cout(\hybrid_control_inst|Add0~42 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~41 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~41 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~41 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y10_N35
dffeas \DAA_copy[10] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[10]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~41_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[10]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[10] .is_wysiwyg = "true";
defparam \DAA_copy[10] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N32
stratixiv_lcell_comb \ADA_DATA[11]~_wirecell (
// Equation(s):
// \ADA_DATA[11]~_wirecell_combout  = !\ADA_DATA[11]~input_o 

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADA_DATA[11]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[11]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[11]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[11]~_wirecell .lut_mask = 64'hF0F0F0F0F0F0F0F0;
defparam \ADA_DATA[11]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N22
stratixiv_lcell_comb \hybrid_control_inst|Add0~45 (
// Equation(s):
// \hybrid_control_inst|Add0~45_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT67  ) + ( \hybrid_control_inst|Add0~42  ))
// \hybrid_control_inst|Add0~46  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT67  ) + ( \hybrid_control_inst|Add0~42  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT67 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~42 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~45_sumout ),
	.cout(\hybrid_control_inst|Add0~46 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~45 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~45 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~45 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y10_N33
dffeas \DAA_copy[11] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[11]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~45_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[11]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[11] .is_wysiwyg = "true";
defparam \DAA_copy[11] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N30
stratixiv_lcell_comb \ADA_DATA[12]~_wirecell (
// Equation(s):
// \ADA_DATA[12]~_wirecell_combout  = ( !\ADA_DATA[12]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_DATA[12]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADA_DATA[12]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADA_DATA[12]~_wirecell .extended_lut = "off";
defparam \ADA_DATA[12]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADA_DATA[12]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N24
stratixiv_lcell_comb \hybrid_control_inst|Add0~49 (
// Equation(s):
// \hybrid_control_inst|Add0~49_sumout  = SUM(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT68  ) + ( \hybrid_control_inst|Add0~46  ))
// \hybrid_control_inst|Add0~50  = CARRY(( VCC ) + ( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT68  ) + ( \hybrid_control_inst|Add0~46  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT68 ),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~46 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~49_sumout ),
	.cout(\hybrid_control_inst|Add0~50 ),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~49 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~49 .lut_mask = 64'h0000FF000000FFFF;
defparam \hybrid_control_inst|Add0~49 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y10_N31
dffeas \DAA_copy[12] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\ADA_DATA[12]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~49_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[12]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[12] .is_wysiwyg = "true";
defparam \DAA_copy[12] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N28
stratixiv_lcell_comb \DAA_copy[13]~feeder (
// Equation(s):
// \DAA_copy[13]~feeder_combout  = \ADA_DATA[13]~input_o 

	.dataa(gnd),
	.datab(!\ADA_DATA[13]~input_o ),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\DAA_copy[13]~feeder_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \DAA_copy[13]~feeder .extended_lut = "off";
defparam \DAA_copy[13]~feeder .lut_mask = 64'h3333333333333333;
defparam \DAA_copy[13]~feeder .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y10_N26
stratixiv_lcell_comb \hybrid_control_inst|Add0~53 (
// Equation(s):
// \hybrid_control_inst|Add0~53_sumout  = SUM(( \hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT69  ) + ( GND ) + ( \hybrid_control_inst|Add0~50  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\hybrid_control_inst|Mult6|auto_generated|mac_out5~DATAOUT69 ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\hybrid_control_inst|Add0~50 ),
	.sharein(gnd),
	.combout(),
	.sumout(\hybrid_control_inst|Add0~53_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \hybrid_control_inst|Add0~53 .extended_lut = "off";
defparam \hybrid_control_inst|Add0~53 .lut_mask = 64'h0000FFFF000000FF;
defparam \hybrid_control_inst|Add0~53 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y10_N29
dffeas \DAA_copy[13] (
	.clk(\ADA_DCO~inputclkctrl_outclk ),
	.d(\DAA_copy[13]~feeder_combout ),
	.asdata(\hybrid_control_inst|Add0~53_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[2]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAA_copy[13]),
	.prn(vcc));
// synopsys translate_off
defparam \DAA_copy[13] .is_wysiwyg = "true";
defparam \DAA_copy[13] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X117_Y10_N26
stratixiv_lcell_comb \ADB_DATA[0]~_wirecell (
// Equation(s):
// \ADB_DATA[0]~_wirecell_combout  = ( !\ADB_DATA[0]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[0]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[0]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[0]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[0]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADB_DATA[0]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X117_Y10_N27
dffeas \DAB_copy[0] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[0]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~1_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[0]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[0] .is_wysiwyg = "true";
defparam \DAB_copy[0] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X117_Y10_N38
stratixiv_lcell_comb \ADB_DATA[1]~_wirecell (
// Equation(s):
// \ADB_DATA[1]~_wirecell_combout  = ( !\ADB_DATA[1]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[1]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[1]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[1]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[1]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADB_DATA[1]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X117_Y10_N39
dffeas \DAB_copy[1] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[1]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~5_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[1]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[1] .is_wysiwyg = "true";
defparam \DAB_copy[1] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X117_Y10_N34
stratixiv_lcell_comb \ADB_DATA[2]~_wirecell (
// Equation(s):
// \ADB_DATA[2]~_wirecell_combout  = !\ADB_DATA[2]~input_o 

	.dataa(!\ADB_DATA[2]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[2]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[2]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[2]~_wirecell .lut_mask = 64'hAAAAAAAAAAAAAAAA;
defparam \ADB_DATA[2]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X117_Y10_N35
dffeas \DAB_copy[2] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[2]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~9_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[2]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[2] .is_wysiwyg = "true";
defparam \DAB_copy[2] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X117_Y10_N4
stratixiv_lcell_comb \ADB_DATA[3]~_wirecell (
// Equation(s):
// \ADB_DATA[3]~_wirecell_combout  = !\ADB_DATA[3]~input_o 

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADB_DATA[3]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[3]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[3]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[3]~_wirecell .lut_mask = 64'hF0F0F0F0F0F0F0F0;
defparam \ADB_DATA[3]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X117_Y10_N5
dffeas \DAB_copy[3] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[3]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~13_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[3]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[3] .is_wysiwyg = "true";
defparam \DAB_copy[3] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X117_Y10_N8
stratixiv_lcell_comb \ADB_DATA[4]~_wirecell (
// Equation(s):
// \ADB_DATA[4]~_wirecell_combout  = ( !\ADB_DATA[4]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[4]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[4]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[4]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[4]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADB_DATA[4]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X117_Y10_N9
dffeas \DAB_copy[4] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[4]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~17_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[4]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[4] .is_wysiwyg = "true";
defparam \DAB_copy[4] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X117_Y10_N20
stratixiv_lcell_comb \ADB_DATA[5]~_wirecell (
// Equation(s):
// \ADB_DATA[5]~_wirecell_combout  = ( !\ADB_DATA[5]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[5]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[5]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[5]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[5]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADB_DATA[5]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X117_Y10_N21
dffeas \DAB_copy[5] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[5]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~21_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[5]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[5] .is_wysiwyg = "true";
defparam \DAB_copy[5] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N32
stratixiv_lcell_comb \ADB_DATA[6]~_wirecell (
// Equation(s):
// \ADB_DATA[6]~_wirecell_combout  = ( !\ADB_DATA[6]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[6]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[6]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[6]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[6]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADB_DATA[6]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y10_N33
dffeas \DAB_copy[6] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[6]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~25_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[6]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[6] .is_wysiwyg = "true";
defparam \DAB_copy[6] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N30
stratixiv_lcell_comb \ADB_DATA[7]~_wirecell (
// Equation(s):
// \ADB_DATA[7]~_wirecell_combout  = !\ADB_DATA[7]~input_o 

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADB_DATA[7]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[7]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[7]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[7]~_wirecell .lut_mask = 64'hF0F0F0F0F0F0F0F0;
defparam \ADB_DATA[7]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y10_N31
dffeas \DAB_copy[7] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[7]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~29_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[7]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[7] .is_wysiwyg = "true";
defparam \DAB_copy[7] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N34
stratixiv_lcell_comb \ADB_DATA[8]~_wirecell (
// Equation(s):
// \ADB_DATA[8]~_wirecell_combout  = !\ADB_DATA[8]~input_o 

	.dataa(!\ADB_DATA[8]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[8]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[8]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[8]~_wirecell .lut_mask = 64'hAAAAAAAAAAAAAAAA;
defparam \ADB_DATA[8]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y10_N35
dffeas \DAB_copy[8] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[8]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~33_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[8]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[8] .is_wysiwyg = "true";
defparam \DAB_copy[8] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N24
stratixiv_lcell_comb \ADB_DATA[9]~_wirecell (
// Equation(s):
// \ADB_DATA[9]~_wirecell_combout  = !\ADB_DATA[9]~input_o 

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ADB_DATA[9]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[9]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[9]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[9]~_wirecell .lut_mask = 64'hF0F0F0F0F0F0F0F0;
defparam \ADB_DATA[9]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y10_N25
dffeas \DAB_copy[9] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[9]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~37_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[9]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[9] .is_wysiwyg = "true";
defparam \DAB_copy[9] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N38
stratixiv_lcell_comb \ADB_DATA[10]~_wirecell (
// Equation(s):
// \ADB_DATA[10]~_wirecell_combout  = ( !\ADB_DATA[10]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[10]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[10]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[10]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[10]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADB_DATA[10]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y10_N39
dffeas \DAB_copy[10] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[10]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~41_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[10]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[10] .is_wysiwyg = "true";
defparam \DAB_copy[10] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N36
stratixiv_lcell_comb \ADB_DATA[11]~_wirecell (
// Equation(s):
// \ADB_DATA[11]~_wirecell_combout  = ( !\ADB_DATA[11]~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADB_DATA[11]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[11]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[11]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[11]~_wirecell .lut_mask = 64'hFFFFFFFF00000000;
defparam \ADB_DATA[11]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y10_N37
dffeas \DAB_copy[11] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[11]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~45_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[11]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[11] .is_wysiwyg = "true";
defparam \DAB_copy[11] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N26
stratixiv_lcell_comb \ADB_DATA[12]~_wirecell (
// Equation(s):
// \ADB_DATA[12]~_wirecell_combout  = !\ADB_DATA[12]~input_o 

	.dataa(!\ADB_DATA[12]~input_o ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ADB_DATA[12]~_wirecell_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ADB_DATA[12]~_wirecell .extended_lut = "off";
defparam \ADB_DATA[12]~_wirecell .lut_mask = 64'hAAAAAAAAAAAAAAAA;
defparam \ADB_DATA[12]~_wirecell .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y10_N27
dffeas \DAB_copy[12] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\ADB_DATA[12]~_wirecell_combout ),
	.asdata(\hybrid_control_inst|Add0~49_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[12]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[12] .is_wysiwyg = "true";
defparam \DAB_copy[12] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y10_N28
stratixiv_lcell_comb \DAB_copy[13]~feeder (
// Equation(s):
// \DAB_copy[13]~feeder_combout  = \ADB_DATA[13]~input_o 

	.dataa(gnd),
	.datab(!\ADB_DATA[13]~input_o ),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\DAB_copy[13]~feeder_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \DAB_copy[13]~feeder .extended_lut = "off";
defparam \DAB_copy[13]~feeder .lut_mask = 64'h3333333333333333;
defparam \DAB_copy[13]~feeder .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y10_N29
dffeas \DAB_copy[13] (
	.clk(\ADB_DCO~inputclkctrl_outclk ),
	.d(\DAB_copy[13]~feeder_combout ),
	.asdata(\hybrid_control_inst|Add0~53_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(\SW[3]~input_o ),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(DAB_copy[13]),
	.prn(vcc));
// synopsys translate_off
defparam \DAB_copy[13] .is_wysiwyg = "true";
defparam \DAB_copy[13] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N20
stratixiv_lcell_comb \dead_time_1_inst|Add0~1 (
// Equation(s):
// \dead_time_1_inst|Add0~1_sumout  = SUM(( \dead_time_1_inst|delay [0] ) + ( VCC ) + ( !VCC ))
// \dead_time_1_inst|Add0~2  = CARRY(( \dead_time_1_inst|delay [0] ) + ( VCC ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [0]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~1_sumout ),
	.cout(\dead_time_1_inst|Add0~2 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~1 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~1 .lut_mask = 64'h00000000000000FF;
defparam \dead_time_1_inst|Add0~1 .shared_arith = "off";
// synopsys translate_on

// Location: CLKCTRL_G10
stratixiv_clkena \PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl (
	.inclk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk [3]),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.outclk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.enaout());
// synopsys translate_off
defparam \PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl .clock_type = "global clock";
defparam \PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl .ena_register_mode = "none";
// synopsys translate_on

// Location: FF_X112_Y53_N21
dffeas \dead_time_1_inst|delay[0] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~1_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [0]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[0] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[0] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N22
stratixiv_lcell_comb \dead_time_1_inst|Add0~5 (
// Equation(s):
// \dead_time_1_inst|Add0~5_sumout  = SUM(( \dead_time_1_inst|delay [1] ) + ( GND ) + ( \dead_time_1_inst|Add0~2  ))
// \dead_time_1_inst|Add0~6  = CARRY(( \dead_time_1_inst|delay [1] ) + ( GND ) + ( \dead_time_1_inst|Add0~2  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [1]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_1_inst|Add0~2 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~5_sumout ),
	.cout(\dead_time_1_inst|Add0~6 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~5 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~5 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_1_inst|Add0~5 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N23
dffeas \dead_time_1_inst|delay[1] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~5_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [1]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[1] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[1] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N24
stratixiv_lcell_comb \dead_time_1_inst|Add0~9 (
// Equation(s):
// \dead_time_1_inst|Add0~9_sumout  = SUM(( \dead_time_1_inst|delay [2] ) + ( GND ) + ( \dead_time_1_inst|Add0~6  ))
// \dead_time_1_inst|Add0~10  = CARRY(( \dead_time_1_inst|delay [2] ) + ( GND ) + ( \dead_time_1_inst|Add0~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [2]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_1_inst|Add0~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~9_sumout ),
	.cout(\dead_time_1_inst|Add0~10 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~9 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~9 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_1_inst|Add0~9 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N25
dffeas \dead_time_1_inst|delay[2] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~9_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [2]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[2] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[2] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N26
stratixiv_lcell_comb \dead_time_1_inst|Add0~13 (
// Equation(s):
// \dead_time_1_inst|Add0~13_sumout  = SUM(( \dead_time_1_inst|delay [3] ) + ( GND ) + ( \dead_time_1_inst|Add0~10  ))
// \dead_time_1_inst|Add0~14  = CARRY(( \dead_time_1_inst|delay [3] ) + ( GND ) + ( \dead_time_1_inst|Add0~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [3]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_1_inst|Add0~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~13_sumout ),
	.cout(\dead_time_1_inst|Add0~14 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~13 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~13 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_1_inst|Add0~13 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N27
dffeas \dead_time_1_inst|delay[3] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~13_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [3]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[3] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[3] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N28
stratixiv_lcell_comb \dead_time_1_inst|Add0~17 (
// Equation(s):
// \dead_time_1_inst|Add0~17_sumout  = SUM(( \dead_time_1_inst|delay [4] ) + ( GND ) + ( \dead_time_1_inst|Add0~14  ))
// \dead_time_1_inst|Add0~18  = CARRY(( \dead_time_1_inst|delay [4] ) + ( GND ) + ( \dead_time_1_inst|Add0~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [4]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_1_inst|Add0~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~17_sumout ),
	.cout(\dead_time_1_inst|Add0~18 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~17 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~17 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_1_inst|Add0~17 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N29
dffeas \dead_time_1_inst|delay[4] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~17_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [4]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[4] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[4] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N30
stratixiv_lcell_comb \dead_time_1_inst|Add0~21 (
// Equation(s):
// \dead_time_1_inst|Add0~21_sumout  = SUM(( \dead_time_1_inst|delay [5] ) + ( GND ) + ( \dead_time_1_inst|Add0~18  ))
// \dead_time_1_inst|Add0~22  = CARRY(( \dead_time_1_inst|delay [5] ) + ( GND ) + ( \dead_time_1_inst|Add0~18  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [5]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_1_inst|Add0~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~21_sumout ),
	.cout(\dead_time_1_inst|Add0~22 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~21 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~21 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_1_inst|Add0~21 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N31
dffeas \dead_time_1_inst|delay[5] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~21_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [5]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[5] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[5] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N14
stratixiv_lcell_comb \dead_time_1_inst|LessThan0~1 (
// Equation(s):
// \dead_time_1_inst|LessThan0~1_combout  = ( \dead_time_1_inst|delay [2] & ( (!\dead_time_1_inst|delay [0] & (!\dead_time_1_inst|delay [3] & !\dead_time_1_inst|delay [1])) ) ) # ( !\dead_time_1_inst|delay [2] & ( !\dead_time_1_inst|delay [3] ) )

	.dataa(!\dead_time_1_inst|delay [0]),
	.datab(gnd),
	.datac(!\dead_time_1_inst|delay [3]),
	.datad(!\dead_time_1_inst|delay [1]),
	.datae(gnd),
	.dataf(!\dead_time_1_inst|delay [2]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\dead_time_1_inst|LessThan0~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|LessThan0~1 .extended_lut = "off";
defparam \dead_time_1_inst|LessThan0~1 .lut_mask = 64'hF0F0F0F0A000A000;
defparam \dead_time_1_inst|LessThan0~1 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N32
stratixiv_lcell_comb \dead_time_1_inst|Add0~25 (
// Equation(s):
// \dead_time_1_inst|Add0~25_sumout  = SUM(( \dead_time_1_inst|delay [6] ) + ( GND ) + ( \dead_time_1_inst|Add0~22  ))
// \dead_time_1_inst|Add0~26  = CARRY(( \dead_time_1_inst|delay [6] ) + ( GND ) + ( \dead_time_1_inst|Add0~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [6]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_1_inst|Add0~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~25_sumout ),
	.cout(\dead_time_1_inst|Add0~26 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~25 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~25 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_1_inst|Add0~25 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N33
dffeas \dead_time_1_inst|delay[6] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~25_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [6]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[6] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[6] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N34
stratixiv_lcell_comb \dead_time_1_inst|Add0~29 (
// Equation(s):
// \dead_time_1_inst|Add0~29_sumout  = SUM(( \dead_time_1_inst|delay [7] ) + ( GND ) + ( \dead_time_1_inst|Add0~26  ))
// \dead_time_1_inst|Add0~30  = CARRY(( \dead_time_1_inst|delay [7] ) + ( GND ) + ( \dead_time_1_inst|Add0~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [7]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_1_inst|Add0~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~29_sumout ),
	.cout(\dead_time_1_inst|Add0~30 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~29 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~29 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_1_inst|Add0~29 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N35
dffeas \dead_time_1_inst|delay[7] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~29_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [7]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[7] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[7] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N36
stratixiv_lcell_comb \dead_time_1_inst|Add0~33 (
// Equation(s):
// \dead_time_1_inst|Add0~33_sumout  = SUM(( \dead_time_1_inst|delay [8] ) + ( GND ) + ( \dead_time_1_inst|Add0~30  ))
// \dead_time_1_inst|Add0~34  = CARRY(( \dead_time_1_inst|delay [8] ) + ( GND ) + ( \dead_time_1_inst|Add0~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [8]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_1_inst|Add0~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~33_sumout ),
	.cout(\dead_time_1_inst|Add0~34 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~33 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~33 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_1_inst|Add0~33 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N37
dffeas \dead_time_1_inst|delay[8] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~33_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [8]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[8] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[8] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N38
stratixiv_lcell_comb \dead_time_1_inst|Add0~37 (
// Equation(s):
// \dead_time_1_inst|Add0~37_sumout  = SUM(( \dead_time_1_inst|delay [9] ) + ( GND ) + ( \dead_time_1_inst|Add0~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_1_inst|delay [9]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_1_inst|Add0~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_1_inst|Add0~37_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|Add0~37 .extended_lut = "off";
defparam \dead_time_1_inst|Add0~37 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_1_inst|Add0~37 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N39
dffeas \dead_time_1_inst|delay[9] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|Add0~37_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_1_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|delay [9]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|delay[9] .is_wysiwyg = "true";
defparam \dead_time_1_inst|delay[9] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N12
stratixiv_lcell_comb \dead_time_1_inst|LessThan0~0 (
// Equation(s):
// \dead_time_1_inst|LessThan0~0_combout  = ( !\dead_time_1_inst|delay [9] & ( (!\dead_time_1_inst|delay [7] & (!\dead_time_1_inst|delay [6] & !\dead_time_1_inst|delay [8])) ) )

	.dataa(gnd),
	.datab(!\dead_time_1_inst|delay [7]),
	.datac(!\dead_time_1_inst|delay [6]),
	.datad(!\dead_time_1_inst|delay [8]),
	.datae(gnd),
	.dataf(!\dead_time_1_inst|delay [9]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\dead_time_1_inst|LessThan0~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|LessThan0~0 .extended_lut = "off";
defparam \dead_time_1_inst|LessThan0~0 .lut_mask = 64'hC000C00000000000;
defparam \dead_time_1_inst|LessThan0~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N10
stratixiv_lcell_comb \dead_time_1_inst|signal_delay~0 (
// Equation(s):
// \dead_time_1_inst|signal_delay~0_combout  = ( \dead_time_1_inst|LessThan0~0_combout  & ( GLOBAL(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ) & ( ((!\dead_time_1_inst|LessThan0~1_combout ) # (\dead_time_1_inst|delay [5])) # 
// (\dead_time_1_inst|delay [4]) ) ) ) # ( !\dead_time_1_inst|LessThan0~0_combout  & ( GLOBAL(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ) ) )

	.dataa(!\dead_time_1_inst|delay [4]),
	.datab(!\dead_time_1_inst|delay [5]),
	.datac(!\dead_time_1_inst|LessThan0~1_combout ),
	.datad(gnd),
	.datae(!\dead_time_1_inst|LessThan0~0_combout ),
	.dataf(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\dead_time_1_inst|signal_delay~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|signal_delay~0 .extended_lut = "off";
defparam \dead_time_1_inst|signal_delay~0 .lut_mask = 64'h00000000FFFFF7F7;
defparam \dead_time_1_inst|signal_delay~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X112_Y53_N16
stratixiv_lcell_comb \dead_time_1_inst|signal_delay~feeder (
// Equation(s):
// \dead_time_1_inst|signal_delay~feeder_combout  = ( \dead_time_1_inst|signal_delay~0_combout  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\dead_time_1_inst|signal_delay~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\dead_time_1_inst|signal_delay~feeder_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \dead_time_1_inst|signal_delay~feeder .extended_lut = "off";
defparam \dead_time_1_inst|signal_delay~feeder .lut_mask = 64'h00000000FFFFFFFF;
defparam \dead_time_1_inst|signal_delay~feeder .shared_arith = "off";
// synopsys translate_on

// Location: FF_X112_Y53_N17
dffeas \dead_time_1_inst|signal_delay (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_1_inst|signal_delay~feeder_combout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(gnd),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_1_inst|signal_delay~q ),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_1_inst|signal_delay .is_wysiwyg = "true";
defparam \dead_time_1_inst|signal_delay .power_up = "low";
// synopsys translate_on

// Location: IOIBUF_X119_Y68_N63
stratixiv_io_ibuf \SW[0]~input (
	.i(SW[0]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\SW[0]~input_o ));
// synopsys translate_off
defparam \SW[0]~input .bus_hold = "false";
defparam \SW[0]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: MLABCELL_X114_Y57_N18
stratixiv_lcell_comb \Q~0 (
// Equation(s):
// \Q~0_combout  = ( \dead_time_1_inst|signal_delay~q  & ( !\SW[0]~input_o  ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(!\dead_time_1_inst|signal_delay~q ),
	.dataf(!\SW[0]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\Q~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \Q~0 .extended_lut = "off";
defparam \Q~0 .lut_mask = 64'h0000FFFF00000000;
defparam \Q~0 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N0
stratixiv_lcell_comb \dead_time_2_inst|Add0~1 (
// Equation(s):
// \dead_time_2_inst|Add0~1_sumout  = SUM(( \dead_time_2_inst|delay [0] ) + ( VCC ) + ( !VCC ))
// \dead_time_2_inst|Add0~2  = CARRY(( \dead_time_2_inst|delay [0] ) + ( VCC ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [0]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~1_sumout ),
	.cout(\dead_time_2_inst|Add0~2 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~1 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~1 .lut_mask = 64'h00000000000000FF;
defparam \dead_time_2_inst|Add0~1 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N1
dffeas \dead_time_2_inst|delay[0] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~1_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [0]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[0] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[0] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N2
stratixiv_lcell_comb \dead_time_2_inst|Add0~5 (
// Equation(s):
// \dead_time_2_inst|Add0~5_sumout  = SUM(( \dead_time_2_inst|delay [1] ) + ( GND ) + ( \dead_time_2_inst|Add0~2  ))
// \dead_time_2_inst|Add0~6  = CARRY(( \dead_time_2_inst|delay [1] ) + ( GND ) + ( \dead_time_2_inst|Add0~2  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [1]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_2_inst|Add0~2 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~5_sumout ),
	.cout(\dead_time_2_inst|Add0~6 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~5 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~5 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_2_inst|Add0~5 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N3
dffeas \dead_time_2_inst|delay[1] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~5_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [1]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[1] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[1] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N4
stratixiv_lcell_comb \dead_time_2_inst|Add0~9 (
// Equation(s):
// \dead_time_2_inst|Add0~9_sumout  = SUM(( \dead_time_2_inst|delay [2] ) + ( GND ) + ( \dead_time_2_inst|Add0~6  ))
// \dead_time_2_inst|Add0~10  = CARRY(( \dead_time_2_inst|delay [2] ) + ( GND ) + ( \dead_time_2_inst|Add0~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [2]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_2_inst|Add0~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~9_sumout ),
	.cout(\dead_time_2_inst|Add0~10 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~9 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~9 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_2_inst|Add0~9 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N5
dffeas \dead_time_2_inst|delay[2] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~9_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [2]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[2] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[2] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N6
stratixiv_lcell_comb \dead_time_2_inst|Add0~13 (
// Equation(s):
// \dead_time_2_inst|Add0~13_sumout  = SUM(( \dead_time_2_inst|delay [3] ) + ( GND ) + ( \dead_time_2_inst|Add0~10  ))
// \dead_time_2_inst|Add0~14  = CARRY(( \dead_time_2_inst|delay [3] ) + ( GND ) + ( \dead_time_2_inst|Add0~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [3]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_2_inst|Add0~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~13_sumout ),
	.cout(\dead_time_2_inst|Add0~14 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~13 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~13 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_2_inst|Add0~13 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N7
dffeas \dead_time_2_inst|delay[3] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~13_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [3]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[3] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[3] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N32
stratixiv_lcell_comb \dead_time_2_inst|LessThan0~1 (
// Equation(s):
// \dead_time_2_inst|LessThan0~1_combout  = ( !\dead_time_2_inst|delay [3] & ( (!\dead_time_2_inst|delay [2]) # ((!\dead_time_2_inst|delay [1] & !\dead_time_2_inst|delay [0])) ) )

	.dataa(gnd),
	.datab(!\dead_time_2_inst|delay [1]),
	.datac(!\dead_time_2_inst|delay [2]),
	.datad(!\dead_time_2_inst|delay [0]),
	.datae(gnd),
	.dataf(!\dead_time_2_inst|delay [3]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\dead_time_2_inst|LessThan0~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|LessThan0~1 .extended_lut = "off";
defparam \dead_time_2_inst|LessThan0~1 .lut_mask = 64'hFCF0FCF000000000;
defparam \dead_time_2_inst|LessThan0~1 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N8
stratixiv_lcell_comb \dead_time_2_inst|Add0~17 (
// Equation(s):
// \dead_time_2_inst|Add0~17_sumout  = SUM(( \dead_time_2_inst|delay [4] ) + ( GND ) + ( \dead_time_2_inst|Add0~14  ))
// \dead_time_2_inst|Add0~18  = CARRY(( \dead_time_2_inst|delay [4] ) + ( GND ) + ( \dead_time_2_inst|Add0~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [4]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_2_inst|Add0~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~17_sumout ),
	.cout(\dead_time_2_inst|Add0~18 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~17 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~17 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_2_inst|Add0~17 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N9
dffeas \dead_time_2_inst|delay[4] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~17_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [4]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[4] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[4] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N10
stratixiv_lcell_comb \dead_time_2_inst|Add0~21 (
// Equation(s):
// \dead_time_2_inst|Add0~21_sumout  = SUM(( \dead_time_2_inst|delay [5] ) + ( GND ) + ( \dead_time_2_inst|Add0~18  ))
// \dead_time_2_inst|Add0~22  = CARRY(( \dead_time_2_inst|delay [5] ) + ( GND ) + ( \dead_time_2_inst|Add0~18  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [5]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_2_inst|Add0~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~21_sumout ),
	.cout(\dead_time_2_inst|Add0~22 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~21 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~21 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_2_inst|Add0~21 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N11
dffeas \dead_time_2_inst|delay[5] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~21_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [5]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[5] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[5] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N12
stratixiv_lcell_comb \dead_time_2_inst|Add0~25 (
// Equation(s):
// \dead_time_2_inst|Add0~25_sumout  = SUM(( \dead_time_2_inst|delay [6] ) + ( GND ) + ( \dead_time_2_inst|Add0~22  ))
// \dead_time_2_inst|Add0~26  = CARRY(( \dead_time_2_inst|delay [6] ) + ( GND ) + ( \dead_time_2_inst|Add0~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [6]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_2_inst|Add0~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~25_sumout ),
	.cout(\dead_time_2_inst|Add0~26 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~25 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~25 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_2_inst|Add0~25 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N13
dffeas \dead_time_2_inst|delay[6] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~25_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [6]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[6] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[6] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N14
stratixiv_lcell_comb \dead_time_2_inst|Add0~29 (
// Equation(s):
// \dead_time_2_inst|Add0~29_sumout  = SUM(( \dead_time_2_inst|delay [7] ) + ( GND ) + ( \dead_time_2_inst|Add0~26  ))
// \dead_time_2_inst|Add0~30  = CARRY(( \dead_time_2_inst|delay [7] ) + ( GND ) + ( \dead_time_2_inst|Add0~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [7]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_2_inst|Add0~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~29_sumout ),
	.cout(\dead_time_2_inst|Add0~30 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~29 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~29 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_2_inst|Add0~29 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N15
dffeas \dead_time_2_inst|delay[7] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~29_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [7]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[7] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[7] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N16
stratixiv_lcell_comb \dead_time_2_inst|Add0~33 (
// Equation(s):
// \dead_time_2_inst|Add0~33_sumout  = SUM(( \dead_time_2_inst|delay [8] ) + ( GND ) + ( \dead_time_2_inst|Add0~30  ))
// \dead_time_2_inst|Add0~34  = CARRY(( \dead_time_2_inst|delay [8] ) + ( GND ) + ( \dead_time_2_inst|Add0~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [8]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_2_inst|Add0~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~33_sumout ),
	.cout(\dead_time_2_inst|Add0~34 ),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~33 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~33 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_2_inst|Add0~33 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N17
dffeas \dead_time_2_inst|delay[8] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~33_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [8]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[8] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[8] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N18
stratixiv_lcell_comb \dead_time_2_inst|Add0~37 (
// Equation(s):
// \dead_time_2_inst|Add0~37_sumout  = SUM(( \dead_time_2_inst|delay [9] ) + ( GND ) + ( \dead_time_2_inst|Add0~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|delay [9]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\dead_time_2_inst|Add0~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\dead_time_2_inst|Add0~37_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|Add0~37 .extended_lut = "off";
defparam \dead_time_2_inst|Add0~37 .lut_mask = 64'h0000FFFF000000FF;
defparam \dead_time_2_inst|Add0~37 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N19
dffeas \dead_time_2_inst|delay[9] (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(\dead_time_2_inst|Add0~37_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.sload(gnd),
	.ena(!\dead_time_2_inst|signal_delay~0_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|delay [9]),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|delay[9] .is_wysiwyg = "true";
defparam \dead_time_2_inst|delay[9] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N34
stratixiv_lcell_comb \dead_time_2_inst|LessThan0~0 (
// Equation(s):
// \dead_time_2_inst|LessThan0~0_combout  = ( !\dead_time_2_inst|delay [8] & ( (!\dead_time_2_inst|delay [6] & (!\dead_time_2_inst|delay [7] & !\dead_time_2_inst|delay [9])) ) )

	.dataa(!\dead_time_2_inst|delay [6]),
	.datab(gnd),
	.datac(!\dead_time_2_inst|delay [7]),
	.datad(!\dead_time_2_inst|delay [9]),
	.datae(gnd),
	.dataf(!\dead_time_2_inst|delay [8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\dead_time_2_inst|LessThan0~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|LessThan0~0 .extended_lut = "off";
defparam \dead_time_2_inst|LessThan0~0 .lut_mask = 64'hA000A00000000000;
defparam \dead_time_2_inst|LessThan0~0 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X114_Y53_N30
stratixiv_lcell_comb \dead_time_2_inst|signal_delay~0 (
// Equation(s):
// \dead_time_2_inst|signal_delay~0_combout  = ( \dead_time_2_inst|delay [4] & ( !GLOBAL(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ) ) ) # ( !\dead_time_2_inst|delay [4] & ( 
// !GLOBAL(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ) & ( (!\dead_time_2_inst|LessThan0~1_combout ) # ((!\dead_time_2_inst|LessThan0~0_combout ) # (\dead_time_2_inst|delay [5])) ) ) )

	.dataa(!\dead_time_2_inst|LessThan0~1_combout ),
	.datab(!\dead_time_2_inst|LessThan0~0_combout ),
	.datac(!\dead_time_2_inst|delay [5]),
	.datad(gnd),
	.datae(!\dead_time_2_inst|delay [4]),
	.dataf(!\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl_outclk ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\dead_time_2_inst|signal_delay~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \dead_time_2_inst|signal_delay~0 .extended_lut = "off";
defparam \dead_time_2_inst|signal_delay~0 .lut_mask = 64'hEFEFFFFF00000000;
defparam \dead_time_2_inst|signal_delay~0 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X114_Y53_N39
dffeas \dead_time_2_inst|signal_delay (
	.clk(\PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk ),
	.d(gnd),
	.asdata(\dead_time_2_inst|signal_delay~0_combout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\dead_time_2_inst|signal_delay~q ),
	.prn(vcc));
// synopsys translate_off
defparam \dead_time_2_inst|signal_delay .is_wysiwyg = "true";
defparam \dead_time_2_inst|signal_delay .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X114_Y57_N38
stratixiv_lcell_comb \Q~1 (
// Equation(s):
// \Q~1_combout  = ( !\SW[0]~input_o  & ( \dead_time_2_inst|signal_delay~q  ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\dead_time_2_inst|signal_delay~q ),
	.datae(gnd),
	.dataf(!\SW[0]~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\Q~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \Q~1 .extended_lut = "off";
defparam \Q~1 .lut_mask = 64'h00FF00FF00000000;
defparam \Q~1 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y73_N32
stratixiv_io_ibuf \ADA_OR~input (
	.i(ADA_OR),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADA_OR~input_o ));
// synopsys translate_off
defparam \ADA_OR~input .bus_hold = "false";
defparam \ADA_OR~input .simulate_z_as = "z";
// synopsys translate_on

// Location: MLABCELL_X114_Y57_N8
stratixiv_lcell_comb \LED~0 (
// Equation(s):
// \LED~0_combout  = ( \ADA_OR~input_o  & ( \SW[0]~input_o  ) ) # ( !\ADA_OR~input_o  )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\SW[0]~input_o ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ADA_OR~input_o ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\LED~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \LED~0 .extended_lut = "off";
defparam \LED~0 .lut_mask = 64'hFFFFFFFF0F0F0F0F;
defparam \LED~0 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X119_Y73_N1
stratixiv_io_ibuf \ADB_OR~input (
	.i(ADB_OR),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\ADB_OR~input_o ));
// synopsys translate_off
defparam \ADB_OR~input .bus_hold = "false";
defparam \ADB_OR~input .simulate_z_as = "z";
// synopsys translate_on

// Location: MLABCELL_X1_Y70_N10
stratixiv_lcell_comb \LED~1 (
// Equation(s):
// \LED~1_combout  = ( \ADB_OR~input_o  & ( \SW[0]~input_o  ) ) # ( !\ADB_OR~input_o  )

	.dataa(gnd),
	.datab(!\SW[0]~input_o ),
	.datac(gnd),
	.datad(gnd),
	.datae(!\ADB_OR~input_o ),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\LED~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \LED~1 .extended_lut = "off";
defparam \LED~1 .lut_mask = 64'hFFFF3333FFFF3333;
defparam \LED~1 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X0_Y55_N1
stratixiv_io_ibuf \CPU_RESET~input (
	.i(CPU_RESET),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\CPU_RESET~input_o ));
// synopsys translate_off
defparam \CPU_RESET~input .bus_hold = "false";
defparam \CPU_RESET~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y68_N32
stratixiv_io_ibuf \SW[1]~input (
	.i(SW[1]),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\SW[1]~input_o ));
// synopsys translate_off
defparam \SW[1]~input .bus_hold = "false";
defparam \SW[1]~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y74_N94
stratixiv_io_ibuf \AD_SCLK~input (
	.i(AD_SCLK),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\AD_SCLK~input_o ));
// synopsys translate_off
defparam \AD_SCLK~input .bus_hold = "false";
defparam \AD_SCLK~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y72_N63
stratixiv_io_ibuf \AD_SDIO~input (
	.i(AD_SDIO),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\AD_SDIO~input_o ));
// synopsys translate_off
defparam \AD_SDIO~input .bus_hold = "false";
defparam \AD_SDIO~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y81_N63
stratixiv_io_ibuf \FPGA_CLK_A_N~input (
	.i(FPGA_CLK_A_N),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\FPGA_CLK_A_N~input_o ));
// synopsys translate_off
defparam \FPGA_CLK_A_N~input .bus_hold = "false";
defparam \FPGA_CLK_A_N~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y81_N32
stratixiv_io_ibuf \FPGA_CLK_A_P~input (
	.i(FPGA_CLK_A_P),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\FPGA_CLK_A_P~input_o ));
// synopsys translate_off
defparam \FPGA_CLK_A_P~input .bus_hold = "false";
defparam \FPGA_CLK_A_P~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y53_N63
stratixiv_io_ibuf \FPGA_CLK_B_N~input (
	.i(FPGA_CLK_B_N),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\FPGA_CLK_B_N~input_o ));
// synopsys translate_off
defparam \FPGA_CLK_B_N~input .bus_hold = "false";
defparam \FPGA_CLK_B_N~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X119_Y53_N32
stratixiv_io_ibuf \FPGA_CLK_B_P~input (
	.i(FPGA_CLK_B_P),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\FPGA_CLK_B_P~input_o ));
// synopsys translate_off
defparam \FPGA_CLK_B_P~input .bus_hold = "false";
defparam \FPGA_CLK_B_P~input .simulate_z_as = "z";
// synopsys translate_on

endmodule
