Fitter report for bjt
Fri Dec 01 20:19:44 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Dec 01 20:19:44 2017       ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                   ; bjt                                         ;
; Top-level Entity Name           ; bjt                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC5C6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 336 / 29,080 ( 1 % )                        ;
; Total registers                 ; 346                                         ;
; Total pins                      ; 10 / 364 ( 3 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 196,608 / 4,567,040 ( 4 % )                 ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 12 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  44.7%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; tx_spi_sclk ; Missing drive strength and slew rate ;
; tx_spi_sync ; Missing drive strength and slew rate ;
; tx_spi_din  ; Missing drive strength and slew rate ;
; ADC_CONVST  ; Missing drive strength and slew rate ;
; ADC_SCK     ; Missing drive strength and slew rate ;
; ADC_SDI     ; Missing drive strength and slew rate ;
; uart_tx     ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                    ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                  ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+
; clockpll:pll|dac_clk~CLKENA0                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                   ;                  ;                       ;
; globalclock~inputCLKENA0                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                   ;                  ;                       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index[1]~DUPLICATE  ;                  ;                       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[0]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[0]~DUPLICATE       ;                  ;                       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[1]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[1]~DUPLICATE       ;                  ;                       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[2]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[2]~DUPLICATE       ;                  ;                       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[4]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[4]~DUPLICATE       ;                  ;                       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[5]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[5]~DUPLICATE       ;                  ;                       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[7]~DUPLICATE ;                  ;                       ;
; DAC_control:DAC_control_inst|init                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DAC_control:DAC_control_inst|init~DUPLICATE                                       ;                  ;                       ;
; clockpll:pll|cnt[0]                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clockpll:pll|cnt[0]~DUPLICATE                                                     ;                  ;                       ;
; clockpll:pll|cnt[1]                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clockpll:pll|cnt[1]~DUPLICATE                                                     ;                  ;                       ;
; clockpll:pll|cnt[2]                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clockpll:pll|cnt[2]~DUPLICATE                                                     ;                  ;                       ;
; clockpll:pll|cnt[4]                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clockpll:pll|cnt[4]~DUPLICATE                                                     ;                  ;                       ;
; uart_control:uart_control_inst|uart_counter[0]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_control:uart_control_inst|uart_counter[0]~DUPLICATE                          ;                  ;                       ;
; uart_control:uart_control_inst|uart_tx_counter[13]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_control:uart_control_inst|uart_tx_counter[13]~DUPLICATE                      ;                  ;                       ;
; uart_control:uart_control_inst|uart_tx_counter[14]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_control:uart_control_inst|uart_tx_counter[14]~DUPLICATE                      ;                  ;                       ;
+-------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 835 ) ; 0.00 % ( 0 / 835 )         ; 0.00 % ( 0 / 835 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 835 ) ; 0.00 % ( 0 / 835 )         ; 0.00 % ( 0 / 835 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 835 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Files/S3E1/exp/bjt_encapsulated/output_files/bjt.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 336 / 29,080        ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 336                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 352 / 29,080        ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 80                  ;       ;
;         [b] ALMs used for LUT logic                         ; 187                 ;       ;
;         [c] ALMs used for registers                         ; 85                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 41 / 29,080         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 29,080         ; < 1 % ;
;         [a] Due to location constrained logic               ; 3                   ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 21                  ;       ;
;         [c] Due to LAB input limits                         ; 1                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; Low                 ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 46 / 2,908          ; 2 %   ;
;     -- Logic LABs                                           ; 46                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 459                 ;       ;
;     -- 7 input functions                                    ; 14                  ;       ;
;     -- 6 input functions                                    ; 86                  ;       ;
;     -- 5 input functions                                    ; 75                  ;       ;
;     -- 4 input functions                                    ; 33                  ;       ;
;     -- <=3 input functions                                  ; 251                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 78                  ;       ;
; Dedicated logic registers                                   ; 346                 ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 328 / 58,160        ; < 1 % ;
;         -- Secondary logic registers                        ; 18 / 58,160         ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 331                 ;       ;
;         -- Routing optimization registers                   ; 15                  ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 10 / 364            ; 3 %   ;
;     -- Clock pins                                           ; 1 / 14              ; 7 %   ;
;     -- Dedicated input pins                                 ; 0 / 23              ; 0 %   ;
;                                                             ;                     ;       ;
; Global signals                                              ; 2                   ;       ;
; M10K blocks                                                 ; 24 / 446            ; 5 %   ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 196,608 / 4,567,040 ; 4 %   ;
; Total block memory implementation bits                      ; 245,760 / 4,567,040 ; 5 %   ;
; Total DSP Blocks                                            ; 0 / 150             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6               ; 0 %   ;
; Global clocks                                               ; 2 / 16              ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88              ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 12              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88              ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88              ; 0 %   ;
; JTAGs                                                       ; 0 / 1               ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Hard IPs                                                    ; 0 / 2               ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6               ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6               ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6               ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6               ; 0 %   ;
; Channel PLLs                                                ; 0 / 6               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3               ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%        ;       ;
; Peak interconnect usage (total/H/V)                         ; 11% / 12% / 10%     ;       ;
; Maximum fan-out                                             ; 122                 ;       ;
; Highest non-global fan-out                                  ; 122                 ;       ;
; Total fan-out                                               ; 3717                ;       ;
; Average fan-out                                             ; 4.00                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 336 / 29080 ( 1 % )   ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 336                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 352 / 29080 ( 1 % )   ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 80                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 187                   ; 0                              ;
;         [c] ALMs used for registers                         ; 85                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 41 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 3                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 21                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 1                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 46 / 2908 ( 2 % )     ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 46                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 459                   ; 0                              ;
;     -- 7 input functions                                    ; 14                    ; 0                              ;
;     -- 6 input functions                                    ; 86                    ; 0                              ;
;     -- 5 input functions                                    ; 75                    ; 0                              ;
;     -- 4 input functions                                    ; 33                    ; 0                              ;
;     -- <=3 input functions                                  ; 251                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 78                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 328 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 18 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 331                   ; 0                              ;
;         -- Routing optimization registers                   ; 15                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 10                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 196608                ; 0                              ;
; Total block memory implementation bits                      ; 245760                ; 0                              ;
; M10K block                                                  ; 24 / 446 ( 5 % )      ; 0 / 446 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 4125                  ; 0                              ;
;     -- Registered Connections                               ; 2421                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 0                              ;
;     -- Output Ports                                         ; 7                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; ADC_SDO     ; W10   ; 3B       ; 15           ; 0            ; 34           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; globalclock ; N20   ; 6A       ; 68           ; 32           ; 43           ; 42                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; rst         ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 122                   ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST  ; AB22  ; 4A       ; 66           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK     ; AA21  ; 4A       ; 66           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI     ; Y10   ; 3B       ; 15           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx_spi_din  ; Y8    ; 3A       ; 6            ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx_spi_sclk ; AA7   ; 3A       ; 6            ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx_spi_sync ; AA6   ; 3A       ; 4            ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; uart_tx     ; L9    ; 8A       ; 18           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; 3A       ; 3 / 16 ( 19 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 2 / 80 ( 3 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 1 / 48 ( 2 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; tx_spi_sync                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA7      ; 47         ; 3A       ; tx_spi_sclk                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; ADC_SCK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; ADC_CONVST                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; rst                             ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC23     ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; uart_tx                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; globalclock                     ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; ADC_SDO                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; tx_spi_din                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; ADC_SDI                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                         ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |bjt                                               ; 336.0 (0.5)          ; 351.0 (0.5)                      ; 39.0 (0.0)                                        ; 24.0 (0.0)                       ; 0.0 (0.0)            ; 459 (1)             ; 346 (0)                   ; 0 (0)         ; 196608            ; 24    ; 0          ; 10   ; 0            ; |bjt                                                                                                                                                                        ; work         ;
;    |ADC_control:ADC_control_inst|                  ; 79.7 (36.0)          ; 86.8 (40.9)                      ; 21.1 (12.4)                                       ; 14.0 (7.5)                       ; 0.0 (0.0)            ; 82 (23)             ; 111 (64)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|ADC_control:ADC_control_inst                                                                                                                                           ; work         ;
;       |adc_ltc2308:adc_ltc2308_inst|               ; 43.7 (43.7)          ; 45.8 (45.8)                      ; 8.7 (8.7)                                         ; 6.5 (6.5)                        ; 0.0 (0.0)            ; 59 (59)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst                                                                                                              ; work         ;
;    |DAC_control:DAC_control_inst|                  ; 147.5 (147.5)        ; 144.6 (144.6)                    ; 3.8 (3.8)                                         ; 6.7 (6.7)                        ; 0.0 (0.0)            ; 189 (189)           ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|DAC_control:DAC_control_inst                                                                                                                                           ; work         ;
;    |FIFO_control:FIFO_control_inst|                ; 33.1 (2.0)           ; 33.0 (2.8)                       ; 2.9 (0.8)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 57 (5)              ; 43 (2)                    ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst                                                                                                                                         ; work         ;
;       |FIFO1:FIFO1_inst|                           ; 31.1 (0.0)           ; 30.2 (0.0)                       ; 2.1 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 41 (0)                    ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst                                                                                                                        ; work         ;
;          |scfifo:scfifo_component|                 ; 31.1 (0.0)           ; 30.2 (0.0)                       ; 2.1 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 41 (0)                    ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component                                                                                                ; work         ;
;             |scfifo_uo81:auto_generated|           ; 31.1 (0.0)           ; 30.2 (0.0)                       ; 2.1 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 41 (0)                    ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated                                                                     ; work         ;
;                |a_dpfifo_5v81:dpfifo|              ; 31.1 (0.8)           ; 30.2 (1.5)                       ; 2.1 (0.7)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 52 (2)              ; 41 (0)                    ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo                                                ; work         ;
;                   |a_fefifo_3bf:fifo_state|        ; 15.2 (8.2)           ; 15.7 (9.2)                       ; 1.4 (1.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (11)             ; 15 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state                        ; work         ;
;                      |cntr_di7:count_usedw|        ; 7.1 (7.1)            ; 6.5 (6.5)                        ; 0.4 (0.4)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw   ; work         ;
;                   |cntr_1ib:rd_ptr_count|          ; 7.5 (7.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count                          ; work         ;
;                   |cntr_1ib:wr_ptr|                ; 7.5 (7.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr                                ; work         ;
;                   |dpram_0971:FIFOram|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram                             ; work         ;
;                      |altsyncram_3dq1:altsyncram1| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 196608            ; 24    ; 0          ; 0    ; 0            ; |bjt|FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1 ; work         ;
;    |clockpll:pll|                                  ; 24.8 (24.8)          ; 28.2 (28.2)                      ; 3.7 (3.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 45 (45)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|clockpll:pll                                                                                                                                                           ; work         ;
;    |uart_control:uart_control_inst|                ; 50.5 (27.5)          ; 58.0 (30.4)                      ; 7.5 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (44)             ; 45 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|uart_control:uart_control_inst                                                                                                                                         ; work         ;
;       |uarttx:uarttx_inst|                         ; 23.0 (23.0)          ; 27.6 (27.6)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bjt|uart_control:uart_control_inst|uarttx:uarttx_inst                                                                                                                      ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; tx_spi_sclk ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tx_spi_sync ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tx_spi_din  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; uart_tx     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; globalclock ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDO     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                  ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; globalclock                                                                       ;                   ;         ;
;      - clockpll:pll|dac_clk                                                       ; 1                 ; 0       ;
;      - clockpll:pll|adc_clk_delay                                                 ; 1                 ; 0       ;
;      - clockpll:pll|adc_clk                                                       ; 1                 ; 0       ;
;      - clockpll:pll|uart_clk                                                      ; 1                 ; 0       ;
; rst                                                                               ;                   ;         ;
;      - clockpll:pll|cnt[15]                                                       ; 1                 ; 0       ;
;      - clockpll:pll|cnt[11]                                                       ; 1                 ; 0       ;
;      - clockpll:pll|cnt[8]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[0]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[1]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[2]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[3]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[4]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[5]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[6]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[7]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[9]                                                        ; 1                 ; 0       ;
;      - clockpll:pll|cnt[10]                                                       ; 1                 ; 0       ;
;      - clockpll:pll|cnt[12]                                                       ; 1                 ; 0       ;
;      - clockpll:pll|cnt[13]                                                       ; 1                 ; 0       ;
;      - clockpll:pll|cnt[14]                                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[5]                              ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[6]                              ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[7]                              ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[9]                              ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[10]                             ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[0]                              ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[1]                              ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[2]                              ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[4]                              ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[11]                             ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[3]                              ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_count[8]                              ; 1                 ; 0       ;
;      - DAC_control:DAC_control_inst|counter[5]                                    ; 1                 ; 0       ;
;      - DAC_control:DAC_control_inst|counter[6]                                    ; 1                 ; 0       ;
;      - DAC_control:DAC_control_inst|counter[7]                                    ; 1                 ; 0       ;
;      - DAC_control:DAC_control_inst|counter[8]                                    ; 1                 ; 0       ;
;      - DAC_control:DAC_control_inst|counter[1]                                    ; 1                 ; 0       ;
;      - DAC_control:DAC_control_inst|counter[4]                                    ; 1                 ; 0       ;
;      - DAC_control:DAC_control_inst|counter[2]                                    ; 1                 ; 0       ;
;      - DAC_control:DAC_control_inst|counter[3]                                    ; 1                 ; 0       ;
;      - DAC_control:DAC_control_inst|counter[0]                                    ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|datatosend[7]                               ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|datatosend[0]                               ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|datatosend[1]                               ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|datatosend[2]                               ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|datatosend[3]                               ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|datatosend[4]                               ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|datatosend[5]                               ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|datatosend[6]                               ; 1                 ; 0       ;
;      - clockpll:pll|dac_clk                                                       ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|tx                       ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|presult                  ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|send                     ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|idle                     ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uart_reset                                  ; 1                 ; 0       ;
;      - FIFO_control:FIFO_control_inst|fifo_rdreq                                  ; 1                 ; 0       ;
;      - FIFO_control:FIFO_control_inst|pulsed                                      ; 1                 ; 0       ;
;      - clockpll:pll|adc_clk_delay                                                 ; 1                 ; 0       ;
;      - clockpll:pll|uart_clk                                                      ; 1                 ; 0       ;
;      - clockpll:pll|count[12]~0                                                   ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_start                                 ; 1                 ; 0       ;
;      - clockpll:pll|adc_clk~0                                                     ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|measure_ch[0]                                 ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~0                    ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~1                    ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~2                    ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~4                    ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~6                    ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~8                    ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~9                    ; 1                 ; 0       ;
;      - uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~11                   ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|wait_measure_done                             ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[6]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[22]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[14]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[5]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[13]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[21]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[4]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[20]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[12]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[3]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[11]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[19]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[0]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[16]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[8]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[2]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[18]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[10]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[1]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[9]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[17]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[7]                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[15]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|fifo_data[23]                                 ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|config_first                                  ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[6]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[22]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[14]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[5]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[13]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[21]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[4]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[20]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[12]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[3]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[11]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[19]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[0]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[16]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[8]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[2]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[18]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[10]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[1]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[9]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[17]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[7]                                       ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[15]                                      ; 1                 ; 0       ;
;      - ADC_control:ADC_control_inst|temp[23]                                      ; 1                 ; 0       ;
;      - clockpll:pll|delay_count                                                   ; 1                 ; 0       ;
;      - clockpll:pll|cnt[0]~DUPLICATE                                              ; 1                 ; 0       ;
;      - clockpll:pll|cnt[1]~DUPLICATE                                              ; 1                 ; 0       ;
;      - clockpll:pll|cnt[2]~DUPLICATE                                              ; 1                 ; 0       ;
;      - clockpll:pll|cnt[4]~DUPLICATE                                              ; 1                 ; 0       ;
; ADC_SDO                                                                           ;                   ;         ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[6]~0   ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[10]~1  ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[2]~2   ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[5]~3   ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[1]~4   ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[9]~5   ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[4]~6   ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[8]~7   ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[0]~8   ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[3]~9   ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[11]~10 ; 0                 ; 0       ;
;      - ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[7]~11  ; 0                 ; 0       ;
+-----------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                ; Location             ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|LessThan0~1                                                                               ; LABCELL_X41_Y24_N3   ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|LessThan1~0                                                                               ; LABCELL_X43_Y25_N48  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|clk_enable_o                                                                              ; FF_X42_Y24_N50       ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|reset_n~0                                                                                 ; LABCELL_X43_Y25_N45  ; 41      ; Async. clear, Clock                                 ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index[0]~1                                                                            ; LABCELL_X40_Y24_N54  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|comb~0                                                                                                                 ; MLABCELL_X42_Y26_N57 ; 22      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|fifo_data[16]~0                                                                                                        ; MLABCELL_X42_Y26_N15 ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|measure_ch[0]~1                                                                                                        ; LABCELL_X45_Y25_N21  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|measure_count[1]~0                                                                                                     ; LABCELL_X43_Y26_N54  ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|temp[16]~1                                                                                                             ; LABCELL_X43_Y25_N33  ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ADC_control:ADC_control_inst|temp[8]~0                                                                                                              ; MLABCELL_X42_Y26_N9  ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DAC_control:DAC_control_inst|counter[8]                                                                                                             ; FF_X43_Y27_N14       ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DAC_control:DAC_control_inst|hori_counter[7]~0                                                                                                      ; LABCELL_X43_Y29_N3   ; 40      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DAC_control:DAC_control_inst|loop                                                                                                                   ; FF_X43_Y28_N2        ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DAC_control:DAC_control_inst|sawtooth[11]~1                                                                                                         ; MLABCELL_X42_Y28_N39 ; 31      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DAC_control:DAC_control_inst|sawtooth[11]~3                                                                                                         ; MLABCELL_X42_Y28_N9  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DAC_control:DAC_control_inst|sawtooth[11]~4                                                                                                         ; LABCELL_X43_Y27_N42  ; 55      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DAC_control:DAC_control_inst|serial_counter[0]~0                                                                                                    ; MLABCELL_X42_Y26_N33 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DAC_control:DAC_control_inst|stepwave[7]~1                                                                                                          ; LABCELL_X40_Y27_N48  ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DAC_control:DAC_control_inst|tx_spi_sync                                                                                                            ; FF_X42_Y27_N32       ; 100     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|_~0 ; LABCELL_X40_Y25_N42  ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|valid_rreq                  ; LABCELL_X40_Y26_N57  ; 38      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|valid_wreq                  ; LABCELL_X41_Y25_N42  ; 49      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; clockpll:pll|Equal2~1                                                                                                                               ; LABCELL_X46_Y27_N48  ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; clockpll:pll|adc_clk                                                                                                                                ; FF_X45_Y26_N56       ; 66      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; clockpll:pll|adc_clk_delay                                                                                                                          ; FF_X47_Y27_N2        ; 26      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; clockpll:pll|count[12]~0                                                                                                                            ; LABCELL_X48_Y27_N48  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; clockpll:pll|dac_clk                                                                                                                                ; FF_X47_Y27_N29       ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; clockpll:pll|dac_clk                                                                                                                                ; FF_X47_Y27_N29       ; 81      ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clockpll:pll|uart_clk                                                                                                                               ; FF_X47_Y27_N8        ; 45      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; globalclock                                                                                                                                         ; PIN_N20              ; 5       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; globalclock                                                                                                                                         ; PIN_N20              ; 38      ; Clock                                               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; rst                                                                                                                                                 ; PIN_AB24             ; 122     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; uart_control:uart_control_inst|Equal5~1                                                                                                             ; LABCELL_X46_Y29_N6   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_control:uart_control_inst|WideNor0                                                                                                             ; LABCELL_X46_Y29_N21  ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; uart_control:uart_control_inst|uart_reset                                                                                                           ; FF_X45_Y29_N56       ; 23      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|idle                                                                                              ; FF_X40_Y29_N26       ; 4       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                           ;
+----------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                 ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+----------------+---------+----------------------+------------------+---------------------------+
; clockpll:pll|dac_clk ; FF_X47_Y27_N29 ; 81      ; Global Clock         ; GCLK3            ; --                        ;
; globalclock          ; PIN_N20        ; 38      ; Global Clock         ; GCLK9            ; --                        ;
+----------------------+----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                                                                                                                     ; 122     ;
; DAC_control:DAC_control_inst|tx_spi_sync                                                                                                                                                      ; 100     ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|valid_wreq                                                            ; 73      ;
; clockpll:pll|adc_clk                                                                                                                                                                          ; 66      ;
; DAC_control:DAC_control_inst|sawtooth[11]~4                                                                                                                                                   ; 55      ;
; clockpll:pll|uart_clk                                                                                                                                                                         ; 45      ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|reset_n~0                                                                                                                           ; 41      ;
; DAC_control:DAC_control_inst|hori_counter[7]~0                                                                                                                                                ; 40      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|valid_rreq                                                            ; 38      ;
; DAC_control:DAC_control_inst|counter[1]                                                                                                                                                       ; 38      ;
; DAC_control:DAC_control_inst|sawtooth[11]~1                                                                                                                                                   ; 31      ;
; DAC_control:DAC_control_inst|counter[2]                                                                                                                                                       ; 31      ;
; DAC_control:DAC_control_inst|counter[3]                                                                                                                                                       ; 29      ;
; DAC_control:DAC_control_inst|counter[0]                                                                                                                                                       ; 29      ;
; clockpll:pll|adc_clk_delay                                                                                                                                                                    ; 26      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[12]                             ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[11]                             ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[10]                             ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[9]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[8]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[7]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[6]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[5]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[4]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[3]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[2]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[1]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_reg_bit[0]                              ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[12]                                   ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[11]                                   ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[10]                                   ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[9]                                    ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[8]                                    ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[7]                                    ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[6]                                    ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[5]                                    ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[4]                                    ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[3]                                    ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[2]                                    ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[1]                                    ; 25      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_reg_bit[0]                                    ; 25      ;
; DAC_control:DAC_control_inst|hori_counter[6]                                                                                                                                                  ; 25      ;
; DAC_control:DAC_control_inst|hori_counter[7]                                                                                                                                                  ; 25      ;
; ADC_control:ADC_control_inst|fifo_data[16]~0                                                                                                                                                  ; 24      ;
; DAC_control:DAC_control_inst|sawtooth[11]~3                                                                                                                                                   ; 23      ;
; DAC_control:DAC_control_inst|loop                                                                                                                                                             ; 23      ;
; uart_control:uart_control_inst|uart_reset                                                                                                                                                     ; 23      ;
; DAC_control:DAC_control_inst|counter[4]                                                                                                                                                       ; 23      ;
; DAC_control:DAC_control_inst|LessThan0~0                                                                                                                                                      ; 22      ;
; DAC_control:DAC_control_inst|LessThan1~0                                                                                                                                                      ; 22      ;
; DAC_control:DAC_control_inst|stepwave[7]~1                                                                                                                                                    ; 22      ;
; ADC_control:ADC_control_inst|comb~0                                                                                                                                                           ; 22      ;
; DAC_control:DAC_control_inst|counter[8]                                                                                                                                                       ; 21      ;
; clockpll:pll|Equal2~1                                                                                                                                                                         ; 20      ;
; uart_control:uart_control_inst|WideNor0                                                                                                                                                       ; 18      ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|clk_enable_o                                                                                                                        ; 17      ;
; ADC_control:ADC_control_inst|fifo_data[23]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[15]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[7]                                                                                                                                                     ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[17]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[9]                                                                                                                                                     ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[1]                                                                                                                                                     ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[10]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[18]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[2]                                                                                                                                                     ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[8]                                                                                                                                                     ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[16]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[0]                                                                                                                                                     ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[19]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[11]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[3]                                                                                                                                                     ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[12]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[20]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[4]                                                                                                                                                     ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[21]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[13]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[5]                                                                                                                                                     ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[14]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[22]                                                                                                                                                    ; 16      ;
; ADC_control:ADC_control_inst|fifo_data[6]                                                                                                                                                     ; 16      ;
; DAC_control:DAC_control_inst|Equal0~1                                                                                                                                                         ; 16      ;
; clockpll:pll|count[12]~0                                                                                                                                                                      ; 16      ;
; DAC_control:DAC_control_inst|counter[5]                                                                                                                                                       ; 16      ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|write_pos[2]                                                                                                                        ; 14      ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|write_pos[3]                                                                                                                        ; 13      ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|_~0                                           ; 13      ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt[4]                                                                                                                                      ; 13      ;
; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                       ; 13      ;
; ADC_SDO~input                                                                                                                                                                                 ; 12      ;
; ADC_control:ADC_control_inst|temp[16]~1                                                                                                                                                       ; 12      ;
; ADC_control:ADC_control_inst|temp[8]~0                                                                                                                                                        ; 12      ;
; ADC_control:ADC_control_inst|measure_count[1]~0                                                                                                                                               ; 12      ;
; uart_control:uart_control_inst|uart_counter[1]                                                                                                                                                ; 12      ;
; DAC_control:DAC_control_inst|serial_counter[0]                                                                                                                                                ; 12      ;
; DAC_control:DAC_control_inst|Equal2~0                                                                                                                                                         ; 12      ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt[7]                                                                                                                                      ; 12      ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt[5]                                                                                                                                      ; 12      ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|send                                                                                                                                        ; 12      ;
; DAC_control:DAC_control_inst|serial_counter[1]                                                                                                                                                ; 11      ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt[3]                                                                                                                                      ; 11      ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Equal0~0                                                                                                                                    ; 11      ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|LessThan0~1                                                                                                                         ; 11      ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|measure_done                                                                                                                        ; 10      ;
; DAC_control:DAC_control_inst|serial_counter[2]                                                                                                                                                ; 10      ;
; uart_control:uart_control_inst|uart_counter[0]~DUPLICATE                                                                                                                                      ; 9       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[0]~DUPLICATE                                                                                                                   ; 9       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[1]~DUPLICATE                                                                                                                   ; 9       ;
; DAC_control:DAC_control_inst|serial_counter[3]                                                                                                                                                ; 9       ;
; DAC_control:DAC_control_inst|counter[7]                                                                                                                                                       ; 9       ;
; DAC_control:DAC_control_inst|counter[6]                                                                                                                                                       ; 9       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[4]~DUPLICATE                                                                                                                   ; 8       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|write_pos[0]                                                                                                                        ; 8       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|LessThan1~0                                                                                                                         ; 8       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|WideOr10~0                                                                                                                                  ; 8       ;
; DAC_control:DAC_control_inst|Equal5~0                                                                                                                                                         ; 8       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt[6]                                                                                                                                      ; 8       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[3]                                                                                                                             ; 8       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[6]                                                                                                                             ; 8       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[7]                                                                                                                             ; 8       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|write_pos[1]                                                                                                                        ; 7       ;
; ADC_control:ADC_control_inst|wait_measure_done                                                                                                                                                ; 7       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[5]                                                                                                                             ; 7       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|presult                                                                                                                                     ; 7       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[2]~DUPLICATE                                                                                                                   ; 6       ;
; uart_control:uart_control_inst|uart_tx_counter[0]                                                                                                                                             ; 6       ;
; DAC_control:DAC_control_inst|init~DUPLICATE                                                                                                                                                   ; 5       ;
; uart_control:uart_control_inst|uart_tx_counter[1]                                                                                                                                             ; 5       ;
; FIFO_control:FIFO_control_inst|fifo_rdreq                                                                                                                                                     ; 5       ;
; DAC_control:DAC_control_inst|hori_counter[3]                                                                                                                                                  ; 5       ;
; DAC_control:DAC_control_inst|hori_counter[4]                                                                                                                                                  ; 5       ;
; DAC_control:DAC_control_inst|hori_counter[1]                                                                                                                                                  ; 5       ;
; DAC_control:DAC_control_inst|hori_counter[2]                                                                                                                                                  ; 5       ;
; DAC_control:DAC_control_inst|hori_counter[5]                                                                                                                                                  ; 5       ;
; globalclock~input                                                                                                                                                                             ; 4       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[5]                                                                                                                       ; 4       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[6]                                                                                                                       ; 4       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[0]                                                                                                                       ; 4       ;
; uart_control:uart_control_inst|Equal5~1                                                                                                                                                       ; 4       ;
; FIFO_control:FIFO_control_inst|LessThan0~1                                                                                                                                                    ; 4       ;
; FIFO_control:FIFO_control_inst|LessThan0~0                                                                                                                                                    ; 4       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full                                        ; 4       ;
; FIFO_control:FIFO_control_inst|comb~0                                                                                                                                                         ; 4       ;
; DAC_control:DAC_control_inst|serial_counter[0]~0                                                                                                                                              ; 4       ;
; uart_control:uart_control_inst|uart_counter[0]                                                                                                                                                ; 4       ;
; DAC_control:DAC_control_inst|Equal6~0                                                                                                                                                         ; 4       ;
; DAC_control:DAC_control_inst|sawtooth[11]~0                                                                                                                                                   ; 4       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index[0]                                                                                                                        ; 4       ;
; DAC_control:DAC_control_inst|pin3_C_yminu[0]                                                                                                                                                  ; 4       ;
; DAC_control:DAC_control_inst|Add5~1                                                                                                                                                           ; 4       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Equal1~0                                                                                                                            ; 4       ;
; DAC_control:DAC_control_inst|verti_counter[0]                                                                                                                                                 ; 4       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|idle                                                                                                                                        ; 4       ;
; DAC_control:DAC_control_inst|hori_counter[0]                                                                                                                                                  ; 4       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Decoder0~3                                                                                                                          ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Decoder0~2                                                                                                                          ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Decoder0~1                                                                                                                          ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Decoder0~0                                                                                                                          ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[7]                                                                                                                        ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[11]                                                                                                                       ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[3]                                                                                                                        ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[0]                                                                                                                        ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[8]                                                                                                                        ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[4]                                                                                                                        ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[9]                                                                                                                        ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[1]                                                                                                                        ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[5]                                                                                                                        ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[2]                                                                                                                        ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[10]                                                                                                                       ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[6]                                                                                                                        ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[8]       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[9]       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[10]      ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[11]      ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[12]      ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[2]       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[3]       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[4]       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[5]       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[6]       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[7]       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[0]       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[1]       ; 3       ;
; uart_control:uart_control_inst|Equal2~3                                                                                                                                                       ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Equal0~0                                                                                                                            ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[7]                                                                                                                       ; 3       ;
; uart_control:uart_control_inst|Equal2~1                                                                                                                                                       ; 3       ;
; uart_control:uart_control_inst|Equal2~0                                                                                                                                                       ; 3       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty                                   ; 3       ;
; uart_control:uart_control_inst|wrsig                                                                                                                                                          ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index[0]~1                                                                                                                      ; 3       ;
; ADC_control:ADC_control_inst|measure_start                                                                                                                                                    ; 3       ;
; DAC_control:DAC_control_inst|stepwave[16]                                                                                                                                                     ; 3       ;
; DAC_control:DAC_control_inst|init                                                                                                                                                             ; 3       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt[2]                                                                                                                                      ; 3       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt[1]                                                                                                                                      ; 3       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt[0]                                                                                                                                      ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[2]                                                                                                                             ; 3       ;
; uart_control:uart_control_inst|uart_tx_counter[7]                                                                                                                                             ; 3       ;
; uart_control:uart_control_inst|uart_tx_counter[5]                                                                                                                                             ; 3       ;
; uart_control:uart_control_inst|uart_tx_counter[3]                                                                                                                                             ; 3       ;
; DAC_control:DAC_control_inst|verti_counter[10]                                                                                                                                                ; 3       ;
; DAC_control:DAC_control_inst|verti_counter[9]                                                                                                                                                 ; 3       ;
; DAC_control:DAC_control_inst|verti_counter[8]                                                                                                                                                 ; 3       ;
; DAC_control:DAC_control_inst|verti_counter[7]                                                                                                                                                 ; 3       ;
; DAC_control:DAC_control_inst|verti_counter[6]                                                                                                                                                 ; 3       ;
; DAC_control:DAC_control_inst|verti_counter[3]                                                                                                                                                 ; 3       ;
; DAC_control:DAC_control_inst|verti_counter[2]                                                                                                                                                 ; 3       ;
; DAC_control:DAC_control_inst|verti_counter[1]                                                                                                                                                 ; 3       ;
; clockpll:pll|cnt[14]                                                                                                                                                                          ; 3       ;
; uart_control:uart_control_inst|datatosend[0]                                                                                                                                                  ; 3       ;
; DAC_control:DAC_control_inst|stepwave[23]                                                                                                                                                     ; 3       ;
; DAC_control:DAC_control_inst|sawtooth[23]                                                                                                                                                     ; 3       ;
; clockpll:pll|count[6]                                                                                                                                                                         ; 3       ;
; clockpll:pll|count[10]                                                                                                                                                                        ; 3       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|tx                                                                                                                                          ; 3       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index[1]~DUPLICATE                                                                                                              ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[5]~DUPLICATE                                                                                                                   ; 2       ;
; uart_control:uart_control_inst|uart_counter[0]~0                                                                                                                                              ; 2       ;
; DAC_control:DAC_control_inst|Selector5~16                                                                                                                                                     ; 2       ;
; uart_control:uart_control_inst|Equal2~2                                                                                                                                                       ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[1]                                                                                                                       ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[2]                                                                                                                       ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[3]                                                                                                                       ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[4]                                                                                                                       ; 2       ;
; uart_control:uart_control_inst|Equal5~0                                                                                                                                                       ; 2       ;
; ADC_control:ADC_control_inst|measure_ch[0]~1                                                                                                                                                  ; 2       ;
; DAC_control:DAC_control_inst|Equal2~1                                                                                                                                                         ; 2       ;
; DAC_control:DAC_control_inst|init~0                                                                                                                                                           ; 2       ;
; uart_control:uart_control_inst|Equal0~6                                                                                                                                                       ; 2       ;
; DAC_control:DAC_control_inst|Equal4~2                                                                                                                                                         ; 2       ;
; uart_control:uart_control_inst|Equal0~4                                                                                                                                                       ; 2       ;
; uart_control:uart_control_inst|Equal0~3                                                                                                                                                       ; 2       ;
; uart_control:uart_control_inst|Equal0~2                                                                                                                                                       ; 2       ;
; uart_control:uart_control_inst|Equal0~1                                                                                                                                                       ; 2       ;
; uart_control:uart_control_inst|Equal0~0                                                                                                                                                       ; 2       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Equal0~1                                                                                                                                    ; 2       ;
; clockpll:pll|Equal2~0                                                                                                                                                                         ; 2       ;
; clockpll:pll|Equal1~1                                                                                                                                                                         ; 2       ;
; clockpll:pll|Equal1~0                                                                                                                                                                         ; 2       ;
; ADC_control:ADC_control_inst|measure_ch[0]                                                                                                                                                    ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index~0                                                                                                                         ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index[2]                                                                                                                        ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Equal1~1                                                                                                                            ; 2       ;
; DAC_control:DAC_control_inst|adc_start                                                                                                                                                        ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[0]~0                                                                                                                           ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|LessThan0~0                                                                                                                         ; 2       ;
; DAC_control:DAC_control_inst|Mux0~14                                                                                                                                                          ; 2       ;
; DAC_control:DAC_control_inst|Mux0~13                                                                                                                                                          ; 2       ;
; DAC_control:DAC_control_inst|Mux1~11                                                                                                                                                          ; 2       ;
; DAC_control:DAC_control_inst|Mux0~11                                                                                                                                                          ; 2       ;
; DAC_control:DAC_control_inst|Mux0~1                                                                                                                                                           ; 2       ;
; DAC_control:DAC_control_inst|Selector5~1                                                                                                                                                      ; 2       ;
; clockpll:pll|Equal0~2                                                                                                                                                                         ; 2       ;
; clockpll:pll|Equal0~1                                                                                                                                                                         ; 2       ;
; clockpll:pll|Equal0~0                                                                                                                                                                         ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|ADC_SDI                                                                                                                             ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[1]                                                                                                                             ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~1                                                                                                                              ; 2       ;
; uart_control:uart_control_inst|Add1~41                                                                                                                                                        ; 2       ;
; uart_control:uart_control_inst|Add1~37                                                                                                                                                        ; 2       ;
; FIFO_control:FIFO_control_inst|pulsed                                                                                                                                                         ; 2       ;
; uart_control:uart_control_inst|uart_tx_counter[9]                                                                                                                                             ; 2       ;
; uart_control:uart_control_inst|uart_tx_counter[15]                                                                                                                                            ; 2       ;
; uart_control:uart_control_inst|uart_tx_counter[8]                                                                                                                                             ; 2       ;
; uart_control:uart_control_inst|uart_tx_counter[6]                                                                                                                                             ; 2       ;
; uart_control:uart_control_inst|uart_tx_counter[4]                                                                                                                                             ; 2       ;
; uart_control:uart_control_inst|uart_tx_counter[2]                                                                                                                                             ; 2       ;
; uart_control:uart_control_inst|uart_tx_counter[10]                                                                                                                                            ; 2       ;
; uart_control:uart_control_inst|uart_tx_counter[12]                                                                                                                                            ; 2       ;
; uart_control:uart_control_inst|uart_tx_counter[11]                                                                                                                                            ; 2       ;
; ADC_control:ADC_control_inst|measure_count[8]                                                                                                                                                 ; 2       ;
; ADC_control:ADC_control_inst|measure_count[3]                                                                                                                                                 ; 2       ;
; ADC_control:ADC_control_inst|measure_count[11]                                                                                                                                                ; 2       ;
; ADC_control:ADC_control_inst|measure_count[4]                                                                                                                                                 ; 2       ;
; ADC_control:ADC_control_inst|measure_count[2]                                                                                                                                                 ; 2       ;
; ADC_control:ADC_control_inst|measure_count[1]                                                                                                                                                 ; 2       ;
; ADC_control:ADC_control_inst|measure_count[10]                                                                                                                                                ; 2       ;
; ADC_control:ADC_control_inst|measure_count[9]                                                                                                                                                 ; 2       ;
; ADC_control:ADC_control_inst|measure_count[7]                                                                                                                                                 ; 2       ;
; ADC_control:ADC_control_inst|measure_count[6]                                                                                                                                                 ; 2       ;
; ADC_control:ADC_control_inst|measure_count[5]                                                                                                                                                 ; 2       ;
; clockpll:pll|Add1~61                                                                                                                                                                          ; 2       ;
; clockpll:pll|Add1~57                                                                                                                                                                          ; 2       ;
; clockpll:pll|Add1~53                                                                                                                                                                          ; 2       ;
; clockpll:pll|Add1~49                                                                                                                                                                          ; 2       ;
; DAC_control:DAC_control_inst|stepwave[12]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[14]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[11]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[13]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[20]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[22]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[19]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[21]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[19]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[17]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[18]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[16]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[11]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[9]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[10]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[8]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[4]                                                                                                                                                 ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[16]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[31]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[30]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[29]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[28]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[27]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[26]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[25]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[24]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[23]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[22]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[15]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[14]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[13]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[12]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[11]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[5]                                                                                                                                                 ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[21]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[20]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[19]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[18]                                                                                                                                                ; 2       ;
; DAC_control:DAC_control_inst|verti_counter[17]                                                                                                                                                ; 2       ;
; clockpll:pll|cnt[4]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[2]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[1]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[0]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[13]                                                                                                                                                                          ; 2       ;
; clockpll:pll|cnt[12]                                                                                                                                                                          ; 2       ;
; clockpll:pll|cnt[10]                                                                                                                                                                          ; 2       ;
; clockpll:pll|cnt[9]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[7]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[6]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[5]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[3]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[8]                                                                                                                                                                           ; 2       ;
; clockpll:pll|cnt[11]                                                                                                                                                                          ; 2       ;
; clockpll:pll|cnt[15]                                                                                                                                                                          ; 2       ;
; DAC_control:DAC_control_inst|stepwave[8]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|stepwave[10]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[7]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|stepwave[9]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|stepwave[18]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[15]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|stepwave[17]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[21]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[22]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[20]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[15]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[13]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[14]                                                                                                                                                     ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[12]                                                                                                                                                     ; 2       ;
; uart_control:uart_control_inst|datatosend[7]                                                                                                                                                  ; 2       ;
; uart_control:uart_control_inst|datatosend[1]                                                                                                                                                  ; 2       ;
; uart_control:uart_control_inst|datatosend[2]                                                                                                                                                  ; 2       ;
; uart_control:uart_control_inst|datatosend[3]                                                                                                                                                  ; 2       ;
; uart_control:uart_control_inst|datatosend[4]                                                                                                                                                  ; 2       ;
; uart_control:uart_control_inst|datatosend[5]                                                                                                                                                  ; 2       ;
; uart_control:uart_control_inst|datatosend[6]                                                                                                                                                  ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add0~25                                                                                                                             ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add0~9                                                                                                                              ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add0~5                                                                                                                              ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add0~1                                                                                                                              ; 2       ;
; DAC_control:DAC_control_inst|stepwave[1]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|stepwave[2]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|stepwave[3]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|stepwave[4]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|stepwave[5]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|stepwave[6]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[3]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[1]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[2]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[6]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[7]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[4]                                                                                                                                                      ; 2       ;
; DAC_control:DAC_control_inst|sawtooth[5]                                                                                                                                                      ; 2       ;
; clockpll:pll|count[5]                                                                                                                                                                         ; 2       ;
; clockpll:pll|count[4]                                                                                                                                                                         ; 2       ;
; clockpll:pll|count[3]                                                                                                                                                                         ; 2       ;
; clockpll:pll|count[2]                                                                                                                                                                         ; 2       ;
; clockpll:pll|count[1]                                                                                                                                                                         ; 2       ;
; clockpll:pll|count[0]                                                                                                                                                                         ; 2       ;
; clockpll:pll|count[15]                                                                                                                                                                        ; 2       ;
; clockpll:pll|count[14]                                                                                                                                                                        ; 2       ;
; clockpll:pll|count[13]                                                                                                                                                                        ; 2       ;
; clockpll:pll|count[12]                                                                                                                                                                        ; 2       ;
; clockpll:pll|count[11]                                                                                                                                                                        ; 2       ;
; clockpll:pll|count[9]                                                                                                                                                                         ; 2       ;
; clockpll:pll|count[8]                                                                                                                                                                         ; 2       ;
; clockpll:pll|count[7]                                                                                                                                                                         ; 2       ;
; clockpll:pll|dac_clk                                                                                                                                                                          ; 2       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[7]~DUPLICATE                                                                                                             ; 1       ;
; uart_control:uart_control_inst|uart_tx_counter[14]~DUPLICATE                                                                                                                                  ; 1       ;
; uart_control:uart_control_inst|uart_tx_counter[13]~DUPLICATE                                                                                                                                  ; 1       ;
; clockpll:pll|cnt[4]~DUPLICATE                                                                                                                                                                 ; 1       ;
; clockpll:pll|cnt[2]~DUPLICATE                                                                                                                                                                 ; 1       ;
; clockpll:pll|cnt[1]~DUPLICATE                                                                                                                                                                 ; 1       ;
; clockpll:pll|cnt[0]~DUPLICATE                                                                                                                                                                 ; 1       ;
; ADC_control:ADC_control_inst|config_first~feeder                                                                                                                                              ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|write_pos[0]~3                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|measure_start~0                                                                                                                                                  ; 1       ;
; DAC_control:DAC_control_inst|Selector4~8                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector4~7                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector4~6                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector5~19                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|Selector5~18                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|serial_counter~4                                                                                                                                                 ; 1       ;
; DAC_control:DAC_control_inst|serial_counter~3                                                                                                                                                 ; 1       ;
; DAC_control:DAC_control_inst|Selector5~17                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|Selector5~15                                                                                                                                                     ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index[0]~4                                                                                                                      ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|tx~4                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|tx~3                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|tx~2                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|tx~1                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Selector5~14                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|Selector5~13                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|sawtooth[11]~5                                                                                                                                                   ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|write_pos[1]~0                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add2~1                                                                                                                              ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add2~0                                                                                                                              ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[7]~11                                                                                                                     ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[11]~10                                                                                                                    ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[3]~9                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[0]~8                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[8]~7                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[4]~6                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[9]~5                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[1]~4                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[5]~3                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[2]~2                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[10]~1                                                                                                                     ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|read_data[6]~0                                                                                                                      ; 1       ;
; clockpll:pll|adc_clk_delay~0                                                                                                                                                                  ; 1       ;
; clockpll:pll|delay_count                                                                                                                                                                      ; 1       ;
; FIFO_control:FIFO_control_inst|pulsed~0                                                                                                                                                       ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick_delay[0]~0                                                                                                                     ; 1       ;
; ADC_control:ADC_control_inst|temp[23]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[15]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[7]                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|temp[17]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[9]                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|temp[1]                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|temp[10]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[18]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[2]                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|temp[8]                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|temp[16]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[0]                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|temp[19]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[11]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[3]                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|temp[12]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[20]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[4]                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|temp[21]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[13]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[5]                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|temp[14]                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|temp[22]                                                                                                                                                         ; 1       ;
; uart_control:uart_control_inst|Selector1~0                                                                                                                                                    ; 1       ;
; uart_control:uart_control_inst|Selector0~0                                                                                                                                                    ; 1       ;
; uart_control:uart_control_inst|uart_reset~0                                                                                                                                                   ; 1       ;
; ADC_control:ADC_control_inst|temp[6]                                                                                                                                                          ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty~4                                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty~3                                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty~2                                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty~1                                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty~0                                 ; 1       ;
; FIFO_control:FIFO_control_inst|fifo_rdreq~0                                                                                                                                                   ; 1       ;
; ADC_control:ADC_control_inst|Equal2~0                                                                                                                                                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full~4                                      ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full~3                                      ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full~2                                      ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full~1                                      ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full~0                                      ; 1       ;
; uart_control:uart_control_inst|Selector2~0                                                                                                                                                    ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|measure_done~0                                                                                                                      ; 1       ;
; ADC_control:ADC_control_inst|wait_measure_done~0                                                                                                                                              ; 1       ;
; ADC_control:ADC_control_inst|config_first                                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|datatosend[7]~8                                                                                                                                                ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|idle~0                                                                                                                                      ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt[6]~12                                                                                                                                   ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|wrsigrise~0                                                                                                                                 ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|wrsigbuf                                                                                                                                    ; 1       ;
; ADC_control:ADC_control_inst|measure_ch~0                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|stepwave~3                                                                                                                                                       ; 1       ;
; DAC_control:DAC_control_inst|stepwave~2                                                                                                                                                       ; 1       ;
; DAC_control:DAC_control_inst|serial_counter~2                                                                                                                                                 ; 1       ;
; DAC_control:DAC_control_inst|Add9~1                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|serial_counter~1                                                                                                                                                 ; 1       ;
; DAC_control:DAC_control_inst|Add9~0                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Decoder4~0                                                                                                                                                       ; 1       ;
; DAC_control:DAC_control_inst|loop~0                                                                                                                                                           ; 1       ;
; uart_control:uart_control_inst|Equal0~5                                                                                                                                                       ; 1       ;
; DAC_control:DAC_control_inst|Equal4~1                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Equal4~0                                                                                                                                                         ; 1       ;
; uart_control:uart_control_inst|datatosend~7                                                                                                                                                   ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Selector7~2                                                                                                                                 ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Selector7~1                                                                                                                                 ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Selector5~4                                                                                                                                 ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Selector5~3                                                                                                                                 ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Selector5~2                                                                                                                                 ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Selector5~1                                                                                                                                 ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Selector7~0                                                                                                                                 ; 1       ;
; uart_control:uart_control_inst|datatosend~6                                                                                                                                                   ; 1       ;
; uart_control:uart_control_inst|datatosend~5                                                                                                                                                   ; 1       ;
; uart_control:uart_control_inst|datatosend~4                                                                                                                                                   ; 1       ;
; uart_control:uart_control_inst|datatosend~3                                                                                                                                                   ; 1       ;
; uart_control:uart_control_inst|datatosend~2                                                                                                                                                   ; 1       ;
; uart_control:uart_control_inst|datatosend~1                                                                                                                                                   ; 1       ;
; uart_control:uart_control_inst|datatosend~0                                                                                                                                                   ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~11                                                                                                                                      ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~10                                                                                                                                      ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~9                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~8                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~7                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~6                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~5                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~4                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~3                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~2                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~1                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|cnt~0                                                                                                                                       ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|send~0                                                                                                                                      ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|wrsigrise                                                                                                                                   ; 1       ;
; clockpll:pll|uart_clk~0                                                                                                                                                                       ; 1       ;
; clockpll:pll|Equal1~2                                                                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index~3                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index~2                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|config_enable~0                                                                                                                     ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Equal1~2                                                                                                                            ; 1       ;
; DAC_control:DAC_control_inst|adc_start~0                                                                                                                                                      ; 1       ;
; clockpll:pll|adc_clk~0                                                                                                                                                                        ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|pre_measure_start                                                                                                                   ; 1       ;
; DAC_control:DAC_control_inst|pin3_C_yminu[0]~0                                                                                                                                                ; 1       ;
; DAC_control:DAC_control_inst|stepwave~0                                                                                                                                                       ; 1       ;
; DAC_control:DAC_control_inst|sawtooth[11]~2                                                                                                                                                   ; 1       ;
; DAC_control:DAC_control_inst|counter~3                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|counter~2                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|counter~1                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|counter~0                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|tx~0                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Selector5~0                                                                                                                                 ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|ADC_SDI~2                                                                                                                           ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|ADC_SDI~1                                                                                                                           ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|LessThan8~0                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|ADC_SDI~0                                                                                                                           ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|config_cmd[4]                                                                                                                       ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|sdi_index[1]                                                                                                                        ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|LessThan6~0                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|always4~0                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Selector5~12                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|Selector5~11                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|Selector5~10                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|Selector5~9                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector5~8                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector5~7                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector5~6                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector5~5                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Mux0~12                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Mux1~10                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Mux1~9                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Mux1~8                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Selector5~4                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector5~3                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector5~2                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Add5~2                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Mux0~2                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Add5~0                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Selector5~0                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Mux0~0                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Selector4~5                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector4~4                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Equal0~0                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Selector4~3                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector4~2                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector4~1                                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Selector4~0                                                                                                                                                      ; 1       ;
; clockpll:pll|dac_clk~0                                                                                                                                                                        ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|ADC_SCK~0                                                                                                                           ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|LessThan3~0                                                                                                                         ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[4]                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|tick[0]                                                                                                                             ; 1       ;
; DAC_control:DAC_control_inst|Selector5~28                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|Mux0~27                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Selector5~24                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|Selector5~20                                                                                                                                                     ; 1       ;
; DAC_control:DAC_control_inst|Mux0~23                                                                                                                                                          ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Selector7~3                                                                                                                                 ; 1       ;
; ADC_control:ADC_control_inst|measure_count[0]                                                                                                                                                 ; 1       ;
; ADC_control:ADC_control_inst|Add0~46                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~45                                                                                                                                                          ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita8~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita8       ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita9~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita9       ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita10~COUT ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita10      ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita11~COUT ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita11      ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita12      ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita2~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita2       ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita3~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita3       ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita4~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita4       ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita5~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita5       ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita6~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita6       ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita7~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita7       ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita0~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita0       ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita1~COUT  ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_comb_bita1       ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~26                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~25                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~22                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~21                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~18                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~17                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~14                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~13                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~10                                                                                                                             ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~9                                                                                                                              ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~6                                                                                                                              ; 1       ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|Add1~5                                                                                                                              ; 1       ;
; uart_control:uart_control_inst|Add1~62                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~61                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~58                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~57                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~54                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~53                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~50                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~49                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~45                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~42                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~38                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~34                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~33                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~30                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~29                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~26                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~25                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~22                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~21                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~18                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~17                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~14                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~13                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~10                                                                                                                                                        ; 1       ;
; uart_control:uart_control_inst|Add1~9                                                                                                                                                         ; 1       ;
; uart_control:uart_control_inst|Add1~6                                                                                                                                                         ; 1       ;
; uart_control:uart_control_inst|Add1~5                                                                                                                                                         ; 1       ;
; uart_control:uart_control_inst|Add1~2                                                                                                                                                         ; 1       ;
; uart_control:uart_control_inst|Add1~1                                                                                                                                                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita12                             ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita11~COUT                        ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita11                             ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita10~COUT                        ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita10                             ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita9~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita9                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita8~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita8                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita7~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita7                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita6~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita6                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita5~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita5                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita4~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita4                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita3~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita3                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita2~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita2                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita1~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita1                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita0~COUT                         ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:rd_ptr_count|counter_comb_bita0                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita12                                   ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita11~COUT                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita11                                   ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita10~COUT                              ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita10                                   ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita9~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita9                                    ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita8~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita8                                    ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita7~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita7                                    ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita6~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita6                                    ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita5~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita5                                    ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita4~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita4                                    ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita3~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita3                                    ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita2~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita2                                    ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita1~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita1                                    ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita0~COUT                               ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|cntr_1ib:wr_ptr|counter_comb_bita0                                    ; 1       ;
; ADC_control:ADC_control_inst|Add0~42                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~41                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~38                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~37                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~33                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~30                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~29                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~26                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~25                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~22                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~21                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~18                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~17                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~14                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~13                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~10                                                                                                                                                          ; 1       ;
; ADC_control:ADC_control_inst|Add0~9                                                                                                                                                           ; 1       ;
; ADC_control:ADC_control_inst|Add0~6                                                                                                                                                           ; 1       ;
; ADC_control:ADC_control_inst|Add0~5                                                                                                                                                           ; 1       ;
; ADC_control:ADC_control_inst|Add0~2                                                                                                                                                           ; 1       ;
; ADC_control:ADC_control_inst|Add0~1                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Add12~90                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~89                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~86                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~85                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~82                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~81                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~78                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~77                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~74                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~73                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~70                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~69                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~66                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~65                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~90                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~89                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~86                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~85                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~82                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~81                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~78                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~77                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~74                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~73                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~70                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~69                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~66                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~65                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~62                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~61                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~126                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~125                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~122                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~121                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~118                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~117                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~114                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~113                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~110                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~109                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~106                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~105                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~102                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~101                                                                                                                                                        ; 1       ;
; DAC_control:DAC_control_inst|Add10~98                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~97                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~94                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~93                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~90                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~89                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~85                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~82                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~81                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~78                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~77                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~74                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~73                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~70                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~69                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~66                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~65                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~62                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~61                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~58                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~57                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~54                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~53                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~50                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~49                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~46                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~45                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~42                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~41                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~38                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~37                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~34                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~33                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~30                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~29                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~26                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~25                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~22                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~21                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~18                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~17                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~14                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~13                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~10                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add10~9                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add10~6                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add10~5                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add10~2                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add10~1                                                                                                                                                          ; 1       ;
; uart_control:uart_control_inst|uart_tx_counter[14]                                                                                                                                            ; 1       ;
; uart_control:uart_control_inst|uart_tx_counter[13]                                                                                                                                            ; 1       ;
; clockpll:pll|Add1~62                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~58                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~54                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~50                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~46                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~45                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~42                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~41                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~38                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~37                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~34                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~33                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~30                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~29                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~26                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~25                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~22                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~21                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~18                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~17                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~14                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~13                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~10                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add1~9                                                                                                                                                                           ; 1       ;
; clockpll:pll|Add1~5                                                                                                                                                                           ; 1       ;
; clockpll:pll|Add1~2                                                                                                                                                                           ; 1       ;
; clockpll:pll|Add1~1                                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Add12~62                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~61                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~58                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~57                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~54                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~53                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~50                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~49                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~46                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~45                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~42                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~41                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~38                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~37                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~34                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~33                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~30                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~29                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~58                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~57                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~54                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~53                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~50                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~49                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~46                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~45                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~42                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~41                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~38                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~37                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~34                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~33                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~30                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~29                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~26                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~25                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~22                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~21                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~18                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~17                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~14                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~13                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~10                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add11~9                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add11~6                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add11~5                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add11~1                                                                                                                                                          ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[23]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[15]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[7]                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[17]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[9]                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[1]                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[10]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[18]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[2]                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[8]                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[16]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[0]                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[19]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[11]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[3]                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[12]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[20]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[4]                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[21]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[13]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[5]                 ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[14]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[22]                ; 1       ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|q_b[6]                 ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~30                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~29                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~26                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~25                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~21                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~18                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~17                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~14                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~13                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~10                                                                                                                                     ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~9                                                                                                                                      ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~6                                                                                                                                      ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~5                                                                                                                                      ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~2                                                                                                                                      ; 1       ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|Add0~1                                                                                                                                      ; 1       ;
; DAC_control:DAC_control_inst|Add12~26                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~25                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~22                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~21                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~18                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~17                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~14                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~13                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~10                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add12~9                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add12~6                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add12~5                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Mux1~16                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Mux1~12                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add12~1                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add13~29                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Mux0~19                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Mux0~15                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add13~26                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~25                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~22                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~21                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~18                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~17                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~14                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~13                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~10                                                                                                                                                         ; 1       ;
; DAC_control:DAC_control_inst|Add13~9                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add13~6                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add13~5                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add13~2                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add13~1                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~33                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~30                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~29                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~26                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~25                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~22                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~21                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~18                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~17                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~14                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~13                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~10                                                                                                                                                          ; 1       ;
; DAC_control:DAC_control_inst|Add0~9                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Add0~6                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Add0~5                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Add0~2                                                                                                                                                           ; 1       ;
; DAC_control:DAC_control_inst|Add0~1                                                                                                                                                           ; 1       ;
; clockpll:pll|Add0~62                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~61                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~58                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~57                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~54                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~53                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~50                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~49                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~46                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~45                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~42                                                                                                                                                                          ; 1       ;
; clockpll:pll|Add0~41                                                                                                                                                                          ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                                                                                                              ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|dpram_0971:FIFOram|altsyncram_3dq1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 8192         ; 24           ; 8192         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 196608 ; 8192                        ; 24                          ; 8192                        ; 24                          ; 196608              ; 24          ; 0          ; None ; M10K_X44_Y27_N0, M10K_X44_Y29_N0, M10K_X44_Y26_N0, M10K_X39_Y29_N0, M10K_X44_Y25_N0, M10K_X44_Y31_N0, M10K_X44_Y24_N0, M10K_X44_Y28_N0, M10K_X39_Y27_N0, M10K_X29_Y28_N0, M10K_X39_Y26_N0, M10K_X39_Y24_N0, M10K_X44_Y23_N0, M10K_X39_Y23_N0, M10K_X39_Y22_N0, M10K_X57_Y26_N0, M10K_X39_Y31_N0, M10K_X39_Y25_N0, M10K_X29_Y26_N0, M10K_X29_Y25_N0, M10K_X29_Y27_N0, M10K_X39_Y30_N0, M10K_X44_Y30_N0, M10K_X39_Y28_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,663 / 217,884 ( < 1 % ) ;
; C12 interconnects            ; 45 / 10,080 ( < 1 % )     ;
; C2 interconnects             ; 600 / 87,208 ( < 1 % )    ;
; C4 interconnects             ; 294 / 41,360 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 21 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )            ;
; Direct links                 ; 156 / 217,884 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 291 / 58,160 ( < 1 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 118 / 9,228 ( 1 % )       ;
; R14/C12 interconnect drivers ; 133 / 15,096 ( < 1 % )    ;
; R3 interconnects             ; 764 / 94,896 ( < 1 % )    ;
; R6 interconnects             ; 1,077 / 194,640 ( < 1 % ) ;
; Spine clocks                 ; 3 / 180 ( 2 % )           ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 10        ; 0            ; 10        ; 0            ; 0            ; 10        ; 10        ; 0            ; 10        ; 10        ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 10           ; 0         ; 10           ; 10           ; 0         ; 0         ; 10           ; 0         ; 0         ; 10           ; 3            ; 10           ; 10           ; 10           ; 10           ; 3            ; 10           ; 10           ; 10           ; 10           ; 3            ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; tx_spi_sclk        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tx_spi_sync        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tx_spi_din         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; uart_tx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; globalclock        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                          ;
+------------------------------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                    ; Destination Clock(s)                                          ; Delay Added in ns ;
+------------------------------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; clockpll:pll|adc_clk                                                               ; clockpll:pll|dac_clk                                          ; 719.0             ;
; clockpll:pll|dac_clk                                                               ; clockpll:pll|dac_clk                                          ; 87.2              ;
; DAC_control:DAC_control_inst|tx_spi_sync                                           ; clockpll:pll|dac_clk                                          ; 62.9              ;
; DAC_control:DAC_control_inst|tx_spi_sync,clockpll:pll|dac_clk,clockpll:pll|adc_clk ; clockpll:pll|dac_clk                                          ; 46.6              ;
; clockpll:pll|uart_clk                                                              ; clockpll:pll|uart_clk                                         ; 14.5              ;
; globalclock                                                                        ; globalclock                                                   ; 14.1              ;
; clockpll:pll|uart_clk                                                              ; clockpll:pll|dac_clk                                          ; 12.8              ;
; DAC_control:DAC_control_inst|tx_spi_sync,clockpll:pll|dac_clk                      ; clockpll:pll|dac_clk                                          ; 12.8              ;
; clockpll:pll|adc_clk                                                               ; clockpll:pll|adc_clk                                          ; 11.6              ;
; DAC_control:DAC_control_inst|tx_spi_sync                                           ; DAC_control:DAC_control_inst|tx_spi_sync,clockpll:pll|dac_clk ; 11.0              ;
; DAC_control:DAC_control_inst|tx_spi_sync                                           ; globalclock,clockpll:pll|dac_clk                              ; 10.3              ;
+------------------------------------------------------------------------------------+---------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                        ; Destination Register                                                                                                                                                                     ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DAC_control:DAC_control_inst|verti_counter[0]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 4.041             ;
; clockpll:pll|uart_clk                                                                                                                                  ; clockpll:pll|uart_clk                                                                                                                                                                    ; 3.684             ;
; clockpll:pll|dac_clk                                                                                                                                   ; clockpll:pll|dac_clk                                                                                                                                                                     ; 3.588             ;
; clockpll:pll|adc_clk                                                                                                                                   ; clockpll:pll|adc_clk                                                                                                                                                                     ; 3.436             ;
; DAC_control:DAC_control_inst|serial_counter[2]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 3.411             ;
; DAC_control:DAC_control_inst|serial_counter[3]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 3.411             ;
; clockpll:pll|adc_clk_delay                                                                                                                             ; clockpll:pll|adc_clk_delay                                                                                                                                                               ; 3.363             ;
; DAC_control:DAC_control_inst|serial_counter[0]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 3.323             ;
; DAC_control:DAC_control_inst|serial_counter[1]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 3.312             ;
; uart_control:uart_control_inst|uart_counter[0]                                                                                                         ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full                                   ; 3.160             ;
; DAC_control:DAC_control_inst|verti_counter[9]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 3.057             ;
; DAC_control:DAC_control_inst|verti_counter[10]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 3.055             ;
; DAC_control:DAC_control_inst|verti_counter[8]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 3.046             ;
; DAC_control:DAC_control_inst|verti_counter[7]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.920             ;
; DAC_control:DAC_control_inst|verti_counter[19]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.880             ;
; DAC_control:DAC_control_inst|verti_counter[13]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.862             ;
; DAC_control:DAC_control_inst|verti_counter[12]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.861             ;
; DAC_control:DAC_control_inst|verti_counter[5]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.860             ;
; DAC_control:DAC_control_inst|verti_counter[17]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.856             ;
; uart_control:uart_control_inst|uart_counter[1]                                                                                                         ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full                                   ; 2.855             ;
; DAC_control:DAC_control_inst|verti_counter[11]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.836             ;
; DAC_control:DAC_control_inst|verti_counter[18]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.833             ;
; DAC_control:DAC_control_inst|verti_counter[14]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.809             ;
; DAC_control:DAC_control_inst|sawtooth[12]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.804             ;
; DAC_control:DAC_control_inst|verti_counter[16]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.773             ;
; DAC_control:DAC_control_inst|verti_counter[4]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.753             ;
; DAC_control:DAC_control_inst|sawtooth[14]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.744             ;
; DAC_control:DAC_control_inst|sawtooth[22]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.721             ;
; DAC_control:DAC_control_inst|sawtooth[20]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.721             ;
; DAC_control:DAC_control_inst|verti_counter[15]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.709             ;
; DAC_control:DAC_control_inst|verti_counter[6]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.703             ;
; DAC_control:DAC_control_inst|verti_counter[1]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.700             ;
; DAC_control:DAC_control_inst|verti_counter[3]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.687             ;
; DAC_control:DAC_control_inst|verti_counter[2]                                                                                                          ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.668             ;
; ADC_control:ADC_control_inst|measure_count[8]                                                                                                          ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty                              ; 2.658             ;
; ADC_control:ADC_control_inst|measure_count[2]                                                                                                          ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty                              ; 2.633             ;
; ADC_control:ADC_control_inst|measure_count[3]                                                                                                          ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty                              ; 2.631             ;
; ADC_control:ADC_control_inst|measure_count[11]                                                                                                         ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty                              ; 2.628             ;
; ADC_control:ADC_control_inst|measure_count[4]                                                                                                          ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty                              ; 2.620             ;
; DAC_control:DAC_control_inst|verti_counter[22]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.611             ;
; DAC_control:DAC_control_inst|pin3_C_yminu[0]                                                                                                           ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.573             ;
; ADC_control:ADC_control_inst|measure_count[7]                                                                                                          ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full                                   ; 2.568             ;
; ADC_control:ADC_control_inst|measure_count[5]                                                                                                          ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full                                   ; 2.568             ;
; ADC_control:ADC_control_inst|measure_count[9]                                                                                                          ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full                                   ; 2.566             ;
; DAC_control:DAC_control_inst|sawtooth[3]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.552             ;
; ADC_control:ADC_control_inst|measure_count[6]                                                                                                          ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full                                   ; 2.544             ;
; ADC_control:ADC_control_inst|measure_count[10]                                                                                                         ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full                                   ; 2.537             ;
; ADC_control:ADC_control_inst|measure_count[1]                                                                                                          ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full                                   ; 2.536             ;
; DAC_control:DAC_control_inst|sawtooth[13]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.533             ;
; DAC_control:DAC_control_inst|verti_counter[23]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.531             ;
; DAC_control:DAC_control_inst|stepwave[1]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.516             ;
; DAC_control:DAC_control_inst|stepwave[8]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.493             ;
; DAC_control:DAC_control_inst|stepwave[7]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.480             ;
; DAC_control:DAC_control_inst|verti_counter[27]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.447             ;
; DAC_control:DAC_control_inst|verti_counter[26]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.447             ;
; DAC_control:DAC_control_inst|verti_counter[25]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.447             ;
; DAC_control:DAC_control_inst|verti_counter[24]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.447             ;
; DAC_control:DAC_control_inst|sawtooth[15]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.401             ;
; DAC_control:DAC_control_inst|sawtooth[8]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.383             ;
; DAC_control:DAC_control_inst|sawtooth[10]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.382             ;
; DAC_control:DAC_control_inst|sawtooth[6]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.239             ;
; DAC_control:DAC_control_inst|sawtooth[7]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.239             ;
; DAC_control:DAC_control_inst|sawtooth[2]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.231             ;
; DAC_control:DAC_control_inst|stepwave[17]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.177             ;
; DAC_control:DAC_control_inst|stepwave[15]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.177             ;
; DAC_control:DAC_control_inst|sawtooth[1]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.176             ;
; DAC_control:DAC_control_inst|sawtooth[9]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.154             ;
; DAC_control:DAC_control_inst|verti_counter[21]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.135             ;
; DAC_control:DAC_control_inst|verti_counter[20]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.135             ;
; DAC_control:DAC_control_inst|stepwave[23]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.133             ;
; DAC_control:DAC_control_inst|stepwave[9]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.121             ;
; DAC_control:DAC_control_inst|verti_counter[30]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.109             ;
; DAC_control:DAC_control_inst|verti_counter[29]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.109             ;
; DAC_control:DAC_control_inst|verti_counter[28]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.109             ;
; DAC_control:DAC_control_inst|verti_counter[31]                                                                                                         ; DAC_control:DAC_control_inst|loop                                                                                                                                                        ; 2.109             ;
; uart_control:uart_control_inst|uarttx:uarttx_inst|idle                                                                                                 ; FIFO_control:FIFO_control_inst|fifo_rdreq                                                                                                                                                ; 2.068             ;
; DAC_control:DAC_control_inst|sawtooth[5]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.056             ;
; DAC_control:DAC_control_inst|sawtooth[11]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 2.015             ;
; ADC_control:ADC_control_inst|adc_ltc2308:adc_ltc2308_inst|measure_done                                                                                 ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty                              ; 2.000             ;
; DAC_control:DAC_control_inst|sawtooth[23]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.990             ;
; DAC_control:DAC_control_inst|stepwave[18]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.892             ;
; DAC_control:DAC_control_inst|stepwave[2]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.878             ;
; DAC_control:DAC_control_inst|stepwave[13]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.829             ;
; DAC_control:DAC_control_inst|stepwave[11]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.815             ;
; DAC_control:DAC_control_inst|stepwave[19]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.799             ;
; DAC_control:DAC_control_inst|stepwave[21]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.799             ;
; DAC_control:DAC_control_inst|counter[3]                                                                                                                ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.780             ;
; DAC_control:DAC_control_inst|counter[4]                                                                                                                ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.780             ;
; DAC_control:DAC_control_inst|counter[2]                                                                                                                ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.780             ;
; DAC_control:DAC_control_inst|counter[1]                                                                                                                ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.780             ;
; DAC_control:DAC_control_inst|counter[0]                                                                                                                ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.780             ;
; DAC_control:DAC_control_inst|stepwave[10]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.738             ;
; DAC_control:DAC_control_inst|stepwave[16]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.732             ;
; DAC_control:DAC_control_inst|sawtooth[4]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.728             ;
; rst                                                                                                                                                    ; clockpll:pll|adc_clk                                                                                                                                                                     ; 1.718             ;
; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|b_full ; FIFO_control:FIFO_control_inst|FIFO1:FIFO1_inst|scfifo:scfifo_component|scfifo_uo81:auto_generated|a_dpfifo_5v81:dpfifo|a_fefifo_3bf:fifo_state|cntr_di7:count_usedw|counter_reg_bit[12] ; 1.653             ;
; DAC_control:DAC_control_inst|sawtooth[21]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.637             ;
; DAC_control:DAC_control_inst|sawtooth[16]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.579             ;
; DAC_control:DAC_control_inst|sawtooth[18]                                                                                                              ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.563             ;
; DAC_control:DAC_control_inst|stepwave[6]                                                                                                               ; DAC_control:DAC_control_inst|tx_spi_din                                                                                                                                                  ; 1.558             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 5CGXFC5C6F27C7 for design "bjt"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clockpll:pll|dac_clk~CLKENA0 with 104 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): globalclock~inputCLKENA0 with 34 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bjt.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X34_Y24 to location X45_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.50 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file D:/Files/S3E1/exp/bjt_encapsulated/output_files/bjt.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1791 megabytes
    Info: Processing ended: Fri Dec 01 20:19:45 2017
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Files/S3E1/exp/bjt_encapsulated/output_files/bjt.fit.smsg.


