<tiles>
    <num_x_tiles>3</num_x_tiles>
    <num_y_tiles>1</num_y_tiles>

    <endpoint>
        <endpoint_name>rd_circ_buf_tile</endpoint_name>
        <port_name>rd_circ_buf</port_name>
        <endpoint_x>0</endpoint_x>
        <endpoint_y>0</endpoint_y>
    </endpoint>
    <endpoint>
        <endpoint_name>masked_mem_tile</endpoint_name>
        <port_name>masked_mem</port_name>
        <endpoint_x>1</endpoint_x>
        <endpoint_y>0</endpoint_y>
    </endpoint>
    <endpoint>
        <endpoint_name>wr_circ_buf_tile</endpoint_name>
        <port_name>wr_circ_buf</port_name>
        <endpoint_x>2</endpoint_x>
        <endpoint_y>0</endpoint_y>
    </endpoint>
</tiles>
