TimeQuest Timing Analyzer report for Thunderbird
Tue Dec 03 14:21:58 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Recovery: 'CLK'
 15. Slow 1200mV 85C Model Removal: 'CLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLK'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Recovery: 'CLK'
 31. Slow 1200mV 0C Model Removal: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLK'
 44. Fast 1200mV 0C Model Hold: 'CLK'
 45. Fast 1200mV 0C Model Recovery: 'CLK'
 46. Fast 1200mV 0C Model Removal: 'CLK'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Thunderbird                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 192.68 MHz ; 192.68 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.632 ; -13.455            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.643 ; -1.589            ;
+-------+--------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -3.848 ; -7.748                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -0.456 ; -1.308               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.632 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.371      ;
; -2.433 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.251     ; 2.295      ;
; -2.398 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.110      ; 2.313      ;
; -2.316 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.126      ; 2.247      ;
; -2.294 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.109      ; 2.208      ;
; -2.261 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.125      ; 2.191      ;
; -2.244 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.282      ;
; -2.139 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.176      ;
; -2.117 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.171      ;
; -2.108 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.126      ; 2.039      ;
; -2.107 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.160      ;
; -2.095 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 0.042      ; 1.442      ;
; -1.946 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; -0.003     ; 1.303      ;
; -1.926 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 1.980      ;
; -1.804 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; -0.002     ; 1.162      ;
; -1.719 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; -0.175     ; 1.031      ;
; -1.629 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.420      ;
; -1.435 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 0.000      ; 0.922      ;
; -1.361 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; -0.124     ; 0.675      ;
; -1.301 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.789      ;
; -1.231 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; -0.128     ; 0.543      ;
; -1.103 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; -0.141     ; 0.542      ;
; -1.030 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; -0.141     ; 0.642      ;
; -0.820 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 3.225      ; 3.350      ;
; -0.606 ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 3.114      ; 3.080      ;
; -0.475 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 3.225      ; 3.505      ;
; -0.014 ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 3.040      ; 2.667      ;
; 0.016  ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 1.000        ; 3.114      ; 2.958      ;
; 0.407  ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 3.040      ; 2.746      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.643 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 3.324      ; 2.681      ;
; -0.602 ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 3.132      ; 2.530      ;
; -0.344 ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.000        ; 3.212      ; 2.868      ;
; -0.299 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 3.324      ; 2.545      ;
; -0.244 ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 3.132      ; 2.408      ;
; 0.257  ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 3.212      ; 2.989      ;
; 0.850  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.086      ;
; 0.966  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.485      ;
; 0.989  ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; -0.015     ; 0.494      ;
; 0.999  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.234      ;
; 1.060  ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; -0.015     ; 0.565      ;
; 1.062  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 0.128      ; 0.710      ;
; 1.122  ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 0.003      ; 0.645      ;
; 1.142  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.200      ;
; 1.210  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 0.127      ; 0.857      ;
; 1.249  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.312      ;
; 1.387  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.446      ;
; 1.432  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 0.125      ; 1.077      ;
; 1.498  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; -0.042     ; 0.976      ;
; 1.568  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 0.124      ; 1.212      ;
; 1.626  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 0.175      ; 1.321      ;
; 1.678  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.251      ; 1.929      ;
; 1.694  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.753      ;
; 1.804  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.250      ; 2.054      ;
; 1.856  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.251      ; 2.107      ;
; 1.985  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.043      ; 2.028      ;
; 2.068  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 2.112      ;
; 2.139  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.205      ;
; 2.274  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; -0.126     ; 2.148      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK'                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.848 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.177     ; 2.765      ;
; -3.668 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.001     ; 2.761      ;
; -3.563 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.002     ; 2.655      ;
; -3.535 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.015      ; 2.644      ;
; -3.531 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.014      ; 2.639      ;
; -3.440 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.176     ; 2.770      ;
; -3.350 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.015      ; 2.459      ;
; -3.259 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.765      ;
; -3.154 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.001     ; 2.659      ;
; -3.126 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.016      ; 2.648      ;
; -3.122 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.015      ; 2.643      ;
; -2.941 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.016      ; 2.463      ;
; -1.007 ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 3.115      ; 3.216      ;
; -0.599 ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 3.116      ; 3.221      ;
; -0.460 ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 3.117      ; 3.064      ;
; -0.437 ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 1.000        ; 3.115      ; 3.146      ;
; -0.028 ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 1.000        ; 3.116      ; 3.150      ;
; 0.157  ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 1.000        ; 3.117      ; 2.947      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK'                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.456 ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.000        ; 3.215      ; 2.759      ;
; -0.441 ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.000        ; 3.214      ; 2.773      ;
; -0.411 ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.000        ; 3.213      ; 2.802      ;
; 0.171  ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 3.214      ; 2.905      ;
; 0.184  ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 3.215      ; 2.919      ;
; 0.235  ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 3.213      ; 2.968      ;
; 1.900  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.141      ; 1.561      ;
; 1.903  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.142      ; 1.565      ;
; 2.011  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.140      ; 1.671      ;
; 2.015  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.141      ; 1.676      ;
; 2.169  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.141      ; 1.830      ;
; 2.173  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.142      ; 1.835      ;
; 2.729  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.125      ; 2.374      ;
; 2.830  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.126      ; 2.476      ;
; 2.858  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.126      ; 2.504      ;
; 2.941  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.127      ; 2.588      ;
; 2.986  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.044     ; 2.462      ;
; 3.164  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.043     ; 2.641      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_93|comb_4|comb_3|QInternal~2|datac                            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_96|comb_6|comb_3|QInternal~0|datac                            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_99|comb_4|comb_3|QInternal~2|datac                            ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_84|comb_4|comb_3|QInternal~1|datac                            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_87|comb_4|comb_3|QInternal~1|datac                            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_87|comb_6|comb_3|QInternal~0|datad                            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_84|comb_6|comb_3|QInternal~0|datad                            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_90|comb_6|comb_3|QInternal~0|datad                            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_93|comb_6|comb_3|QInternal~0|datad                            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_99|comb_6|comb_3|QInternal~0|datad                            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                        ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_84|comb_6|comb_3|QInternal~0|datad                            ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_90|comb_6|comb_3|QInternal~0|datad                            ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_93|comb_6|comb_3|QInternal~0|datad                            ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_99|comb_6|comb_3|QInternal~0|datad                            ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_87|comb_6|comb_3|QInternal~0|datad                            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_84|comb_4|comb_3|QInternal~1|datac                            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_87|comb_4|comb_3|QInternal~1|datac                            ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                          ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_93|comb_4|comb_3|QInternal~2|datac                            ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_96|comb_6|comb_3|QInternal~0|datac                            ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_99|comb_4|comb_3|QInternal~2|datac                            ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLK       ; CLK        ; 0.964 ; 1.086 ; Rise       ; CLK             ;
; L         ; CLK        ; 2.597 ; 2.930 ; Rise       ; CLK             ;
; R         ; CLK        ; 2.738 ; 3.064 ; Rise       ; CLK             ;
; Reset     ; CLK        ; 2.780 ; 3.057 ; Rise       ; CLK             ;
; CLK       ; CLK        ; 1.300 ; 1.455 ; Fall       ; CLK             ;
; L         ; CLK        ; 3.657 ; 3.987 ; Fall       ; CLK             ;
; R         ; CLK        ; 3.972 ; 4.296 ; Fall       ; CLK             ;
; Reset     ; CLK        ; 3.204 ; 3.648 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; 0.344  ; 0.223  ; Rise       ; CLK             ;
; L         ; CLK        ; -1.164 ; -1.439 ; Rise       ; CLK             ;
; R         ; CLK        ; -1.310 ; -1.625 ; Rise       ; CLK             ;
; Reset     ; CLK        ; -0.713 ; -1.063 ; Rise       ; CLK             ;
; CLK       ; CLK        ; 0.779  ; 0.643  ; Fall       ; CLK             ;
; L         ; CLK        ; -1.414 ; -1.681 ; Fall       ; CLK             ;
; R         ; CLK        ; -2.216 ; -2.521 ; Fall       ; CLK             ;
; Reset     ; CLK        ; -1.422 ; -1.718 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Lout[*]   ; CLK        ; 6.923 ; 7.011 ; Fall       ; CLK             ;
;  Lout[0]  ; CLK        ; 6.705 ; 6.745 ; Fall       ; CLK             ;
;  Lout[1]  ; CLK        ; 6.688 ; 6.725 ; Fall       ; CLK             ;
;  Lout[2]  ; CLK        ; 6.923 ; 7.011 ; Fall       ; CLK             ;
; Rout[*]   ; CLK        ; 7.089 ; 7.153 ; Fall       ; CLK             ;
;  Rout[0]  ; CLK        ; 6.860 ; 6.915 ; Fall       ; CLK             ;
;  Rout[1]  ; CLK        ; 7.089 ; 7.153 ; Fall       ; CLK             ;
;  Rout[2]  ; CLK        ; 6.862 ; 6.918 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Lout[*]   ; CLK        ; 6.477 ; 6.514 ; Fall       ; CLK             ;
;  Lout[0]  ; CLK        ; 6.495 ; 6.534 ; Fall       ; CLK             ;
;  Lout[1]  ; CLK        ; 6.477 ; 6.514 ; Fall       ; CLK             ;
;  Lout[2]  ; CLK        ; 6.704 ; 6.789 ; Fall       ; CLK             ;
; Rout[*]   ; CLK        ; 6.642 ; 6.696 ; Fall       ; CLK             ;
;  Rout[0]  ; CLK        ; 6.642 ; 6.696 ; Fall       ; CLK             ;
;  Rout[1]  ; CLK        ; 6.863 ; 6.925 ; Fall       ; CLK             ;
;  Rout[2]  ; CLK        ; 6.644 ; 6.699 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 209.12 MHz ; 209.12 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.346 ; -11.924           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; CLK   ; -0.488 ; -1.256           ;
+-------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -3.469 ; -7.021               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -0.397 ; -1.131              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.346 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.191      ;
; -2.156 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.227     ; 2.108      ;
; -2.132 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.100      ; 2.136      ;
; -2.059 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.116      ; 2.079      ;
; -2.054 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.099      ; 2.057      ;
; -1.963 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.115      ; 1.982      ;
; -1.942 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.053      ;
; -1.891 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 0.016      ; 1.311      ;
; -1.869 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.996      ;
; -1.864 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.974      ;
; -1.861 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.116      ; 1.881      ;
; -1.819 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.053     ; 1.945      ;
; -1.707 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 0.021      ; 1.179      ;
; -1.671 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.052     ; 1.798      ;
; -1.581 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.054      ;
; -1.498 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; -0.135     ; 0.936      ;
; -1.389 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.279      ;
; -1.235 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 0.023      ; 0.831      ;
; -1.223 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; -0.134     ; 0.630      ;
; -1.123 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 0.024      ; 0.720      ;
; -1.093 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; -0.137     ; 0.492      ;
; -0.982 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; -0.156     ; 0.491      ;
; -0.919 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; -0.157     ; 0.573      ;
; -0.787 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 2.907      ; 3.098      ;
; -0.595 ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 2.830      ; 2.876      ;
; -0.449 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 2.907      ; 3.260      ;
; -0.029 ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 2.739      ; 2.447      ;
; 0.065  ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 1.000        ; 2.830      ; 2.716      ;
; 0.360  ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 2.739      ; 2.558      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.488 ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 2.820      ; 2.332      ;
; -0.486 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 2.995      ; 2.509      ;
; -0.282 ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.000        ; 2.917      ; 2.635      ;
; -0.173 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 2.995      ; 2.342      ;
; -0.120 ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 2.820      ; 2.220      ;
; 0.357  ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 2.917      ; 2.794      ;
; 0.770  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.212      ; 0.982      ;
; 0.922  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.211      ; 1.133      ;
; 0.950  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; -0.024     ; 0.446      ;
; 0.978  ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; -0.044     ; 0.454      ;
; 0.986  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 0.137      ; 0.643      ;
; 1.040  ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; -0.043     ; 0.517      ;
; 1.049  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.101      ;
; 1.081  ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; -0.021     ; 0.580      ;
; 1.133  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 0.136      ; 0.789      ;
; 1.136  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.193      ;
; 1.268  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.320      ;
; 1.326  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 0.135      ; 0.981      ;
; 1.381  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; -0.016     ; 0.885      ;
; 1.452  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 0.134      ; 1.106      ;
; 1.514  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.741      ;
; 1.533  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.585      ;
; 1.539  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 0.135      ; 1.194      ;
; 1.667  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.894      ;
; 1.678  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.905      ;
; 1.806  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.842      ;
; 1.892  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.929      ;
; 1.926  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.985      ;
; 2.046  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; -0.116     ; 1.930      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK'                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.469 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.131     ; 2.523      ;
; -3.281 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.028      ; 2.494      ;
; -3.192 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.027      ; 2.404      ;
; -3.183 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.044      ; 2.412      ;
; -3.173 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.043      ; 2.401      ;
; -3.071 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.131     ; 2.528      ;
; -3.012 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.044      ; 2.241      ;
; -2.882 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.028      ; 2.498      ;
; -2.793 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.027      ; 2.408      ;
; -2.784 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.044      ; 2.416      ;
; -2.774 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.043      ; 2.405      ;
; -2.613 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 0.044      ; 2.245      ;
; -0.952 ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 2.836      ; 2.973      ;
; -0.554 ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 2.836      ; 2.978      ;
; -0.481 ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 2.832      ; 2.886      ;
; -0.382 ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 1.000        ; 2.836      ; 2.903      ;
; 0.017  ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 1.000        ; 2.836      ; 2.907      ;
; 0.216  ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 1.000        ; 2.832      ; 2.689      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK'                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.397 ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.000        ; 2.919      ; 2.522      ;
; -0.375 ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.000        ; 2.924      ; 2.549      ;
; -0.359 ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.000        ; 2.923      ; 2.564      ;
; 0.264  ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 2.924      ; 2.708      ;
; 0.315  ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 2.919      ; 2.754      ;
; 0.329  ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 2.923      ; 2.772      ;
; 1.739  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.156      ; 1.415      ;
; 1.742  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.157      ; 1.419      ;
; 1.845  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.156      ; 1.521      ;
; 1.848  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.157      ; 1.525      ;
; 1.997  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.156      ; 1.673      ;
; 2.000  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.157      ; 1.677      ;
; 2.459  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.140      ; 2.119      ;
; 2.545  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.141      ; 2.206      ;
; 2.638  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.141      ; 2.299      ;
; 2.699  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.012     ; 2.207      ;
; 2.713  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 0.142      ; 2.375      ;
; 2.891  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.011     ; 2.400      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                            ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_93|comb_4|comb_3|QInternal~2|datac                            ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_96|comb_6|comb_3|QInternal~0|datac                            ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_99|comb_4|comb_3|QInternal~2|datac                            ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_93|comb_6|comb_3|QInternal~0|datad                            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_99|comb_6|comb_3|QInternal~0|datad                            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_84|comb_6|comb_3|QInternal~0|datad                            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_87|comb_6|comb_3|QInternal~0|datad                            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_90|comb_6|comb_3|QInternal~0|datad                            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_87|comb_4|comb_3|QInternal~1|datac                            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_84|comb_4|comb_3|QInternal~1|datac                            ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                        ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_84|comb_4|comb_3|QInternal~1|datac                            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_87|comb_4|comb_3|QInternal~1|datac                            ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_84|comb_6|comb_3|QInternal~0|datad                            ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_90|comb_6|comb_3|QInternal~0|datad                            ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_87|comb_6|comb_3|QInternal~0|datad                            ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_93|comb_6|comb_3|QInternal~0|datad                            ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_99|comb_6|comb_3|QInternal~0|datad                            ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_93|comb_4|comb_3|QInternal~2|datac                            ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_96|comb_6|comb_3|QInternal~0|datac                            ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_99|comb_4|comb_3|QInternal~2|datac                            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                          ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                            ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLK       ; CLK        ; 0.915 ; 1.075 ; Rise       ; CLK             ;
; L         ; CLK        ; 2.288 ; 2.515 ; Rise       ; CLK             ;
; R         ; CLK        ; 2.436 ; 2.641 ; Rise       ; CLK             ;
; Reset     ; CLK        ; 2.464 ; 2.627 ; Rise       ; CLK             ;
; CLK       ; CLK        ; 1.267 ; 1.429 ; Fall       ; CLK             ;
; L         ; CLK        ; 3.291 ; 3.531 ; Fall       ; CLK             ;
; R         ; CLK        ; 3.575 ; 3.808 ; Fall       ; CLK             ;
; Reset     ; CLK        ; 2.885 ; 3.179 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; 0.282  ; 0.123  ; Rise       ; CLK             ;
; L         ; CLK        ; -0.992 ; -1.172 ; Rise       ; CLK             ;
; R         ; CLK        ; -1.136 ; -1.330 ; Rise       ; CLK             ;
; Reset     ; CLK        ; -0.570 ; -0.815 ; Rise       ; CLK             ;
; CLK       ; CLK        ; 0.653  ; 0.488  ; Fall       ; CLK             ;
; L         ; CLK        ; -1.262 ; -1.399 ; Fall       ; CLK             ;
; R         ; CLK        ; -1.986 ; -2.162 ; Fall       ; CLK             ;
; Reset     ; CLK        ; -1.272 ; -1.429 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Lout[*]   ; CLK        ; 6.185 ; 6.313 ; Fall       ; CLK             ;
;  Lout[0]  ; CLK        ; 5.992 ; 6.067 ; Fall       ; CLK             ;
;  Lout[1]  ; CLK        ; 5.974 ; 6.046 ; Fall       ; CLK             ;
;  Lout[2]  ; CLK        ; 6.185 ; 6.313 ; Fall       ; CLK             ;
; Rout[*]   ; CLK        ; 6.337 ; 6.454 ; Fall       ; CLK             ;
;  Rout[0]  ; CLK        ; 6.129 ; 6.237 ; Fall       ; CLK             ;
;  Rout[1]  ; CLK        ; 6.337 ; 6.454 ; Fall       ; CLK             ;
;  Rout[2]  ; CLK        ; 6.131 ; 6.241 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Lout[*]   ; CLK        ; 5.771 ; 5.842 ; Fall       ; CLK             ;
;  Lout[0]  ; CLK        ; 5.790 ; 5.864 ; Fall       ; CLK             ;
;  Lout[1]  ; CLK        ; 5.771 ; 5.842 ; Fall       ; CLK             ;
;  Lout[2]  ; CLK        ; 5.976 ; 6.100 ; Fall       ; CLK             ;
; Rout[*]   ; CLK        ; 5.921 ; 6.026 ; Fall       ; CLK             ;
;  Rout[0]  ; CLK        ; 5.921 ; 6.026 ; Fall       ; CLK             ;
;  Rout[1]  ; CLK        ; 6.121 ; 6.234 ; Fall       ; CLK             ;
;  Rout[2]  ; CLK        ; 5.923 ; 6.030 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.051 ; -3.448            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; CLK   ; -0.539 ; -1.314           ;
+-------+--------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK   ; -1.946 ; -3.794               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -0.312 ; -0.917              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.051 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; -0.371     ; 0.614      ;
; -0.985 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; -0.370     ; 0.549      ;
; -0.942 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; -0.450     ; 0.501      ;
; -0.805 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; -0.370     ; 0.444      ;
; -0.741 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.113      ;
; -0.726 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; -0.369     ; 0.366      ;
; -0.691 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 1.144      ;
; -0.657 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.122     ; 1.097      ;
; -0.632 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.045      ; 1.084      ;
; -0.607 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.128      ;
; -0.597 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.055      ; 1.059      ;
; -0.596 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.055      ; 1.058      ;
; -0.548 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.068      ;
; -0.513 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.043      ;
; -0.512 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.042      ;
; -0.506 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 0.055      ; 0.968      ;
; -0.422 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; -0.032     ; 0.952      ;
; -0.388 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 0.380      ; 0.675      ;
; -0.281 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.680      ;
; -0.207 ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 1.654      ; 1.795      ;
; -0.057 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 0.304      ; 0.331      ;
; 0.016  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 0.302      ; 0.258      ;
; 0.085  ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 0.299      ; 0.258      ;
; 0.122  ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 0.299      ; 0.316      ;
; 0.274  ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 2.070      ; 1.703      ;
; 0.452  ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 2.070      ; 2.025      ;
; 0.600  ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 1.000        ; 1.654      ; 1.488      ;
; 0.721  ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.500        ; 1.983      ; 1.324      ;
; 0.882  ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 1.000        ; 1.983      ; 1.663      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.539 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 2.124      ; 1.585      ;
; -0.511 ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 2.034      ; 1.523      ;
; -0.401 ; CLK                                                                ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 2.034      ; 1.153      ;
; -0.380 ; CLK                                                                ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 2.124      ; 1.264      ;
; -0.264 ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.000        ; 1.708      ; 1.444      ;
; 0.331  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 0.369      ; 0.220      ;
; 0.338  ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 0.366      ; 0.224      ;
; 0.375  ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 0.364      ; 0.259      ;
; 0.395  ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 0.371      ; 0.286      ;
; 0.409  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.113      ; 0.522      ;
; 0.442  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.112      ; 0.554      ;
; 0.521  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.031      ; 0.552      ;
; 0.525  ; CLK                                                                ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 1.708      ; 1.753      ;
; 0.577  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.610      ;
; 0.641  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.673      ;
; 0.659  ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; -0.500       ; 0.450      ; 0.629      ;
; 0.764  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.122      ; 0.886      ;
; 0.782  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.814      ;
; 0.800  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.121      ; 0.921      ;
; 0.856  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.122      ; 0.978      ;
; 0.891  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.913      ;
; 0.930  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.023      ; 0.953      ;
; 1.000  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.035      ;
; 1.061  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; CLK          ; CLK         ; 0.000        ; -0.055     ; 1.006      ;
; 1.119  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; -0.302     ; 0.337      ;
; 1.169  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; -0.303     ; 0.386      ;
; 1.286  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; -0.303     ; 0.503      ;
; 1.303  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; -0.380     ; 0.443      ;
; 1.344  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; -0.304     ; 0.560      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK'                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.946 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.456     ; 1.296      ;
; -1.894 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.375     ; 1.325      ;
; -1.835 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.376     ; 1.265      ;
; -1.800 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.366     ; 1.240      ;
; -1.799 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.366     ; 1.239      ;
; -1.740 ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.454     ; 1.301      ;
; -1.709 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.366     ; 1.149      ;
; -1.688 ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.373     ; 1.330      ;
; -1.629 ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.374     ; 1.270      ;
; -1.594 ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.364     ; 1.245      ;
; -1.593 ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.364     ; 1.244      ;
; -1.503 ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; -0.364     ; 1.154      ;
; -0.418 ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 1.649      ; 1.873      ;
; -0.212 ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.500        ; 1.651      ; 1.878      ;
; -0.108 ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.500        ; 1.655      ; 1.772      ;
; 0.434  ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 1.000        ; 1.649      ; 1.521      ;
; 0.640  ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 1.000        ; 1.651      ; 1.526      ;
; 0.657  ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 1.000        ; 1.655      ; 1.507      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK'                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.312 ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.000        ; 1.703      ; 1.391      ;
; -0.308 ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; 0.000        ; 1.704      ; 1.396      ;
; -0.297 ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; 0.000        ; 1.709      ; 1.412      ;
; 0.474  ; CLK                                                                ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ; CLK          ; CLK         ; -0.500       ; 1.709      ; 1.703      ;
; 0.490  ; CLK                                                                ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 1.703      ; 1.713      ;
; 0.501  ; CLK                                                                ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; 1.704      ; 1.725      ;
; 1.490  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.299     ; 0.711      ;
; 1.493  ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.298     ; 0.715      ;
; 1.570  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.300     ; 0.790      ;
; 1.574  ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.299     ; 0.795      ;
; 1.627  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.299     ; 0.848      ;
; 1.631  ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.298     ; 0.853      ;
; 1.859  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.309     ; 1.070      ;
; 1.898  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.308     ; 1.110      ;
; 1.944  ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.308     ; 1.156      ;
; 1.983  ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.307     ; 1.196      ;
; 2.029  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.386     ; 1.163      ;
; 2.113  ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ; CLK          ; CLK         ; -0.500       ; -0.385     ; 1.248      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                ;
; 0.091  ; 0.091        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_84|comb_4|comb_3|QInternal~1|datac                            ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_87|comb_4|comb_3|QInternal~1|datac                            ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_93|comb_4|comb_3|QInternal~2|datac                            ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_96|comb_6|comb_3|QInternal~0|datac                            ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_99|comb_4|comb_3|QInternal~2|datac                            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_84|comb_6|comb_3|QInternal~0|datad                            ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_87|comb_6|comb_3|QInternal~0|datad                            ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_90|comb_6|comb_3|QInternal~0|datad                            ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_93|comb_6|comb_3|QInternal~0|datad                            ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; comb_99|comb_6|comb_3|QInternal~0|datad                            ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; CLK   ; Fall       ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                        ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                          ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                        ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                          ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                        ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_84|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_87|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_90|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_93|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_99|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_99|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_93|comb_6|comb_3|QInternal~0|datad                            ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_99|comb_6|comb_3|QInternal~0|datad                            ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_84|comb_6|comb_3|QInternal~0|datad                            ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_87|comb_6|comb_3|QInternal~0|datad                            ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_90|comb_6|comb_3|QInternal~0|datad                            ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_87|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_93|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~2 ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DFlipFlop:comb_84|DLatchKevin:comb_4|SRNorLatch:comb_3|QInternal~1 ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_87|comb_4|comb_3|QInternal~1|datac                            ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_93|comb_4|comb_3|QInternal~2|datac                            ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_96|comb_6|comb_3|QInternal~0|datac                            ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_99|comb_4|comb_3|QInternal~2|datac                            ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; comb_84|comb_4|comb_3|QInternal~1|datac                            ;
; 0.909  ; 0.909        ; 0.000          ; Low Pulse Width  ; CLK   ; Fall       ; DFlipFlop:comb_96|DLatchKevin:comb_6|SRNorLatch:comb_3|QInternal~0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLK       ; CLK        ; 0.380 ; 0.687 ; Rise       ; CLK             ;
; L         ; CLK        ; 1.183 ; 1.754 ; Rise       ; CLK             ;
; R         ; CLK        ; 1.259 ; 1.850 ; Rise       ; CLK             ;
; Reset     ; CLK        ; 1.257 ; 1.820 ; Rise       ; CLK             ;
; CLK       ; CLK        ; 0.206 ; 0.528 ; Fall       ; CLK             ;
; L         ; CLK        ; 1.351 ; 1.898 ; Fall       ; CLK             ;
; R         ; CLK        ; 1.503 ; 2.067 ; Fall       ; CLK             ;
; Reset     ; CLK        ; 1.076 ; 1.731 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; 0.264  ; -0.045 ; Rise       ; CLK             ;
; L         ; CLK        ; -0.483 ; -1.018 ; Rise       ; CLK             ;
; R         ; CLK        ; -0.551 ; -1.136 ; Rise       ; CLK             ;
; Reset     ; CLK        ; -0.268 ; -0.833 ; Rise       ; CLK             ;
; CLK       ; CLK        ; 0.881  ; 0.539  ; Fall       ; CLK             ;
; L         ; CLK        ; -0.221 ; -0.804 ; Fall       ; CLK             ;
; R         ; CLK        ; -0.608 ; -1.200 ; Fall       ; CLK             ;
; Reset     ; CLK        ; -0.202 ; -0.795 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Lout[*]   ; CLK        ; 4.153 ; 4.088 ; Fall       ; CLK             ;
;  Lout[0]  ; CLK        ; 4.048 ; 3.984 ; Fall       ; CLK             ;
;  Lout[1]  ; CLK        ; 4.021 ; 3.954 ; Fall       ; CLK             ;
;  Lout[2]  ; CLK        ; 4.153 ; 4.088 ; Fall       ; CLK             ;
; Rout[*]   ; CLK        ; 4.223 ; 4.149 ; Fall       ; CLK             ;
;  Rout[0]  ; CLK        ; 4.119 ; 4.047 ; Fall       ; CLK             ;
;  Rout[1]  ; CLK        ; 4.223 ; 4.149 ; Fall       ; CLK             ;
;  Rout[2]  ; CLK        ; 4.124 ; 4.053 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Lout[*]   ; CLK        ; 3.914 ; 3.848 ; Fall       ; CLK             ;
;  Lout[0]  ; CLK        ; 3.940 ; 3.878 ; Fall       ; CLK             ;
;  Lout[1]  ; CLK        ; 3.914 ; 3.848 ; Fall       ; CLK             ;
;  Lout[2]  ; CLK        ; 4.040 ; 3.977 ; Fall       ; CLK             ;
; Rout[*]   ; CLK        ; 4.007 ; 3.937 ; Fall       ; CLK             ;
;  Rout[0]  ; CLK        ; 4.007 ; 3.937 ; Fall       ; CLK             ;
;  Rout[1]  ; CLK        ; 4.107 ; 4.036 ; Fall       ; CLK             ;
;  Rout[2]  ; CLK        ; 4.013 ; 3.943 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.632  ; -0.643 ; -3.848   ; -0.456  ; -3.000              ;
;  CLK             ; -2.632  ; -0.643 ; -3.848   ; -0.456  ; -3.000              ;
; Design-wide TNS  ; -13.455 ; -1.589 ; -7.748   ; -1.308  ; -3.0                ;
;  CLK             ; -13.455 ; -1.589 ; -7.748   ; -1.308  ; -3.000              ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLK       ; CLK        ; 0.964 ; 1.086 ; Rise       ; CLK             ;
; L         ; CLK        ; 2.597 ; 2.930 ; Rise       ; CLK             ;
; R         ; CLK        ; 2.738 ; 3.064 ; Rise       ; CLK             ;
; Reset     ; CLK        ; 2.780 ; 3.057 ; Rise       ; CLK             ;
; CLK       ; CLK        ; 1.300 ; 1.455 ; Fall       ; CLK             ;
; L         ; CLK        ; 3.657 ; 3.987 ; Fall       ; CLK             ;
; R         ; CLK        ; 3.972 ; 4.296 ; Fall       ; CLK             ;
; Reset     ; CLK        ; 3.204 ; 3.648 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; 0.344  ; 0.223  ; Rise       ; CLK             ;
; L         ; CLK        ; -0.483 ; -1.018 ; Rise       ; CLK             ;
; R         ; CLK        ; -0.551 ; -1.136 ; Rise       ; CLK             ;
; Reset     ; CLK        ; -0.268 ; -0.815 ; Rise       ; CLK             ;
; CLK       ; CLK        ; 0.881  ; 0.643  ; Fall       ; CLK             ;
; L         ; CLK        ; -0.221 ; -0.804 ; Fall       ; CLK             ;
; R         ; CLK        ; -0.608 ; -1.200 ; Fall       ; CLK             ;
; Reset     ; CLK        ; -0.202 ; -0.795 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Lout[*]   ; CLK        ; 6.923 ; 7.011 ; Fall       ; CLK             ;
;  Lout[0]  ; CLK        ; 6.705 ; 6.745 ; Fall       ; CLK             ;
;  Lout[1]  ; CLK        ; 6.688 ; 6.725 ; Fall       ; CLK             ;
;  Lout[2]  ; CLK        ; 6.923 ; 7.011 ; Fall       ; CLK             ;
; Rout[*]   ; CLK        ; 7.089 ; 7.153 ; Fall       ; CLK             ;
;  Rout[0]  ; CLK        ; 6.860 ; 6.915 ; Fall       ; CLK             ;
;  Rout[1]  ; CLK        ; 7.089 ; 7.153 ; Fall       ; CLK             ;
;  Rout[2]  ; CLK        ; 6.862 ; 6.918 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Lout[*]   ; CLK        ; 3.914 ; 3.848 ; Fall       ; CLK             ;
;  Lout[0]  ; CLK        ; 3.940 ; 3.878 ; Fall       ; CLK             ;
;  Lout[1]  ; CLK        ; 3.914 ; 3.848 ; Fall       ; CLK             ;
;  Lout[2]  ; CLK        ; 4.040 ; 3.977 ; Fall       ; CLK             ;
; Rout[*]   ; CLK        ; 4.007 ; 3.937 ; Fall       ; CLK             ;
;  Rout[0]  ; CLK        ; 4.007 ; 3.937 ; Fall       ; CLK             ;
;  Rout[1]  ; CLK        ; 4.107 ; 4.036 ; Fall       ; CLK             ;
;  Rout[2]  ; CLK        ; 4.013 ; 3.943 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Lout[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Lout[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Lout[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rout[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rout[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rout[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; L                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; R                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Lout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Lout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Lout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Rout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Rout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Rout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Lout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Lout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Lout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Rout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Rout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Rout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Lout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Lout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Lout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Rout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Rout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Rout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2        ; 6        ; 10       ; 22       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2        ; 6        ; 10       ; 22       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 9        ; 37       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 9        ; 37       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Dec 03 14:21:55 2024
Info: Command: quartus_sta Thunderbird -c Thunderbird
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Thunderbird.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "comb_96|comb_4|comb_3|QInternal~4|combout"
    Warning (332126): Node "comb_96|comb_4|comb_3|QInternal~3|dataa"
    Warning (332126): Node "comb_96|comb_4|comb_3|QInternal~3|combout"
    Warning (332126): Node "comb_96|comb_4|comb_3|QInternal~4|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "comb_90|comb_4|comb_3|QInternal~1|combout"
    Warning (332126): Node "comb_90|comb_4|comb_3|QInternal~0|datac"
    Warning (332126): Node "comb_90|comb_4|comb_3|QInternal~0|combout"
    Warning (332126): Node "comb_90|comb_4|comb_3|QInternal~1|datab"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.632
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.632             -13.455 CLK 
Info (332146): Worst-case hold slack is -0.643
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.643              -1.589 CLK 
Info (332146): Worst-case recovery slack is -3.848
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.848              -7.748 CLK 
Info (332146): Worst-case removal slack is -0.456
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.456              -1.308 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.346             -11.924 CLK 
Info (332146): Worst-case hold slack is -0.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.488              -1.256 CLK 
Info (332146): Worst-case recovery slack is -3.469
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.469              -7.021 CLK 
Info (332146): Worst-case removal slack is -0.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.397              -1.131 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.051              -3.448 CLK 
Info (332146): Worst-case hold slack is -0.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.539              -1.314 CLK 
Info (332146): Worst-case recovery slack is -1.946
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.946              -3.794 CLK 
Info (332146): Worst-case removal slack is -0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.312              -0.917 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 4710 megabytes
    Info: Processing ended: Tue Dec 03 14:21:58 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


