# EC - Relaci칩n 3: El Procesador y la Unidad de Control (Oficial UHU)

## 游 Contexto Te칩rico
Dise침o interno de la CPU siguiendo el modelo de Von Neumann.

*   **Camino de Datos**: Registros, ALU y conexiones.
*   **Unidad de Control**: Genera las se침ales que activan cada parte del camino seg칰n la instrucci칩n.
*   **Arquitectura Monociclo**: Cada instrucci칩n tarda un 칰nico ciclo de reloj. (Ineficiente pero simple).

## 游닇 Ejercicios de la Relaci칩n
1.  **Se침ales de Control**: 쯈u칠 se침al se activa en un `lw` (load word) que no se activa en un `add`?
    *   *Resoluci칩n:* `MemRead`. El procesador necesita leer de la memoria de datos.
2.  **ALU Control**: Si la instrucci칩n es `beq`, 쯤u칠 operaci칩n realiza la ALU internamente?
    *   *Resoluci칩n:* Una resta (`sub`). Si el resultado de la resta es cero, los operandos son iguales y se toma el salto.
3.  **Cr칤tica al Monociclo**: 쮺u치l es el mayor problema del dise침o monociclo?
    *   *Resoluci칩n:* El ciclo de reloj debe ser tan largo como la instrucci칩n m치s lenta (`lw`), lo que desperdicia tiempo en instrucciones r치pidas (`add`).
