Fitter report for M3
Sat Jun 20 17:32:04 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sat Jun 20 17:32:04 2015    ;
; Quartus II Version                 ; 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name                      ; M3                                       ;
; Top-level Entity Name              ; M3                                       ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C8F256C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,330 / 8,256 ( 16 % )                   ;
;     Total combinational functions  ; 1,295 / 8,256 ( 16 % )                   ;
;     Dedicated logic registers      ; 170 / 8,256 ( 2 % )                      ;
; Total registers                    ; 170                                      ;
; Total pins                         ; 179 / 182 ( 98 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8F256C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1649 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1649 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1647    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/esd/SNU_ESD/FPGA/M3.pin.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                           ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                     ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,330 / 8,256 ( 16 % )                                                                                                                                    ;
;     -- Combinational with no register       ; 1160                                                                                                                                                      ;
;     -- Register only                        ; 35                                                                                                                                                        ;
;     -- Combinational with a register        ; 135                                                                                                                                                       ;
;                                             ;                                                                                                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                           ;
;     -- 4 input functions                    ; 566                                                                                                                                                       ;
;     -- 3 input functions                    ; 490                                                                                                                                                       ;
;     -- <=2 input functions                  ; 239                                                                                                                                                       ;
;     -- Register only                        ; 35                                                                                                                                                        ;
;                                             ;                                                                                                                                                           ;
; Logic elements by mode                      ;                                                                                                                                                           ;
;     -- normal mode                          ; 824                                                                                                                                                       ;
;     -- arithmetic mode                      ; 471                                                                                                                                                       ;
;                                             ;                                                                                                                                                           ;
; Total registers*                            ; 170 / 8,778 ( 2 % )                                                                                                                                       ;
;     -- Dedicated logic registers            ; 170 / 8,256 ( 2 % )                                                                                                                                       ;
;     -- I/O registers                        ; 0 / 522 ( 0 % )                                                                                                                                           ;
;                                             ;                                                                                                                                                           ;
; Total LABs:  partially or completely used   ; 107 / 516 ( 21 % )                                                                                                                                        ;
; User inserted logic elements                ; 0                                                                                                                                                         ;
; Virtual pins                                ; 0                                                                                                                                                         ;
; I/O pins                                    ; 179 / 182 ( 98 % )                                                                                                                                        ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )                                                                                                                                           ;
; Global signals                              ; 3                                                                                                                                                         ;
; M4Ks                                        ; 0 / 36 ( 0 % )                                                                                                                                            ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % )                                                                                                                                       ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % )                                                                                                                                       ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )                                                                                                                                            ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                                                                                             ;
; Global clocks                               ; 3 / 8 ( 38 % )                                                                                                                                            ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                                                             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                             ;
; Average interconnect usage (total/H/V)      ; 3% / 2% / 3%                                                                                                                                              ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 7%                                                                                                                                              ;
; Maximum fan-out node                        ; XnRESET~clkctrl                                                                                                                                           ;
; Maximum fan-out                             ; 150                                                                                                                                                       ;
; Highest non-global fan-out signal           ; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[27] ;
; Highest non-global fan-out                  ; 146                                                                                                                                                       ;
; Total fan-out                               ; 4627                                                                                                                                                      ;
; Average fan-out                             ; 2.76                                                                                                                                                      ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1330 / 8256 ( 16 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 1160                 ; 0                              ;
;     -- Register only                        ; 35                   ; 0                              ;
;     -- Combinational with a register        ; 135                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 566                  ; 0                              ;
;     -- 3 input functions                    ; 490                  ; 0                              ;
;     -- <=2 input functions                  ; 239                  ; 0                              ;
;     -- Register only                        ; 35                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 824                  ; 0                              ;
;     -- arithmetic mode                      ; 471                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 170                  ; 0                              ;
;     -- Dedicated logic registers            ; 170 / 8256 ( 2 % )   ; 0 / 8256 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 107 / 516 ( 20 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 179                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 10 ( 30 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4628                 ; 0                              ;
;     -- Registered Connections               ; 2004                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 71                   ; 0                              ;
;     -- Output Ports                         ; 92                   ; 0                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CPLD_0        ; T14   ; 4        ; 32           ; 0            ; 3           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CPLD_1        ; N1    ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CPLD_8        ; E4    ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FPGA_CLK      ; H2    ; 1        ; 0            ; 9            ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPJ1_5        ; F5    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_0        ; D1    ; 1        ; 0            ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_1        ; H6    ; 1        ; 0            ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_2        ; F3    ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_3        ; E5    ; 1        ; 0            ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_4        ; N15   ; 3        ; 34           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M_nRESET      ; N14   ; 3        ; 34           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_AD_CS     ; J2    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DA_CS     ; H1    ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DIN       ; D4    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DOUT      ; N2    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_SCLK      ; C2    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_A        ; K4    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_B        ; T7    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nA       ; J16   ; 3        ; 34           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nB       ; N16   ; 3        ; 34           ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XCLKOUT       ; A13   ; 2        ; 30           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XEINT8        ; P1    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XM0OEN        ; J15   ; 3        ; 34           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0WEN        ; H16   ; 3        ; 34           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[0]   ; C14   ; 3        ; 34           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[10]  ; E16   ; 3        ; 34           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[11]  ; F13   ; 3        ; 34           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[12]  ; F14   ; 3        ; 34           ; 15           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[13]  ; F15   ; 3        ; 34           ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[14]  ; F16   ; 3        ; 34           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[15]  ; G12   ; 3        ; 34           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[16]  ; G13   ; 3        ; 34           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[17]  ; G15   ; 3        ; 34           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[18]  ; G16   ; 3        ; 34           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[19]  ; H11   ; 3        ; 34           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[1]   ; C15   ; 3        ; 34           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[20]  ; H12   ; 3        ; 34           ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[2]   ; C16   ; 3        ; 34           ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[3]   ; D13   ; 3        ; 34           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[4]   ; D14   ; 3        ; 34           ; 17           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[5]   ; D15   ; 3        ; 34           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[6]   ; D16   ; 3        ; 34           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[7]   ; E13   ; 3        ; 34           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[8]   ; E14   ; 3        ; 34           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[9]   ; E15   ; 3        ; 34           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XnRESET       ; H15   ; 3        ; 34           ; 10           ; 1           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[0]     ; L7    ; 4        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[10]    ; T10   ; 4        ; 25           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[11]    ; R10   ; 4        ; 25           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[12]    ; N10   ; 4        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[13]    ; L10   ; 4        ; 23           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[14]    ; K10   ; 4        ; 25           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[15]    ; T11   ; 4        ; 21           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[1]     ; K7    ; 4        ; 5            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[2]     ; T8    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[3]     ; R8    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[4]     ; N8    ; 4        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[5]     ; L8    ; 4        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[6]     ; T9    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[7]     ; R9    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[8]     ; N9    ; 4        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[9]     ; L9    ; 4        ; 23           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[0]   ; L11   ; 4        ; 32           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[1]   ; K11   ; 4        ; 25           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[2]   ; T12   ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[3]   ; R12   ; 4        ; 30           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nFPGA_RESET   ; R7    ; 4        ; 12           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[0] ; P12   ; 4        ; 28           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[1] ; T13   ; 4        ; 30           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[2] ; R13   ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[3] ; P13   ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SRAM_ADDR[0]  ; E2    ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; B13   ; 2        ; 30           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; L1    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; P2    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; P6    ; 4        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; J6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; D2    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; M2    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; L4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; C1    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; D5    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; N6    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; A14   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; M4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; K1    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; E1    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; K5    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[0]  ; J4    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[10] ; K2    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[11] ; D3    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[12] ; B14   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[13] ; P14   ; 3        ; 34           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[14] ; C13   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[15] ; N4    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[1]  ; K6    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[2]  ; G4    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[3]  ; R6    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[4]  ; P16   ; 3        ; 34           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[5]  ; P15   ; 3        ; 34           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[6]  ; L3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[7]  ; M1    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[8]  ; R14   ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_DATA[9]  ; E3    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nCS      ; L2    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nOE      ; N3    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nWE      ; M3    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dot_d[0]      ; T4    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[1]      ; R4    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[2]      ; P4    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[3]      ; T5    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[4]      ; R5    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[5]      ; P5    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[6]      ; T6    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[0]   ; C4    ; 2        ; 5            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[1]   ; A3    ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[2]   ; B3    ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[3]   ; T3    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[4]   ; R3    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[5]   ; A5    ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[6]   ; B5    ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[7]   ; C5    ; 2        ; 5            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[8]   ; A4    ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[9]   ; B4    ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[0]   ; R11   ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[1]   ; P11   ; 4        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[2]   ; N11   ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[3]   ; M11   ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[0]   ; A11   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[1]   ; B11   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[2]   ; C11   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[3]   ; D11   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[4]   ; G11   ; 2        ; 25           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[5]   ; A10   ; 2        ; 23           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[6]   ; B10   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[7]   ; D10   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_e         ; C12   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rs        ; A12   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rw        ; B12   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[0]        ; G7    ; 2        ; 7            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[1]        ; A6    ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[2]        ; B6    ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[3]        ; C6    ; 2        ; 5            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[4]        ; D6    ; 2        ; 5            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[5]        ; E6    ; 2        ; 1            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[6]        ; F6    ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[7]        ; G6    ; 2        ; 7            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; piezo         ; N7    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[0]    ; F7    ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[1]    ; B8    ; 2        ; 16           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[2]    ; F9    ; 2        ; 21           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[3]    ; A9    ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[4]    ; G10   ; 2        ; 25           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[5]    ; F10   ; 2        ; 23           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[0]   ; D8    ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[1]   ; D9    ; 2        ; 21           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[2]   ; F8    ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[3]   ; D7    ; 2        ; 7            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[4]   ; A7    ; 2        ; 14           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[5]   ; A8    ; 2        ; 16           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[6]   ; B9    ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[7]   ; B7    ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                 ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+
; XM0_DATA[0]  ; N13   ; 3        ; 34           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[10] ; K16   ; 3        ; 34           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[11] ; K15   ; 3        ; 34           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[12] ; K13   ; 3        ; 34           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[13] ; J12   ; 3        ; 34           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[14] ; J11   ; 3        ; 34           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[15] ; H13   ; 3        ; 34           ; 14           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[1]  ; N12   ; 3        ; 34           ; 1            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[2]  ; M16   ; 3        ; 34           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[3]  ; M15   ; 3        ; 34           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[4]  ; M14   ; 3        ; 34           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[5]  ; M12   ; 3        ; 34           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[6]  ; L16   ; 3        ; 34           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[7]  ; L15   ; 3        ; 34           ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[8]  ; L14   ; 3        ; 34           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
; XM0_DATA[9]  ; L12   ; 3        ; 34           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 (inverted) ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 42 / 43 ( 98 % )  ; 3.3V          ; --           ;
; 2        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 47 / 47 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 199        ; 2        ; dot_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 198        ; 2        ; dot_scan[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 196        ; 2        ; dot_scan[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 187        ; 2        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 179        ; 2        ; seg_disp[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 2        ; seg_disp[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 2        ; seg_com[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 169        ; 2        ; lcd_data[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 165        ; 2        ; lcd_data[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 162        ; 2        ; lcd_rs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 160        ; 2        ; XCLKOUT                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 156        ; 2        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 200        ; 2        ; dot_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 2        ; dot_scan[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 2        ; dot_scan[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 186        ; 2        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 180        ; 2        ; seg_disp[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 2        ; seg_com[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 2        ; seg_disp[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 168        ; 2        ; lcd_data[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 164        ; 2        ; lcd_data[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 161        ; 2        ; lcd_rw                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 159        ; 2        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 155        ; 2        ; SRAM_DATA[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 3          ; 1        ; SPI_SCLK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 194        ; 2        ; dot_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 193        ; 2        ; dot_scan[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 192        ; 2        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 2        ; lcd_data[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 158        ; 2        ; lcd_e                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 157        ; 2        ; SRAM_DATA[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 151        ; 3        ; XM0_ADDR[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 149        ; 3        ; XM0_ADDR[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 150        ; 3        ; XM0_ADDR[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 12         ; 1        ; GPJ4_0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 11         ; 1        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 8          ; 1        ; SRAM_DATA[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ; 9          ; 1        ; SPI_DIN                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ; 4          ; 1        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D6       ; 191        ; 2        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 190        ; 2        ; seg_disp[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 185        ; 2        ; seg_disp[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 172        ; 2        ; seg_disp[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 174        ; 2        ; lcd_data[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 173        ; 2        ; lcd_data[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 152        ; 3        ; XM0_ADDR[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D14      ; 154        ; 3        ; XM0_ADDR[4]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D15      ; 144        ; 3        ; XM0_ADDR[5]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 145        ; 3        ; XM0_ADDR[6]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 18         ; 1        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 19         ; 1        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 13         ; 1        ; SRAM_DATA[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 14         ; 1        ; CPLD_8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 5          ; 1        ; GPJ4_3                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 201        ; 2        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ; 141        ; 3        ; XM0_ADDR[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E14      ; 153        ; 3        ; XM0_ADDR[8]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E15      ; 146        ; 3        ; XM0_ADDR[9]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 147        ; 3        ; XM0_ADDR[10]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; GPJ4_2                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 6          ; 1        ; GPJ1_5                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 202        ; 2        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 181        ; 2        ; seg_com[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 2        ; seg_disp[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 171        ; 2        ; seg_com[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 170        ; 2        ; seg_com[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 142        ; 3        ; XM0_ADDR[11]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 148        ; 3        ; XM0_ADDR[12]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 135        ; 3        ; XM0_ADDR[13]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 136        ; 3        ; XM0_ADDR[14]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ; 15         ; 1        ; SRAM_DATA[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 188        ; 2        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G7       ; 189        ; 2        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 166        ; 2        ; seg_com[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 167        ; 2        ; lcd_data[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 139        ; 3        ; XM0_ADDR[15]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 140        ; 3        ; XM0_ADDR[16]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 134        ; 3        ; XM0_ADDR[17]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 133        ; 3        ; XM0_ADDR[18]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 28         ; 1        ; SPI_DA_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 27         ; 1        ; FPGA_CLK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 17         ; 1        ; GPJ4_1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 138        ; 3        ; XM0_ADDR[19]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H12      ; 131        ; 3        ; XM0_ADDR[20]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H13      ; 143        ; 3        ; XM0_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 129        ; 3        ; XnRESET                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 130        ; 3        ; XM0WEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 30         ; 1        ; SPI_AD_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 39         ; 1        ; SRAM_DATA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 16         ; 1        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ; 137        ; 3        ; XM0_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 132        ; 3        ; XM0_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 128        ; 3        ; XM0OEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 127        ; 3        ; STEP_nA                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 1        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 1        ; SRAM_DATA[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 34         ; 1        ; STEP_A                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 35         ; 1        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 64         ; 4        ; SRAM_DATA[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K7       ; 63         ; 4        ; dip_sw[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 88         ; 4        ; dip_sw[14]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 87         ; 4        ; key_data[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K12      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 104        ; 3        ; XM0_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 126        ; 3        ; XM0_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 125        ; 3        ; XM0_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 37         ; 1        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 1        ; SRAM_nCS                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 43         ; 1        ; SRAM_DATA[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 52         ; 1        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 72         ; 4        ; dip_sw[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 73         ; 4        ; dip_sw[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 83         ; 4        ; dip_sw[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 84         ; 4        ; dip_sw[13]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 100        ; 4        ; key_data[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 103        ; 3        ; XM0_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 118        ; 3        ; XM0_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 119        ; 3        ; XM0_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 120        ; 3        ; XM0_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 40         ; 1        ; SRAM_DATA[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 41         ; 1        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 42         ; 1        ; SRAM_nWE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 1        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 99         ; 4        ; key_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; XM0_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 114        ; 3        ; XM0_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 115        ; 3        ; XM0_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 116        ; 3        ; XM0_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 1        ; CPLD_1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 45         ; 1        ; SPI_DOUT                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 49         ; 1        ; SRAM_nOE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 50         ; 1        ; SRAM_DATA[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 68         ; 4        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 62         ; 4        ; piezo                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 69         ; 4        ; dip_sw[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 78         ; 4        ; dip_sw[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 79         ; 4        ; dip_sw[12]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 89         ; 4        ; key_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 3        ; XM0_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N13      ; 105        ; 3        ; XM0_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 3        ; M_nRESET                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 109        ; 3        ; GPJ4_4                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 110        ; 3        ; STEP_nB                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 46         ; 1        ; XEINT8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 47         ; 1        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 51         ; 1        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 4        ; dot_d[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P5       ; 56         ; 4        ; dot_d[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P6       ; 67         ; 4        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 82         ; 4        ; key_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 90         ; 4        ; sel_button[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 91         ; 4        ; sel_button[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 111        ; 3        ; SRAM_DATA[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 107        ; 3        ; SRAM_DATA[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 3        ; SRAM_DATA[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 4        ; dot_scan[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 59         ; 4        ; dot_d[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 4        ; dot_d[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 66         ; 4        ; SRAM_DATA[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 71         ; 4        ; nFPGA_RESET                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 75         ; 4        ; dip_sw[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 77         ; 4        ; dip_sw[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 85         ; 4        ; dip_sw[11]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 81         ; 4        ; key_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 93         ; 4        ; key_data[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 96         ; 4        ; sel_button[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 98         ; 4        ; SRAM_DATA[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 55         ; 4        ; dot_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 58         ; 4        ; dot_d[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 60         ; 4        ; dot_d[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 65         ; 4        ; dot_d[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 70         ; 4        ; STEP_B                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 74         ; 4        ; dip_sw[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 76         ; 4        ; dip_sw[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 86         ; 4        ; dip_sw[10]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 80         ; 4        ; dip_sw[15]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 92         ; 4        ; key_data[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 95         ; 4        ; sel_button[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 97         ; 4        ; CPLD_0                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                         ; Library Name ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |M3                                                                 ; 1330 (0)    ; 170 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 179  ; 0            ; 1160 (0)     ; 35 (0)            ; 135 (0)          ; |M3                                                                                                                                                                                                                                                                                                         ;              ;
;    |host_io:inst|                                                   ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 1 (1)            ; |M3|host_io:inst                                                                                                                                                                                                                                                                                            ;              ;
;    |host_itf:inst2|                                                 ; 152 (152)   ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 15 (15)           ; 53 (53)          ; |M3|host_itf:inst2                                                                                                                                                                                                                                                                                          ;              ;
;    |processor:inst3|                                                ; 1165 (96)   ; 85 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1076 (45)    ; 4 (4)             ; 85 (36)          ; |M3|processor:inst3                                                                                                                                                                                                                                                                                         ;              ;
;       |mult_20_15:const2_mult|                                      ; 369 (0)     ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 342 (0)      ; 0 (0)             ; 27 (0)           ; |M3|processor:inst3|mult_20_15:const2_mult                                                                                                                                                                                                                                                                  ;              ;
;          |altmult_add:ALTMULT_ADD_component|                        ; 369 (0)     ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 342 (0)      ; 0 (0)             ; 27 (0)           ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                ;              ;
;             |mult_add_7qq2:auto_generated|                          ; 369 (0)     ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 342 (0)      ; 0 (0)             ; 27 (0)           ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated                                                                                                                                                                                                   ;              ;
;                |ded_mult_e281:ded_mult1|                            ; 369 (15)    ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 342 (3)      ; 0 (0)             ; 27 (12)          ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1                                                                                                                                                                           ;              ;
;                   |ded_mult_fhf1:right_mult|                        ; 338 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 323 (0)      ; 0 (0)             ; 15 (0)           ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult                                                                                                                                                  ;              ;
;                      |mac_mult_fk31:mac_mult37|                     ; 338 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 323 (0)      ; 0 (0)             ; 15 (0)           ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37                                                                                                                         ;              ;
;                         |mult_1gp:mult39|                           ; 338 (338)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 323 (323)    ; 0 (0)             ; 15 (15)          ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39                                                                                                         ;              ;
;                   |ded_mult_l8f1:left_mult|                         ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_l8f1:left_mult                                                                                                                                                   ;              ;
;                      |alt_mac_mult:mac_mult2|                       ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_l8f1:left_mult|alt_mac_mult:mac_mult2                                                                                                                            ;              ;
;                         |lpm_mult:mult|                             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_l8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult                                                                                                              ;              ;
;                            |multcore:mult_core|                     ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_l8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core                                                                                           ;              ;
;                               |mpar_add:padder|                     ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_l8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mpar_add:padder                                                                           ;              ;
;                                  |lpm_add_sub:adder[0]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_l8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                      ;              ;
;                                     |add_sub_cch:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_l8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_cch:auto_generated                           ;              ;
;                               |mul_lfrg:$00030|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_l8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00030                                                                           ;              ;
;       |mult_40_8:mult_for_exp|                                      ; 443 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (0)      ; 0 (0)             ; 22 (0)           ; |M3|processor:inst3|mult_40_8:mult_for_exp                                                                                                                                                                                                                                                                  ;              ;
;          |altmult_add:ALTMULT_ADD_component|                        ; 443 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (0)      ; 0 (0)             ; 22 (0)           ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                ;              ;
;             |mult_add_20r2:auto_generated|                          ; 443 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (0)      ; 0 (0)             ; 22 (0)           ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated                                                                                                                                                                                                   ;              ;
;                |ded_mult_5881:ded_mult1|                            ; 443 (27)    ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (5)      ; 0 (0)             ; 22 (22)          ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1                                                                                                                                                                           ;              ;
;                   |ded_mult_rff1:left_mult|                         ; 200 (9)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (9)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult                                                                                                                                                   ;              ;
;                      |ded_mult_6nf1:right_mult|                     ; 187 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult                                                                                                                          ;              ;
;                         |mac_mult_6q31:mac_mult4|                   ; 187 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4                                                                                                  ;              ;
;                            |mult_tom:mult6|                         ; 187 (187)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (187)    ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6                                                                                   ;              ;
;                      |ded_mult_cef1:left_mult|                      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult                                                                                                                           ;              ;
;                         |alt_mac_mult:mac_mult2|                    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult|alt_mac_mult:mac_mult2                                                                                                    ;              ;
;                            |lpm_mult:mult|                          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult                                                                                      ;              ;
;                               |multcore:mult_core|                  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core                                                                   ;              ;
;                                  |mul_lfrg:$00030|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00030                                                   ;              ;
;                                  |mul_lfrg:mul_lfrg_first_mod|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod                                       ;              ;
;                   |ded_mult_umf1:right_mult|                        ; 216 (10)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (10)     ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult                                                                                                                                                  ;              ;
;                      |ded_mult_6nf1:right_mult|                     ; 186 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult                                                                                                                         ;              ;
;                         |mac_mult_6q31:mac_mult4|                   ; 186 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (0)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4                                                                                                 ;              ;
;                            |mult_tom:mult6|                         ; 186 (186)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (186)    ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6                                                                                  ;              ;
;                      |ded_mult_flf1:left_mult|                      ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult                                                                                                                          ;              ;
;                         |alt_mac_mult:mac_mult34|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34                                                                                                  ;              ;
;                            |lpm_mult:mult|                          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult                                                                                    ;              ;
;                               |multcore:mult_core|                  ; 20 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (10)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core                                                                 ;              ;
;                                  |mpar_add:padder|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|mpar_add:padder                                                 ;              ;
;                                     |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ;              ;
;                                        |add_sub_57h:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_57h:auto_generated ;              ;
;       |special_exp_lut:mspecial_exp_lut|                            ; 268 (268)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (268)    ; 0 (0)             ; 0 (0)            ; |M3|processor:inst3|special_exp_lut:mspecial_exp_lut                                                                                                                                                                                                                                                        ;              ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; XM0_DATA[15]  ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XM0_DATA[14]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[13]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[12]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[11]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[10]  ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[9]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[8]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[7]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[6]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[5]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[4]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[3]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[2]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[1]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_DATA[0]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; lcd_e         ; Output   ; --            ; --            ; --                    ; --  ;
; nFPGA_RESET   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; XM0_ADDR[20]  ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; lcd_rs        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rw        ; Output   ; --            ; --            ; --                    ; --  ;
; piezo         ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nOE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nWE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nCS      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; led[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DATA[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; M_nRESET      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XCLKOUT       ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; CPLD_8        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; CPLD_1        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XEINT8        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; STEP_A        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; STEP_nA       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; STEP_B        ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; STEP_nB       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_0        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_1        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_2        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_3        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ4_4        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPJ1_5        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_DOUT      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_DIN       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_SCLK      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_DA_CS     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SPI_AD_CS     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; dip_sw[15]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[14]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[13]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[12]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[11]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[10]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[9]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[8]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[7]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[6]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[5]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[4]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[3]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[2]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[1]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; dip_sw[0]     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[3]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[2]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[1]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; key_data[0]   ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[3] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[2] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[1] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sel_button[0] ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; XnRESET       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; FPGA_CLK      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XM0OEN        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; CPLD_0        ; Input    ; (6) 4686 ps   ; (0) 337 ps    ; --                    ; --  ;
; XM0WEN        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; XM0_ADDR[19]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[18]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[17]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[16]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[15]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[14]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[13]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[11]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[10]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[9]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[8]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[7]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[6]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[5]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[3]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[2]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[1]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[0]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[4]   ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; XM0_ADDR[12]  ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; XM0_DATA[15]                          ;                   ;         ;
; XM0_DATA[14]                          ;                   ;         ;
;      - host_io:inst|Hdi[14]~feeder    ; 0                 ; 6       ;
; XM0_DATA[13]                          ;                   ;         ;
;      - host_io:inst|Hdi[13]           ; 1                 ; 6       ;
; XM0_DATA[12]                          ;                   ;         ;
;      - host_io:inst|Hdi[12]           ; 0                 ; 6       ;
; XM0_DATA[11]                          ;                   ;         ;
;      - host_io:inst|Hdi[11]~feeder    ; 0                 ; 6       ;
; XM0_DATA[10]                          ;                   ;         ;
;      - host_io:inst|Hdi[10]           ; 1                 ; 6       ;
; XM0_DATA[9]                           ;                   ;         ;
;      - host_io:inst|Hdi[9]~feeder     ; 1                 ; 6       ;
; XM0_DATA[8]                           ;                   ;         ;
;      - host_io:inst|Hdi[8]~feeder     ; 1                 ; 6       ;
; XM0_DATA[7]                           ;                   ;         ;
;      - host_io:inst|Hdi[7]~feeder     ; 0                 ; 6       ;
; XM0_DATA[6]                           ;                   ;         ;
;      - host_io:inst|Hdi[6]~feeder     ; 0                 ; 6       ;
; XM0_DATA[5]                           ;                   ;         ;
;      - host_io:inst|Hdi[5]~feeder     ; 1                 ; 6       ;
; XM0_DATA[4]                           ;                   ;         ;
;      - host_io:inst|Hdi[4]~feeder     ; 1                 ; 6       ;
; XM0_DATA[3]                           ;                   ;         ;
;      - host_io:inst|Hdi[3]~feeder     ; 0                 ; 6       ;
; XM0_DATA[2]                           ;                   ;         ;
;      - host_io:inst|Hdi[2]            ; 0                 ; 6       ;
; XM0_DATA[1]                           ;                   ;         ;
;      - host_io:inst|Hdi[1]            ; 0                 ; 6       ;
; XM0_DATA[0]                           ;                   ;         ;
;      - host_io:inst|Hdi[0]            ; 1                 ; 6       ;
; nFPGA_RESET                           ;                   ;         ;
; XM0_ADDR[20]                          ;                   ;         ;
; M_nRESET                              ;                   ;         ;
; XCLKOUT                               ;                   ;         ;
; CPLD_8                                ;                   ;         ;
; CPLD_1                                ;                   ;         ;
; XEINT8                                ;                   ;         ;
; STEP_A                                ;                   ;         ;
; STEP_nA                               ;                   ;         ;
; STEP_B                                ;                   ;         ;
; STEP_nB                               ;                   ;         ;
; GPJ4_0                                ;                   ;         ;
; GPJ4_1                                ;                   ;         ;
; GPJ4_2                                ;                   ;         ;
; GPJ4_3                                ;                   ;         ;
; GPJ4_4                                ;                   ;         ;
; GPJ1_5                                ;                   ;         ;
; SPI_DOUT                              ;                   ;         ;
; SPI_DIN                               ;                   ;         ;
; SPI_SCLK                              ;                   ;         ;
; SPI_DA_CS                             ;                   ;         ;
; SPI_AD_CS                             ;                   ;         ;
; dip_sw[15]                            ;                   ;         ;
; dip_sw[14]                            ;                   ;         ;
; dip_sw[13]                            ;                   ;         ;
; dip_sw[12]                            ;                   ;         ;
; dip_sw[11]                            ;                   ;         ;
; dip_sw[10]                            ;                   ;         ;
; dip_sw[9]                             ;                   ;         ;
; dip_sw[8]                             ;                   ;         ;
; dip_sw[7]                             ;                   ;         ;
; dip_sw[6]                             ;                   ;         ;
; dip_sw[5]                             ;                   ;         ;
; dip_sw[4]                             ;                   ;         ;
; dip_sw[3]                             ;                   ;         ;
; dip_sw[2]                             ;                   ;         ;
; dip_sw[1]                             ;                   ;         ;
; dip_sw[0]                             ;                   ;         ;
; key_data[3]                           ;                   ;         ;
; key_data[2]                           ;                   ;         ;
; key_data[1]                           ;                   ;         ;
; key_data[0]                           ;                   ;         ;
; sel_button[3]                         ;                   ;         ;
; sel_button[2]                         ;                   ;         ;
; sel_button[1]                         ;                   ;         ;
; sel_button[0]                         ;                   ;         ;
; XnRESET                               ;                   ;         ;
; FPGA_CLK                              ;                   ;         ;
; XM0OEN                                ;                   ;         ;
; CPLD_0                                ;                   ;         ;
;      - host_io:inst|Hdata[15]~16      ; 0                 ; 6       ;
;      - host_io:inst|Hdi[6]            ; 1                 ; 0       ;
;      - host_itf:inst2|x8800_0010[0]~0 ; 0                 ; 6       ;
;      - host_io:inst|Hdi[5]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[4]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[3]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[2]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[1]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[0]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[9]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[8]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[7]            ; 1                 ; 0       ;
;      - host_io:inst|Hdi[14]           ; 1                 ; 0       ;
;      - host_io:inst|Hdi[13]           ; 1                 ; 0       ;
;      - host_io:inst|Hdi[12]           ; 1                 ; 0       ;
;      - host_io:inst|Hdi[11]           ; 1                 ; 0       ;
;      - host_io:inst|Hdi[10]           ; 1                 ; 0       ;
; XM0WEN                                ;                   ;         ;
; XM0_ADDR[19]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~0 ; 0                 ; 6       ;
; XM0_ADDR[18]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~1 ; 1                 ; 6       ;
; XM0_ADDR[17]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~1 ; 0                 ; 6       ;
; XM0_ADDR[16]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~1 ; 0                 ; 6       ;
; XM0_ADDR[15]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~1 ; 1                 ; 6       ;
; XM0_ADDR[14]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~2 ; 1                 ; 6       ;
; XM0_ADDR[13]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~2 ; 1                 ; 6       ;
; XM0_ADDR[11]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~2 ; 1                 ; 6       ;
; XM0_ADDR[10]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~2 ; 0                 ; 6       ;
; XM0_ADDR[9]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~3 ; 1                 ; 6       ;
; XM0_ADDR[8]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~3 ; 0                 ; 6       ;
; XM0_ADDR[7]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~3 ; 1                 ; 6       ;
; XM0_ADDR[6]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~3 ; 1                 ; 6       ;
; XM0_ADDR[5]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~5 ; 1                 ; 6       ;
; XM0_ADDR[3]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~5 ; 0                 ; 6       ;
; XM0_ADDR[2]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~5 ; 0                 ; 6       ;
; XM0_ADDR[1]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~5 ; 0                 ; 6       ;
; XM0_ADDR[0]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~6 ; 1                 ; 6       ;
; XM0_ADDR[4]                           ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~7 ; 0                 ; 6       ;
;      - host_itf:inst2|x8800_1000[3]~0 ; 0                 ; 6       ;
; XM0_ADDR[12]                          ;                   ;         ;
;      - host_itf:inst2|x8800_0010[0]~7 ; 0                 ; 6       ;
;      - host_itf:inst2|x8800_1000[3]~0 ; 0                 ; 6       ;
+---------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CPLD_0                         ; PIN_T14            ; 17      ; Clock        ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                       ; PIN_H2             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                       ; PIN_H2             ; 138     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                        ; PIN_H15            ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; XnRESET                        ; PIN_H15            ; 150     ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; host_itf:inst2|cnt_segcon[2]   ; LCFF_X16_Y14_N29   ; 17      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; host_itf:inst2|seg_clk         ; LCFF_X1_Y9_N21     ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; host_itf:inst2|x8800_0010[0]~7 ; LCCOMB_X33_Y10_N12 ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; host_itf:inst2|x8800_1000[3]~0 ; LCCOMB_X33_Y10_N22 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:inst3|state.IDLE     ; LCFF_X32_Y5_N9     ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                             ;
+------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+----------------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK               ; PIN_H2         ; 138     ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                ; PIN_H15        ; 150     ; Global Clock         ; GCLK6            ; --                        ;
; host_itf:inst2|seg_clk ; LCFF_X1_Y9_N21 ; 16      ; Global Clock         ; GCLK0            ; --                        ;
+------------------------+----------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[27]                                                                                                                                                                      ; 146     ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[26]                                                                                                                                                                      ; 140     ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[25]                                                                                                                                                                      ; 139     ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[28]                                                                                                                                                                      ; 136     ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[29]                                                                                                                                                                      ; 121     ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[22]                                                                                                                                                                      ; 88      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[30]                                                                                                                                                                      ; 78      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[32]                                                                                                                                                                      ; 55      ;
; processor:inst3|pseudo_grn[19]                                                                                                                                                                                                                                                                                                 ; 48      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[31]                                                                                                                                                                      ; 46      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[23]                                                                                                                                                                      ; 46      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[24]                                                                                                                                                                      ; 45      ;
; processor:inst3|s_const2[1]                                                                                                                                                                                                                                                                                                    ; 44      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|external_mult_registers[21]                                                                                                                                                                      ; 41      ;
; processor:inst3|s_const2[5]                                                                                                                                                                                                                                                                                                    ; 39      ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[19]                                                                                               ; 37      ;
; processor:inst3|state.RUNNING                                                                                                                                                                                                                                                                                                  ; 35      ;
; processor:inst3|state.COMPLETE                                                                                                                                                                                                                                                                                                 ; 34      ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|cs8a[1]~0                                                                                                ; 34      ;
; host_itf:inst2|cnt_segcon[0]                                                                                                                                                                                                                                                                                                   ; 26      ;
; host_itf:inst2|cnt_segcon[1]                                                                                                                                                                                                                                                                                                   ; 25      ;
; processor:inst3|s_const2[13]                                                                                                                                                                                                                                                                                                   ; 24      ;
; processor:inst3|s_const2[10]                                                                                                                                                                                                                                                                                                   ; 23      ;
; processor:inst3|s_const2[11]                                                                                                                                                                                                                                                                                                   ; 23      ;
; processor:inst3|s_const2[2]                                                                                                                                                                                                                                                                                                    ; 23      ;
; processor:inst3|s_const2[3]                                                                                                                                                                                                                                                                                                    ; 23      ;
; processor:inst3|s_const2[4]                                                                                                                                                                                                                                                                                                    ; 23      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|cs40a[4]~2                                                                                                                     ; 22      ;
; processor:inst3|s_const2[12]                                                                                                                                                                                                                                                                                                   ; 22      ;
; processor:inst3|s_const2[8]                                                                                                                                                                                                                                                                                                    ; 22      ;
; processor:inst3|s_const2[9]                                                                                                                                                                                                                                                                                                    ; 22      ;
; processor:inst3|s_const2[6]                                                                                                                                                                                                                                                                                                    ; 22      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|Decoder0~0                                                                                                                                                                                                                                                                    ; 22      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|cs40a[1]~6                                                                                                                     ; 21      ;
; processor:inst3|s_const2[14]                                                                                                                                                                                                                                                                                                   ; 21      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|cs40a[3]~0                                                                                                                     ; 21      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|cs40a[6]~3                                                                                                                     ; 20      ;
; processor:inst3|s_const2[7]                                                                                                                                                                                                                                                                                                    ; 18      ;
; CPLD_0                                                                                                                                                                                                                                                                                                                         ; 17      ;
; processor:inst3|state.IDLE                                                                                                                                                                                                                                                                                                     ; 17      ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|_~0                                                                                                                            ; 17      ;
; host_itf:inst2|cnt_segcon[2]                                                                                                                                                                                                                                                                                                   ; 17      ;
; host_io:inst|Hdata[15]~16                                                                                                                                                                                                                                                                                                      ; 16      ;
; host_itf:inst2|x8800_0010[0]~7                                                                                                                                                                                                                                                                                                 ; 15      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|Decoder0~3                                                                                                                                                                                                                                                                    ; 14      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~2                                                                                                                                                                                                                                                                    ; 11      ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~11                                                                                                                                                                                                                                                                   ; 8       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr17~2                                                                                                                                                                                                                                                                    ; 7       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|Decoder0~1                                                                                                                                                                                                                                                                    ; 7       ;
; host_itf:inst2|Equal13~9                                                                                                                                                                                                                                                                                                       ; 7       ;
; host_itf:inst2|Equal13~4                                                                                                                                                                                                                                                                                                       ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[40]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[39]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[38]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[37]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[28]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[27]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[26]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[25]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[32]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[31]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[30]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[29]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[36]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[35]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[34]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[33]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[44]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[43]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[42]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[41]                                                                                                                                                                      ; 7       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_57h:auto_generated|~QUARTUS_CREATED_GND~I ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[3]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[1]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[2]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[0]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[4]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[5]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[6]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[7]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[8]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[9]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[10]                                                                                               ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[11]                                                                                               ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[12]                                                                                               ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[13]                                                                                               ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[14]                                                                                               ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[17]                                                                                               ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[0]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[10]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[11]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[14]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[15]                                                                                               ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[16]                                                                                               ; 6       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[14]                                                                                                                      ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[3]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[1]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[2]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[4]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[5]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[6]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[7]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[8]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[9]                                                                                                 ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[12]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[13]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[15]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[16]                                                                                                ; 6       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~2                                                                                                                                                                                                                                                                    ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[17]                                                                                                ; 6       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[0][6]                                                                     ; 5       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[1][6]                                                                     ; 5       ;
; processor:inst3|s_const2[0]                                                                                                                                                                                                                                                                                                    ; 5       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr6~2                                                                                                                                                                                                                                                                     ; 5       ;
; host_itf:inst2|x8800_1000[3]~0                                                                                                                                                                                                                                                                                                 ; 4       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|cs40a[3]~10                                                                                                                    ; 4       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[45]                                                                                                                                                                      ; 4       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|external_mult_registers[46]                                                                                                                                                                      ; 4       ;
; XM0OEN                                                                                                                                                                                                                                                                                                                         ; 3       ;
; XnRESET                                                                                                                                                                                                                                                                                                                        ; 3       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[19]                                                                                                ; 3       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[19]                                                                                                 ; 3       ;
; processor:inst3|cnt_clk[0]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[2]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[1]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[3]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[6]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[4]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[5]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[7]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[14]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[8]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[11]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[9]                                                                                                                                                                                                                                                                                                     ; 3       ;
; processor:inst3|cnt_clk[10]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[13]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[12]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[15]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[16]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[17]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[18]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[19]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[21]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[22]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[20]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[23]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[24]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[25]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[26]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[27]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[28]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[29]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[30]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|cnt_clk[31]                                                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[17]~0                                                                                                                    ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~2                                                                                                                                                                                                                                                                    ; 3       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr4~1                                                                                                                                                                                                                                                                     ; 3       ;
; host_itf:inst2|Decoder6~6                                                                                                                                                                                                                                                                                                      ; 3       ;
; XM0_ADDR[12]                                                                                                                                                                                                                                                                                                                   ; 2       ;
; XM0_ADDR[4]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; host_io:inst|Hdi[0]                                                                                                                                                                                                                                                                                                            ; 2       ;
; host_io:inst|Hdi[1]                                                                                                                                                                                                                                                                                                            ; 2       ;
; host_io:inst|Hdi[2]                                                                                                                                                                                                                                                                                                            ; 2       ;
; host_io:inst|Hdi[3]                                                                                                                                                                                                                                                                                                            ; 2       ;
; processor:inst3|Equal1~10                                                                                                                                                                                                                                                                                                      ; 2       ;
; processor:inst3|Selector1~0                                                                                                                                                                                                                                                                                                    ; 2       ;
; processor:inst3|Selector0~0                                                                                                                                                                                                                                                                                                    ; 2       ;
; host_itf:inst2|x8800_1000[0]                                                                                                                                                                                                                                                                                                   ; 2       ;
; host_itf:inst2|x8800_1000[2]                                                                                                                                                                                                                                                                                                   ; 2       ;
; host_itf:inst2|x8800_1000[3]                                                                                                                                                                                                                                                                                                   ; 2       ;
; host_itf:inst2|x8800_1000[1]                                                                                                                                                                                                                                                                                                   ; 2       ;
; host_itf:inst2|x8800_0010[0]~6                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|x8800_0010[0]~4                                                                                                                                                                                                                                                                                                 ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~2                                                                                                                                                                                                                                                                    ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~8                                                                                                                                                                                                                                                                    ; 2       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[19]                                                                                                                      ; 2       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[14]                                                                                                                      ; 2       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[0]                                                                                                                       ; 2       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[8]                                                                                                                       ; 2       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[12]                                                                                                                      ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~3                                                                                                                                                                                                                                                                    ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr17~4                                                                                                                                                                                                                                                                    ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr12~0                                                                                                                                                                                                                                                                    ; 2       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr7~2                                                                                                                                                                                                                                                                     ; 2       ;
; host_itf:inst2|my_clk_cnt2[3]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[0]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[1]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[2]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[4]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[6]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[5]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[7]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[9]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[10]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[11]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[8]                                                                                                                                                                                                                                                                                                  ; 2       ;
; host_itf:inst2|my_clk_cnt2[12]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[15]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[13]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[14]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[16]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[17]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[18]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[19]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[20]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[21]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[22]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[23]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[24]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[25]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[26]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[27]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[28]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[29]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[30]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|my_clk_cnt2[31]                                                                                                                                                                                                                                                                                                 ; 2       ;
; host_itf:inst2|Mux0~1                                                                                                                                                                                                                                                                                                          ; 2       ;
; XM0_ADDR[0]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0_ADDR[1]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0_ADDR[2]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0_ADDR[3]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0_ADDR[5]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0_ADDR[6]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0_ADDR[7]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0_ADDR[8]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0_ADDR[9]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0_ADDR[10]                                                                                                                                                                                                                                                                                                                   ; 1       ;
; XM0_ADDR[11]                                                                                                                                                                                                                                                                                                                   ; 1       ;
; XM0_ADDR[13]                                                                                                                                                                                                                                                                                                                   ; 1       ;
; XM0_ADDR[14]                                                                                                                                                                                                                                                                                                                   ; 1       ;
; XM0_ADDR[15]                                                                                                                                                                                                                                                                                                                   ; 1       ;
; XM0_ADDR[16]                                                                                                                                                                                                                                                                                                                   ; 1       ;
; XM0_ADDR[17]                                                                                                                                                                                                                                                                                                                   ; 1       ;
; XM0_ADDR[18]                                                                                                                                                                                                                                                                                                                   ; 1       ;
; XM0_ADDR[19]                                                                                                                                                                                                                                                                                                                   ; 1       ;
; XM0WEN                                                                                                                                                                                                                                                                                                                         ; 1       ;
; FPGA_CLK                                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|cnt_segcon[0]~_wirecell                                                                                                                                                                                                                                                                                         ; 1       ;
; XM0DATA[0]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[1]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[2]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[3]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[4]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[5]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[6]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[7]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[8]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[9]                                                                                                                                                                                                                                                                                                                     ; 1       ;
; XM0DATA[10]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0DATA[11]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0DATA[12]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0DATA[13]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; XM0DATA[14]                                                                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[18]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[11]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[12]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[13]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[14]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[15]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[16]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[17]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[16]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[0]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[1]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[2]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[3]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[6]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[7]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[0]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[1]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[2]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[3]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[4]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[5]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[6]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[7]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[8]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[9]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[10]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[4]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[5]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[10]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[11]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[12]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[13]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[16]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[17]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[14]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[16]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[19]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[17]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[8]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[9]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[0]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[1]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[2]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[3]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[6]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[7]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[4]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[5]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[8]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[9]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[10]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[11]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[12]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[13]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[14]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[19]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[0]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[1]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[4]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[5]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[6]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[7]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[2]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[3]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[8]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[9]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[10]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[11]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[12]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[13]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[19]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[14]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[13]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[11]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[12]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[0]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[1]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[9]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[10]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[2]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[3]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[4]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[5]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[6]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[7]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[19]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[0]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[1]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[2]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[3]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[4]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[5]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[13]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[14]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[6]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[7]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[8]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[9]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[10]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[11]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[19]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[14]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[13]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[1]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[2]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[3]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[4]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[5]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[6]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[7]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[8]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[9]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[10]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[11]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[12]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[19]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[0]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[1]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[4]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[5]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[2]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[3]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[6]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[7]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[8]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[9]                                                                                                                       ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[10]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[11]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[12]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[13]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[17]                                                                                                                      ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[19]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[18]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[18]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[17]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[19]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[16]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[18]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[15]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[18]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[19]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[0]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[1]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[2]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[3]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[4]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[5]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[6]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[7]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[8]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[9]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[10]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[11]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[12]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[13]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[14]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[15]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[16]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[18]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[17]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le12a[19]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[18]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[0]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[1]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[2]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[3]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[4]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[5]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[6]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[7]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[8]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[9]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[10]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[11]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[12]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[13]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[19]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le13a[14]                                                                                                ; 1       ;
; host_itf:inst2|cnt_segcon[0]~2                                                                                                                                                                                                                                                                                                 ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~14                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~13                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[0]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[18]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[0]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[18]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~12                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~12                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~12                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|Mux5~5                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|Mux2~5                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|Mux1~5                                                                                                                                                                                                                                                                                                          ; 1       ;
; processor:inst3|Selector34~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector32~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector33~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector31~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector28~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector30~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector29~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector27~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector20~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector26~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector23~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector25~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector24~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector21~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector22~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector19~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector18~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector17~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector16~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector15~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector13~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector12~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector14~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector11~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector10~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|Selector9~0                                                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|Selector8~0                                                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|Selector7~0                                                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|Selector6~0                                                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|Selector5~0                                                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|Selector4~0                                                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|Selector3~0                                                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|Selector2~0                                                                                                                                                                                                                                                                                                    ; 1       ;
; host_io:inst|Hdi[10]                                                                                                                                                                                                                                                                                                           ; 1       ;
; host_io:inst|Hdi[11]                                                                                                                                                                                                                                                                                                           ; 1       ;
; host_io:inst|Hdi[12]                                                                                                                                                                                                                                                                                                           ; 1       ;
; host_io:inst|Hdi[13]                                                                                                                                                                                                                                                                                                           ; 1       ;
; host_io:inst|Hdi[14]                                                                                                                                                                                                                                                                                                           ; 1       ;
; host_io:inst|Hdi[7]                                                                                                                                                                                                                                                                                                            ; 1       ;
; host_io:inst|Hdi[8]                                                                                                                                                                                                                                                                                                            ; 1       ;
; host_io:inst|Hdi[9]                                                                                                                                                                                                                                                                                                            ; 1       ;
; host_io:inst|Hdi[4]                                                                                                                                                                                                                                                                                                            ; 1       ;
; host_io:inst|Hdi[5]                                                                                                                                                                                                                                                                                                            ; 1       ;
; processor:inst3|Selector1~1                                                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|Equal1~9                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Equal1~8                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Equal1~7                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Equal1~6                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Equal1~5                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Equal1~4                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Equal1~3                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Equal1~2                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Equal1~1                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Equal1~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; processor:inst3|Selector0~1                                                                                                                                                                                                                                                                                                    ; 1       ;
; host_itf:inst2|x8800_0010[0]~5                                                                                                                                                                                                                                                                                                 ; 1       ;
; host_itf:inst2|x8800_0010[0]~3                                                                                                                                                                                                                                                                                                 ; 1       ;
; host_itf:inst2|x8800_0010[0]~2                                                                                                                                                                                                                                                                                                 ; 1       ;
; host_itf:inst2|x8800_0010[0]~1                                                                                                                                                                                                                                                                                                 ; 1       ;
; host_itf:inst2|x8800_0010[0]~0                                                                                                                                                                                                                                                                                                 ; 1       ;
; host_io:inst|Hdi[6]                                                                                                                                                                                                                                                                                                            ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[18]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le41a[17]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[15]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[18]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le49a[16]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[15]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[18]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le48a[17]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[15]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[18]                                                                                                                      ; 1       ;
; host_itf:inst2|x8800_0010[10]                                                                                                                                                                                                                                                                                                  ; 1       ;
; host_itf:inst2|x8800_0010[11]                                                                                                                                                                                                                                                                                                  ; 1       ;
; host_itf:inst2|x8800_0010[12]                                                                                                                                                                                                                                                                                                  ; 1       ;
; host_itf:inst2|x8800_0010[13]                                                                                                                                                                                                                                                                                                  ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[15]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[17]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[15]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le44a[18]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le45a[16]                                                                                                                      ; 1       ;
; host_itf:inst2|x8800_0010[14]                                                                                                                                                                                                                                                                                                  ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[15]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[17]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le43a[18]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[15]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[18]                                                                                                                      ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le47a[16]                                                                                                                      ; 1       ;
; host_itf:inst2|x8800_0010[7]                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|x8800_0010[8]                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|x8800_0010[9]                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_fhf1:right_mult|mac_mult_fk31:mac_mult37|mult_1gp:mult39|le46a[16]                                                                                                                      ; 1       ;
; host_itf:inst2|x8800_0010[0]                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|x8800_0010[1]                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|x8800_0010[2]                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|x8800_0010[3]                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|x8800_0010[4]                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|x8800_0010[5]                                                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|pseudo_grn[19]~0                                                                                                                                                                                                                                                                                               ; 1       ;
; host_itf:inst2|x8800_0010[6]                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_io:inst|re_dly                                                                                                                                                                                                                                                                                                            ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[0][0]                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[0]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[1]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[1]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[4]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[5]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[4]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[6]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[3]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[4]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[5]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[6]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[7]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[8]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[9]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[10]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[11]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[12]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[13]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[14]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[2]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[3]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[2]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[0]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[3]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~11                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr34~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[1]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~12                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~11                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr36~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[2]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~11                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr35~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~11                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr37~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[5]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~11                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr33~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[7]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[6]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~11                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr32~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[8]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[7]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~12                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~11                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr31~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[9]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[8]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~11                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr30~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[10]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[9]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr29~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[11]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[10]                                                                                               ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr28~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[12]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[11]                                                                                               ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr27~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[13]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[12]                                                                                               ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr26~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[14]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[13]                                                                                               ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr25~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[15]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[14]                                                                                               ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr24~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[16]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[15]                                                                                               ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr23~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[17]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[16]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[18]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[17]                                                                                               ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[15]                                                                                               ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr22~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr22~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr22~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr22~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr22~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr22~1                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr22~0                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[16]                                                                                               ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr21~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[17]                                                                                               ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr20~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr20~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr20~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr20~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr20~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr20~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr20~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr20~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[1][0]                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[0][1]                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[1][1]                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[0][2]                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[1][2]                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[0][3]                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_umf1:right_mult|ded_mult_flf1:left_mult|alt_mac_mult:mac_mult34|lpm_mult:mult|multcore:mult_core|decoder_node[1][3]                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~1                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr19~0                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~1                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr18~0                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[0]                                                                                                  ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[1]                                                                                                  ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[1]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[4]                                                                                                  ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[5]                                                                                                  ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[4]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[6]                                                                                                  ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[3]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[4]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[5]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[6]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[7]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[8]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[9]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[10]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[11]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[12]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[13]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[14]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[2]                                                                                                  ; 1       ;
; processor:inst3|mult_20_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_7qq2:auto_generated|ded_mult_e281:ded_mult1|ded_mult_l8f1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00030|left_bit[0]~0                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[3]                                                                                                  ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[2]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[0]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[3]                                                                                                 ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr14~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[1]                                                                                                 ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~1                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr16~0                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[2]                                                                                                 ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~12                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~11                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~10                                                                                                                                                                                                                                                                   ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~1                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr15~0                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr17~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr17~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr17~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr17~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr17~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[5]                                                                                                 ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr13~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr13~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr13~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr13~1                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr13~0                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[7]                                                                                                  ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[6]                                                                                                 ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr12~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr12~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr12~1                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[8]                                                                                                  ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[7]                                                                                                 ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr11~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr11~1                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr11~0                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[9]                                                                                                  ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[8]                                                                                                 ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~9                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~8                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~7                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~6                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~5                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~4                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr10~3                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[10]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[9]                                                                                                 ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr9~2                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr9~1                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr9~0                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[11]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[10]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr8~2                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr8~1                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr8~0                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[12]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[11]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr7~5                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr7~4                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr7~3                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[13]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[12]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr6~4                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr6~3                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[14]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[13]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr5~1                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr5~0                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[15]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[14]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr4~0                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[16]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[15]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr3~3                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr3~2                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[17]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[16]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le9a[18]                                                                                                 ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le10a[17]                                                                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[15]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr2~0                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[16]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr1~0                                                                                                                                                                                                                                                                     ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_6nf1:right_mult|mac_mult_6q31:mac_mult4|mult_tom:mult6|le11a[17]                                                                                                ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|WideOr0~0                                                                                                                                                                                                                                                                     ; 1       ;
; host_itf:inst2|my_clk_cnt2~5                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|my_clk_cnt2~4                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|my_clk_cnt2~3                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|my_clk_cnt2~2                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|my_clk_cnt2~1                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_itf:inst2|my_clk_cnt2~0                                                                                                                                                                                                                                                                                                   ; 1       ;
; host_io:inst|re_dly1                                                                                                                                                                                                                                                                                                           ; 1       ;
; processor:inst3|special_exp_lut:mspecial_exp_lut|Decoder0~2                                                                                                                                                                                                                                                                    ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:$00030|left_bit[0]~0                                                            ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod|left_bit[0]~2                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod|left_bit[1]~1                                                ; 1       ;
; processor:inst3|mult_40_8:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_20r2:auto_generated|ded_mult_5881:ded_mult1|ded_mult_rff1:left_mult|ded_mult_cef1:left_mult|alt_mac_mult:mac_mult2|lpm_mult:mult|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod|left_bit[2]~0                                                ; 1       ;
; host_itf:inst2|seg_clk~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|Equal13~8                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|Equal13~7                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|Equal13~6                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|Equal13~5                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|Equal13~3                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|Equal13~2                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|Equal13~1                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|Equal13~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|cnt_segcon~1                                                                                                                                                                                                                                                                                                    ; 1       ;
; host_itf:inst2|cnt_segcon~0                                                                                                                                                                                                                                                                                                    ; 1       ;
; host_itf:inst2|Mux6~3                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|Mux6~2                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr27~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux6~1                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr6~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr13~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|WideOr20~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux6~0                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr34~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux5~4                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr26~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux5~3                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr5~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr12~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|WideOr19~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux5~2                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr33~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux4~3                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|Mux4~2                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr25~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux4~1                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr4~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr11~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|WideOr18~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux4~0                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr32~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux3~3                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|Mux3~2                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr24~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux3~1                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr3~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr10~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|WideOr17~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux3~0                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr31~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux2~4                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr23~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux2~3                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr2~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr9~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr16~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux2~2                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr30~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux1~4                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|Mux1~3                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr22~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux1~2                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr1~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr15~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|WideOr8~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr29~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux0~4                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|Mux0~3                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr21~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux0~2                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr0~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr7~0                                                                                                                                                                                                                                                                                                       ; 1       ;
; host_itf:inst2|WideOr14~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Mux0~0                                                                                                                                                                                                                                                                                                          ; 1       ;
; host_itf:inst2|WideOr28~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Decoder6~5                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Decoder6~4                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Decoder6~3                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Decoder6~2                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|Decoder6~1                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|seg_clk                                                                                                                                                                                                                                                                                                         ; 1       ;
; host_itf:inst2|Decoder6~0                                                                                                                                                                                                                                                                                                      ; 1       ;
; host_itf:inst2|SEG_DATA[1]                                                                                                                                                                                                                                                                                                     ; 1       ;
; host_itf:inst2|SEG_DATA[2]                                                                                                                                                                                                                                                                                                     ; 1       ;
; host_itf:inst2|SEG_DATA[3]                                                                                                                                                                                                                                                                                                     ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,643 / 26,052 ( 6 % ) ;
; C16 interconnects          ; 1 / 1,156 ( < 1 % )    ;
; C4 interconnects           ; 652 / 17,952 ( 4 % )   ;
; Direct links               ; 362 / 26,052 ( 1 % )   ;
; Global clocks              ; 3 / 8 ( 38 % )         ;
; Local interconnects        ; 513 / 8,256 ( 6 % )    ;
; R24 interconnects          ; 1 / 1,020 ( < 1 % )    ;
; R4 interconnects           ; 658 / 22,440 ( 3 % )   ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.43) ; Number of LABs  (Total = 107) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 4                             ;
; 3                                           ; 4                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 4                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 2                             ;
; 12                                          ; 6                             ;
; 13                                          ; 0                             ;
; 14                                          ; 4                             ;
; 15                                          ; 6                             ;
; 16                                          ; 61                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.53) ; Number of LABs  (Total = 107) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 22                            ;
; 1 Clock                            ; 21                            ;
; 1 Clock enable                     ; 10                            ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.50) ; Number of LABs  (Total = 107) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 4                             ;
; 3                                            ; 3                             ;
; 4                                            ; 2                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 0                             ;
; 14                                           ; 2                             ;
; 15                                           ; 5                             ;
; 16                                           ; 43                            ;
; 17                                           ; 2                             ;
; 18                                           ; 4                             ;
; 19                                           ; 4                             ;
; 20                                           ; 1                             ;
; 21                                           ; 1                             ;
; 22                                           ; 0                             ;
; 23                                           ; 1                             ;
; 24                                           ; 1                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 0                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.40) ; Number of LABs  (Total = 107) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 15                            ;
; 2                                               ; 5                             ;
; 3                                               ; 7                             ;
; 4                                               ; 8                             ;
; 5                                               ; 4                             ;
; 6                                               ; 2                             ;
; 7                                               ; 5                             ;
; 8                                               ; 5                             ;
; 9                                               ; 7                             ;
; 10                                              ; 8                             ;
; 11                                              ; 5                             ;
; 12                                              ; 6                             ;
; 13                                              ; 4                             ;
; 14                                              ; 5                             ;
; 15                                              ; 6                             ;
; 16                                              ; 11                            ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.44) ; Number of LABs  (Total = 107) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 1                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 5                             ;
; 12                                           ; 5                             ;
; 13                                           ; 9                             ;
; 14                                           ; 3                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 5                             ;
; 18                                           ; 5                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 5                             ;
; 22                                           ; 2                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 5                             ;
; 28                                           ; 4                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sat Jun 20 17:31:58 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off M3 -c M3
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP2C8F256C8 for design "M3"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5F256C8 is compatible
    Info: Device EP2C5F256I8 is compatible
    Info: Device EP2C5AF256I8 is compatible
    Info: Device EP2C8F256I8 is compatible
    Info: Device EP2C8AF256I8 is compatible
    Info: Device EP2C15AF256C8 is compatible
    Info: Device EP2C15AF256I8 is compatible
    Info: Device EP2C20F256C8 is compatible
    Info: Device EP2C20F256I8 is compatible
    Info: Device EP2C20AF256I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C3
    Info: Pin ~nCSO~ is reserved at location F4
Critical Warning: No exact pin location assignment(s) for 57 pins of 179 total pins
    Info: Pin SRAM_nOE not assigned to an exact location on the device
    Info: Pin SRAM_nWE not assigned to an exact location on the device
    Info: Pin SRAM_nCS not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[17] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[16] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[15] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[14] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[13] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[12] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[11] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[10] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[9] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[8] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[7] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[6] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[5] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[4] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[3] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[2] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[1] not assigned to an exact location on the device
    Info: Pin SRAM_ADDR[0] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[15] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[14] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[13] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[12] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[11] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[10] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[9] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[8] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[7] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[6] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[5] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[4] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[3] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[2] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[1] not assigned to an exact location on the device
    Info: Pin SRAM_DATA[0] not assigned to an exact location on the device
    Info: Pin M_nRESET not assigned to an exact location on the device
    Info: Pin XCLKOUT not assigned to an exact location on the device
    Info: Pin CPLD_8 not assigned to an exact location on the device
    Info: Pin CPLD_1 not assigned to an exact location on the device
    Info: Pin XEINT8 not assigned to an exact location on the device
    Info: Pin STEP_A not assigned to an exact location on the device
    Info: Pin STEP_nA not assigned to an exact location on the device
    Info: Pin STEP_B not assigned to an exact location on the device
    Info: Pin STEP_nB not assigned to an exact location on the device
    Info: Pin GPJ4_0 not assigned to an exact location on the device
    Info: Pin GPJ4_1 not assigned to an exact location on the device
    Info: Pin GPJ4_2 not assigned to an exact location on the device
    Info: Pin GPJ4_3 not assigned to an exact location on the device
    Info: Pin GPJ4_4 not assigned to an exact location on the device
    Info: Pin GPJ1_5 not assigned to an exact location on the device
    Info: Pin SPI_DOUT not assigned to an exact location on the device
    Info: Pin SPI_DIN not assigned to an exact location on the device
    Info: Pin SPI_SCLK not assigned to an exact location on the device
    Info: Pin SPI_DA_CS not assigned to an exact location on the device
    Info: Pin SPI_AD_CS not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'M3.sdc'
Warning: Node: host_itf:inst2|seg_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   10.000     FPGA_CLK
Info: Automatically promoted node FPGA_CLK (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node host_itf:inst2|seg_clk
Info: Automatically promoted node host_itf:inst2|seg_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node host_itf:inst2|seg_clk~0
Info: Automatically promoted node XnRESET (placed in PIN H15 (CLK5, LVDSCLK2n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node host_itf:inst2|cnt_segcon[1]
        Info: Destination node host_itf:inst2|cnt_segcon[0]
        Info: Destination node host_itf:inst2|cnt_segcon[2]
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 57 (unused VREF, 3.3V VCCIO, 20 input, 37 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  40 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  5 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  7 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  6 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X23_Y0 to location X34_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 108 output pins without output pin load capacitance assignment
    Info: Pin "XM0_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "XM0_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_e" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_rs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_rw" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "piezo" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_nOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_nWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_nCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dot_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "key_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcd_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_com[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "seg_disp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 313 megabytes
    Info: Processing ended: Sat Jun 20 17:32:04 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


