# План лабораторных работ (ИКТ)

[СОДЕРЖАНИЕ](../README.md)

В течение семестра будет проведено 8 лабораторных занятий, на которых будет выполнено 4 лабораторные работы общая цель которых – реализация устройства с микропрограммным управлением на программируемой логической интегральной схеме (ПЛИС, *англ*. FPGA).

1. **Verilog HDL. Арифметико-логическое устройство (АЛУ)** // Основные языковые конструкции Verilog HDL, реализация и верификация блока арифметико-логического устройства
2. **Регистровое арифметико-логическое устройство (РАЛУ)** // К разработанному АЛУ подключают блок регистров общего назначения и на временных диаграммах моделируется работа устройства управления выполняющего задание по варианту
3. **Устройство с микропрограммным управлением (УМУ)** // К разработанному устройству добавлятся устройство с микропрограммным управлением с поддержкой условных переходов, на машинных кодах пишется программа по варианту
4. **Ввод-вывод и отладка на учебном стенде** // Добавляются модули для ввода-вывода, пишется программа по индивидуальному заданию и отлаживается на учебном стенде