

================================================================
== Vitis HLS Report for 'processColorContours'
================================================================
* Date:           Tue Jun 11 15:48:23 2024

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:45 MST 2020)
* Project:        projekat
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z030-fbg484-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |                                     |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip |          |
        |              Loop Name              |   min   |   max   |  Latency |  achieved |   target  | Count | Pipelined|
        +-------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |- VITIS_LOOP_53_1_VITIS_LOOP_54_2    |   240031|   240031|        35|          3|          1|  80000|       yes|
        |- VITIS_LOOP_64_1_VITIS_LOOP_65_2    |    80003|    80003|         5|          1|          1|  80000|       yes|
        |- VITIS_LOOP_82_1_VITIS_LOOP_83_2    |    80003|    80003|         5|          1|          1|  80000|       yes|
        |- VITIS_LOOP_101_1_VITIS_LOOP_102_2  |        ?|        ?|         ?|          -|          -|  80000|        no|
        | + VITIS_LOOP_105_3                  |        ?|        ?|         ?|          -|          -|      ?|        no|
        |  ++ VITIS_LOOP_106_4                |        ?|        ?|         2|          2|          1|      ?|       yes|
        | + VITIS_LOOP_114_5                  |        ?|        ?|         ?|          -|          -|      ?|        no|
        |  ++ VITIS_LOOP_115_6                |        ?|        ?|        11|          3|          1|      ?|       yes|
        +-------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    4|       -|      -|    -|
|Expression       |        -|    -|       0|   3268|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        8|    2|    1451|   1840|    -|
|Memory           |      128|    -|       0|      0|    -|
|Multiplexer      |        -|    -|       -|    738|    -|
|Register         |        -|    -|    3361|    576|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |      136|    6|    4812|   6422|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      530|  400|  157200|  78600|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       25|    1|       3|      8|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +------------------------+---------------------+---------+----+-----+-----+-----+
    |        Instance        |        Module       | BRAM_18K| DSP|  FF | LUT | URAM|
    +------------------------+---------------------+---------+----+-----+-----+-----+
    |CTRL_BUS_s_axi_U        |CTRL_BUS_s_axi       |        6|   0|  328|  330|    0|
    |control_s_axi_U         |control_s_axi        |        0|   0|  170|  296|    0|
    |gmem_m_axi_U            |gmem_m_axi           |        2|   0|  512|  580|    0|
    |mul_64s_12ns_64_5_1_U7  |mul_64s_12ns_64_5_1  |        0|   2|  441|  256|    0|
    |mul_8ns_10ns_17_1_1_U1  |mul_8ns_10ns_17_1_1  |        0|   0|    0|   63|    0|
    |mul_8ns_10ns_17_1_1_U2  |mul_8ns_10ns_17_1_1  |        0|   0|    0|   63|    0|
    |mul_8ns_10ns_17_1_1_U3  |mul_8ns_10ns_17_1_1  |        0|   0|    0|   63|    0|
    |mul_8ns_10ns_17_1_1_U4  |mul_8ns_10ns_17_1_1  |        0|   0|    0|   63|    0|
    |mul_8ns_10ns_17_1_1_U5  |mul_8ns_10ns_17_1_1  |        0|   0|    0|   63|    0|
    |mul_8ns_10ns_17_1_1_U6  |mul_8ns_10ns_17_1_1  |        0|   0|    0|   63|    0|
    +------------------------+---------------------+---------+----+-----+-----+-----+
    |Total                   |                     |        8|   2| 1451| 1840|    0|
    +------------------------+---------------------+---------+----+-----+-----+-----+

    * DSP: 
    +------------------------------------+--------------------------------+--------------+
    |              Instance              |             Module             |  Expression  |
    +------------------------------------+--------------------------------+--------------+
    |mac_muladd_8ns_10ns_9ns_17_4_1_U8   |mac_muladd_8ns_10ns_9ns_17_4_1  |  i0 * i1 + i2|
    |mac_muladd_8ns_10ns_9ns_17_4_1_U10  |mac_muladd_8ns_10ns_9ns_17_4_1  |  i0 * i1 + i2|
    |mul_mul_17s_10ns_17_4_1_U11         |mul_mul_17s_10ns_17_4_1         |       i0 * i1|
    |mul_mul_8ns_12ns_19_4_1_U9          |mul_mul_8ns_12ns_19_4_1         |       i0 * i1|
    +------------------------------------+--------------------------------+--------------+

    * Memory: 
    +-----------------+--------+---------+---+----+-----+-------+-----+------+-------------+
    |      Memory     | Module | BRAM_18K| FF| LUT| URAM| Words | Bits| Banks| W*Bits*Banks|
    +-----------------+--------+---------+---+----+-----+-------+-----+------+-------------+
    |mask_V_U         |mask_V  |       64|  0|   0|    0|  80000|    1|     1|        80000|
    |closed_mask_V_U  |mask_V  |       64|  0|   0|    0|  80000|    1|     1|        80000|
    +-----------------+--------+---------+---+----+-----+-------+-----+------+-------------+
    |Total            |        |      128|  0|   0|    0| 160000|    2|     2|       160000|
    +-----------------+--------+---------+---+----+-----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+----+---+-----+------------+------------+
    |            Variable Name           | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+----+---+-----+------------+------------+
    |add_ln101_fu_1943_p2                |         +|   0|  0|   24|          17|           1|
    |add_ln105_fu_2182_p2                |         +|   0|  0|   71|          64|           1|
    |add_ln106_fu_2176_p2                |         +|   0|  0|   71|          64|           1|
    |add_ln114_1_fu_2064_p2              |         +|   0|  0|   39|          32|           1|
    |add_ln114_2_fu_2074_p2              |         +|   0|  0|   39|          32|           1|
    |add_ln114_3_fu_2418_p2              |         +|   0|  0|   71|          64|           1|
    |add_ln114_4_fu_1987_p2              |         +|   0|  0|   15|           8|           2|
    |add_ln114_fu_1949_p2                |         +|   0|  0|   15|           8|           1|
    |add_ln115_1_fu_2309_p2              |         +|   0|  0|   71|          64|           1|
    |add_ln117_1_fu_2284_p2              |         +|   0|  0|   71|          64|          64|
    |add_ln117_2_fu_2315_p2              |         +|   0|  0|   10|           2|           2|
    |add_ln117_fu_2234_p2                |         +|   0|  0|   71|          64|          64|
    |add_ln121_fu_2218_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln53_1_fu_943_p2                |         +|   0|  0|   64|          64|          64|
    |add_ln53_2_fu_880_p2                |         +|   0|  0|   24|          17|           1|
    |add_ln53_fu_892_p2                  |         +|   0|  0|   15|           8|           1|
    |add_ln54_fu_931_p2                  |         +|   0|  0|   14|           9|           1|
    |add_ln64_fu_1176_p2                 |         +|   0|  0|   24|          17|           1|
    |add_ln70_1_fu_1262_p2               |         +|   0|  0|   14|           9|           1|
    |add_ln70_fu_1337_p2                 |         +|   0|  0|   13|          10|           2|
    |add_ln82_fu_1546_p2                 |         +|   0|  0|   24|          17|           1|
    |add_ln870_10_fu_1721_p2             |         +|   0|  0|   24|          17|          17|
    |add_ln870_11_fu_1744_p2             |         +|   0|  0|   24|          17|          17|
    |add_ln870_12_fu_1754_p2             |         +|   0|  0|   24|          17|          17|
    |add_ln870_13_fu_1764_p2             |         +|   0|  0|   24|          17|          17|
    |add_ln870_14_fu_1783_p2             |         +|   0|  0|   24|          17|          17|
    |add_ln870_15_fu_1793_p2             |         +|   0|  0|   24|          17|          17|
    |add_ln870_16_fu_1803_p2             |         +|   0|  0|   24|          17|          17|
    |add_ln870_18_fu_2031_p2             |         +|   0|  0|   24|          17|          17|
    |add_ln870_19_fu_2121_p2             |         +|   0|  0|   24|          17|          17|
    |add_ln870_1_fu_1314_p2              |         +|   0|  0|   24|          17|          17|
    |add_ln870_2_fu_1324_p2              |         +|   0|  0|   24|          17|          17|
    |add_ln870_3_fu_1347_p2              |         +|   0|  0|   24|          17|          17|
    |add_ln870_4_fu_1357_p2              |         +|   0|  0|   24|          17|          17|
    |add_ln870_5_fu_1367_p2              |         +|   0|  0|   24|          17|          17|
    |add_ln870_6_fu_1386_p2              |         +|   0|  0|   24|          17|          17|
    |add_ln870_7_fu_1396_p2              |         +|   0|  0|   24|          17|          17|
    |add_ln870_8_fu_1406_p2              |         +|   0|  0|   24|          17|          17|
    |add_ln870_9_fu_1711_p2              |         +|   0|  0|   24|          17|          17|
    |add_ln870_fu_1304_p2                |         +|   0|  0|   24|          17|          17|
    |add_ln882_1_fu_1002_p2              |         +|   0|  0|   10|           2|           2|
    |add_ln882_2_fu_1043_p2              |         +|   0|  0|   71|          64|           1|
    |add_ln882_3_fu_1109_p2              |         +|   0|  0|   71|          64|           2|
    |add_ln882_4_fu_1068_p2              |         +|   0|  0|   10|           2|           1|
    |add_ln882_fu_976_p2                 |         +|   0|  0|   64|          64|          64|
    |add_ln88_1_fu_1650_p2               |         +|   0|  0|   14|           9|           1|
    |add_ln88_fu_1734_p2                 |         +|   0|  0|   13|          10|           2|
    |add_ln94_fu_1701_p2                 |         +|   0|  0|   24|          17|          17|
    |empty_36_fu_1182_p2                 |         +|   0|  0|   15|           8|           2|
    |empty_37_fu_1194_p2                 |         +|   0|  0|   15|           8|           1|
    |empty_39_fu_1556_p2                 |         +|   0|  0|   15|           8|           2|
    |empty_40_fu_1562_p2                 |         +|   0|  0|   14|           9|           2|
    |empty_42_fu_1574_p2                 |         +|   0|  0|   15|           8|           1|
    |grp_fu_871_p2                       |         +|   0|  0|   14|           9|           1|
    |p_mid126_fu_1686_p2                 |         +|   0|  0|   14|           9|           2|
    |p_mid130_fu_1622_p2                 |         +|   0|  0|   15|           8|           2|
    |p_mid18_fu_1242_p2                  |         +|   0|  0|   15|           8|           2|
    |sub_ln117_fu_2274_p2                |         -|   0|  0|   71|          64|          64|
    |sub_ln882_fu_962_p2                 |         -|   0|  0|   12|          12|          12|
    |and_ln71_1_fu_1432_p2               |       and|   0|  0|    2|           1|           1|
    |and_ln71_2_fu_1449_p2               |       and|   0|  0|    2|           1|           1|
    |and_ln71_3_fu_1455_p2               |       and|   0|  0|    2|           1|           1|
    |and_ln71_4_fu_1461_p2               |       and|   0|  0|    2|           1|           1|
    |and_ln71_5_fu_1466_p2               |       and|   0|  0|    2|           1|           1|
    |and_ln71_6_fu_1472_p2               |       and|   0|  0|    2|           1|           1|
    |and_ln71_7_fu_1476_p2               |       and|   0|  0|    2|           1|           1|
    |and_ln71_8_fu_1487_p2               |       and|   0|  0|    2|           1|           1|
    |and_ln71_9_fu_1492_p2               |       and|   0|  0|    2|           1|           1|
    |and_ln71_fu_1427_p2                 |       and|   0|  0|    2|           1|           1|
    |and_ln870_10_fu_1927_p2             |       and|   0|  0|    2|           1|           1|
    |and_ln870_1_fu_1850_p2              |       and|   0|  0|    2|           1|           1|
    |and_ln870_2_fu_1856_p2              |       and|   0|  0|    2|           1|           1|
    |and_ln870_3_fu_1862_p2              |       and|   0|  0|    2|           1|           1|
    |and_ln870_4_fu_1868_p2              |       and|   0|  0|    2|           1|           1|
    |and_ln870_5_fu_1874_p2              |       and|   0|  0|    2|           1|           1|
    |and_ln870_6_fu_1880_p2              |       and|   0|  0|    2|           1|           1|
    |and_ln870_7_fu_1886_p2              |       and|   0|  0|    2|           1|           1|
    |and_ln870_8_fu_1903_p2              |       and|   0|  0|    2|           1|           1|
    |and_ln870_9_fu_1921_p2              |       and|   0|  0|    2|           1|           1|
    |and_ln870_fu_1844_p2                |       and|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage0_11001           |       and|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage1_01001           |       and|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage2_11001           |       and|   0|  0|    2|           1|           1|
    |ap_block_state10_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state17_pp0_stage0_iter4   |       and|   0|  0|    2|           1|           1|
    |ap_block_state20_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state27_pp0_stage1_iter7   |       and|   0|  0|    2|           1|           1|
    |ap_block_state30_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state37_pp0_stage2_iter10  |       and|   0|  0|    2|           1|           1|
    |ap_block_state76_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state77_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state78_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state83_pp4_stage1_iter3   |       and|   0|  0|    2|           1|           1|
    |ap_condition_1424                   |       and|   0|  0|    2|           1|           1|
    |ap_condition_1442                   |       and|   0|  0|    2|           1|           1|
    |ap_condition_2865                   |       and|   0|  0|    2|           1|           1|
    |ap_condition_2869                   |       and|   0|  0|    2|           1|           1|
    |ap_predicate_op196_readreq_state20  |       and|   0|  0|    2|           1|           1|
    |ap_predicate_op203_read_state27     |       and|   0|  0|    2|           1|           1|
    |ap_predicate_op217_readreq_state30  |       and|   0|  0|    2|           1|           1|
    |ap_predicate_op224_read_state37     |       and|   0|  0|    2|           1|           1|
    |ap_predicate_op630_write_state78    |       and|   0|  0|    2|           1|           1|
    |or_ln71_6_fu_1482_p2                |       and|   0|  0|    2|           1|           1|
    |or_ln71_fu_1438_p2                  |       and|   0|  0|    2|           1|           1|
    |cmp251_i_fu_2055_p2                 |      icmp|   0|  0|   18|          32|          32|
    |cmp26_i_fu_2193_p2                  |      icmp|   0|  0|   29|          64|          64|
    |cmp27_i_fu_2198_p2                  |      icmp|   0|  0|   29|          64|          64|
    |empty_41_fu_1568_p2                 |      icmp|   0|  0|   11|           9|           8|
    |empty_43_fu_1580_p2                 |      icmp|   0|  0|   11|           8|           7|
    |icmp_ln101_fu_1955_p2               |      icmp|   0|  0|   13|          17|          17|
    |icmp_ln102_fu_1961_p2               |      icmp|   0|  0|   11|           9|           8|
    |icmp_ln105_fu_2040_p2               |      icmp|   0|  0|   29|          64|           8|
    |icmp_ln106_fu_2131_p2               |      icmp|   0|  0|   29|          64|           9|
    |icmp_ln108_fu_2141_p2               |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln109_fu_2163_p2               |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln114_1_fu_2080_p2             |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln114_2_fu_2188_p2             |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln114_fu_2050_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln115_1_fu_2242_p2             |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln115_fu_2096_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln116_1_fu_2252_p2             |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln116_fu_2247_p2               |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln53_fu_886_p2                 |      icmp|   0|  0|   13|          17|          17|
    |icmp_ln54_fu_898_p2                 |      icmp|   0|  0|   11|           9|           8|
    |icmp_ln58_fu_1165_p2                |      icmp|   0|  0|   11|           8|           8|
    |icmp_ln64_fu_1206_p2                |      icmp|   0|  0|   13|          17|          17|
    |icmp_ln65_fu_1212_p2                |      icmp|   0|  0|   11|           9|           8|
    |icmp_ln71_1_fu_1444_p2              |      icmp|   0|  0|   11|           9|           8|
    |icmp_ln71_fu_1377_p2                |      icmp|   0|  0|   11|          10|           9|
    |icmp_ln82_fu_1586_p2                |      icmp|   0|  0|   13|          17|          17|
    |icmp_ln83_fu_1592_p2                |      icmp|   0|  0|   11|           9|           8|
    |icmp_ln882_1_fu_1093_p2             |      icmp|   0|  0|   11|           8|           8|
    |icmp_ln882_2_fu_1160_p2             |      icmp|   0|  0|   11|           8|           8|
    |icmp_ln882_fu_1027_p2               |      icmp|   0|  0|   11|           8|           8|
    |icmp_ln890_1_fu_1098_p2             |      icmp|   0|  0|   11|           8|           8|
    |icmp_ln890_fu_1032_p2               |      icmp|   0|  0|   11|           8|           8|
    |icmp_ln89_1_fu_1818_p2              |      icmp|   0|  0|   11|           9|           8|
    |icmp_ln89_fu_1774_p2                |      icmp|   0|  0|   11|          10|           9|
    |notlhs_0_fu_1188_p2                 |      icmp|   0|  0|   11|           8|           1|
    |notlhs_0_mid1_fu_1416_p2            |      icmp|   0|  0|   11|           8|           1|
    |notrhs_2_fu_1200_p2                 |      icmp|   0|  0|   11|           8|           7|
    |notrhs_2_mid1_fu_1248_p2            |      icmp|   0|  0|   11|           8|           7|
    |p_mid128_fu_1692_p2                 |      icmp|   0|  0|   11|           9|           8|
    |p_mid134_fu_1636_p2                 |      icmp|   0|  0|   11|           8|           7|
    |lshr_ln882_1_fu_1084_p2             |      lshr|   0|  0|  100|          32|          32|
    |lshr_ln882_2_fu_1151_p2             |      lshr|   0|  0|  100|          32|          32|
    |lshr_ln882_fu_1018_p2               |      lshr|   0|  0|  100|          32|          32|
    |ap_block_pp0_stage0_11001           |        or|   0|  0|    2|           1|           1|
    |ap_block_pp0_stage1_11001           |        or|   0|  0|    2|           1|           1|
    |ap_block_pp0_stage2_11001           |        or|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage1_11001           |        or|   0|  0|    2|           1|           1|
    |or_ln116_1_fu_2263_p2               |        or|   0|  0|    2|           1|           1|
    |or_ln116_2_fu_2257_p2               |        or|   0|  0|    2|           1|           1|
    |or_ln116_fu_2209_p2                 |        or|   0|  0|    2|           1|           1|
    |or_ln55_fu_1037_p2                  |        or|   0|  0|    2|           1|           1|
    |or_ln56_fu_1103_p2                  |        or|   0|  0|    2|           1|           1|
    |or_ln71_1_fu_1498_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln71_2_fu_1504_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln71_3_fu_1510_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln71_4_fu_1516_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln71_5_fu_1522_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln71_7_fu_1528_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln71_8_fu_1534_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln71_9_fu_1540_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln870_1_fu_1909_p2               |        or|   0|  0|    2|           1|           1|
    |or_ln870_fu_1892_p2                 |        or|   0|  0|    2|           1|           1|
    |or_ln89_1_fu_1829_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln89_2_fu_1833_p2                |        or|   0|  0|    2|           1|           1|
    |or_ln89_fu_1823_p2                  |        or|   0|  0|    2|           1|           1|
    |maxX_2_fu_2151_p3                   |    select|   0|  0|   32|           1|          32|
    |maxY_4_fu_2169_p3                   |    select|   0|  0|   32|           1|          32|
    |select_ln101_1_fu_1975_p3           |    select|   0|  0|    8|           1|           8|
    |select_ln101_2_fu_1993_p3           |    select|   0|  0|    8|           1|           8|
    |select_ln101_fu_1967_p3             |    select|   0|  0|    9|           1|           1|
    |select_ln114_fu_2085_p3             |    select|   0|  0|   32|           1|          32|
    |select_ln115_fu_2105_p3             |    select|   0|  0|   32|           1|          32|
    |select_ln117_fu_2345_p3             |    select|   0|  0|    2|           1|           2|
    |select_ln53_1_fu_912_p3             |    select|   0|  0|    8|           1|           8|
    |select_ln53_fu_904_p3               |    select|   0|  0|    9|           1|           1|
    |select_ln64_1_fu_1226_p3            |    select|   0|  0|    8|           1|           8|
    |select_ln64_2_fu_1234_p3            |    select|   0|  0|    8|           1|           8|
    |select_ln64_3_fu_1421_p3            |    select|   0|  0|    2|           1|           1|
    |select_ln64_4_fu_1286_p3            |    select|   0|  0|    8|           1|           8|
    |select_ln64_5_fu_1254_p3            |    select|   0|  0|    2|           1|           1|
    |select_ln64_fu_1218_p3              |    select|   0|  0|    9|           1|           1|
    |select_ln82_1_fu_1606_p3            |    select|   0|  0|    8|           1|           8|
    |select_ln82_2_fu_1614_p3            |    select|   0|  0|    8|           1|           8|
    |select_ln82_3_fu_1813_p3            |    select|   0|  0|    2|           1|           1|
    |select_ln82_4_fu_1628_p3            |    select|   0|  0|    8|           1|           8|
    |select_ln82_5_fu_1642_p3            |    select|   0|  0|    2|           1|           1|
    |select_ln82_fu_1598_p3              |    select|   0|  0|    9|           1|           1|
    |shl_ln117_1_fu_2390_p2              |       shl|   0|  0|  149|          48|          48|
    |shl_ln117_fu_2323_p2                |       shl|   0|  0|   13|           3|           6|
    |ap_enable_pp0                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp1                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp2                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp4                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp1_iter1             |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp2_iter1             |       xor|   0|  0|    2|           2|           1|
    |xor_ln58_fu_1170_p2                 |       xor|   0|  0|    2|           1|           2|
    |xor_ln870_1_fu_1915_p2              |       xor|   0|  0|    2|           1|           2|
    |xor_ln870_fu_1897_p2                |       xor|   0|  0|    2|           1|           2|
    |xor_ln882_fu_1134_p2                |       xor|   0|  0|    3|           3|           2|
    |xor_ln89_fu_1838_p2                 |       xor|   0|  0|    2|           1|           2|
    +------------------------------------+----------+----+---+-----+------------+------------+
    |Total                               |          |   0|  0| 3268|        2647|        2049|
    +------------------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+-----+-----------+-----+-----------+
    |                   Name                  | LUT | Input Size| Bits| Total Bits|
    +-----------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                                |  164|         37|    1|         37|
    |ap_enable_reg_pp0_iter11                 |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter1                  |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter4                  |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                  |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter4                  |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter3                  |    9|          2|    1|          2|
    |ap_phi_mux_indvar_flatten_phi_fu_642_p4  |    9|          2|   17|         34|
    |ap_phi_mux_j_1_phi_fu_865_p4             |    9|          2|   64|        128|
    |ap_phi_mux_phi_ln301_phi_fu_675_p8       |   14|          3|    1|          3|
    |ap_phi_mux_x_1_phi_fu_715_p4             |    9|          2|    9|         18|
    |ap_phi_mux_x_2_phi_fu_748_p4             |    9|          2|    9|         18|
    |ap_phi_mux_x_phi_fu_664_p4               |    9|          2|    9|         18|
    |ap_phi_mux_y_1_phi_fu_704_p4             |    9|          2|    8|         16|
    |ap_phi_mux_y_2_phi_fu_737_p4             |    9|          2|    8|         16|
    |ap_phi_mux_y_phi_fu_653_p4               |    9|          2|    8|         16|
    |ap_phi_reg_pp0_iter5_phi_ln301_reg_671   |    9|          2|    1|          2|
    |ap_phi_reg_pp0_iter8_phi_ln301_reg_671   |    9|          2|    1|          2|
    |closed_mask_V_address0                   |   14|          3|   17|         51|
    |color_address0                           |   20|          4|    2|          8|
    |empty_45_fu_220                          |    9|          2|   32|         64|
    |gmem_ARADDR                              |   20|          4|   64|        256|
    |gmem_WDATA                               |   14|          3|   32|         96|
    |gmem_WSTRB                               |   14|          3|    4|         12|
    |gmem_blk_n_AR                            |    9|          2|    1|          2|
    |gmem_blk_n_AW                            |    9|          2|    1|          2|
    |gmem_blk_n_B                             |    9|          2|    1|          2|
    |gmem_blk_n_R                             |    9|          2|    1|          2|
    |gmem_blk_n_W                             |    9|          2|    1|          2|
    |i_1_reg_852                              |    9|          2|   64|        128|
    |indvar_flatten10_reg_689                 |    9|          2|   17|         34|
    |indvar_flatten36_reg_722                 |    9|          2|   17|         34|
    |indvar_flatten52_reg_755                 |    9|          2|   17|         34|
    |indvar_flatten_reg_638                   |    9|          2|   17|         34|
    |j_1_reg_862                              |    9|          2|   64|        128|
    |lower_address0                           |   20|          4|    2|          8|
    |mask_V_address0                          |   37|          7|   17|        119|
    |mask_V_d0                                |   14|          3|    1|          3|
    |maxX_1_reg_828                           |    9|          2|   32|         64|
    |maxX_reg_798                             |    9|          2|   32|         64|
    |maxY_1_reg_840                           |    9|          2|   32|         64|
    |maxY_reg_808                             |    9|          2|   32|         64|
    |nx_1_reg_818                             |    9|          2|   64|        128|
    |nx_reg_777                               |    9|          2|    9|         18|
    |ny_1_reg_788                             |    9|          2|   64|        128|
    |ny_reg_766                               |    9|          2|    8|         16|
    |objects_count_local_1_fu_224             |    9|          2|   32|         64|
    |upper_address0                           |   20|          4|    2|          8|
    |x_1_reg_711                              |    9|          2|    9|         18|
    |x_2_reg_744                              |    9|          2|    9|         18|
    |x_reg_660                                |    9|          2|    9|         18|
    |y_1_reg_700                              |    9|          2|    8|         16|
    |y_2_reg_733                              |    9|          2|    8|         16|
    |y_reg_649                                |    9|          2|    8|         16|
    +-----------------------------------------+-----+-----------+-----+-----------+
    |Total                                    |  738|        161|  872|       2059|
    +-----------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------------+----+----+-----+-----------+
    |                   Name                  | FF | LUT| Bits| Const Bits|
    +-----------------------------------------+----+----+-----+-----------+
    |add_ln101_reg_2969                       |  17|   0|   17|          0|
    |add_ln115_1_reg_3187                     |  64|   0|   64|          0|
    |add_ln117_2_reg_3197                     |   2|   0|    2|          0|
    |add_ln117_reg_3157                       |  64|   0|   64|          0|
    |add_ln53_2_reg_2529                      |  17|   0|   17|          0|
    |add_ln54_reg_2566                        |   9|   0|    9|          0|
    |add_ln70_1_reg_2704                      |   9|   0|    9|          0|
    |add_ln882_1_reg_2593                     |   2|   0|    2|          0|
    |add_ln882_4_reg_2620                     |   2|   0|    2|          0|
    |add_ln882_reg_2581                       |  64|   0|   64|          0|
    |add_ln88_1_reg_2846                      |   9|   0|    9|          0|
    |and_ln870_10_reg_2935                    |   1|   0|    1|          0|
    |ap_CS_fsm                                |  36|   0|   36|          0|
    |ap_enable_reg_pp0_iter0                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3                  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4                  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3                  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4                  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0                  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1                  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2                  |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3                  |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter10_phi_ln301_reg_671  |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter11_phi_ln301_reg_671  |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter1_phi_ln301_reg_671   |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter2_phi_ln301_reg_671   |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter3_phi_ln301_reg_671   |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter4_phi_ln301_reg_671   |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter5_phi_ln301_reg_671   |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter6_phi_ln301_reg_671   |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter7_phi_ln301_reg_671   |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter8_phi_ln301_reg_671   |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter9_phi_ln301_reg_671   |   1|   0|    1|          0|
    |cmp251_i_reg_3083                        |   1|   0|    1|          0|
    |color_load_1_reg_3221                    |   8|   0|    8|          0|
    |color_load_reg_3192                      |   8|   0|    8|          0|
    |empty_37_reg_2659                        |   8|   0|    8|          0|
    |empty_41_reg_2799                        |   1|   0|    1|          0|
    |empty_42_reg_2804                        |   8|   0|    8|          0|
    |empty_42_reg_2804_pp2_iter1_reg          |   8|   0|    8|          0|
    |empty_45_fu_220                          |  32|   0|   32|          0|
    |empty_46_reg_3074                        |  32|   0|   32|          0|
    |gmem_addr_1_read_reg_2615                |  32|   0|   32|          0|
    |gmem_addr_1_reg_2609                     |  64|   0|   64|          0|
    |gmem_addr_2_read_reg_2635                |  32|   0|   32|          0|
    |gmem_addr_2_reg_2629                     |  64|   0|   64|          0|
    |gmem_addr_3_reg_3180                     |  64|   0|   64|          0|
    |gmem_addr_read_reg_2600                  |  32|   0|   32|          0|
    |gmem_addr_reg_2587                       |  64|   0|   64|          0|
    |i_1_reg_852                              |  64|   0|   64|          0|
    |icmp_ln105_reg_3066                      |   1|   0|    1|          0|
    |icmp_ln106_reg_3112                      |   1|   0|    1|          0|
    |icmp_ln114_reg_3079                      |   1|   0|    1|          0|
    |icmp_ln115_1_reg_3167                    |   1|   0|    1|          0|
    |icmp_ln53_reg_2534                       |   1|   0|    1|          0|
    |icmp_ln64_reg_2665                       |   1|   0|    1|          0|
    |icmp_ln65_reg_2669                       |   1|   0|    1|          0|
    |icmp_ln71_reg_2767                       |   1|   0|    1|          0|
    |icmp_ln82_reg_2809                       |   1|   0|    1|          0|
    |icmp_ln83_reg_2813                       |   1|   0|    1|          0|
    |icmp_ln882_2_reg_2640                    |   1|   0|    1|          0|
    |icmp_ln89_reg_2914                       |   1|   0|    1|          0|
    |img_read_reg_2509                        |  64|   0|   64|          0|
    |indvar_flatten10_reg_689                 |  17|   0|   17|          0|
    |indvar_flatten36_reg_722                 |  17|   0|   17|          0|
    |indvar_flatten52_reg_755                 |  17|   0|   17|          0|
    |indvar_flatten_reg_638                   |  17|   0|   17|          0|
    |j_1_reg_862                              |  64|   0|   64|          0|
    |lower_load_1_reg_2484                    |   8|   0|    8|          0|
    |lower_load_2_reg_2514                    |   8|   0|    8|          0|
    |lower_load_reg_2464                      |   8|   0|    8|          0|
    |marked_image_read_reg_2504               |  64|   0|   64|          0|
    |mask_V_addr_2_reg_2576                   |  17|   0|   17|          0|
    |mask_V_load_reg_3046                     |   1|   0|    1|          0|
    |maxX_1_reg_828                           |  32|   0|   32|          0|
    |maxX_reg_798                             |  32|   0|   32|          0|
    |maxY_1_reg_840                           |  32|   0|   32|          0|
    |maxY_reg_808                             |  32|   0|   32|          0|
    |mul_ln117_reg_3152                       |  64|   0|   64|          0|
    |mul_ln53_reg_2571                        |  19|   0|   19|          0|
    |mul_ln870_1_reg_2718                     |  17|   0|   17|          0|
    |mul_ln870_2_reg_2725                     |  17|   0|   17|          0|
    |mul_ln870_3_reg_2860                     |  17|   0|   17|          0|
    |mul_ln870_4_reg_2867                     |  17|   0|   17|          0|
    |mul_ln870_6_reg_3055                     |  17|   0|   17|          0|
    |mul_ln870_reg_2711                       |  17|   0|   17|          0|
    |mul_ln94_reg_2853                        |  17|   0|   17|          0|
    |notlhs_0_reg_2654                        |   1|   0|    1|          0|
    |nx_1_reg_818                             |  64|   0|   64|          0|
    |nx_reg_777                               |   9|   0|    9|          0|
    |ny_1_reg_788                             |  64|   0|   64|          0|
    |ny_reg_766                               |   8|   0|    8|          0|
    |objects_count_local_1_fu_224             |  32|   0|   32|          0|
    |or_ln116_1_reg_3171                      |   1|   0|    1|          0|
    |or_ln116_reg_3142                        |   1|   0|    1|          0|
    |or_ln55_reg_2605                         |   1|   0|    1|          0|
    |or_ln56_reg_2625                         |   1|   0|    1|          0|
    |or_ln71_9_reg_2789                       |   1|   0|    1|          0|
    |p_mid128_reg_2874                        |   1|   0|    1|          0|
    |p_mid18_reg_2692                         |   8|   0|    8|          0|
    |select_ln101_1_reg_2985                  |   8|   0|    8|          0|
    |select_ln101_2_reg_2997                  |   8|   0|    8|          0|
    |select_ln101_reg_2977                    |   9|   0|    9|          0|
    |select_ln117_reg_3206                    |   2|   0|   32|         30|
    |select_ln53_1_reg_2546                   |   8|   0|    8|          0|
    |select_ln53_reg_2538                     |   9|   0|    9|          0|
    |select_ln53_reg_2538_pp0_iter1_reg       |   9|   0|    9|          0|
    |select_ln64_1_reg_2681                   |   8|   0|    8|          0|
    |select_ln64_2_reg_2687                   |   8|   0|    8|          0|
    |select_ln64_5_reg_2697                   |   1|   0|    1|          0|
    |select_ln64_reg_2675                     |   9|   0|    9|          0|
    |select_ln64_reg_2675_pp1_iter1_reg       |   9|   0|    9|          0|
    |select_ln82_1_reg_2824                   |   8|   0|    8|          0|
    |select_ln82_2_reg_2830                   |   8|   0|    8|          0|
    |select_ln82_4_reg_2835                   |   8|   0|    8|          0|
    |select_ln82_5_reg_2840                   |   1|   0|    1|          0|
    |select_ln82_reg_2818                     |   9|   0|    9|          0|
    |select_ln82_reg_2818_pp2_iter1_reg       |   9|   0|    9|          0|
    |tmp_1_reg_3216                           |   2|   0|    2|          0|
    |tmp_1_reg_3216_pp4_iter1_reg             |   2|   0|    2|          0|
    |tmp_2_reg_3231                           |  16|   0|   16|          0|
    |tmp_reg_3202                             |   1|   0|    1|          0|
    |tmp_reg_3202_pp4_iter1_reg               |   1|   0|    1|          0|
    |trunc_ln117_1_reg_3175                   |   2|   0|    2|          0|
    |trunc_ln117_2_reg_3211                   |   4|   0|    4|          0|
    |trunc_ln117_3_reg_3226                   |  32|   0|   32|          0|
    |trunc_ln117_reg_3162                     |   2|   0|    2|          0|
    |trunc_ln882_reg_2524                     |   2|   0|    2|          0|
    |upper_load_1_reg_2489                    |   8|   0|    8|          0|
    |upper_load_2_reg_2519                    |   8|   0|    8|          0|
    |upper_load_reg_2469                      |   8|   0|    8|          0|
    |x_1_reg_711                              |   9|   0|    9|          0|
    |x_2_reg_744                              |   9|   0|    9|          0|
    |x_reg_660                                |   9|   0|    9|          0|
    |xor_ln58_reg_2644                        |   1|   0|    1|          0|
    |y_1_reg_700                              |   8|   0|    8|          0|
    |y_2_reg_733                              |   8|   0|    8|          0|
    |y_reg_649                                |   8|   0|    8|          0|
    |zext_ln101_reg_3013                      |   8|   0|   64|         56|
    |zext_ln102_1_reg_3032                    |   9|   0|   64|         55|
    |zext_ln102_2_reg_3039                    |   9|   0|   32|         23|
    |zext_ln102_reg_3027                      |   8|   0|   32|         24|
    |zext_ln114_1_reg_3092                    |  32|   0|   64|         32|
    |zext_ln114_2_reg_3102                    |  32|   0|   64|         32|
    |zext_ln114_3_reg_3020                    |   8|   0|   32|         24|
    |zext_ln114_reg_3087                      |  32|   0|   64|         32|
    |zext_ln115_reg_3097                      |  32|   0|   64|         32|
    |zext_ln870_26_reg_3002                   |   9|   0|   17|          8|
    |zext_ln870_5_reg_2737                    |  17|   0|   64|         47|
    |zext_ln870_5_reg_2737_pp1_iter3_reg      |  17|   0|   64|         47|
    |zext_ln94_2_reg_2879                     |  17|   0|   64|         47|
    |zext_ln94_2_reg_2879_pp2_iter3_reg       |  17|   0|   64|         47|
    |add_ln70_1_reg_2704                      |  64|  32|    9|          0|
    |add_ln882_1_reg_2593                     |  64|  32|    2|          0|
    |add_ln882_reg_2581                       |  64|  32|   64|          0|
    |add_ln88_1_reg_2846                      |  64|  32|    9|          0|
    |empty_37_reg_2659                        |  64|  32|    8|          0|
    |empty_41_reg_2799                        |  64|  32|    1|          0|
    |icmp_ln53_reg_2534                       |  64|  32|    1|          0|
    |icmp_ln64_reg_2665                       |  64|  32|    1|          0|
    |icmp_ln65_reg_2669                       |  64|  32|    1|          0|
    |icmp_ln82_reg_2809                       |  64|  32|    1|          0|
    |icmp_ln83_reg_2813                       |  64|  32|    1|          0|
    |mask_V_addr_2_reg_2576                   |  64|  32|   17|          0|
    |notlhs_0_reg_2654                        |  64|  32|    1|          0|
    |or_ln116_1_reg_3171                      |  64|  32|    1|          0|
    |or_ln55_reg_2605                         |  64|  32|    1|          0|
    |or_ln56_reg_2625                         |  64|  32|    1|          0|
    |select_ln64_5_reg_2697                   |  64|  32|    1|          0|
    |select_ln82_5_reg_2840                   |  64|  32|    1|          0|
    +-----------------------------------------+----+----+-----+-----------+
    |Total                                    |3361| 576| 2866|        536|
    +-----------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+----------------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  |     Source Object    |    C Type    |
+------------------------+-----+-----+------------+----------------------+--------------+
|s_axi_CTRL_BUS_AWVALID  |   in|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_AWREADY  |  out|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_AWADDR   |   in|    6|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_WVALID   |   in|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_WREADY   |  out|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_WDATA    |   in|   32|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_WSTRB    |   in|    4|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_ARVALID  |   in|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_ARREADY  |  out|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_ARADDR   |   in|    6|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_RVALID   |  out|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_RREADY   |   in|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_RDATA    |  out|   32|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_RRESP    |  out|    2|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_BVALID   |  out|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_BREADY   |   in|    1|       s_axi|              CTRL_BUS|       pointer|
|s_axi_CTRL_BUS_BRESP    |  out|    2|       s_axi|              CTRL_BUS|       pointer|
|s_axi_control_AWVALID   |   in|    1|       s_axi|               control|        scalar|
|s_axi_control_AWREADY   |  out|    1|       s_axi|               control|        scalar|
|s_axi_control_AWADDR    |   in|    6|       s_axi|               control|        scalar|
|s_axi_control_WVALID    |   in|    1|       s_axi|               control|        scalar|
|s_axi_control_WREADY    |  out|    1|       s_axi|               control|        scalar|
|s_axi_control_WDATA     |   in|   32|       s_axi|               control|        scalar|
|s_axi_control_WSTRB     |   in|    4|       s_axi|               control|        scalar|
|s_axi_control_ARVALID   |   in|    1|       s_axi|               control|        scalar|
|s_axi_control_ARREADY   |  out|    1|       s_axi|               control|        scalar|
|s_axi_control_ARADDR    |   in|    6|       s_axi|               control|        scalar|
|s_axi_control_RVALID    |  out|    1|       s_axi|               control|        scalar|
|s_axi_control_RREADY    |   in|    1|       s_axi|               control|        scalar|
|s_axi_control_RDATA     |  out|   32|       s_axi|               control|        scalar|
|s_axi_control_RRESP     |  out|    2|       s_axi|               control|        scalar|
|s_axi_control_BVALID    |  out|    1|       s_axi|               control|        scalar|
|s_axi_control_BREADY    |   in|    1|       s_axi|               control|        scalar|
|s_axi_control_BRESP     |  out|    2|       s_axi|               control|        scalar|
|ap_clk                  |   in|    1|  ap_ctrl_hs|  processColorContours|  return value|
|ap_rst_n                |   in|    1|  ap_ctrl_hs|  processColorContours|  return value|
|interrupt               |  out|    1|  ap_ctrl_hs|  processColorContours|  return value|
|m_axi_gmem_AWVALID      |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWREADY      |   in|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWADDR       |  out|   64|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWID         |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWLEN        |  out|    8|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWSIZE       |  out|    3|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWBURST      |  out|    2|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWLOCK       |  out|    2|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWCACHE      |  out|    4|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWPROT       |  out|    3|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWQOS        |  out|    4|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWREGION     |  out|    4|       m_axi|                  gmem|       pointer|
|m_axi_gmem_AWUSER       |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_WVALID       |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_WREADY       |   in|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_WDATA        |  out|   32|       m_axi|                  gmem|       pointer|
|m_axi_gmem_WSTRB        |  out|    4|       m_axi|                  gmem|       pointer|
|m_axi_gmem_WLAST        |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_WID          |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_WUSER        |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARVALID      |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARREADY      |   in|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARADDR       |  out|   64|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARID         |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARLEN        |  out|    8|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARSIZE       |  out|    3|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARBURST      |  out|    2|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARLOCK       |  out|    2|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARCACHE      |  out|    4|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARPROT       |  out|    3|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARQOS        |  out|    4|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARREGION     |  out|    4|       m_axi|                  gmem|       pointer|
|m_axi_gmem_ARUSER       |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_RVALID       |   in|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_RREADY       |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_RDATA        |   in|   32|       m_axi|                  gmem|       pointer|
|m_axi_gmem_RLAST        |   in|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_RID          |   in|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_RUSER        |   in|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_RRESP        |   in|    2|       m_axi|                  gmem|       pointer|
|m_axi_gmem_BVALID       |   in|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_BREADY       |  out|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_BRESP        |   in|    2|       m_axi|                  gmem|       pointer|
|m_axi_gmem_BID          |   in|    1|       m_axi|                  gmem|       pointer|
|m_axi_gmem_BUSER        |   in|    1|       m_axi|                  gmem|       pointer|
+------------------------+-----+-----+------------+----------------------+--------------+

