// VERILOG_OUTPUT: a.v
def Kernel.main() {
  int y = 0;
  if (y > 0) {
    assert(false);
  }
  if (false) {
    assert(false);
  }
}

main();

compile();
writeHdl("a.v");
