# 5.2 Comunicación InterDSP

## 5.2.1 Puertos de Comunicación Paralela

Para poder establecer una comunicación bidireccional entre los distintos procesadores que componen la tarjeta, una de los recursos que suministra la tarjeta son los cuatro puertos de comunicación paralela.

Cada procesador C44 dispone de cuatro puertos de comunicación. Dos ellos están libres y los otros dos se usan para comunicación entre procesadores y están conectados formando una topología en anillo. Todo esto constituye un sistema extremadamente flexible que permite una rápida conexión de procesadores y tarjetas sin necesidad de prototipado o un desarrollo hardware.

El sistema de procesamiento paralelo de la tarjeta PCI/C44S es capaz de soportar una ejecución optima mediante la distribución de tareas entre 2 o más procesadores. El multiprocesamiento requiere que la transferencia de datos entre los procesadores sea lo más rápida posible. Para conseguirlo, la tarjeta utiliza los puertos de comunicación paralela disponibles en cada uno de los procesadores C44. De este modo, se consigue una rápida comunicación procesador - procesador.

Las principales características de cada uno de los puertos de comunicación de los procesadores C44 son:

* El máximo nivel de transferencia bidireccional de datos para un C44 a 50MHz es de 20Mb/s. Para un C44 a 60MHz, la tasa es de 24Mb/s.

* La comunicación procesador - procesador es directa.

* Existe un arbitraje automático para asegurar una comunicación síncrona.

* La sincronización entre la CPU o el coprocesador DMA y los puertos de comunicación se realiza mediante el uso de señales e interrupciones internas.

* Soportan una gran variedad de arquitecturas de multiprocesamiento.

Cada procesador de la placa tiene 4 puertos (sin buffer) de comunicación numerados 1, 2, 4 y 5. Dos de ellos están libres y conectados a las cabeceras en el extremo de la placa permitiendo la interconexión con otros dispositivos dentro o fuera de la placa. Los dos puertos restantes están conectados formando una topología en anillo, permitiendo, de este modo, una línea de comunicación “dedicada” entre los procesadores. El siguiente esquema muestra la distribución de los puertos:

![alt text](./images/5_2_Puertos.jpg "Puertos")

### 5.2.1.1 Conectores de los Puertos de Comunicación

Cada puerto de comunicación esta implementado usando 12 señales. Allí donde se congregan las ramificaciones de los puertos (cabecera), las señales se convierten en un conector macho de alta densidad de 26 pines. La distribución de estos pines queda recogida en la siguiente tabla:

| Pin | Nombre | Pin | Nombre |
|:---:|:------:|:---:|:------:|
|1|D0|2|CHAS_GND|
|3|D1|4|GND|
|5|D2|6|GND|
|7|D3|8|GND|
|9|D4|10|GND|
|11|D5|12|GND|
|13|D6|14|GND|
|15|D7|16|GND|
|17|/REQ|18|GND|
|19|/ACK|20|GND|
|21|/STRB|22|GND|
|23|/RDY|24|GND|
|25|Conectado al pin 26|26|Conectado al pin 25|

Después de que cualquier procesador C44 se reseteado, los puertos de comunicación 1 y 2 se establecen por defecto como puertos de salida y los puertos 4 y 5 como de entrada. Es muy importante para evitar daños en ella tarjeta no solo realizar la conexión con el sistema apagado sino también no conectar un puerto de salida a otro puerto de salida (o uno de entrada a otro de entrada).

La siguiente figura muestra la orientación de los conectores de un puerto y su polaridad:

![alt text](./images/5_2_Pines.jpg "Pines")

Cada puerto es bidireccional y, en consecuencia, la transferencia de datos se puede realizar en cualquier dirección. Para permitir la interconexión entre el PCI/C44S y el amplio abanico de tarjetas LSI con puertos (con buffer) de comunicación, el pin 25 y el pin 26 están cortocircuitados conjuntamente.

Para reducir la posibilidad de conexiones incorrectas de los cables, el pin 24 se ha eliminado de los puertos de salida y el pin 20 e los de entrada. De esta forma, los cables sólo entrarán en una sola dirección. 

Por otro lado, para mantener la productividad de los puertos de comunicación, el cable de conexión debe ser lo más corto como sea posible. En la tabla siguiente se muestra como varia la productividad dependiendo de la longitud del cable utilizado:

| Longitud (m) | Productividad para un C44 a 50Mhz (Mb/s) |
|:---:|:---:|
|0.15|20|
|0.25|20|
|0.35|20|
|0.45|16.6|

Es importante asegurarse de utilizar un cable no mayor de 45 metros para realizar la conexión. Si el cable supera esa longitud, la integridad de los datos y la correcta ejecución de la comunicación no están garantizadas.

### 5.2.1.2 Comunicación Puerto a Puerto

Todos los procesadores C44 pueden comunicarse entre ellos conectando un puerto de salida de un procesador a un puerto de entrada de otro. Para ello hay que unir apropiadamente los conectores de los puertos mediante el cable suministrado. Una vez se haya realizado la conexión del cable, los procesadores pueden comunicarse de tres modos:

* Transferencias controladas por el programa

    Tenemos 2 procesadores C44, A y B, donde el puerto 1 del procesador A (en adelante puerto A1) esta conectado al puerto 2 del procesador B (puerto B2). Si el procesador A desea escribir al procesador B, el procesador A escribe el bloque de memoria que se va a transferir en el puerto FIFO de salida A1 en el mapa de memoria de periféricos. Este bloque será transferido al puerto FIFO de entrada B2 en el mapa de memoria.

    El bloque será, entonces, leído por el procesador B. las interrupciones se pueden configurar para determinar cuando los buffers de ambos procesadores están llenos y vacíos utilizando, para ello, el registro IIE (Internal Interrupt Enable) de cada procesador. Como alternativa, se puede configurar directamente el registro de control de los puertos de comunicación.

    El proceso es esencialmente el mismo si se esta leyendo o escribiendo desde el procesador A al procesador B. lo único que cambia es la dirección hacia la que se transfieren los datos. Este método de transferencia de bloques de memoria permita a un C44 tomar el control de algunos ciclos de procesamiento de otro C44 siempre y cuando vaya a ejecutar una adquisición analógica de datos. 

    Una desventaja de este método es que la operación de los procesadores es interrumpida cuando el núcleo de la CPU tiene que leer o almacenar los bloques de memoria a transferir.

* Transferencia controladas por el DMA

    Este método es similar al anterior . la principal diferencia reside en el hecho de que todos los accesos están gestionados por el controlador DMA y no por el núcleo de la CPU. Por tanto, en este caso, se evita que cualquier procesador sea interrumpido. Este sistema es más complejo de configurar debido al número de registros que hay que configurar.

    Cada procesador tiene 6 canales DMA disponibles. Un canal DMA es utilizado por cada uno de los cuatro puertos de comunicación para transferir información. Por tanto, si tres puertos del procesador A están conectados a 3 puertos del procesador B, se alcanza un nivel de transferencia de datos tres veces mayor que con un solo puerto conectado. En definitiva, se consigue una comunicación ultrarápida entre procesadores.

* Comunicación Bidireccional

    Si los puertos de comunicación están siendo utilizados para transferencias bidireccionales, es posible alcanzar un estado de interbloqueo a partir del cual no se podrá producir ningún intercambio de información hasta que los procesadores implicados (entre los que se produce la comunicación) sean reseteados. El puerto que esta transmitiendo datos mantiene un “token”. Si el otro puerto quiere transmitir, de be solicitar ese “token”. Se producirá un interbloqueo en las ocasiones donde un puerto solicite el “token” mientras que el otro puerto esta todavía intentando transferir información.

    Por ejemplo, los procesadores A y B están intercambiando información. El bloque de datos que esta siendo transferido por el procesador A es mayor que la entrada FIFO de los puertos de comunicación paralela. El procesador A comienza a transferir un bloque a B. Sin embargo, si el procesador B no recoge los datos tan rápidamente como son transmitidos por el procesador A, entonces la entrada FIFO del procesador B se llenará. El procesador A intentará enviar el resto de datos, pero no podrá hasta que el procesador B recupere algunos de los datos de su entrada FIFO. Se producirá un interbloqueo si el procesador B necesitase enviar datos a A por los mismos puertos sin antes haber recogido alguno información de su entrada FIFO. En este caso, el procesador B solicita el “token” al procesador A, pero este no es capaz de garantizárselo hasta que haya finalizado su transferencia de datos al procesador B. Esto será imposible puesto que la entrada FIFO del procesador B siempre estará llena.

    El problema no se soluciona si se utilizan distintos puertos para transmitir información del procesador B al A, pero esto quiere decir que un procesador sólo puede estar conectado a la mitad de puertos de otros tantos procesadores. Los interbloqueos se pueden evitar si la aplicación software conoce de antemano el tamaño de los bloques de datos que se van a transmitir y sincroniza la transferencia.

En el caso de transferencia controlado por programa, también se pueden evitar los interbloqueos si el procesador a punto de transmitir información chequea siempre que su entrada FIFO este parcialmente vacía antes de solicitar el “token”. Para ello, se pueden configurar los bits 9 a 12 del registro de control de los puertos de comunicación del que ya hemos hablado con anterioridad.

## 5.2.2 SRAM. Memoria Compartida

Veasé apartado 5.1
