Fitter report for red
Mon Dec 23 10:19:33 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 23 10:19:33 2019            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; red                                              ;
; Top-level Entity Name              ; redw                                             ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C55F484C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 890 / 55,856 ( 2 % )                             ;
;     Total combinational functions  ; 878 / 55,856 ( 2 % )                             ;
;     Dedicated logic registers      ; 131 / 55,856 ( < 1 % )                           ;
; Total registers                    ; 131                                              ;
; Total pins                         ; 43 / 328 ( 13 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 2,396,160 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 312 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C55F484C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.65        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  35.0%      ;
;     Processors 5-6         ;  30.0%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; QA         ; Incomplete set of assignments ;
; QB         ; Incomplete set of assignments ;
; QC         ; Incomplete set of assignments ;
; QD         ; Incomplete set of assignments ;
; QE         ; Incomplete set of assignments ;
; QF         ; Incomplete set of assignments ;
; a          ; Incomplete set of assignments ;
; b          ; Incomplete set of assignments ;
; c          ; Incomplete set of assignments ;
; d          ; Incomplete set of assignments ;
; e          ; Incomplete set of assignments ;
; f          ; Incomplete set of assignments ;
; g          ; Incomplete set of assignments ;
; h          ; Incomplete set of assignments ;
; lighto1[2] ; Incomplete set of assignments ;
; lighto1[1] ; Incomplete set of assignments ;
; lighto1[0] ; Incomplete set of assignments ;
; lighto2[2] ; Incomplete set of assignments ;
; lighto2[1] ; Incomplete set of assignments ;
; lighto2[0] ; Incomplete set of assignments ;
; lighto3[2] ; Incomplete set of assignments ;
; lighto3[1] ; Incomplete set of assignments ;
; lighto3[0] ; Incomplete set of assignments ;
; lighto4[2] ; Incomplete set of assignments ;
; lighto4[1] ; Incomplete set of assignments ;
; lighto4[0] ; Incomplete set of assignments ;
; sel[2]     ; Incomplete set of assignments ;
; sel[1]     ; Incomplete set of assignments ;
; sel[0]     ; Incomplete set of assignments ;
; stop       ; Incomplete set of assignments ;
; en         ; Incomplete set of assignments ;
; rst        ; Incomplete set of assignments ;
; rst_fre    ; Incomplete set of assignments ;
; yel[0]     ; Incomplete set of assignments ;
; yel[1]     ; Incomplete set of assignments ;
; yel[2]     ; Incomplete set of assignments ;
; yel[3]     ; Incomplete set of assignments ;
; yel[5]     ; Incomplete set of assignments ;
; yel[4]     ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; ldn        ; Incomplete set of assignments ;
; s2         ; Incomplete set of assignments ;
; s1         ; Incomplete set of assignments ;
+------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1113 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1113 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1103    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/aq1/output_files/red.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 890 / 55,856 ( 2 % )   ;
;     -- Combinational with no register       ; 759                    ;
;     -- Register only                        ; 12                     ;
;     -- Combinational with a register        ; 119                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 148                    ;
;     -- 3 input functions                    ; 261                    ;
;     -- <=2 input functions                  ; 469                    ;
;     -- Register only                        ; 12                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 558                    ;
;     -- arithmetic mode                      ; 320                    ;
;                                             ;                        ;
; Total registers*                            ; 131 / 57,421 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 131 / 55,856 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,565 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 70 / 3,491 ( 2 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 43 / 328 ( 13 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 8                      ;
; M9Ks                                        ; 0 / 260 ( 0 % )        ;
; Total block memory bits                     ; 0 / 2,396,160 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 2,396,160 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 312 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 8 / 20 ( 40 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%           ;
; Maximum fan-out                             ; 66                     ;
; Highest non-global fan-out                  ; 32                     ;
; Total fan-out                               ; 2684                   ;
; Average fan-out                             ; 2.39                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 890 / 55856 ( 2 % )   ; 0 / 55856 ( 0 % )              ;
;     -- Combinational with no register       ; 759                   ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 119                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 148                   ; 0                              ;
;     -- 3 input functions                    ; 261                   ; 0                              ;
;     -- <=2 input functions                  ; 469                   ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 558                   ; 0                              ;
;     -- arithmetic mode                      ; 320                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 131                   ; 0                              ;
;     -- Dedicated logic registers            ; 131 / 55856 ( < 1 % ) ; 0 / 55856 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 70 / 3491 ( 2 % )     ; 0 / 3491 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 43                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 312 ( 0 % )       ; 0 / 312 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2679                  ; 5                              ;
;     -- Registered Connections               ; 431                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 14                    ; 0                              ;
;     -- Output Ports                         ; 29                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk     ; A14   ; 7        ; 43           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; en      ; C15   ; 7        ; 50           ; 53           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; ldn     ; B10   ; 8        ; 37           ; 53           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst     ; AB11  ; 3        ; 41           ; 0            ; 14           ; 30                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst_fre ; AA14  ; 4        ; 45           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; s1      ; A9    ; 8        ; 35           ; 53           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; s2      ; A10   ; 8        ; 37           ; 53           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stop    ; B14   ; 7        ; 43           ; 53           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; yel[0]  ; F11   ; 7        ; 41           ; 53           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; yel[1]  ; E12   ; 7        ; 41           ; 53           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; yel[2]  ; AB13  ; 4        ; 43           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; yel[3]  ; J2    ; 1        ; 0            ; 33           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; yel[4]  ; E11   ; 7        ; 41           ; 53           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; yel[5]  ; AB10  ; 3        ; 39           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; QA         ; H21   ; 6        ; 77           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; QB         ; J20   ; 6        ; 77           ; 38           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; QC         ; J17   ; 6        ; 77           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; QD         ; F21   ; 6        ; 77           ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; QE         ; F22   ; 6        ; 77           ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; QF         ; E15   ; 7        ; 57           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; a          ; M16   ; 5        ; 77           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; b          ; L22   ; 6        ; 77           ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; c          ; J22   ; 6        ; 77           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; d          ; K21   ; 6        ; 77           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; e          ; M20   ; 5        ; 77           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; f          ; K19   ; 6        ; 77           ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; g          ; L21   ; 6        ; 77           ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; h          ; D15   ; 7        ; 57           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto1[0] ; A13   ; 7        ; 43           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto1[1] ; B16   ; 7        ; 52           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto1[2] ; B15   ; 7        ; 48           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto2[0] ; D10   ; 8        ; 37           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto2[1] ; E13   ; 7        ; 45           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto2[2] ; B9    ; 8        ; 35           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto3[0] ; D13   ; 7        ; 48           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto3[1] ; C13   ; 7        ; 48           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto3[2] ; E10   ; 8        ; 37           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto4[0] ; B13   ; 7        ; 43           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto4[1] ; E14   ; 7        ; 50           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lighto4[2] ; A15   ; 7        ; 48           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sel[0]     ; J18   ; 6        ; 77           ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sel[1]     ; K18   ; 6        ; 77           ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sel[2]     ; A16   ; 7        ; 55           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; b                       ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO        ; g                       ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; d                       ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T28n, PADD3                       ; Use as regular IO        ; lighto4[1]              ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T27n, PADD5                       ; Use as regular IO        ; lighto4[2]              ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T27p, PADD6                       ; Use as regular IO        ; lighto1[2]              ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T26n, PADD7                       ; Use as regular IO        ; lighto3[1]              ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T26p, PADD8                       ; Use as regular IO        ; lighto3[0]              ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T25n, PADD9                       ; Use as regular IO        ; clk                     ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T25p, PADD10                      ; Use as regular IO        ; stop                    ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T24n, PADD11                      ; Use as regular IO        ; lighto1[0]              ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T24p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; lighto4[0]              ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T23n, PADD13                      ; Use as regular IO        ; yel[4]                  ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T23p, PADD14                      ; Use as regular IO        ; yel[0]                  ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T21p, PADD15                      ; Use as regular IO        ; ldn                     ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T20n, PADD16                      ; Use as regular IO        ; s1                      ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T20p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; lighto2[2]              ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 34 ( 15 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 42 ( 5 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 5        ; 2 / 42 ( 5 % )   ; 2.5V          ; --           ;
; 6        ; 13 / 39 ( 33 % ) ; 2.5V          ; --           ;
; 7        ; 18 / 43 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 6 / 43 ( 14 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 378        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 372        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 366        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 346        ; 8        ; s1                                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 344        ; 8        ; s2                                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 340        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 338        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 333        ; 7        ; lighto1[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 331        ; 7        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 325        ; 7        ; lighto4[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 318        ; 7        ; sel[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 141        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 143        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 152        ; 4        ; rst_fre                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 140        ; 3        ; yel[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 142        ; 3        ; rst                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 144        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 148        ; 4        ; yel[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 379        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 373        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 367        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 347        ; 8        ; lighto2[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 345        ; 8        ; ldn                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 341        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 339        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 334        ; 7        ; lighto4[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 332        ; 7        ; stop                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 326        ; 7        ; lighto1[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 319        ; 7        ; lighto1[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 382        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 383        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 370        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 327        ; 7        ; lighto3[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 322        ; 7        ; en                                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 380        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 371        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 342        ; 8        ; lighto2[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 328        ; 7        ; lighto3[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 312        ; 7        ; h                                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 274        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 388        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 387        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 381        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 364        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 343        ; 8        ; lighto3[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 336        ; 7        ; yel[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 335        ; 7        ; yel[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 330        ; 7        ; lighto2[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 323        ; 7        ; lighto4[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 313        ; 7        ; QF                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 384        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 374        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 386        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 369        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 337        ; 7        ; yel[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 324        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 275        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 263        ; 6        ; QD                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 262        ; 6        ; QE                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 44         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 43         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 385        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 375        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 389        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 368        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 243        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 242        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 257        ; 6        ; QA                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 33         ; 1        ; yel[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 266        ; 6        ; QC                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 260        ; 6        ; sel[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 264        ; 6        ; QB                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 254        ; 6        ; c                                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 36         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 35         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 37         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 259        ; 6        ; sel[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 251        ; 6        ; f                                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 248        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 253        ; 6        ; d                                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 252        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 40         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 39         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 42         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 41         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 38         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 247        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 246        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 250        ; 6        ; g                                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 249        ; 6        ; b                                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 239        ; 5        ; a                                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 245        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 244        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 237        ; 5        ; e                                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 46         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 45         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 241        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 240        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |redw                                     ; 890 (1)     ; 131 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 43   ; 0            ; 759 (1)      ; 12 (0)            ; 119 (0)          ; |redw                                                                                                                      ; work         ;
;    |_212:inst14|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |redw|_212:inst14                                                                                                          ; work         ;
;    |_213:inst2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |redw|_213:inst2                                                                                                           ; work         ;
;    |_213:inst7|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |redw|_213:inst7                                                                                                           ; work         ;
;    |_213:inst8|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |redw|_213:inst8                                                                                                           ; work         ;
;    |_21:inst11|                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |redw|_21:inst11                                                                                                           ; work         ;
;    |_4reg:inst3|                          ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |redw|_4reg:inst3                                                                                                          ; work         ;
;    |_4reg:inst4|                          ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |redw|_4reg:inst4                                                                                                          ; work         ;
;    |_4reg:inst5|                          ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |redw|_4reg:inst5                                                                                                          ; work         ;
;    |counter2:inst|                        ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |redw|counter2:inst                                                                                                        ; work         ;
;    |exp7:inst19|                          ; 95 (95)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 5 (5)             ; 61 (61)          ; |redw|exp7:inst19                                                                                                          ; work         ;
;    |experiment31:0000|                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |redw|experiment31:0000                                                                                                    ; work         ;
;    |nambscld:inst9|                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |redw|nambscld:inst9                                                                                                       ; work         ;
;    |scan2:inst17|                         ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 7 (7)             ; 2 (2)            ; |redw|scan2:inst17                                                                                                         ; work         ;
;    |signal_light2:inst12|                 ; 307 (77)    ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 279 (49)     ; 0 (0)             ; 28 (28)          ; |redw|signal_light2:inst12                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_agm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_13f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;       |lpm_divide:Div1|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_agm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_13f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_d8m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_13f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_d8m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_13f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;    |signal_light:inst16|                  ; 408 (59)    ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 393 (44)     ; 0 (0)             ; 15 (15)          ; |redw|signal_light:inst16                                                                                                  ; work         ;
;       |lpm_divide:Div0|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div0                                                                                  ; work         ;
;          |lpm_divide_agm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated                                                    ; work         ;
;             |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                        ; work         ;
;                |alt_u_div_13f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ; work         ;
;       |lpm_divide:Div1|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div1                                                                                  ; work         ;
;          |lpm_divide_agm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated                                                    ; work         ;
;             |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                        ; work         ;
;                |alt_u_div_13f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ; work         ;
;       |lpm_divide:Div2|                   ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div2                                                                                  ; work         ;
;          |lpm_divide_agm:auto_generated|  ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated                                                    ; work         ;
;             |sign_div_unsign_bkh:divider| ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                        ; work         ;
;                |alt_u_div_13f:divider|    ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ; work         ;
;       |lpm_divide:Mod0|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod0                                                                                  ; work         ;
;          |lpm_divide_d8m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                        ; work         ;
;                |alt_u_div_13f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ; work         ;
;       |lpm_divide:Mod1|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod1                                                                                  ; work         ;
;          |lpm_divide_d8m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                        ; work         ;
;                |alt_u_div_13f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ; work         ;
;       |lpm_divide:Mod2|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod2                                                                                  ; work         ;
;          |lpm_divide_d8m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated                                                    ; work         ;
;             |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                        ; work         ;
;                |alt_u_div_13f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |redw|signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider  ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; QA         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; QB         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; QC         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; QD         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; QE         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; QF         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; c          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; f          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; h          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto3[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto4[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto4[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lighto4[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stop       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; en         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_fre    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; yel[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; yel[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; yel[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; yel[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; yel[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; yel[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ldn        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; s2         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; s1         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; stop                              ;                   ;         ;
;      - _21:inst11|lighto1[2]~0    ; 0                 ; 6       ;
;      - _21:inst11|lighto1[1]~1    ; 0                 ; 6       ;
;      - _21:inst11|lighto1[0]~2    ; 0                 ; 6       ;
;      - _21:inst11|lighto2[2]~0    ; 0                 ; 6       ;
;      - _21:inst11|lighto2[1]~1    ; 0                 ; 6       ;
;      - _21:inst11|lighto2[0]~2    ; 0                 ; 6       ;
;      - _212:inst14|clko           ; 0                 ; 6       ;
; en                                ;                   ;         ;
;      - experiment31:0000|out[3]   ; 0                 ; 6       ;
;      - experiment31:0000|out[2]   ; 0                 ; 6       ;
;      - experiment31:0000|out[1]   ; 0                 ; 6       ;
;      - experiment31:0000|out[0]   ; 0                 ; 6       ;
; rst                               ;                   ;         ;
; rst_fre                           ;                   ;         ;
;      - exp7:inst19|clk_1KHz~0     ; 0                 ; 6       ;
;      - exp7:inst19|clk_1Hz~0      ; 0                 ; 6       ;
;      - exp7:inst19|cnt1000[11]~34 ; 0                 ; 6       ;
;      - exp7:inst19|cnt1[7]~34     ; 0                 ; 6       ;
; yel[0]                            ;                   ;         ;
;      - _4reg:inst5|outn[0]        ; 1                 ; 6       ;
;      - _4reg:inst3|outn[0]        ; 1                 ; 6       ;
;      - _4reg:inst4|outn[0]        ; 1                 ; 6       ;
; yel[1]                            ;                   ;         ;
;      - _4reg:inst3|outn[1]~0      ; 0                 ; 6       ;
;      - _4reg:inst4|outn[1]~0      ; 0                 ; 6       ;
;      - _4reg:inst5|outn[1]~0      ; 0                 ; 6       ;
; yel[2]                            ;                   ;         ;
;      - _4reg:inst3|outn[2]~1      ; 0                 ; 6       ;
;      - _4reg:inst4|outn[2]~2      ; 0                 ; 6       ;
;      - _4reg:inst5|outn[2]~2      ; 0                 ; 6       ;
; yel[3]                            ;                   ;         ;
;      - _4reg:inst3|outn[3]~2      ; 0                 ; 6       ;
;      - _4reg:inst4|outn[3]~1      ; 0                 ; 6       ;
;      - _4reg:inst5|outn[3]~1      ; 0                 ; 6       ;
; yel[5]                            ;                   ;         ;
;      - _4reg:inst5|outn[5]        ; 0                 ; 6       ;
;      - _4reg:inst3|outn[5]        ; 0                 ; 6       ;
;      - _4reg:inst4|outn[5]        ; 0                 ; 6       ;
; yel[4]                            ;                   ;         ;
;      - _4reg:inst3|outn[4]~3      ; 0                 ; 6       ;
;      - _4reg:inst4|outn[4]~3      ; 0                 ; 6       ;
;      - _4reg:inst5|outn[4]~3      ; 0                 ; 6       ;
; clk                               ;                   ;         ;
;      - _212:inst14|clko           ; 1                 ; 0       ;
; ldn                               ;                   ;         ;
;      - _213:inst2|numo            ; 0                 ; 0       ;
;      - _213:inst7|numo            ; 0                 ; 0       ;
;      - _213:inst8|numo            ; 0                 ; 0       ;
; s2                                ;                   ;         ;
;      - _213:inst2|numo            ; 0                 ; 6       ;
;      - _213:inst7|numo            ; 0                 ; 6       ;
;      - _213:inst8|numo            ; 0                 ; 6       ;
; s1                                ;                   ;         ;
;      - _213:inst2|numo            ; 1                 ; 6       ;
;      - _213:inst7|numo            ; 1                 ; 6       ;
;      - _213:inst8|numo            ; 1                 ; 6       ;
+-----------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+----------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                             ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; _212:inst14|clko                 ; LCCOMB_X43_Y52_N4  ; 66      ; Clock                   ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; _213:inst2|numo                  ; LCCOMB_X38_Y52_N6  ; 6       ; Clock                   ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; _213:inst7|numo                  ; LCCOMB_X38_Y52_N24 ; 6       ; Clock                   ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; _213:inst8|numo                  ; LCCOMB_X38_Y52_N10 ; 6       ; Clock                   ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; counter2:inst|LessThan0~14       ; LCCOMB_X42_Y38_N28 ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; exp7:inst19|clk_1Hz              ; FF_X46_Y29_N27     ; 38      ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; exp7:inst19|clk_1KHz             ; FF_X44_Y29_N21     ; 3       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; exp7:inst19|clk_1KHz             ; FF_X44_Y29_N21     ; 8       ; Clock                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; exp7:inst19|cnt1000[11]~34       ; LCCOMB_X44_Y29_N30 ; 32      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; exp7:inst19|cnt1[7]~34           ; LCCOMB_X46_Y29_N30 ; 32      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rst                              ; PIN_AB11           ; 23      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rst                              ; PIN_AB11           ; 8       ; Async. clear            ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; scan2:inst17|QB~0                ; LCCOMB_X49_Y36_N26 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; scan2:inst17|QB~0                ; LCCOMB_X49_Y36_N26 ; 4       ; Latch enable            ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; signal_light2:inst12|in4[0]~4    ; LCCOMB_X43_Y40_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; signal_light2:inst12|light1[2]~2 ; LCCOMB_X43_Y40_N4  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; signal_light2:inst12|state.S3    ; FF_X43_Y40_N11     ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; signal_light:inst16|in1[0]~4     ; LCCOMB_X45_Y40_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; signal_light:inst16|light1[0]~3  ; LCCOMB_X45_Y40_N6  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; signal_light:inst16|state.S3     ; FF_X45_Y40_N1      ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
+----------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                 ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; _212:inst14|clko     ; LCCOMB_X43_Y52_N4  ; 66      ; 24                                   ; Global Clock         ; GCLK11           ; --                        ;
; _213:inst2|numo      ; LCCOMB_X38_Y52_N6  ; 6       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; _213:inst7|numo      ; LCCOMB_X38_Y52_N24 ; 6       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; _213:inst8|numo      ; LCCOMB_X38_Y52_N10 ; 6       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; exp7:inst19|clk_1Hz  ; FF_X46_Y29_N27     ; 38      ; 9                                    ; Global Clock         ; GCLK7            ; --                        ;
; exp7:inst19|clk_1KHz ; FF_X44_Y29_N21     ; 8       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; rst                  ; PIN_AB11           ; 8       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; scan2:inst17|QB~0    ; LCCOMB_X49_Y36_N26 ; 4       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; exp7:inst19|cnt1[7]~34                                                                                                                                 ; 32      ;
; exp7:inst19|cnt1000[11]~34                                                                                                                             ; 32      ;
; rst~input                                                                                                                                              ; 22      ;
; scan2:inst17|SEL[2]                                                                                                                                    ; 16      ;
; signal_light2:inst12|state.S2                                                                                                                          ; 14      ;
; signal_light:inst16|state.S2                                                                                                                           ; 14      ;
; scan2:inst17|SEL[0]                                                                                                                                    ; 14      ;
; scan2:inst17|SEL[1]                                                                                                                                    ; 14      ;
; signal_light2:inst12|state.S3                                                                                                                          ; 12      ;
; signal_light:inst16|state.S3                                                                                                                           ; 12      ;
; counter2:inst|count[4]                                                                                                                                 ; 12      ;
; counter2:inst|count[5]                                                                                                                                 ; 12      ;
; counter2:inst|count[3]                                                                                                                                 ; 12      ;
; counter2:inst|count[2]                                                                                                                                 ; 12      ;
; counter2:inst|count[1]                                                                                                                                 ; 12      ;
; counter2:inst|count[0]                                                                                                                                 ; 12      ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8         ; 11      ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8         ; 11      ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8         ; 11      ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8         ; 11      ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8          ; 11      ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8          ; 11      ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8          ; 11      ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8          ; 11      ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8          ; 11      ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8          ; 11      ;
; counter2:inst|count[7]                                                                                                                                 ; 11      ;
; counter2:inst|count[6]                                                                                                                                 ; 11      ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8         ; 10      ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8         ; 10      ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6         ; 10      ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8         ; 10      ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8         ; 10      ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6         ; 10      ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8          ; 10      ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8          ; 10      ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6          ; 10      ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8          ; 10      ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8          ; 10      ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6          ; 10      ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8          ; 10      ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8          ; 10      ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6          ; 10      ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6         ; 10      ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6         ; 10      ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6          ; 10      ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6          ; 10      ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6          ; 10      ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8         ; 9       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8         ; 9       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8          ; 9       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8          ; 9       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8          ; 9       ;
; experiment31:0000|out[0]                                                                                                                               ; 8       ;
; experiment31:0000|out[1]                                                                                                                               ; 8       ;
; experiment31:0000|out[2]                                                                                                                               ; 8       ;
; experiment31:0000|out[3]                                                                                                                               ; 8       ;
; signal_light2:inst12|in4[0]~4                                                                                                                          ; 8       ;
; signal_light:inst16|in1[0]~4                                                                                                                           ; 8       ;
; counter2:inst|LessThan0~14                                                                                                                             ; 8       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8         ; 8       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8         ; 8       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8          ; 8       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8          ; 8       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8          ; 8       ;
; signal_light2:inst12|Add1~8                                                                                                                            ; 8       ;
; signal_light2:inst12|Add1~6                                                                                                                            ; 8       ;
; signal_light2:inst12|Add0~8                                                                                                                            ; 8       ;
; signal_light2:inst12|Add0~6                                                                                                                            ; 8       ;
; signal_light:inst16|Add3~8                                                                                                                             ; 8       ;
; signal_light:inst16|Add3~6                                                                                                                             ; 8       ;
; signal_light:inst16|Add1~8                                                                                                                             ; 8       ;
; signal_light:inst16|Add1~6                                                                                                                             ; 8       ;
; signal_light:inst16|Add0~8                                                                                                                             ; 8       ;
; signal_light:inst16|Add0~6                                                                                                                             ; 8       ;
; stop~input                                                                                                                                             ; 7       ;
; ~GND                                                                                                                                                   ; 7       ;
; signal_light2:inst12|state.S1                                                                                                                          ; 6       ;
; signal_light:inst16|state.S1                                                                                                                           ; 6       ;
; scan2:inst17|QB~0                                                                                                                                      ; 6       ;
; signal_light2:inst12|Add1~12                                                                                                                           ; 6       ;
; signal_light2:inst12|Add1~10                                                                                                                           ; 6       ;
; signal_light2:inst12|Add1~4                                                                                                                            ; 6       ;
; signal_light2:inst12|Add0~12                                                                                                                           ; 6       ;
; signal_light2:inst12|Add0~10                                                                                                                           ; 6       ;
; signal_light2:inst12|Add0~4                                                                                                                            ; 6       ;
; signal_light:inst16|Add3~12                                                                                                                            ; 6       ;
; signal_light:inst16|Add3~10                                                                                                                            ; 6       ;
; signal_light:inst16|Add3~4                                                                                                                             ; 6       ;
; signal_light:inst16|Add1~12                                                                                                                            ; 6       ;
; signal_light:inst16|Add1~10                                                                                                                            ; 6       ;
; signal_light:inst16|Add1~4                                                                                                                             ; 6       ;
; signal_light:inst16|Add0~12                                                                                                                            ; 6       ;
; signal_light:inst16|Add0~10                                                                                                                            ; 6       ;
; signal_light:inst16|Add0~4                                                                                                                             ; 6       ;
; signal_light2:inst12|state.S0                                                                                                                          ; 5       ;
; signal_light:inst16|state.S0                                                                                                                           ; 5       ;
; signal_light2:inst12|Add1~2                                                                                                                            ; 5       ;
; signal_light2:inst12|Add0~2                                                                                                                            ; 5       ;
; signal_light:inst16|Add3~2                                                                                                                             ; 5       ;
; signal_light:inst16|Add1~2                                                                                                                             ; 5       ;
; signal_light:inst16|Add0~2                                                                                                                             ; 5       ;
; rst_fre~input                                                                                                                                          ; 4       ;
; en~input                                                                                                                                               ; 4       ;
; signal_light2:inst12|state~16                                                                                                                          ; 4       ;
; signal_light:inst16|state~16                                                                                                                           ; 4       ;
; signal_light2:inst12|Equal2~4                                                                                                                          ; 4       ;
; _4reg:inst5|outn[4]                                                                                                                                    ; 4       ;
; _4reg:inst5|outn[5]                                                                                                                                    ; 4       ;
; _4reg:inst5|outn[2]                                                                                                                                    ; 4       ;
; _4reg:inst5|outn[3]                                                                                                                                    ; 4       ;
; _4reg:inst5|outn[0]                                                                                                                                    ; 4       ;
; _4reg:inst5|outn[1]                                                                                                                                    ; 4       ;
; scan2:inst17|Mux2~1                                                                                                                                    ; 4       ;
; signal_light2:inst12|Add1~14                                                                                                                           ; 4       ;
; signal_light2:inst12|Add0~14                                                                                                                           ; 4       ;
; signal_light:inst16|Add3~14                                                                                                                            ; 4       ;
; signal_light:inst16|Add1~14                                                                                                                            ; 4       ;
; signal_light:inst16|Add0~14                                                                                                                            ; 4       ;
; s1~input                                                                                                                                               ; 3       ;
; s2~input                                                                                                                                               ; 3       ;
; ldn~input                                                                                                                                              ; 3       ;
; yel[4]~input                                                                                                                                           ; 3       ;
; yel[5]~input                                                                                                                                           ; 3       ;
; yel[3]~input                                                                                                                                           ; 3       ;
; yel[2]~input                                                                                                                                           ; 3       ;
; yel[1]~input                                                                                                                                           ; 3       ;
; yel[0]~input                                                                                                                                           ; 3       ;
; signal_light2:inst12|Equal1~4                                                                                                                          ; 3       ;
; signal_light2:inst12|Equal0~3                                                                                                                          ; 3       ;
; signal_light:inst16|Equal1~4                                                                                                                           ; 3       ;
; signal_light:inst16|Equal0~4                                                                                                                           ; 3       ;
; _4reg:inst3|outn[4]                                                                                                                                    ; 3       ;
; _4reg:inst3|outn[5]                                                                                                                                    ; 3       ;
; _4reg:inst3|outn[3]                                                                                                                                    ; 3       ;
; _4reg:inst3|outn[2]                                                                                                                                    ; 3       ;
; _4reg:inst3|outn[1]                                                                                                                                    ; 3       ;
; _4reg:inst3|outn[0]                                                                                                                                    ; 3       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8         ; 3       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8         ; 3       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8          ; 3       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8          ; 3       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8          ; 3       ;
; signal_light2:inst12|Add5~14                                                                                                                           ; 3       ;
; signal_light2:inst12|Add5~12                                                                                                                           ; 3       ;
; signal_light2:inst12|Add4~12                                                                                                                           ; 3       ;
; signal_light2:inst12|Add5~10                                                                                                                           ; 3       ;
; signal_light2:inst12|Add5~8                                                                                                                            ; 3       ;
; signal_light2:inst12|Add4~10                                                                                                                           ; 3       ;
; signal_light2:inst12|Add4~8                                                                                                                            ; 3       ;
; signal_light2:inst12|Add5~6                                                                                                                            ; 3       ;
; signal_light2:inst12|Add5~4                                                                                                                            ; 3       ;
; signal_light2:inst12|Add4~6                                                                                                                            ; 3       ;
; signal_light2:inst12|Add4~4                                                                                                                            ; 3       ;
; signal_light2:inst12|Add5~2                                                                                                                            ; 3       ;
; signal_light2:inst12|Add5~0                                                                                                                            ; 3       ;
; signal_light2:inst12|Add4~2                                                                                                                            ; 3       ;
; signal_light2:inst12|Add4~0                                                                                                                            ; 3       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8_wirecell ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8_wirecell ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8_wirecell ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8_wirecell ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~70                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~69                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~68                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~70                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~69                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~68                   ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~70                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~69                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~68                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~70                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~69                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~68                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~70                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~69                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~68                    ; 2       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~66                   ; 2       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~65                   ; 2       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~66                   ; 2       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~65                   ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~66                    ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~65                    ; 2       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~66                    ; 2       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~65                    ; 2       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~66                    ; 2       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~65                    ; 2       ;
; signal_light2:inst12|state~15                                                                                                                          ; 2       ;
; signal_light:inst16|state~15                                                                                                                           ; 2       ;
; exp7:inst19|Equal0~10                                                                                                                                  ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~64                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~63                    ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~61                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~60                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~59                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~61                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~60                   ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~59                   ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~62                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~61                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~60                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~59                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~61                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~60                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~59                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~61                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~60                    ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~59                    ; 2       ;
; exp7:inst19|Equal3~10                                                                                                                                  ; 2       ;
; signal_light2:inst12|state~14                                                                                                                          ; 2       ;
; signal_light2:inst12|light1[2]~2                                                                                                                       ; 2       ;
; signal_light2:inst12|state~13                                                                                                                          ; 2       ;
; signal_light2:inst12|light1[2]~0                                                                                                                       ; 2       ;
; signal_light:inst16|state~14                                                                                                                           ; 2       ;
; signal_light:inst16|light1[0]~3                                                                                                                        ; 2       ;
; signal_light:inst16|state~13                                                                                                                           ; 2       ;
; signal_light:inst16|light1[0]~1                                                                                                                        ; 2       ;
; _4reg:inst4|outn[4]                                                                                                                                    ; 2       ;
; _4reg:inst4|outn[5]                                                                                                                                    ; 2       ;
; _4reg:inst4|outn[2]                                                                                                                                    ; 2       ;
; _4reg:inst4|outn[3]                                                                                                                                    ; 2       ;
; _4reg:inst4|outn[0]                                                                                                                                    ; 2       ;
; _4reg:inst4|outn[1]                                                                                                                                    ; 2       ;
; signal_light:inst16|Equal0~2                                                                                                                           ; 2       ;
; exp7:inst19|clk_1KHz                                                                                                                                   ; 2       ;
; _21:inst11|lighto2[0]~2                                                                                                                                ; 2       ;
; _21:inst11|lighto2[1]~1                                                                                                                                ; 2       ;
; _21:inst11|lighto2[2]~0                                                                                                                                ; 2       ;
; signal_light2:inst12|light1[2]                                                                                                                         ; 2       ;
; _21:inst11|lighto1[0]~2                                                                                                                                ; 2       ;
; signal_light:inst16|light1[0]                                                                                                                          ; 2       ;
; _21:inst11|lighto1[1]~1                                                                                                                                ; 2       ;
; _21:inst11|lighto1[2]~0                                                                                                                                ; 2       ;
; exp7:inst19|cnt1[31]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[30]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[29]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[28]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[24]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[27]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[26]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[25]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[19]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[18]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[22]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[21]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[20]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[23]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[16]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[17]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[14]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[13]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[12]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[15]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[11]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[10]                                                                                                                                   ; 2       ;
; exp7:inst19|cnt1[9]                                                                                                                                    ; 2       ;
; exp7:inst19|cnt1[8]                                                                                                                                    ; 2       ;
; exp7:inst19|cnt1[6]                                                                                                                                    ; 2       ;
; exp7:inst19|cnt1[7]                                                                                                                                    ; 2       ;
; exp7:inst19|cnt1[5]                                                                                                                                    ; 2       ;
; exp7:inst19|cnt1[4]                                                                                                                                    ; 2       ;
; exp7:inst19|cnt1[3]                                                                                                                                    ; 2       ;
; exp7:inst19|cnt1[2]                                                                                                                                    ; 2       ;
; exp7:inst19|cnt1[1]                                                                                                                                    ; 2       ;
; exp7:inst19|cnt1[0]                                                                                                                                    ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0         ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0          ; 2       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0         ; 2       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2         ; 2       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0         ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0          ; 2       ;
; signal_light:inst16|Add3~0                                                                                                                             ; 2       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0          ; 2       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2          ; 2       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~0          ; 2       ;
; exp7:inst19|cnt1000[31]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[30]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[29]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[28]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[27]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[26]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[25]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[24]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[23]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[22]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[21]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[20]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[19]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[18]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[17]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[16]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[14]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[13]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[15]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[12]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[8]                                                                                                                                 ; 2       ;
; exp7:inst19|cnt1000[11]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[10]                                                                                                                                ; 2       ;
; exp7:inst19|cnt1000[9]                                                                                                                                 ; 2       ;
; exp7:inst19|cnt1000[7]                                                                                                                                 ; 2       ;
; exp7:inst19|cnt1000[5]                                                                                                                                 ; 2       ;
; exp7:inst19|cnt1000[6]                                                                                                                                 ; 2       ;
; exp7:inst19|cnt1000[4]                                                                                                                                 ; 2       ;
; exp7:inst19|cnt1000[3]                                                                                                                                 ; 2       ;
; exp7:inst19|cnt1000[2]                                                                                                                                 ; 2       ;
; exp7:inst19|cnt1000[1]                                                                                                                                 ; 2       ;
; exp7:inst19|cnt1000[0]                                                                                                                                 ; 2       ;
; signal_light2:inst12|Add2~12                                                                                                                           ; 2       ;
; signal_light2:inst12|Add2~10                                                                                                                           ; 2       ;
; signal_light2:inst12|Add2~8                                                                                                                            ; 2       ;
; signal_light2:inst12|Add2~6                                                                                                                            ; 2       ;
; signal_light2:inst12|Add2~4                                                                                                                            ; 2       ;
; signal_light2:inst12|Add2~2                                                                                                                            ; 2       ;
; signal_light2:inst12|Add2~0                                                                                                                            ; 2       ;
; signal_light2:inst12|light1[1]                                                                                                                         ; 2       ;
; signal_light:inst16|light1[1]                                                                                                                          ; 2       ;
; clk~input                                                                                                                                              ; 1       ;
; _4reg:inst5|outn[4]~3                                                                                                                                  ; 1       ;
; _4reg:inst4|outn[4]~3                                                                                                                                  ; 1       ;
; _4reg:inst5|outn[2]~2                                                                                                                                  ; 1       ;
; _4reg:inst5|outn[3]~1                                                                                                                                  ; 1       ;
; _4reg:inst4|outn[2]~2                                                                                                                                  ; 1       ;
; _4reg:inst4|outn[3]~1                                                                                                                                  ; 1       ;
; _4reg:inst5|outn[1]~0                                                                                                                                  ; 1       ;
; _4reg:inst4|outn[1]~0                                                                                                                                  ; 1       ;
; _4reg:inst3|outn[4]~3                                                                                                                                  ; 1       ;
; _4reg:inst3|outn[3]~2                                                                                                                                  ; 1       ;
; _4reg:inst3|outn[2]~1                                                                                                                                  ; 1       ;
; _4reg:inst3|outn[1]~0                                                                                                                                  ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~67                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~67                   ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~67                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~67                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~67                    ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~67                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~64                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~67                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~64                   ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~67                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~64                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~67                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~64                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~67                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~64                    ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~65                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~65                   ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~65                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~65                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~65                    ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~63                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~62                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~63                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~62                   ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~63                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~62                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~63                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~62                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~63                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~62                    ; 1       ;
; signal_light2:inst12|state.S0~0                                                                                                                        ; 1       ;
; signal_light2:inst12|state~20                                                                                                                          ; 1       ;
; signal_light2:inst12|state~19                                                                                                                          ; 1       ;
; signal_light2:inst12|state~18                                                                                                                          ; 1       ;
; signal_light2:inst12|state~17                                                                                                                          ; 1       ;
; signal_light:inst16|state.S0~0                                                                                                                         ; 1       ;
; signal_light:inst16|state~20                                                                                                                           ; 1       ;
; signal_light:inst16|state~19                                                                                                                           ; 1       ;
; signal_light:inst16|state~18                                                                                                                           ; 1       ;
; signal_light:inst16|state~17                                                                                                                           ; 1       ;
; exp7:inst19|clk_1Hz~0                                                                                                                                  ; 1       ;
; exp7:inst19|Equal0~9                                                                                                                                   ; 1       ;
; exp7:inst19|Equal0~8                                                                                                                                   ; 1       ;
; exp7:inst19|Equal0~7                                                                                                                                   ; 1       ;
; exp7:inst19|Equal0~6                                                                                                                                   ; 1       ;
; exp7:inst19|Equal0~5                                                                                                                                   ; 1       ;
; exp7:inst19|Equal0~4                                                                                                                                   ; 1       ;
; exp7:inst19|Equal0~3                                                                                                                                   ; 1       ;
; exp7:inst19|Equal0~2                                                                                                                                   ; 1       ;
; exp7:inst19|Equal0~1                                                                                                                                   ; 1       ;
; exp7:inst19|Equal0~0                                                                                                                                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~64                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~64                   ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~64                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~64                    ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~63                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~63                   ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~63                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~63                    ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~62                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~58                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~57                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~56                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~62                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~58                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~57                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~56                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                   ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                   ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~58                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~57                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~56                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~62                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~58                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~57                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~56                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~62                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~58                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~57                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~56                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                    ; 1       ;
; signal_light:inst16|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                    ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~61                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~60                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~59                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~58                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~57                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~56                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~61                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~60                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~59                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~58                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~57                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~56                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                   ; 1       ;
; signal_light2:inst12|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                   ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~61                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~60                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~59                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~58                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~57                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~56                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                    ; 1       ;
; signal_light:inst16|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~61                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~60                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~59                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~58                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~57                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~56                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                    ; 1       ;
; signal_light:inst16|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~61                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~60                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~59                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~58                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~57                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~56                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~55                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~54                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~52                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~51                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~50                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~49                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~48                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~47                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~46                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~45                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~44                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~43                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~42                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~41                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~40                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~39                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~38                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~37                    ; 1       ;
; signal_light:inst16|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~36                    ; 1       ;
; exp7:inst19|clk_1KHz~0                                                                                                                                 ; 1       ;
; exp7:inst19|Equal3~9                                                                                                                                   ; 1       ;
; exp7:inst19|Equal3~8                                                                                                                                   ; 1       ;
; exp7:inst19|Equal3~7                                                                                                                                   ; 1       ;
; exp7:inst19|Equal3~6                                                                                                                                   ; 1       ;
; exp7:inst19|Equal3~5                                                                                                                                   ; 1       ;
; exp7:inst19|Equal3~4                                                                                                                                   ; 1       ;
; exp7:inst19|Equal3~3                                                                                                                                   ; 1       ;
; exp7:inst19|Equal3~2                                                                                                                                   ; 1       ;
; exp7:inst19|Equal3~1                                                                                                                                   ; 1       ;
; exp7:inst19|Equal3~0                                                                                                                                   ; 1       ;
; scan2:inst17|SEL~2                                                                                                                                     ; 1       ;
; scan2:inst17|SEL~1                                                                                                                                     ; 1       ;
; scan2:inst17|SEL~0                                                                                                                                     ; 1       ;
; signal_light2:inst12|light1~4                                                                                                                          ; 1       ;
; signal_light2:inst12|Selector5~1                                                                                                                       ; 1       ;
; signal_light2:inst12|Selector5~0                                                                                                                       ; 1       ;
; signal_light2:inst12|light1[2]~3                                                                                                                       ; 1       ;
; signal_light2:inst12|light1[2]~1                                                                                                                       ; 1       ;
; signal_light2:inst12|Equal1~3                                                                                                                          ; 1       ;
; signal_light2:inst12|Equal1~2                                                                                                                          ; 1       ;
; signal_light2:inst12|Equal1~1                                                                                                                          ; 1       ;
; signal_light2:inst12|Equal1~0                                                                                                                          ; 1       ;
; signal_light2:inst12|Equal0~2                                                                                                                          ; 1       ;
; signal_light2:inst12|Equal0~1                                                                                                                          ; 1       ;
; signal_light2:inst12|Equal0~0                                                                                                                          ; 1       ;
; signal_light:inst16|light1[0]~4                                                                                                                        ; 1       ;
; signal_light:inst16|Selector5~1                                                                                                                        ; 1       ;
; signal_light:inst16|Selector5~0                                                                                                                        ; 1       ;
; signal_light:inst16|light1[0]~2                                                                                                                        ; 1       ;
; signal_light:inst16|Equal1~3                                                                                                                           ; 1       ;
; signal_light:inst16|Equal1~2                                                                                                                           ; 1       ;
; signal_light:inst16|Equal1~1                                                                                                                           ; 1       ;
; signal_light:inst16|Equal1~0                                                                                                                           ; 1       ;
; signal_light2:inst12|Equal2~3                                                                                                                          ; 1       ;
; signal_light2:inst12|Equal2~2                                                                                                                          ; 1       ;
; signal_light2:inst12|Equal2~1                                                                                                                          ; 1       ;
; signal_light2:inst12|Equal2~0                                                                                                                          ; 1       ;
; signal_light:inst16|Equal0~3                                                                                                                           ; 1       ;
; signal_light:inst16|Equal0~1                                                                                                                           ; 1       ;
; signal_light:inst16|Equal0~0                                                                                                                           ; 1       ;
; signal_light:inst16|light1~0                                                                                                                           ; 1       ;
; exp7:inst19|clk_1Hz                                                                                                                                    ; 1       ;
; experiment31:0000|Mux3                                                                                                                                 ; 1       ;
; experiment31:0000|Mux3~1                                                                                                                               ; 1       ;
; experiment31:0000|Mux3~0                                                                                                                               ; 1       ;
; experiment31:0000|Mux2                                                                                                                                 ; 1       ;
; experiment31:0000|Mux2~1                                                                                                                               ; 1       ;
; experiment31:0000|Mux2~0                                                                                                                               ; 1       ;
; experiment31:0000|Mux1                                                                                                                                 ; 1       ;
; experiment31:0000|Mux1~1                                                                                                                               ; 1       ;
; experiment31:0000|Mux1~0                                                                                                                               ; 1       ;
; experiment31:0000|Mux0                                                                                                                                 ; 1       ;
; experiment31:0000|Mux0~1                                                                                                                               ; 1       ;
; experiment31:0000|Mux0~0                                                                                                                               ; 1       ;
; scan2:inst17|Mux0~0                                                                                                                                    ; 1       ;
; scan2:inst17|Mux1~0                                                                                                                                    ; 1       ;
; scan2:inst17|Mux2~0                                                                                                                                    ; 1       ;
; scan2:inst17|Mux3~0                                                                                                                                    ; 1       ;
; scan2:inst17|Mux4~0                                                                                                                                    ; 1       ;
; scan2:inst17|Mux5~0                                                                                                                                    ; 1       ;
; nambscld:inst9|WideOr5~0                                                                                                                               ; 1       ;
; nambscld:inst9|WideOr4~0                                                                                                                               ; 1       ;
; nambscld:inst9|WideOr3~0                                                                                                                               ; 1       ;
; nambscld:inst9|WideOr2~0                                                                                                                               ; 1       ;
; nambscld:inst9|WideOr1~0                                                                                                                               ; 1       ;
; nambscld:inst9|WideOr0~0                                                                                                                               ; 1       ;
; nambscld:inst9|a~0                                                                                                                                     ; 1       ;
; scan2:inst17|QF                                                                                                                                        ; 1       ;
; scan2:inst17|QE                                                                                                                                        ; 1       ;
; scan2:inst17|QD                                                                                                                                        ; 1       ;
; scan2:inst17|QC                                                                                                                                        ; 1       ;
; scan2:inst17|QB                                                                                                                                        ; 1       ;
; scan2:inst17|QA                                                                                                                                        ; 1       ;
; exp7:inst19|cnt1[31]~95                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[30]~94                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[30]~93                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[29]~92                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[29]~91                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[28]~90                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[28]~89                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[27]~88                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[27]~87                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[26]~86                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[26]~85                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[25]~84                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[25]~83                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[24]~82                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[24]~81                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[23]~80                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[23]~79                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[22]~78                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[22]~77                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[21]~76                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[21]~75                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[20]~74                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[20]~73                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[19]~72                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[19]~71                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[18]~70                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[18]~69                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[17]~68                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[17]~67                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[16]~66                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[16]~65                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[15]~64                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[15]~63                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[14]~62                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[14]~61                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[13]~60                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[13]~59                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[12]~58                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[12]~57                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[11]~56                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[11]~55                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[10]~54                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[10]~53                                                                                                                                ; 1       ;
; exp7:inst19|cnt1[9]~52                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[9]~51                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[8]~50                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[8]~49                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[7]~48                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[7]~47                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[6]~46                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[6]~45                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[5]~44                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[5]~43                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[4]~42                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[4]~41                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[3]~40                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[3]~39                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[2]~38                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[2]~37                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[1]~36                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[1]~35                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[0]~33                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1[0]~32                                                                                                                                 ; 1       ;
; exp7:inst19|cnt1000[31]~95                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[30]~94                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[30]~93                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[29]~92                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[29]~91                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[28]~90                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[28]~89                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[27]~88                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[27]~87                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[26]~86                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[26]~85                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[25]~84                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[25]~83                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[24]~82                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[24]~81                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[23]~80                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[23]~79                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[22]~78                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[22]~77                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[21]~76                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[21]~75                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[20]~74                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[20]~73                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[19]~72                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[19]~71                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[18]~70                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[18]~69                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[17]~68                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[17]~67                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[16]~66                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[16]~65                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[15]~64                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[15]~63                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[14]~62                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[14]~61                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[13]~60                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[13]~59                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[12]~58                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[12]~57                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[11]~56                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[11]~55                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[10]~54                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[10]~53                                                                                                                             ; 1       ;
; exp7:inst19|cnt1000[9]~52                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[9]~51                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[8]~50                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[8]~49                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[7]~48                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[7]~47                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[6]~46                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[6]~45                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[5]~44                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[5]~43                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[4]~42                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[4]~41                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[3]~40                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[3]~39                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[2]~38                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[2]~37                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[1]~36                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[1]~35                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[0]~33                                                                                                                              ; 1       ;
; exp7:inst19|cnt1000[0]~32                                                                                                                              ; 1       ;
; counter2:inst|count[7]~22                                                                                                                              ; 1       ;
; counter2:inst|count[6]~21                                                                                                                              ; 1       ;
; counter2:inst|count[6]~20                                                                                                                              ; 1       ;
; counter2:inst|count[5]~19                                                                                                                              ; 1       ;
; counter2:inst|count[5]~18                                                                                                                              ; 1       ;
; counter2:inst|count[4]~17                                                                                                                              ; 1       ;
; counter2:inst|count[4]~16                                                                                                                              ; 1       ;
; counter2:inst|count[3]~15                                                                                                                              ; 1       ;
; counter2:inst|count[3]~14                                                                                                                              ; 1       ;
; counter2:inst|count[2]~13                                                                                                                              ; 1       ;
; counter2:inst|count[2]~12                                                                                                                              ; 1       ;
; counter2:inst|count[1]~11                                                                                                                              ; 1       ;
; counter2:inst|count[1]~10                                                                                                                              ; 1       ;
; counter2:inst|LessThan0~13                                                                                                                             ; 1       ;
; counter2:inst|LessThan0~11                                                                                                                             ; 1       ;
; counter2:inst|LessThan0~9                                                                                                                              ; 1       ;
; counter2:inst|LessThan0~7                                                                                                                              ; 1       ;
; counter2:inst|LessThan0~5                                                                                                                              ; 1       ;
; counter2:inst|LessThan0~3                                                                                                                              ; 1       ;
; counter2:inst|LessThan0~1                                                                                                                              ; 1       ;
; counter2:inst|count[0]~9                                                                                                                               ; 1       ;
; counter2:inst|count[0]~8                                                                                                                               ; 1       ;
; signal_light2:inst12|in4[3]~3                                                                                                                          ; 1       ;
; signal_light2:inst12|in5[3]~3                                                                                                                          ; 1       ;
; signal_light:inst16|in2[3]~3                                                                                                                           ; 1       ;
; signal_light:inst16|in1[3]~3                                                                                                                           ; 1       ;
; signal_light2:inst12|in4[2]~2                                                                                                                          ; 1       ;
; signal_light2:inst12|in5[2]~2                                                                                                                          ; 1       ;
; signal_light:inst16|in2[2]~2                                                                                                                           ; 1       ;
; signal_light:inst16|in1[2]~2                                                                                                                           ; 1       ;
; signal_light2:inst12|in4[1]~1                                                                                                                          ; 1       ;
; signal_light2:inst12|in5[1]~1                                                                                                                          ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[4]~7         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~2         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~1         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~0         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[4]~7         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~2         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~1         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~0         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[4]~7         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~1         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[4]~7         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~1         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~1         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[4]~7         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~2         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~1         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~0         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[4]~7         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~2         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~1         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~0         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[4]~7         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~1         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[4]~7         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~1         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~5         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[3]~4         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~3         ; 1       ;
; signal_light2:inst12|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[1]~1         ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[4]~7          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~5          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[3]~4          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~3          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[2]~2          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~1          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[1]~0          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[4]~7          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~5          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[3]~4          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~3          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[2]~2          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~1          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[1]~0          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[4]~7          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~5          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[3]~4          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~3          ; 1       ;
; signal_light:inst16|lpm_divide:Mod2|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~1          ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 905 / 168,875 ( < 1 % ) ;
; C16 interconnects           ; 29 / 5,236 ( < 1 % )    ;
; C4 interconnects            ; 368 / 103,272 ( < 1 % ) ;
; Direct links                ; 271 / 168,875 ( < 1 % ) ;
; Global clocks               ; 8 / 20 ( 40 % )         ;
; Local interconnects         ; 514 / 55,856 ( < 1 % )  ;
; R24 interconnects           ; 19 / 5,207 ( < 1 % )    ;
; R4 interconnects            ; 486 / 141,678 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.71) ; Number of LABs  (Total = 70) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 4                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 4                            ;
; 14                                          ; 1                            ;
; 15                                          ; 12                           ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.69) ; Number of LABs  (Total = 70) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 9                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.66) ; Number of LABs  (Total = 70) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 5                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 4                            ;
; 13                                           ; 2                            ;
; 14                                           ; 10                           ;
; 15                                           ; 17                           ;
; 16                                           ; 4                            ;
; 17                                           ; 2                            ;
; 18                                           ; 4                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 3                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.80) ; Number of LABs  (Total = 70) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 5                            ;
; 3                                               ; 5                            ;
; 4                                               ; 6                            ;
; 5                                               ; 11                           ;
; 6                                               ; 9                            ;
; 7                                               ; 13                           ;
; 8                                               ; 5                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 7                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.14) ; Number of LABs  (Total = 70) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 4                            ;
; 5                                            ; 8                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 6                            ;
; 9                                            ; 0                            ;
; 10                                           ; 7                            ;
; 11                                           ; 11                           ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 6                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 3                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 43        ; 0            ; 0            ; 43        ; 43        ; 0            ; 29           ; 0            ; 0            ; 14           ; 0            ; 29           ; 14           ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 43        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 43           ; 43           ; 43           ; 43           ; 43           ; 0         ; 43           ; 43           ; 0         ; 0         ; 43           ; 14           ; 43           ; 43           ; 29           ; 43           ; 14           ; 29           ; 43           ; 43           ; 43           ; 14           ; 43           ; 43           ; 43           ; 43           ; 43           ; 0         ; 43           ; 43           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; QA                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QB                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QC                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QD                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QE                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QF                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; f                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; h                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto1[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto1[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto1[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto2[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto2[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto2[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto3[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto3[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto3[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto4[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto4[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lighto4[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stop               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_fre            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; yel[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; yel[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; yel[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; yel[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; yel[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; yel[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldn                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s2                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s1                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                   ;
+----------------------+----------------------+-------------------+
; Source Clock(s)      ; Destination Clock(s) ; Delay Added in ns ;
+----------------------+----------------------+-------------------+
; exp7:inst19|clk_1KHz ; exp7:inst19|clk_1KHz ; 26.1              ;
; exp7:inst19|clk_1KHz ; scan2:inst17|SEL[1]  ; 21.3              ;
; clk                  ; clk                  ; 6.8               ;
; clk,I/O              ; clk                  ; 1.6               ;
+----------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                              ;
+-----------------------------+--------------------------+-------------------+
; Source Register             ; Destination Register     ; Delay Added in ns ;
+-----------------------------+--------------------------+-------------------+
; exp7:inst19|clk_1KHz        ; exp7:inst19|clk_1KHz     ; 4.185             ;
; exp7:inst19|clk_1Hz         ; exp7:inst19|clk_1Hz      ; 4.184             ;
; scan2:inst17|SEL[1]         ; scan2:inst17|SEL[0]      ; 3.761             ;
; scan2:inst17|SEL[2]         ; experiment31:0000|out[0] ; 1.893             ;
; exp7:inst19|cnt1[30]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[29]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[28]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[27]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[26]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[25]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[24]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[23]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[22]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[21]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[20]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[19]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[18]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[17]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[16]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[15]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[14]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[13]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[12]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[11]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[10]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[9]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[8]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[7]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[6]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[5]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[4]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[3]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[2]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[1]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[0]         ; exp7:inst19|clk_1Hz      ; 0.866             ;
; rst_fre                     ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1[31]        ; exp7:inst19|clk_1Hz      ; 0.866             ;
; exp7:inst19|cnt1000[30]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[29]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[28]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[27]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[26]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[25]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[24]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[23]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[22]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[21]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[20]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[19]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[18]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[17]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[16]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[15]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[14]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[13]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[12]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[11]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[10]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[9]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[8]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[7]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[6]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[5]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[4]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[3]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[2]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[1]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[31]     ; exp7:inst19|clk_1KHz     ; 0.721             ;
; exp7:inst19|cnt1000[0]      ; exp7:inst19|clk_1KHz     ; 0.721             ;
; scan2:inst17|SEL[0]         ; scan2:inst17|SEL[1]      ; 0.597             ;
; signal_light:inst16|in1[2]  ; experiment31:0000|out[1] ; 0.524             ;
; signal_light:inst16|in2[0]  ; experiment31:0000|out[3] ; 0.521             ;
; signal_light2:inst12|in4[2] ; experiment31:0000|out[1] ; 0.447             ;
; signal_light2:inst12|in4[3] ; experiment31:0000|out[0] ; 0.190             ;
; signal_light2:inst12|in4[1] ; experiment31:0000|out[2] ; 0.175             ;
; signal_light2:inst12|in5[3] ; experiment31:0000|out[0] ; 0.128             ;
; signal_light2:inst12|in5[1] ; experiment31:0000|out[2] ; 0.118             ;
; signal_light:inst16|in2[3]  ; experiment31:0000|out[0] ; 0.066             ;
; signal_light:inst16|in1[3]  ; experiment31:0000|out[0] ; 0.066             ;
; signal_light:inst16|in2[1]  ; experiment31:0000|out[2] ; 0.061             ;
; signal_light:inst16|in1[1]  ; experiment31:0000|out[2] ; 0.061             ;
+-----------------------------+--------------------------+-------------------+
Note: This table only shows the top 81 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP3C55F484C8 for design "red"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16F484C8 is compatible
    Info (176445): Device EP3C40F484C8 is compatible
    Info (176445): Device EP3C80F484C8 is compatible
    Info (176445): Device EP3C120F484C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 43 pins of 43 total pins
    Info (169086): Pin QA not assigned to an exact location on the device
    Info (169086): Pin QB not assigned to an exact location on the device
    Info (169086): Pin QC not assigned to an exact location on the device
    Info (169086): Pin QD not assigned to an exact location on the device
    Info (169086): Pin QE not assigned to an exact location on the device
    Info (169086): Pin QF not assigned to an exact location on the device
    Info (169086): Pin a not assigned to an exact location on the device
    Info (169086): Pin b not assigned to an exact location on the device
    Info (169086): Pin c not assigned to an exact location on the device
    Info (169086): Pin d not assigned to an exact location on the device
    Info (169086): Pin e not assigned to an exact location on the device
    Info (169086): Pin f not assigned to an exact location on the device
    Info (169086): Pin g not assigned to an exact location on the device
    Info (169086): Pin h not assigned to an exact location on the device
    Info (169086): Pin lighto1[2] not assigned to an exact location on the device
    Info (169086): Pin lighto1[1] not assigned to an exact location on the device
    Info (169086): Pin lighto1[0] not assigned to an exact location on the device
    Info (169086): Pin lighto2[2] not assigned to an exact location on the device
    Info (169086): Pin lighto2[1] not assigned to an exact location on the device
    Info (169086): Pin lighto2[0] not assigned to an exact location on the device
    Info (169086): Pin lighto3[2] not assigned to an exact location on the device
    Info (169086): Pin lighto3[1] not assigned to an exact location on the device
    Info (169086): Pin lighto3[0] not assigned to an exact location on the device
    Info (169086): Pin lighto4[2] not assigned to an exact location on the device
    Info (169086): Pin lighto4[1] not assigned to an exact location on the device
    Info (169086): Pin lighto4[0] not assigned to an exact location on the device
    Info (169086): Pin sel[2] not assigned to an exact location on the device
    Info (169086): Pin sel[1] not assigned to an exact location on the device
    Info (169086): Pin sel[0] not assigned to an exact location on the device
    Info (169086): Pin stop not assigned to an exact location on the device
    Info (169086): Pin en not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin rst_fre not assigned to an exact location on the device
    Info (169086): Pin yel[0] not assigned to an exact location on the device
    Info (169086): Pin yel[1] not assigned to an exact location on the device
    Info (169086): Pin yel[2] not assigned to an exact location on the device
    Info (169086): Pin yel[3] not assigned to an exact location on the device
    Info (169086): Pin yel[5] not assigned to an exact location on the device
    Info (169086): Pin yel[4] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin ldn not assigned to an exact location on the device
    Info (169086): Pin s2 not assigned to an exact location on the device
    Info (169086): Pin s1 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'red.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node _212:inst14|clko 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node exp7:inst19|clk_1Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node exp7:inst19|clk_1Hz~0
Info (176353): Automatically promoted node exp7:inst19|clk_1KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node scan2:inst17|SEL[2]
        Info (176357): Destination node exp7:inst19|clk_1KHz~0
Info (176353): Automatically promoted node _213:inst2|numo 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node _213:inst7|numo 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node _213:inst8|numo 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node scan2:inst17|QB~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node scan2:inst17|QA
        Info (176357): Destination node scan2:inst17|QB
        Info (176357): Destination node scan2:inst17|QC
        Info (176357): Destination node scan2:inst17|QD
        Info (176357): Destination node scan2:inst17|QE
        Info (176357): Destination node scan2:inst17|QF
Info (176353): Automatically promoted node rst~input (placed in PIN AB11 (CLK14, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node signal_light:inst16|light1[2]
        Info (176357): Destination node signal_light:inst16|light1[1]
        Info (176357): Destination node signal_light2:inst12|light1[1]
        Info (176357): Destination node signal_light2:inst12|light1[0]
        Info (176357): Destination node signal_light:inst16|state~13
        Info (176357): Destination node signal_light:inst16|light1[0]~3
        Info (176357): Destination node signal_light:inst16|Selector5~0
        Info (176357): Destination node signal_light:inst16|light1[0]~4
        Info (176357): Destination node signal_light2:inst12|state~13
        Info (176357): Destination node signal_light2:inst12|light1[2]~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 42 (unused VREF, 2.5V VCCIO, 13 input, 29 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X44_Y32 to location X54_Y42
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.91 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file G:/aq1/output_files/red.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5521 megabytes
    Info: Processing ended: Mon Dec 23 10:19:34 2019
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/aq1/output_files/red.fit.smsg.


