Timing Analyzer report for Lab4
Wed Nov  2 21:07:50 2022
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'Clk'
 22. Slow 1200mV 0C Model Hold: 'Clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'Clk'
 30. Fast 1200mV 0C Model Hold: 'Clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Lab4                                                ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX150DF31C7                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 443.07 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -1.257 ; -15.248            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.537 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -27.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.257 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.164      ;
; -1.254 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 2.144      ;
; -1.253 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.522     ; 1.729      ;
; -1.239 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.560      ;
; -1.235 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 2.125      ;
; -1.218 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.539      ;
; -1.217 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.124      ;
; -1.199 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.520      ;
; -1.162 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.522     ; 1.638      ;
; -1.144 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 2.034      ;
; -1.127 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.448      ;
; -1.126 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.033      ;
; -1.122 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 2.012      ;
; -1.108 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.429      ;
; -1.107 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.428      ;
; -1.104 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 2.011      ;
; -1.103 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.993      ;
; -1.086 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.407      ;
; -1.083 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.404      ;
; -1.082 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.989      ;
; -1.067 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.388      ;
; -1.064 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.385      ;
; -1.032 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.922      ;
; -1.013 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.920      ;
; -1.012 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.902      ;
; -1.012 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.902      ;
; -0.996 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.317      ;
; -0.995 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.316      ;
; -0.994 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.901      ;
; -0.993 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.900      ;
; -0.990 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.880      ;
; -0.987 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.877      ;
; -0.976 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.297      ;
; -0.976 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.297      ;
; -0.975 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.296      ;
; -0.972 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.879      ;
; -0.971 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.861      ;
; -0.969 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.876      ;
; -0.968 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.858      ;
; -0.954 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.275      ;
; -0.953 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.860      ;
; -0.951 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.272      ;
; -0.950 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.271      ;
; -0.949 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.856      ;
; -0.935 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.256      ;
; -0.932 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.253      ;
; -0.931 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.252      ;
; -0.901 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.791      ;
; -0.900 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.790      ;
; -0.882 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.789      ;
; -0.881 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.788      ;
; -0.880 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.770      ;
; -0.880 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.770      ;
; -0.880 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.770      ;
; -0.865 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.186      ;
; -0.864 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.185      ;
; -0.863 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.184      ;
; -0.862 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.769      ;
; -0.861 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.768      ;
; -0.861 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.768      ;
; -0.858 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.748      ;
; -0.855 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.745      ;
; -0.855 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.745      ;
; -0.844 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.165      ;
; -0.844 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.165      ;
; -0.843 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.164      ;
; -0.840 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.747      ;
; -0.837 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.744      ;
; -0.836 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.726      ;
; -0.836 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.743      ;
; -0.836 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.726      ;
; -0.822 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.143      ;
; -0.821 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.728      ;
; -0.819 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.140      ;
; -0.818 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.139      ;
; -0.818 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.725      ;
; -0.800 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.121      ;
; -0.799 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.120      ;
; -0.769 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.659      ;
; -0.769 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.659      ;
; -0.768 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.658      ;
; -0.751 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.658      ;
; -0.750 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.657      ;
; -0.749 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.656      ;
; -0.748 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.638      ;
; -0.748 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.638      ;
; -0.747 ; inc_counter_16bit:inst|Q[14] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.108     ; 1.637      ;
; -0.736 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.057      ;
; -0.733 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.054      ;
; -0.732 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.053      ;
; -0.731 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.052      ;
; -0.730 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.637      ;
; -0.730 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.637      ;
; -0.729 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[1]  ; Clk          ; Clk         ; 1.000        ; -0.091     ; 1.636      ;
; -0.712 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.033      ;
; -0.711 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.032      ;
; -0.711 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.032      ;
; -0.692 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.013      ;
; -0.687 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.008      ;
; -0.686 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.323      ; 2.007      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.537 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.245      ;
; 0.548 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.256      ;
; 0.553 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.261      ;
; 0.633 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 0.927      ;
; 0.634 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 0.928      ;
; 0.634 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.108      ; 0.928      ;
; 0.635 ; inc_counter_16bit:inst|Q[15] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 0.929      ;
; 0.636 ; inc_counter_16bit:inst|Q[14] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 0.930      ;
; 0.636 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 0.930      ;
; 0.637 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 0.931      ;
; 0.637 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.108      ; 0.931      ;
; 0.649 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[1]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.926      ;
; 0.650 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.927      ;
; 0.650 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.927      ;
; 0.651 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.928      ;
; 0.652 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.929      ;
; 0.652 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.929      ;
; 0.653 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.930      ;
; 0.658 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.366      ;
; 0.658 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.366      ;
; 0.663 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.371      ;
; 0.663 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.371      ;
; 0.674 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[0]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.951      ;
; 0.675 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.383      ;
; 0.679 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.387      ;
; 0.680 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.388      ;
; 0.784 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.492      ;
; 0.784 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.492      ;
; 0.789 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.497      ;
; 0.789 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.497      ;
; 0.789 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.497      ;
; 0.800 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.508      ;
; 0.800 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.508      ;
; 0.805 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.513      ;
; 0.805 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.513      ;
; 0.806 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.514      ;
; 0.908 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.616      ;
; 0.910 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.618      ;
; 0.910 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.618      ;
; 0.913 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.621      ;
; 0.915 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.623      ;
; 0.915 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.623      ;
; 0.925 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.633      ;
; 0.926 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.634      ;
; 0.927 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.635      ;
; 0.930 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.638      ;
; 0.931 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.639      ;
; 0.931 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.639      ;
; 0.932 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.640      ;
; 0.951 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.245      ;
; 0.951 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.245      ;
; 0.952 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.246      ;
; 0.963 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.257      ;
; 0.963 ; inc_counter_16bit:inst|Q[14] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.257      ;
; 0.964 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.258      ;
; 0.966 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.243      ;
; 0.968 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.245      ;
; 0.968 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.245      ;
; 0.968 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.262      ;
; 0.969 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.263      ;
; 0.969 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.263      ;
; 0.978 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[1]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.255      ;
; 0.979 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.256      ;
; 0.980 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.257      ;
; 0.983 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.260      ;
; 0.984 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.261      ;
; 0.985 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.262      ;
; 1.036 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.744      ;
; 1.036 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.744      ;
; 1.039 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.747      ;
; 1.041 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.749      ;
; 1.041 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.749      ;
; 1.052 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.760      ;
; 1.052 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.760      ;
; 1.053 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.761      ;
; 1.056 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.764      ;
; 1.057 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.765      ;
; 1.058 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.766      ;
; 1.072 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.366      ;
; 1.073 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.367      ;
; 1.077 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.371      ;
; 1.078 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.372      ;
; 1.087 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.364      ;
; 1.089 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.383      ;
; 1.089 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.366      ;
; 1.090 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.384      ;
; 1.090 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.384      ;
; 1.092 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.369      ;
; 1.094 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.371      ;
; 1.095 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.389      ;
; 1.095 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.108      ; 1.389      ;
; 1.104 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.381      ;
; 1.105 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.382      ;
; 1.105 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.382      ;
; 1.109 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.386      ;
; 1.110 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 1.387      ;
; 1.160 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.868      ;
; 1.162 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.870      ;
; 1.162 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.870      ;
; 1.165 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.522      ; 1.873      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 493.58 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -1.026 ; -11.976           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.483 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -27.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.026 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.943      ;
; -1.021 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.481     ; 1.539      ;
; -1.015 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.916      ;
; -0.991 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.291      ;
; -0.986 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.887      ;
; -0.967 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.884      ;
; -0.964 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.481     ; 1.482      ;
; -0.961 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.261      ;
; -0.932 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.232      ;
; -0.929 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.830      ;
; -0.911 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.828      ;
; -0.899 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.800      ;
; -0.882 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.182      ;
; -0.880 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.797      ;
; -0.876 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.176      ;
; -0.875 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.175      ;
; -0.870 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.771      ;
; -0.847 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.764      ;
; -0.845 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.145      ;
; -0.841 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.141      ;
; -0.820 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.721      ;
; -0.816 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.116      ;
; -0.813 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.714      ;
; -0.813 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.714      ;
; -0.812 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.112      ;
; -0.801 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.718      ;
; -0.796 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.713      ;
; -0.794 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.711      ;
; -0.783 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.684      ;
; -0.777 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.678      ;
; -0.767 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.067      ;
; -0.766 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.066      ;
; -0.764 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.681      ;
; -0.761 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.061      ;
; -0.760 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.677      ;
; -0.760 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.060      ;
; -0.759 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.059      ;
; -0.754 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.655      ;
; -0.748 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.649      ;
; -0.735 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.652      ;
; -0.731 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.648      ;
; -0.729 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.029      ;
; -0.725 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.025      ;
; -0.725 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.025      ;
; -0.704 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.605      ;
; -0.704 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.605      ;
; -0.700 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 2.000      ;
; -0.697 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.598      ;
; -0.697 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.598      ;
; -0.696 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.597      ;
; -0.696 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.996      ;
; -0.696 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.996      ;
; -0.686 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.603      ;
; -0.685 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.602      ;
; -0.679 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.596      ;
; -0.678 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.595      ;
; -0.677 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.594      ;
; -0.667 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.568      ;
; -0.661 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.562      ;
; -0.660 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.561      ;
; -0.652 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.952      ;
; -0.651 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.951      ;
; -0.650 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.950      ;
; -0.648 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.565      ;
; -0.645 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.945      ;
; -0.644 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.561      ;
; -0.644 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.561      ;
; -0.644 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.944      ;
; -0.642 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.942      ;
; -0.632 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.533      ;
; -0.631 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.532      ;
; -0.619 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.536      ;
; -0.615 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.532      ;
; -0.613 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.913      ;
; -0.609 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.909      ;
; -0.609 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.909      ;
; -0.588 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.489      ;
; -0.588 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.489      ;
; -0.587 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.488      ;
; -0.581 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.482      ;
; -0.580 ; inc_counter_16bit:inst|Q[14] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.481      ;
; -0.580 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.098     ; 1.481      ;
; -0.580 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.880      ;
; -0.580 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.880      ;
; -0.571 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.488      ;
; -0.570 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.487      ;
; -0.569 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.486      ;
; -0.564 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.481      ;
; -0.563 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.480      ;
; -0.562 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[1]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.479      ;
; -0.540 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.840      ;
; -0.536 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.836      ;
; -0.535 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.835      ;
; -0.534 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.834      ;
; -0.529 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.829      ;
; -0.527 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.827      ;
; -0.526 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.826      ;
; -0.500 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.800      ;
; -0.493 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.793      ;
; -0.493 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; 0.301      ; 1.793      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.483 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.135      ;
; 0.484 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.136      ;
; 0.494 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.146      ;
; 0.577 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.846      ;
; 0.577 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.229      ;
; 0.578 ; inc_counter_16bit:inst|Q[15] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.847      ;
; 0.578 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.847      ;
; 0.580 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.849      ;
; 0.581 ; inc_counter_16bit:inst|Q[14] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.850      ;
; 0.582 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.851      ;
; 0.582 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.851      ;
; 0.582 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.098      ; 0.851      ;
; 0.583 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.235      ;
; 0.590 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.242      ;
; 0.593 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.846      ;
; 0.593 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.846      ;
; 0.594 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.847      ;
; 0.594 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[1]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.847      ;
; 0.594 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.246      ;
; 0.596 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.849      ;
; 0.596 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.248      ;
; 0.597 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.850      ;
; 0.597 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.850      ;
; 0.604 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.256      ;
; 0.607 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.259      ;
; 0.617 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[0]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.870      ;
; 0.687 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.339      ;
; 0.693 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.345      ;
; 0.700 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.352      ;
; 0.700 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.352      ;
; 0.703 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.355      ;
; 0.704 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.356      ;
; 0.706 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.358      ;
; 0.714 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.366      ;
; 0.717 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.369      ;
; 0.717 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.369      ;
; 0.797 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.449      ;
; 0.801 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.453      ;
; 0.803 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.455      ;
; 0.810 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.462      ;
; 0.810 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.462      ;
; 0.812 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.464      ;
; 0.813 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.465      ;
; 0.815 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.467      ;
; 0.816 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.468      ;
; 0.824 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.476      ;
; 0.826 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.478      ;
; 0.827 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.479      ;
; 0.827 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.479      ;
; 0.863 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.132      ;
; 0.864 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.133      ;
; 0.867 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.136      ;
; 0.869 ; inc_counter_16bit:inst|Q[14] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.138      ;
; 0.870 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.139      ;
; 0.870 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.139      ;
; 0.879 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.132      ;
; 0.879 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.132      ;
; 0.881 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.150      ;
; 0.881 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.134      ;
; 0.881 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.150      ;
; 0.881 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.150      ;
; 0.884 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[1]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.137      ;
; 0.885 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.138      ;
; 0.885 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.138      ;
; 0.895 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.148      ;
; 0.896 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.149      ;
; 0.896 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.149      ;
; 0.907 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.559      ;
; 0.907 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.559      ;
; 0.920 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.572      ;
; 0.920 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.572      ;
; 0.922 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.574      ;
; 0.923 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.575      ;
; 0.926 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.578      ;
; 0.926 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.578      ;
; 0.936 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.588      ;
; 0.937 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.589      ;
; 0.937 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.589      ;
; 0.960 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.229      ;
; 0.961 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.230      ;
; 0.974 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.243      ;
; 0.976 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.229      ;
; 0.977 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.246      ;
; 0.980 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.249      ;
; 0.980 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.249      ;
; 0.980 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.249      ;
; 0.980 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.233      ;
; 0.989 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.242      ;
; 0.991 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.260      ;
; 0.991 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.260      ;
; 0.991 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.244      ;
; 0.992 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.245      ;
; 0.994 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.247      ;
; 0.995 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.248      ;
; 1.005 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.258      ;
; 1.006 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.259      ;
; 1.017 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.669      ;
; 1.017 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.669      ;
; 1.021 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.673      ;
; 1.030 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.481      ; 1.682      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.112 ; -0.439            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.241 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -19.376                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.112 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 1.042      ;
; -0.111 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.245      ;
; -0.108 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 1.038      ;
; -0.107 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.241      ;
; -0.104 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.253     ; 0.838      ;
; -0.103 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.041      ;
; -0.101 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.235      ;
; -0.093 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.031      ;
; -0.059 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.193      ;
; -0.044 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.974      ;
; -0.043 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.177      ;
; -0.041 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.175      ;
; -0.040 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.970      ;
; -0.039 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.173      ;
; -0.037 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.171      ;
; -0.035 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.965      ;
; -0.034 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.168      ;
; -0.033 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.971      ;
; -0.033 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.167      ;
; -0.031 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.969      ;
; -0.027 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.253     ; 0.761      ;
; -0.026 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.964      ;
; 0.008  ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.922      ;
; 0.008  ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.126      ;
; 0.009  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.125      ;
; 0.017  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.921      ;
; 0.024  ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.906      ;
; 0.025  ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.109      ;
; 0.026  ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.904      ;
; 0.027  ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.107      ;
; 0.027  ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.107      ;
; 0.028  ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.902      ;
; 0.029  ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.105      ;
; 0.030  ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.900      ;
; 0.031  ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.103      ;
; 0.031  ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.103      ;
; 0.033  ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.905      ;
; 0.033  ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.897      ;
; 0.033  ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.101      ;
; 0.033  ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.897      ;
; 0.034  ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.100      ;
; 0.035  ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.903      ;
; 0.035  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.099      ;
; 0.037  ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.901      ;
; 0.039  ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.899      ;
; 0.041  ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.897      ;
; 0.043  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.895      ;
; 0.075  ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.855      ;
; 0.076  ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.058      ;
; 0.076  ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.854      ;
; 0.076  ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.058      ;
; 0.077  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.057      ;
; 0.084  ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.854      ;
; 0.085  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.853      ;
; 0.094  ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.836      ;
; 0.095  ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.835      ;
; 0.095  ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.039      ;
; 0.095  ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.039      ;
; 0.096  ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.834      ;
; 0.097  ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.037      ;
; 0.098  ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.832      ;
; 0.099  ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.831      ;
; 0.099  ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.035      ;
; 0.099  ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.035      ;
; 0.100  ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.034      ;
; 0.101  ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.837      ;
; 0.101  ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.829      ;
; 0.101  ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.829      ;
; 0.101  ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.033      ;
; 0.101  ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.829      ;
; 0.102  ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 1.032      ;
; 0.103  ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.835      ;
; 0.105  ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.833      ;
; 0.107  ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.831      ;
; 0.107  ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.831      ;
; 0.108  ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.830      ;
; 0.110  ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.828      ;
; 0.111  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.827      ;
; 0.143  ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.787      ;
; 0.143  ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.787      ;
; 0.144  ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.990      ;
; 0.144  ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.990      ;
; 0.144  ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.786      ;
; 0.144  ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.990      ;
; 0.145  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.989      ;
; 0.152  ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.786      ;
; 0.152  ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.786      ;
; 0.153  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 1.000        ; -0.049     ; 0.785      ;
; 0.160  ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.974      ;
; 0.161  ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.973      ;
; 0.163  ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.971      ;
; 0.164  ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.970      ;
; 0.167  ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.967      ;
; 0.167  ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.967      ;
; 0.168  ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.966      ;
; 0.169  ; inc_counter_16bit:inst|Q[14] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.761      ;
; 0.169  ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.761      ;
; 0.169  ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 0.761      ;
; 0.169  ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.965      ;
; 0.171  ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 1.000        ; 0.147      ; 0.963      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.241 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.578      ;
; 0.251 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.588      ;
; 0.254 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.591      ;
; 0.287 ; inc_counter_16bit:inst|Q[15] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.428      ;
; 0.288 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.429      ;
; 0.288 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.429      ;
; 0.288 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.429      ;
; 0.289 ; inc_counter_16bit:inst|Q[14] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.430      ;
; 0.289 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.430      ;
; 0.290 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.431      ;
; 0.290 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.431      ;
; 0.295 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[1]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.296 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.429      ;
; 0.296 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.429      ;
; 0.296 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.429      ;
; 0.297 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.430      ;
; 0.297 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.430      ;
; 0.297 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.430      ;
; 0.304 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.641      ;
; 0.304 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.641      ;
; 0.307 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[0]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.440      ;
; 0.307 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.644      ;
; 0.307 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.644      ;
; 0.317 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.654      ;
; 0.320 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.657      ;
; 0.320 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.657      ;
; 0.370 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.707      ;
; 0.370 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.707      ;
; 0.373 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.710      ;
; 0.373 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.710      ;
; 0.373 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.710      ;
; 0.383 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.720      ;
; 0.383 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.720      ;
; 0.386 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.723      ;
; 0.386 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.723      ;
; 0.386 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.723      ;
; 0.435 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.772      ;
; 0.436 ; inc_counter_16bit:inst|Q[9]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.773      ;
; 0.436 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.773      ;
; 0.437 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.578      ;
; 0.437 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.578      ;
; 0.437 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.578      ;
; 0.438 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.775      ;
; 0.439 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.776      ;
; 0.439 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.776      ;
; 0.444 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.577      ;
; 0.445 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.578      ;
; 0.445 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.578      ;
; 0.447 ; inc_counter_16bit:inst|Q[14] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.588      ;
; 0.448 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.589      ;
; 0.448 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.589      ;
; 0.448 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[7]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.785      ;
; 0.449 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.786      ;
; 0.449 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.786      ;
; 0.450 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.591      ;
; 0.451 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.592      ;
; 0.451 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.592      ;
; 0.451 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[8]  ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.788      ;
; 0.452 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.789      ;
; 0.452 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.789      ;
; 0.452 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.789      ;
; 0.454 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[1]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.587      ;
; 0.455 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.588      ;
; 0.455 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.588      ;
; 0.457 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[2]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.590      ;
; 0.458 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.591      ;
; 0.458 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.591      ;
; 0.500 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.641      ;
; 0.500 ; inc_counter_16bit:inst|Q[13] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.641      ;
; 0.502 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.839      ;
; 0.502 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.839      ;
; 0.503 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.644      ;
; 0.503 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.644      ;
; 0.504 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.841      ;
; 0.505 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.842      ;
; 0.505 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.842      ;
; 0.507 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.640      ;
; 0.508 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.641      ;
; 0.510 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.643      ;
; 0.511 ; inc_counter_16bit:inst|Q[3]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.644      ;
; 0.513 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.654      ;
; 0.514 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.655      ;
; 0.514 ; inc_counter_16bit:inst|Q[12] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.655      ;
; 0.515 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.852      ;
; 0.515 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[13] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.852      ;
; 0.515 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.852      ;
; 0.516 ; inc_counter_16bit:inst|Q[8]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.657      ;
; 0.517 ; inc_counter_16bit:inst|Q[10] ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.658      ;
; 0.517 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[10] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.854      ;
; 0.518 ; inc_counter_16bit:inst|Q[4]  ; inc_counter_16bit:inst|Q[14] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.855      ;
; 0.518 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[12] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.855      ;
; 0.520 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[3]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.653      ;
; 0.521 ; inc_counter_16bit:inst|Q[6]  ; inc_counter_16bit:inst|Q[9]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.654      ;
; 0.521 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[5]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.654      ;
; 0.523 ; inc_counter_16bit:inst|Q[0]  ; inc_counter_16bit:inst|Q[4]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.656      ;
; 0.524 ; inc_counter_16bit:inst|Q[2]  ; inc_counter_16bit:inst|Q[6]  ; Clk          ; Clk         ; 0.000        ; 0.049      ; 0.657      ;
; 0.566 ; inc_counter_16bit:inst|Q[7]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.707      ;
; 0.566 ; inc_counter_16bit:inst|Q[11] ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.707      ;
; 0.567 ; inc_counter_16bit:inst|Q[1]  ; inc_counter_16bit:inst|Q[11] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.904      ;
; 0.568 ; inc_counter_16bit:inst|Q[5]  ; inc_counter_16bit:inst|Q[15] ; Clk          ; Clk         ; 0.000        ; 0.253      ; 0.905      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.257  ; 0.241 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -1.257  ; 0.241 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -15.248 ; 0.0   ; 0.0      ; 0.0     ; -27.0               ;
;  Clk             ; -15.248 ; 0.000 ; N/A      ; N/A     ; -27.000             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Q[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; Clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clr                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; En                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 136      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 136      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; Clk    ; Clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Clr        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; En         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Q[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[14]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Clr        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; En         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Q[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[14]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition
    Info: Processing started: Wed Nov  2 21:07:49 2022
Info: Command: quartus_sta Lab4 -c Lab4
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.257             -15.248 Clk 
Info (332146): Worst-case hold slack is 0.537
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.537               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.026             -11.976 Clk 
Info (332146): Worst-case hold slack is 0.483
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.483               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.112              -0.439 Clk 
Info (332146): Worst-case hold slack is 0.241
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.241               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.376 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4912 megabytes
    Info: Processing ended: Wed Nov  2 21:07:50 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


