# Verilog-HDL 

## 基本

[参考](https://miyo.github.io/learning_fpga/docs/book01/languages/#verilog-hdl%E3%81%AE%E5%9F%BA%E6%9C%AC%E6%96%87%E6%B3%95%E3%81%AE%E3%83%AB%E3%83%BC%E3%83%AB)

### コメント　

多くのソフトウェア・プログラミング言語と同様に，Verilog HDLでもソースコード中にコメントを書くことができます．Verilog HDLでは，C++と同じように `/* 〜 */` で囲んだ部分や `//` から行末までがコメントになります．

### モジュールの構成

module の中に，外部と接続されるポートや関数内で使用する変数の宣言，処理内容などを記述します．
## 参考資料

- [Verilog-HDL Introduction](https://openit.kek.jp/training/2021/fpga/docs/introduction-to-veriloghdl.pdf)   
- [FPGA designs with Verilog](https://verilogguide.readthedocs.io/en/latest/index.html)   
- [Verilog-HDL 入門](https://sites.google.com/site/methingh/fpga-asic-bei-wang-lu/verilog-hdl)   
