# FPGA란?

### FPGA가 무엇일까?

FPGA(Field-Programmable Gate Array)는 사용자가 하드웨어 **회로 구조를 직접 설계**하고 재구성할 수 있는 **반도체 칩**을 의미한다. 잉? 이게 무슨소리야 라고생각하시는 분들을 위해 저의 생각으로 정리해드리면 논리회로(AND, NAND등)를 직접 프로그래밍하여 사용할 수 있는 반도체라고 말할 수 있겠습니다.

### 그럼 이걸 어디에 사용할까?

FPGA는 CPU, GPU보다 빠른 속도를 자랑하고 ASIC(전용 칩)보다 유연성이 뛰어나기에 **속도는 빠르지만 유동성이 필요한 경우**에 많이 사용됩니다. 대표적으로 항공우주,로봇, 통신 및 네트워크 분야에서 많이 사용됩니다. 또한 요즘 AI가 많이 발달하며 유동적인 특성을 가진 AI를 하드웨어에 넣기위해 FPGA가 많이 이용되기에 최근들어 성장하는 분야이기도 합니다.

### 사용방법

그럼 이 좋은 FPGA를 어떻게 사용할 수 있을까? FPGA는 **HDL**(Hardware Description Language)을 이용해 설계할 수 있습니다. HDL는 굵직하게 **Verilog**, VHDL이 있습니다. 그리고 현업에서 많이 사용하는 언어는 Verilog를 많이 이용합니다. 그럼 C, Python과 같은 프로그래밍 언어와 다른점은 무엇일까요? 그것은 바로 **병렬성**을 가지고 있다는 것 입니다. 한마디로 **모든 코드가 실시간으로 동시에 작동**합니다.

### 생김새

C언어 방식

```cpp
// C언어의 더하기 방식
int a = 5;
int b = 10;
int c;

c = a + b;
```

Verilog 방식

```bash
// FPGA 방식: 물리적인 회로(전선)를 연결
module adder(
    input [7:0] a,  // 8비트 입력 전선 A
    input [7:0] b,  // 8비트 입력 전선 B
    output [7:0] c  // 8비트 출력 전선 C
);

    // a와 b가 들어오는 '즉시' c로 결과가 흘러나감 (물리적 연결)
    assign c = a + b;

endmodule
```

### 마무리

이렇게 AI의 발전과 함께 발전하고있는 FPGA를 알아 보았습니다. 생소한 분야라고 생각하실 수 있지만 AI가 발전하는 요즘 사회에 맞추어서 FPGA를 공부 해보시는 것을 추천드립니다. 다음에는 FPGA를 사용하기위한 HDL중 Verilog를 알아보겠습니다. 오류가 있는 부분은 바로바로 알려주세요. 임베디드를 정복하시길 응원합니다!

# Verilog 데이터 타입

# **종류**

Verilog의 데이터 타입 종류는 저장 능력이 없는 **Net형**과 저장능력이 있는 **Variable형**이 있습니다. Net과 Variable은 여러 종류가 있습니다.

# **Net형 종류**

Net은 저장능력이 없는 대신 **연결을 하는 역할**을 합니다.

| **타입** | **설명** |
| --- | --- |
| **wire** | 단순 연결을 담당하는 말 그대로 선 |
| tri | wire와 비슷하지만 심시상태를 나타낼때 가독성을 위해 사용 |
| supply0 | Ground(0)을 나타내는 전원 선 |
| supply1 | VCC(1)을 나타내는 전원 선 |
| wand | 여러 신호가 하나로 묶일 때 논리 AND연산이 물리적으로 일어나는 선 |
| wor | 여러신호가 하나로 묶일 때 논리 OR연산이 물리적으로 일어나는 선 |

# **Variable형 종류**

Variable은 **저장 역할**을 담당합니다.

| **타입** | **설명** |
| --- | --- |
| **reg** | 크기를 가지지만 부호가 없는 정수를 저장하기 위해 사용 |
| **integer** | 부호가 있는 32비트 크기의 정수를 가지는 변수 |
| real | 부호가 있는 실수를 가지는 변수 (시뮬레이션에서만 사용함) |
| time / realtime | 부호가 없는 64비트 크기의 정수를 가지는 변수 (시뮬레이션에서만 사용함) |

# **논리값과 상태**

Verilog의 데이터 타입은 기본적으로 **4가지 논리 타입**을 가집니다.

| **타입** | **상태값** |
| --- | --- |
| 0 | **Low,** False **,**Ground |
| 1 | **High**, True, VCC |
| x | 알 수 없는 값(Unknown) |
| z | 하이 임피던스(High-Impedence) - 끊어진 상태 |

여기서 0과 1은 잘 알겠지만 x는 생소하실 수 있습니다. 그래서 추가적인 설명을 붙이면

![](https://blog.kakaocdn.net/dna/YPqlq/dJMcaf6nx9o/AAAAAAAAAAAAAAAAAAAAANXQ09-2kuJtGpdx6T_5dKw5CFoyZ6DYEr366Coad0UJ/img.png?credential=yqXZFxpELC7KVnFOS48ylbz2pIh7yKj8&expires=1769871599&allow_ip=&allow_referer=&signature=PON3dB%2F6WfYaarxmMmWVwc7yShE%3D)

이와 같이 3가지 상황으로 인해 x가 발생할 수 있습니다.

# **마무리**

이렇게 Verilog에서 사용되는 데이터 타입과 논리값과 상태를 알아보았습니다. 위의 내용은 Verilog를 사용하면서 꼭 필요한 내용이기에 외우고 다니시는 것을 추천합니다. 임베디드를 정복하시길 바라면서 마치겠습니다 감사합니다!
