# SOC
RISC based SOC design 
<br>
check out the documentation section
```
Supported_Languages/
├── SystemVerilog/
│   ├── RTL_Design/
│   ├── Verification/
│   └── Assertions/
├── Verilog/
│   ├── RTL_Design/
│   └── Testbenches/
├── VHDL/
│   ├── RTL_Design/
│   └── Testbenches/
├── C/
│   ├── Pre-RTL_Simulation/
│   ├── Firmware/
│   └── Bootloader/
├── C++/
│   ├── Pre-RTL_Simulation/
│   └── Testbenches/
├── Python/
│   ├── Verification_Scripts/
│   └── Cocotb_Testbenches/
├── TCL/
│   └── FPGA_Scripting/
└── Assembly/
    └── Boot_Code/
```
