Timing Analyzer report for hw4
Fri Sep 24 02:33:43 2021
Quartus Prime Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'controlUnit:myControlUnit|state[0]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'controlUnit:myControlUnit|state[0]'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'controlUnit:myControlUnit|state[0]'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'controlUnit:myControlUnit|state[0]'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'controlUnit:myControlUnit|state[0]'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'controlUnit:myControlUnit|state[0]'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Output Ports
 51. Unconstrained Output Ports
 52. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; hw4                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.63        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  23.2%      ;
;     Processor 3            ;  10.4%      ;
;     Processor 4            ;   6.5%      ;
;     Processors 5-12        ;   2.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                ;
; controlUnit:myControlUnit|state[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlUnit:myControlUnit|state[0] } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 119.13 MHz ; 119.13 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                         ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -7.394 ; -13379.266    ;
; controlUnit:myControlUnit|state[0] ; -6.371 ; -6.371        ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                         ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.401 ; 0.000         ;
; controlUnit:myControlUnit|state[0] ; 5.880 ; 0.000         ;
+------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -2709.948     ;
; controlUnit:myControlUnit|state[0] ; 0.451  ; 0.000         ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.394 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.293      ;
; -7.295 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.194      ;
; -7.265 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.130     ; 8.133      ;
; -7.251 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.099     ; 8.150      ;
; -7.228 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.088     ; 8.138      ;
; -7.203 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.090     ; 8.111      ;
; -7.197 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.100     ; 8.095      ;
; -7.192 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.131     ; 8.059      ;
; -7.173 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.088     ; 8.083      ;
; -7.138 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.100     ; 8.036      ;
; -7.136 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.045      ;
; -7.130 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; accumulator:myAccumulator|accOut[5]                              ; clk          ; clk         ; 1.000        ; -0.467     ; 7.661      ;
; -7.127 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; accumulator:myAccumulator|accOut[7]                              ; clk          ; clk         ; 1.000        ; -0.466     ; 7.659      ;
; -7.126 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.035      ;
; -7.107 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.089     ; 8.016      ;
; -7.096 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.100     ; 7.994      ;
; -7.094 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; accumulator:myAccumulator|accOut[6]                              ; clk          ; clk         ; 1.000        ; -0.432     ; 7.660      ;
; -7.089 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.090     ; 7.997      ;
; -7.086 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.099     ; 7.985      ;
; -7.070 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.100     ; 7.968      ;
; -7.064 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.078     ; 7.984      ;
; -7.062 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.979      ;
; -7.061 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.089     ; 7.970      ;
; -7.053 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.078     ; 7.973      ;
; -7.033 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.078     ; 7.953      ;
; -7.025 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a0~porta_address_reg0 ; accumulator:myAccumulator|accOut[6]                              ; clk          ; clk         ; 1.000        ; -0.460     ; 7.563      ;
; -7.013 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a0~porta_address_reg0 ; accumulator:myAccumulator|accOut[5]                              ; clk          ; clk         ; 1.000        ; -0.447     ; 7.564      ;
; -7.010 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a0~porta_address_reg0 ; accumulator:myAccumulator|accOut[7]                              ; clk          ; clk         ; 1.000        ; -0.446     ; 7.562      ;
; -7.001 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.119     ; 7.880      ;
; -7.000 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.112     ; 7.886      ;
; -6.994 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.089     ; 7.903      ;
; -6.983 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.902      ;
; -6.981 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.111     ; 7.868      ;
; -6.976 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.893      ;
; -6.976 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.088     ; 7.886      ;
; -6.975 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.088     ; 7.885      ;
; -6.962 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 7.890      ;
; -6.962 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.090     ; 7.870      ;
; -6.952 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.092     ; 7.858      ;
; -6.947 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 7.863      ;
; -6.936 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.853      ;
; -6.915 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 7.843      ;
; -6.910 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.092     ; 7.816      ;
; -6.906 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.823      ;
; -6.904 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 7.820      ;
; -6.893 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.812      ;
; -6.889 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.806      ;
; -6.884 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 7.811      ;
; -6.879 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.123     ; 7.754      ;
; -6.876 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 7.805      ;
; -6.874 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.088     ; 7.784      ;
; -6.870 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.090     ; 7.778      ;
; -6.859 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.092     ; 7.765      ;
; -6.856 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.088     ; 7.766      ;
; -6.853 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.090     ; 7.761      ;
; -6.852 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.770      ;
; -6.842 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.077     ; 7.763      ;
; -6.837 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.121     ; 7.714      ;
; -6.835 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.077     ; 7.756      ;
; -6.834 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.092     ; 7.740      ;
; -6.833 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.089     ; 7.742      ;
; -6.827 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.089     ; 7.736      ;
; -6.824 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.742      ;
; -6.809 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.727      ;
; -6.808 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 7.735      ;
; -6.796 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.120     ; 7.674      ;
; -6.790 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.709      ;
; -6.790 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.708      ;
; -6.782 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.089     ; 7.691      ;
; -6.782 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 7.700      ;
; -6.771 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 7.699      ;
; -6.753 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.090     ; 7.661      ;
; -6.752 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a4~porta_address_reg0 ; accumulator:myAccumulator|accOut[6]                              ; clk          ; clk         ; 1.000        ; -0.436     ; 7.314      ;
; -6.752 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.671      ;
; -6.730 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a2~porta_address_reg0 ; accumulator:myAccumulator|accOut[6]                              ; clk          ; clk         ; 1.000        ; -0.434     ; 7.294      ;
; -6.720 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; accumulator:myAccumulator|accOut[4]                              ; clk          ; clk         ; 1.000        ; -0.467     ; 7.251      ;
; -6.710 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.456     ; 7.252      ;
; -6.696 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h10|binarycell:cell_1010_6|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.485     ; 7.209      ;
; -6.696 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h14|binarycell:cell_1000_4|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.464     ; 7.230      ;
; -6.694 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a2~porta_address_reg0 ; accumulator:myAccumulator|accOut[5]                              ; clk          ; clk         ; 1.000        ; -0.469     ; 7.223      ;
; -6.694 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h11|binarycell:cell_0000_2|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.485     ; 7.207      ;
; -6.693 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h10|binarycell:cell_1010_2|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.485     ; 7.206      ;
; -6.693 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 7.622      ;
; -6.687 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h13|binarycell:cell_1101_1|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.445     ; 7.240      ;
; -6.684 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h5|binarycell:cell_1101_2|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.455     ; 7.227      ;
; -6.683 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h12|binarycell:cell_1100_1|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.499     ; 7.182      ;
; -6.683 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h6|binarycell:cell_0101_2|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.455     ; 7.226      ;
; -6.682 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h12|binarycell:cell_1100_3|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.499     ; 7.181      ;
; -6.680 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h12|binarycell:cell_1100_6|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.499     ; 7.179      ;
; -6.679 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h12|binarycell:cell_1100_2|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.499     ; 7.178      ;
; -6.677 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h7|binarycell:cell_0100_1|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.467     ; 7.208      ;
; -6.677 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h7|binarycell:cell_0110_1|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.467     ; 7.208      ;
; -6.677 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h7|binarycell:cell_0110_7|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.467     ; 7.208      ;
; -6.677 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h7|binarycell:cell_0000_7|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.467     ; 7.208      ;
; -6.677 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h7|binarycell:cell_0110_2|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.467     ; 7.208      ;
; -6.676 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h16|binarycell:cell_0001_4|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.465     ; 7.209      ;
; -6.675 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h16|binarycell:cell_0001_7|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.465     ; 7.208      ;
; -6.675 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h5|binarycell:cell_1101_6|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.455     ; 7.218      ;
; -6.675 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h5|binarycell:cell_1110_6|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.455     ; 7.218      ;
; -6.675 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h6|binarycell:cell_0001_2|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.455     ; 7.218      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlUnit:myControlUnit|state[0]'                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; -6.371 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; controlUnit:myControlUnit|instructionType ; clk          ; controlUnit:myControlUnit|state[0] ; 1.000        ; -1.841     ; 4.480      ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0101_1|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0101_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1011_1|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1011_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1011_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1011_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1001_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1001_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1110_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1110_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0011_7|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0011_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1110_7|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1110_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1001_7|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1001_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0101_6|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0101_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0011_5|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0011_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0001_5|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0001_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1110_3|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1110_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1001_3|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1001_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0111_3|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0111_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0101_3|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0101_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0000_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0000_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0010_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0010_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0100_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0100_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0110_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0110_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1100_1|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1100_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1010_1|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1010_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_0010_1|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0010_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_0000_1|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0000_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0010_1|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0010_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0100_1|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0100_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_1000_1|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1000_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0110_1|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0110_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_0100_1|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0100_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_0110_1|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0110_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1000_1|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1000_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0100_1|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0100_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0010_1|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0010_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0000_1|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0000_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1100_1|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1100_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_0100_1|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0100_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_1000_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_1000_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_1010_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_1010_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0011_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0011_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0101_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0101_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0111_1|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0111_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0101_1|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0101_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0011_1|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0011_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_0110_8|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0110_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_0110_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0110_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1100_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0000_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0000_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1000_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1000_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1010_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1010_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0010_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0010_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0100_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0010_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0010_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0000_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0000_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1010_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1010_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1100_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0100_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0110_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0110_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0100_8|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0010_8|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0010_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0001_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0001_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_1001_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_1001_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0011_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0011_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0111_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0111_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0101_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0101_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_1111_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1111_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_1001_8|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1001_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_1011_8|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1011_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0101_8|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0101_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0111_8|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0111_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0001_8|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0001_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0011_8|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0011_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1111_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1111_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h3|binarycell:cell_0011_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0011_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_1111_8|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1111_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_0111_8|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0111_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_1001_8|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1001_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_0000_7|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0000_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_0010_7|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0010_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_1010_7|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1010_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_1000_7|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1000_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_1010_7|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_1010_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_1000_7|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_1000_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_0011_7|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0011_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_0101_7|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0101_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_1111_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1111_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_0001_7|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0001_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_0111_7|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0111_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1001_7|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1001_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1101_7|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1101_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h2|binarycell:cell_1011_7|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1011_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_1110_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1110_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_1101_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1101_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_1001_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1001_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_1011_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1011_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0101_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0101_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h1|binarycell:cell_0111_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0111_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0011_7|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0011_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0101_7|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0101_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_0111_7|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0111_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h4|binarycell:cell_1001_7|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_1001_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ram:myram|RamPart:h6|binarycell:cell_1011_7|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1011_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlUnit:myControlUnit|state[0]'                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; 5.880 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; controlUnit:myControlUnit|instructionType ; clk          ; controlUnit:myControlUnit|state[0] ; 0.000        ; -1.666     ; 4.234      ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 128.77 MHz ; 128.77 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -6.766 ; -11987.303    ;
; controlUnit:myControlUnit|state[0] ; -5.718 ; -5.718        ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.352 ; 0.000         ;
; controlUnit:myControlUnit|state[0] ; 5.275 ; 0.000         ;
+------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -2709.684     ;
; controlUnit:myControlUnit|state[0] ; 0.478  ; 0.000         ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.766 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.091     ; 7.674      ;
; -6.676 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.091     ; 7.584      ;
; -6.640 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.145     ; 7.494      ;
; -6.620 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.540      ;
; -6.594 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.092     ; 7.501      ;
; -6.593 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.146     ; 7.446      ;
; -6.582 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.502      ;
; -6.561 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 7.478      ;
; -6.561 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 7.478      ;
; -6.548 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.091     ; 7.456      ;
; -6.478 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.092     ; 7.385      ;
; -6.476 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 7.392      ;
; -6.476 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.083     ; 7.392      ;
; -6.475 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 7.404      ;
; -6.475 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 7.404      ;
; -6.458 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 7.375      ;
; -6.452 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 7.382      ;
; -6.451 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.133     ; 7.317      ;
; -6.432 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; accumulator:myAccumulator|accOut[5]                              ; clk          ; clk         ; 1.000        ; -0.417     ; 7.014      ;
; -6.421 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.092     ; 7.328      ;
; -6.410 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; accumulator:myAccumulator|accOut[7]                              ; clk          ; clk         ; 1.000        ; -0.416     ; 6.993      ;
; -6.401 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.126     ; 7.274      ;
; -6.396 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 7.313      ;
; -6.394 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.125     ; 7.268      ;
; -6.393 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.091     ; 7.301      ;
; -6.383 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 7.311      ;
; -6.378 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.316      ;
; -6.369 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.085     ; 7.283      ;
; -6.365 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; accumulator:myAccumulator|accOut[6]                              ; clk          ; clk         ; 1.000        ; -0.386     ; 6.978      ;
; -6.359 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.279      ;
; -6.357 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 7.285      ;
; -6.357 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 7.285      ;
; -6.349 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 7.273      ;
; -6.325 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.085     ; 7.239      ;
; -6.318 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.139     ; 7.178      ;
; -6.317 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 7.240      ;
; -6.317 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.235      ;
; -6.317 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 7.240      ;
; -6.316 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 7.246      ;
; -6.314 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.234      ;
; -6.312 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a0~porta_address_reg0 ; accumulator:myAccumulator|accOut[5]                              ; clk          ; clk         ; 1.000        ; -0.399     ; 6.912      ;
; -6.311 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 7.248      ;
; -6.299 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 7.227      ;
; -6.298 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 7.227      ;
; -6.293 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.213      ;
; -6.290 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a0~porta_address_reg0 ; accumulator:myAccumulator|accOut[7]                              ; clk          ; clk         ; 1.000        ; -0.398     ; 6.891      ;
; -6.288 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.206      ;
; -6.287 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a0~porta_address_reg0 ; accumulator:myAccumulator|accOut[6]                              ; clk          ; clk         ; 1.000        ; -0.410     ; 6.876      ;
; -6.282 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.092     ; 7.189      ;
; -6.280 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.200      ;
; -6.276 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 7.204      ;
; -6.275 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.135     ; 7.139      ;
; -6.273 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.191      ;
; -6.272 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 7.199      ;
; -6.269 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.187      ;
; -6.265 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 7.192      ;
; -6.257 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 7.194      ;
; -6.255 ; controlUnit:myControlUnit|state[1]                                                             ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.133     ; 7.121      ;
; -6.254 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.085     ; 7.168      ;
; -6.253 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.173      ;
; -6.248 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.061     ; 7.186      ;
; -6.246 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.070     ; 7.175      ;
; -6.237 ; mar:mymar|out[7]                                                                               ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 7.167      ;
; -6.231 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 7.168      ;
; -6.231 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 7.158      ;
; -6.215 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.085     ; 7.129      ;
; -6.205 ; mar:mymar|out[0]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.079     ; 7.125      ;
; -6.195 ; mar:mymar|out[1]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 7.122      ;
; -6.195 ; mar:mymar|out[5]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.063     ; 7.131      ;
; -6.185 ; mar:mymar|out[3]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.103      ;
; -6.181 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 7.099      ;
; -6.174 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 7.101      ;
; -6.167 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 7.104      ;
; -6.140 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 7.068      ;
; -6.101 ; mar:mymar|out[2]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 7.028      ;
; -6.081 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a2~porta_address_reg0 ; accumulator:myAccumulator|accOut[6]                              ; clk          ; clk         ; 1.000        ; -0.387     ; 6.693      ;
; -6.062 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a4~porta_address_reg0 ; accumulator:myAccumulator|accOut[6]                              ; clk          ; clk         ; 1.000        ; -0.386     ; 6.675      ;
; -6.062 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.069     ; 6.992      ;
; -6.053 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; accumulator:myAccumulator|accOut[4]                              ; clk          ; clk         ; 1.000        ; -0.417     ; 6.635      ;
; -6.052 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a2~porta_address_reg0 ; accumulator:myAccumulator|accOut[5]                              ; clk          ; clk         ; 1.000        ; -0.418     ; 6.633      ;
; -6.043 ; mar:mymar|out[4]                                                                               ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 6.967      ;
; -6.034 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.409     ; 6.624      ;
; -6.019 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h14|binarycell:cell_1000_4|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.418     ; 6.600      ;
; -6.018 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a2~porta_address_reg0 ; accumulator:myAccumulator|accOut[3]                              ; clk          ; clk         ; 1.000        ; -0.388     ; 6.629      ;
; -6.014 ; mar:mymar|out[6]                                                                               ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.063     ; 6.950      ;
; -6.012 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a4~porta_address_reg0 ; accumulator:myAccumulator|accOut[5]                              ; clk          ; clk         ; 1.000        ; -0.396     ; 6.615      ;
; -6.009 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a0~porta_address_reg0 ; accumulator:myAccumulator|accOut[3]                              ; clk          ; clk         ; 1.000        ; -0.411     ; 6.597      ;
; -6.003 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h13|binarycell:cell_1101_1|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.398     ; 6.604      ;
; -5.998 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a8~porta_address_reg0 ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.398     ; 6.599      ;
; -5.994 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h12|binarycell:cell_1100_1|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.449     ; 6.544      ;
; -5.994 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h5|binarycell:cell_1101_2|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.409     ; 6.584      ;
; -5.993 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h5|binarycell:cell_1101_6|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.409     ; 6.583      ;
; -5.993 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h5|binarycell:cell_1110_6|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.409     ; 6.583      ;
; -5.993 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h6|binarycell:cell_0001_2|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.409     ; 6.583      ;
; -5.993 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h6|binarycell:cell_0101_2|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.409     ; 6.583      ;
; -5.993 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h12|binarycell:cell_1100_3|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.449     ; 6.543      ;
; -5.992 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h6|binarycell:cell_0101_6|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.409     ; 6.582      ;
; -5.992 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h5|binarycell:cell_1110_2|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.409     ; 6.582      ;
; -5.991 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h6|binarycell:cell_0011_6|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.409     ; 6.581      ;
; -5.991 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a7~porta_address_reg0 ; ram:myram|RamPart:h12|binarycell:cell_1100_6|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.449     ; 6.541      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlUnit:myControlUnit|state[0]'                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; -5.718 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; controlUnit:myControlUnit|instructionType ; clk          ; controlUnit:myControlUnit|state[0] ; 1.000        ; -1.648     ; 4.117      ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_1000_8|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_1000_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_1010_8|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_1010_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_0100_8|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_0100_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1100_8|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1100_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1010_8|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1010_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_0110_8|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0110_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_1100_8|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_1100_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h3|binarycell:cell_0000_8|dflipflop:binflop|q  ; ram:myram|RamPart:h3|binarycell:cell_0000_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_1000_8|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_1000_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_1010_8|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_1010_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_0001_8|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_0001_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_1001_8|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_1001_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_0011_8|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_0011_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_0111_8|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_0111_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_0101_8|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_0101_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h3|binarycell:cell_1111_8|dflipflop:binflop|q  ; ram:myram|RamPart:h3|binarycell:cell_1111_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_0111_7|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_0111_7|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_1001_7|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_1001_7|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h3|binarycell:cell_1100_5|dflipflop:binflop|q  ; ram:myram|RamPart:h3|binarycell:cell_1100_5|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h3|binarycell:cell_1010_5|dflipflop:binflop|q  ; ram:myram|RamPart:h3|binarycell:cell_1010_5|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_0111_4|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_0111_4|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_0110_4|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_0110_4|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_0100_4|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_0100_4|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1010_4|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1010_4|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1100_4|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1100_4|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h3|binarycell:cell_1100_3|dflipflop:binflop|q  ; ram:myram|RamPart:h3|binarycell:cell_1100_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h3|binarycell:cell_1010_3|dflipflop:binflop|q  ; ram:myram|RamPart:h3|binarycell:cell_1010_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_0100_3|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0100_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_0110_3|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0110_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_1010_3|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_1010_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_1001_3|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_1001_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h4|binarycell:cell_0111_3|dflipflop:binflop|q  ; ram:myram|RamPart:h4|binarycell:cell_0111_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_0110_1|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_0110_1|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1010_1|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1010_1|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1100_1|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1100_1|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_0011_1|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0011_1|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h10|binarycell:cell_0001_1|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0001_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1010_7|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1010_7|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1100_7|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1100_7|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_0100_7|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_0100_7|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_0110_7|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_0110_7|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_0001_6|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0001_6|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h1|binarycell:cell_1111_6|dflipflop:binflop|q  ; ram:myram|RamPart:h1|binarycell:cell_1111_6|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_1101_6|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_1101_6|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_0011_6|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0011_6|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h2|binarycell:cell_0101_6|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0101_6|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1100_6|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1100_6|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1010_6|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1010_6|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1010_5|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1010_5|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1100_5|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1100_5|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h10|binarycell:cell_1011_5|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1011_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h10|binarycell:cell_1101_5|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1101_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h10|binarycell:cell_0001_5|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0001_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_0100_3|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_0100_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h6|binarycell:cell_0110_3|dflipflop:binflop|q  ; ram:myram|RamPart:h6|binarycell:cell_0110_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1100_3|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1100_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1010_3|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1010_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1010_2|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1010_2|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h5|binarycell:cell_1100_2|dflipflop:binflop|q  ; ram:myram|RamPart:h5|binarycell:cell_1100_2|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h10|binarycell:cell_1101_2|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1101_2|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h10|binarycell:cell_1011_2|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1011_2|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h10|binarycell:cell_0001_2|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0001_2|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ram:myram|RamPart:h10|binarycell:cell_0000_2|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0000_2|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_0001_1|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0001_1|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_1001_1|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1001_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0111_1|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0111_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h12|binarycell:cell_0000_8|dflipflop:binflop|q ; ram:myram|RamPart:h12|binarycell:cell_0000_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h12|binarycell:cell_0010_8|dflipflop:binflop|q ; ram:myram|RamPart:h12|binarycell:cell_0010_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h12|binarycell:cell_0110_8|dflipflop:binflop|q ; ram:myram|RamPart:h12|binarycell:cell_0110_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h12|binarycell:cell_0100_8|dflipflop:binflop|q ; ram:myram|RamPart:h12|binarycell:cell_0100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_1001_8|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_1001_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_0111_8|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0111_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_0011_8|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0011_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_0101_8|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0101_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_0001_8|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0001_8|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0111_7|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0111_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_1001_7|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1001_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_1001_6|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1001_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0111_6|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0111_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0111_4|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0111_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_1001_4|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1001_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_1011_4|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1011_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_1101_4|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1101_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0011_4|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0011_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0101_4|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0101_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_1001_3|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1001_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0111_3|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0111_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0011_3|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0011_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0101_3|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0101_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h11|binarycell:cell_1001_3|dflipflop:binflop|q ; ram:myram|RamPart:h11|binarycell:cell_1001_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_0101_3|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0101_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_0011_3|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0011_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_0111_3|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_0111_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h2|binarycell:cell_1001_3|dflipflop:binflop|q  ; ram:myram|RamPart:h2|binarycell:cell_1001_3|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h12|binarycell:cell_0000_3|dflipflop:binflop|q ; ram:myram|RamPart:h12|binarycell:cell_0000_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h12|binarycell:cell_0010_3|dflipflop:binflop|q ; ram:myram|RamPart:h12|binarycell:cell_0010_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_1001_2|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_1001_2|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h10|binarycell:cell_0111_2|dflipflop:binflop|q ; ram:myram|RamPart:h10|binarycell:cell_0111_2|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h11|binarycell:cell_1001_2|dflipflop:binflop|q ; ram:myram|RamPart:h11|binarycell:cell_1001_2|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ram:myram|RamPart:h3|binarycell:cell_0101_1|dflipflop:binflop|q  ; ram:myram|RamPart:h3|binarycell:cell_0101_1|dflipflop:binflop|q  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlUnit:myControlUnit|state[0]'                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; 5.275 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; controlUnit:myControlUnit|instructionType ; clk          ; controlUnit:myControlUnit|state[0] ; 0.000        ; -1.484     ; 3.811      ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.338 ; -5258.799     ;
; controlUnit:myControlUnit|state[0] ; -2.584 ; -2.584        ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.180 ; 0.000         ;
; controlUnit:myControlUnit|state[0] ; 2.759 ; 0.000         ;
+------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -2232.684     ;
; controlUnit:myControlUnit|state[0] ; 0.433  ; 0.000         ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                    ;
+--------+------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.338 ; mar:mymar|out[3]                   ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.052     ; 4.273      ;
; -3.271 ; mar:mymar|out[0]                   ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.052     ; 4.206      ;
; -3.252 ; mar:mymar|out[1]                   ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.052     ; 4.187      ;
; -3.231 ; controlUnit:myControlUnit|state[1] ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.159      ;
; -3.217 ; mar:mymar|out[3]                   ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 4.162      ;
; -3.217 ; mar:mymar|out[5]                   ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.049     ; 4.155      ;
; -3.205 ; mar:mymar|out[3]                   ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.147      ;
; -3.197 ; mar:mymar|out[7]                   ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.143      ;
; -3.194 ; mar:mymar|out[1]                   ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.053     ; 4.128      ;
; -3.193 ; mar:mymar|out[7]                   ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.043     ; 4.137      ;
; -3.193 ; mar:mymar|out[5]                   ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.048     ; 4.132      ;
; -3.189 ; mar:mymar|out[2]                   ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.052     ; 4.124      ;
; -3.188 ; mar:mymar|out[1]                   ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.130      ;
; -3.187 ; mar:mymar|out[3]                   ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.046     ; 4.128      ;
; -3.186 ; mar:mymar|out[7]                   ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.048     ; 4.125      ;
; -3.170 ; mar:mymar|out[3]                   ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.053     ; 4.104      ;
; -3.166 ; controlUnit:myControlUnit|state[1] ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.093      ;
; -3.164 ; mar:mymar|out[4]                   ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.048     ; 4.103      ;
; -3.164 ; mar:mymar|out[5]                   ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.110      ;
; -3.152 ; mar:mymar|out[0]                   ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.053     ; 4.086      ;
; -3.149 ; mar:mymar|out[0]                   ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.091      ;
; -3.144 ; mar:mymar|out[6]                   ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.049     ; 4.082      ;
; -3.143 ; mar:mymar|out[5]                   ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.085      ;
; -3.140 ; mar:mymar|out[6]                   ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.048     ; 4.079      ;
; -3.135 ; mar:mymar|out[2]                   ; r_d:myrd|out[3]                                                  ; clk          ; clk         ; 1.000        ; -0.053     ; 4.069      ;
; -3.135 ; mar:mymar|out[7]                   ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.044     ; 4.078      ;
; -3.119 ; mar:mymar|out[3]                   ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.048     ; 4.058      ;
; -3.117 ; mar:mymar|out[3]                   ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.049     ; 4.055      ;
; -3.114 ; mar:mymar|out[4]                   ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.047     ; 4.054      ;
; -3.113 ; mar:mymar|out[7]                   ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.063      ;
; -3.110 ; controlUnit:myControlUnit|state[1] ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.049     ; 4.048      ;
; -3.108 ; mar:mymar|out[4]                   ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.058      ;
; -3.091 ; mar:mymar|out[6]                   ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.037      ;
; -3.089 ; mar:mymar|out[2]                   ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.049     ; 4.027      ;
; -3.079 ; mar:mymar|out[1]                   ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 4.024      ;
; -3.078 ; mar:mymar|out[7]                   ; r_d:myrd|out[1]                                                  ; clk          ; clk         ; 1.000        ; -0.047     ; 4.018      ;
; -3.077 ; mar:mymar|out[3]                   ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.041     ; 4.023      ;
; -3.077 ; mar:mymar|out[6]                   ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 4.026      ;
; -3.074 ; mar:mymar|out[0]                   ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.049     ; 4.012      ;
; -3.074 ; mar:mymar|out[7]                   ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 4.025      ;
; -3.070 ; mar:mymar|out[6]                   ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.045     ; 4.012      ;
; -3.064 ; controlUnit:myControlUnit|state[1] ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.052     ; 3.999      ;
; -3.062 ; mar:mymar|out[4]                   ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.040     ; 4.009      ;
; -3.052 ; mar:mymar|out[5]                   ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 4.001      ;
; -3.052 ; mar:mymar|out[0]                   ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.048     ; 3.991      ;
; -3.051 ; mar:mymar|out[0]                   ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 3.996      ;
; -3.050 ; mar:mymar|out[2]                   ; r_d:myrd|out[7]                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 3.995      ;
; -3.049 ; mar:mymar|out[7]                   ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.040     ; 3.996      ;
; -3.049 ; mar:mymar|out[2]                   ; r_d:myrd|out[6]                                                  ; clk          ; clk         ; 1.000        ; -0.045     ; 3.991      ;
; -3.039 ; mar:mymar|out[1]                   ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.977      ;
; -3.036 ; mar:mymar|out[5]                   ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.986      ;
; -3.028 ; controlUnit:myControlUnit|state[1] ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.048     ; 3.967      ;
; -3.028 ; mar:mymar|out[6]                   ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.971      ;
; -3.022 ; mar:mymar|out[1]                   ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.048     ; 3.961      ;
; -3.022 ; mar:mymar|out[5]                   ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 3.967      ;
; -3.011 ; controlUnit:myControlUnit|state[1] ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.943      ;
; -3.010 ; mar:mymar|out[0]                   ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.046     ; 3.951      ;
; -3.009 ; mar:mymar|out[4]                   ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.043     ; 3.953      ;
; -3.007 ; mar:mymar|out[2]                   ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.046     ; 3.948      ;
; -2.998 ; mar:mymar|out[2]                   ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.048     ; 3.937      ;
; -2.995 ; mar:mymar|out[5]                   ; r_d:myrd|out[5]                                                  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.938      ;
; -2.990 ; mar:mymar|out[2]                   ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.041     ; 3.936      ;
; -2.982 ; mar:mymar|out[1]                   ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.046     ; 3.923      ;
; -2.981 ; mar:mymar|out[1]                   ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.041     ; 3.927      ;
; -2.979 ; mar:mymar|out[4]                   ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.930      ;
; -2.975 ; controlUnit:myControlUnit|state[1] ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.906      ;
; -2.975 ; mar:mymar|out[0]                   ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.041     ; 3.921      ;
; -2.949 ; mar:mymar|out[6]                   ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.042     ; 3.894      ;
; -2.940 ; controlUnit:myControlUnit|state[1] ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.053     ; 3.874      ;
; -2.936 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_7|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.869      ;
; -2.935 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_3|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.868      ;
; -2.934 ; mar:mymar|out[4]                   ; r_d:myrd|out[0]                                                  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.877      ;
; -2.928 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_8|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.861      ;
; -2.924 ; mar:mymar|out[7]                   ; ram:myram|RamPart:h11|binarycell:cell_1000_7|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.069     ; 3.842      ;
; -2.919 ; mar:mymar|out[1]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_7|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.852      ;
; -2.918 ; mar:mymar|out[1]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_3|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.851      ;
; -2.911 ; mar:mymar|out[1]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_8|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.844      ;
; -2.908 ; mar:mymar|out[4]                   ; r_d:myrd|out[4]                                                  ; clk          ; clk         ; 1.000        ; -0.041     ; 3.854      ;
; -2.907 ; mar:mymar|out[6]                   ; r_d:myrd|out[2]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.857      ;
; -2.905 ; mar:mymar|out[7]                   ; ram:myram|RamPart:h13|binarycell:cell_0100_1|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.079     ; 3.813      ;
; -2.901 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h13|binarycell:cell_1100_4|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.063     ; 3.825      ;
; -2.900 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h13|binarycell:cell_1100_1|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.063     ; 3.824      ;
; -2.885 ; mar:mymar|out[7]                   ; ram:myram|RamPart:h11|binarycell:cell_1100_8|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.070     ; 3.802      ;
; -2.880 ; mar:mymar|out[0]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_7|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.813      ;
; -2.879 ; mar:mymar|out[0]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_3|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.812      ;
; -2.877 ; mar:mymar|out[2]                   ; ram:myram|RamPart:h13|binarycell:cell_0100_1|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.084     ; 3.780      ;
; -2.875 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h3|binarycell:cell_1001_3|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.798      ;
; -2.874 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h3|binarycell:cell_1001_2|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.797      ;
; -2.872 ; mar:mymar|out[0]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_8|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.805      ;
; -2.870 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h11|binarycell:cell_1000_7|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.074     ; 3.783      ;
; -2.867 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h3|binarycell:cell_1001_1|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.785      ;
; -2.867 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_4|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.797      ;
; -2.865 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h3|binarycell:cell_1001_4|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.789      ;
; -2.864 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h3|binarycell:cell_1001_6|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.788      ;
; -2.850 ; mar:mymar|out[1]                   ; ram:myram|RamPart:h4|binarycell:cell_0111_4|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.780      ;
; -2.839 ; mar:mymar|out[3]                   ; ram:myram|RamPart:h3|binarycell:cell_1001_5|dflipflop:binflop|q  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.771      ;
; -2.838 ; mar:mymar|out[6]                   ; ram:myram|RamPart:h13|binarycell:cell_1110_7|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.043     ; 3.782      ;
; -2.838 ; mar:mymar|out[1]                   ; ram:myram|RamPart:h11|binarycell:cell_1000_7|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.074     ; 3.751      ;
; -2.837 ; mar:mymar|out[5]                   ; ram:myram|RamPart:h12|binarycell:cell_1111_1|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.072     ; 3.752      ;
; -2.837 ; mar:mymar|out[5]                   ; ram:myram|RamPart:h12|binarycell:cell_1111_3|dflipflop:binflop|q ; clk          ; clk         ; 1.000        ; -0.072     ; 3.752      ;
+--------+------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlUnit:myControlUnit|state[0]'                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; -2.584 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; controlUnit:myControlUnit|instructionType ; clk          ; controlUnit:myControlUnit|state[0] ; 1.000        ; -1.099     ; 1.971      ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0011_5|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0011_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0001_5|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0001_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_1001_3|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1001_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0111_3|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0111_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0000_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0000_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0010_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0010_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0100_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0100_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0110_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0110_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0100_1|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0100_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0110_1|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0110_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1010_1|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1010_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0101_1|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0101_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1001_1|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1001_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1011_1|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1011_1|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_1000_8|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1000_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_1010_8|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1010_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_0100_8|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_0110_8|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0110_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h5|binarycell:cell_1100_8|dflipflop:binflop|q ; ram:myram|RamPart:h5|binarycell:cell_1100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h5|binarycell:cell_1010_8|dflipflop:binflop|q ; ram:myram|RamPart:h5|binarycell:cell_1010_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0100_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0110_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0110_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1100_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0000_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0000_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1000_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1000_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1010_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1010_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0000_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0000_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0100_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0100_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0110_8|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0110_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1111_8|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1111_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0011_8|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0011_8|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_0000_7|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0000_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_0010_7|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0010_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_1010_7|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1010_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_1000_7|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1000_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0010_7|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0010_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0100_7|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0100_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1010_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1010_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0100_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0100_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1000_7|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1000_7|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1000_6|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1000_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1111_6|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1111_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0101_6|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0101_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0111_6|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0111_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0001_6|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0001_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0011_6|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0011_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0101_6|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0101_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0011_6|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0011_6|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_0000_5|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0000_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_0010_5|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0010_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_1000_5|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_1000_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0100_5|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0100_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_1000_5|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1000_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0110_5|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0110_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0100_5|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0100_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0010_5|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0010_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0100_5|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0100_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0000_5|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0000_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1100_5|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1100_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1010_5|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1010_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1000_5|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1000_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1000_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1000_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0110_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0110_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0010_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0010_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0100_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0100_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0000_5|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0000_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0011_5|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0011_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1110_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1110_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1101_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1101_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0001_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0001_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0011_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0011_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1011_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1011_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1001_5|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1001_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1111_5|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1111_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_1001_5|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1001_5|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0111_4|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0111_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0101_4|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0101_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0011_4|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0011_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_1001_4|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_1001_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0110_4|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0110_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0100_4|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0100_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_0110_4|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_0110_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_0110_4|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0110_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h6|binarycell:cell_0100_4|dflipflop:binflop|q ; ram:myram|RamPart:h6|binarycell:cell_0100_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h5|binarycell:cell_1010_4|dflipflop:binflop|q ; ram:myram|RamPart:h5|binarycell:cell_1010_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h5|binarycell:cell_1100_4|dflipflop:binflop|q ; ram:myram|RamPart:h5|binarycell:cell_1100_4|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h3|binarycell:cell_1000_3|dflipflop:binflop|q ; ram:myram|RamPart:h3|binarycell:cell_1000_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0100_3|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0100_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0110_3|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0110_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0100_3|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0100_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0110_3|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0110_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1010_3|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1010_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0101_3|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0101_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h4|binarycell:cell_0011_3|dflipflop:binflop|q ; ram:myram|RamPart:h4|binarycell:cell_0011_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0011_3|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0011_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0001_3|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0001_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0101_3|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0101_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h1|binarycell:cell_0111_3|dflipflop:binflop|q ; ram:myram|RamPart:h1|binarycell:cell_0111_3|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_0111_2|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_0111_2|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ram:myram|RamPart:h2|binarycell:cell_1001_2|dflipflop:binflop|q ; ram:myram|RamPart:h2|binarycell:cell_1001_2|dflipflop:binflop|q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlUnit:myControlUnit|state[0]'                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                   ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+
; 2.759 ; rom:myrom|altsyncram:Ram0_rtl_0|altsyncram_4p61:auto_generated|ram_block1a6~porta_address_reg0 ; controlUnit:myControlUnit|instructionType ; clk          ; controlUnit:myControlUnit|state[0] ; 0.000        ; -0.996     ; 1.783      ;
+-------+------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                               ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                    ; -7.394     ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  clk                                ; -7.394     ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  controlUnit:myControlUnit|state[0] ; -6.371     ; 2.759 ; N/A      ; N/A     ; 0.433               ;
; Design-wide TNS                     ; -13385.637 ; 0.0   ; 0.0      ; 0.0     ; -2709.948           ;
;  clk                                ; -13379.266 ; 0.000 ; N/A      ; N/A     ; -2709.948           ;
;  controlUnit:myControlUnit|state[0] ; -6.371     ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; zeroF         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; carryF        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; negativeF     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overflowF     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zeroF         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; carryF        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; negativeF     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; overflowF     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zeroF         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; carryF        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; negativeF     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; overflowF     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zeroF         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; carryF        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; negativeF     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; overflowF     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk                                ; clk                                ; 51838    ; 0        ; 0        ; 0        ;
; controlUnit:myControlUnit|state[0] ; clk                                ; 12332    ; 6171     ; 0        ; 0        ;
; clk                                ; controlUnit:myControlUnit|state[0] ; 1        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk                                ; clk                                ; 51838    ; 0        ; 0        ; 0        ;
; controlUnit:myControlUnit|state[0] ; clk                                ; 12332    ; 6171     ; 0        ; 0        ;
; clk                                ; controlUnit:myControlUnit|state[0] ; 1        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 88    ; 88   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                         ;
+------------------------------------+------------------------------------+------+-------------+
; Target                             ; Clock                              ; Type ; Status      ;
+------------------------------------+------------------------------------+------+-------------+
; clk                                ; clk                                ; Base ; Constrained ;
; controlUnit:myControlUnit|state[0] ; controlUnit:myControlUnit|state[0] ; Base ; Constrained ;
+------------------------------------+------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; carryF      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; negativeF   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; overflowF   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zeroF       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; carryF      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; negativeF   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; overflowF   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zeroF       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition
    Info: Processing started: Fri Sep 24 02:33:40 2021
Info: Command: quartus_sta hw4 -c hw4
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'hw4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controlUnit:myControlUnit|state[0] controlUnit:myControlUnit|state[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.394          -13379.266 clk 
    Info (332119):    -6.371              -6.371 controlUnit:myControlUnit|state[0] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
    Info (332119):     5.880               0.000 controlUnit:myControlUnit|state[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2709.948 clk 
    Info (332119):     0.451               0.000 controlUnit:myControlUnit|state[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.766
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.766          -11987.303 clk 
    Info (332119):    -5.718              -5.718 controlUnit:myControlUnit|state[0] 
Info (332146): Worst-case hold slack is 0.352
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.352               0.000 clk 
    Info (332119):     5.275               0.000 controlUnit:myControlUnit|state[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2709.684 clk 
    Info (332119):     0.478               0.000 controlUnit:myControlUnit|state[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.338           -5258.799 clk 
    Info (332119):    -2.584              -2.584 controlUnit:myControlUnit|state[0] 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
    Info (332119):     2.759               0.000 controlUnit:myControlUnit|state[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2232.684 clk 
    Info (332119):     0.433               0.000 controlUnit:myControlUnit|state[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4993 megabytes
    Info: Processing ended: Fri Sep 24 02:33:43 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


