版图布局优化的集成电路 本发明揭露了一种版图布局优化的集成电路，其特征在于，其包括信号单元，所述信号单元包括封装垫、低压区域及接收单元、PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动、PMOS驱动单元、NMOS驱动单元和用作静电保护的P型二极管及N型二极管，所述封装垫在晶片上的投影区域与PMOS驱动单元和NMOS驱动单元在晶片上的投影区域分开。本发明改变了传统接口单元的版图布局，以使接口单元中主要的电源线/地线区域与封装垫区域分开，从而减少接口单元中的封装垫与电源线/地线的冲突，进而减少总的金属层数，降低成本。
