# УП-1
Этот репозиторий содержит реализацию дипломного проекта "Разработка RTL-oписания интегрированного микропроцессорного модуля c RISC-архитектурой", выступающего в качестве ВКР на четвёртом курсе факультета ЭКТ кафедры ПКИМС

## Расшифровка
Учебный процессор - 1

## Содержание репозитория
В корне лежат основные исходники проекта. Язык - Verilog (IEEE 1364-2005)  
В папке Docs лежит основная документация по проекту  
В папке MultiplierGenerator находится утилита - генератор полных умножителей

В качестве основного симулятора используется [IcarusVerilog](www.github.com/steveicarus/iverilog) для Linux последней версии из git (11.0 (devel) (s20150603-359-g6e5ed73))
В качестве основного синтезатора выступает набор Quartus Prime для Windows версии 15.1.0.185

## Структура исходного кода УП-1
Главный (top) модуль находится в main.v и называется main. В нём инстанцирован(?) модуль тестовой сборки процессора. Модуль main выполняет роль главного теста. В данный момент тест заключён в модуль test_rom, который представляет собой разрежённый блок памяти только для чтения, имплементированный на parallel case

Модуль тестовой сборки процессора находится в файле test\_processor\_assembly.v. Данный модуль представляет собой соединение из трёх модулей:
 * Модуля тестовой сборки конвейера, который содержит всю логику ядра процессора
 * Модуля встроенной оперативной памяти, который представляет собой оперативную память мгновенного действия (0-clock delay) с раздельными портами чтения и записи ёмкостью 1024 слова
 * Модуля тестовой сборки периферийных устройств, в котором собраны и назначены на адреса и пины все доступные периферические устройства

Модуль тестовой сборки конвейера находится в файле test\_pipeline\_assembly.v. В нем инстанцированы и соединены в необходимом порядке все стадии конвейера, а также регистровый файл, который представляет собой файл 32 регистров с двумя портами чтения и двумя портами записи и асинхронными выходами для спец. регистров:
 * LR - адрес возврата (30)
 * PC - счётчик инструкций, или программный счётчик (31)
 * SP - указатель стека (пока не используется, считается регистром общего назначения) (29)
 * ST - регистр статуса (28)
Регистр статуса также имеет синхронный вход и сигнал записи.  
Схема конвейера представлена в файле [overview.eps](/docs/presentation/overview.eps)

Модуль тестовой сборки периферийных устройств находится в файле test\_periph\_assembly.v. В нём содержатся инстанциации следующих устройств:
 * Мультиплексор пинов на 4 функции ввода-вывода (gpio_mux.v)
 * Стандартный контроллер GPIO
В разработке находятся модули следующих устройств:
 * SPI мастер
 * UART контроллер ввода вывода (базовый)
Количество инстанциаций соответствует 128 пинам.  
Также каждому устройству здесь назначен свой адрес на шине периферийных устройств.

## _TO BE CONTINUED..._
