autoidx 0

module \top
  wire input 1 \clk
  wire input 1 \rx
  wire width 1 \wire2

  cell $eq $cell3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \rx
    connect \B 1'0
    connect \Y \wire2
  end

  wire width 1 \wire4
  connect \wire4 \wire2 [0]
  wire width 1 \wire5

  cell $logic_not $cell6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \Y \wire5
  end

  wire width 18 \wire7
  wire width 2 \wire9

  cell $eq $cell10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \Y \wire9
  end

  wire width 1 \wire11
  connect \wire11 \wire9 [0]
  wire width 2 \wire12

  cell $eq $cell13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'01
    connect \Y \wire12
  end

  wire width 1 \wire14
  connect \wire14 \wire12 [0]
  wire width 2 \wire15

  cell $eq $cell16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'10
    connect \Y \wire15
  end

  wire width 1 \wire17
  connect \wire17 \wire15 [0]
  wire width 16 \wire18

  cell $eq $cell19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000000100111000
    connect \Y \wire18
  end

  wire width 1 \wire20
  connect \wire20 \wire18 [0]
  wire width 1 \wire21

  cell $logic_and $cell22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire20
    connect \B \wire14
    connect \Y \wire21
  end

  wire width 16 \wire23

  cell $eq $cell24
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000001001110000
    connect \Y \wire23
  end

  wire width 1 \wire25
  connect \wire25 \wire23 [0]
  wire width 1 \wire26

  cell $logic_and $cell27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire17
    connect \Y \wire26
  end

  wire width 3 \wire28
  wire width 3 \wire30

  cell $eq $cell31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire30
  end

  wire width 1 \wire32
  connect \wire32 \wire30 [0]
  wire width 3 \wire33

  cell $add $cell34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 1'1
    connect \Y \wire33
  end

  wire width 3 \wire35

  cell $mux $cell36
    parameter \WIDTH 3
    connect \A \wire33
    connect \B 3'000
    connect \S \wire32
    connect \Y \wire35
  end

  wire width 3 \wire37

  cell $mux $cell38
    parameter \WIDTH 3
    connect \A \wire28
    connect \B \wire35
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire37
  end


  process $proc29
    


    sync posedge \clk
      update \wire28 \wire37
  end

  wire width 3 \wire39

  cell $eq $cell40
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire39
  end

  wire width 1 \wire41
  connect \wire41 \wire39 [0]
  wire width 8 \wire42
  wire width 8 \wire44

  cell $and $cell45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { \wire42 [0:0] \wire42 [7:7] \wire42 [6:6] \wire42 [5:5] \wire42 [4:4] \wire42 [3:3] \wire42 [2:2] \wire42 [1:1] }
    connect \B 8'01111111
    connect \Y \wire44
  end

  wire width 8 \wire46

  cell $or $cell47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { { \wire26 \rx } [0:0] 7'0000000 }
    connect \B \wire44
    connect \Y \wire46
  end

  wire width 8 \wire48

  cell $mux $cell49
    parameter \WIDTH 8
    connect \A \wire42
    connect \B \wire46
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire48
  end


  process $proc43
    


    sync posedge \clk
      update \wire42 \wire48
  end

  wire width 1 \wire50
  wire width 1 \wire52

  cell $logic_and $cell53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire41
    connect \B { \wire26 \rx } [1:1]
    connect \Y \wire52
  end


  process $proc51
    


    sync posedge \clk
      update \wire50 \wire52
  end

  wire width 1 \wire54

  cell $logic_and $cell55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire11
    connect \Y \wire54
  end

  wire width 1 \wire56

  cell $logic_and $cell57
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire21
    connect \Y \wire56
  end

  wire width 1 \wire58

  cell $logic_and $cell59
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire50 \wire42 } [8:8]
    connect \B \wire17
    connect \Y \wire58
  end

  wire width 1 \wire60

  cell $logic_and $cell61
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire5
    connect \B \wire21
    connect \Y \wire60
  end

  wire width 2 \wire62

  cell $eq $cell63
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'11
    connect \Y \wire62
  end

  wire width 1 \wire64
  connect \wire64 \wire62 [0]
  wire width 1 \wire65

  cell $logic_and $cell66
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire64
    connect \Y \wire65
  end

  wire width 1 \wire67

  cell $logic_or $cell68
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire60
    connect \B \wire65
    connect \Y \wire67
  end

  wire width 2 \wire69

  cell $mux $cell70
    parameter \WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \S \wire67
    connect \Y \wire69
  end

  wire width 2 \wire71

  cell $mux $cell72
    parameter \WIDTH 2
    connect \A \wire69
    connect \B 2'11
    connect \S \wire58
    connect \Y \wire71
  end

  wire width 2 \wire73

  cell $mux $cell74
    parameter \WIDTH 2
    connect \A \wire71
    connect \B 2'10
    connect \S \wire56
    connect \Y \wire73
  end

  wire width 2 \wire75

  cell $mux $cell76
    parameter \WIDTH 2
    connect \A \wire73
    connect \B 2'01
    connect \S \wire54
    connect \Y \wire75
  end

  wire width 1 \wire77

  cell $logic_or $cell78
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire11
    connect \B \wire21
    connect \Y \wire77
  end

  wire width 1 \wire79

  cell $logic_or $cell80
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire77
    connect \B \wire25
    connect \Y \wire79
  end

  wire width 16 \wire81

  cell $add $cell82
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 1'1
    connect \Y \wire81
  end

  wire width 16 \wire83

  cell $mux $cell84
    parameter \WIDTH 16
    connect \A \wire81
    connect \B 16'0000000000000000
    connect \S \wire79
    connect \Y \wire83
  end


  process $proc8
    


    sync posedge \clk
      update \wire7 { \wire83 \wire75 }
  end

  wire width 1 \wire85
  wire width 1 \wire87

  cell $eq $cell88
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire85
    connect \B 1'0
    connect \Y \wire87
  end

  wire width 1 \wire89
  connect \wire89 \wire87 [0]
  wire width 16 \wire90
  wire width 16 \wire92

  cell $eq $cell93
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire90
    connect \B 16'0000001001110000
    connect \Y \wire92
  end

  wire width 1 \wire94
  connect \wire94 \wire92 [0]
  wire width 1 \wire95

  cell $logic_or $cell96
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire89
    connect \B \wire94
    connect \Y \wire95
  end

  wire width 16 \wire97

  cell $add $cell98
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire90
    connect \B 1'1
    connect \Y \wire97
  end

  wire width 16 \wire99

  cell $mux $cell100
    parameter \WIDTH 16
    connect \A \wire97
    connect \B 16'0000000000000000
    connect \S \wire95
    connect \Y \wire99
  end


  process $proc91
    


    sync posedge \clk
      update \wire90 \wire99
  end

  wire width 16 \wire101

  cell $eq $cell102
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire90
    connect \B 16'0000001001110000
    connect \Y \wire101
  end

  wire width 1 \wire103
  connect \wire103 \wire101 [0]
  wire width 1 \wire104

  cell $logic_not $cell105
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire103
    connect \Y \wire104
  end

  wire width 8 \wire106
  wire width 8 \wire108

  cell $eq $cell109
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire106
    connect \B 8'00001001
    connect \Y \wire108
  end

  wire width 1 \wire110
  connect \wire110 \wire108 [0]
  wire width 8 \wire111

  cell $add $cell112
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire106
    connect \B 1'1
    connect \Y \wire111
  end

  wire width 8 \wire113

  cell $mux $cell114
    parameter \WIDTH 8
    connect \A \wire111
    connect \B 8'00000000
    connect \S \wire110
    connect \Y \wire113
  end

  wire width 8 \wire115

  cell $mux $cell116
    parameter \WIDTH 8
    connect \A \wire113
    connect \B \wire106
    connect \S \wire104
    connect \Y \wire115
  end


  process $proc107
    


    sync posedge \clk
      update \wire106 \wire115
  end

  wire width 8 \wire117

  cell $eq $cell118
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire106
    connect \B 8'00000000
    connect \Y \wire117
  end

  wire width 1 \wire119
  connect \wire119 \wire117 [0]
  wire width 8 \wire120

  cell $eq $cell121
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire106
    connect \B 8'00001001
    connect \Y \wire120
  end

  wire width 1 \wire122
  connect \wire122 \wire120 [0]
  wire width 8 \wire123
  wire width 8 \wire125

  cell $shr $cell126
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire123
    connect \B 1'1
    connect \Y \wire125
  end

  wire width 8 \wire127

  cell $mux $cell128
    parameter \WIDTH 8
    connect \A \wire125
    connect \B \wire123
    connect \S \wire104
    connect \Y \wire127
  end

  wire width 8 \wire129

  cell $mux $cell130
    parameter \WIDTH 8
    connect \A \wire127
    connect \B \wire123
    connect \S \wire119
    connect \Y \wire129
  end

  wire width 8 \wire131

  cell $mux $cell132
    parameter \WIDTH 8
    connect \A \wire129
    connect \B { \wire50 \wire42 } [7:0]
    connect \S \wire89
    connect \Y \wire131
  end


  process $proc124
    


    sync posedge \clk
      update \wire123 \wire131
  end

  wire width 1 \wire133
  connect \wire133 \wire123 [0]
  wire width 1 \wire134

  cell $mux $cell135
    parameter \WIDTH 1
    connect \A \wire133
    connect \B 1'1
    connect \S \wire122
    connect \Y \wire134
  end

  wire width 1 \wire136

  cell $mux $cell137
    parameter \WIDTH 1
    connect \A \wire134
    connect \B 1'0
    connect \S \wire119
    connect \Y \wire136
  end

  wire width 1 \wire138

  cell $mux $cell139
    parameter \WIDTH 1
    connect \A \wire136
    connect \B 1'1
    connect \S \wire89
    connect \Y \wire138
  end

  wire output 140 \tx
  connect \tx \wire138
  wire width 1 \wire141

  cell $logic_and $cell142
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire103
    connect \B \wire122
    connect \Y \wire141
  end

  wire width 1 \wire143

  cell $logic_not $cell144
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire141
    connect \Y \wire143
  end

  wire width 1 \wire145

  cell $mux $cell146
    parameter \WIDTH 1
    connect \A \wire143
    connect \B { \wire50 \wire42 } [8:8]
    connect \S \wire89
    connect \Y \wire145
  end


  process $proc86
    


    sync posedge \clk
      update \wire85 \wire145
  end

end
