//***************************************************************************//
//***************************************************************************//
//***************************************************************************//
//**************                                          *******************//
//**************                                          *******************//
//**************      (c) SASIC Technologies Pvt Ltd      *******************//
//**************          (c) Verilogic Solutions         *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************           www.sasictek.com               *******************//
//**************          www.verilog-ic.com              *******************//
//**************                                          *******************//
//**************           Twitter:@sasictek              *******************//
//**************                                          *******************//
//**************                                          *******************//
//**************                                          *******************//
//***************************************************************************//
//***************************************************************************//


//              File Name : top_module.v
//              File Type: Verilog                                 
//              Creation Date : 18-11-2016
//              Last Modified : Sat 19 Nov 2016 05:37:31 PM IST

                             
//***************************************************************************//
//***************************************************************************//
                             

//              Author:
//              Reviewer:
//              Manager:
                             

//***************************************************************************//
//***************************************************************************//
//
//
//
		module top #(parameter T_WIDTH=8)
								(input top_clk,
								 input top_rst,
							 	 input [T_WIDTH-1:0]top_datain,
								 output reg [T_WIDTH-1:0]top_dataout,
							 	 input top_tx_ready,
							 	 input top_rx_ready);

		wire temp_req,temp_ack;
		wire [T_WIDTH-1:0]temp_datain;
				Tx tx_insta(.tx_clk(top_clk),.tx_rst(top_rst),.tx_datain(top_datain),.tx_ready(top_tx_ready),.tx_req(temp_req),.tx_dataout(temp_datain),.tx_ack(temp_ack));
				Rx rx_insta(.rx_clk(top_clk),.rx_rst(top_rst),.rx_req(temp_req),.rx_datain(temp_datain),.rx_ack(temp_ack),.rx_dataout(top_dataout),.rx_ready(top_rx_ready));

			endmodule
