{
  "module_name": "at91sam9_ddrsdr.h",
  "hash_id": "dd6c71c33db5a2674dd6aa01397fb53b8116041cec09dfc553ec6474316180cf",
  "original_prompt": "Ingested from linux-6.6.14/include/soc/at91/at91sam9_ddrsdr.h",
  "human_readable_source": " \n \n#ifndef AT91SAM9_DDRSDR_H\n#define AT91SAM9_DDRSDR_H\n\n#define AT91_DDRSDRC_MR\t\t0x00\t \n#define\t\tAT91_DDRSDRC_MODE\t(0x7 << 0)\t\t \n#define\t\t\tAT91_DDRSDRC_MODE_NORMAL\t0\n#define\t\t\tAT91_DDRSDRC_MODE_NOP\t\t1\n#define\t\t\tAT91_DDRSDRC_MODE_PRECHARGE\t2\n#define\t\t\tAT91_DDRSDRC_MODE_LMR\t\t3\n#define\t\t\tAT91_DDRSDRC_MODE_REFRESH\t4\n#define\t\t\tAT91_DDRSDRC_MODE_EXT_LMR\t5\n#define\t\t\tAT91_DDRSDRC_MODE_DEEP\t\t6\n\n#define AT91_DDRSDRC_RTR\t0x04\t \n#define\t\tAT91_DDRSDRC_COUNT\t(0xfff << 0)\t\t \n\n#define AT91_DDRSDRC_CR\t\t0x08\t \n#define\t\tAT91_DDRSDRC_NC\t\t(3 << 0)\t\t \n#define\t\t\tAT91_DDRSDRC_NC_SDR8\t(0 << 0)\n#define\t\t\tAT91_DDRSDRC_NC_SDR9\t(1 << 0)\n#define\t\t\tAT91_DDRSDRC_NC_SDR10\t(2 << 0)\n#define\t\t\tAT91_DDRSDRC_NC_SDR11\t(3 << 0)\n#define\t\t\tAT91_DDRSDRC_NC_DDR9\t(0 << 0)\n#define\t\t\tAT91_DDRSDRC_NC_DDR10\t(1 << 0)\n#define\t\t\tAT91_DDRSDRC_NC_DDR11\t(2 << 0)\n#define\t\t\tAT91_DDRSDRC_NC_DDR12\t(3 << 0)\n#define\t\tAT91_DDRSDRC_NR\t\t(3 << 2)\t\t \n#define\t\t\tAT91_DDRSDRC_NR_11\t(0 << 2)\n#define\t\t\tAT91_DDRSDRC_NR_12\t(1 << 2)\n#define\t\t\tAT91_DDRSDRC_NR_13\t(2 << 2)\n#define\t\t\tAT91_DDRSDRC_NR_14\t(3 << 2)\n#define\t\tAT91_DDRSDRC_CAS\t(7 << 4)\t\t \n#define\t\t\tAT91_DDRSDRC_CAS_2\t(2 << 4)\n#define\t\t\tAT91_DDRSDRC_CAS_3\t(3 << 4)\n#define\t\t\tAT91_DDRSDRC_CAS_25\t(6 << 4)\n#define\t\tAT91_DDRSDRC_RST_DLL\t(1 << 7)\t\t \n#define\t\tAT91_DDRSDRC_DICDS\t(1 << 8)\t\t \n#define\t\tAT91_DDRSDRC_DIS_DLL\t(1 << 9)\t\t \n#define\t\tAT91_DDRSDRC_OCD\t(1 << 12)\t\t \n#define\t\tAT91_DDRSDRC_DQMS\t(1 << 16)\t\t \n#define\t\tAT91_DDRSDRC_ACTBST\t(1 << 18)\t\t \n\n#define AT91_DDRSDRC_T0PR\t0x0C\t \n#define\t\tAT91_DDRSDRC_TRAS\t(0xf <<  0)\t\t \n#define\t\tAT91_DDRSDRC_TRCD\t(0xf <<  4)\t\t \n#define\t\tAT91_DDRSDRC_TWR\t(0xf <<  8)\t\t \n#define\t\tAT91_DDRSDRC_TRC\t(0xf << 12)\t\t \n#define\t\tAT91_DDRSDRC_TRP\t(0xf << 16)\t\t \n#define\t\tAT91_DDRSDRC_TRRD\t(0xf << 20)\t\t \n#define\t\tAT91_DDRSDRC_TWTR\t(0x7 << 24)\t\t \n#define\t\tAT91_DDRSDRC_RED_WRRD\t(0x1 << 27)\t\t \n#define\t\tAT91_DDRSDRC_TMRD\t(0xf << 28)\t\t \n\n#define AT91_DDRSDRC_T1PR\t0x10\t \n#define\t\tAT91_DDRSDRC_TRFC\t(0x1f << 0)\t\t \n#define\t\tAT91_DDRSDRC_TXSNR\t(0xff << 8)\t\t \n#define\t\tAT91_DDRSDRC_TXSRD\t(0xff << 16)\t\t \n#define\t\tAT91_DDRSDRC_TXP\t(0xf  << 24)\t\t \n\n#define AT91_DDRSDRC_T2PR\t0x14\t \n#define\t\tAT91_DDRSDRC_TXARD\t(0xf  << 0)\t\t \n#define\t\tAT91_DDRSDRC_TXARDS\t(0xf  << 4)\t\t \n#define\t\tAT91_DDRSDRC_TRPA\t(0xf  << 8)\t\t \n#define\t\tAT91_DDRSDRC_TRTP\t(0x7  << 12)\t\t \n\n#define AT91_DDRSDRC_LPR\t0x1C\t \n#define\t\tAT91_DDRSDRC_LPCB\t(3 << 0)\t\t \n#define\t\t\tAT91_DDRSDRC_LPCB_DISABLE\t\t0\n#define\t\t\tAT91_DDRSDRC_LPCB_SELF_REFRESH\t\t1\n#define\t\t\tAT91_DDRSDRC_LPCB_POWER_DOWN\t\t2\n#define\t\t\tAT91_DDRSDRC_LPCB_DEEP_POWER_DOWN\t3\n#define\t\tAT91_DDRSDRC_CLKFR\t(1 << 2)\t \n#define\t\tAT91_DDRSDRC_LPDDR2_PWOFF\t(1 << 3)\t \n#define\t\tAT91_DDRSDRC_PASR\t(7 << 4)\t \n#define\t\tAT91_DDRSDRC_TCSR\t(3 << 8)\t \n#define\t\tAT91_DDRSDRC_DS\t\t(3 << 10)\t \n#define\t\tAT91_DDRSDRC_TIMEOUT\t(3 << 12)\t \n#define\t\t\tAT91_DDRSDRC_TIMEOUT_0_CLK_CYCLES\t(0 << 12)\n#define\t\t\tAT91_DDRSDRC_TIMEOUT_64_CLK_CYCLES\t(1 << 12)\n#define\t\t\tAT91_DDRSDRC_TIMEOUT_128_CLK_CYCLES\t(2 << 12)\n#define\t\tAT91_DDRSDRC_APDE\t(1 << 16)\t  \n#define\t\tAT91_DDRSDRC_UPD_MR\t(3 << 20)\t  \n\n#define AT91_DDRSDRC_MDR\t0x20\t \n#define\t\tAT91_DDRSDRC_MD\t\t(7 << 0)\t \n#define\t\t\tAT91_DDRSDRC_MD_SDR\t\t0\n#define\t\t\tAT91_DDRSDRC_MD_LOW_POWER_SDR\t1\n#define\t\t\tAT91_DDRSDRC_MD_LOW_POWER_DDR\t3\n#define\t\t\tAT91_DDRSDRC_MD_LPDDR3\t\t5\n#define\t\t\tAT91_DDRSDRC_MD_DDR2\t\t6\t \n#define\t\t\tAT91_DDRSDRC_MD_LPDDR2\t\t7\n#define\t\tAT91_DDRSDRC_DBW\t(1 << 4)\t\t \n#define\t\t\tAT91_DDRSDRC_DBW_32BITS\t\t(0 <<  4)\n#define\t\t\tAT91_DDRSDRC_DBW_16BITS\t\t(1 <<  4)\n\n#define AT91_DDRSDRC_DLL\t0x24\t \n#define\t\tAT91_DDRSDRC_MDINC\t(1 << 0)\t\t \n#define\t\tAT91_DDRSDRC_MDDEC\t(1 << 1)\t\t \n#define\t\tAT91_DDRSDRC_MDOVF\t(1 << 2)\t\t \n#define\t\tAT91_DDRSDRC_MDVAL\t(0xff <<  8)\t\t \n\n#define AT91_DDRSDRC_HS\t\t0x2C\t \n#define\t\tAT91_DDRSDRC_DIS_ATCP_RD\t(1 << 2)\t \n\n#define AT91_DDRSDRC_DELAY(n)\t(0x30 + (0x4 * (n)))\t \n\n#define AT91_DDRSDRC_WPMR\t0xE4\t \n#define\t\tAT91_DDRSDRC_WP\t\t(1 << 0)\t\t \n#define\t\tAT91_DDRSDRC_WPKEY\t(0xffffff << 8)\t\t \n#define\t\tAT91_DDRSDRC_KEY\t(0x444452 << 8)\t\t \n\n#define AT91_DDRSDRC_WPSR\t0xE8\t \n#define\t\tAT91_DDRSDRC_WPVS\t(1 << 0)\t\t \n#define\t\tAT91_DDRSDRC_WPVSRC\t(0xffff << 8)\t\t \n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}