# üíª Simulador do Algoritmo de Tomasulo em C++

Este projeto implementa um simulador de pipeline superescalar com execu√ß√£o fora de ordem, seguindo o rigoroso algoritmo de Tomasulo. Ele √© projetado para exibir o estado completo do pipeline (Esta√ß√µes de Reserva e Status dos Registradores) **ciclo a ciclo** no terminal.

## ‚öôÔ∏è Configura√ß√£o do Simulador

A arquitetura simulada possui a seguinte capacidade e lat√™ncia:

| Unidade Funcional | Esta√ß√µes de Reserva (Slots) | Lat√™ncia (Ciclos) |
| :---------------- | :-------------------------- | :---------------- |
| ADD/SUB           | 3                           | 2                 |
| MUL               | 2                           | 10                |
| DIV               | 2                           | 40                |

## üöÄ Como Compilar e Executar

1.  **Compilar:** Utilize o compilador `g++` com o padr√£o C++11 (ou superior).

    ```bash
    g++ -o simulador main.cpp simulator.cpp -std=c++11
    ```

2.  **Executar:** Passe o arquivo de texto contendo a lista de instru√ß√µes (ex: `instructions.txt`) como argumento:

    ```bash
    ./simulador instructions.txt
    ```

***

## üß† Explica√ß√£o Detalhada do Algoritmo e dos Est√°gios

O simulador implementa os tr√™s est√°gios de pipeline do algoritmo de Tomasulo, que permitem a execu√ß√£o fora de ordem e o tratamento de depend√™ncias.

### 1. Est√°gio de *Issue* (Emiss√£o)

-   **L√≥gica:** A instru√ß√£o √© lida da fila e alocada na primeira Esta√ß√£o de Reserva (RS) livre.
-   **Renomea√ß√£o de Registradores (Resolu√ß√£o de RAW):**
    -   Se o operando estiver pronto, seu **valor** √© copiado para `Vj` ou `Vk`.
    -   Se o operando estiver sendo produzido por outra RS (ex: `Mult1`), o **nome do produtor** √© copiado para `Qj` ou `Qk`, for√ßando a espera.
-   **Status (Qi):** O registrador de destino (`DEST`) √© marcado com o nome da RS rec√©m-emitida (ex: `F6: Add1`), implementando a renomea√ß√£o.

### 2. Est√°gio de *Execute* (Execu√ß√£o)

-   **Condi√ß√£o de In√≠cio:** A execu√ß√£o s√≥ come√ßa se a RS estiver `busy` **E** se `Qj` e `Qk` estiverem vazios (`""`).
-   **Lat√™ncia de Execu√ß√£o:** O contador regressivo (`cycles_remaining`) √© iniciado com a lat√™ncia da UF. Quando chega a `0`, o resultado √© calculado e a RS √© marcada com `ready_to_writeback = true`.

### 3. Est√°gio de *Writeback* (Escrita)

-   **L√≥gica:** Uma √∫nica RS pronta √© selecionada para escrever no Barramento Comum de Dados (CDB).
-   **Broadcast (CDB):** O resultado √© transmitido para:
    1.  **Banco de Registradores:** O resultado √© gravado no `reg_file[DEST]` **somente** se o `reg_status[DEST]` ainda apontar para a RS que est√° escrevendo (prote√ß√£o contra perigos WAW e WAR).
    2.  **Esta√ß√µes de Reserva em Espera:** O resultado √© copiado para os campos `Vj` ou `Vk` de todas as outras RSs que estavam esperando por esse valor (o campo `Qj` ou `Qk` √© limpo).
-   A RS que transmitiu √© limpa e liberada (`busy = false`).

***

## üìä Como Ler a Sa√≠da do Log (Terminal)

O log √© a parte mais importante, mostrando o estado em tempo real:

| Coluna | Descri√ß√£o | Valores de Exemplo |
| :----- | :--- | :--- |
| **Busy** | Indica se a RS est√° ocupada. | `Sim` / `Nao` |
| **Op** | A opera√ß√£o em execu√ß√£o. | `ADD` / `DIV` |
| **Vj/Vk** | O **valor** do operando, se estiver pronto. | `10.00` / `5.50` |
| **Qj/Qk** | O **nome da RS** que produzir√° o operando (se a RS estiver esperando). | `Add1` / `Mult2` / *vazio* (`""`) |
| **Ciclos** | Estado atual da execu√ß√£o. | `WB` (Pronto p/ Escrita) / `2` (Faltam 2 ciclos) |
| **Qi** | No Status dos Registradores, indica o produtor do valor. | `Pronto` / `Mult1` |

***

## üìù Exemplo de Simula√ß√£o

### 1. Instru√ß√µes de Entrada (`instructions.txt`)

ADD F6 F0 F2 SUB F7 F0 F3 MUL F2 F4 F5 ADD F1 F2 F0 SUB F8 F7 F1 DIV F3 F8 F2


### 2. Exemplo de Sa√≠da (Ciclo 1)

O log mostra a emiss√£o da primeira instru√ß√£o e o mapeamento do registrador de destino (`F6: Add1`):

--- CICLO 1 --- [WB] Ninguem transmitindo resultado. [EXEC] Nenhuma RS pronta para iniciar/decrementar. [ISSUE] Emitindo (1/6) ADD F6,F0,F2 para Add1

### üìù Esta√ß√µes de Reserva (Janela de Instru√ß√µes)

| Nome | Busy | Op | Vj | Vk | Qj | Qk | Ciclos |
| :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: |
| Add1 | Sim | ADD | 10.00 | 2.00 | "" | "" | - |
| Add2 | Nao | "" | "" | "" | "" | "" | - |
| Add3 | Nao | "" | "" | "" | "" | "" | - |
| Mult1 | Nao | "" | "" | "" | "" | "" | - |
| Mult2 | Nao | "" | "" | "" | "" | "" | - |

***

#### Legenda da Tabela:

* **Vj/Vk**: O **valor** do operando, se estiver pronto para uso. Se houver uma depend√™ncia, ser√° substitu√≠do por `""`.
* **Qj/Qk**: **Nome da Esta√ß√£o de Reserva** que ir√° produzir o operando necess√°rio (depend√™ncia RAW). `""` (vazio) significa que o operando est√° pronto.
* **Ciclos**:
    * `-`: N√£o iniciado, ou a RS est√° livre.
    * `N¬∫ > 0`: Ciclos restantes de execu√ß√£o.
    * `WB`: A execu√ß√£o terminou e a instru√ß√£o est√° pronta para o *Writeback* no CDB.
--- Status dos Registradores (Qi) --- | F0: Pronto | F1: Pronto | F2: Pronto | F3: Pronto | ... | F6: Add1 | ... |

--- Fila de Instrucoes (PC=2/6) --- Proxima a emitir: SUB F7,F0,F3


### 4. Exemplo de Resultados Finais

Ap√≥s o processamento de todas as instru√ß√µes e o t√©rmino do √∫ltimo est√°gio de *Writeback*, o simulador exibe o tempo total da execu√ß√£o e o estado final do **Banco de Registradores** (`reg_file`).

| Detalhe | Valor | Significado |
| :--- | :--- | :--- |
| **Total de Ciclos** | **58** | O tempo total de clock (lat√™ncia) necess√°rio para a conclus√£o de todo o programa. |

#### Valores Finais dos Registradores (F0 - F8)

Esta tabela mostra o resultado de todos os c√°lculos realizados pelas instru√ß√µes:

F0: 10.0000 (Valor Inicial) F1: 30.0000 F2: 20.0000 F3: -1.5000 F4: 4.0000 (Valor Inicial) F5: 5.0000 (Valor Inicial) F6: 12.0000 F7: 7.0000 F8: -30.0000


***

#### Interpreta√ß√£o dos Resultados Finais:

* **Valores Modificados:** Registradores como `F1`, `F2`, `F3`, `F6`, `F7` e `F8` cont√™m os resultados finais das opera√ß√µes (ADD, SUB, MUL, DIV), demonstrando que as instru√ß√µes foram executadas com sucesso, mesmo que **fora de ordem**.
* **Valores Iniciais Preservados:** Registradores como `F0`, `F4` e `F5` mantiveram seus valores originais porque n√£o foram alvos de nenhuma instru√ß√£o de escrita (`DEST`).
* **Prova de Tomasulo:** O fato de o tempo total ser **58 ciclos** (e n√£o a soma sequencial de todas as lat√™ncias) prova que a execu√ß√£o foi **paralela** e **fora de ordem**, com o algoritmo Tomasulo eliminando as depend√™ncias de forma eficiente.
