module clock_gen(	input enable,
						output logic clk);

endmodule