/***************************************************************************
 *     Copyright (c) 1999-2011, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: bchp_aio_inth.h $
 * $brcm_Revision: Hydra_Software_Devel/2 $
 * $brcm_Date: 12/7/11 1:22p $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Tue Dec  6 18:45:13 2011
 *                 MD5 Checksum         d41d8cd98f00b204e9800998ecf8427e
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/7435/rdb/a0/bchp_aio_inth.h $
 * 
 * Hydra_Software_Devel/2   12/7/11 1:22p mward
 * SW7435-3: Synced up with central rdb.
 *
 ***************************************************************************/

#ifndef BCHP_AIO_INTH_H__
#define BCHP_AIO_INTH_H__

/***************************************************************************
 *AIO_INTH - Audio I/O Interrupts to External Hosts
 ***************************************************************************/
#define BCHP_AIO_INTH_R5F_STATUS                 0x00c80100 /* R5f Interrupt Status Register */
#define BCHP_AIO_INTH_R5F_SET                    0x00c80104 /* R5f Interrupt Set Register */
#define BCHP_AIO_INTH_R5F_CLEAR                  0x00c80108 /* R5f Interrupt Clear Register */
#define BCHP_AIO_INTH_R5F_MASK_STATUS            0x00c8010c /* R5f Interrupt Mask Status Register */
#define BCHP_AIO_INTH_R5F_MASK_SET               0x00c80110 /* R5f Interrupt Mask Set Register */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR             0x00c80114 /* R5f Interrupt Mask Clear Register */
#define BCHP_AIO_INTH_PCI_STATUS                 0x00c80118 /* PCI Interrupt Status Register */
#define BCHP_AIO_INTH_PCI_SET                    0x00c8011c /* PCI Interrupt Set Register */
#define BCHP_AIO_INTH_PCI_CLEAR                  0x00c80120 /* PCI Interrupt Clear Register */
#define BCHP_AIO_INTH_PCI_MASK_STATUS            0x00c80124 /* PCI Interrupt Mask Status Register */
#define BCHP_AIO_INTH_PCI_MASK_SET               0x00c80128 /* PCI Interrupt Mask Set Register */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR             0x00c8012c /* PCI Interrupt Mask Clear Register */

/***************************************************************************
 *R5F_STATUS - R5f Interrupt Status Register
 ***************************************************************************/
/* AIO_INTH :: R5F_STATUS :: reserved0 [31:15] */
#define BCHP_AIO_INTH_R5F_STATUS_reserved0_MASK                    0xffff8000
#define BCHP_AIO_INTH_R5F_STATUS_reserved0_SHIFT                   15

/* AIO_INTH :: R5F_STATUS :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_R5F_STATUS_HDMIRX_MASK                       0x00004000
#define BCHP_AIO_INTH_R5F_STATUS_HDMIRX_SHIFT                      14
#define BCHP_AIO_INTH_R5F_STATUS_HDMIRX_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_STATUS :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_R5F_STATUS_SPDIFRX_MASK                      0x00002000
#define BCHP_AIO_INTH_R5F_STATUS_SPDIFRX_SHIFT                     13
#define BCHP_AIO_INTH_R5F_STATUS_SPDIFRX_DEFAULT                   0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_BF0_MASK                      0x00001000
#define BCHP_AIO_INTH_R5F_STATUS_FMM_BF0_SHIFT                     12
#define BCHP_AIO_INTH_R5F_STATUS_FMM_BF0_DEFAULT                   0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_BF1_MASK                      0x00000800
#define BCHP_AIO_INTH_R5F_STATUS_FMM_BF1_SHIFT                     11
#define BCHP_AIO_INTH_R5F_STATUS_FMM_BF1_DEFAULT                   0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_BF2_MASK                      0x00000400
#define BCHP_AIO_INTH_R5F_STATUS_FMM_BF2_SHIFT                     10
#define BCHP_AIO_INTH_R5F_STATUS_FMM_BF2_DEFAULT                   0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_DP0_1_MASK                    0x00000200
#define BCHP_AIO_INTH_R5F_STATUS_FMM_DP0_1_SHIFT                   9
#define BCHP_AIO_INTH_R5F_STATUS_FMM_DP0_1_DEFAULT                 0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_DP0_0_MASK                    0x00000100
#define BCHP_AIO_INTH_R5F_STATUS_FMM_DP0_0_SHIFT                   8
#define BCHP_AIO_INTH_R5F_STATUS_FMM_DP0_0_DEFAULT                 0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_SRC0_MASK                     0x00000080
#define BCHP_AIO_INTH_R5F_STATUS_FMM_SRC0_SHIFT                    7
#define BCHP_AIO_INTH_R5F_STATUS_FMM_SRC0_DEFAULT                  0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_SRC1_MASK                     0x00000040
#define BCHP_AIO_INTH_R5F_STATUS_FMM_SRC1_SHIFT                    6
#define BCHP_AIO_INTH_R5F_STATUS_FMM_SRC1_DEFAULT                  0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_MB_MASK                       0x00000020
#define BCHP_AIO_INTH_R5F_STATUS_FMM_MB_SHIFT                      5
#define BCHP_AIO_INTH_R5F_STATUS_FMM_MB_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_MS_MASK                       0x00000010
#define BCHP_AIO_INTH_R5F_STATUS_FMM_MS_SHIFT                      4
#define BCHP_AIO_INTH_R5F_STATUS_FMM_MS_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_OP_MASK                       0x00000008
#define BCHP_AIO_INTH_R5F_STATUS_FMM_OP_SHIFT                      3
#define BCHP_AIO_INTH_R5F_STATUS_FMM_OP_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_STATUS :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_R5F_STATUS_FMM_IOP_MASK                      0x00000004
#define BCHP_AIO_INTH_R5F_STATUS_FMM_IOP_SHIFT                     2
#define BCHP_AIO_INTH_R5F_STATUS_FMM_IOP_DEFAULT                   0x00000000

/* AIO_INTH :: R5F_STATUS :: DAC1 [01:01] */
#define BCHP_AIO_INTH_R5F_STATUS_DAC1_MASK                         0x00000002
#define BCHP_AIO_INTH_R5F_STATUS_DAC1_SHIFT                        1
#define BCHP_AIO_INTH_R5F_STATUS_DAC1_DEFAULT                      0x00000000

/* AIO_INTH :: R5F_STATUS :: DAC0 [00:00] */
#define BCHP_AIO_INTH_R5F_STATUS_DAC0_MASK                         0x00000001
#define BCHP_AIO_INTH_R5F_STATUS_DAC0_SHIFT                        0
#define BCHP_AIO_INTH_R5F_STATUS_DAC0_DEFAULT                      0x00000000

/***************************************************************************
 *R5F_SET - R5f Interrupt Set Register
 ***************************************************************************/
/* AIO_INTH :: R5F_SET :: reserved0 [31:15] */
#define BCHP_AIO_INTH_R5F_SET_reserved0_MASK                       0xffff8000
#define BCHP_AIO_INTH_R5F_SET_reserved0_SHIFT                      15

/* AIO_INTH :: R5F_SET :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_R5F_SET_HDMIRX_MASK                          0x00004000
#define BCHP_AIO_INTH_R5F_SET_HDMIRX_SHIFT                         14
#define BCHP_AIO_INTH_R5F_SET_HDMIRX_DEFAULT                       0x00000000

/* AIO_INTH :: R5F_SET :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_R5F_SET_SPDIFRX_MASK                         0x00002000
#define BCHP_AIO_INTH_R5F_SET_SPDIFRX_SHIFT                        13
#define BCHP_AIO_INTH_R5F_SET_SPDIFRX_DEFAULT                      0x00000000

/* AIO_INTH :: R5F_SET :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_R5F_SET_FMM_BF0_MASK                         0x00001000
#define BCHP_AIO_INTH_R5F_SET_FMM_BF0_SHIFT                        12
#define BCHP_AIO_INTH_R5F_SET_FMM_BF0_DEFAULT                      0x00000000

/* AIO_INTH :: R5F_SET :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_R5F_SET_FMM_BF1_MASK                         0x00000800
#define BCHP_AIO_INTH_R5F_SET_FMM_BF1_SHIFT                        11
#define BCHP_AIO_INTH_R5F_SET_FMM_BF1_DEFAULT                      0x00000000

/* AIO_INTH :: R5F_SET :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_R5F_SET_FMM_BF2_MASK                         0x00000400
#define BCHP_AIO_INTH_R5F_SET_FMM_BF2_SHIFT                        10
#define BCHP_AIO_INTH_R5F_SET_FMM_BF2_DEFAULT                      0x00000000

/* AIO_INTH :: R5F_SET :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_R5F_SET_FMM_DP0_1_MASK                       0x00000200
#define BCHP_AIO_INTH_R5F_SET_FMM_DP0_1_SHIFT                      9
#define BCHP_AIO_INTH_R5F_SET_FMM_DP0_1_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_SET :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_R5F_SET_FMM_DP0_0_MASK                       0x00000100
#define BCHP_AIO_INTH_R5F_SET_FMM_DP0_0_SHIFT                      8
#define BCHP_AIO_INTH_R5F_SET_FMM_DP0_0_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_SET :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_R5F_SET_FMM_SRC0_MASK                        0x00000080
#define BCHP_AIO_INTH_R5F_SET_FMM_SRC0_SHIFT                       7
#define BCHP_AIO_INTH_R5F_SET_FMM_SRC0_DEFAULT                     0x00000000

/* AIO_INTH :: R5F_SET :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_R5F_SET_FMM_SRC1_MASK                        0x00000040
#define BCHP_AIO_INTH_R5F_SET_FMM_SRC1_SHIFT                       6
#define BCHP_AIO_INTH_R5F_SET_FMM_SRC1_DEFAULT                     0x00000000

/* AIO_INTH :: R5F_SET :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_R5F_SET_FMM_MB_MASK                          0x00000020
#define BCHP_AIO_INTH_R5F_SET_FMM_MB_SHIFT                         5
#define BCHP_AIO_INTH_R5F_SET_FMM_MB_DEFAULT                       0x00000000

/* AIO_INTH :: R5F_SET :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_R5F_SET_FMM_MS_MASK                          0x00000010
#define BCHP_AIO_INTH_R5F_SET_FMM_MS_SHIFT                         4
#define BCHP_AIO_INTH_R5F_SET_FMM_MS_DEFAULT                       0x00000000

/* AIO_INTH :: R5F_SET :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_R5F_SET_FMM_OP_MASK                          0x00000008
#define BCHP_AIO_INTH_R5F_SET_FMM_OP_SHIFT                         3
#define BCHP_AIO_INTH_R5F_SET_FMM_OP_DEFAULT                       0x00000000

/* AIO_INTH :: R5F_SET :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_R5F_SET_FMM_IOP_MASK                         0x00000004
#define BCHP_AIO_INTH_R5F_SET_FMM_IOP_SHIFT                        2
#define BCHP_AIO_INTH_R5F_SET_FMM_IOP_DEFAULT                      0x00000000

/* AIO_INTH :: R5F_SET :: DAC1 [01:01] */
#define BCHP_AIO_INTH_R5F_SET_DAC1_MASK                            0x00000002
#define BCHP_AIO_INTH_R5F_SET_DAC1_SHIFT                           1
#define BCHP_AIO_INTH_R5F_SET_DAC1_DEFAULT                         0x00000000

/* AIO_INTH :: R5F_SET :: DAC0 [00:00] */
#define BCHP_AIO_INTH_R5F_SET_DAC0_MASK                            0x00000001
#define BCHP_AIO_INTH_R5F_SET_DAC0_SHIFT                           0
#define BCHP_AIO_INTH_R5F_SET_DAC0_DEFAULT                         0x00000000

/***************************************************************************
 *R5F_CLEAR - R5f Interrupt Clear Register
 ***************************************************************************/
/* AIO_INTH :: R5F_CLEAR :: reserved0 [31:15] */
#define BCHP_AIO_INTH_R5F_CLEAR_reserved0_MASK                     0xffff8000
#define BCHP_AIO_INTH_R5F_CLEAR_reserved0_SHIFT                    15

/* AIO_INTH :: R5F_CLEAR :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_R5F_CLEAR_HDMIRX_MASK                        0x00004000
#define BCHP_AIO_INTH_R5F_CLEAR_HDMIRX_SHIFT                       14
#define BCHP_AIO_INTH_R5F_CLEAR_HDMIRX_DEFAULT                     0x00000000

/* AIO_INTH :: R5F_CLEAR :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_R5F_CLEAR_SPDIFRX_MASK                       0x00002000
#define BCHP_AIO_INTH_R5F_CLEAR_SPDIFRX_SHIFT                      13
#define BCHP_AIO_INTH_R5F_CLEAR_SPDIFRX_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_BF0_MASK                       0x00001000
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_BF0_SHIFT                      12
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_BF0_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_BF1_MASK                       0x00000800
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_BF1_SHIFT                      11
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_BF1_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_BF2_MASK                       0x00000400
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_BF2_SHIFT                      10
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_BF2_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_DP0_1_MASK                     0x00000200
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_DP0_1_SHIFT                    9
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_DP0_1_DEFAULT                  0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_DP0_0_MASK                     0x00000100
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_DP0_0_SHIFT                    8
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_DP0_0_DEFAULT                  0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_SRC0_MASK                      0x00000080
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_SRC0_SHIFT                     7
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_SRC0_DEFAULT                   0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_SRC1_MASK                      0x00000040
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_SRC1_SHIFT                     6
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_SRC1_DEFAULT                   0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_MB_MASK                        0x00000020
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_MB_SHIFT                       5
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_MB_DEFAULT                     0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_MS_MASK                        0x00000010
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_MS_SHIFT                       4
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_MS_DEFAULT                     0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_OP_MASK                        0x00000008
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_OP_SHIFT                       3
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_OP_DEFAULT                     0x00000000

/* AIO_INTH :: R5F_CLEAR :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_IOP_MASK                       0x00000004
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_IOP_SHIFT                      2
#define BCHP_AIO_INTH_R5F_CLEAR_FMM_IOP_DEFAULT                    0x00000000

/* AIO_INTH :: R5F_CLEAR :: DAC1 [01:01] */
#define BCHP_AIO_INTH_R5F_CLEAR_DAC1_MASK                          0x00000002
#define BCHP_AIO_INTH_R5F_CLEAR_DAC1_SHIFT                         1
#define BCHP_AIO_INTH_R5F_CLEAR_DAC1_DEFAULT                       0x00000000

/* AIO_INTH :: R5F_CLEAR :: DAC0 [00:00] */
#define BCHP_AIO_INTH_R5F_CLEAR_DAC0_MASK                          0x00000001
#define BCHP_AIO_INTH_R5F_CLEAR_DAC0_SHIFT                         0
#define BCHP_AIO_INTH_R5F_CLEAR_DAC0_DEFAULT                       0x00000000

/***************************************************************************
 *R5F_MASK_STATUS - R5f Interrupt Mask Status Register
 ***************************************************************************/
/* AIO_INTH :: R5F_MASK_STATUS :: reserved0 [31:15] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_reserved0_MASK               0xffff8000
#define BCHP_AIO_INTH_R5F_MASK_STATUS_reserved0_SHIFT              15

/* AIO_INTH :: R5F_MASK_STATUS :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_HDMIRX_MASK                  0x00004000
#define BCHP_AIO_INTH_R5F_MASK_STATUS_HDMIRX_SHIFT                 14
#define BCHP_AIO_INTH_R5F_MASK_STATUS_HDMIRX_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_SPDIFRX_MASK                 0x00002000
#define BCHP_AIO_INTH_R5F_MASK_STATUS_SPDIFRX_SHIFT                13
#define BCHP_AIO_INTH_R5F_MASK_STATUS_SPDIFRX_DEFAULT              0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_BF0_MASK                 0x00001000
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_BF0_SHIFT                12
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_BF0_DEFAULT              0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_BF1_MASK                 0x00000800
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_BF1_SHIFT                11
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_BF1_DEFAULT              0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_BF2_MASK                 0x00000400
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_BF2_SHIFT                10
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_BF2_DEFAULT              0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_DP0_1_MASK               0x00000200
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_DP0_1_SHIFT              9
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_DP0_1_DEFAULT            0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_DP0_0_MASK               0x00000100
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_DP0_0_SHIFT              8
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_DP0_0_DEFAULT            0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_SRC0_MASK                0x00000080
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_SRC0_SHIFT               7
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_SRC0_DEFAULT             0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_SRC1_MASK                0x00000040
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_SRC1_SHIFT               6
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_SRC1_DEFAULT             0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_MB_MASK                  0x00000020
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_MB_SHIFT                 5
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_MB_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_MS_MASK                  0x00000010
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_MS_SHIFT                 4
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_MS_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_OP_MASK                  0x00000008
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_OP_SHIFT                 3
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_OP_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_IOP_MASK                 0x00000004
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_IOP_SHIFT                2
#define BCHP_AIO_INTH_R5F_MASK_STATUS_FMM_IOP_DEFAULT              0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: DAC1 [01:01] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_DAC1_MASK                    0x00000002
#define BCHP_AIO_INTH_R5F_MASK_STATUS_DAC1_SHIFT                   1
#define BCHP_AIO_INTH_R5F_MASK_STATUS_DAC1_DEFAULT                 0x00000001

/* AIO_INTH :: R5F_MASK_STATUS :: DAC0 [00:00] */
#define BCHP_AIO_INTH_R5F_MASK_STATUS_DAC0_MASK                    0x00000001
#define BCHP_AIO_INTH_R5F_MASK_STATUS_DAC0_SHIFT                   0
#define BCHP_AIO_INTH_R5F_MASK_STATUS_DAC0_DEFAULT                 0x00000001

/***************************************************************************
 *R5F_MASK_SET - R5f Interrupt Mask Set Register
 ***************************************************************************/
/* AIO_INTH :: R5F_MASK_SET :: reserved0 [31:15] */
#define BCHP_AIO_INTH_R5F_MASK_SET_reserved0_MASK                  0xffff8000
#define BCHP_AIO_INTH_R5F_MASK_SET_reserved0_SHIFT                 15

/* AIO_INTH :: R5F_MASK_SET :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_R5F_MASK_SET_HDMIRX_MASK                     0x00004000
#define BCHP_AIO_INTH_R5F_MASK_SET_HDMIRX_SHIFT                    14
#define BCHP_AIO_INTH_R5F_MASK_SET_HDMIRX_DEFAULT                  0x00000001

/* AIO_INTH :: R5F_MASK_SET :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_R5F_MASK_SET_SPDIFRX_MASK                    0x00002000
#define BCHP_AIO_INTH_R5F_MASK_SET_SPDIFRX_SHIFT                   13
#define BCHP_AIO_INTH_R5F_MASK_SET_SPDIFRX_DEFAULT                 0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_BF0_MASK                    0x00001000
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_BF0_SHIFT                   12
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_BF0_DEFAULT                 0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_BF1_MASK                    0x00000800
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_BF1_SHIFT                   11
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_BF1_DEFAULT                 0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_BF2_MASK                    0x00000400
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_BF2_SHIFT                   10
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_BF2_DEFAULT                 0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_DP0_1_MASK                  0x00000200
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_DP0_1_SHIFT                 9
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_DP0_1_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_DP0_0_MASK                  0x00000100
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_DP0_0_SHIFT                 8
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_DP0_0_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_SRC0_MASK                   0x00000080
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_SRC0_SHIFT                  7
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_SRC0_DEFAULT                0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_SRC1_MASK                   0x00000040
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_SRC1_SHIFT                  6
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_SRC1_DEFAULT                0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_MB_MASK                     0x00000020
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_MB_SHIFT                    5
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_MB_DEFAULT                  0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_MS_MASK                     0x00000010
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_MS_SHIFT                    4
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_MS_DEFAULT                  0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_OP_MASK                     0x00000008
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_OP_SHIFT                    3
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_OP_DEFAULT                  0x00000001

/* AIO_INTH :: R5F_MASK_SET :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_IOP_MASK                    0x00000004
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_IOP_SHIFT                   2
#define BCHP_AIO_INTH_R5F_MASK_SET_FMM_IOP_DEFAULT                 0x00000001

/* AIO_INTH :: R5F_MASK_SET :: DAC1 [01:01] */
#define BCHP_AIO_INTH_R5F_MASK_SET_DAC1_MASK                       0x00000002
#define BCHP_AIO_INTH_R5F_MASK_SET_DAC1_SHIFT                      1
#define BCHP_AIO_INTH_R5F_MASK_SET_DAC1_DEFAULT                    0x00000001

/* AIO_INTH :: R5F_MASK_SET :: DAC0 [00:00] */
#define BCHP_AIO_INTH_R5F_MASK_SET_DAC0_MASK                       0x00000001
#define BCHP_AIO_INTH_R5F_MASK_SET_DAC0_SHIFT                      0
#define BCHP_AIO_INTH_R5F_MASK_SET_DAC0_DEFAULT                    0x00000001

/***************************************************************************
 *R5F_MASK_CLEAR - R5f Interrupt Mask Clear Register
 ***************************************************************************/
/* AIO_INTH :: R5F_MASK_CLEAR :: reserved0 [31:15] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_reserved0_MASK                0xffff8000
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_reserved0_SHIFT               15

/* AIO_INTH :: R5F_MASK_CLEAR :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_HDMIRX_MASK                   0x00004000
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_HDMIRX_SHIFT                  14
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_HDMIRX_DEFAULT                0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_SPDIFRX_MASK                  0x00002000
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_SPDIFRX_SHIFT                 13
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_SPDIFRX_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_BF0_MASK                  0x00001000
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_BF0_SHIFT                 12
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_BF0_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_BF1_MASK                  0x00000800
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_BF1_SHIFT                 11
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_BF1_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_BF2_MASK                  0x00000400
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_BF2_SHIFT                 10
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_BF2_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_DP0_1_MASK                0x00000200
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_DP0_1_SHIFT               9
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_DP0_1_DEFAULT             0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_DP0_0_MASK                0x00000100
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_DP0_0_SHIFT               8
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_DP0_0_DEFAULT             0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_SRC0_MASK                 0x00000080
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_SRC0_SHIFT                7
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_SRC0_DEFAULT              0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_SRC1_MASK                 0x00000040
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_SRC1_SHIFT                6
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_SRC1_DEFAULT              0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_MB_MASK                   0x00000020
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_MB_SHIFT                  5
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_MB_DEFAULT                0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_MS_MASK                   0x00000010
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_MS_SHIFT                  4
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_MS_DEFAULT                0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_OP_MASK                   0x00000008
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_OP_SHIFT                  3
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_OP_DEFAULT                0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_IOP_MASK                  0x00000004
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_IOP_SHIFT                 2
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_FMM_IOP_DEFAULT               0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: DAC1 [01:01] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_DAC1_MASK                     0x00000002
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_DAC1_SHIFT                    1
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_DAC1_DEFAULT                  0x00000001

/* AIO_INTH :: R5F_MASK_CLEAR :: DAC0 [00:00] */
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_DAC0_MASK                     0x00000001
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_DAC0_SHIFT                    0
#define BCHP_AIO_INTH_R5F_MASK_CLEAR_DAC0_DEFAULT                  0x00000001

/***************************************************************************
 *PCI_STATUS - PCI Interrupt Status Register
 ***************************************************************************/
/* AIO_INTH :: PCI_STATUS :: reserved0 [31:15] */
#define BCHP_AIO_INTH_PCI_STATUS_reserved0_MASK                    0xffff8000
#define BCHP_AIO_INTH_PCI_STATUS_reserved0_SHIFT                   15

/* AIO_INTH :: PCI_STATUS :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_PCI_STATUS_HDMIRX_MASK                       0x00004000
#define BCHP_AIO_INTH_PCI_STATUS_HDMIRX_SHIFT                      14
#define BCHP_AIO_INTH_PCI_STATUS_HDMIRX_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_STATUS :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_PCI_STATUS_SPDIFRX_MASK                      0x00002000
#define BCHP_AIO_INTH_PCI_STATUS_SPDIFRX_SHIFT                     13
#define BCHP_AIO_INTH_PCI_STATUS_SPDIFRX_DEFAULT                   0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_BF0_MASK                      0x00001000
#define BCHP_AIO_INTH_PCI_STATUS_FMM_BF0_SHIFT                     12
#define BCHP_AIO_INTH_PCI_STATUS_FMM_BF0_DEFAULT                   0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_BF1_MASK                      0x00000800
#define BCHP_AIO_INTH_PCI_STATUS_FMM_BF1_SHIFT                     11
#define BCHP_AIO_INTH_PCI_STATUS_FMM_BF1_DEFAULT                   0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_BF2_MASK                      0x00000400
#define BCHP_AIO_INTH_PCI_STATUS_FMM_BF2_SHIFT                     10
#define BCHP_AIO_INTH_PCI_STATUS_FMM_BF2_DEFAULT                   0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_DP0_1_MASK                    0x00000200
#define BCHP_AIO_INTH_PCI_STATUS_FMM_DP0_1_SHIFT                   9
#define BCHP_AIO_INTH_PCI_STATUS_FMM_DP0_1_DEFAULT                 0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_DP0_0_MASK                    0x00000100
#define BCHP_AIO_INTH_PCI_STATUS_FMM_DP0_0_SHIFT                   8
#define BCHP_AIO_INTH_PCI_STATUS_FMM_DP0_0_DEFAULT                 0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_SRC0_MASK                     0x00000080
#define BCHP_AIO_INTH_PCI_STATUS_FMM_SRC0_SHIFT                    7
#define BCHP_AIO_INTH_PCI_STATUS_FMM_SRC0_DEFAULT                  0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_SRC1_MASK                     0x00000040
#define BCHP_AIO_INTH_PCI_STATUS_FMM_SRC1_SHIFT                    6
#define BCHP_AIO_INTH_PCI_STATUS_FMM_SRC1_DEFAULT                  0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_MB_MASK                       0x00000020
#define BCHP_AIO_INTH_PCI_STATUS_FMM_MB_SHIFT                      5
#define BCHP_AIO_INTH_PCI_STATUS_FMM_MB_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_MS_MASK                       0x00000010
#define BCHP_AIO_INTH_PCI_STATUS_FMM_MS_SHIFT                      4
#define BCHP_AIO_INTH_PCI_STATUS_FMM_MS_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_OP_MASK                       0x00000008
#define BCHP_AIO_INTH_PCI_STATUS_FMM_OP_SHIFT                      3
#define BCHP_AIO_INTH_PCI_STATUS_FMM_OP_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_STATUS :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_PCI_STATUS_FMM_IOP_MASK                      0x00000004
#define BCHP_AIO_INTH_PCI_STATUS_FMM_IOP_SHIFT                     2
#define BCHP_AIO_INTH_PCI_STATUS_FMM_IOP_DEFAULT                   0x00000000

/* AIO_INTH :: PCI_STATUS :: DAC1 [01:01] */
#define BCHP_AIO_INTH_PCI_STATUS_DAC1_MASK                         0x00000002
#define BCHP_AIO_INTH_PCI_STATUS_DAC1_SHIFT                        1
#define BCHP_AIO_INTH_PCI_STATUS_DAC1_DEFAULT                      0x00000000

/* AIO_INTH :: PCI_STATUS :: DAC0 [00:00] */
#define BCHP_AIO_INTH_PCI_STATUS_DAC0_MASK                         0x00000001
#define BCHP_AIO_INTH_PCI_STATUS_DAC0_SHIFT                        0
#define BCHP_AIO_INTH_PCI_STATUS_DAC0_DEFAULT                      0x00000000

/***************************************************************************
 *PCI_SET - PCI Interrupt Set Register
 ***************************************************************************/
/* AIO_INTH :: PCI_SET :: reserved0 [31:15] */
#define BCHP_AIO_INTH_PCI_SET_reserved0_MASK                       0xffff8000
#define BCHP_AIO_INTH_PCI_SET_reserved0_SHIFT                      15

/* AIO_INTH :: PCI_SET :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_PCI_SET_HDMIRX_MASK                          0x00004000
#define BCHP_AIO_INTH_PCI_SET_HDMIRX_SHIFT                         14
#define BCHP_AIO_INTH_PCI_SET_HDMIRX_DEFAULT                       0x00000000

/* AIO_INTH :: PCI_SET :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_PCI_SET_SPDIFRX_MASK                         0x00002000
#define BCHP_AIO_INTH_PCI_SET_SPDIFRX_SHIFT                        13
#define BCHP_AIO_INTH_PCI_SET_SPDIFRX_DEFAULT                      0x00000000

/* AIO_INTH :: PCI_SET :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_PCI_SET_FMM_BF0_MASK                         0x00001000
#define BCHP_AIO_INTH_PCI_SET_FMM_BF0_SHIFT                        12
#define BCHP_AIO_INTH_PCI_SET_FMM_BF0_DEFAULT                      0x00000000

/* AIO_INTH :: PCI_SET :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_PCI_SET_FMM_BF1_MASK                         0x00000800
#define BCHP_AIO_INTH_PCI_SET_FMM_BF1_SHIFT                        11
#define BCHP_AIO_INTH_PCI_SET_FMM_BF1_DEFAULT                      0x00000000

/* AIO_INTH :: PCI_SET :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_PCI_SET_FMM_BF2_MASK                         0x00000400
#define BCHP_AIO_INTH_PCI_SET_FMM_BF2_SHIFT                        10
#define BCHP_AIO_INTH_PCI_SET_FMM_BF2_DEFAULT                      0x00000000

/* AIO_INTH :: PCI_SET :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_PCI_SET_FMM_DP0_1_MASK                       0x00000200
#define BCHP_AIO_INTH_PCI_SET_FMM_DP0_1_SHIFT                      9
#define BCHP_AIO_INTH_PCI_SET_FMM_DP0_1_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_SET :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_PCI_SET_FMM_DP0_0_MASK                       0x00000100
#define BCHP_AIO_INTH_PCI_SET_FMM_DP0_0_SHIFT                      8
#define BCHP_AIO_INTH_PCI_SET_FMM_DP0_0_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_SET :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_PCI_SET_FMM_SRC0_MASK                        0x00000080
#define BCHP_AIO_INTH_PCI_SET_FMM_SRC0_SHIFT                       7
#define BCHP_AIO_INTH_PCI_SET_FMM_SRC0_DEFAULT                     0x00000000

/* AIO_INTH :: PCI_SET :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_PCI_SET_FMM_SRC1_MASK                        0x00000040
#define BCHP_AIO_INTH_PCI_SET_FMM_SRC1_SHIFT                       6
#define BCHP_AIO_INTH_PCI_SET_FMM_SRC1_DEFAULT                     0x00000000

/* AIO_INTH :: PCI_SET :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_PCI_SET_FMM_MB_MASK                          0x00000020
#define BCHP_AIO_INTH_PCI_SET_FMM_MB_SHIFT                         5
#define BCHP_AIO_INTH_PCI_SET_FMM_MB_DEFAULT                       0x00000000

/* AIO_INTH :: PCI_SET :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_PCI_SET_FMM_MS_MASK                          0x00000010
#define BCHP_AIO_INTH_PCI_SET_FMM_MS_SHIFT                         4
#define BCHP_AIO_INTH_PCI_SET_FMM_MS_DEFAULT                       0x00000000

/* AIO_INTH :: PCI_SET :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_PCI_SET_FMM_OP_MASK                          0x00000008
#define BCHP_AIO_INTH_PCI_SET_FMM_OP_SHIFT                         3
#define BCHP_AIO_INTH_PCI_SET_FMM_OP_DEFAULT                       0x00000000

/* AIO_INTH :: PCI_SET :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_PCI_SET_FMM_IOP_MASK                         0x00000004
#define BCHP_AIO_INTH_PCI_SET_FMM_IOP_SHIFT                        2
#define BCHP_AIO_INTH_PCI_SET_FMM_IOP_DEFAULT                      0x00000000

/* AIO_INTH :: PCI_SET :: DAC1 [01:01] */
#define BCHP_AIO_INTH_PCI_SET_DAC1_MASK                            0x00000002
#define BCHP_AIO_INTH_PCI_SET_DAC1_SHIFT                           1
#define BCHP_AIO_INTH_PCI_SET_DAC1_DEFAULT                         0x00000000

/* AIO_INTH :: PCI_SET :: DAC0 [00:00] */
#define BCHP_AIO_INTH_PCI_SET_DAC0_MASK                            0x00000001
#define BCHP_AIO_INTH_PCI_SET_DAC0_SHIFT                           0
#define BCHP_AIO_INTH_PCI_SET_DAC0_DEFAULT                         0x00000000

/***************************************************************************
 *PCI_CLEAR - PCI Interrupt Clear Register
 ***************************************************************************/
/* AIO_INTH :: PCI_CLEAR :: reserved0 [31:15] */
#define BCHP_AIO_INTH_PCI_CLEAR_reserved0_MASK                     0xffff8000
#define BCHP_AIO_INTH_PCI_CLEAR_reserved0_SHIFT                    15

/* AIO_INTH :: PCI_CLEAR :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_PCI_CLEAR_HDMIRX_MASK                        0x00004000
#define BCHP_AIO_INTH_PCI_CLEAR_HDMIRX_SHIFT                       14
#define BCHP_AIO_INTH_PCI_CLEAR_HDMIRX_DEFAULT                     0x00000000

/* AIO_INTH :: PCI_CLEAR :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_PCI_CLEAR_SPDIFRX_MASK                       0x00002000
#define BCHP_AIO_INTH_PCI_CLEAR_SPDIFRX_SHIFT                      13
#define BCHP_AIO_INTH_PCI_CLEAR_SPDIFRX_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_BF0_MASK                       0x00001000
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_BF0_SHIFT                      12
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_BF0_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_BF1_MASK                       0x00000800
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_BF1_SHIFT                      11
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_BF1_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_BF2_MASK                       0x00000400
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_BF2_SHIFT                      10
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_BF2_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_DP0_1_MASK                     0x00000200
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_DP0_1_SHIFT                    9
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_DP0_1_DEFAULT                  0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_DP0_0_MASK                     0x00000100
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_DP0_0_SHIFT                    8
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_DP0_0_DEFAULT                  0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_SRC0_MASK                      0x00000080
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_SRC0_SHIFT                     7
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_SRC0_DEFAULT                   0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_SRC1_MASK                      0x00000040
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_SRC1_SHIFT                     6
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_SRC1_DEFAULT                   0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_MB_MASK                        0x00000020
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_MB_SHIFT                       5
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_MB_DEFAULT                     0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_MS_MASK                        0x00000010
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_MS_SHIFT                       4
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_MS_DEFAULT                     0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_OP_MASK                        0x00000008
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_OP_SHIFT                       3
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_OP_DEFAULT                     0x00000000

/* AIO_INTH :: PCI_CLEAR :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_IOP_MASK                       0x00000004
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_IOP_SHIFT                      2
#define BCHP_AIO_INTH_PCI_CLEAR_FMM_IOP_DEFAULT                    0x00000000

/* AIO_INTH :: PCI_CLEAR :: DAC1 [01:01] */
#define BCHP_AIO_INTH_PCI_CLEAR_DAC1_MASK                          0x00000002
#define BCHP_AIO_INTH_PCI_CLEAR_DAC1_SHIFT                         1
#define BCHP_AIO_INTH_PCI_CLEAR_DAC1_DEFAULT                       0x00000000

/* AIO_INTH :: PCI_CLEAR :: DAC0 [00:00] */
#define BCHP_AIO_INTH_PCI_CLEAR_DAC0_MASK                          0x00000001
#define BCHP_AIO_INTH_PCI_CLEAR_DAC0_SHIFT                         0
#define BCHP_AIO_INTH_PCI_CLEAR_DAC0_DEFAULT                       0x00000000

/***************************************************************************
 *PCI_MASK_STATUS - PCI Interrupt Mask Status Register
 ***************************************************************************/
/* AIO_INTH :: PCI_MASK_STATUS :: reserved0 [31:15] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_reserved0_MASK               0xffff8000
#define BCHP_AIO_INTH_PCI_MASK_STATUS_reserved0_SHIFT              15

/* AIO_INTH :: PCI_MASK_STATUS :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_HDMIRX_MASK                  0x00004000
#define BCHP_AIO_INTH_PCI_MASK_STATUS_HDMIRX_SHIFT                 14
#define BCHP_AIO_INTH_PCI_MASK_STATUS_HDMIRX_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_SPDIFRX_MASK                 0x00002000
#define BCHP_AIO_INTH_PCI_MASK_STATUS_SPDIFRX_SHIFT                13
#define BCHP_AIO_INTH_PCI_MASK_STATUS_SPDIFRX_DEFAULT              0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_BF0_MASK                 0x00001000
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_BF0_SHIFT                12
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_BF0_DEFAULT              0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_BF1_MASK                 0x00000800
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_BF1_SHIFT                11
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_BF1_DEFAULT              0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_BF2_MASK                 0x00000400
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_BF2_SHIFT                10
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_BF2_DEFAULT              0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_DP0_1_MASK               0x00000200
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_DP0_1_SHIFT              9
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_DP0_1_DEFAULT            0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_DP0_0_MASK               0x00000100
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_DP0_0_SHIFT              8
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_DP0_0_DEFAULT            0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_SRC0_MASK                0x00000080
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_SRC0_SHIFT               7
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_SRC0_DEFAULT             0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_SRC1_MASK                0x00000040
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_SRC1_SHIFT               6
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_SRC1_DEFAULT             0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_MB_MASK                  0x00000020
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_MB_SHIFT                 5
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_MB_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_MS_MASK                  0x00000010
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_MS_SHIFT                 4
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_MS_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_OP_MASK                  0x00000008
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_OP_SHIFT                 3
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_OP_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_IOP_MASK                 0x00000004
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_IOP_SHIFT                2
#define BCHP_AIO_INTH_PCI_MASK_STATUS_FMM_IOP_DEFAULT              0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: DAC1 [01:01] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_DAC1_MASK                    0x00000002
#define BCHP_AIO_INTH_PCI_MASK_STATUS_DAC1_SHIFT                   1
#define BCHP_AIO_INTH_PCI_MASK_STATUS_DAC1_DEFAULT                 0x00000001

/* AIO_INTH :: PCI_MASK_STATUS :: DAC0 [00:00] */
#define BCHP_AIO_INTH_PCI_MASK_STATUS_DAC0_MASK                    0x00000001
#define BCHP_AIO_INTH_PCI_MASK_STATUS_DAC0_SHIFT                   0
#define BCHP_AIO_INTH_PCI_MASK_STATUS_DAC0_DEFAULT                 0x00000001

/***************************************************************************
 *PCI_MASK_SET - PCI Interrupt Mask Set Register
 ***************************************************************************/
/* AIO_INTH :: PCI_MASK_SET :: reserved0 [31:15] */
#define BCHP_AIO_INTH_PCI_MASK_SET_reserved0_MASK                  0xffff8000
#define BCHP_AIO_INTH_PCI_MASK_SET_reserved0_SHIFT                 15

/* AIO_INTH :: PCI_MASK_SET :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_PCI_MASK_SET_HDMIRX_MASK                     0x00004000
#define BCHP_AIO_INTH_PCI_MASK_SET_HDMIRX_SHIFT                    14
#define BCHP_AIO_INTH_PCI_MASK_SET_HDMIRX_DEFAULT                  0x00000001

/* AIO_INTH :: PCI_MASK_SET :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_PCI_MASK_SET_SPDIFRX_MASK                    0x00002000
#define BCHP_AIO_INTH_PCI_MASK_SET_SPDIFRX_SHIFT                   13
#define BCHP_AIO_INTH_PCI_MASK_SET_SPDIFRX_DEFAULT                 0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_BF0_MASK                    0x00001000
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_BF0_SHIFT                   12
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_BF0_DEFAULT                 0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_BF1_MASK                    0x00000800
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_BF1_SHIFT                   11
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_BF1_DEFAULT                 0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_BF2_MASK                    0x00000400
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_BF2_SHIFT                   10
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_BF2_DEFAULT                 0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_DP0_1_MASK                  0x00000200
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_DP0_1_SHIFT                 9
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_DP0_1_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_DP0_0_MASK                  0x00000100
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_DP0_0_SHIFT                 8
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_DP0_0_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_SRC0_MASK                   0x00000080
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_SRC0_SHIFT                  7
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_SRC0_DEFAULT                0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_SRC1_MASK                   0x00000040
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_SRC1_SHIFT                  6
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_SRC1_DEFAULT                0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_MB_MASK                     0x00000020
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_MB_SHIFT                    5
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_MB_DEFAULT                  0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_MS_MASK                     0x00000010
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_MS_SHIFT                    4
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_MS_DEFAULT                  0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_OP_MASK                     0x00000008
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_OP_SHIFT                    3
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_OP_DEFAULT                  0x00000001

/* AIO_INTH :: PCI_MASK_SET :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_IOP_MASK                    0x00000004
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_IOP_SHIFT                   2
#define BCHP_AIO_INTH_PCI_MASK_SET_FMM_IOP_DEFAULT                 0x00000001

/* AIO_INTH :: PCI_MASK_SET :: DAC1 [01:01] */
#define BCHP_AIO_INTH_PCI_MASK_SET_DAC1_MASK                       0x00000002
#define BCHP_AIO_INTH_PCI_MASK_SET_DAC1_SHIFT                      1
#define BCHP_AIO_INTH_PCI_MASK_SET_DAC1_DEFAULT                    0x00000001

/* AIO_INTH :: PCI_MASK_SET :: DAC0 [00:00] */
#define BCHP_AIO_INTH_PCI_MASK_SET_DAC0_MASK                       0x00000001
#define BCHP_AIO_INTH_PCI_MASK_SET_DAC0_SHIFT                      0
#define BCHP_AIO_INTH_PCI_MASK_SET_DAC0_DEFAULT                    0x00000001

/***************************************************************************
 *PCI_MASK_CLEAR - PCI Interrupt Mask Clear Register
 ***************************************************************************/
/* AIO_INTH :: PCI_MASK_CLEAR :: reserved0 [31:15] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_reserved0_MASK                0xffff8000
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_reserved0_SHIFT               15

/* AIO_INTH :: PCI_MASK_CLEAR :: HDMIRX [14:14] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_HDMIRX_MASK                   0x00004000
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_HDMIRX_SHIFT                  14
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_HDMIRX_DEFAULT                0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: SPDIFRX [13:13] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_SPDIFRX_MASK                  0x00002000
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_SPDIFRX_SHIFT                 13
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_SPDIFRX_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_BF0 [12:12] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_BF0_MASK                  0x00001000
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_BF0_SHIFT                 12
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_BF0_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_BF1 [11:11] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_BF1_MASK                  0x00000800
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_BF1_SHIFT                 11
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_BF1_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_BF2 [10:10] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_BF2_MASK                  0x00000400
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_BF2_SHIFT                 10
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_BF2_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_DP0_1 [09:09] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_DP0_1_MASK                0x00000200
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_DP0_1_SHIFT               9
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_DP0_1_DEFAULT             0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_DP0_0 [08:08] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_DP0_0_MASK                0x00000100
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_DP0_0_SHIFT               8
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_DP0_0_DEFAULT             0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_SRC0 [07:07] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_SRC0_MASK                 0x00000080
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_SRC0_SHIFT                7
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_SRC0_DEFAULT              0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_SRC1 [06:06] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_SRC1_MASK                 0x00000040
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_SRC1_SHIFT                6
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_SRC1_DEFAULT              0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_MB [05:05] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_MB_MASK                   0x00000020
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_MB_SHIFT                  5
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_MB_DEFAULT                0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_MS [04:04] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_MS_MASK                   0x00000010
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_MS_SHIFT                  4
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_MS_DEFAULT                0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_OP [03:03] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_OP_MASK                   0x00000008
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_OP_SHIFT                  3
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_OP_DEFAULT                0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: FMM_IOP [02:02] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_IOP_MASK                  0x00000004
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_IOP_SHIFT                 2
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_FMM_IOP_DEFAULT               0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: DAC1 [01:01] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_DAC1_MASK                     0x00000002
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_DAC1_SHIFT                    1
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_DAC1_DEFAULT                  0x00000001

/* AIO_INTH :: PCI_MASK_CLEAR :: DAC0 [00:00] */
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_DAC0_MASK                     0x00000001
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_DAC0_SHIFT                    0
#define BCHP_AIO_INTH_PCI_MASK_CLEAR_DAC0_DEFAULT                  0x00000001

#endif /* #ifndef BCHP_AIO_INTH_H__ */

/* End of File */
