Fitter report for vga_v2
Thu Aug 08 00:40:21 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Aug 08 00:40:21 2019       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; vga_v2                                      ;
; Top-level Entity Name              ; vga_demo                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6F17C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 237 / 6,272 ( 4 % )                         ;
;     Total combinational functions  ; 212 / 6,272 ( 3 % )                         ;
;     Dedicated logic registers      ; 139 / 6,272 ( 2 % )                         ;
; Total registers                    ; 139                                         ;
; Total pins                         ; 20 / 180 ( 11 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 15,360 / 276,480 ( 6 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; VGA_HSYNC ; Missing drive strength and slew rate ;
; VGA_VSYNC ; Missing drive strength and slew rate ;
; VGAD[0]   ; Missing drive strength and slew rate ;
; VGAD[1]   ; Missing drive strength and slew rate ;
; VGAD[2]   ; Missing drive strength and slew rate ;
; VGAD[3]   ; Missing drive strength and slew rate ;
; VGAD[4]   ; Missing drive strength and slew rate ;
; VGAD[5]   ; Missing drive strength and slew rate ;
; VGAD[6]   ; Missing drive strength and slew rate ;
; VGAD[7]   ; Missing drive strength and slew rate ;
; VGAD[8]   ; Missing drive strength and slew rate ;
; VGAD[9]   ; Missing drive strength and slew rate ;
; VGAD[10]  ; Missing drive strength and slew rate ;
; VGAD[11]  ; Missing drive strength and slew rate ;
; VGAD[12]  ; Missing drive strength and slew rate ;
; VGAD[13]  ; Missing drive strength and slew rate ;
; VGAD[14]  ; Missing drive strength and slew rate ;
; VGAD[15]  ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 421 ) ; 0.00 % ( 0 / 421 )         ; 0.00 % ( 0 / 421 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 421 ) ; 0.00 % ( 0 / 421 )         ; 0.00 % ( 0 / 421 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 408 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/ax301/vga_ram/project/output_files/vga_v2.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 237 / 6,272 ( 4 % )      ;
;     -- Combinational with no register       ; 98                       ;
;     -- Register only                        ; 25                       ;
;     -- Combinational with a register        ; 114                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 77                       ;
;     -- 3 input functions                    ; 27                       ;
;     -- <=2 input functions                  ; 108                      ;
;     -- Register only                        ; 25                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 152                      ;
;     -- arithmetic mode                      ; 60                       ;
;                                             ;                          ;
; Total registers*                            ; 139 / 7,124 ( 2 % )      ;
;     -- Dedicated logic registers            ; 139 / 6,272 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 17 / 392 ( 4 % )         ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 20 / 180 ( 11 % )        ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 2 / 30 ( 7 % )           ;
; Total block memory bits                     ; 15,360 / 276,480 ( 6 % ) ;
; Total block memory implementation bits      ; 18,432 / 276,480 ( 7 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )           ;
; PLLs                                        ; 1 / 2 ( 50 % )           ;
; Global clocks                               ; 4 / 10 ( 40 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%             ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%             ;
; Maximum fan-out                             ; 124                      ;
; Highest non-global fan-out                  ; 26                       ;
; Total fan-out                               ; 1194                     ;
; Average fan-out                             ; 2.77                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 237 / 6272 ( 4 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 98                 ; 0                              ;
;     -- Register only                        ; 25                 ; 0                              ;
;     -- Combinational with a register        ; 114                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 77                 ; 0                              ;
;     -- 3 input functions                    ; 27                 ; 0                              ;
;     -- <=2 input functions                  ; 108                ; 0                              ;
;     -- Register only                        ; 25                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 152                ; 0                              ;
;     -- arithmetic mode                      ; 60                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 139                ; 0                              ;
;     -- Dedicated logic registers            ; 139 / 6272 ( 2 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 17 / 392 ( 4 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 20                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 15360              ; 0                              ;
; Total RAM block bits                        ; 18432              ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 2 / 30 ( 6 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )    ; 2 / 12 ( 16 % )                ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 131                ; 1                              ;
;     -- Registered Input Connections         ; 127                ; 0                              ;
;     -- Output Connections                   ; 1                  ; 131                            ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1199               ; 140                            ;
;     -- Registered Connections               ; 568                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 132                            ;
;     -- hard_block:auto_generated_inst       ; 132                ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 2                  ; 1                              ;
;     -- Output Ports                         ; 18                 ; 2                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; E1    ; 1        ; 0            ; 11           ; 7            ; 13                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n ; E15   ; 6        ; 34           ; 12           ; 0            ; 126                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGAD[0]   ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[10]  ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[11]  ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[12]  ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[13]  ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[14]  ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[15]  ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[1]   ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[2]   ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[3]   ; B14   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[4]   ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[5]   ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[6]   ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[7]   ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[8]   ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAD[9]   ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HSYNC ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VSYNC ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 6 / 14 ( 43 % )  ; 2.5V          ; --           ;
; 7        ; 13 / 26 ( 50 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 26 ( 4 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; VGAD[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; VGAD[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; VGAD[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; VGAD[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; VGAD[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; VGAD[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; VGAD[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; VGAD[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; VGAD[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; VGAD[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; VGAD[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; VGAD[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; VGAD[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; VGAD[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; VGAD[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; VGAD[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; VGA_HSYNC                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; VGA_VSYNC                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; U0|altpll_component|auto_generated|pll1                                      ;
; PLL mode                      ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                           ;
; Switchover type               ; --                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                     ;
; Input frequency 1             ; --                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                     ;
; Nominal VCO frequency         ; 600.0 MHz                                                                    ;
; VCO post scale K counter      ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                         ;
; VCO phase shift step          ; 208 ps                                                                       ;
; VCO multiply                  ; --                                                                           ;
; VCO divide                    ; --                                                                           ;
; Freq min lock                 ; 25.0 MHz                                                                     ;
; Freq max lock                 ; 54.18 MHz                                                                    ;
; M VCO Tap                     ; 0                                                                            ;
; M Initial                     ; 1                                                                            ;
; M value                       ; 12                                                                           ;
; N value                       ; 1                                                                            ;
; Charge pump current           ; setting 1                                                                    ;
; Loop filter resistance        ; setting 27                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                           ;
; Bandwidth type                ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ;
; PLL location                  ; PLL_1                                                                        ;
; Inclk0 signal                 ; clk                                                                          ;
; Inclk1 signal                 ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; clk_100mhz                                                                               ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; |vga_demo                                    ; 237 (61)    ; 139 (30)                  ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 20   ; 0            ; 98 (31)      ; 25 (9)            ; 114 (21)         ; |vga_demo                                                                                          ; work         ;
;    |pll_module:U0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_demo|pll_module:U0                                                                            ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_demo|pll_module:U0|altpll:altpll_component                                                    ; work         ;
;          |pll_module_altpll1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_demo|pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated                  ; work         ;
;    |vga_base_module:U1|                      ; 176 (0)     ; 109 (0)                   ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 16 (0)            ; 93 (0)           ; |vga_demo|vga_base_module:U1                                                                       ; work         ;
;       |vga_func_module:U2|                   ; 106 (106)   ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 1 (1)             ; 57 (57)          ; |vga_demo|vga_base_module:U1|vga_func_module:U2                                                    ; work         ;
;       |vga_ram_module:U1|                    ; 70 (70)     ; 51 (51)                   ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 15 (15)           ; 36 (36)          ; |vga_demo|vga_base_module:U1|vga_ram_module:U1                                                     ; work         ;
;          |altsyncram:RAM_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_demo|vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0                                ; work         ;
;             |altsyncram_f4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15360       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga_demo|vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; VGA_HSYNC ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VSYNC ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAD[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst_n     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; rst_n               ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; C1[0]~17                                                                                 ; LCCOMB_X25_Y23_N30 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; D1[11]~0                                                                                 ; LCCOMB_X29_Y23_N24 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                      ; PIN_E1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                      ; PIN_E1             ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk_100mhz                                                                               ; PLL_1              ; 45      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; i[2]                                                                                     ; FF_X29_Y23_N23     ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; isEn                                                                                     ; FF_X18_Y23_N19     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 86      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                                                                                    ; PIN_E15            ; 124     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; vga_base_module:U1|vga_func_module:U2|always6~1                                          ; LCCOMB_X24_Y22_N10 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_base_module:U1|vga_func_module:U2|isEn                                               ; FF_X25_Y14_N5      ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_base_module:U1|vga_ram_module:U1|RAM~19                                              ; LCCOMB_X19_Y13_N6  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_base_module:U1|vga_ram_module:U1|comb~0                                              ; LCCOMB_X21_Y14_N16 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                                      ; PIN_E1   ; 12      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk_100mhz                                                                               ; PLL_1    ; 45      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[1] ; PLL_1    ; 86      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                                                                                    ; PIN_E15  ; 124     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                  ;
+--------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------+---------+
; vga_base_module:U1|vga_func_module:U2|isEn                                                             ; 26      ;
; i[2]                                                                                                   ; 16      ;
; i[1]                                                                                                   ; 16      ;
; i[0]                                                                                                   ; 15      ;
; vga_base_module:U1|vga_ram_module:U1|RAM~19                                                            ; 15      ;
; vga_base_module:U1|vga_ram_module:U1|RAM~0                                                             ; 15      ;
; vga_base_module:U1|vga_func_module:U2|D1~4                                                             ; 15      ;
; vga_base_module:U1|vga_func_module:U2|Equal2~0                                                         ; 14      ;
; D1[11]~0                                                                                               ; 13      ;
; i[3]                                                                                                   ; 13      ;
; isEn                                                                                                   ; 13      ;
; vga_base_module:U1|vga_func_module:U2|Equal4~1                                                         ; 13      ;
; vga_base_module:U1|vga_func_module:U2|always6~1                                                        ; 11      ;
; C1[0]~17                                                                                               ; 10      ;
; D1[11]                                                                                                 ; 10      ;
; D1[5]                                                                                                  ; 10      ;
; D1[0]                                                                                                  ; 10      ;
; Equal0~2                                                                                               ; 8       ;
; vga_base_module:U1|vga_func_module:U2|CF[7]~2                                                          ; 8       ;
; vga_base_module:U1|vga_func_module:U2|CF[7]~1                                                          ; 8       ;
; vga_base_module:U1|vga_func_module:U2|CV[2]                                                            ; 7       ;
; vga_base_module:U1|vga_func_module:U2|CV[3]                                                            ; 7       ;
; vga_base_module:U1|vga_func_module:U2|CV[5]                                                            ; 7       ;
; vga_base_module:U1|vga_func_module:U2|CV[1]                                                            ; 7       ;
; vga_base_module:U1|vga_func_module:U2|CH[8]                                                            ; 7       ;
; Equal1~1                                                                                               ; 6       ;
; vga_base_module:U1|vga_func_module:U2|CV[9]                                                            ; 6       ;
; vga_base_module:U1|vga_func_module:U2|CV[0]                                                            ; 6       ;
; vga_base_module:U1|vga_func_module:U2|CV[4]                                                            ; 6       ;
; vga_base_module:U1|vga_func_module:U2|CH[6]                                                            ; 6       ;
; vga_base_module:U1|vga_ram_module:U1|WP[9]                                                             ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|WP[8]                                                             ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|WP[7]                                                             ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|WP[6]                                                             ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|WP[5]                                                             ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|WP[4]                                                             ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|WP[3]                                                             ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|WP[2]                                                             ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|WP[1]                                                             ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|WP[0]                                                             ; 5       ;
; vga_base_module:U1|vga_func_module:U2|CV[6]                                                            ; 5       ;
; vga_base_module:U1|vga_func_module:U2|CV[7]                                                            ; 5       ;
; vga_base_module:U1|vga_func_module:U2|CV[8]                                                            ; 5       ;
; vga_base_module:U1|vga_func_module:U2|CH[7]                                                            ; 5       ;
; vga_base_module:U1|vga_ram_module:U1|comb~0                                                            ; 4       ;
; vga_base_module:U1|vga_func_module:U2|isON                                                             ; 4       ;
; vga_base_module:U1|vga_func_module:U2|CH[9]                                                            ; 4       ;
; vga_base_module:U1|vga_func_module:U2|CH[2]                                                            ; 4       ;
; vga_base_module:U1|vga_func_module:U2|CH[3]                                                            ; 4       ;
; C1[9]                                                                                                  ; 4       ;
; C1[8]                                                                                                  ; 4       ;
; Mux3~3                                                                                                 ; 3       ;
; Equal0~0                                                                                               ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~29                                                           ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~26                                                           ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~23                                                           ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~20                                                           ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~17                                                           ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~14                                                           ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~11                                                           ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~8                                                            ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~5                                                            ; 3       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~2                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|Equal0~1                                                         ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CF[2]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CF[0]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CF[1]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CF[3]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|Equal0~0                                                         ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CF[6]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CF[7]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CF[4]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CF[5]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|comb~0                                                           ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CH[5]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CH[4]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CH[0]                                                            ; 3       ;
; vga_base_module:U1|vga_func_module:U2|CH[1]                                                            ; 3       ;
; C1[6]                                                                                                  ; 3       ;
; C1[7]                                                                                                  ; 3       ;
; C1[5]                                                                                                  ; 3       ;
; C1[4]                                                                                                  ; 3       ;
; rst_n~input                                                                                            ; 2       ;
; C1[0]~11                                                                                               ; 2       ;
; always1~0                                                                                              ; 2       ;
; C1[0]~10                                                                                               ; 2       ;
; Mux3~7                                                                                                 ; 2       ;
; LessThan0~0                                                                                            ; 2       ;
; CV[7]                                                                                                  ; 2       ;
; CV[0]                                                                                                  ; 2       ;
; CV[1]                                                                                                  ; 2       ;
; CV[2]                                                                                                  ; 2       ;
; CV[3]                                                                                                  ; 2       ;
; Mux1~0                                                                                                 ; 2       ;
; F1[10]                                                                                                 ; 2       ;
; Equal0~1                                                                                               ; 2       ;
; Mux18~0                                                                                                ; 2       ;
; vga_base_module:U1|vga_func_module:U2|always5~0                                                        ; 2       ;
; vga_base_module:U1|vga_func_module:U2|D1~2                                                             ; 2       ;
; vga_base_module:U1|vga_func_module:U2|D1~1                                                             ; 2       ;
; vga_base_module:U1|vga_func_module:U2|comb~1                                                           ; 2       ;
; vga_base_module:U1|vga_func_module:U2|Equal1~0                                                         ; 2       ;
; vga_base_module:U1|vga_func_module:U2|LessThan0~0                                                      ; 2       ;
; vga_base_module:U1|vga_func_module:U2|V                                                                ; 2       ;
; vga_base_module:U1|vga_func_module:U2|H                                                                ; 2       ;
; C1[3]                                                                                                  ; 2       ;
; C1[2]                                                                                                  ; 2       ;
; C1[1]                                                                                                  ; 2       ;
; C1[0]                                                                                                  ; 2       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~0feeder                                                       ; 1       ;
; clk~input                                                                                              ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[1]~26                                                         ; 1       ;
; isEn~1                                                                                                 ; 1       ;
; isEn~0                                                                                                 ; 1       ;
; Mux3~9                                                                                                 ; 1       ;
; vga_base_module:U1|vga_func_module:U2|always6~0                                                        ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[0]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[1]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|isUpdate                                                         ; 1       ;
; C1[0]~16                                                                                               ; 1       ;
; C1[0]~15                                                                                               ; 1       ;
; C1[0]~14                                                                                               ; 1       ;
; Mux0~1                                                                                                 ; 1       ;
; Mux0~0                                                                                                 ; 1       ;
; Mux1~4                                                                                                 ; 1       ;
; Mux1~3                                                                                                 ; 1       ;
; Mux1~2                                                                                                 ; 1       ;
; Mux1~1                                                                                                 ; 1       ;
; Mux2~5                                                                                                 ; 1       ;
; Mux2~4                                                                                                 ; 1       ;
; Mux2~3                                                                                                 ; 1       ;
; Mux2~2                                                                                                 ; 1       ;
; LessThan0~1                                                                                            ; 1       ;
; Mux2~1                                                                                                 ; 1       ;
; Mux2~0                                                                                                 ; 1       ;
; Mux3~8                                                                                                 ; 1       ;
; Mux3~6                                                                                                 ; 1       ;
; Mux3~5                                                                                                 ; 1       ;
; Mux3~4                                                                                                 ; 1       ;
; CV[4]                                                                                                  ; 1       ;
; CV[5]                                                                                                  ; 1       ;
; CV[6]                                                                                                  ; 1       ;
; LessThan1~0                                                                                            ; 1       ;
; CV[8]                                                                                                  ; 1       ;
; CV[9]                                                                                                  ; 1       ;
; F2[10]                                                                                                 ; 1       ;
; Mux3~2                                                                                                 ; 1       ;
; Equal1~0                                                                                               ; 1       ;
; Mux8~0                                                                                                 ; 1       ;
; Mux13~0                                                                                                ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|WP~0                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Equal0~2                                                          ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Equal0~1                                                          ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Equal0~0                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CF[2]~10                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CF[0]~9                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CF[1]~8                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CF[3]~7                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CF[6]~6                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CF[7]~5                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CF[4]~4                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CF[5]~3                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|isEn~0                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|always5~1                                                        ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~18                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~17                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~16                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[9]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[8]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[7]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[6]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[5]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[4]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[3]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[2]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[1]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RP[0]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~14                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~15                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~13                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~14                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~12                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~13                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~11                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~12                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~10                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~11                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~9                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~10                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~8                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~9                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~7                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~8                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~6                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~7                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~5                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~6                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~4                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~5                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~3                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~4                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~2                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~3                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~1                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~2                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CF[7]~0                                                          ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1~0                                                              ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|RAM~1                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[2]~9                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[3]~8                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[9]~7                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[0]~6                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[5]~5                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[1]~4                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[4]~3                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[6]~2                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[7]~1                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CV[8]~0                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CH~2                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CH~1                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CH~0                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~19                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~18                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~17                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~16                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~15                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~14                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~13                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~12                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~11                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~10                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~9                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~8                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~7                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~6                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~5                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~3                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|comb~5                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|comb~4                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|comb~3                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|comb~2                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1~0                                                             ; 1       ;
; vga_base_module:U1|vga_func_module:U2|V~0                                                              ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Equal4~0                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Equal3~1                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Equal3~0                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|H~0                                                              ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Equal1~1                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[15]                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[14]                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[13]                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[12]                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[11]                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[9]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[8]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[7]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[6]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[5]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[4]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[3]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[2]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[1]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|D1[0]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[9]~24                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[8]~23                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[8]~22                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[7]~21                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[7]~20                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[6]~19                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[6]~18                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[5]~17                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[5]~16                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[4]~15                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[4]~14                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[3]~13                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[3]~12                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[2]~11                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[2]~10                                                         ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[2]~9                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[4]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[5]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[6]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[7]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[2]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[3]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[8]                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|CY[9]                                                            ; 1       ;
; C1[9]~34                                                                                               ; 1       ;
; C1[8]~33                                                                                               ; 1       ;
; C1[8]~32                                                                                               ; 1       ;
; C1[7]~31                                                                                               ; 1       ;
; C1[7]~30                                                                                               ; 1       ;
; C1[6]~29                                                                                               ; 1       ;
; C1[6]~28                                                                                               ; 1       ;
; C1[5]~27                                                                                               ; 1       ;
; C1[5]~26                                                                                               ; 1       ;
; C1[4]~25                                                                                               ; 1       ;
; C1[4]~24                                                                                               ; 1       ;
; C1[3]~23                                                                                               ; 1       ;
; C1[3]~22                                                                                               ; 1       ;
; C1[2]~21                                                                                               ; 1       ;
; C1[2]~20                                                                                               ; 1       ;
; C1[1]~19                                                                                               ; 1       ;
; C1[1]~18                                                                                               ; 1       ;
; C1[0]~13                                                                                               ; 1       ;
; C1[0]~12                                                                                               ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~18                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~17                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~16                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~15                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~14                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~13                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~12                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~11                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~10                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~9                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~8                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~7                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~6                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~5                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~4                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~3                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~2                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~1                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add1~0                                                            ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~14                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~13                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~12                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~11                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~10                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~9                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~8                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~7                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~6                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~5                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~4                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~3                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~2                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~1                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add0~0                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~27                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~25                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~24                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~22                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~21                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~19                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~18                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~16                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~15                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~13                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~12                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~10                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~9                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~7                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~6                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~4                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~3                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~1                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|Add0~0                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a10 ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a11 ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a12 ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a13 ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a14 ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a9  ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a1  ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a2  ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a3  ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a4  ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a5  ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a6  ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a7  ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a8  ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ram_block1a0  ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~18                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~17                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~16                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~15                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~14                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~13                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~12                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~11                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~10                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~9                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~8                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~7                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~6                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~5                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~4                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~3                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~2                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~1                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add2~0                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~18                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~17                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~16                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~15                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~14                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~13                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~12                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~11                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~10                                                          ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~9                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~8                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~7                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~6                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~5                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~4                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~3                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~2                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~1                                                           ; 1       ;
; vga_base_module:U1|vga_func_module:U2|Add1~0                                                           ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[15]                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[14]                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[13]                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[12]                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[11]                                                            ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[9]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[8]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[7]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[6]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[5]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[4]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[3]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[2]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[1]                                                             ; 1       ;
; vga_base_module:U1|vga_ram_module:U1|D1[0]                                                             ; 1       ;
; pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_fbout                ; 1       ;
+--------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------+----------------------+-----------------+-----------------+---------------+
; vga_base_module:U1|vga_ram_module:U1|altsyncram:RAM_rtl_0|altsyncram_f4f1:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 1024         ; 15           ; 1024         ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 15360 ; 1024                        ; 15                          ; 1024                        ; 15                          ; 15360               ; 2    ; None ; M9K_X15_Y5_N0, M9K_X27_Y9_N0 ; Don't care           ; Old data        ; Old data        ; Yes           ;
+-----------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 234 / 32,401 ( < 1 % ) ;
; C16 interconnects     ; 10 / 1,326 ( < 1 % )   ;
; C4 interconnects      ; 305 / 21,816 ( 1 % )   ;
; Direct links          ; 38 / 32,401 ( < 1 % )  ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 149 / 10,320 ( 1 % )   ;
; R24 interconnects     ; 17 / 1,289 ( 1 % )     ;
; R4 interconnects      ; 270 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.94) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 3                            ;
; 16                                          ; 10                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.35) ; Number of LABs  (Total = 17) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 13                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.94) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.76) ; Number of LABs  (Total = 17) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 5                            ;
; 7                                               ; 0                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.35) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 20        ; 0            ; 20        ; 0            ; 0            ; 20        ; 20        ; 0            ; 20        ; 20        ; 0            ; 18           ; 0            ; 0            ; 2            ; 0            ; 18           ; 2            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 20           ; 0         ; 20           ; 20           ; 0         ; 0         ; 20           ; 0         ; 0         ; 20           ; 2            ; 20           ; 20           ; 18           ; 20           ; 2            ; 18           ; 20           ; 20           ; 20           ; 2            ; 20           ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; VGA_HSYNC          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VSYNC          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGAD[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                       ;
+------------------------------------------------+------------------------------------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s)                           ; Delay Added in ns ;
+------------------------------------------------+------------------------------------------------+-------------------+
; U0|altpll_component|auto_generated|pll1|clk[1] ; clk                                            ; 48.0              ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[1] ; 1.9               ;
+------------------------------------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                    ;
+------------------------------------------------+---------------------------------------------+-------------------+
; Source Register                                ; Destination Register                        ; Delay Added in ns ;
+------------------------------------------------+---------------------------------------------+-------------------+
; vga_base_module:U1|vga_func_module:U2|CY[6]    ; i[1]                                        ; 4.464             ;
; vga_base_module:U1|vga_func_module:U2|CY[1]    ; i[1]                                        ; 4.464             ;
; vga_base_module:U1|vga_func_module:U2|CY[0]    ; i[1]                                        ; 4.464             ;
; vga_base_module:U1|vga_func_module:U2|isUpdate ; i[1]                                        ; 4.464             ;
; vga_base_module:U1|vga_func_module:U2|CY[9]    ; i[1]                                        ; 4.464             ;
; vga_base_module:U1|vga_func_module:U2|CY[8]    ; i[1]                                        ; 4.464             ;
; vga_base_module:U1|vga_func_module:U2|CY[3]    ; i[1]                                        ; 4.462             ;
; vga_base_module:U1|vga_func_module:U2|CY[5]    ; i[1]                                        ; 4.290             ;
; vga_base_module:U1|vga_func_module:U2|CY[2]    ; i[1]                                        ; 4.288             ;
; vga_base_module:U1|vga_func_module:U2|CY[7]    ; i[1]                                        ; 4.112             ;
; vga_base_module:U1|vga_func_module:U2|CY[4]    ; i[1]                                        ; 4.109             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~15    ; vga_base_module:U1|vga_ram_module:U1|D1[15] ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~14    ; vga_base_module:U1|vga_ram_module:U1|D1[14] ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~13    ; vga_base_module:U1|vga_ram_module:U1|D1[13] ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~12    ; vga_base_module:U1|vga_ram_module:U1|D1[12] ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~11    ; vga_base_module:U1|vga_ram_module:U1|D1[11] ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~10    ; vga_base_module:U1|vga_ram_module:U1|D1[9]  ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~9     ; vga_base_module:U1|vga_ram_module:U1|D1[8]  ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~8     ; vga_base_module:U1|vga_ram_module:U1|D1[7]  ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~7     ; vga_base_module:U1|vga_ram_module:U1|D1[6]  ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~6     ; vga_base_module:U1|vga_ram_module:U1|D1[5]  ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~5     ; vga_base_module:U1|vga_ram_module:U1|D1[4]  ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~4     ; vga_base_module:U1|vga_ram_module:U1|D1[3]  ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~3     ; vga_base_module:U1|vga_ram_module:U1|D1[2]  ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~2     ; vga_base_module:U1|vga_ram_module:U1|D1[1]  ; 0.126             ;
; vga_base_module:U1|vga_ram_module:U1|RAM~1     ; vga_base_module:U1|vga_func_module:U2|D1[0] ; 0.126             ;
; i[1]                                           ; D1[5]                                       ; 0.018             ;
; C1[9]                                          ; C1[9]                                       ; 0.018             ;
+------------------------------------------------+---------------------------------------------+-------------------+
Note: This table only shows the top 28 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "vga_v2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_100mhz port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_v2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_100mhz (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll_module:U0|altpll:altpll_component|pll_module_altpll1:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node rst_n~input (placed in PIN E15 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_base_module:U1|vga_ram_module:U1|comb~0
        Info (176357): Destination node vga_base_module:U1|vga_ram_module:U1|RAM~16
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file E:/ax301/vga_ram/project/output_files/vga_v2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5391 megabytes
    Info: Processing ended: Thu Aug 08 00:40:21 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/ax301/vga_ram/project/output_files/vga_v2.fit.smsg.


