[請益] 高階合成HLS 台灣的Design house有用嗎 - 看板 Tech_Job - 批踢踢實業坊作者conbanwa (偶而崩潰一下有助紓壓)看板Tech_Job標題[請益] 高階合成HLS 台灣的Design house有用嗎時間Sat Jul 11 17:24:35 2015如題  小弟因為要報PAPER 所以無意間發現這個東西high level synthesis 高階合成指以高階語言描述電路 並轉換為RTL Code維基上面寫約略80年代就有開始發展  但大多都不太成功直到最近兩三年 Xilinx 的 AutoESL's AutoPilot 這套工具算是有比較大的進展想請問這東西的未來  因為上網了看了許多PAPER與文件 發現對於不同層級的設計者從高階語言與硬體描述語言之間看法與實作上的歧異高階合成的概念似乎有它的價值在  想請問各位先進這東西將來在台灣有搞頭嗎因為聽前人所說目前電路設計依然是verilog VHDL為主  謝謝大家--※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 123.205.167.56※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1436606679.A.3E8.html推 quartics: 目前看起來沒搞頭推 whitehumor: 不懂欸 這種東西不會有版權問題嗎 路人發問？其實opencores 裏頭已經有許多開放原始碼的IP了 將來(或者說現在)的技術價值可能是在整合與驗證這方面?※ 編輯: conbanwa (123.205.167.56), 07/11/2015 17:48:15推 kuoll: 不敢用 不知道它合出來與我原始想法差多少推 dakkk: 沒有  因為組合出來的電路巨大推 keithkeith20: 有啊 systemC to verilog 不過通常轉完要在翻修一→ keithkeith20: 次gate count那請問樓上幾位大大是指目前有在業界使用的TOOL所合成出來的電路嗎?還是更古早之前的呢? 因為目前所看到的是這一兩年已經有不錯的進展了※ 編輯: conbanwa (123.205.167.56), 07/11/2015 18:19:33推 obov: 這種東西不是已經沒啥人關住很久惹→ abyssa1: Synopsis跟Cadence都有solution, 去問他們誰有用啊→ wumingxian: 想兜in-house IP的國際系統廠有在用，台廠豬屎屋很少推 fine325011: 碩班研究過，目前業界沒聽過推 andy261: 沒搞頭...... 數位設計一定會RTL→ bcew: NEC的CWB看起來蠻強的，但他們用在CPU、GPU，問過講師→ bcew: 在controller應用上HLS就沒優勢，個人感覺不如HDL→ ipieee: 感覺只是個噱頭  實際上用的人很少推 aowen: 目前麻煩的不是寫code而是模擬和後段 等design更複雜才有→ aowen: 機會吧→ dagehoya5566: cwb根本是屎 我這一年來的使用心得幹推 xanter: 有辦法寫的又快合出來gate count又小再說推文自動更新已關閉