TimeQuest Timing Analyzer report for cpu_prj
Mon Sep 11 17:07:14 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; cpu_prj                                                            ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE10F17C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 4.50        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  50.0%      ;
;     Processors 3-14        ;  25.0%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 32.38 MHz ; 32.38 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -29.888 ; -44945.232        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.431 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -4350.133                        ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                   ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -29.888 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.262      ; 31.198     ;
; -29.874 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.246      ; 31.168     ;
; -29.864 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.263      ; 31.175     ;
; -29.822 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 30.767     ;
; -29.812 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.262      ; 31.122     ;
; -29.798 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.246      ; 31.092     ;
; -29.788 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.263      ; 31.099     ;
; -29.780 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.246      ; 31.074     ;
; -29.748 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.059     ; 30.690     ;
; -29.746 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 30.691     ;
; -29.734 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.245      ; 31.027     ;
; -29.731 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.246      ; 31.025     ;
; -29.712 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.248      ; 31.008     ;
; -29.707 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.059     ; 30.649     ;
; -29.704 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.246      ; 30.998     ;
; -29.697 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.255      ; 31.000     ;
; -29.688 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.249      ; 30.985     ;
; -29.686 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.244      ; 30.978     ;
; -29.679 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.251      ; 30.978     ;
; -29.675 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.246      ; 30.969     ;
; -29.673 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.256      ; 30.977     ;
; -29.672 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.059     ; 30.614     ;
; -29.671 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.251      ; 30.970     ;
; -29.658 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.245      ; 30.951     ;
; -29.657 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.255      ; 30.960     ;
; -29.655 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.246      ; 30.949     ;
; -29.651 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.247      ; 30.946     ;
; -29.649 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.242      ; 30.939     ;
; -29.646 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.255      ; 30.949     ;
; -29.634 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 30.577     ;
; -29.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.256      ; 30.937     ;
; -29.633 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.250      ; 30.931     ;
; -29.631 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.251      ; 30.930     ;
; -29.631 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.059     ; 30.573     ;
; -29.619 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 30.569     ;
; -29.609 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.251      ; 30.908     ;
; -29.607 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.246      ; 30.901     ;
; -29.603 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.251      ; 30.902     ;
; -29.597 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.060     ; 30.538     ;
; -29.594 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.246      ; 30.888     ;
; -29.592 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.244      ; 30.884     ;
; -29.585 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.247      ; 30.880     ;
; -29.579 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 30.529     ;
; -29.577 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.251      ; 30.876     ;
; -29.577 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 30.524     ;
; -29.577 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 30.524     ;
; -29.577 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 30.524     ;
; -29.577 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 30.524     ;
; -29.577 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 30.524     ;
; -29.570 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.247      ; 30.865     ;
; -29.570 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.265      ; 30.883     ;
; -29.570 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.255      ; 30.873     ;
; -29.568 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.242      ; 30.858     ;
; -29.568 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.271      ; 30.887     ;
; -29.565 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[13]                                                                       ; clk          ; clk         ; 1.000        ; -0.059     ; 30.507     ;
; -29.565 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.059     ; 30.507     ;
; -29.561 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.270      ; 30.879     ;
; -29.560 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.061     ; 30.500     ;
; -29.555 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.242      ; 30.845     ;
; -29.555 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 30.500     ;
; -29.546 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.243      ; 30.837     ;
; -29.545 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 30.492     ;
; -29.543 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.244      ; 30.835     ;
; -29.537 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.251      ; 30.836     ;
; -29.536 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.271      ; 30.855     ;
; -29.536 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[21]                                                                     ; clk          ; clk         ; 1.000        ; -0.050     ; 30.487     ;
; -29.535 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.255      ; 30.838     ;
; -29.531 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.250      ; 30.829     ;
; -29.531 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 1.000        ; -0.050     ; 30.482     ;
; -29.530 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.055     ; 30.476     ;
; -29.530 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.055     ; 30.476     ;
; -29.530 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.055     ; 30.476     ;
; -29.530 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.055     ; 30.476     ;
; -29.528 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.251      ; 30.827     ;
; -29.527 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[5]                                                                      ; clk          ; clk         ; 1.000        ; -0.062     ; 30.466     ;
; -29.523 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.063     ; 30.461     ;
; -29.523 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.265      ; 30.836     ;
; -29.522 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[2]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 30.469     ;
; -29.519 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.061     ; 30.459     ;
; -29.516 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.060     ; 30.457     ;
; -29.515 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; gpio:u_gpio|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.050     ; 30.466     ;
; -29.514 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; gpio:u_gpio|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.050     ; 30.465     ;
; -29.513 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.246      ; 30.807     ;
; -29.511 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.256      ; 30.815     ;
; -29.509 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.251      ; 30.808     ;
; -29.509 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.241      ; 30.798     ;
; -29.509 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.059     ; 30.451     ;
; -29.509 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.059     ; 30.451     ;
; -29.509 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.247      ; 30.804     ;
; -29.506 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.242      ; 30.796     ;
; -29.505 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 30.452     ;
; -29.504 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 30.451     ;
; -29.501 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 30.448     ;
; -29.501 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 30.448     ;
; -29.501 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 30.448     ;
; -29.501 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 30.448     ;
; -29.501 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 30.448     ;
; -29.497 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.060     ; 30.438     ;
; -29.497 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.060     ; 30.438     ;
; -29.494 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.265      ; 30.807     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                   ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; gpio:u_gpio|gpio_data[28]                                 ; gpio:u_gpio|gpio_data[28]                                 ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.432 ; timer:u_timer|timer_ctrl[31]                              ; timer:u_timer|timer_ctrl[31]                              ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; timer:u_timer|timer_ctrl[20]                              ; timer:u_timer|timer_ctrl[20]                              ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[20]                                 ; gpio:u_gpio|gpio_ctrl[20]                                 ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_data[20]                                 ; gpio:u_gpio|gpio_data[20]                                 ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[7]                                  ; gpio:u_gpio|gpio_ctrl[7]                                  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; timer:u_timer|timer_ctrl[6]                               ; timer:u_timer|timer_ctrl[6]                               ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_data[6]                                  ; gpio:u_gpio|gpio_data[6]                                  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[6]                                  ; gpio:u_gpio|gpio_ctrl[6]                                  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[27]                                 ; gpio:u_gpio|gpio_ctrl[27]                                 ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_data[31]                                 ; gpio:u_gpio|gpio_data[31]                                 ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; gpio:u_gpio|gpio_ctrl[31]                                 ; gpio:u_gpio|gpio_ctrl[31]                                 ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[24]                                 ; gpio:u_gpio|gpio_data[24]                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[24]                                 ; gpio:u_gpio|gpio_ctrl[24]                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[26]                                 ; gpio:u_gpio|gpio_data[26]                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[26]                                 ; gpio:u_gpio|gpio_ctrl[26]                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[2]                                  ; gpio:u_gpio|gpio_ctrl[2]                                  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[15]                                 ; gpio:u_gpio|gpio_data[15]                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[5]                                  ; gpio:u_gpio|gpio_ctrl[5]                                  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[5]                                  ; gpio:u_gpio|gpio_data[5]                                  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[30]                                 ; gpio:u_gpio|gpio_ctrl[30]                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[29]                                 ; gpio:u_gpio|gpio_ctrl[29]                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.451 ; uart:u_uart|uart_tx_state.BEGIN                           ; uart:u_uart|uart_tx_state.BEGIN                           ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_debug:u_uart_debug|uart_state.BEGIN                  ; uart_debug:u_uart_debug|uart_state.BEGIN                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_debug:u_uart_debug|bit_cnt[3]                        ; uart_debug:u_uart_debug|bit_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE              ; uart_debug:u_uart_debug|uart_state.SEND_BYTE              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_debug:u_uart_debug|uart_state.END                    ; uart_debug:u_uart_debug|uart_state.END                    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_debug:u_uart_debug|byte_cnt[1]                       ; uart_debug:u_uart_debug|byte_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_debug:u_uart_debug|byte_cnt[2]                       ; uart_debug:u_uart_debug|byte_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_debug:u_uart_debug|byte_cnt[0]                       ; uart_debug:u_uart_debug|byte_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart:u_uart|rx_bit_cnt[2]                                 ; uart:u_uart|rx_bit_cnt[2]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[10]                                 ; gpio:u_gpio|gpio_data[10]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; timer:u_timer|timer_ctrl[10]                              ; timer:u_timer|timer_ctrl[10]                              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_ctrl[4]                                  ; gpio:u_gpio|gpio_ctrl[4]                                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[4]                                  ; gpio:u_gpio|gpio_data[4]                                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; timer:u_timer|timer_ctrl[12]                              ; timer:u_timer|timer_ctrl[12]                              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[11]                                 ; gpio:u_gpio|gpio_data[11]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[12]                                 ; gpio:u_gpio|gpio_data[12]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_ctrl[12]                                 ; gpio:u_gpio|gpio_ctrl[12]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; timer:u_timer|timer_ctrl[14]                              ; timer:u_timer|timer_ctrl[14]                              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[14]                                 ; gpio:u_gpio|gpio_data[14]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_ctrl[14]                                 ; gpio:u_gpio|gpio_ctrl[14]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; timer:u_timer|timer_ctrl[13]                              ; timer:u_timer|timer_ctrl[13]                              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_ctrl[13]                                 ; gpio:u_gpio|gpio_ctrl[13]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[13]                                 ; gpio:u_gpio|gpio_data[13]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_ctrl[8]                                  ; gpio:u_gpio|gpio_ctrl[8]                                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[8]                                  ; gpio:u_gpio|gpio_data[8]                                  ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[25]                                 ; gpio:u_gpio|gpio_data[25]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[29]                                 ; gpio:u_gpio|gpio_data[29]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; gpio:u_gpio|gpio_data[21]                                 ; gpio:u_gpio|gpio_data[21]                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart:u_uart|tx_data_rd                                    ; uart:u_uart|tx_data_rd                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart:u_uart|uart_tx_state.IDLE                            ; uart:u_uart|uart_tx_state.IDLE                            ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[0]                                 ; uart:u_uart|tx_bit_cnt[0]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[1]                                 ; uart:u_uart|tx_bit_cnt[1]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[2]                                 ; uart:u_uart|tx_bit_cnt[2]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[3]                                 ; uart:u_uart|tx_bit_cnt[3]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_tx_state.TX_BYTE                         ; uart:u_uart|uart_tx_state.TX_BYTE                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_tx_state.END                             ; uart:u_uart|uart_tx_state.END                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_debug:u_uart_debug|bit_cnt[1]                        ; uart_debug:u_uart_debug|bit_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_state.BEGIN                           ; uart:u_uart|uart_rx_state.BEGIN                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_state.RX_BYTE                         ; uart:u_uart|uart_rx_state.RX_BYTE                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|rx_bit_cnt[1]                                 ; uart:u_uart|rx_bit_cnt[1]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|rx_bit_cnt[3]                                 ; uart:u_uart|rx_bit_cnt[3]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_state.END                             ; uart:u_uart|uart_rx_state.END                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_state.IDLE                            ; uart:u_uart|uart_rx_state.IDLE                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[10]                     ; uart:u_uart|uart_rx_data_buf_temp[10]                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[10]                                 ; gpio:u_gpio|gpio_ctrl[10]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[3]                                  ; gpio:u_gpio|gpio_ctrl[3]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[28]                              ; timer:u_timer|timer_ctrl[28]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[4]                               ; timer:u_timer|timer_ctrl[4]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[4]                      ; uart:u_uart|uart_rx_data_buf_temp[4]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[16]                                 ; gpio:u_gpio|gpio_ctrl[16]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[16]                                 ; gpio:u_gpio|gpio_data[16]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[17]                              ; timer:u_timer|timer_ctrl[17]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[17]                                 ; gpio:u_gpio|gpio_data[17]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[17]                                 ; gpio:u_gpio|gpio_ctrl[17]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_evalue[19]                            ; timer:u_timer|timer_evalue[19]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[19]                              ; timer:u_timer|timer_ctrl[19]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[19]                                 ; gpio:u_gpio|gpio_data[19]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[19]                                 ; gpio:u_gpio|gpio_ctrl[19]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[9]                                  ; gpio:u_gpio|gpio_data[9]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[9]                                  ; gpio:u_gpio|gpio_ctrl[9]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[9]                               ; timer:u_timer|timer_ctrl[9]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[9]                      ; uart:u_uart|uart_rx_data_buf_temp[9]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_evalue[7]                             ; timer:u_timer|timer_evalue[7]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[7]                               ; timer:u_timer|timer_ctrl[7]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[7]                      ; uart:u_uart|uart_rx_data_buf_temp[7]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_evalue[11]                            ; timer:u_timer|timer_evalue[11]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[11]                              ; timer:u_timer|timer_ctrl[11]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[11]                                 ; gpio:u_gpio|gpio_ctrl[11]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[11]                     ; uart:u_uart|uart_rx_data_buf_temp[11]                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_evalue[16]                            ; timer:u_timer|timer_evalue[16]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[16]                              ; timer:u_timer|timer_ctrl[16]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[22]                              ; timer:u_timer|timer_ctrl[22]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[22]                                 ; gpio:u_gpio|gpio_ctrl[22]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[22]                                 ; gpio:u_gpio|gpio_data[22]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|uart_rx_data_buf_temp[6]                      ; uart:u_uart|uart_rx_data_buf_temp[6]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[1]                               ; timer:u_timer|timer_ctrl[1]                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[24]                              ; timer:u_timer|timer_ctrl[24]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a22~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.139 ; 3.964 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 2.881 ; 2.928 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 2.473 ; 2.742 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.206  ; 0.103  ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.676  ; 0.498  ; Rise       ; clk             ;
; uart_rx        ; clk        ; -1.987 ; -2.234 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 8.599 ; 8.874 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 8.599 ; 8.874 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 8.166 ; 8.375 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.925 ; 8.104 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 8.133 ; 8.292 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 7.948 ; 8.120 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 7.645 ; 7.819 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 8.293 ; 8.559 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 7.877 ; 8.080 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.645 ; 7.819 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 7.845 ; 8.000 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 7.668 ; 7.835 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 34.99 MHz ; 34.99 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -27.580 ; -41664.917       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -4350.133                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.580 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.230      ; 28.849     ;
; -27.554 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 28.505     ;
; -27.545 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.231      ; 28.815     ;
; -27.512 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.220      ; 28.771     ;
; -27.507 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.230      ; 28.776     ;
; -27.489 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.222      ; 28.750     ;
; -27.481 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 28.432     ;
; -27.472 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.231      ; 28.742     ;
; -27.461 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.413     ;
; -27.455 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 28.711     ;
; -27.439 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.220      ; 28.698     ;
; -27.435 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.218      ; 28.692     ;
; -27.435 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.387     ;
; -27.416 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.222      ; 28.677     ;
; -27.405 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.218      ; 28.662     ;
; -27.400 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.219      ; 28.658     ;
; -27.399 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.053     ; 28.348     ;
; -27.396 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.219      ; 28.654     ;
; -27.388 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.340     ;
; -27.382 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 28.638     ;
; -27.363 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 28.618     ;
; -27.362 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.314     ;
; -27.362 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.229      ; 28.630     ;
; -27.357 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.218      ; 28.614     ;
; -27.354 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 28.614     ;
; -27.344 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.210      ; 28.593     ;
; -27.336 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.052     ; 28.286     ;
; -27.332 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.218      ; 28.589     ;
; -27.328 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 28.584     ;
; -27.327 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.055     ; 28.274     ;
; -27.327 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.230      ; 28.596     ;
; -27.323 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.219      ; 28.581     ;
; -27.313 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 28.578     ;
; -27.313 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 28.591     ;
; -27.311 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.220      ; 28.570     ;
; -27.310 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 28.582     ;
; -27.306 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.052     ; 28.256     ;
; -27.303 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.240      ; 28.582     ;
; -27.302 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.049     ; 28.255     ;
; -27.302 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.049     ; 28.255     ;
; -27.302 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.049     ; 28.255     ;
; -27.302 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.049     ; 28.255     ;
; -27.302 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.049     ; 28.255     ;
; -27.300 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.215      ; 28.554     ;
; -27.296 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 28.561     ;
; -27.294 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.219      ; 28.552     ;
; -27.286 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[13]                                                                       ; clk          ; clk         ; 1.000        ; -0.050     ; 28.238     ;
; -27.286 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.238     ;
; -27.285 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 28.540     ;
; -27.284 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 28.562     ;
; -27.281 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.221      ; 28.541     ;
; -27.280 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.052     ; 28.230     ;
; -27.278 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.227      ; 28.544     ;
; -27.277 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 28.234     ;
; -27.272 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.208      ; 28.519     ;
; -27.271 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.221      ; 28.531     ;
; -27.268 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.220     ;
; -27.268 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.220     ;
; -27.263 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.234      ; 28.536     ;
; -27.261 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.227      ; 28.527     ;
; -27.260 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 28.217     ;
; -27.256 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 28.511     ;
; -27.255 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.050     ; 28.207     ;
; -27.255 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 1.000        ; -0.054     ; 28.203     ;
; -27.255 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.207     ;
; -27.255 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.207     ;
; -27.255 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.050     ; 28.207     ;
; -27.250 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 28.505     ;
; -27.247 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[2]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.199     ;
; -27.243 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.051     ; 28.194     ;
; -27.242 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.229      ; 28.510     ;
; -27.241 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.217      ; 28.497     ;
; -27.240 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 28.518     ;
; -27.239 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 28.511     ;
; -27.238 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.220      ; 28.497     ;
; -27.237 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.220      ; 28.496     ;
; -27.237 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 28.492     ;
; -27.237 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.233      ; 28.509     ;
; -27.235 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.226      ; 28.500     ;
; -27.234 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 28.182     ;
; -27.233 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 28.184     ;
; -27.233 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[29]                                                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 28.184     ;
; -27.230 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.240      ; 28.509     ;
; -27.229 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 1.000        ; -0.049     ; 28.182     ;
; -27.229 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.049     ; 28.182     ;
; -27.229 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; -0.049     ; 28.182     ;
; -27.229 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; -0.049     ; 28.182     ;
; -27.229 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; -0.049     ; 28.182     ;
; -27.228 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.213      ; 28.480     ;
; -27.222 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.218      ; 28.479     ;
; -27.221 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.217      ; 28.477     ;
; -27.220 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.055     ; 28.167     ;
; -27.218 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.226      ; 28.483     ;
; -27.217 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.051     ; 28.168     ;
; -27.216 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.052     ; 28.166     ;
; -27.213 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[13]                                                                       ; clk          ; clk         ; 1.000        ; -0.050     ; 28.165     ;
; -27.213 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[8]                                                                        ; clk          ; clk         ; 1.000        ; -0.050     ; 28.165     ;
; -27.211 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 28.489     ;
; -27.208 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.054     ; 28.156     ;
; -27.207 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.230      ; 28.476     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; gpio:u_gpio|gpio_data[28]                    ; gpio:u_gpio|gpio_data[28]                    ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.382 ; timer:u_timer|timer_ctrl[31]                 ; timer:u_timer|timer_ctrl[31]                 ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; timer:u_timer|timer_ctrl[20]                 ; timer:u_timer|timer_ctrl[20]                 ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[20]                    ; gpio:u_gpio|gpio_ctrl[20]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[20]                    ; gpio:u_gpio|gpio_data[20]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[7]                     ; gpio:u_gpio|gpio_ctrl[7]                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; timer:u_timer|timer_ctrl[6]                  ; timer:u_timer|timer_ctrl[6]                  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[6]                     ; gpio:u_gpio|gpio_data[6]                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[6]                     ; gpio:u_gpio|gpio_ctrl[6]                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[24]                    ; gpio:u_gpio|gpio_data[24]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[24]                    ; gpio:u_gpio|gpio_ctrl[24]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[26]                    ; gpio:u_gpio|gpio_data[26]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[26]                    ; gpio:u_gpio|gpio_ctrl[26]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[27]                    ; gpio:u_gpio|gpio_ctrl[27]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[2]                     ; gpio:u_gpio|gpio_ctrl[2]                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[15]                    ; gpio:u_gpio|gpio_data[15]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[5]                     ; gpio:u_gpio|gpio_ctrl[5]                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[5]                     ; gpio:u_gpio|gpio_data[5]                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[30]                    ; gpio:u_gpio|gpio_ctrl[30]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[29]                    ; gpio:u_gpio|gpio_ctrl[29]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[31]                    ; gpio:u_gpio|gpio_data[31]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[31]                    ; gpio:u_gpio|gpio_ctrl[31]                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.399 ; gpio:u_gpio|gpio_ctrl[4]                     ; gpio:u_gpio|gpio_ctrl[4]                     ; clk          ; clk         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; gpio:u_gpio|gpio_ctrl[12]                    ; gpio:u_gpio|gpio_ctrl[12]                    ; clk          ; clk         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; gpio:u_gpio|gpio_ctrl[13]                    ; gpio:u_gpio|gpio_ctrl[13]                    ; clk          ; clk         ; 0.000        ; 0.075      ; 0.669      ;
; 0.400 ; uart:u_uart|tx_bit_cnt[0]                    ; uart:u_uart|tx_bit_cnt[0]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|tx_bit_cnt[1]                    ; uart:u_uart|tx_bit_cnt[1]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|tx_bit_cnt[2]                    ; uart:u_uart|tx_bit_cnt[2]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|tx_bit_cnt[3]                    ; uart:u_uart|tx_bit_cnt[3]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_tx_state.BEGIN              ; uart:u_uart|uart_tx_state.BEGIN              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_tx_state.TX_BYTE            ; uart:u_uart|uart_tx_state.TX_BYTE            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_tx_state.END                ; uart:u_uart|uart_tx_state.END                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_debug:u_uart_debug|uart_state.BEGIN     ; uart_debug:u_uart_debug|uart_state.BEGIN     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_debug:u_uart_debug|bit_cnt[1]           ; uart_debug:u_uart_debug|bit_cnt[1]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_debug:u_uart_debug|bit_cnt[3]           ; uart_debug:u_uart_debug|bit_cnt[3]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE ; uart_debug:u_uart_debug|uart_state.SEND_BYTE ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_debug:u_uart_debug|uart_state.END       ; uart_debug:u_uart_debug|uart_state.END       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_state.BEGIN              ; uart:u_uart|uart_rx_state.BEGIN              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_state.RX_BYTE            ; uart:u_uart|uart_rx_state.RX_BYTE            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|rx_bit_cnt[1]                    ; uart:u_uart|rx_bit_cnt[1]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|rx_bit_cnt[2]                    ; uart:u_uart|rx_bit_cnt[2]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|rx_bit_cnt[3]                    ; uart:u_uart|rx_bit_cnt[3]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_state.END                ; uart:u_uart|uart_rx_state.END                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_state.IDLE               ; uart:u_uart|uart_rx_state.IDLE               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[10]        ; uart:u_uart|uart_rx_data_buf_temp[10]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_ctrl[10]                    ; gpio:u_gpio|gpio_ctrl[10]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[4]                  ; timer:u_timer|timer_ctrl[4]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[4]                     ; gpio:u_gpio|gpio_data[4]                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[4]         ; uart:u_uart|uart_rx_data_buf_temp[4]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[12]                 ; timer:u_timer|timer_ctrl[12]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_ctrl[16]                    ; gpio:u_gpio|gpio_ctrl[16]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[16]                    ; gpio:u_gpio|gpio_data[16]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[17]                 ; timer:u_timer|timer_ctrl[17]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_evalue[19]               ; timer:u_timer|timer_evalue[19]               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[19]                 ; timer:u_timer|timer_ctrl[19]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[19]                    ; gpio:u_gpio|gpio_data[19]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_ctrl[19]                    ; gpio:u_gpio|gpio_ctrl[19]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[9]         ; uart:u_uart|uart_rx_data_buf_temp[9]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_evalue[7]                ; timer:u_timer|timer_evalue[7]                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[7]                  ; timer:u_timer|timer_ctrl[7]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[7]         ; uart:u_uart|uart_rx_data_buf_temp[7]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_evalue[11]               ; timer:u_timer|timer_evalue[11]               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[11]        ; uart:u_uart|uart_rx_data_buf_temp[11]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_evalue[16]               ; timer:u_timer|timer_evalue[16]               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[16]                 ; timer:u_timer|timer_ctrl[16]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[22]                 ; timer:u_timer|timer_ctrl[22]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_ctrl[22]                    ; gpio:u_gpio|gpio_ctrl[22]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[22]                    ; gpio:u_gpio|gpio_data[22]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[6]         ; uart:u_uart|uart_rx_data_buf_temp[6]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[1]                  ; timer:u_timer|timer_ctrl[1]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[24]                 ; timer:u_timer|timer_ctrl[24]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[12]        ; uart:u_uart|uart_rx_data_buf_temp[12]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[12]                    ; gpio:u_gpio|gpio_data[12]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[23]                 ; timer:u_timer|timer_ctrl[23]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[23]                    ; gpio:u_gpio|gpio_data[23]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_ctrl[23]                    ; gpio:u_gpio|gpio_ctrl[23]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[26]                 ; timer:u_timer|timer_ctrl[26]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[3]                  ; timer:u_timer|timer_ctrl[3]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[3]         ; uart:u_uart|uart_rx_data_buf_temp[3]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_evalue[3]                ; timer:u_timer|timer_evalue[3]                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_evalue[29]               ; timer:u_timer|timer_evalue[29]               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[27]                    ; gpio:u_gpio|gpio_data[27]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[27]                 ; timer:u_timer|timer_ctrl[27]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[2]         ; uart:u_uart|uart_rx_data_buf_temp[2]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[14]                 ; timer:u_timer|timer_ctrl[14]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[14]        ; uart:u_uart|uart_rx_data_buf_temp[14]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[14]                    ; gpio:u_gpio|gpio_data[14]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_ctrl[14]                    ; gpio:u_gpio|gpio_ctrl[14]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[15]                 ; timer:u_timer|timer_ctrl[15]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[15]        ; uart:u_uart|uart_rx_data_buf_temp[15]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[13]                 ; timer:u_timer|timer_ctrl[13]                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[13]        ; uart:u_uart|uart_rx_data_buf_temp[13]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[13]                    ; gpio:u_gpio|gpio_data[13]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; timer:u_timer|timer_ctrl[8]                  ; timer:u_timer|timer_ctrl[8]                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[8]         ; uart:u_uart|uart_rx_data_buf_temp[8]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_ctrl[8]                     ; gpio:u_gpio|gpio_ctrl[8]                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_data[8]                     ; gpio:u_gpio|gpio_data[8]                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[5]         ; uart:u_uart|uart_rx_data_buf_temp[5]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; gpio:u_gpio|gpio_ctrl[1]                     ; gpio:u_gpio|gpio_ctrl[1]                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:u_uart|uart_rx_data_buf_temp[1]         ; uart:u_uart|uart_rx_data_buf_temp[1]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a22~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 3.946 ; 3.675 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 2.726 ; 2.779 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 2.219 ; 2.290 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.187  ; -0.001 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.617  ; 0.375  ; Rise       ; clk             ;
; uart_rx        ; clk        ; -1.782 ; -1.841 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 7.754 ; 8.196 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 7.754 ; 8.196 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 7.362 ; 7.712 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.141 ; 7.456 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 7.334 ; 7.625 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 7.182 ; 7.443 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 6.870 ; 7.174 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 7.460 ; 7.885 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 7.083 ; 7.420 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 6.870 ; 7.174 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 7.055 ; 7.335 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 6.909 ; 7.162 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -12.788 ; -18404.264       ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2937.902                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.788 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.119      ; 13.916     ;
; -12.769 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.898     ;
; -12.765 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 13.887     ;
; -12.735 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.111      ; 13.855     ;
; -12.726 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.850     ;
; -12.719 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.841     ;
; -12.717 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.119      ; 13.845     ;
; -12.716 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.112      ; 13.837     ;
; -12.711 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.110      ; 13.830     ;
; -12.706 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.119      ; 13.834     ;
; -12.704 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 13.826     ;
; -12.698 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.827     ;
; -12.691 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.025     ; 13.653     ;
; -12.687 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.816     ;
; -12.687 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.119      ; 13.815     ;
; -12.686 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.816     ;
; -12.685 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.112      ; 13.806     ;
; -12.680 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.802     ;
; -12.675 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.805     ;
; -12.673 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.107      ; 13.789     ;
; -12.668 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.797     ;
; -12.666 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.109      ; 13.784     ;
; -12.664 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 13.786     ;
; -12.661 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.784     ;
; -12.661 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 13.784     ;
; -12.658 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.780     ;
; -12.657 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.126      ; 13.792     ;
; -12.655 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.779     ;
; -12.654 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.784     ;
; -12.650 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.125      ; 13.784     ;
; -12.650 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.110      ; 13.769     ;
; -12.649 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.773     ;
; -12.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.110      ; 13.766     ;
; -12.647 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.125      ; 13.781     ;
; -12.644 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.768     ;
; -12.643 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.119      ; 13.771     ;
; -12.640 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.762     ;
; -12.640 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.121      ; 13.770     ;
; -12.635 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.111      ; 13.755     ;
; -12.632 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 13.759     ;
; -12.632 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.122      ; 13.763     ;
; -12.630 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.025     ; 13.592     ;
; -12.629 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.121      ; 13.759     ;
; -12.627 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.122      ; 13.758     ;
; -12.625 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.749     ;
; -12.624 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.120      ; 13.753     ;
; -12.624 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.112      ; 13.745     ;
; -12.621 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 13.748     ;
; -12.618 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.109      ; 13.736     ;
; -12.618 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.740     ;
; -12.612 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.742     ;
; -12.612 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.017     ; 13.582     ;
; -12.610 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.110      ; 13.729     ;
; -12.606 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.120      ; 13.735     ;
; -12.605 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; -0.024     ; 13.568     ;
; -12.604 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.105      ; 13.718     ;
; -12.603 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.115      ; 13.727     ;
; -12.602 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[8] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.111      ; 13.722     ;
; -12.601 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 13.723     ;
; -12.601 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.017     ; 13.571     ;
; -12.600 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.109      ; 13.718     ;
; -12.600 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 13.723     ;
; -12.600 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.117      ; 13.726     ;
; -12.596 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.126      ; 13.731     ;
; -12.595 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.112      ; 13.716     ;
; -12.595 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.120      ; 13.724     ;
; -12.590 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.025     ; 13.552     ;
; -12.589 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.125      ; 13.723     ;
; -12.589 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.111      ; 13.709     ;
; -12.586 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.125      ; 13.720     ;
; -12.584 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[9]                                                                        ; clk          ; clk         ; 1.000        ; -0.024     ; 13.547     ;
; -12.584 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.112      ; 13.705     ;
; -12.583 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[8] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.112      ; 13.704     ;
; -12.583 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.713     ;
; -12.582 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.122      ; 13.713     ;
; -12.581 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.110      ; 13.700     ;
; -12.581 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.115      ; 13.705     ;
; -12.581 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.108      ; 13.698     ;
; -12.581 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 13.708     ;
; -12.579 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.702     ;
; -12.579 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.113      ; 13.701     ;
; -12.578 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.134      ; 13.721     ;
; -12.577 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.111      ; 13.697     ;
; -12.575 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.023     ; 13.539     ;
; -12.574 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.114      ; 13.697     ;
; -12.572 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.121      ; 13.702     ;
; -12.571 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[8] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 13.693     ;
; -12.571 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.133      ; 13.713     ;
; -12.571 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.122      ; 13.702     ;
; -12.569 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.111      ; 13.689     ;
; -12.569 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 13.692     ;
; -12.568 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.133      ; 13.710     ;
; -12.567 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.134      ; 13.710     ;
; -12.566 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.121      ; 13.696     ;
; -12.561 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.122      ; 13.692     ;
; -12.561 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; gpio:u_gpio|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.027     ; 13.521     ;
; -12.561 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.121      ; 13.691     ;
; -12.560 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.114      ; 13.683     ;
; -12.560 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.133      ; 13.702     ;
; -12.558 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.118      ; 13.685     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                    ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; gpio:u_gpio|gpio_ctrl[7]                                  ; gpio:u_gpio|gpio_ctrl[7]                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[28]                                 ; gpio:u_gpio|gpio_data[28]                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; timer:u_timer|timer_ctrl[31]                              ; timer:u_timer|timer_ctrl[31]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[31]                                 ; gpio:u_gpio|gpio_data[31]                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[20]                              ; timer:u_timer|timer_ctrl[20]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[20]                                 ; gpio:u_gpio|gpio_ctrl[20]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[20]                                 ; gpio:u_gpio|gpio_data[20]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[6]                               ; timer:u_timer|timer_ctrl[6]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[6]                                  ; gpio:u_gpio|gpio_data[6]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[6]                                  ; gpio:u_gpio|gpio_ctrl[6]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[24]                                 ; gpio:u_gpio|gpio_data[24]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[24]                                 ; gpio:u_gpio|gpio_ctrl[24]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[26]                                 ; gpio:u_gpio|gpio_data[26]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[26]                                 ; gpio:u_gpio|gpio_ctrl[26]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[27]                                 ; gpio:u_gpio|gpio_ctrl[27]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[2]                                  ; gpio:u_gpio|gpio_ctrl[2]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[15]                                 ; gpio:u_gpio|gpio_data[15]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[5]                                  ; gpio:u_gpio|gpio_ctrl[5]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[5]                                  ; gpio:u_gpio|gpio_data[5]                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[30]                                 ; gpio:u_gpio|gpio_ctrl[30]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[29]                                 ; gpio:u_gpio|gpio_ctrl[29]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[31]                                 ; gpio:u_gpio|gpio_ctrl[31]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_ctrl[3]                                  ; gpio:u_gpio|gpio_ctrl[3]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; timer:u_timer|timer_ctrl[28]                              ; timer:u_timer|timer_ctrl[28]                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_data[4]                                  ; gpio:u_gpio|gpio_data[4]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; timer:u_timer|timer_ctrl[12]                              ; timer:u_timer|timer_ctrl[12]                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; timer:u_timer|timer_ctrl[9]                               ; timer:u_timer|timer_ctrl[9]                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:u_uart|uart_rx_data_buf_temp[9]                      ; uart:u_uart|uart_rx_data_buf_temp[9]                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:u_uart|uart_rx_data_buf_temp[11]                     ; uart:u_uart|uart_rx_data_buf_temp[11]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:u_uart|uart_rx_data_buf_temp[6]                      ; uart:u_uart|uart_rx_data_buf_temp[6]                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_data[12]                                 ; gpio:u_gpio|gpio_data[12]                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_ctrl[28]                                 ; gpio:u_gpio|gpio_ctrl[28]                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:u_uart|uart_rx_data_buf_temp[3]                      ; uart:u_uart|uart_rx_data_buf_temp[3]                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; timer:u_timer|timer_evalue[30]                            ; timer:u_timer|timer_evalue[30]                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; timer:u_timer|timer_ctrl[14]                              ; timer:u_timer|timer_ctrl[14]                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:u_uart|uart_rx_data_buf_temp[14]                     ; uart:u_uart|uart_rx_data_buf_temp[14]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_data[14]                                 ; gpio:u_gpio|gpio_data[14]                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_ctrl[14]                                 ; gpio:u_gpio|gpio_ctrl[14]                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; timer:u_timer|timer_ctrl[13]                              ; timer:u_timer|timer_ctrl[13]                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_data[13]                                 ; gpio:u_gpio|gpio_data[13]                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:u_uart|uart_rx_data_buf_temp[8]                      ; uart:u_uart|uart_rx_data_buf_temp[8]                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_ctrl[8]                                  ; gpio:u_gpio|gpio_ctrl[8]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_data[8]                                  ; gpio:u_gpio|gpio_data[8]                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:u_uart|uart_rx_data_buf_temp[1]                      ; uart:u_uart|uart_rx_data_buf_temp[1]                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; gpio:u_gpio|gpio_data[25]                                 ; gpio:u_gpio|gpio_data[25]                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:u_uart|uart_rx_data_buf_temp[0]                      ; uart:u_uart|uart_rx_data_buf_temp[0]                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[0]                                 ; uart:u_uart|tx_bit_cnt[0]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[1]                                 ; uart:u_uart|tx_bit_cnt[1]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[2]                                 ; uart:u_uart|tx_bit_cnt[2]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[3]                                 ; uart:u_uart|tx_bit_cnt[3]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.BEGIN                           ; uart:u_uart|uart_tx_state.BEGIN                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.TX_BYTE                         ; uart:u_uart|uart_tx_state.TX_BYTE                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.END                             ; uart:u_uart|uart_tx_state.END                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|uart_state.BEGIN                  ; uart_debug:u_uart_debug|uart_state.BEGIN                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|bit_cnt[1]                        ; uart_debug:u_uart_debug|bit_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|bit_cnt[3]                        ; uart_debug:u_uart_debug|bit_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE              ; uart_debug:u_uart_debug|uart_state.SEND_BYTE              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|uart_state.END                    ; uart_debug:u_uart_debug|uart_state.END                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[1]                       ; uart_debug:u_uart_debug|byte_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[2]                       ; uart_debug:u_uart_debug|byte_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[0]                       ; uart_debug:u_uart_debug|byte_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.BEGIN                           ; uart:u_uart|uart_rx_state.BEGIN                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.RX_BYTE                         ; uart:u_uart|uart_rx_state.RX_BYTE                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[1]                                 ; uart:u_uart|rx_bit_cnt[1]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[2]                                 ; uart:u_uart|rx_bit_cnt[2]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[3]                                 ; uart:u_uart|rx_bit_cnt[3]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.END                             ; uart:u_uart|uart_rx_state.END                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.IDLE                            ; uart:u_uart|uart_rx_state.IDLE                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[10]                     ; uart:u_uart|uart_rx_data_buf_temp[10]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[10]                                 ; gpio:u_gpio|gpio_data[10]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[10]                                 ; gpio:u_gpio|gpio_ctrl[10]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[10]                              ; timer:u_timer|timer_ctrl[10]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[4]                               ; timer:u_timer|timer_ctrl[4]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[4]                                  ; gpio:u_gpio|gpio_ctrl[4]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[4]                      ; uart:u_uart|uart_rx_data_buf_temp[4]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[16]                                 ; gpio:u_gpio|gpio_ctrl[16]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[16]                                 ; gpio:u_gpio|gpio_data[16]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[17]                              ; timer:u_timer|timer_ctrl[17]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[17]                                 ; gpio:u_gpio|gpio_data[17]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[17]                                 ; gpio:u_gpio|gpio_ctrl[17]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_evalue[19]                            ; timer:u_timer|timer_evalue[19]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[19]                              ; timer:u_timer|timer_ctrl[19]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[19]                                 ; gpio:u_gpio|gpio_data[19]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[19]                                 ; gpio:u_gpio|gpio_ctrl[19]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[9]                                  ; gpio:u_gpio|gpio_data[9]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[9]                                  ; gpio:u_gpio|gpio_ctrl[9]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_evalue[7]                             ; timer:u_timer|timer_evalue[7]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[7]                               ; timer:u_timer|timer_ctrl[7]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_data_buf_temp[7]                      ; uart:u_uart|uart_rx_data_buf_temp[7]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_evalue[11]                            ; timer:u_timer|timer_evalue[11]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[11]                              ; timer:u_timer|timer_ctrl[11]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[11]                                 ; gpio:u_gpio|gpio_ctrl[11]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[11]                                 ; gpio:u_gpio|gpio_data[11]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_evalue[16]                            ; timer:u_timer|timer_evalue[16]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[16]                              ; timer:u_timer|timer_ctrl[16]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[22]                              ; timer:u_timer|timer_ctrl[22]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[22]                                 ; gpio:u_gpio|gpio_ctrl[22]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[22]                                 ; gpio:u_gpio|gpio_data[22]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[1]                               ; timer:u_timer|timer_ctrl[1]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[32]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[33]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[34]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[35]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[36]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[37]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[38]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[39]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[40]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[41]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[42]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[43]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[44]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[45]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[46]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[47]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[48]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[49]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[50]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[51]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[52]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[53]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[54]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[55]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[56]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[57]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[58]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[59]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[60]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[61]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[62]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[63]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data1_sign ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[32]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[33]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[34]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[35]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[36]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[37]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[38]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[39]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[40]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[41]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[42]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[43]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[44]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[45]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[46]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[47]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[48]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[49]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[50]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[51]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[52]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[53]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[54]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[55]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[56]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[57]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_data2[58]  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 1.722 ; 2.177 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 1.233 ; 1.600 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 1.134 ; 1.777 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.025  ; -0.259 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.265  ; -0.057 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -0.923 ; -1.549 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 4.212 ; 4.055 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 4.212 ; 4.055 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 3.987 ; 3.850 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 3.835 ; 3.719 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 3.940 ; 3.803 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.892 ; 3.774 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 3.707 ; 3.595 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 4.069 ; 3.918 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 3.853 ; 3.722 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 3.707 ; 3.595 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 3.809 ; 3.676 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.762 ; 3.648 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -29.888    ; 0.178 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -29.888    ; 0.178 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -44945.232 ; 0.0   ; 0.0      ; 0.0     ; -4350.133           ;
;  clk             ; -44945.232 ; 0.000 ; N/A      ; N/A     ; -4350.133           ;
+------------------+------------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.139 ; 3.964 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 2.881 ; 2.928 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 2.473 ; 2.742 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.206  ; 0.103  ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.676  ; 0.498  ; Rise       ; clk             ;
; uart_rx        ; clk        ; -0.923 ; -1.549 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 8.599 ; 8.874 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 8.599 ; 8.874 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 8.166 ; 8.375 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.925 ; 8.104 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 8.133 ; 8.292 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 7.948 ; 8.120 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 3.707 ; 3.595 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 4.069 ; 3.918 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 3.853 ; 3.722 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 3.707 ; 3.595 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 3.809 ; 3.676 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.762 ; 3.648 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_debug_pin          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 1506  ; 1506 ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Sep 11 17:07:10 2023
Info: Command: quartus_sta cpu_prj -c cpu_prj
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_prj.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -29.888
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -29.888    -44945.232 clk 
Info (332146): Worst-case hold slack is 0.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.431         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -4350.133 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -27.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.580    -41664.917 clk 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.381         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -4350.133 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.788
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.788    -18404.264 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2937.902 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4898 megabytes
    Info: Processing ended: Mon Sep 11 17:07:14 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


