**（一![[support/img/Pasted image 20240107151851.png#right|第一题|200]]）如右图所示4×4的ROM单元阵列，请问：** 
**1、 当WL[0:3]为何值时表示WL[1]被选中？** 
**2、 阵列中所存储的数据是多少?** 
**3、 请列举该种存储结构的缺点。**
1. 当$WL[0:3]=1011$时$WL1$被选中
2. 存储的数据为$0100,1001,0101,0000$
3. 缺点: 
	1. 对于NAND ROM的结构, 由于存在堆叠, 输出的低电平和行数与储存值相关, 因此在极端情况下, 对于MOS管的尺寸要求极高, 难以达到.
	2. 存在$V_{DD}到GND$的通路, 具有较大的静态功耗

**（二）使用OR ROM阵列构造8×2查找表，实现一 个全加器的功能。只需要画出OR ROM的核心存储电路（类似上题图），并说明其工作原理。**
$8×2$查找表就是字线位8根, 位线位两根.8根字线来自于全加器3输入经过3-8译码器得到的输出, 由于OR ROM的WL为1的时候表示选中, 且有管子的地方表示为1.

| A | B | Cin | Sum | Cout | 译码结果 |
| ---- | ---- | ---- | ---- | ---- | ---- |
| 0 | 0 | 0 | 0 | 0 | 00000001 |
| 0 | 0 | 1 | 1 | 0 | 00000010 |
| 0 | 1 | 0 | 1 | 0 | 00000100 |
| 0 | 1 | 1 | 0 | 1 | 00001000 |
| 1 | 0 | 0 | 1 | 0 | 00010000 |
| 1 | 0 | 1 | 0 | 1 | 00100000 |
| 1 | 1 | 0 | 0 | 1 | 01000000 |
| 1 | 1 | 1 | 1 | 1 | 10000000 |
|  |  |  |  |  |  |

![[support/img/1a0fd3f8eedefa271df924f9acf29b8f_720 1.jpg|400]]

**（三）设计一个容量为2048×8 bit的嵌入式SRAM，**
**1、 如果物理布局上希望把该SRAM设计成==正方形==，那么行、列译码器的输入分别为多 少位？**
**2、 使用面积为1.3um×1.3um的单比特SRAM存储电路单位实现该SRAM，并假设所需外 围电路面积是SRAM核心存储电路面积的10%，那么该SRAM阵列的总面积是多少？**
1. $2048*8 = 2^{14}$, 若要严格为正方形, 行和列各需要7位, 而其中地址线需要译码, 因此行需要7位, 而列需要4位, 其他的3位为存储数据
2. 总面积为$$(10\%+1)\times2048\times8\times 1.69 = 30457.856{um}^2$$

**（四）假设互连线的宽度缩小为 1/S ，厚度缩小为 1/S ，互连线之间的间距以及各层互连线介质的厚度缩小为 1/S ，芯片面积增大为$S^2$ 倍时，试讨论该芯片的互连线延时为原来的多少倍。（考虑一阶近似即可）**
互连线的宽度, 厚度, 互连线之间的间距和介质厚度变为原来的$\frac{1}{S}$, 但是面积变为原来的$S^2$因此有$$S_{c}=\frac{1}{S}$$则局部连线, 长度不变和全局连线的电容和电阻以及延时变化如下表所示

|  | 局部导线 | 长度不变 | 全局互连 |
| ---- | ---- | ---- | ---- |
| 电阻 | $S$ | $S^2$ | $S^3$ |
| 电容 | $\frac{1}{S}$<br> | 1 | $S$ |
| 长度 | $\frac{1}{S}$<br> | 1 | ${S}$ |
| 延时(RC) | 1 | $S^2$ | $S^4$ |
**（五）某款嵌入式处理器采用0.18µm标准CMOS工艺制造，其面积为$0.9mm^2$ ，工作在最高时钟频率100MHz、电源电压1.8V的情况下，功耗为30mW。假设所有器件都是短沟器件，并忽略二阶效应（包括亚阈值电流）和互连线的影响。现采用0.12µm标准CMOS工艺重新设计该处理器，基于新设计的处理器，回答下列问题：**
**1、 请根据缩放原则推算出新处理器的面积以及在1.8V电源电压下的==最高工作频率==。**
$$S=\frac{0.18}{0.12}=\frac{3}{2}$$
$$Area=0.9\times{\frac{2}{3}}^2=0.4{um}^2, f=100\times{\frac{3}{2}}=150MHZ$$
	电压不变, 本征延时变为原来的$\frac{1}{S}$, 因此为了满足原来的延时条件, 频率变为原来的$S$倍
**2、 保持电源电压1.8V的情况下，求新处理器在最高工作频率下的功耗和功率密度。**
在.12工艺下时,功耗主要为动态功耗,采用公式$C_{L}V^2f$, 其中$V$保持不变, $f$变为原来的1.5倍,因此功耗为$$P=30\times{1}.5=45mW$$功率密度为$\frac{f}{Area}$, 因此$$Power Density=\frac{{30\times1.5}}{0.9\times{\frac{2}{3}^2}}=112.5mW/{um}^2$$
**3、 保持电源电压1.8V并使新处理器仍工作在100MHz的时钟频率下，求芯片功耗和功率 密度。** 
接第二问中的叙述, 容易得出$$P=30mW$$$$Power Density=\frac{{30\times1}}{0.9\times{\frac{2}{3}^2}}=75mW/{um}^2$$
**4、 将新处理器的电源电压降至1.5V后仍可正常工作，求在该电源电压下芯片的最高工 作频率以及在该频率下芯片的功耗和功率密度。** 
$$U=\frac{1.8}{1.5}=\frac{6}{5}$$
由于是短沟器件, 因此延时和U无关, 因此最高频率为$$f=100\times{\frac{3}{2}}=150MHZ$$
功率为$$P=\frac{30\times1.5}{U^2}=31.25mW$$
功率密度为$$PowerDensity=\frac{31.25}{0.4}=78.125mW/{um}^2$$
**5、 将新处理器的电源电压降至1.5V，求其工作在100MHz时钟频率下的功耗和功率密度。**
依旧如上分析, $$P=\frac{30}{U^2}=20.83mW$$$$PowerDensity=\frac{20.83}{0.4}=52.075mW/{um}^2$$
**（六）在集成电路工艺发展过程中，人们倾向于采用低介电常数（low-k）的材料作为金属互连线层间的隔离介质，而采用高介电常数（high-k）的材料作为栅与衬底间的隔离介质。请查阅资料，解释上述现象。**
- 互连线层的隔离介质对于互连线的电容有影响, 而且是正比关系, 因此$k$越小, 会导致C越小, 导致延时越小. 
- 为了保证MOS的正常工作, 需要要求栅电容有一个最小值, 而这个值的最小值一般是通过$t_{ox}$的缩小来保证的, 但随着厚度的减小, 泄漏电流会越来越大. 而介电常数的提高会使得厚度不需要减小到很薄就能保证栅电容的最小值, 因此采用高介电常数的隔离介质. 