`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 08/30/2023 06:18:25 PM
// Design Name: 
// Module Name: Zheng_Andy_Studio1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Zheng_Andy_Studio1(
    input A,
    input B,
    input C,
    input D,
    output ABgtCD,
    output ABeqCD,
    output ABltCD
    );
endmodule
