
slave2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800100  0000024e  000002e2  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000024e  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800102  00800102  000002e4  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000002e4  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000314  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000b0  00000000  00000000  00000354  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000ac9  00000000  00000000  00000404  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000899  00000000  00000000  00000ecd  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006f1  00000000  00000000  00001766  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000198  00000000  00000000  00001e58  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004c1  00000000  00000000  00001ff0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000039d  00000000  00000000  000024b1  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000090  00000000  00000000  0000284e  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 b0 00 	jmp	0x160	; 0x160 <__vector_21>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 d8 00 	jmp	0x1b0	; 0x1b0 <__vector_24>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ee e4       	ldi	r30, 0x4E	; 78
  7c:	f2 e0       	ldi	r31, 0x02	; 2
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a2 30       	cpi	r26, 0x02	; 2
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a2 e0       	ldi	r26, 0x02	; 2
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a4 30       	cpi	r26, 0x04	; 4
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 9e 00 	call	0x13c	; 0x13c <main>
  9e:	0c 94 25 01 	jmp	0x24a	; 0x24a <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <I2C_init_Slave>:
	TWCR |= (1<<TWEN); //Activar comunicacion I2C
}

void I2C_init_Slave(uint8_t address)
{
	DDRC &= ~((1<<DDC4)|(1<<DDC5));
  a6:	97 b1       	in	r25, 0x07	; 7
  a8:	9f 7c       	andi	r25, 0xCF	; 207
  aa:	97 b9       	out	0x07, r25	; 7
	
	TWAR = address << 1;
  ac:	88 0f       	add	r24, r24
  ae:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	
	//Se habilita la interfaz, ACK automatico, se habilita la iSR
	
	TWCR = (1<<TWEA)|(1<<TWEN)|(1<<TWIE);
  b2:	85 e4       	ldi	r24, 0x45	; 69
  b4:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  b8:	08 95       	ret

000000ba <initADC>:
{
	for (uint8_t i = 0; *(strng+i) != '\0'; i++) // (strng+i) <- direccion de un character | *(strng+i) <- lo que esta contenido dentro de la direcion, es decir el character
	{
		wChar(*(strng+i));
	}
}
  ba:	ec e7       	ldi	r30, 0x7C	; 124
  bc:	f0 e0       	ldi	r31, 0x00	; 0
  be:	10 82       	st	Z, r1
  c0:	80 81       	ld	r24, Z
  c2:	80 64       	ori	r24, 0x40	; 64
  c4:	80 83       	st	Z, r24
  c6:	80 81       	ld	r24, Z
  c8:	80 62       	ori	r24, 0x20	; 32
  ca:	80 83       	st	Z, r24
  cc:	80 81       	ld	r24, Z
  ce:	86 60       	ori	r24, 0x06	; 6
  d0:	80 83       	st	Z, r24
  d2:	ea e7       	ldi	r30, 0x7A	; 122
  d4:	f0 e0       	ldi	r31, 0x00	; 0
  d6:	10 82       	st	Z, r1
  d8:	80 81       	ld	r24, Z
  da:	80 68       	ori	r24, 0x80	; 128
  dc:	80 83       	st	Z, r24
  de:	80 81       	ld	r24, Z
  e0:	88 60       	ori	r24, 0x08	; 8
  e2:	80 83       	st	Z, r24
  e4:	80 81       	ld	r24, Z
  e6:	83 60       	ori	r24, 0x03	; 3
  e8:	80 83       	st	Z, r24
  ea:	80 81       	ld	r24, Z
  ec:	80 64       	ori	r24, 0x40	; 64
  ee:	80 83       	st	Z, r24
  f0:	08 95       	ret

000000f2 <initUART>:
  f2:	8a b1       	in	r24, 0x0a	; 10
  f4:	82 60       	ori	r24, 0x02	; 2
  f6:	8a b9       	out	0x0a, r24	; 10
  f8:	8a b1       	in	r24, 0x0a	; 10
  fa:	8e 7f       	andi	r24, 0xFE	; 254
  fc:	8a b9       	out	0x0a, r24	; 10
  fe:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 102:	88 e9       	ldi	r24, 0x98	; 152
 104:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
 108:	86 e0       	ldi	r24, 0x06	; 6
 10a:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
 10e:	87 e6       	ldi	r24, 0x67	; 103
 110:	90 e0       	ldi	r25, 0x00	; 0
 112:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 116:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 11a:	08 95       	ret

0000011c <setup>:
 11c:	f8 94       	cli
 11e:	8a b1       	in	r24, 0x0a	; 10
 120:	84 60       	ori	r24, 0x04	; 4
 122:	8a b9       	out	0x0a, r24	; 10
 124:	8b b1       	in	r24, 0x0b	; 11
 126:	8b 7f       	andi	r24, 0xFB	; 251
 128:	8b b9       	out	0x0b, r24	; 11
 12a:	0e 94 5d 00 	call	0xba	; 0xba <initADC>
 12e:	80 e3       	ldi	r24, 0x30	; 48
 130:	0e 94 53 00 	call	0xa6	; 0xa6 <I2C_init_Slave>
 134:	0e 94 79 00 	call	0xf2	; 0xf2 <initUART>
 138:	78 94       	sei
 13a:	08 95       	ret

0000013c <main>:
 13c:	0e 94 8e 00 	call	0x11c	; 0x11c <setup>
 140:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <buffer>
 144:	82 35       	cpi	r24, 0x52	; 82
 146:	29 f4       	brne	.+10     	; 0x152 <main+0x16>
 148:	89 b1       	in	r24, 0x09	; 9
 14a:	84 60       	ori	r24, 0x04	; 4
 14c:	89 b9       	out	0x09, r24	; 9
 14e:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <buffer>
 152:	8f e3       	ldi	r24, 0x3F	; 63
 154:	9c e9       	ldi	r25, 0x9C	; 156
 156:	01 97       	sbiw	r24, 0x01	; 1
 158:	f1 f7       	brne	.-4      	; 0x156 <main+0x1a>
 15a:	00 c0       	rjmp	.+0      	; 0x15c <main+0x20>
 15c:	00 00       	nop
 15e:	f0 cf       	rjmp	.-32     	; 0x140 <main+0x4>

00000160 <__vector_21>:


ISR(ADC_vect)
{
 160:	1f 92       	push	r1
 162:	0f 92       	push	r0
 164:	0f b6       	in	r0, 0x3f	; 63
 166:	0f 92       	push	r0
 168:	11 24       	eor	r1, r1
 16a:	8f 93       	push	r24
 16c:	ef 93       	push	r30
 16e:	ff 93       	push	r31
	
	if (descartar)
 170:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 174:	88 23       	and	r24, r24
 176:	41 f0       	breq	.+16     	; 0x188 <__vector_21+0x28>
	{
		descartar = 0;
 178:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
		ADCSRA |= (1 << ADSC);
 17c:	ea e7       	ldi	r30, 0x7A	; 122
 17e:	f0 e0       	ldi	r31, 0x00	; 0
 180:	80 81       	ld	r24, Z
 182:	80 64       	ori	r24, 0x40	; 64
 184:	80 83       	st	Z, r24
		return;
 186:	0c c0       	rjmp	.+24     	; 0x1a0 <__vector_21+0x40>
	}
	descartar = 1;
 188:	81 e0       	ldi	r24, 0x01	; 1
 18a:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	ADCUno = ADCH;
 18e:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 192:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
	ADCSRA |= (1 << ADSC);
 196:	ea e7       	ldi	r30, 0x7A	; 122
 198:	f0 e0       	ldi	r31, 0x00	; 0
 19a:	80 81       	ld	r24, Z
 19c:	80 64       	ori	r24, 0x40	; 64
 19e:	80 83       	st	Z, r24
}
 1a0:	ff 91       	pop	r31
 1a2:	ef 91       	pop	r30
 1a4:	8f 91       	pop	r24
 1a6:	0f 90       	pop	r0
 1a8:	0f be       	out	0x3f, r0	; 63
 1aa:	0f 90       	pop	r0
 1ac:	1f 90       	pop	r1
 1ae:	18 95       	reti

000001b0 <__vector_24>:

ISR(TWI_vect){
 1b0:	1f 92       	push	r1
 1b2:	0f 92       	push	r0
 1b4:	0f b6       	in	r0, 0x3f	; 63
 1b6:	0f 92       	push	r0
 1b8:	11 24       	eor	r1, r1
 1ba:	8f 93       	push	r24
 1bc:	ef 93       	push	r30
 1be:	ff 93       	push	r31
	uint8_t estado = TWSR & 0xFC; // Nos quedamos unicamente con los bits de estado TWI Status
 1c0:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 1c4:	8c 7f       	andi	r24, 0xFC	; 252
	switch(estado){
 1c6:	80 3a       	cpi	r24, 0xA0	; 160
 1c8:	89 f1       	breq	.+98     	; 0x22c <__vector_24+0x7c>
 1ca:	58 f4       	brcc	.+22     	; 0x1e2 <__vector_24+0x32>
 1cc:	80 37       	cpi	r24, 0x70	; 112
 1ce:	a1 f0       	breq	.+40     	; 0x1f8 <__vector_24+0x48>
 1d0:	18 f4       	brcc	.+6      	; 0x1d8 <__vector_24+0x28>
 1d2:	80 36       	cpi	r24, 0x60	; 96
 1d4:	89 f0       	breq	.+34     	; 0x1f8 <__vector_24+0x48>
 1d6:	2e c0       	rjmp	.+92     	; 0x234 <__vector_24+0x84>
 1d8:	80 38       	cpi	r24, 0x80	; 128
 1da:	91 f0       	breq	.+36     	; 0x200 <__vector_24+0x50>
 1dc:	80 39       	cpi	r24, 0x90	; 144
 1de:	81 f0       	breq	.+32     	; 0x200 <__vector_24+0x50>
 1e0:	29 c0       	rjmp	.+82     	; 0x234 <__vector_24+0x84>
 1e2:	88 3b       	cpi	r24, 0xB8	; 184
 1e4:	a9 f0       	breq	.+42     	; 0x210 <__vector_24+0x60>
 1e6:	18 f4       	brcc	.+6      	; 0x1ee <__vector_24+0x3e>
 1e8:	88 3a       	cpi	r24, 0xA8	; 168
 1ea:	91 f0       	breq	.+36     	; 0x210 <__vector_24+0x60>
 1ec:	23 c0       	rjmp	.+70     	; 0x234 <__vector_24+0x84>
 1ee:	80 3c       	cpi	r24, 0xC0	; 192
 1f0:	b9 f0       	breq	.+46     	; 0x220 <__vector_24+0x70>
 1f2:	88 3c       	cpi	r24, 0xC8	; 200
 1f4:	a9 f0       	breq	.+42     	; 0x220 <__vector_24+0x70>
 1f6:	1e c0       	rjmp	.+60     	; 0x234 <__vector_24+0x84>
		/*******************************/
		// Slave debe recibir dato
		/*******************************/
		case 0x60:
		case 0x70: // General Call
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 1f8:	85 ec       	ldi	r24, 0xC5	; 197
 1fa:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		//wStr("General Call");
		break;
 1fe:	1d c0       	rjmp	.+58     	; 0x23a <__vector_24+0x8a>

		case 0x80:
		case 0x90: // Dato recibido General Call, ACK enviado
		buffer = TWDR;
 200:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 204:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <buffer>
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 208:	85 ec       	ldi	r24, 0xC5	; 197
 20a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		//wStr("Dato recibido General Call, ACK enviado");
		break;
 20e:	15 c0       	rjmp	.+42     	; 0x23a <__vector_24+0x8a>
		/*******************************/
		// Slave debe transmitir dato
		/*******************************/
		case 0xA8:
		case 0xB8: // Dato transmitido, ACK recibido
		TWDR = ADCUno;   // Dato a enviar
 210:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 214:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 218:	85 ec       	ldi	r24, 0xC5	; 197
 21a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		//wStr("Dato transmitido, ACK recibido");
		break;
 21e:	0d c0       	rjmp	.+26     	; 0x23a <__vector_24+0x8a>
		
		case 0xC0:
		case 0xC8: // Ultimo dato transmitido
		TWCR = 0;
 220:	ec eb       	ldi	r30, 0xBC	; 188
 222:	f0 e0       	ldi	r31, 0x00	; 0
 224:	10 82       	st	Z, r1
		TWCR = (1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 226:	85 e4       	ldi	r24, 0x45	; 69
 228:	80 83       	st	Z, r24
		//wStr("Ultimo dato transmitido");
		break;
 22a:	07 c0       	rjmp	.+14     	; 0x23a <__vector_24+0x8a>

		case 0xA0: // STOP o repeated START recibido
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 22c:	85 ec       	ldi	r24, 0xC5	; 197
 22e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		//wStr("STOP o repeated START recibido");
		break;
 232:	03 c0       	rjmp	.+6      	; 0x23a <__vector_24+0x8a>
		
		default:
		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 234:	85 ec       	ldi	r24, 0xC5	; 197
 236:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		//wStr("default");
		break;
	}
}
 23a:	ff 91       	pop	r31
 23c:	ef 91       	pop	r30
 23e:	8f 91       	pop	r24
 240:	0f 90       	pop	r0
 242:	0f be       	out	0x3f, r0	; 63
 244:	0f 90       	pop	r0
 246:	1f 90       	pop	r1
 248:	18 95       	reti

0000024a <_exit>:
 24a:	f8 94       	cli

0000024c <__stop_program>:
 24c:	ff cf       	rjmp	.-2      	; 0x24c <__stop_program>
