\section{Anexos}

\subsection{Descripciones del hardware}

\lstinputlisting[
	language=verilog,
	label=prog:a_circuit1,
	caption={Descripción en Verilog del código presentado en clase.}
]{
	../../Proyectos/Assignment_Circuit1/Assignment_Circuit1.v
}

\lstinputlisting[
language=verilog,
label=prog:a_circuit2,
caption={Descripción en Verilog del código presentado en clase (modificando la segunda asignación).}
]{
	../../Proyectos/Assignment_Circuit2/Assignment_Circuit2.v
}

\lstinputlisting[
language=verilog,
label=prog:a_circuit3,
caption={Descripción en Verilog del código con estructura \textit{if-else}}
]{
	../../Proyectos/Assignment_Circuit3/Assignment_Circuit3.v
}

\subsection{Bancos de pruebas (\textit{Test Benches})}

\lstinputlisting[
	language=verilog,
	%label=prog:asign,
	caption={Banco de prueba para el \autoref{prog:a_circuit1}.}
]{
	../../Proyectos/Assignment_Circuit1/simulation/modelsim/Assignment_Circuit1.vt
}


\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:a_circuit2}.}
]{
	../../Proyectos/Assignment_Circuit2/simulation/modelsim/Assignment_Circuit2.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:a_circuit3}.}
]{
	../../Proyectos/Assignment_Circuit3/simulation/modelsim/Assignment_Circuit3.vt
}