[{"name":"方志鵬","email":"jpfang@ntut.edu.tw","latestUpdate":"2014-02-14 11:39:20","objective":"在MAX PLUS II環境下，以VHDL 實作各種組合及循序數位電路，進行波形模擬，並燒錄在ALTERA CPLD實驗板上，進行功能驗証。","schedule":"第一週 概論\n第2週 軟體安裝\n第3週 MAX+Plus Ⅱ圖形編輯\n第4週 MAX+Plus Ⅱ圖形編輯\n第5週 文字編輯(VHDL)設計簡介\n第6週 組合邏輯1─ 算術電路\n第7週 組合邏輯2─ 算術電路\n第8週 組合邏輯3─ 算術電路\n第9週 組合邏輯4─ 算術電路\n第10週 組合邏輯1─ 處理電路\n第11週 組合邏輯2─ 處理電路\n第12週 組合邏輯3─ 處理電路\n第13週 順序邏輯1\n第14週 順序邏輯2\n第15週 順序邏輯3\n第16週 期末專題實作\n第17週 期末專題實作\n第18週 專題實作報告及期末測驗","scorePolicy":"平時考評40%\n實習報告 40%\n期末測驗 20%","materials":"數位邏輯設計(VHDL入門實務) 黃慶璋 蔡忠勇 編著 台科大圖書","foreignLanguageTextbooks":false}]
