data = {
 'file_state'         :
{
 'file_path'        : '/home/eda/Project/rooth/core/if_ex.v'
,'last_modify_time' : 1660486233
}
,'code_inf_list'      :
[
{
 'logic_line_range'       : [0, -1]
,'real_line_range'        : [0, -1]
,'file_path'              : '/home/eda/Project/rooth/core/if_ex.v'
,'real_code_line_boundry' :
[]
}
]
,'module_inf_list'    :
[
{
 'module_name_sr'    : 
{
 'str'   : 'if_ex'
,'range' : (16,7,16,11)
}
,'module_line_range' : (16,167)
,'inst_inf_list'     : 
[]
,'parm_inf_list'     : 
[]
,'io_inf_list'       : 
[
{
 'name_sr' : 
{
 'str'   : 'clk'
,'range' : (17,40,17,42)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'rst_n'
,'range' : (18,40,18,44)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'flow_ex_i'
,'range' : (19,40,19,48)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'funct3_i'
,'range' : (21,40,21,47)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'opcode_i'
,'range' : (22,40,22,47)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'pc_adder_i'
,'range' : (23,40,23,49)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'branch_i'
,'range' : (25,40,25,47)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'jump_i'
,'range' : (26,40,26,45)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_en_i'
,'range' : (28,40,28,50)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_adder_i'
,'range' : (29,40,29,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg1_rd_adder_i'
,'range' : (31,40,31,54)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg2_rd_adder_i'
,'range' : (32,40,32,54)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'imm_i'
,'range' : (34,40,34,44)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_en_i'
,'range' : (36,40,36,50)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_adder_i'
,'range' : (37,40,37,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_rd_adder_i'
,'range' : (38,40,38,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_op_i'
,'range' : (40,40,40,47)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_src_sel_i'
,'range' : (41,40,41,52)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_res_op_i'
,'range' : (43,40,43,51)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'funct3_o'
,'range' : (45,40,45,47)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'opcode_o'
,'range' : (46,40,46,47)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'pc_adder_o'
,'range' : (47,40,47,49)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'branch_o'
,'range' : (49,40,49,47)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'jump_o'
,'range' : (50,40,50,45)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_en_o'
,'range' : (52,40,52,50)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_wr_adder_o'
,'range' : (53,40,53,53)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg1_rd_adder_o'
,'range' : (55,40,55,54)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg2_rd_adder_o'
,'range' : (56,40,56,54)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'imm_o'
,'range' : (58,40,58,44)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_en_o'
,'range' : (60,40,60,50)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_wr_adder_o'
,'range' : (61,40,61,53)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_rd_adder_o'
,'range' : (62,40,62,53)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_op_o'
,'range' : (64,40,64,47)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_src_sel_o'
,'range' : (65,40,65,52)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_res_op_o'
,'range' : (67,40,67,51)
}
,'type'    : 2
}
]
,'code_inf_list'     : 
[
{
 'logic_line_range'       : [16, 167]
,'real_line_range'        : [16, 167]
,'file_path'              : '/home/eda/Project/rooth/core/if_ex.v'
,'real_code_line_boundry' :
[
[0, 1, 1]
,
[17, 11, 1]
,
[29, 2, 1]
,
[32, 13, 1]
,
[47, 2, 1]
,
[50, 2, 1]
,
[53, 2, 1]
,
[56, 2, 2]
,
[62, 2, 1]
,
[65, 2, 2]
,
[88, 2, 1]
,
[144, 3, 1]
]
}
]
}
]
,'macro_inf_list'     :
[]
,'wild_inst_inf_list' :
[]
}
