## 3. Resultados

O ambiente de teste foi desenvolvido para ser realizado tanto no GitHub Actions quanto no ambiente de desenvolvimento criado com o Docker e utilizado no VSCode. Enquanto no ambiente de desenvolvimento todas as ferramentas necessárias estão instaladas no container Docker, no GitHub Actions foi possível separar em dois ambientes diferentes: um para o _Quartus_ e outro para os testes de síntese, unitários e stress. 

No ambiente do _Quartus_ foi utilizado o mesmo container Docker do ambiente de desenvolvimento, enquanto para os outros testes foi feita a instalação somente das ferramentas necessárias, sem o _Quartus_ que é a ferramenta que ocupa mais espaço.

No Github Actions foi desenvolvido um ambiente de testes para a verificação de cada módulo VHDL. Através dele é possível realizar os testes de sínteses, unitários, stress e a compilação do _Quartus_ com as etapas de _synthesis_, _elaboration_, _fitter_ e _timing analysis_. Sendo possível ver os _logs_ e as etapas, na página do GitHub Actions, como mostra a Figura 12.

![](/images/actions_quartus.png "Logs Quartus.")


Os testes unitários e os testes de stress são realizados separadamente, mas em conjunto com o teste de síntese, sendo que o teste de síntese é realizado antes deles. Os testes unitários são realizados após cada _push_ no repositório, na pasta _/src_, sendo possível ver os _logs_ e as etapas, na página do GitHub Actions, como mostra a Figura 13.

![](/images/actions_cases.png "Casos de testes no Github Actions.")


Enquanto os testes de stress são realizados somente ao clicar no botão _Run workflow_ na página do GitHub Actions, como mostra a Figura 14

![](/images/button_stress.png "Botão para a execução dos testes de stress.")


No ambiente de desenvolvimento é possível executar os testes de síntese, unitários e stress, através do menu lateral de teste do VSCode, como mostra a Figura 15. 

![](/images/tests_vscode.png "Menu de testes do VSCode.")


No ambiente de desenvolvimento, também é possível executar os testes do _Quartus_ através de botões localizados na parte inferior da tela, bem como é possível abrir a interface gráfica do _Quartus_ , como mostra a Figura 16.

![](/images/buttons_quartus_exp.png "Menu de testes do VSCode.")

Através do Quartus foi possível obter a frequência máxima do processador que ficou em 67.77 MHz, com uma área de 2985 ALMs, ocupando 16% da FPGA utilizada no projeto, que é a Cyclone V 5CEBA4F23C7N. Para efeito de comparação o projeto _VexRiscv_ (SPINALHDL, 2024), um projeto de RISC-V desenvolvido para FPGA, que foi executado na Cyclone V e foi feito utilizando _SpinalHDL_, a sua versão com a menor frequência máxima possui 124 MHz, enquanto a com maior 194 MHz. Enquanto para a área, a versão com menos ALMs possui 352 ALMs e a versão com mais possui 1764 ALMs.

Ao analisar o consumo de ALMs por etapa do _pipeline_ foi encontrado o grágico da Figura 17, em que a etapa que mais consome ALMs é a etapa ID, pois é onde está localizado o banco de registradores.

![](/images/alm_per_component_sem_ram.png "Consumo de ALMs por etapa do pipeline.")

Ao incluir as memórias RAM e ROM, a etapa ID continua sendo a que mais consome ALMs, porém a memória RAM passa a ser a segunda que mais consome ALMs, como mostra a Figura 18.

![](/images/alm_ram.png "Consumo de ALMs por etapa do pipeline com memórias RAM e ROM.")
 
Os testes do _Quartus_ são realizados somente a partir do _Top Level_ do projeto, sendo que os testes de síntese e unitários a partir de todos os módulos. Já os testes de stress foram criados para os seguintes módulos: 

- _Generic Adder_  
- _Generic Mux 2x1_ 
- _Generic Mux 4x1_
-  _Generic Register_ 
-  _RV32I ALU_

Para que o processador possa ser programado em uma linguagem de alto nível, foi utilizado o _gcc_ para compilar o código em C, e em conjunto com o _Python_ foi possível transformar o código em binário e gerar o arquivo _.mif_ que é utilizado para programar a memória ROM. 

O teste na FPGA feito para demonstrar o funcionamento do processador, foi adicionado um registrador conectado aos LEDs da placa, que é atualizado quando ocorre a escrita em um determinado endereço de memória. A implementação é demonstrada na Figura 19, em que <i>update_led</i> corresponde ao registrador que atualiza os LEDs da placa.

![Diagrama de Blocos da FPGA](/images/fpga_diagram.png "Diagrama de Blocos da FPGA")

Para a demonstração na FPGA foi feita a implementação do seguinte código em C:

```c:line-numbers

#include "base.h"

void main() {
    while (1) {
        digitalWrite(LEDR, 1);
        ASM("NOP");
        ASM("NOP");
        ASM("NOP");
        digitalWrite(LEDR, 0);
    }
}

```
E a biblioteca _base.h_ foi implementada da seguinte forma:

```c:line-numbers

#ifndef __BASE_H__
#define __BASE_H__

#define LEDR                        128
#define sleep(cycles)               for (long i = 0; i < (cycles / 2); i++) asm("");
#define digitalWrite(pin, value)    (*((volatile int *)pin) = value)


void main() __attribute__((noreturn));

#endif

```
No código em C da demonstração foi utilizado a função _digitalWrite_ que é responsável por escrever em um endereço de memória da RAM que está conectado aos LEDs da placa. Nesse caso foi utilizado o endereço 128. Foram acrescentados três instruções _NOP_, pois ao executar a instrução que retorna ao início do loop, não acontece instantaneamente, afinal tem a execução da instrução em si, o _flush_ do pipeline e a busca da próxima instrução.

Ao testar na FPGA, foi possível identificar alguns problemas. Foi necessário acrescentar um registrador na etapa ID, pois para a FPGA é utilizada uma memória com _clock_, que fazia com que ao realizar o salto, não fosse para o endereço de memória correto. Também foi necessário utilizar um _clock_ reduzido de 1 Hz para que fosse possível visualizar o funcionamento do processador, pois com o _clock_ de 50 MHz, o processador executava as instruções muito rapidamente, não sendo possível visualizar o funcionamento.

Na Figura 20, é possível observar a FPGA, em que a palavra _RISC-V_ é exibida no painel de sete segmentos, o _LED 09_, que fica mais a esquerda, é utilizado para indicar o _clock_ do processador, e o _LED 00_ é conectado ao registrador que atualiza ao escrever no endereço 128 da memória RAM.

![FPGA](/images/fpga.png "FPGA")


Também foi realizada a documentação do projeto em um website cujo link está nas referências (DIAS, L. F.; RUGGIERO, G. V.;
SEIXAS, T. V., 2024) e que está ilustrado na Figura 21, hospedado no GitHub Pages utilizando de VitePress, uma
ferramenta que gera sites estáticos por meio de arquivos Markdown.

![RISC-V Website](/images/reference/report_components/website.png "Página inicial do site de documentação (DIAS, L. F.; RUGGIERO, G. V.; SEIXAS, T. V., 2024)")

Os recursos desenvolvidos permitem que testes sejam realizados ao longo do
processo de desenvolvimento, garantindo que os componentes funcionem de maneira
adequada e trazem uma facilidade para o desenvolvedor, que não precisa instalar
todas as ferramentas manualmente, nem executar comandos no terminal. Foi integrado 
o processador com pipeline (Figura 1, Escopo do Projeto),
com a implementação dos componentes genéricos (ver Seção 3.3), dos componentes RV32I (ver Seção 3.2), 
módulos (ver Seção 3.3) e etapas (ver Seção 3.4) 
sendo realizada, assim como a validação dos componentes e módulos por
meio de testes automatizados, e a validação da integração por meio de
testes das instruções do Conjunto Base dos Inteiros para arquiteturas de
32 _bits_.

### 3.1 Nível dos Componentes Genéricos

O nível que contém os elementos do processador que se encontram na base da hierarquia (ver Seção 2). Eles estão classificados
como componentes genéricos, que são componentes que poderiam ser aplicados em outros projetos sem modificação
devido ao fato de serem genéricos.

#### 3.1.1 _Carry_ _Lookahead_ (Genérico)

Componente que contém a lógica necessária para realizar soma _bit_ a _bit_ entre dois vetores de dados. Esse componente está ilustrado na Figura 22

![alt text](/images/reference/report_components/generic_carry_lookahead.drawio.svg "Topologia do Componente Genérico _Carry_ _Lookahead_")

#### 3.1.2 Somador (Genérico)

Componente que recebe dois vetores de entrada de múltiplos _bits_, quantidade de
_bits_ ajustável de acordo com a necessidade, e soma esses dois valores usando do 
componente genérico _carry_ _lookahead_,
devolvendo na saída o resultado. Esse componente está ilustrado na Figura 23.

![Somador Genérico](/images/reference/report_components/generic_adder.drawio.svg "Topologia do Componente Genérico Somador")

#### 3.1.3 Multiplexador de duas entradas (Genérico)

Componente que recebe dois vetores de entrada de múltiplos _bits_, quantidade de _bits_ ajustável de acordo com a 
necessidade, e recebe um seletor de 1 _bit_, e dependendo do valor do seletor, um dos valores de entrada passa a ser valor de 
saída. Esse componente está ilustrado na Figura 24.

![MUX 2x1](/images/reference/report_components/generic_mux_2x1.drawio.svg "Topologia do Componente Genérico Multiplexador de duas entradas")

#### 3.1.4 Multiplexador de quatro entradas (Genérico)

Componente que recebe quatro vetores de entrada de múltiplos _bits_, quantidade de _bits_ ajustável de acordo com a 
necessidade, e recebe um seletor de 2 _bits_, e dependendo do valor do seletor, um dos valores de entrada passa a ser valor 
de saída. Esse componente está ilustrado na Figura 25.

![MUX 4x1](/images/reference/report_components/generic_mux_4x1.drawio.svg "Topologia do Componente Genérico Multiplexador de quatro entradas")

#### 3.1.5 Multiplexador de trinta e duas entradas (Genérico)

Componente que recebe trinta e dois vetores de entrada de múltiplos _bits_, quantidade de _bits_ ajustável de acordo com a 
necessidade, e recebe um seletor de 5 _bits_, e dependendo do valor do seletor, um dos valores de entrada passa a ser valor 
de saída. Esse componente está ilustrado na Figura 26.

![MUX 32x1](/images/reference/report_components/generic_mux_32x1.drawio.svg "Topologia do Componente Genérico Multiplexador de trinta e duas entradas")

#### 3.1.6 Memória ROM (Genérico)

Componente onde ficam armazenadas as instruções do programa a ser rodado no processador, recebe um vetor de endereço de 
múltiplos _bits_, e devolve na saída a instrução de múltiplos _bits_ armazenada nesse endereço. Esse componente está 
ilustrado na Figura 27.

![ROM](/images/reference/report_components/generic_rom.drawio.svg "Topologia do Componente Genérico Memória ROM")

A memória ROM foi desenvolvida apenas para propósitos de validação da integração do processador, pois os integrantes da CTI 
mencionaram que usariam uma memória externa.

#### 3.1.7 Memória ROM Quartus (Genérico)

Memória ROM desenvolvida para testes na FPGA, topologia da Figura 27 também se aplica.

#### 3.1.8 Memória RAM (Genérico)

Componente que funciona com clock e depende de um sinal de ativação, armazena valores de múltiplos _bits_ recebidos na 
entrada, que é escrito na posição da memória apontada pelo endereço de múltiplos _bits_ recebido, dependendo do sinal de 
escrita, e devolve na saída o valor armazenado no mesmo endereço, dependendo do sinal de leitura. Esse componente está 
ilustrado na Figura 28.

![RAM](/images/reference/report_components/generic_ram.drawio.svg "Topologia do Componente Genérico Memória RAM")

#### 3.1.9 Registrador (Genérico)

Componente que funciona com clock e armazena um vetor de múltiplos _bits_, que é recebido no vetor de entrada, de acordo com 
um sinal de ativação do registrador, devolvendo esse valor na saída, e caso o sinal de limpar esteja ativado, devolve um 
vetor de múltiplos zeros. Esse componente está ilustrado na Figura 29.

![Registrador Genérico](/images/reference/report_components/generic_register.drawio.svg "Topologia do Componente Genérico Registrador")

#### 3.1.10 Comparador (Genérico)

Componente que recebe dois vetores de 32 _bit_ e devolve três flags, uma que indica se ambos os vetores são iguais, outra que 
indica se o vetor de entrada primário é menor do que o secundário, e a última indica se o vetor primário é maior ou igual ao 
secundário. Esse componente está ilustrado na Figura 30.

![alt text](/images/reference/report_components/generic_comparator.drawio.svg "Topologia do Componente Genérico Comparador")

#### 3.1.11 Extensor de Sinal (Genérico)

Componente que extende o sinal de um vetor de dados de 32 _bits_, ilustrado na Figura 31.

![alt text](/images/reference/report_components/generic_signal_extender.drawio.svg "Topologia do Componente Genérico Comparador")

### 3.2 Nível dos Componentes RV32I

O segundo nível mais baixo do processador, contém componentes que implementam uma lógica
para atender às especificações de um processador de arquitetura RV32I.

#### 3.2.1 Deslocador da ULA (RV32I)

Componente que recebe uma instrução de 32 _bits_ e desloca os _bits_ para a direita ou para a esquerda, preenchendo os 
espaços vazios com 0, ou no caso dos deslocamentos aritméticos, com extensão de sinal. Esse componente está ilustrado na 
Figura 32.

![alt text](/images/reference/report_components/rv32i_alu_shifter.drawio.svg "Topologia do Componente RV32I Deslocador da ULA")

#### 3.2.2 Unidade Lógica e Aritmética (RV32I)

Componente que recebe dois vetores de entrada de 32 _bits_, e realiza operações entre elas, devolvendo o resultado na saída. 
Para realizar as operações, o componente recebe dois sinais de inversão, um para cada vetor de entrada, e um seletor de 2 
_bits_ para decidir qual operação será realizada. Esse componente está ilustrado na Figura 33.

![alt text](/images/reference/report_components/rv32i_alu.drawio.svg "Topologia do Componente RV32I Unidade Lógica e Aritmética")

É preciso comentar que a ULA usa de um componente separado, a ULA _bit_, que realiza as operações da ULA em um _bit_, sendo 
usado esse componente na ULA para cada um dos _bits_ dos vetores de entrada, estando interligados entre si para passagem de 
valor de _carry_,  _overflow_ e slt. Esse componente está ilustrado na Figura 34.

![alt text](/images/reference/report_components/rv32i_alu_bit.drawio.svg "Topologia do Subcomponente RV32I ULA _bit_")

#### 3.2.3 Unidade de Controle da ULA (RV32I)

Componente que recebe o opcode e as funções da instrução sendo executada, e devolve na saída um vetor de 4 _bits_ para entrar 
na ULA, sendo os dois _bits_ mais significativos os sinais de inversão, e os dois menos significativos o seletor. Esse 
componente está ilustrado na Figura 35.

![alt text](/images/reference/report_components/rv32i_alu_controller.drawio.svg "Topologia do Componente RV32I Unidade de Controle da ULA")

#### 3.2.4 Banco de Registradores (RV32I)

Componente que funciona com clock e sinal de ativação, recebe três endereços de 5 _bits_, que apontam para 3 registradores do 
banco, e um vetor de 32 _bits_ a ser escrito em um dos endereços, e devolve dois vetores de 32 _bits_ que estavam guardados 
nos registradores apontados pelos outros dois endereços. Esse componente está ilustrado na Figura 36.

![alt text](/images/reference/report_components/rv32i_register_file.drawio.svg "Topologia do Componente RV32I Banco de Registradores")

#### 3.2.5 Controlador de Desvio (RV32I)

Componente que recebe duas flags de sinal, que indicam se cada um dos vetores de dados que foram comparados no comparador
têm sinal, e três flags que indicam se o vetor de dados 1 é maior, igual ou menor ao vetor de dados 2. O componente também 
recebe a função da instrução, para saber se o resultado da comparação gera condição de desvio, e isso é indicado pelo sinal 
de saída. Esse componente está ilustrado na Figura 37.

![alt text](/images/reference/report_components/rv32i_branch_controller.drawio.svg "Topologia do Componente RV32I Controlador de Desvio")

### 3.3 Nível dos Módulos Desenvolvidos

O nível dos módulos é o nível intermediário entre os componentes e as etapas da _pipeline_. Nesses módulos 
estão contidas as integrações de componentes genéricos e RV32I que são implementados no processador.

#### 3.3.1 Módulo Controlador da Unidade de Execução

Módulo que implementa a Unidade de Controle da ULA. Esse módulo está ilustrado na Figura 38.

![Módulo Controlador da Unidade de Execução](/images/reference/report_components/module_execution_unit_controller.drawio.svg "Topologia do Módulo Controlador da Unidade de Execução")

#### 3.3.2 Módulo Unidade de Execução

Módulo que implementa a ULA. Esse módulo está ilustrado na Figura 39.

![Módulo Unidade de Execução](/images/reference/report_components/module_execution_unit.drawio.svg "Topologia do Módulo Unidade de Execução")

#### 3.3.3 Módulo Unidade de Controle

Módulo que recebe a instrução de 32 _bits_ vinda da memória e devolve o imediato e os sinais de controle. Este módulo acabou 
por ser o único módulo que ao invés de implementar um componente com lógica próprio, implementa a lógica por si só, já que é 
o módulo responsável por mapear a lógica do ISA do RISC-V em pontos de controle e imediato. Esse módulo está ilustrado na 
Figura 40.

![Módulo Unidade de Controle](/images/reference/report_components/module_control_unit.drawio.svg "Topologia do Módulo Unidade de Controle")

#### 3.3.4 Módulo Contador de Programa

Módulo que implementa o Contador de Programa, que é um Registrador Genérico. Esse módulo está ilustrado na Figura 41.

![Módulo Contador de Programa](/images/reference/report_components/module_program_counter.drawio.svg "Topologia do Módulo Contador de Programa")

#### 3.3.5 Módulo Banco de Registradores
	
Módulo que implementa o Banco de Registradores. Esse módulo está ilustrado na Figura 42.

![Módulo Banco de Registradores](/images/reference/report_components/module_register_file.drawio.svg "Topologia do Módulo Banco de Registradores")

#### 3.3.6 Módulo Escrita no Retorno

Módulo que implementa o multiplexador de escrita no banco de registradores. Esse módulo está ilustrado na Figura 43.

![Módulo Escrita no Retorno](/images/reference/report_components/module_write_back.drawio.svg "Topologia do Módulo Escrita no Retorno")

#### 3.3.7 Módulo Comparação para Desvio

Módulo que implementa o comparador. Esse módulo está ilustrado na Figura 44.

![Módulo Comparação para Desvio](/images/reference/report_components/module_branch_compare_unit.drawio.svg "Topologia do Módulo Comparação para Desvio")

#### 3.3.8 Módulo Desvio

Módulo que implementa a lógica que determina o endereço de destino de uma instrução de desvio. 
Esse módulo está ilustrado na Figura 45.

![Módulo Desvio](/images/reference/report_components/module_branch_unit.drawio.svg "Topologia do Módulo Desvio")

#### 3.3.9 Módulo Interface de Memória

Módulo que implementa a lógica de processamento de dados para interação com a memória RAM, ilustrado
na Figura 46.

![alt text](/images/reference/report_components/module_memory_interface.drawio.svg "Topologia do Módulo Desvio")

### 3.4 Nível dos Componentes da CPU Desenvolvidos

O nível mais alto da hierarquia (ver Seção 2), onde estão implementadas as etapas do _pipeline_ do 
processador, o _top level_ do mesmo, e os elementos que implementam solução de _hazards_ 
inerentes ao processador, tanto _hazards_ de controle quanto de dados.

#### 3.4.1 Etapa IF
	
A Etapa de Busca de Instrução é responsável por definir a próxima instrução a ser executada pelo processador. Nesta etapa, 
foi implementado somente o módulo Contador de Programa, uma vez que o cliente planeja usar uma memória externa no lugar da 
memória ROM, que não está implementada dentro da CPU. Esta é a única etapa que não tem função de registrador. Essa etapa está 
ilustrada na Figura 47.

![Etapa IF](/images/reference/report_components/cpu_stage_if.drawio.svg "Topologia da Etapa IF")

#### 3.4.2 Etapa ID
	
A Etapa de Decodificação de Instrução é responsável por interpretar o que será executado e definir os sinais de controle. 
Nesta etapa, foram implementados os módulos Unidade de Controle, Desvio, Banco de Registradores e Comparação para Desvio. 
Essa etapa está ilustrada na Figura 48.

![Etapa ID](/images/reference/report_components/cpu_stage_id.drawio.svg "Topologia da Etapa ID")

#### 3.4.3 Etapa EX
	
A Etapa de Execução é onde se realizam as operações do processador. Nesta etapa, foram implementados os módulos Controlador 
da Unidade de Execução, Unidade de Execução e Unidade Encaminhamento de Dados para Execução. Essa etapa está ilustrada na 
Figura 49.

![Etapa EX](/images/reference/report_components/cpu_stage_ex.drawio.svg "Topologia da Etapa EX")

#### 3.4.4 Etapa MEM
	
A Etapa de Acesso à Memória é responsável por guardar valores ou usar valores nos endereços da memória RAM. No entanto, como 
a memória RAM será externa, de acordo com a vontade do cliente, a mesma só tem os componentes Extensor de _bits_ para STORE e 
Extensor de Sinal para LOAD implementados. Essa etapa está ilustrada na Figura 50.

![Etapa MEM](/images/reference/report_components/cpu_stage_mem.drawio.svg "Topologia da Etapa MEM")

#### 3.4.5 Etapa WB
	
A Etapa de Escrita no Retorno é onde o resultado da operação do processador ou o valor acessado na memória RAM sai para ser 
escrito no Banco de Registradores. É nesta etapa que se implementa o módulo Escrita no Retorno. Essa etapa está ilustrada na 
Figura 51.

![Etapa WB](/images/reference/report_components/cpu_stage_wb.drawio.svg "Topologia da Etapa WB")

#### 3.4.6 Unidade de Encaminhamento de Dados para Execução (CPU)

Componente que encaminha dados das etapas MEM e WB (ver Seção 2) para a etapa EX (ver Seção 2), 
para resolver um _hazard_ de dado. Esse componente está ilustrado na Figura 52.

![alt text](/images/reference/report_components/cpu_execution_forwarding_unit.drawio.svg "Topologia do Componente de CPU Unidade de Encaminhamento de Dados para Execução")

#### 3.4.7 Unidade de Encaminhamento de Dados para Desvio (CPU)

Componente que encaminha dados da etapa MEM (ver Seção 2) para a etapa ID (ver Seção 2), para resolver um _hazard_ de
dado. Esse componente está ilustrado na Figura 53.

![alt text](/images/reference/report_components/cpu_branch_forwarding_unit.drawio.svg "Topologia do Componente de CPU Unidade de Encaminhamento de Dados para Desvio")

#### 3.4.8 Unidade de Controle de Hazard (CPU)

Componente que responsável por solucionar  _hazards_ de controle que existem no processador. Esse componente
está ilustrado na Figura 54.

![alt text](/images/reference/report_components/cpu_hazard_control_unit.drawio.svg "Topologia do Componente de CPU Unidade de Controle de Hazard")

#### 3.4.9 _Top Level_ (CPU)

Componente que integra os outros componentes da etapa CPU, ilustrado na Figura 55.

![alt text](/images/reference/report_components/cpu_top_level.drawio.svg "Topologia do Componente de CPU _Top Level_")

### 3.5 Nível de Visão Geral do Projeto

O nível composto apenas pelo componente _top level_ que integra a CPU com as memórias,
como ilustrado na Figura 56.

![alt text](../public/images/reference/report_components/project_top_level.drawio.svg "Topologia do Componente _Top Level_ do Projeto")