### Contents 
* Part 1 
* 인생을 디자인 하다  [2008~2010]
* 특허작성  깨달음    [ 2010~2012]
* TCAD 툴 정복       [2010 ~ 2012]
* Engineering  개선   [2013 ~ 2014]
* Future 직무관련 가치관
* 소속감 - 교내방송국 
## Part 1

### 인생을 디자인 하다  [2008~2010]
목적: 인생의 꿈을 갖게 된 계기를 표현
“인생을 디자인 하다”  
대학교 3학년때 우연히 만난 대학원 선배의 연구실 권유로 학부연구생을 하였고, 제가 지낸 연구실에서 저는 미래에 대한 저의 인생을 디자인 하였습니다.
학부에서 공부만 하는 것과 다르게 연구실은 더욱 구체적인 직업관 및 제가 이전에 얻지 못한 수많은 정보가 연구실에 있다는 것을 깨달았습니다. 시간이 갈수록 교수님인 시키시는 일들과 공부를 하면서 점점 더 내 앞 무궁무진한 세계가 있다는 것을 깨달았고, 당시 연구분야인 반도체 분야의 최고가 누구인지 부터 시작하여, 최고회사, 최고의 기술력 등을 공부하면서 매일같이 늦께까지 남아 인터넷을 뒤져가며 연구실 생활을 하였습니다. 
그래서 다시 시작했습니다. 회로이론에서 회로를 설계하듯이 새로운 프로그래을 하듯이 제 인생도 다시 설계하기로 마음먹었고, 그 중심에 제가 직접 설계를 시작했습니다. 그 당시 최고의 반도체 엔지니어가 되겠다는 결심을 가졌고, 대학원을 진학하여 더 큰 세계의 무대로 나가기 위한 설계를 하였습니다. 
이후 제 삶은 능동적으로 변화였으면, 내가 지금 어느 위치에 있고, 앞으로 무엇을 해야 하는지 정확히 알고 있었습니다. 이러한 설계된 목표로 인해 3학년 2학기때는 만점의 학점을 맞아 성적우수상을 받았고, 영어공부도 겸하여 대학원에 진학을 할수 있었습니다. 아직 진행중인 인생에 있어 목표가 있기에 저의 열정은 여기서 멈추지 않고 끊임없지 자기 개발을 통해 제 목표에 가까이 갈수 있는 원동력이 되고 있습니다. 

### 특허작성 - 깨달음 [ 2010~2012]
목적: 한번도 해보지 못한 미지의 일이 어려운 일이 아니었다라는 경험을 표현 
 “특허작성이 준 시행착오”
특허를 쓰면서 생긴 가치관은 “어려운 상황에 직면했을 때, 빨리 그 문제를 직면해야 하며 그것을 피하면 결코 해결할 수 없다”는 것입니다. 곧 기존 시스템을 그대로 따라하여 중간에 아무러 시행착오가 없었다면, 그것은 곧 그 사람의 한계라고 생각합니다. 쉬운 일을 배우든 어려운 일을 배우든 수많은 실수를 반복한 사람이 그 기존 시스템을 개선 할 수 있다는 것을 깨달았습니다. 
 대학원 시절 교수님께서 연구관련 특허를 써보라고 말씀 하셨습니다. 한번도 특허를 써 본적도 없어 처음에는 특허 작성을 미루다 아무런 해결책이 나오지 않아, 거절을 당해도 작성해서 내보자는 마음을 갖고 특허 작성을 시작하였습니다.
 다행히 TCAD 라는 반도체 시뮬레이션 툴을 활용하여 저는 수많은 생각과 아이디어를 시뮬레이션 툴을 활용하여 검증을 해볼 수 있었습니다. 처음에 작성한 특허는 특허평가에서는 거절을 당했지만, 추후 보완하여 출원을 하는데 까지 성공을 하였습니다.  
 저는 이 특허를 쓰면서, 아이디어를 내는 과정을 차근차근 고민해가며 생각해 내는 것이 점점 더 저를 발전 시키고 있다는 것을 느꼈습니다. 처음이라 막막했던 특허 작성이 많은 두려움과 안될 것이라는 생각도 했었지만, 차근차근 시작한 것이 그 두려움을 모두 사라지게 해 주었습니다. 더 낳아가 작성중인 특허에 대한 수 많은 개선이 이루어져 처음과 다른 더 발전된 아이디어를 얻을 수 있었습니다. 


### TCAD 툴 정복  -  [2010 ~ 2012]

목적: 처음격는 일을 어떻게 대처했는지 표현  
“반도체 툴에 정복”
TCAD 라는 반도체 소자 및 았공정 시뮬레이션 툴은 제가 가지고 있는 인내심의 한계를 테스트 하였고, 반도체 소자엔지니어로서 배울 것이 무한하다는 것을 가르쳐 주었습니다.
이 툴을 배우면서 가장 어려웠던 점은 반도체 전 공정 전반에 대해 세부적인 공정의 조건까지 알고 있었어야 했으며, 실제 공정에서와 시뮬레이션에서 만들어지는 MOSFET 차이를 반드시 알아야 했습니다. 공정 시뮬레이션에서 설계된 소자의 전기적 특성을 보기 위해서는 소자 시뮬레이션을 진행해야 했고, 이것은 물리적 이론 기반한 수식을 푸는 것이었기 때문에 반도체 소자의 물리에 관해 자세하게 공부를 해야했습니다.
이것을 극복하기 위한 방법은 단 한가지였습니다. 끊임없이 시뮬레이션을 진행하고 매뉴얼을 보면서 시행착오를 겪었습니다. 처음에는 공정 및 소자 지식이 수반되지 않아 시뮬레이션에서 시행착오가 많았지만, 차츰 MOSFET제작의 공정지식 및 MOSFET 소자물리에 대한 지식이 습득해 나감으로써 많은 부분을 이해하며 시뮬레이션을 진행하였습니다.  
결국 연구의 목표인 MOSFET 소자의 채널 스트레인의 시뮬레이션 결과와 실험으로 만들어진 소자의 결과를 정확히 비교 분석을 할 수 있었습니다. 시뮬레이션만을 이용해 로직소자에 사용되는 스트레인 기술에 관한 전기적 특성까지 추출해 낼 수 있었고, 졸업논문까지 이어 갈수 있었습니다.


### Engineering 통해 개선한 점  2013~2014 
목적 : 개선의 동기, 방법, 결과 
 연구실에서 실험 및 연구를  하면서 반복적인 일들은 곧 일상이 되는 경우가 많았습니다. 하지만 “이렇게 하면 어떨까?” 하는 질문을 하게되면서 제가 스스로 개선했던 인생의 경험이 생겼습니다. 
연구실 생활을 하면서 반복적인 실험 및 미팅은 수많은 결과로서 문서를 생성 하였고, 단순실수 및 여러기지 시도록 유사 실험은 계속되었습니다. 이것을 결과로 정리하여 팀원들한테 보여주는 것 또한 반복적인 일들이 되었습니다. 저는 이 부분을 개선하고 싶었고, 이때 이용한 것이 연구실에서 많이 사용한는 논문 작성 프로그램인 LATEX 라는 프로그램이 이었습니다. 
우선 반복되는 실험결과 및 문서들을 flow 차트로 정리를 하여 반복되는 부분과 반복되지 않는 부분을 구분하였습니다. 이후 기존에 존재했던 내용을 다시 살펴보고 불필요한 부분 및 반복이 필요한 부분에 대해 형식을 바꾸었습니다. 그림파일, 결과파일, 및 수식 등을 수정하여  LAXTEX 프로그램 형식에 맞게 정리하여 결과를 실행하였습니다. 
이 일을 진행하면서 약간의 프로그램 지식과 소프트웨어지식이 필요하였고, 파일명을 통일시키는 아이디어도 필요하였습니다. 약 3개월 이상의 시행착오를 통해 기존 3일정도 걸리는 문서 작업을 수 시간안에 끝날 수 있도록 개선하였습니다. 
다시 돌이켜 볼때, 이 일의 핵심은 기존에 사용한던 논문작성 프로그램을 제 실험결과 문서작업에 적용한 것이 었습니다. 
이것으로 추후 실험결과가 쉬워졌고 다른 연구원들과도 공유하여 실험 결과를 정리하는데 많은 시간을 절약하고 또한 절약한 시간을 연구에 더 집중할수 있었다고 생각합니다. 


### Future 2014~
목적 : 직무 관련 가치관 
저는 앞으로 제가 일하는 직업 및 주어진 업무에 대해 “창조적인 일꾼” 이 되기 위한 훈련을 하며 제 업무능력을 키우며 주어진 직업 및 업무을 임 할 것입니다. 어느 기업 및 부서든 회사의 발전과 이익창출이라는 목표를 가지고 회사가 경연된다고 생각합니다. 하지만 현재까지 개발된 시스템 및 업무 flow가 미래의 이익까지 보장하지 못할 것이며 작은 것에서 부터 계속 변화는 이루어져야 한다고 생각을 합니다. 
이와같이, 큰 회사의 한명의 일꾼으로서 저 스스로가 작은 것에서 부터 기존 시스템의 끊임없는 고찰을 통해 더 낳은 시스템을 개발하여 빠르게 변하는 경쟁사회에 먼저 이익을 창출하는 인재가 될 수 있을 것으로 생각합니다. 기존 시스템의 편의성에 안주하지 않고 수 많은 시도를 통하여 최고의 시스템도 개선할수 있는 인재가 되도록 노력하겠습니다. 
저는 교내 방송국 에서 활동을 하였습니다. 교내 방송국에서 목요일 저녁 교내 오디오방송 프로그램을 기획하게 되었고, 그래서 저는 기존에 진행하던 선배들의 방송 스타일과 달리 특별한 방송을 하기로 결정을 하였습니다. 기획한 프로그램의 주제는 “타 대학 탐방” 이라는 주제로 다른 대학은 어떤 특징들이 있으며 다른 대학의 자랑거리를 직접 가서 다른  학생들의 인터뷰와 함게 다른 대학의 문화를 소개해주는 코너 였습니다. 

## part 2
### 2008~2010 학부연구생 “도전하는 학생” 
무식한 것이 용감하다고 아무것도 모를때, 나의 의지와 욕심을 기반으로 반도체 패키지 엔지니어가 되겠다고 여러가지 시도를 하였습니다. 그 중에 첫번째 시도는 반도체 패키지 교수님과의 만남 이었습니다.
교수님을 만난 이후로 제가 꿈은 꿈들은 명확해 졌습니다. 그래서 학부 연구생때 배운 것은 반도체 전문가가 되는 것이었습니다. 그래서  Intel, IBM 연구소에 들어가야겠다는 꿈을 가졌고, 그 꿈을 이루기 위한 길을 찾았습니다. 이런 것을 조금씩 알아가는 사이 졸업을 하였습니다. 결국 머리속에는 흐린한 반도체 패키지 관련 경험과 지식 이었습니다. 아울러 더욱 뚜렸해지는 제 꿈을 키웠습니다.  

### 2010~ 2012 석사연구생 “사고력을 키우는 학생”  
학부생때 세운 꿈을 이루기 위한 첫번째 방법이 석사연구생이었습니다. 학부 때 배운 내용은 범위가  좁고 이론적인 내용에만 치우져 있다는 생각을 하였습니다. 그래서 더 많은 것을 배우고 경험하고 싶어 대학원을 진학하였습니다. 다행이 반도체 관련 프로젝트를 진행하게 되었고, 또 다른 것을 만나 그것을 익히고 배우는데 시간이 지났습니다. 
석사연구생때 가장 중요하게 생각했던 것이 사고력을 키우는 연습을 하였습니다. 예를 들어 TCAD 시뮬레이션을 진행하 전에 결과값이나 예측할수 있는 특성을 사전에 책과 다른 연구논문을 통하여  생각하고 시뮬레이션 결과가 합리적인 값이 맞는지 생각하는 사고력을 갖도록 노력하였습니다.  시뮬레이션을 통해 10분이면 나올 결과지만 그것에 대한 물리적 의미를 찾는 것은 3 일 이상씩 걸려 사고력을 키우는데 많은 도움이 되었습니다. 

### 연구과제 1 [ 2010. 08.~ 2012. 12] 

**요약
180 nm 공정에서 SiGe, SiC S/D를 갖는 MOSFETs  제작 및 TCAD 시뮬레이션
32 nm/ 22 nm/ 16 nm 공정기반의 FD-SOI and bulk nMOSFETs 시뮬레이션
SiGe, SiC 에피 성장 시 생기는 Defect 분석 및 시뮬레이션 
SiGe 와 SiC 에피 성장 층을 이용하여 MOSFET 소자의 채널 내 스트레스를 극대화 방법연구 
Semiconductor TCAD Simulation: Synopsys “Sentaurus”

**과제 명 
“고성능 반도체 소자용 차세대 기판 기술 개발”
**연구실적
 국내 특허출원 및 등록 심사 중 
“ 반도체 소자의 채널 내 이동도를 극대화 시키는 구조 및 공정 방법에 관한 특허”
 학술대회 발표 
Hyundeok Shin, Youngshik Lee*, Combined Effects of Strain Techniques in nFET on FD-SOI for 32
 nm and Below Nodes", International Conference in Asia 2012 IUMRS-ICA-2012.

**기타
나노 소자공정 이론교육 2012 나노기술협의회
나노 측정분석 이론교육 2012 나노기술협의회
나노 측정분석 실습교육 2012 한국 나노기술원
**관련 학위논문 초록 
“Theoretical Investigation of Scaled and Multiple Strain Techniques in below 32 nm FD-SOI nMOSFETs”
 
Effects of combining local stressors with and without strained SOI (sSOI) on 32 nm FD-SOI nFET is investigated using TCAD simulation, to estimate their potential below 32 nm FETs.  along the channel direction is extracted from the process simulation results when local stressors with and without strained SOI are integrated. Among a number of combinations, the combination of stress memorization technique (SMT) and contact etch stop liner (CESL) technique resulted in  that is larger than the simple sum of the increases in  when the two techniques are applied separately. Then using device simulation, electric characteristics such as threshold voltage  roll-off characteristics, subthreshold swing, drain induced barrier lowering (DIBL), transconducance, and on-state resistance  are obtained to understand the combining effects of channel strain on devices. The maximum increase in the transconductance is 18% for the device with all strain techniques combined without strained SOI, while the  decreased by 41%. As a result, maximum of 22% and 26% improvement in curve is expected when all local stressors are combined with and without strained SOI, respectively, over the conventional unstrained device. The enhanced electrical characteristics are mostly due to the strain techniques since the degradation in short channel parameters such as DIBL and subthreshold swing remain below 10%.

“32 nm FD-SOI nMOSFETs 구조에서 복합된 스트레인 기술의 이론적인 분석” 
논문에서는 TCAD 모의실험 툴을 이용하여 반도체 로직소자에 적용되는 스트레인 기술에 관한 연구를 진행하였습니다. 32 nm 이하 소자에서 각 스트레서의 설계파라미터가 변화할때와 각 스트레서가 조합되었을 때 소자의 채널 내 스트레인 변화, 포화전류 향상도, 누설전류 경향을 확인하였다. 그 결과 32 nm 이하 소자에서는 스트레서의 설계 파라미터 변화와 각 스트레서의 조합으로 소자의 특성이 크게 변화는 것을 확인하였습니다. 
스트레서의 설계파라미터와 복합적으로 사용된 스트레서가 소자의 특성에 어떤 영향을 주는지 연구하였다. 첫 번째 연구 내용으로 32 nm FD-SOI nMOSFETs 구조에서 e-Si:C S/D 와 CESL 스트레서가 가지는 설계파라미터를 추출하여 파라미터를 축소시켰을때 소자의 기계적 특성과 전기적 특성 변화를 관찰하였다. 그 결과 각 스트레서의 파라미터가 축소됨에 따라 채널 내의 스트레인 및 포화 전류가 감소하고 특정 값에서 포화되는 것을 확인하였다. 두번째 연구내용은 각 스트레스 기술들이 복합적으로 사용되었을 때 채 널 내의 스트레인 변화와 전기적 특성변화를 연구 하였다. 그 결과 다양한 스트레스 기술들이 동시에 소자에 사용되었 때 소자의 채널 내 스트레인은 증가하지만 포화 전류 및 누설전류는 스트레인에 비례 하여 증가하지 않는 것으 확인하였다. 


### 연구과제 2 [2008. 06~ 2010.08]
**요약
Flip chip 패키지의 Bump 형성 및 몰딩공정 연구
3D 패키지를 위한 몰딩 장비개발 및 공정 연구
몰딩 된 칩의 Warpage 측정
SEM, TEM, FIB, SAT를 이용한 시편분석

**과제명
300 mm급 반도체 후 공정용 패키징 장비 개발

**연구실적 
“진공압축 몰딩을 사용한 패키지의 Warpage 및 신뢰성 연구“ 한국 마이크로전자 및 패키징학회 2010년 추계 학술대회 발표.

**기타
화합물 반도체 일괄 공정 교육 2009 산입인적자원개발
반도체 패키지 공정교육 2009 SEMI 주관

**관련논문 초록
본 연구에서는 Flip Chip Package에서 사용하는 Transfer Mold+Underfill 기술을 기반으로 대면적의 WLP(Wafer Level Package)와 TSV(Through Silicon Via)를 위한 3D(Three Dimensional) 패키지에 적용이 가능한 새로운 몰딩 공정을 연구하였다. 
실험을 위해 12인치 웨이퍼를 이용하여 230.2mm * 62.3mm 크기의 실리콘 기판을 제작하였고 그 기판 위에 UBM(Under Bump Metallurgy)를 형성하였다.  6mm * 6mm 크기의 Pb-free Solder Bump을 형성한 Die을 제작 실리콘 기판과 Bonding을 하였다. 몰딩 조건은 시편에 대한 Warpage 특성을 확인하기 위하여 기판의 두께, 몰딩 온도, EMC(Epoxy Molding Compound) 질량의 3가지 변수로 실험을 진행하였다. 시뮬레이션과 실험을 통해 Warpage 결과를 분석하였고 개별 패키지의 신뢰성 테스트까지 하였다. Warpage 측정은 시편을 수평바닥에 올려놓았을 때 바닥 면에서부터 네 개의 모서리까지의 거리를 측정하여 네 모서리 값의 평균값으로 측정하였다.
  몰딩 조건 중 기판의 두께가 200µm에서 400µm 증가함에 따라 24.5mm 에서 13mm로 50%의 Warpage 특성이 감소하였다. 몰딩 시 압력, EMC 의 질량은 Warpage 특성에 영향을 주지 않았다. 
시편을 개별 패키지로 분리하여 신뢰성을 위한 Failure Analysis를 진행 하였다. 몰딩 후 Temperature Cycle Test는 -55 ~ 125℃ 조건하에 1000cycle을 진행하였고 이것을 SAT(Scanning Acoustic tomography)로 확인한 결과 Crack의 확장 및 다른 결함은 없었다. SEM(Scanning Electron Microscope)을 통해서는 Die와 EMC의 접합면에 Delamination이 생기지 않은 것으로 확인되었다.


