<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1">
    <tool name="NOT Gate">
      <a name="facing" val="north"/>
    </tool>
    <tool name="AND Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="OR Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="NAND Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="NOR Gate">
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(220,460)" to="(340,460)"/>
    <wire from="(220,370)" to="(340,370)"/>
    <wire from="(220,180)" to="(220,260)"/>
    <wire from="(140,300)" to="(140,410)"/>
    <wire from="(580,580)" to="(640,580)"/>
    <wire from="(570,220)" to="(670,220)"/>
    <wire from="(220,260)" to="(340,260)"/>
    <wire from="(400,480)" to="(450,480)"/>
    <wire from="(390,280)" to="(440,280)"/>
    <wire from="(780,270)" to="(810,270)"/>
    <wire from="(140,410)" to="(340,410)"/>
    <wire from="(540,180)" to="(540,220)"/>
    <wire from="(140,140)" to="(140,220)"/>
    <wire from="(610,320)" to="(610,370)"/>
    <wire from="(720,200)" to="(780,200)"/>
    <wire from="(220,370)" to="(220,460)"/>
    <wire from="(220,180)" to="(340,180)"/>
    <wire from="(140,220)" to="(340,220)"/>
    <wire from="(440,240)" to="(480,240)"/>
    <wire from="(780,270)" to="(780,340)"/>
    <wire from="(530,370)" to="(610,370)"/>
    <wire from="(570,510)" to="(570,530)"/>
    <wire from="(780,200)" to="(780,230)"/>
    <wire from="(570,530)" to="(640,530)"/>
    <wire from="(860,250)" to="(900,250)"/>
    <wire from="(400,390)" to="(420,390)"/>
    <wire from="(530,220)" to="(540,220)"/>
    <wire from="(640,360)" to="(640,530)"/>
    <wire from="(420,350)" to="(480,350)"/>
    <wire from="(450,390)" to="(480,390)"/>
    <wire from="(140,220)" to="(140,300)"/>
    <wire from="(450,390)" to="(450,480)"/>
    <wire from="(390,200)" to="(480,200)"/>
    <wire from="(140,300)" to="(340,300)"/>
    <wire from="(140,500)" to="(340,500)"/>
    <wire from="(780,230)" to="(810,230)"/>
    <wire from="(220,260)" to="(220,370)"/>
    <wire from="(640,530)" to="(640,580)"/>
    <wire from="(570,220)" to="(570,480)"/>
    <wire from="(720,340)" to="(780,340)"/>
    <wire from="(220,140)" to="(220,180)"/>
    <wire from="(140,410)" to="(140,500)"/>
    <wire from="(610,320)" to="(670,320)"/>
    <wire from="(540,180)" to="(670,180)"/>
    <wire from="(420,350)" to="(420,390)"/>
    <wire from="(440,240)" to="(440,280)"/>
    <wire from="(640,360)" to="(670,360)"/>
    <comp lib="1" loc="(530,370)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(117,41)" name="Text">
      <a name="text" val="Rodolfo Herman - 451612"/>
    </comp>
    <comp lib="0" loc="(900,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(140,140)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="1" loc="(860,250)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(390,280)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(720,340)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(570,480)" name="NOT Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(580,580)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(614,619)" name="Text">
      <a name="text" val="0 - Grupo (AND/OR)"/>
    </comp>
    <comp lib="0" loc="(220,140)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(720,200)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(400,480)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(530,220)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(623,635)" name="Text">
      <a name="text" val="1 - Grupo (NAND/NOR)"/>
    </comp>
    <comp lib="1" loc="(400,390)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(390,200)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
