Fitter report for mse_demo
Wed Apr 13 15:40:38 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 13 15:40:38 2016       ;
; Quartus Prime Version              ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                      ; mse_demo                                    ;
; Top-level Entity Name              ; mse_demo                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE30F23C7                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 9,631 / 28,848 ( 33 % )                     ;
;     Total combinational functions  ; 8,535 / 28,848 ( 30 % )                     ;
;     Dedicated logic registers      ; 5,726 / 28,848 ( 20 % )                     ;
; Total registers                    ; 5794                                        ;
; Total pins                         ; 121 / 329 ( 37 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 157,696 / 608,256 ( 26 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 132 ( 5 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE30F23C7                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; SDRAM_CLK    ; Missing drive strength and slew rate ;
; SDRAM_CAS_n  ; Missing drive strength and slew rate ;
; SDRAM_CKE    ; Missing drive strength and slew rate ;
; SDRAM_CS_n   ; Missing drive strength and slew rate ;
; SDRAM_RAS_n  ; Missing drive strength and slew rate ;
; SDRAM_WE_n   ; Missing drive strength and slew rate ;
; LCD_RESETn   ; Missing drive strength and slew rate ;
; LCD_WRn      ; Missing drive strength and slew rate ;
; LCD_RDn      ; Missing drive strength and slew rate ;
; IM0          ; Missing drive strength and slew rate ;
; LCD_D_Cn     ; Missing drive strength and slew rate ;
; LCD_CSn      ; Missing drive strength and slew rate ;
; SCL_CAM      ; Missing drive strength and slew rate ;
; MCLK         ; Missing drive strength and slew rate ;
; CAM_PWRDWN   ; Missing drive strength and slew rate ;
; CAM_RSTB     ; Missing drive strength and slew rate ;
; HSYNC        ; Missing drive strength and slew rate ;
; VSYNC        ; Missing drive strength and slew rate ;
; DAC_CLK      ; Missing drive strength and slew rate ;
; BLUE[9]      ; Missing drive strength and slew rate ;
; BLUE[8]      ; Missing drive strength and slew rate ;
; BLUE[7]      ; Missing drive strength and slew rate ;
; BLUE[6]      ; Missing drive strength and slew rate ;
; BLUE[5]      ; Missing drive strength and slew rate ;
; BLUE[4]      ; Missing drive strength and slew rate ;
; BLUE[3]      ; Missing drive strength and slew rate ;
; BLUE[2]      ; Missing drive strength and slew rate ;
; BLUE[1]      ; Missing drive strength and slew rate ;
; BLUE[0]      ; Missing drive strength and slew rate ;
; GREEN[9]     ; Missing drive strength and slew rate ;
; GREEN[8]     ; Missing drive strength and slew rate ;
; GREEN[7]     ; Missing drive strength and slew rate ;
; GREEN[6]     ; Missing drive strength and slew rate ;
; GREEN[5]     ; Missing drive strength and slew rate ;
; GREEN[4]     ; Missing drive strength and slew rate ;
; GREEN[3]     ; Missing drive strength and slew rate ;
; GREEN[2]     ; Missing drive strength and slew rate ;
; GREEN[1]     ; Missing drive strength and slew rate ;
; GREEN[0]     ; Missing drive strength and slew rate ;
; RED[9]       ; Missing drive strength and slew rate ;
; RED[8]       ; Missing drive strength and slew rate ;
; RED[7]       ; Missing drive strength and slew rate ;
; RED[6]       ; Missing drive strength and slew rate ;
; RED[5]       ; Missing drive strength and slew rate ;
; RED[4]       ; Missing drive strength and slew rate ;
; RED[3]       ; Missing drive strength and slew rate ;
; RED[2]       ; Missing drive strength and slew rate ;
; RED[1]       ; Missing drive strength and slew rate ;
; RED[0]       ; Missing drive strength and slew rate ;
; SDRAM_AD[11] ; Missing drive strength and slew rate ;
; SDRAM_AD[10] ; Missing drive strength and slew rate ;
; SDRAM_AD[9]  ; Missing drive strength and slew rate ;
; SDRAM_AD[8]  ; Missing drive strength and slew rate ;
; SDRAM_AD[7]  ; Missing drive strength and slew rate ;
; SDRAM_AD[6]  ; Missing drive strength and slew rate ;
; SDRAM_AD[5]  ; Missing drive strength and slew rate ;
; SDRAM_AD[4]  ; Missing drive strength and slew rate ;
; SDRAM_AD[3]  ; Missing drive strength and slew rate ;
; SDRAM_AD[2]  ; Missing drive strength and slew rate ;
; SDRAM_AD[1]  ; Missing drive strength and slew rate ;
; SDRAM_AD[0]  ; Missing drive strength and slew rate ;
; SDRAM_BA[1]  ; Missing drive strength and slew rate ;
; SDRAM_BA[0]  ; Missing drive strength and slew rate ;
; SDRAM_DQM[1] ; Missing drive strength and slew rate ;
; SDRAM_DQM[0] ; Missing drive strength and slew rate ;
; SDATA_CAM    ; Missing drive strength and slew rate ;
; LCD_DATA[15] ; Missing drive strength and slew rate ;
; LCD_DATA[14] ; Missing drive strength and slew rate ;
; LCD_DATA[13] ; Missing drive strength and slew rate ;
; LCD_DATA[12] ; Missing drive strength and slew rate ;
; LCD_DATA[11] ; Missing drive strength and slew rate ;
; LCD_DATA[10] ; Missing drive strength and slew rate ;
; LCD_DATA[9]  ; Missing drive strength and slew rate ;
; LCD_DATA[8]  ; Missing drive strength and slew rate ;
; LCD_DATA[7]  ; Missing drive strength and slew rate ;
; LCD_DATA[6]  ; Missing drive strength and slew rate ;
; LCD_DATA[5]  ; Missing drive strength and slew rate ;
; LCD_DATA[4]  ; Missing drive strength and slew rate ;
; LCD_DATA[3]  ; Missing drive strength and slew rate ;
; LCD_DATA[2]  ; Missing drive strength and slew rate ;
; LCD_DATA[1]  ; Missing drive strength and slew rate ;
; LCD_DATA[0]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[15] ; Missing drive strength and slew rate ;
; SDRAM_DQ[14] ; Missing drive strength and slew rate ;
; SDRAM_DQ[13] ; Missing drive strength and slew rate ;
; SDRAM_DQ[12] ; Missing drive strength and slew rate ;
; SDRAM_DQ[11] ; Missing drive strength and slew rate ;
; SDRAM_DQ[10] ; Missing drive strength and slew rate ;
; SDRAM_DQ[9]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[8]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[7]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[6]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[5]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[4]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[3]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[2]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[1]  ; Missing drive strength and slew rate ;
; SDRAM_DQ[0]  ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                      ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_bht_module:base_system_CPU_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_bht_module:base_system_CPU_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[0]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[1]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[2]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[2]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[3]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[3]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[4]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[4]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[5]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[5]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[6]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[6]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[7]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[7]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[8]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[8]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[9]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[9]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[10]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[10]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[11]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_AD[11]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_bank[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_bank[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[0]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[0]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_WE_n~output                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[0]                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[1]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[1]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CAS_n~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[1]                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[2]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[2]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_RAS_n~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[2]                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[3]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CS_n~output                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_cmd[3]                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[2]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[3]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[4]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[5]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[6]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[7]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[8]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[9]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[10]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[11]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[12]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[13]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[14]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[14]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[15]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_data[15]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_dqm[0]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_dqm[1]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[0]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[1]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[2]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[3]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[4]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[5]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[6]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[7]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[8]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[9]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[10]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[11]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[12]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[13]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[14]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|za_data[15]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                 ;
+-----------------------------+------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity         ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; base_system_sdram_ctrl ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; base_system_sdram_ctrl ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 15067 ) ; 0.00 % ( 0 / 15067 )       ; 0.00 % ( 0 / 15067 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 15067 ) ; 0.00 % ( 0 / 15067 )       ; 0.00 % ( 0 / 15067 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14598 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 257 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/mse_demo.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 9,631 / 28,848 ( 33 % )    ;
;     -- Combinational with no register       ; 3905                       ;
;     -- Register only                        ; 1096                       ;
;     -- Combinational with a register        ; 4630                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 4018                       ;
;     -- 3 input functions                    ; 2265                       ;
;     -- <=2 input functions                  ; 2252                       ;
;     -- Register only                        ; 1096                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 7269                       ;
;     -- arithmetic mode                      ; 1266                       ;
;                                             ;                            ;
; Total registers*                            ; 5,794 / 30,421 ( 19 % )    ;
;     -- Dedicated logic registers            ; 5,726 / 28,848 ( 20 % )    ;
;     -- I/O registers                        ; 68 / 1,573 ( 4 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 766 / 1,803 ( 42 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 121 / 329 ( 37 % )         ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 19                         ;
; M9Ks                                        ; 27 / 66 ( 41 % )           ;
; Total block memory bits                     ; 157,696 / 608,256 ( 26 % ) ;
; Total block memory implementation bits      ; 248,832 / 608,256 ( 41 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 19 / 20 ( 95 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 10.2% / 10.0% / 10.4%      ;
; Peak interconnect usage (total/H/V)         ; 37.7% / 38.7% / 36.1%      ;
; Maximum fan-out                             ; 5234                       ;
; Highest non-global fan-out                  ; 872                        ;
; Total fan-out                               ; 50912                      ;
; Average fan-out                             ; 3.30                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                           ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                       ;                                ;
; Total logic elements                         ; 9317 / 28848 ( 32 % ) ; 129 / 28848 ( < 1 % ) ; 185 / 28848 ( < 1 % ) ; 0 / 28848 ( 0 % )              ;
;     -- Combinational with no register        ; 3752                  ; 57                    ; 96                    ; 0                              ;
;     -- Register only                         ; 1072                  ; 7                     ; 17                    ; 0                              ;
;     -- Combinational with a register         ; 4493                  ; 65                    ; 72                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 3883                  ; 54                    ; 81                    ; 0                              ;
;     -- 3 input functions                     ; 2203                  ; 22                    ; 40                    ; 0                              ;
;     -- <=2 input functions                   ; 2159                  ; 46                    ; 47                    ; 0                              ;
;     -- Register only                         ; 1072                  ; 7                     ; 17                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 6992                  ; 118                   ; 159                   ; 0                              ;
;     -- arithmetic mode                       ; 1253                  ; 4                     ; 9                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total registers                              ; 5633                  ; 72                    ; 89                    ; 0                              ;
;     -- Dedicated logic registers             ; 5565 / 28848 ( 19 % ) ; 72 / 28848 ( < 1 % )  ; 89 / 28848 ( < 1 % )  ; 0 / 28848 ( 0 % )              ;
;     -- I/O registers                         ; 136                   ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 740 / 1803 ( 41 % )   ; 12 / 1803 ( < 1 % )   ; 17 / 1803 ( < 1 % )   ; 0 / 1803 ( 0 % )               ;
;                                              ;                       ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 121                   ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 132 ( 5 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 157696                ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                         ; 248832                ; 0                     ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 27 / 66 ( 40 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 13 / 24 ( 54 % )      ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 5 / 24 ( 20 % )                ;
; Double Data Rate I/O output circuitry        ; 36 / 520 ( 6 % )      ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 520 ( 3 % )      ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ;
;                                              ;                       ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                       ;                                ;
;     -- Input Connections                     ; 5639                  ; 73                    ; 135                   ; 2                              ;
;     -- Registered Input Connections          ; 5409                  ; 30                    ; 98                    ; 0                              ;
;     -- Output Connections                    ; 293                   ; 4                     ; 226                   ; 5326                           ;
;     -- Registered Output Connections         ; 4                     ; 3                     ; 225                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                       ;                                ;
;     -- Total Connections                     ; 49889                 ; 570                   ; 1073                  ; 5339                           ;
;     -- Registered Connections                ; 23960                 ; 294                   ; 754                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                       ;                                ;
;     -- Top                                   ; 260                   ; 31                    ; 313                   ; 5328                           ;
;     -- pzdyqx:nabboc                         ; 31                    ; 0                     ; 46                    ; 0                              ;
;     -- sld_hub:auto_hub                      ; 313                   ; 46                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 5328                  ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                       ;                                ;
;     -- Input Ports                           ; 75                    ; 11                    ; 86                    ; 2                              ;
;     -- Output Ports                          ; 72                    ; 4                     ; 104                   ; 6                              ;
;     -- Bidir Ports                           ; 33                    ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 3                     ; 59                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 67                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 72                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                     ; 73                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; 50MHzClk  ; T1    ; 2        ; 0            ; 21           ; 21           ; 157                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[0]  ; Y2    ; 2        ; 0            ; 10           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[1]  ; Y1    ; 2        ; 0            ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[2]  ; P3    ; 2        ; 0            ; 15           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[3]  ; V3    ; 2        ; 0            ; 5            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[4]  ; M4    ; 2        ; 0            ; 19           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[5]  ; V4    ; 2        ; 0            ; 5            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[6]  ; R1    ; 2        ; 0            ; 16           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[7]  ; U1    ; 2        ; 0            ; 15           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[8]  ; R2    ; 2        ; 0            ; 16           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_D[9]  ; U2    ; 2        ; 0            ; 15           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_HSYNC ; W1    ; 2        ; 0            ; 10           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_PCLK  ; T2    ; 2        ; 0            ; 21           ; 14           ; 121                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CAM_VSYNC ; W2    ; 2        ; 0            ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DIPSW[0]  ; B11   ; 8        ; 34           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DIPSW[1]  ; A11   ; 8        ; 34           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DIPSW[2]  ; B12   ; 7        ; 34           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DIPSW[3]  ; A12   ; 7        ; 34           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DIPSW[4]  ; AA12  ; 4        ; 36           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DIPSW[5]  ; AB12  ; 4        ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DIPSW[6]  ; AA11  ; 3        ; 36           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DIPSW[7]  ; AB11  ; 3        ; 36           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; Reset     ; E10   ; 8        ; 32           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BLUE[0]      ; J18   ; 6        ; 67           ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[1]      ; J17   ; 6        ; 67           ; 36           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[2]      ; H18   ; 6        ; 67           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[3]      ; H17   ; 6        ; 67           ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[4]      ; G17   ; 6        ; 67           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[5]      ; F17   ; 6        ; 67           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[6]      ; H16   ; 6        ; 67           ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[7]      ; A20   ; 7        ; 59           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[8]      ; B19   ; 7        ; 56           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[9]      ; A19   ; 7        ; 56           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CAM_PWRDWN   ; AA1   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CAM_RSTB     ; P2    ; 2        ; 0            ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_CLK      ; B20   ; 7        ; 59           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[0]     ; L22   ; 6        ; 67           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[1]     ; L21   ; 6        ; 67           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[2]     ; K21   ; 6        ; 67           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[3]     ; J22   ; 6        ; 67           ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[4]     ; J21   ; 6        ; 67           ; 28           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[5]     ; H22   ; 6        ; 67           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[6]     ; H21   ; 6        ; 67           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[7]     ; F22   ; 6        ; 67           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[8]     ; F21   ; 6        ; 67           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[9]     ; D22   ; 6        ; 67           ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSYNC        ; M22   ; 5        ; 67           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IM0          ; G13   ; 7        ; 52           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_CSn      ; G14   ; 7        ; 54           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_D_Cn     ; H14   ; 7        ; 61           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RDn      ; H15   ; 7        ; 61           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RESETn   ; A18   ; 7        ; 54           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_WRn      ; G15   ; 7        ; 63           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MCLK         ; V1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[0]       ; K17   ; 6        ; 67           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[1]       ; K18   ; 6        ; 67           ; 30           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[2]       ; D20   ; 6        ; 67           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[3]       ; F19   ; 6        ; 67           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[4]       ; H19   ; 6        ; 67           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[5]       ; H20   ; 6        ; 67           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[6]       ; K19   ; 6        ; 67           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[7]       ; C21   ; 6        ; 67           ; 38           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[8]       ; C22   ; 6        ; 67           ; 38           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[9]       ; D21   ; 6        ; 67           ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCL_CAM      ; T4    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[0]  ; Y4    ; 3        ; 3            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[10] ; U7    ; 3        ; 3            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[11] ; AA5   ; 3        ; 9            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[1]  ; Y3    ; 3        ; 3            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[2]  ; W6    ; 3        ; 7            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[3]  ; Y6    ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[4]  ; Y8    ; 3        ; 18           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[5]  ; W10   ; 3        ; 34           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[6]  ; W8    ; 3        ; 16           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[7]  ; AA4   ; 3        ; 9            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[8]  ; Y10   ; 3        ; 34           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_AD[9]  ; Y7    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]  ; V11   ; 3        ; 34           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]  ; U11   ; 3        ; 29           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CAS_n  ; V10   ; 3        ; 20           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE    ; W7    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK    ; AA3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CS_n   ; V6    ; 3        ; 1            ; 0            ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[0] ; V9    ; 3        ; 20           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[1] ; AB5   ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_RAS_n  ; U10   ; 3        ; 22           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_WE_n   ; V5    ; 3        ; 1            ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VSYNC        ; M21   ; 5        ; 67           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                            ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------+
; LCD_DATA[0]  ; G16   ; 7        ; 63           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[10] ; C17   ; 7        ; 56           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[11] ; D17   ; 7        ; 61           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[12] ; C19   ; 7        ; 61           ; 43           ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[13] ; D19   ; 7        ; 59           ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[14] ; A16   ; 7        ; 50           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[15] ; B16   ; 7        ; 50           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[1]  ; E12   ; 7        ; 36           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[2]  ; E13   ; 7        ; 41           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[3]  ; F14   ; 7        ; 63           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[4]  ; E15   ; 7        ; 54           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[5]  ; F15   ; 7        ; 63           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[6]  ; E16   ; 7        ; 65           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[7]  ; F16   ; 7        ; 65           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[8]  ; C15   ; 7        ; 50           ; 43           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; LCD_DATA[9]  ; D15   ; 7        ; 54           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg ;
; SDATA_CAM    ; P4    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_sda_reg (inverted)         ;
; SDRAM_DQ[0]  ; V7    ; 3        ; 7            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15            ;
; SDRAM_DQ[10] ; AB7   ; 3        ; 18           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5             ;
; SDRAM_DQ[11] ; AA9   ; 3        ; 27           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4             ;
; SDRAM_DQ[12] ; AB8   ; 3        ; 22           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3             ;
; SDRAM_DQ[13] ; AA10  ; 3        ; 34           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2             ;
; SDRAM_DQ[14] ; AB9   ; 3        ; 27           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1             ;
; SDRAM_DQ[15] ; AB10  ; 3        ; 34           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe                          ;
; SDRAM_DQ[1]  ; T8    ; 3        ; 14           ; 0            ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14            ;
; SDRAM_DQ[2]  ; U8    ; 3        ; 3            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13            ;
; SDRAM_DQ[3]  ; T9    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12            ;
; SDRAM_DQ[4]  ; V8    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11            ;
; SDRAM_DQ[5]  ; T10   ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10            ;
; SDRAM_DQ[6]  ; U9    ; 3        ; 16           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9             ;
; SDRAM_DQ[7]  ; T11   ; 3        ; 18           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8             ;
; SDRAM_DQ[8]  ; AA7   ; 3        ; 16           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7             ;
; SDRAM_DQ[9]  ; AA8   ; 3        ; 22           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                     ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO      ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                      ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                         ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                        ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                      ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                          ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                          ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                          ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                          ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                          ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                        ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                        ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                        ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                        ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R27n, INIT_DONE       ; Use as regular IO        ; GREEN[0]                ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R27p, CRC_ERROR       ; Use as regular IO        ; GREEN[1]                ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R24n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R24p, CLKUSR          ; Use as regular IO        ; GREEN[2]                ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R8p                   ; Use as regular IO        ; RED[3]                  ; Dual Purpose Pin          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 35 ( 11 % )  ; 2.5V          ; --           ;
; 2        ; 19 / 45 ( 42 % ) ; 2.5V          ; --           ;
; 3        ; 40 / 42 ( 95 % ) ; 2.5V          ; --           ;
; 4        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 5        ; 2 / 41 ( 5 % )   ; 2.5V          ; --           ;
; 6        ; 28 / 37 ( 76 % ) ; 2.5V          ; --           ;
; 7        ; 28 / 43 ( 65 % ) ; 2.5V          ; --           ;
; 8        ; 3 / 43 ( 7 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 481        ; 8        ; DIPSW[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 479        ; 7        ; DIPSW[3]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 448        ; 7        ; LCD_DATA[14]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 437        ; 7        ; LCD_RESETn                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 435        ; 7        ; BLUE[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 430        ; 7        ; BLUE[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; CAM_PWRDWN                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; SDRAM_CLK                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 158        ; 3        ; SDRAM_AD[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 160        ; 3        ; SDRAM_AD[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; SDRAM_DQ[8]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 183        ; 3        ; SDRAM_DQ[9]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; SDRAM_DQ[11]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; SDRAM_DQ[13]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 204        ; 3        ; DIPSW[6]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 206        ; 4        ; DIPSW[4]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; SDRAM_DQM[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; SDRAM_DQ[10]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 184        ; 3        ; SDRAM_DQ[12]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 190        ; 3        ; SDRAM_DQ[14]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 203        ; 3        ; SDRAM_DQ[15]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 205        ; 3        ; DIPSW[7]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 207        ; 4        ; DIPSW[5]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 482        ; 8        ; DIPSW[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 480        ; 7        ; DIPSW[2]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 470        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 449        ; 7        ; LCD_DATA[15]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 434        ; 7        ; BLUE[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 431        ; 7        ; DAC_CLK                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; LCD_DATA[8]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; LCD_DATA[10]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; LCD_DATA[12]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; RED[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 400        ; 6        ; RED[8]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; LCD_DATA[9]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; LCD_DATA[11]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; LCD_DATA[13]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 407        ; 6        ; RED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 395        ; 6        ; RED[9]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 394        ; 6        ; GREEN[9]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 484        ; 8        ; Reset                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 476        ; 7        ; LCD_DATA[1]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 468        ; 7        ; LCD_DATA[2]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; LCD_DATA[4]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 418        ; 7        ; LCD_DATA[6]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; LCD_DATA[3]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 419        ; 7        ; LCD_DATA[5]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 417        ; 7        ; LCD_DATA[7]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 410        ; 6        ; BLUE[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RED[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; GREEN[8]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 375        ; 6        ; GREEN[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 67         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; IM0                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 441        ; 7        ; LCD_CSn                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 422        ; 7        ; LCD_WRn                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 420        ; 7        ; LCD_DATA[0]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 411        ; 6        ; BLUE[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; LCD_D_Cn                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 424        ; 7        ; LCD_RDn                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 393        ; 6        ; BLUE[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 399        ; 6        ; BLUE[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 391        ; 6        ; BLUE[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 386        ; 6        ; RED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 385        ; 6        ; RED[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 365        ; 6        ; GREEN[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 364        ; 6        ; GREEN[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; BLUE[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 374        ; 6        ; BLUE[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; GREEN[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 362        ; 6        ; GREEN[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 370        ; 6        ; RED[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 357        ; 6        ; RED[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; GREEN[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; GREEN[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 353        ; 6        ; GREEN[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; CAM_D[4]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; VSYNC                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 333        ; 5        ; HSYNC                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; CAM_RSTB                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 89         ; 2        ; CAM_D[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 88         ; 2        ; SDATA_CAM                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; CAM_D[6]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 85         ; 2        ; CAM_D[8]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; 50MHzClk                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 68         ; 2        ; CAM_PCLK                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; SCL_CAM                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; SDRAM_DQ[1]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 167        ; 3        ; SDRAM_DQ[3]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 176        ; 3        ; SDRAM_DQ[5]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 177        ; 3        ; SDRAM_DQ[7]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; CAM_D[7]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 91         ; 2        ; CAM_D[9]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; SDRAM_AD[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 146        ; 3        ; SDRAM_DQ[2]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 170        ; 3        ; SDRAM_DQ[6]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 182        ; 3        ; SDRAM_RAS_n                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 191        ; 3        ; SDRAM_BA[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 98         ; 2        ; MCLK                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; CAM_D[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 129        ; 2        ; CAM_D[5]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 142        ; 3        ; SDRAM_WE_n                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; SDRAM_CS_n                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 157        ; 3        ; SDRAM_DQ[0]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 171        ; 3        ; SDRAM_DQ[4]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 178        ; 3        ; SDRAM_DQM[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 179        ; 3        ; SDRAM_CAS_n                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 199        ; 3        ; SDRAM_BA[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 111        ; 2        ; CAM_HSYNC                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 110        ; 2        ; CAM_VSYNC                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; SDRAM_AD[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 168        ; 3        ; SDRAM_CKE                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 172        ; 3        ; SDRAM_AD[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; SDRAM_AD[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 113        ; 2        ; CAM_D[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 2        ; CAM_D[0]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 148        ; 3        ; SDRAM_AD[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; SDRAM_AD[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; SDRAM_AD[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 169        ; 3        ; SDRAM_AD[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 175        ; 3        ; SDRAM_AD[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; SDRAM_AD[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                               ;
+-------------------------------+---------------------------------------------------------------------------+
; Name                          ; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|pll7 ;
+-------------------------------+---------------------------------------------------------------------------+
; SDC pin name                  ; inst|pll|sd1|pll7                                                         ;
; PLL mode                      ; Normal                                                                    ;
; Compensate clock              ; clock0                                                                    ;
; Compensated input/output pins ; --                                                                        ;
; Switchover type               ; --                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                                  ;
; Input frequency 1             ; --                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                  ;
; Nominal VCO frequency         ; 1200.0 MHz                                                                ;
; VCO post scale K counter      ; --                                                                        ;
; VCO frequency control         ; Auto                                                                      ;
; VCO phase shift step          ; 104 ps                                                                    ;
; VCO multiply                  ; --                                                                        ;
; VCO divide                    ; --                                                                        ;
; Freq min lock                 ; 25.01 MHz                                                                 ;
; Freq max lock                 ; 54.18 MHz                                                                 ;
; M VCO Tap                     ; 0                                                                         ;
; M Initial                     ; 1                                                                         ;
; M value                       ; 24                                                                        ;
; N value                       ; 1                                                                         ;
; Charge pump current           ; setting 1                                                                 ;
; Loop filter resistance        ; setting 27                                                                ;
; Loop filter capacitance       ; setting 0                                                                 ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                        ;
; Bandwidth type                ; Medium                                                                    ;
; Real time reconfigurable      ; Off                                                                       ;
; Scan chain MIF file           ; --                                                                        ;
; Preserve PLL counter order    ; Off                                                                       ;
; PLL location                  ; PLL_1                                                                     ;
; Inclk0 signal                 ; 50MHzClk                                                                  ;
; Inclk1 signal                 ; --                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                             ;
; Inclk1 signal type            ; --                                                                        ;
+-------------------------------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; Name                                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name             ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 1.88 (104 ps)    ; 50/50      ; C2      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; inst|pll|sd1|pll7|clk[0] ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[1] ; clock1       ; 8    ; 25  ; 16.0 MHz         ; 0 (0 ps)    ; 0.60 (104 ps)    ; 50/50      ; C3      ; 75            ; 38/37 Odd  ; --            ; 1       ; 0       ; inst|pll|sd1|pll7|clk[1] ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[2] ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 1.88 (104 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; inst|pll|sd1|pll7|clk[2] ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[3] ; clock3       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)    ; 2.81 (104 ps)    ; 50/50      ; C4      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; inst|pll|sd1|pll7|clk[3] ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[4] ; clock4       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)    ; 2.81 (104 ps)    ; 50/50      ; C1      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; inst|pll|sd1|pll7|clk[4] ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                               ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |mse_demo                                                                                                                               ; 9631 (1)    ; 5726 (0)                  ; 68 (68)       ; 157696      ; 27   ; 6            ; 0       ; 3         ; 121  ; 0            ; 3905 (1)     ; 1096 (0)          ; 4630 (0)         ; |mse_demo                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |base_system:inst|                                                                                                                   ; 9316 (0)    ; 5565 (0)                  ; 0 (0)         ; 157696      ; 27   ; 6            ; 0       ; 3         ; 0    ; 0            ; 3751 (0)     ; 1072 (0)          ; 4493 (0)         ; |mse_demo|base_system:inst                                                                                                                                                                                                                                                                                                                                        ; base_system  ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |mse_demo|base_system:inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                             ; base_system  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |mse_demo|base_system:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                  ; base_system  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (5)             ; 7 (5)            ; |mse_demo|base_system:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                 ; base_system  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |mse_demo|base_system:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                  ; base_system  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |mse_demo|base_system:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                      ; base_system  ;
;       |base_system_CPU:cpu|                                                                                                             ; 2623 (42)   ; 1637 (41)                 ; 0 (0)         ; 81152       ; 15   ; 6            ; 0       ; 3         ; 0    ; 0            ; 986 (1)      ; 365 (1)           ; 1272 (33)        ; |mse_demo|base_system:inst|base_system_CPU:cpu                                                                                                                                                                                                                                                                                                                    ; base_system  ;
;          |base_system_CPU_cpu:cpu|                                                                                                      ; 2588 (2242) ; 1596 (1321)               ; 0 (0)         ; 81152       ; 15   ; 6            ; 0       ; 3         ; 0    ; 0            ; 985 (913)    ; 364 (323)         ; 1239 (1006)      ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu                                                                                                                                                                                                                                                                                            ; base_system  ;
;             |base_system_CPU_cpu_bht_module:base_system_CPU_cpu_bht|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_bht_module:base_system_CPU_cpu_bht                                                                                                                                                                                                                                     ; base_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_bht_module:base_system_CPU_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                           ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_bht_module:base_system_CPU_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                            ; work         ;
;             |base_system_CPU_cpu_dc_data_module:base_system_CPU_cpu_dc_data|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_data_module:base_system_CPU_cpu_dc_data                                                                                                                                                                                                                             ; base_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_data_module:base_system_CPU_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_2jf1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_data_module:base_system_CPU_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_2jf1:auto_generated                                                                                                                                                                    ; work         ;
;             |base_system_CPU_cpu_dc_tag_module:base_system_CPU_cpu_dc_tag|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_tag_module:base_system_CPU_cpu_dc_tag                                                                                                                                                                                                                               ; base_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_tag_module:base_system_CPU_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                     ; work         ;
;                   |altsyncram_1mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_tag_module:base_system_CPU_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_1mc1:auto_generated                                                                                                                                                                      ; work         ;
;             |base_system_CPU_cpu_dc_victim_module:base_system_CPU_cpu_dc_victim|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_victim_module:base_system_CPU_cpu_dc_victim                                                                                                                                                                                                                         ; base_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_victim_module:base_system_CPU_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                               ; work         ;
;                   |altsyncram_r3d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_victim_module:base_system_CPU_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                ; work         ;
;             |base_system_CPU_cpu_ic_data_module:base_system_CPU_cpu_ic_data|                                                            ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_ic_data_module:base_system_CPU_cpu_ic_data                                                                                                                                                                                                                             ; base_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_ic_data_module:base_system_CPU_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_ic_data_module:base_system_CPU_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                    ; work         ;
;             |base_system_CPU_cpu_ic_tag_module:base_system_CPU_cpu_ic_tag|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_ic_tag_module:base_system_CPU_cpu_ic_tag                                                                                                                                                                                                                               ; base_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_ic_tag_module:base_system_CPU_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                     ; work         ;
;                   |altsyncram_5ad1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_ic_tag_module:base_system_CPU_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_5ad1:auto_generated                                                                                                                                                                      ; work         ;
;             |base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell                                                                                                                                                                                                                            ; base_system  ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                         ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                                     ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                   ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                    ; work         ;
;                               |mult_jp01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                           ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                         ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                                     ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                   ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                    ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                           ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                         ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                                     ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                   ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                    ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                           ; work         ;
;             |base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|                                                           ; 345 (89)    ; 274 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (9)       ; 41 (4)            ; 233 (35)         ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci                                                                                                                                                                                                                            ; base_system  ;
;                |base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|                                    ; 129 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 36 (0)            ; 61 (0)           ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper                                                                                                                                        ; base_system  ;
;                   |base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk|                                   ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 28 (26)           ; 21 (19)          ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk                                                      ; base_system  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                   |base_system_CPU_cpu_debug_slave_tck:the_base_system_CPU_cpu_debug_slave_tck|                                         ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 8 (4)             ; 55 (55)          ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_tck:the_base_system_CPU_cpu_debug_slave_tck                                                            ; base_system  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_tck:the_base_system_CPU_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_tck:the_base_system_CPU_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                   |sld_virtual_jtag_basic:base_system_CPU_cpu_debug_slave_phy|                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:base_system_CPU_cpu_debug_slave_phy                                                                             ; work         ;
;                |base_system_CPU_cpu_nios2_avalon_reg:the_base_system_CPU_cpu_nios2_avalon_reg|                                          ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_avalon_reg:the_base_system_CPU_cpu_nios2_avalon_reg                                                                                                                                              ; base_system  ;
;                |base_system_CPU_cpu_nios2_oci_break:the_base_system_CPU_cpu_nios2_oci_break|                                            ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_oci_break:the_base_system_CPU_cpu_nios2_oci_break                                                                                                                                                ; base_system  ;
;                |base_system_CPU_cpu_nios2_oci_debug:the_base_system_CPU_cpu_nios2_oci_debug|                                            ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 9 (8)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_oci_debug:the_base_system_CPU_cpu_nios2_oci_debug                                                                                                                                                ; base_system  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_oci_debug:the_base_system_CPU_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                            ; work         ;
;                |base_system_CPU_cpu_nios2_ocimem:the_base_system_CPU_cpu_nios2_ocimem|                                                  ; 112 (112)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 90 (90)          ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_ocimem:the_base_system_CPU_cpu_nios2_ocimem                                                                                                                                                      ; base_system  ;
;                   |base_system_CPU_cpu_ociram_sp_ram_module:base_system_CPU_cpu_ociram_sp_ram|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_ocimem:the_base_system_CPU_cpu_nios2_ocimem|base_system_CPU_cpu_ociram_sp_ram_module:base_system_CPU_cpu_ociram_sp_ram                                                                           ; base_system  ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_ocimem:the_base_system_CPU_cpu_nios2_ocimem|base_system_CPU_cpu_ociram_sp_ram_module:base_system_CPU_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work         ;
;                         |altsyncram_4a31:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_ocimem:the_base_system_CPU_cpu_nios2_ocimem|base_system_CPU_cpu_ociram_sp_ram_module:base_system_CPU_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated                  ; work         ;
;             |base_system_CPU_cpu_register_bank_a_module:base_system_CPU_cpu_register_bank_a|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_register_bank_a_module:base_system_CPU_cpu_register_bank_a                                                                                                                                                                                                             ; base_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_register_bank_a_module:base_system_CPU_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                   ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_register_bank_a_module:base_system_CPU_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                    ; work         ;
;             |base_system_CPU_cpu_register_bank_b_module:base_system_CPU_cpu_register_bank_b|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_register_bank_b_module:base_system_CPU_cpu_register_bank_b                                                                                                                                                                                                             ; base_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_register_bank_b_module:base_system_CPU_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                   ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_register_bank_b_module:base_system_CPU_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                    ; work         ;
;       |base_system_PLL:pll|                                                                                                             ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 6 (4)            ; |mse_demo|base_system:inst|base_system_PLL:pll                                                                                                                                                                                                                                                                                                                    ; base_system  ;
;          |base_system_PLL_altpll_gau2:sd1|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mse_demo|base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1                                                                                                                                                                                                                                                                                    ; base_system  ;
;          |base_system_PLL_stdsync_sv6:stdsync2|                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |mse_demo|base_system:inst|base_system_PLL:pll|base_system_PLL_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                               ; base_system  ;
;             |base_system_PLL_dffpipe_l2c:dffpipe3|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_PLL:pll|base_system_PLL_stdsync_sv6:stdsync2|base_system_PLL_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                          ; base_system  ;
;       |base_system_ProfileTimer:profiletimer|                                                                                           ; 151 (151)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 21 (21)           ; 100 (100)        ; |mse_demo|base_system:inst|base_system_ProfileTimer:profiletimer                                                                                                                                                                                                                                                                                                  ; base_system  ;
;       |base_system_ProfileTimer:systimer|                                                                                               ; 149 (149)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 19 (19)           ; 102 (102)        ; |mse_demo|base_system:inst|base_system_ProfileTimer:systimer                                                                                                                                                                                                                                                                                                      ; base_system  ;
;       |base_system_dipsw:dipsw|                                                                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |mse_demo|base_system:inst|base_system_dipsw:dipsw                                                                                                                                                                                                                                                                                                                ; base_system  ;
;       |base_system_jtag_uart:jtag_uart|                                                                                                 ; 166 (41)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (18)      ; 21 (5)            ; 94 (18)          ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                        ; base_system  ;
;          |alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|                                                                    ; 74 (74)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 16 (16)           ; 36 (36)          ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                              ; work         ;
;          |base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r                                                                                                                                                                                                                                      ; base_system  ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                            ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                 ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                   ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                         ; work         ;
;          |base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w                                                                                                                                                                                                                                      ; base_system  ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                            ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                 ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                   ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mse_demo|base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                         ; work         ;
;       |base_system_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 4206 (0)    ; 2215 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1918 (0)     ; 395 (0)           ; 1893 (0)         ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                        ; base_system  ;
;          |altera_avalon_sc_fifo:cam_ctrl_slave_agent_rsp_fifo|                                                                          ; 31 (31)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 21 (21)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cam_ctrl_slave_agent_rsp_fifo                                                                                                                                                                                                                                    ; base_system  ;
;          |altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|                                                                     ; 34 (34)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 23 (23)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                               ; base_system  ;
;          |altera_avalon_sc_fifo:dipsw_s1_agent_rsp_fifo|                                                                                ; 31 (31)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 21 (21)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dipsw_s1_agent_rsp_fifo                                                                                                                                                                                                                                          ; base_system  ;
;          |altera_avalon_sc_fifo:i2c_ctrl_slave_agent_rsp_fifo|                                                                          ; 29 (29)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 21 (21)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_ctrl_slave_agent_rsp_fifo                                                                                                                                                                                                                                    ; base_system  ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 36 (36)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 22 (22)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                       ; base_system  ;
;          |altera_avalon_sc_fifo:lcd_ctrl_slave_agent_rsp_fifo|                                                                          ; 29 (29)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 23 (23)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lcd_ctrl_slave_agent_rsp_fifo                                                                                                                                                                                                                                    ; base_system  ;
;          |altera_avalon_sc_fifo:pll_pll_slave_agent_rdata_fifo|                                                                         ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                                   ; base_system  ;
;          |altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo|                                                                           ; 38 (38)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 10 (10)           ; 22 (22)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                     ; base_system  ;
;          |altera_avalon_sc_fifo:profiletimer_s1_agent_rsp_fifo|                                                                         ; 31 (31)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 23 (23)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:profiletimer_s1_agent_rsp_fifo                                                                                                                                                                                                                                   ; base_system  ;
;          |altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|                                                                         ; 189 (189)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 73 (73)           ; 98 (98)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo                                                                                                                                                                                                                                   ; base_system  ;
;          |altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|                                                                           ; 219 (219)   ; 200 (200)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 24 (24)           ; 176 (176)        ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; base_system  ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                                                     ; 35 (35)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 26 (26)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                               ; base_system  ;
;          |altera_avalon_sc_fifo:systimer_s1_agent_rsp_fifo|                                                                             ; 30 (30)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 24 (24)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systimer_s1_agent_rsp_fifo                                                                                                                                                                                                                                       ; base_system  ;
;          |altera_avalon_sc_fifo:vga_dma_slave_agent_rsp_fifo|                                                                           ; 30 (30)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 20 (20)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_dma_slave_agent_rsp_fifo                                                                                                                                                                                                                                     ; base_system  ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 30 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 14 (0)            ; 12 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                   ; base_system  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 30 (26)     ; 26 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 14 (12)           ; 12 (11)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                          ; base_system  ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                     ; base_system  ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                     ; base_system  ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 9 (0)             ; 3 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                   ; base_system  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 14 (10)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (5)             ; 3 (3)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                          ; base_system  ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                     ; base_system  ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                     ; base_system  ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 15 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 5 (0)             ; 7 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                   ; base_system  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 15 (11)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (3)             ; 7 (5)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                          ; base_system  ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                     ; base_system  ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                     ; base_system  ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 35 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 19 (0)            ; 14 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                       ; base_system  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 35 (31)     ; 32 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 19 (16)           ; 14 (13)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                              ; base_system  ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                         ; base_system  ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                         ; base_system  ;
;          |altera_merlin_burst_adapter:cam_ctrl_slave_burst_adapter|                                                                     ; 137 (0)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 25 (0)            ; 55 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cam_ctrl_slave_burst_adapter                                                                                                                                                                                                                               ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 137 (137)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 25 (25)           ; 55 (55)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cam_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                               ; base_system  ;
;          |altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter|                                                                ; 190 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 2 (0)             ; 96 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter                                                                                                                                                                                                                          ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 190 (190)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 2 (2)             ; 96 (96)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                          ; base_system  ;
;          |altera_merlin_burst_adapter:dipsw_s1_burst_adapter|                                                                           ; 98 (0)      ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 42 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dipsw_s1_burst_adapter                                                                                                                                                                                                                                     ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 98 (98)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 42 (42)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dipsw_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                     ; base_system  ;
;          |altera_merlin_burst_adapter:i2c_ctrl_slave_burst_adapter|                                                                     ; 117 (0)     ; 63 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 17 (0)            ; 46 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:i2c_ctrl_slave_burst_adapter                                                                                                                                                                                                                               ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 117 (117)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 17 (17)           ; 46 (46)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:i2c_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                               ; base_system  ;
;          |altera_merlin_burst_adapter:jtag_uart_avalon_jtag_slave_burst_adapter|                                                        ; 123 (0)     ; 51 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 1 (0)             ; 50 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_uart_avalon_jtag_slave_burst_adapter                                                                                                                                                                                                                  ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 123 (123)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 1 (1)             ; 50 (50)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                  ; base_system  ;
;          |altera_merlin_burst_adapter:lcd_ctrl_slave_burst_adapter|                                                                     ; 138 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 20 (0)            ; 57 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:lcd_ctrl_slave_burst_adapter                                                                                                                                                                                                                               ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 138 (138)   ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 20 (20)           ; 57 (57)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:lcd_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                               ; base_system  ;
;          |altera_merlin_burst_adapter:pll_pll_slave_burst_adapter|                                                                      ; 123 (0)     ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 1 (0)             ; 55 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pll_pll_slave_burst_adapter                                                                                                                                                                                                                                ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 123 (123)   ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 1 (1)             ; 55 (55)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pll_pll_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                ; base_system  ;
;          |altera_merlin_burst_adapter:profiletimer_s1_burst_adapter|                                                                    ; 118 (0)     ; 61 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 16 (0)            ; 45 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:profiletimer_s1_burst_adapter                                                                                                                                                                                                                              ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 118 (118)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 16 (16)           ; 45 (45)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:profiletimer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                              ; base_system  ;
;          |altera_merlin_burst_adapter:sdram_ctrl_s1_burst_adapter|                                                                      ; 270 (0)     ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (0)      ; 19 (0)            ; 92 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_ctrl_s1_burst_adapter                                                                                                                                                                                                                                ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 270 (270)   ; 110 (110)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 19 (19)           ; 92 (92)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_ctrl_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                ; base_system  ;
;          |altera_merlin_burst_adapter:sysid_control_slave_burst_adapter|                                                                ; 115 (0)     ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 4 (0)             ; 38 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sysid_control_slave_burst_adapter                                                                                                                                                                                                                          ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 115 (115)   ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 4 (4)             ; 38 (38)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sysid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                          ; base_system  ;
;          |altera_merlin_burst_adapter:systimer_s1_burst_adapter|                                                                        ; 118 (0)     ; 61 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 17 (0)            ; 44 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systimer_s1_burst_adapter                                                                                                                                                                                                                                  ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 118 (118)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 17 (17)           ; 44 (44)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systimer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                  ; base_system  ;
;          |altera_merlin_burst_adapter:vga_dma_slave_burst_adapter|                                                                      ; 118 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 25 (0)            ; 39 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:vga_dma_slave_burst_adapter                                                                                                                                                                                                                                ; base_system  ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 118 (118)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 25 (25)           ; 39 (39)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:vga_dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                ; base_system  ;
;          |altera_merlin_master_agent:cam_ctrl_master_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cam_ctrl_master_agent                                                                                                                                                                                                                                       ; base_system  ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                                       ; base_system  ;
;          |altera_merlin_master_agent:cpu_instruction_master_agent|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_instruction_master_agent                                                                                                                                                                                                                                ; base_system  ;
;          |altera_merlin_master_agent:lcd_ctrl_master_agent|                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:lcd_ctrl_master_agent                                                                                                                                                                                                                                       ; base_system  ;
;          |altera_merlin_master_agent:vga_dma_master_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:vga_dma_master_agent                                                                                                                                                                                                                                        ; base_system  ;
;          |altera_merlin_master_translator:cam_ctrl_master_translator|                                                                   ; 88 (88)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 36 (36)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cam_ctrl_master_translator                                                                                                                                                                                                                             ; base_system  ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                                                   ; 104 (104)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 37 (37)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                             ; base_system  ;
;          |altera_merlin_master_translator:cpu_instruction_master_translator|                                                            ; 34 (34)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 27 (27)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_instruction_master_translator                                                                                                                                                                                                                      ; base_system  ;
;          |altera_merlin_master_translator:lcd_ctrl_master_translator|                                                                   ; 72 (72)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 32 (32)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_ctrl_master_translator                                                                                                                                                                                                                             ; base_system  ;
;          |altera_merlin_master_translator:vga_dma_master_translator|                                                                    ; 70 (70)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 34 (34)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:vga_dma_master_translator                                                                                                                                                                                                                              ; base_system  ;
;          |altera_merlin_slave_agent:cam_ctrl_slave_agent|                                                                               ; 38 (4)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (2)       ; 0 (0)             ; 18 (2)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cam_ctrl_slave_agent                                                                                                                                                                                                                                         ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 34 (34)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cam_ctrl_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                           ; base_system  ;
;          |altera_merlin_slave_agent:cpu_debug_mem_slave_agent|                                                                          ; 34 (2)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (2)       ; 0 (0)             ; 15 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent                                                                                                                                                                                                                                    ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 32 (32)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 15 (15)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                      ; base_system  ;
;          |altera_merlin_slave_agent:dipsw_s1_agent|                                                                                     ; 38 (3)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (2)       ; 0 (0)             ; 17 (1)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dipsw_s1_agent                                                                                                                                                                                                                                               ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 35 (35)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 16 (16)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dipsw_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                 ; base_system  ;
;          |altera_merlin_slave_agent:i2c_ctrl_slave_agent|                                                                               ; 38 (5)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (5)       ; 0 (0)             ; 15 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i2c_ctrl_slave_agent                                                                                                                                                                                                                                         ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 33 (33)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 15 (15)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i2c_ctrl_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                           ; base_system  ;
;          |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|                                                                  ; 35 (1)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 15 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent                                                                                                                                                                                                                            ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 34 (34)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 15 (15)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                              ; base_system  ;
;          |altera_merlin_slave_agent:lcd_ctrl_slave_agent|                                                                               ; 36 (2)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 19 (2)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lcd_ctrl_slave_agent                                                                                                                                                                                                                                         ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 34 (34)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 17 (17)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lcd_ctrl_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                           ; base_system  ;
;          |altera_merlin_slave_agent:pll_pll_slave_agent|                                                                                ; 38 (2)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 18 (1)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent                                                                                                                                                                                                                                          ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 36 (36)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 17 (17)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                            ; base_system  ;
;          |altera_merlin_slave_agent:profiletimer_s1_agent|                                                                              ; 36 (1)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (1)       ; 0 (0)             ; 17 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:profiletimer_s1_agent                                                                                                                                                                                                                                        ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 35 (35)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 17 (17)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:profiletimer_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                          ; base_system  ;
;          |altera_merlin_slave_agent:sdram_ctrl_s1_agent|                                                                                ; 50 (5)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (5)       ; 0 (0)             ; 17 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_ctrl_s1_agent                                                                                                                                                                                                                                          ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 45 (45)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 17 (17)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_ctrl_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                            ; base_system  ;
;          |altera_merlin_slave_agent:sysid_control_slave_agent|                                                                          ; 38 (3)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (3)       ; 0 (0)             ; 17 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent                                                                                                                                                                                                                                    ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 35 (35)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 17 (17)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                      ; base_system  ;
;          |altera_merlin_slave_agent:systimer_s1_agent|                                                                                  ; 36 (1)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 17 (1)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systimer_s1_agent                                                                                                                                                                                                                                            ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 35 (35)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 16 (16)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systimer_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                              ; base_system  ;
;          |altera_merlin_slave_agent:vga_dma_slave_agent|                                                                                ; 36 (3)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (3)       ; 0 (0)             ; 15 (0)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_dma_slave_agent                                                                                                                                                                                                                                          ; base_system  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 33 (33)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 15 (15)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_dma_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                            ; base_system  ;
;          |altera_merlin_slave_translator:cam_ctrl_slave_translator|                                                                     ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 30 (30)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cam_ctrl_slave_translator                                                                                                                                                                                                                               ; base_system  ;
;          |altera_merlin_slave_translator:cpu_debug_mem_slave_translator|                                                                ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_debug_mem_slave_translator                                                                                                                                                                                                                          ; base_system  ;
;          |altera_merlin_slave_translator:dipsw_s1_translator|                                                                           ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dipsw_s1_translator                                                                                                                                                                                                                                     ; base_system  ;
;          |altera_merlin_slave_translator:i2c_ctrl_slave_translator|                                                                     ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 37 (37)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_ctrl_slave_translator                                                                                                                                                                                                                               ; base_system  ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                  ; base_system  ;
;          |altera_merlin_slave_translator:lcd_ctrl_slave_translator|                                                                     ; 43 (43)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 35 (35)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lcd_ctrl_slave_translator                                                                                                                                                                                                                               ; base_system  ;
;          |altera_merlin_slave_translator:pll_pll_slave_translator|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pll_pll_slave_translator                                                                                                                                                                                                                                ; base_system  ;
;          |altera_merlin_slave_translator:profiletimer_s1_translator|                                                                    ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 12 (12)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:profiletimer_s1_translator                                                                                                                                                                                                                              ; base_system  ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                          ; base_system  ;
;          |altera_merlin_slave_translator:systimer_s1_translator|                                                                        ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 12 (12)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:systimer_s1_translator                                                                                                                                                                                                                                  ; base_system  ;
;          |altera_merlin_slave_translator:vga_dma_slave_translator|                                                                      ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_dma_slave_translator                                                                                                                                                                                                                                ; base_system  ;
;          |altera_merlin_traffic_limiter:cpu_data_master_limiter|                                                                        ; 32 (32)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 2 (2)             ; 18 (18)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter                                                                                                                                                                                                                                  ; base_system  ;
;          |altera_merlin_traffic_limiter:cpu_instruction_master_limiter|                                                                 ; 27 (27)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 18 (18)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter                                                                                                                                                                                                                           ; base_system  ;
;          |altera_merlin_width_adapter:sdram_ctrl_s1_cmd_width_adapter|                                                                  ; 72 (72)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 55 (55)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_ctrl_s1_cmd_width_adapter                                                                                                                                                                                                                            ; base_system  ;
;          |altera_merlin_width_adapter:sdram_ctrl_s1_rsp_width_adapter|                                                                  ; 49 (49)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 27 (27)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_ctrl_s1_rsp_width_adapter                                                                                                                                                                                                                            ; base_system  ;
;          |base_system_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 3 (3)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                      ; base_system  ;
;          |base_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                              ; base_system  ;
;          |base_system_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                            ; 13 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (1)             ; 5 (2)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                      ; base_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                         ; base_system  ;
;          |base_system_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                            ; 50 (47)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 44 (41)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                      ; base_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                         ; base_system  ;
;          |base_system_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                            ; 16 (13)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 10 (7)           ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                      ; base_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                         ; base_system  ;
;          |base_system_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                ; 22 (19)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (1)             ; 17 (14)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                          ; base_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                             ; base_system  ;
;          |base_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|                                                                        ; 247 (230)   ; 11 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (176)    ; 1 (1)             ; 59 (52)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004                                                                                                                                                                                                                                  ; base_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 18 (8)      ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 7 (6)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ; base_system  ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ; base_system  ;
;          |base_system_mm_interconnect_0_router:router|                                                                                  ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 10 (10)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_router:router                                                                                                                                                                                                                                            ; base_system  ;
;          |base_system_mm_interconnect_0_router_001:router_001|                                                                          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 6 (6)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                    ; base_system  ;
;          |base_system_mm_interconnect_0_router_005:router_008|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_router_005:router_008                                                                                                                                                                                                                                    ; base_system  ;
;          |base_system_mm_interconnect_0_router_009:router_009|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_router_009:router_009                                                                                                                                                                                                                                    ; base_system  ;
;          |base_system_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                  ; base_system  ;
;          |base_system_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                  ; base_system  ;
;          |base_system_mm_interconnect_0_rsp_demux:rsp_demux|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                      ; base_system  ;
;          |base_system_mm_interconnect_0_rsp_demux_004:rsp_demux_004|                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_rsp_demux_004:rsp_demux_004                                                                                                                                                                                                                              ; base_system  ;
;          |base_system_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 183 (183)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 0 (0)             ; 79 (79)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                          ; base_system  ;
;          |base_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                        ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (65)          ; |mse_demo|base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                  ; base_system  ;
;       |base_system_sdram_ctrl:sdram_ctrl|                                                                                               ; 345 (236)   ; 207 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (135)    ; 81 (3)            ; 126 (79)         ; |mse_demo|base_system:inst|base_system_sdram_ctrl:sdram_ctrl                                                                                                                                                                                                                                                                                                      ; base_system  ;
;          |base_system_sdram_ctrl_input_efifo_module:the_base_system_sdram_ctrl_input_efifo_module|                                      ; 130 (130)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 78 (78)           ; 49 (49)          ; |mse_demo|base_system:inst|base_system_sdram_ctrl:sdram_ctrl|base_system_sdram_ctrl_input_efifo_module:the_base_system_sdram_ctrl_input_efifo_module                                                                                                                                                                                                              ; base_system  ;
;       |cam_dma:cam_ctrl|                                                                                                                ; 628 (193)   ; 474 (128)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (34)     ; 79 (47)           ; 426 (60)         ; |mse_demo|base_system:inst|cam_dma:cam_ctrl                                                                                                                                                                                                                                                                                                                       ; base_system  ;
;          |cam_dma_ctrl:dma|                                                                                                             ; 227 (227)   ; 139 (139)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 192 (192)        ; |mse_demo|base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma                                                                                                                                                                                                                                                                                                      ; base_system  ;
;          |frame_interpreter:profile|                                                                                                    ; 170 (160)   ; 151 (145)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (15)      ; 8 (2)             ; 143 (143)        ; |mse_demo|base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile                                                                                                                                                                                                                                                                                             ; base_system  ;
;             |synchro_flop:frame_sync|                                                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 0 (0)            ; |mse_demo|base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:frame_sync                                                                                                                                                                                                                                                                     ; base_system  ;
;             |synchro_flop:sync_line|                                                                                                    ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 0 (0)            ; |mse_demo|base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:sync_line                                                                                                                                                                                                                                                                      ; base_system  ;
;          |pixel_interface:pxlif|                                                                                                        ; 91 (91)     ; 56 (56)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 24 (24)           ; 32 (32)          ; |mse_demo|base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif                                                                                                                                                                                                                                                                                                 ; base_system  ;
;             |altsyncram:s_line_buffer_1_memory_rtl_0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0                                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_23d1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated                                                                                                                                                                                                                          ; work         ;
;             |altsyncram:s_line_buffer_2_memory_rtl_0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0                                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_23d1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated                                                                                                                                                                                                                          ; work         ;
;       |i2c_core:i2c_ctrl|                                                                                                               ; 306 (110)   ; 180 (54)                  ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (24)      ; 40 (12)           ; 175 (44)         ; |mse_demo|base_system:inst|i2c_core:i2c_ctrl                                                                                                                                                                                                                                                                                                                      ; base_system  ;
;          |i2c_autodetect:autodetection|                                                                                                 ; 36 (36)     ; 20 (20)                   ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 28 (28)          ; |mse_demo|base_system:inst|i2c_core:i2c_ctrl|i2c_autodetect:autodetection                                                                                                                                                                                                                                                                                         ; base_system  ;
;             |altsyncram:ram_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|i2c_core:i2c_ctrl|i2c_autodetect:autodetection|altsyncram:ram_rtl_0                                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_ud41:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|i2c_core:i2c_ctrl|i2c_autodetect:autodetection|altsyncram:ram_rtl_0|altsyncram_ud41:auto_generated                                                                                                                                                                                                                                     ; work         ;
;          |i2c_cntrl:core|                                                                                                               ; 192 (103)   ; 106 (69)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (30)      ; 28 (28)           ; 105 (52)         ; |mse_demo|base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core                                                                                                                                                                                                                                                                                                       ; base_system  ;
;             |i2c_data:data_gen|                                                                                                         ; 72 (72)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 48 (48)          ; |mse_demo|base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|i2c_data:data_gen                                                                                                                                                                                                                                                                                     ; base_system  ;
;             |i2c_start_stop:start_stop_gen|                                                                                             ; 17 (17)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |mse_demo|base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|i2c_start_stop:start_stop_gen                                                                                                                                                                                                                                                                         ; base_system  ;
;       |lcd_dma:lcd_ctrl|                                                                                                                ; 548 (179)   ; 299 (93)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 225 (66)     ; 31 (23)           ; 292 (72)         ; |mse_demo|base_system:inst|lcd_dma:lcd_ctrl                                                                                                                                                                                                                                                                                                                       ; base_system  ;
;          |SendReceiveInterface:interface|                                                                                               ; 164 (164)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 86 (86)          ; |mse_demo|base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface                                                                                                                                                                                                                                                                                        ; base_system  ;
;          |dma_controller_lcd:dma|                                                                                                       ; 116 (116)   ; 58 (58)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 8 (8)             ; 51 (51)          ; |mse_demo|base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma                                                                                                                                                                                                                                                                                                ; base_system  ;
;             |altsyncram:fifo_memory_rtl_0|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|altsyncram:fifo_memory_rtl_0                                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_40h1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|altsyncram:fifo_memory_rtl_0|altsyncram_40h1:auto_generated                                                                                                                                                                                                                                    ; work         ;
;          |pixel_formatter:formatter|                                                                                                    ; 108 (108)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 84 (84)          ; |mse_demo|base_system:inst|lcd_dma:lcd_ctrl|pixel_formatter:formatter                                                                                                                                                                                                                                                                                             ; base_system  ;
;       |vga_dma:vga_dma|                                                                                                                 ; 332 (32)    ; 175 (28)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (4)      ; 7 (1)             ; 168 (24)         ; |mse_demo|base_system:inst|vga_dma:vga_dma                                                                                                                                                                                                                                                                                                                        ; base_system  ;
;          |vga_controller:vga|                                                                                                           ; 176 (160)   ; 79 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 2 (2)             ; 79 (63)          ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_controller:vga                                                                                                                                                                                                                                                                                                     ; base_system  ;
;             |delay_line:hsync_del|                                                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_controller:vga|delay_line:hsync_del                                                                                                                                                                                                                                                                                ; base_system  ;
;             |delay_line:vsync_del|                                                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_controller:vga|delay_line:vsync_del                                                                                                                                                                                                                                                                                ; base_system  ;
;          |vga_dma_cntrl:dma|                                                                                                            ; 129 (121)   ; 68 (62)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (56)      ; 4 (0)             ; 67 (65)          ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma                                                                                                                                                                                                                                                                                                      ; base_system  ;
;             |altsyncram:s_line_buffer_1_memory_rtl_0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|altsyncram:s_line_buffer_1_memory_rtl_0                                                                                                                                                                                                                                                              ; work         ;
;                |altsyncram_23d1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated                                                                                                                                                                                                                               ; work         ;
;             |altsyncram:s_line_buffer_2_memory_rtl_0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|altsyncram:s_line_buffer_2_memory_rtl_0                                                                                                                                                                                                                                                              ; work         ;
;                |altsyncram_23d1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated                                                                                                                                                                                                                               ; work         ;
;             |synchro_flop:frameSync|                                                                                                    ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:frameSync                                                                                                                                                                                                                                                                               ; base_system  ;
;             |synchro_flop:lineSync|                                                                                                     ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |mse_demo|base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:lineSync                                                                                                                                                                                                                                                                                ; base_system  ;
;    |pzdyqx:nabboc|                                                                                                                      ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 7 (0)             ; 65 (0)           ; |mse_demo|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 129 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (4)       ; 7 (1)             ; 65 (8)           ; |mse_demo|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                              ; work         ;
;          |GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|                                                                ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; |mse_demo|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1                                                                                                                                                                                                                                                ; work         ;
;             |JEQQ5299:YEAJ1936|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |mse_demo|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936                                                                                                                                                                                                                              ; work         ;
;          |JEQQ5299:ESUL0435|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |mse_demo|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JEQQ5299:ESUL0435                                                                                                                                                                                                                                                                                            ; work         ;
;          |JKWY9152:RUWH6717|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |mse_demo|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JKWY9152:RUWH6717                                                                                                                                                                                                                                                                                            ; work         ;
;          |PUDL0439:VWQM3427|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |mse_demo|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427                                                                                                                                                                                                                                                                                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 185 (1)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (1)       ; 17 (0)            ; 72 (0)           ; |mse_demo|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                        ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 184 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 17 (0)            ; 72 (0)           ; |mse_demo|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                        ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 184 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 17 (0)            ; 72 (0)           ; |mse_demo|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                     ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 184 (8)     ; 89 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (1)       ; 17 (4)            ; 72 (0)           ; |mse_demo|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                 ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 179 (0)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 13 (0)            ; 72 (0)           ; |mse_demo|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                     ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 179 (129)   ; 82 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (73)      ; 13 (11)           ; 72 (46)          ; |mse_demo|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                        ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |mse_demo|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; |mse_demo|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm              ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; SDRAM_CLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CAM_D[1]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CAM_D[0]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CAS_n  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CKE    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CS_n   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_RAS_n  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_WE_n   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LCD_RESETn   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_WRn      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RDn      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; IM0          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_D_Cn     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_CSn      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SCL_CAM      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MCLK         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CAM_PWRDWN   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CAM_RSTB     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSYNC        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VSYNC        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DAC_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[9]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[8]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[7]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[6]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[5]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[4]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[3]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[2]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[1]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BLUE[0]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[9]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[8]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GREEN[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[9]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RED[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_AD[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_AD[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDATA_CAM    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[15] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[14] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[13] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[12] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[11] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[10] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[9]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[8]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[7]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[5]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[4]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[2]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SDRAM_DQ[15] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[14] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[13] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[12] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[11] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[10] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[9]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[8]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[7]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[6]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[5]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[4]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[3]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[2]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[1]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[0]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; 50MHzClk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; Reset        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CAM_PCLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; CAM_HSYNC    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CAM_D[9]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CAM_D[8]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CAM_D[7]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CAM_D[6]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CAM_D[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CAM_D[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CAM_D[3]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CAM_D[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; DIPSW[7]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIPSW[6]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIPSW[5]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIPSW[4]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIPSW[3]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIPSW[2]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIPSW[1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DIPSW[0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; CAM_VSYNC    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CAM_D[1]                                                                                                                                            ;                   ;         ;
; CAM_D[0]                                                                                                                                            ;                   ;         ;
; SDATA_CAM                                                                                                                                           ;                   ;         ;
;      - base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|i2c_data:data_gen|s_data_in_reg~2                                                          ; 1                 ; 6       ;
; LCD_DATA[15]                                                                                                                                        ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~1                                                              ; 1                 ; 6       ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~3                                                              ; 1                 ; 6       ;
; LCD_DATA[14]                                                                                                                                        ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~4                                                              ; 1                 ; 6       ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~11                                                             ; 1                 ; 6       ;
; LCD_DATA[13]                                                                                                                                        ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~5                                                              ; 0                 ; 6       ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~12                                                             ; 0                 ; 6       ;
; LCD_DATA[12]                                                                                                                                        ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~6                                                              ; 0                 ; 6       ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~13                                                             ; 0                 ; 6       ;
; LCD_DATA[11]                                                                                                                                        ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~7                                                              ; 0                 ; 6       ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~14                                                             ; 0                 ; 6       ;
; LCD_DATA[10]                                                                                                                                        ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~8                                                              ; 0                 ; 6       ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~15                                                             ; 0                 ; 6       ;
; LCD_DATA[9]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~9                                                              ; 1                 ; 6       ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~16                                                             ; 1                 ; 6       ;
; LCD_DATA[8]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~10                                                             ; 0                 ; 6       ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~17                                                             ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~3                                                              ; 0                 ; 6       ;
; LCD_DATA[6]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~11                                                             ; 0                 ; 6       ;
; LCD_DATA[5]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~12                                                             ; 1                 ; 6       ;
; LCD_DATA[4]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~13                                                             ; 1                 ; 6       ;
; LCD_DATA[3]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~14                                                             ; 0                 ; 6       ;
; LCD_DATA[2]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~15                                                             ; 1                 ; 6       ;
; LCD_DATA[1]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~16                                                             ; 0                 ; 6       ;
; LCD_DATA[0]                                                                                                                                         ;                   ;         ;
;      - base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived~17                                                             ; 0                 ; 6       ;
; SDRAM_DQ[15]                                                                                                                                        ;                   ;         ;
; SDRAM_DQ[14]                                                                                                                                        ;                   ;         ;
; SDRAM_DQ[13]                                                                                                                                        ;                   ;         ;
; SDRAM_DQ[12]                                                                                                                                        ;                   ;         ;
; SDRAM_DQ[11]                                                                                                                                        ;                   ;         ;
; SDRAM_DQ[10]                                                                                                                                        ;                   ;         ;
; SDRAM_DQ[9]                                                                                                                                         ;                   ;         ;
; SDRAM_DQ[8]                                                                                                                                         ;                   ;         ;
; SDRAM_DQ[7]                                                                                                                                         ;                   ;         ;
; SDRAM_DQ[6]                                                                                                                                         ;                   ;         ;
; SDRAM_DQ[5]                                                                                                                                         ;                   ;         ;
; SDRAM_DQ[4]                                                                                                                                         ;                   ;         ;
; SDRAM_DQ[3]                                                                                                                                         ;                   ;         ;
; SDRAM_DQ[2]                                                                                                                                         ;                   ;         ;
; SDRAM_DQ[1]                                                                                                                                         ;                   ;         ;
; SDRAM_DQ[0]                                                                                                                                         ;                   ;         ;
; 50MHzClk                                                                                                                                            ;                   ;         ;
; Reset                                                                                                                                               ;                   ;         ;
;      - base_system:inst|altera_reset_controller:rst_controller_001|merged_reset~0                                                                   ; 1                 ; 6       ;
; CAM_PCLK                                                                                                                                            ;                   ;         ;
; CAM_HSYNC                                                                                                                                           ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_line_buffer_write_addr[0]~30                                                       ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|s_Line_End_pxlclk~0                                                              ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_line_buffer_1_we~0                                                                 ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_line_buffer_2_we~0                                                                 ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_cnt_reg[1]~1                                                                  ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_1_reg[7]~0                                                                    ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg[4]~8                                                                    ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_3_reg[5]~0                                                                    ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|s_pixel_byte_counter[14]~48                                                      ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|s_Hsync_delay_reg~feeder                                                         ; 0                 ; 6       ;
; CAM_D[9]                                                                                                                                            ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg~0                                                                       ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
; CAM_D[8]                                                                                                                                            ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg~1                                                                       ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
; CAM_D[7]                                                                                                                                            ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg~2                                                                       ; 1                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 1                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 1                 ; 6       ;
; CAM_D[6]                                                                                                                                            ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg~3                                                                       ; 1                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 1                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 1                 ; 6       ;
; CAM_D[5]                                                                                                                                            ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg~4                                                                       ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
; CAM_D[4]                                                                                                                                            ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg~5                                                                       ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
; CAM_D[3]                                                                                                                                            ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg~6                                                                       ; 1                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 1                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 1                 ; 6       ;
; CAM_D[2]                                                                                                                                            ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ram_block1a16 ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg~7                                                                       ; 0                 ; 6       ;
; DIPSW[7]                                                                                                                                            ;                   ;         ;
; DIPSW[6]                                                                                                                                            ;                   ;         ;
; DIPSW[5]                                                                                                                                            ;                   ;         ;
; DIPSW[4]                                                                                                                                            ;                   ;         ;
; DIPSW[3]                                                                                                                                            ;                   ;         ;
; DIPSW[2]                                                                                                                                            ;                   ;         ;
; DIPSW[1]                                                                                                                                            ;                   ;         ;
; DIPSW[0]                                                                                                                                            ;                   ;         ;
; CAM_VSYNC                                                                                                                                           ;                   ;         ;
;      - base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|s_Frame_End_pxlclk~0                                                             ; 0                 ; 6       ;
;      - base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|s_Vsync_delay_reg~feeder                                                         ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; 50MHzClk                                                                                                                                                                                                                                                                                                                                                    ; PIN_T1                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; 50MHzClk                                                                                                                                                                                                                                                                                                                                                    ; PIN_T1                ; 156     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CAM_PCLK                                                                                                                                                                                                                                                                                                                                                    ; PIN_T2                ; 121     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y22_N0        ; 202     ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y22_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                              ; FF_X64_Y22_N17        ; 153     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; base_system:inst|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y37_N24    ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; base_system:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                         ; FF_X20_Y28_N17        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                          ; FF_X20_Y28_N9         ; 2383    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; base_system:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                          ; FF_X20_Y28_N9         ; 494     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y18_N12    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y18_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y18_N14    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y18_N2     ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_dc_wr_data_cnt[0]~0                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y18_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                     ; FF_X51_Y17_N5         ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                            ; FF_X46_Y21_N1         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y26_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                          ; FF_X49_Y23_N21        ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                 ; FF_X49_Y23_N31        ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                    ; FF_X51_Y18_N1         ; 872     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_pipe_flush_waddr[1]~20                                                                                                                                                                                                                                                                       ; LCCOMB_X49_Y23_N16    ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y19_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y27_N24    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|Add8~5                                                                                                                                                                                                                                                                                         ; LCCOMB_X56_Y23_N14    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                         ; FF_X46_Y28_N21        ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                             ; LCCOMB_X50_Y27_N8     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                        ; FF_X50_Y25_N7         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|D_src2[0]~4                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y28_N14    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|D_src2[16]~2                                                                                                                                                                                                                                                                                   ; LCCOMB_X46_Y28_N8     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|D_src2[5]~3                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y28_N12    ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                    ; FF_X45_Y25_N25        ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y27_N22    ; 168     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                         ; LCCOMB_X55_Y27_N22    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y27_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|M_dc_raw_hazard~15                                                                                                                                                                                                                                                                             ; LCCOMB_X53_Y17_N6     ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|W_ienable_reg_irq0_nxt~1                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y26_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_ic_data_module:base_system_CPU_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                         ; LCCOMB_X50_Y28_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|address[8]                                                                                                                                                                                                                     ; FF_X28_Y26_N17        ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk|jxuir                                                    ; FF_X16_Y30_N11        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk|take_action_ocimem_a                                     ; LCCOMB_X20_Y30_N16    ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                   ; LCCOMB_X20_Y30_N12    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk|take_action_ocimem_a~1                                   ; LCCOMB_X21_Y30_N2     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk|take_action_ocimem_b                                     ; LCCOMB_X21_Y30_N0     ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_sysclk:the_base_system_CPU_cpu_debug_slave_sysclk|update_jdo_strobe                                        ; FF_X20_Y30_N11        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_tck:the_base_system_CPU_cpu_debug_slave_tck|sr[12]~13                                                      ; LCCOMB_X16_Y30_N26    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_tck:the_base_system_CPU_cpu_debug_slave_tck|sr[22]~29                                                      ; LCCOMB_X17_Y30_N10    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|base_system_CPU_cpu_debug_slave_tck:the_base_system_CPU_cpu_debug_slave_tck|sr[36]~21                                                      ; LCCOMB_X17_Y30_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:base_system_CPU_cpu_debug_slave_phy|virtual_state_sdr~0                                                             ; LCCOMB_X16_Y30_N0     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_debug_slave_wrapper:the_base_system_CPU_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:base_system_CPU_cpu_debug_slave_phy|virtual_state_uir~0                                                             ; LCCOMB_X16_Y30_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_avalon_reg:the_base_system_CPU_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                  ; LCCOMB_X28_Y26_N20    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_oci_break:the_base_system_CPU_cpu_nios2_oci_break|break_readreg[1]~1                                                                                                                                 ; LCCOMB_X20_Y30_N26    ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_ocimem:the_base_system_CPU_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                                            ; LCCOMB_X23_Y30_N10    ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_ocimem:the_base_system_CPU_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                           ; LCCOMB_X28_Y26_N4     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                 ; FF_X48_Y27_N5         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y19_N14    ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                            ; LCCOMB_X52_Y19_N16    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y18_N24    ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y28_N10    ; 1377    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                             ; FF_X35_Y26_N9         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y27_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y27_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y27_N28    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y27_N8     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|d_read                                                                                                                                                                                                                                                                                                                 ; FF_X48_Y18_N23        ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_CPU:cpu|d_writedata[14]~32                                                                                                                                                                                                                                                                                                     ; LCCOMB_X49_Y18_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                       ; PLL_1                 ; 5224    ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[4]                                                                                                                                                                                                                                                                       ; PLL_1                 ; 87      ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                       ; PLL_1                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_PLL:pll|prev_reset                                                                                                                                                                                                                                                                                                             ; FF_X32_Y9_N9          ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; base_system:inst|base_system_ProfileTimer:profiletimer|always0~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y18_N14    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:profiletimer|always0~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y18_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:profiletimer|control_wr_strobe                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y14_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:profiletimer|period_h_wr_strobe                                                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y14_N6     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:profiletimer|period_l_wr_strobe                                                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y14_N12    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:profiletimer|snap_strobe~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y17_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:systimer|always0~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y20_N20    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:systimer|always0~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y20_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:systimer|control_wr_strobe                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y18_N20    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:systimer|period_h_wr_strobe                                                                                                                                                                                                                                                                                       ; LCCOMB_X37_Y18_N12    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:systimer|period_l_wr_strobe                                                                                                                                                                                                                                                                                       ; LCCOMB_X37_Y18_N0     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_ProfileTimer:systimer|snap_strobe~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y18_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                          ; LCCOMB_X29_Y25_N22    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                    ; LCCOMB_X17_Y27_N26    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|write_stalled~2                                                                                                                                                                                                                                  ; LCCOMB_X21_Y26_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|alt_jtag_atlantic:base_system_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                          ; LCCOMB_X21_Y26_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                 ; LCCOMB_X33_Y25_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                 ; LCCOMB_X30_Y25_N8     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y25_N0     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                    ; FF_X30_Y15_N9         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y15_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X29_Y25_N16    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                     ; FF_X34_Y23_N17        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y25_N26    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cam_ctrl_slave_agent_rsp_fifo|mem_used[1]~9                                                                                                                                                                                                                          ; LCCOMB_X26_Y27_N26    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~9                                                                                                                                                                                                                     ; LCCOMB_X27_Y26_N20    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dipsw_s1_agent_rsp_fifo|mem_used[1]~5                                                                                                                                                                                                                                ; LCCOMB_X41_Y11_N4     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_ctrl_slave_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                                          ; LCCOMB_X29_Y28_N12    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|always0~2                                                                                                                                                                                                                 ; LCCOMB_X32_Y12_N22    ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lcd_ctrl_slave_agent_rsp_fifo|always0~2                                                                                                                                                                                                                              ; LCCOMB_X33_Y28_N26    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                             ; LCCOMB_X36_Y8_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                           ; LCCOMB_X34_Y8_N18     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:profiletimer_s1_agent_rsp_fifo|mem_used[1]~5                                                                                                                                                                                                                         ; LCCOMB_X42_Y13_N30    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                  ; LCCOMB_X25_Y5_N22     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                               ; LCCOMB_X26_Y5_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                               ; LCCOMB_X26_Y5_N30     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                               ; LCCOMB_X26_Y5_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                               ; LCCOMB_X26_Y5_N18     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                               ; LCCOMB_X26_Y5_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                               ; LCCOMB_X26_Y5_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                               ; LCCOMB_X26_Y5_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                               ; LCCOMB_X26_Y5_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                 ; LCCOMB_X26_Y5_N0      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                                                               ; LCCOMB_X23_Y8_N8      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                               ; LCCOMB_X22_Y8_N16     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                               ; LCCOMB_X22_Y8_N14     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                               ; LCCOMB_X22_Y8_N0      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                               ; LCCOMB_X22_Y8_N10     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                               ; LCCOMB_X22_Y8_N12     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                               ; LCCOMB_X22_Y8_N30     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                             ; FF_X22_Y8_N9          ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                                                                           ; LCCOMB_X22_Y8_N28     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_ctrl_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                                  ; LCCOMB_X23_Y8_N2      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|mem_used[1]~5                                                                                                                                                                                                                     ; LCCOMB_X16_Y16_N22    ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systimer_s1_agent_rsp_fifo|mem_used[1]~5                                                                                                                                                                                                                             ; LCCOMB_X37_Y15_N14    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_dma_slave_agent_rsp_fifo|mem_used[1]~5                                                                                                                                                                                                                           ; LCCOMB_X39_Y14_N6     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                               ; LCCOMB_X30_Y18_N24    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                               ; LCCOMB_X36_Y11_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~2                                                                                                                                                                               ; LCCOMB_X36_Y11_N24    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X33_Y17_N30    ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cam_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                ; LCCOMB_X32_Y18_N0     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cam_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[4]                                                                                                                           ; FF_X26_Y20_N21        ; 35      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cam_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                 ; LCCOMB_X32_Y22_N16    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                           ; LCCOMB_X30_Y22_N16    ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                            ; LCCOMB_X27_Y24_N30    ; 51      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dipsw_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                      ; LCCOMB_X37_Y14_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:dipsw_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                       ; LCCOMB_X38_Y13_N12    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:i2c_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                ; LCCOMB_X34_Y25_N20    ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:i2c_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]                                                                                                                           ; FF_X28_Y28_N1         ; 44      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:i2c_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                 ; LCCOMB_X30_Y28_N0     ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                   ; LCCOMB_X27_Y14_N26    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_uart_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                    ; LCCOMB_X27_Y14_N2     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:lcd_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                ; LCCOMB_X35_Y27_N28    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:lcd_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[4]                                                                                                                           ; FF_X37_Y30_N1         ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:lcd_ctrl_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                 ; LCCOMB_X35_Y30_N14    ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pll_pll_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                 ; LCCOMB_X33_Y11_N6     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pll_pll_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                  ; LCCOMB_X35_Y8_N6      ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:profiletimer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                               ; LCCOMB_X41_Y14_N22    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:profiletimer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                ; LCCOMB_X42_Y13_N28    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_ctrl_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                 ; LCCOMB_X27_Y16_N30    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_ctrl_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                  ; LCCOMB_X23_Y12_N4     ; 79      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sysid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                           ; LCCOMB_X26_Y18_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sysid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                            ; LCCOMB_X16_Y17_N26    ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systimer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                   ; LCCOMB_X38_Y19_N22    ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systimer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                    ; LCCOMB_X36_Y15_N28    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:vga_dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                 ; LCCOMB_X35_Y17_N8     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:vga_dma_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                  ; LCCOMB_X41_Y16_N14    ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cam_ctrl_master_translator|address_register[15]~40                                                                                                                                                                                                         ; LCCOMB_X20_Y19_N8     ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cam_ctrl_master_translator|address_register[15]~41                                                                                                                                                                                                         ; LCCOMB_X19_Y18_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|always4~0                                                                                                                                                                                                                       ; LCCOMB_X33_Y16_N2     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|burstcount_register_lint[2]~1                                                                                                                                                                                                   ; LCCOMB_X33_Y16_N22    ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_instruction_master_translator|uav_burstcount[5]~0                                                                                                                                                                                                      ; LCCOMB_X34_Y15_N0     ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_ctrl_master_translator|address_register[24]~22                                                                                                                                                                                                         ; LCCOMB_X30_Y20_N28    ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_ctrl_master_translator|always4~0                                                                                                                                                                                                                       ; LCCOMB_X30_Y20_N14    ; 56      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:vga_dma_master_translator|address_register[3]~40                                                                                                                                                                                                           ; LCCOMB_X27_Y16_N28    ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:vga_dma_master_translator|always4~0                                                                                                                                                                                                                        ; LCCOMB_X22_Y16_N18    ; 58      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cam_ctrl_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~15                                                                                                                                                              ; LCCOMB_X28_Y23_N24    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cam_ctrl_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                                            ; LCCOMB_X30_Y23_N26    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cam_ctrl_slave_agent|comb~0                                                                                                                                                                                                                                      ; LCCOMB_X30_Y23_N0     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                                                                         ; LCCOMB_X23_Y26_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                                                       ; LCCOMB_X27_Y26_N14    ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent|comb~0                                                                                                                                                                                                                                 ; LCCOMB_X27_Y26_N24    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dipsw_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~15                                                                                                                                                                    ; LCCOMB_X39_Y10_N22    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dipsw_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                                                  ; LCCOMB_X41_Y11_N8     ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dipsw_s1_agent|comb~0                                                                                                                                                                                                                                            ; LCCOMB_X41_Y11_N2     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i2c_ctrl_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                                                                              ; LCCOMB_X32_Y29_N22    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i2c_ctrl_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                                                            ; LCCOMB_X29_Y28_N22    ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i2c_ctrl_slave_agent|comb~0                                                                                                                                                                                                                                      ; LCCOMB_X29_Y28_N16    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~15                                                                                                                                                 ; LCCOMB_X29_Y11_N4     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                               ; LCCOMB_X29_Y11_N2     ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|comb~0                                                                                                                                                                                                                         ; LCCOMB_X32_Y12_N30    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lcd_ctrl_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~15                                                                                                                                                              ; LCCOMB_X33_Y31_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lcd_ctrl_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                                            ; LCCOMB_X33_Y28_N6     ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lcd_ctrl_slave_agent|comb~0                                                                                                                                                                                                                                      ; LCCOMB_X33_Y28_N0     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor|always0~1                                                                                                                                                                                      ; LCCOMB_X36_Y8_N24     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~15                                                                                                                                                               ; LCCOMB_X35_Y7_N8      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                                             ; LCCOMB_X36_Y8_N30     ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:profiletimer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~15                                                                                                                                                             ; LCCOMB_X44_Y10_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:profiletimer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                                           ; LCCOMB_X44_Y10_N2     ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:profiletimer_s1_agent|comb~0                                                                                                                                                                                                                                     ; LCCOMB_X42_Y10_N24    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_ctrl_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~32                                                                                                                                                               ; LCCOMB_X22_Y10_N6     ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_ctrl_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                                             ; LCCOMB_X23_Y8_N22     ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_ctrl_s1_agent|rp_valid                                                                                                                                                                                                                                     ; LCCOMB_X25_Y5_N26     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~15                                                                                                                                                         ; LCCOMB_X11_Y17_N8     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                                       ; LCCOMB_X16_Y16_N6     ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent|comb~0                                                                                                                                                                                                                                 ; LCCOMB_X16_Y16_N0     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systimer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~15                                                                                                                                                                 ; LCCOMB_X38_Y15_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systimer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                                               ; LCCOMB_X37_Y15_N26    ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systimer_s1_agent|comb~0                                                                                                                                                                                                                                         ; LCCOMB_X37_Y15_N10    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_dma_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                                                                               ; LCCOMB_X46_Y12_N22    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_dma_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                                                             ; LCCOMB_X39_Y14_N16    ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_dma_slave_agent|comb~0                                                                                                                                                                                                                                       ; LCCOMB_X39_Y14_N20    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lcd_ctrl_slave_translator|av_readdata_pre[13]~23                                                                                                                                                                                                            ; LCCOMB_X36_Y30_N6     ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lcd_ctrl_slave_translator|av_readdata_pre[6]~30                                                                                                                                                                                                             ; LCCOMB_X39_Y32_N12    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                          ; LCCOMB_X34_Y18_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|save_dest_id                                                                                                                                                                                                                         ; LCCOMB_X33_Y16_N14    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                   ; LCCOMB_X32_Y22_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                ; LCCOMB_X32_Y22_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_ctrl_s1_cmd_width_adapter|byte_cnt_reg[1]~11                                                                                                                                                                                                             ; LCCOMB_X27_Y16_N16    ; 51      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_ctrl_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                        ; FF_X27_Y16_N5         ; 89      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X27_Y18_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                           ; LCCOMB_X26_Y18_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X29_Y22_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                           ; LCCOMB_X30_Y22_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                       ; LCCOMB_X34_Y12_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~0                                                                                                                                                                                                                           ; LCCOMB_X33_Y11_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X27_Y14_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                               ; LCCOMB_X27_Y14_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[4]~1                                                                                                                                                                                   ; LCCOMB_X26_Y17_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_mm_interconnect_0:mm_interconnect_0|base_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|update_grant~0                                                                                                                                                                                                                       ; LCCOMB_X27_Y16_N8     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|Selector27~6                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y6_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|Selector34~2                                                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y6_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|WideOr16~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y6_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|active_rnw~3                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y6_N12     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|base_system_sdram_ctrl_input_efifo_module:the_base_system_sdram_ctrl_input_efifo_module|entry_0[41]~0                                                                                                                                                                                                    ; LCCOMB_X18_Y8_N14     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|base_system_sdram_ctrl_input_efifo_module:the_base_system_sdram_ctrl_input_efifo_module|entry_1[41]~0                                                                                                                                                                                                    ; LCCOMB_X18_Y8_N12     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_addr[11]~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y6_N30     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_state.000010000                                                                                                                                                                                                                                                                                        ; FF_X19_Y6_N27         ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|m_state.001000000                                                                                                                                                                                                                                                                                        ; FF_X18_Y6_N19         ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X34_Y0_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X27_Y0_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X3_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X14_Y0_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X7_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X34_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y0_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X27_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X18_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y0_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X18_Y0_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|base_system_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|CurrentImagePointer[31]~46                                                                                                                                                                                                                                                                               ; LCCOMB_X22_Y23_N26    ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|master_address[18]~24                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y18_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_bus_address_reg[7]~68                                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y18_N22    ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_burst_count_reg[8]~2                                                                                                                                                                                                                                                                                   ; LCCOMB_X19_Y18_N4     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_load_address_reg                                                                                                                                                                                                                                                                                       ; FF_X21_Y21_N31        ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_reset                                                                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y18_N28    ; 86      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_reset                                                                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y18_N28    ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|s_Frame_rate_reg[6]~10                                                                                                                                                                                                                                                                          ; LCCOMB_X16_Y25_N22    ; 43      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|s_nr_of_lines[10]~1                                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y20_N4     ; 32      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|s_pixel_byte_counter[14]~48                                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y20_N14    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|s_pixel_byte_value[11]~1                                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y21_N2     ; 32      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:frame_sync|del1~0                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y23_N24    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:frame_sync|del1~0                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y23_N24    ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:sync_line|del1~0                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y21_N22    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:sync_line|del1~0                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y21_N22    ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|NrOfWords[0]~1                                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y20_N12    ; 21      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_1_reg[7]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y20_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_2_reg[4]~8                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y20_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_3_reg[5]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y20_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_data_cnt_reg[1]~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y20_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_line_buffer_1_we~0                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y20_N20    ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_line_buffer_2_we~0                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y20_N30    ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|s_line_buffer_write_addr[0]~31                                                                                                                                                                                                                                                                      ; LCCOMB_X20_Y20_N16    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|s_MemoryPointer1_reg[4]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y23_N28    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|s_MemoryPointer2_reg[20]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X21_Y23_N10    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|s_MemoryPointer3_reg[16]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X21_Y23_N16    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|s_MemoryPointer4_reg[2]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y23_N22    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|s_control_reg[0]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y23_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_autodetect:autodetection|make_did~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y33_N30    ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_autodetect:autodetection|s_device_count_reg[5]~24                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y31_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_autodetect:autodetection|s_device_found~0                                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y30_N26    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_autodetect:autodetection|s_did_counter_reg[2]~10                                                                                                                                                                                                                                                                     ; LCCOMB_X25_Y33_N14    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|i2c_data:data_gen|s_data_in_reg[1]~0                                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y35_N4     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|i2c_data:data_gen|s_next_state~2                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y35_N8     ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|i2c_data:data_gen|s_shift_reg~4                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y35_N2     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_data_reg_1[2]~1                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y31_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_data_reg_2[0]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y33_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_data_reg_3[1]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y33_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_data_reg_4[5]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y33_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_start_dat                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y32_N22    ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_tick_counter[1]~7                                                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y31_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|s_addr_reg[7]~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y30_N8     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|s_control_reg[6]~10                                                                                                                                                                                                                                                                                                      ; LCCOMB_X25_Y33_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|s_control_reg[9]~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y30_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|s_data_reg[10]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y30_N14    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|i2c_core:i2c_ctrl|s_did_reg[2]~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y30_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|Equal4~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y32_N2     ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataCommandBar~0                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y34_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataReceived[6]~2                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y30_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_data_out_reg~46                                                                                                                                                                                                                                                                          ; LCCOMB_X43_Y36_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_read_del_reg[4]~15                                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y30_N28    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_read_del_reg[4]~16                                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y30_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_reset_counter_reg[9]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y36_N6     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|s_tri_bus_reg                                                                                                                                                                                                                                                                              ; FF_X34_Y34_N1         ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|fifo_read_address[2]~0                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y29_N10    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|fifo_write_address[2]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y29_N0     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|fifo_write_address[2]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y29_N6     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|s_burst_count_reg[2]~14                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y17_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|s_to_receive_reg[4]~1                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y34_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|s_we_fifo                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y34_N20    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|pixel_formatter:formatter|s_current_address_reg[17]~68                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y33_N30    ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|pixel_formatter:formatter|s_pixel_counter_reg[15]~63                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y31_N28    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|s_ImageXSize_reg[11]~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y30_N18    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|s_control_reg[3]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y33_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|s_picture_pointer_reg[4]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y33_N6     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|s_picture_size_reg[5]~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y31_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|s_pixel_each_line_lcd[0]~5                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y30_N14    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|lcd_dma:lcd_ctrl|s_start_DMA                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y30_N28    ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|s_FlipX_reg~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X39_Y17_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|s_memory_pointer_reg[6]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y17_N2     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|s_reset_reg                                                                                                                                                                                                                                                                                                                ; FF_X39_Y17_N9         ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; base_system:inst|vga_dma:vga_dma|s_reset_reg                                                                                                                                                                                                                                                                                                                ; FF_X39_Y17_N9         ; 79      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_controller:vga|make_PixelIndex~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y20_N2     ; 18      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_line_down_counter_reg[11]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y19_N6     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_next_pixel_reg                                                                                                                                                                                                                                                                                        ; FF_X43_Y19_N5         ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_controller:vga|vertical_state_machine~7                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y19_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|make_line_buffer_write_addr~0                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N4     ; 25      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|master_address[5]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y17_N6     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_line_buffer_1_we~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y23_N0     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_line_buffer_2_we~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y23_N18    ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_line_buffer_write_addr[2]~30                                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y23_N14    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_start_dma                                                                                                                                                                                                                                                                                              ; FF_X38_Y23_N17        ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:frameSync|del1~0                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y16_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:frameSync|del1~0                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y16_N30    ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:frameSync|s_delay_line[2]                                                                                                                                                                                                                                                                   ; FF_X37_Y16_N25        ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:lineSync|del1~0                                                                                                                                                                                                                                                                             ; LCCOMB_X46_Y20_N14    ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|BWHK8171_2                                                                                                                                                                                                                                                                                                       ; FF_X14_Y27_N29        ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FWCA1915[0]                                                                                                                                                                                                                                                                                                      ; FF_X15_Y27_N9         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X66_Y21_N23        ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_0                                                                                                                                                                                                                                         ; FF_X59_Y30_N17        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_1                                                                                                                                                                                                                                         ; FF_X60_Y30_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_2                                                                                                                                                                                                                                         ; FF_X60_Y30_N17        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_3                                                                                                                                                                                                                                         ; FF_X61_Y30_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_4                                                                                                                                                                                                                                         ; FF_X61_Y30_N1         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_5                                                                                                                                                                                                                                         ; FF_X62_Y27_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_6                                                                                                                                                                                                                                         ; FF_X62_Y27_N25        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7                                                                                                                                                                                                                                         ; FF_X66_Y24_N9         ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0                                                                                                                                                                                                                                         ; LCCOMB_X66_Y21_N20    ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|\SQHZ7915:13:AMGP4450_1                                                                                                                                                                                                                            ; LCCOMB_X59_Y30_N16    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|HENC6638~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y26_N8     ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y27_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y27_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y27_N24    ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y27_N28    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y27_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X17_Y28_N31        ; 62      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X12_Y30_N20    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X12_Y30_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X12_Y28_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X16_Y27_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                           ; LCCOMB_X16_Y27_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                             ; LCCOMB_X16_Y26_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~10              ; LCCOMB_X15_Y29_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~9               ; LCCOMB_X11_Y30_N24    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                ; LCCOMB_X17_Y28_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                    ; LCCOMB_X16_Y27_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                     ; LCCOMB_X16_Y27_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]~21      ; LCCOMB_X15_Y29_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~17 ; LCCOMB_X15_Y29_N18    ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~24 ; LCCOMB_X15_Y29_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X17_Y28_N25        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X17_Y28_N19        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X17_Y28_N5         ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X15_Y26_N9         ; 70      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]         ; FF_X15_Y26_N25        ; 16      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0          ; LCCOMB_X15_Y26_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X17_Y28_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X16_Y28_N9         ; 44      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X12_Y28_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; 50MHzClk                                                                                                                                       ; PIN_T1             ; 156     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                   ; JTAG_X1_Y22_N0     ; 202     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; base_system:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X64_Y22_N17     ; 153     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; base_system:inst|altera_reset_controller:rst_controller_001|merged_reset~0                                                                     ; LCCOMB_X21_Y37_N24 ; 6       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; base_system:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; FF_X20_Y28_N9      ; 2383    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                 ; LCCOMB_X18_Y28_N10 ; 1377    ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[0]                                                          ; PLL_1              ; 5224    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[1]                                                          ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[3]                                                          ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[4]                                                          ; PLL_1              ; 87      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; base_system:inst|base_system_PLL:pll|prev_reset                                                                                                ; FF_X32_Y9_N9       ; 2       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_reset                                                                                     ; LCCOMB_X19_Y18_N28 ; 2       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:frame_sync|del1~0                                                     ; LCCOMB_X25_Y23_N24 ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:sync_line|del1~0                                                      ; LCCOMB_X18_Y21_N22 ; 2       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; base_system:inst|vga_dma:vga_dma|s_reset_reg                                                                                                   ; FF_X39_Y17_N9      ; 2       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:frameSync|del1~0                                                               ; LCCOMB_X37_Y16_N30 ; 2       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:lineSync|del1~0                                                                ; LCCOMB_X46_Y20_N14 ; 2       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7                            ; FF_X66_Y24_N9      ; 20      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0                            ; LCCOMB_X66_Y21_N20 ; 17      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                    ;
+--------------------------------------------------------------------------+---------+
; Name                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------+---------+
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|A_mem_stall ; 872     ;
+--------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_bht_module:base_system_CPU_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X58_Y30_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_data_module:base_system_CPU_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_2jf1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X58_Y18_N0, M9K_X58_Y19_N0, M9K_X58_Y21_N0, M9K_X58_Y20_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_tag_module:base_system_CPU_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_1mc1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920  ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1    ; None ; M9K_X58_Y17_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_dc_victim_module:base_system_CPU_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X40_Y21_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_ic_data_module:base_system_CPU_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X40_Y28_N0, M9K_X40_Y30_N0, M9K_X40_Y31_N0, M9K_X40_Y26_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_ic_tag_module:base_system_CPU_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_5ad1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; None ; M9K_X40_Y27_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_ocimem:the_base_system_CPU_cpu_nios2_ocimem|base_system_CPU_cpu_ociram_sp_ram_module:base_system_CPU_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X24_Y28_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_register_bank_a_module:base_system_CPU_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X58_Y26_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_register_bank_b_module:base_system_CPU_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X58_Y25_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_r:the_base_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X24_Y25_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|base_system_jtag_uart:jtag_uart|base_system_jtag_uart_scfifo_w:the_base_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X24_Y22_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X24_Y20_N0, M9K_X24_Y19_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|cam_dma:cam_ctrl|pixel_interface:pxlif|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X24_Y21_N0, M9K_X24_Y18_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|i2c_core:i2c_ctrl|i2c_autodetect:autodetection|altsyncram:ram_rtl_0|altsyncram_ud41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792  ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; None ; M9K_X24_Y33_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|altsyncram:fifo_memory_rtl_0|altsyncram_40h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X40_Y29_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|altsyncram:s_line_buffer_1_memory_rtl_0|altsyncram_23d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X40_Y24_N0, M9K_X40_Y23_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|altsyncram:s_line_buffer_2_memory_rtl_0|altsyncram_23d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X40_Y25_N0, M9K_X40_Y22_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X47_Y23_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X47_Y24_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_mult_cell:the_base_system_CPU_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X47_Y25_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 13,817 / 116,715 ( 12 % ) ;
; C16 interconnects     ; 166 / 3,886 ( 4 % )       ;
; C4 interconnects      ; 7,840 / 73,752 ( 11 % )   ;
; Direct links          ; 2,198 / 116,715 ( 2 % )   ;
; Global clocks         ; 19 / 20 ( 95 % )          ;
; Local interconnects   ; 5,063 / 39,600 ( 13 % )   ;
; R24 interconnects     ; 250 / 3,777 ( 7 % )       ;
; R4 interconnects      ; 9,904 / 99,858 ( 10 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.57) ; Number of LABs  (Total = 766) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 57                            ;
; 2                                           ; 19                            ;
; 3                                           ; 18                            ;
; 4                                           ; 19                            ;
; 5                                           ; 10                            ;
; 6                                           ; 13                            ;
; 7                                           ; 5                             ;
; 8                                           ; 8                             ;
; 9                                           ; 14                            ;
; 10                                          ; 21                            ;
; 11                                          ; 13                            ;
; 12                                          ; 30                            ;
; 13                                          ; 30                            ;
; 14                                          ; 54                            ;
; 15                                          ; 86                            ;
; 16                                          ; 369                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.53) ; Number of LABs  (Total = 766) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 505                           ;
; 1 Clock                            ; 672                           ;
; 1 Clock enable                     ; 383                           ;
; 1 Sync. clear                      ; 78                            ;
; 1 Sync. load                       ; 84                            ;
; 2 Async. clears                    ; 32                            ;
; 2 Clock enables                    ; 148                           ;
; 2 Clocks                           ; 33                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.59) ; Number of LABs  (Total = 766) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 27                            ;
; 2                                            ; 34                            ;
; 3                                            ; 6                             ;
; 4                                            ; 11                            ;
; 5                                            ; 14                            ;
; 6                                            ; 14                            ;
; 7                                            ; 9                             ;
; 8                                            ; 12                            ;
; 9                                            ; 7                             ;
; 10                                           ; 9                             ;
; 11                                           ; 6                             ;
; 12                                           ; 10                            ;
; 13                                           ; 7                             ;
; 14                                           ; 3                             ;
; 15                                           ; 13                            ;
; 16                                           ; 29                            ;
; 17                                           ; 28                            ;
; 18                                           ; 18                            ;
; 19                                           ; 38                            ;
; 20                                           ; 43                            ;
; 21                                           ; 45                            ;
; 22                                           ; 50                            ;
; 23                                           ; 37                            ;
; 24                                           ; 44                            ;
; 25                                           ; 41                            ;
; 26                                           ; 39                            ;
; 27                                           ; 40                            ;
; 28                                           ; 28                            ;
; 29                                           ; 22                            ;
; 30                                           ; 25                            ;
; 31                                           ; 15                            ;
; 32                                           ; 41                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.79) ; Number of LABs  (Total = 766) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 66                            ;
; 2                                               ; 25                            ;
; 3                                               ; 38                            ;
; 4                                               ; 41                            ;
; 5                                               ; 37                            ;
; 6                                               ; 39                            ;
; 7                                               ; 38                            ;
; 8                                               ; 78                            ;
; 9                                               ; 68                            ;
; 10                                              ; 62                            ;
; 11                                              ; 58                            ;
; 12                                              ; 52                            ;
; 13                                              ; 42                            ;
; 14                                              ; 28                            ;
; 15                                              ; 24                            ;
; 16                                              ; 43                            ;
; 17                                              ; 7                             ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 3                             ;
; 23                                              ; 3                             ;
; 24                                              ; 3                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.39) ; Number of LABs  (Total = 766) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 8                             ;
; 3                                            ; 25                            ;
; 4                                            ; 32                            ;
; 5                                            ; 18                            ;
; 6                                            ; 14                            ;
; 7                                            ; 29                            ;
; 8                                            ; 20                            ;
; 9                                            ; 23                            ;
; 10                                           ; 31                            ;
; 11                                           ; 32                            ;
; 12                                           ; 25                            ;
; 13                                           ; 30                            ;
; 14                                           ; 44                            ;
; 15                                           ; 34                            ;
; 16                                           ; 27                            ;
; 17                                           ; 32                            ;
; 18                                           ; 34                            ;
; 19                                           ; 23                            ;
; 20                                           ; 30                            ;
; 21                                           ; 27                            ;
; 22                                           ; 20                            ;
; 23                                           ; 25                            ;
; 24                                           ; 25                            ;
; 25                                           ; 23                            ;
; 26                                           ; 24                            ;
; 27                                           ; 27                            ;
; 28                                           ; 13                            ;
; 29                                           ; 10                            ;
; 30                                           ; 12                            ;
; 31                                           ; 11                            ;
; 32                                           ; 10                            ;
; 33                                           ; 7                             ;
; 34                                           ; 1                             ;
; 35                                           ; 3                             ;
; 36                                           ; 4                             ;
; 37                                           ; 3                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 16    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 14    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 36           ; 121          ; 121          ; 0            ; 0            ; 125       ; 121          ; 0            ; 0            ; 2            ; 0            ; 2            ; 98           ; 0            ; 0            ; 0            ; 0            ; 56           ; 98           ; 0            ; 56           ; 2            ; 0            ; 98           ; 0            ; 125       ; 125       ; 125       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 89           ; 4            ; 4            ; 125          ; 125          ; 0         ; 4            ; 125          ; 125          ; 123          ; 125          ; 123          ; 27           ; 125          ; 125          ; 125          ; 125          ; 69           ; 27           ; 125          ; 69           ; 123          ; 125          ; 27           ; 125          ; 0         ; 0         ; 0         ; 125          ; 125          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; SDRAM_CLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CAS_n         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CS_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_RAS_n         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_WE_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RESETn          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_WRn             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RDn             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; IM0                 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_D_Cn            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_CSn             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SCL_CAM             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MCLK                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_PWRDWN          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_RSTB            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HSYNC               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VSYNC               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_CLK             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[9]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[8]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[9]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[8]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RED[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_AD[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDATA_CAM           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[15]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[14]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[13]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[12]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; 50MHzClk            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Reset               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_PCLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_HSYNC           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_D[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DIPSW[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DIPSW[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DIPSW[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DIPSW[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DIPSW[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DIPSW[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DIPSW[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DIPSW[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_VSYNC           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE30F23C7 for design "mse_demo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|pll7" as Cyclone IV E PLL type File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[0] port File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 151
    Info (15099): Implementing clock multiplication of 8, clock division of 25, and phase shift of 0 degrees (0 ps) for base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[1] port File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[2] port File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 151
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[3] port File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 151
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[4] port File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 151
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23I7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23A7 is compatible
    Info (176445): Device EP4CE55F23I7 is compatible
    Info (176445): Device EP4CE75F23C7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23C7 is compatible
    Info (176445): Device EP4CE115F23I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical AMGP4450_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_1]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_2]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_3]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_4]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_5]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_6]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_7]
        Info (332166): set_disable_timing [get_cells -hierarchical ZNXJ5711_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '/home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: '/home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '/home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_CPU_cpu.sdc'
Warning (332060): Node: 50MHzClk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register base_system:inst|lcd_dma:lcd_ctrl|SendReceiveInterface:interface|DataCommandBar is being clocked by 50MHzClk
Warning (332060): Node: CAM_PCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:sync_line|s_delay_line[0] is being clocked by CAM_PCLK
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst|pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|pll|sd1|pll7|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|pll|sd1|pll7|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|pll|sd1|pll7|clk[4] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node 50MHzClk~input (placed in PIN T1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[0] (placed in counter C2 of PLL_1) File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[1] (placed in counter C3 of PLL_1) File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[2] (placed in counter C0 of PLL_1) File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[3] (placed in counter C4 of PLL_1) File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|wire_pll7_clk[4] (placed in counter C1 of PLL_1) File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7  File: /opt/altera_lite/15.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7~0 File: /opt/altera_lite/15.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0  File: /opt/altera_lite/15.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 828
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node base_system:inst|altera_reset_controller:rst_controller|r_sync_rst  File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|s_reset_reg File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_behavior.vhdl Line: 53
        Info (176357): Destination node base_system:inst|lcd_dma:lcd_ctrl|dma_controller_lcd:dma|s_to_receive_reg[8] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/dma_controller_behavior.vhdl Line: 75
        Info (176357): Destination node base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_prescale_counter[0] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/i2c_cntrl_behavior.vhdl Line: 82
        Info (176357): Destination node base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_prescale_counter[1] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/i2c_cntrl_behavior.vhdl Line: 82
        Info (176357): Destination node base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_prescale_counter[2] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/i2c_cntrl_behavior.vhdl Line: 82
        Info (176357): Destination node base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_prescale_counter[3] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/i2c_cntrl_behavior.vhdl Line: 82
        Info (176357): Destination node base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_prescale_counter[4] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/i2c_cntrl_behavior.vhdl Line: 82
        Info (176357): Destination node base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_prescale_counter[5] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/i2c_cntrl_behavior.vhdl Line: 82
        Info (176357): Destination node base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_prescale_counter[6] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/i2c_cntrl_behavior.vhdl Line: 82
        Info (176357): Destination node base_system:inst|i2c_core:i2c_ctrl|i2c_cntrl:core|s_prescale_counter[7] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/i2c_cntrl_behavior.vhdl Line: 82
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node base_system:inst|base_system_CPU:cpu|base_system_CPU_cpu:cpu|base_system_CPU_cpu_nios2_oci:the_base_system_CPU_cpu_nios2_oci|base_system_CPU_cpu_nios2_oci_debug:the_base_system_CPU_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: /opt/altera_lite/15.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node base_system:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node base_system:inst|altera_reset_controller:rst_controller_001|merged_reset~0  File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node base_system:inst|base_system_PLL:pll|prev_reset  File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 269
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node base_system:inst|base_system_PLL:pll|readdata[0]~2 File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 258
Info (176353): Automatically promoted node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_reset  File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_burst_count_reg[9] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 179
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_current_state.BURST File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 19
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_bus_address_reg[10] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 236
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_bus_address_reg[23] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 236
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_bus_address_reg[11] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 236
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_bus_address_reg[12] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 236
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_bus_address_reg[13] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 236
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_bus_address_reg[14] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 236
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_bus_address_reg[15] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 236
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|cam_dma_ctrl:dma|s_avalon_bus_address_reg[16] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/cam_dma_ctrl_behaviour.vhdl Line: 236
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:frame_sync|del1~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[15] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[7] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[14] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[13] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[12] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[11] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[10] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[9] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[8] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_lines[6] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 72
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|synchro_flop:sync_line|del1~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[15] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[7] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[14] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[13] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[12] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[11] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[10] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[9] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[8] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176357): Destination node base_system:inst|cam_dma:cam_ctrl|frame_interpreter:profile|nr_of_bytes_each_line[6] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/frame_interpreter_behavior.vhdl Line: 108
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node base_system:inst|vga_dma:vga_dma|s_reset_reg  File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_behavior.vhdl Line: 53
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_pixel_down_counter_reg[8] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_behavior.vhdl Line: 183
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_line_buffer_select_reg File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_cntrl_behavior.vhdl Line: 18
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_pixel_down_counter_reg[7] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_behavior.vhdl Line: 183
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_line_down_counter_reg[7] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_behavior.vhdl Line: 243
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_pixel_down_counter_reg[6] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_behavior.vhdl Line: 183
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_line_down_counter_reg[6] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_behavior.vhdl Line: 243
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_pixel_down_counter_reg[5] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_behavior.vhdl Line: 183
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_line_down_counter_reg[5] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_behavior.vhdl Line: 243
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_pixel_down_counter_reg[4] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_behavior.vhdl Line: 183
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_controller:vga|s_line_down_counter_reg[4] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_behavior.vhdl Line: 243
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:frameSync|del1~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_bus_address_reg[8] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_cntrl_behavior.vhdl Line: 115
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_bus_address_reg[7] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_cntrl_behavior.vhdl Line: 115
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_bus_address_reg[6] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_cntrl_behavior.vhdl Line: 115
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_bus_address_reg[5] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_cntrl_behavior.vhdl Line: 115
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_bus_address_reg[4] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_cntrl_behavior.vhdl Line: 115
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_bus_address_reg[3] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_cntrl_behavior.vhdl Line: 115
        Info (176357): Destination node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|s_bus_address_reg[2] File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/vga_dma_cntrl_behavior.vhdl Line: 115
Info (176353): Automatically promoted node base_system:inst|vga_dma:vga_dma|vga_dma_cntrl:dma|synchro_flop:lineSync|del1~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15064): PLL "base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|pll7" output port clk[1] feeds output pin "MCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 151
Warning (15064): PLL "base_system:inst|base_system_PLL:pll|base_system_PLL_altpll_gau2:sd1|pll7" output port clk[3] feeds output pin "DAC_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/db/ip/base_system/submodules/base_system_PLL.v Line: 151
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.79 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/mse_demo.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 1489 megabytes
    Info: Processing ended: Wed Apr 13 15:40:40 2016
    Info: Elapsed time: 00:01:02
    Info: Total CPU time (on all processors): 00:01:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/mgehrig2/MSE/EmbHw/SobleFilter/quartus_project/mse_demo.fit.smsg.


