TimeQuest Timing Analyzer report for Key_Interface_Demo
Wed Sep 21 19:43:55 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; Key_Interface_Demo                                  ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 219.78 MHz ; 219.78 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.550 ; -349.600           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -226.050                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.550 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.471      ;
; -3.513 ; optional_pwm_module:U2|Option_Seg[0]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.436      ;
; -3.426 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.347      ;
; -3.398 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.318      ;
; -3.389 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.309      ;
; -3.386 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.305      ;
; -3.379 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.301      ;
; -3.366 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.286      ;
; -3.357 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.278      ;
; -3.351 ; optional_pwm_module:U2|Option_Seg[6]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.272      ;
; -3.340 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.261      ;
; -3.334 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.255      ;
; -3.332 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.251      ;
; -3.328 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.248      ;
; -3.322 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.242      ;
; -3.320 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.241      ;
; -3.312 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.232      ;
; -3.300 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.221      ;
; -3.276 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.196      ;
; -3.266 ; optional_pwm_module:U2|Option_Seg[0]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.188      ;
; -3.260 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.182      ;
; -3.258 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.177      ;
; -3.246 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.164      ;
; -3.244 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.163      ;
; -3.242 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.161      ;
; -3.239 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.159      ;
; -3.228 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.148      ;
; -3.200 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.119      ;
; -3.188 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.107      ;
; -3.185 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.106      ;
; -3.184 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.104      ;
; -3.184 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.104      ;
; -3.183 ; optional_pwm_module:U2|Option_Seg[0]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.105      ;
; -3.180 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.100      ;
; -3.180 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.101      ;
; -3.140 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.061      ;
; -3.138 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.059      ;
; -3.133 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.053      ;
; -3.129 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.050      ;
; -3.104 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.023      ;
; -3.102 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 4.020      ;
; -3.094 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.014      ;
; -3.091 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.011      ;
; -3.089 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.009      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.058 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.978      ;
; -3.056 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.975      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.054 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.974      ;
; -3.050 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.969      ;
; -3.037 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.957      ;
; -3.035 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.955      ;
; -3.018 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.939      ;
; -3.018 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.939      ;
; -3.018 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.939      ;
; -3.018 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.939      ;
; -3.014 ; optional_pwm_module:U2|Option_Seg[0]                               ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.936      ;
; -3.008 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.927      ;
; -3.005 ; optional_pwm_module:U2|Option_Seg[7]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.924      ;
; -3.003 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.924      ;
; -3.003 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.924      ;
; -3.003 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.924      ;
; -3.003 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.924      ;
; -2.993 ; optional_pwm_module:U2|Option_Seg[7]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.911      ;
; -2.982 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[4]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.902      ;
; -2.982 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.902      ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; optional_pwm_module:U2|System_Seg[0]                                  ; optional_pwm_module:U2|System_Seg[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; optional_pwm_module:U2|System_Seg[1]                                  ; optional_pwm_module:U2|System_Seg[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; optional_pwm_module:U2|System_Seg[3]                                  ; optional_pwm_module:U2|System_Seg[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; optional_pwm_module:U2|System_Seg[4]                                  ; optional_pwm_module:U2|System_Seg[4]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; optional_pwm_module:U2|System_Seg[5]                                  ; optional_pwm_module:U2|System_Seg[5]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; optional_pwm_module:U2|System_Seg[6]                                  ; optional_pwm_module:U2|System_Seg[6]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; optional_pwm_module:U2|System_Seg[7]                                  ; optional_pwm_module:U2|System_Seg[7]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; optional_pwm_module:U2|System_Seg[2]                                  ; optional_pwm_module:U2|System_Seg[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|isCount      ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|isCount     ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|isCount     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount      ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|isEn          ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|isEn          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|isCount        ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00           ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.00        ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.00        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.758      ;
; 0.503 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.796      ;
; 0.511 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.804      ;
; 0.518 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.00        ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.810      ;
; 0.657 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.01         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.950      ;
; 0.660 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00           ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.01           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.952      ;
; 0.708 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F1        ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F2        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.000      ;
; 0.708 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F1        ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F2        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.000      ;
; 0.708 ; key_interface:U1|Debounce_module:U4_Right|Detect_module:U1|H2L_F1     ; key_interface:U1|Debounce_module:U4_Right|Detect_module:U1|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.000      ;
; 0.709 ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F1      ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F2      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.002      ;
; 0.744 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; optional_pwm_module:U2|C1[1]                                          ; optional_pwm_module:U2|C1[1]                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; optional_pwm_module:U2|C1[5]                                          ; optional_pwm_module:U2|C1[5]                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; optional_pwm_module:U2|C1[3]                                          ; optional_pwm_module:U2|C1[3]                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.01        ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.040      ;
; 0.758 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.051      ;
; 0.759 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.051      ;
; 0.761 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[15]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; optional_pwm_module:U2|C1[0]                                          ; optional_pwm_module:U2|C1[0]                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[7]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[2]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[7]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[9]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; optional_pwm_module:U2|C1[4]                                          ; optional_pwm_module:U2|C1[4]                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[4]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[4]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[14]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.01          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|isCount       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|isEn         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|isCount     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|L2H_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|L2H_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[0]  ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 2.376  ; 2.668  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; -0.382 ; -0.259 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; 2.376  ; 2.668  ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; -0.042 ; 0.054  ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; -0.424 ; -0.290 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 0.798  ; 0.669  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; 0.756  ; 0.643  ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; -1.838 ; -2.116 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.470  ; 0.380  ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; 0.798  ; 0.669  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Led_Out   ; CLK        ; 10.715 ; 10.213 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Led_Out   ; CLK        ; 8.409 ; 8.308 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 238.04 MHz ; 238.04 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.201 ; -318.367          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -226.050                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.201 ; optional_pwm_module:U2|Option_Seg[0]                                ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.134      ;
; -3.176 ; optional_pwm_module:U2|Option_Seg[2]                                ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.107      ;
; -3.175 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out   ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.104      ;
; -3.114 ; optional_pwm_module:U2|Option_Seg[5]                                ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.044      ;
; -3.102 ; optional_pwm_module:U2|Option_Seg[6]                                ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.032      ;
; -3.081 ; optional_pwm_module:U2|Option_Seg[1]                                ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.012      ;
; -3.066 ; optional_pwm_module:U2|Option_Seg[4]                                ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.995      ;
; -3.057 ; optional_pwm_module:U2|Option_Seg[4]                                ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.988      ;
; -3.042 ; optional_pwm_module:U2|Option_Seg[3]                                ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.973      ;
; -3.038 ; optional_pwm_module:U2|Option_Seg[4]                                ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.968      ;
; -3.027 ; optional_pwm_module:U2|Option_Seg[4]                                ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.957      ;
; -3.018 ; optional_pwm_module:U2|Option_Seg[2]                                ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.948      ;
; -3.012 ; optional_pwm_module:U2|Option_Seg[1]                                ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.942      ;
; -3.009 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out     ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.938      ;
; -3.008 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out   ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.936      ;
; -3.007 ; optional_pwm_module:U2|Option_Seg[2]                                ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.939      ;
; -2.989 ; optional_pwm_module:U2|Option_Seg[2]                                ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.920      ;
; -2.988 ; optional_pwm_module:U2|Option_Seg[0]                                ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.920      ;
; -2.986 ; optional_pwm_module:U2|Option_Seg[1]                                ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.916      ;
; -2.982 ; optional_pwm_module:U2|Option_Seg[1]                                ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.913      ;
; -2.969 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out   ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.898      ;
; -2.965 ; optional_pwm_module:U2|Option_Seg[1]                                ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.897      ;
; -2.937 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out     ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.865      ;
; -2.933 ; optional_pwm_module:U2|Option_Seg[4]                                ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.862      ;
; -2.922 ; optional_pwm_module:U2|Option_Seg[2]                                ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.852      ;
; -2.921 ; optional_pwm_module:U2|Option_Seg[2]                                ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.851      ;
; -2.917 ; optional_pwm_module:U2|Option_Seg[3]                                ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.847      ;
; -2.916 ; optional_pwm_module:U2|Option_Seg[5]                                ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.845      ;
; -2.912 ; optional_pwm_module:U2|Option_Seg[1]                                ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.842      ;
; -2.911 ; optional_pwm_module:U2|Option_Seg[1]                                ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.841      ;
; -2.898 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out     ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.827      ;
; -2.895 ; optional_pwm_module:U2|Option_Seg[5]                                ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.823      ;
; -2.893 ; optional_pwm_module:U2|Option_Seg[2]                                ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.823      ;
; -2.875 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out   ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.803      ;
; -2.869 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out   ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.798      ;
; -2.860 ; optional_pwm_module:U2|Option_Seg[0]                                ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.792      ;
; -2.856 ; optional_pwm_module:U2|Option_Seg[5]                                ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.785      ;
; -2.848 ; optional_pwm_module:U2|Option_Seg[3]                                ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.777      ;
; -2.841 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out   ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.771      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.829 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.758      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.755      ;
; -2.817 ; optional_pwm_module:U2|Option_Seg[3]                                ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.747      ;
; -2.804 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out     ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.732      ;
; -2.795 ; optional_pwm_module:U2|Option_Seg[4]                                ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.724      ;
; -2.792 ; optional_pwm_module:U2|Option_Seg[4]                                ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.721      ;
; -2.783 ; optional_pwm_module:U2|Option_Seg[3]                                ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.712      ;
; -2.770 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out     ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.700      ;
; -2.762 ; optional_pwm_module:U2|Option_Seg[5]                                ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.690      ;
; -2.757 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.687      ;
; -2.757 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.687      ;
; -2.757 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.687      ;
; -2.757 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.687      ;
; -2.754 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.684      ;
; -2.754 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.684      ;
; -2.754 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.684      ;
; -2.754 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.684      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[1]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[0]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[3]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[4]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[5]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
; -2.749 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.678      ;
+--------+---------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount      ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; optional_pwm_module:U2|System_Seg[0]                                  ; optional_pwm_module:U2|System_Seg[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; optional_pwm_module:U2|System_Seg[1]                                  ; optional_pwm_module:U2|System_Seg[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; optional_pwm_module:U2|System_Seg[3]                                  ; optional_pwm_module:U2|System_Seg[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; optional_pwm_module:U2|System_Seg[4]                                  ; optional_pwm_module:U2|System_Seg[4]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; optional_pwm_module:U2|System_Seg[5]                                  ; optional_pwm_module:U2|System_Seg[5]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; optional_pwm_module:U2|System_Seg[6]                                  ; optional_pwm_module:U2|System_Seg[6]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; optional_pwm_module:U2|System_Seg[7]                                  ; optional_pwm_module:U2|System_Seg[7]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; optional_pwm_module:U2|System_Seg[2]                                  ; optional_pwm_module:U2|System_Seg[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|isCount        ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00           ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|isCount      ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|isCount     ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|isCount     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.00        ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.00        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|isEn          ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|isEn          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.684      ;
; 0.464 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.732      ;
; 0.471 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.739      ;
; 0.477 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.00        ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.744      ;
; 0.608 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.01         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.875      ;
; 0.610 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00           ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.01           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.877      ;
; 0.655 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F1        ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F2        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.922      ;
; 0.655 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F1        ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F2        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.922      ;
; 0.655 ; key_interface:U1|Debounce_module:U4_Right|Detect_module:U1|H2L_F1     ; key_interface:U1|Debounce_module:U4_Right|Detect_module:U1|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.922      ;
; 0.658 ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F1      ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F2      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.925      ;
; 0.693 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; optional_pwm_module:U2|C1[5]                                          ; optional_pwm_module:U2|C1[5]                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; optional_pwm_module:U2|C1[1]                                          ; optional_pwm_module:U2|C1[1]                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.01        ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; optional_pwm_module:U2|C1[3]                                          ; optional_pwm_module:U2|C1[3]                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.965      ;
; 0.705 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[15]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[6]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[6]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[7]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[9]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[7]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[7]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[9]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[2]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[4]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[4]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[10]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[12]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.01          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|isCount       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|isEn         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|isCount     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|L2H_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|L2H_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[0]  ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 2.101  ; 2.249  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; -0.338 ; -0.168 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; 2.101  ; 2.249  ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; -0.033 ; 0.128  ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; -0.378 ; -0.192 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 0.724  ; 0.544  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; 0.683  ; 0.523  ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; -1.619 ; -1.752 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.419  ; 0.273  ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; 0.724  ; 0.544  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Led_Out   ; CLK        ; 9.866 ; 9.153 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Led_Out   ; CLK        ; 7.671 ; 7.514 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.983 ; -72.455           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -162.697                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.983 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.926 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.878      ;
; -0.912 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.865      ;
; -0.901 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.853      ;
; -0.893 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.846      ;
; -0.891 ; optional_pwm_module:U2|Option_Seg[0]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.846      ;
; -0.887 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.839      ;
; -0.875 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.827      ;
; -0.874 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.826      ;
; -0.871 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.822      ;
; -0.861 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.811      ;
; -0.860 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.813      ;
; -0.849 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.800      ;
; -0.848 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.798      ;
; -0.846 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.798      ;
; -0.843 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.795      ;
; -0.836 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.785      ;
; -0.835 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.783      ;
; -0.832 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.783      ;
; -0.832 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.782      ;
; -0.829 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.779      ;
; -0.829 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.779      ;
; -0.828 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.779      ;
; -0.799 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.752      ;
; -0.795 ; optional_pwm_module:U2|Option_Seg[6]                               ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.747      ;
; -0.794 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.744      ;
; -0.787 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.738      ;
; -0.786 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.738      ;
; -0.780 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.731      ;
; -0.779 ; optional_pwm_module:U2|Option_Seg[0]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.733      ;
; -0.776 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.727      ;
; -0.775 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.726      ;
; -0.774 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.723      ;
; -0.769 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.717      ;
; -0.769 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.718      ;
; -0.769 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.721      ;
; -0.767 ; optional_pwm_module:U2|Option_Seg[2]                               ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.717      ;
; -0.766 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.717      ;
; -0.762 ; optional_pwm_module:U2|Option_Seg[1]                               ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.712      ;
; -0.760 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.711      ;
; -0.760 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.711      ;
; -0.759 ; optional_pwm_module:U2|Option_Seg[0]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.713      ;
; -0.757 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.708      ;
; -0.757 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.708      ;
; -0.749 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[7]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.700      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0] ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.736 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.687      ;
; -0.733 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.684      ;
; -0.727 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.677      ;
; -0.720 ; optional_pwm_module:U2|Option_Seg[4]                               ; optional_pwm_module:U2|Option_Seg[0]                                 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.669      ;
; -0.714 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.662      ;
; -0.708 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.658      ;
; -0.707 ; optional_pwm_module:U2|Option_Seg[5]                               ; optional_pwm_module:U2|Option_Seg[2]                                 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.656      ;
; -0.704 ; optional_pwm_module:U2|Option_Seg[3]                               ; optional_pwm_module:U2|Option_Seg[1]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.654      ;
; -0.704 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.654      ;
; -0.702 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out  ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.652      ;
; -0.696 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[4]                                 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.645      ;
; -0.693 ; optional_pwm_module:U2|Option_Seg[7]                               ; optional_pwm_module:U2|Option_Seg[6]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.643      ;
; -0.692 ; optional_pwm_module:U2|Option_Seg[7]                               ; optional_pwm_module:U2|Option_Seg[5]                                 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.642      ;
; -0.691 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out    ; optional_pwm_module:U2|Option_Seg[3]                                 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.640      ;
; -0.686 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]   ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.636      ;
; -0.686 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]   ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.636      ;
; -0.686 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]   ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.636      ;
; -0.686 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]   ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.636      ;
; -0.686 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]   ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.636      ;
+--------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|isCount     ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|isCount     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount      ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; optional_pwm_module:U2|System_Seg[0]                                  ; optional_pwm_module:U2|System_Seg[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; optional_pwm_module:U2|System_Seg[1]                                  ; optional_pwm_module:U2|System_Seg[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; optional_pwm_module:U2|System_Seg[3]                                  ; optional_pwm_module:U2|System_Seg[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; optional_pwm_module:U2|System_Seg[4]                                  ; optional_pwm_module:U2|System_Seg[4]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; optional_pwm_module:U2|System_Seg[5]                                  ; optional_pwm_module:U2|System_Seg[5]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; optional_pwm_module:U2|System_Seg[6]                                  ; optional_pwm_module:U2|System_Seg[6]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; optional_pwm_module:U2|System_Seg[7]                                  ; optional_pwm_module:U2|System_Seg[7]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; optional_pwm_module:U2|System_Seg[2]                                  ; optional_pwm_module:U2|System_Seg[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|isCount        ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00           ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|isCount      ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.00        ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.00        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|isEn          ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|isEn          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.207 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.328      ;
; 0.209 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.00        ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.329      ;
; 0.268 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00         ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.01         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00           ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.01           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.389      ;
; 0.272 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F1        ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F2        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F1        ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F2        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; key_interface:U1|Debounce_module:U4_Right|Detect_module:U1|H2L_F1     ; key_interface:U1|Debounce_module:U4_Right|Detect_module:U1|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.393      ;
; 0.275 ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F1      ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F2      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.395      ;
; 0.297 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|i.01        ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; optional_pwm_module:U2|C1[5]                                          ; optional_pwm_module:U2|C1[5]                                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; optional_pwm_module:U2|C1[3]                                          ; optional_pwm_module:U2|C1[3]                                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; optional_pwm_module:U2|C1[1]                                          ; optional_pwm_module:U2|C1[1]                                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[15]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[7]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[4]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[4]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[8]      ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[14]     ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[6]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[6]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[7]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[9]    ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[6]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[7]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[9]   ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]    ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]   ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; optional_pwm_module:U2|C1[4]                                          ; optional_pwm_module:U2|C1[4]                                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count1[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.00          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|i.01          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|isCount       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Delay_module:U2|rPin_Out      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|Count1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|H2L_F2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|L2H_F2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U1_Up|Detect_module:U1|isEn         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|Count_MS[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.00        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|i.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|isCount     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Delay_module:U2|rPin_Out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U2_Down|Detect_module:U1|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.00        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|i.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|isCount     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Delay_module:U2|rPin_Out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U3_Lift|Detect_module:U1|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_interface:U1|Debounce_module:U4_Right|Delay_module:U2|Count1[0]  ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; Key_In[*]  ; CLK        ; 1.104  ; 1.711 ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; -0.148 ; 0.175 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; 1.104  ; 1.711 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.010  ; 0.312 ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; -0.171 ; 0.158 ; Rise       ; CLK             ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 0.330  ; -0.002 ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; 0.311  ; -0.018 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; -0.886 ; -1.475 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.158  ; -0.139 ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; 0.330  ; -0.002 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Led_Out   ; CLK        ; 4.786 ; 4.892 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Led_Out   ; CLK        ; 3.905 ; 3.941 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.550   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.550   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -349.6   ; 0.0   ; 0.0      ; 0.0     ; -226.05             ;
;  CLK             ; -349.600 ; 0.000 ; N/A      ; N/A     ; -226.050            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; Key_In[*]  ; CLK        ; 2.376  ; 2.668 ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; -0.148 ; 0.175 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; 2.376  ; 2.668 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.010  ; 0.312 ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; -0.171 ; 0.158 ; Rise       ; CLK             ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 0.798  ; 0.669  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; 0.756  ; 0.643  ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; -0.886 ; -1.475 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.470  ; 0.380  ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; 0.798  ; 0.669  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Led_Out   ; CLK        ; 10.715 ; 10.213 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Led_Out   ; CLK        ; 3.905 ; 3.941 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Led_Out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_N                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_In[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_In[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_In[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_In[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Led_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Led_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Led_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3589     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3589     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 158   ; 158  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Wed Sep 21 19:43:53 2016
Info: Command: quartus_sta Key_Interface_Demo -c Key_Interface_Demo
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Key_Interface_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.550
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.550            -349.600 CLK 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -226.050 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -318.367 CLK 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -226.050 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.983
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.983             -72.455 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -162.697 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 666 megabytes
    Info: Processing ended: Wed Sep 21 19:43:55 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


