# Guia do Usu√°rio - Simulador de Tomasulo

## Introdu√ß√£o

Este simulador implementa o algoritmo de Tomasulo, uma t√©cnica de execu√ß√£o fora de ordem que permite a execu√ß√£o paralela de instru√ß√µes enquanto resolve depend√™ncias de dados automaticamente.

## Caracter√≠sticas Principais

### 1. Algoritmo de Tomasulo
- **Reservation Stations**: Buffers que armazenam instru√ß√µes aguardando execu√ß√£o
- **Reorder Buffer (ROB)**: Garante commit em ordem e suporta especula√ß√£o
- **Register Renaming**: Elimina hazards WAR e WAW automaticamente
- **Execu√ß√£o Fora de Ordem**: Instru√ß√µes executam assim que seus operandos est√£o prontos

### 2. Especula√ß√£o de Desvios
- Preditor de desvios de 2 bits
- Execu√ß√£o especulativa ap√≥s desvios
- Flush autom√°tico em caso de misprediction

### 3. M√©tricas de Desempenho
- **IPC** (Instructions Per Cycle): Mede efici√™ncia
- **Ciclos de Bolha**: Ciclos onde nenhuma instru√ß√£o faz commit
- **Ciclos de Stall**: Ciclos onde nenhuma instru√ß√£o √© despachada
- **Taxa de Acerto de Desvios**: Precis√£o do preditor

## Como Usar

### Passo 1: Instala√ß√£o

```bash
pip install -r requirements.txt
```

### Passo 2: Executar o Simulador

```bash
python main.py
```

### Passo 3: Carregar um Programa

1. Digite c√≥digo MIPS no editor √† esquerda, ou
2. Clique em "Carregar Arquivo" para abrir um arquivo .asm, ou
3. Clique em "Carregar Exemplo" para um programa demonstrativo

### Passo 4: Configurar o Simulador

Ajuste as configura√ß√µes:
- **Add RS**: N√∫mero de Reservation Stations para ADD/SUB
- **Mult RS**: N√∫mero de Reservation Stations para MUL/DIV
- **ROB Size**: Tamanho do Reorder Buffer

### Passo 5: Executar

- **Carregar Programa**: Parse e carrega o programa
- **Pr√≥ximo Ciclo**: Executa um ciclo por vez (modo passo a passo)
- **Executar Tudo**: Executa at√© o final
- **Execu√ß√£o Autom√°tica**: Executa automaticamente com pausa entre ciclos
- **Resetar**: Volta ao estado inicial

## Entendendo a Interface

### Tabela de Instru√ß√µes
Mostra todas as instru√ß√µes com seus ciclos de:
- **Issue**: Quando foi despachada
- **Exec**: Quando come√ßou/terminou execu√ß√£o
- **Write**: Quando escreveu resultado
- **Commit**: Quando fez commit

Cores indicam o est√°gio atual:
- üî≤ Cinza: Aguardando
- üîµ Azul: Despachada
- üü° Amarelo: Executando
- üü¢ Verde claro: Escrevendo resultado
- üü¢ Verde: Commit completo

### Reservation Stations
Mostra o estado de cada RS:
- **Busy**: Se est√° ocupada
- **Op**: Opera√ß√£o sendo executada
- **Vj, Vk**: Valores dos operandos (quando prontos)
- **Qj, Qk**: ROB entries que produzir√£o os valores (depend√™ncias)
- **Dest**: ROB entry de destino

### Reorder Buffer (ROB)
Mostra todas as entradas do ROB:
- **(H)**: Marca a HEAD (pr√≥xima para commit)
- **(T)**: Marca a TAIL (pr√≥xima livre)
- **Estado**: Issue, Execute, Write, ou Commit
- **Ready**: Se o valor est√° pronto

Cores:
- üü° Amarelo: HEAD (pr√≥xima para commit)
- üü† Laranja: Especulativa
- üîµ Azul: Ativa
- ‚ö™ Cinza: Livre

### Registradores
Mostra os valores atuais dos registradores R0-R15.

### M√©tricas
Estat√≠sticas em tempo real:
- Ciclos executados
- IPC atual
- Bolhas e stalls
- Precis√£o do preditor de desvios

## Exemplos de C√≥digo MIPS

### Exemplo 1: Opera√ß√µes B√°sicas
```mips
ADDI R1, R0, 10
ADDI R2, R0, 20
ADD R3, R1, R2
```

### Exemplo 2: Depend√™ncias
```mips
ADDI R1, R0, 5
ADD R2, R1, R1    # Depende de R1
MUL R3, R2, R1    # Depende de R2 e R1
```

### Exemplo 3: Mem√≥ria
```mips
ADDI R1, R0, 100
ADDI R2, R0, 42
SW R2, 0(R1)      # Armazena 42 em Mem[100]
LW R3, 0(R1)      # Carrega de Mem[100]
```

### Exemplo 4: Desvios
```mips
ADDI R1, R0, 0
loop:
ADDI R1, R1, 1
ADDI R2, R0, 10
BEQ R1, R2, end
J loop
end:
ADDI R3, R1, 0
```

## Conceitos Importantes

### Hazards de Dados
- **RAW** (Read After Write): Depend√™ncia verdadeira - resolvida por forwarding
- **WAR** (Write After Read): Eliminada por register renaming
- **WAW** (Write After Write): Eliminada por ROB

### Execu√ß√£o Fora de Ordem
Instru√ß√µes executam assim que:
1. Uma RS estiver livre
2. Todos os operandos estiverem prontos
3. A unidade funcional estiver dispon√≠vel

### Commit em Ordem
Mesmo executando fora de ordem, o commit √© sempre em ordem para:
- Manter sem√¢ntica correta
- Permitir exce√ß√µes precisas
- Facilitar especula√ß√£o

### Especula√ß√£o
Ap√≥s um desvio condicional:
1. Preditor faz uma predi√ß√£o
2. Instru√ß√µes seguintes s√£o marcadas como especulativas
3. Se predi√ß√£o estiver correta: commit normal
4. Se predi√ß√£o estiver errada: flush de instru√ß√µes especulativas

## Lat√™ncias Padr√£o

- ADD/SUB: 2 ciclos
- ADDI: 2 ciclos
- MUL: 10 ciclos
- DIV: 20 ciclos
- LW: 3 ciclos
- SW: 3 ciclos
- BEQ/BNE: 1 ciclo

## Troubleshooting

### Programa n√£o carrega
- Verifique sintaxe MIPS
- Cada instru√ß√£o deve estar em uma linha
- Use coment√°rios com #

### Simula√ß√£o n√£o progride
- Verifique se h√° RS suficientes
- Verifique se ROB n√£o est√° cheio
- Instru√ß√µes podem estar aguardando depend√™ncias

### Resultados incorretos
- Verifique hazards de mem√≥ria (loads/stores)
- Verifique se registradores foram inicializados
- R0 sempre cont√©m 0

## Exerc√≠cios Sugeridos

1. **Paralelismo**: Crie programas com instru√ß√µes independentes e observe IPC
2. **Depend√™ncias**: Teste diferentes padr√µes de depend√™ncias
3. **Desvios**: Compare desempenho com/sem desvios
4. **Configura√ß√£o**: Varie n√∫mero de RS e observe impacto
5. **Mem√≥ria**: Explore hazards de load/store

## Refer√™ncias

- Tomasulo, R. M. (1967). "An Efficient Algorithm for Exploiting Multiple Arithmetic Units"
- Hennessy & Patterson. "Computer Architecture: A Quantitative Approach"
