TimeQuest Timing Analyzer report for bilinear
Sun Jan 15 16:07:42 2012
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Slow 1200mV 85C Model Setup Summary
  6. Slow 1200mV 85C Model Hold Summary
  7. Slow 1200mV 85C Model Recovery Summary
  8. Slow 1200mV 85C Model Removal Summary
  9. Slow 1200mV 85C Model Minimum Pulse Width
 10. Setup Times
 11. Hold Times
 12. Clock to Output Times
 13. Minimum Clock to Output Times
 14. Slow 1200mV 0C Model Fmax Summary
 15. Slow 1200mV 0C Model Setup Summary
 16. Slow 1200mV 0C Model Hold Summary
 17. Slow 1200mV 0C Model Recovery Summary
 18. Slow 1200mV 0C Model Removal Summary
 19. Slow 1200mV 0C Model Minimum Pulse Width
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Board Trace Model Assignments
 39. Input Transition Times
 40. Slow Corner Signal Integrity Metrics
 41. Fast Corner Signal Integrity Metrics
 42. Setup Transfers
 43. Hold Transfers
 44. Recovery Transfers
 45. Removal Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 8.1 Build 163 10/28/2008 SJ Full Version ;
; Revision Name      ; bilinear                                         ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C16F484C8                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; Clock Name                                             ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                   ; Targets                                                    ;
+--------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; cosc                                                   ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { cosc }                                                   ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] }                ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK }               ;
; pixel_clk                                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { pixel_clk }                                              ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 12.500 ; 80.0 MHz   ; 0.000 ; 6.250  ; 50.00      ; 5         ; 8           ;       ;        ;           ;            ; false    ; cosc   ; UUT|U_pll2|altpll_component|auto_generated|pll1|inclk[0] ; { UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] } ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; cosc   ; UUT|U_pll2|altpll_component|auto_generated|pll1|inclk[0] ; { UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] } ;
+--------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+--------------------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                    ;
+------------+-----------------+--------------------------------------------------------+-------------------------+
; 106.46 MHz ; 106.46 MHz      ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;                         ;
; 113.01 MHz ; 113.01 MHz      ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;                         ;
; 129.74 MHz ; 129.74 MHz      ; cosc                                                   ;                         ;
; 221.53 MHz ; 221.53 MHz      ; pixel_clk                                              ;                         ;
; 236.91 MHz ; 236.91 MHz      ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;                         ;
; 439.75 MHz ; 271.59 MHz      ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; limit due to hold check ;
+------------+-----------------+--------------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                             ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; -3.933 ; -10.832       ;
; pixel_clk                                              ; -3.514 ; -72.268       ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; -3.221 ; -111.105      ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; -1.487 ; -11.031       ;
; cosc                                                   ; 0.020  ; 0.000         ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 16.151 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; -1.815 ; -14.829       ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; -1.037 ; -4.261        ;
; cosc                                                   ; -0.148 ; -0.148        ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 0.445  ; 0.000         ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 0.455  ; 0.000         ;
; pixel_clk                                              ; 0.503  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                         ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 9.329 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                          ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 1.095 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width                                                                                                                                                                                                                                            ;
+--------+--------------+----------------+-------+------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock                                    ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+-------+------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a4~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; pixel_clk                                ; Rise       ; pixel_clk                                                                                                                                                      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|END                                                                                                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SCLK                                                                                                              ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SDO                                                                                                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[0]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[10]                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[11]                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[12]                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[14]                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[1]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[2]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[3]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[4]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[5]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[6]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[7]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[8]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[9]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[0]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[1]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[2]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[3]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[4]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[5]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[1]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[2]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[3]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[4]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[5]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[0]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[10]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[11]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[12]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[14]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[1]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[2]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[3]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[4]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[5]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[6]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[7]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[8]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[9]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_GO                                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mSetup_ST.0000                                                                                                                      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mSetup_ST.0001                                                                                                                      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mSetup_ST.0010                                                                                                                      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|Fo                                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[0]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[1]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[2]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[3]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[4]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|Vo                                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[8]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[9]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[8]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[9]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[8]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[9]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[8]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[9]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[8]                                                                                                                  ;
+--------+--------------+----------------+-------+------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                       ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; key              ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 5.792 ; 5.790 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 5.455 ; 5.791 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 5.414 ; 5.760 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 5.211 ; 5.544 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 5.438 ; 5.770 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 5.027 ; 5.280 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 5.274 ; 5.632 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 4.354 ; 4.662 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 5.184 ; 5.521 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 4.630 ; 4.911 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 5.455 ; 5.791 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 4.748 ; 5.060 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 5.088 ; 5.389 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 4.721 ; 5.034 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 5.002 ; 5.349 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 5.049 ; 5.284 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 4.937 ; 5.273 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 4.658 ; 4.965 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; cosc                                     ; 8.586 ; 8.777 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; pixel_clk                                ; 5.456 ; 5.830 ; Rise       ; pixel_clk                                              ;
; vda[*]           ; pixel_clk                                ; 2.484 ; 2.821 ; Rise       ; pixel_clk                                              ;
;  vda[0]          ; pixel_clk                                ; 1.907 ; 2.124 ; Rise       ; pixel_clk                                              ;
;  vda[1]          ; pixel_clk                                ; 1.933 ; 2.157 ; Rise       ; pixel_clk                                              ;
;  vda[2]          ; pixel_clk                                ; 2.060 ; 2.339 ; Rise       ; pixel_clk                                              ;
;  vda[3]          ; pixel_clk                                ; 2.213 ; 2.494 ; Rise       ; pixel_clk                                              ;
;  vda[4]          ; pixel_clk                                ; 2.029 ; 2.373 ; Rise       ; pixel_clk                                              ;
;  vda[5]          ; pixel_clk                                ; 1.849 ; 2.132 ; Rise       ; pixel_clk                                              ;
;  vda[6]          ; pixel_clk                                ; 2.484 ; 2.821 ; Rise       ; pixel_clk                                              ;
;  vda[7]          ; pixel_clk                                ; 2.467 ; 2.809 ; Rise       ; pixel_clk                                              ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                          ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; key              ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; -4.131 ; -4.253 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_DQ_io[*]   ; cosc                                     ; -3.501 ; -3.788 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; -4.534 ; -4.869 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; -4.323 ; -4.634 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; -4.558 ; -4.879 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; -4.146 ; -4.380 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; -4.383 ; -4.718 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; -3.501 ; -3.788 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; -4.296 ; -4.611 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; -3.766 ; -4.026 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; -4.574 ; -4.899 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; -3.879 ; -4.169 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; -4.206 ; -4.486 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; -3.853 ; -4.144 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; -4.139 ; -4.475 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; -4.170 ; -4.386 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; -4.077 ; -4.403 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; -3.792 ; -4.078 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; cosc                                     ; -4.943 ; -5.246 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; pixel_clk                                ; -2.585 ; -2.900 ; Rise       ; pixel_clk                                              ;
; vda[*]           ; pixel_clk                                ; -1.372 ; -1.630 ; Rise       ; pixel_clk                                              ;
;  vda[0]          ; pixel_clk                                ; -1.434 ; -1.630 ; Rise       ; pixel_clk                                              ;
;  vda[1]          ; pixel_clk                                ; -1.459 ; -1.661 ; Rise       ; pixel_clk                                              ;
;  vda[2]          ; pixel_clk                                ; -1.577 ; -1.835 ; Rise       ; pixel_clk                                              ;
;  vda[3]          ; pixel_clk                                ; -1.706 ; -1.955 ; Rise       ; pixel_clk                                              ;
;  vda[4]          ; pixel_clk                                ; -1.544 ; -1.866 ; Rise       ; pixel_clk                                              ;
;  vda[5]          ; pixel_clk                                ; -1.372 ; -1.635 ; Rise       ; pixel_clk                                              ;
;  vda[6]          ; pixel_clk                                ; -1.981 ; -2.296 ; Rise       ; pixel_clk                                              ;
;  vda[7]          ; pixel_clk                                ; -1.965 ; -2.284 ; Rise       ; pixel_clk                                              ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                               ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; i2c_sclk         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 12.518 ; 12.128 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; i2c_sdat         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 10.194 ; 9.853  ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_A_o[*]     ; cosc                                     ; 5.755  ; 5.405  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[0]    ; cosc                                     ; 5.539  ; 5.234  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[1]    ; cosc                                     ; 5.654  ; 5.277  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[2]    ; cosc                                     ; 5.755  ; 5.405  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[3]    ; cosc                                     ; 5.511  ; 5.223  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[4]    ; cosc                                     ; 5.328  ; 5.006  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[5]    ; cosc                                     ; 5.601  ; 5.247  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[6]    ; cosc                                     ; 5.467  ; 5.157  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[7]    ; cosc                                     ; 5.411  ; 5.058  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[8]    ; cosc                                     ; 4.796  ; 4.568  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[9]    ; cosc                                     ; 5.496  ; 5.168  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[10]   ; cosc                                     ; 5.409  ; 5.100  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_BA_o[*]    ; cosc                                     ; 5.846  ; 5.521  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[0]   ; cosc                                     ; 5.846  ; 5.521  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[1]   ; cosc                                     ; 4.884  ; 4.696  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CASn_o     ; cosc                                     ; 5.222  ; 5.504  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ; 2.644  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ; 2.644  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 5.871  ; 5.825  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 5.594  ; 5.479  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 5.871  ; 5.528  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 5.733  ; 5.337  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 5.434  ; 5.058  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 5.652  ; 5.472  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 5.498  ; 5.135  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 5.759  ; 5.376  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 5.443  ; 5.443  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 5.825  ; 5.825  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 5.453  ; 5.453  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 5.453  ; 5.453  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 5.390  ; 5.390  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 5.390  ; 5.390  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 5.187  ; 5.114  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 5.206  ; 5.114  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 5.380  ; 5.380  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_RASn_o     ; cosc                                     ; 4.825  ; 5.074  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_WEn_o      ; cosc                                     ; 4.975  ; 5.219  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ; 2.642  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ;        ; 2.400  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ;        ; 2.400  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ;        ; 2.402  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; dbe[*]           ; cosc                                     ; 5.277  ; 4.938  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[0]          ; cosc                                     ; 4.849  ; 4.524  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[1]          ; cosc                                     ; 5.180  ; 4.832  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[2]          ; cosc                                     ; 5.267  ; 4.901  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[3]          ; cosc                                     ; 5.277  ; 4.938  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[4]          ; cosc                                     ; 5.208  ; 4.854  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[5]          ; cosc                                     ; 5.249  ; 4.898  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[6]          ; cosc                                     ; 5.255  ; 4.913  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[7]          ; cosc                                     ; 5.001  ; 4.745  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ;        ; 2.877  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dge[*]           ; cosc                                     ; 5.203  ; 4.842  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[0]          ; cosc                                     ; 4.955  ; 4.668  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[1]          ; cosc                                     ; 4.591  ; 4.361  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[2]          ; cosc                                     ; 5.203  ; 4.842  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[3]          ; cosc                                     ; 4.595  ; 4.337  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[4]          ; cosc                                     ; 5.191  ; 4.841  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[5]          ; cosc                                     ; 4.552  ; 4.315  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[6]          ; cosc                                     ; 4.836  ; 4.527  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[7]          ; cosc                                     ; 4.890  ; 4.582  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dhs              ; cosc                                     ; 5.224  ; 4.885  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dpen             ; cosc                                     ; 4.989  ; 4.697  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dre[*]           ; cosc                                     ; 5.379  ; 5.095  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[0]          ; cosc                                     ; 5.379  ; 5.095  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[1]          ; cosc                                     ; 5.301  ; 4.991  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[2]          ; cosc                                     ; 5.040  ; 4.756  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[3]          ; cosc                                     ; 4.999  ; 4.693  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[4]          ; cosc                                     ; 4.960  ; 4.697  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[5]          ; cosc                                     ; 5.028  ; 4.715  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[6]          ; cosc                                     ; 5.052  ; 4.745  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[7]          ; cosc                                     ; 4.921  ; 4.606  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dvs              ; cosc                                     ; 5.356  ; 5.004  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ; 2.650  ;        ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; i2c_sclk         ; cosc                                     ; 10.298 ; 9.881  ; Rise       ; cosc                                                   ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                       ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; i2c_sclk         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 10.812 ; 10.467 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; i2c_sdat         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 9.868  ; 9.534  ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_A_o[*]     ; cosc                                     ; 4.238  ; 4.012  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[0]    ; cosc                                     ; 4.951  ; 4.652  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[1]    ; cosc                                     ; 5.061  ; 4.692  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[2]    ; cosc                                     ; 5.157  ; 4.814  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[3]    ; cosc                                     ; 4.922  ; 4.640  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[4]    ; cosc                                     ; 4.748  ; 4.432  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[5]    ; cosc                                     ; 5.010  ; 4.664  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[6]    ; cosc                                     ; 4.881  ; 4.577  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[7]    ; cosc                                     ; 4.827  ; 4.483  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[8]    ; cosc                                     ; 4.238  ; 4.012  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[9]    ; cosc                                     ; 4.909  ; 4.588  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[10]   ; cosc                                     ; 4.825  ; 4.522  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_BA_o[*]    ; cosc                                     ; 4.322  ; 4.136  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[0]   ; cosc                                     ; 5.245  ; 4.927  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[1]   ; cosc                                     ; 4.322  ; 4.136  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CASn_o     ; cosc                                     ; 4.640  ; 4.917  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ; 2.182  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ; 2.182  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 3.289  ; 3.289  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 4.221  ; 4.221  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 4.231  ; 4.231  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 3.645  ; 3.645  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 3.604  ; 3.604  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 4.221  ; 4.221  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 3.289  ; 3.289  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 3.615  ; 3.615  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 4.134  ; 4.134  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 4.469  ; 4.407  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 4.144  ; 3.906  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 4.144  ; 3.960  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 4.098  ; 4.098  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 4.098  ; 3.997  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 3.844  ; 3.844  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 3.844  ; 3.844  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 4.088  ; 4.088  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_RASn_o     ; cosc                                     ; 4.257  ; 4.504  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_WEn_o      ; cosc                                     ; 4.402  ; 4.643  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ; 2.181  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ;        ; 1.940  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ;        ; 1.940  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ;        ; 1.943  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; dbe[*]           ; cosc                                     ; 4.298  ; 3.980  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[0]          ; cosc                                     ; 4.298  ; 3.980  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[1]          ; cosc                                     ; 4.617  ; 4.275  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[2]          ; cosc                                     ; 4.700  ; 4.341  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[3]          ; cosc                                     ; 4.710  ; 4.377  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[4]          ; cosc                                     ; 4.643  ; 4.296  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[5]          ; cosc                                     ; 4.683  ; 4.339  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[6]          ; cosc                                     ; 4.688  ; 4.353  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[7]          ; cosc                                     ; 4.445  ; 4.192  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ;        ; 2.419  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dge[*]           ; cosc                                     ; 4.013  ; 3.778  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[0]          ; cosc                                     ; 4.400  ; 4.117  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[1]          ; cosc                                     ; 4.050  ; 3.822  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[2]          ; cosc                                     ; 4.639  ; 4.285  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[3]          ; cosc                                     ; 4.055  ; 3.800  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[4]          ; cosc                                     ; 4.628  ; 4.284  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[5]          ; cosc                                     ; 4.013  ; 3.778  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[6]          ; cosc                                     ; 4.287  ; 3.982  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[7]          ; cosc                                     ; 4.338  ; 4.035  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dhs              ; cosc                                     ; 4.660  ; 4.327  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dpen             ; cosc                                     ; 4.433  ; 4.145  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dre[*]           ; cosc                                     ; 4.369  ; 4.059  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[0]          ; cosc                                     ; 4.809  ; 4.529  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[1]          ; cosc                                     ; 4.733  ; 4.429  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[2]          ; cosc                                     ; 4.484  ; 4.204  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[3]          ; cosc                                     ; 4.443  ; 4.143  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[4]          ; cosc                                     ; 4.406  ; 4.147  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[5]          ; cosc                                     ; 4.471  ; 4.163  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[6]          ; cosc                                     ; 4.494  ; 4.192  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[7]          ; cosc                                     ; 4.369  ; 4.059  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dvs              ; cosc                                     ; 4.785  ; 4.441  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ; 2.193  ;        ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; i2c_sclk         ; cosc                                     ; 10.004 ; 9.598  ; Rise       ; cosc                                                   ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                      ;
+------------+-----------------+--------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                                           ;
+------------+-----------------+--------------------------------------------------------+------------------------------------------------+
; 113.22 MHz ; 113.22 MHz      ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 121.62 MHz ; 121.62 MHz      ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;                                                ;
; 138.85 MHz ; 138.85 MHz      ; cosc                                                   ;                                                ;
; 245.7 MHz  ; 238.04 MHz      ; pixel_clk                                              ; limit due to minimum period restriction (tmin) ;
; 254.71 MHz ; 254.71 MHz      ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;                                                ;
; 465.55 MHz ; 303.03 MHz      ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; limit due to hold check                        ;
+------------+-----------------+--------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; -3.475 ; -9.433        ;
; pixel_clk                                              ; -3.070 ; -62.427       ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; -2.926 ; -100.591      ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; -1.557 ; -11.852       ;
; cosc                                                   ; 0.062  ; 0.000         ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 16.778 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; -1.589 ; -11.773       ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; -0.976 ; -4.093        ;
; cosc                                                   ; -0.140 ; -0.140        ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 0.402  ; 0.000         ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 0.404  ; 0.000         ;
; pixel_clk                                              ; 0.472  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                          ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 9.515 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                           ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 0.995 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width                                                                                                                                                                                                                                             ;
+--------+--------------+----------------+-------+------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock                                    ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+-------+------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a4~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; pixel_clk                                ; Rise       ; pixel_clk                                                                                                                                                      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|END                                                                                                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SCLK                                                                                                              ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SDO                                                                                                               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[0]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[10]                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[11]                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[12]                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[14]                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[1]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[2]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[3]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[4]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[5]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[6]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[7]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[8]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[9]                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[0]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[1]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[2]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[3]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[4]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[5]                                                                                                     ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[1]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[2]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[3]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[4]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[5]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[0]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[10]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[11]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[12]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[14]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[1]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[2]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[3]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[4]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[5]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[6]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[7]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[8]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[9]                                                                                                                        ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_GO                                                                                                                             ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mSetup_ST.0000                                                                                                                      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mSetup_ST.0001                                                                                                                      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mSetup_ST.0010                                                                                                                      ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|Fo                                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[0]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[1]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[2]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[3]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[4]                                                                                                                       ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|Vo                                                                                                                            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[8]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[9]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[8]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[9]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[8]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[9]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[8]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[9]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[2]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[3]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[4]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[5]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[6]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[7]                                                                                                                  ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[8]                                                                                                                  ;
+--------+--------------+----------------+-------+------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                       ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; key              ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 5.440 ; 5.073 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 4.814 ; 5.020 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 4.768 ; 4.967 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 4.589 ; 4.775 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 4.804 ; 4.984 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 4.421 ; 4.527 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 4.650 ; 4.859 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 3.767 ; 3.966 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 4.567 ; 4.747 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 4.043 ; 4.205 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 4.814 ; 5.020 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 4.150 ; 4.339 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 4.494 ; 4.616 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 4.131 ; 4.314 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 4.379 ; 4.625 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 4.441 ; 4.538 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 4.322 ; 4.542 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 4.064 ; 4.254 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; cosc                                     ; 7.836 ; 7.708 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; pixel_clk                                ; 5.009 ; 5.190 ; Rise       ; pixel_clk                                              ;
; vda[*]           ; pixel_clk                                ; 2.213 ; 2.402 ; Rise       ; pixel_clk                                              ;
;  vda[0]          ; pixel_clk                                ; 1.696 ; 1.773 ; Rise       ; pixel_clk                                              ;
;  vda[1]          ; pixel_clk                                ; 1.713 ; 1.804 ; Rise       ; pixel_clk                                              ;
;  vda[2]          ; pixel_clk                                ; 1.832 ; 1.972 ; Rise       ; pixel_clk                                              ;
;  vda[3]          ; pixel_clk                                ; 1.969 ; 2.116 ; Rise       ; pixel_clk                                              ;
;  vda[4]          ; pixel_clk                                ; 1.801 ; 1.996 ; Rise       ; pixel_clk                                              ;
;  vda[5]          ; pixel_clk                                ; 1.625 ; 1.776 ; Rise       ; pixel_clk                                              ;
;  vda[6]          ; pixel_clk                                ; 2.213 ; 2.395 ; Rise       ; pixel_clk                                              ;
;  vda[7]          ; pixel_clk                                ; 2.211 ; 2.402 ; Rise       ; pixel_clk                                              ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                          ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; key              ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; -3.865 ; -3.700 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_DQ_io[*]   ; cosc                                     ; -3.010 ; -3.196 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; -3.988 ; -4.184 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; -3.801 ; -3.974 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; -4.023 ; -4.200 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; -3.639 ; -3.735 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; -3.857 ; -4.053 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; -3.010 ; -3.196 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; -3.778 ; -3.946 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; -3.276 ; -3.427 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; -4.033 ; -4.235 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; -3.379 ; -3.556 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; -3.710 ; -3.822 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; -3.361 ; -3.532 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; -3.615 ; -3.855 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; -3.660 ; -3.747 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; -3.560 ; -3.776 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; -3.297 ; -3.474 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; cosc                                     ; -4.401 ; -4.515 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; pixel_clk                                ; -2.336 ; -2.479 ; Rise       ; pixel_clk                                              ;
; vda[*]           ; pixel_clk                                ; -1.197 ; -1.336 ; Rise       ; pixel_clk                                              ;
;  vda[0]          ; pixel_clk                                ; -1.271 ; -1.336 ; Rise       ; pixel_clk                                              ;
;  vda[1]          ; pixel_clk                                ; -1.287 ; -1.366 ; Rise       ; pixel_clk                                              ;
;  vda[2]          ; pixel_clk                                ; -1.397 ; -1.525 ; Rise       ; pixel_clk                                              ;
;  vda[3]          ; pixel_clk                                ; -1.508 ; -1.639 ; Rise       ; pixel_clk                                              ;
;  vda[4]          ; pixel_clk                                ; -1.366 ; -1.548 ; Rise       ; pixel_clk                                              ;
;  vda[5]          ; pixel_clk                                ; -1.197 ; -1.338 ; Rise       ; pixel_clk                                              ;
;  vda[6]          ; pixel_clk                                ; -1.763 ; -1.932 ; Rise       ; pixel_clk                                              ;
;  vda[7]          ; pixel_clk                                ; -1.760 ; -1.939 ; Rise       ; pixel_clk                                              ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                               ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; i2c_sclk         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 11.889 ; 11.295 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; i2c_sdat         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 9.737  ; 9.208  ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_A_o[*]     ; cosc                                     ; 5.756  ; 5.247  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[0]    ; cosc                                     ; 5.525  ; 5.115  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[1]    ; cosc                                     ; 5.660  ; 5.117  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[2]    ; cosc                                     ; 5.756  ; 5.247  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[3]    ; cosc                                     ; 5.499  ; 5.089  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[4]    ; cosc                                     ; 5.345  ; 4.878  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[5]    ; cosc                                     ; 5.572  ; 5.122  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[6]    ; cosc                                     ; 5.450  ; 5.027  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[7]    ; cosc                                     ; 5.418  ; 4.917  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[8]    ; cosc                                     ; 4.819  ; 4.489  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[9]    ; cosc                                     ; 5.466  ; 5.058  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[10]   ; cosc                                     ; 5.431  ; 4.948  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_BA_o[*]    ; cosc                                     ; 5.825  ; 5.343  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[0]   ; cosc                                     ; 5.825  ; 5.343  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[1]   ; cosc                                     ; 4.899  ; 4.603  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CASn_o     ; cosc                                     ; 5.110  ; 5.487  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ; 2.793  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ; 2.793  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 5.793  ; 5.449  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 5.524  ; 5.125  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 5.793  ; 5.323  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 5.694  ; 5.148  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 5.381  ; 4.911  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 5.579  ; 5.223  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 5.442  ; 4.991  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 5.693  ; 5.204  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 5.083  ; 5.083  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 5.449  ; 5.449  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 5.093  ; 5.093  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 5.093  ; 5.093  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 5.078  ; 5.031  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 5.031  ; 5.031  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 5.121  ; 4.763  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 5.150  ; 4.778  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 5.093  ; 5.021  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_RASn_o     ; cosc                                     ; 4.720  ; 5.108  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_WEn_o      ; cosc                                     ; 4.865  ; 5.205  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ; 2.790  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ;        ; 2.516  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ;        ; 2.516  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ;        ; 2.516  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; dbe[*]           ; cosc                                     ; 5.298  ; 4.868  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[0]          ; cosc                                     ; 4.889  ; 4.485  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[1]          ; cosc                                     ; 5.202  ; 4.765  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[2]          ; cosc                                     ; 5.290  ; 4.811  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[3]          ; cosc                                     ; 5.298  ; 4.868  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[4]          ; cosc                                     ; 5.231  ; 4.787  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[5]          ; cosc                                     ; 5.267  ; 4.831  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[6]          ; cosc                                     ; 5.271  ; 4.844  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[7]          ; cosc                                     ; 5.029  ; 4.667  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ;        ; 3.011  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dge[*]           ; cosc                                     ; 5.229  ; 4.772  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[0]          ; cosc                                     ; 4.996  ; 4.588  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[1]          ; cosc                                     ; 4.631  ; 4.331  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[2]          ; cosc                                     ; 5.229  ; 4.772  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[3]          ; cosc                                     ; 4.630  ; 4.310  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[4]          ; cosc                                     ; 5.210  ; 4.766  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[5]          ; cosc                                     ; 4.589  ; 4.291  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[6]          ; cosc                                     ; 4.871  ; 4.475  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[7]          ; cosc                                     ; 4.923  ; 4.533  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dhs              ; cosc                                     ; 5.258  ; 4.798  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dpen             ; cosc                                     ; 5.008  ; 4.636  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dre[*]           ; cosc                                     ; 5.366  ; 5.013  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[0]          ; cosc                                     ; 5.366  ; 5.013  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[1]          ; cosc                                     ; 5.305  ; 4.922  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[2]          ; cosc                                     ; 5.066  ; 4.682  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[3]          ; cosc                                     ; 5.017  ; 4.650  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[4]          ; cosc                                     ; 4.978  ; 4.649  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[5]          ; cosc                                     ; 5.050  ; 4.671  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[6]          ; cosc                                     ; 5.062  ; 4.696  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[7]          ; cosc                                     ; 4.947  ; 4.559  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dvs              ; cosc                                     ; 5.364  ; 4.917  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ; 2.769  ;        ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; i2c_sclk         ; cosc                                     ; 9.839  ; 9.189  ; Rise       ; cosc                                                   ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                      ;
+------------------+------------------------------------------+--------+-------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+--------+-------+------------+--------------------------------------------------------+
; i2c_sclk         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 10.356 ; 9.703 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; i2c_sdat         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 9.431  ; 8.917 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_A_o[*]     ; cosc                                     ; 4.323  ; 3.999 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[0]    ; cosc                                     ; 5.000  ; 4.600 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[1]    ; cosc                                     ; 5.129  ; 4.602 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[2]    ; cosc                                     ; 5.221  ; 4.726 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[3]    ; cosc                                     ; 4.975  ; 4.574 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[4]    ; cosc                                     ; 4.827  ; 4.373 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[5]    ; cosc                                     ; 5.045  ; 4.607 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[6]    ; cosc                                     ; 4.929  ; 4.516 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[7]    ; cosc                                     ; 4.897  ; 4.410 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[8]    ; cosc                                     ; 4.323  ; 3.999 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[9]    ; cosc                                     ; 4.944  ; 4.546 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[10]   ; cosc                                     ; 4.909  ; 4.440 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_BA_o[*]    ; cosc                                     ; 4.399  ; 4.108 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[0]   ; cosc                                     ; 5.287  ; 4.818 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[1]   ; cosc                                     ; 4.399  ; 4.108 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CASn_o     ; cosc                                     ; 4.596  ; 4.964 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ; 2.386  ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ; 2.386  ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 3.278  ; 3.166 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 4.136  ; 4.005 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 4.147  ; 4.016 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 3.621  ; 3.490 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 3.583  ; 3.452 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 4.137  ; 4.006 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 3.278  ; 3.166 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 3.591  ; 3.460 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 4.059  ; 3.928 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 4.355  ; 4.224 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 4.069  ; 3.912 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 4.069  ; 3.938 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 4.020  ; 3.889 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 4.020  ; 3.889 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 3.796  ; 3.665 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 3.796  ; 3.665 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 4.010  ; 3.879 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_RASn_o     ; cosc                                     ; 4.221  ; 4.599 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_WEn_o      ; cosc                                     ; 4.359  ; 4.693 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ; 2.384  ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ;        ; 2.113 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ;        ; 2.113 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ;        ; 2.113 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; dbe[*]           ; cosc                                     ; 4.399  ; 4.004 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[0]          ; cosc                                     ; 4.399  ; 4.004 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[1]          ; cosc                                     ; 4.700  ; 4.273 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[2]          ; cosc                                     ; 4.785  ; 4.318 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[3]          ; cosc                                     ; 4.792  ; 4.373 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[4]          ; cosc                                     ; 4.728  ; 4.295 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[5]          ; cosc                                     ; 4.763  ; 4.337 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[6]          ; cosc                                     ; 4.767  ; 4.350 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[7]          ; cosc                                     ; 4.535  ; 4.180 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ;        ; 2.608 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dge[*]           ; cosc                                     ; 4.111  ; 3.818 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[0]          ; cosc                                     ; 4.503  ; 4.105 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[1]          ; cosc                                     ; 4.153  ; 3.857 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[2]          ; cosc                                     ; 4.726  ; 4.280 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[3]          ; cosc                                     ; 4.151  ; 3.836 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[4]          ; cosc                                     ; 4.707  ; 4.274 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[5]          ; cosc                                     ; 4.111  ; 3.818 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[6]          ; cosc                                     ; 4.382  ; 3.994 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[7]          ; cosc                                     ; 4.432  ; 4.050 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dhs              ; cosc                                     ; 4.756  ; 4.306 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dpen             ; cosc                                     ; 4.514  ; 4.149 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dre[*]           ; cosc                                     ; 4.456  ; 4.075 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[0]          ; cosc                                     ; 4.859  ; 4.513 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[1]          ; cosc                                     ; 4.800  ; 4.424 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[2]          ; cosc                                     ; 4.571  ; 4.195 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[3]          ; cosc                                     ; 4.523  ; 4.164 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[4]          ; cosc                                     ; 4.486  ; 4.163 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[5]          ; cosc                                     ; 4.555  ; 4.184 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[6]          ; cosc                                     ; 4.567  ; 4.208 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[7]          ; cosc                                     ; 4.456  ; 4.075 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dvs              ; cosc                                     ; 4.857  ; 4.421 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ; 2.368  ;       ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; i2c_sclk         ; cosc                                     ; 9.566  ; 8.935 ; Rise       ; cosc                                                   ;
+------------------+------------------------------------------+--------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; -1.641 ; -4.458        ;
; pixel_clk                                              ; -0.962 ; -14.039       ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; -0.792 ; -19.634       ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; -0.036 ; -0.036        ;
; cosc                                                   ; 0.240  ; 0.000         ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 21.160 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; -0.982 ; -10.063       ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; -0.461 ; -1.940        ;
; cosc                                                   ; -0.133 ; -0.233        ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 0.153  ; 0.000         ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 0.188  ; 0.000         ;
; pixel_clk                                              ; 0.195  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                           ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 11.077 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                           ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 0.480 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width                                                                                                                                                                                                                                             ;
+--------+--------------+----------------+-------+------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock                                    ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+-------+------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; pixel_clk                                ; Rise       ; pixel_clk                                                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|END                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SCLK                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SDO                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[10]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[11]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[12]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[14]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[8]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD[9]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|I2C_Controller:u0|SD_COUNTER[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[3]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[4]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[5]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[10]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[11]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[12]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[14]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[3]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[4]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[5]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[6]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[7]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[8]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_DATA[9]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_GO                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mSetup_ST.0000                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mSetup_ST.0001                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; Rise       ; I2C_V_Config:I2C_AV_Config|mSetup_ST.0010                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|Fo                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[0]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[1]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[2]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[3]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|H_rg[4]                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|Vo                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[2]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[3]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[4]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[5]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[6]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[7]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[8]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg1[9]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[2]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[3]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[4]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[5]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[6]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[7]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[8]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg2[9]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[2]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[3]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[4]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[5]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[6]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[7]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[8]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg3[9]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[2]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[3]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[4]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[5]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[6]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[7]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[8]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg4[9]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[2]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[3]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[4]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[5]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[6]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[7]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[8]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|lf_decode:U_detect|YCrCb_rg5[9]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; pixel_clk                                ; Rise       ; video_pro:UUT|vin_pro:U_vin_pro|dpe_1r1w_2048x8_1024x16b:U_buf1|altsyncram:altsyncram_component|altsyncram_mbk1:auto_generated|ram_block1a4~porta_datain_reg0  ;
+--------+--------------+----------------+-------+------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                       ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; key              ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 2.376 ; 3.346 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 2.616 ; 3.439 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 2.609 ; 3.431 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 2.531 ; 3.356 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 2.603 ; 3.426 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 2.418 ; 3.210 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 2.569 ; 3.409 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 2.132 ; 2.883 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 2.500 ; 3.324 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 2.263 ; 3.027 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 2.616 ; 3.439 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 2.338 ; 3.121 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 2.454 ; 3.266 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 2.311 ; 3.094 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 2.435 ; 3.218 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 2.428 ; 3.209 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 2.398 ; 3.183 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 2.283 ; 3.053 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; cosc                                     ; 3.933 ; 4.909 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; pixel_clk                                ; 2.437 ; 3.303 ; Rise       ; pixel_clk                                              ;
; vda[*]           ; pixel_clk                                ; 1.132 ; 1.982 ; Rise       ; pixel_clk                                              ;
;  vda[0]          ; pixel_clk                                ; 0.823 ; 1.577 ; Rise       ; pixel_clk                                              ;
;  vda[1]          ; pixel_clk                                ; 0.858 ; 1.617 ; Rise       ; pixel_clk                                              ;
;  vda[2]          ; pixel_clk                                ; 0.903 ; 1.673 ; Rise       ; pixel_clk                                              ;
;  vda[3]          ; pixel_clk                                ; 0.991 ; 1.766 ; Rise       ; pixel_clk                                              ;
;  vda[4]          ; pixel_clk                                ; 0.913 ; 1.717 ; Rise       ; pixel_clk                                              ;
;  vda[5]          ; pixel_clk                                ; 0.841 ; 1.625 ; Rise       ; pixel_clk                                              ;
;  vda[6]          ; pixel_clk                                ; 1.132 ; 1.982 ; Rise       ; pixel_clk                                              ;
;  vda[7]          ; pixel_clk                                ; 1.098 ; 1.928 ; Rise       ; pixel_clk                                              ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                          ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; key              ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; -1.693 ; -2.606 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_DQ_io[*]   ; cosc                                     ; -1.740 ; -2.476 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; -2.203 ; -3.015 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; -2.124 ; -2.932 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; -2.198 ; -3.010 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; -2.016 ; -2.791 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; -2.159 ; -2.981 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; -1.740 ; -2.476 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; -2.093 ; -2.900 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; -1.867 ; -2.616 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; -2.211 ; -3.024 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; -1.939 ; -2.706 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; -2.049 ; -2.845 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; -1.912 ; -2.679 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; -2.037 ; -2.810 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; -2.026 ; -2.791 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; -2.002 ; -2.778 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; -1.886 ; -2.641 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; cosc                                     ; -2.391 ; -3.239 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; pixel_clk                                ; -1.178 ; -2.046 ; Rise       ; pixel_clk                                              ;
; vda[*]           ; pixel_clk                                ; -0.615 ; -1.356 ; Rise       ; pixel_clk                                              ;
;  vda[0]          ; pixel_clk                                ; -0.615 ; -1.356 ; Rise       ; pixel_clk                                              ;
;  vda[1]          ; pixel_clk                                ; -0.649 ; -1.395 ; Rise       ; pixel_clk                                              ;
;  vda[2]          ; pixel_clk                                ; -0.692 ; -1.448 ; Rise       ; pixel_clk                                              ;
;  vda[3]          ; pixel_clk                                ; -0.771 ; -1.519 ; Rise       ; pixel_clk                                              ;
;  vda[4]          ; pixel_clk                                ; -0.703 ; -1.490 ; Rise       ; pixel_clk                                              ;
;  vda[5]          ; pixel_clk                                ; -0.634 ; -1.402 ; Rise       ; pixel_clk                                              ;
;  vda[6]          ; pixel_clk                                ; -0.913 ; -1.745 ; Rise       ; pixel_clk                                              ;
;  vda[7]          ; pixel_clk                                ; -0.881 ; -1.693 ; Rise       ; pixel_clk                                              ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                             ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; i2c_sclk         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 5.757 ; 5.870 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; i2c_sdat         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 4.769 ; 4.926 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_A_o[*]     ; cosc                                     ; 2.568 ; 2.628 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[0]    ; cosc                                     ; 2.520 ; 2.576 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[1]    ; cosc                                     ; 2.568 ; 2.628 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[2]    ; cosc                                     ; 2.561 ; 2.625 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[3]    ; cosc                                     ; 2.488 ; 2.543 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[4]    ; cosc                                     ; 2.413 ; 2.431 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[5]    ; cosc                                     ; 2.556 ; 2.602 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[6]    ; cosc                                     ; 2.475 ; 2.510 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[7]    ; cosc                                     ; 2.442 ; 2.469 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[8]    ; cosc                                     ; 2.208 ; 2.230 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[9]    ; cosc                                     ; 2.519 ; 2.545 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[10]   ; cosc                                     ; 2.447 ; 2.489 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_BA_o[*]    ; cosc                                     ; 2.654 ; 2.747 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[0]   ; cosc                                     ; 2.654 ; 2.747 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[1]   ; cosc                                     ; 2.266 ; 2.294 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CASn_o     ; cosc                                     ; 2.585 ; 2.536 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ; 1.267 ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ; 1.267 ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 3.410 ; 3.410 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 3.293 ; 3.293 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 3.306 ; 3.306 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 2.986 ; 2.986 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 2.956 ; 2.956 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 3.296 ; 3.296 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 2.761 ; 2.761 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 2.956 ; 2.956 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 3.232 ; 3.232 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 3.410 ; 3.410 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 3.242 ; 3.242 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 3.242 ; 3.242 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 3.202 ; 3.202 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 3.202 ; 3.202 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 3.069 ; 3.069 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 3.069 ; 3.069 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 3.192 ; 3.192 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_RASn_o     ; cosc                                     ; 2.350 ; 2.311 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_WEn_o      ; cosc                                     ; 2.422 ; 2.375 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ; 1.271 ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ;       ; 1.213 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ;       ; 1.213 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ;       ; 1.216 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; dbe[*]           ; cosc                                     ; 2.422 ; 2.429 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[0]          ; cosc                                     ; 2.216 ; 2.207 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[1]          ; cosc                                     ; 2.374 ; 2.376 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[2]          ; cosc                                     ; 2.391 ; 2.412 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[3]          ; cosc                                     ; 2.418 ; 2.429 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[4]          ; cosc                                     ; 2.383 ; 2.397 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[5]          ; cosc                                     ; 2.404 ; 2.414 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[6]          ; cosc                                     ; 2.422 ; 2.426 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[7]          ; cosc                                     ; 2.312 ; 2.338 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ;       ; 1.440 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dge[*]           ; cosc                                     ; 2.369 ; 2.374 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[0]          ; cosc                                     ; 2.264 ; 2.269 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[1]          ; cosc                                     ; 2.142 ; 2.124 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[2]          ; cosc                                     ; 2.369 ; 2.374 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[3]          ; cosc                                     ; 2.123 ; 2.102 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[4]          ; cosc                                     ; 2.362 ; 2.367 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[5]          ; cosc                                     ; 2.110 ; 2.093 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[6]          ; cosc                                     ; 2.205 ; 2.202 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[7]          ; cosc                                     ; 2.231 ; 2.230 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dhs              ; cosc                                     ; 2.381 ; 2.391 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dpen             ; cosc                                     ; 2.294 ; 2.298 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dre[*]           ; cosc                                     ; 2.510 ; 2.524 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[0]          ; cosc                                     ; 2.510 ; 2.524 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[1]          ; cosc                                     ; 2.452 ; 2.468 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[2]          ; cosc                                     ; 2.334 ; 2.357 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[3]          ; cosc                                     ; 2.312 ; 2.309 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[4]          ; cosc                                     ; 2.311 ; 2.312 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[5]          ; cosc                                     ; 2.319 ; 2.322 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[6]          ; cosc                                     ; 2.334 ; 2.339 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[7]          ; cosc                                     ; 2.278 ; 2.278 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dvs              ; cosc                                     ; 2.461 ; 2.489 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ; 1.391 ;       ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; i2c_sclk         ; cosc                                     ; 4.732 ; 4.857 ; Rise       ; cosc                                                   ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                     ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; i2c_sclk         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 4.972 ; 5.180 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; i2c_sdat         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 4.627 ; 4.775 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_A_o[*]     ; cosc                                     ; 1.942 ; 1.960 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[0]    ; cosc                                     ; 2.242 ; 2.292 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[1]    ; cosc                                     ; 2.289 ; 2.343 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[2]    ; cosc                                     ; 2.281 ; 2.339 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[3]    ; cosc                                     ; 2.211 ; 2.260 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[4]    ; cosc                                     ; 2.139 ; 2.153 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[5]    ; cosc                                     ; 2.277 ; 2.318 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[6]    ; cosc                                     ; 2.199 ; 2.228 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[7]    ; cosc                                     ; 2.167 ; 2.189 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[8]    ; cosc                                     ; 1.942 ; 1.960 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[9]    ; cosc                                     ; 2.241 ; 2.263 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[10]   ; cosc                                     ; 2.172 ; 2.209 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_BA_o[*]    ; cosc                                     ; 1.998 ; 2.022 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[0]   ; cosc                                     ; 2.370 ; 2.456 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[1]   ; cosc                                     ; 1.998 ; 2.022 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CASn_o     ; cosc                                     ; 2.301 ; 2.258 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ; 1.043 ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ; 1.043 ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 1.575 ; 1.575 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 2.015 ; 2.015 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 2.021 ; 2.021 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 1.750 ; 1.750 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 1.730 ; 1.730 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 2.011 ; 2.011 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 1.575 ; 1.575 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 1.720 ; 1.720 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 1.989 ; 1.989 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 2.152 ; 2.152 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 1.938 ; 1.913 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 1.957 ; 1.932 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 1.965 ; 1.965 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 1.965 ; 1.943 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 1.850 ; 1.850 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 1.850 ; 1.850 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 1.955 ; 1.955 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_RASn_o     ; cosc                                     ; 2.076 ; 2.041 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_WEn_o      ; cosc                                     ; 2.145 ; 2.102 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ; 1.048 ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ;       ; 0.988 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ;       ; 0.988 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ;       ; 0.992 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; dbe[*]           ; cosc                                     ; 1.956 ; 1.944 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[0]          ; cosc                                     ; 1.956 ; 1.944 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[1]          ; cosc                                     ; 2.107 ; 2.107 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[2]          ; cosc                                     ; 2.124 ; 2.141 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[3]          ; cosc                                     ; 2.149 ; 2.156 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[4]          ; cosc                                     ; 2.117 ; 2.127 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[5]          ; cosc                                     ; 2.137 ; 2.143 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[6]          ; cosc                                     ; 2.154 ; 2.155 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[7]          ; cosc                                     ; 2.048 ; 2.071 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ;       ; 1.218 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dge[*]           ; cosc                                     ; 1.852 ; 1.833 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[0]          ; cosc                                     ; 2.002 ; 2.004 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[1]          ; cosc                                     ; 1.884 ; 1.864 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[2]          ; cosc                                     ; 2.103 ; 2.104 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[3]          ; cosc                                     ; 1.864 ; 1.841 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[4]          ; cosc                                     ; 2.095 ; 2.097 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[5]          ; cosc                                     ; 1.852 ; 1.833 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[6]          ; cosc                                     ; 1.945 ; 1.939 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[7]          ; cosc                                     ; 1.969 ; 1.965 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dhs              ; cosc                                     ; 2.115 ; 2.121 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dpen             ; cosc                                     ; 2.029 ; 2.030 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dre[*]           ; cosc                                     ; 2.015 ; 2.011 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[0]          ; cosc                                     ; 2.238 ; 2.248 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[1]          ; cosc                                     ; 2.182 ; 2.195 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[2]          ; cosc                                     ; 2.070 ; 2.088 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[3]          ; cosc                                     ; 2.048 ; 2.042 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[4]          ; cosc                                     ; 2.047 ; 2.044 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[5]          ; cosc                                     ; 2.054 ; 2.054 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[6]          ; cosc                                     ; 2.068 ; 2.070 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[7]          ; cosc                                     ; 2.015 ; 2.011 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dvs              ; cosc                                     ; 2.191 ; 2.215 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ; 1.168 ;       ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; i2c_sclk         ; cosc                                     ; 4.604 ; 4.721 ; Rise       ; cosc                                                   ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                     ;
+---------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                        ; -3.933   ; -1.815  ; 0.0      ; 0.0     ; -3.201              ;
;  I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; -1.557   ; -1.815  ; N/A      ; N/A     ; N/A                 ;
;  I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; -3.221   ; -1.037  ; N/A      ; N/A     ; N/A                 ;
;  UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; -3.933   ; 0.153   ; 9.329    ; 0.480   ; N/A                 ;
;  UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 16.151   ; 0.188   ; N/A      ; N/A     ; N/A                 ;
;  cosc                                                   ; 0.020    ; -0.148  ; N/A      ; N/A     ; N/A                 ;
;  pixel_clk                                              ; -3.514   ; 0.195   ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS                                         ; -205.236 ; -19.238 ; 0.0      ; 0.0     ; N/A                 ;
;  I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; -11.852  ; -14.829 ; N/A      ; N/A     ; N/A                 ;
;  I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; -111.105 ; -4.261  ; N/A      ; N/A     ; N/A                 ;
;  UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; -10.832  ; 0.000   ; 0.000    ; 0.000   ; N/A                 ;
;  UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 0.000    ; 0.000   ; N/A      ; N/A     ; N/A                 ;
;  cosc                                                   ; 0.000    ; -0.233  ; N/A      ; N/A     ; N/A                 ;
;  pixel_clk                                              ; -72.268  ; 0.000   ; N/A      ; N/A     ; N/A                 ;
+---------------------------------------------------------+----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                       ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; key              ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 5.792 ; 5.790 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 5.455 ; 5.791 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 5.414 ; 5.760 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 5.211 ; 5.544 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 5.438 ; 5.770 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 5.027 ; 5.280 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 5.274 ; 5.632 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 4.354 ; 4.662 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 5.184 ; 5.521 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 4.630 ; 4.911 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 5.455 ; 5.791 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 4.748 ; 5.060 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 5.088 ; 5.389 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 4.721 ; 5.034 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 5.002 ; 5.349 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 5.049 ; 5.284 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 4.937 ; 5.273 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 4.658 ; 4.965 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; cosc                                     ; 8.586 ; 8.777 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; pixel_clk                                ; 5.456 ; 5.830 ; Rise       ; pixel_clk                                              ;
; vda[*]           ; pixel_clk                                ; 2.484 ; 2.821 ; Rise       ; pixel_clk                                              ;
;  vda[0]          ; pixel_clk                                ; 1.907 ; 2.124 ; Rise       ; pixel_clk                                              ;
;  vda[1]          ; pixel_clk                                ; 1.933 ; 2.157 ; Rise       ; pixel_clk                                              ;
;  vda[2]          ; pixel_clk                                ; 2.060 ; 2.339 ; Rise       ; pixel_clk                                              ;
;  vda[3]          ; pixel_clk                                ; 2.213 ; 2.494 ; Rise       ; pixel_clk                                              ;
;  vda[4]          ; pixel_clk                                ; 2.029 ; 2.373 ; Rise       ; pixel_clk                                              ;
;  vda[5]          ; pixel_clk                                ; 1.849 ; 2.132 ; Rise       ; pixel_clk                                              ;
;  vda[6]          ; pixel_clk                                ; 2.484 ; 2.821 ; Rise       ; pixel_clk                                              ;
;  vda[7]          ; pixel_clk                                ; 2.467 ; 2.809 ; Rise       ; pixel_clk                                              ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                          ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; key              ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; -1.693 ; -2.606 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_DQ_io[*]   ; cosc                                     ; -1.740 ; -2.476 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; -2.203 ; -3.015 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; -2.124 ; -2.932 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; -2.198 ; -3.010 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; -2.016 ; -2.791 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; -2.159 ; -2.981 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; -1.740 ; -2.476 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; -2.093 ; -2.900 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; -1.867 ; -2.616 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; -2.211 ; -3.024 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; -1.939 ; -2.706 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; -2.049 ; -2.845 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; -1.912 ; -2.679 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; -2.037 ; -2.810 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; -2.026 ; -2.791 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; -2.002 ; -2.778 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; -1.886 ; -2.641 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; cosc                                     ; -2.391 ; -3.239 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; key              ; pixel_clk                                ; -1.178 ; -2.046 ; Rise       ; pixel_clk                                              ;
; vda[*]           ; pixel_clk                                ; -0.615 ; -1.336 ; Rise       ; pixel_clk                                              ;
;  vda[0]          ; pixel_clk                                ; -0.615 ; -1.336 ; Rise       ; pixel_clk                                              ;
;  vda[1]          ; pixel_clk                                ; -0.649 ; -1.366 ; Rise       ; pixel_clk                                              ;
;  vda[2]          ; pixel_clk                                ; -0.692 ; -1.448 ; Rise       ; pixel_clk                                              ;
;  vda[3]          ; pixel_clk                                ; -0.771 ; -1.519 ; Rise       ; pixel_clk                                              ;
;  vda[4]          ; pixel_clk                                ; -0.703 ; -1.490 ; Rise       ; pixel_clk                                              ;
;  vda[5]          ; pixel_clk                                ; -0.634 ; -1.338 ; Rise       ; pixel_clk                                              ;
;  vda[6]          ; pixel_clk                                ; -0.913 ; -1.745 ; Rise       ; pixel_clk                                              ;
;  vda[7]          ; pixel_clk                                ; -0.881 ; -1.693 ; Rise       ; pixel_clk                                              ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                               ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+
; i2c_sclk         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 12.518 ; 12.128 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; i2c_sdat         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 10.194 ; 9.853  ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_A_o[*]     ; cosc                                     ; 5.756  ; 5.405  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[0]    ; cosc                                     ; 5.539  ; 5.234  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[1]    ; cosc                                     ; 5.660  ; 5.277  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[2]    ; cosc                                     ; 5.756  ; 5.405  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[3]    ; cosc                                     ; 5.511  ; 5.223  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[4]    ; cosc                                     ; 5.345  ; 5.006  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[5]    ; cosc                                     ; 5.601  ; 5.247  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[6]    ; cosc                                     ; 5.467  ; 5.157  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[7]    ; cosc                                     ; 5.418  ; 5.058  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[8]    ; cosc                                     ; 4.819  ; 4.568  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[9]    ; cosc                                     ; 5.496  ; 5.168  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[10]   ; cosc                                     ; 5.431  ; 5.100  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_BA_o[*]    ; cosc                                     ; 5.846  ; 5.521  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[0]   ; cosc                                     ; 5.846  ; 5.521  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[1]   ; cosc                                     ; 4.899  ; 4.696  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CASn_o     ; cosc                                     ; 5.222  ; 5.504  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ; 2.793  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ; 2.793  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 5.871  ; 5.825  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 5.594  ; 5.479  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 5.871  ; 5.528  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 5.733  ; 5.337  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 5.434  ; 5.058  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 5.652  ; 5.472  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 5.498  ; 5.135  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 5.759  ; 5.376  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 5.443  ; 5.443  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 5.825  ; 5.825  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 5.453  ; 5.453  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 5.453  ; 5.453  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 5.390  ; 5.390  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 5.390  ; 5.390  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 5.187  ; 5.114  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 5.206  ; 5.114  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 5.380  ; 5.380  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_RASn_o     ; cosc                                     ; 4.825  ; 5.108  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_WEn_o      ; cosc                                     ; 4.975  ; 5.219  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ; 2.790  ;        ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ;        ; 2.516  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ;        ; 2.516  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ;        ; 2.516  ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; dbe[*]           ; cosc                                     ; 5.298  ; 4.938  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[0]          ; cosc                                     ; 4.889  ; 4.524  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[1]          ; cosc                                     ; 5.202  ; 4.832  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[2]          ; cosc                                     ; 5.290  ; 4.901  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[3]          ; cosc                                     ; 5.298  ; 4.938  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[4]          ; cosc                                     ; 5.231  ; 4.854  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[5]          ; cosc                                     ; 5.267  ; 4.898  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[6]          ; cosc                                     ; 5.271  ; 4.913  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[7]          ; cosc                                     ; 5.029  ; 4.745  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ;        ; 3.011  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dge[*]           ; cosc                                     ; 5.229  ; 4.842  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[0]          ; cosc                                     ; 4.996  ; 4.668  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[1]          ; cosc                                     ; 4.631  ; 4.361  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[2]          ; cosc                                     ; 5.229  ; 4.842  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[3]          ; cosc                                     ; 4.630  ; 4.337  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[4]          ; cosc                                     ; 5.210  ; 4.841  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[5]          ; cosc                                     ; 4.589  ; 4.315  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[6]          ; cosc                                     ; 4.871  ; 4.527  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[7]          ; cosc                                     ; 4.923  ; 4.582  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dhs              ; cosc                                     ; 5.258  ; 4.885  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dpen             ; cosc                                     ; 5.008  ; 4.697  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dre[*]           ; cosc                                     ; 5.379  ; 5.095  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[0]          ; cosc                                     ; 5.379  ; 5.095  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[1]          ; cosc                                     ; 5.305  ; 4.991  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[2]          ; cosc                                     ; 5.066  ; 4.756  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[3]          ; cosc                                     ; 5.017  ; 4.693  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[4]          ; cosc                                     ; 4.978  ; 4.697  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[5]          ; cosc                                     ; 5.050  ; 4.715  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[6]          ; cosc                                     ; 5.062  ; 4.745  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[7]          ; cosc                                     ; 4.947  ; 4.606  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dvs              ; cosc                                     ; 5.364  ; 5.004  ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ; 2.769  ;        ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; i2c_sclk         ; cosc                                     ; 10.298 ; 9.881  ; Rise       ; cosc                                                   ;
+------------------+------------------------------------------+--------+--------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                     ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port        ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+
; i2c_sclk         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 4.972 ; 5.180 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; i2c_sdat         ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK ; 4.627 ; 4.775 ; Rise       ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ;
; SDRAM_A_o[*]     ; cosc                                     ; 1.942 ; 1.960 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[0]    ; cosc                                     ; 2.242 ; 2.292 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[1]    ; cosc                                     ; 2.289 ; 2.343 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[2]    ; cosc                                     ; 2.281 ; 2.339 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[3]    ; cosc                                     ; 2.211 ; 2.260 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[4]    ; cosc                                     ; 2.139 ; 2.153 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[5]    ; cosc                                     ; 2.277 ; 2.318 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[6]    ; cosc                                     ; 2.199 ; 2.228 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[7]    ; cosc                                     ; 2.167 ; 2.189 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[8]    ; cosc                                     ; 1.942 ; 1.960 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[9]    ; cosc                                     ; 2.241 ; 2.263 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_A_o[10]   ; cosc                                     ; 2.172 ; 2.209 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_BA_o[*]    ; cosc                                     ; 1.998 ; 2.022 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[0]   ; cosc                                     ; 2.370 ; 2.456 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_BA_o[1]   ; cosc                                     ; 1.998 ; 2.022 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CASn_o     ; cosc                                     ; 2.301 ; 2.258 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ; 1.043 ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ; 1.043 ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ_io[*]   ; cosc                                     ; 1.575 ; 1.575 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[0]  ; cosc                                     ; 2.015 ; 2.015 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[1]  ; cosc                                     ; 2.021 ; 2.021 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[2]  ; cosc                                     ; 1.750 ; 1.750 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[3]  ; cosc                                     ; 1.730 ; 1.730 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[4]  ; cosc                                     ; 2.011 ; 2.011 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[5]  ; cosc                                     ; 1.575 ; 1.575 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[6]  ; cosc                                     ; 1.720 ; 1.720 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[7]  ; cosc                                     ; 1.989 ; 1.989 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[8]  ; cosc                                     ; 2.152 ; 2.152 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[9]  ; cosc                                     ; 1.938 ; 1.913 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[10] ; cosc                                     ; 1.957 ; 1.932 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[11] ; cosc                                     ; 1.965 ; 1.965 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[12] ; cosc                                     ; 1.965 ; 1.943 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[13] ; cosc                                     ; 1.850 ; 1.850 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[14] ; cosc                                     ; 1.850 ; 1.850 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_DQ_io[15] ; cosc                                     ; 1.955 ; 1.955 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_RASn_o     ; cosc                                     ; 2.076 ; 2.041 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_WEn_o      ; cosc                                     ; 2.145 ; 2.102 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ; 1.048 ;       ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_CLK_o[*]   ; cosc                                     ;       ; 0.988 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
;  SDRAM_CLK_o[0]  ; cosc                                     ;       ; 0.988 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; eclk             ; cosc                                     ;       ; 0.992 ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ;
; dbe[*]           ; cosc                                     ; 1.956 ; 1.944 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[0]          ; cosc                                     ; 1.956 ; 1.944 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[1]          ; cosc                                     ; 2.107 ; 2.107 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[2]          ; cosc                                     ; 2.124 ; 2.141 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[3]          ; cosc                                     ; 2.149 ; 2.156 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[4]          ; cosc                                     ; 2.117 ; 2.127 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[5]          ; cosc                                     ; 2.137 ; 2.143 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[6]          ; cosc                                     ; 2.154 ; 2.155 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dbe[7]          ; cosc                                     ; 2.048 ; 2.071 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ;       ; 1.218 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dge[*]           ; cosc                                     ; 1.852 ; 1.833 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[0]          ; cosc                                     ; 2.002 ; 2.004 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[1]          ; cosc                                     ; 1.884 ; 1.864 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[2]          ; cosc                                     ; 2.103 ; 2.104 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[3]          ; cosc                                     ; 1.864 ; 1.841 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[4]          ; cosc                                     ; 2.095 ; 2.097 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[5]          ; cosc                                     ; 1.852 ; 1.833 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[6]          ; cosc                                     ; 1.945 ; 1.939 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dge[7]          ; cosc                                     ; 1.969 ; 1.965 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dhs              ; cosc                                     ; 2.115 ; 2.121 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dpen             ; cosc                                     ; 2.029 ; 2.030 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dre[*]           ; cosc                                     ; 2.015 ; 2.011 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[0]          ; cosc                                     ; 2.238 ; 2.248 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[1]          ; cosc                                     ; 2.182 ; 2.195 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[2]          ; cosc                                     ; 2.070 ; 2.088 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[3]          ; cosc                                     ; 2.048 ; 2.042 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[4]          ; cosc                                     ; 2.047 ; 2.044 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[5]          ; cosc                                     ; 2.054 ; 2.054 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[6]          ; cosc                                     ; 2.068 ; 2.070 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
;  dre[7]          ; cosc                                     ; 2.015 ; 2.011 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dvs              ; cosc                                     ; 2.191 ; 2.215 ; Rise       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; dclk             ; cosc                                     ; 1.168 ;       ; Fall       ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ;
; i2c_sclk         ; cosc                                     ; 4.604 ; 4.721 ; Rise       ; cosc                                                   ;
+------------------+------------------------------------------+-------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; dclk            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dpen            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dhs             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dvs             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dre[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dre[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dre[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dre[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dre[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dre[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dre[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dre[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dge[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dge[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dge[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dge[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dge[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dge[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dge[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dge[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbe[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbe[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbe[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbe[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbe[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbe[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbe[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbe[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; i2c_sclk        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_CLK_o[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_RASn_o    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_CASn_o    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_WEn_o     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_BA_o[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_BA_o[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_A_o[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; eclk            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; i2c_sdat        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDRAM_DQ_io[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i2c_sdat                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[0]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[1]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[2]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[3]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[4]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[5]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[6]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[7]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[8]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[9]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[10]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[11]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[12]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[13]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[14]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ_io[15]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; cosc                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; pixel_clk               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vda[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vda[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vda[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vda[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vda[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vda[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vda[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vda[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dclk            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dpen            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dhs             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dvs             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dre[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dre[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dre[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dre[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dre[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dre[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dre[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dre[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dge[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dge[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dge[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dge[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dge[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dge[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dge[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dge[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dbe[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dbe[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dbe[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dbe[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dbe[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dbe[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dbe[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; dbe[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
; i2c_sclk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_CLK_o[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_RASn_o    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_CASn_o    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_WEn_o     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_BA_o[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_BA_o[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_A_o[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; eclk            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; i2c_sdat        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; SDRAM_DQ_io[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-007 V                  ; 3.13 V              ; -0.0523 V           ; 0.297 V                              ; 0.208 V                              ; 6.96e-010 s                 ; 6.32e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-007 V                 ; 3.13 V             ; -0.0523 V          ; 0.297 V                             ; 0.208 V                             ; 6.96e-010 s                ; 6.32e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00825 V          ; 0.106 V                              ; 0.017 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00825 V         ; 0.106 V                             ; 0.017 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-007 V                  ; 3.11 V              ; -0.0307 V           ; 0.287 V                              ; 0.283 V                              ; 1.36e-009 s                 ; 1.1e-009 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-007 V                 ; 3.11 V             ; -0.0307 V          ; 0.287 V                             ; 0.283 V                             ; 1.36e-009 s                ; 1.1e-009 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dclk            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dpen            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dhs             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dvs             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dre[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dre[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dre[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dre[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dre[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dre[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dre[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dre[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dge[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dge[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dge[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dge[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dge[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dge[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dge[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dge[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dbe[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dbe[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dbe[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dbe[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dbe[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dbe[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dbe[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; dbe[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
; i2c_sclk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_CLK_o[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_RASn_o    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_CASn_o    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_WEn_o     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_BA_o[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_BA_o[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_A_o[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; eclk            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; i2c_sdat        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; SDRAM_DQ_io[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-007 V                   ; 3.59 V              ; -0.0869 V           ; 0.332 V                              ; 0.187 V                              ; 4.6e-010 s                  ; 4.2e-010 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-007 V                  ; 3.59 V             ; -0.0869 V          ; 0.332 V                             ; 0.187 V                             ; 4.6e-010 s                 ; 4.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0748 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0748 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-007 V                  ; 3.55 V              ; -0.0531 V           ; 0.341 V                              ; 0.351 V                              ; 9.04e-010 s                 ; 7.28e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.29e-007 V                 ; 3.55 V             ; -0.0531 V          ; 0.341 V                             ; 0.351 V                             ; 9.04e-010 s                ; 7.28e-010 s                ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; cosc                                                   ; cosc                                                   ; 437      ; 0        ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; cosc                                                   ; 2        ; 2        ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; 29       ; 29       ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; 158      ; 0        ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; 20       ; 6        ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; 377      ; 0        ; 0        ; 0        ;
; pixel_clk                                              ; pixel_clk                                              ; 450      ; 0        ; 0        ; 0        ;
; pixel_clk                                              ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 0        ; 0        ; 0        ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 8454     ; 0        ; 0        ; 0        ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 4939     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; cosc                                                   ; cosc                                                   ; 437      ; 0        ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; cosc                                                   ; 2        ; 2        ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; 29       ; 29       ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; 158      ; 0        ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]                ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; 20       ; 6        ; 0        ; 0        ;
; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK               ; 377      ; 0        ; 0        ; 0        ;
; pixel_clk                                              ; pixel_clk                                              ; 450      ; 0        ; 0        ; 0        ;
; pixel_clk                                              ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 0        ; 0        ; 0        ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 8454     ; 0        ; 0        ; 0        ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] ; 4939     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                          ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 111      ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                           ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] ; 111      ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design.


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design.


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 1246  ; 1246 ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 87    ; 87   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Sun Jan 15 16:07:26 2012
Info: Command: quartus_sta bilinear -c bilinear
Info: qsta_default_script.tcl version: #2
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "I2C_AV_Config|LUT_DATA[12]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[14]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[1]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[6]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[0]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[10]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[3]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[8]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[2]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[9]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[5]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[7]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[4]|combout" is a latch
    Warning: Node "I2C_AV_Config|LUT_DATA[11]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'bilinear.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_9nn1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe4|dffe5a* 
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name cosc cosc
    Info: create_generated_clock -source {UUT|U_pll2|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 8 -duty_cycle 50.00 -name {UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0]} {UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {UUT|U_pll2|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1]} {UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK
    Info: create_clock -period 1.000 -name pixel_clk pixel_clk
    Info: create_clock -period 1.000 -name I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] I2C_V_Config:I2C_AV_Config|LUT_INDEX[0]
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From pixel_clk (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From cosc (Rise) to cosc (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to cosc (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to cosc (Rise) (setup and hold)
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Warning: From cosc (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From cosc (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From pixel_clk (Rise) to pixel_clk (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.933
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.933       -10.832 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -3.514       -72.268 pixel_clk 
    Info:    -3.221      -111.105 I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK 
    Info:    -1.487       -11.031 I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] 
    Info:     0.020         0.000 cosc 
    Info:    16.151         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] 
Info: Worst-case hold slack is -1.815
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.815       -14.829 I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] 
    Info:    -1.037        -4.261 I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK 
    Info:    -0.148        -0.148 cosc 
    Info:     0.445         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.455         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] 
    Info:     0.503         0.000 pixel_clk 
Info: Worst-case recovery slack is 9.329
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.329         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 1.095
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.095         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From pixel_clk (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From cosc (Rise) to cosc (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to cosc (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to cosc (Rise) (setup and hold)
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Warning: From cosc (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From cosc (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From pixel_clk (Rise) to pixel_clk (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.475
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.475        -9.433 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -3.070       -62.427 pixel_clk 
    Info:    -2.926      -100.591 I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK 
    Info:    -1.557       -11.852 I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] 
    Info:     0.062         0.000 cosc 
    Info:    16.778         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] 
Info: Worst-case hold slack is -1.589
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.589       -11.773 I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] 
    Info:    -0.976        -4.093 I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK 
    Info:    -0.140        -0.140 cosc 
    Info:     0.402         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.404         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] 
    Info:     0.472         0.000 pixel_clk 
Info: Worst-case recovery slack is 9.515
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.515         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 0.995
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.995         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From pixel_clk (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Warning: From cosc (Rise) to cosc (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to cosc (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to cosc (Rise) (setup and hold)
    Warning: From UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) to UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Warning: From cosc (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) (setup and hold)
    Warning: From cosc (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) to I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Fall) (setup and hold)
    Warning: From pixel_clk (Rise) to pixel_clk (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Rise) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
    Warning: From I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) to I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] (Fall) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.641
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.641        -4.458 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.962       -14.039 pixel_clk 
    Info:    -0.792       -19.634 I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK 
    Info:    -0.036        -0.036 I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] 
    Info:     0.240         0.000 cosc 
    Info:    21.160         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] 
Info: Worst-case hold slack is -0.982
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.982       -10.063 I2C_V_Config:I2C_AV_Config|LUT_INDEX[0] 
    Info:    -0.461        -1.940 I2C_V_Config:I2C_AV_Config|mI2C_CTRL_CLK 
    Info:    -0.133        -0.233 cosc 
    Info:     0.153         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.188         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[1] 
    Info:     0.195         0.000 pixel_clk 
Info: Worst-case recovery slack is 11.077
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    11.077         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 0.480
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.480         0.000 UUT|U_pll2|altpll_component|auto_generated|pll1|clk[0] 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Parallel compilation was enabled and used an average of 1.0 processors and a maximum of 2 processors out of 2 processors allowed
    Info: Less than 1% of process time was spent using more than one processor
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 91 warnings
    Info: Peak virtual memory: 217 megabytes
    Info: Processing ended: Sun Jan 15 16:07:42 2012
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:14


