TimeQuest Timing Analyzer report for rtc
Thu Mar 21 11:02:32 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_div_1seg_state'
 14. Slow 1200mV 85C Model Setup: 'div_1seg:div_1seg_inst|clk_state'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'div_1seg:div_1seg_inst|clk_state'
 17. Slow 1200mV 85C Model Hold: 'clk_div_1seg_state'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_1seg_state'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'div_1seg:div_1seg_inst|clk_state'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'clk'
 35. Slow 1200mV 0C Model Setup: 'clk_div_1seg_state'
 36. Slow 1200mV 0C Model Setup: 'div_1seg:div_1seg_inst|clk_state'
 37. Slow 1200mV 0C Model Hold: 'clk'
 38. Slow 1200mV 0C Model Hold: 'div_1seg:div_1seg_inst|clk_state'
 39. Slow 1200mV 0C Model Hold: 'clk_div_1seg_state'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_1seg_state'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'div_1seg:div_1seg_inst|clk_state'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'clk'
 56. Fast 1200mV 0C Model Setup: 'clk_div_1seg_state'
 57. Fast 1200mV 0C Model Setup: 'div_1seg:div_1seg_inst|clk_state'
 58. Fast 1200mV 0C Model Hold: 'clk'
 59. Fast 1200mV 0C Model Hold: 'div_1seg:div_1seg_inst|clk_state'
 60. Fast 1200mV 0C Model Hold: 'clk_div_1seg_state'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_1seg_state'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'div_1seg:div_1seg_inst|clk_state'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Propagation Delay
 77. Minimum Propagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Slow Corner Signal Integrity Metrics
 81. Fast Corner Signal Integrity Metrics
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; rtc                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; clk                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                              ;
; clk_div_1seg_state               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_1seg_state }               ;
; div_1seg:div_1seg_inst|clk_state ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_1seg:div_1seg_inst|clk_state } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                          ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; 258.8 MHz  ; 250.0 MHz       ; clk                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 580.38 MHz ; 500.0 MHz       ; clk_div_1seg_state ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -2.864 ; -64.836       ;
; clk_div_1seg_state               ; -0.723 ; -3.831        ;
; div_1seg:div_1seg_inst|clk_state ; 0.200  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -0.134 ; -0.134        ;
; div_1seg:div_1seg_inst|clk_state ; 0.008  ; 0.000         ;
; clk_div_1seg_state               ; 0.322  ; 0.000         ;
+----------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -3.000 ; -28.000       ;
; clk_div_1seg_state               ; -1.000 ; -16.000       ;
; div_1seg:div_1seg_inst|clk_state ; -1.000 ; -1.000        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.864 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.061     ; 3.798      ;
; -2.859 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.061     ; 3.793      ;
; -2.718 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.061     ; 3.652      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.680 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.969      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.676 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.965      ;
; -2.670 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.431     ; 3.234      ;
; -2.658 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.592      ;
; -2.658 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.592      ;
; -2.658 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.592      ;
; -2.658 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.592      ;
; -2.658 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.947      ;
; -2.654 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.588      ;
; -2.654 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.588      ;
; -2.654 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.588      ;
; -2.654 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.588      ;
; -2.654 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.943      ;
; -2.618 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.061     ; 3.552      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.559 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.848      ;
; -2.549 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.431     ; 3.113      ;
; -2.537 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.471      ;
; -2.537 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.471      ;
; -2.537 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.471      ;
; -2.537 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.471      ;
; -2.537 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.826      ;
; -2.530 ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.431     ; 3.094      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.524 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.443      ;
; -2.502 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.431     ; 3.066      ;
; -2.502 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.431     ; 3.066      ;
; -2.502 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.431     ; 3.066      ;
; -2.502 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.431     ; 3.066      ;
; -2.502 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.421      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.449 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.738      ;
; -2.427 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.361      ;
; -2.427 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.361      ;
; -2.427 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.361      ;
; -2.427 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.361      ;
; -2.427 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.294      ; 3.716      ;
; -2.405 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.324      ;
; -2.405 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.324      ;
; -2.405 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.324      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div_1seg_state'                                                                              ;
+--------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; -0.723 ; contador[2] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.657      ;
; -0.643 ; contador[1] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.577      ;
; -0.621 ; contador[0] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.555      ;
; -0.607 ; contador[6] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.075     ; 1.527      ;
; -0.607 ; contador[2] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.541      ;
; -0.601 ; contador[2] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.535      ;
; -0.600 ; contador[1] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.534      ;
; -0.587 ; contador[4] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.521      ;
; -0.585 ; contador[0] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.519      ;
; -0.527 ; contador[1] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.461      ;
; -0.505 ; contador[0] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.439      ;
; -0.504 ; contador[3] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.438      ;
; -0.492 ; contador[2] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.773      ;
; -0.484 ; contador[1] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.418      ;
; -0.469 ; contador[0] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.403      ;
; -0.468 ; contador[3] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.402      ;
; -0.412 ; contador[1] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.693      ;
; -0.390 ; contador[0] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.671      ;
; -0.370 ; contador[2] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.651      ;
; -0.369 ; contador[1] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.650      ;
; -0.356 ; contador[4] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.637      ;
; -0.354 ; contador[0] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.635      ;
; -0.273 ; contador[3] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.554      ;
; -0.237 ; contador[3] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.518      ;
; -0.234 ; contador[4] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.515      ;
; -0.206 ; contador[7] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.075     ; 1.126      ;
; -0.157 ; contador[5] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.438      ;
; -0.121 ; contador[5] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.402      ;
; -0.097 ; contador[1] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.031      ;
; -0.076 ; contador[3] ; contador_unidades[3] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.010      ;
; -0.073 ; contador[0] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.007      ;
; -0.072 ; contador[5] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.006      ;
; -0.072 ; contador[3] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.006      ;
; -0.072 ; contador[6] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.075     ; 0.992      ;
; -0.071 ; contador[1] ; contador_unidades[1] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.005      ;
; -0.071 ; contador[2] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.005      ;
; -0.070 ; contador[4] ; contador_decenas[0]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 1.004      ;
; -0.064 ; contador[7] ; contador_decenas[3]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.075     ; 0.984      ;
; -0.061 ; contador[0] ; contador_unidades[0] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 0.995      ;
; -0.051 ; contador[4] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 0.985      ;
; 0.053  ; contador[6] ; contador_decenas[2]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.075     ; 0.867      ;
; 0.099  ; contador[2] ; contador_unidades[2] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 1.182      ;
; 0.275  ; contador[0] ; contador[0]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.061     ; 0.659      ;
; 0.291  ; contador[5] ; contador_decenas[1]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.286      ; 0.990      ;
+--------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div_1seg:div_1seg_inst|clk_state'                                                                                  ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; 0.200 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; 0.500        ; 0.745      ; 1.249      ;
; 0.738 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; 1.000        ; 0.745      ; 1.211      ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.134 ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; clk         ; 0.000        ; 2.409      ; 2.651      ;
; 0.423  ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; clk         ; -0.500       ; 2.409      ; 2.708      ;
; 0.535  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[1]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.768      ;
; 0.536  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[2]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.769      ;
; 0.538  ; div_1seg:div_1seg_inst|count[3]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.771      ;
; 0.538  ; div_1seg:div_1seg_inst|count[5]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.771      ;
; 0.540  ; div_1seg:div_1seg_inst|count[4]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.773      ;
; 0.542  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.775      ;
; 0.544  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.545  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.778      ;
; 0.546  ; div_1seg:div_1seg_inst|count[23] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.779      ;
; 0.546  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.779      ;
; 0.546  ; div_1seg:div_1seg_inst|count[21] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.779      ;
; 0.549  ; div_1seg:div_1seg_inst|count[22] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.782      ;
; 0.556  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.557  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.559  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[0]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.792      ;
; 0.559  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.792      ;
; 0.560  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.561  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.076      ; 0.794      ;
; 0.705  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[7]  ; clk                              ; clk         ; 0.000        ; 0.061      ; 0.923      ;
; 0.708  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[6]  ; clk                              ; clk         ; 0.000        ; 0.061      ; 0.926      ;
; 0.708  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[8]  ; clk                              ; clk         ; 0.000        ; 0.061      ; 0.926      ;
; 0.740  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.328      ;
; 0.810  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[2]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.043      ;
; 0.812  ; div_1seg:div_1seg_inst|count[3]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.045      ;
; 0.817  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.050      ;
; 0.818  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.051      ;
; 0.820  ; div_1seg:div_1seg_inst|count[21] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.053      ;
; 0.824  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.057      ;
; 0.826  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[1]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.059      ;
; 0.826  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.059      ;
; 0.827  ; div_1seg:div_1seg_inst|count[4]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.060      ;
; 0.828  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[2]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.061      ;
; 0.831  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.064      ;
; 0.832  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.065      ;
; 0.833  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.066      ;
; 0.833  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.066      ;
; 0.833  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.421      ;
; 0.834  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.067      ;
; 0.835  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.068      ;
; 0.836  ; div_1seg:div_1seg_inst|count[22] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.069      ;
; 0.845  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.078      ;
; 0.847  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.080      ;
; 0.847  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.080      ;
; 0.848  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.081      ;
; 0.849  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.082      ;
; 0.850  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.083      ;
; 0.850  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.438      ;
; 0.852  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.440      ;
; 0.852  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.440      ;
; 0.864  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[9]  ; clk                              ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.881  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.469      ;
; 0.920  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.153      ;
; 0.922  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.155      ;
; 0.922  ; div_1seg:div_1seg_inst|count[3]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.155      ;
; 0.927  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.160      ;
; 0.928  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.161      ;
; 0.929  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.162      ;
; 0.930  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.163      ;
; 0.930  ; div_1seg:div_1seg_inst|count[21] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.163      ;
; 0.936  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.169      ;
; 0.938  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.171      ;
; 0.940  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.173      ;
; 0.941  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.174      ;
; 0.943  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.176      ;
; 0.943  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.176      ;
; 0.943  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.531      ;
; 0.944  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.177      ;
; 0.945  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.178      ;
; 0.945  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.533      ;
; 0.945  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.178      ;
; 0.946  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.179      ;
; 0.947  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.180      ;
; 0.957  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.190      ;
; 0.959  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.192      ;
; 0.959  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.192      ;
; 0.960  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.193      ;
; 0.961  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.194      ;
; 0.962  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.550      ;
; 0.962  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.550      ;
; 0.964  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.552      ;
; 0.964  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.552      ;
; 0.979  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[8]  ; clk                              ; clk         ; 0.000        ; 0.061      ; 1.197      ;
; 0.983  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.571      ;
; 0.993  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.581      ;
; 0.996  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[7]  ; clk                              ; clk         ; 0.000        ; 0.061      ; 1.214      ;
; 0.996  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[9]  ; clk                              ; clk         ; 0.000        ; 0.061      ; 1.214      ;
; 0.998  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[8]  ; clk                              ; clk         ; 0.000        ; 0.061      ; 1.216      ;
; 1.032  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.265      ;
; 1.039  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.272      ;
; 1.040  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.273      ;
; 1.041  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.274      ;
; 1.042  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.275      ;
; 1.050  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.283      ;
; 1.053  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.286      ;
; 1.055  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.288      ;
; 1.055  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.288      ;
; 1.055  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.431      ; 1.643      ;
; 1.056  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.076      ; 1.289      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div_1seg:div_1seg_inst|clk_state'                                                                                   ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; 0.008 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; 0.000        ; 0.794      ; 1.168      ;
; 0.545 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; -0.500       ; 0.794      ; 1.205      ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div_1seg_state'                                                                              ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; 0.322 ; contador[5] ; contador_decenas[1]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 0.901      ;
; 0.362 ; contador[0] ; contador[0]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.580      ;
; 0.502 ; contador[5] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.081      ;
; 0.504 ; contador[5] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.083      ;
; 0.519 ; contador[2] ; contador_unidades[2] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.098      ;
; 0.532 ; contador[6] ; contador_decenas[2]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.075      ; 0.764      ;
; 0.565 ; contador[6] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.075      ; 0.797      ;
; 0.573 ; contador[4] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.791      ;
; 0.576 ; contador[5] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.794      ;
; 0.576 ; contador[3] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.794      ;
; 0.585 ; contador[0] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.803      ;
; 0.593 ; contador[2] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.811      ;
; 0.596 ; contador[4] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.175      ;
; 0.598 ; contador[4] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.177      ;
; 0.605 ; contador[1] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.823      ;
; 0.614 ; contador[3] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.193      ;
; 0.616 ; contador[3] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.195      ;
; 0.659 ; contador[7] ; contador_decenas[3]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.075      ; 0.891      ;
; 0.686 ; contador[4] ; contador_decenas[0]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.904      ;
; 0.686 ; contador[0] ; contador_unidades[0] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.904      ;
; 0.692 ; contador[1] ; contador_unidades[1] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.910      ;
; 0.693 ; contador[7] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.075      ; 0.925      ;
; 0.694 ; contador[3] ; contador_unidades[3] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 0.912      ;
; 0.726 ; contador[0] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.305      ;
; 0.728 ; contador[0] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.307      ;
; 0.728 ; contador[2] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.307      ;
; 0.730 ; contador[2] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.309      ;
; 0.742 ; contador[1] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.321      ;
; 0.744 ; contador[1] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.422      ; 1.323      ;
; 0.840 ; contador[6] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.075      ; 1.072      ;
; 0.847 ; contador[4] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.065      ;
; 0.863 ; contador[3] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; contador[0] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.081      ;
; 0.865 ; contador[0] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; contador[3] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.083      ;
; 0.867 ; contador[2] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.085      ;
; 0.879 ; contador[1] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.097      ;
; 0.881 ; contador[1] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.099      ;
; 0.975 ; contador[0] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.193      ;
; 0.977 ; contador[0] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.195      ;
; 0.977 ; contador[2] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.195      ;
; 0.979 ; contador[2] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.197      ;
; 0.991 ; contador[1] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.209      ;
; 0.993 ; contador[1] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.061      ; 1.211      ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|clk_state ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[9]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[0]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[1]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[2]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[3]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[4]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[5]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[10] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[11] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[12] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[13] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[14] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[15] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[16] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[17] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[18] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[19] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[20] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[21] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[22] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|clk_state ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[9]  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[0]|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[1]|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[2]|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[3]|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[4]|clk       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[5]|clk       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[10]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[11]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[12]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[13]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[14]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[15]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[16]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[17]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[18]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[19]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[20]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[21]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[22]|clk      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[23]|clk      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|clk_state|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[6]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[7]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[8]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[9]|clk       ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|clk_state ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[6]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[7]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[8]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[9]  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[10] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[11] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[12] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[13] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[14] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[15] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[16] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[17] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[18] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[19] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[20] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[21] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[22] ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[23] ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[0]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[1]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_1seg_state'                                                                   ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[3]                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[6]                         ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[7]                         ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[1]                 ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[2]                 ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[3]                 ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[2]                ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[0]                         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[1]                         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[2]                         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[3]                         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[4]                         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[5]                         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[0]                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[0]                ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[1]                ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[3]                ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[0]                         ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[1]                         ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[2]                         ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[3]                         ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[4]                         ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[5]                         ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[0]                 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[0]                ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[1]                ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[3]                ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[6]                         ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[7]                         ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[1]                 ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[2]                 ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[3]                 ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[2]                ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[6]|clk                     ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[7]|clk                     ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[1]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[2]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[3]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[2]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[0]|clk                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[1]|clk                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[2]|clk                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[3]|clk                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[4]|clk                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[5]|clk                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[0]|clk             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[0]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[1]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[3]|clk            ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|inclk[0] ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state|q                ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|inclk[0] ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|outclk   ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[0]|clk                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[1]|clk                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[2]|clk                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[3]|clk                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[4]|clk                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[5]|clk                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[0]|clk             ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[0]|clk            ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[1]|clk            ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[3]|clk            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[6]|clk                     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[7]|clk                     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[1]|clk             ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[2]|clk             ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[3]|clk             ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[2]|clk            ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'div_1seg:div_1seg_inst|clk_state'                                                         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state        ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_1seg:div_1seg_inst|clk_state ; Rise       ; div_1seg_inst|clk_state|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_1seg:div_1seg_inst|clk_state ; Rise       ; div_1seg_inst|clk_state|q ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state|clk    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; start     ; clk_div_1seg_state ; 2.967 ; 3.431 ; Rise       ; clk_div_1seg_state ;
; stop      ; clk_div_1seg_state ; 2.745 ; 3.222 ; Rise       ; clk_div_1seg_state ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; start     ; clk_div_1seg_state ; -2.239 ; -2.677 ; Rise       ; clk_div_1seg_state ;
; stop      ; clk_div_1seg_state ; -2.013 ; -2.490 ; Rise       ; clk_div_1seg_state ;
+-----------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+----------------------+--------------------+--------+--------+------------+--------------------+
; Data Port            ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+----------------------+--------------------+--------+--------+------------+--------------------+
; clk_div_1seg         ; clk_div_1seg_state ; 3.532  ;        ; Rise       ; clk_div_1seg_state ;
; display_decenas[*]   ; clk_div_1seg_state ; 17.411 ; 17.369 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[0]  ; clk_div_1seg_state ; 17.071 ; 17.085 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[1]  ; clk_div_1seg_state ; 17.215 ; 17.289 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[2]  ; clk_div_1seg_state ; 17.309 ; 17.369 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[3]  ; clk_div_1seg_state ; 16.797 ; 16.712 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[4]  ; clk_div_1seg_state ; 16.809 ; 16.620 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[5]  ; clk_div_1seg_state ; 17.411 ; 17.318 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[6]  ; clk_div_1seg_state ; 16.833 ; 16.752 ; Rise       ; clk_div_1seg_state ;
; display_unidades[*]  ; clk_div_1seg_state ; 20.415 ; 20.275 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[0] ; clk_div_1seg_state ; 19.291 ; 19.193 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[1] ; clk_div_1seg_state ; 18.957 ; 18.895 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[2] ; clk_div_1seg_state ; 18.927 ; 18.862 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[3] ; clk_div_1seg_state ; 20.140 ; 19.992 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[4] ; clk_div_1seg_state ; 20.415 ; 20.275 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[5] ; clk_div_1seg_state ; 20.385 ; 20.236 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[6] ; clk_div_1seg_state ; 20.143 ; 19.993 ; Rise       ; clk_div_1seg_state ;
; clk_div_1seg         ; clk_div_1seg_state ;        ; 3.532  ; Fall       ; clk_div_1seg_state ;
+----------------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------------+--------------------+-------+-------+------------+--------------------+
; Data Port            ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------------+--------------------+-------+-------+------------+--------------------+
; clk_div_1seg         ; clk_div_1seg_state ; 3.473 ;       ; Rise       ; clk_div_1seg_state ;
; display_decenas[*]   ; clk_div_1seg_state ; 5.426 ; 5.363 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[0]  ; clk_div_1seg_state ; 7.613 ; 7.563 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[1]  ; clk_div_1seg_state ; 7.661 ; 7.603 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[2]  ; clk_div_1seg_state ; 7.734 ; 7.667 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[3]  ; clk_div_1seg_state ; 5.426 ; 5.363 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[4]  ; clk_div_1seg_state ; 5.786 ; 5.719 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[5]  ; clk_div_1seg_state ; 6.110 ; 6.030 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[6]  ; clk_div_1seg_state ; 5.768 ; 5.703 ; Rise       ; clk_div_1seg_state ;
; display_unidades[*]  ; clk_div_1seg_state ; 5.386 ; 5.324 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[0] ; clk_div_1seg_state ; 6.542 ; 6.500 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[1] ; clk_div_1seg_state ; 6.175 ; 6.161 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[2] ; clk_div_1seg_state ; 6.139 ; 6.122 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[3] ; clk_div_1seg_state ; 5.386 ; 5.324 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[4] ; clk_div_1seg_state ; 5.656 ; 5.600 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[5] ; clk_div_1seg_state ; 5.975 ; 5.910 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[6] ; clk_div_1seg_state ; 5.392 ; 5.326 ; Rise       ; clk_div_1seg_state ;
; clk_div_1seg         ; clk_div_1seg_state ;       ; 3.471 ; Fall       ; clk_div_1seg_state ;
+----------------------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+---------------------+-------+-------+-------+-------+
; Input Port ; Output Port         ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------------+-------+-------+-------+-------+
; stop       ; display_decenas[0]  ;       ; 7.318 ; 7.880 ;       ;
; stop       ; display_decenas[1]  ;       ; 7.203 ; 7.731 ;       ;
; stop       ; display_decenas[2]  ;       ; 7.271 ; 7.810 ;       ;
; stop       ; display_decenas[3]  ; 7.036 ; 7.016 ; 7.537 ; 7.472 ;
; stop       ; display_decenas[4]  ; 7.046 ; 7.021 ; 7.548 ; 7.478 ;
; stop       ; display_decenas[5]  ; 7.359 ; 7.357 ; 7.922 ; 7.745 ;
; stop       ; display_decenas[6]  ; 7.026 ; 7.004 ; 7.527 ; 7.460 ;
; stop       ; display_unidades[0] ;       ; 7.211 ; 7.731 ;       ;
; stop       ; display_unidades[1] ;       ; 6.858 ; 7.353 ;       ;
; stop       ; display_unidades[2] ;       ; 6.823 ; 7.323 ;       ;
; stop       ; display_unidades[3] ; 6.995 ; 8.368 ; 8.949 ; 7.434 ;
; stop       ; display_unidades[4] ; 7.270 ; 8.651 ; 9.224 ; 7.713 ;
; stop       ; display_unidades[5] ; 7.241 ; 8.612 ; 9.194 ; 7.673 ;
; stop       ; display_unidades[6] ; 6.997 ; 8.369 ; 8.952 ; 7.431 ;
+------------+---------------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+---------------------+-------+-------+-------+-------+
; Input Port ; Output Port         ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------------+-------+-------+-------+-------+
; stop       ; display_decenas[0]  ;       ; 7.061 ; 7.599 ;       ;
; stop       ; display_decenas[1]  ;       ; 7.017 ; 7.534 ;       ;
; stop       ; display_decenas[2]  ;       ; 7.083 ; 7.609 ;       ;
; stop       ; display_decenas[3]  ; 6.862 ; 6.784 ; 7.301 ; 7.283 ;
; stop       ; display_decenas[4]  ; 6.871 ; 6.789 ; 7.311 ; 7.289 ;
; stop       ; display_decenas[5]  ; 7.169 ; 7.114 ; 7.673 ; 7.545 ;
; stop       ; display_decenas[6]  ; 6.853 ; 6.773 ; 7.292 ; 7.272 ;
; stop       ; display_unidades[0] ;       ; 7.024 ; 7.532 ;       ;
; stop       ; display_unidades[1] ;       ; 6.686 ; 7.171 ;       ;
; stop       ; display_unidades[2] ;       ; 6.653 ; 7.141 ;       ;
; stop       ; display_unidades[3] ; 6.822 ; 6.760 ; 7.296 ; 7.245 ;
; stop       ; display_unidades[4] ; 7.087 ; 7.031 ; 7.559 ; 7.514 ;
; stop       ; display_unidades[5] ; 7.058 ; 6.993 ; 7.531 ; 7.477 ;
; stop       ; display_unidades[6] ; 6.823 ; 6.757 ; 7.297 ; 7.242 ;
+------------+---------------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                 ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                          ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; 285.06 MHz ; 250.0 MHz       ; clk                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 654.45 MHz ; 500.0 MHz       ; clk_div_1seg_state ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -2.508 ; -56.519       ;
; clk_div_1seg_state               ; -0.528 ; -2.337        ;
; div_1seg:div_1seg_inst|clk_state ; 0.233  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -0.140 ; -0.140        ;
; div_1seg:div_1seg_inst|clk_state ; -0.004 ; -0.004        ;
; clk_div_1seg_state               ; 0.296  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -3.000 ; -28.000       ;
; clk_div_1seg_state               ; -1.000 ; -16.000       ;
; div_1seg:div_1seg_inst|clk_state ; -1.000 ; -1.000        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.508 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.054     ; 3.449      ;
; -2.505 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.054     ; 3.446      ;
; -2.387 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.054     ; 3.328      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.350 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.613      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.347 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.610      ;
; -2.331 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.594      ;
; -2.328 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.591      ;
; -2.307 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.390     ; 2.912      ;
; -2.305 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.245      ;
; -2.305 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.245      ;
; -2.305 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.245      ;
; -2.305 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.245      ;
; -2.301 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.241      ;
; -2.301 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.241      ;
; -2.301 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.241      ;
; -2.301 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.241      ;
; -2.293 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.054     ; 3.234      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.229 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.492      ;
; -2.210 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.473      ;
; -2.205 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.390     ; 2.810      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.205 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.132      ;
; -2.199 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.139      ;
; -2.199 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.139      ;
; -2.199 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.139      ;
; -2.199 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.139      ;
; -2.191 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.391     ; 2.795      ;
; -2.191 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.391     ; 2.795      ;
; -2.191 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.391     ; 2.795      ;
; -2.191 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.391     ; 2.795      ;
; -2.188 ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.390     ; 2.793      ;
; -2.183 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.110      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.135 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.398      ;
; -2.116 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.379      ;
; -2.102 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.042      ;
; -2.102 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.042      ;
; -2.102 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.042      ;
; -2.102 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.042      ;
; -2.096 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.023      ;
; -2.096 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.023      ;
; -2.096 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.023      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div_1seg_state'                                                                               ;
+--------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; -0.528 ; contador[2] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.469      ;
; -0.462 ; contador[1] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.403      ;
; -0.440 ; contador[0] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.381      ;
; -0.428 ; contador[2] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.369      ;
; -0.427 ; contador[6] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.068     ; 1.354      ;
; -0.423 ; contador[1] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.364      ;
; -0.410 ; contador[0] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.351      ;
; -0.410 ; contador[2] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.351      ;
; -0.409 ; contador[4] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.350      ;
; -0.362 ; contador[1] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.303      ;
; -0.340 ; contador[0] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.281      ;
; -0.339 ; contador[3] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.280      ;
; -0.323 ; contador[1] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.264      ;
; -0.313 ; contador[2] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.569      ;
; -0.310 ; contador[0] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.251      ;
; -0.309 ; contador[3] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 1.250      ;
; -0.247 ; contador[1] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.503      ;
; -0.225 ; contador[0] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.481      ;
; -0.208 ; contador[1] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.464      ;
; -0.195 ; contador[0] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.451      ;
; -0.195 ; contador[2] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.451      ;
; -0.194 ; contador[4] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.450      ;
; -0.124 ; contador[3] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.380      ;
; -0.094 ; contador[3] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.350      ;
; -0.076 ; contador[4] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.332      ;
; -0.073 ; contador[7] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.068     ; 1.000      ;
; -0.025 ; contador[5] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.281      ;
; 0.006  ; contador[5] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.250      ;
; 0.026  ; contador[1] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.915      ;
; 0.039  ; contador[3] ; contador_unidades[3] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.902      ;
; 0.039  ; contador[1] ; contador_unidades[1] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.902      ;
; 0.039  ; contador[6] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.068     ; 0.888      ;
; 0.040  ; contador[2] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.901      ;
; 0.041  ; contador[4] ; contador_decenas[0]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.900      ;
; 0.048  ; contador[5] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.893      ;
; 0.048  ; contador[0] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.893      ;
; 0.049  ; contador[7] ; contador_decenas[3]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.068     ; 0.878      ;
; 0.049  ; contador[3] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.892      ;
; 0.053  ; contador[0] ; contador_unidades[0] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.888      ;
; 0.059  ; contador[4] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.882      ;
; 0.147  ; contador[6] ; contador_decenas[2]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.068     ; 0.780      ;
; 0.201  ; contador[2] ; contador_unidades[2] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 1.055      ;
; 0.358  ; contador[0] ; contador[0]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.054     ; 0.583      ;
; 0.372  ; contador[5] ; contador_decenas[1]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.261      ; 0.884      ;
+--------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div_1seg:div_1seg_inst|clk_state'                                                                                   ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; 0.233 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; 0.500        ; 0.676      ; 1.128      ;
; 0.771 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; 1.000        ; 0.676      ; 1.090      ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.140 ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; clk         ; 0.000        ; 2.220      ; 2.424      ;
; 0.383  ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; clk         ; -0.500       ; 2.220      ; 2.447      ;
; 0.481  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[1]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.693      ;
; 0.482  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[2]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.694      ;
; 0.483  ; div_1seg:div_1seg_inst|count[5]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.695      ;
; 0.484  ; div_1seg:div_1seg_inst|count[3]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.696      ;
; 0.486  ; div_1seg:div_1seg_inst|count[4]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.698      ;
; 0.487  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.487  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.488  ; div_1seg:div_1seg_inst|count[23] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.488  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.490  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.702      ;
; 0.491  ; div_1seg:div_1seg_inst|count[21] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.703      ;
; 0.493  ; div_1seg:div_1seg_inst|count[22] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.705      ;
; 0.499  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.500  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.712      ;
; 0.501  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[0]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.502  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.714      ;
; 0.503  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.504  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.716      ;
; 0.638  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[7]  ; clk                              ; clk         ; 0.000        ; 0.055      ; 0.837      ;
; 0.645  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[6]  ; clk                              ; clk         ; 0.000        ; 0.055      ; 0.844      ;
; 0.645  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[8]  ; clk                              ; clk         ; 0.000        ; 0.055      ; 0.844      ;
; 0.661  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.196      ;
; 0.725  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[2]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.937      ;
; 0.729  ; div_1seg:div_1seg_inst|count[3]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.941      ;
; 0.731  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.943      ;
; 0.731  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.943      ;
; 0.732  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.944      ;
; 0.734  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[1]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.946      ;
; 0.735  ; div_1seg:div_1seg_inst|count[4]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.947      ;
; 0.736  ; div_1seg:div_1seg_inst|count[21] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.948      ;
; 0.737  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.949      ;
; 0.738  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.950      ;
; 0.739  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.951      ;
; 0.739  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.274      ;
; 0.741  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[2]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.953      ;
; 0.742  ; div_1seg:div_1seg_inst|count[22] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.954      ;
; 0.743  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.955      ;
; 0.744  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.956      ;
; 0.746  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.958      ;
; 0.747  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.959      ;
; 0.749  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.961      ;
; 0.750  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.285      ;
; 0.752  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.964      ;
; 0.753  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.965      ;
; 0.756  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.968      ;
; 0.757  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.292      ;
; 0.757  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.292      ;
; 0.759  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.971      ;
; 0.760  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.068      ; 0.972      ;
; 0.797  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[9]  ; clk                              ; clk         ; 0.000        ; 0.055      ; 0.996      ;
; 0.801  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.336      ;
; 0.814  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.026      ;
; 0.818  ; div_1seg:div_1seg_inst|count[3]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.030      ;
; 0.820  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.032      ;
; 0.821  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.033      ;
; 0.821  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.033      ;
; 0.825  ; div_1seg:div_1seg_inst|count[21] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.037      ;
; 0.827  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.039      ;
; 0.827  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.039      ;
; 0.828  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.040      ;
; 0.828  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.363      ;
; 0.830  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.042      ;
; 0.832  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.044      ;
; 0.833  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.045      ;
; 0.835  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.370      ;
; 0.835  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.047      ;
; 0.836  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.048      ;
; 0.837  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.049      ;
; 0.839  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.051      ;
; 0.840  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.052      ;
; 0.842  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.054      ;
; 0.843  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.055      ;
; 0.845  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.057      ;
; 0.846  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.381      ;
; 0.846  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.381      ;
; 0.848  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.060      ;
; 0.849  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.061      ;
; 0.852  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.064      ;
; 0.853  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.388      ;
; 0.853  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.388      ;
; 0.855  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.067      ;
; 0.859  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.394      ;
; 0.883  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[8]  ; clk                              ; clk         ; 0.000        ; 0.055      ; 1.082      ;
; 0.894  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[7]  ; clk                              ; clk         ; 0.000        ; 0.055      ; 1.093      ;
; 0.894  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[9]  ; clk                              ; clk         ; 0.000        ; 0.055      ; 1.093      ;
; 0.897  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.432      ;
; 0.901  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[8]  ; clk                              ; clk         ; 0.000        ; 0.055      ; 1.100      ;
; 0.910  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.122      ;
; 0.916  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.128      ;
; 0.917  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.129      ;
; 0.923  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.135      ;
; 0.924  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.136      ;
; 0.924  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.459      ;
; 0.926  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.138      ;
; 0.928  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.140      ;
; 0.929  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.141      ;
; 0.931  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.391      ; 1.466      ;
; 0.931  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.068      ; 1.143      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div_1seg:div_1seg_inst|clk_state'                                                                                     ;
+--------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; -0.004 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; 0.000        ; 0.720      ; 1.050      ;
; 0.535  ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; -0.500       ; 0.720      ; 1.089      ;
+--------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div_1seg_state'                                                                               ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; 0.296 ; contador[5] ; contador_decenas[1]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 0.823      ;
; 0.321 ; contador[0] ; contador[0]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.519      ;
; 0.438 ; contador[5] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 0.965      ;
; 0.445 ; contador[5] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 0.972      ;
; 0.478 ; contador[6] ; contador_decenas[2]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.068      ; 0.690      ;
; 0.478 ; contador[2] ; contador_unidades[2] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.005      ;
; 0.505 ; contador[6] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.068      ; 0.717      ;
; 0.516 ; contador[4] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.714      ;
; 0.518 ; contador[5] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; contador[3] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.716      ;
; 0.521 ; contador[4] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.048      ;
; 0.528 ; contador[4] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.055      ;
; 0.529 ; contador[0] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.727      ;
; 0.533 ; contador[2] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.731      ;
; 0.534 ; contador[3] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.061      ;
; 0.541 ; contador[3] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.068      ;
; 0.545 ; contador[1] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.743      ;
; 0.600 ; contador[7] ; contador_decenas[3]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.068      ; 0.812      ;
; 0.628 ; contador[0] ; contador_unidades[0] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.826      ;
; 0.628 ; contador[7] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.068      ; 0.840      ;
; 0.631 ; contador[0] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.158      ;
; 0.632 ; contador[4] ; contador_decenas[0]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.830      ;
; 0.633 ; contador[3] ; contador_unidades[3] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.831      ;
; 0.634 ; contador[2] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.161      ;
; 0.638 ; contador[1] ; contador_unidades[1] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.836      ;
; 0.638 ; contador[0] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.165      ;
; 0.641 ; contador[2] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.168      ;
; 0.643 ; contador[1] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.170      ;
; 0.650 ; contador[1] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.383      ; 1.177      ;
; 0.749 ; contador[6] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.068      ; 0.961      ;
; 0.761 ; contador[4] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.959      ;
; 0.767 ; contador[3] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.965      ;
; 0.768 ; contador[0] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.966      ;
; 0.774 ; contador[3] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.972      ;
; 0.775 ; contador[0] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.973      ;
; 0.778 ; contador[2] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.976      ;
; 0.780 ; contador[1] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.978      ;
; 0.787 ; contador[1] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 0.985      ;
; 0.864 ; contador[0] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 1.062      ;
; 0.867 ; contador[2] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 1.065      ;
; 0.871 ; contador[0] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 1.069      ;
; 0.874 ; contador[2] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 1.072      ;
; 0.876 ; contador[1] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 1.074      ;
; 0.883 ; contador[1] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.054      ; 1.081      ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|clk_state ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[9]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[10] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[11] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[12] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[13] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[14] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[15] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[16] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[17] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[18] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[19] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[20] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[21] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[22] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[23] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[0]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[1]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[2]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[3]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[4]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[5]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[6]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[7]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[8]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[9]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|clk_state ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[10]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[11]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[12]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[13]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[14]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[15]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[16]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[17]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[18]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[19]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[20]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[21]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[22]|clk      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[23]|clk      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[0]|clk       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[1]|clk       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[2]|clk       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[3]|clk       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[4]|clk       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[5]|clk       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[6]|clk       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[7]|clk       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[8]|clk       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[9]|clk       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|clk_state|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk          ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[6]  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[7]  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[8]  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[9]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|clk_state ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[0]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[1]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[2]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[3]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[4]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[5]  ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[10] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[11] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[12] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[13] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[14] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[15] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[16] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[17] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[18] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[19] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_1seg_state'                                                                    ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[3]                ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[6]                         ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[7]                         ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[1]                 ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[2]                 ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[3]                 ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[2]                ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[0]                         ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[1]                         ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[2]                         ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[3]                         ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[4]                         ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[5]                         ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[0]                 ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[0]                ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[1]                ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[3]                ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[0]                         ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[1]                         ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[2]                         ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[3]                         ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[4]                         ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[5]                         ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[0]                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[0]                ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[1]                ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[3]                ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[6]                         ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[7]                         ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[1]                 ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[2]                 ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[3]                 ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[2]                ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[6]|clk                     ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[7]|clk                     ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[1]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[2]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[3]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[2]|clk            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[0]|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[1]|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[2]|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[3]|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[4]|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[5]|clk                     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[0]|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[0]|clk            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[1]|clk            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[3]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|inclk[0] ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state|q                ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|inclk[0] ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|outclk   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[0]|clk                     ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[1]|clk                     ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[2]|clk                     ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[3]|clk                     ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[4]|clk                     ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[5]|clk                     ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[0]|clk             ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[0]|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[1]|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[3]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[6]|clk                     ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[7]|clk                     ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[1]|clk             ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[2]|clk             ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[3]|clk             ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[2]|clk            ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'div_1seg:div_1seg_inst|clk_state'                                                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state        ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state        ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_1seg:div_1seg_inst|clk_state ; Rise       ; div_1seg_inst|clk_state|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_1seg:div_1seg_inst|clk_state ; Rise       ; div_1seg_inst|clk_state|q ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state|clk    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; start     ; clk_div_1seg_state ; 2.666 ; 3.031 ; Rise       ; clk_div_1seg_state ;
; stop      ; clk_div_1seg_state ; 2.467 ; 2.850 ; Rise       ; clk_div_1seg_state ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; start     ; clk_div_1seg_state ; -2.009 ; -2.355 ; Rise       ; clk_div_1seg_state ;
; stop      ; clk_div_1seg_state ; -1.808 ; -2.190 ; Rise       ; clk_div_1seg_state ;
+-----------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+----------------------+--------------------+--------+--------+------------+--------------------+
; Data Port            ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+----------------------+--------------------+--------+--------+------------+--------------------+
; clk_div_1seg         ; clk_div_1seg_state ; 3.417  ;        ; Rise       ; clk_div_1seg_state ;
; display_decenas[*]   ; clk_div_1seg_state ; 15.848 ; 15.767 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[0]  ; clk_div_1seg_state ; 15.516 ; 15.521 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[1]  ; clk_div_1seg_state ; 15.677 ; 15.693 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[2]  ; clk_div_1seg_state ; 15.757 ; 15.767 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[3]  ; clk_div_1seg_state ; 15.288 ; 15.158 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[4]  ; clk_div_1seg_state ; 15.300 ; 15.079 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[5]  ; clk_div_1seg_state ; 15.848 ; 15.695 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[6]  ; clk_div_1seg_state ; 15.318 ; 15.196 ; Rise       ; clk_div_1seg_state ;
; display_unidades[*]  ; clk_div_1seg_state ; 18.531 ; 18.361 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[0] ; clk_div_1seg_state ; 17.504 ; 17.400 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[1] ; clk_div_1seg_state ; 17.195 ; 17.139 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[2] ; clk_div_1seg_state ; 17.167 ; 17.110 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[3] ; clk_div_1seg_state ; 18.264 ; 18.098 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[4] ; clk_div_1seg_state ; 18.531 ; 18.361 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[5] ; clk_div_1seg_state ; 18.498 ; 18.311 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[6] ; clk_div_1seg_state ; 18.271 ; 18.103 ; Rise       ; clk_div_1seg_state ;
; clk_div_1seg         ; clk_div_1seg_state ;        ; 3.352  ; Fall       ; clk_div_1seg_state ;
+----------------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------------+--------------------+-------+-------+------------+--------------------+
; Data Port            ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------------+--------------------+-------+-------+------------+--------------------+
; clk_div_1seg         ; clk_div_1seg_state ; 3.362 ;       ; Rise       ; clk_div_1seg_state ;
; display_decenas[*]   ; clk_div_1seg_state ; 5.102 ; 5.016 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[0]  ; clk_div_1seg_state ; 7.077 ; 6.990 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[1]  ; clk_div_1seg_state ; 7.124 ; 7.029 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[2]  ; clk_div_1seg_state ; 7.191 ; 7.087 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[3]  ; clk_div_1seg_state ; 5.102 ; 5.016 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[4]  ; clk_div_1seg_state ; 5.428 ; 5.338 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[5]  ; clk_div_1seg_state ; 5.728 ; 5.613 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[6]  ; clk_div_1seg_state ; 5.411 ; 5.325 ; Rise       ; clk_div_1seg_state ;
; display_unidades[*]  ; clk_div_1seg_state ; 5.055 ; 4.975 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[0] ; clk_div_1seg_state ; 6.123 ; 6.023 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[1] ; clk_div_1seg_state ; 5.794 ; 5.719 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[2] ; clk_div_1seg_state ; 5.759 ; 5.685 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[3] ; clk_div_1seg_state ; 5.055 ; 4.975 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[4] ; clk_div_1seg_state ; 5.318 ; 5.231 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[5] ; clk_div_1seg_state ; 5.601 ; 5.498 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[6] ; clk_div_1seg_state ; 5.065 ; 4.979 ; Rise       ; clk_div_1seg_state ;
; clk_div_1seg         ; clk_div_1seg_state ;       ; 3.299 ; Fall       ; clk_div_1seg_state ;
+----------------------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+---------------------+-------+-------+-------+-------+
; Input Port ; Output Port         ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------------+-------+-------+-------+-------+
; stop       ; display_decenas[0]  ;       ; 6.762 ; 7.249 ;       ;
; stop       ; display_decenas[1]  ;       ; 6.667 ; 7.127 ;       ;
; stop       ; display_decenas[2]  ;       ; 6.730 ; 7.198 ;       ;
; stop       ; display_decenas[3]  ; 6.527 ; 6.484 ; 6.931 ; 6.846 ;
; stop       ; display_decenas[4]  ; 6.536 ; 6.489 ; 6.944 ; 6.855 ;
; stop       ; display_decenas[5]  ; 6.827 ; 6.783 ; 7.284 ; 7.088 ;
; stop       ; display_decenas[6]  ; 6.517 ; 6.474 ; 6.925 ; 6.840 ;
; stop       ; display_unidades[0] ;       ; 6.655 ; 7.119 ;       ;
; stop       ; display_unidades[1] ;       ; 6.342 ; 6.770 ;       ;
; stop       ; display_unidades[2] ;       ; 6.312 ; 6.741 ;       ;
; stop       ; display_unidades[3] ; 6.480 ; 7.705 ; 8.188 ; 6.804 ;
; stop       ; display_unidades[4] ; 6.748 ; 7.968 ; 8.455 ; 7.067 ;
; stop       ; display_unidades[5] ; 6.715 ; 7.918 ; 8.422 ; 7.017 ;
; stop       ; display_unidades[6] ; 6.487 ; 7.710 ; 8.195 ; 6.810 ;
+------------+---------------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+---------------------+-------+-------+-------+-------+
; Input Port ; Output Port         ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------------+-------+-------+-------+-------+
; stop       ; display_decenas[0]  ;       ; 6.540 ; 7.005 ;       ;
; stop       ; display_decenas[1]  ;       ; 6.506 ; 6.956 ;       ;
; stop       ; display_decenas[2]  ;       ; 6.565 ; 7.023 ;       ;
; stop       ; display_decenas[3]  ; 6.377 ; 6.282 ; 6.726 ; 6.685 ;
; stop       ; display_decenas[4]  ; 6.386 ; 6.287 ; 6.739 ; 6.694 ;
; stop       ; display_decenas[5]  ; 6.664 ; 6.570 ; 7.069 ; 6.917 ;
; stop       ; display_decenas[6]  ; 6.368 ; 6.273 ; 6.722 ; 6.681 ;
; stop       ; display_unidades[0] ;       ; 6.493 ; 6.947 ;       ;
; stop       ; display_unidades[1] ;       ; 6.194 ; 6.614 ;       ;
; stop       ; display_unidades[2] ;       ; 6.165 ; 6.585 ;       ;
; stop       ; display_unidades[3] ; 6.331 ; 6.252 ; 6.709 ; 6.645 ;
; stop       ; display_unidades[4] ; 6.589 ; 6.503 ; 6.969 ; 6.898 ;
; stop       ; display_unidades[5] ; 6.557 ; 6.455 ; 6.937 ; 6.850 ;
; stop       ; display_unidades[6] ; 6.337 ; 6.252 ; 6.719 ; 6.649 ;
+------------+---------------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -1.130 ; -24.406       ;
; clk_div_1seg_state               ; 0.035  ; 0.000         ;
; div_1seg:div_1seg_inst|clk_state ; 0.359  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -0.139 ; -0.139        ;
; div_1seg:div_1seg_inst|clk_state ; -0.023 ; -0.023        ;
; clk_div_1seg_state               ; 0.155  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk                              ; -3.000 ; -29.963       ;
; clk_div_1seg_state               ; -1.000 ; -16.000       ;
; div_1seg:div_1seg_inst|clk_state ; -1.000 ; -1.000        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.130 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.035     ; 2.082      ;
; -1.127 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.035     ; 2.079      ;
; -1.038 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.235     ; 1.790      ;
; -1.037 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.035     ; 1.989      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.033 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.177      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.032 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.176      ;
; -1.021 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.164      ;
; -1.020 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.163      ;
; -0.996 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.948      ;
; -0.996 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.948      ;
; -0.996 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.948      ;
; -0.996 ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.948      ;
; -0.995 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.947      ;
; -0.995 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.947      ;
; -0.995 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.947      ;
; -0.995 ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.947      ;
; -0.985 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.035     ; 1.937      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.968 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.112      ;
; -0.963 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.234     ; 1.716      ;
; -0.958 ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|clk_state ; clk          ; clk         ; 1.000        ; -0.235     ; 1.710      ;
; -0.956 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.099      ;
; -0.931 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.883      ;
; -0.931 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.883      ;
; -0.931 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.883      ;
; -0.931 ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.883      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.913 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.857      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[14] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[13] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[15] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[16] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[18] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[17] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[20] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[19] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[21] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.909 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[22] ; clk          ; clk         ; 1.000        ; 0.157      ; 2.053      ;
; -0.907 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.850      ;
; -0.903 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.655      ;
; -0.903 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.655      ;
; -0.903 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.655      ;
; -0.903 ; div_1seg:div_1seg_inst|count[11] ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.655      ;
; -0.897 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[10] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.040      ;
; -0.872 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.824      ;
; -0.872 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.824      ;
; -0.872 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.824      ;
; -0.872 ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.824      ;
; -0.849 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|count[23] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|count[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; div_1seg:div_1seg_inst|count[10] ; div_1seg:div_1seg_inst|count[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.794      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div_1seg_state'                                                                              ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; 0.035 ; contador[2] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.916      ;
; 0.083 ; contador[1] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.868      ;
; 0.092 ; contador[0] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.859      ;
; 0.099 ; contador[2] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.852      ;
; 0.103 ; contador[2] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.848      ;
; 0.105 ; contador[6] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.044     ; 0.838      ;
; 0.113 ; contador[1] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.838      ;
; 0.114 ; contador[4] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.837      ;
; 0.124 ; contador[0] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.827      ;
; 0.151 ; contador[1] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.800      ;
; 0.155 ; contador[2] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.984      ;
; 0.160 ; contador[0] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.791      ;
; 0.163 ; contador[3] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.788      ;
; 0.181 ; contador[1] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.770      ;
; 0.192 ; contador[0] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.759      ;
; 0.193 ; contador[3] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.758      ;
; 0.203 ; contador[1] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.936      ;
; 0.212 ; contador[0] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.927      ;
; 0.219 ; contador[2] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.920      ;
; 0.233 ; contador[1] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.906      ;
; 0.234 ; contador[4] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.905      ;
; 0.244 ; contador[0] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.895      ;
; 0.283 ; contador[3] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.856      ;
; 0.298 ; contador[4] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.841      ;
; 0.313 ; contador[3] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.826      ;
; 0.317 ; contador[7] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.044     ; 0.626      ;
; 0.350 ; contador[5] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.789      ;
; 0.381 ; contador[5] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.758      ;
; 0.386 ; contador[1] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.565      ;
; 0.396 ; contador[2] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.555      ;
; 0.396 ; contador[0] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.555      ;
; 0.397 ; contador[6] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.044     ; 0.546      ;
; 0.398 ; contador[5] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.553      ;
; 0.399 ; contador[3] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.552      ;
; 0.407 ; contador[4] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.544      ;
; 0.408 ; contador[3] ; contador_unidades[3] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.543      ;
; 0.409 ; contador[4] ; contador_decenas[0]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.542      ;
; 0.410 ; contador[1] ; contador_unidades[1] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.541      ;
; 0.414 ; contador[7] ; contador_decenas[3]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.044     ; 0.529      ;
; 0.416 ; contador[0] ; contador_unidades[0] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.535      ;
; 0.485 ; contador[6] ; contador_decenas[2]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.044     ; 0.458      ;
; 0.499 ; contador[2] ; contador_unidades[2] ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.640      ;
; 0.592 ; contador[0] ; contador[0]          ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; -0.036     ; 0.359      ;
; 0.608 ; contador[5] ; contador_decenas[1]  ; clk_div_1seg_state ; clk_div_1seg_state ; 1.000        ; 0.152      ; 0.531      ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div_1seg:div_1seg_inst|clk_state'                                                                                   ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; 0.359 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; 0.500        ; 0.417      ; 0.660      ;
; 0.877 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; 1.000        ; 0.417      ; 0.642      ;
+-------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.139 ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; clk         ; 0.000        ; 1.400      ; 1.470      ;
; 0.286  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[1]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.413      ;
; 0.287  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[2]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.287  ; div_1seg:div_1seg_inst|count[3]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.287  ; div_1seg:div_1seg_inst|count[5]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.288  ; div_1seg:div_1seg_inst|count[4]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.291  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.291  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.291  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.292  ; div_1seg:div_1seg_inst|count[23] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.292  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.292  ; div_1seg:div_1seg_inst|count[21] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.294  ; div_1seg:div_1seg_inst|count[22] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.421      ;
; 0.298  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.299  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[0]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.300  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.301  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.428      ;
; 0.373  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[7]  ; clk                              ; clk         ; 0.000        ; 0.035      ; 0.492      ;
; 0.374  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[6]  ; clk                              ; clk         ; 0.000        ; 0.035      ; 0.493      ;
; 0.374  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[8]  ; clk                              ; clk         ; 0.000        ; 0.035      ; 0.493      ;
; 0.401  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.720      ;
; 0.435  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[2]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.562      ;
; 0.436  ; div_1seg:div_1seg_inst|count[3]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.563      ;
; 0.440  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.567      ;
; 0.440  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.567      ;
; 0.441  ; div_1seg:div_1seg_inst|count[21] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.568      ;
; 0.445  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.572      ;
; 0.446  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[1]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.446  ; div_1seg:div_1seg_inst|count[4]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.447  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.448  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.448  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.449  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.576      ;
; 0.449  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[2]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.576      ;
; 0.450  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.577      ;
; 0.451  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[9]  ; clk                              ; clk         ; 0.000        ; 0.035      ; 0.570      ;
; 0.452  ; div_1seg:div_1seg_inst|count[22] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.579      ;
; 0.452  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.579      ;
; 0.453  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.580      ;
; 0.454  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.773      ;
; 0.457  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.584      ;
; 0.458  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.585      ;
; 0.459  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.586      ;
; 0.460  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.587      ;
; 0.461  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.588      ;
; 0.462  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.589      ;
; 0.464  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.783      ;
; 0.466  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.785      ;
; 0.467  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.786      ;
; 0.467  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[12] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.786      ;
; 0.482  ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; div_1seg:div_1seg_inst|clk_state ; clk         ; -0.500       ; 1.400      ; 1.591      ;
; 0.498  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.625      ;
; 0.499  ; div_1seg:div_1seg_inst|count[3]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.626      ;
; 0.501  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.628      ;
; 0.503  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.630      ;
; 0.503  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.630      ;
; 0.504  ; div_1seg:div_1seg_inst|count[21] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.631      ;
; 0.506  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.633      ;
; 0.506  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.633      ;
; 0.510  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.637      ;
; 0.511  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.638      ;
; 0.511  ; div_1seg:div_1seg_inst|count[2]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.638      ;
; 0.512  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[3]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.639      ;
; 0.513  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.640      ;
; 0.514  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.641      ;
; 0.515  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[4]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.642      ;
; 0.515  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.642      ;
; 0.516  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.643      ;
; 0.517  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.836      ;
; 0.518  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.645      ;
; 0.519  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.646      ;
; 0.520  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.839      ;
; 0.522  ; div_1seg:div_1seg_inst|count[7]  ; div_1seg:div_1seg_inst|count[8]  ; clk                              ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.650      ;
; 0.524  ; div_1seg:div_1seg_inst|count[20] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.651      ;
; 0.525  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.652      ;
; 0.526  ; div_1seg:div_1seg_inst|count[18] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.653      ;
; 0.528  ; div_1seg:div_1seg_inst|count[16] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.655      ;
; 0.529  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.848      ;
; 0.530  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[15] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.849      ;
; 0.530  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[13] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.849      ;
; 0.532  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[7]  ; clk                              ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[9]  ; clk                              ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532  ; div_1seg:div_1seg_inst|count[9]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.851      ;
; 0.533  ; div_1seg:div_1seg_inst|count[8]  ; div_1seg:div_1seg_inst|count[16] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.852      ;
; 0.533  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[14] ; clk                              ; clk         ; 0.000        ; 0.235      ; 0.852      ;
; 0.535  ; div_1seg:div_1seg_inst|count[6]  ; div_1seg:div_1seg_inst|count[8]  ; clk                              ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.564  ; div_1seg:div_1seg_inst|count[1]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.691      ;
; 0.569  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.696      ;
; 0.569  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.696      ;
; 0.572  ; div_1seg:div_1seg_inst|count[13] ; div_1seg:div_1seg_inst|count[18] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.699      ;
; 0.572  ; div_1seg:div_1seg_inst|count[15] ; div_1seg:div_1seg_inst|count[20] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.699      ;
; 0.576  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[21] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.703      ;
; 0.577  ; div_1seg:div_1seg_inst|count[19] ; div_1seg:div_1seg_inst|count[23] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.704      ;
; 0.578  ; div_1seg:div_1seg_inst|count[0]  ; div_1seg:div_1seg_inst|count[5]  ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.705      ;
; 0.579  ; div_1seg:div_1seg_inst|count[17] ; div_1seg:div_1seg_inst|count[22] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.706      ;
; 0.581  ; div_1seg:div_1seg_inst|count[12] ; div_1seg:div_1seg_inst|count[17] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.708      ;
; 0.582  ; div_1seg:div_1seg_inst|count[14] ; div_1seg:div_1seg_inst|count[19] ; clk                              ; clk         ; 0.000        ; 0.043      ; 0.709      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div_1seg:div_1seg_inst|clk_state'                                                                                     ;
+--------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+
; -0.023 ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; 0.000        ; 0.444      ; 0.620      ;
; 0.494  ; clk_div_1seg_state ; clk_div_1seg_state ; clk_div_1seg_state ; div_1seg:div_1seg_inst|clk_state ; -0.500       ; 0.444      ; 0.637      ;
+--------+--------------------+--------------------+--------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div_1seg_state'                                                                               ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+
; 0.155 ; contador[5] ; contador_decenas[1]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.471      ;
; 0.194 ; contador[0] ; contador[0]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.314      ;
; 0.261 ; contador[2] ; contador_unidades[2] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.577      ;
; 0.270 ; contador[5] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.586      ;
; 0.273 ; contador[5] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.589      ;
; 0.277 ; contador[6] ; contador_decenas[2]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.044      ; 0.405      ;
; 0.302 ; contador[6] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.044      ; 0.430      ;
; 0.307 ; contador[4] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; contador[3] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; contador[5] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.428      ;
; 0.314 ; contador[0] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.434      ;
; 0.318 ; contador[2] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.438      ;
; 0.323 ; contador[4] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.639      ;
; 0.324 ; contador[1] ; contador[1]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.444      ;
; 0.326 ; contador[4] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.642      ;
; 0.335 ; contador[3] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.651      ;
; 0.338 ; contador[7] ; contador_decenas[3]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.044      ; 0.466      ;
; 0.338 ; contador[3] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.654      ;
; 0.354 ; contador[0] ; contador_unidades[0] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.474      ;
; 0.355 ; contador[4] ; contador_decenas[0]  ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.475      ;
; 0.359 ; contador[3] ; contador_unidades[3] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.479      ;
; 0.359 ; contador[1] ; contador_unidades[1] ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.479      ;
; 0.364 ; contador[7] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.044      ; 0.492      ;
; 0.400 ; contador[2] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.716      ;
; 0.403 ; contador[2] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.719      ;
; 0.403 ; contador[0] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.719      ;
; 0.406 ; contador[0] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.722      ;
; 0.412 ; contador[1] ; contador[6]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.728      ;
; 0.415 ; contador[1] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.232      ; 0.731      ;
; 0.451 ; contador[6] ; contador[7]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.044      ; 0.579      ;
; 0.456 ; contador[4] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.576      ;
; 0.465 ; contador[3] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; contador[2] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; contador[0] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; contador[3] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; contador[0] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.590      ;
; 0.476 ; contador[1] ; contador[2]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.596      ;
; 0.479 ; contador[1] ; contador[3]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.599      ;
; 0.530 ; contador[2] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; contador[2] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; contador[0] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.653      ;
; 0.536 ; contador[0] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.656      ;
; 0.542 ; contador[1] ; contador[4]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.662      ;
; 0.545 ; contador[1] ; contador[5]          ; clk_div_1seg_state ; clk_div_1seg_state ; 0.000        ; 0.036      ; 0.665      ;
+-------+-------------+----------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|clk_state ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[9]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[0]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[10] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[1]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[2]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[3]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[4]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[5]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[11] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[12] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[13] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[14] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[15] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[16] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[17] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[18] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[19] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[20] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[21] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[22] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|clk_state ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[9]  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[0]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[10]|clk      ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[1]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[2]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[3]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[4]|clk       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[5]|clk       ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[11]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[12]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[13]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[14]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[15]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[16]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[17]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[18]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[19]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[20]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[21]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[22]|clk      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[23]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|clk_state|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[6]|clk       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[7]|clk       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[8]|clk       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; div_1seg_inst|count[9]|clk       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|clk_state ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[6]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[7]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[8]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[9]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[0]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[11] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[12] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[13] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[14] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[15] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[16] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[17] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[18] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[19] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[1]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[20] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[21] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_1seg:div_1seg_inst|count[22] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_1seg_state'                                                                    ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador[7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_decenas[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_1seg_state ; Rise       ; contador_unidades[3]                ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[6]                         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[7]                         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[1]                 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[2]                 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[3]                 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[2]                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[0]                         ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[1]                         ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[2]                         ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[3]                         ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[4]                         ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[5]                         ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[0]                 ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[0]                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[1]                ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[3]                ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[0]                         ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[1]                         ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[2]                         ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[3]                         ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[4]                         ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[5]                         ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[0]                 ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[0]                ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[1]                ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[3]                ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[6]                         ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[7]                         ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[1]                 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[2]                 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[3]                 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[2]                ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[6]|clk                     ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[7]|clk                     ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[1]|clk             ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[2]|clk             ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[3]|clk             ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[2]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[0]|clk                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[1]|clk                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[2]|clk                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[3]|clk                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[4]|clk                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador[5]|clk                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_decenas[0]|clk             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[0]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[1]|clk            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; contador_unidades[3]|clk            ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|inclk[0] ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state|q                ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|inclk[0] ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; clk_div_1seg_state~clkctrl|outclk   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[0]|clk                     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[1]|clk                     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[2]|clk                     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[3]|clk                     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[4]|clk                     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[5]|clk                     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[0]|clk             ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[0]|clk            ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[1]|clk            ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[3]|clk            ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[6]|clk                     ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador[7]|clk                     ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[1]|clk             ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[2]|clk             ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_decenas[3]|clk             ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk_div_1seg_state ; Rise       ; contador_unidades[2]|clk            ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'div_1seg:div_1seg_inst|clk_state'                                                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state        ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state        ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; div_1seg:div_1seg_inst|clk_state ; Rise       ; div_1seg_inst|clk_state|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; div_1seg:div_1seg_inst|clk_state ; Rise       ; div_1seg_inst|clk_state|q ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; div_1seg:div_1seg_inst|clk_state ; Rise       ; clk_div_1seg_state|clk    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; start     ; clk_div_1seg_state ; 1.625 ; 2.268 ; Rise       ; clk_div_1seg_state ;
; stop      ; clk_div_1seg_state ; 1.520 ; 2.117 ; Rise       ; clk_div_1seg_state ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; start     ; clk_div_1seg_state ; -1.219 ; -1.842 ; Rise       ; clk_div_1seg_state ;
; stop      ; clk_div_1seg_state ; -1.107 ; -1.708 ; Rise       ; clk_div_1seg_state ;
+-----------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+----------------------+--------------------+--------+--------+------------+--------------------+
; Data Port            ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+----------------------+--------------------+--------+--------+------------+--------------------+
; clk_div_1seg         ; clk_div_1seg_state ; 2.113  ;        ; Rise       ; clk_div_1seg_state ;
; display_decenas[*]   ; clk_div_1seg_state ; 9.831  ; 9.992  ; Rise       ; clk_div_1seg_state ;
;  display_decenas[0]  ; clk_div_1seg_state ; 9.717  ; 9.742  ; Rise       ; clk_div_1seg_state ;
;  display_decenas[1]  ; clk_div_1seg_state ; 9.775  ; 9.941  ; Rise       ; clk_div_1seg_state ;
;  display_decenas[2]  ; clk_div_1seg_state ; 9.818  ; 9.992  ; Rise       ; clk_div_1seg_state ;
;  display_decenas[3]  ; clk_div_1seg_state ; 9.499  ; 9.542  ; Rise       ; clk_div_1seg_state ;
;  display_decenas[4]  ; clk_div_1seg_state ; 9.519  ; 9.541  ; Rise       ; clk_div_1seg_state ;
;  display_decenas[5]  ; clk_div_1seg_state ; 9.831  ; 9.911  ; Rise       ; clk_div_1seg_state ;
;  display_decenas[6]  ; clk_div_1seg_state ; 9.527  ; 9.583  ; Rise       ; clk_div_1seg_state ;
; display_unidades[*]  ; clk_div_1seg_state ; 11.574 ; 11.508 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[0] ; clk_div_1seg_state ; 10.918 ; 10.916 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[1] ; clk_div_1seg_state ; 10.762 ; 10.738 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[2] ; clk_div_1seg_state ; 10.737 ; 10.714 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[3] ; clk_div_1seg_state ; 11.411 ; 11.334 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[4] ; clk_div_1seg_state ; 11.574 ; 11.508 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[5] ; clk_div_1seg_state ; 11.549 ; 11.485 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[6] ; clk_div_1seg_state ; 11.412 ; 11.334 ; Rise       ; clk_div_1seg_state ;
; clk_div_1seg         ; clk_div_1seg_state ;        ; 2.204  ; Fall       ; clk_div_1seg_state ;
+----------------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------------+--------------------+-------+-------+------------+--------------------+
; Data Port            ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------------+--------------------+-------+-------+------------+--------------------+
; clk_div_1seg         ; clk_div_1seg_state ; 2.080 ;       ; Rise       ; clk_div_1seg_state ;
; display_decenas[*]   ; clk_div_1seg_state ; 3.232 ; 3.250 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[0]  ; clk_div_1seg_state ; 4.419 ; 4.496 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[1]  ; clk_div_1seg_state ; 4.475 ; 4.528 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[2]  ; clk_div_1seg_state ; 4.510 ; 4.568 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[3]  ; clk_div_1seg_state ; 3.232 ; 3.250 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[4]  ; clk_div_1seg_state ; 3.424 ; 3.442 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[5]  ; clk_div_1seg_state ; 3.589 ; 3.624 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[6]  ; clk_div_1seg_state ; 3.416 ; 3.434 ; Rise       ; clk_div_1seg_state ;
; display_unidades[*]  ; clk_div_1seg_state ; 3.189 ; 3.209 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[0] ; clk_div_1seg_state ; 3.811 ; 3.903 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[1] ; clk_div_1seg_state ; 3.619 ; 3.711 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[2] ; clk_div_1seg_state ; 3.588 ; 3.684 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[3] ; clk_div_1seg_state ; 3.189 ; 3.209 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[4] ; clk_div_1seg_state ; 3.352 ; 3.382 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[5] ; clk_div_1seg_state ; 3.517 ; 3.548 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[6] ; clk_div_1seg_state ; 3.193 ; 3.212 ; Rise       ; clk_div_1seg_state ;
; clk_div_1seg         ; clk_div_1seg_state ;       ; 2.168 ; Fall       ; clk_div_1seg_state ;
+----------------------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+---------------------+-------+-------+-------+-------+
; Input Port ; Output Port         ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------------+-------+-------+-------+-------+
; stop       ; display_decenas[0]  ;       ; 4.342 ; 4.933 ;       ;
; stop       ; display_decenas[1]  ;       ; 4.288 ; 4.864 ;       ;
; stop       ; display_decenas[2]  ;       ; 4.331 ; 4.901 ;       ;
; stop       ; display_decenas[3]  ; 4.124 ; 4.155 ; 4.778 ; 4.791 ;
; stop       ; display_decenas[4]  ; 4.127 ; 4.158 ; 4.779 ; 4.792 ;
; stop       ; display_decenas[5]  ; 4.283 ; 4.360 ; 4.976 ; 4.948 ;
; stop       ; display_decenas[6]  ; 4.119 ; 4.150 ; 4.771 ; 4.784 ;
; stop       ; display_unidades[0] ;       ; 4.272 ; 4.855 ;       ;
; stop       ; display_unidades[1] ;       ; 4.062 ; 4.669 ;       ;
; stop       ; display_unidades[2] ;       ; 4.038 ; 4.644 ;       ;
; stop       ; display_unidades[3] ; 4.081 ; 4.850 ; 5.559 ; 4.752 ;
; stop       ; display_unidades[4] ; 4.246 ; 5.024 ; 5.722 ; 4.924 ;
; stop       ; display_unidades[5] ; 4.221 ; 5.001 ; 5.697 ; 4.901 ;
; stop       ; display_unidades[6] ; 4.084 ; 4.850 ; 5.560 ; 4.749 ;
+------------+---------------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+---------------------+-------+-------+-------+-------+
; Input Port ; Output Port         ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------------+-------+-------+-------+-------+
; stop       ; display_decenas[0]  ;       ; 4.190 ; 4.765 ;       ;
; stop       ; display_decenas[1]  ;       ; 4.178 ; 4.748 ;       ;
; stop       ; display_decenas[2]  ;       ; 4.220 ; 4.783 ;       ;
; stop       ; display_decenas[3]  ; 4.023 ; 4.024 ; 4.641 ; 4.681 ;
; stop       ; display_decenas[4]  ; 4.027 ; 4.028 ; 4.642 ; 4.682 ;
; stop       ; display_decenas[5]  ; 4.176 ; 4.217 ; 4.832 ; 4.829 ;
; stop       ; display_decenas[6]  ; 4.018 ; 4.019 ; 4.633 ; 4.673 ;
; stop       ; display_unidades[0] ;       ; 4.163 ; 4.739 ;       ;
; stop       ; display_unidades[1] ;       ; 3.963 ; 4.561 ;       ;
; stop       ; display_unidades[2] ;       ; 3.938 ; 4.537 ;       ;
; stop       ; display_unidades[3] ; 3.980 ; 3.992 ; 4.622 ; 4.640 ;
; stop       ; display_unidades[4] ; 4.139 ; 4.161 ; 4.779 ; 4.807 ;
; stop       ; display_unidades[5] ; 4.116 ; 4.139 ; 4.756 ; 4.785 ;
; stop       ; display_unidades[6] ; 3.983 ; 3.994 ; 4.622 ; 4.639 ;
+------------+---------------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                             ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                  ; -2.864  ; -0.140 ; N/A      ; N/A     ; -3.000              ;
;  clk                              ; -2.864  ; -0.140 ; N/A      ; N/A     ; -3.000              ;
;  clk_div_1seg_state               ; -0.723  ; 0.155  ; N/A      ; N/A     ; -1.000              ;
;  div_1seg:div_1seg_inst|clk_state ; 0.200   ; -0.023 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                   ; -68.667 ; -0.162 ; 0.0      ; 0.0     ; -46.963             ;
;  clk                              ; -64.836 ; -0.140 ; N/A      ; N/A     ; -29.963             ;
;  clk_div_1seg_state               ; -3.831  ; 0.000  ; N/A      ; N/A     ; -16.000             ;
;  div_1seg:div_1seg_inst|clk_state ; 0.000   ; -0.023 ; N/A      ; N/A     ; -1.000              ;
+-----------------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; start     ; clk_div_1seg_state ; 2.967 ; 3.431 ; Rise       ; clk_div_1seg_state ;
; stop      ; clk_div_1seg_state ; 2.745 ; 3.222 ; Rise       ; clk_div_1seg_state ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; start     ; clk_div_1seg_state ; -1.219 ; -1.842 ; Rise       ; clk_div_1seg_state ;
; stop      ; clk_div_1seg_state ; -1.107 ; -1.708 ; Rise       ; clk_div_1seg_state ;
+-----------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+----------------------+--------------------+--------+--------+------------+--------------------+
; Data Port            ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+----------------------+--------------------+--------+--------+------------+--------------------+
; clk_div_1seg         ; clk_div_1seg_state ; 3.532  ;        ; Rise       ; clk_div_1seg_state ;
; display_decenas[*]   ; clk_div_1seg_state ; 17.411 ; 17.369 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[0]  ; clk_div_1seg_state ; 17.071 ; 17.085 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[1]  ; clk_div_1seg_state ; 17.215 ; 17.289 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[2]  ; clk_div_1seg_state ; 17.309 ; 17.369 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[3]  ; clk_div_1seg_state ; 16.797 ; 16.712 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[4]  ; clk_div_1seg_state ; 16.809 ; 16.620 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[5]  ; clk_div_1seg_state ; 17.411 ; 17.318 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[6]  ; clk_div_1seg_state ; 16.833 ; 16.752 ; Rise       ; clk_div_1seg_state ;
; display_unidades[*]  ; clk_div_1seg_state ; 20.415 ; 20.275 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[0] ; clk_div_1seg_state ; 19.291 ; 19.193 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[1] ; clk_div_1seg_state ; 18.957 ; 18.895 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[2] ; clk_div_1seg_state ; 18.927 ; 18.862 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[3] ; clk_div_1seg_state ; 20.140 ; 19.992 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[4] ; clk_div_1seg_state ; 20.415 ; 20.275 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[5] ; clk_div_1seg_state ; 20.385 ; 20.236 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[6] ; clk_div_1seg_state ; 20.143 ; 19.993 ; Rise       ; clk_div_1seg_state ;
; clk_div_1seg         ; clk_div_1seg_state ;        ; 3.532  ; Fall       ; clk_div_1seg_state ;
+----------------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------------+--------------------+-------+-------+------------+--------------------+
; Data Port            ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------------+--------------------+-------+-------+------------+--------------------+
; clk_div_1seg         ; clk_div_1seg_state ; 2.080 ;       ; Rise       ; clk_div_1seg_state ;
; display_decenas[*]   ; clk_div_1seg_state ; 3.232 ; 3.250 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[0]  ; clk_div_1seg_state ; 4.419 ; 4.496 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[1]  ; clk_div_1seg_state ; 4.475 ; 4.528 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[2]  ; clk_div_1seg_state ; 4.510 ; 4.568 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[3]  ; clk_div_1seg_state ; 3.232 ; 3.250 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[4]  ; clk_div_1seg_state ; 3.424 ; 3.442 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[5]  ; clk_div_1seg_state ; 3.589 ; 3.624 ; Rise       ; clk_div_1seg_state ;
;  display_decenas[6]  ; clk_div_1seg_state ; 3.416 ; 3.434 ; Rise       ; clk_div_1seg_state ;
; display_unidades[*]  ; clk_div_1seg_state ; 3.189 ; 3.209 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[0] ; clk_div_1seg_state ; 3.811 ; 3.903 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[1] ; clk_div_1seg_state ; 3.619 ; 3.711 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[2] ; clk_div_1seg_state ; 3.588 ; 3.684 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[3] ; clk_div_1seg_state ; 3.189 ; 3.209 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[4] ; clk_div_1seg_state ; 3.352 ; 3.382 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[5] ; clk_div_1seg_state ; 3.517 ; 3.548 ; Rise       ; clk_div_1seg_state ;
;  display_unidades[6] ; clk_div_1seg_state ; 3.193 ; 3.212 ; Rise       ; clk_div_1seg_state ;
; clk_div_1seg         ; clk_div_1seg_state ;       ; 2.168 ; Fall       ; clk_div_1seg_state ;
+----------------------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+---------------------+-------+-------+-------+-------+
; Input Port ; Output Port         ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------------+-------+-------+-------+-------+
; stop       ; display_decenas[0]  ;       ; 7.318 ; 7.880 ;       ;
; stop       ; display_decenas[1]  ;       ; 7.203 ; 7.731 ;       ;
; stop       ; display_decenas[2]  ;       ; 7.271 ; 7.810 ;       ;
; stop       ; display_decenas[3]  ; 7.036 ; 7.016 ; 7.537 ; 7.472 ;
; stop       ; display_decenas[4]  ; 7.046 ; 7.021 ; 7.548 ; 7.478 ;
; stop       ; display_decenas[5]  ; 7.359 ; 7.357 ; 7.922 ; 7.745 ;
; stop       ; display_decenas[6]  ; 7.026 ; 7.004 ; 7.527 ; 7.460 ;
; stop       ; display_unidades[0] ;       ; 7.211 ; 7.731 ;       ;
; stop       ; display_unidades[1] ;       ; 6.858 ; 7.353 ;       ;
; stop       ; display_unidades[2] ;       ; 6.823 ; 7.323 ;       ;
; stop       ; display_unidades[3] ; 6.995 ; 8.368 ; 8.949 ; 7.434 ;
; stop       ; display_unidades[4] ; 7.270 ; 8.651 ; 9.224 ; 7.713 ;
; stop       ; display_unidades[5] ; 7.241 ; 8.612 ; 9.194 ; 7.673 ;
; stop       ; display_unidades[6] ; 6.997 ; 8.369 ; 8.952 ; 7.431 ;
+------------+---------------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+---------------------+-------+-------+-------+-------+
; Input Port ; Output Port         ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------------+-------+-------+-------+-------+
; stop       ; display_decenas[0]  ;       ; 4.190 ; 4.765 ;       ;
; stop       ; display_decenas[1]  ;       ; 4.178 ; 4.748 ;       ;
; stop       ; display_decenas[2]  ;       ; 4.220 ; 4.783 ;       ;
; stop       ; display_decenas[3]  ; 4.023 ; 4.024 ; 4.641 ; 4.681 ;
; stop       ; display_decenas[4]  ; 4.027 ; 4.028 ; 4.642 ; 4.682 ;
; stop       ; display_decenas[5]  ; 4.176 ; 4.217 ; 4.832 ; 4.829 ;
; stop       ; display_decenas[6]  ; 4.018 ; 4.019 ; 4.633 ; 4.673 ;
; stop       ; display_unidades[0] ;       ; 4.163 ; 4.739 ;       ;
; stop       ; display_unidades[1] ;       ; 3.963 ; 4.561 ;       ;
; stop       ; display_unidades[2] ;       ; 3.938 ; 4.537 ;       ;
; stop       ; display_unidades[3] ; 3.980 ; 3.992 ; 4.622 ; 4.640 ;
; stop       ; display_unidades[4] ; 4.139 ; 4.161 ; 4.779 ; 4.807 ;
; stop       ; display_unidades[5] ; 4.116 ; 4.139 ; 4.756 ; 4.785 ;
; stop       ; display_unidades[6] ; 3.983 ; 3.994 ; 4.622 ; 4.639 ;
+------------+---------------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_div_1seg        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_unidades[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_unidades[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_unidades[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_unidades[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_unidades[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_unidades[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_unidades[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_decenas[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_decenas[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_decenas[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_decenas[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_decenas[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_decenas[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_decenas[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; stop                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_div_1seg        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_div_1seg        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_unidades[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display_decenas[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clk                              ; clk                              ; 750      ; 0        ; 0        ; 0        ;
; div_1seg:div_1seg_inst|clk_state ; clk                              ; 1        ; 1        ; 0        ; 0        ;
; clk_div_1seg_state               ; clk_div_1seg_state               ; 44       ; 0        ; 0        ; 0        ;
; clk_div_1seg_state               ; div_1seg:div_1seg_inst|clk_state ; 1        ; 1        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clk                              ; clk                              ; 750      ; 0        ; 0        ; 0        ;
; div_1seg:div_1seg_inst|clk_state ; clk                              ; 1        ; 1        ; 0        ; 0        ;
; clk_div_1seg_state               ; clk_div_1seg_state               ; 44       ; 0        ; 0        ; 0        ;
; clk_div_1seg_state               ; div_1seg:div_1seg_inst|clk_state ; 1        ; 1        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Mar 21 11:02:29 2024
Info: Command: quartus_sta rtc -c rtc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rtc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div_1seg_state clk_div_1seg_state
    Info (332105): create_clock -period 1.000 -name div_1seg:div_1seg_inst|clk_state div_1seg:div_1seg_inst|clk_state
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.864
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.864             -64.836 clk 
    Info (332119):    -0.723              -3.831 clk_div_1seg_state 
    Info (332119):     0.200               0.000 div_1seg:div_1seg_inst|clk_state 
Info (332146): Worst-case hold slack is -0.134
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.134              -0.134 clk 
    Info (332119):     0.008               0.000 div_1seg:div_1seg_inst|clk_state 
    Info (332119):     0.322               0.000 clk_div_1seg_state 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.000 clk 
    Info (332119):    -1.000             -16.000 clk_div_1seg_state 
    Info (332119):    -1.000              -1.000 div_1seg:div_1seg_inst|clk_state 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.508
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.508             -56.519 clk 
    Info (332119):    -0.528              -2.337 clk_div_1seg_state 
    Info (332119):     0.233               0.000 div_1seg:div_1seg_inst|clk_state 
Info (332146): Worst-case hold slack is -0.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.140              -0.140 clk 
    Info (332119):    -0.004              -0.004 div_1seg:div_1seg_inst|clk_state 
    Info (332119):     0.296               0.000 clk_div_1seg_state 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.000 clk 
    Info (332119):    -1.000             -16.000 clk_div_1seg_state 
    Info (332119):    -1.000              -1.000 div_1seg:div_1seg_inst|clk_state 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.130
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.130             -24.406 clk 
    Info (332119):     0.035               0.000 clk_div_1seg_state 
    Info (332119):     0.359               0.000 div_1seg:div_1seg_inst|clk_state 
Info (332146): Worst-case hold slack is -0.139
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.139              -0.139 clk 
    Info (332119):    -0.023              -0.023 div_1seg:div_1seg_inst|clk_state 
    Info (332119):     0.155               0.000 clk_div_1seg_state 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.963 clk 
    Info (332119):    -1.000             -16.000 clk_div_1seg_state 
    Info (332119):    -1.000              -1.000 div_1seg:div_1seg_inst|clk_state 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4625 megabytes
    Info: Processing ended: Thu Mar 21 11:02:32 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


