TimeQuest Timing Analyzer report for teste_uart
Thu Jul  5 13:45:55 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_divider:clk_divider|clk_out'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_divider:clk_divider|clk_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; teste_uart                                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_divider:clk_divider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:clk_divider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 271.96 MHz ; 250.0 MHz       ; clk                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 330.69 MHz ; 330.69 MHz      ; clk_divider:clk_divider|clk_out ;                                                               ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -2.677 ; -32.653       ;
; clk_divider:clk_divider|clk_out ; -2.024 ; -57.367       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.074 ; 0.000         ;
; clk_divider:clk_divider|clk_out ; 0.453 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -23.818       ;
; clk_divider:clk_divider|clk_out ; -1.487 ; -59.480       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.677 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.597      ;
; -2.527 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.447      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.498 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.418      ;
; -2.360 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.280      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.348 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.268      ;
; -2.325 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.245      ;
; -2.266 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.186      ;
; -2.218 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.138      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.181 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.101      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.146 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.066      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.100 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.020      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.959      ;
; -1.895 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.815      ;
; -1.888 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.808      ;
; -1.877 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.797      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.732 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.652      ;
; -1.721 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.641      ;
; -1.721 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.641      ;
; -1.721 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.641      ;
; -1.721 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.641      ;
; -1.721 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.641      ;
; -1.721 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.641      ;
; -1.721 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.641      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.024 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 3.381      ;
; -1.944 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.864      ;
; -1.932 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.852      ;
; -1.932 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.852      ;
; -1.932 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.852      ;
; -1.932 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.852      ;
; -1.932 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.852      ;
; -1.932 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.852      ;
; -1.932 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.852      ;
; -1.932 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.852      ;
; -1.861 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.781      ;
; -1.854 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.774      ;
; -1.833 ; uart_tx:uart_tx|dataA[1]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 3.190      ;
; -1.664 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.584      ;
; -1.641 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.561      ;
; -1.613 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.970      ;
; -1.602 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.522      ;
; -1.564 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.484      ;
; -1.550 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.470      ;
; -1.545 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.465      ;
; -1.545 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.465      ;
; -1.544 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.464      ;
; -1.540 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.540 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.540 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.540 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.540 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.540 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.540 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.540 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.538 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.458      ;
; -1.538 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.458      ;
; -1.537 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.457      ;
; -1.510 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.430      ;
; -1.455 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.375      ;
; -1.406 ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.763      ;
; -1.401 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.321      ;
; -1.401 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.321      ;
; -1.400 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.320      ;
; -1.399 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.319      ;
; -1.399 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.319      ;
; -1.399 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.319      ;
; -1.394 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.314      ;
; -1.356 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.276      ;
; -1.356 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.276      ;
; -1.354 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.274      ;
; -1.349 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.269      ;
; -1.335 ; uart_tx:uart_tx|dataA[0]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.692      ;
; -1.335 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.692      ;
; -1.296 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.216      ;
; -1.296 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.216      ;
; -1.296 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.216      ;
; -1.294 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.214      ;
; -1.290 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.210      ;
; -1.290 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.210      ;
; -1.289 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.209      ;
; -1.288 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.208      ;
; -1.286 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.206      ;
; -1.286 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.206      ;
; -1.285 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.205      ;
; -1.283 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.203      ;
; -1.269 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.189      ;
; -1.269 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.189      ;
; -1.269 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.189      ;
; -1.269 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.189      ;
; -1.269 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.189      ;
; -1.269 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.189      ;
; -1.269 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.189      ;
; -1.256 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.176      ;
; -1.253 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.173      ;
; -1.253 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.173      ;
; -1.252 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.172      ;
; -1.251 ; uart_tx:uart_tx|dataA[2]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.608      ;
; -1.242 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.162      ;
; -1.224 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.144      ;
; -1.219 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.576      ;
; -1.199 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.119      ;
; -1.197 ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.554      ;
; -1.194 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.114      ;
; -1.194 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.114      ;
; -1.193 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.113      ;
; -1.193 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.113      ;
; -1.182 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.102      ;
; -1.181 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.101      ;
; -1.181 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.101      ;
; -1.181 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.101      ;
; -1.142 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.062      ;
; -1.122 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.042      ;
; -1.117 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.474      ;
; -1.100 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.020      ;
; -1.100 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.020      ;
; -1.098 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.018      ;
; -1.093 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.013      ;
; -1.093 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.013      ;
; -1.092 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.012      ;
; -1.083 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.003      ;
; -1.076 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.996      ;
; -1.066 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.423      ;
; -1.062 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.982      ;
; -1.062 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.982      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                          ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.074 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 2.617      ; 3.194      ;
; 0.423 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 2.617      ; 3.043      ;
; 0.743 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.747 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.764 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.771 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.949 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.968 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 1.098 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.108 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.117 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.229 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.230 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.239 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.248 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.257 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.297 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.590      ;
; 1.319 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.612      ;
; 1.323 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.616      ;
; 1.370 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.663      ;
; 1.371 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.380 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.388 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.396 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.691      ;
; 1.398 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.691      ;
; 1.398 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.691      ;
; 1.437 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.730      ;
; 1.463 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.756      ;
; 1.511 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.804      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.520 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.813      ;
; 1.528 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.821      ;
; 1.529 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.529 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.529 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.536 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.829      ;
; 1.537 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.830      ;
; 1.538 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.831      ;
; 1.551 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.551 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.551 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.551 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.551 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.551 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.551 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.551 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.551 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.603 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.896      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.453 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|ready          ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.501 ; uart_rx:uart_rx|data[5]        ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.794      ;
; 0.516 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.809      ;
; 0.526 ; uart_rx:uart_rx|data[2]        ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; uart_rx:uart_rx|data[1]        ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.820      ;
; 0.537 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.830      ;
; 0.685 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.978      ;
; 0.685 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.978      ;
; 0.699 ; uart_rx:uart_rx|data[6]        ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.992      ;
; 0.710 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.003      ;
; 0.712 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.005      ;
; 0.723 ; uart_rx:uart_rx|data[0]        ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.016      ;
; 0.724 ; uart_rx:uart_rx|data[3]        ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.017      ;
; 0.731 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.024      ;
; 0.761 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.054      ;
; 0.783 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.531      ;
; 0.789 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.082      ;
; 0.807 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.100      ;
; 0.811 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.104      ;
; 0.812 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.105      ;
; 0.816 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.109      ;
; 0.873 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.166      ;
; 0.877 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.170      ;
; 0.877 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.170      ;
; 0.905 ; uart_rx:uart_rx|data[7]        ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.198      ;
; 0.906 ; uart_rx:uart_rx|data[4]        ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.199      ;
; 0.911 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.204      ;
; 0.942 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.235      ;
; 0.970 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.263      ;
; 0.993 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.286      ;
; 1.049 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.342      ;
; 1.056 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.349      ;
; 1.078 ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.826      ;
; 1.100 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.393      ;
; 1.112 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.405      ;
; 1.112 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.405      ;
; 1.123 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.416      ;
; 1.135 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.429      ;
; 1.162 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.455      ;
; 1.175 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.468      ;
; 1.183 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.476      ;
; 1.183 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.476      ;
; 1.195 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.488      ;
; 1.204 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.497      ;
; 1.206 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.499      ;
; 1.223 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.516      ;
; 1.223 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.516      ;
; 1.224 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.517      ;
; 1.227 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.520      ;
; 1.235 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.528      ;
; 1.249 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.542      ;
; 1.252 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.545      ;
; 1.284 ; uart_tx:uart_tx|dataA[3]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 2.032      ;
; 1.297 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.590      ;
; 1.323 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.616      ;
; 1.329 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.622      ;
; 1.330 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.623      ;
; 1.334 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.627      ;
; 1.341 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.634      ;
; 1.375 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.668      ;
; 1.377 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.670      ;
; 1.378 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.671      ;
; 1.378 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.671      ;
; 1.385 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.678      ;
; 1.391 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.684      ;
; 1.397 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.690      ;
; 1.402 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.695      ;
; 1.414 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.707      ;
; 1.418 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.711      ;
; 1.418 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.711      ;
; 1.423 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.716      ;
; 1.426 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.719      ;
; 1.427 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.720      ;
; 1.433 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.726      ;
; 1.434 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.727      ;
; 1.456 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 2.204      ;
; 1.467 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.760      ;
; 1.469 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.762      ;
; 1.469 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.762      ;
; 1.475 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.768      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 3.360 ; 3.532 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 4.181 ; 4.362 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 4.075 ; 4.267 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -1.665 ; -1.795 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -1.975 ; -2.149 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -2.486 ; -2.657 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 8.735 ; 8.788 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.734 ; 7.855 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 7.385 ; 7.570 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.735 ; 8.788 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 6.587 ; 6.661 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.634 ; 8.518 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 6.330 ; 6.403 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.432 ; 7.550 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 7.097 ; 7.276 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.454 ; 8.504 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 6.330 ; 6.403 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.298 ; 8.185 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 287.77 MHz ; 250.0 MHz       ; clk                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 349.41 MHz ; 349.41 MHz      ; clk_divider:clk_divider|clk_out ;                                                               ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -2.475 ; -29.727       ;
; clk_divider:clk_divider|clk_out ; -1.862 ; -50.117       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.159 ; 0.000         ;
; clk_divider:clk_divider|clk_out ; 0.402 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -23.818       ;
; clk_divider:clk_divider|clk_out ; -1.487 ; -59.480       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.475 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.405      ;
; -2.329 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.259      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.271 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.201      ;
; -2.179 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.109      ;
; -2.147 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.077      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.125 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.084 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.014      ;
; -2.040 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.975 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.905      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.943 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.873      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.880 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.810      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.766      ;
; -1.747 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.677      ;
; -1.706 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.636      ;
; -1.705 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.635      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.543 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.473      ;
; -1.502 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.432      ;
; -1.502 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.432      ;
; -1.502 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.432      ;
; -1.502 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.432      ;
; -1.502 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.432      ;
; -1.502 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.432      ;
; -1.502 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.432      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.862 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.334      ; 3.198      ;
; -1.724 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.654      ;
; -1.699 ; uart_tx:uart_tx|dataA[1]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 3.034      ;
; -1.657 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.587      ;
; -1.652 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.649 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.579      ;
; -1.474 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.334      ; 2.810      ;
; -1.447 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.377      ;
; -1.440 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.370      ;
; -1.429 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.359      ;
; -1.423 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.353      ;
; -1.423 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.353      ;
; -1.423 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.353      ;
; -1.423 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.353      ;
; -1.423 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.353      ;
; -1.423 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.353      ;
; -1.423 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.353      ;
; -1.423 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.353      ;
; -1.422 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.352      ;
; -1.360 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.290      ;
; -1.352 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.282      ;
; -1.315 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.245      ;
; -1.314 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.244      ;
; -1.314 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.244      ;
; -1.310 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.240      ;
; -1.309 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.239      ;
; -1.309 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.239      ;
; -1.269 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.199      ;
; -1.268 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.198      ;
; -1.268 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.198      ;
; -1.241 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.171      ;
; -1.239 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.169      ;
; -1.226 ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.561      ;
; -1.218 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.148      ;
; -1.208 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.334      ; 2.544      ;
; -1.202 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.132      ;
; -1.199 ; uart_tx:uart_tx|dataA[0]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.534      ;
; -1.197 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.127      ;
; -1.171 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.101      ;
; -1.171 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.101      ;
; -1.169 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.099      ;
; -1.157 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.087      ;
; -1.140 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.070      ;
; -1.122 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.052      ;
; -1.122 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.052      ;
; -1.118 ; uart_tx:uart_tx|dataA[2]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.453      ;
; -1.098 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.028      ;
; -1.097 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.027      ;
; -1.097 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.027      ;
; -1.086 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.016      ;
; -1.085 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.015      ;
; -1.085 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.015      ;
; -1.085 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.015      ;
; -1.085 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.015      ;
; -1.083 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.083 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.079 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.009      ;
; -1.071 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.001      ;
; -1.071 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.001      ;
; -1.070 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.000      ;
; -1.070 ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.405      ;
; -1.067 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.334      ; 2.403      ;
; -1.059 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.989      ;
; -1.056 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.986      ;
; -1.036 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.966      ;
; -1.016 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.946      ;
; -1.015 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.945      ;
; -1.015 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.945      ;
; -1.010 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.940      ;
; -1.009 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.939      ;
; -1.009 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.939      ;
; -1.002 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.932      ;
; -0.990 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.920      ;
; -0.985 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.915      ;
; -0.976 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.906      ;
; -0.976 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.906      ;
; -0.955 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.334      ; 2.291      ;
; -0.952 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.882      ;
; -0.950 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.880      ;
; -0.938 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.273      ;
; -0.915 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.845      ;
; -0.915 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.845      ;
; -0.913 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.843      ;
; -0.903 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.833      ;
; -0.901 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.831      ;
; -0.901 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.831      ;
; -0.898 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.828      ;
; -0.897 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.827      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                           ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.159 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 2.404      ; 3.028      ;
; 0.362 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 2.404      ; 2.731      ;
; 0.692 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.699 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.709 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.723 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.990      ;
; 0.857 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.124      ;
; 0.876 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 1.014 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.018 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.030 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.033 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.109 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.376      ;
; 1.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.377      ;
; 1.112 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.379      ;
; 1.128 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.136 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.403      ;
; 1.137 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.404      ;
; 1.137 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.404      ;
; 1.140 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.407      ;
; 1.140 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.407      ;
; 1.140 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.407      ;
; 1.152 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.155 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.161 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.428      ;
; 1.232 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.499      ;
; 1.234 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.501      ;
; 1.235 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.502      ;
; 1.236 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.503      ;
; 1.250 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.517      ;
; 1.251 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.518      ;
; 1.258 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.525      ;
; 1.259 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.526      ;
; 1.262 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.529      ;
; 1.262 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.529      ;
; 1.262 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.529      ;
; 1.274 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.541      ;
; 1.277 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.544      ;
; 1.277 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.544      ;
; 1.277 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.544      ;
; 1.283 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.550      ;
; 1.354 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.621      ;
; 1.358 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.625      ;
; 1.372 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.639      ;
; 1.373 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.640      ;
; 1.380 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.647      ;
; 1.381 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.648      ;
; 1.384 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.651      ;
; 1.384 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.651      ;
; 1.396 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.663      ;
; 1.399 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.666      ;
; 1.447 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.714      ;
; 1.447 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.714      ;
; 1.447 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.714      ;
; 1.447 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.714      ;
; 1.447 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.714      ;
; 1.447 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.714      ;
; 1.447 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.714      ;
; 1.447 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.714      ;
; 1.447 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.714      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.450 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.269      ;
; 1.476 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.743      ;
; 1.480 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.747      ;
; 1.495 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.502 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.769      ;
; 1.503 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.770      ;
; 1.506 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.773      ;
; 1.521 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.788      ;
; 1.536 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.803      ;
; 1.536 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.803      ;
; 1.536 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.803      ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.402 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|ready          ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.469 ; uart_rx:uart_rx|data[5]        ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.737      ;
; 0.476 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.743      ;
; 0.491 ; uart_rx:uart_rx|data[2]        ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; uart_rx:uart_rx|data[1]        ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.760      ;
; 0.501 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.768      ;
; 0.607 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.875      ;
; 0.607 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.875      ;
; 0.626 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.894      ;
; 0.629 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.897      ;
; 0.645 ; uart_rx:uart_rx|data[6]        ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.913      ;
; 0.666 ; uart_rx:uart_rx|data[0]        ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.934      ;
; 0.667 ; uart_rx:uart_rx|data[3]        ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.935      ;
; 0.679 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.946      ;
; 0.713 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.980      ;
; 0.727 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.496      ; 1.418      ;
; 0.736 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.003      ;
; 0.754 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.021      ;
; 0.756 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.023      ;
; 0.761 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.028      ;
; 0.762 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.029      ;
; 0.791 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.059      ;
; 0.791 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.059      ;
; 0.792 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.059      ;
; 0.807 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.075      ;
; 0.832 ; uart_rx:uart_rx|data[4]        ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.100      ;
; 0.838 ; uart_rx:uart_rx|data[7]        ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.106      ;
; 0.867 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.134      ;
; 0.906 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.173      ;
; 0.926 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.193      ;
; 0.934 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.201      ;
; 0.945 ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.496      ; 1.636      ;
; 0.965 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.232      ;
; 0.993 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.260      ;
; 0.993 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.260      ;
; 0.997 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.264      ;
; 1.036 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.303      ;
; 1.043 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.310      ;
; 1.050 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.317      ;
; 1.051 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.318      ;
; 1.068 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.335      ;
; 1.069 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.336      ;
; 1.077 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.344      ;
; 1.080 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.347      ;
; 1.098 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.365      ;
; 1.098 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.365      ;
; 1.101 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.368      ;
; 1.101 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.368      ;
; 1.116 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.383      ;
; 1.126 ; uart_tx:uart_tx|dataA[3]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.496      ; 1.817      ;
; 1.143 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.410      ;
; 1.147 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.414      ;
; 1.152 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.419      ;
; 1.156 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.423      ;
; 1.183 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.450      ;
; 1.192 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.459      ;
; 1.201 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.468      ;
; 1.204 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.471      ;
; 1.217 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.484      ;
; 1.240 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.507      ;
; 1.243 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.510      ;
; 1.246 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.513      ;
; 1.267 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.534      ;
; 1.268 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.535      ;
; 1.268 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.535      ;
; 1.271 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.538      ;
; 1.284 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.551      ;
; 1.285 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.496      ; 1.976      ;
; 1.294 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.561      ;
; 1.295 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.562      ;
; 1.309 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.576      ;
; 1.312 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.579      ;
; 1.319 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.586      ;
; 1.320 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.587      ;
; 1.322 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.589      ;
; 1.323 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.590      ;
; 1.325 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.592      ;
; 1.326 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.593      ;
; 1.334 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.601      ;
; 1.335 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.602      ;
; 1.356 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.623      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 3.052 ; 3.038 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 3.877 ; 3.843 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 3.688 ; 3.759 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -1.478 ; -1.436 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -1.796 ; -1.802 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -2.253 ; -2.252 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 7.785 ; 7.962 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 6.949 ; 7.190 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.635 ; 6.935 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 7.785 ; 7.962 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 5.925 ; 6.034 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 7.927 ; 7.664 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 5.673 ; 5.779 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 6.656 ; 6.889 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.355 ; 6.644 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 7.511 ; 7.680 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 5.673 ; 5.779 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 7.597 ; 7.343 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.597 ; -6.609        ;
; clk_divider:clk_divider|clk_out ; -0.303 ; -3.384        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.102 ; -0.102        ;
; clk_divider:clk_divider|clk_out ; 0.186  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -17.935       ;
; clk_divider:clk_divider|clk_out ; -1.000 ; -40.000       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.597 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.547      ;
; -0.521 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.471      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.501 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.443 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.393      ;
; -0.431 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.381      ;
; -0.429 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.379      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.395 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.345      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.285      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.333 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.262 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.212      ;
; -0.257 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.255 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.161 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.303 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.253      ;
; -0.298 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.427      ;
; -0.231 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.182      ;
; -0.212 ; uart_tx:uart_tx|dataA[1]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.341      ;
; -0.185 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.136      ;
; -0.179 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.130      ;
; -0.162 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.113      ;
; -0.144 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.095      ;
; -0.111 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.240      ;
; -0.104 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.055      ;
; -0.087 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.038      ;
; -0.086 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.037      ;
; -0.085 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.036      ;
; -0.085 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.035      ;
; -0.085 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.036      ;
; -0.084 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.035      ;
; -0.083 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.034      ;
; -0.076 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.027      ;
; -0.075 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.025      ;
; -0.074 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.025      ;
; -0.064 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.015      ;
; -0.063 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.014      ;
; -0.052 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.003      ;
; -0.051 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.002      ;
; -0.050 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.001      ;
; -0.033 ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.162      ;
; -0.031 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.982      ;
; -0.013 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.964      ;
; -0.011 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.962      ;
; -0.007 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.958      ;
; -0.004 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.955      ;
; -0.004 ; uart_tx:uart_tx|dataA[2]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.133      ;
; -0.004 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.133      ;
; 0.000  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.950      ;
; 0.003  ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.947      ;
; 0.003  ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.947      ;
; 0.005  ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.945      ;
; 0.005  ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.945      ;
; 0.006  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.944      ;
; 0.006  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.944      ;
; 0.008  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.942      ;
; 0.008  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.942      ;
; 0.013  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.937      ;
; 0.013  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.937      ;
; 0.015  ; uart_tx:uart_tx|dataA[0]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.114      ;
; 0.015  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.935      ;
; 0.015  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.935      ;
; 0.016  ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.113      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.024  ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.927      ;
; 0.030  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.920      ;
; 0.035  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.916      ;
; 0.037  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.913      ;
; 0.038  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.913      ;
; 0.039  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.912      ;
; 0.040  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.911      ;
; 0.045  ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.906      ;
; 0.047  ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.082      ;
; 0.055  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.896      ;
; 0.056  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.895      ;
; 0.067  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.883      ;
; 0.071  ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.880      ;
; 0.072  ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.879      ;
; 0.073  ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.878      ;
; 0.083  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.867      ;
; 0.085  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.866      ;
; 0.086  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.865      ;
; 0.087  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.864      ;
; 0.092  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.859      ;
; 0.095  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.034      ;
; 0.102  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.848      ;
; 0.102  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.848      ;
; 0.104  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.846      ;
; 0.109  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.842      ;
; 0.110  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.841      ;
; 0.112  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.839      ;
; 0.113  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.838      ;
; 0.117  ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.012      ;
; 0.117  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.834      ;
; 0.118  ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.833      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.102 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 1.193      ; 1.310      ;
; 0.296  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.305  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.311  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.366  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.372  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.445  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.454  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.456  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.461  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.508  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.510  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.512  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.517  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.520  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.523  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.524  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.524  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.524  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.526  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.526  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.527  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.527  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.527  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.556  ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 1.193      ; 1.468      ;
; 0.575  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.576  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.697      ;
; 0.578  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.699      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.583  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.704      ;
; 0.584  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.586  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.587  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.589  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.590  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.711      ;
; 0.590  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.711      ;
; 0.590  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.711      ;
; 0.592  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.713      ;
; 0.592  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.713      ;
; 0.593  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.714      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.641  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.762      ;
; 0.644  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.765      ;
; 0.649  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.770      ;
; 0.650  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.771      ;
; 0.653  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.774      ;
; 0.655  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.776      ;
; 0.655  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.776      ;
; 0.656  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.777      ;
; 0.658  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.779      ;
; 0.659  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.780      ;
; 0.670  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.670  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.670  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.670  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.670  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.670  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.670  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.670  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.670  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.791      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.186 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|ready          ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart_rx:uart_rx|data[5]        ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; uart_rx:uart_rx|data[2]        ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; uart_rx:uart_rx|data[1]        ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.326      ;
; 0.212 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.332      ;
; 0.212 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.332      ;
; 0.260 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.381      ;
; 0.267 ; uart_rx:uart_rx|data[6]        ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.388      ;
; 0.270 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.390      ;
; 0.278 ; uart_rx:uart_rx|data[0]        ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; uart_rx:uart_rx|data[3]        ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.399      ;
; 0.306 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.426      ;
; 0.309 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.615      ;
; 0.321 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.441      ;
; 0.328 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.449      ;
; 0.329 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.449      ;
; 0.329 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.450      ;
; 0.329 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.450      ;
; 0.329 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.450      ;
; 0.330 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.450      ;
; 0.336 ; uart_rx:uart_rx|data[4]        ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.456      ;
; 0.336 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.457      ;
; 0.338 ; uart_rx:uart_rx|data[7]        ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.458      ;
; 0.357 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.478      ;
; 0.359 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.480      ;
; 0.391 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.512      ;
; 0.391 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.512      ;
; 0.404 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.525      ;
; 0.406 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.527      ;
; 0.430 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.550      ;
; 0.432 ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.738      ;
; 0.436 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.557      ;
; 0.452 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.573      ;
; 0.458 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.586      ;
; 0.469 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.589      ;
; 0.474 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.594      ;
; 0.476 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.596      ;
; 0.477 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.598      ;
; 0.478 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.598      ;
; 0.493 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.614      ;
; 0.505 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.626      ;
; 0.507 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.627      ;
; 0.509 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.632      ;
; 0.511 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.632      ;
; 0.517 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.641      ;
; 0.527 ; uart_tx:uart_tx|dataA[3]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.833      ;
; 0.528 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.648      ;
; 0.531 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.652      ;
; 0.536 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.656      ;
; 0.544 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.665      ;
; 0.547 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.668      ;
; 0.548 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.668      ;
; 0.555 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.676      ;
; 0.559 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.680      ;
; 0.562 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.683      ;
; 0.562 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.683      ;
; 0.570 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.690      ;
; 0.570 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.691      ;
; 0.571 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.692      ;
; 0.571 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.692      ;
; 0.572 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.693      ;
; 0.572 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.693      ;
; 0.574 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.695      ;
; 0.578 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.699      ;
; 0.583 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.889      ;
; 0.585 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.706      ;
; 0.587 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.710      ;
; 0.593 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.714      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.685  ; 0.901        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 1.508 ; 2.141 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 1.847 ; 2.470 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 1.862 ; 2.417 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.783 ; -1.388 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -0.923 ; -1.507 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -1.159 ; -1.762 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 4.468 ; 4.322 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.755 ; 3.620 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.577 ; 3.480 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.468 ; 4.322 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.170 ; 3.114 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 3.948 ; 4.112 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 3.056 ; 3.002 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.618 ; 3.488 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.447 ; 3.354 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.342 ; 4.199 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.056 ; 3.002 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 3.803 ; 3.961 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -2.677  ; -0.102 ; N/A      ; N/A     ; -3.000              ;
;  clk                             ; -2.677  ; -0.102 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:clk_divider|clk_out ; -2.024  ; 0.186  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                  ; -90.02  ; -0.102 ; 0.0      ; 0.0     ; -83.298             ;
;  clk                             ; -32.653 ; -0.102 ; N/A      ; N/A     ; -23.818             ;
;  clk_divider:clk_divider|clk_out ; -57.367 ; 0.000  ; N/A      ; N/A     ; -59.480             ;
+----------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 3.360 ; 3.532 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 4.181 ; 4.362 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 4.075 ; 4.267 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.783 ; -1.388 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -0.923 ; -1.507 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -1.159 ; -1.762 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 8.735 ; 8.788 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.734 ; 7.855 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 7.385 ; 7.570 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.735 ; 8.788 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 6.587 ; 6.661 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.634 ; 8.518 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 3.056 ; 3.002 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.618 ; 3.488 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.447 ; 3.354 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.342 ; 4.199 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.056 ; 3.002 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 3.803 ; 3.961 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[24] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[25] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[26] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[27] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[28] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[29] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[30] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[31] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; led[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; data_packet[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; data_packet[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; led[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; data_packet[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; data_packet[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00257 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00257 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; data_packet[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; data_packet[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 247      ; 0        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 223      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 247      ; 0        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 223      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 68    ; 68   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jul  5 13:45:52 2018
Info: Command: quartus_sta teste_uart -c teste_uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'teste_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider:clk_divider|clk_out clk_divider:clk_divider|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.677
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.677             -32.653 clk 
    Info (332119):    -2.024             -57.367 clk_divider:clk_divider|clk_out 
Info (332146): Worst-case hold slack is 0.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.074               0.000 clk 
    Info (332119):     0.453               0.000 clk_divider:clk_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.818 clk 
    Info (332119):    -1.487             -59.480 clk_divider:clk_divider|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.475
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.475             -29.727 clk 
    Info (332119):    -1.862             -50.117 clk_divider:clk_divider|clk_out 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 clk 
    Info (332119):     0.402               0.000 clk_divider:clk_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.818 clk 
    Info (332119):    -1.487             -59.480 clk_divider:clk_divider|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.597
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.597              -6.609 clk 
    Info (332119):    -0.303              -3.384 clk_divider:clk_divider|clk_out 
Info (332146): Worst-case hold slack is -0.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.102              -0.102 clk 
    Info (332119):     0.186               0.000 clk_divider:clk_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -17.935 clk 
    Info (332119):    -1.000             -40.000 clk_divider:clk_divider|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 613 megabytes
    Info: Processing ended: Thu Jul  5 13:45:55 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


