<?xml version="1.0" encoding="UTF-8"?>
<ipxact:abstractionDefinition xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014">
    <ipxact:vendor>example.com</ipxact:vendor>
    <ipxact:library>abstractions</ipxact:library>
    <ipxact:name>axi4_rtl</ipxact:name>
    <ipxact:version>1.0</ipxact:version>
    
    <!-- Reference to the bus type -->
    <ipxact:busType vendor="arm.com" library="AMBA4" name="AXI4" version="r0p0"/>

    <!-- Ports -->
    <ipxact:ports>
        <!-- Clock Port -->
        <ipxact:port>
            <ipxact:logicalName>ACLK</ipxact:logicalName>
            <ipxact:wire>
                <ipxact:direction>in</ipxact:direction>
                <ipxact:width>1</ipxact:width>
                <ipxact:qualifier>
                    <ipxact:isClock>true</ipxact:isClock>
                </ipxact:qualifier>
            </ipxact:wire>
        </ipxact:port>

        <!-- Reset Port -->
        <ipxact:port>
            <ipxact:logicalName>ARESETn</ipxact:logicalName>
            <ipxact:wire>
                <ipxact:direction>in</ipxact:direction>
                <ipxact:width>1</ipxact:width>
                <ipxact:qualifier>
                    <ipxact:isReset>true</ipxact:isReset>
                </ipxact:qualifier>
            </ipxact:wire>
        </ipxact:port>

        <!-- Address Port -->
        <ipxact:port>
            <ipxact:logicalName>AWADDR</ipxact:logicalName>
            <ipxact:wire>
                <ipxact:direction>out</ipxact:direction>
                <ipxact:width>32</ipxact:width>
                <ipxact:qualifier>
                    <ipxact:isAddress>true</ipxact:isAddress>
                </ipxact:qualifier>
            </ipxact:wire>
        </ipxact:port>

        <!-- Data Port -->
        <ipxact:port>
            <ipxact:logicalName>WDATA</ipxact:logicalName>
            <ipxact:wire>
                <ipxact:direction>out</ipxact:direction>
                <ipxact:width>64</ipxact:width>
                <ipxact:qualifier>
                    <ipxact:isData>true</ipxact:isData>
                </ipxact:qualifier>
            </ipxact:wire>
        </ipxact:port>

        <!-- Transactional Port -->
        <ipxact:port>
            <ipxact:logicalName>tlm_port</ipxact:logicalName>
            <ipxact:transactional>
                <ipxact:initiative>requires</ipxact:initiative>
                <ipxact:protocol>tlm_2_0</ipxact:protocol>
            </ipxact:transactional>
        </ipxact:port>
    </ipxact:ports>

    <!-- Parameters -->
    <ipxact:parameters>
        <ipxact:parameter>
            <ipxact:name>DATA_WIDTH</ipxact:name>
            <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
    </ipxact:parameters>

    <!-- Description -->
    <ipxact:description>
        AXI4 RTL abstraction definition example with wire and transactional ports.
    </ipxact:description>
</ipxact:abstractionDefinition>