在实际不同的板卡上行为略有变化，只能实际测试

比如 在同一个always里，对同一个变量 <= 操作，在iverilog中以最后一次操作为准

在quartus最后综合起来的结果看，是不确定的。

在不同的模块之间同步通讯，一个节拍有时够有时不够，最好是计拍，三个拍以上基本上就没问题了。

比如 tx_byte <= 8'h2d ; tx_en<=1 ;  要等tx_busy拉起来才能继续操作，直接等一拍，会有异常。

 
