+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|wait_gen|rst_sync                                                                                                                                     ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|wait_gen                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|hi_ber_resync                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|block_lock_resync                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_hi_ber_latch|o_narrow                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_hi_ber_latch                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_block_lock_latch|o_narrow                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_block_lock_latch                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_errored_block_cnt|o_narrow                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_errored_block_cnt                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_ber_cnt|o_narrow                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_ber_cnt                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_scrambler_error|o_narrow                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_scrambler_error                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_rx_sync_head_error|o_narrow                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_rx_sync_head_error                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_rx_fifo_full|o_narrow                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_rx_fifo_full                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_tx_fifo_full|o_narrow                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_tx_fifo_full                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_rx_data_ready|o_narrow                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_rx_data_ready                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_block_lock|o_narrow                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_block_lock                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_hi_ber|o_narrow                                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_hi_ber                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_pcs_status|o_narrow                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|mux_pcs_status                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|wmux_rclr_ber_cnt|o_narrow                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|wmux_rclr_ber_cnt                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|wmux_rclr_errblk_cnt|o_narrow                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map|wmux_rclr_errblk_cnt                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|pcs_map                                                                                                                                               ; 68    ; 15             ; 29           ; 15             ; 34     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|sv_reconfig_bundle_merger_inst                                                                                                                        ; 232   ; 0              ; 4            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                          ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|gen_embedded_reset.reset_controller|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|gen_embedded_reset.reset_controller|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                              ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|gen_embedded_reset.reset_controller|g_pll.counter_pll_powerdown                                                                                       ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|gen_embedded_reset.reset_controller                                                                                                                   ; 11    ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|csr                                                                                                                                                   ; 54    ; 1              ; 29           ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|altera_pll_5G|pll[0].avmm.sv_xcvr_avmm_csr_inst|gen_status_reg_pll.alt_xcvr_resync_inst                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|altera_pll_5G|pll[0].avmm.sv_xcvr_avmm_csr_inst                                                                    ; 25    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|altera_pll_5G|pll[0].avmm.sv_reconfig_bundle_to_xcvr_inst                                                          ; 110   ; 6              ; 22           ; 6              ; 92     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|altera_pll_5G                                                                                                      ; 73    ; 1              ; 1            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                        ; 50    ; 23             ; 11           ; 23             ; 35     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_xcvr_avmm|avmm_interface_insts[0].sv_reconfig_bundle_to_xcvr_inst                              ; 110   ; 6              ; 22           ; 6              ; 94     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_xcvr_avmm                                                                                      ; 577   ; 74             ; 66           ; 74             ; 100    ; 74              ; 74            ; 74              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_rx_pcs_pma_interface                                     ; 139   ; 8              ; 0            ; 8              ; 174    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_rx_pld_pcs_interface                                     ; 298   ; 93             ; 0            ; 93             ; 326    ; 93              ; 93            ; 93              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_common_pld_pcs_interface                                 ; 242   ; 70             ; 0            ; 70             ; 189    ; 70              ; 70            ; 70              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_10g_tx_pcs                                               ; 134   ; 0              ; 0            ; 0              ; 272    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_tx_pld_pcs_interface                                     ; 282   ; 2              ; 0            ; 2              ; 219    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_tx_pcs_pma_interface                                     ; 174   ; 53             ; 0            ; 53             ; 105    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_10g_rx_pcs                                               ; 284   ; 1              ; 0            ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch|inst_sv_hssi_common_pcs_pma_interface                                 ; 223   ; 90             ; 0            ; 90             ; 192    ; 90              ; 90            ; 90              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs|ch[0].inst_sv_pcs_ch                                                                       ; 697   ; 198            ; 22           ; 198            ; 909    ; 198             ; 198           ; 198             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pcs                                                                                            ; 633   ; 7              ; 0            ; 7              ; 845    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst                                    ; 163   ; 6              ; 8            ; 6              ; 66     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst                                                                      ; 157   ; 0              ; 0            ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|rx_pma.sv_rx_pma_inst                                                                      ; 67    ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma                                                                                            ; 162   ; 2              ; 3            ; 2              ; 218    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst|native_inst                                                                                                        ; 185   ; 27             ; 0            ; 27             ; 140    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst|ch[0].sv_xcvr_10gbaser_native_inst                                                                                                                    ; 227   ; 33             ; 1            ; 33             ; 211    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst|xv_xcvr_10gbaser_nr_inst                                                                                                                                                       ; 265   ; 0              ; 5            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst|eth_10gbaser_phy_inst                                                                                                                                                                                ; 270   ; 10             ; 1            ; 10             ; 202    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gbaser_phy_inst                                                                                                                                                                                                      ; 120   ; 43             ; 0            ; 43             ; 76     ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_004|alt_rst_req_sync_uq1                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_004|alt_rst_sync_uq1                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_004                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_003|alt_rst_req_sync_uq1                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_003|alt_rst_sync_uq1                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_003                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_002                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller_001                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller|alt_rst_sync_uq1                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rst_controller                                                                                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_006|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_006                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_005|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_005                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_004|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_004                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_003|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_003                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_002|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_002                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter_001                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|avalon_st_adapter                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_mux|arb|adder                                                                                                                                                        ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_mux|arb                                                                                                                                                              ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_mux                                                                                                                                                                  ; 689   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_demux_006                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_demux_005                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_demux_004                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_demux_003                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_demux_002                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_demux_001                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rsp_demux                                                                                                                                                                ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|cmd_mux_006                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|cmd_mux_005                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|cmd_mux_004                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|cmd_mux_003                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|cmd_mux_002                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|cmd_mux_001                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|cmd_mux                                                                                                                                                                  ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|cmd_demux                                                                                                                                                                ; 113   ; 49             ; 2            ; 49             ; 687    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_bridge_m0_limiter                                                                                                                                                     ; 200   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_007|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_007                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_006|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_006                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_005|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_005                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_004|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_004                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_003|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_003                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_002|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_002                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_001|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router_001                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router|the_default_decode                                                                                                                                                ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|router                                                                                                                                                                   ; 94    ; 0              ; 5            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_lane_decoder_csr_agent_rsp_fifo                                                                                                                                   ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_lane_decoder_csr_agent|uncompressor                                                                                                                               ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_lane_decoder_csr_agent                                                                                                                                            ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_packet_overflow_control_csr_agent_rsp_fifo                                                                                                                        ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_packet_overflow_control_csr_agent|uncompressor                                                                                                                    ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_packet_overflow_control_csr_agent                                                                                                                                 ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_frame_decoder_avalom_mm_csr_agent_rsp_fifo                                                                                                                        ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_frame_decoder_avalom_mm_csr_agent|uncompressor                                                                                                                    ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_frame_decoder_avalom_mm_csr_agent                                                                                                                                 ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_crc_checker_csr_agent_rsp_fifo                                                                                                                                    ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_crc_checker_csr_agent|uncompressor                                                                                                                                ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_crc_checker_csr_agent                                                                                                                                             ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_crc_pad_rem_csr_agent_rsp_fifo                                                                                                                                    ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_crc_pad_rem_csr_agent|uncompressor                                                                                                                                ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_crc_pad_rem_csr_agent                                                                                                                                             ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_pkt_backpressure_control_csr_agent_rsp_fifo                                                                                                                       ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_pkt_backpressure_control_csr_agent|uncompressor                                                                                                                   ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_pkt_backpressure_control_csr_agent                                                                                                                                ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_default_slave_csr_agent_rsp_fifo                                                                                                                                  ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_default_slave_csr_agent|uncompressor                                                                                                                              ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_default_slave_csr_agent                                                                                                                                           ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_bridge_m0_agent                                                                                                                                                       ; 158   ; 35             ; 67           ; 35             ; 126    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_lane_decoder_csr_translator                                                                                                                                       ; 97    ; 6              ; 13           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_packet_overflow_control_csr_translator                                                                                                                            ; 97    ; 6              ; 12           ; 6              ; 37     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_frame_decoder_avalom_mm_csr_translator                                                                                                                            ; 97    ; 6              ; 8            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_crc_checker_csr_translator                                                                                                                                        ; 97    ; 6              ; 13           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_crc_pad_rem_csr_translator                                                                                                                                        ; 97    ; 6              ; 12           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_pkt_backpressure_control_csr_translator                                                                                                                           ; 97    ; 6              ; 13           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_eth_default_slave_csr_translator                                                                                                                                      ; 97    ; 6              ; 13           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2|rx_bridge_m0_translator                                                                                                                                                  ; 98    ; 10             ; 2            ; 10             ; 91     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_2                                                                                                                                                                          ; 280   ; 0              ; 0            ; 0              ; 253    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_006|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_006                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_005                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_004                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_003                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_002                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|avalon_st_adapter                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                                        ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_mux|arb                                                                                                                                                              ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_mux                                                                                                                                                                  ; 689   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_demux_006                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_demux_005                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_demux_004                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_demux_003                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_demux_002                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_demux_001                                                                                                                                                            ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|rsp_demux                                                                                                                                                                ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|cmd_mux_006                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|cmd_mux_005                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|cmd_mux_004                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|cmd_mux_003                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|cmd_mux_002                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|cmd_mux_001                                                                                                                                                              ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|cmd_mux                                                                                                                                                                  ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|cmd_demux                                                                                                                                                                ; 113   ; 49             ; 2            ; 49             ; 687    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_bridge_m0_limiter                                                                                                                                                     ; 200   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_007|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_007                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_006|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_006                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_005|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_005                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_004|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_004                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_003|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_003                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_002|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_002                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_001|the_default_decode                                                                                                                                            ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router_001                                                                                                                                                               ; 94    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router|the_default_decode                                                                                                                                                ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|router                                                                                                                                                                   ; 94    ; 0              ; 5            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_crc_inserter_csr_agent_rsp_fifo                                                                                                                                   ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_crc_inserter_csr_agent|uncompressor                                                                                                                               ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_crc_inserter_csr_agent                                                                                                                                            ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_packet_underflow_control_avalon_slave_0_agent_rsp_fifo                                                                                                            ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_packet_underflow_control_avalon_slave_0_agent|uncompressor                                                                                                        ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_packet_underflow_control_avalon_slave_0_agent                                                                                                                     ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_address_inserter_csr_agent_rsp_fifo                                                                                                                               ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_address_inserter_csr_agent|uncompressor                                                                                                                           ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_address_inserter_csr_agent                                                                                                                                        ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pause_ctrl_gen_csr_agent_rsp_fifo                                                                                                                                 ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pause_ctrl_gen_csr_agent|uncompressor                                                                                                                             ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pause_ctrl_gen_csr_agent                                                                                                                                          ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pad_inserter_csr_agent_rsp_fifo                                                                                                                                   ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pad_inserter_csr_agent|uncompressor                                                                                                                               ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pad_inserter_csr_agent                                                                                                                                            ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pkt_backpressure_control_csr_agent_rsp_fifo                                                                                                                       ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pkt_backpressure_control_csr_agent|uncompressor                                                                                                                   ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pkt_backpressure_control_csr_agent                                                                                                                                ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_default_slave_csr_agent_rsp_fifo                                                                                                                                  ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_default_slave_csr_agent|uncompressor                                                                                                                              ; 28    ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_default_slave_csr_agent                                                                                                                                           ; 268   ; 39             ; 44           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_bridge_m0_agent                                                                                                                                                       ; 158   ; 35             ; 67           ; 35             ; 126    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_crc_inserter_csr_translator                                                                                                                                       ; 97    ; 6              ; 13           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_packet_underflow_control_avalon_slave_0_translator                                                                                                                ; 97    ; 6              ; 13           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_address_inserter_csr_translator                                                                                                                                   ; 97    ; 6              ; 12           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pause_ctrl_gen_csr_translator                                                                                                                                     ; 97    ; 6              ; 12           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pad_inserter_csr_translator                                                                                                                                       ; 97    ; 6              ; 13           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_pkt_backpressure_control_csr_translator                                                                                                                           ; 97    ; 6              ; 13           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_eth_default_slave_csr_translator                                                                                                                                      ; 97    ; 6              ; 13           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1|tx_bridge_m0_translator                                                                                                                                                  ; 98    ; 10             ; 2            ; 10             ; 91     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_1                                                                                                                                                                          ; 280   ; 0              ; 0            ; 0              ; 248    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|avalon_st_adapter                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                                    ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_003                                                                                                                                                              ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                                    ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_002                                                                                                                                                              ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                    ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser_001                                                                                                                                                              ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser|clock_xer                                                                                                                                                        ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|crosser                                                                                                                                                                  ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rsp_mux|arb                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rsp_mux                                                                                                                                                                  ; 183   ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rsp_demux_001                                                                                                                                                            ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rsp_demux                                                                                                                                                                ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|cmd_mux_001                                                                                                                                                              ; 93    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|cmd_mux                                                                                                                                                                  ; 93    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|cmd_demux                                                                                                                                                                ; 95    ; 4              ; 2            ; 4              ; 181    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|merlin_master_translator_avalon_universal_master_0_limiter                                                                                                               ; 184   ; 0              ; 0            ; 0              ; 183    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|router_002|the_default_decode                                                                                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|router_002                                                                                                                                                               ; 91    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|router_001|the_default_decode                                                                                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|router_001                                                                                                                                                               ; 91    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|router|the_default_decode                                                                                                                                                ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|router                                                                                                                                                                   ; 91    ; 0              ; 3            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rx_bridge_s0_agent_rdata_fifo                                                                                                                                            ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rx_bridge_s0_agent_rsp_fifo                                                                                                                                              ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rx_bridge_s0_agent|uncompressor                                                                                                                                          ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rx_bridge_s0_agent                                                                                                                                                       ; 257   ; 39             ; 39           ; 39             ; 273    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|tx_bridge_s0_agent_rdata_fifo                                                                                                                                            ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|tx_bridge_s0_agent_rsp_fifo                                                                                                                                              ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|tx_bridge_s0_agent|uncompressor                                                                                                                                          ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|tx_bridge_s0_agent                                                                                                                                                       ; 257   ; 39             ; 39           ; 39             ; 273    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|merlin_master_translator_avalon_universal_master_0_agent                                                                                                                 ; 151   ; 31             ; 59           ; 31             ; 123    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|rx_bridge_s0_translator                                                                                                                                                  ; 98    ; 4              ; 1            ; 4              ; 88     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|tx_bridge_s0_translator                                                                                                                                                  ; 98    ; 4              ; 1            ; 4              ; 88     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0|merlin_master_translator_avalon_universal_master_0_translator                                                                                                            ; 101   ; 7              ; 2            ; 7              ; 92     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|mm_interconnect_0                                                                                                                                                                          ; 132   ; 0              ; 0            ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_timing_adapter_pauselen_tx                                                                                                                                                            ; 19    ; 1              ; 2            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|read_crosser|sync[4].u                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|read_crosser|sync[3].u                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|read_crosser|sync[2].u                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|read_crosser|sync[1].u                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|read_crosser|sync[0].u                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|read_crosser                                                                                                                                                         ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|write_crosser|sync[4].u                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|write_crosser|sync[3].u                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|write_crosser|sync[2].u                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|write_crosser|sync[1].u                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|write_crosser|sync[0].u                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen|write_crosser                                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_pauselen                                                                                                                                                                      ; 97    ; 75             ; 0            ; 75             ; 18     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_timing_adapter_pauselen_rx                                                                                                                                                            ; 20    ; 0              ; 3            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_timing_adapter_link_fault_status_tx                                                                                                                                                   ; 5     ; 1              ; 3            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|read_crosser|sync[4].u                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|read_crosser|sync[3].u                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|read_crosser|sync[2].u                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|read_crosser|sync[1].u                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|read_crosser|sync[0].u                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|read_crosser                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|write_crosser|sync[4].u                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|write_crosser|sync[3].u                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|write_crosser|sync[2].u                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|write_crosser|sync[1].u                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|write_crosser|sync[0].u                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status|write_crosser                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rxtx_dc_fifo_link_fault_status                                                                                                                                                             ; 83    ; 75             ; 0            ; 75             ; 4      ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|txrx_timing_adapter_link_fault_status_export                                                                                                                                               ; 5     ; 1              ; 3            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|txrx_st_splitter_link_fault_status                                                                                                                                                         ; 26    ; 19             ; 2            ; 19             ; 7      ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|txrx_timing_adapter_link_fault_status_rx                                                                                                                                                   ; 5     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_error_adapter_stat                                                                                                                                                                   ; 48    ; 2              ; 2            ; 2              ; 48     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_status_output_delay|DELAY_PORT[1].U                                                                                                                                                  ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_status_output_delay|DELAY_PORT[0].U                                                                                                                                                  ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_status_output_delay                                                                                                                                                                  ; 54    ; 4              ; 0            ; 4              ; 48     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_eth_packet_overflow_control                                                                                                                                                             ; 82    ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_eth_crc_pad_rem                                                                                                                                                                         ; 138   ; 0              ; 33           ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_eth_frame_status_merger                                                                                                                                                                 ; 347   ; 137            ; 74           ; 137            ; 138    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_timing_adapter_frame_status_out_crc_checker                                                                                                                                             ; 73    ; 1              ; 2            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_timing_adapter_frame_status_out_frame_decoder                                                                                                                                           ; 73    ; 1              ; 2            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_eth_crc_checker                                                                                                                                                                         ; 111   ; 2              ; 30           ; 2              ; 104    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_eth_frame_decoder                                                                                                                                                                       ; 115   ; 1              ; 0            ; 1              ; 192    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_frame_status_splitter                                                                                                                                                                ; 90    ; 15             ; 2            ; 15             ; 143    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_timing_adapter_frame_status_in                                                                                                                                                       ; 74    ; 0              ; 3            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_eth_pkt_backpressure_control                                                                                                                                                            ; 143   ; 34             ; 31           ; 34             ; 103    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_eth_lane_decoder                                                                                                                                                                        ; 110   ; 31             ; 32           ; 31             ; 103    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_eth_link_fault_detection                                                                                                                                                                ; 74    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_timing_adapter_link_fault_detection                                                                                                                                                  ; 75    ; 1              ; 3            ; 1              ; 73     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_timing_adapter_lane_decoder                                                                                                                                                          ; 75    ; 1              ; 3            ; 1              ; 73     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_splitter_xgmii                                                                                                                                                                       ; 98    ; 21             ; 2            ; 21             ; 147    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_st_timing_adapter_interface_conversion                                                                                                                                                  ; 75    ; 0              ; 2            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_register_map                                                                                                                                                                            ; 44    ; 40             ; 2            ; 40             ; 0      ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_eth_default_slave                                                                                                                                                                       ; 37    ; 0              ; 31           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|rx_bridge                                                                                                                                                                                  ; 92    ; 2              ; 2            ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_link_fault_generation                                                                                                                                                               ; 76    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_st_timing_adapter_splitter_out_0                                                                                                                                                        ; 75    ; 1              ; 3            ; 1              ; 73     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_st_splitter_xgmii                                                                                                                                                                       ; 98    ; 22             ; 2            ; 22             ; 74     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_st_timing_adapter_splitter_in                                                                                                                                                           ; 75    ; 0              ; 2            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_xgmii_termination                                                                                                                                                                   ; 80    ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_packet_formatter                                                                                                                                                                    ; 141   ; 65             ; 0            ; 65             ; 79     ; 65              ; 65            ; 65              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_st_pipeline_stage_rs|core                                                                                                                                                               ; 76    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_st_pipeline_stage_rs                                                                                                                                                                    ; 77    ; 1              ; 0            ; 1              ; 74     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_crc_inserter                                                                                                                                                                        ; 112   ; 0              ; 30           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_address_inserter                                                                                                                                                                    ; 113   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_st_mux_flow_control_user_frame|outpipe                                                                                                                                                  ; 76    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_st_mux_flow_control_user_frame                                                                                                                                                          ; 147   ; 0              ; 0            ; 0              ; 75     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_st_pause_ctrl_error_adapter                                                                                                                                                             ; 74    ; 1              ; 2            ; 1              ; 73     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_pause_ctrl_gen                                                                                                                                                                      ; 42    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_pause_beat_conversion                                                                                                                                                               ; 21    ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_pkt_backpressure_control                                                                                                                                                            ; 144   ; 0              ; 31           ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_pad_inserter                                                                                                                                                                        ; 111   ; 0              ; 31           ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_packet_underflow_control                                                                                                                                                            ; 77    ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_register_map                                                                                                                                                                            ; 44    ; 40             ; 2            ; 40             ; 0      ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_eth_default_slave                                                                                                                                                                       ; 37    ; 0              ; 31           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|tx_bridge                                                                                                                                                                                  ; 92    ; 2              ; 2            ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst|merlin_master_translator                                                                                                                                                                   ; 97    ; 19             ; 0            ; 19             ; 91     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst|eth_10gmac_inst                                                                                                                                                                                            ; 199   ; 0              ; 0            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst|Eth_10gmac_inst                                                                                                                                                                                                            ; 199   ; 47             ; 0            ; 47             ; 149    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_10g_mac_inst                                                                                                                                                                                                                            ; 78    ; 1              ; 0            ; 1              ; 79     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_top_inst|Eth_10g_send_to_10gmac_inst|arp_send_to_10gmac_inst                                                                                                                                                                            ; 181   ; 3              ; 0            ; 3              ; 74     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_top_inst|Eth_10g_send_to_10gmac_inst|udp_send_to_10gmac_inst                                                                                                                                                                            ; 260   ; 3              ; 0            ; 3              ; 75     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_top_inst|Eth_10g_send_to_10gmac_inst                                                                                                                                                                                                    ; 261   ; 112            ; 0            ; 112            ; 75     ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_top_inst|Eth_10g_receive_from_10gmac_inst                                                                                                                                                                                               ; 190   ; 112            ; 3            ; 112            ; 132    ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst|Eth_top_inst                                                                                                                                                                                                                                ; 160   ; 1              ; 0            ; 1              ; 142    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Eth_10g_top_inst                                                                                                                                                                                                                                             ; 85    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                  ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                 ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe18                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe15                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                                                          ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                        ; 86    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst|dcfifo_component|auto_generated                                                                                                                                                                                                                 ; 69    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_fifo_inst                                                                                                                                                                                                                                                 ; 69    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_src_inst                                                                                                                                                                                                                                                  ; 70    ; 16             ; 1            ; 16             ; 82     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPI_LMK04906_Config_inst                                                                                                                                                                                                                                     ; 6     ; 4              ; 0            ; 4              ; 3      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst|pll_inst                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
