TimeQuest Timing Analyzer report for 8bit_multiplier
Mon Sep 19 22:15:29 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'Clk'
 29. Slow 1200mV 0C Model Hold: 'Clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Summary
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'Clk'
 44. Fast 1200mV 0C Model Hold: 'Clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Summary
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; 8bit_multiplier                                    ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 258.67 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -2.866 ; -56.545            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -55.685                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                                                         ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.866 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.786      ;
; -2.686 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.606      ;
; -2.664 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.583      ;
; -2.633 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.551      ;
; -2.631 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.551      ;
; -2.604 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.522      ;
; -2.490 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.410      ;
; -2.489 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.408      ;
; -2.460 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.380      ;
; -2.453 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.371      ;
; -2.429 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.348      ;
; -2.424 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.342      ;
; -2.398 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.316      ;
; -2.369 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.287      ;
; -2.307 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.225      ;
; -2.288 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.207      ;
; -2.258 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.177      ;
; -2.257 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.175      ;
; -2.228 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.146      ;
; -2.227 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.145      ;
; -2.198 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.116      ;
; -2.138 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.052      ;
; -2.138 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.052      ;
; -2.138 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.052      ;
; -2.130 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.044      ;
; -2.130 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.044      ;
; -2.130 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.044      ;
; -2.130 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.044      ;
; -2.130 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.044      ;
; -2.127 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.045      ;
; -2.101 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.021      ;
; -2.101 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.021      ;
; -2.101 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.021      ;
; -2.101 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.021      ;
; -2.072 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.990      ;
; -2.054 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.973      ;
; -1.931 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.849      ;
; -1.901 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.819      ;
; -1.893 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.811      ;
; -1.874 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.793      ;
; -1.823 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.736      ;
; -1.823 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.736      ;
; -1.823 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.736      ;
; -1.815 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.728      ;
; -1.815 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.728      ;
; -1.815 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.728      ;
; -1.815 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.728      ;
; -1.815 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.728      ;
; -1.735 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.654      ;
; -1.713 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.631      ;
; -1.678 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.597      ;
; -1.664 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.583      ;
; -1.663 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.582      ;
; -1.658 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.576      ;
; -1.658 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.576      ;
; -1.629 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.547      ;
; -1.627 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.545      ;
; -1.615 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.598 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.516      ;
; -1.589 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.507      ;
; -1.578 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.496      ;
; -1.545 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.463      ;
; -1.525 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.438      ;
; -1.525 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.438      ;
; -1.525 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.438      ;
; -1.525 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.438      ;
; -1.525 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.438      ;
; -1.517 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.435      ;
; -1.502 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.427      ;
; -1.502 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.427      ;
; -1.502 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.427      ;
; -1.502 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.427      ;
; -1.502 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.427      ;
; -1.487 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.405      ;
; -1.481 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.086     ; 2.393      ;
; -1.437 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.355      ;
; -1.425 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.344      ;
; -1.372 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.291      ;
; -1.365 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.283      ;
; -1.352 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.265      ;
; -1.337 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.086     ; 2.249      ;
; -1.337 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.086     ; 2.249      ;
; -1.337 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.086     ; 2.249      ;
; -1.337 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.086     ; 2.249      ;
; -1.337 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.086     ; 2.249      ;
; -1.332 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.250      ;
; -1.324 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.237      ;
; -1.311 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.229      ;
; -1.301 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.227      ;
; -1.301 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.227      ;
; -1.301 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.227      ;
; -1.301 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.227      ;
; -1.301 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.227      ;
; -1.301 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.I                          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.227      ;
; -1.295 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.086     ; 2.207      ;
; -1.284 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.203      ;
; -1.280 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.199      ;
; -1.269 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.189      ;
; -1.269 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.189      ;
; -1.269 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.189      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.468 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.733      ;
; 0.482 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.748      ;
; 0.554 ; Controller:LogicUnit|StorageState.G                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.554 ; Controller:LogicUnit|StorageState.A                          ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.555 ; Controller:LogicUnit|StorageState.H                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.820      ;
; 0.555 ; Controller:LogicUnit|StorageState.B                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.820      ;
; 0.556 ; Controller:LogicUnit|StorageState.E                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.821      ;
; 0.556 ; Controller:LogicUnit|StorageState.C                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.821      ;
; 0.578 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.843      ;
; 0.579 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.844      ;
; 0.591 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.857      ;
; 0.598 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.864      ;
; 0.615 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.881      ;
; 0.643 ; Controller:LogicUnit|StorageState.F                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.908      ;
; 0.653 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.918      ;
; 0.654 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.920      ;
; 0.660 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.663 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.928      ;
; 0.668 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.933      ;
; 0.670 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.935      ;
; 0.671 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.936      ;
; 0.672 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.937      ;
; 0.674 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.939      ;
; 0.676 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.941      ;
; 0.680 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.945      ;
; 0.689 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.954      ;
; 0.697 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.962      ;
; 0.716 ; Controller:LogicUnit|StorageState.D                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.981      ;
; 0.728 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.993      ;
; 0.728 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.993      ;
; 0.729 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.994      ;
; 0.729 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.994      ;
; 0.729 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.994      ;
; 0.742 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.007      ;
; 0.742 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.007      ;
; 0.750 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.014      ;
; 0.802 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.I                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.068      ;
; 0.804 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.070      ;
; 0.806 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.071      ;
; 0.826 ; Controller:LogicUnit|StorageState.SHIFT                      ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.090      ;
; 0.851 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.117      ;
; 0.864 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.129      ;
; 0.868 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.888 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.154      ;
; 0.891 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.157      ;
; 0.892 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.158      ;
; 0.892 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.158      ;
; 0.919 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.183      ;
; 0.933 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.199      ;
; 0.957 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.223      ;
; 0.965 ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.230      ;
; 1.009 ; Controller:LogicUnit|StorageState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.274      ;
; 1.016 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.281      ;
; 1.023 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.289      ;
; 1.028 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.293      ;
; 1.047 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.313      ;
; 1.048 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.314      ;
; 1.075 ; Controller:LogicUnit|StorageState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.339      ;
; 1.085 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.349      ;
; 1.094 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.360      ;
; 1.097 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.087      ; 1.370      ;
; 1.105 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|PreviousState.G                         ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.365      ;
; 1.106 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.372      ;
; 1.111 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.376      ;
; 1.112 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.377      ;
; 1.115 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.380      ;
; 1.124 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.126 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.129 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.394      ;
; 1.130 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.395      ;
; 1.133 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.398      ;
; 1.138 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.139 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.405      ;
; 1.157 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.417      ;
; 1.167 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.426      ;
; 1.178 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.445      ;
; 1.178 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.445      ;
; 1.179 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.444      ;
; 1.180 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.445      ;
; 1.183 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.448      ;
; 1.194 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.460      ;
; 1.197 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.468      ;
; 1.232 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.498      ;
; 1.273 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.531      ;
; 1.274 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.532      ;
; 1.277 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.535      ;
; 1.277 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.535      ;
; 1.277 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.535      ;
; 1.291 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.557      ;
; 1.291 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.557      ;
; 1.293 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.559      ;
; 1.309 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.575      ;
; 1.309 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.575      ;
; 1.311 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.577      ;
; 1.325 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.590      ;
; 1.354 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.625      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.SHIFT                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.SHIFT                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.SHIFT                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.SHIFT                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.SHIFT                      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 4.022 ; 4.472 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 3.598 ; 4.030 ; Rise       ; Clk             ;
; Run          ; Clk        ; 3.281 ; 3.564 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 5.823 ; 6.125 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 5.147 ; 5.551 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 5.479 ; 5.828 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 5.823 ; 6.125 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 5.298 ; 5.713 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 4.246 ; 4.611 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 4.634 ; 5.010 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 4.489 ; 4.836 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 3.180 ; 3.498 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -1.542 ; -1.903 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -1.491 ; -1.806 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.233 ; -1.570 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -0.840 ; -1.145 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -0.840 ; -1.145 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -1.235 ; -1.563 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -1.622 ; -1.907 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -1.317 ; -1.654 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -1.113 ; -1.431 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -1.737 ; -2.067 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -1.588 ; -1.904 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -1.340 ; -1.667 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.160  ; 8.191  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.912  ; 7.835  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.130  ; 8.067  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.902  ; 7.833  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.853  ; 7.846  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.138  ; 8.138  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.157  ; 8.174  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.160  ; 8.191  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.109 ; 11.217 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.369  ; 8.319  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.417  ; 8.364  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.109 ; 11.217 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 9.136  ; 9.063  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.670  ; 9.562  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.627  ; 9.514  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.583  ; 9.682  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 7.845  ; 7.809  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.990  ; 7.008  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 7.281  ; 7.279  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 7.001  ; 7.004  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.950  ; 6.937  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 7.781  ; 7.742  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 7.845  ; 7.809  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 7.459  ; 7.428  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.570  ; 7.544  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 14.437 ; 14.273 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 14.437 ; 14.273 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.598 ; 11.697 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 14.083 ; 14.006 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.677  ; 9.653  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.530  ; 9.497  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 11.284 ; 11.395 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 10.159 ; 10.145 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 9.702  ; 9.664  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.965  ; 8.949  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.686  ; 8.668  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.278  ; 8.181  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.740  ; 8.727  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 8.407  ; 8.327  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.659  ; 9.664  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.702  ; 9.626  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 7.751  ; 7.695  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 7.638  ; 7.583  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 7.751  ; 7.695  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 7.691  ; 7.645  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 7.456  ; 7.434  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 7.126  ; 7.107  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 7.192  ; 7.174  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 7.128  ; 7.103  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 7.158  ; 7.136  ; Rise       ; Clk             ;
; X         ; Clk        ; 12.742 ; 12.860 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 6.758  ; 6.704  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.255  ; 7.199  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.477  ; 7.397  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.305  ; 7.196  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.241  ; 7.185  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.596  ; 7.488  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 6.758  ; 6.704  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.494  ; 7.553  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 7.486  ; 7.422  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 7.486  ; 7.422  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.556  ; 7.460  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.249 ; 10.377 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.265  ; 8.191  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 8.815  ; 8.673  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.778  ; 8.671  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.694  ; 8.790  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 6.717  ; 6.703  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.755  ; 6.772  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 7.033  ; 7.030  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.766  ; 6.768  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.717  ; 6.703  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 7.515  ; 7.477  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 7.579  ; 7.542  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 7.205  ; 7.175  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.314  ; 7.288  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 8.887  ; 8.837  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 13.588 ; 13.395 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 10.916 ; 10.978 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 13.248 ; 13.146 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.003  ; 8.952  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 8.887  ; 8.837  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 10.598 ; 10.682 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.438  ; 9.461  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 7.708  ; 7.614  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.392  ; 8.358  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.155  ; 8.090  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.708  ; 7.614  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.181  ; 8.119  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.832  ; 7.828  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.065  ; 9.156  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.131  ; 9.103  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 6.886  ; 6.863  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 7.377  ; 7.323  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 7.485  ; 7.431  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 7.427  ; 7.383  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 7.202  ; 7.181  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.886  ; 6.867  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.949  ; 6.931  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 6.887  ; 6.863  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.917  ; 6.894  ; Rise       ; Clk             ;
; X         ; Clk        ; 10.202 ; 10.391 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 14.011 ; 14.138 ; 14.365 ; 14.579 ;
; Switches[1] ; X           ; 14.343 ; 14.482 ; 14.672 ; 14.856 ;
; Switches[2] ; X           ; 14.687 ; 14.821 ; 14.957 ; 15.153 ;
; Switches[3] ; X           ; 14.162 ; 14.289 ; 14.527 ; 14.741 ;
; Switches[4] ; X           ; 13.110 ; 13.237 ; 13.425 ; 13.639 ;
; Switches[5] ; X           ; 13.498 ; 13.623 ; 13.874 ; 13.965 ;
; Switches[6] ; X           ; 13.353 ; 13.474 ; 13.700 ; 13.785 ;
; Switches[7] ; X           ; 12.067 ; 12.195 ; 12.385 ; 12.536 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 12.556 ; 12.701 ; 12.855 ; 13.084 ;
; Switches[1] ; X           ; 12.696 ; 12.841 ; 12.973 ; 13.202 ;
; Switches[2] ; X           ; 12.874 ; 13.019 ; 13.160 ; 13.389 ;
; Switches[3] ; X           ; 12.702 ; 12.656 ; 12.836 ; 13.240 ;
; Switches[4] ; X           ; 11.731 ; 11.919 ; 12.051 ; 12.167 ;
; Switches[5] ; X           ; 12.599 ; 12.739 ; 12.896 ; 13.080 ;
; Switches[6] ; X           ; 12.464 ; 12.313 ; 12.446 ; 12.915 ;
; Switches[7] ; X           ; 11.518 ; 11.707 ; 11.864 ; 11.969 ;
+-------------+-------------+--------+--------+--------+--------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 283.45 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -2.528 ; -48.174           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -55.685                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.528 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.458      ;
; -2.378 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.308      ;
; -2.359 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.288      ;
; -2.309 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.237      ;
; -2.295 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.225      ;
; -2.251 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.179      ;
; -2.209 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.138      ;
; -2.174 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.104      ;
; -2.159 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.087      ;
; -2.153 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.083      ;
; -2.126 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.055      ;
; -2.099 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.027      ;
; -2.076 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.004      ;
; -2.040 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.968      ;
; -2.026 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.954      ;
; -2.005 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.934      ;
; -1.984 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.913      ;
; -1.955 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.883      ;
; -1.934 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.862      ;
; -1.912 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.840      ;
; -1.904 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.832      ;
; -1.897 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.820      ;
; -1.897 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.820      ;
; -1.897 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.820      ;
; -1.890 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.818      ;
; -1.885 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.808      ;
; -1.885 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.808      ;
; -1.885 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.808      ;
; -1.885 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.808      ;
; -1.885 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.808      ;
; -1.853 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.783      ;
; -1.853 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.783      ;
; -1.853 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.783      ;
; -1.853 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.783      ;
; -1.807 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.735      ;
; -1.771 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.700      ;
; -1.686 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.614      ;
; -1.665 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.593      ;
; -1.624 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.552      ;
; -1.621 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.550      ;
; -1.588 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.510      ;
; -1.588 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.510      ;
; -1.588 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.510      ;
; -1.576 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.498      ;
; -1.576 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.498      ;
; -1.576 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.498      ;
; -1.576 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.498      ;
; -1.576 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.498      ;
; -1.512 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.441      ;
; -1.474 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.402      ;
; -1.464 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.393      ;
; -1.440 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.369      ;
; -1.427 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.355      ;
; -1.417 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.346      ;
; -1.391 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.319      ;
; -1.390 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.318      ;
; -1.371 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.299      ;
; -1.364 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.292      ;
; -1.362 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.284      ;
; -1.362 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.284      ;
; -1.362 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.284      ;
; -1.362 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.284      ;
; -1.362 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.284      ;
; -1.348 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.276      ;
; -1.342 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.269      ;
; -1.336 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.264      ;
; -1.294 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.222      ;
; -1.286 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 1.000        ; -0.064     ; 2.221      ;
; -1.286 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 1.000        ; -0.064     ; 2.221      ;
; -1.286 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 1.000        ; -0.064     ; 2.221      ;
; -1.286 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 1.000        ; -0.064     ; 2.221      ;
; -1.286 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 1.000        ; -0.064     ; 2.221      ;
; -1.270 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.198      ;
; -1.265 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.186      ;
; -1.261 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.189      ;
; -1.201 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.130      ;
; -1.184 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.165 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.086      ;
; -1.165 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.086      ;
; -1.165 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.086      ;
; -1.165 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.086      ;
; -1.165 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.086      ;
; -1.158 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.086      ;
; -1.133 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.062      ;
; -1.118 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.046      ;
; -1.110 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.039      ;
; -1.110 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.039      ;
; -1.110 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.039      ;
; -1.104 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.026      ;
; -1.096 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.017      ;
; -1.093 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.015      ;
; -1.089 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.025      ;
; -1.089 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.025      ;
; -1.089 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.025      ;
; -1.089 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.025      ;
; -1.089 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.025      ;
; -1.089 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.I                          ; Clk          ; Clk         ; 1.000        ; -0.063     ; 2.025      ;
; -1.070 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.998      ;
; -1.055 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.983      ;
; -1.050 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.978      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.431 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.673      ;
; 0.443 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.685      ;
; 0.508 ; Controller:LogicUnit|StorageState.H                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.750      ;
; 0.508 ; Controller:LogicUnit|StorageState.G                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.750      ;
; 0.508 ; Controller:LogicUnit|StorageState.A                          ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.750      ;
; 0.509 ; Controller:LogicUnit|StorageState.E                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.751      ;
; 0.509 ; Controller:LogicUnit|StorageState.C                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.751      ;
; 0.509 ; Controller:LogicUnit|StorageState.B                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.751      ;
; 0.531 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.772      ;
; 0.532 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.773      ;
; 0.542 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.784      ;
; 0.555 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.797      ;
; 0.563 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.805      ;
; 0.588 ; Controller:LogicUnit|StorageState.F                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.830      ;
; 0.597 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.839      ;
; 0.604 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.613 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.855      ;
; 0.613 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.855      ;
; 0.613 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.855      ;
; 0.617 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.859      ;
; 0.618 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.860      ;
; 0.619 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.861      ;
; 0.620 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.862      ;
; 0.631 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.873      ;
; 0.638 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.880      ;
; 0.661 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.903      ;
; 0.662 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.904      ;
; 0.662 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.904      ;
; 0.662 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.904      ;
; 0.662 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.904      ;
; 0.669 ; Controller:LogicUnit|StorageState.D                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.911      ;
; 0.690 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.932      ;
; 0.690 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.932      ;
; 0.700 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.941      ;
; 0.731 ; Controller:LogicUnit|StorageState.SHIFT                      ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.972      ;
; 0.743 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.I                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.748 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.991      ;
; 0.750 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.991      ;
; 0.789 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.032      ;
; 0.794 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.035      ;
; 0.804 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.047      ;
; 0.822 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.064      ;
; 0.825 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.068      ;
; 0.825 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.068      ;
; 0.826 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.068      ;
; 0.847 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.088      ;
; 0.854 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.097      ;
; 0.876 ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.117      ;
; 0.880 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.122      ;
; 0.909 ; Controller:LogicUnit|StorageState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.151      ;
; 0.933 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.174      ;
; 0.935 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.177      ;
; 0.942 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.183      ;
; 0.954 ; Controller:LogicUnit|StorageState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.195      ;
; 0.959 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.201      ;
; 0.961 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.203      ;
; 0.977 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.226      ;
; 0.985 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.227      ;
; 0.985 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.227      ;
; 0.991 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.231      ;
; 1.000 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.242      ;
; 1.004 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.238      ;
; 1.019 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.261      ;
; 1.022 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|PreviousState.G                         ; Clk          ; Clk         ; 0.000        ; 0.065      ; 1.258      ;
; 1.024 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.266      ;
; 1.024 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.266      ;
; 1.027 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.269      ;
; 1.034 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.277      ;
; 1.035 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.065      ; 1.271      ;
; 1.048 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.290      ;
; 1.049 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.291      ;
; 1.051 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.293      ;
; 1.062 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.297      ;
; 1.069 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.069 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.077 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.312      ;
; 1.080 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.322      ;
; 1.080 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.322      ;
; 1.083 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.325      ;
; 1.104 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.346      ;
; 1.108 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.356      ;
; 1.136 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.378      ;
; 1.166 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.400      ;
; 1.170 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.404      ;
; 1.182 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.416      ;
; 1.184 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.418      ;
; 1.185 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.063      ; 1.419      ;
; 1.187 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.430      ;
; 1.187 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.430      ;
; 1.189 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.432      ;
; 1.199 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.442      ;
; 1.199 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.442      ;
; 1.201 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.444      ;
; 1.216 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.458      ;
; 1.235 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.483      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.SHIFT                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.SHIFT                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.SHIFT                      ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.SHIFT                      ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 3.615 ; 3.924 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 3.253 ; 3.483 ; Rise       ; Clk             ;
; Run          ; Clk        ; 2.904 ; 3.083 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 5.308 ; 5.490 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 4.648 ; 4.920 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 4.981 ; 5.235 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 5.308 ; 5.490 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 4.790 ; 5.067 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 3.821 ; 4.081 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 4.196 ; 4.379 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 4.060 ; 4.232 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 2.849 ; 3.032 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -1.356 ; -1.574 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -1.312 ; -1.482 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.062 ; -1.281 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -0.715 ; -0.900 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -0.715 ; -0.900 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -1.075 ; -1.277 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -1.441 ; -1.582 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -1.156 ; -1.360 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -0.965 ; -1.156 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -1.554 ; -1.724 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -1.412 ; -1.591 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -1.175 ; -1.371 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 7.392  ; 7.404  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.117  ; 7.047  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.332  ; 7.228  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.110  ; 7.051  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.066  ; 7.031  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.380  ; 7.295  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.392  ; 7.334  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.319  ; 7.404  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 10.061 ; 10.037 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 7.559  ; 7.497  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.624  ; 7.497  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.061 ; 10.037 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.257  ; 8.207  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 8.738  ; 8.656  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.709  ; 8.621  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.672  ; 8.800  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 7.112  ; 7.011  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.312  ; 6.290  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.583  ; 6.534  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.322  ; 6.289  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.272  ; 6.227  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 7.060  ; 6.947  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 7.112  ; 7.011  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 6.749  ; 6.662  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 6.858  ; 6.775  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 13.300 ; 12.856 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 13.300 ; 12.856 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 10.527 ; 10.449 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 12.940 ; 12.621 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.791  ; 8.685  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 8.625  ; 8.571  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 10.216 ; 10.179 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.134  ; 9.240  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 8.636  ; 8.666  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.106  ; 8.046  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.895  ; 7.774  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.449  ; 7.370  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.911  ; 7.825  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.569  ; 7.518  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.633  ; 8.649  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.636  ; 8.666  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 7.030  ; 6.906  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.929  ; 6.801  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 7.030  ; 6.906  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.979  ; 6.852  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 6.750  ; 6.673  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.444  ; 6.374  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.501  ; 6.432  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 6.445  ; 6.371  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.471  ; 6.397  ; Rise       ; Clk             ;
; X         ; Clk        ; 11.559 ; 11.632 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 6.086  ; 6.008  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 6.557  ; 6.475  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 6.770  ; 6.649  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 6.561  ; 6.471  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 6.542  ; 6.461  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 6.838  ; 6.733  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 6.086  ; 6.008  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 6.742  ; 6.834  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 6.759  ; 6.658  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 6.759  ; 6.658  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 6.815  ; 6.688  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 9.257  ; 9.227  ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 7.455  ; 7.377  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 7.958  ; 7.810  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 7.953  ; 7.808  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 7.825  ; 7.965  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 6.048  ; 6.004  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.087  ; 6.064  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.346  ; 6.298  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.097  ; 6.064  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.048  ; 6.004  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 6.806  ; 6.697  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 6.858  ; 6.760  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 6.507  ; 6.422  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 6.614  ; 6.533  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 8.014  ; 7.965  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 12.464 ; 12.035 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 9.849  ; 9.772  ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 12.163 ; 11.806 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.132  ; 8.025  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 8.014  ; 7.965  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 9.546  ; 9.507  ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 8.457  ; 8.563  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 6.934  ; 6.854  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 7.566  ; 7.525  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.367  ; 7.285  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 6.934  ; 6.854  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.390  ; 7.318  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.094  ; 7.006  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.145  ; 8.132  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.160  ; 8.151  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 6.214  ; 6.142  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.679  ; 6.555  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 6.776  ; 6.656  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.727  ; 6.604  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 6.508  ; 6.433  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.214  ; 6.145  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.269  ; 6.202  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 6.215  ; 6.142  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.240  ; 6.168  ; Rise       ; Clk             ;
; X         ; Clk        ; 9.287  ; 9.295  ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 12.682 ; 12.744 ; 12.880 ; 13.016 ;
; Switches[1] ; X           ; 12.935 ; 13.077 ; 13.153 ; 13.331 ;
; Switches[2] ; X           ; 13.266 ; 13.404 ; 13.400 ; 13.586 ;
; Switches[3] ; X           ; 12.824 ; 12.886 ; 13.027 ; 13.163 ;
; Switches[4] ; X           ; 11.855 ; 11.917 ; 12.041 ; 12.177 ;
; Switches[5] ; X           ; 12.215 ; 12.292 ; 12.424 ; 12.475 ;
; Switches[6] ; X           ; 12.074 ; 12.156 ; 12.279 ; 12.328 ;
; Switches[7] ; X           ; 10.961 ; 10.898 ; 11.144 ; 11.107 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 11.338 ; 11.416 ; 11.502 ; 11.652 ;
; Switches[1] ; X           ; 11.460 ; 11.538 ; 11.614 ; 11.764 ;
; Switches[2] ; X           ; 11.630 ; 11.708 ; 11.776 ; 11.926 ;
; Switches[3] ; X           ; 11.474 ; 11.375 ; 11.487 ; 11.795 ;
; Switches[4] ; X           ; 10.654 ; 10.655 ; 10.819 ; 10.758 ;
; Switches[5] ; X           ; 11.390 ; 11.469 ; 11.537 ; 11.573 ;
; Switches[6] ; X           ; 11.339 ; 11.064 ; 11.140 ; 11.437 ;
; Switches[7] ; X           ; 10.443 ; 10.446 ; 10.654 ; 10.585 ;
+-------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.890 ; -10.104           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -46.464                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.890 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.837      ;
; -0.809 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.756      ;
; -0.783 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.729      ;
; -0.782 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.729      ;
; -0.775 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.722      ;
; -0.765 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.711      ;
; -0.703 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.650      ;
; -0.702 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.648      ;
; -0.701 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.648      ;
; -0.699 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.646      ;
; -0.684 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.630      ;
; -0.668 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.614      ;
; -0.667 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.614      ;
; -0.650 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.596      ;
; -0.623 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.569      ;
; -0.596 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.542      ;
; -0.595 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.542      ;
; -0.592 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.538      ;
; -0.591 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.538      ;
; -0.578 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.524      ;
; -0.574 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.520      ;
; -0.564 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.504      ;
; -0.564 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.504      ;
; -0.564 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.504      ;
; -0.558 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.498      ;
; -0.558 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.498      ;
; -0.558 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.498      ;
; -0.558 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.498      ;
; -0.558 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.498      ;
; -0.552 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.499      ;
; -0.552 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.499      ;
; -0.552 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.499      ;
; -0.552 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.499      ;
; -0.542 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.488      ;
; -0.508 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.454      ;
; -0.496 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.443      ;
; -0.436 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.382      ;
; -0.432 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.378      ;
; -0.422 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.368      ;
; -0.415 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.362      ;
; -0.390 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.337      ;
; -0.351 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.291      ;
; -0.348 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.288      ;
; -0.348 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.288      ;
; -0.342 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.282      ;
; -0.342 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.282      ;
; -0.342 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.282      ;
; -0.342 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.282      ;
; -0.342 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.282      ;
; -0.341 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.287      ;
; -0.332 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.278      ;
; -0.327 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.274      ;
; -0.309 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.256      ;
; -0.309 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.255      ;
; -0.307 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.253      ;
; -0.291 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.237      ;
; -0.286 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.232      ;
; -0.285 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.232      ;
; -0.280 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.226      ;
; -0.268 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.214      ;
; -0.249 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.189      ;
; -0.247 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.193      ;
; -0.243 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.183      ;
; -0.243 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.183      ;
; -0.243 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.183      ;
; -0.243 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.183      ;
; -0.243 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.183      ;
; -0.235 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.181      ;
; -0.234 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.180      ;
; -0.231 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.177      ;
; -0.215 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.168      ;
; -0.215 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.168      ;
; -0.215 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.168      ;
; -0.215 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.168      ;
; -0.215 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.168      ;
; -0.202 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.149      ;
; -0.199 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.139      ;
; -0.195 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.141      ;
; -0.180 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.127      ;
; -0.166 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.112      ;
; -0.164 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.104      ;
; -0.157 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.097      ;
; -0.149 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.095      ;
; -0.148 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.088      ;
; -0.148 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.088      ;
; -0.148 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.088      ;
; -0.148 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.088      ;
; -0.148 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.088      ;
; -0.134 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.080      ;
; -0.131 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.033     ; 1.085      ;
; -0.131 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 1.000        ; -0.033     ; 1.085      ;
; -0.131 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 1.000        ; -0.033     ; 1.085      ;
; -0.131 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 1.000        ; -0.033     ; 1.085      ;
; -0.131 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.033     ; 1.085      ;
; -0.131 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.I                          ; Clk          ; Clk         ; 1.000        ; -0.033     ; 1.085      ;
; -0.117 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.063      ;
; -0.110 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.056      ;
; -0.109 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.056      ;
; -0.109 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.056      ;
; -0.109 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.056      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.211 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.336      ;
; 0.216 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.341      ;
; 0.248 ; Controller:LogicUnit|StorageState.H                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; Controller:LogicUnit|StorageState.G                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; Controller:LogicUnit|StorageState.A                          ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.249 ; Controller:LogicUnit|StorageState.B                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.374      ;
; 0.250 ; Controller:LogicUnit|StorageState.C                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.375      ;
; 0.251 ; Controller:LogicUnit|StorageState.E                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.375      ;
; 0.262 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.386      ;
; 0.263 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.387      ;
; 0.268 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.393      ;
; 0.281 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.406      ;
; 0.293 ; Controller:LogicUnit|StorageState.F                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.417      ;
; 0.299 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.301 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.303 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.304 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.428      ;
; 0.305 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.430      ;
; 0.307 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.431      ;
; 0.307 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.432      ;
; 0.308 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.432      ;
; 0.310 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.435      ;
; 0.312 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.436      ;
; 0.314 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.439      ;
; 0.316 ; Controller:LogicUnit|StorageState.D                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.440      ;
; 0.321 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.446      ;
; 0.329 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.453      ;
; 0.330 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.454      ;
; 0.334 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.458      ;
; 0.338 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.463      ;
; 0.339 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.464      ;
; 0.339 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.464      ;
; 0.339 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.464      ;
; 0.340 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.465      ;
; 0.349 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.I                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.474      ;
; 0.358 ; Controller:LogicUnit|StorageState.SHIFT                      ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.482      ;
; 0.362 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.486      ;
; 0.363 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.488      ;
; 0.377 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.502      ;
; 0.388 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.512      ;
; 0.395 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.520      ;
; 0.405 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.530      ;
; 0.406 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.530      ;
; 0.408 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.533      ;
; 0.408 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.533      ;
; 0.410 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.534      ;
; 0.413 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.538      ;
; 0.423 ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.547      ;
; 0.430 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.555      ;
; 0.454 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.579      ;
; 0.460 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.466 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.590      ;
; 0.476 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.601      ;
; 0.476 ; Controller:LogicUnit|StorageState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.600      ;
; 0.477 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.602      ;
; 0.477 ; Controller:LogicUnit|StorageState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.601      ;
; 0.487 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.611      ;
; 0.490 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.614      ;
; 0.490 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.614      ;
; 0.490 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.621      ;
; 0.496 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|PreviousState.G                         ; Clk          ; Clk         ; 0.000        ; 0.034      ; 0.614      ;
; 0.496 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.620      ;
; 0.501 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.626      ;
; 0.502 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.627      ;
; 0.504 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.629      ;
; 0.507 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.631      ;
; 0.508 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.634      ;
; 0.510 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.627      ;
; 0.511 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.636      ;
; 0.512 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.034      ; 0.630      ;
; 0.526 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.034      ; 0.644      ;
; 0.533 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.034      ; 0.651      ;
; 0.534 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.659      ;
; 0.538 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.663      ;
; 0.538 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.663      ;
; 0.543 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.SHIFT                      ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.674      ;
; 0.544 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.669      ;
; 0.545 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.670      ;
; 0.547 ; Controller:LogicUnit|CurrentState.SHIFT                      ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.672      ;
; 0.561 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.686      ;
; 0.577 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.702      ;
; 0.578 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.703      ;
; 0.579 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.704      ;
; 0.584 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.709      ;
; 0.585 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.710      ;
; 0.586 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.711      ;
; 0.592 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.709      ;
; 0.595 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.712      ;
; 0.596 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.713      ;
; 0.598 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.715      ;
; 0.599 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.716      ;
; 0.608 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.739      ;
; 0.609 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.740      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clk   ; Rise       ; Clk                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.SHIFT                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.SHIFT                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.SHIFT                      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.SHIFT                      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[0]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[1]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[2]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[3]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[4]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegX|Xout|clk                                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.ADD|clk                               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.A|clk                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.B|clk                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.C|clk                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.G|clk                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.H|clk                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.I|clk                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.SHIFT|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.G|clk                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|StorageState.A|clk                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|StorageState.B|clk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 1.940 ; 2.579 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 1.733 ; 2.398 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.531 ; 2.081 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 2.828 ; 3.417 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 2.446 ; 3.079 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 2.683 ; 3.279 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 2.828 ; 3.417 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 2.526 ; 3.184 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 2.025 ; 2.610 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 2.245 ; 2.891 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 2.190 ; 2.820 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 1.497 ; 2.124 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.718 ; -1.355 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -0.671 ; -1.292 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.538 ; -1.129 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -0.372 ; -0.942 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -0.372 ; -0.942 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -0.578 ; -1.171 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -0.748 ; -1.351 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -0.611 ; -1.220 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -0.508 ; -1.084 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -0.811 ; -1.434 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -0.753 ; -1.365 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -0.607 ; -1.220 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.398 ; 4.412 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.202 ; 4.218 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.302 ; 4.345 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.183 ; 4.206 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.152 ; 4.206 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.284 ; 4.385 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.251 ; 4.412 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.398 ; 4.330 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 6.063 ; 6.243 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.394 ; 4.487 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.387 ; 4.477 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 6.063 ; 6.243 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.821 ; 4.850 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 5.094 ; 5.054 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 5.068 ; 5.134 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 5.153 ; 5.082 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 4.139 ; 4.277 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 3.716 ; 3.817 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 3.845 ; 3.955 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 3.722 ; 3.812 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 3.688 ; 3.763 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 4.098 ; 4.229 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 4.139 ; 4.277 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 3.925 ; 4.037 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 4.013 ; 4.125 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 7.475 ; 7.886 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 7.475 ; 7.886 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 6.304 ; 6.527 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 7.313 ; 7.724 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 5.100 ; 5.234 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 5.029 ; 5.116 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 6.139 ; 6.347 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.495 ; 5.330 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 5.391 ; 5.370 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.713 ; 4.816 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.574 ; 4.680 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 4.357 ; 4.385 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.611 ; 4.716 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.445 ; 4.481 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 5.296 ; 5.370 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.391 ; 5.296 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 4.063 ; 4.191 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 4.005 ; 4.120 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 4.063 ; 4.191 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 4.033 ; 4.154 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 3.937 ; 4.052 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 3.762 ; 3.853 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 3.794 ; 3.892 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 3.757 ; 3.845 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 3.781 ; 3.873 ; Rise       ; Clk             ;
; X         ; Clk        ; 6.591 ; 6.714 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 3.573 ; 3.616 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 3.807 ; 3.848 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 3.906 ; 3.952 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 3.844 ; 3.839 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 3.789 ; 3.829 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.020 ; 4.006 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 3.573 ; 3.616 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.013 ; 3.949 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 3.929 ; 3.998 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 3.929 ; 4.012 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 3.940 ; 3.998 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.529 ; 5.729 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.282 ; 4.336 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.582 ; 4.621 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.543 ; 4.620 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.615 ; 4.532 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 3.570 ; 3.643 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 3.598 ; 3.695 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 3.721 ; 3.827 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 3.604 ; 3.691 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 3.570 ; 3.643 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 3.965 ; 4.091 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 4.006 ; 4.140 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 3.798 ; 3.907 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 3.885 ; 3.993 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.657 ; 4.689 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 6.940 ; 7.321 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.851 ; 6.053 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 6.785 ; 7.253 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.657 ; 4.773 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.674 ; 4.689 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 5.688 ; 5.879 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.023 ; 4.879 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 4.059 ; 4.029 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.349 ; 4.442 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.236 ; 4.314 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 4.059 ; 4.029 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.261 ; 4.341 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.083 ; 4.218 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 4.925 ; 5.110 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.041 ; 4.952 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 3.636 ; 3.723 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 3.875 ; 3.987 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 3.932 ; 4.055 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 3.903 ; 4.020 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 3.810 ; 3.922 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 3.641 ; 3.730 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 3.672 ; 3.768 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 3.636 ; 3.723 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 3.660 ; 3.750 ; Rise       ; Clk             ;
; X         ; Clk        ; 5.297 ; 5.622 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; Switches[0] ; X           ; 7.147 ; 7.314 ; 7.780 ; 7.996 ;
; Switches[1] ; X           ; 7.384 ; 7.481 ; 7.980 ; 8.109 ;
; Switches[2] ; X           ; 7.529 ; 7.625 ; 8.118 ; 8.254 ;
; Switches[3] ; X           ; 7.227 ; 7.394 ; 7.885 ; 8.101 ;
; Switches[4] ; X           ; 6.726 ; 6.893 ; 7.311 ; 7.527 ;
; Switches[5] ; X           ; 6.946 ; 7.102 ; 7.592 ; 7.736 ;
; Switches[6] ; X           ; 6.891 ; 7.041 ; 7.521 ; 7.653 ;
; Switches[7] ; X           ; 6.181 ; 6.496 ; 6.799 ; 7.123 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; Switches[0] ; X           ; 6.452 ; 6.637 ; 7.039 ; 7.246 ;
; Switches[1] ; X           ; 6.526 ; 6.711 ; 7.140 ; 7.372 ;
; Switches[2] ; X           ; 6.604 ; 6.789 ; 7.206 ; 7.438 ;
; Switches[3] ; X           ; 6.528 ; 6.624 ; 7.052 ; 7.370 ;
; Switches[4] ; X           ; 5.977 ; 6.308 ; 6.607 ; 6.904 ;
; Switches[5] ; X           ; 6.411 ; 6.665 ; 7.094 ; 7.312 ;
; Switches[6] ; X           ; 6.354 ; 6.490 ; 6.889 ; 7.324 ;
; Switches[7] ; X           ; 5.905 ; 6.243 ; 6.536 ; 6.827 ;
+-------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.866  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -2.866  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -56.545 ; 0.0   ; 0.0      ; 0.0     ; -55.685             ;
;  Clk             ; -56.545 ; 0.000 ; N/A      ; N/A     ; -55.685             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 4.022 ; 4.472 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 3.598 ; 4.030 ; Rise       ; Clk             ;
; Run          ; Clk        ; 3.281 ; 3.564 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 5.823 ; 6.125 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 5.147 ; 5.551 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 5.479 ; 5.828 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 5.823 ; 6.125 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 5.298 ; 5.713 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 4.246 ; 4.611 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 4.634 ; 5.010 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 4.489 ; 4.836 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 3.180 ; 3.498 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.718 ; -1.355 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -0.671 ; -1.292 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.538 ; -1.129 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -0.372 ; -0.900 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -0.372 ; -0.900 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -0.578 ; -1.171 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -0.748 ; -1.351 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -0.611 ; -1.220 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -0.508 ; -1.084 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -0.811 ; -1.434 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -0.753 ; -1.365 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -0.607 ; -1.220 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.160  ; 8.191  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.912  ; 7.835  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.130  ; 8.067  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.902  ; 7.833  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.853  ; 7.846  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.138  ; 8.138  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.157  ; 8.174  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.160  ; 8.191  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.109 ; 11.217 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.369  ; 8.319  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.417  ; 8.364  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.109 ; 11.217 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 9.136  ; 9.063  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.670  ; 9.562  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.627  ; 9.514  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.583  ; 9.682  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 7.845  ; 7.809  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.990  ; 7.008  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 7.281  ; 7.279  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 7.001  ; 7.004  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.950  ; 6.937  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 7.781  ; 7.742  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 7.845  ; 7.809  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 7.459  ; 7.428  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.570  ; 7.544  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 14.437 ; 14.273 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 14.437 ; 14.273 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.598 ; 11.697 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 14.083 ; 14.006 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.677  ; 9.653  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.530  ; 9.497  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 11.284 ; 11.395 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 10.159 ; 10.145 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 9.702  ; 9.664  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.965  ; 8.949  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.686  ; 8.668  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.278  ; 8.181  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.740  ; 8.727  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 8.407  ; 8.327  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.659  ; 9.664  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.702  ; 9.626  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 7.751  ; 7.695  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 7.638  ; 7.583  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 7.751  ; 7.695  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 7.691  ; 7.645  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 7.456  ; 7.434  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 7.126  ; 7.107  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 7.192  ; 7.174  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 7.128  ; 7.103  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 7.158  ; 7.136  ; Rise       ; Clk             ;
; X         ; Clk        ; 12.742 ; 12.860 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 3.573 ; 3.616 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 3.807 ; 3.848 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 3.906 ; 3.952 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 3.844 ; 3.839 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 3.789 ; 3.829 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.020 ; 4.006 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 3.573 ; 3.616 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.013 ; 3.949 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 3.929 ; 3.998 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 3.929 ; 4.012 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 3.940 ; 3.998 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.529 ; 5.729 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.282 ; 4.336 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.582 ; 4.621 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.543 ; 4.620 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.615 ; 4.532 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 3.570 ; 3.643 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 3.598 ; 3.695 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 3.721 ; 3.827 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 3.604 ; 3.691 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 3.570 ; 3.643 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 3.965 ; 4.091 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 4.006 ; 4.140 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 3.798 ; 3.907 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 3.885 ; 3.993 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.657 ; 4.689 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 6.940 ; 7.321 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.851 ; 6.053 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 6.785 ; 7.253 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.657 ; 4.773 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.674 ; 4.689 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 5.688 ; 5.879 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.023 ; 4.879 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 4.059 ; 4.029 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.349 ; 4.442 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.236 ; 4.314 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 4.059 ; 4.029 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.261 ; 4.341 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.083 ; 4.218 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 4.925 ; 5.110 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.041 ; 4.952 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 3.636 ; 3.723 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 3.875 ; 3.987 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 3.932 ; 4.055 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 3.903 ; 4.020 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 3.810 ; 3.922 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 3.641 ; 3.730 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 3.672 ; 3.768 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 3.636 ; 3.723 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 3.660 ; 3.750 ; Rise       ; Clk             ;
; X         ; Clk        ; 5.297 ; 5.622 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 14.011 ; 14.138 ; 14.365 ; 14.579 ;
; Switches[1] ; X           ; 14.343 ; 14.482 ; 14.672 ; 14.856 ;
; Switches[2] ; X           ; 14.687 ; 14.821 ; 14.957 ; 15.153 ;
; Switches[3] ; X           ; 14.162 ; 14.289 ; 14.527 ; 14.741 ;
; Switches[4] ; X           ; 13.110 ; 13.237 ; 13.425 ; 13.639 ;
; Switches[5] ; X           ; 13.498 ; 13.623 ; 13.874 ; 13.965 ;
; Switches[6] ; X           ; 13.353 ; 13.474 ; 13.700 ; 13.785 ;
; Switches[7] ; X           ; 12.067 ; 12.195 ; 12.385 ; 12.536 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; Switches[0] ; X           ; 6.452 ; 6.637 ; 7.039 ; 7.246 ;
; Switches[1] ; X           ; 6.526 ; 6.711 ; 7.140 ; 7.372 ;
; Switches[2] ; X           ; 6.604 ; 6.789 ; 7.206 ; 7.438 ;
; Switches[3] ; X           ; 6.528 ; 6.624 ; 7.052 ; 7.370 ;
; Switches[4] ; X           ; 5.977 ; 6.308 ; 6.607 ; 6.904 ;
; Switches[5] ; X           ; 6.411 ; 6.665 ; 7.094 ; 7.312 ;
; Switches[6] ; X           ; 6.354 ; 6.490 ; 6.889 ; 7.324 ;
; Switches[7] ; X           ; 5.905 ; 6.243 ; 6.536 ; 6.827 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; X             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Switches[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ClearA_LoadB            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Run                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 316      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 316      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 124   ; 124  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 146   ; 146  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Mon Sep 19 22:15:26 2016
Info: Command: quartus_sta 8bit_multiplier -c 8bit_multiplier
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '8bit_multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.866
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.866             -56.545 Clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.685 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.528
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.528             -48.174 Clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.685 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.890
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.890             -10.104 Clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.464 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 950 megabytes
    Info: Processing ended: Mon Sep 19 22:15:29 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


