 II
Abstract 
A passive RFID transponder with the power-aware encryption has been developed to address 
security under available power. This transponder includes an RF front-end module, a signal 
processing unit and a power-aware security module. In this power-aware security module, the 
Advanced Encryption Standard (AES) is adopted at 128 bits where the manners of encryption 
transformations are dynamically adapted according to available power. Additionally, serial input 
and output are implemented in the power-aware security module to minimize hardware and 
connection complexities. Particularly, varied frequencies and redundant bits are also employed in 
the encrypted data from AES to enhance security. As compared to the conventional transponders, 
the proposed transponder can effectively use power to do and vary encryptions. Furthermore, this 
power-aware mechanism can be a plus to security. On the other hand, the low-complexity transform 
unit and the low-power computation unit are also developed in the RFID transponder to further 
achieve low-complexity and low-power performance. 
 
Keywords: RFID tag, power-aware, security mechanism, AES, low-complexity, low-power. 
 
 
 
 
 
 
 
 
 
 IV
第三章 轉換與計算單元 .......................................................................................... 23 
3.1低功率低複雜度之轉換單元 ........................................................................... 23 
3.2低功率之計算單元 ........................................................................................... 26 
第四章 標籤電路實現與分析 .................................................................................. 30 
4.1 射頻前端模組與數位訊號處理單元.............................................................. 30 
4.2 Power-Aware 安全模組 ................................................................................... 34 
4.3 RFID 標籤 ........................................................................................................ 38 
第五章 總結............................................................................................................... 41 
參考文獻..................................................................................................................... 42 
計劃成果自評............................................................................................................. 44 
可供推廣之研發成果資料表 .................................................................................... 45 
 
 
 
 
 
 
 
 
 
 
 VI
圖 4.5  二分法搜尋操作之時序模擬圖 ......................................................................................... 33 
圖 4.6  二分法搜尋之量測結果 ..................................................................................................... 33 
圖 4.7  安全模組之時序示意圖 ..................................................................................................... 35 
圖 4.8  Pa=’11’之安全模組的 operation mode 模擬結果 (a) 輸入結果 (b) 輸出結果........... 35 
圖 4.9  Pa=’11’之安全模組的 test mode 模擬結果 ..................................................................... 35 
圖 4.10  量測環境示意圖 ............................................................................................................... 36 
圖 4.11  Pa=’11’之安全模組的 operation mode 量測結果 (a) 輸入 (b) 輸出......................... 37 
圖 4.12  Pa=’11’之安全模組的 test mode 量測結果 ................................................................... 37 
圖 4.13  所建議之 RFID 標籤佈局圖 .......................................................................................... 39 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 1
第一章 前言 
近年來隨著筆記型電腦及其它攜帶性電子產品的盛行，以及多媒體數位傳輸世代的來
臨，資訊的互動與傳送之需求日趨重要。在電子商務發達的今日，個人化和移動式的通訊理
念逐漸形成，因此無線通訊的機制扮演著相當重要的角色，例如︰RFID。由於 RFID 產品與
產業的快速發展，使得其隱私與安全性亦日趨重要，為了能保障使用者之權益，許多安全機
制不斷地發展與改進，以期能達到高安全性、低複雜度與低成本之目標。而隨著人們的需求
發展，無線射頻辨識標籤之功能也日趨多功與多樣化，訊號轉換與計算的要求與應用亦隨著
增加。 
 
1.1 緣起 
目前 Radio-Frequency IDentification (RFID) 的技術應用相當廣泛，其地位在商業、工業、
金融、醫療等各方面都亦日趨重要，且相關技術都在蓬勃發展當中，其技術應用如圖 1.1 所
示 [1]。一般 RFID 系統由讀卡機、標籤與管理控制系統所組成，其包含各種頻段，如 HF(13.56 
MHz)、UHF(860-960 MHz)、2.45 GHz 與 5.8 GHz等等，而操作頻率之分布如圖 1.2 所示 [1]。
RFID 標籤主要可分為 2 大類︰一個為主動式，另一個為被動式，它們是利用有無電池來區分。
而在現今標籤的電路設計概念裡，都是以高安全性、低複雜度、低成本與低功率為發展目標。 
在 RFID 系統中，使用被動式標籤的好處在於不需使用到電池，其成本較主動式標籤便
宜且壽命較長。由於被動式標籤之運作能量是從讀卡機傳送過來，此能量與讀卡機和標籤之
間的距離有關，而且是有限的，因此對被動式標籤中的類比與數位電路而言，其功率消耗之
要求是相當嚴峻的。針對此一問題，本子計劃提出 power-aware 之概念，透過對輸入功率的
偵測來控制電路的功率消耗，進而在有限之接收能量的情況下，將電路之運作效益發揮至最
 3
1.2 研究背景 
對於現今發展於被動式標籤之安全與隱私而言，在電路考量上係利用數位加密之理念來
實現。目前安全機制之研究發展方向可分為下列幾大類︰(1)數位加密電路之創新或改善 
[2]、[3]、[6]、[11]。 (2)控制資料頻率來保護資料 [4]。(3)於原系統中加入額外訊號或控制
來保護電路 [9]。而我們所提出之整合性安全加密概念是將 [2]、[4]與[9] 的貢獻與優點整合
在一起，並加入 power-aware 安全模組之概念。本子計劃之目的為設計出符合 ISO 18000-6 
標準的 power-aware 被動標籤，其中安全模組是利用 128-bit 之先進加密標準(Advanced 
Encryption Standard, AES) 來實現，其架構係藉由有效地控制安全模組的功率消耗來提高加密
之運作效能，並使標籤更具多元化與選擇性。再者，本文所提出之安全模組可配合位元擴充
與時脈調整的機制以實現雙重加密之效果[9]，對於電路內資料的安全性將可大幅提升。另
外，對於較複雜與多功能之標籤架構中，本研究亦提出低複雜度之轉換函數與低功率之計算
單元的架構，藉由低功率與低複雜度的設計概念，提高標籤之運作效能，並使此標籤更具有
高擴充性與多元化。希冀此計劃之成果能提昇我國射頻辨識系統技術，並有助於射頻辨識系
統產業之國際競爭力。 
 
1.3 文章架構 
本子計劃提出用符合國際標準之 power-aware 被動標籤，在下一章中，我們針對所建議
之 RFID 被動標籤架構以及標籤內每個子方塊之電路設計與原理作說明。在第三章裡將簡介
轉換與計算單元。第四章則說明電路之模擬分析與量測結果。最後於第五章做一總結，並歸
納出計劃的成果。 
 
 
 5
RFID Transponder  + CryptographyAnt.
Vdd
Data
&CLK
Data
Analog Digital
Power-Aware
Security
Module
(AES)
Signal 
Processing
Unit
RF
Front-End
Module
Adaptive Clock
(AC)
Additive Redundant 
Bit Sequence
(ARBS)
Digital
 
(b) 
圖2.1  標籤架構方塊圖 (a) 傳統架構 (b) 所建議之架構 
 
2.1 射頻前端模組 
本文所提出之射頻前端模組包含倍壓器 (voltage multiplier)、電壓偵測器 (voltage 
detector)、電壓調整器(voltage regulator)、偏壓電路 (bias circuit)、電壓起始重置電路 (power on 
reset)、時脈產生器(clock generator) 以及 ASK 調變器/解調器(modulator/demodulator) [8]，如
圖 2.2 所示。 
 
Voltage
Multiplier
Clock 
Generator
Bias Circuit
Fin
Cin
Power on 
Reset
Ant.
Demodulator
Voltage 
Regulator
Ro
Modulator
Vdd
Fout
Cout
Cs
Signal
 Proc
essing U
nit
 /
 S
ec
u
rity
 M
odule
Voltage 
Detector
Pa
Power Detector
 
圖2.2  射頻前端模組方塊圖 
 
 7
2.1.3 電壓調整器 
由於讀卡機跟標籤的距離不是固定，因此從電磁波得到能量是不同，之後經由倍壓器整
流過電壓值相對也是不固定的，因此爲了讓標籤有穩定的電壓，我們必須加入電壓調整器 
[14]，此電壓調整器架構由二大部分組成，分別為二極體電壓調整器(diode regulator)和一個低
壓降穩壓器(low dropout voltage regulator)，如圖 2.5 所示，其動作原理如下列敘述﹕首先把倍
壓器整流過的電壓經由二極體電壓調整器將其鎖定在特定範圍內。然後透過低壓降穩壓器讓
電壓固定在一個穩定的值，此低壓降穩壓器主要由一個放大器跟參考電壓電路組成。對於放
大器部分，我們考慮到面積大小及共模輸入範圍，決定採用 PMOS 差動放大器，並讓此部分
電晶體均操作在平緩轉區域，此低壓降穩壓器所產生的電壓值即為操作電壓 Vdd (1.5V)。 
 
Vdd1
Gnd
Vdc
M10 M11
M12 M13
M9
M14
R1
Vdd
M8
M6
M1
M4
M2
M3
M5
M7
C1
R2
 
圖2.5  電壓調整器 
 
2.1.4 偏壓電路與電壓起始重置電路 
由於時脈產生器內的 np-voltage controlled delay element、POR 與 ASK 解調器都需要用到
偏壓點，並考慮標籤的成本和消耗功率，我們採用 self-biased current reference circuit [15]，如
圖 2.6 所示。它主要是利用 self-biased current source 來取代傳統的 bandgap reference 電路內的
電阻。爲了讓標籤中數位訊號處理單元電路有一個重致訊號，此訊號需由 POR 電路來提供，
 9
信號, Cs, 來產生不同頻率之時脈訊號(Fin and Fout)。。 
 
Fin
Logic 
Control
Fout
Oscillator
Divider
÷ m 0
1
Cs
 
圖2.8  時脈產生器 
 
2.1.6 ASK調變器/解調器 
由於我們所提出之 RFID 系統中是以 ASK 調變方式來做標籤與讀卡機之間的溝通，因此
標籤需要一個 ASK 解調器來將電磁波資料轉換成數位電路可認知的訊號。ASK 解調器主要
由一個封包檢測器(envelope detector)、低通濾波器(low pass filter)、平均檢測器(average detector)
和一個比較器(comparator)所組成，如圖 2.9 所示。由於載波為 915MHz且邏輯 0 和 1 的訊號
之間格為 t1，因此封包檢測器中的電阻與電容值相乘的大小應符合下列式子 
1
10915
1
6 tRC <<<<×  
(1)
 
而在低通濾波器部份，為了不失真且可以濾掉高頻部分， RC 須遠小於 t1，而我們將此 RC
值設計為 t1 的百分之ㄧ。最後在平均檢測器中，為了能讓比較器將 Vout1 和 Vout2的差值放
大為數位訊號，我們將此部分的 RC 值設計為 t1。而在比較器部分，由於考慮低功率設計，
因此我們將電晶體操作在平緩轉區域(moderate inversion region)，又考慮到比較器輸入為低電
壓，因此採用 PMOS differential input pair 來設計，最後還要考慮 slew rate 問題以及 input 
common mode range，才能決定出 P 型放大器各電晶體長寬比。 
 11
分法搜尋，符合搜尋範圍的標籤會進入“清醒”狀態，不符合的搜尋範圍的標籤會重新進入
“睡眠”狀態，直到搜尋完畢。 
另外，為了產生所要之訊號Cout(M+N)  (M:原訊號位元數, N: 外加多餘位元個數)，我們
利用線性迴授位移暫存器(Linear Feedback Shift Register；LFSR) 電路產生 N-bit 之偽隨機二
進制序列 (Pseudo-Random Binary Sequence；PRBS) ，如圖2.12所示，圖中之線性迴授位移暫
存器可產生以 2β-1 位元為循環週期之樣本訊號，此循環週期之位元數係由 β 所決定，其代
表串接之正反器之個數。而圖2.1(b)中之外加位元方塊即是利用此線性迴授位移暫存器之電路
來產生所需之位元序列串。雖本文所提之多餘位元是運用偽隨機二進制序列，然而其亦可為
全0、全1或其他更複雜形式之序列，至於如何取捨係由設計者或製造者依需求決定之。除此
之外，設計者或製造者亦須考量原訊號位元 (M個) 與多餘位元 (N個) 的結合位置，此結合
位置之決定將影響數位電路之動作、設計與系統之安全性。 
 
Fin
Instruction
Register
Controller
Cin
LFSR
Status
Register Memory
CRC Parity
Cout
Pa
Cs
Signal Processing Unit
Power-Aware
Security
Module
Ro
 
圖2.10  數位訊號處理單元方塊圖 
 13
調整過後之時脈頻率。當頻率由 fout(M) 改變成 fout(M+N) 時，數位訊號處理單元會產生N個
多餘位元數值，原本之M個位元將與增加的N個多餘位元結合在一起，然後傳回至讀卡機。訊
號經由標籤傳回至讀卡機後，讀卡機會分出原本之位元與多餘位元，然後做訊號處理並由後
端電腦系統加以控制與分析。M 與 N 的數值需做適當之設定，考量之因素在於N值越大，
時脈頻率越快，所需要的多餘位元越多，標籤內數位訊號處理單元所要處理與產生的資料量
越大，進而使得原本之位元較不易被破解取得，隱私與安全性之門檻將大幅提高，然而其功
率消耗亦隨之提高，因此決定點須加以評估考量。圖2.13顯示了所建議的加密之演算法，編
號 1 之動作是決定 M 與 N，其中 M 代表原本之位元數，N代表增加的多餘位元數，編號 
2~4 是將原訊號之位元與額外加入之多餘位元作結合，使其達到加密之功效，編號 5 是將原
訊號之時脈頻率做調整，以配合多餘位元的加入，最後編號 6 則是把新的訊號序列與時脈整
合送至調變器做訊號之處理。 
 
 
圖2.13  所建議之加密演算法 
 15
Decide the value of M and N
M：the number of original bits
N：the number of redundant bits
Decide the clock rate of 
required signal  in clock 
generator
Design the clock generator 
to produce Fi n(M+N)  and 
Fout(M+N)
Step 1
Step 2.1
Step 3.1
Design the LFSR in signal 
processing unit to produce 
PRBS
C o m b i n e  P R B S  w i t h 
original bi t  st ream and 
produce Cout(M+N)
Step 2.2
Step 3.2
M+N N
De l i v e r  F o u t( M+N )  a n d
Cout(M+N) to the modulator and 
produce the modulated signals
Step 4
 
圖2.14  所建議之可調時脈與外加位元的加密方法步驟流程圖 
 
 
2.4 Power-Aware安全模組 
在 RFID 的系統應用中，安全模組扮演著相當重要的角色。有許多研究針對適合 RFID 系
統之安全加密機制作探討，其中 AES 在眾多加密機制裡有相當的競爭力[2], [3]。AES 為新一
代 NIST/FIPS 的加密標準，它的明文(PlainText) 與密文(CipherText) 區塊擴充為 128 位元，
而主金鑰的長度可分別有 128、192 和 256 位元三種選擇 [10]。我們所建議之標籤係利用
AES-128 來實現安全模組，以減少硬體成本與功率消耗。AES 的演算法中主要有四大運算，
分別為位元組取代轉換(SubBytes)、移列轉換(ShiftRows)、混行轉換(MixColumns) 與回合金
鑰相加(AddRoundKey)，整體運算流程如圖 2.15 所示，在一般的應用之下，主金鑰須經過 10
回的運算，而我們所提出之 power-aware 安全模組係透過功率偵測之輸出信號—Pa 來決定安
全模組中加密運算運作與否。 
 17
Voltage
Multiplier
Clock 
Generator
Bias Circuit
Fin
Cin
Power on 
Reset
Ant.
Demodulator
Voltage 
Regulator
Ro
Modulator
Vdd
Fout
Cout
Cs
Instruction
Register
Controller
LFSR
Status
Register Memory
CRC Parity
Signal Processing Unit
Power-Aware
Security
Module
RF Front-End Module
Voltage 
Detector
Pa
 
圖2.16  所建議之 power-aware 機制架構圖 
 
我們可將標籤中之 Pa 可設計為 2 個位元之控制訊號，此時 power-aware 安全模組會有 4
種變化，如表 2.1 所示，但若要更多種變化，Pa 之 wordlength 可增加以產生多組功率控制之
組合。為了標籤電路實現之可行性以及電壓偵測器電路之複雜度考量下，建議  Pa 之 
wordlength 不要超過 3 個位元，因為 Pa 越多位元組將導致電壓偵測器電路越複雜，功率消耗
也越多，而我們所建議之 Pa 為 2 個位元。 
 
表 2.1  Pa 為 2 個位元之 Power-Aware 控制範例 
P(Transponder) (µW) Pa P(SecurityModule) (µW) 
< 10 00 0≈  (Standby) 
10 ~ 12 01 2 
12 ~ 14 10 4 
> 16 11 6 
 
 
 
圖 2.17 為本計畫所設計之 AES 電路架構，其中右邊靠中間的方塊代表回合金鑰相加，
右上方的方塊代表金鑰擴充(Key-Expansion)，而左下角的方塊則代表移列轉換，左上方的兩
個方塊分別為混行轉換與位元組取代轉換，這些架構為四大運算之核心部份，其他如多工器、
加 法 器 、 暫 存 器 、 串 近 並 出 (Serial-Input-Parallel-Output ； SIPO) 、 並 近 串 出
 19
2.4.1 位元組取代轉換(SubBytes Transformation) 
此轉換係以位元組為單位，對每個位元組內的資料進行非線性取代運算，此功能猶如 
DES 之 S-Box 運算，其硬體架構如圖2.18(a)所示，其中 A 與 B 之轉換關係如圖2.19所示，
其運算是先求出每個位元組在 GF(28) 中多項式
 1)( 348 ++++= xxxxxm 的乘法反元素，再經過
仿射轉換 (affine transformation；A transformation) 得到位元組取代轉換之輸出 [10]。 
 
B
dtat_in0x520x63
A-1xB
0 1
GF((24)2)
inverter
B-1xAB-1
0 1
0 0 1
0 1
enable
enc
dtat_out
        
dtat_inenable
dtat_out
DFFDFF
kijl
DFFDFF
010803
il
010C02
jk
dec
Multiplier
 
                 (a)                                (b) 
圖2.18  AES 子電路架構 (a) 位元組取代轉換 (b) 混行轉換 
 
 21
2.4.4 回合金鑰相加(AddRoundKey Transformation) 
回合金鑰(Round Key)是由加密金鑰(Cipher Key)經過運算產生出來的。而金鑰排程(Key 
Schedule)則是利用金鑰擴充(Key Expansion)及回合金鑰選擇(Round Key Selection)來實現，其
中金鑰擴充主要是由初始的金鑰去衍生出其他回合的金鑰，初始的金鑰為128位元大小，將它
分成4組的 32-bit 大小資料，分別為W0、W1、W2和W3，而第一回合的金鑰為W4、W5、W6
和W7，第二回合的金鑰為W8、W9、W10和W11，其他以此類推。金鑰擴充之演算法如圖2.20
所示，圖中的 Rot 為移位運算，而 Rcon[T] 則為固定係數。 
 
W0 W1 W2 W3
W4 W5 W6 W7
W8 W9 W10 W11
RoundKey 0
RoundKey 1
RoundKey 2
●
●
●
W4T RoundKey TW4T+1 W4T+2 W4T+3
 
(a) 
 23
第三章 轉換與計算單元 
對於較複雜與多功能之 RFID 標籤架構中，本研究亦提出低複雜度之轉換函數與低功率
之計算單元的架構，藉由低功率與低複雜度的設計概念，提高標籤之運作效能，並使此標籤
更具有高擴充性與多元化，而本章係針對轉換與計算單元做設計說明與探討。 
 
3.1低功率低複雜度之轉換單元 
在一般複雜的通訊環境中，系統會被要求提供一種安全的通訊，使得傳送的訊號，都有
經過 Discrete Fourier Transform (DFT)與 scramble 等轉換處理後才傳輸，因此針對未來 RFID
應用，我們考慮設計低功率與低複雜度之轉換函數。在目前的相關研究當中，大都針對高運
算速度、縮小硬體成本以及低功率消耗做設計。而對於傳統的 DFT 運算，其速度及面積的考
量上，以不敷時代的需求，因此有了快速傅利葉轉換(FFT)運算的產生。FFT 的運算是利用
Butterfly 的方式，可使得原本 N點的 DFT 需要 N×N 的乘法運算降為 N×log2N 的乘法運算，
以使得運算複雜度下降。為了使轉換函數能有效地應用於 RFID 系統中，本子計畫採用序列
輸入，平行處理的方式來進行 IFFT 之運算，並且將其分成乘法運算、路徑選擇、控制器以及
累加運算，先將輸入訊號乘以所有轉換係數的數值，再利用控制器選擇正確的訊號路徑傳送
給累加器進行運算。通常轉換函數的係數間會有對稱性或其它關係，可加以利用以減少乘法
運算的個數，降低架構複雜度。此外，轉換係數的個數為有限的特性將適合於固定數值的乘
法運算，因此我們利用加法器及減法器取代乘法器，並且運用共享子項的特性進一步降低加
法器及減法器的個數以達到精簡架構，並降低硬體成本和提高運算效率，亦達成轉換函數要
求的精確度，以利於無線射頻標籤之運作。 
 
 25
由式子(5)觀察得知，其主要可分成乘法運算與累加運算兩部份，並可利用一個路徑選擇
器做為兩者間的橋樑，其硬體架構如圖 3.1 所示。其中的“固定數值乘法器”主要是將輸入訊號
乘以每個乘法係數值；“路徑選擇器”主要是依據時序 k 的不同，由固定一數值乘法器中選擇
正確的乘法運算分配給每一級的累加運算；“累加器”則會依據 A(n,k)的選擇，來決定累加器是
做加法或減法運算，當 256 個時序後就可以得到 IFFT 的運算結果；至於乘以 1/N 的處理，由
於 N 為 2 的次方項，所以在硬體的設計上只需對位元做移位並不需額外的成本。 
 
S0
D255 & A255
D1 & A1
D0 & A0
Fixed-one-
input 
Multipliers
Patch 
Selector
Accumulator
Accumulator
Accumulator
( ) NjekXf
π0
0  =
( ) NjekXf
π2
1  =
( ) NjekXf π510255  =
X(k)
S1
S255
Controller ··
·
x(255), x(511)
x(1), x(257)
x(0), x(256)
·
·
·
·
·
·
(N=512)
256×8
Cn(0~7)
 
圖3.1  所建議之IFFT架構圖 
 
● 硬體成本分析 
我們針對之前所提出的架構[17]來進行比較，在相同的傳輸率、序列輸入及平行輸出的
情況之下，我們將該架構與本子計畫所提出的架構比較，其結果如表 3.1 所示。本子計畫的
硬體架構主要是針對[17]中固定數值乘法器、控制器與累加器做進一步減少硬體複雜度之設
計，使其能更有效率地執行 IFFT 之運算。 
 
 
 27
去執行 Booth decoding 以減少 partial product 的轉態位元數來降低功率消耗，而且，MAC 之
加法計算的 effective 與 non-effective 操作的範圍也可被決定，藉由省略後者的計算，MAC 架
構的功率消耗可再被減少。在硬體實現上，一個 Dynamic-Range Detection unit(DRD unit)與一
個 Sign-Extension unit(SE unit)需被增加去使一個 MAC 架構可執行所建議操作，而有效動態範
圍偵測的簡化也將被探討去降低 DRD unit 的硬體複雜度，除了這兩個 unit外，所建議 MAC
架構的其他 unit皆可參考傳統設計來被實現。再者，當 area、critical delay 與 power consumption
被一起考量時，一個具有 tree-form PPS unit 與 carry lookahead adder 的所建議 MAC 架構則有
一個最佳的效能。 
 
● 硬體架構分析 
所建議的 MAC 架構被表示於圖 3.2，此架構的輸入為 X、Y 與 Z 來執行 X×Y=Z，其中，
Partial-Product Generation unit(PPG unit)、Partial-Product Summation unit(PPS unit)、Carry-Save 
Adder(CSA)與 adder 被用來執行乘法累加計算，而一些 D latch 則負責 pipelining，
Dynamic-Range Detection unit(DRD unit)與 Sign-Extension unit(SE unit)被用來執行所建議操作
以節省功率消耗，此外，由於乘法累加計算的輸入值 Z 可為存於記憶體的資料或為前一筆計
算的結果，因此一個多工器被配置去改變 Z值的輸入路徑。 
 
 29
的結果執行 sign extension 以回復一個正確的乘法累加計算之結果。 
 
● 小結 
藉由偵測MAC輸入值的有效動態範圍，所建議操作可被執行去有效地減少乘法之partial 
product與加法輸入值的轉態位元數來降低功率消耗。此外，由於所建議操作可增加為零之高
準位partial product的數目，因此具有不同加partial product順序的PPS unit的使用將導致所建議
架構對功率消耗有不同的saving ratio，而一個使用了left-to-right PPS unit與carry lookahead 
adder的所建議架構也比其他傳統架構有一個更低的功率消耗。當area、critical delay與power 
consumption被一起考量時，由於有一個低的critical delay，所以一個具有tree-form PPS unit與
carry lookahead adder的所建議MAC架構有一個最佳的效能。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 31
表4.1為此各子電路的功率消耗結果。 
 
 
圖4.1  電壓調整器之輸出訊號(vdd) 
 
 
圖4.2  時脈產生器之輸出訊號 
 
 33
 
圖4.5  二分法搜尋操作之時序模擬圖 
 
 
圖4.6  二分法搜尋之量測結果 
 35
WCLK
●●●●
0ms
RST
TCLK
DI
DO
DI[0] DI[1] DI[2] DI[255]
DO[0] DO[1] DO[2] DO[127]
Test_out Always 0
0
t1 t2 t3
 
圖4.7  安全模組之時序示意圖 
 
 
 
(a) 
 
(b) 
圖4.8  Pa=’11’之安全模組的 operation mode 模擬結果 (a) 輸入結果 (b) 輸出結果 
 
 
圖4.9  Pa=’11’之安全模組的 test mode 模擬結果 
 37
 
(b) 
圖4.11  Pa=’11’之安全模組的 operation mode 量測結果 (a) 輸入 (b) 輸出 
 
圖4.12  Pa=’11’之安全模組的 test mode 量測結果 
 39
RF Front-End Module
Power-Aware
Security ModuleSig
n
a
l
Pr
o
ce
s
si
n
g
Un
it
 
圖4.13  所建議之 RFID 標籤佈局圖 
 
表 4.3  所建議之 RFID 標籤規格 
                       Band 
Features 
UHF 
(915 MHz) 
Power supply 1.5 V 
P(FrontEnd) 8.3 µW 
P(SignalProcessingUnit) 0.4 µW 
P(SecurityModule) 0 ~ 5.3 µW 
P(Transponder) 8.7 ~ 14.0 µW 
Core size (without pads) 0.22 mm2 
 
 
經由模擬與量測結果得知，有效地控制加密運算可決定整個標籤功率消耗之多寡。此外，
針對可調時脈與外加位元之加密機制，其中可調時脈主要在時脈產生器內運作，而外加位元
主要在數位訊號處理單元內運作，兩者功率消耗總和為 0.7 µW，此數值相較於安全模組之功
率消耗 ( 1.3 ~ 5.3 µW )要來的低，對於功率消耗要求相當嚴峻之 RFID系統而言，應先啟動可
 41
第五章 總結 
本子計畫係針對無線射頻標籤電路做設計，其可分為三大部份︰射頻前端模組、數位處
理單元電路以及安全模組。我們利用1P6M 0.18-µm CMOS製程開發出此標籤之所有電路，並
應用 power-aware 之概念使電路能配合功率做適合之加密，而且此電路可結合多餘位元加入
與可調時脈的架構，來達到額外增加安全之目標，既可有效地運用能量亦能保護資料之隱私
與安全性。此外，我們亦提出適用於 RFID 系統之低功率低複雜度之轉換函數與計算單元，
使其能更有效率地在數位電路中執行。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 43
telemetry applications,” IEEE Journal of Solid State Circuits, vol. 4, no. 5, pp. 1142–1148, May 
2006. 
[14] Y. Yao, Y. Shi and F. F. Dai, “A novel low-power input-independent MOS AC/DC charge 
pump,” Proc. of IEEE ISCAS, vol. 1, pp. 380–383, May 2005. 
[15] E. M. Camacho-Galeano, C. Galup-Montoro and M. C. Schneider, “A 2-nW 1.1-V self-biased 
current reference in CMOS technology,” IEEE Transactions on Circuits and Systems II : 
Express Briefs, vol. 52, no. 2, pp. 61–65, Feb. 2005. 
[16] M. Morris Mano and Charles R. Kime, Logic And Computer Design Fundamentals, 2nd ed. 
New Jersey: Prentice Hall, 2000. 
[17] Hsin-Horng Chen, Oscal T.-C. Chen, Heng-Cheng Yeh and Cheng-Shing Wu, “A 
low-complexity architecture of inverse fast Fourier transform for xDSL,” Proc. of IEEE 
International Midwest Symposium on Circuits and Systems, vol. 2, pp. 125-128, July 2004. 
[18] Oscal T.-C. Chen, Meng-Lin Hsia and Li-Hsun Chen, “A low-complexity architecture of inverse 
fast Fourier transform,” prepared for IEEE Transactions on Circuits and Systems. 
[19] Oscal T.-C. Chen and Li-Hsun Chen, “Low-power multiplication-accumulation computation 
unit,” prepared for IEEE Transactions on VLSI Systems. 
[20] O. T.-C. Chen and Meng-Lin Hsia, 具有外加位元與可調時脈之電路加密方法 , 
“Cryptographic method using redundant bits and adaptive clock frequency,” 中正大學審查通
過,目前正申請美國及臺灣專利. 
[21] Meng-Lin Hsia and Oscal T.-C. Chen, “Passive RFID transponder with power-aware 
encryption,” submitted to IEEE International Conference on RFID, 2008. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 45
可供推廣之研發成果資料表 
□ 可申請專利  ■ 可技術移轉                       日期： 96  年 12  月 31  日 
國科會補助計畫 
計畫名稱：射頻辨識標籤(RFID-Tags)技術開發在供應鏈管理之應用 
-子計畫二:開發無線射頻辨識技術被動標籤於供應鏈管理(2/3) 
計畫主持人：陳自強教授 
計畫編號：NSC94-2218-E-194-003  學門領域：生產自動化技術
技術/創作名稱 具有外加位元與可調時脈之電路加密方法 
發明人/創作人 陳自強、夏夢麟 
中文：本發明是關於ㄧ種具有外加位元與可調時脈之電路加密方
法，藉由增加特殊位元與時脈頻率之變化來改變訊號序列串的資料
內容及傳送速率，將資料加密。本發明可配合原本數位電路已存在
之加密安全機制或加密運算如 AES 以及 DES 等等，來達成多重安
全效果之功能，並同時提高資料之隱私與安全性使被保護的電路針
對攻擊有更良好的免疫度，以保護資料的隱私與安全性。本發明能
應用於各種通訊的裝置上，增加其保密性與優越性。 
 技術說明 
英文：The present invention discloses a cryptographic method using 
redundant bits and an adaptive clock frequency, wherein via adding 
redundant bits to the original bit sequence, the complexity of a bit 
sequence is increased; via modifying the analog/digital architecture of 
the original circuit, the cryptographic method of the present invention 
can combine with the original security mechanisms to achieve a 
multi-fold security function. 
 
可利用之產業 
及 
可開發之產品 
可利用之產業類別有：行動通訊、半導體、數位內容、資訊科技 等
等。  
可開發之產品有：RFID 標籤、數位 IC、電腦/通信/視聽電子產品 等
等。  
 
技術特點 
此發明係透過特殊位元之增加與時脈頻率之變化來改變訊號序列
串資料內容及傳送速率，此概念運用在電路實現上可分為兩大部
份，一為改變時脈訊號；另一個則是產生所需之特殊位元，並決定
加入之位置。原訊號序列串透過這兩個動作之間的配合後可得到新
的訊號序列串，此新的序列串勢必將更難破解，對於抵抗攻擊方面
將比原訊號序列串將有更高之強健度，此結果對於資料安全及個人
隱私更有保障。 
 
 47
可供推廣之研發成果資料表 
□ 可申請專利  ■ 可技術移轉                       日期： 96  年 12  月 31  日 
國科會補助計畫 
計畫名稱：射頻辨識標籤(RFID-Tags)技術開發在供應鏈管理之應用 
-子計畫二:開發無線射頻辨識技術被動標籤於供應鏈管理(3/3) 
計畫主持人：陳自強教授 
計畫編號：NSC95-2218-E-194-002  學門領域：生產自動化技術
技術/創作名稱 Power-aware encryption mechanism 
發明人/創作人 陳自強、夏夢麟 
中文：本技術提出符合高安全性、低複雜度與低功率之被動式無線
射頻標籤，其中包含安全機制以及 power-aware 的功能。此被動式
標籤內部包含三大部份，分別為射頻前端模組、數位訊號處理單元
電路以及 power-aware 安全機制，其中安全機制電路係以先進加密
標準(Advanced Encryption Standard；AES)為基本架構，設計出符合
無線射頻標籤中可使用之加密硬體架構。本研究將 AES 之輸入輸
出形式設計成串進串出，此設計可簡化 AES 與標籤內其他數位電
路之連接複雜度。最重要者，此標籤之安全機制設計含有 
power-aware 之控制，使電路在有限的功率使用下能夠發揮最大加
密之效益。再者，此 power-aware 安全機制可配合位元擴充與時脈
調整的機制以實現雙重加密之效果，提高資料的安全性。 
 
 
 
技術說明 英文：A passive RFID transponder with the power-aware encryption 
has been developed to address security under available power. This 
transponder includes an RF front-end module, a signal processing unit 
and a power-aware security module. In this power-aware security 
module, the Advanced Encryption Standard (AES) is adopted at 128 
bits where the manners of encryption transformations are dynamically 
adapted according to available power. Additionally, serial input and 
output are implemented in the power-aware security module to 
minimize hardware and connection complexities. Particularly, varied 
frequencies and redundant bits are also employed in the encrypted data 
from AES to enhance security. As compared to the conventional 
transponders, the proposed transponder can effectively use power to do 
and vary encryptions. Furthermore, this power-aware mechanism can 
be a plus to security.  
 
 
 
