 I
目錄 
中英文摘要                I 
一、 前言                 1 
二、 研究目的               1 
三、 文獻探討                1 
四、 研究方法                2 
五、 電路設計                8 
六、 模擬結果              10 
七、 結果與討論              11 
八、   計畫成果自評             12 
九、可供推廣之研發成果資料表          13 
 1
一、 前言 
由於混合訊號積體電路設計與製造技術快速進步，晶片內電路複雜度與電晶體個
數大幅增加，必須使用更快速及更精確的測試儀器與發費更長時間來進行測試，
以符合更精確積體電路測試規範需求，如此造成測試成本快速增加，甚至超越製
造成本。利用邊界掃瞄(Boundary Scan)、靜態電流(IDDQ)測試及內建式自我測試
(Built-In Self-Test, BIST)等技術，使每一元件具有可測試性(Design for Testability, 
DFT)功能，是降低測試成本最有效方法。其中以 BIST 技術最具吸引力，它可提
供包括 IC 生產過程中各階段之測試及組裝後產品之即時故障偵測功能。 
 
交換電容電路(Switched Capacitor, SC)電路主要由開關(Switch)、電容器(Capacitor)
與運算放大器(Operational Amplifier, OPA)等元件組成。其中電容器電容值可依比
率關係來設計與實現，適合利用 VLSI 製程來製作，且受製程因素影響小，故元
件精確度(Accuracy)可達 0.1%，相較於非以比率方式製造出之 RC 元件，電阻與
電容值誤差達±20%，故 SC 電路具高精確度，電路性能可大幅提高。由於 SC 電
路之轉換函數均與電容比率值相關，因此量測電容比率值之變化量常被用來當作
判定 SC 電路性能之依據。 
二、 研究目的 
本論文提出一數位化可精確量測 SC 電路中電容比率值方法，它使用步階斜坡訊
號(Step-Ramp Signal, SRS)當作測試訊號，SRS 訊號是將系統時脈訊號經頻率、
工作週期與振幅調變後，再經由積分器積分產生，因系統時脈訊號同時被用來驅
動一參考計數器，此設計確保 SRS 與計數器同步對應關係，SRS 的電壓值可以
由計數器輸出值精確估算。測試時將 SRS 輸入 SC 待測電路，輸出訊號經前置放
大器放大，在確保放大後之電壓值大於輸入待測電路 SRS 訊號電壓值條件下，
因積分器輸出之 SRS 訊號繼續上升，直至放大器輸出電壓值止，記錄 SRS 由輸
入待測電路時電壓值與積分上升至前置使用放大器輸出值之間隔電壓值相對應
之計數器一組輸出碼，即可經分析後，計算出電容之比率值。 
三、 文獻探討 
使用電路重組方式之可測試技術由 Dufauza 所提出[1]，重組後可形成轉換函數與
兩個電容比率值相關之簡單電路，利用 DC 電壓當測試訊號源即可測得此電容的
比率值。Kuo 提出可診斷交換電容電路的可測試性(Design for Testability, DFT)技
術[2]，因直流電源無法通過電容器，此 DFT 技術使用一種稱為半直流(Semi-DC)
的測試訊號源，測試架構可用以測試電容比率值與運算放大器內電晶體的
Faults。Carro 提出利用已存再於系統中之電路來組成一個 SC 濾波器的自我測試
架構[3]，測試架構中之 Test Pattern Generator (TPG)與 Output Response Analyzer 
(ORA)由系統中之 Biquard 電路來組成，不需再設計額外電路，以降低所需晶片
面積。 TPG 是由二階 Biquard Filter 電路所組成之 Sine wave 振盪器來擔任。ORA
也是由二個積分器及一個比較器組成，由計數器累計第二級積分器積分輸出電壓
至一參考電壓之時間，記錄與分析計數器輸出碼來達成數位化分析之目的。[4] 
提出應用 Sigma-Delta 和雙倍取樣技術來達到高精度電容比率值之量測方法，由
 3
( )
2
1
)(V
)(V
H
C
C
Z
Z
Z
i
o −== 之基本型放大器電路，圖 2 則為基本型積分器電路，轉換函
數為 ( ) =ZH
1Z
1
2
1
12
1
)(V
)(V
1
1
−⎟⎠
⎞⎜⎝
⎛−=−⎟⎠
⎞⎜⎝
⎛−= −
−
C
C
Z
Z
C
C
Z
Z
i
o ，在運算放大器前端之電路圖 2(b)
為一等效電阻電路 Req1=T/C1，其中 T 為時脈週期時間(T=1/fs, fs: Sampling 
Frequency)。 
 
圖 1  SC 放大器電路 
 
由於圖 2 積分器之性能受寄生電容影響大，將圖 2 之電路增加二個開關可形成圖
3 與圖 4 受寄生電容影響較小(Parasitic-Insensitive)之非反向積分器與反向積分
器，圖 3 之轉換函數與等效電阻分別為 ( )
1Z
1
2
1
12
1
)(V
)(V
H 1
1
−⎟⎠
⎞⎜⎝
⎛=−⎟⎠
⎞⎜⎝
⎛= −
−
C
C
Z
Z
C
C
Z
Z
Z
i
o 與效
電阻 Req2= -T/C1，而圖 4 則為 ( )
)(V
)(V
H
Z
Z
Z
i
o=
1Z2
1
1
1
2
1
1 −⎟⎠
⎞⎜⎝
⎛−=−⎟⎠
⎞⎜⎝
⎛−= −
Z
C
C
ZC
C 與 Req3= 
T/C1。 
C1
T
1 =eqR
1φ
2φ
1φ
2φ
 
圖 2  SC 積分器電路 
1φ
2φ
2φ
1φ
C1
T
2 −=eqR
1φ
2φ
2φ
1φ
 
圖 3  Parasitic-Insensitive 非反向積分器 
 5
4.2 量測方法 
由圖 5 與圖 6 可知 SC 濾波器電路可以將它分解成放大器與積分器分別來量測電
容比率值。進行測試時首先必須提供一測試訊號源，依測試訊號源與 SC 電路待
測參數(Gij=Ci/Cj)之特性，來設計分析參數之電路(Test Response Analyzer, TRA)，
若 TRA 要以數位化電路來設計，首先要克服問題是，將測試訊號源必須精確的
對應至數位計數器，如此每一計數器之輸出碼可代表不同測試訊號源電壓值，再
借由分析一組輸出碼，即可計算出待測參數 Gij=Ci/Cj值。 
 
4.2.1 步階斜坡訊號(Step-Ramp Signal, SRS) 
本論文中設計一步階斜坡訊號當作測試訊號源如圖 7 所示，50%工作週期之系統
時脈波(System Clock Pulse)經頻率、工作週期及振幅調變成為調變時脈訊號
(Regulated clock signal, RCS)，經由積分器積分後產生步階斜坡訊號。為了能易
於解釋以斜坡訊號當作測試訊號，並以參考計數器之輸出碼來分析與計算電容比
率值之方法，我們先假設斜坡訊號可正確對應至參考計數器輸出碼，在以後章節
中再詳細說明兩者間之正確對應關係。 
 
0.125
0.25
0.375
0.5
00~03 04~07 08~11 12~15 16~19 20~23 24~27 28~31
Step-ramp 
signal
Voltage
Ramp 
piece
Flat 
piece
Sub-piece
5-bit counter 
output codes  
圖 7 步階斜坡訊號 
 
表 1 圖 7 之步階斜坡訊號每一週期相對應於計數器之輸出碼 
 
 
此步階斜坡訊號對應至 n+m-bit 計數器，圖 7 中之計數器為 5-bit(n=2，m=3)，以
C4~Co 表示，每一週期所對應之計數器輸出碼如表 1 所示。步階斜坡訊號的每一
個週期包含斜坡段(Ramp Piece)與水平段(Flat Piece)，圖 7 中每一個週期分別對應
至計數器一組 8 個輸出碼，第一週期為 00000~001112，第二週期為 01000~011112，
因 n=2，以 C4C3 代表週期的序號，00xxx 為第一週期，01xxx 為第二週期。C2C1C0
共 m=3 個位元中， C2=0(如 xx0xx 碼)表示相對應之步階斜坡訊號位於斜坡段，
 7
 
圖 9 加入前置放大器之電容比率值量測架構方塊圖 
 
4.2.3 前置放大器之增益 
將 SRS 訊號輸入待測電路都是在第一個水平段時，因電壓較低，經前置放大器
放大後之電壓值可能位於第前幾個週期位置，所以一般祗要 2-4 個週期時間即可
測得 C1/C2 的比率值，所須測試所需時間短。前置放大器設計為具有多個增益
值(如 Gain=2,4,8,16…)，可自動依序選取 Gain，確保 Voam>Vins。圖 7 中水平段對
應 4 個碼 xx100~xx1112，在 xx1002 時將進行取樣並輸入待測電路，同時設定
Gain=2，若 Voam>Vins條件不成立，依序在在 xx101~xx1112 時將 Gain 值放大為 4, 8
或 16。 
 
4.2.4 電容比率值之計算 
以實例來說明計算Gij的方法，Gain值依序選定後，Gij*Gain>1條件成立，使得
Voam>Vins成立，如圖10之Voam=0.25V 相對應之計數器輸出值為010112=1110，因
C2祗用來區別斜坡與水平段，在計算比率值時將它移除，剩餘4個位元分成整數
與小數來表示，C4C3.C1C0=01.112，因C1C0=112= 310，它位於斜坡後的第4=3+1
小段，佔全斜坡段電壓4/4=100%，所以將小數值所表示之為全區後段電壓的第
幾小段值加1，即為將小數點之最右邊位元加1，此例為將C4C3.C1C0+0.01，故
Voam/Vins=Gtotal= Gij*Gain =01.112+00.012=10.002 =210，代表Gij*Gain s=210，因已知之
Gain =8，Gij =2/8=0.2510，將Gtotal值10.002小數點左移k位(2k=3=8)成為0.01002，即
為Gij值0.2510。 
 
 
圖 10 計算 Gij=0.25 之實例 
 
若圖10之Voam改成為0.21V，相對應之計數器值為010102，移除b2位元並加上小數
點成為01.102，Gtotal= Gij*Gain =01.10+00.01=01.112=1.7510，將Gtotal值01.112小數點
左 移 3 位 成 為 0.001112 ， 得 Gij 值 0.2187510 ， 而 實 際 值 應 為 Gij 
=Voam/Vins=0.21/(0.125*8) =0.2110，此例中實際值(0.2110)與計算值(0.2187510)產生
誤差，可以增加n+m-bit位元數及增大Gain值而獲得解決。以上詳細說明計算電容
比率值Gij之演算法: 
 
1. 將步階斜坡訊號第一水平段電壓輸入待測電路; 
2. 設k=1; 
3. 設定前置放大器之放大倍率Gain=2k; 
 9
iout=kn(VB-Vss)(v2-v1)=gm(v2-v1)= i2-i1…………....(2) 
 
其中 gm=Kn(VB -Vss)為積分器之電導(Conductance), Kn=unCox (W/L) , VB 是調整用
偏壓，W/L 為電晶體寬長比，un 為電子流動率(Mobility of the Electrons)。 
 
 
 
 
 
 
 
 
 
 
 
    
圖 12 差動積分器 
 
5.2 自動選取放大倍率 
舉例說明自動選取放大倍率之前置放大器電路，在圖 13 中倍率之選擇，使用 3
位元計數器來控制，最多可以提供 8 個倍率的選擇，本例圖中使用 3 位元計數器
再經由解碼電路，來控制 5 個電晶體開關，產生 5 種倍率之組合。 
 
圖 13 自動選取放大倍率之前置放大器電路 
 
5.3 多增益放大電路 
多增益放大電路如圖 14 所示，因待測電路可能輸出正或負電壓(±Votest)，經由比
較器(Comp2)來判定為正或負電壓，並控制類比多工器將-Votest直接輸入多增益值
放大電路。當 Votest為正值，須經由 Gain=-1 之放大器後再輸入多增益值放大電路，
以確保 Voam為正值。 
 
 
Vss
M14 M16
M13
M2M4M3M1
i1
VB
i2
M15
i1
i2
M11
M12
M10
M9
M7
M8M6
M5
Vdd
v2
Cout
Vsrp
iout=i2-i1
v1
 11
 
 
 
 
 
 
 
 
 
圖 17  253~256 週期展開之步階斜坡訊號 
表 3 步階斜坡訊號模擬結果與理想值之比較 
 
 
 
 
 
七、 結果與討論 
結果: 
本論文中提出以新穎步階斜坡訊號為測試訊號之測試 SC 電路電容比率值方法，
將系統時脈經頻率、工作週期與振幅調變後由積分器積分產生步階斜坡訊號，因
此系統時脈訊號也用以驅動計數器，確保了步階斜坡訊號與計數器可以同步對
應，且不需複雜的調校，可增加計數器之位元數，來提高可表示比率值的解析度，
測試分析電路可數位電路來設計，設計容易，所需晶片面積小，不需使用儀器，
即可直接讀取比率值。積分器由轉導放大器與電容器組成，具有高線性度，Ispice
模擬結果，步階斜坡訊號之每一斜坡段電壓精確度位均 0.043%內，精確度高。
測試方法之測試所需晶片面積小，且測試時間短，適合以內建自我測試架構來實
現。 
 
討論: 
經由國科會補助經費之專題計畫，已研發出 ADC 之 BIST 架構，並申請美國發
明專利(Patent No.7,154,422 B2)，本年度計畫之研發出“交換電容濾波器之自我
測試架構”，使用同 ADC 之 BIST 架構中相同測試訊號產生電路，且兩者之測
試結果分析與計算均採數位化電路來設計。在晶片中所含元件，如能以同一測
試訊號來測試不同的元件，在且也能共用部份的測試分析電路方面，將可大幅
縮因內建測試電路所需之晶片面積，將是 BIST 架構研發的創舉，具有創新性
與實用性。故未來將進行整合此兩 BIST 架構，使具有可同時測 ADC 與交換電
容電路功能之 BIST 架構。 
 
1 9.37514m         9.27514m              0                        253         2.46609       2.467104     0.00105    0.043% 
2       18.74372m       18.75028m       0.00656m     0.035%    254         2.475795     2.476855     0.00106     0.043%
3       28.12538m       28.12542m       0.01010m     0.035%     255        2.476007     2.486607     0.00106     0.043%
4        37.50051m       37.50056m       0.01015m     0.027%    256        2.495288     2.496358     0.00107     0.043%
No.         Simu.                Idea                diff.        Accuracy     No.            Simu.             Idea        diff.        Accuracy
2.00u 6.00u 10.0u 14.0u 18.0u
time in seconds
0
10.0m
20.0m
30.0m
40.0m
SR
S 
in
 v
ol
ts
9.37514m
18.74372m
28.12538m
37.50051m
SR
S 
in
 v
ol
ts
 13
九、可供推廣之研發成果資料表 
可供推廣之研發成果資料表 
5可申請專利 5 可技術移轉                                日期： 年 月 日 
國科會補助計畫 
計畫名稱：交換電容濾波器之自我測試架構研究 
計畫主持人：溫昀哲         
計畫編號：NSC95-2221-E-006-498             
學門領域：微電子學門 
技術/創作名稱 精確量測交換電容電路電容比率值之方法  
發明人/創作人 溫昀哲 
技術說明 
中文： 
交換電容(Switched Capacitor, SC)電路具有精確頻率反應(Accurate
Frequency Response)，高線性度(High linearity)與高動態範圍(High 
Dynamic Range)之特性，常被使用於航太系統之積體電路設計上，
而 SC 電路之轉換函數與電容比率值具相關性，依電容比率值之變
異量，可以測得電路之性能。本論文中提出一可精確量測交換電容
電路電容比率值方法，它使用一步階斜坡訊號(Step-Ramp Signal, 
SRS)當作測試訊號源，此訊號是由一系統時脈(System Clock Pulse)
經頻率、工作週期(Duty Cycle)及振幅(Amplitude)等調變後，成為一
調變時脈訊號(Regulated Clock Signal, RCS)，再連接積分器來積分
產生，系統時脈同時當作參考計數器之時脈訊號，如此可使 SRS
正確的與計數器同步對應。測試時將 SRS 輸入 SC 待測電路，輸出
值經由一已知增益值的前置放大器放大，使得放大器之輸出值大於
輸入待測電路之電壓值，兩者電壓差值對應至一組計數器輸出值，
經計算後可求出電容比率值。此分析與計算電路可以數位電路來實
現，所需晶片面積小，適合以內建式自我測試架構來實現。 
 1
出席國際學術會議心得報告 
                                                             
計畫編號 NSC95-2221-E-006-498 
計畫名稱 交換電容濾波器之自我測試架構研究 
出國人員姓名 
服務機關及職稱 
溫昀哲 
成功大學航太工程系 三等技術師兼助理教授 
會議時間地點 21~23 June, 2007，Poland. 
會議名稱 14th International Conference in Mixed Design of Integrated Circuits and Systems 
發表論文題目 Novel Step-Ramp Signal for Testing ADCs and DACs 
 
一、 參加會議經過 
摘要: 
International Conference in Mixed Design of Integrated Circuits and Systems 今年為第 14 屆，是
一專門研討混合訊號超大型積體電路設計技術之研究會，本年度之主要主題包括: Design of 
Integrated Circuits and Microsystems, Thermal Issues in Microelectronics, Analysis and Modeling 
of ICs and Microsystems, Microelectronics Technology and Packaging, Testing and Reliability, 
Power Electronics, Signal Processing, Information Technology.，本次投稿論文屬 Testing and 
Reliability 主題，論文名稱為 Novel Step-Ramp Signal for Testing ADCs and DACs。 
 
以下簡述論文之重點內容與主要成果。由於混合訊號積體電路設計與製造技術快速進步，
晶片內電路複雜度與電晶體個數大幅增加，必須使用更快速及更精確的測試儀器與發費更長
時間來進行測試，以符合更精確積體電路測試規範需求，如此造成測試成本快速增加，甚至
超越製造成本。最有效的克服高測試成本問題的方法是使晶片中每一元件均具有可測性的設
計(Design for Testability, DFT)，本論文介紹一內建式自我測試(Built-In Self-Test, BIST)架構，
它可同時應用於測試晶片中最常使用的元件，類比-數位轉換器(Analog-to-Digital Converter, 
ADC)與數位-類比轉換器(Digital-to- Analog Converter, DAC)，以數位化電路來分析 ADC 與
DAC 偏移誤差(Offset Error)、增益誤差(Gain Error)、 整體非線性誤差(Integral Non-linearity, 
INL)及差分非線性誤差(Differential Non-linearity, DNL)等參數。內建式自我測試架構中使用被
稱為步階斜坡訊號(Step-Ramp Signal)當作測試訊號，此類比步階斜坡訊號可與數位參考計數
 3
行電路模擬時，具有速度快、高一致性與可模擬多種不同製程技術的特性。 
 
此研討會在 Testing and Reliability 主題共有 9 篇論文，其中 3 篇內容可作為本人研究之參
考，分別簡述如下: 
(1) Convolution Blocks Based on Self-checking Operators 
當 CMOS 電路製造技術進入 Nonoscale 時，設計與製造工程師在晶片良率與可靠度上面臨
很大的挑戰，依循 Moore’s Law 的 CMOS 技術無法有效適用於 Nanoscale 製程。當具有同
功能電路被以不同電路架構來實現，必須針對可能影響到電路之可靠度與故障含蓋率進行
分析，此論文中介紹 Self-checking arithmetic operator 用於設計 Convolution processor, 論文
中詳細分析引用此 Operator 時，會造成晶片面積與運算速度之變化情形，此 Self-checking 
method 可應用於 Parity prediction, duplication and 1-out-of 3encoding. 並針對多種電路架構
發展出 Self-checking convolution blocks，並比較不同架構模擬結果。 
 
(2) CPLD Based Development Board for mixed Signal Chip Testing 
論文介紹以 CPLD 可程式化元件開發完成之測試 ASIC 電路用之測試電路板，測試板內包
含一測試訊號產生器，訊號之參數可以經由簡單介面來設定，作者使用 VHDL 語言來撰
寫程式，並以 Xilinx CPLD 來完成設計，經由測試積分器之 IC 驗證此 Board 功能符合預
期目標。 
 
(3) Spectral Modification of LFSR-Sequence for Test Patterns Generation Improvement 
作者使用 Linear Feedback Shift Register (LFSR)來產生測試用的 Test Patterns，相較於傳統
LFSR，論文中利用 Past Sequence 之資料，先分析 Spectral Data，來預測與修正 Test Pattern 
Sequences，如此可達到大幅減少 Test Pattern 之目的，此系統經由 Benchmarks 電路來驗證，
確實具有高的 Fault Coverage.  
  
另利用此研討會機會與與會學者交換意見，為了提昇類比與混合訊號電路之品質，在設計
電路時就必須考慮如何測試 SOC 中所包含之元件，應在設計階段即加入可測試之設計，針對
每一個類比元件提出測試的解決方案，這此元件主要包括：ADC, DAC, Filter, PPL 電路等，
總之，參加本次會議完成具體事頂說明如下: 
 
1. 向參加會議學者專家說明本論文主要貢獻與成果。 
2. 與參與會議學者專家討論類比與混合訊號電路測試最新研發成果。 
