# Cyfrowa_jednostka_komunikacyjna_CPU
Projekt modułów układu cyfrowego do komunikacji Master-Slave w magistrali, w skład wchodzą:
- ALU - jednostka arytmetyczno-logiczna
- REGS - rejestry pamięci
- CORE - rdzeń sterujący

Napisane w języku verilog, stanowią podstawe do realizacji modułów Master i Slave
