

================================================================
== Vivado HLS Report for 'compute'
================================================================
* Date:           Sat Apr 15 19:28:50 2017

* Version:        2016.3 (Build 1721985 on Tue Nov 29 18:45:36 MST 2016)
* Project:        threshold_kernel
* Solution:       solution_OCL_REGION_0
* Product family: virtex7
* Target device:  xc7vx690tffg1157-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.44|        1.35|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+------+-----+------+---------+
    |   Latency  |  Interval  | Pipeline|
    | min |  max | min |  max |   Type  |
    +-----+------+-----+------+---------+
    |    1|  4176|    1|  4176|   none  |
    +-----+------+-----+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1  |  4138|  4138|        11|          1|          1|  4129|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    1815|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|     32|     576|     640|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|      88|
|Register         |        -|      -|    3300|     107|
+-----------------+---------+-------+--------+--------+
|Total            |        0|     32|    3876|    2650|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|   ~0  |   ~0   |   ~0   |
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+
    |                    Instance                   |                   Module                  | BRAM_18K| DSP48E|  FF | LUT |
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+
    |threshold_kernel_mul_8ns_10ns_18_3_U15         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U16         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U17         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U18         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U19         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U20         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U21         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U22         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U23         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U24         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U25         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U26         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U27         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U28         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U29         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U30         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U31         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U32         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U33         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U34         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U35         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U36         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U37         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U38         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U39         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U40         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U41         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U42         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U43         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U44         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U45         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U46         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_sdiv_32ns_32ns_32_36_seq_U14  |threshold_kernel_sdiv_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    |threshold_kernel_srem_32ns_32ns_32_36_seq_U13  |threshold_kernel_srem_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+
    |Total                                          |                                           |        0|     32|  576|  640|
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------+----------+-------+---+----+------------+------------+
    |          Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |assign_105_1_fu_4518_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_2_fu_4571_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_3_fu_4624_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_4_fu_4677_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_5_fu_4730_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_6_fu_4783_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_7_fu_4836_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_1_fu_4527_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_2_fu_4580_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_3_fu_4633_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_4_fu_4686_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_5_fu_4739_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_6_fu_4792_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_7_fu_4845_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_1_fu_4536_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_2_fu_4589_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_3_fu_4642_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_4_fu_4695_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_5_fu_4748_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_6_fu_4801_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_7_fu_4854_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_1_fu_5328_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_2_fu_5337_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_3_fu_5346_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_4_fu_5355_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_5_fu_5364_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_6_fu_5373_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_7_fu_5382_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_1_fu_4455_p2             |     +    |      0|  0|   4|           8|           8|
    |assign_4_fu_4464_p2             |     +    |      0|  0|   4|           8|           8|
    |assign_7_fu_4473_p2             |     +    |      0|  0|   4|           8|           8|
    |assign_s_fu_5319_p2             |     +    |      0|  0|   4|           8|           8|
    |input_index_1_fu_1503_p2        |     +    |      0|  0|  13|          13|           1|
    |output_index_1_cp_fu_5573_p2    |     +    |      0|  0|  16|          16|          10|
    |output_index_1_fu_1641_p2       |     +    |      0|  0|  16|          16|          10|
    |output_index_4_fu_1735_p2       |     +    |      0|  0|  16|          16|           9|
    |output_index_5_fu_1759_p2       |     +    |      0|  0|  16|          16|           9|
    |output_index_6_fu_1783_p2       |     +    |      0|  0|  16|          16|           9|
    |output_index_7_fu_1807_p2       |     +    |      0|  0|  16|          16|           9|
    |output_index_cp_fu_5544_p2      |     +    |      0|  0|  16|          16|          10|
    |p_1_fu_4154_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_2_fu_4191_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_3_fu_4228_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_4_fu_4271_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_5_fu_4314_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_6_fu_4357_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_7_fu_4400_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_fu_4044_p2                    |     +    |      0|  0|  32|          32|          32|
    |q_1_fu_4149_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_2_fu_4186_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_3_fu_4223_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_4_fu_4266_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_5_fu_4309_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_6_fu_4352_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_7_fu_4395_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_fu_4039_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp10_fu_4523_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp11_fu_4532_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp12_fu_5324_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp15_fu_4567_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp16_fu_4576_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp17_fu_4585_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp18_fu_5333_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp21_fu_4620_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp22_fu_4629_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp23_fu_4638_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp24_fu_5342_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp27_fu_4673_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp28_fu_4682_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp29_fu_4691_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp30_fu_5351_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp33_fu_4726_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp34_fu_4735_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp35_fu_4744_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp36_fu_5360_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp39_fu_4779_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp3_fu_4451_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp40_fu_4788_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp41_fu_4797_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp42_fu_5369_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp45_fu_4832_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp46_fu_4841_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp47_fu_4850_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp48_fu_5378_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp4_fu_4460_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp5_fu_4469_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp6_fu_5315_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp9_fu_4514_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp_31_1_fu_1647_p2             |     +    |      0|  0|  16|          16|           9|
    |tmp_3_fu_1561_p2                |     +    |      0|  0|  16|          16|          10|
    |tmp_4_fu_1571_p2                |     +    |      0|  0|  16|          16|          10|
    |tmp_5_fu_1489_p2                |     +    |      0|  0|  32|          32|          32|
    |tmp_6_fu_1493_p2                |     +    |      0|  0|  32|          32|          32|
    |p_neg1_fu_1593_p2               |     -    |      0|  0|  16|           9|          16|
    |p_neg_1_fu_1693_p2              |     -    |      0|  0|  18|           1|          18|
    |p_neg_t1_fu_1681_p2             |     -    |      0|  0|  16|           1|          16|
    |p_neg_t2_fu_1611_p2             |     -    |      0|  0|  16|           1|          16|
    |p_neg_t_1_fu_4114_p2            |     -    |      0|  0|  12|           1|          12|
    |p_neg_t_fu_1635_p2              |     -    |      0|  0|  12|           1|          12|
    |tmp_41_fu_1667_p2               |     -    |      0|  0|   7|           1|           7|
    |tmp_fu_1467_p2                  |     -    |      0|  0|  32|          32|          32|
    |tmp_s_fu_1483_p2                |     -    |      0|  0|  32|          32|          32|
    |or_cond1_1_fu_4508_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_2_fu_4561_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_3_fu_4614_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_4_fu_4667_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_5_fu_4720_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_6_fu_4773_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_7_fu_4826_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_fu_4445_p2             |    and   |      0|  0|   1|           1|           1|
    |tmp13_fu_4551_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_4557_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp19_fu_4604_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp1_fu_4435_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp20_fu_4610_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp25_fu_4657_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp26_fu_4663_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp2_fu_4441_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp31_fu_4710_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp32_fu_4716_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp37_fu_4763_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp38_fu_4769_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp43_fu_4816_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp44_fu_4822_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp7_fu_4497_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp8_fu_4503_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond6_fu_1497_p2            |   icmp   |      0|  0|   5|          13|          13|
    |icmp1_fu_1587_p2                |   icmp   |      0|  0|   6|          15|           1|
    |icmp_fu_1555_p2                 |   icmp   |      0|  0|   3|           8|           1|
    |output_0_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_1_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_2_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_3_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_4_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_5_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_6_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_7_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |slt10_fu_4319_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt11_fu_4324_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt12_fu_4362_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt13_fu_4367_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt14_fu_4405_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt15_fu_4410_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt1_fu_4054_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt2_fu_4159_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt3_fu_4483_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt4_fu_4196_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt5_fu_4201_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt6_fu_4233_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt7_fu_4238_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt8_fu_4276_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt9_fu_4281_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt_fu_4049_p2                  |   icmp   |      0|  0|  11|          32|          32|
    |tmp_12_fu_4059_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_13_fu_4064_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_32_1_fu_1653_p2             |   icmp   |      0|  0|   6|          16|           1|
    |tmp_54_1_fu_4164_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_2_fu_4206_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_3_fu_4243_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_4_fu_4286_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_5_fu_4329_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_6_fu_4372_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_7_fu_4415_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_1_fu_4493_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_2_fu_4211_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_3_fu_4248_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_4_fu_4291_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_5_fu_4334_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_6_fu_4377_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_7_fu_4420_p2             |   icmp   |      0|  0|  11|          32|          32|
    |ap_enable_pp0                   |    or    |      0|  0|   1|           1|           1|
    |output_index_4_cast_fu_4253_p2  |    or    |      0|  0|  10|           7|           2|
    |output_index_5_cast_fu_4296_p2  |    or    |      0|  0|  10|           7|           2|
    |output_index_6_cast_fu_4339_p2  |    or    |      0|  0|  10|           7|           3|
    |output_index_7_cast_fu_4382_p2  |    or    |      0|  0|  10|           7|           3|
    |output_index_tr_s_fu_1687_p2    |    or    |      0|  0|  26|          18|           1|
    |tmp_31_1_cast_fu_4069_p2        |    or    |      0|  0|  10|           7|           1|
    |i_1_fu_4093_p3                  |  select  |      0|  0|  16|           1|          16|
    |i_fu_4000_p3                    |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_0_33_2_fu_3921_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_1_33_2_fu_3928_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_2_32_2_fu_3879_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_3_32_2_fu_3886_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_4_32_2_fu_3893_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_5_32_2_fu_3900_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_6_32_2_fu_3907_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_7_32_2_fu_3914_p3   |  select  |      0|  0|   8|           1|           8|
    |tmp_11_fu_4028_p3               |  select  |      0|  0|  12|           1|          12|
    |tmp_14_fu_4137_p3               |  select  |      0|  0|  12|           1|          12|
    |rev10_fu_4700_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev11_fu_4705_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev12_fu_4753_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev13_fu_4758_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev14_fu_4806_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev15_fu_4811_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev1_fu_4430_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev2_fu_4478_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev3_fu_4487_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev4_fu_4541_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev5_fu_4546_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev6_fu_4594_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev7_fu_4599_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev8_fu_4647_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev9_fu_4652_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev_fu_4425_p2                  |    xor   |      0|  0|   2|           1|           2|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |Total                           |          |      0|  0|1815|        2586|        2638|
    +--------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+----+-----------+-----+-----------+
    |           Name           | LUT| Input Size| Bits| Total Bits|
    +--------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                 |  72|         40|    1|         40|
    |ap_enable_reg_pp0_iter1   |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter10  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter2   |   1|          2|    1|          2|
    |input_index_reg_1434      |  13|          2|   13|         26|
    +--------------------------+----+-----------+-----+-----------+
    |Total                     |  88|         48|   17|         72|
    +--------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                         |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9           |   1|   0|    1|          0|
    |assign_105_1_reg_7937             |   8|   0|    8|          0|
    |assign_105_2_reg_7956             |   8|   0|    8|          0|
    |assign_105_3_reg_7975             |   8|   0|    8|          0|
    |assign_105_4_reg_7994             |   8|   0|    8|          0|
    |assign_105_5_reg_8013             |   8|   0|    8|          0|
    |assign_105_6_reg_8032             |   8|   0|    8|          0|
    |assign_105_7_reg_8051             |   8|   0|    8|          0|
    |assign_107_1_reg_8201             |   8|   0|    8|          0|
    |assign_107_2_reg_8216             |   8|   0|    8|          0|
    |assign_107_3_reg_8231             |   8|   0|    8|          0|
    |assign_107_4_reg_8246             |   8|   0|    8|          0|
    |assign_107_5_reg_8261             |   8|   0|    8|          0|
    |assign_107_6_reg_8276             |   8|   0|    8|          0|
    |assign_107_7_reg_8291             |   8|   0|    8|          0|
    |assign_115_1_reg_7942             |   8|   0|    8|          0|
    |assign_115_2_reg_7961             |   8|   0|    8|          0|
    |assign_115_3_reg_7980             |   8|   0|    8|          0|
    |assign_115_4_reg_7999             |   8|   0|    8|          0|
    |assign_115_5_reg_8018             |   8|   0|    8|          0|
    |assign_115_6_reg_8037             |   8|   0|    8|          0|
    |assign_115_7_reg_8056             |   8|   0|    8|          0|
    |assign_116_1_reg_8206             |   8|   0|    8|          0|
    |assign_116_2_reg_8221             |   8|   0|    8|          0|
    |assign_116_3_reg_8236             |   8|   0|    8|          0|
    |assign_116_4_reg_8251             |   8|   0|    8|          0|
    |assign_116_5_reg_8266             |   8|   0|    8|          0|
    |assign_116_6_reg_8281             |   8|   0|    8|          0|
    |assign_116_7_reg_8296             |   8|   0|    8|          0|
    |assign_125_1_reg_7947             |   8|   0|    8|          0|
    |assign_125_2_reg_7966             |   8|   0|    8|          0|
    |assign_125_3_reg_7985             |   8|   0|    8|          0|
    |assign_125_4_reg_8004             |   8|   0|    8|          0|
    |assign_125_5_reg_8023             |   8|   0|    8|          0|
    |assign_125_6_reg_8042             |   8|   0|    8|          0|
    |assign_125_7_reg_8061             |   8|   0|    8|          0|
    |assign_126_1_reg_8211             |   8|   0|    8|          0|
    |assign_126_2_reg_8226             |   8|   0|    8|          0|
    |assign_126_3_reg_8241             |   8|   0|    8|          0|
    |assign_126_4_reg_8256             |   8|   0|    8|          0|
    |assign_126_5_reg_8271             |   8|   0|    8|          0|
    |assign_126_6_reg_8286             |   8|   0|    8|          0|
    |assign_126_7_reg_8301             |   8|   0|    8|          0|
    |assign_127_1_reg_8311             |   8|   0|    8|          0|
    |assign_127_2_reg_8316             |   8|   0|    8|          0|
    |assign_127_3_reg_8321             |   8|   0|    8|          0|
    |assign_127_4_reg_8326             |   8|   0|    8|          0|
    |assign_127_5_reg_8331             |   8|   0|    8|          0|
    |assign_127_6_reg_8336             |   8|   0|    8|          0|
    |assign_127_7_reg_8341             |   8|   0|    8|          0|
    |assign_128_1_reg_8391             |   8|   0|    8|          0|
    |assign_128_2_reg_8396             |   8|   0|    8|          0|
    |assign_128_3_reg_8401             |   8|   0|    8|          0|
    |assign_128_4_reg_8406             |   8|   0|    8|          0|
    |assign_128_5_reg_8411             |   8|   0|    8|          0|
    |assign_128_6_reg_8416             |   8|   0|    8|          0|
    |assign_128_7_reg_8421             |   8|   0|    8|          0|
    |assign_1_reg_7918                 |   8|   0|    8|          0|
    |assign_2_reg_8186                 |   8|   0|    8|          0|
    |assign_3_reg_8386                 |   8|   0|    8|          0|
    |assign_4_reg_7923                 |   8|   0|    8|          0|
    |assign_5_reg_8191                 |   8|   0|    8|          0|
    |assign_7_reg_7928                 |   8|   0|    8|          0|
    |assign_8_reg_8196                 |   8|   0|    8|          0|
    |assign_s_reg_8306                 |   8|   0|    8|          0|
    |exitcond6_reg_7379                |   1|   0|    1|          0|
    |icmp1_reg_7475                    |   1|   0|    1|          0|
    |icmp_reg_7451                     |   1|   0|    1|          0|
    |input_index_reg_1434              |  13|   0|   13|          0|
    |or_cond1_1_reg_7933               |   1|   0|    1|          0|
    |or_cond1_2_reg_7952               |   1|   0|    1|          0|
    |or_cond1_3_reg_7971               |   1|   0|    1|          0|
    |or_cond1_4_reg_7990               |   1|   0|    1|          0|
    |or_cond1_5_reg_8009               |   1|   0|    1|          0|
    |or_cond1_6_reg_8028               |   1|   0|    1|          0|
    |or_cond1_7_reg_8047               |   1|   0|    1|          0|
    |or_cond1_reg_7914                 |   1|   0|    1|          0|
    |output_index_1_reg_7489           |  13|   0|   16|          3|
    |p_lshr_f_3_cast_reg_7517          |   9|   0|    9|          0|
    |p_lshr_f_4_cast_reg_7526          |   9|   0|    9|          0|
    |p_lshr_f_5_cast_reg_7535          |   9|   0|    9|          0|
    |p_lshr_f_6_cast_reg_7544          |   9|   0|    9|          0|
    |p_lshr_f_7_cast_reg_7553          |   9|   0|    9|          0|
    |p_neg_t1_reg_7499                 |  13|   0|   16|          3|
    |p_neg_t2_reg_7479                 |  13|   0|   16|          3|
    |p_neg_t_reg_7484                  |  12|   0|   12|          0|
    |q_1_reg_7778                      |  32|   0|   32|          0|
    |slt10_reg_7854                    |   1|   0|    1|          0|
    |slt11_reg_7859                    |   1|   0|    1|          0|
    |slt12_reg_7874                    |   1|   0|    1|          0|
    |slt13_reg_7879                    |   1|   0|    1|          0|
    |slt14_reg_7894                    |   1|   0|    1|          0|
    |slt15_reg_7899                    |   1|   0|    1|          0|
    |slt1_reg_7763                     |   1|   0|    1|          0|
    |slt2_reg_7784                     |   1|   0|    1|          0|
    |slt4_reg_7794                     |   1|   0|    1|          0|
    |slt5_reg_7799                     |   1|   0|    1|          0|
    |slt6_reg_7814                     |   1|   0|    1|          0|
    |slt7_reg_7819                     |   1|   0|    1|          0|
    |slt8_reg_7834                     |   1|   0|    1|          0|
    |slt9_reg_7839                     |   1|   0|    1|          0|
    |slt_reg_7758                      |   1|   0|    1|          0|
    |stencil_buf_0_0_fu_172            |   8|   0|    8|          0|
    |stencil_buf_0_0_load_17_reg_7564  |   8|   0|    8|          0|
    |stencil_buf_0_0_load_reg_7558     |   8|   0|    8|          0|
    |stencil_buf_0_0_s_fu_168          |   8|   0|    8|          0|
    |stencil_buf_0_10_fu_212           |   8|   0|    8|          0|
    |stencil_buf_0_11_fu_216           |   8|   0|    8|          0|
    |stencil_buf_0_12_fu_220           |   8|   0|    8|          0|
    |stencil_buf_0_13_fu_224           |   8|   0|    8|          0|
    |stencil_buf_0_14_fu_228           |   8|   0|    8|          0|
    |stencil_buf_0_15_fu_232           |   8|   0|    8|          0|
    |stencil_buf_0_15_load_reg_7570    |   8|   0|    8|          0|
    |stencil_buf_0_16_fu_236           |   8|   0|    8|          0|
    |stencil_buf_0_16_load_reg_7575    |   8|   0|    8|          0|
    |stencil_buf_0_17_fu_240           |   8|   0|    8|          0|
    |stencil_buf_0_18_fu_244           |   8|   0|    8|          0|
    |stencil_buf_0_19_fu_248           |   8|   0|    8|          0|
    |stencil_buf_0_1_fu_176            |   8|   0|    8|          0|
    |stencil_buf_0_20_fu_252           |   8|   0|    8|          0|
    |stencil_buf_0_21_fu_256           |   8|   0|    8|          0|
    |stencil_buf_0_22_fu_260           |   8|   0|    8|          0|
    |stencil_buf_0_23_fu_264           |   8|   0|    8|          0|
    |stencil_buf_0_24_fu_268           |   8|   0|    8|          0|
    |stencil_buf_0_25_fu_272           |   8|   0|    8|          0|
    |stencil_buf_0_26_fu_276           |   8|   0|    8|          0|
    |stencil_buf_0_27_fu_280           |   8|   0|    8|          0|
    |stencil_buf_0_28_fu_284           |   8|   0|    8|          0|
    |stencil_buf_0_29_fu_288           |   8|   0|    8|          0|
    |stencil_buf_0_2_fu_180            |   8|   0|    8|          0|
    |stencil_buf_0_30_fu_292           |   8|   0|    8|          0|
    |stencil_buf_0_31_fu_296           |   8|   0|    8|          0|
    |stencil_buf_0_31_load_reg_7694    |   8|   0|    8|          0|
    |stencil_buf_0_33_2_reg_7747       |   8|   0|    8|          0|
    |stencil_buf_0_3_fu_184            |   8|   0|    8|          0|
    |stencil_buf_0_4_fu_188            |   8|   0|    8|          0|
    |stencil_buf_0_5_fu_192            |   8|   0|    8|          0|
    |stencil_buf_0_6_fu_196            |   8|   0|    8|          0|
    |stencil_buf_0_7_fu_200            |   8|   0|    8|          0|
    |stencil_buf_0_8_fu_204            |   8|   0|    8|          0|
    |stencil_buf_0_9_fu_208            |   8|   0|    8|          0|
    |stencil_buf_1_0_fu_304            |   8|   0|    8|          0|
    |stencil_buf_1_0_load_18_reg_7588  |   8|   0|    8|          0|
    |stencil_buf_1_0_load_reg_7581     |   8|   0|    8|          0|
    |stencil_buf_1_0_s_fu_300          |   8|   0|    8|          0|
    |stencil_buf_1_10_fu_344           |   8|   0|    8|          0|
    |stencil_buf_1_11_fu_348           |   8|   0|    8|          0|
    |stencil_buf_1_12_fu_352           |   8|   0|    8|          0|
    |stencil_buf_1_13_fu_356           |   8|   0|    8|          0|
    |stencil_buf_1_14_fu_360           |   8|   0|    8|          0|
    |stencil_buf_1_15_fu_364           |   8|   0|    8|          0|
    |stencil_buf_1_15_load_reg_7593    |   8|   0|    8|          0|
    |stencil_buf_1_16_fu_368           |   8|   0|    8|          0|
    |stencil_buf_1_16_load_reg_7599    |   8|   0|    8|          0|
    |stencil_buf_1_17_fu_372           |   8|   0|    8|          0|
    |stencil_buf_1_18_fu_376           |   8|   0|    8|          0|
    |stencil_buf_1_19_fu_380           |   8|   0|    8|          0|
    |stencil_buf_1_1_fu_308            |   8|   0|    8|          0|
    |stencil_buf_1_20_fu_384           |   8|   0|    8|          0|
    |stencil_buf_1_21_fu_388           |   8|   0|    8|          0|
    |stencil_buf_1_22_fu_392           |   8|   0|    8|          0|
    |stencil_buf_1_23_fu_396           |   8|   0|    8|          0|
    |stencil_buf_1_24_fu_400           |   8|   0|    8|          0|
    |stencil_buf_1_25_fu_404           |   8|   0|    8|          0|
    |stencil_buf_1_26_fu_408           |   8|   0|    8|          0|
    |stencil_buf_1_27_fu_412           |   8|   0|    8|          0|
    |stencil_buf_1_28_fu_416           |   8|   0|    8|          0|
    |stencil_buf_1_29_fu_420           |   8|   0|    8|          0|
    |stencil_buf_1_2_fu_312            |   8|   0|    8|          0|
    |stencil_buf_1_30_fu_424           |   8|   0|    8|          0|
    |stencil_buf_1_31_fu_428           |   8|   0|    8|          0|
    |stencil_buf_1_31_load_reg_7699    |   8|   0|    8|          0|
    |stencil_buf_1_33_2_reg_7753       |   8|   0|    8|          0|
    |stencil_buf_1_3_fu_316            |   8|   0|    8|          0|
    |stencil_buf_1_4_fu_320            |   8|   0|    8|          0|
    |stencil_buf_1_5_fu_324            |   8|   0|    8|          0|
    |stencil_buf_1_6_fu_328            |   8|   0|    8|          0|
    |stencil_buf_1_7_fu_332            |   8|   0|    8|          0|
    |stencil_buf_1_8_fu_336            |   8|   0|    8|          0|
    |stencil_buf_1_9_fu_340            |   8|   0|    8|          0|
    |stencil_buf_2_0_fu_436            |   8|   0|    8|          0|
    |stencil_buf_2_0_load_reg_7604     |   8|   0|    8|          0|
    |stencil_buf_2_0_s_fu_432          |   8|   0|    8|          0|
    |stencil_buf_2_10_fu_476           |   8|   0|    8|          0|
    |stencil_buf_2_11_fu_480           |   8|   0|    8|          0|
    |stencil_buf_2_12_fu_484           |   8|   0|    8|          0|
    |stencil_buf_2_13_fu_488           |   8|   0|    8|          0|
    |stencil_buf_2_14_fu_492           |   8|   0|    8|          0|
    |stencil_buf_2_15_fu_496           |   8|   0|    8|          0|
    |stencil_buf_2_15_load_reg_7612    |   8|   0|    8|          0|
    |stencil_buf_2_16_fu_500           |   8|   0|    8|          0|
    |stencil_buf_2_17_fu_504           |   8|   0|    8|          0|
    |stencil_buf_2_18_fu_508           |   8|   0|    8|          0|
    |stencil_buf_2_19_fu_512           |   8|   0|    8|          0|
    |stencil_buf_2_1_fu_440            |   8|   0|    8|          0|
    |stencil_buf_2_20_fu_516           |   8|   0|    8|          0|
    |stencil_buf_2_21_fu_520           |   8|   0|    8|          0|
    |stencil_buf_2_22_fu_524           |   8|   0|    8|          0|
    |stencil_buf_2_23_fu_528           |   8|   0|    8|          0|
    |stencil_buf_2_24_fu_532           |   8|   0|    8|          0|
    |stencil_buf_2_25_fu_536           |   8|   0|    8|          0|
    |stencil_buf_2_26_fu_540           |   8|   0|    8|          0|
    |stencil_buf_2_27_fu_544           |   8|   0|    8|          0|
    |stencil_buf_2_28_fu_548           |   8|   0|    8|          0|
    |stencil_buf_2_29_fu_552           |   8|   0|    8|          0|
    |stencil_buf_2_2_fu_444            |   8|   0|    8|          0|
    |stencil_buf_2_30_fu_556           |   8|   0|    8|          0|
    |stencil_buf_2_32_2_reg_7705       |   8|   0|    8|          0|
    |stencil_buf_2_3_fu_448            |   8|   0|    8|          0|
    |stencil_buf_2_4_fu_452            |   8|   0|    8|          0|
    |stencil_buf_2_5_fu_456            |   8|   0|    8|          0|
    |stencil_buf_2_6_fu_460            |   8|   0|    8|          0|
    |stencil_buf_2_7_fu_464            |   8|   0|    8|          0|
    |stencil_buf_2_8_fu_468            |   8|   0|    8|          0|
    |stencil_buf_2_9_fu_472            |   8|   0|    8|          0|
    |stencil_buf_3_0_fu_564            |   8|   0|    8|          0|
    |stencil_buf_3_0_load_reg_7619     |   8|   0|    8|          0|
    |stencil_buf_3_0_s_fu_560          |   8|   0|    8|          0|
    |stencil_buf_3_10_fu_604           |   8|   0|    8|          0|
    |stencil_buf_3_11_fu_608           |   8|   0|    8|          0|
    |stencil_buf_3_12_fu_612           |   8|   0|    8|          0|
    |stencil_buf_3_13_fu_616           |   8|   0|    8|          0|
    |stencil_buf_3_14_fu_620           |   8|   0|    8|          0|
    |stencil_buf_3_15_fu_624           |   8|   0|    8|          0|
    |stencil_buf_3_15_load_reg_7627    |   8|   0|    8|          0|
    |stencil_buf_3_16_fu_628           |   8|   0|    8|          0|
    |stencil_buf_3_17_fu_632           |   8|   0|    8|          0|
    |stencil_buf_3_18_fu_636           |   8|   0|    8|          0|
    |stencil_buf_3_19_fu_640           |   8|   0|    8|          0|
    |stencil_buf_3_1_fu_568            |   8|   0|    8|          0|
    |stencil_buf_3_20_fu_644           |   8|   0|    8|          0|
    |stencil_buf_3_21_fu_648           |   8|   0|    8|          0|
    |stencil_buf_3_22_fu_652           |   8|   0|    8|          0|
    |stencil_buf_3_23_fu_656           |   8|   0|    8|          0|
    |stencil_buf_3_24_fu_660           |   8|   0|    8|          0|
    |stencil_buf_3_25_fu_664           |   8|   0|    8|          0|
    |stencil_buf_3_26_fu_668           |   8|   0|    8|          0|
    |stencil_buf_3_27_fu_672           |   8|   0|    8|          0|
    |stencil_buf_3_28_fu_676           |   8|   0|    8|          0|
    |stencil_buf_3_29_fu_680           |   8|   0|    8|          0|
    |stencil_buf_3_2_fu_572            |   8|   0|    8|          0|
    |stencil_buf_3_30_fu_684           |   8|   0|    8|          0|
    |stencil_buf_3_32_2_reg_7712       |   8|   0|    8|          0|
    |stencil_buf_3_3_fu_576            |   8|   0|    8|          0|
    |stencil_buf_3_4_fu_580            |   8|   0|    8|          0|
    |stencil_buf_3_5_fu_584            |   8|   0|    8|          0|
    |stencil_buf_3_6_fu_588            |   8|   0|    8|          0|
    |stencil_buf_3_7_fu_592            |   8|   0|    8|          0|
    |stencil_buf_3_8_fu_596            |   8|   0|    8|          0|
    |stencil_buf_3_9_fu_600            |   8|   0|    8|          0|
    |stencil_buf_4_0_fu_692            |   8|   0|    8|          0|
    |stencil_buf_4_0_load_reg_7634     |   8|   0|    8|          0|
    |stencil_buf_4_0_s_fu_688          |   8|   0|    8|          0|
    |stencil_buf_4_10_fu_732           |   8|   0|    8|          0|
    |stencil_buf_4_11_fu_736           |   8|   0|    8|          0|
    |stencil_buf_4_12_fu_740           |   8|   0|    8|          0|
    |stencil_buf_4_13_fu_744           |   8|   0|    8|          0|
    |stencil_buf_4_14_fu_748           |   8|   0|    8|          0|
    |stencil_buf_4_15_fu_752           |   8|   0|    8|          0|
    |stencil_buf_4_15_load_reg_7642    |   8|   0|    8|          0|
    |stencil_buf_4_16_fu_756           |   8|   0|    8|          0|
    |stencil_buf_4_17_fu_760           |   8|   0|    8|          0|
    |stencil_buf_4_18_fu_764           |   8|   0|    8|          0|
    |stencil_buf_4_19_fu_768           |   8|   0|    8|          0|
    |stencil_buf_4_1_fu_696            |   8|   0|    8|          0|
    |stencil_buf_4_20_fu_772           |   8|   0|    8|          0|
    |stencil_buf_4_21_fu_776           |   8|   0|    8|          0|
    |stencil_buf_4_22_fu_780           |   8|   0|    8|          0|
    |stencil_buf_4_23_fu_784           |   8|   0|    8|          0|
    |stencil_buf_4_24_fu_788           |   8|   0|    8|          0|
    |stencil_buf_4_25_fu_792           |   8|   0|    8|          0|
    |stencil_buf_4_26_fu_796           |   8|   0|    8|          0|
    |stencil_buf_4_27_fu_800           |   8|   0|    8|          0|
    |stencil_buf_4_28_fu_804           |   8|   0|    8|          0|
    |stencil_buf_4_29_fu_808           |   8|   0|    8|          0|
    |stencil_buf_4_2_fu_700            |   8|   0|    8|          0|
    |stencil_buf_4_30_fu_812           |   8|   0|    8|          0|
    |stencil_buf_4_32_2_reg_7719       |   8|   0|    8|          0|
    |stencil_buf_4_3_fu_704            |   8|   0|    8|          0|
    |stencil_buf_4_4_fu_708            |   8|   0|    8|          0|
    |stencil_buf_4_5_fu_712            |   8|   0|    8|          0|
    |stencil_buf_4_6_fu_716            |   8|   0|    8|          0|
    |stencil_buf_4_7_fu_720            |   8|   0|    8|          0|
    |stencil_buf_4_8_fu_724            |   8|   0|    8|          0|
    |stencil_buf_4_9_fu_728            |   8|   0|    8|          0|
    |stencil_buf_5_0_fu_820            |   8|   0|    8|          0|
    |stencil_buf_5_0_load_reg_7649     |   8|   0|    8|          0|
    |stencil_buf_5_0_s_fu_816          |   8|   0|    8|          0|
    |stencil_buf_5_10_fu_860           |   8|   0|    8|          0|
    |stencil_buf_5_11_fu_864           |   8|   0|    8|          0|
    |stencil_buf_5_12_fu_868           |   8|   0|    8|          0|
    |stencil_buf_5_13_fu_872           |   8|   0|    8|          0|
    |stencil_buf_5_14_fu_876           |   8|   0|    8|          0|
    |stencil_buf_5_15_fu_880           |   8|   0|    8|          0|
    |stencil_buf_5_15_load_reg_7657    |   8|   0|    8|          0|
    |stencil_buf_5_16_fu_884           |   8|   0|    8|          0|
    |stencil_buf_5_17_fu_888           |   8|   0|    8|          0|
    |stencil_buf_5_18_fu_892           |   8|   0|    8|          0|
    |stencil_buf_5_19_fu_896           |   8|   0|    8|          0|
    |stencil_buf_5_1_fu_824            |   8|   0|    8|          0|
    |stencil_buf_5_20_fu_900           |   8|   0|    8|          0|
    |stencil_buf_5_21_fu_904           |   8|   0|    8|          0|
    |stencil_buf_5_22_fu_908           |   8|   0|    8|          0|
    |stencil_buf_5_23_fu_912           |   8|   0|    8|          0|
    |stencil_buf_5_24_fu_916           |   8|   0|    8|          0|
    |stencil_buf_5_25_fu_920           |   8|   0|    8|          0|
    |stencil_buf_5_26_fu_924           |   8|   0|    8|          0|
    |stencil_buf_5_27_fu_928           |   8|   0|    8|          0|
    |stencil_buf_5_28_fu_932           |   8|   0|    8|          0|
    |stencil_buf_5_29_fu_936           |   8|   0|    8|          0|
    |stencil_buf_5_2_fu_828            |   8|   0|    8|          0|
    |stencil_buf_5_30_fu_940           |   8|   0|    8|          0|
    |stencil_buf_5_32_2_reg_7726       |   8|   0|    8|          0|
    |stencil_buf_5_3_fu_832            |   8|   0|    8|          0|
    |stencil_buf_5_4_fu_836            |   8|   0|    8|          0|
    |stencil_buf_5_5_fu_840            |   8|   0|    8|          0|
    |stencil_buf_5_6_fu_844            |   8|   0|    8|          0|
    |stencil_buf_5_7_fu_848            |   8|   0|    8|          0|
    |stencil_buf_5_8_fu_852            |   8|   0|    8|          0|
    |stencil_buf_5_9_fu_856            |   8|   0|    8|          0|
    |stencil_buf_6_0_fu_948            |   8|   0|    8|          0|
    |stencil_buf_6_0_load_reg_7664     |   8|   0|    8|          0|
    |stencil_buf_6_0_s_fu_944          |   8|   0|    8|          0|
    |stencil_buf_6_10_fu_988           |   8|   0|    8|          0|
    |stencil_buf_6_11_fu_992           |   8|   0|    8|          0|
    |stencil_buf_6_12_fu_996           |   8|   0|    8|          0|
    |stencil_buf_6_13_fu_1000          |   8|   0|    8|          0|
    |stencil_buf_6_14_fu_1004          |   8|   0|    8|          0|
    |stencil_buf_6_15_fu_1008          |   8|   0|    8|          0|
    |stencil_buf_6_15_load_reg_7672    |   8|   0|    8|          0|
    |stencil_buf_6_16_fu_1012          |   8|   0|    8|          0|
    |stencil_buf_6_17_fu_1016          |   8|   0|    8|          0|
    |stencil_buf_6_18_fu_1020          |   8|   0|    8|          0|
    |stencil_buf_6_19_fu_1024          |   8|   0|    8|          0|
    |stencil_buf_6_1_fu_952            |   8|   0|    8|          0|
    |stencil_buf_6_20_fu_1028          |   8|   0|    8|          0|
    |stencil_buf_6_21_fu_1032          |   8|   0|    8|          0|
    |stencil_buf_6_22_fu_1036          |   8|   0|    8|          0|
    |stencil_buf_6_23_fu_1040          |   8|   0|    8|          0|
    |stencil_buf_6_24_fu_1044          |   8|   0|    8|          0|
    |stencil_buf_6_25_fu_1048          |   8|   0|    8|          0|
    |stencil_buf_6_26_fu_1052          |   8|   0|    8|          0|
    |stencil_buf_6_27_fu_1056          |   8|   0|    8|          0|
    |stencil_buf_6_28_fu_1060          |   8|   0|    8|          0|
    |stencil_buf_6_29_fu_1064          |   8|   0|    8|          0|
    |stencil_buf_6_2_fu_956            |   8|   0|    8|          0|
    |stencil_buf_6_30_fu_1068          |   8|   0|    8|          0|
    |stencil_buf_6_32_2_reg_7733       |   8|   0|    8|          0|
    |stencil_buf_6_3_fu_960            |   8|   0|    8|          0|
    |stencil_buf_6_4_fu_964            |   8|   0|    8|          0|
    |stencil_buf_6_5_fu_968            |   8|   0|    8|          0|
    |stencil_buf_6_6_fu_972            |   8|   0|    8|          0|
    |stencil_buf_6_7_fu_976            |   8|   0|    8|          0|
    |stencil_buf_6_8_fu_980            |   8|   0|    8|          0|
    |stencil_buf_6_9_fu_984            |   8|   0|    8|          0|
    |stencil_buf_7_0_fu_1076           |   8|   0|    8|          0|
    |stencil_buf_7_0_load_reg_7679     |   8|   0|    8|          0|
    |stencil_buf_7_0_s_fu_1072         |   8|   0|    8|          0|
    |stencil_buf_7_10_fu_1116          |   8|   0|    8|          0|
    |stencil_buf_7_11_fu_1120          |   8|   0|    8|          0|
    |stencil_buf_7_12_fu_1124          |   8|   0|    8|          0|
    |stencil_buf_7_13_fu_1128          |   8|   0|    8|          0|
    |stencil_buf_7_14_fu_1132          |   8|   0|    8|          0|
    |stencil_buf_7_15_fu_1136          |   8|   0|    8|          0|
    |stencil_buf_7_15_load_reg_7687    |   8|   0|    8|          0|
    |stencil_buf_7_16_fu_1140          |   8|   0|    8|          0|
    |stencil_buf_7_17_fu_1144          |   8|   0|    8|          0|
    |stencil_buf_7_18_fu_1148          |   8|   0|    8|          0|
    |stencil_buf_7_19_fu_1152          |   8|   0|    8|          0|
    |stencil_buf_7_1_fu_1080           |   8|   0|    8|          0|
    |stencil_buf_7_20_fu_1156          |   8|   0|    8|          0|
    |stencil_buf_7_21_fu_1160          |   8|   0|    8|          0|
    |stencil_buf_7_22_fu_1164          |   8|   0|    8|          0|
    |stencil_buf_7_23_fu_1168          |   8|   0|    8|          0|
    |stencil_buf_7_24_fu_1172          |   8|   0|    8|          0|
    |stencil_buf_7_25_fu_1176          |   8|   0|    8|          0|
    |stencil_buf_7_26_fu_1180          |   8|   0|    8|          0|
    |stencil_buf_7_27_fu_1184          |   8|   0|    8|          0|
    |stencil_buf_7_28_fu_1188          |   8|   0|    8|          0|
    |stencil_buf_7_29_fu_1192          |   8|   0|    8|          0|
    |stencil_buf_7_2_fu_1084           |   8|   0|    8|          0|
    |stencil_buf_7_30_fu_1196          |   8|   0|    8|          0|
    |stencil_buf_7_32_2_reg_7740       |   8|   0|    8|          0|
    |stencil_buf_7_3_fu_1088           |   8|   0|    8|          0|
    |stencil_buf_7_4_fu_1092           |   8|   0|    8|          0|
    |stencil_buf_7_5_fu_1096           |   8|   0|    8|          0|
    |stencil_buf_7_6_fu_1100           |   8|   0|    8|          0|
    |stencil_buf_7_7_fu_1104           |   8|   0|    8|          0|
    |stencil_buf_7_8_fu_1108           |   8|   0|    8|          0|
    |stencil_buf_7_9_fu_1112           |   8|   0|    8|          0|
    |tile_index_dim0_reg_7319          |  32|   0|   32|          0|
    |tile_index_dim1_reg_7325          |  32|   0|   32|          0|
    |tmp_12_reg_7768                   |   1|   0|    1|          0|
    |tmp_13_reg_7773                   |   1|   0|    1|          0|
    |tmp_18_reg_7388                   |   4|   0|    4|          0|
    |tmp_21_reg_7399                   |   1|   0|    1|          0|
    |tmp_28_reg_7504                   |  11|   0|   11|          0|
    |tmp_32_1_reg_7495                 |   1|   0|    1|          0|
    |tmp_3_reg_7455                    |  13|   0|   16|          3|
    |tmp_43_reg_7509                   |   1|   0|    1|          0|
    |tmp_44_reg_7513                   |   1|   0|    1|          0|
    |tmp_45_reg_7522                   |   1|   0|    1|          0|
    |tmp_46_reg_7531                   |   1|   0|    1|          0|
    |tmp_47_reg_7540                   |   1|   0|    1|          0|
    |tmp_48_reg_7549                   |   1|   0|    1|          0|
    |tmp_4_reg_7464                    |  13|   0|   16|          3|
    |tmp_54_1_reg_7789                 |   1|   0|    1|          0|
    |tmp_54_2_reg_7804                 |   1|   0|    1|          0|
    |tmp_54_3_reg_7824                 |   1|   0|    1|          0|
    |tmp_54_4_reg_7844                 |   1|   0|    1|          0|
    |tmp_54_5_reg_7864                 |   1|   0|    1|          0|
    |tmp_54_6_reg_7884                 |   1|   0|    1|          0|
    |tmp_54_7_reg_7904                 |   1|   0|    1|          0|
    |tmp_55_2_reg_7809                 |   1|   0|    1|          0|
    |tmp_55_3_reg_7829                 |   1|   0|    1|          0|
    |tmp_55_4_reg_7849                 |   1|   0|    1|          0|
    |tmp_55_5_reg_7869                 |   1|   0|    1|          0|
    |tmp_55_6_reg_7889                 |   1|   0|    1|          0|
    |tmp_55_7_reg_7909                 |   1|   0|    1|          0|
    |tmp_5_reg_7355                    |  32|   0|   32|          0|
    |tmp_6_reg_7367                    |  32|   0|   32|          0|
    |tmp_7_reg_7393                    |  13|   0|   16|          3|
    |tmp_reg_7331                      |  31|   0|   32|          1|
    |tmp_s_reg_7343                    |  31|   0|   32|          1|
    |icmp1_reg_7475                    |   0|   1|    1|          0|
    |icmp_reg_7451                     |   0|   1|    1|          0|
    |or_cond1_1_reg_7933               |   0|   1|    1|          0|
    |or_cond1_2_reg_7952               |   0|   1|    1|          0|
    |or_cond1_3_reg_7971               |   0|   1|    1|          0|
    |or_cond1_4_reg_7990               |   0|   1|    1|          0|
    |or_cond1_5_reg_8009               |   0|   1|    1|          0|
    |or_cond1_6_reg_8028               |   0|   1|    1|          0|
    |or_cond1_7_reg_8047               |   0|   1|    1|          0|
    |or_cond1_reg_7914                 |   0|   1|    1|          0|
    |stencil_buf_0_0_load_reg_7558     |   0|   8|    8|          0|
    |stencil_buf_1_0_load_reg_7581     |   0|   8|    8|          0|
    |stencil_buf_2_0_load_reg_7604     |   0|   8|    8|          0|
    |stencil_buf_3_0_load_reg_7619     |   0|   8|    8|          0|
    |stencil_buf_4_0_load_reg_7634     |   0|   8|    8|          0|
    |stencil_buf_5_0_load_reg_7649     |   0|   8|    8|          0|
    |stencil_buf_6_0_load_reg_7664     |   0|   8|    8|          0|
    |stencil_buf_7_0_load_reg_7679     |   0|   8|    8|          0|
    |tmp_32_1_reg_7495                 |   0|   1|    1|          0|
    |tmp_43_reg_7509                   |   0|   1|    1|          0|
    |tmp_44_reg_7513                   |   0|   1|    1|          0|
    |tmp_45_reg_7522                   |   0|   1|    1|          0|
    |tmp_46_reg_7531                   |   0|   1|    1|          0|
    |tmp_47_reg_7540                   |   0|   1|    1|          0|
    |tmp_48_reg_7549                   |   0|   1|    1|          0|
    |tmp_4_reg_7464                    |   0|  13|   16|          3|
    |tmp_7_reg_7393                    |   0|  13|   16|          3|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |3300| 107| 3433|         26|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------------+-----+-----+------------+--------------------------+--------------+
|         RTL Ports        | Dir | Bits|  Protocol  |       Source Object      |    C Type    |
+--------------------------+-----+-----+------------+--------------------------+--------------+
|ap_clk                    |  in |    1| ap_ctrl_hs |          compute         | return value |
|ap_rst                    |  in |    1| ap_ctrl_hs |          compute         | return value |
|ap_start                  |  in |    1| ap_ctrl_hs |          compute         | return value |
|ap_done                   | out |    1| ap_ctrl_hs |          compute         | return value |
|ap_idle                   | out |    1| ap_ctrl_hs |          compute         | return value |
|ap_ready                  | out |    1| ap_ctrl_hs |          compute         | return value |
|compute_flag              |  in |    1|   ap_none  |       compute_flag       |    scalar    |
|output_0_address0         | out |   12|  ap_memory |         output_0         |     array    |
|output_0_ce0              | out |    1|  ap_memory |         output_0         |     array    |
|output_0_we0              | out |    1|  ap_memory |         output_0         |     array    |
|output_0_d0               | out |    1|  ap_memory |         output_0         |     array    |
|output_1_address0         | out |   12|  ap_memory |         output_1         |     array    |
|output_1_ce0              | out |    1|  ap_memory |         output_1         |     array    |
|output_1_we0              | out |    1|  ap_memory |         output_1         |     array    |
|output_1_d0               | out |    1|  ap_memory |         output_1         |     array    |
|output_2_address0         | out |   12|  ap_memory |         output_2         |     array    |
|output_2_ce0              | out |    1|  ap_memory |         output_2         |     array    |
|output_2_we0              | out |    1|  ap_memory |         output_2         |     array    |
|output_2_d0               | out |    1|  ap_memory |         output_2         |     array    |
|output_3_address0         | out |   12|  ap_memory |         output_3         |     array    |
|output_3_ce0              | out |    1|  ap_memory |         output_3         |     array    |
|output_3_we0              | out |    1|  ap_memory |         output_3         |     array    |
|output_3_d0               | out |    1|  ap_memory |         output_3         |     array    |
|output_4_address0         | out |   12|  ap_memory |         output_4         |     array    |
|output_4_ce0              | out |    1|  ap_memory |         output_4         |     array    |
|output_4_we0              | out |    1|  ap_memory |         output_4         |     array    |
|output_4_d0               | out |    1|  ap_memory |         output_4         |     array    |
|output_5_address0         | out |   12|  ap_memory |         output_5         |     array    |
|output_5_ce0              | out |    1|  ap_memory |         output_5         |     array    |
|output_5_we0              | out |    1|  ap_memory |         output_5         |     array    |
|output_5_d0               | out |    1|  ap_memory |         output_5         |     array    |
|output_6_address0         | out |   12|  ap_memory |         output_6         |     array    |
|output_6_ce0              | out |    1|  ap_memory |         output_6         |     array    |
|output_6_we0              | out |    1|  ap_memory |         output_6         |     array    |
|output_6_d0               | out |    1|  ap_memory |         output_6         |     array    |
|output_7_address0         | out |   12|  ap_memory |         output_7         |     array    |
|output_7_ce0              | out |    1|  ap_memory |         output_7         |     array    |
|output_7_we0              | out |    1|  ap_memory |         output_7         |     array    |
|output_7_d0               | out |    1|  ap_memory |         output_7         |     array    |
|input_0_address0          | out |   12|  ap_memory |          input_0         |     array    |
|input_0_ce0               | out |    1|  ap_memory |          input_0         |     array    |
|input_0_q0                |  in |    8|  ap_memory |          input_0         |     array    |
|input_1_address0          | out |   12|  ap_memory |          input_1         |     array    |
|input_1_ce0               | out |    1|  ap_memory |          input_1         |     array    |
|input_1_q0                |  in |    8|  ap_memory |          input_1         |     array    |
|input_2_address0          | out |   12|  ap_memory |          input_2         |     array    |
|input_2_ce0               | out |    1|  ap_memory |          input_2         |     array    |
|input_2_q0                |  in |    8|  ap_memory |          input_2         |     array    |
|input_3_address0          | out |   12|  ap_memory |          input_3         |     array    |
|input_3_ce0               | out |    1|  ap_memory |          input_3         |     array    |
|input_3_q0                |  in |    8|  ap_memory |          input_3         |     array    |
|input_4_address0          | out |   12|  ap_memory |          input_4         |     array    |
|input_4_ce0               | out |    1|  ap_memory |          input_4         |     array    |
|input_4_q0                |  in |    8|  ap_memory |          input_4         |     array    |
|input_5_address0          | out |   12|  ap_memory |          input_5         |     array    |
|input_5_ce0               | out |    1|  ap_memory |          input_5         |     array    |
|input_5_q0                |  in |    8|  ap_memory |          input_5         |     array    |
|input_6_address0          | out |   12|  ap_memory |          input_6         |     array    |
|input_6_ce0               | out |    1|  ap_memory |          input_6         |     array    |
|input_6_q0                |  in |    8|  ap_memory |          input_6         |     array    |
|input_7_address0          | out |   12|  ap_memory |          input_7         |     array    |
|input_7_ce0               | out |    1|  ap_memory |          input_7         |     array    |
|input_7_q0                |  in |    8|  ap_memory |          input_7         |     array    |
|tile_index                |  in |   32|   ap_none  |        tile_index        |    scalar    |
|tile_num_dim0             |  in |   32|   ap_none  |       tile_num_dim0      |    scalar    |
|var_threshold_y_extent_0  |  in |   32|   ap_none  | var_threshold_y_extent_0 |    scalar    |
|var_threshold_y_extent_1  |  in |   32|   ap_none  | var_threshold_y_extent_1 |    scalar    |
|var_threshold_y_min_0     |  in |   32|   ap_none  |   var_threshold_y_min_0  |    scalar    |
|var_threshold_y_min_1     |  in |   32|   ap_none  |   var_threshold_y_min_1  |    scalar    |
+--------------------------+-----+-----+------------+--------------------------+--------------+

