<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1559214037">
  <File Type="PA-TCL" Name="Fibonacci_VGA.tcl"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="Fibonacci_VGA_bus_skew_routed.pb"/>
  <File Type="REPORTS-TCL" Name="Fibonacci_VGA_reports.tcl"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="Fibonacci_VGA_bus_skew_routed.rpx"/>
  <File Type="OPT-DCP" Name="Fibonacci_VGA_opt.dcp"/>
  <File Type="OPT-DRC" Name="Fibonacci_VGA_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="Fibonacci_VGA.hwdef"/>
  <File Type="PWROPT-DCP" Name="Fibonacci_VGA_pwropt.dcp"/>
  <File Type="PLACE-DCP" Name="Fibonacci_VGA_placed.dcp"/>
  <File Type="PLACE-IO" Name="Fibonacci_VGA_io_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="Fibonacci_VGA_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="Fibonacci_VGA_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="Fibonacci_VGA_control_sets_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="Fibonacci_VGA_incremental_reuse_pre_placed.rpt"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="Fibonacci_VGA_postplace_pwropt.dcp"/>
  <File Type="PHYSOPT-DCP" Name="Fibonacci_VGA_physopt.dcp"/>
  <File Type="ROUTE-ERROR-DCP" Name="Fibonacci_VGA_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="Fibonacci_VGA_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="Fibonacci_VGA_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="Fibonacci_VGA_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="Fibonacci_VGA_drc_routed.pb"/>
  <File Type="BG-BIT" Name="Fibonacci_VGA.bit"/>
  <File Type="ROUTE-STATUS-PB" Name="Fibonacci_VGA_route_status.pb"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="Fibonacci_VGA_methodology_drc_routed.rpt"/>
  <File Type="BG-BIN" Name="Fibonacci_VGA.bin"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="Fibonacci_VGA_timing_summary_routed.rpt"/>
  <File Type="BITSTR-MSK" Name="Fibonacci_VGA.msk"/>
  <File Type="ROUTE-TIMING-PB" Name="Fibonacci_VGA_timing_summary_routed.pb"/>
  <File Type="BITSTR-RBT" Name="Fibonacci_VGA.rbt"/>
  <File Type="ROUTE-TIMING-RPX" Name="Fibonacci_VGA_timing_summary_routed.rpx"/>
  <File Type="BITSTR-NKY" Name="Fibonacci_VGA.nky"/>
  <File Type="BITSTR-BMM" Name="Fibonacci_VGA_bd.bmm"/>
  <File Type="ROUTE-CLK" Name="Fibonacci_VGA_clock_utilization_routed.rpt"/>
  <File Type="BG-DRC" Name="Fibonacci_VGA.drc"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="Fibonacci_VGA_methodology_drc_routed.rpx"/>
  <File Type="BITSTR-MMI" Name="Fibonacci_VGA.mmi"/>
  <File Type="ROUTE-BUS-SKEW" Name="Fibonacci_VGA_bus_skew_routed.rpt"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <File Type="BG-BGN" Name="Fibonacci_VGA.bgn"/>
  <File Type="BITSTR-SYSDEF" Name="Fibonacci_VGA.sysdef"/>
  <File Type="BITSTR-LTX" Name="Fibonacci_VGA.ltx"/>
  <File Type="RDI-RDI" Name="Fibonacci_VGA.vdi"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="Fibonacci_VGA_postroute_physopt_bb.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="Fibonacci_VGA_postroute_physopt.dcp"/>
  <File Type="ROUTE-STATUS" Name="Fibonacci_VGA_route_status.rpt"/>
  <File Type="ROUTE-PWR-RPX" Name="Fibonacci_VGA_power_routed.rpx"/>
  <File Type="ROUTE-PWR-SUM" Name="Fibonacci_VGA_power_summary_routed.pb"/>
  <File Type="ROUTE-PWR" Name="Fibonacci_VGA_power_routed.rpt"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="Fibonacci_VGA_methodology_drc_routed.pb"/>
  <File Type="ROUTE-DRC-RPX" Name="Fibonacci_VGA_drc_routed.rpx"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/ALU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/ALU.v"/>
        <Attr Name="ImportTime" Val="1557335829"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../FinalLab/FinalLab.srcs/sources_1/imports/new/MIPS_opcode.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/ALUControl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/ALUControl.v"/>
        <Attr Name="ImportTime" Val="1557335738"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/ControlUnit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../FinalLab/FinalLab.srcs/sources_1/imports/new/ControlUnit.v"/>
        <Attr Name="ImportTime" Val="1559200175"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab4/VGA_Brush/VGA_Brush.srcs/sources_1/new/Counter.v"/>
        <Attr Name="ImportTime" Val="1555550961"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Extend.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Fibonacci.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab1/Fibonacci/Fibonacci.srcs/sources_1/new/Fibonacci.v"/>
        <Attr Name="ImportTime" Val="1553159462"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/FrequencyDivision.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/FrequencyDivision.v"/>
        <Attr Name="ImportTime" Val="1557402753"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/InstructionRegister.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/InstructionRegister.v"/>
        <Attr Name="ImportTime" Val="1557335574"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/MUX.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/MUX.v"/>
        <Attr Name="ImportTime" Val="1557335589"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/MulticycleCPU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/MulticycleCPU.v"/>
        <Attr Name="ImportTime" Val="1557335391"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/ProgramCounter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../FinalLab/FinalLab.srcs/sources_1/imports/new/ProgramCounter.v"/>
        <Attr Name="ImportTime" Val="1559143963"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/Register.v"/>
        <Attr Name="ImportTime" Val="1557469287"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/RegisterFile.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/VGADisplayUnit.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Fibonacci_VGA.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/Data_RAM/Data_RAM.xci">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/Clocking_Wizard_0/Clocking_Wizard_0.xci">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Debounce.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/Debounce.v"/>
        <Attr Name="ImportTime" Val="1557297693"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/DisplayPulse.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/DisplayPulse.v"/>
        <Attr Name="ImportTime" Val="1557335504"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Hex7SegmentDisplay.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/Hex7SegmentDisplay.v"/>
        <Attr Name="ImportTime" Val="1556987000"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/SinglePulse.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/sources_1/new/SinglePulse.v"/>
        <Attr Name="ImportTime" Val="1557335469"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Segment7DisplayUnit.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../inst_rom.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Fibonacci_VGA"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Vivado/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5/MulticycleCPU/MulticycleCPU.srcs/constrs_1/imports/Vivado/Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1557334397"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="Memory"/>
  <BlockFileSet Type="BlockSrcs" Name="Clocking_Wizard_1"/>
</GenRun>
