################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2025/08/18 22:50:17)
# requested at line 3 in C:\Users\gniad_yywakj6\OneDrive\Pulpit\gra UEC\UEC2_projekt_2025\.dvt\default.build


################ Verilog Auto-config Directives ################
+dvt_init

fpga/rtl/top_vga_basys3.sv
rtl/draw/draw_figures.sv
rtl/top_vga.sv
sim/common/tiff_writer.sv
sim/top_fpga/top_fpga_tb.sv
sim/top_vga/top_vga_tb.sv
rtl/vga_pkg.sv
sim/vga_timing/vga_timing_tb.sv
rtl/vga_timing.sv
rtl/vga_if.sv
rtl/draw/draw_bg.sv
sim/common/glbl.v

################ No files found. ################
