BGA 基板上信號完整性之研究 
“The Study of Signal Integrity on BGA Substrate” 
計畫編號：NSC95-2221-E-231-038- 
執行期間：95 年 08 月 01 日至 96 年 07 月 31 日止 
主持人：張茂林清雲科技大學電機工程系助理教授 
 
一、 中文摘要 
由於晶片不斷地追求高性能，使得工作頻率
必須不斷地提高。數百 MHz 甚至達到 GHz 以上
的工作頻率已經是很平常的設計了，在如此高
速的情形下，使得信號的上升與下降時間被極
度的壓縮，電子系統因而衍生成為高速系統。
BGA 基板不當的佈局設計，會增加連線間的寄生
效應而折損數位系統的效能甚至影響穩定性。
因而信號完整性(Signal Integrity, SI)成為
高速數位系統設計裡一個很重要的課題。當信
號完整性受到破壞時，數位系統可能會產生誤
動作、不穩定，甚至嚴重到系統停止運作。 
英文摘要 
    The working frequency on IC chips becomes 
higher and higher due to urgent necessity of high 
performance. Thus, it is very common that 
working frequency is up to several MHz, even 
more than GHz. The rise time and fall time is 
forced to decrease dramatically under high-speed 
digital system design. Improper layout design of 
BGA substrate will increase parasitic effect on 
interconnection, and then degrade the performance 
of digital system, worse than all, may affect the 
stability of the system. Therefore, the signal 
integrity becomes an important issue for 
high-speed digital system design. When signal 
integrity is unmade, false trigger, unstableness and 
even crash may happen in the high-speed digital 
system. 
 
二、 計畫的緣由與目的 
在先進的構裝技術中 BGA 能逐漸成為主
流，實乃因 BGA 構裝有相當多的優點。列舉數
點如下: (1). 底部包含大量的錫球陣列，其接腳
密度遠遠超過傳統的 QFP (Quad Flat Pack)針腳型
構裝。 (2). 在相同的 IO 數下其體積比其它構裝
元件更小。 (3). 電氣效能較佳。其外觀如圖一
所示。 
 
（a） 
 
（b） 
圖一：(a)各類 BGA 剖面圖, (b)BGA 基板正反面 
由於晶片不斷地追求高性能，使得工作頻率必
須不斷地提高。在高速化的同時積体電路也不
斷地朝大型化發展。因此給構裝設計帶來高腳
數、高電性效能的要求，因而在承載晶片的基
 
圖三：電感、電容耦合產生的串音 
對互容而言，互容就是兩條導線通過電場
產生耦合，如圖三所示。互容在受擾線上引入
電流，該電流與驅動線的電壓變化率成正比: 
dt
dVCI drivermcmnoise =,         （4） 
由式子中可知感應雜訊正比於電壓變化
率，也正比於互容量。 
依照串音發生的位置不同，可區分為近端
串音（Near End Crosstalk）與遠端串音（Far End 
Crosstalk）。近端串音為在受擾線接近驅動端的
那一端看到的串音，有時又稱為後向或逆向串
音（Backward Crosstalk）；遠端串音為在受擾線
遠離驅動端的那處所看到的串音，有時又稱為
前向或順向串音（Forward Crosstalk）。由圖三中
可看到受擾線由於互容產生的電流將分開流向
鄰近的兩個端點，分佈在驅動線上的寄生電容
效應會依序感應干擾電壓到受擾線上，這些感
應到受擾線的干擾電流方向為順向和逆向，分
成相等的能量、且極性相同並流向兩個端點。
由於互感引起的電流是跟電容極性相反的方
向，其因互感產生的電流是從遠端流向近端。
之所以如此，是因為感應電流的磁通量變化永
遠會與驅動線產生的磁通量變化相反之故（此
為愣次定律）。這串音引起的電流關係為以下
所示 
)()(
)()(
mmfarfar
mnearmnear
LICII
CILII
−=
+=            (5) 
近端串音的振幅大小是由逆向串音係數
Kb，和驅動線的入射電壓Vin所決定。其振幅大
小為VinKb，脈衝寬度為受擾線傳播延遲時間的
兩倍。遠端串音的振幅大小則正比於入射電壓
Vin、遠端串音係數Kf以及驅動線與受擾線互相
平行的線長L。並且與入射電壓的上升時問tr成
反比，其振幅大小為（KfLVin/tr），脈衝寬度則
為驅動線入射信號的上升時間，如圖 4.16 所
示。Kb、Kf 定義如下[1]: 
)無單位(
4
1
0
0 ⎟⎟⎠
⎞
⎜⎜⎝
⎛ +=
Z
LmZC
T
K m
PD
b
   (6) 
)(sec/
2
1
0
0 mZ
LmZCK mf ⎟⎟⎠
⎞
⎜⎜⎝
⎛ −=      (7) 
其中Cm及Lm分別為互容及互感 
四、 研究方法及成果 
在 BGA 的設計裡，佈線設計是完成產品設
計的重要步驟之ㄧ，而且是進行中最要費心的
地方。這是因為信號完整性的良窳在佈線階段
時有決定的影響。 
本計畫的研究工具是以 Optimal 公司的
PakSi-E 來萃取出 Power/Ground nets 的 RLCG 值後
再加以分析。其完整流程如下圖所示: 首先是利
用 Cadance APD 的 Layout 佈局軟體，設計出需要
的佈局樣式，再以 PakSi-E 電性模擬分析軟體，
將基板佈局各層的 RLCG 效應精確的萃取出
（Extracts），並以系統化的圖表作分析與觀察。 
 
分析流程 
Case1 – Reflection 
當信號從驅動端輸出時，若負載端阻抗匹配，
信號就會一次地完整到達接收端。阻抗若為不
匹配的情形，就會造成信號不穩定、衰減等不
良效應，可能是在傳輸線的末端或是前端。此
時信號品質就會受到很大的影響。圖四的佈局
 
（b）輸入（A）及輸出（B）的波形 
圖九：線寬變化時產生的影響 
我們由圖九可以觀察到，在Source端、Load
端都匹配的情形下，輸入信號經TD的傳輸時間
後，到達Load端。因負載端匹配，不會有反射
效應，故傳輸線之輸入輸出端都穩定在ZS與ZL
分壓的電壓值上。對微帶線而言，線寬的改變
會使TD有變化，當線寬越大時TD就會越小。 
表三：電感和電容的變化百分比 
Width TraceL(nH) L:百分比% TraceC(pF) C:百分比%
2mil 7.11E+00 1.00 4.72E-01 1.00
3mil 6.67E+00 0.94 4.80E-01 1.02
4mil 6.30E+00 0.89 4.96E-01 1.05
5mil 5.96E+00 0.84 4.98E-01 1.06
8mil 5.59E+00 0.79 5.08E-01 1.08  
TD是由於內部接線的寄生電感和電容所造
成的。當傳輸線線寬越大電感就越小、電容就
越大。由表三可以看到，當線寬變大時，電感
減小的幅度大於電容增大的幅度。所以
LCTD = 的值因而變小。 
線寬改變，特徵阻抗亦會隨之改變。這會
造成阻抗的不連續而引起反射。最簡單的改善
方式為填錫（Fillets )、淚滴（Teardrops）的使
用。主要是在避免傳輸線因線寬忽然改變，使
得特徵阻抗不匹配而產生反射。下列三種情況
為常遇見的典型例子。 
CaseⅠ：線寬改變如圖十（a）所示當傳輸
線因走線的要求，線寬需要變大
或變小時。 
CaseⅡ：T 形連接如圖十（b）所示，佈線
為 T 連接方式時。 
CaseⅢ：與導通孔連接如圖十（c）所示，
傳輸線連接導通孔時。 
 
圖十：改善反射的佈線方法 
佈線彎角 
佈線彎角在電路板佈局裡是常見的，大致
有非斜接（Unmitered）彎角、斜接（Mitered）
彎角、以及 45 度彎角、圓弧彎角等，如圖十一
所示，本節探討佈線彎角對信號的影響。 
 
圖十一：電路板佈局常見之佈線彎角 
佈線彎角在電路板佈局裡是常見的，ㄧ般
Layout 軟體無法佈局斜接彎角，因此我們以非
斜接彎角、45 度彎角及圓弧彎角經由佈局來做
分析比較，如圖十二所示。 
   
（a）非斜接彎角（b）45 度彎角（c）圓弧彎角 
圖十二：三種佈線彎角 
表四：佈線彎角-RLCG Results 
佈線彎角 TraceR(ohm) TraceL(nH) TraceC(pF) TraceG(mho)
45.0 6.74E-03 1.78E-01 5.90E-01 5.48E-05
Arc 7.38E-03 1.80E-01 6.04E-01 5.77E-05
90.0 7.33E-03 1.82E-01 6.43E-01 6.37E-05  
Resisitance
0.00E+00
2.00E-03
4.00E-03
6.00E-03
8.00E-03
45 Arc 90
Degree
R,
oh
m
TraceR(ohm)
 
圖十三：佈線彎角-Resistance  
Capacitance
0.00E+00
2.50E-01
5.00E-01
7.50E-01
1.00E+00
2/2mil 2/4mil 2/8mil
W/S
C,
 pF
AF13 AF14 Mutual
 
圖二十：傳輸線間距的影響-Capacitance 
Conductance
0.00E+00
2.50E-05
5.00E-05
7.50E-05
1.00E-04
2/2mil 2/4mil 2/8mil
W/S
G,
 m
ho
AF13 AF14
 
圖二十一：傳輸線間距的影響-Conductance 
我們由折線圖十八至圖二十一可以觀察
到，電阻和電感變化不大，主要為傳輸線長度
並無改變，所以改變間距並不太會影響電阻和
電感。但電容呈現下降是因兩條傳輸線的間距
變大，彼此間耦合效果變小。電導變小是二條
線之間的交互影響減弱了。互容、互感隨著導
線間距離的增加而降低，彼此串音程度也將隨
之減弱，我們可以由圖二十二（c）及表六可驗
證這個現象。即當傳輸線的間距變大，彼此間
串音程度也將隨之減弱，當間距變大時，互感、
互容減小的幅度遠小傳輸線間距最小時。因此
必須特別注意電路裡敏感的 Net，避免其它導線
距離它們太近，對 SI 有不良的影響。 
表六：雙傳輸線改變間距-變化百分比
W/SR TraceR(ohm
R:百分
比%
TraceL
(nH)
L:百分
比%
Trace
Lm
Lm:百
分比%
Trace
C (pF)
C:百分
比%
Trace
Cm
Cm:百
分比%
TraceG
(mho)
G:百
分比%
AF132/2mil 0.665 1.000 7.247 1.000 4.104 1.000 0.867 1.000 0.595 1.000 8.48E-05 1.00
AF132/4mil 0.665 1.000 7.247 1.000 3.619 0.882 0.689 0.794 0.406 0.684 6.18E-05 0.73
AF132/8mil 0.662 0.995 7.123 0.983 3.069 0.748 0.576 0.664 0.280 0.470 4.75E-05 0.56
AF142/2mil 0.678 1.000 7.257 1.000 4.104 1.000 0.861 1.000 0.595 1.000 8.48E-05 1.00
AF142/4mil 0.673 0.991 7.257 1.000 3.619 0.882 0.684 0.794 0.406 0.684 6.19E-05 0.73
AF142/8mil 0.669 0.995 7.086 0.976 3.069 0.748 0.570 0.662 0.280 0.470 4.75E-05 0.56
0
ZL Zo
V2
TD = 0ps
TF = 25ps
PW = 1ns
PER = 2.5ns
V1 = 0
TR = 25ps
V2 = 2
0 00
ZL ZoZs Zo
Zs Zo
in1
in2
out1
out2
T1
T2coupledX
 
（a）傳輸線為 Match 的電路 
 
（b）串音干擾示意圖 
 
（c）雙傳輸線改變間距的波型圖 
圖二十二：雙傳輸線改變間距-電路及波型圖 
時域的分析以Pspice的傳輸線元件來進
行，如圖二十二（a）所示。由圖 5.47（b）中對
串音的產生來作分析，信號源Vin 由A1 開始傳
輸，經過一段距離到達A2 時，因互容及互感的
影響會對B2 產生串音干擾，串音大小是依據兩
線間的順向和逆向電流所決定，分別流向兩旁
的端點。在由點B2 往B1 的方向上，產生與（ic 
+ iL）成函數關係的電壓Vr1，而在點B2 往B3 的
方向上，產生與（ic - iL）成函數關係的Vf1。當
Vin再由點A2 開始傳輸時，經過一段時間延遲
到達A3，此時在A3 發生的串音干擾則與在A2 
相同，會在往B3 方向產生一電壓Vr2，在往B4 
方向產生一電壓Vf2，在圖二十二（b）中，因
為假設電感效應大於電容效應，所以遠端串音
為正值。信號源由A1 傳輸到A5 會有一段延遲
時間TD，遠端串音干擾幾乎是在T＝TD時同時
到達B5，而其值的大小則為Vf1、Vf2 和Vf3 相
加之值，而在信號源由點A1 向A5 前進之其
間，近端串音干擾是連續產生，而其週期大約
為 2TD。 
傳輸線 Near 端及 Far 端都在匹配的狀態
下，觀察傳輸間距為 2mil 所造成的影響。 
