TimeQuest Timing Analyzer report for LCD_top
Thu Mar 08 17:34:16 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'clkDiv:clkDivSlow|clkOut'
 13. Slow 1200mV 85C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 16. Slow 1200mV 85C Model Hold: 'clkDiv:clkDivSlow|clkOut'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'clkDiv:clkDivSlow|clkOut'
 33. Slow 1200mV 0C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'clkDiv:clkDivSlow|clkOut'
 36. Slow 1200mV 0C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Setup: 'clkDiv:clkDivSlow|clkOut'
 52. Fast 1200mV 0C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 53. Fast 1200mV 0C Model Hold: 'clk'
 54. Fast 1200mV 0C Model Hold: 'clkDiv:clkDivSlow|clkOut'
 55. Fast 1200mV 0C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LCD_top                                                         ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv1Hz:clkDiv1Hz|clkOut } ;
; clkDiv:clkDivSlow|clkOut   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:clkDivSlow|clkOut }   ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 216.92 MHz ; 216.92 MHz      ; clk                        ;                                                ;
; 245.34 MHz ; 245.34 MHz      ; clkDiv:clkDivSlow|clkOut   ;                                                ;
; 707.21 MHz ; 500.0 MHz       ; clkDiv1Hz:clkDiv1Hz|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.610 ; -136.738      ;
; clkDiv:clkDivSlow|clkOut   ; -3.076 ; -69.357       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -0.414 ; -0.933        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.219 ; -0.451        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.358  ; 0.000         ;
; clkDiv:clkDivSlow|clkOut   ; 0.359  ; 0.000         ;
+----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -89.000       ;
; clkDiv:clkDivSlow|clkOut   ; -1.000 ; -29.000       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.000 ; -4.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.610 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.544      ;
; -3.396 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.330      ;
; -3.388 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.322      ;
; -3.375 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.308      ;
; -3.360 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.293      ;
; -3.313 ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 4.244      ;
; -3.291 ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.225      ;
; -3.212 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.145      ;
; -3.172 ; clkDivRF:reClk|count1[6]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 4.103      ;
; -3.171 ; clkDivRF:reClk|count1[4]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 4.102      ;
; -3.171 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.104      ;
; -3.153 ; clkDiv1Hz:clkDiv1Hz|count1[13] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.087      ;
; -3.099 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.032      ;
; -3.075 ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 4.006      ;
; -3.073 ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 4.004      ;
; -3.060 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.993      ;
; -3.059 ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.992      ;
; -3.020 ; clkDivRF:reClk|count1[11]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.951      ;
; -2.993 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.926      ;
; -2.979 ; clkDivRF:reClk|count1[5]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.910      ;
; -2.969 ; clkDivRF:reClk|count1[14]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.896      ;
; -2.945 ; clkDivRF:reClk|count1[7]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.876      ;
; -2.909 ; clkDivRF:reClk|count1[10]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.840      ;
; -2.908 ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.839      ;
; -2.901 ; clkDiv:clkDivSlow|count1[7]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.835      ;
; -2.893 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.826      ;
; -2.892 ; clkDivRF:reClk|count1[15]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.823      ;
; -2.891 ; clkDivRF:reClk|count1[12]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.822      ;
; -2.889 ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.824      ;
; -2.885 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.818      ;
; -2.880 ; clkDivRF:reClk|count1[13]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.811      ;
; -2.879 ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.813      ;
; -2.864 ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.798      ;
; -2.856 ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.790      ;
; -2.853 ; clkDivRF:reClk|count1[8]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.784      ;
; -2.841 ; clkDivRF:reClk|count1[22]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.768      ;
; -2.835 ; clkDiv:clkDivSlow|count1[3]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.769      ;
; -2.835 ; clkDivRF:reClk|count1[25]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.762      ;
; -2.833 ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.767      ;
; -2.833 ; clkDivRF:reClk|count1[21]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.760      ;
; -2.807 ; clkDiv:clkDivSlow|count1[9]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.741      ;
; -2.802 ; clkDiv:clkDivSlow|count1[8]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.736      ;
; -2.801 ; clkDivRF:reClk|count1[3]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.732      ;
; -2.787 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.720      ;
; -2.785 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.720      ;
; -2.779 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.714      ;
; -2.769 ; clkDivRF:reClk|count1[20]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.696      ;
; -2.756 ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.691      ;
; -2.746 ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.681      ;
; -2.738 ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.673      ;
; -2.736 ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.670      ;
; -2.729 ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.663      ;
; -2.722 ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.657      ;
; -2.715 ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.649      ;
; -2.707 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.641      ;
; -2.695 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.630      ;
; -2.658 ; clkDivRF:reClk|count1[23]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.585      ;
; -2.647 ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.582      ;
; -2.646 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.580      ;
; -2.646 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.580      ;
; -2.628 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.562      ;
; -2.628 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.562      ;
; -2.627 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.561      ;
; -2.625 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.559      ;
; -2.625 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.559      ;
; -2.610 ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.544      ;
; -2.597 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.532      ;
; -2.594 ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.528      ;
; -2.591 ; clkDivRF:reClk|count1[16]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.518      ;
; -2.587 ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.522      ;
; -2.556 ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.491      ;
; -2.513 ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|count1[21]      ; clk          ; clk         ; 1.000        ; -0.057     ; 3.451      ;
; -2.513 ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|count1[23]      ; clk          ; clk         ; 1.000        ; -0.057     ; 3.451      ;
; -2.505 ; clkDivRF:reClk|count1[24]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.068     ; 3.432      ;
; -2.489 ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.424      ;
; -2.486 ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.421      ;
; -2.481 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.416      ;
; -2.473 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.408      ;
; -2.468 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.402      ;
; -2.449 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.383      ;
; -2.446 ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.060     ; 3.381      ;
; -2.432 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.366      ;
; -2.424 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.358      ;
; -2.415 ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.349      ;
; -2.414 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.348      ;
; -2.414 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.348      ;
; -2.413 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.347      ;
; -2.411 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.344      ;
; -2.411 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.345      ;
; -2.411 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.345      ;
; -2.406 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.340      ;
; -2.406 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.340      ;
; -2.405 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.339      ;
; -2.403 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.337      ;
; -2.403 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.337      ;
; -2.397 ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.331      ;
; -2.396 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.329      ;
; -2.393 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.326      ;
; -2.393 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.326      ;
; -2.392 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.325      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv:clkDivSlow|clkOut'                                                                                                              ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.076 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 4.010      ;
; -3.052 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.986      ;
; -2.959 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.895      ;
; -2.906 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.840      ;
; -2.889 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.825      ;
; -2.848 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.772      ;
; -2.821 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.745      ;
; -2.774 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.708      ;
; -2.750 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.675      ;
; -2.745 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.670      ;
; -2.745 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.670      ;
; -2.744 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.678      ;
; -2.743 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.668      ;
; -2.743 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.069     ; 3.665      ;
; -2.677 ; LCD_Driver:driver|iDataIn[12] ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.613      ;
; -2.674 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.069     ; 3.600      ;
; -2.670 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|ZeroOne    ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.196     ; 2.959      ;
; -2.665 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.601      ;
; -2.664 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[3]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.196     ; 2.953      ;
; -2.664 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[1]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.196     ; 2.953      ;
; -2.664 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[2]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.196     ; 2.953      ;
; -2.664 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[0]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.196     ; 2.953      ;
; -2.644 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[6] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.205     ; 2.924      ;
; -2.642 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.566      ;
; -2.641 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.568      ;
; -2.636 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.563      ;
; -2.636 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.563      ;
; -2.634 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.561      ;
; -2.634 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.561      ;
; -2.617 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.553      ;
; -2.594 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.518      ;
; -2.578 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.514      ;
; -2.568 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.502      ;
; -2.564 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.050     ; 3.509      ;
; -2.561 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.495      ;
; -2.561 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.495      ;
; -2.561 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.495      ;
; -2.561 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.495      ;
; -2.544 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.469      ;
; -2.539 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.464      ;
; -2.539 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.464      ;
; -2.537 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.462      ;
; -2.537 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.462      ;
; -2.526 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[1] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.205     ; 2.806      ;
; -2.525 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|RS         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.449      ;
; -2.521 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[3] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.205     ; 2.801      ;
; -2.521 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[4] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.205     ; 2.801      ;
; -2.519 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[2] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.205     ; 2.799      ;
; -2.498 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.430      ;
; -2.498 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.434      ;
; -2.498 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.434      ;
; -2.498 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.434      ;
; -2.498 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.434      ;
; -2.493 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.417      ;
; -2.447 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.383      ;
; -2.447 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.383      ;
; -2.447 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.383      ;
; -2.447 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.383      ;
; -2.443 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.069     ; 3.369      ;
; -2.436 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.069     ; 3.362      ;
; -2.428 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.352      ;
; -2.419 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.353      ;
; -2.417 ; LCD_Driver:driver|count[3]    ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.361      ;
; -2.416 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|RS         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.069     ; 3.342      ;
; -2.415 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.359      ;
; -2.408 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.333      ;
; -2.404 ; LCD_Driver:driver|ienable     ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.050     ; 3.349      ;
; -2.395 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.320      ;
; -2.390 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.315      ;
; -2.390 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.315      ;
; -2.389 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.313      ;
; -2.389 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.313      ;
; -2.389 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.323      ;
; -2.388 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.313      ;
; -2.388 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.313      ;
; -2.388 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.322      ;
; -2.388 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.322      ;
; -2.388 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.322      ;
; -2.388 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.322      ;
; -2.384 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.308      ;
; -2.378 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.069     ; 3.304      ;
; -2.377 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[7] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.319      ;
; -2.371 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.069     ; 3.297      ;
; -2.369 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.305      ;
; -2.368 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.302      ;
; -2.368 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.302      ;
; -2.368 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.302      ;
; -2.368 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.302      ;
; -2.362 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.298      ;
; -2.352 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.050     ; 3.297      ;
; -2.352 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.050     ; 3.297      ;
; -2.352 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.050     ; 3.297      ;
; -2.352 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.050     ; 3.297      ;
; -2.345 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.272      ;
; -2.340 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.267      ;
; -2.340 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.267      ;
; -2.338 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.265      ;
; -2.338 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.265      ;
; -2.338 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.068     ; 3.265      ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                        ;
+--------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; -0.414 ; count[2]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 1.347      ;
; -0.284 ; count[0]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 1.217      ;
; -0.242 ; count[0]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 1.175      ;
; -0.197 ; count[3]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 1.130      ;
; -0.177 ; count[1]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 1.110      ;
; -0.113 ; count[1]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 1.046      ;
; -0.112 ; count[1]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 1.045      ;
; -0.107 ; count[2]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 1.040      ;
; -0.080 ; count[0]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 1.013      ;
; -0.048 ; count[2]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 0.981      ;
; 0.073  ; count[3]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 0.860      ;
; 0.274  ; count[3]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; count[0]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; count[1]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.062     ; 0.659      ;
+--------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.219 ; clkDiv1Hz:clkDiv1Hz|clkOut     ; LEDs[4]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; 2.408      ; 2.575      ;
; -0.133 ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; 2.408      ; 2.661      ;
; -0.099 ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; 0.000        ; 2.410      ; 2.697      ;
; 0.359  ; clkDivRF:reClk|clkOut          ; clkDivRF:reClk|clkOut          ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.373  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; LEDs[4]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; -0.500       ; 2.408      ; 2.667      ;
; 0.390  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; -0.500       ; 2.408      ; 2.684      ;
; 0.391  ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.391  ; clkDivRF:reClk|count1[25]      ; clkDivRF:reClk|count1[25]      ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.452  ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; -0.500       ; 2.410      ; 2.748      ;
; 0.557  ; clkDivRF:reClk|count1[3]       ; clkDivRF:reClk|count1[3]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.557  ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[13]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|count1[2]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|count1[1]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.564  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.564  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.569  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[10]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; clkDivRF:reClk|count1[16]      ; clkDivRF:reClk|count1[16]      ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|count1[9]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivRF:reClk|count1[8]       ; clkDivRF:reClk|count1[8]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivRF:reClk|count1[24]      ; clkDivRF:reClk|count1[24]      ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; clkDivRF:reClk|count1[7]       ; clkDivRF:reClk|count1[7]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivRF:reClk|count1[14]      ; clkDivRF:reClk|count1[14]      ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; clkDivRF:reClk|count1[4]       ; clkDivRF:reClk|count1[4]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDivRF:reClk|count1[6]       ; clkDivRF:reClk|count1[6]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clkDivRF:reClk|count1[22]      ; clkDivRF:reClk|count1[22]      ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.671  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.889      ;
; 0.707  ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.925      ;
; 0.832  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.832  ; clkDivRF:reClk|count1[3]       ; clkDivRF:reClk|count1[4]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.834  ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|count1[2]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.835  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.840  ; count[3]                       ; LEDs[3]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; -0.255     ; 0.772      ;
; 0.845  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDivRF:reClk|count1[7]       ; clkDivRF:reClk|count1[8]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDivRF:reClk|count1[23]      ; clkDivRF:reClk|count1[24]      ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.846  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDivRF:reClk|count1[21]      ; clkDivRF:reClk|count1[22]      ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|count1[3]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|count1[1]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849  ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|count1[4]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.850  ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|count1[2]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.851  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.853  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.853  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.857  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.076      ;
; 0.859  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859  ; clkDivRF:reClk|count1[8]       ; clkDivRF:reClk|count1[9]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDivRF:reClk|count1[24]      ; clkDivRF:reClk|count1[25]      ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.860  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clkDivRF:reClk|count1[14]      ; clkDivRF:reClk|count1[16]      ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; clkDivRF:reClk|count1[6]       ; clkDivRF:reClk|count1[7]       ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.079      ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                        ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.358 ; count[3]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[1]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; count[0]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.580      ;
; 0.507 ; count[3]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.726      ;
; 0.619 ; count[0]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.838      ;
; 0.627 ; count[2]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.846      ;
; 0.638 ; count[2]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.857      ;
; 0.700 ; count[1]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.919      ;
; 0.703 ; count[1]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.922      ;
; 0.715 ; count[1]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.934      ;
; 0.747 ; count[0]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 0.966      ;
; 0.808 ; count[3]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 1.027      ;
; 0.834 ; count[0]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 1.053      ;
; 0.880 ; count[2]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.062      ; 1.099      ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv:clkDivSlow|clkOut'                                                                                                                   ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.359 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 0.577      ;
; 0.611 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 0.828      ;
; 0.790 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.008      ;
; 0.840 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.058      ;
; 0.842 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.059      ;
; 0.867 ; LCD_Driver:driver|dataOut[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.084      ;
; 0.882 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.099      ;
; 0.913 ; LCD_Driver:driver|dataOut[0]   ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.130      ;
; 0.934 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.152      ;
; 0.981 ; LCD_Driver:driver|enableOut    ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.199      ;
; 0.983 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.201      ;
; 0.988 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.206      ;
; 0.989 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.207      ;
; 1.001 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.219      ;
; 1.001 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.219      ;
; 1.008 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.057      ; 1.222      ;
; 1.010 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.228      ;
; 1.038 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.255      ;
; 1.046 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.255      ;
; 1.046 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.263      ;
; 1.061 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.279      ;
; 1.063 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.281      ;
; 1.071 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.289      ;
; 1.090 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.308      ;
; 1.099 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.317      ;
; 1.113 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.330      ;
; 1.130 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.347      ;
; 1.130 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.069      ; 1.356      ;
; 1.139 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.348      ;
; 1.180 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.069      ; 1.406      ;
; 1.218 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.435      ;
; 1.223 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.059      ; 1.439      ;
; 1.228 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.446      ;
; 1.229 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.447      ;
; 1.231 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.449      ;
; 1.232 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.449      ;
; 1.235 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.452      ;
; 1.236 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.454      ;
; 1.248 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.466      ;
; 1.253 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.470      ;
; 1.262 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.480      ;
; 1.263 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.481      ;
; 1.305 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.523      ;
; 1.311 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.528      ;
; 1.311 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.529      ;
; 1.329 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.547      ;
; 1.334 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.552      ;
; 1.343 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.069      ; 1.569      ;
; 1.350 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.568      ;
; 1.358 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.576      ;
; 1.366 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.585      ;
; 1.371 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.589      ;
; 1.375 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.070      ; 1.602      ;
; 1.388 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.068      ; 1.613      ;
; 1.389 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.606      ;
; 1.391 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.608      ;
; 1.406 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.624      ;
; 1.411 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.629      ;
; 1.414 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.632      ;
; 1.417 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.634      ;
; 1.418 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.627      ;
; 1.419 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.637      ;
; 1.436 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.053      ; 1.646      ;
; 1.443 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.069      ; 1.669      ;
; 1.445 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.663      ;
; 1.446 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.664      ;
; 1.453 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.070      ; 1.680      ;
; 1.455 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.664      ;
; 1.457 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.675      ;
; 1.461 ; count[0]                       ; LCD_Driver:driver|iDataIn[0]   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; -0.341     ; 0.797      ;
; 1.469 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.686      ;
; 1.471 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.691      ;
; 1.471 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.691      ;
; 1.471 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.691      ;
; 1.472 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.692      ;
; 1.488 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.706      ;
; 1.489 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.706      ;
; 1.505 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.723      ;
; 1.506 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.070      ; 1.733      ;
; 1.508 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.070      ; 1.735      ;
; 1.525 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.053      ; 1.735      ;
; 1.525 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.059      ; 1.741      ;
; 1.530 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.749      ;
; 1.535 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.069      ; 1.761      ;
; 1.535 ; LCD_Driver:driver|ZeroOne      ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.752      ;
; 1.539 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.050      ; 1.746      ;
; 1.541 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.759      ;
; 1.543 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.762      ;
; 1.552 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.053      ; 1.762      ;
; 1.555 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.069      ; 1.781      ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|clkOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[9]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[12]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[13]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[14]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[15]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[16]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[17]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[18]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[19]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[20]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[21]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[22]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[23]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[24]   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'                                                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|RS|clk                  ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[4]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[1]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[2]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[3]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[1]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[2]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[3]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[4]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[6]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[7]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|enableOut|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|iDataIn[0]|clk          ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]                          ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]                          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]|clk                      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; 2.239 ; 2.776 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; 3.488 ; 4.042 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.121 ; -1.564 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; -1.883 ; -2.327 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 8.130 ; 8.258 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 6.075 ; 6.141 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 6.658 ; 6.707 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 8.130 ; 8.258 ; Rise       ; clk                      ;
;  LEDs[3]  ; clk                      ; 6.272 ; 6.344 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 7.594 ; 7.793 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 5.936 ; 5.970 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 5.936 ; 5.970 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 5.795 ; 5.813 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 5.764 ; 5.798 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 5.829 ; 5.862 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 5.805 ; 5.837 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 5.805 ; 5.837 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.786 ; 5.817 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.863 ; 5.910 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 6.001 ; 6.042 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 5.553 ; 5.561 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 5.943 ; 6.005 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 5.943 ; 6.005 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 6.502 ; 6.548 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 7.964 ; 8.091 ; Rise       ; clk                      ;
;  LEDs[3]  ; clk                      ; 6.132 ; 6.201 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 7.402 ; 7.592 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 5.614 ; 5.646 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 5.780 ; 5.812 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 5.644 ; 5.662 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 5.614 ; 5.646 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 5.677 ; 5.708 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 5.654 ; 5.684 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 5.654 ; 5.684 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.635 ; 5.664 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.709 ; 5.753 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 5.842 ; 5.881 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 5.411 ; 5.418 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 242.84 MHz ; 242.84 MHz      ; clk                        ;                                                ;
; 275.25 MHz ; 275.25 MHz      ; clkDiv:clkDivSlow|clkOut   ;                                                ;
; 795.54 MHz ; 500.0 MHz       ; clkDiv1Hz:clkDiv1Hz|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.118 ; -112.069      ;
; clkDiv:clkDivSlow|clkOut   ; -2.633 ; -60.951       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -0.257 ; -0.446        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.197 ; -0.483        ;
; clkDiv:clkDivSlow|clkOut   ; 0.312  ; 0.000         ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.313  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -89.000       ;
; clkDiv:clkDivSlow|clkOut   ; -1.000 ; -29.000       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.000 ; -4.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.118 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 4.059      ;
; -2.938 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.879      ;
; -2.937 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.876      ;
; -2.932 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.873      ;
; -2.921 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.860      ;
; -2.882 ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.818      ;
; -2.851 ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.792      ;
; -2.792 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.731      ;
; -2.758 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.697      ;
; -2.746 ; clkDivRF:reClk|count1[4]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.682      ;
; -2.743 ; clkDivRF:reClk|count1[6]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.679      ;
; -2.723 ; clkDiv1Hz:clkDiv1Hz|count1[13] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.664      ;
; -2.687 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.626      ;
; -2.647 ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.583      ;
; -2.645 ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.581      ;
; -2.643 ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.582      ;
; -2.642 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.581      ;
; -2.614 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.553      ;
; -2.594 ; clkDivRF:reClk|count1[11]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.058     ; 3.531      ;
; -2.576 ; clkDivRF:reClk|count1[14]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.510      ;
; -2.556 ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.497      ;
; -2.556 ; clkDivRF:reClk|count1[5]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.058     ; 3.493      ;
; -2.536 ; clkDivRF:reClk|count1[7]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.472      ;
; -2.533 ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.474      ;
; -2.520 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.459      ;
; -2.519 ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.460      ;
; -2.514 ; clkDiv:clkDivSlow|count1[7]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.455      ;
; -2.498 ; clkDivRF:reClk|count1[10]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.058     ; 3.435      ;
; -2.497 ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.438      ;
; -2.496 ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.432      ;
; -2.493 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.432      ;
; -2.474 ; clkDivRF:reClk|count1[15]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.058     ; 3.411      ;
; -2.473 ; clkDivRF:reClk|count1[12]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.058     ; 3.410      ;
; -2.463 ; clkDiv:clkDivSlow|count1[3]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.404      ;
; -2.463 ; clkDivRF:reClk|count1[13]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.058     ; 3.400      ;
; -2.460 ; clkDivRF:reClk|count1[22]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.394      ;
; -2.460 ; clkDivRF:reClk|count1[8]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.396      ;
; -2.458 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.399      ;
; -2.456 ; clkDivRF:reClk|count1[25]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.390      ;
; -2.455 ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.396      ;
; -2.437 ; clkDiv:clkDivSlow|count1[9]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.378      ;
; -2.434 ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.375      ;
; -2.433 ; clkDiv:clkDivSlow|count1[8]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.374      ;
; -2.418 ; clkDivRF:reClk|count1[21]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.352      ;
; -2.414 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.355      ;
; -2.413 ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.354      ;
; -2.409 ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.350      ;
; -2.406 ; clkDivRF:reClk|count1[3]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.059     ; 3.342      ;
; -2.399 ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.340      ;
; -2.398 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.337      ;
; -2.389 ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.330      ;
; -2.377 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.318      ;
; -2.360 ; clkDivRF:reClk|count1[20]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.294      ;
; -2.355 ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.296      ;
; -2.340 ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.281      ;
; -2.335 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.276      ;
; -2.326 ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.267      ;
; -2.305 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.246      ;
; -2.301 ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.242      ;
; -2.289 ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.230      ;
; -2.287 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 3.229      ;
; -2.286 ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.227      ;
; -2.274 ; clkDivRF:reClk|count1[23]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.208      ;
; -2.249 ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.190      ;
; -2.241 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.181      ;
; -2.230 ; clkDivRF:reClk|count1[16]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.164      ;
; -2.223 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.164      ;
; -2.222 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.163      ;
; -2.222 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.163      ;
; -2.220 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.161      ;
; -2.219 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.160      ;
; -2.206 ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.147      ;
; -2.203 ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.144      ;
; -2.167 ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|count1[21]      ; clk          ; clk         ; 1.000        ; -0.052     ; 3.110      ;
; -2.167 ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|count1[23]      ; clk          ; clk         ; 1.000        ; -0.052     ; 3.110      ;
; -2.165 ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.106      ;
; -2.149 ; clkDivRF:reClk|count1[24]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.083      ;
; -2.143 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.083      ;
; -2.127 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.067      ;
; -2.107 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 3.049      ;
; -2.101 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 3.043      ;
; -2.082 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.020      ;
; -2.066 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.004      ;
; -2.061 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.001      ;
; -2.060 ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.001      ;
; -2.055 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.995      ;
; -2.043 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.984      ;
; -2.042 ; clkDivRF:reClk|count1[4]       ; clkDivRF:reClk|count1[21]      ; clk          ; clk         ; 1.000        ; -0.052     ; 2.985      ;
; -2.042 ; clkDivRF:reClk|count1[4]       ; clkDivRF:reClk|count1[23]      ; clk          ; clk         ; 1.000        ; -0.052     ; 2.985      ;
; -2.042 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.981      ;
; -2.042 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.983      ;
; -2.042 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.983      ;
; -2.041 ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|count1[19]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.981      ;
; -2.041 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.980      ;
; -2.041 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.980      ;
; -2.040 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.981      ;
; -2.039 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.978      ;
; -2.039 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.980      ;
; -2.038 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.977      ;
; -2.037 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.978      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv:clkDivSlow|clkOut'                                                                                                                 ;
+--------+-------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.633 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.573      ;
; -2.615 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.555      ;
; -2.580 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.522      ;
; -2.532 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.472      ;
; -2.520 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.462      ;
; -2.500 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.431      ;
; -2.464 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|ZeroOne      ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.253     ; 2.696      ;
; -2.442 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.373      ;
; -2.432 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[3]    ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.252     ; 2.665      ;
; -2.432 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[1]    ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.252     ; 2.665      ;
; -2.432 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[2]    ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.252     ; 2.665      ;
; -2.432 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[0]    ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.252     ; 2.665      ;
; -2.402 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.342      ;
; -2.386 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[6]   ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.261     ; 2.610      ;
; -2.383 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.315      ;
; -2.380 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.313      ;
; -2.378 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.310      ;
; -2.376 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.308      ;
; -2.372 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.304      ;
; -2.368 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.300      ;
; -2.340 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.280      ;
; -2.322 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.255      ;
; -2.304 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.235      ;
; -2.302 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[1]   ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.261     ; 2.526      ;
; -2.297 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[4]   ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.261     ; 2.521      ;
; -2.291 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[3]   ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.261     ; 2.515      ;
; -2.287 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[2]   ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.261     ; 2.511      ;
; -2.282 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.224      ;
; -2.281 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.223      ;
; -2.267 ; LCD_Driver:driver|iDataIn[12] ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.209      ;
; -2.263 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.197      ;
; -2.258 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.192      ;
; -2.256 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.190      ;
; -2.252 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.186      ;
; -2.248 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.182      ;
; -2.246 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.177      ;
; -2.243 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.185      ;
; -2.233 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 3.183      ;
; -2.209 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.150      ;
; -2.209 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.150      ;
; -2.209 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.150      ;
; -2.209 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.150      ;
; -2.206 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.146      ;
; -2.187 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.119      ;
; -2.186 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.117      ;
; -2.182 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.114      ;
; -2.180 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.112      ;
; -2.176 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.108      ;
; -2.172 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.104      ;
; -2.170 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.113      ;
; -2.170 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.113      ;
; -2.170 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.113      ;
; -2.170 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.113      ;
; -2.161 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.092      ;
; -2.158 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.097      ;
; -2.123 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.066      ;
; -2.123 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.066      ;
; -2.123 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.066      ;
; -2.123 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.066      ;
; -2.120 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.053      ;
; -2.115 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.048      ;
; -2.115 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[7]    ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.254     ; 2.346      ;
; -2.114 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[5]    ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.254     ; 2.345      ;
; -2.110 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[6]    ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.254     ; 2.341      ;
; -2.103 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.034      ;
; -2.098 ; LCD_Driver:driver|count[3]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 3.048      ;
; -2.091 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.023      ;
; -2.086 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.017      ;
; -2.068 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 2.999      ;
; -2.066 ; LCD_Driver:driver|ienable     ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 3.016      ;
; -2.063 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.003      ;
; -2.062 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.003      ;
; -2.062 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.003      ;
; -2.062 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.003      ;
; -2.062 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.003      ;
; -2.057 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 2.990      ;
; -2.044 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 2.976      ;
; -2.044 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 2.985      ;
; -2.044 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 2.985      ;
; -2.043 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 2.993      ;
; -2.043 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 2.976      ;
; -2.039 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 2.971      ;
; -2.038 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 2.979      ;
; -2.037 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 2.969      ;
; -2.033 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 2.965      ;
; -2.029 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 2.960      ;
; -2.029 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 2.961      ;
; -2.024 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 2.972      ;
; -2.022 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 2.964      ;
; -2.017 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 2.959      ;
; -2.007 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.958      ;
; -2.007 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.958      ;
; -2.007 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.958      ;
; -2.007 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.958      ;
; -2.003 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 2.937      ;
; -1.998 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 2.938      ;
; -1.998 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 2.932      ;
+--------+-------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                         ;
+--------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; -0.257 ; count[2]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 1.198      ;
; -0.145 ; count[0]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 1.086      ;
; -0.116 ; count[0]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 1.057      ;
; -0.073 ; count[3]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 1.014      ;
; -0.039 ; count[1]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.980      ;
; 0.003  ; count[1]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.938      ;
; 0.005  ; count[1]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.936      ;
; 0.016  ; count[2]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.925      ;
; 0.039  ; count[0]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.902      ;
; 0.063  ; count[2]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.878      ;
; 0.174  ; count[3]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.767      ;
; 0.358  ; count[3]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; count[0]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; count[1]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 0.583      ;
+--------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                             ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.197 ; clkDiv1Hz:clkDiv1Hz|clkOut     ; LEDs[4]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; 2.218      ; 2.375      ;
; -0.170 ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; 2.218      ; 2.402      ;
; -0.116 ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; 0.000        ; 2.220      ; 2.458      ;
; 0.303  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; LEDs[4]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; -0.500       ; 2.218      ; 2.375      ;
; 0.312  ; clkDivRF:reClk|clkOut          ; clkDivRF:reClk|clkOut          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.332  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; -0.500       ; 2.218      ; 2.404      ;
; 0.347  ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.348  ; clkDivRF:reClk|count1[25]      ; clkDivRF:reClk|count1[25]      ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.397  ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; -0.500       ; 2.220      ; 2.471      ;
; 0.499  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[13]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.499  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500  ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501  ; clkDivRF:reClk|count1[3]       ; clkDivRF:reClk|count1[3]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501  ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501  ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.503  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503  ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|count1[2]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|count1[1]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.504  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.505  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.511  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDivRF:reClk|count1[16]      ; clkDivRF:reClk|count1[16]      ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[10]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivRF:reClk|count1[8]       ; clkDivRF:reClk|count1[8]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDivRF:reClk|count1[24]      ; clkDivRF:reClk|count1[24]      ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|count1[9]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivRF:reClk|count1[7]       ; clkDivRF:reClk|count1[7]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivRF:reClk|count1[14]      ; clkDivRF:reClk|count1[14]      ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivRF:reClk|count1[4]       ; clkDivRF:reClk|count1[4]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivRF:reClk|count1[6]       ; clkDivRF:reClk|count1[6]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clkDivRF:reClk|count1[22]      ; clkDivRF:reClk|count1[22]      ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.599  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.798      ;
; 0.640  ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.839      ;
; 0.722  ; count[3]                       ; LEDs[3]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; -0.187     ; 0.709      ;
; 0.744  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.745  ; clkDivRF:reClk|count1[3]       ; clkDivRF:reClk|count1[4]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.943      ;
; 0.746  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.748  ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|count1[2]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.748  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.749  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.750  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.752  ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|count1[3]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.752  ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|count1[1]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.752  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.754  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.754  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.755  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756  ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.757  ; clkDivRF:reClk|count1[23]      ; clkDivRF:reClk|count1[24]      ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.757  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.956      ;
; 0.758  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.759  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|count1[4]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|count1[2]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivRF:reClk|count1[7]       ; clkDivRF:reClk|count1[8]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clkDivRF:reClk|count1[21]      ; clkDivRF:reClk|count1[22]      ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.762  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; clkDivRF:reClk|count1[8]       ; clkDivRF:reClk|count1[9]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clkDivRF:reClk|count1[24]      ; clkDivRF:reClk|count1[25]      ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.765  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.765  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.766  ; clkDivRF:reClk|count1[6]       ; clkDivRF:reClk|count1[7]       ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.768  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.768  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.967      ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv:clkDivSlow|clkOut'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.312 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.547 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.745      ;
; 0.715 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.914      ;
; 0.744 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.942      ;
; 0.756 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.954      ;
; 0.783 ; LCD_Driver:driver|dataOut[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.981      ;
; 0.800 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.998      ;
; 0.824 ; LCD_Driver:driver|dataOut[0]   ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.022      ;
; 0.854 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.053      ;
; 0.877 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.075      ;
; 0.881 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.079      ;
; 0.885 ; LCD_Driver:driver|enableOut    ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.083      ;
; 0.892 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.090      ;
; 0.911 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.109      ;
; 0.911 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.110      ;
; 0.912 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.111      ;
; 0.924 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.051      ; 1.119      ;
; 0.926 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.124      ;
; 0.931 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.129      ;
; 0.935 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.047      ; 1.126      ;
; 0.955 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.153      ;
; 0.957 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.155      ;
; 0.968 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.166      ;
; 0.985 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.183      ;
; 0.999 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.197      ;
; 1.001 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.199      ;
; 1.020 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.218      ;
; 1.020 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.226      ;
; 1.047 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.237      ;
; 1.072 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.278      ;
; 1.081 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.279      ;
; 1.089 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.287      ;
; 1.092 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.291      ;
; 1.093 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.292      ;
; 1.096 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.295      ;
; 1.096 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.295      ;
; 1.104 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.302      ;
; 1.112 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.310      ;
; 1.112 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.053      ; 1.309      ;
; 1.128 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.327      ;
; 1.134 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.332      ;
; 1.135 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.333      ;
; 1.172 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.371      ;
; 1.180 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.379      ;
; 1.188 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.386      ;
; 1.191 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.397      ;
; 1.193 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.392      ;
; 1.197 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.395      ;
; 1.210 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.408      ;
; 1.235 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.433      ;
; 1.238 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.436      ;
; 1.244 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.444      ;
; 1.251 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.450      ;
; 1.255 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.454      ;
; 1.256 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.455      ;
; 1.259 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.466      ;
; 1.259 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.053      ; 1.456      ;
; 1.265 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.470      ;
; 1.268 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.467      ;
; 1.276 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.474      ;
; 1.281 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.479      ;
; 1.292 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.490      ;
; 1.293 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.491      ;
; 1.296 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.486      ;
; 1.297 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.496      ;
; 1.311 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.509      ;
; 1.312 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.057      ; 1.513      ;
; 1.312 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.057      ; 1.513      ;
; 1.315 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.521      ;
; 1.315 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.057      ; 1.516      ;
; 1.316 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.057      ; 1.517      ;
; 1.317 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.047      ; 1.508      ;
; 1.326 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.516      ;
; 1.329 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.536      ;
; 1.347 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.554      ;
; 1.353 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.551      ;
; 1.353 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.551      ;
; 1.365 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.563      ;
; 1.368 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.053      ; 1.565      ;
; 1.372 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.579      ;
; 1.375 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.574      ;
; 1.384 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.590      ;
; 1.386 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.585      ;
; 1.388 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.587      ;
; 1.388 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.047      ; 1.579      ;
; 1.398 ; count[0]                       ; LCD_Driver:driver|iDataIn[0]   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; -0.343     ; 0.719      ;
; 1.400 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.590      ;
; 1.401 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.599      ;
; 1.405 ; LCD_Driver:driver|ZeroOne      ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.603      ;
; 1.405 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.611      ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                         ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.313 ; count[3]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; count[1]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; count[0]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.519      ;
; 0.458 ; count[3]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.656      ;
; 0.554 ; count[0]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.752      ;
; 0.557 ; count[2]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.755      ;
; 0.573 ; count[2]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.771      ;
; 0.628 ; count[1]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.826      ;
; 0.629 ; count[1]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.827      ;
; 0.644 ; count[1]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.842      ;
; 0.680 ; count[0]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.878      ;
; 0.724 ; count[3]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.922      ;
; 0.742 ; count[0]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.940      ;
; 0.796 ; count[2]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 0.994      ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|clkOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[9]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[6]  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|RS|clk                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[0]|clk           ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[1]|clk           ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[2]|clk           ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[3]|clk           ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[4]|clk           ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[1]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[2]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[3]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[1]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[2]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[3]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[4]|clk          ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]                          ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]                          ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]                          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]|clk                      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.996 ; 2.409 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; 3.167 ; 3.572 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; -0.987 ; -1.337 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; -1.696 ; -2.065 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 7.780 ; 7.823 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 5.771 ; 5.803 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 6.324 ; 6.288 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 7.780 ; 7.823 ; Rise       ; clk                      ;
;  LEDs[3]  ; clk                      ; 5.955 ; 5.960 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 7.182 ; 7.269 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 5.565 ; 5.557 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 5.565 ; 5.557 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 5.443 ; 5.423 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 5.415 ; 5.407 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 5.474 ; 5.464 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 5.451 ; 5.441 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 5.451 ; 5.441 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.433 ; 5.425 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.501 ; 5.490 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 5.622 ; 5.623 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 5.218 ; 5.198 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 5.653 ; 5.683 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 5.653 ; 5.683 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 6.183 ; 6.148 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 7.629 ; 7.673 ; Rise       ; clk                      ;
;  LEDs[3]  ; clk                      ; 5.828 ; 5.832 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 7.008 ; 7.090 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 5.280 ; 5.273 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 5.424 ; 5.417 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 5.307 ; 5.288 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 5.280 ; 5.273 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 5.338 ; 5.327 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 5.315 ; 5.305 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 5.315 ; 5.305 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.297 ; 5.289 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.362 ; 5.351 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 5.479 ; 5.479 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 5.091 ; 5.071 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.655 ; -42.625       ;
; clkDiv:clkDivSlow|clkOut   ; -1.319 ; -29.088       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.213  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.184 ; -0.533        ;
; clkDiv:clkDivSlow|clkOut   ; 0.185  ; 0.000         ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.187  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -93.816       ;
; clkDiv:clkDivSlow|clkOut   ; -1.000 ; -29.000       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.000 ; -4.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.655 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.607      ;
; -1.537 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.489      ;
; -1.535 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.487      ;
; -1.488 ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.437      ;
; -1.488 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.438      ;
; -1.481 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.431      ;
; -1.473 ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.425      ;
; -1.417 ; clkDivRF:reClk|count1[4]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.366      ;
; -1.416 ; clkDivRF:reClk|count1[6]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.365      ;
; -1.403 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.353      ;
; -1.400 ; clkDiv1Hz:clkDiv1Hz|count1[13] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.352      ;
; -1.372 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.322      ;
; -1.367 ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.316      ;
; -1.365 ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.314      ;
; -1.343 ; clkDivRF:reClk|count1[11]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.292      ;
; -1.343 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.293      ;
; -1.322 ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.272      ;
; -1.322 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.272      ;
; -1.321 ; clkDivRF:reClk|count1[5]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.270      ;
; -1.304 ; clkDivRF:reClk|count1[14]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.251      ;
; -1.294 ; clkDivRF:reClk|count1[7]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.243      ;
; -1.280 ; clkDivRF:reClk|count1[21]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.227      ;
; -1.280 ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.229      ;
; -1.280 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.230      ;
; -1.279 ; clkDivRF:reClk|count1[12]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.228      ;
; -1.277 ; clkDivRF:reClk|count1[10]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.226      ;
; -1.273 ; clkDivRF:reClk|count1[15]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.222      ;
; -1.269 ; clkDivRF:reClk|count1[13]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.218      ;
; -1.239 ; clkDivRF:reClk|count1[8]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.188      ;
; -1.236 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.186      ;
; -1.233 ; clkDivRF:reClk|count1[20]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.180      ;
; -1.223 ; clkDivRF:reClk|count1[3]       ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.172      ;
; -1.221 ; clkDivRF:reClk|count1[22]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.168      ;
; -1.220 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.170      ;
; -1.216 ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.168      ;
; -1.214 ; clkDivRF:reClk|count1[25]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.161      ;
; -1.185 ; clkDiv:clkDivSlow|count1[7]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.137      ;
; -1.180 ; clkDivRF:reClk|count1[23]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.127      ;
; -1.178 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.128      ;
; -1.166 ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 2.119      ;
; -1.149 ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.101      ;
; -1.144 ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.096      ;
; -1.144 ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.096      ;
; -1.143 ; clkDiv:clkDivSlow|count1[3]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.095      ;
; -1.130 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.084      ;
; -1.128 ; clkDiv:clkDivSlow|count1[9]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.080      ;
; -1.127 ; clkDiv:clkDivSlow|count1[8]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.079      ;
; -1.122 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 2.075      ;
; -1.121 ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.073      ;
; -1.117 ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 2.070      ;
; -1.095 ; clkDivRF:reClk|count1[16]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.040     ; 2.042      ;
; -1.090 ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 2.043      ;
; -1.088 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.039      ;
; -1.086 ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 2.039      ;
; -1.084 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 2.037      ;
; -1.083 ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 2.036      ;
; -1.078 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.030      ;
; -1.077 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.029      ;
; -1.076 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.028      ;
; -1.072 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.024      ;
; -1.072 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.024      ;
; -1.071 ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 2.024      ;
; -1.058 ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.010      ;
; -1.057 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.009      ;
; -1.043 ; clkDivRF:reClk|count1[24]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.990      ;
; -1.028 ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 1.981      ;
; -1.019 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.971      ;
; -1.012 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.966      ;
; -1.010 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.964      ;
; -1.006 ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.958      ;
; -1.003 ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 1.956      ;
; -0.999 ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.951      ;
; -0.992 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 1.945      ;
; -0.987 ; clkDivRF:reClk|count1[19]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.936      ;
; -0.985 ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 1.938      ;
; -0.985 ; clkDivRF:reClk|count1[18]      ; clkDivRF:reClk|clkOut          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.934      ;
; -0.981 ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|count1[23]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.935      ;
; -0.980 ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|count1[21]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.934      ;
; -0.970 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.921      ;
; -0.968 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.919      ;
; -0.963 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.915      ;
; -0.960 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.912      ;
; -0.959 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.911      ;
; -0.958 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.910      ;
; -0.958 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.910      ;
; -0.957 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.909      ;
; -0.956 ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.908      ;
; -0.956 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.908      ;
; -0.956 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.908      ;
; -0.954 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.906      ;
; -0.954 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.906      ;
; -0.952 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.904      ;
; -0.952 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.904      ;
; -0.948 ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.902      ;
; -0.946 ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 1.899      ;
; -0.942 ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.895      ;
; -0.941 ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.893      ;
; -0.930 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.882      ;
; -0.928 ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 1.881      ;
; -0.928 ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.034     ; 1.881      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv:clkDivSlow|clkOut'                                                                                                               ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.319 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.268      ;
; -1.300 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.249      ;
; -1.267 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[6] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.094     ; 1.650      ;
; -1.265 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|ZeroOne    ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.088     ; 1.654      ;
; -1.243 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.193      ;
; -1.238 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[3]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.088     ; 1.627      ;
; -1.238 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[1]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.088     ; 1.627      ;
; -1.238 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[2]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.088     ; 1.627      ;
; -1.238 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[0]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.088     ; 1.627      ;
; -1.216 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.165      ;
; -1.215 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.165      ;
; -1.203 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[1] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.094     ; 1.586      ;
; -1.198 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[2] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.094     ; 1.581      ;
; -1.198 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[4] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.094     ; 1.581      ;
; -1.196 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|dataOut[3] ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.094     ; 1.579      ;
; -1.129 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.078      ;
; -1.126 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 2.068      ;
; -1.118 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.061      ;
; -1.114 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 2.056      ;
; -1.113 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.056      ;
; -1.113 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.056      ;
; -1.111 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.054      ;
; -1.111 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.054      ;
; -1.109 ; LCD_Driver:driver|iDataIn[12] ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 2.060      ;
; -1.077 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.026      ;
; -1.072 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.042     ; 2.017      ;
; -1.067 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.042     ; 2.012      ;
; -1.067 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.042     ; 2.012      ;
; -1.065 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.042     ; 2.010      ;
; -1.065 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.042     ; 2.010      ;
; -1.063 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.013      ;
; -1.052 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[5]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.089     ; 1.440      ;
; -1.051 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[7]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.089     ; 1.439      ;
; -1.049 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[6]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.089     ; 1.437      ;
; -1.046 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.990      ;
; -1.039 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 1.990      ;
; -1.031 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 1.982      ;
; -1.020 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.963      ;
; -1.015 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.958      ;
; -1.015 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.958      ;
; -1.013 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.956      ;
; -1.013 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.956      ;
; -1.002 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.946      ;
; -0.998 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.030     ; 1.955      ;
; -0.994 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 1.936      ;
; -0.988 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 1.930      ;
; -0.987 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.936      ;
; -0.987 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.936      ;
; -0.987 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.936      ;
; -0.987 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.936      ;
; -0.982 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 1.938      ;
; -0.979 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.928      ;
; -0.971 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|RS         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 1.913      ;
; -0.957 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.900      ;
; -0.955 ; clkDivRF:reClk|clkOut         ; LCD_Driver:driver|bitNum[4]  ; clk                      ; clkDiv:clkDivSlow|clkOut ; 0.500        ; -0.090     ; 1.342      ;
; -0.952 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.895      ;
; -0.952 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.895      ;
; -0.950 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.893      ;
; -0.950 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.893      ;
; -0.948 ; LCD_Driver:driver|ienable     ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.030     ; 1.905      ;
; -0.947 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[7] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.033     ; 1.901      ;
; -0.935 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.885      ;
; -0.931 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 1.873      ;
; -0.926 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.874      ;
; -0.925 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|RS         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.869      ;
; -0.922 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 1.873      ;
; -0.921 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.864      ;
; -0.917 ; LCD_Driver:driver|count[3]    ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 1.873      ;
; -0.916 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.865      ;
; -0.912 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 1.854      ;
; -0.911 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.861      ;
; -0.911 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.861      ;
; -0.911 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.861      ;
; -0.911 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.861      ;
; -0.906 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[7] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.040     ; 1.853      ;
; -0.905 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.849      ;
; -0.900 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 1.842      ;
; -0.900 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.844      ;
; -0.900 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.844      ;
; -0.899 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.843      ;
; -0.898 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.842      ;
; -0.898 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.842      ;
; -0.895 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 1.837      ;
; -0.894 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.838      ;
; -0.894 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.838      ;
; -0.893 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.030     ; 1.850      ;
; -0.893 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.030     ; 1.850      ;
; -0.893 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.030     ; 1.850      ;
; -0.893 ; LCD_Driver:driver|irst        ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.030     ; 1.850      ;
; -0.892 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.836      ;
; -0.892 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.836      ;
; -0.887 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 1.829      ;
; -0.883 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 1.838      ;
; -0.883 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 1.838      ;
; -0.883 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 1.838      ;
; -0.883 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 1.838      ;
; -0.880 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.830      ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                        ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.213 ; count[2]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.738      ;
; 0.284 ; count[0]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.667      ;
; 0.318 ; count[0]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.633      ;
; 0.335 ; count[1]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.616      ;
; 0.345 ; count[3]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.606      ;
; 0.378 ; count[2]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.573      ;
; 0.386 ; count[1]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.565      ;
; 0.386 ; count[1]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.565      ;
; 0.388 ; count[0]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.563      ;
; 0.409 ; count[2]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.542      ;
; 0.484 ; count[3]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.467      ;
; 0.592 ; count[3]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; count[0]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; count[1]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                             ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.184 ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; 1.401      ; 1.436      ;
; -0.177 ; clkDiv1Hz:clkDiv1Hz|clkOut     ; LEDs[4]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; 1.401      ; 1.443      ;
; -0.172 ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; 0.000        ; 1.404      ; 1.451      ;
; 0.188  ; clkDivRF:reClk|clkOut          ; clkDivRF:reClk|clkOut          ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.206  ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; clkDivRF:reClk|count1[25]      ; clkDivRF:reClk|count1[25]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.298  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[13]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; clkDivRF:reClk|count1[3]       ; clkDivRF:reClk|count1[3]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|count1[2]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|count1[1]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.302  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.305  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivRF:reClk|count1[16]      ; clkDivRF:reClk|count1[16]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[10]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivRF:reClk|count1[9]       ; clkDivRF:reClk|count1[9]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivRF:reClk|count1[8]       ; clkDivRF:reClk|count1[8]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivRF:reClk|count1[4]       ; clkDivRF:reClk|count1[4]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivRF:reClk|count1[6]       ; clkDivRF:reClk|count1[6]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivRF:reClk|count1[7]       ; clkDivRF:reClk|count1[7]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivRF:reClk|count1[14]      ; clkDivRF:reClk|count1[14]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivRF:reClk|count1[24]      ; clkDivRF:reClk|count1[24]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivRF:reClk|count1[22]      ; clkDivRF:reClk|count1[22]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.349  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.373  ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.492      ;
; 0.391  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; -0.500       ; 1.401      ; 1.511      ;
; 0.422  ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; -0.500       ; 1.404      ; 1.545      ;
; 0.440  ; count[3]                       ; LEDs[3]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; -0.151     ; 0.403      ;
; 0.447  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.447  ; clkDivRF:reClk|count1[3]       ; clkDivRF:reClk|count1[4]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.449  ; clkDivRF:reClk|count1[1]       ; clkDivRF:reClk|count1[2]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.449  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.454  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDivRF:reClk|count1[23]      ; clkDivRF:reClk|count1[24]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clkDivRF:reClk|count1[7]       ; clkDivRF:reClk|count1[8]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDivRF:reClk|count1[21]      ; clkDivRF:reClk|count1[22]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; clkDivRF:reClk|count1[23]      ; clkDivRF:reClk|count1[23]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|count1[3]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|count1[1]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clkDivRF:reClk|count1[21]      ; clkDivRF:reClk|count1[21]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461  ; clkDivRF:reClk|count1[2]       ; clkDivRF:reClk|count1[4]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462  ; clkDivRF:reClk|count1[0]       ; clkDivRF:reClk|count1[2]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.462  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.463  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.464  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDivRF:reClk|count1[8]       ; clkDivRF:reClk|count1[9]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivRF:reClk|count1[6]       ; clkDivRF:reClk|count1[7]       ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clkDivRF:reClk|count1[24]      ; clkDivRF:reClk|count1[25]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clkDivRF:reClk|count1[14]      ; clkDivRF:reClk|count1[16]      ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.587      ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv:clkDivSlow|clkOut'                                                                                                                  ;
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.185 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.327 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.449      ;
; 0.414 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.536      ;
; 0.439 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.560      ;
; 0.447 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.569      ;
; 0.459 ; LCD_Driver:driver|dataOut[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.581      ;
; 0.469 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.590      ;
; 0.489 ; LCD_Driver:driver|dataOut[0]   ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.611      ;
; 0.494 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.617      ;
; 0.526 ; LCD_Driver:driver|enableOut    ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.648      ;
; 0.530 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.652      ;
; 0.531 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.654      ;
; 0.532 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.654      ;
; 0.533 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.656      ;
; 0.538 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.660      ;
; 0.541 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.663      ;
; 0.544 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.036      ; 0.664      ;
; 0.555 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.677      ;
; 0.568 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.690      ;
; 0.570 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.692      ;
; 0.571 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.692      ;
; 0.577 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.699      ;
; 0.577 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.699      ;
; 0.579 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.695      ;
; 0.581 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.703      ;
; 0.599 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.720      ;
; 0.603 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.724      ;
; 0.608 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.043      ; 0.735      ;
; 0.608 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.031      ; 0.723      ;
; 0.622 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.044      ; 0.750      ;
; 0.648 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.036      ; 0.768      ;
; 0.662 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.785      ;
; 0.662 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.784      ;
; 0.668 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.791      ;
; 0.671 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.793      ;
; 0.678 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.801      ;
; 0.678 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.800      ;
; 0.679 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.801      ;
; 0.679 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.802      ;
; 0.681 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.804      ;
; 0.681 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.803      ;
; 0.683 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.805      ;
; 0.694 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.817      ;
; 0.698 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.819      ;
; 0.707 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.044      ; 0.835      ;
; 0.708 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.830      ;
; 0.712 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.835      ;
; 0.716 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.839      ;
; 0.719 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.841      ;
; 0.726 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.040      ; 0.850      ;
; 0.727 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.849      ;
; 0.728 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.045      ; 0.857      ;
; 0.731 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.854      ;
; 0.738 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.043      ; 0.865      ;
; 0.754 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.876      ;
; 0.756 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.877      ;
; 0.759 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.043      ; 0.886      ;
; 0.760 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.883      ;
; 0.761 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.031      ; 0.876      ;
; 0.762 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.885      ;
; 0.764 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.886      ;
; 0.764 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.885      ;
; 0.769 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.033      ; 0.886      ;
; 0.771 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.894      ;
; 0.774 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.045      ; 0.903      ;
; 0.780 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.902      ;
; 0.783 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.031      ; 0.898      ;
; 0.783 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.905      ;
; 0.785 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.907      ;
; 0.793 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.914      ;
; 0.793 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.916      ;
; 0.798 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.045      ; 0.927      ;
; 0.805 ; LCD_Driver:driver|ZeroOne      ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.927      ;
; 0.814 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.040      ; 0.938      ;
; 0.814 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.040      ; 0.938      ;
; 0.815 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.931      ;
; 0.816 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.040      ; 0.940      ;
; 0.817 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.040      ; 0.941      ;
; 0.818 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.939      ;
; 0.818 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.030      ; 0.932      ;
; 0.824 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.036      ; 0.944      ;
; 0.829 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.043      ; 0.956      ;
; 0.831 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.954      ;
; 0.832 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.955      ;
; 0.833 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.955      ;
; 0.833 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.036      ; 0.953      ;
; 0.834 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.043      ; 0.961      ;
; 0.836 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.045      ; 0.965      ;
; 0.845 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.033      ; 0.962      ;
; 0.846 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.967      ;
+-------+--------------------------------+--------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                         ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.187 ; count[3]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count[1]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; count[0]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.314      ;
; 0.270 ; count[3]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.390      ;
; 0.336 ; count[0]  ; count[1] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.456      ;
; 0.337 ; count[2]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.457      ;
; 0.344 ; count[2]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.464      ;
; 0.366 ; count[1]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.486      ;
; 0.384 ; count[1]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.504      ;
; 0.387 ; count[1]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.507      ;
; 0.397 ; count[0]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.517      ;
; 0.433 ; count[3]  ; count[0] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.553      ;
; 0.453 ; count[0]  ; count[3] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.573      ;
; 0.467 ; count[2]  ; count[2] ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.587      ;
+-------+-----------+----------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|clkOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivRF:reClk|count1[9]       ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[4]~reg0                   ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|ZeroOne|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|cntCurPos[0]|clk        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|cntCurPos[1]|clk        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[1]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[0]|clk          ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[1]|clk          ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[2]|clk          ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[3]|clk          ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[4]|clk          ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[6]|clk          ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|iDataIn[0]|clk          ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|iDataIn[1]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|RS|clk                  ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]                          ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]                          ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.368  ; 0.584        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]                          ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]|clk                      ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[3]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.230 ; 1.934 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; 1.894 ; 2.635 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; -0.606 ; -1.224 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; -1.025 ; -1.654 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 4.946 ; 5.233 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 3.659 ; 3.764 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 3.984 ; 4.113 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 4.946 ; 5.233 ; Rise       ; clk                      ;
;  LEDs[3]  ; clk                      ; 3.779 ; 3.882 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 4.579 ; 4.821 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 3.611 ; 3.692 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 3.611 ; 3.692 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 3.538 ; 3.597 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 3.521 ; 3.582 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 3.564 ; 3.635 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 3.545 ; 3.614 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 3.545 ; 3.614 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 3.534 ; 3.597 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 3.577 ; 3.636 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 3.639 ; 3.736 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 3.384 ; 3.421 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 3.581 ; 3.682 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 3.581 ; 3.682 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 3.894 ; 4.018 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 4.851 ; 5.132 ; Rise       ; clk                      ;
;  LEDs[3]  ; clk                      ; 3.698 ; 3.796 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 4.466 ; 4.699 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 3.432 ; 3.490 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 3.519 ; 3.596 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 3.449 ; 3.505 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 3.432 ; 3.490 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 3.475 ; 3.541 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 3.455 ; 3.521 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 3.455 ; 3.521 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 3.444 ; 3.504 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 3.485 ; 3.542 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 3.546 ; 3.639 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 3.300 ; 3.336 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -3.610   ; -0.219 ; N/A      ; N/A     ; -3.000              ;
;  clk                        ; -3.610   ; -0.219 ; N/A      ; N/A     ; -3.000              ;
;  clkDiv1Hz:clkDiv1Hz|clkOut ; -0.414   ; 0.187  ; N/A      ; N/A     ; -1.000              ;
;  clkDiv:clkDivSlow|clkOut   ; -3.076   ; 0.185  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS             ; -207.028 ; -0.533 ; 0.0      ; 0.0     ; -126.816            ;
;  clk                        ; -136.738 ; -0.533 ; N/A      ; N/A     ; -93.816             ;
;  clkDiv1Hz:clkDiv1Hz|clkOut ; -0.933   ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clkDiv:clkDivSlow|clkOut   ; -69.357  ; 0.000  ; N/A      ; N/A     ; -29.000             ;
+-----------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; 2.239 ; 2.776 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; 3.488 ; 4.042 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; -0.606 ; -1.224 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; -1.025 ; -1.654 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 8.130 ; 8.258 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 6.075 ; 6.141 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 6.658 ; 6.707 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 8.130 ; 8.258 ; Rise       ; clk                      ;
;  LEDs[3]  ; clk                      ; 6.272 ; 6.344 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 7.594 ; 7.793 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 5.936 ; 5.970 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 5.936 ; 5.970 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 5.795 ; 5.813 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 5.764 ; 5.798 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 5.829 ; 5.862 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 5.805 ; 5.837 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 5.805 ; 5.837 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.786 ; 5.817 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.863 ; 5.910 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 6.001 ; 6.042 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 5.553 ; 5.561 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 3.581 ; 3.682 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 3.581 ; 3.682 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 3.894 ; 4.018 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 4.851 ; 5.132 ; Rise       ; clk                      ;
;  LEDs[3]  ; clk                      ; 3.698 ; 3.796 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 4.466 ; 4.699 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 3.432 ; 3.490 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 3.519 ; 3.596 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 3.449 ; 3.505 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 3.432 ; 3.490 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 3.475 ; 3.541 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 3.455 ; 3.521 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 3.455 ; 3.521 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 3.444 ; 3.504 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 3.485 ; 3.542 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 3.546 ; 3.639 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 3.300 ; 3.336 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstBt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 1964     ; 0        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clk                        ; 6        ; 2        ; 0        ; 0        ;
; clkDiv:clkDivSlow|clkOut   ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 16       ; 0        ; 0        ; 0        ;
; clk                        ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 40       ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 3        ; 0        ;
; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 0        ; 1175     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 1964     ; 0        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clk                        ; 6        ; 2        ; 0        ; 0        ;
; clkDiv:clkDivSlow|clkOut   ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 16       ; 0        ; 0        ; 0        ;
; clk                        ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 40       ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 3        ; 0        ;
; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 0        ; 1175     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 08 17:34:11 2012
Info: Command: quartus_sta LCD_top -c LCD_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDiv:clkDivSlow|clkOut clkDiv:clkDivSlow|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clkDiv1Hz:clkDiv1Hz|clkOut clkDiv1Hz:clkDiv1Hz|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.610
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.610      -136.738 clk 
    Info (332119):    -3.076       -69.357 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -0.414        -0.933 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332146): Worst-case hold slack is -0.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.219        -0.451 clk 
    Info (332119):     0.358         0.000 clkDiv1Hz:clkDiv1Hz|clkOut 
    Info (332119):     0.359         0.000 clkDiv:clkDivSlow|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -89.000 clk 
    Info (332119):    -1.000       -29.000 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -1.000        -4.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.118
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.118      -112.069 clk 
    Info (332119):    -2.633       -60.951 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -0.257        -0.446 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332146): Worst-case hold slack is -0.197
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.197        -0.483 clk 
    Info (332119):     0.312         0.000 clkDiv:clkDivSlow|clkOut 
    Info (332119):     0.313         0.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -89.000 clk 
    Info (332119):    -1.000       -29.000 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -1.000        -4.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.655
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.655       -42.625 clk 
    Info (332119):    -1.319       -29.088 clkDiv:clkDivSlow|clkOut 
    Info (332119):     0.213         0.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332146): Worst-case hold slack is -0.184
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.184        -0.533 clk 
    Info (332119):     0.185         0.000 clkDiv:clkDivSlow|clkOut 
    Info (332119):     0.187         0.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -93.816 clk 
    Info (332119):    -1.000       -29.000 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -1.000        -4.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 300 megabytes
    Info: Processing ended: Thu Mar 08 17:34:16 2012
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


