;redcode
;assert 1
	SPL 1, 1262
	ADD -297, @9660
	MOV @327, <-107
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	MOV @327, <-107
	SPL 1, 1262
	MOV @927, <7
	SPL 1, 1262
	SPL 1, 1262
	ADD -297, @9660
	SPL 1, 1162
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1162
	SPL 1, 1262
	MOV @327, <-107
	MOV @927, <7
	SPL 1, 1262
	SPL 1, 1262
	MOV @327, <-107
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1162
	SPL 1, 1262
	SPL 1, 1162
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1162
	SPL 1, 1262
	MOV @927, <7
	MOV @327, <-107
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1162
	SPL 1, 1262
	MOV @327, <-107
	MOV @927, <7
	SPL 1, 1262
	MOV @327, <-107
	SPL 1, 1262
	MOV @927, <7
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	MOV @327, <-107
	SPL 1, 1262
	MOV @327, <-107
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
	SPL 1, 1262
