TimeQuest Timing Analyzer report for experiment2b
Tue Oct 15 19:46:18 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 31. Fast Model Setup: 'CLOCK_50_I'
 32. Fast Model Hold: 'CLOCK_50_I'
 33. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 34. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; experiment2b                                                     ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 149.43 MHz ; 149.43 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.923  ; 0.000         ;
; CLOCK_50_I                                               ; 13.308 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.847 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.923 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.299      ; 2.412      ;
; 2.923 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.299      ; 2.412      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                      ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.308 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.724      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.368 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.664      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.503 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.529      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.597 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.435      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.625 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.407      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.696 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.336      ;
; 13.810 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.222      ;
; 13.810 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.222      ;
; 13.810 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.222      ;
; 13.810 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.222      ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                 ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; VGA_Controller:VGA_unit|counter_enable         ; VGA_Controller:VGA_unit|counter_enable         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_row_count[0]                              ; rect_row_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz               ; PB_Controller:PB_unit|clock_1kHz               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_width_count[5]                            ; rect_width_count[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_width_count[3]                            ; rect_width_count[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_width_count[4]                            ; rect_width_count[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_row_count[1]                              ; rect_row_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_row_count[2]                              ; rect_row_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_col_count[2]                              ; rect_col_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_col_count[0]                              ; rect_col_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_col_count[1]                              ; rect_col_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[0]                           ; rect_height_count[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[1]                           ; rect_height_count[1]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[2]                           ; rect_height_count[2]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[3]                           ; rect_height_count[3]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rect_height_count[4]                           ; rect_height_count[4]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_Controller:VGA_unit|oVGA_V_SYNC            ; VGA_Controller:VGA_unit|oVGA_V_SYNC            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_write_data[0]                             ; SRAM_write_data[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_we_n                                      ; SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][0]                            ; VGA_sram_data[2][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][8]                            ; VGA_sram_data[2][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][1]                            ; VGA_sram_data[2][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][9]                            ; VGA_sram_data[2][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][10]                           ; VGA_sram_data[2][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][2]                            ; VGA_sram_data[2][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][3]                            ; VGA_sram_data[2][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][11]                           ; VGA_sram_data[2][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][4]                            ; VGA_sram_data[2][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][12]                           ; VGA_sram_data[2][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][13]                           ; VGA_sram_data[2][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][5]                            ; VGA_sram_data[2][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][14]                           ; VGA_sram_data[2][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][6]                            ; VGA_sram_data[2][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][7]                            ; VGA_sram_data[2][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[2][15]                           ; VGA_sram_data[2][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][8]                            ; VGA_sram_data[1][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][0]                            ; VGA_sram_data[1][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][1]                            ; VGA_sram_data[1][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][9]                            ; VGA_sram_data[1][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][2]                            ; VGA_sram_data[1][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][10]                           ; VGA_sram_data[1][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][3]                            ; VGA_sram_data[1][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][11]                           ; VGA_sram_data[1][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][4]                            ; VGA_sram_data[1][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][12]                           ; VGA_sram_data[1][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][5]                            ; VGA_sram_data[1][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][13]                           ; VGA_sram_data[1][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][6]                            ; VGA_sram_data[1][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][14]                           ; VGA_sram_data[1][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][15]                           ; VGA_sram_data[1][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[1][7]                            ; VGA_sram_data[1][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][0]                            ; VGA_sram_data[0][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][8]                            ; VGA_sram_data[0][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][9]                            ; VGA_sram_data[0][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][1]                            ; VGA_sram_data[0][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][10]                           ; VGA_sram_data[0][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][2]                            ; VGA_sram_data[0][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][11]                           ; VGA_sram_data[0][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][3]                            ; VGA_sram_data[0][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][12]                           ; VGA_sram_data[0][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][4]                            ; VGA_sram_data[0][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][5]                            ; VGA_sram_data[0][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][13]                           ; VGA_sram_data[0][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][6]                            ; VGA_sram_data[0][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][14]                           ; VGA_sram_data[0][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][7]                            ; VGA_sram_data[0][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_sram_data[0][15]                           ; VGA_sram_data[0][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.515 ; PB_Controller:PB_unit|debounce_shift_reg[0][5] ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; VGA_sram_data[2][1]                            ; red_buf[1]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; VGA_sram_data[2][3]                            ; red_buf[3]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; VGA_red[4]                                     ; VGA_Controller:VGA_unit|oVGA_R[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][0] ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][3] ; PB_Controller:PB_unit|debounce_shift_reg[0][4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; PB_Controller:PB_unit|debounce_shift_reg[0][8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; SRAM_Controller:SRAM_unit|SRAM_read_data[13]   ; VGA_sram_data[1][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; VGA_sram_data[2][5]                            ; red_buf[5]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; VGA_sram_data[2][6]                            ; red_buf[6]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; VGA_sram_data[2][7]                            ; red_buf[7]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; SRAM_Controller:SRAM_unit|SRAM_read_data[15]   ; VGA_sram_data[0][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.527 ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]    ; VGA_sram_data[1][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; SRAM_address[17]                               ; SRAM_address[17]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; VGA_Controller:VGA_unit|V_Cont[9]              ; VGA_Controller:VGA_unit|V_Cont[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.537 ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; VGA_Controller:VGA_unit|H_Cont[9]              ; VGA_Controller:VGA_unit|H_Cont[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; rect_row_count[0]                              ; rect_row_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; rect_col_count[0]                              ; rect_col_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.809      ;
; 0.548 ; VGA_Controller:VGA_unit|H_Cont[7]              ; VGA_Controller:VGA_unit|oVGA_H_SYNC            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.814      ;
; 0.571 ; VGA_sram_data[2][0]                            ; red_buf[0]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.837      ;
; 0.647 ; VGA_green[9]                                   ; VGA_Controller:VGA_unit|oVGA_G[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.913      ;
; 0.649 ; VGA_red[3]                                     ; VGA_Controller:VGA_unit|oVGA_R[3]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.649 ; VGA_red[7]                                     ; VGA_Controller:VGA_unit|oVGA_R[7]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.649 ; VGA_green[5]                                   ; VGA_Controller:VGA_unit|oVGA_G[5]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.649 ; VGA_blue[5]                                    ; VGA_Controller:VGA_unit|oVGA_B[5]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.650 ; VGA_blue[4]                                    ; VGA_Controller:VGA_unit|oVGA_B[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.916      ;
; 0.651 ; VGA_green[6]                                   ; VGA_Controller:VGA_unit|oVGA_G[6]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.917      ;
; 0.652 ; VGA_green[4]                                   ; VGA_Controller:VGA_unit|oVGA_G[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.918      ;
; 0.653 ; VGA_green[2]                                   ; VGA_Controller:VGA_unit|oVGA_G[2]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.919      ;
; 0.657 ; VGA_sram_data[2][2]                            ; red_buf[2]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.923      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.847 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.299      ; 2.412      ;
; 6.847 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.299      ; 2.412      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.283 ; 4.283 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.432 ; 3.432 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.913 ; 3.913 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.283 ; 4.283 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.231 ; 4.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.141 ; 3.141 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.141 ; 3.141 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.279 ; 3.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.354 ; 3.354 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.744 ; 3.744 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.758 ; 3.758 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.656 ; 3.656 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.756 ; 3.756 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.710 ; 3.710 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.790 ; 3.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.741 ; 3.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.642 ; 3.642 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 5.172 ; 5.172 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 5.172 ; 5.172 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.077 ; 2.077 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.542 ; -4.542 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.542 ; -4.542 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.911 ; -2.911 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.202 ; -3.202 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.683 ; -3.683 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -4.053 ; -4.053 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -4.001 ; -4.001 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.911 ; -2.911 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.911 ; -2.911 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.049 ; -3.049 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.124 ; -3.124 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.514 ; -3.514 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.528 ; -3.528 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.426 ; -3.426 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.526 ; -3.526 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.480 ; -3.480 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.560 ; -3.560 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.511 ; -3.511 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.412 ; -3.412 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -4.192 ; -4.192 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -4.192 ; -4.192 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.847 ; -1.847 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 9.132 ; 9.132 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 8.596 ; 8.596 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 8.612 ; 8.612 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 9.089 ; 9.089 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 8.636 ; 8.636 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 8.619 ; 8.619 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 9.132 ; 9.132 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 7.734 ; 7.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 7.755 ; 7.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 7.496 ; 7.496 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 8.358 ; 8.358 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 7.482 ; 7.482 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 7.508 ; 7.508 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 7.505 ; 7.505 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 7.525 ; 7.525 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 8.326 ; 8.326 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 8.337 ; 8.337 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 7.293 ; 7.293 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 7.225 ; 7.225 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.688 ; 7.688 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 7.413 ; 7.413 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 7.413 ; 7.413 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 7.207 ; 7.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 7.204 ; 7.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 7.181 ; 7.181 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 7.149 ; 7.149 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 6.957 ; 6.957 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 6.954 ; 6.954 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 6.902 ; 6.902 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 7.164 ; 7.164 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 6.951 ; 6.951 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.162 ; 7.162 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.178 ; 7.178 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.156 ; 7.156 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.152 ; 7.152 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.151 ; 7.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.365 ; 7.365 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.688 ; 7.688 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 7.753 ; 7.753 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 9.262 ; 9.262 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 9.209 ; 9.209 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 8.963 ; 8.963 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 8.912 ; 8.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 8.349 ; 8.349 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 9.008 ; 9.008 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 8.987 ; 8.987 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 9.181 ; 9.181 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 9.209 ; 9.209 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 9.163 ; 9.163 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 8.717 ; 8.717 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 8.489 ; 8.489 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 8.508 ; 8.508 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 8.503 ; 8.503 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 8.623 ; 8.623 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 8.679 ; 8.679 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 8.717 ; 8.717 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 8.712 ; 8.712 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 8.673 ; 8.673 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 8.724 ; 8.724 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 9.255 ; 9.255 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 9.255 ; 9.255 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 8.724 ; 8.724 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 8.716 ; 8.716 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 8.494 ; 8.494 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 8.471 ; 8.471 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 8.503 ; 8.503 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 8.428 ; 8.428 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 8.704 ; 8.704 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 8.929 ; 8.929 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 5.960 ; 5.960 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 6.179 ; 6.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 7.225 ; 7.225 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 8.596 ; 8.596 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 8.612 ; 8.612 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 9.089 ; 9.089 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 8.636 ; 8.636 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 8.619 ; 8.619 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 9.132 ; 9.132 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 7.734 ; 7.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 7.755 ; 7.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 7.496 ; 7.496 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 8.358 ; 8.358 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 7.482 ; 7.482 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 7.508 ; 7.508 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 7.505 ; 7.505 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 7.525 ; 7.525 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 8.326 ; 8.326 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 8.337 ; 8.337 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 7.293 ; 7.293 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 7.225 ; 7.225 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.688 ; 7.688 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 6.902 ; 6.902 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 7.413 ; 7.413 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 7.207 ; 7.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 7.204 ; 7.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 7.181 ; 7.181 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 7.149 ; 7.149 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 6.957 ; 6.957 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 6.954 ; 6.954 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 6.902 ; 6.902 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 7.164 ; 7.164 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 6.951 ; 6.951 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.162 ; 7.162 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.178 ; 7.178 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.156 ; 7.156 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.152 ; 7.152 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.151 ; 7.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.365 ; 7.365 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.688 ; 7.688 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 7.753 ; 7.753 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 9.202 ; 9.202 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 8.349 ; 8.349 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 8.963 ; 8.963 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 8.912 ; 8.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 8.349 ; 8.349 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 9.008 ; 9.008 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 8.987 ; 8.987 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 9.181 ; 9.181 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 9.209 ; 9.209 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 9.163 ; 9.163 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 8.489 ; 8.489 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 8.489 ; 8.489 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 8.508 ; 8.508 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 8.503 ; 8.503 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 8.623 ; 8.623 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 8.679 ; 8.679 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 8.717 ; 8.717 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 8.712 ; 8.712 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 8.673 ; 8.673 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 8.724 ; 8.724 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 8.428 ; 8.428 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 9.255 ; 9.255 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 8.724 ; 8.724 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 8.716 ; 8.716 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 8.494 ; 8.494 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 8.471 ; 8.471 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 8.503 ; 8.503 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 8.428 ; 8.428 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 8.704 ; 8.704 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 8.929 ; 8.929 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 5.960 ; 5.960 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 6.179 ; 6.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.967 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.286 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.293 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.277 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.257 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 6.967 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 6.975 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 6.975 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.218 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.268 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.268 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.301 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.301 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.490 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.967 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.286 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.293 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.277 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.257 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 6.967 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 6.975 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 6.975 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.218 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.268 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.268 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.301 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.301 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.490 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.485 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.967     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.286     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.293     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.277     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.257     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 6.967     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 6.975     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 6.975     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.218     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.268     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.268     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.301     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.301     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.490     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 6.967     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.286     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.293     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.277     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.257     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 6.967     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 6.975     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 6.975     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.218     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.268     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.268     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.301     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.301     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.490     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.485     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.857  ; 0.000         ;
; CLOCK_50_I                                               ; 16.932 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.023 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.857 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.054      ; 1.229      ;
; 3.857 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.054      ; 1.229      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                      ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.932 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.098      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 16.968 ; VGA_Controller:VGA_unit|V_Cont[1] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.062      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.049 ; VGA_Controller:VGA_unit|V_Cont[2] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.981      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.083 ; VGA_Controller:VGA_unit|V_Cont[4] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.947      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.088 ; VGA_Controller:VGA_unit|V_Cont[3] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.942      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.120 ; VGA_Controller:VGA_unit|V_Cont[5] ; SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.910      ;
; 17.169 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 2.865      ;
; 17.169 ; VGA_Controller:VGA_unit|V_Cont[0] ; SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 2.865      ;
; 17.196 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.834      ;
; 17.196 ; VGA_Controller:VGA_unit|V_Cont[6] ; SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 2.834      ;
+--------+-----------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                 ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:VGA_unit|counter_enable         ; VGA_Controller:VGA_unit|counter_enable         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_row_count[0]                              ; rect_row_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz               ; PB_Controller:PB_unit|clock_1kHz               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_width_count[5]                            ; rect_width_count[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_width_count[3]                            ; rect_width_count[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_width_count[4]                            ; rect_width_count[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_row_count[1]                              ; rect_row_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_row_count[2]                              ; rect_row_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_col_count[2]                              ; rect_col_count[2]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_col_count[0]                              ; rect_col_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_col_count[1]                              ; rect_col_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[0]                           ; rect_height_count[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[1]                           ; rect_height_count[1]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[2]                           ; rect_height_count[2]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[3]                           ; rect_height_count[3]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rect_height_count[4]                           ; rect_height_count[4]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Controller:VGA_unit|oVGA_V_SYNC            ; VGA_Controller:VGA_unit|oVGA_V_SYNC            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_write_data[0]                             ; SRAM_write_data[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_we_n                                      ; SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][0]                            ; VGA_sram_data[2][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][8]                            ; VGA_sram_data[2][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][1]                            ; VGA_sram_data[2][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][9]                            ; VGA_sram_data[2][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][10]                           ; VGA_sram_data[2][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][2]                            ; VGA_sram_data[2][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][3]                            ; VGA_sram_data[2][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][11]                           ; VGA_sram_data[2][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][4]                            ; VGA_sram_data[2][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][12]                           ; VGA_sram_data[2][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][13]                           ; VGA_sram_data[2][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][5]                            ; VGA_sram_data[2][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][14]                           ; VGA_sram_data[2][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][6]                            ; VGA_sram_data[2][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][7]                            ; VGA_sram_data[2][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[2][15]                           ; VGA_sram_data[2][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][8]                            ; VGA_sram_data[1][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][0]                            ; VGA_sram_data[1][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][1]                            ; VGA_sram_data[1][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][9]                            ; VGA_sram_data[1][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][2]                            ; VGA_sram_data[1][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][10]                           ; VGA_sram_data[1][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][3]                            ; VGA_sram_data[1][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][11]                           ; VGA_sram_data[1][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][4]                            ; VGA_sram_data[1][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][12]                           ; VGA_sram_data[1][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][5]                            ; VGA_sram_data[1][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][13]                           ; VGA_sram_data[1][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][6]                            ; VGA_sram_data[1][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][14]                           ; VGA_sram_data[1][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][15]                           ; VGA_sram_data[1][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[1][7]                            ; VGA_sram_data[1][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][0]                            ; VGA_sram_data[0][0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][8]                            ; VGA_sram_data[0][8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][9]                            ; VGA_sram_data[0][9]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][1]                            ; VGA_sram_data[0][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][10]                           ; VGA_sram_data[0][10]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][2]                            ; VGA_sram_data[0][2]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][11]                           ; VGA_sram_data[0][11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][3]                            ; VGA_sram_data[0][3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][12]                           ; VGA_sram_data[0][12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][4]                            ; VGA_sram_data[0][4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][5]                            ; VGA_sram_data[0][5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][13]                           ; VGA_sram_data[0][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][6]                            ; VGA_sram_data[0][6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][14]                           ; VGA_sram_data[0][14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][7]                            ; VGA_sram_data[0][7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_sram_data[0][15]                           ; VGA_sram_data[0][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; PB_Controller:PB_unit|debounce_shift_reg[0][5] ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; VGA_sram_data[2][1]                            ; red_buf[1]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; VGA_red[4]                                     ; VGA_Controller:VGA_unit|oVGA_R[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; VGA_sram_data[2][3]                            ; red_buf[3]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; PB_Controller:PB_unit|debounce_shift_reg[0][3] ; PB_Controller:PB_unit|debounce_shift_reg[0][4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SRAM_Controller:SRAM_unit|SRAM_read_data[13]   ; VGA_sram_data[1][13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SRAM_Controller:SRAM_unit|SRAM_read_data[15]   ; VGA_sram_data[0][15]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; PB_Controller:PB_unit|debounce_shift_reg[0][0] ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]    ; VGA_sram_data[1][1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; PB_Controller:PB_unit|debounce_shift_reg[0][1] ; PB_Controller:PB_unit|debounce_shift_reg[0][2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; PB_Controller:PB_unit|debounce_shift_reg[0][8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; VGA_sram_data[2][7]                            ; red_buf[7]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; VGA_Controller:VGA_unit|V_Cont[9]              ; VGA_Controller:VGA_unit|V_Cont[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; PB_Controller:PB_unit|clock_1kHz_div_count[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SRAM_address[17]                               ; SRAM_address[17]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_sram_data[2][5]                            ; red_buf[5]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_sram_data[2][6]                            ; red_buf[6]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; VGA_Controller:VGA_unit|H_Cont[9]              ; VGA_Controller:VGA_unit|H_Cont[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.251 ; PB_Controller:PB_unit|debounce_shift_reg[0][6] ; PB_Controller:PB_unit|debounce_shift_reg[0][7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; rect_row_count[0]                              ; rect_row_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; rect_col_count[0]                              ; rect_col_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; VGA_Controller:VGA_unit|H_Cont[7]              ; VGA_Controller:VGA_unit|oVGA_H_SYNC            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.271 ; VGA_sram_data[2][0]                            ; red_buf[0]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.423      ;
; 0.312 ; VGA_red[3]                                     ; VGA_Controller:VGA_unit|oVGA_R[3]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.464      ;
; 0.313 ; VGA_red[7]                                     ; VGA_Controller:VGA_unit|oVGA_R[7]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; VGA_green[5]                                   ; VGA_Controller:VGA_unit|oVGA_G[5]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; VGA_green[9]                                   ; VGA_Controller:VGA_unit|oVGA_G[9]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; VGA_blue[5]                                    ; VGA_Controller:VGA_unit|oVGA_B[5]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; VGA_blue[4]                                    ; VGA_Controller:VGA_unit|oVGA_B[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; VGA_green[6]                                   ; VGA_Controller:VGA_unit|oVGA_G[6]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.318 ; red_buf[1]                                     ; VGA_red[3]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.469      ;
; 0.318 ; VGA_green[4]                                   ; VGA_Controller:VGA_unit|oVGA_G[4]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.470      ;
; 0.320 ; VGA_green[2]                                   ; VGA_Controller:VGA_unit|oVGA_G[2]              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.472      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.023 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.054      ; 1.229      ;
; 6.023 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.054      ; 1.229      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.553 ; 2.553 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.553 ; 2.553 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.342 ; 2.342 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 1.847 ; 1.847 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.133 ; 2.133 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.342 ; 2.342 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.303 ; 2.303 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 1.692 ; 1.692 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 1.692 ; 1.692 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 1.776 ; 1.776 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 1.781 ; 1.781 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.060 ; 2.060 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.071 ; 2.071 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.001 ; 2.001 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.060 ; 2.060 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.038 ; 2.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.081 ; 2.081 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.041 ; 2.041 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 1.984 ; 1.984 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 2.766 ; 2.766 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 2.766 ; 2.766 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.143 ; 1.143 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.433 ; -2.433 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.433 ; -2.433 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.572 ; -1.572 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.727 ; -1.727 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.013 ; -2.013 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.222 ; -2.222 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.183 ; -2.183 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.572 ; -1.572 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.572 ; -1.572 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.656 ; -1.656 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.661 ; -1.661 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.940 ; -1.940 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.951 ; -1.951 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.881 ; -1.881 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.940 ; -1.940 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.918 ; -1.918 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.961 ; -1.961 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.921 ; -1.921 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.864 ; -1.864 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.305 ; -2.305 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.305 ; -2.305 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.023 ; -1.023 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 5.388 ; 5.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 5.010 ; 5.010 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 5.023 ; 5.023 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 5.300 ; 5.300 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 5.028 ; 5.028 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 5.018 ; 5.018 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 5.388 ; 5.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 4.606 ; 4.606 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 4.621 ; 4.621 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.891 ; 4.891 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 4.500 ; 4.500 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 4.495 ; 4.495 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 4.524 ; 4.524 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 4.865 ; 4.865 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.865 ; 4.865 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.405 ; 4.405 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 4.361 ; 4.361 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.436 ; 4.436 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.436 ; 4.436 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.351 ; 4.351 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.299 ; 4.299 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.216 ; 4.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.216 ; 4.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.180 ; 4.180 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.322 ; 4.322 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.229 ; 4.229 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.321 ; 4.321 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.311 ; 4.311 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.307 ; 4.307 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.398 ; 4.398 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.604 ; 4.604 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 5.345 ; 5.345 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 5.290 ; 5.290 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 5.171 ; 5.171 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 5.138 ; 5.138 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 4.948 ; 4.948 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 5.219 ; 5.219 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 5.197 ; 5.197 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 5.281 ; 5.281 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 5.290 ; 5.290 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 5.264 ; 5.264 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 4.956 ; 4.956 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 4.961 ; 4.961 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 5.015 ; 5.015 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 5.029 ; 5.029 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 5.037 ; 5.037 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 5.426 ; 5.426 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 5.426 ; 5.426 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 5.065 ; 5.065 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 5.062 ; 5.062 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 4.954 ; 4.954 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 4.959 ; 4.959 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 5.158 ; 5.158 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 3.286 ; 3.286 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 3.381 ; 3.381 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.361 ; 4.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 5.010 ; 5.010 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 5.023 ; 5.023 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 5.300 ; 5.300 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 5.028 ; 5.028 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 5.018 ; 5.018 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 5.388 ; 5.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 4.606 ; 4.606 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 4.621 ; 4.621 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.891 ; 4.891 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 4.500 ; 4.500 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 4.495 ; 4.495 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 4.524 ; 4.524 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 4.865 ; 4.865 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.865 ; 4.865 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.405 ; 4.405 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 4.361 ; 4.361 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.180 ; 4.180 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.436 ; 4.436 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.351 ; 4.351 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.299 ; 4.299 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.216 ; 4.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.216 ; 4.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.180 ; 4.180 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.322 ; 4.322 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.229 ; 4.229 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.321 ; 4.321 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.311 ; 4.311 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.307 ; 4.307 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.398 ; 4.398 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.604 ; 4.604 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 5.309 ; 5.309 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 4.948 ; 4.948 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 5.171 ; 5.171 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 5.138 ; 5.138 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 4.948 ; 4.948 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 5.219 ; 5.219 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 5.197 ; 5.197 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 5.281 ; 5.281 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 5.290 ; 5.290 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 5.264 ; 5.264 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 4.956 ; 4.956 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 4.961 ; 4.961 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 5.015 ; 5.015 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 5.029 ; 5.029 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 5.037 ; 5.037 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 5.426 ; 5.426 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 5.065 ; 5.065 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 5.062 ; 5.062 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 4.954 ; 4.954 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 4.959 ; 4.959 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 5.158 ; 5.158 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 3.286 ; 3.286 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 3.381 ; 3.381 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.217 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.390 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.398 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.385 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.365 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.217 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.222 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.222 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.328 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.378 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.378 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.402 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.402 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.476 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.476 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.466 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.463 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.217 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.390 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.398 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.385 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.365 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.217 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.222 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.222 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.328 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.378 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.378 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.402 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.402 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.476 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.476 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.466 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.463 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.217     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.390     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.398     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.385     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.365     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.217     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.222     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.222     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.328     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.378     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.378     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.402     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.402     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.476     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.476     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.466     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.463     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.217     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.390     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.398     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.385     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.365     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.217     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.222     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.222     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.328     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.378     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.378     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.402     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.402     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.476     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.476     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.466     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.463     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.923  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 13.308 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.923  ; 6.023 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.283 ; 4.283 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.432 ; 3.432 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.913 ; 3.913 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.283 ; 4.283 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.231 ; 4.231 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.141 ; 3.141 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.141 ; 3.141 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.279 ; 3.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.354 ; 3.354 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.744 ; 3.744 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.758 ; 3.758 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.656 ; 3.656 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.756 ; 3.756 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.710 ; 3.710 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.790 ; 3.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.741 ; 3.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.642 ; 3.642 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 5.172 ; 5.172 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 5.172 ; 5.172 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.077 ; 2.077 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.433 ; -2.433 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.433 ; -2.433 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.572 ; -1.572 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.727 ; -1.727 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.013 ; -2.013 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.222 ; -2.222 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.183 ; -2.183 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.572 ; -1.572 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.572 ; -1.572 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.656 ; -1.656 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.661 ; -1.661 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.940 ; -1.940 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.951 ; -1.951 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.881 ; -1.881 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.940 ; -1.940 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.918 ; -1.918 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.961 ; -1.961 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.921 ; -1.921 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.864 ; -1.864 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.305 ; -2.305 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.305 ; -2.305 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.023 ; -1.023 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 9.132 ; 9.132 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 8.596 ; 8.596 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 8.612 ; 8.612 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 9.089 ; 9.089 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 8.636 ; 8.636 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 8.619 ; 8.619 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 9.132 ; 9.132 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 7.734 ; 7.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 7.755 ; 7.755 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 7.496 ; 7.496 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 8.358 ; 8.358 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 7.482 ; 7.482 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 7.508 ; 7.508 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 7.505 ; 7.505 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 7.525 ; 7.525 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 8.326 ; 8.326 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 8.337 ; 8.337 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 7.293 ; 7.293 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 7.225 ; 7.225 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.688 ; 7.688 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 7.413 ; 7.413 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 7.413 ; 7.413 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 7.207 ; 7.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 7.204 ; 7.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 7.181 ; 7.181 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 7.149 ; 7.149 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 6.957 ; 6.957 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 6.954 ; 6.954 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 6.902 ; 6.902 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 7.164 ; 7.164 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 6.951 ; 6.951 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.162 ; 7.162 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.178 ; 7.178 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.156 ; 7.156 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.152 ; 7.152 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.151 ; 7.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.365 ; 7.365 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.688 ; 7.688 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 7.753 ; 7.753 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 9.262 ; 9.262 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 9.209 ; 9.209 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 8.963 ; 8.963 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 8.912 ; 8.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 8.349 ; 8.349 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 9.008 ; 9.008 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 8.987 ; 8.987 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 9.181 ; 9.181 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 9.209 ; 9.209 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 9.163 ; 9.163 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 8.717 ; 8.717 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 8.489 ; 8.489 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 8.508 ; 8.508 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 8.503 ; 8.503 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 8.623 ; 8.623 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 8.679 ; 8.679 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 8.717 ; 8.717 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 8.712 ; 8.712 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 8.673 ; 8.673 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 8.724 ; 8.724 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 9.255 ; 9.255 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 9.255 ; 9.255 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 8.724 ; 8.724 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 8.716 ; 8.716 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 8.494 ; 8.494 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 8.471 ; 8.471 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 8.503 ; 8.503 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 8.428 ; 8.428 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 8.704 ; 8.704 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 8.929 ; 8.929 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.101 ; 6.101 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 5.960 ; 5.960 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 6.179 ; 6.179 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.361 ; 4.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 5.010 ; 5.010 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 5.023 ; 5.023 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 5.300 ; 5.300 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 5.028 ; 5.028 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 5.018 ; 5.018 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 5.388 ; 5.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 4.606 ; 4.606 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 4.621 ; 4.621 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.891 ; 4.891 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 4.500 ; 4.500 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 4.495 ; 4.495 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 4.524 ; 4.524 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 4.865 ; 4.865 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.865 ; 4.865 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.405 ; 4.405 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 4.361 ; 4.361 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.180 ; 4.180 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.436 ; 4.436 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.351 ; 4.351 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.299 ; 4.299 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.216 ; 4.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.216 ; 4.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.180 ; 4.180 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.322 ; 4.322 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.229 ; 4.229 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.321 ; 4.321 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.330 ; 4.330 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.314 ; 4.314 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.311 ; 4.311 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.307 ; 4.307 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.398 ; 4.398 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.604 ; 4.604 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 5.309 ; 5.309 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 4.948 ; 4.948 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 5.171 ; 5.171 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 5.138 ; 5.138 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 4.948 ; 4.948 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 5.219 ; 5.219 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 5.197 ; 5.197 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 5.281 ; 5.281 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 5.290 ; 5.290 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 5.264 ; 5.264 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 4.956 ; 4.956 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 4.961 ; 4.961 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 5.015 ; 5.015 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 5.029 ; 5.029 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 5.037 ; 5.037 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 5.426 ; 5.426 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 5.065 ; 5.065 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 5.062 ; 5.062 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 4.954 ; 4.954 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 4.959 ; 4.959 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 5.158 ; 5.158 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.574 ; 3.574 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 3.286 ; 3.286 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 3.381 ; 3.381 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 7076     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 7076     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 269   ; 269  ;
; Unconstrained Output Ports      ; 67    ; 67   ;
; Unconstrained Output Port Paths ; 84    ; 84   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Oct 15 19:46:17 2013
Info: Command: quartus_sta experiment2b -c experiment2b
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'experiment2b.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.923
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.923         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    13.308         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     6.847         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.857         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    16.932         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.023         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 342 megabytes
    Info: Processing ended: Tue Oct 15 19:46:18 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


