# Digital System Design Applications

Digital System Design Application lecture at Istanbul Technical University (EHB436E)

In this repo you will see the every weeks experiments and projects verilog source code.

#### *All personal data is removed from files*. If you find any unnoticed please contact me **immediately**!! erdembe17@itu.edu.tr

The codes written may not be the optimal version, they are written in line with the limits described in the experiment file.(using experiment libraries etc.)

Experiment Files Layout:

  -Includes
  
    - Experiment/project description sheets (.pdf)
    - Verilog source code (.v)
    - Experiment/project report (.pdf)

-> Before using the documents, please read experiment/project description. Generally experiments/projects uses library files that written on previous experiment. For example "SSI_Library", "aritmetic_circuits" used a lot. 

All codes written on "verilog" HDL language. According to experiment sheets. 

Used Vivado 2018.2 version.

If you have any hesitate anything or something that you do not understand, please research once on the internet if you do not solve issue you can contact me cavalierly. 

### Created by Behiç Erdem according to 2021 Fall term applications

--------------------------------------------------------

# Sayısal Sistem Tasarımı Uygulamaları

İstanbul Teknik Üniversitesi, Sayısal Sistem Tasarımı Uygulamaları-İngilizce (EHB436E)

Bu repo da her haftanın deneyleri ve projelerin "verilog" kaynak kodunu bulabilirsiniz.

#### *Her türlü kişisel veri kaldırılmıştır.* Gözden kaçan bir veri bulursanız **acil** olarak iletişime geçiniz!! erdembe17@itu.edu.tr

Kodlar en iyi haliyle yazılmamış olabilir, deney föylerinde belirtilen sınırlar çerçevesine uyularak yazılmıştır. (deney kütüphaneleriyle vs.)

Deney dosyaları düzeni
  -İçerik
  
    -Deney/proje föyü (.pdf)
    -Verilog kaynak kodu (.v)
    -Deney/proje raporu (.pdf)
 
-> Dosyaları kullanmadan önce, lütfen deney/proje föyünü okuyun. Genelde deney/projelerde deneylerde yazılmış olan kütüphane dosyaları kullanılmıştır. Örneğin, "SSI_Library", "arithmetic_circuits" sıklıkla kullanıldı.

Tüm kodlar "verilog" dili kullanılarak yazılmıştır.

Vivado 2018.2 versiyonu kullanıldı.

Herhangi bir şeyden şüphe duyar veya anlamadığınız bir şey olursa, önce internetten araştırın çözüm olmaz ise rahatlıkla iletişime geçebilirsiniz.

### Behiç Erdem tarafından 2021 Güz dönemi dersi uygulamaları ile oluşturuldu.
--------------------------------------------------------------------
