TimeQuest Timing Analyzer report for Serial_Port
Mon Dec 19 16:57:15 2016
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'Divider:b2v_inst2|bclk'
 12. Setup: 'CLK'
 13. Hold: 'Divider:b2v_inst2|bclk'
 14. Hold: 'CLK'
 15. Minimum Pulse Width: 'CLK'
 16. Minimum Pulse Width: 'Divider:b2v_inst2|bclk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Serial_Port                                                     ;
; Device Family      ; Cyclone                                                         ;
; Device Name        ; EP1C3T144C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Slow Model                                                      ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                    ;
; Divider:b2v_inst2|bclk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divider:b2v_inst2|bclk } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Fmax Summary                                                 ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 73.85 MHz  ; 73.85 MHz       ; Divider:b2v_inst2|bclk ;      ;
; 120.21 MHz ; 120.21 MHz      ; CLK                    ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Setup Summary                                    ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; Divider:b2v_inst2|bclk ; -12.541 ; -1727.797     ;
; CLK                    ; -7.319  ; -239.434      ;
+------------------------+---------+---------------+


+------------------------------------------------+
; Hold Summary                                   ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; Divider:b2v_inst2|bclk ; 0.884 ; 0.000         ;
; CLK                    ; 1.066 ; 0.000         ;
+------------------------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-------------------------------------------------+
; Minimum Pulse Width Summary                     ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.583 ; -93.843       ;
; Divider:b2v_inst2|bclk ; -1.318 ; -598.372      ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'Divider:b2v_inst2|bclk'                                                                                                                                                          ;
+---------+------------------------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -12.541 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[31] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.504     ;
; -12.541 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.504     ;
; -12.541 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[29] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.504     ;
; -12.541 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[28] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.504     ;
; -12.541 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.504     ;
; -12.541 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.504     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[20] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[19] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[18] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.514 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.477     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[7]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Receiver:b2v_inst|\ReceiveData:cnt16[6]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.473     ;
; -12.373 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[31] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.336     ;
; -12.373 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.336     ;
; -12.373 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[29] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.336     ;
; -12.373 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[28] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.336     ;
; -12.373 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.336     ;
; -12.373 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.336     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[20] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[19] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[18] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.309     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[7]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.342 ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Receiver:b2v_inst|\ReceiveData:cnt16[6]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.305     ;
; -12.257 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[31] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.220     ;
; -12.257 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.220     ;
; -12.257 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[29] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.220     ;
; -12.257 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[28] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.220     ;
; -12.257 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.220     ;
; -12.257 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.220     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[20] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[19] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[18] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.230 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.193     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[7]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.226 ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Receiver:b2v_inst|\ReceiveData:cnt16[6]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.189     ;
; -12.212 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[31] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.175     ;
; -12.212 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.175     ;
; -12.212 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[29] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.175     ;
; -12.212 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[28] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.175     ;
; -12.212 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.175     ;
; -12.212 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.175     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[20] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[19] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[18] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.185 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.148     ;
; -12.181 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.144     ;
; -12.181 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.144     ;
; -12.181 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.144     ;
; -12.181 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.144     ;
; -12.181 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.144     ;
; -12.181 ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 13.144     ;
+---------+------------------------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                        ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.319 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.254      ;
; -7.317 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[26] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.252      ;
; -7.317 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[27] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.252      ;
; -7.317 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[31] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.252      ;
; -7.317 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.252      ;
; -7.317 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.252      ;
; -7.317 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[30] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.252      ;
; -7.296 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.259      ;
; -7.296 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.259      ;
; -7.296 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.259      ;
; -7.296 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.259      ;
; -7.296 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.259      ;
; -7.296 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.259      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.265 ; Divider:b2v_inst2|cnt[1] ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.228      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.207 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.142      ;
; -7.205 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[26] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.140      ;
; -7.205 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[27] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.140      ;
; -7.205 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[31] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.140      ;
; -7.205 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.140      ;
; -7.205 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.140      ;
; -7.205 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[30] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.140      ;
; -7.184 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.147      ;
; -7.184 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.147      ;
; -7.184 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.147      ;
; -7.184 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.147      ;
; -7.184 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.147      ;
; -7.184 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.147      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.153 ; Divider:b2v_inst2|cnt[0] ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.116      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.077 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.012      ;
; -7.075 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[26] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.010      ;
; -7.075 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[27] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.010      ;
; -7.075 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[31] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.010      ;
; -7.075 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.010      ;
; -7.075 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.010      ;
; -7.075 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[30] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.010      ;
; -7.054 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.017      ;
; -7.054 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.017      ;
; -7.054 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.017      ;
; -7.054 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.017      ;
; -7.054 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.017      ;
; -7.054 ; Divider:b2v_inst2|cnt[9] ; Divider:b2v_inst2|cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.017      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.036 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.971      ;
; -7.034 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[26] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.969      ;
; -7.034 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[27] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.969      ;
; -7.034 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[31] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.969      ;
; -7.034 ; Divider:b2v_inst2|cnt[2] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.969      ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'Divider:b2v_inst2|bclk'                                                                                                                                                                       ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.884 ; Receiver:b2v_inst|\ReceiveData:rbufs[3]         ; Receiver:b2v_inst|rbuf[3]                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 0.899      ;
; 0.884 ; Receiver:b2v_inst|\ReceiveData:rbufs[1]         ; Receiver:b2v_inst|rbuf[1]                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 0.899      ;
; 1.045 ; Receiver:b2v_inst|\ReceiveData:rbufs[2]         ; Receiver:b2v_inst|\ReceiveData:rbufs[2]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.060      ;
; 1.045 ; Receiver:b2v_inst|\ReceiveData:rbufs[7]         ; Receiver:b2v_inst|\ReceiveData:rbufs[7]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.060      ;
; 1.045 ; Receiver:b2v_inst|\ReceiveData:rbufs[6]         ; Receiver:b2v_inst|\ReceiveData:rbufs[6]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.060      ;
; 1.049 ; Receiver:b2v_inst|\ReceiveData:rbufs[2]         ; Receiver:b2v_inst|rbuf[2]                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.064      ;
; 1.051 ; Receiver:b2v_inst|\ReceiveData:rbufs[7]         ; Receiver:b2v_inst|rbuf[7]                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.066      ;
; 1.052 ; Receiver:b2v_inst|\ReceiveData:rbufs[0]         ; Receiver:b2v_inst|rbuf[0]                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.067      ;
; 1.074 ; Receiver:b2v_inst|\ReceiveData:cnt16[31]        ; Receiver:b2v_inst|\ReceiveData:cnt16[31]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.089      ;
; 1.078 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[0]       ; Receiver:b2v_inst|\ReceiveData:rbufs[5]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.093      ;
; 1.083 ; Receiver:b2v_inst|\ReceiveData:rbufs[4]         ; Receiver:b2v_inst|rbuf[4]                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.098      ;
; 1.085 ; Receiver:b2v_inst|state.r_stop                  ; Receiver:b2v_inst|state.r_start                 ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.100      ;
; 1.242 ; Transmitter:b2v_inst1|state.x_start             ; Transmitter:b2v_inst1|state.x_start             ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.257      ;
; 1.246 ; Receiver:b2v_inst|\ReceiveData:rbufs[3]         ; Receiver:b2v_inst|\ReceiveData:rbufs[3]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.261      ;
; 1.246 ; Receiver:b2v_inst|\ReceiveData:rbufs[1]         ; Receiver:b2v_inst|\ReceiveData:rbufs[1]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.261      ;
; 1.269 ; Receiver:b2v_inst|state.r_start                 ; Receiver:b2v_inst|state.r_start                 ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.284      ;
; 1.270 ; Receiver:b2v_inst|state.r_start                 ; Receiver:b2v_inst|rfinish                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.285      ;
; 1.323 ; Receiver:b2v_inst|\ReceiveData:cnt16[24]        ; Receiver:b2v_inst|\ReceiveData:cnt16[24]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.338      ;
; 1.323 ; Receiver:b2v_inst|\ReceiveData:cnt16[20]        ; Receiver:b2v_inst|\ReceiveData:cnt16[20]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.338      ;
; 1.323 ; Receiver:b2v_inst|\ReceiveData:cnt16[4]         ; Receiver:b2v_inst|\ReceiveData:cnt16[4]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.338      ;
; 1.323 ; Receiver:b2v_inst|\ReceiveData:cnt16[0]         ; Receiver:b2v_inst|\ReceiveData:cnt16[0]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.338      ;
; 1.324 ; Receiver:b2v_inst|\ReceiveData:rbufs[4]         ; Receiver:b2v_inst|\ReceiveData:rbufs[4]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.339      ;
; 1.325 ; Receiver:b2v_inst|\ReceiveData:cnt16[1]         ; Receiver:b2v_inst|\ReceiveData:cnt16[1]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.340      ;
; 1.326 ; Receiver:b2v_inst|\ReceiveData:cnt16[21]        ; Receiver:b2v_inst|\ReceiveData:cnt16[21]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.341      ;
; 1.326 ; Receiver:b2v_inst|\ReceiveData:cnt16[16]        ; Receiver:b2v_inst|\ReceiveData:cnt16[16]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.341      ;
; 1.326 ; Receiver:b2v_inst|\ReceiveData:cnt16[11]        ; Receiver:b2v_inst|\ReceiveData:cnt16[11]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.341      ;
; 1.326 ; Receiver:b2v_inst|\ReceiveData:cnt16[6]         ; Receiver:b2v_inst|\ReceiveData:cnt16[6]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.341      ;
; 1.327 ; Receiver:b2v_inst|\ReceiveData:rbufs[5]         ; Receiver:b2v_inst|\ReceiveData:rbufs[5]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.342      ;
; 1.328 ; Receiver:b2v_inst|\ReceiveData:cnt16[14]        ; Receiver:b2v_inst|\ReceiveData:cnt16[14]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.343      ;
; 1.328 ; Receiver:b2v_inst|\ReceiveData:cnt16[10]        ; Receiver:b2v_inst|\ReceiveData:cnt16[10]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.343      ;
; 1.329 ; Receiver:b2v_inst|\ReceiveData:cnt16[19]        ; Receiver:b2v_inst|\ReceiveData:cnt16[19]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.344      ;
; 1.329 ; Receiver:b2v_inst|\ReceiveData:cnt16[9]         ; Receiver:b2v_inst|\ReceiveData:cnt16[9]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.344      ;
; 1.334 ; Receiver:b2v_inst|state.r_sample                ; Receiver:b2v_inst|rfinish                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.349      ;
; 1.335 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[2]       ; Receiver:b2v_inst|\ReceiveData:rbufs[4]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.350      ;
; 1.337 ; Receiver:b2v_inst|\ReceiveData:cnt16[30]        ; Receiver:b2v_inst|\ReceiveData:cnt16[30]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.352      ;
; 1.340 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[31]      ; Receiver:b2v_inst|\ReceiveData:rbitcnt[31]      ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.355      ;
; 1.343 ; Receiver:b2v_inst|suspicious_start              ; Receiver:b2v_inst|\ReceiveData:cnt[29]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.358      ;
; 1.346 ; Receiver:b2v_inst|suspicious_start              ; Receiver:b2v_inst|\ReceiveData:cnt[27]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.361      ;
; 1.346 ; Receiver:b2v_inst|\ReceiveData:cnt16[26]        ; Receiver:b2v_inst|\ReceiveData:cnt16[26]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.361      ;
; 1.349 ; Receiver:b2v_inst|\ReceiveData:cnt16[29]        ; Receiver:b2v_inst|\ReceiveData:cnt16[29]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.364      ;
; 1.474 ; Receiver:b2v_inst|\ReceiveData:cnt16[2]         ; Receiver:b2v_inst|\ReceiveData:cnt16[2]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.489      ;
; 1.475 ; Receiver:b2v_inst|\ReceiveData:cnt16[3]         ; Receiver:b2v_inst|\ReceiveData:cnt16[3]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.490      ;
; 1.476 ; Receiver:b2v_inst|\ReceiveData:cnt16[22]        ; Receiver:b2v_inst|\ReceiveData:cnt16[22]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Receiver:b2v_inst|\ReceiveData:cnt16[17]        ; Receiver:b2v_inst|\ReceiveData:cnt16[17]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Receiver:b2v_inst|\ReceiveData:cnt16[12]        ; Receiver:b2v_inst|\ReceiveData:cnt16[12]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Receiver:b2v_inst|\ReceiveData:cnt16[7]         ; Receiver:b2v_inst|\ReceiveData:cnt16[7]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Receiver:b2v_inst|\ReceiveData:cnt16[5]         ; Receiver:b2v_inst|\ReceiveData:cnt16[5]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.491      ;
; 1.479 ; Receiver:b2v_inst|\ReceiveData:rbufs[6]         ; Receiver:b2v_inst|rbuf[6]                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.494      ;
; 1.480 ; Receiver:b2v_inst|\ReceiveData:cnt16[18]        ; Receiver:b2v_inst|\ReceiveData:cnt16[18]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.495      ;
; 1.480 ; Receiver:b2v_inst|\ReceiveData:cnt16[8]         ; Receiver:b2v_inst|\ReceiveData:cnt16[8]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.495      ;
; 1.481 ; Receiver:b2v_inst|\ReceiveData:cnt16[27]        ; Receiver:b2v_inst|\ReceiveData:cnt16[27]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.496      ;
; 1.481 ; Receiver:b2v_inst|\ReceiveData:cnt16[23]        ; Receiver:b2v_inst|\ReceiveData:cnt16[23]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.496      ;
; 1.481 ; Receiver:b2v_inst|\ReceiveData:cnt16[13]        ; Receiver:b2v_inst|\ReceiveData:cnt16[13]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.496      ;
; 1.482 ; Receiver:b2v_inst|\ReceiveData:cnt16[25]        ; Receiver:b2v_inst|\ReceiveData:cnt16[25]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.497      ;
; 1.482 ; Receiver:b2v_inst|\ReceiveData:cnt16[15]        ; Receiver:b2v_inst|\ReceiveData:cnt16[15]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.497      ;
; 1.486 ; Receiver:b2v_inst|\ReceiveData:cnt16[28]        ; Receiver:b2v_inst|\ReceiveData:cnt16[28]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.501      ;
; 1.487 ; Receiver:b2v_inst|\ReceiveData:rbufs[0]         ; Receiver:b2v_inst|\ReceiveData:rbufs[0]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.502      ;
; 1.488 ; Transmitter:b2v_inst1|state.x_start             ; Transmitter:b2v_inst1|state.x_shift             ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.503      ;
; 1.501 ; Receiver:b2v_inst|\ReceiveData:have_Told        ; Receiver:b2v_inst|\ReceiveData:have_Told        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.516      ;
; 1.506 ; Receiver:b2v_inst|suspicious_start              ; Receiver:b2v_inst|suspicious_start              ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.521      ;
; 1.508 ; Receiver:b2v_inst|suspicious_start              ; Receiver:b2v_inst|\ReceiveData:cnt[26]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.523      ;
; 1.511 ; Receiver:b2v_inst|suspicious_start              ; Receiver:b2v_inst|\ReceiveData:cnt[28]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.526      ;
; 1.511 ; Receiver:b2v_inst|state.r_stop                  ; Receiver:b2v_inst|state.r_stop                  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.526      ;
; 1.593 ; Receiver:b2v_inst|rbuf[4]                       ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[4]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.608      ;
; 1.594 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[1]       ; Receiver:b2v_inst|\ReceiveData:rbufs[6]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.609      ;
; 1.596 ; Receiver:b2v_inst|\ReceiveData:rbufs[5]         ; Receiver:b2v_inst|rbuf[5]                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.611      ;
; 1.609 ; Receiver:b2v_inst|rbuf[2]                       ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[2]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.624      ;
; 1.610 ; Receiver:b2v_inst|rbuf[7]                       ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[7]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.625      ;
; 1.612 ; Receiver:b2v_inst|rbuf[5]                       ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[5]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.627      ;
; 1.615 ; Receiver:b2v_inst|rbuf[3]                       ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[3]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.630      ;
; 1.615 ; Receiver:b2v_inst|rbuf[1]                       ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[1]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.630      ;
; 1.630 ; Receiver:b2v_inst|rbuf[6]                       ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[6]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.645      ;
; 1.782 ; Receiver:b2v_inst|rbuf[0]                       ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[0]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.797      ;
; 1.796 ; Transmitter:b2v_inst1|state.x_shift             ; Transmitter:b2v_inst1|state.x_shift             ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.811      ;
; 1.831 ; Transmitter:b2v_inst1|state.x_idle              ; Transmitter:b2v_inst1|xout                      ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.846      ;
; 1.848 ; Receiver:b2v_inst|\ReceiveData:have_Told        ; Receiver:b2v_inst|rfinish                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.863      ;
; 1.867 ; Receiver:b2v_inst|state.r_start                 ; Receiver:b2v_inst|state.r_stop                  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.882      ;
; 1.874 ; Receiver:b2v_inst|\ReceiveData:cnt[31]          ; Receiver:b2v_inst|\ReceiveData:cnt[31]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.889      ;
; 1.888 ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[0] ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[0] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.903      ;
; 1.892 ; Transmitter:b2v_inst1|state.x_idle              ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[2]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.907      ;
; 1.892 ; Transmitter:b2v_inst1|state.x_idle              ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[1]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.907      ;
; 1.892 ; Transmitter:b2v_inst1|state.x_idle              ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[0]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.907      ;
; 1.897 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[27]      ; Receiver:b2v_inst|\ReceiveData:rbitcnt[27]      ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.912      ;
; 1.898 ; Receiver:b2v_inst|\ReceiveData:cnt5[31]         ; Receiver:b2v_inst|\ReceiveData:cnt5[31]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.913      ;
; 1.898 ; Receiver:b2v_inst|\ReceiveData:cnt5[30]         ; Receiver:b2v_inst|\ReceiveData:cnt5[30]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.913      ;
; 1.899 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[0]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[0]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.914      ;
; 1.912 ; Receiver:b2v_inst|rfinish                       ; Receiver:b2v_inst|rfinish                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.927      ;
; 1.914 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[2]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[2]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.929      ;
; 1.922 ; Receiver:b2v_inst|\ReceiveData:cnt16[24]        ; Receiver:b2v_inst|\ReceiveData:cnt16[25]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.937      ;
; 1.922 ; Receiver:b2v_inst|\ReceiveData:cnt16[4]         ; Receiver:b2v_inst|\ReceiveData:cnt16[5]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.937      ;
; 1.924 ; Receiver:b2v_inst|\ReceiveData:cnt16[1]         ; Receiver:b2v_inst|\ReceiveData:cnt16[2]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.939      ;
; 1.925 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[1]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[1]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Receiver:b2v_inst|\ReceiveData:cnt16[21]        ; Receiver:b2v_inst|\ReceiveData:cnt16[22]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Receiver:b2v_inst|\ReceiveData:cnt16[16]        ; Receiver:b2v_inst|\ReceiveData:cnt16[17]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Receiver:b2v_inst|\ReceiveData:cnt16[11]        ; Receiver:b2v_inst|\ReceiveData:cnt16[12]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Receiver:b2v_inst|\ReceiveData:cnt16[6]         ; Receiver:b2v_inst|\ReceiveData:cnt16[7]         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.940      ;
; 1.927 ; Receiver:b2v_inst|\ReceiveData:cnt16[14]        ; Receiver:b2v_inst|\ReceiveData:cnt16[15]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.942      ;
; 1.928 ; Receiver:b2v_inst|\ReceiveData:cnt16[19]        ; Receiver:b2v_inst|\ReceiveData:cnt16[20]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.943      ;
; 1.928 ; Receiver:b2v_inst|\ReceiveData:cnt16[9]         ; Receiver:b2v_inst|\ReceiveData:cnt16[10]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.943      ;
; 1.945 ; Receiver:b2v_inst|\ReceiveData:cnt16[26]        ; Receiver:b2v_inst|\ReceiveData:cnt16[27]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.960      ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                         ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.066 ; Divider:b2v_inst2|cnt[31] ; Divider:b2v_inst2|cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.081      ;
; 1.323 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323 ; Divider:b2v_inst2|cnt[24] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.326 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.329 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.344      ;
; 1.329 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.344      ;
; 1.349 ; Divider:b2v_inst2|cnt[26] ; Divider:b2v_inst2|cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.364      ;
; 1.350 ; Divider:b2v_inst2|cnt[1]  ; Divider:b2v_inst2|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.365      ;
; 1.353 ; Divider:b2v_inst2|cnt[30] ; Divider:b2v_inst2|cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.368      ;
; 1.357 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.372      ;
; 1.358 ; Divider:b2v_inst2|cnt[0]  ; Divider:b2v_inst2|cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.373      ;
; 1.377 ; Divider:b2v_inst2|cnt[29] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.392      ;
; 1.476 ; Divider:b2v_inst2|cnt[12] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Divider:b2v_inst2|cnt[17] ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Divider:b2v_inst2|cnt[22] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Divider:b2v_inst2|cnt[7]  ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.480 ; Divider:b2v_inst2|cnt[18] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.495      ;
; 1.480 ; Divider:b2v_inst2|cnt[8]  ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.495      ;
; 1.481 ; Divider:b2v_inst2|cnt[13] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481 ; Divider:b2v_inst2|cnt[23] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481 ; Divider:b2v_inst2|cnt[27] ; Divider:b2v_inst2|cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.496      ;
; 1.482 ; Divider:b2v_inst2|cnt[15] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.497      ;
; 1.482 ; Divider:b2v_inst2|cnt[25] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.497      ;
; 1.503 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.518      ;
; 1.504 ; Divider:b2v_inst2|cnt[28] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.519      ;
; 1.518 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.533      ;
; 1.527 ; Divider:b2v_inst2|cnt[2]  ; Divider:b2v_inst2|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.542      ;
; 1.922 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.937      ;
; 1.922 ; Divider:b2v_inst2|cnt[24] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.937      ;
; 1.925 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.928 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.943      ;
; 1.928 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.943      ;
; 1.948 ; Divider:b2v_inst2|cnt[26] ; Divider:b2v_inst2|cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.963      ;
; 1.949 ; Divider:b2v_inst2|cnt[1]  ; Divider:b2v_inst2|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.964      ;
; 1.956 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.971      ;
; 1.976 ; Divider:b2v_inst2|cnt[29] ; Divider:b2v_inst2|cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.991      ;
; 2.003 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 2.003 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 2.003 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 2.003 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 2.026 ; Divider:b2v_inst2|cnt[26] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.041      ;
; 2.027 ; Divider:b2v_inst2|cnt[1]  ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.042      ;
; 2.081 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.096      ;
; 2.081 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.096      ;
; 2.081 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.096      ;
; 2.081 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.096      ;
; 2.085 ; Divider:b2v_inst2|cnt[12] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 2.085 ; Divider:b2v_inst2|cnt[17] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 2.085 ; Divider:b2v_inst2|cnt[22] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 2.085 ; Divider:b2v_inst2|cnt[7]  ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 2.089 ; Divider:b2v_inst2|cnt[18] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.104      ;
; 2.089 ; Divider:b2v_inst2|cnt[8]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.104      ;
; 2.090 ; Divider:b2v_inst2|cnt[27] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.105      ;
; 2.090 ; Divider:b2v_inst2|cnt[13] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.105      ;
; 2.090 ; Divider:b2v_inst2|cnt[23] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.105      ;
; 2.104 ; Divider:b2v_inst2|cnt[26] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.119      ;
; 2.105 ; Divider:b2v_inst2|cnt[1]  ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.120      ;
; 2.113 ; Divider:b2v_inst2|cnt[28] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.128      ;
; 2.127 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.142      ;
; 2.136 ; Divider:b2v_inst2|cnt[2]  ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.151      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.159 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.174      ;
; 2.159 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.174      ;
; 2.159 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.174      ;
; 2.159 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.174      ;
; 2.163 ; Divider:b2v_inst2|cnt[12] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 2.163 ; Divider:b2v_inst2|cnt[17] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 2.163 ; Divider:b2v_inst2|cnt[22] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 2.163 ; Divider:b2v_inst2|cnt[7]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 2.167 ; Divider:b2v_inst2|cnt[18] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.182      ;
; 2.167 ; Divider:b2v_inst2|cnt[8]  ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.182      ;
; 2.168 ; Divider:b2v_inst2|cnt[30] ; Divider:b2v_inst2|cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.183      ;
; 2.168 ; Divider:b2v_inst2|cnt[27] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.183      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.583 ; 1.000        ; 2.583          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|bclk     ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|bclk     ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|but1_out ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|but1_out ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|but2_out ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|but2_out ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[0]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[0]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[10]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[10]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[11]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[11]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[12]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[12]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[13]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[13]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[14]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[14]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[15]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[15]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[16]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[16]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[17]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[17]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[18]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[18]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[19]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[19]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[1]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[1]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[20]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[20]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[21]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[21]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[22]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[22]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[23]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[23]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[24]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[24]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[25]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[25]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[26]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[26]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[27]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[27]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[28]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[28]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[29]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[29]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[2]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[2]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[30]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[30]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[31]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[31]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[3]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[3]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[4]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[4]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[5]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[5]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[6]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[6]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[7]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[7]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[8]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[8]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[9]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|bclk|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|bclk|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|but1_out|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|but1_out|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|but2_out|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|but2_out|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[19]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'Divider:b2v_inst2|bclk'                                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[0]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[0]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[18] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[18] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[19] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[19] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[1]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[1]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[20] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[20] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[28] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[28] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[29] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[29] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[2]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[2]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[31] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[31] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[3]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[3]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[4]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[4]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[5]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[5]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[6]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[6]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[7]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[7]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[0]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[0]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[10]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[10]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[11]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[11]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[12]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[12]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[13]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[13]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[14]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[14]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[15]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[15]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[16]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[16]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[17]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[17]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[18]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[18]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[19]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[19]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[1]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[1]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[20]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[20]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[21]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[21]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[22]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[22]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[23]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[23]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[24]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[24]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[25]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[25]  ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Buttom1   ; CLK                    ; 8.997 ; 8.997 ; Rise       ; CLK                    ;
; Buttom2   ; CLK                    ; 8.585 ; 8.585 ; Rise       ; CLK                    ;
; RST       ; CLK                    ; 7.425 ; 7.425 ; Rise       ; CLK                    ;
; Data_in   ; Divider:b2v_inst2|bclk ; 6.297 ; 6.297 ; Rise       ; Divider:b2v_inst2|bclk ;
; RST       ; Divider:b2v_inst2|bclk ; 8.808 ; 8.808 ; Rise       ; Divider:b2v_inst2|bclk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Buttom1   ; CLK                    ; -5.303 ; -5.303 ; Rise       ; CLK                    ;
; Buttom2   ; CLK                    ; -4.209 ; -4.209 ; Rise       ; CLK                    ;
; RST       ; CLK                    ; -5.000 ; -5.000 ; Rise       ; CLK                    ;
; Data_in   ; Divider:b2v_inst2|bclk ; -3.805 ; -3.805 ; Rise       ; Divider:b2v_inst2|bclk ;
; RST       ; Divider:b2v_inst2|bclk ; -6.314 ; -6.314 ; Rise       ; Divider:b2v_inst2|bclk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Buttom1_Out  ; CLK                    ; 7.247  ; 7.247  ; Rise       ; CLK                    ;
; Buttom2_Out  ; CLK                    ; 7.115  ; 7.115  ; Rise       ; CLK                    ;
; Data_out     ; Divider:b2v_inst2|bclk ; 10.153 ; 10.153 ; Rise       ; Divider:b2v_inst2|bclk ;
; Data_out_MCU ; Divider:b2v_inst2|bclk ; 8.393  ; 8.393  ; Rise       ; Divider:b2v_inst2|bclk ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Buttom1_Out  ; CLK                    ; 7.247  ; 7.247  ; Rise       ; CLK                    ;
; Buttom2_Out  ; CLK                    ; 7.115  ; 7.115  ; Rise       ; CLK                    ;
; Data_out     ; Divider:b2v_inst2|bclk ; 10.153 ; 10.153 ; Rise       ; Divider:b2v_inst2|bclk ;
; Data_out_MCU ; Divider:b2v_inst2|bclk ; 8.393  ; 8.393  ; Rise       ; Divider:b2v_inst2|bclk ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 3131     ; 0        ; 0        ; 0        ;
; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 183499   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 3131     ; 0        ; 0        ; 0        ;
; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 183499   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 407   ; 407  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 19 16:57:13 2016
Info: Command: quartus_sta Serial_Port -c Serial_Port
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Critical Warning: Synopsys Design Constraints File file not found: 'Serial_Port.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Divider:b2v_inst2|bclk Divider:b2v_inst2|bclk
    Info: create_clock -period 1.000 -name CLK CLK
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -12.541
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -12.541     -1727.797 Divider:b2v_inst2|bclk 
    Info:    -7.319      -239.434 CLK 
Info: Worst-case hold slack is 0.884
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.884         0.000 Divider:b2v_inst2|bclk 
    Info:     1.066         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.583
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.583       -93.843 CLK 
    Info:    -1.318      -598.372 Divider:b2v_inst2|bclk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 265 megabytes
    Info: Processing ended: Mon Dec 19 16:57:15 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


