TimeQuest Timing Analyzer report for instruction_decoder
Mon Apr 15 09:58:37 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Slow Corner Signal Integrity Metrics
 49. Fast Corner Signal Integrity Metrics
 50. Clock Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; instruction_decoder                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_CLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_CLK ; -3.000 ; -62.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_CLK ; Rise       ; i_CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[10]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[11]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[12]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[13]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[14]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[15]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[8]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[9]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[8]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[9]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_BRANCH_CONTROL[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_BRANCH_CONTROL[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_BRANCH_CONTROL[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[7]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_IMM_enable~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C_WRITE_ENABLE~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Signed~reg0                  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[4]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[7]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[8]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[9]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[4]~reg0         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[7]~reg0         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[8]~reg0         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[9]~reg0         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[2]~reg0             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[5]~reg0             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[6]~reg0             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[7]~reg0             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_REGISTER_C[1]~reg0           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_REGISTER_C[3]~reg0           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_REGISTER_C[4]~reg0           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[0]~reg0           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[1]~reg0           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[2]~reg0           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[3]~reg0           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[0]~reg0          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[10]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[11]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[12]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[13]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[14]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[15]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[1]~reg0          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[2]~reg0          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[3]~reg0          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[5]~reg0          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[6]~reg0          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[0]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[1]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[2]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[3]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[5]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[6]~reg0         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_BRANCH_CONTROL[0]~reg0       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_BRANCH_CONTROL[1]~reg0       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_BRANCH_CONTROL[2]~reg0       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_ENABLE           ; i_CLK      ; 2.613  ; 3.096  ; Rise       ; i_CLK           ;
; i_INSTRUCTION[*]   ; i_CLK      ; 2.422  ; 2.902  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[0]  ; i_CLK      ; 1.793  ; 2.218  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[1]  ; i_CLK      ; 2.137  ; 2.606  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[2]  ; i_CLK      ; 1.568  ; 1.988  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[3]  ; i_CLK      ; -0.783 ; -0.628 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[4]  ; i_CLK      ; -0.109 ; -0.020 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[5]  ; i_CLK      ; 1.100  ; 1.515  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[6]  ; i_CLK      ; 1.802  ; 2.245  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[7]  ; i_CLK      ; 1.347  ; 1.754  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[8]  ; i_CLK      ; 1.469  ; 1.884  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[9]  ; i_CLK      ; 1.322  ; 1.741  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[10] ; i_CLK      ; 1.882  ; 2.356  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[11] ; i_CLK      ; 2.124  ; 2.618  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[12] ; i_CLK      ; 2.043  ; 2.580  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[13] ; i_CLK      ; 1.798  ; 2.219  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[14] ; i_CLK      ; 1.645  ; 2.073  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[15] ; i_CLK      ; 1.792  ; 2.284  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[16] ; i_CLK      ; 1.778  ; 2.209  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[17] ; i_CLK      ; 1.998  ; 2.554  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[18] ; i_CLK      ; 1.623  ; 2.090  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[19] ; i_CLK      ; 1.755  ; 2.210  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[23] ; i_CLK      ; 1.394  ; 1.797  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[24] ; i_CLK      ; 1.483  ; 1.890  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[25] ; i_CLK      ; -0.113 ; -0.054 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[26] ; i_CLK      ; 0.200  ; 0.239  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[27] ; i_CLK      ; 1.776  ; 2.221  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[28] ; i_CLK      ; 1.702  ; 2.125  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[29] ; i_CLK      ; 2.228  ; 2.566  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[30] ; i_CLK      ; 1.937  ; 2.433  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[31] ; i_CLK      ; 2.422  ; 2.902  ; Rise       ; i_CLK           ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_ENABLE           ; i_CLK      ; -1.976 ; -2.367 ; Rise       ; i_CLK           ;
; i_INSTRUCTION[*]   ; i_CLK      ; 1.056  ; 0.909  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[0]  ; i_CLK      ; -1.404 ; -1.811 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[1]  ; i_CLK      ; -1.016 ; -1.423 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[2]  ; i_CLK      ; -1.191 ; -1.591 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[3]  ; i_CLK      ; 1.056  ; 0.909  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[4]  ; i_CLK      ; 0.408  ; 0.328  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[5]  ; i_CLK      ; -0.746 ; -1.139 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[6]  ; i_CLK      ; -1.432 ; -1.863 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[7]  ; i_CLK      ; -0.981 ; -1.369 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[8]  ; i_CLK      ; -1.105 ; -1.509 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[9]  ; i_CLK      ; -0.954 ; -1.354 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[10] ; i_CLK      ; -1.494 ; -1.945 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[11] ; i_CLK      ; -1.737 ; -2.219 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[12] ; i_CLK      ; -1.660 ; -2.182 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[13] ; i_CLK      ; -1.429 ; -1.837 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[14] ; i_CLK      ; -1.268 ; -1.675 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[15] ; i_CLK      ; -1.419 ; -1.899 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[16] ; i_CLK      ; -1.399 ; -1.808 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[17] ; i_CLK      ; -1.606 ; -2.137 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[18] ; i_CLK      ; -1.245 ; -1.691 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[19] ; i_CLK      ; -1.376 ; -1.809 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[23] ; i_CLK      ; -1.030 ; -1.412 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[24] ; i_CLK      ; -1.128 ; -1.523 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[25] ; i_CLK      ; 0.412  ; 0.359  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[26] ; i_CLK      ; 0.112  ; 0.078  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[27] ; i_CLK      ; -1.409 ; -1.842 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[28] ; i_CLK      ; -1.288 ; -1.689 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[29] ; i_CLK      ; -0.945 ; -1.343 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[30] ; i_CLK      ; -1.041 ; -1.452 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[31] ; i_CLK      ; -1.385 ; -1.798 ; Rise       ; i_CLK           ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_ALU_OP_SEL[*]           ; i_CLK      ; 5.934 ; 5.952 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[0]          ; i_CLK      ; 5.934 ; 5.952 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[1]          ; i_CLK      ; 5.414 ; 5.383 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[2]          ; i_CLK      ; 5.622 ; 5.598 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[3]          ; i_CLK      ; 5.431 ; 5.398 ; Rise       ; i_CLK           ;
; o_Address_MEM[*]          ; i_CLK      ; 6.903 ; 6.988 ; Rise       ; i_CLK           ;
;  o_Address_MEM[0]         ; i_CLK      ; 5.729 ; 5.701 ; Rise       ; i_CLK           ;
;  o_Address_MEM[1]         ; i_CLK      ; 5.426 ; 5.483 ; Rise       ; i_CLK           ;
;  o_Address_MEM[2]         ; i_CLK      ; 6.903 ; 6.988 ; Rise       ; i_CLK           ;
;  o_Address_MEM[3]         ; i_CLK      ; 6.004 ; 6.098 ; Rise       ; i_CLK           ;
;  o_Address_MEM[4]         ; i_CLK      ; 5.394 ; 5.367 ; Rise       ; i_CLK           ;
;  o_Address_MEM[5]         ; i_CLK      ; 5.452 ; 5.514 ; Rise       ; i_CLK           ;
;  o_Address_MEM[6]         ; i_CLK      ; 5.405 ; 5.435 ; Rise       ; i_CLK           ;
;  o_Address_MEM[7]         ; i_CLK      ; 6.643 ; 6.799 ; Rise       ; i_CLK           ;
;  o_Address_MEM[8]         ; i_CLK      ; 5.419 ; 5.397 ; Rise       ; i_CLK           ;
;  o_Address_MEM[9]         ; i_CLK      ; 6.687 ; 6.777 ; Rise       ; i_CLK           ;
;  o_Address_MEM[10]        ; i_CLK      ; 5.870 ; 5.925 ; Rise       ; i_CLK           ;
;  o_Address_MEM[11]        ; i_CLK      ; 6.072 ; 6.140 ; Rise       ; i_CLK           ;
;  o_Address_MEM[12]        ; i_CLK      ; 6.229 ; 6.252 ; Rise       ; i_CLK           ;
;  o_Address_MEM[13]        ; i_CLK      ; 6.199 ; 6.293 ; Rise       ; i_CLK           ;
;  o_Address_MEM[14]        ; i_CLK      ; 5.635 ; 5.695 ; Rise       ; i_CLK           ;
;  o_Address_MEM[15]        ; i_CLK      ; 6.179 ; 6.208 ; Rise       ; i_CLK           ;
; o_Address_PROG[*]         ; i_CLK      ; 5.692 ; 5.748 ; Rise       ; i_CLK           ;
;  o_Address_PROG[0]        ; i_CLK      ; 5.364 ; 5.345 ; Rise       ; i_CLK           ;
;  o_Address_PROG[1]        ; i_CLK      ; 5.070 ; 5.073 ; Rise       ; i_CLK           ;
;  o_Address_PROG[2]        ; i_CLK      ; 5.607 ; 5.601 ; Rise       ; i_CLK           ;
;  o_Address_PROG[3]        ; i_CLK      ; 5.446 ; 5.509 ; Rise       ; i_CLK           ;
;  o_Address_PROG[4]        ; i_CLK      ; 5.447 ; 5.468 ; Rise       ; i_CLK           ;
;  o_Address_PROG[5]        ; i_CLK      ; 5.443 ; 5.502 ; Rise       ; i_CLK           ;
;  o_Address_PROG[6]        ; i_CLK      ; 5.165 ; 5.190 ; Rise       ; i_CLK           ;
;  o_Address_PROG[7]        ; i_CLK      ; 5.423 ; 5.390 ; Rise       ; i_CLK           ;
;  o_Address_PROG[8]        ; i_CLK      ; 5.397 ; 5.427 ; Rise       ; i_CLK           ;
;  o_Address_PROG[9]        ; i_CLK      ; 5.692 ; 5.748 ; Rise       ; i_CLK           ;
; o_BRANCH_CONTROL[*]       ; i_CLK      ; 5.389 ; 5.362 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[0]      ; i_CLK      ; 5.389 ; 5.362 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[1]      ; i_CLK      ; 5.389 ; 5.359 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[2]      ; i_CLK      ; 5.166 ; 5.140 ; Rise       ; i_CLK           ;
; o_DATA_IMM[*]             ; i_CLK      ; 7.223 ; 7.407 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[0]            ; i_CLK      ; 5.568 ; 5.528 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[1]            ; i_CLK      ; 5.712 ; 5.756 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[2]            ; i_CLK      ; 5.086 ; 5.078 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[3]            ; i_CLK      ; 6.031 ; 6.107 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[4]            ; i_CLK      ; 7.223 ; 7.407 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[5]            ; i_CLK      ; 5.426 ; 5.401 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[6]            ; i_CLK      ; 5.453 ; 5.423 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[7]            ; i_CLK      ; 5.157 ; 5.187 ; Rise       ; i_CLK           ;
; o_IMM_enable              ; i_CLK      ; 5.182 ; 5.161 ; Rise       ; i_CLK           ;
; o_REGISTER_A[*]           ; i_CLK      ; 6.523 ; 6.598 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[0]          ; i_CLK      ; 6.306 ; 6.336 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[1]          ; i_CLK      ; 6.200 ; 6.193 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[2]          ; i_CLK      ; 6.269 ; 6.281 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[3]          ; i_CLK      ; 6.523 ; 6.598 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[4]          ; i_CLK      ; 5.943 ; 6.015 ; Rise       ; i_CLK           ;
; o_REGISTER_B[*]           ; i_CLK      ; 6.487 ; 6.500 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[0]          ; i_CLK      ; 6.413 ; 6.473 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[1]          ; i_CLK      ; 6.298 ; 6.310 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[2]          ; i_CLK      ; 6.487 ; 6.500 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[3]          ; i_CLK      ; 5.552 ; 5.565 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[4]          ; i_CLK      ; 5.991 ; 6.001 ; Rise       ; i_CLK           ;
; o_REGISTER_C[*]           ; i_CLK      ; 6.649 ; 6.807 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[0]          ; i_CLK      ; 5.426 ; 5.456 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[1]          ; i_CLK      ; 5.464 ; 5.431 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[2]          ; i_CLK      ; 6.649 ; 6.807 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[3]          ; i_CLK      ; 5.158 ; 5.186 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[4]          ; i_CLK      ; 5.637 ; 5.622 ; Rise       ; i_CLK           ;
; o_REGISTER_C_WRITE_ENABLE ; i_CLK      ; 5.613 ; 5.604 ; Rise       ; i_CLK           ;
; o_Signed                  ; i_CLK      ; 6.370 ; 6.456 ; Rise       ; i_CLK           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_ALU_OP_SEL[*]           ; i_CLK      ; 5.299 ; 5.267 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[0]          ; i_CLK      ; 5.798 ; 5.813 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[1]          ; i_CLK      ; 5.299 ; 5.267 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[2]          ; i_CLK      ; 5.499 ; 5.474 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[3]          ; i_CLK      ; 5.316 ; 5.283 ; Rise       ; i_CLK           ;
; o_Address_MEM[*]          ; i_CLK      ; 5.279 ; 5.252 ; Rise       ; i_CLK           ;
;  o_Address_MEM[0]         ; i_CLK      ; 5.603 ; 5.573 ; Rise       ; i_CLK           ;
;  o_Address_MEM[1]         ; i_CLK      ; 5.317 ; 5.372 ; Rise       ; i_CLK           ;
;  o_Address_MEM[2]         ; i_CLK      ; 6.780 ; 6.864 ; Rise       ; i_CLK           ;
;  o_Address_MEM[3]         ; i_CLK      ; 5.872 ; 5.962 ; Rise       ; i_CLK           ;
;  o_Address_MEM[4]         ; i_CLK      ; 5.279 ; 5.252 ; Rise       ; i_CLK           ;
;  o_Address_MEM[5]         ; i_CLK      ; 5.342 ; 5.401 ; Rise       ; i_CLK           ;
;  o_Address_MEM[6]         ; i_CLK      ; 5.297 ; 5.325 ; Rise       ; i_CLK           ;
;  o_Address_MEM[7]         ; i_CLK      ; 6.533 ; 6.687 ; Rise       ; i_CLK           ;
;  o_Address_MEM[8]         ; i_CLK      ; 5.304 ; 5.280 ; Rise       ; i_CLK           ;
;  o_Address_MEM[9]         ; i_CLK      ; 6.572 ; 6.661 ; Rise       ; i_CLK           ;
;  o_Address_MEM[10]        ; i_CLK      ; 5.738 ; 5.788 ; Rise       ; i_CLK           ;
;  o_Address_MEM[11]        ; i_CLK      ; 5.931 ; 5.994 ; Rise       ; i_CLK           ;
;  o_Address_MEM[12]        ; i_CLK      ; 6.081 ; 6.101 ; Rise       ; i_CLK           ;
;  o_Address_MEM[13]        ; i_CLK      ; 6.060 ; 6.149 ; Rise       ; i_CLK           ;
;  o_Address_MEM[14]        ; i_CLK      ; 5.512 ; 5.567 ; Rise       ; i_CLK           ;
;  o_Address_MEM[15]        ; i_CLK      ; 6.033 ; 6.059 ; Rise       ; i_CLK           ;
; o_Address_PROG[*]         ; i_CLK      ; 4.972 ; 4.973 ; Rise       ; i_CLK           ;
;  o_Address_PROG[0]        ; i_CLK      ; 5.251 ; 5.231 ; Rise       ; i_CLK           ;
;  o_Address_PROG[1]        ; i_CLK      ; 4.972 ; 4.973 ; Rise       ; i_CLK           ;
;  o_Address_PROG[2]        ; i_CLK      ; 5.486 ; 5.477 ; Rise       ; i_CLK           ;
;  o_Address_PROG[3]        ; i_CLK      ; 5.336 ; 5.396 ; Rise       ; i_CLK           ;
;  o_Address_PROG[4]        ; i_CLK      ; 5.338 ; 5.357 ; Rise       ; i_CLK           ;
;  o_Address_PROG[5]        ; i_CLK      ; 5.333 ; 5.389 ; Rise       ; i_CLK           ;
;  o_Address_PROG[6]        ; i_CLK      ; 5.066 ; 5.090 ; Rise       ; i_CLK           ;
;  o_Address_PROG[7]        ; i_CLK      ; 5.308 ; 5.274 ; Rise       ; i_CLK           ;
;  o_Address_PROG[8]        ; i_CLK      ; 5.290 ; 5.317 ; Rise       ; i_CLK           ;
;  o_Address_PROG[9]        ; i_CLK      ; 5.572 ; 5.626 ; Rise       ; i_CLK           ;
; o_BRANCH_CONTROL[*]       ; i_CLK      ; 5.061 ; 5.035 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[0]      ; i_CLK      ; 5.276 ; 5.248 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[1]      ; i_CLK      ; 5.275 ; 5.245 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[2]      ; i_CLK      ; 5.061 ; 5.035 ; Rise       ; i_CLK           ;
; o_DATA_IMM[*]             ; i_CLK      ; 4.987 ; 4.978 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[0]            ; i_CLK      ; 5.447 ; 5.407 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[1]            ; i_CLK      ; 5.592 ; 5.634 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[2]            ; i_CLK      ; 4.987 ; 4.978 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[3]            ; i_CLK      ; 5.898 ; 5.970 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[4]            ; i_CLK      ; 7.091 ; 7.271 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[5]            ; i_CLK      ; 5.310 ; 5.285 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[6]            ; i_CLK      ; 5.337 ; 5.306 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[7]            ; i_CLK      ; 5.059 ; 5.087 ; Rise       ; i_CLK           ;
; o_IMM_enable              ; i_CLK      ; 5.077 ; 5.055 ; Rise       ; i_CLK           ;
; o_REGISTER_A[*]           ; i_CLK      ; 5.814 ; 5.883 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[0]          ; i_CLK      ; 6.157 ; 6.183 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[1]          ; i_CLK      ; 6.055 ; 6.046 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[2]          ; i_CLK      ; 6.121 ; 6.130 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[3]          ; i_CLK      ; 6.364 ; 6.434 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[4]          ; i_CLK      ; 5.814 ; 5.883 ; Rise       ; i_CLK           ;
; o_REGISTER_B[*]           ; i_CLK      ; 5.432 ; 5.442 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[0]          ; i_CLK      ; 6.259 ; 6.315 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[1]          ; i_CLK      ; 6.148 ; 6.157 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[2]          ; i_CLK      ; 6.337 ; 6.349 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[3]          ; i_CLK      ; 5.432 ; 5.442 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[4]          ; i_CLK      ; 5.853 ; 5.861 ; Rise       ; i_CLK           ;
; o_REGISTER_C[*]           ; i_CLK      ; 5.060 ; 5.086 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[0]          ; i_CLK      ; 5.317 ; 5.345 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[1]          ; i_CLK      ; 5.348 ; 5.314 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[2]          ; i_CLK      ; 6.539 ; 6.695 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[3]          ; i_CLK      ; 5.060 ; 5.086 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[4]          ; i_CLK      ; 5.514 ; 5.497 ; Rise       ; i_CLK           ;
; o_REGISTER_C_WRITE_ENABLE ; i_CLK      ; 5.491 ; 5.480 ; Rise       ; i_CLK           ;
; o_Signed                  ; i_CLK      ; 6.224 ; 6.306 ; Rise       ; i_CLK           ;
+---------------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -62.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_CLK ; Rise       ; i_CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[10]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[11]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[12]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[13]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[14]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[15]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[8]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[9]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[8]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[9]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_BRANCH_CONTROL[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_BRANCH_CONTROL[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_BRANCH_CONTROL[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[7]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_IMM_enable~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C_WRITE_ENABLE~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Signed~reg0                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[1]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[3]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[4]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[5]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[6]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[7]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[8]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[9]~reg0          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[1]~reg0         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[3]~reg0         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[4]~reg0         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[5]~reg0         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[6]~reg0         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[7]~reg0         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[8]~reg0         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[9]~reg0         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[1]~reg0             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[2]~reg0             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[3]~reg0             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[4]~reg0             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[5]~reg0             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[6]~reg0             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[7]~reg0             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_REGISTER_C[0]~reg0           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_REGISTER_C[1]~reg0           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_REGISTER_C[2]~reg0           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_REGISTER_C[3]~reg0           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_REGISTER_C[4]~reg0           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Signed~reg0                  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[0]~reg0           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[1]~reg0           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[2]~reg0           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[3]~reg0           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[0]~reg0          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[10]~reg0         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[11]~reg0         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[12]~reg0         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[13]~reg0         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[14]~reg0         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[15]~reg0         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_ENABLE           ; i_CLK      ; 2.295  ; 2.678  ; Rise       ; i_CLK           ;
; i_INSTRUCTION[*]   ; i_CLK      ; 2.100  ; 2.479  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[0]  ; i_CLK      ; 1.543  ; 1.870  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[1]  ; i_CLK      ; 1.864  ; 2.221  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[2]  ; i_CLK      ; 1.335  ; 1.662  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[3]  ; i_CLK      ; -0.690 ; -0.517 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[4]  ; i_CLK      ; -0.100 ; 0.045  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[5]  ; i_CLK      ; 0.901  ; 1.243  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[6]  ; i_CLK      ; 1.548  ; 1.908  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[7]  ; i_CLK      ; 1.130  ; 1.466  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[8]  ; i_CLK      ; 1.221  ; 1.580  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[9]  ; i_CLK      ; 1.098  ; 1.446  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[10] ; i_CLK      ; 1.620  ; 1.996  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[11] ; i_CLK      ; 1.835  ; 2.241  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[12] ; i_CLK      ; 1.762  ; 2.184  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[13] ; i_CLK      ; 1.532  ; 1.889  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[14] ; i_CLK      ; 1.403  ; 1.742  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[15] ; i_CLK      ; 1.524  ; 1.936  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[16] ; i_CLK      ; 1.518  ; 1.871  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[17] ; i_CLK      ; 1.729  ; 2.171  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[18] ; i_CLK      ; 1.374  ; 1.762  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[19] ; i_CLK      ; 1.503  ; 1.861  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[23] ; i_CLK      ; 1.162  ; 1.496  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[24] ; i_CLK      ; 1.250  ; 1.583  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[25] ; i_CLK      ; -0.091 ; 0.011  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[26] ; i_CLK      ; 0.181  ; 0.276  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[27] ; i_CLK      ; 1.515  ; 1.877  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[28] ; i_CLK      ; 1.444  ; 1.793  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[29] ; i_CLK      ; 1.897  ; 2.193  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[30] ; i_CLK      ; 1.649  ; 2.062  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[31] ; i_CLK      ; 2.100  ; 2.479  ; Rise       ; i_CLK           ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_ENABLE           ; i_CLK      ; -1.708 ; -2.027 ; Rise       ; i_CLK           ;
; i_INSTRUCTION[*]   ; i_CLK      ; 0.936  ; 0.767  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[0]  ; i_CLK      ; -1.198 ; -1.513 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[1]  ; i_CLK      ; -0.836 ; -1.161 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[2]  ; i_CLK      ; -1.001 ; -1.316 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[3]  ; i_CLK      ; 0.936  ; 0.767  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[4]  ; i_CLK      ; 0.369  ; 0.230  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[5]  ; i_CLK      ; -0.588 ; -0.914 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[6]  ; i_CLK      ; -1.222 ; -1.572 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[7]  ; i_CLK      ; -0.807 ; -1.130 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[8]  ; i_CLK      ; -0.901 ; -1.249 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[9]  ; i_CLK      ; -0.773 ; -1.110 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[10] ; i_CLK      ; -1.277 ; -1.637 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[11] ; i_CLK      ; -1.493 ; -1.889 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[12] ; i_CLK      ; -1.424 ; -1.834 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[13] ; i_CLK      ; -1.207 ; -1.552 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[14] ; i_CLK      ; -1.069 ; -1.395 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[15] ; i_CLK      ; -1.195 ; -1.596 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[16] ; i_CLK      ; -1.184 ; -1.521 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[17] ; i_CLK      ; -1.382 ; -1.806 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[18] ; i_CLK      ; -1.041 ; -1.413 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[19] ; i_CLK      ; -1.168 ; -1.511 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[23] ; i_CLK      ; -0.842 ; -1.161 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[24] ; i_CLK      ; -0.937 ; -1.261 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[25] ; i_CLK      ; 0.360  ; 0.262  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[26] ; i_CLK      ; 0.099  ; 0.007  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[27] ; i_CLK      ; -1.192 ; -1.544 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[28] ; i_CLK      ; -1.073 ; -1.411 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[29] ; i_CLK      ; -0.754 ; -1.093 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[30] ; i_CLK      ; -0.846 ; -1.195 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[31] ; i_CLK      ; -1.171 ; -1.505 ; Rise       ; i_CLK           ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_ALU_OP_SEL[*]           ; i_CLK      ; 5.637 ; 5.592 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[0]          ; i_CLK      ; 5.637 ; 5.592 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[1]          ; i_CLK      ; 5.149 ; 5.099 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[2]          ; i_CLK      ; 5.355 ; 5.278 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[3]          ; i_CLK      ; 5.164 ; 5.118 ; Rise       ; i_CLK           ;
; o_Address_MEM[*]          ; i_CLK      ; 6.631 ; 6.671 ; Rise       ; i_CLK           ;
;  o_Address_MEM[0]         ; i_CLK      ; 5.434 ; 5.363 ; Rise       ; i_CLK           ;
;  o_Address_MEM[1]         ; i_CLK      ; 5.167 ; 5.196 ; Rise       ; i_CLK           ;
;  o_Address_MEM[2]         ; i_CLK      ; 6.631 ; 6.671 ; Rise       ; i_CLK           ;
;  o_Address_MEM[3]         ; i_CLK      ; 5.698 ; 5.737 ; Rise       ; i_CLK           ;
;  o_Address_MEM[4]         ; i_CLK      ; 5.129 ; 5.090 ; Rise       ; i_CLK           ;
;  o_Address_MEM[5]         ; i_CLK      ; 5.190 ; 5.221 ; Rise       ; i_CLK           ;
;  o_Address_MEM[6]         ; i_CLK      ; 5.147 ; 5.155 ; Rise       ; i_CLK           ;
;  o_Address_MEM[7]         ; i_CLK      ; 6.382 ; 6.506 ; Rise       ; i_CLK           ;
;  o_Address_MEM[8]         ; i_CLK      ; 5.149 ; 5.114 ; Rise       ; i_CLK           ;
;  o_Address_MEM[9]         ; i_CLK      ; 6.421 ; 6.491 ; Rise       ; i_CLK           ;
;  o_Address_MEM[10]        ; i_CLK      ; 5.574 ; 5.556 ; Rise       ; i_CLK           ;
;  o_Address_MEM[11]        ; i_CLK      ; 5.752 ; 5.740 ; Rise       ; i_CLK           ;
;  o_Address_MEM[12]        ; i_CLK      ; 5.907 ; 5.876 ; Rise       ; i_CLK           ;
;  o_Address_MEM[13]        ; i_CLK      ; 5.891 ; 5.918 ; Rise       ; i_CLK           ;
;  o_Address_MEM[14]        ; i_CLK      ; 5.349 ; 5.359 ; Rise       ; i_CLK           ;
;  o_Address_MEM[15]        ; i_CLK      ; 5.857 ; 5.818 ; Rise       ; i_CLK           ;
; o_Address_PROG[*]         ; i_CLK      ; 5.411 ; 5.425 ; Rise       ; i_CLK           ;
;  o_Address_PROG[0]        ; i_CLK      ; 5.110 ; 5.058 ; Rise       ; i_CLK           ;
;  o_Address_PROG[1]        ; i_CLK      ; 4.832 ; 4.817 ; Rise       ; i_CLK           ;
;  o_Address_PROG[2]        ; i_CLK      ; 5.338 ; 5.265 ; Rise       ; i_CLK           ;
;  o_Address_PROG[3]        ; i_CLK      ; 5.185 ; 5.217 ; Rise       ; i_CLK           ;
;  o_Address_PROG[4]        ; i_CLK      ; 5.187 ; 5.196 ; Rise       ; i_CLK           ;
;  o_Address_PROG[5]        ; i_CLK      ; 5.183 ; 5.211 ; Rise       ; i_CLK           ;
;  o_Address_PROG[6]        ; i_CLK      ; 4.927 ; 4.934 ; Rise       ; i_CLK           ;
;  o_Address_PROG[7]        ; i_CLK      ; 5.151 ; 5.084 ; Rise       ; i_CLK           ;
;  o_Address_PROG[8]        ; i_CLK      ; 5.139 ; 5.154 ; Rise       ; i_CLK           ;
;  o_Address_PROG[9]        ; i_CLK      ; 5.411 ; 5.425 ; Rise       ; i_CLK           ;
; o_BRANCH_CONTROL[*]       ; i_CLK      ; 5.135 ; 5.087 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[0]      ; i_CLK      ; 5.135 ; 5.087 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[1]      ; i_CLK      ; 5.131 ; 5.086 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[2]      ; i_CLK      ; 4.920 ; 4.873 ; Rise       ; i_CLK           ;
; o_DATA_IMM[*]             ; i_CLK      ; 6.916 ; 7.050 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[0]            ; i_CLK      ; 5.302 ; 5.211 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[1]            ; i_CLK      ; 5.431 ; 5.449 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[2]            ; i_CLK      ; 4.847 ; 4.825 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[3]            ; i_CLK      ; 5.723 ; 5.758 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[4]            ; i_CLK      ; 6.916 ; 7.050 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[5]            ; i_CLK      ; 5.158 ; 5.098 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[6]            ; i_CLK      ; 5.185 ; 5.127 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[7]            ; i_CLK      ; 4.918 ; 4.934 ; Rise       ; i_CLK           ;
; o_IMM_enable              ; i_CLK      ; 4.931 ; 4.886 ; Rise       ; i_CLK           ;
; o_REGISTER_A[*]           ; i_CLK      ; 6.172 ; 6.147 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[0]          ; i_CLK      ; 5.970 ; 5.938 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[1]          ; i_CLK      ; 5.876 ; 5.786 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[2]          ; i_CLK      ; 5.937 ; 5.885 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[3]          ; i_CLK      ; 6.172 ; 6.147 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[4]          ; i_CLK      ; 5.656 ; 5.674 ; Rise       ; i_CLK           ;
; o_REGISTER_B[*]           ; i_CLK      ; 6.189 ; 6.113 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[0]          ; i_CLK      ; 6.069 ; 6.060 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[1]          ; i_CLK      ; 5.962 ; 5.955 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[2]          ; i_CLK      ; 6.189 ; 6.113 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[3]          ; i_CLK      ; 5.279 ; 5.242 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[4]          ; i_CLK      ; 5.688 ; 5.645 ; Rise       ; i_CLK           ;
; o_REGISTER_C[*]           ; i_CLK      ; 6.389 ; 6.520 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[0]          ; i_CLK      ; 5.166 ; 5.185 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[1]          ; i_CLK      ; 5.190 ; 5.126 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[2]          ; i_CLK      ; 6.389 ; 6.520 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[3]          ; i_CLK      ; 4.919 ; 4.933 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[4]          ; i_CLK      ; 5.360 ; 5.301 ; Rise       ; i_CLK           ;
; o_REGISTER_C_WRITE_ENABLE ; i_CLK      ; 5.339 ; 5.288 ; Rise       ; i_CLK           ;
; o_Signed                  ; i_CLK      ; 6.036 ; 6.094 ; Rise       ; i_CLK           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_ALU_OP_SEL[*]           ; i_CLK      ; 5.046 ; 4.995 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[0]          ; i_CLK      ; 5.514 ; 5.468 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[1]          ; i_CLK      ; 5.046 ; 4.995 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[2]          ; i_CLK      ; 5.244 ; 5.168 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[3]          ; i_CLK      ; 5.060 ; 5.014 ; Rise       ; i_CLK           ;
; o_Address_MEM[*]          ; i_CLK      ; 5.027 ; 4.988 ; Rise       ; i_CLK           ;
;  o_Address_MEM[0]         ; i_CLK      ; 5.320 ; 5.250 ; Rise       ; i_CLK           ;
;  o_Address_MEM[1]         ; i_CLK      ; 5.070 ; 5.097 ; Rise       ; i_CLK           ;
;  o_Address_MEM[2]         ; i_CLK      ; 6.520 ; 6.561 ; Rise       ; i_CLK           ;
;  o_Address_MEM[3]         ; i_CLK      ; 5.579 ; 5.616 ; Rise       ; i_CLK           ;
;  o_Address_MEM[4]         ; i_CLK      ; 5.027 ; 4.988 ; Rise       ; i_CLK           ;
;  o_Address_MEM[5]         ; i_CLK      ; 5.092 ; 5.121 ; Rise       ; i_CLK           ;
;  o_Address_MEM[6]         ; i_CLK      ; 5.050 ; 5.058 ; Rise       ; i_CLK           ;
;  o_Address_MEM[7]         ; i_CLK      ; 6.285 ; 6.408 ; Rise       ; i_CLK           ;
;  o_Address_MEM[8]         ; i_CLK      ; 5.046 ; 5.010 ; Rise       ; i_CLK           ;
;  o_Address_MEM[9]         ; i_CLK      ; 6.318 ; 6.388 ; Rise       ; i_CLK           ;
;  o_Address_MEM[10]        ; i_CLK      ; 5.455 ; 5.435 ; Rise       ; i_CLK           ;
;  o_Address_MEM[11]        ; i_CLK      ; 5.626 ; 5.612 ; Rise       ; i_CLK           ;
;  o_Address_MEM[12]        ; i_CLK      ; 5.774 ; 5.742 ; Rise       ; i_CLK           ;
;  o_Address_MEM[13]        ; i_CLK      ; 5.765 ; 5.791 ; Rise       ; i_CLK           ;
;  o_Address_MEM[14]        ; i_CLK      ; 5.239 ; 5.246 ; Rise       ; i_CLK           ;
;  o_Address_MEM[15]        ; i_CLK      ; 5.726 ; 5.686 ; Rise       ; i_CLK           ;
; o_Address_PROG[*]         ; i_CLK      ; 4.745 ; 4.729 ; Rise       ; i_CLK           ;
;  o_Address_PROG[0]        ; i_CLK      ; 5.008 ; 4.957 ; Rise       ; i_CLK           ;
;  o_Address_PROG[1]        ; i_CLK      ; 4.745 ; 4.729 ; Rise       ; i_CLK           ;
;  o_Address_PROG[2]        ; i_CLK      ; 5.227 ; 5.155 ; Rise       ; i_CLK           ;
;  o_Address_PROG[3]        ; i_CLK      ; 5.087 ; 5.118 ; Rise       ; i_CLK           ;
;  o_Address_PROG[4]        ; i_CLK      ; 5.089 ; 5.098 ; Rise       ; i_CLK           ;
;  o_Address_PROG[5]        ; i_CLK      ; 5.085 ; 5.111 ; Rise       ; i_CLK           ;
;  o_Address_PROG[6]        ; i_CLK      ; 4.840 ; 4.846 ; Rise       ; i_CLK           ;
;  o_Address_PROG[7]        ; i_CLK      ; 5.048 ; 4.982 ; Rise       ; i_CLK           ;
;  o_Address_PROG[8]        ; i_CLK      ; 5.043 ; 5.057 ; Rise       ; i_CLK           ;
;  o_Address_PROG[9]        ; i_CLK      ; 5.303 ; 5.317 ; Rise       ; i_CLK           ;
; o_BRANCH_CONTROL[*]       ; i_CLK      ; 4.826 ; 4.779 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[0]      ; i_CLK      ; 5.033 ; 4.985 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[1]      ; i_CLK      ; 5.029 ; 4.983 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[2]      ; i_CLK      ; 4.826 ; 4.779 ; Rise       ; i_CLK           ;
; o_DATA_IMM[*]             ; i_CLK      ; 4.760 ; 4.737 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[0]            ; i_CLK      ; 5.193 ; 5.104 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[1]            ; i_CLK      ; 5.324 ; 5.340 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[2]            ; i_CLK      ; 4.760 ; 4.737 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[3]            ; i_CLK      ; 5.604 ; 5.637 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[4]            ; i_CLK      ; 6.798 ; 6.930 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[5]            ; i_CLK      ; 5.055 ; 4.996 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[6]            ; i_CLK      ; 5.082 ; 5.024 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[7]            ; i_CLK      ; 4.831 ; 4.846 ; Rise       ; i_CLK           ;
; o_IMM_enable              ; i_CLK      ; 4.837 ; 4.792 ; Rise       ; i_CLK           ;
; o_REGISTER_A[*]           ; i_CLK      ; 5.539 ; 5.556 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[0]          ; i_CLK      ; 5.835 ; 5.803 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[1]          ; i_CLK      ; 5.746 ; 5.657 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[2]          ; i_CLK      ; 5.803 ; 5.751 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[3]          ; i_CLK      ; 6.028 ; 6.003 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[4]          ; i_CLK      ; 5.539 ; 5.556 ; Rise       ; i_CLK           ;
; o_REGISTER_B[*]           ; i_CLK      ; 5.171 ; 5.134 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[0]          ; i_CLK      ; 5.931 ; 5.920 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[1]          ; i_CLK      ; 5.827 ; 5.818 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[2]          ; i_CLK      ; 6.053 ; 5.979 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[3]          ; i_CLK      ; 5.171 ; 5.134 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[4]          ; i_CLK      ; 5.564 ; 5.521 ; Rise       ; i_CLK           ;
; o_REGISTER_C[*]           ; i_CLK      ; 4.832 ; 4.845 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[0]          ; i_CLK      ; 5.069 ; 5.087 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[1]          ; i_CLK      ; 5.087 ; 5.023 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[2]          ; i_CLK      ; 6.291 ; 6.421 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[3]          ; i_CLK      ; 4.832 ; 4.845 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[4]          ; i_CLK      ; 5.250 ; 5.191 ; Rise       ; i_CLK           ;
; o_REGISTER_C_WRITE_ENABLE ; i_CLK      ; 5.229 ; 5.178 ; Rise       ; i_CLK           ;
; o_Signed                  ; i_CLK      ; 5.904 ; 5.960 ; Rise       ; i_CLK           ;
+---------------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -65.304                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_CLK ; Rise       ; i_CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_ALU_OP_SEL[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[10]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[11]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[12]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[13]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[14]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[15]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[8]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_MEM[9]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[8]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Address_PROG[9]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_BRANCH_CONTROL[0]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_BRANCH_CONTROL[1]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_BRANCH_CONTROL[2]~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_DATA_IMM[7]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_IMM_enable~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_A[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_B[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C[4]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_REGISTER_C_WRITE_ENABLE~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_CLK ; Rise       ; o_Signed~reg0                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[0]~reg0           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[1]~reg0           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[2]~reg0           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_ALU_OP_SEL[3]~reg0           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[0]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[10]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[11]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[12]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[13]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[14]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[15]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[1]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[2]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[3]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[4]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[5]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[6]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[7]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[8]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_MEM[9]~reg0          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[0]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[1]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[2]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[3]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[4]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[5]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[6]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[7]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[8]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_Address_PROG[9]~reg0         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_BRANCH_CONTROL[0]~reg0       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_BRANCH_CONTROL[1]~reg0       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_BRANCH_CONTROL[2]~reg0       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[0]~reg0             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[1]~reg0             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[2]~reg0             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[3]~reg0             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[4]~reg0             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[5]~reg0             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_CLK ; Rise       ; o_DATA_IMM[6]~reg0             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_ENABLE           ; i_CLK      ; 1.484  ; 2.138  ; Rise       ; i_CLK           ;
; i_INSTRUCTION[*]   ; i_CLK      ; 1.332  ; 1.985  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[0]  ; i_CLK      ; 0.999  ; 1.618  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[1]  ; i_CLK      ; 1.182  ; 1.820  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[2]  ; i_CLK      ; 0.877  ; 1.471  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[3]  ; i_CLK      ; -0.479 ; -0.119 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[4]  ; i_CLK      ; -0.052 ; 0.277  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[5]  ; i_CLK      ; 0.596  ; 1.153  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[6]  ; i_CLK      ; 1.020  ; 1.606  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[7]  ; i_CLK      ; 0.743  ; 1.312  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[8]  ; i_CLK      ; 0.810  ; 1.373  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[9]  ; i_CLK      ; 0.739  ; 1.316  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[10] ; i_CLK      ; 1.051  ; 1.706  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[11] ; i_CLK      ; 1.203  ; 1.869  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[12] ; i_CLK      ; 1.153  ; 1.800  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[13] ; i_CLK      ; 0.979  ; 1.581  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[14] ; i_CLK      ; 0.904  ; 1.516  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[15] ; i_CLK      ; 1.009  ; 1.634  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[16] ; i_CLK      ; 0.990  ; 1.610  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[17] ; i_CLK      ; 1.158  ; 1.831  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[18] ; i_CLK      ; 0.899  ; 1.548  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[19] ; i_CLK      ; 0.978  ; 1.604  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[23] ; i_CLK      ; 0.755  ; 1.336  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[24] ; i_CLK      ; 0.801  ; 1.367  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[25] ; i_CLK      ; -0.041 ; 0.235  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[26] ; i_CLK      ; 0.147  ; 0.392  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[27] ; i_CLK      ; 0.991  ; 1.574  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[28] ; i_CLK      ; 0.947  ; 1.537  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[29] ; i_CLK      ; 1.230  ; 1.756  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[30] ; i_CLK      ; 1.059  ; 1.677  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[31] ; i_CLK      ; 1.332  ; 1.985  ; Rise       ; i_CLK           ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_ENABLE           ; i_CLK      ; -1.094 ; -1.692 ; Rise       ; i_CLK           ;
; i_INSTRUCTION[*]   ; i_CLK      ; 0.631  ; 0.276  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[0]  ; i_CLK      ; -0.781 ; -1.384 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[1]  ; i_CLK      ; -0.555 ; -1.116 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[2]  ; i_CLK      ; -0.665 ; -1.244 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[3]  ; i_CLK      ; 0.631  ; 0.276  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[4]  ; i_CLK      ; 0.221  ; -0.103 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[5]  ; i_CLK      ; -0.393 ; -0.938 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[6]  ; i_CLK      ; -0.808 ; -1.387 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[7]  ; i_CLK      ; -0.536 ; -1.092 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[8]  ; i_CLK      ; -0.603 ; -1.157 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[9]  ; i_CLK      ; -0.533 ; -1.094 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[10] ; i_CLK      ; -0.835 ; -1.471 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[11] ; i_CLK      ; -0.984 ; -1.639 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[12] ; i_CLK      ; -0.937 ; -1.573 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[13] ; i_CLK      ; -0.768 ; -1.362 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[14] ; i_CLK      ; -0.688 ; -1.285 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[15] ; i_CLK      ; -0.798 ; -1.413 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[16] ; i_CLK      ; -0.775 ; -1.380 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[17] ; i_CLK      ; -0.937 ; -1.592 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[18] ; i_CLK      ; -0.688 ; -1.319 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[19] ; i_CLK      ; -0.763 ; -1.374 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[23] ; i_CLK      ; -0.549 ; -1.117 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[24] ; i_CLK      ; -0.598 ; -1.158 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[25] ; i_CLK      ; 0.210  ; -0.062 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[26] ; i_CLK      ; 0.031  ; -0.214 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[27] ; i_CLK      ; -0.781 ; -1.357 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[28] ; i_CLK      ; -0.720 ; -1.289 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[29] ; i_CLK      ; -0.511 ; -1.073 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[30] ; i_CLK      ; -0.562 ; -1.115 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[31] ; i_CLK      ; -0.757 ; -1.354 ; Rise       ; i_CLK           ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_ALU_OP_SEL[*]           ; i_CLK      ; 3.486 ; 3.584 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[0]          ; i_CLK      ; 3.486 ; 3.584 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[1]          ; i_CLK      ; 3.192 ; 3.233 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[2]          ; i_CLK      ; 3.299 ; 3.371 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[3]          ; i_CLK      ; 3.197 ; 3.242 ; Rise       ; i_CLK           ;
; o_Address_MEM[*]          ; i_CLK      ; 4.230 ; 4.380 ; Rise       ; i_CLK           ;
;  o_Address_MEM[0]         ; i_CLK      ; 3.371 ; 3.431 ; Rise       ; i_CLK           ;
;  o_Address_MEM[1]         ; i_CLK      ; 3.288 ; 3.330 ; Rise       ; i_CLK           ;
;  o_Address_MEM[2]         ; i_CLK      ; 4.230 ; 4.380 ; Rise       ; i_CLK           ;
;  o_Address_MEM[3]         ; i_CLK      ; 3.646 ; 3.720 ; Rise       ; i_CLK           ;
;  o_Address_MEM[4]         ; i_CLK      ; 3.187 ; 3.240 ; Rise       ; i_CLK           ;
;  o_Address_MEM[5]         ; i_CLK      ; 3.306 ; 3.349 ; Rise       ; i_CLK           ;
;  o_Address_MEM[6]         ; i_CLK      ; 3.262 ; 3.300 ; Rise       ; i_CLK           ;
;  o_Address_MEM[7]         ; i_CLK      ; 4.103 ; 4.284 ; Rise       ; i_CLK           ;
;  o_Address_MEM[8]         ; i_CLK      ; 3.197 ; 3.254 ; Rise       ; i_CLK           ;
;  o_Address_MEM[9]         ; i_CLK      ; 4.116 ; 4.273 ; Rise       ; i_CLK           ;
;  o_Address_MEM[10]        ; i_CLK      ; 3.484 ; 3.584 ; Rise       ; i_CLK           ;
;  o_Address_MEM[11]        ; i_CLK      ; 3.616 ; 3.717 ; Rise       ; i_CLK           ;
;  o_Address_MEM[12]        ; i_CLK      ; 3.678 ; 3.787 ; Rise       ; i_CLK           ;
;  o_Address_MEM[13]        ; i_CLK      ; 3.710 ; 3.821 ; Rise       ; i_CLK           ;
;  o_Address_MEM[14]        ; i_CLK      ; 3.339 ; 3.440 ; Rise       ; i_CLK           ;
;  o_Address_MEM[15]        ; i_CLK      ; 3.615 ; 3.748 ; Rise       ; i_CLK           ;
; o_Address_PROG[*]         ; i_CLK      ; 3.443 ; 3.494 ; Rise       ; i_CLK           ;
;  o_Address_PROG[0]        ; i_CLK      ; 3.160 ; 3.217 ; Rise       ; i_CLK           ;
;  o_Address_PROG[1]        ; i_CLK      ; 3.005 ; 3.064 ; Rise       ; i_CLK           ;
;  o_Address_PROG[2]        ; i_CLK      ; 3.301 ; 3.372 ; Rise       ; i_CLK           ;
;  o_Address_PROG[3]        ; i_CLK      ; 3.298 ; 3.345 ; Rise       ; i_CLK           ;
;  o_Address_PROG[4]        ; i_CLK      ; 3.295 ; 3.330 ; Rise       ; i_CLK           ;
;  o_Address_PROG[5]        ; i_CLK      ; 3.295 ; 3.341 ; Rise       ; i_CLK           ;
;  o_Address_PROG[6]        ; i_CLK      ; 3.124 ; 3.144 ; Rise       ; i_CLK           ;
;  o_Address_PROG[7]        ; i_CLK      ; 3.186 ; 3.244 ; Rise       ; i_CLK           ;
;  o_Address_PROG[8]        ; i_CLK      ; 3.259 ; 3.299 ; Rise       ; i_CLK           ;
;  o_Address_PROG[9]        ; i_CLK      ; 3.443 ; 3.494 ; Rise       ; i_CLK           ;
; o_BRANCH_CONTROL[*]       ; i_CLK      ; 3.182 ; 3.224 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[0]      ; i_CLK      ; 3.182 ; 3.224 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[1]      ; i_CLK      ; 3.177 ; 3.221 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[2]      ; i_CLK      ; 3.055 ; 3.087 ; Rise       ; i_CLK           ;
; o_DATA_IMM[*]             ; i_CLK      ; 4.468 ; 4.678 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[0]            ; i_CLK      ; 3.275 ; 3.328 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[1]            ; i_CLK      ; 3.461 ; 3.513 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[2]            ; i_CLK      ; 3.020 ; 3.073 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[3]            ; i_CLK      ; 3.658 ; 3.726 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[4]            ; i_CLK      ; 4.468 ; 4.678 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[5]            ; i_CLK      ; 3.198 ; 3.253 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[6]            ; i_CLK      ; 3.222 ; 3.275 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[7]            ; i_CLK      ; 3.125 ; 3.145 ; Rise       ; i_CLK           ;
; o_IMM_enable              ; i_CLK      ; 3.063 ; 3.096 ; Rise       ; i_CLK           ;
; o_REGISTER_A[*]           ; i_CLK      ; 3.875 ; 4.016 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[0]          ; i_CLK      ; 3.685 ; 3.813 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[1]          ; i_CLK      ; 3.627 ; 3.740 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[2]          ; i_CLK      ; 3.705 ; 3.810 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[3]          ; i_CLK      ; 3.875 ; 4.016 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[4]          ; i_CLK      ; 3.569 ; 3.669 ; Rise       ; i_CLK           ;
; o_REGISTER_B[*]           ; i_CLK      ; 3.867 ; 3.967 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[0]          ; i_CLK      ; 3.822 ; 3.942 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[1]          ; i_CLK      ; 3.742 ; 3.870 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[2]          ; i_CLK      ; 3.867 ; 3.967 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[3]          ; i_CLK      ; 3.271 ; 3.348 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[4]          ; i_CLK      ; 3.532 ; 3.648 ; Rise       ; i_CLK           ;
; o_REGISTER_C[*]           ; i_CLK      ; 4.116 ; 4.297 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[0]          ; i_CLK      ; 3.282 ; 3.319 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[1]          ; i_CLK      ; 3.227 ; 3.288 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[2]          ; i_CLK      ; 4.116 ; 4.297 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[3]          ; i_CLK      ; 3.124 ; 3.146 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[4]          ; i_CLK      ; 3.324 ; 3.397 ; Rise       ; i_CLK           ;
; o_REGISTER_C_WRITE_ENABLE ; i_CLK      ; 3.305 ; 3.367 ; Rise       ; i_CLK           ;
; o_Signed                  ; i_CLK      ; 3.860 ; 3.964 ; Rise       ; i_CLK           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_ALU_OP_SEL[*]           ; i_CLK      ; 3.125 ; 3.165 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[0]          ; i_CLK      ; 3.408 ; 3.502 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[1]          ; i_CLK      ; 3.125 ; 3.165 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[2]          ; i_CLK      ; 3.229 ; 3.297 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[3]          ; i_CLK      ; 3.130 ; 3.173 ; Rise       ; i_CLK           ;
; o_Address_MEM[*]          ; i_CLK      ; 3.120 ; 3.171 ; Rise       ; i_CLK           ;
;  o_Address_MEM[0]         ; i_CLK      ; 3.298 ; 3.355 ; Rise       ; i_CLK           ;
;  o_Address_MEM[1]         ; i_CLK      ; 3.224 ; 3.264 ; Rise       ; i_CLK           ;
;  o_Address_MEM[2]         ; i_CLK      ; 4.160 ; 4.307 ; Rise       ; i_CLK           ;
;  o_Address_MEM[3]         ; i_CLK      ; 3.568 ; 3.638 ; Rise       ; i_CLK           ;
;  o_Address_MEM[4]         ; i_CLK      ; 3.120 ; 3.171 ; Rise       ; i_CLK           ;
;  o_Address_MEM[5]         ; i_CLK      ; 3.241 ; 3.282 ; Rise       ; i_CLK           ;
;  o_Address_MEM[6]         ; i_CLK      ; 3.199 ; 3.235 ; Rise       ; i_CLK           ;
;  o_Address_MEM[7]         ; i_CLK      ; 4.039 ; 4.217 ; Rise       ; i_CLK           ;
;  o_Address_MEM[8]         ; i_CLK      ; 3.130 ; 3.184 ; Rise       ; i_CLK           ;
;  o_Address_MEM[9]         ; i_CLK      ; 4.050 ; 4.204 ; Rise       ; i_CLK           ;
;  o_Address_MEM[10]        ; i_CLK      ; 3.406 ; 3.502 ; Rise       ; i_CLK           ;
;  o_Address_MEM[11]        ; i_CLK      ; 3.533 ; 3.630 ; Rise       ; i_CLK           ;
;  o_Address_MEM[12]        ; i_CLK      ; 3.592 ; 3.696 ; Rise       ; i_CLK           ;
;  o_Address_MEM[13]        ; i_CLK      ; 3.630 ; 3.735 ; Rise       ; i_CLK           ;
;  o_Address_MEM[14]        ; i_CLK      ; 3.267 ; 3.363 ; Rise       ; i_CLK           ;
;  o_Address_MEM[15]        ; i_CLK      ; 3.531 ; 3.659 ; Rise       ; i_CLK           ;
; o_Address_PROG[*]         ; i_CLK      ; 2.947 ; 3.005 ; Rise       ; i_CLK           ;
;  o_Address_PROG[0]        ; i_CLK      ; 3.095 ; 3.149 ; Rise       ; i_CLK           ;
;  o_Address_PROG[1]        ; i_CLK      ; 2.947 ; 3.005 ; Rise       ; i_CLK           ;
;  o_Address_PROG[2]        ; i_CLK      ; 3.231 ; 3.298 ; Rise       ; i_CLK           ;
;  o_Address_PROG[3]        ; i_CLK      ; 3.233 ; 3.278 ; Rise       ; i_CLK           ;
;  o_Address_PROG[4]        ; i_CLK      ; 3.231 ; 3.264 ; Rise       ; i_CLK           ;
;  o_Address_PROG[5]        ; i_CLK      ; 3.230 ; 3.274 ; Rise       ; i_CLK           ;
;  o_Address_PROG[6]        ; i_CLK      ; 3.067 ; 3.085 ; Rise       ; i_CLK           ;
;  o_Address_PROG[7]        ; i_CLK      ; 3.120 ; 3.175 ; Rise       ; i_CLK           ;
;  o_Address_PROG[8]        ; i_CLK      ; 3.196 ; 3.234 ; Rise       ; i_CLK           ;
;  o_Address_PROG[9]        ; i_CLK      ; 3.373 ; 3.421 ; Rise       ; i_CLK           ;
; o_BRANCH_CONTROL[*]       ; i_CLK      ; 2.994 ; 3.025 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[0]      ; i_CLK      ; 3.116 ; 3.156 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[1]      ; i_CLK      ; 3.111 ; 3.153 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[2]      ; i_CLK      ; 2.994 ; 3.025 ; Rise       ; i_CLK           ;
; o_DATA_IMM[*]             ; i_CLK      ; 2.963 ; 3.015 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[0]            ; i_CLK      ; 3.206 ; 3.256 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[1]            ; i_CLK      ; 3.391 ; 3.440 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[2]            ; i_CLK      ; 2.963 ; 3.015 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[3]            ; i_CLK      ; 3.579 ; 3.644 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[4]            ; i_CLK      ; 4.390 ; 4.596 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[5]            ; i_CLK      ; 3.132 ; 3.183 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[6]            ; i_CLK      ; 3.155 ; 3.205 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[7]            ; i_CLK      ; 3.067 ; 3.087 ; Rise       ; i_CLK           ;
; o_IMM_enable              ; i_CLK      ; 3.002 ; 3.034 ; Rise       ; i_CLK           ;
; o_REGISTER_A[*]           ; i_CLK      ; 3.494 ; 3.590 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[0]          ; i_CLK      ; 3.600 ; 3.722 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[1]          ; i_CLK      ; 3.545 ; 3.653 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[2]          ; i_CLK      ; 3.618 ; 3.719 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[3]          ; i_CLK      ; 3.782 ; 3.916 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[4]          ; i_CLK      ; 3.494 ; 3.590 ; Rise       ; i_CLK           ;
; o_REGISTER_B[*]           ; i_CLK      ; 3.202 ; 3.276 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[0]          ; i_CLK      ; 3.731 ; 3.846 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[1]          ; i_CLK      ; 3.654 ; 3.777 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[2]          ; i_CLK      ; 3.781 ; 3.876 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[3]          ; i_CLK      ; 3.202 ; 3.276 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[4]          ; i_CLK      ; 3.452 ; 3.564 ; Rise       ; i_CLK           ;
; o_REGISTER_C[*]           ; i_CLK      ; 3.067 ; 3.087 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[0]          ; i_CLK      ; 3.218 ; 3.253 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[1]          ; i_CLK      ; 3.160 ; 3.218 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[2]          ; i_CLK      ; 4.052 ; 4.230 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[3]          ; i_CLK      ; 3.067 ; 3.087 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[4]          ; i_CLK      ; 3.253 ; 3.323 ; Rise       ; i_CLK           ;
; o_REGISTER_C_WRITE_ENABLE ; i_CLK      ; 3.235 ; 3.294 ; Rise       ; i_CLK           ;
; o_Signed                  ; i_CLK      ; 3.773 ; 3.873 ; Rise       ; i_CLK           ;
+---------------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  i_CLK           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -65.304             ;
;  i_CLK           ; N/A   ; N/A  ; N/A      ; N/A     ; -65.304             ;
+------------------+-------+------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_ENABLE           ; i_CLK      ; 2.613  ; 3.096  ; Rise       ; i_CLK           ;
; i_INSTRUCTION[*]   ; i_CLK      ; 2.422  ; 2.902  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[0]  ; i_CLK      ; 1.793  ; 2.218  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[1]  ; i_CLK      ; 2.137  ; 2.606  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[2]  ; i_CLK      ; 1.568  ; 1.988  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[3]  ; i_CLK      ; -0.479 ; -0.119 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[4]  ; i_CLK      ; -0.052 ; 0.277  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[5]  ; i_CLK      ; 1.100  ; 1.515  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[6]  ; i_CLK      ; 1.802  ; 2.245  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[7]  ; i_CLK      ; 1.347  ; 1.754  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[8]  ; i_CLK      ; 1.469  ; 1.884  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[9]  ; i_CLK      ; 1.322  ; 1.741  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[10] ; i_CLK      ; 1.882  ; 2.356  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[11] ; i_CLK      ; 2.124  ; 2.618  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[12] ; i_CLK      ; 2.043  ; 2.580  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[13] ; i_CLK      ; 1.798  ; 2.219  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[14] ; i_CLK      ; 1.645  ; 2.073  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[15] ; i_CLK      ; 1.792  ; 2.284  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[16] ; i_CLK      ; 1.778  ; 2.209  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[17] ; i_CLK      ; 1.998  ; 2.554  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[18] ; i_CLK      ; 1.623  ; 2.090  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[19] ; i_CLK      ; 1.755  ; 2.210  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[23] ; i_CLK      ; 1.394  ; 1.797  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[24] ; i_CLK      ; 1.483  ; 1.890  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[25] ; i_CLK      ; -0.041 ; 0.235  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[26] ; i_CLK      ; 0.200  ; 0.392  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[27] ; i_CLK      ; 1.776  ; 2.221  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[28] ; i_CLK      ; 1.702  ; 2.125  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[29] ; i_CLK      ; 2.228  ; 2.566  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[30] ; i_CLK      ; 1.937  ; 2.433  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[31] ; i_CLK      ; 2.422  ; 2.902  ; Rise       ; i_CLK           ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_ENABLE           ; i_CLK      ; -1.094 ; -1.692 ; Rise       ; i_CLK           ;
; i_INSTRUCTION[*]   ; i_CLK      ; 1.056  ; 0.909  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[0]  ; i_CLK      ; -0.781 ; -1.384 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[1]  ; i_CLK      ; -0.555 ; -1.116 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[2]  ; i_CLK      ; -0.665 ; -1.244 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[3]  ; i_CLK      ; 1.056  ; 0.909  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[4]  ; i_CLK      ; 0.408  ; 0.328  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[5]  ; i_CLK      ; -0.393 ; -0.914 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[6]  ; i_CLK      ; -0.808 ; -1.387 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[7]  ; i_CLK      ; -0.536 ; -1.092 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[8]  ; i_CLK      ; -0.603 ; -1.157 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[9]  ; i_CLK      ; -0.533 ; -1.094 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[10] ; i_CLK      ; -0.835 ; -1.471 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[11] ; i_CLK      ; -0.984 ; -1.639 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[12] ; i_CLK      ; -0.937 ; -1.573 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[13] ; i_CLK      ; -0.768 ; -1.362 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[14] ; i_CLK      ; -0.688 ; -1.285 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[15] ; i_CLK      ; -0.798 ; -1.413 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[16] ; i_CLK      ; -0.775 ; -1.380 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[17] ; i_CLK      ; -0.937 ; -1.592 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[18] ; i_CLK      ; -0.688 ; -1.319 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[19] ; i_CLK      ; -0.763 ; -1.374 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[23] ; i_CLK      ; -0.549 ; -1.117 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[24] ; i_CLK      ; -0.598 ; -1.158 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[25] ; i_CLK      ; 0.412  ; 0.359  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[26] ; i_CLK      ; 0.112  ; 0.078  ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[27] ; i_CLK      ; -0.781 ; -1.357 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[28] ; i_CLK      ; -0.720 ; -1.289 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[29] ; i_CLK      ; -0.511 ; -1.073 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[30] ; i_CLK      ; -0.562 ; -1.115 ; Rise       ; i_CLK           ;
;  i_INSTRUCTION[31] ; i_CLK      ; -0.757 ; -1.354 ; Rise       ; i_CLK           ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_ALU_OP_SEL[*]           ; i_CLK      ; 5.934 ; 5.952 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[0]          ; i_CLK      ; 5.934 ; 5.952 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[1]          ; i_CLK      ; 5.414 ; 5.383 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[2]          ; i_CLK      ; 5.622 ; 5.598 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[3]          ; i_CLK      ; 5.431 ; 5.398 ; Rise       ; i_CLK           ;
; o_Address_MEM[*]          ; i_CLK      ; 6.903 ; 6.988 ; Rise       ; i_CLK           ;
;  o_Address_MEM[0]         ; i_CLK      ; 5.729 ; 5.701 ; Rise       ; i_CLK           ;
;  o_Address_MEM[1]         ; i_CLK      ; 5.426 ; 5.483 ; Rise       ; i_CLK           ;
;  o_Address_MEM[2]         ; i_CLK      ; 6.903 ; 6.988 ; Rise       ; i_CLK           ;
;  o_Address_MEM[3]         ; i_CLK      ; 6.004 ; 6.098 ; Rise       ; i_CLK           ;
;  o_Address_MEM[4]         ; i_CLK      ; 5.394 ; 5.367 ; Rise       ; i_CLK           ;
;  o_Address_MEM[5]         ; i_CLK      ; 5.452 ; 5.514 ; Rise       ; i_CLK           ;
;  o_Address_MEM[6]         ; i_CLK      ; 5.405 ; 5.435 ; Rise       ; i_CLK           ;
;  o_Address_MEM[7]         ; i_CLK      ; 6.643 ; 6.799 ; Rise       ; i_CLK           ;
;  o_Address_MEM[8]         ; i_CLK      ; 5.419 ; 5.397 ; Rise       ; i_CLK           ;
;  o_Address_MEM[9]         ; i_CLK      ; 6.687 ; 6.777 ; Rise       ; i_CLK           ;
;  o_Address_MEM[10]        ; i_CLK      ; 5.870 ; 5.925 ; Rise       ; i_CLK           ;
;  o_Address_MEM[11]        ; i_CLK      ; 6.072 ; 6.140 ; Rise       ; i_CLK           ;
;  o_Address_MEM[12]        ; i_CLK      ; 6.229 ; 6.252 ; Rise       ; i_CLK           ;
;  o_Address_MEM[13]        ; i_CLK      ; 6.199 ; 6.293 ; Rise       ; i_CLK           ;
;  o_Address_MEM[14]        ; i_CLK      ; 5.635 ; 5.695 ; Rise       ; i_CLK           ;
;  o_Address_MEM[15]        ; i_CLK      ; 6.179 ; 6.208 ; Rise       ; i_CLK           ;
; o_Address_PROG[*]         ; i_CLK      ; 5.692 ; 5.748 ; Rise       ; i_CLK           ;
;  o_Address_PROG[0]        ; i_CLK      ; 5.364 ; 5.345 ; Rise       ; i_CLK           ;
;  o_Address_PROG[1]        ; i_CLK      ; 5.070 ; 5.073 ; Rise       ; i_CLK           ;
;  o_Address_PROG[2]        ; i_CLK      ; 5.607 ; 5.601 ; Rise       ; i_CLK           ;
;  o_Address_PROG[3]        ; i_CLK      ; 5.446 ; 5.509 ; Rise       ; i_CLK           ;
;  o_Address_PROG[4]        ; i_CLK      ; 5.447 ; 5.468 ; Rise       ; i_CLK           ;
;  o_Address_PROG[5]        ; i_CLK      ; 5.443 ; 5.502 ; Rise       ; i_CLK           ;
;  o_Address_PROG[6]        ; i_CLK      ; 5.165 ; 5.190 ; Rise       ; i_CLK           ;
;  o_Address_PROG[7]        ; i_CLK      ; 5.423 ; 5.390 ; Rise       ; i_CLK           ;
;  o_Address_PROG[8]        ; i_CLK      ; 5.397 ; 5.427 ; Rise       ; i_CLK           ;
;  o_Address_PROG[9]        ; i_CLK      ; 5.692 ; 5.748 ; Rise       ; i_CLK           ;
; o_BRANCH_CONTROL[*]       ; i_CLK      ; 5.389 ; 5.362 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[0]      ; i_CLK      ; 5.389 ; 5.362 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[1]      ; i_CLK      ; 5.389 ; 5.359 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[2]      ; i_CLK      ; 5.166 ; 5.140 ; Rise       ; i_CLK           ;
; o_DATA_IMM[*]             ; i_CLK      ; 7.223 ; 7.407 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[0]            ; i_CLK      ; 5.568 ; 5.528 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[1]            ; i_CLK      ; 5.712 ; 5.756 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[2]            ; i_CLK      ; 5.086 ; 5.078 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[3]            ; i_CLK      ; 6.031 ; 6.107 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[4]            ; i_CLK      ; 7.223 ; 7.407 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[5]            ; i_CLK      ; 5.426 ; 5.401 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[6]            ; i_CLK      ; 5.453 ; 5.423 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[7]            ; i_CLK      ; 5.157 ; 5.187 ; Rise       ; i_CLK           ;
; o_IMM_enable              ; i_CLK      ; 5.182 ; 5.161 ; Rise       ; i_CLK           ;
; o_REGISTER_A[*]           ; i_CLK      ; 6.523 ; 6.598 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[0]          ; i_CLK      ; 6.306 ; 6.336 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[1]          ; i_CLK      ; 6.200 ; 6.193 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[2]          ; i_CLK      ; 6.269 ; 6.281 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[3]          ; i_CLK      ; 6.523 ; 6.598 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[4]          ; i_CLK      ; 5.943 ; 6.015 ; Rise       ; i_CLK           ;
; o_REGISTER_B[*]           ; i_CLK      ; 6.487 ; 6.500 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[0]          ; i_CLK      ; 6.413 ; 6.473 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[1]          ; i_CLK      ; 6.298 ; 6.310 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[2]          ; i_CLK      ; 6.487 ; 6.500 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[3]          ; i_CLK      ; 5.552 ; 5.565 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[4]          ; i_CLK      ; 5.991 ; 6.001 ; Rise       ; i_CLK           ;
; o_REGISTER_C[*]           ; i_CLK      ; 6.649 ; 6.807 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[0]          ; i_CLK      ; 5.426 ; 5.456 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[1]          ; i_CLK      ; 5.464 ; 5.431 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[2]          ; i_CLK      ; 6.649 ; 6.807 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[3]          ; i_CLK      ; 5.158 ; 5.186 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[4]          ; i_CLK      ; 5.637 ; 5.622 ; Rise       ; i_CLK           ;
; o_REGISTER_C_WRITE_ENABLE ; i_CLK      ; 5.613 ; 5.604 ; Rise       ; i_CLK           ;
; o_Signed                  ; i_CLK      ; 6.370 ; 6.456 ; Rise       ; i_CLK           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; o_ALU_OP_SEL[*]           ; i_CLK      ; 3.125 ; 3.165 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[0]          ; i_CLK      ; 3.408 ; 3.502 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[1]          ; i_CLK      ; 3.125 ; 3.165 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[2]          ; i_CLK      ; 3.229 ; 3.297 ; Rise       ; i_CLK           ;
;  o_ALU_OP_SEL[3]          ; i_CLK      ; 3.130 ; 3.173 ; Rise       ; i_CLK           ;
; o_Address_MEM[*]          ; i_CLK      ; 3.120 ; 3.171 ; Rise       ; i_CLK           ;
;  o_Address_MEM[0]         ; i_CLK      ; 3.298 ; 3.355 ; Rise       ; i_CLK           ;
;  o_Address_MEM[1]         ; i_CLK      ; 3.224 ; 3.264 ; Rise       ; i_CLK           ;
;  o_Address_MEM[2]         ; i_CLK      ; 4.160 ; 4.307 ; Rise       ; i_CLK           ;
;  o_Address_MEM[3]         ; i_CLK      ; 3.568 ; 3.638 ; Rise       ; i_CLK           ;
;  o_Address_MEM[4]         ; i_CLK      ; 3.120 ; 3.171 ; Rise       ; i_CLK           ;
;  o_Address_MEM[5]         ; i_CLK      ; 3.241 ; 3.282 ; Rise       ; i_CLK           ;
;  o_Address_MEM[6]         ; i_CLK      ; 3.199 ; 3.235 ; Rise       ; i_CLK           ;
;  o_Address_MEM[7]         ; i_CLK      ; 4.039 ; 4.217 ; Rise       ; i_CLK           ;
;  o_Address_MEM[8]         ; i_CLK      ; 3.130 ; 3.184 ; Rise       ; i_CLK           ;
;  o_Address_MEM[9]         ; i_CLK      ; 4.050 ; 4.204 ; Rise       ; i_CLK           ;
;  o_Address_MEM[10]        ; i_CLK      ; 3.406 ; 3.502 ; Rise       ; i_CLK           ;
;  o_Address_MEM[11]        ; i_CLK      ; 3.533 ; 3.630 ; Rise       ; i_CLK           ;
;  o_Address_MEM[12]        ; i_CLK      ; 3.592 ; 3.696 ; Rise       ; i_CLK           ;
;  o_Address_MEM[13]        ; i_CLK      ; 3.630 ; 3.735 ; Rise       ; i_CLK           ;
;  o_Address_MEM[14]        ; i_CLK      ; 3.267 ; 3.363 ; Rise       ; i_CLK           ;
;  o_Address_MEM[15]        ; i_CLK      ; 3.531 ; 3.659 ; Rise       ; i_CLK           ;
; o_Address_PROG[*]         ; i_CLK      ; 2.947 ; 3.005 ; Rise       ; i_CLK           ;
;  o_Address_PROG[0]        ; i_CLK      ; 3.095 ; 3.149 ; Rise       ; i_CLK           ;
;  o_Address_PROG[1]        ; i_CLK      ; 2.947 ; 3.005 ; Rise       ; i_CLK           ;
;  o_Address_PROG[2]        ; i_CLK      ; 3.231 ; 3.298 ; Rise       ; i_CLK           ;
;  o_Address_PROG[3]        ; i_CLK      ; 3.233 ; 3.278 ; Rise       ; i_CLK           ;
;  o_Address_PROG[4]        ; i_CLK      ; 3.231 ; 3.264 ; Rise       ; i_CLK           ;
;  o_Address_PROG[5]        ; i_CLK      ; 3.230 ; 3.274 ; Rise       ; i_CLK           ;
;  o_Address_PROG[6]        ; i_CLK      ; 3.067 ; 3.085 ; Rise       ; i_CLK           ;
;  o_Address_PROG[7]        ; i_CLK      ; 3.120 ; 3.175 ; Rise       ; i_CLK           ;
;  o_Address_PROG[8]        ; i_CLK      ; 3.196 ; 3.234 ; Rise       ; i_CLK           ;
;  o_Address_PROG[9]        ; i_CLK      ; 3.373 ; 3.421 ; Rise       ; i_CLK           ;
; o_BRANCH_CONTROL[*]       ; i_CLK      ; 2.994 ; 3.025 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[0]      ; i_CLK      ; 3.116 ; 3.156 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[1]      ; i_CLK      ; 3.111 ; 3.153 ; Rise       ; i_CLK           ;
;  o_BRANCH_CONTROL[2]      ; i_CLK      ; 2.994 ; 3.025 ; Rise       ; i_CLK           ;
; o_DATA_IMM[*]             ; i_CLK      ; 2.963 ; 3.015 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[0]            ; i_CLK      ; 3.206 ; 3.256 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[1]            ; i_CLK      ; 3.391 ; 3.440 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[2]            ; i_CLK      ; 2.963 ; 3.015 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[3]            ; i_CLK      ; 3.579 ; 3.644 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[4]            ; i_CLK      ; 4.390 ; 4.596 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[5]            ; i_CLK      ; 3.132 ; 3.183 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[6]            ; i_CLK      ; 3.155 ; 3.205 ; Rise       ; i_CLK           ;
;  o_DATA_IMM[7]            ; i_CLK      ; 3.067 ; 3.087 ; Rise       ; i_CLK           ;
; o_IMM_enable              ; i_CLK      ; 3.002 ; 3.034 ; Rise       ; i_CLK           ;
; o_REGISTER_A[*]           ; i_CLK      ; 3.494 ; 3.590 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[0]          ; i_CLK      ; 3.600 ; 3.722 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[1]          ; i_CLK      ; 3.545 ; 3.653 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[2]          ; i_CLK      ; 3.618 ; 3.719 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[3]          ; i_CLK      ; 3.782 ; 3.916 ; Rise       ; i_CLK           ;
;  o_REGISTER_A[4]          ; i_CLK      ; 3.494 ; 3.590 ; Rise       ; i_CLK           ;
; o_REGISTER_B[*]           ; i_CLK      ; 3.202 ; 3.276 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[0]          ; i_CLK      ; 3.731 ; 3.846 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[1]          ; i_CLK      ; 3.654 ; 3.777 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[2]          ; i_CLK      ; 3.781 ; 3.876 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[3]          ; i_CLK      ; 3.202 ; 3.276 ; Rise       ; i_CLK           ;
;  o_REGISTER_B[4]          ; i_CLK      ; 3.452 ; 3.564 ; Rise       ; i_CLK           ;
; o_REGISTER_C[*]           ; i_CLK      ; 3.067 ; 3.087 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[0]          ; i_CLK      ; 3.218 ; 3.253 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[1]          ; i_CLK      ; 3.160 ; 3.218 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[2]          ; i_CLK      ; 4.052 ; 4.230 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[3]          ; i_CLK      ; 3.067 ; 3.087 ; Rise       ; i_CLK           ;
;  o_REGISTER_C[4]          ; i_CLK      ; 3.253 ; 3.323 ; Rise       ; i_CLK           ;
; o_REGISTER_C_WRITE_ENABLE ; i_CLK      ; 3.235 ; 3.294 ; Rise       ; i_CLK           ;
; o_Signed                  ; i_CLK      ; 3.773 ; 3.873 ; Rise       ; i_CLK           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_ALU_OP_SEL[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ALU_OP_SEL[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ALU_OP_SEL[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ALU_OP_SEL[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_A[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_A[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_A[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_A[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_A[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_B[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_B[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_B[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_B[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_B[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_C[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_C[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_C[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_C[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_C[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_REGISTER_C_WRITE_ENABLE ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA_IMM[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA_IMM[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA_IMM[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA_IMM[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA_IMM[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA_IMM[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA_IMM[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA_IMM[7]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_PROG[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Address_MEM[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_BRANCH_CONTROL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_BRANCH_CONTROL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_BRANCH_CONTROL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Signed                  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_IMM_enable              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_INSTRUCTION[20]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[21]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[22]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[28]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ENABLE                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[29]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[30]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[31]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[15]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[16]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[17]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[18]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[19]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[10]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[11]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[12]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[13]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[14]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[23]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[24]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[25]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[26]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[27]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[8]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[9]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INSTRUCTION[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_ALU_OP_SEL[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ALU_OP_SEL[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ALU_OP_SEL[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ALU_OP_SEL[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_B[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_B[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_B[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_B[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_B[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_C[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_C[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_C[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_C[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_C[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_C_WRITE_ENABLE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; o_DATA_IMM[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; o_Address_PROG[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_BRANCH_CONTROL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_BRANCH_CONTROL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_BRANCH_CONTROL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_Signed                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_IMM_enable              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_ALU_OP_SEL[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ALU_OP_SEL[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ALU_OP_SEL[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ALU_OP_SEL[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_A[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_REGISTER_B[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_B[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_B[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_REGISTER_B[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_B[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_C[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_REGISTER_C[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_C[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_REGISTER_C[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_REGISTER_C[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_REGISTER_C_WRITE_ENABLE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA_IMM[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; o_DATA_IMM[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA_IMM[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_DATA_IMM[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA_IMM[7]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_PROG[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; o_Address_PROG[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_PROG[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_PROG[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_PROG[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_PROG[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_PROG[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_PROG[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_MEM[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_MEM[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_Address_MEM[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_MEM[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_MEM[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_MEM[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_Address_MEM[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_Address_MEM[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_Address_MEM[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Address_MEM[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_BRANCH_CONTROL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_BRANCH_CONTROL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_BRANCH_CONTROL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_Signed                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_IMM_enable              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 133   ; 133  ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 59    ; 59   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Mon Apr 15 09:58:35 2019
Info: Command: quartus_sta instruction_decoder -c instruction_decoder
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'instruction_decoder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLK i_CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.000 i_CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.000 i_CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.304 i_CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4639 megabytes
    Info: Processing ended: Mon Apr 15 09:58:37 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


