/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : Q-2019.12
// Date      : Tue Jan 18 23:55:58 2022
/////////////////////////////////////////////////////////////


module avg ( din, reset, clk, ready, dout );
  input [15:0] din;
  output [15:0] dout;
  input reset, clk;
  output ready;


endmodule

