# 2024_SoC_2024 평소 과제

2024년 5월 27일.. 지난 SoC 실습 수업 시간을 추억하며...

---

### 성균관대학교 SoC 설계실습 과목.
주로 DMA Control Unit을 구현합니다. 구현 후 DC로 SYNTHESIS 하는 것까지 진행합니다. 다만, DC 툴은 자세히 다루지 않으며, 고급디지털설계 과목에서 더 깊이 다룬다고 합니다.

### 저는 기계공학부 소속으로, Verilog는 작년 11월에 처음 접했습니다.
그래서 다른 학생들이 30분도 안 걸리는 과제를 4시간에서 이틀씩 걸려 하기도 했습니다. 저처럼 헤매는 학생들이 없기를 기도하며 이 글을 씁니다.

그런데, 지금 보니까 틀린 부분도 있는데도 10점이 나오는 것을 보면, 그렇게 엄격하게 평가하지는 않는 것 같습니다.

리눅스 커맨드를 모른다면 [이 유튜브 링크](https://www.youtube.com/playlist?list=PLBrGAFAIyf5pIIFQv_U1dG36L5rylTvbx)에서 1~7번을 빠르게 보시길 추천합니다.

### 저는 프로젝트를 Copilot과 협업해 GitHub에서 카피 페이스트 후 제출했습니다.

### Project 2는 정보원에 따르면 이미 베릴레이터로 비교한 결과 표절이 확실하다는 소문이 있습니다. ㅠㅠ F 학점을 받을지도 모르겠네요.

---

# 프로젝트를 위한 조언

1. GitHub에 'CC_SERIALIZER'를 검색하면 누군가가 한 것을 찾을 수 있습니다.

2. 단위 테스트할 때 ModelSim을 사용하는 것이 더 좋습니다. (혹은 Vivado)

3. 공부가 필요한 부분인데, HLS(High-Level Synthesis)를 사용하면 됩니다. C/C++로 개념 구현만 하면, Verilog로 변환해줍니다. 방학 때 IDEC에서 수강할 때, 교수님 조교님들이 Verilog를 직접 짜기도 하지만, 주로 C, C++로 구현하고 HLS로 Verilog RTL을 만든다고 들었습니다. 이번 과제도 C/C++로 구현 후 조금 조정하는 학생을 컴퓨터실에서 보았습니다.

---

본 강좌를 듣고 Verilog를 잘 다루는 전문가가 되고 싶었지만, 현실은 Copilot과 GPT 마스터가 되었습니다.


