TimeQuest Timing Analyzer report for MiniS08
Mon Nov 20 19:55:41 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'S08clk'
 12. Slow Model Setup: 'clk50'
 13. Slow Model Setup: 'sci:S08sci|baudgen[10]'
 14. Slow Model Setup: 'sci:S08sci|baudgen[12]'
 15. Slow Model Hold: 'clk50'
 16. Slow Model Hold: 'S08clk'
 17. Slow Model Hold: 'sci:S08sci|baudgen[10]'
 18. Slow Model Hold: 'sci:S08sci|baudgen[12]'
 19. Slow Model Minimum Pulse Width: 'clk50'
 20. Slow Model Minimum Pulse Width: 'S08clk'
 21. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 22. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'S08clk'
 35. Fast Model Setup: 'clk50'
 36. Fast Model Setup: 'sci:S08sci|baudgen[10]'
 37. Fast Model Setup: 'sci:S08sci|baudgen[12]'
 38. Fast Model Hold: 'clk50'
 39. Fast Model Hold: 'S08clk'
 40. Fast Model Hold: 'sci:S08sci|baudgen[10]'
 41. Fast Model Hold: 'sci:S08sci|baudgen[12]'
 42. Fast Model Minimum Pulse Width: 'clk50'
 43. Fast Model Minimum Pulse Width: 'S08clk'
 44. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 45. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MiniS08                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                  ;
; S08clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { S08clk }                 ;
; sci:S08sci|baudgen[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[10] } ;
; sci:S08sci|baudgen[12] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[12] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                       ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                  ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; 66.8 MHz   ; 66.8 MHz        ; S08clk                 ;                                                       ;
; 146.89 MHz ; 146.89 MHz      ; clk50                  ;                                                       ;
; 391.24 MHz ; 391.24 MHz      ; sci:S08sci|baudgen[10] ;                                                       ;
; 515.46 MHz ; 500.0 MHz       ; sci:S08sci|baudgen[12] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; S08clk                 ; -13.970 ; -649.590      ;
; clk50                  ; -10.208 ; -465.170      ;
; sci:S08sci|baudgen[10] ; -1.556  ; -17.373       ;
; sci:S08sci|baudgen[12] ; -0.940  ; -9.532        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.689 ; -8.395        ;
; S08clk                 ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.391  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -219.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'S08clk'                                                                            ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -13.970 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.997     ;
; -13.958 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.985     ;
; -13.938 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.965     ;
; -13.927 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.954     ;
; -13.915 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.942     ;
; -13.895 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 14.929     ;
; -13.895 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.922     ;
; -13.883 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 14.917     ;
; -13.863 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 14.897     ;
; -13.850 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.877     ;
; -13.807 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.834     ;
; -13.775 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 14.809     ;
; -13.768 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.797     ;
; -13.756 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.785     ;
; -13.742 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.769     ;
; -13.736 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.765     ;
; -13.716 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 14.744     ;
; -13.699 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.726     ;
; -13.695 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.722     ;
; -13.685 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.714     ;
; -13.673 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 14.701     ;
; -13.673 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.702     ;
; -13.667 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 14.701     ;
; -13.661 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.688     ;
; -13.653 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.682     ;
; -13.652 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.679     ;
; -13.648 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.677     ;
; -13.641 ; CPUstate[1] ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 14.676     ;
; -13.620 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 14.654     ;
; -13.618 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.645     ;
; -13.586 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 14.620     ;
; -13.579 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.606     ;
; -13.565 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 14.593     ;
; -13.565 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.594     ;
; -13.540 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.569     ;
; -13.536 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.563     ;
; -13.522 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 14.550     ;
; -13.514 ; CPUstate[1] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 14.544     ;
; -13.504 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 14.538     ;
; -13.493 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.522     ;
; -13.490 ; CPUstate[2] ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 14.525     ;
; -13.459 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.488     ;
; -13.457 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.486     ;
; -13.431 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 14.461     ;
; -13.421 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 14.445     ;
; -13.420 ; CPUstate[0] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 14.448     ;
; -13.410 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.439     ;
; -13.409 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 14.433     ;
; -13.389 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 14.413     ;
; -13.377 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 14.405     ;
; -13.377 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.406     ;
; -13.376 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.405     ;
; -13.363 ; CPUstate[2] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 14.393     ;
; -13.345 ; CPUstate[0] ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 14.380     ;
; -13.301 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 14.325     ;
; -13.294 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 14.323     ;
; -13.280 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 14.310     ;
; -13.261 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.288     ;
; -13.249 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.276     ;
; -13.232 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.259     ;
; -13.229 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.256     ;
; -13.220 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.247     ;
; -13.218 ; CPUstate[0] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 14.248     ;
; -13.200 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.227     ;
; -13.193 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 14.217     ;
; -13.167 ; CPUstate[1] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 14.192     ;
; -13.146 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 14.170     ;
; -13.141 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.168     ;
; -13.135 ; CPUstate[0] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 14.165     ;
; -13.116 ; IR[0]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.143     ;
; -13.112 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.139     ;
; -13.112 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 14.136     ;
; -13.104 ; IR[4]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.131     ;
; -13.084 ; IR[2]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.111     ;
; -13.075 ; IR[0]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 14.101     ;
; -13.063 ; IR[4]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 14.089     ;
; -13.043 ; IR[2]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 14.069     ;
; -13.033 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.060     ;
; -13.030 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 14.054     ;
; -13.016 ; CPUstate[2] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 14.041     ;
; -13.007 ; CPUstate[1] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 14.035     ;
; -13.004 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.031     ;
; -12.996 ; IR[0]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 14.022     ;
; -12.996 ; IR[7]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.023     ;
; -12.986 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 14.013     ;
; -12.984 ; IR[4]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 14.010     ;
; -12.978 ; CPUstate[1] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 14.006     ;
; -12.964 ; IR[2]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 13.990     ;
; -12.957 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 13.984     ;
; -12.955 ; IR[7]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 13.981     ;
; -12.952 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 13.979     ;
; -12.928 ; IR[0]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.016     ; 13.948     ;
; -12.923 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 13.950     ;
; -12.916 ; IR[4]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.016     ; 13.936     ;
; -12.896 ; IR[2]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.016     ; 13.916     ;
; -12.888 ; IR[5]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 13.915     ;
; -12.876 ; IR[7]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 13.902     ;
; -12.871 ; CPUstate[0] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 13.896     ;
; -12.870 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 13.897     ;
; -12.862 ; CPUstate[1] ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 13.890     ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50'                                                                                                                                                                              ;
+---------+-------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.208 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.706     ;
; -10.196 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.694     ;
; -10.176 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.674     ;
; -10.136 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.634     ;
; -10.124 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.622     ;
; -10.118 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.616     ;
; -10.117 ; IR[0]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.626     ;
; -10.106 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.604     ;
; -10.105 ; IR[4]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.614     ;
; -10.104 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.602     ;
; -10.088 ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.586     ;
; -10.086 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.584     ;
; -10.085 ; IR[2]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.594     ;
; -10.016 ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.514     ;
; -9.998  ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.496     ;
; -9.997  ; IR[7]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.506     ;
; -9.988  ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.486     ;
; -9.980  ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.478     ;
; -9.976  ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.474     ;
; -9.961  ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.459     ;
; -9.956  ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.454     ;
; -9.954  ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.453     ;
; -9.949  ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.447     ;
; -9.933  ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.431     ;
; -9.929  ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.427     ;
; -9.926  ; IR[0]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.435     ;
; -9.914  ; IR[4]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.423     ;
; -9.908  ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.406     ;
; -9.899  ; IR[3]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.397     ;
; -9.894  ; IR[2]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.403     ;
; -9.893  ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.391     ;
; -9.890  ; IR[0]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.406     ;
; -9.890  ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.388     ;
; -9.889  ; IR[5]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.398     ;
; -9.882  ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.381     ;
; -9.881  ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.379     ;
; -9.878  ; IR[4]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.394     ;
; -9.872  ; IR[0]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.381     ;
; -9.868  ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.366     ;
; -9.864  ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.363     ;
; -9.863  ; CPUstate[1] ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.474      ; 11.373     ;
; -9.861  ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.359     ;
; -9.861  ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.359     ;
; -9.860  ; IR[4]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.369     ;
; -9.858  ; IR[2]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.374     ;
; -9.855  ; IR[0]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.472      ; 11.363     ;
; -9.843  ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.341     ;
; -9.843  ; IR[4]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.472      ; 11.351     ;
; -9.842  ; IR[6]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.351     ;
; -9.841  ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.339     ;
; -9.840  ; IR[2]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.349     ;
; -9.833  ; IR[0]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.349     ;
; -9.831  ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.329     ;
; -9.827  ; IR[3]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.325     ;
; -9.823  ; IR[2]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.472      ; 11.331     ;
; -9.821  ; IR[4]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.337     ;
; -9.819  ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.317     ;
; -9.817  ; IR[1]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.315     ;
; -9.809  ; IR[3]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.307     ;
; -9.808  ; IR[3]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.317     ;
; -9.806  ; IR[7]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.315     ;
; -9.803  ; CPUstate[2] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.302     ;
; -9.801  ; IR[2]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.317     ;
; -9.799  ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.297     ;
; -9.773  ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.271     ;
; -9.770  ; IR[7]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.286     ;
; -9.760  ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.258     ;
; -9.752  ; IR[7]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.261     ;
; -9.745  ; IR[1]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.243     ;
; -9.735  ; IR[7]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.472      ; 11.243     ;
; -9.734  ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.233     ;
; -9.733  ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.231     ;
; -9.731  ; CPUstate[2] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.230     ;
; -9.727  ; IR[1]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.225     ;
; -9.726  ; IR[1]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.235     ;
; -9.713  ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.211     ;
; -9.713  ; CPUstate[2] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.212     ;
; -9.713  ; IR[7]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.229     ;
; -9.712  ; CPUstate[2] ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.474      ; 11.222     ;
; -9.711  ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.209     ;
; -9.707  ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.206     ;
; -9.698  ; IR[5]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.207     ;
; -9.686  ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.184     ;
; -9.679  ; IR[3]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.177     ;
; -9.672  ; CPUstate[1] ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.474      ; 11.182     ;
; -9.665  ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.163     ;
; -9.662  ; IR[5]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.178     ;
; -9.658  ; CPUstate[0] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.157     ;
; -9.652  ; IR[3]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.150     ;
; -9.651  ; IR[6]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.160     ;
; -9.644  ; IR[5]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.153     ;
; -9.639  ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 11.138     ;
; -9.636  ; CPUstate[1] ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.481      ; 11.153     ;
; -9.627  ; IR[5]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.472      ; 11.135     ;
; -9.618  ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.116     ;
; -9.618  ; CPUstate[1] ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.474      ; 11.128     ;
; -9.617  ; IR[3]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.473      ; 11.126     ;
; -9.615  ; IR[6]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.131     ;
; -9.605  ; IR[5]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.480      ; 11.121     ;
; -9.603  ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; S08clk       ; clk50       ; 1.000        ; 0.533      ; 11.101     ;
+---------+-------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.556 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.587      ;
; -1.472 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.503      ;
; -1.365 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.394      ;
; -1.365 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.394      ;
; -1.365 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.394      ;
; -1.365 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.394      ;
; -1.365 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.394      ;
; -1.365 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.394      ;
; -1.354 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 2.385      ;
; -1.339 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.368      ;
; -1.287 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.323      ;
; -1.281 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.310      ;
; -1.281 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.310      ;
; -1.281 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.310      ;
; -1.281 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.310      ;
; -1.281 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.310      ;
; -1.281 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.310      ;
; -1.255 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.284      ;
; -1.163 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.192      ;
; -1.163 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.192      ;
; -1.163 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.192      ;
; -1.163 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.192      ;
; -1.163 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.192      ;
; -1.163 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.192      ;
; -1.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 2.166      ;
; -1.132 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.169      ;
; -1.132 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.169      ;
; -1.132 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.169      ;
; -1.118 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.154      ;
; -1.098 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.134      ;
; -1.053 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.089      ;
; -1.002 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.037      ;
; -1.001 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.036      ;
; -0.994 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.031      ;
; -0.994 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.031      ;
; -0.994 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.031      ;
; -0.967 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.002      ;
; -0.966 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.001      ;
; -0.944 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.980      ;
; -0.921 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.959      ;
; -0.862 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.897      ;
; -0.861 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.896      ;
; -0.765 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.802      ;
; -0.765 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.802      ;
; -0.765 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.802      ;
; -0.748 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.784      ;
; -0.712 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.748      ;
; -0.507 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.543      ;
; -0.350 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.386      ;
; -0.331 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.367      ;
; -0.328 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.364      ;
; -0.294 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.330      ;
; -0.063 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.099      ;
; -0.040 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.076      ;
; -0.038 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.074      ;
; 0.037  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.999      ;
; 0.101  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.935      ;
; 0.379  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.940 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.976      ;
; -0.940 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.977      ;
; -0.936 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.973      ;
; -0.935 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.972      ;
; -0.934 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.971      ;
; -0.906 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.942      ;
; -0.815 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.248     ; 1.603      ;
; -0.801 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.837      ;
; -0.801 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.837      ;
; -0.801 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.837      ;
; -0.788 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.824      ;
; -0.788 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.824      ;
; -0.788 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.825      ;
; -0.784 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.821      ;
; -0.783 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.820      ;
; -0.782 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.819      ;
; -0.762 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.252     ; 1.546      ;
; -0.754 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.790      ;
; -0.736 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.256     ; 1.516      ;
; -0.734 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.256     ; 1.514      ;
; -0.715 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.249     ; 1.502      ;
; -0.711 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.248     ; 1.499      ;
; -0.711 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.255     ; 1.492      ;
; -0.709 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.250     ; 1.495      ;
; -0.706 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.250     ; 1.492      ;
; -0.691 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.727      ;
; -0.691 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.728      ;
; -0.687 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.724      ;
; -0.686 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.723      ;
; -0.685 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.722      ;
; -0.657 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.693      ;
; -0.649 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.685      ;
; -0.649 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.685      ;
; -0.649 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.685      ;
; -0.636 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.672      ;
; -0.555 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.252     ; 1.339      ;
; -0.552 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.588      ;
; -0.552 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.588      ;
; -0.552 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.588      ;
; -0.539 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.575      ;
; -0.538 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.251     ; 1.323      ;
; -0.537 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.251     ; 1.322      ;
; -0.533 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.251     ; 1.318      ;
; -0.532 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.251     ; 1.317      ;
; -0.525 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.562      ;
; -0.521 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.558      ;
; -0.520 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.557      ;
; -0.519 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.556      ;
; -0.491 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.527      ;
; -0.459 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.252     ; 1.243      ;
; -0.452 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.488      ;
; -0.386 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.422      ;
; -0.386 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.422      ;
; -0.386 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.422      ;
; -0.373 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.409      ;
; -0.260 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.296      ;
; -0.259 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.295      ;
; -0.217 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.253      ;
; -0.213 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.249      ;
; -0.204 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.241      ;
; -0.204 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.239      ;
; -0.202 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.238      ;
; -0.176 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.211      ;
; -0.091 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.127      ;
; -0.091 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.127      ;
; -0.089 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.125      ;
; -0.064 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.100      ;
; -0.054 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.090      ;
; -0.028 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.252     ; 0.812      ;
; -0.027 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.252     ; 0.811      ;
; -0.027 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.252     ; 0.811      ;
; -0.018 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.054      ;
; 0.236  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.800      ;
; 0.379  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50'                                                                                                                                                                                                      ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.689 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.687      ; 1.514      ;
; -1.685 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.687      ; 1.518      ;
; -1.681 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.687      ; 1.522      ;
; -1.681 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.687      ; 1.522      ;
; -1.659 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.687      ; 1.544      ;
; -1.552 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.687      ; 1.651      ;
; -1.548 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.687      ; 1.655      ;
; -1.544 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.687      ; 1.659      ;
; -1.544 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.687      ; 1.659      ;
; -1.522 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.687      ; 1.681      ;
; -1.189 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.687      ; 1.514      ;
; -1.185 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.687      ; 1.518      ;
; -1.181 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.687      ; 1.522      ;
; -1.181 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.687      ; 1.522      ;
; -1.159 ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.687      ; 1.544      ;
; -1.052 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.687      ; 1.651      ;
; -1.048 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.687      ; 1.655      ;
; -1.044 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.687      ; 1.659      ;
; -1.044 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.687      ; 1.659      ;
; -1.022 ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.687      ; 1.681      ;
; 0.282  ; sci:S08sci|txdstate[3]   ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 0.800      ;
; 0.297  ; sci:S08sci|txdstate[2]   ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 0.815      ;
; 0.391  ; clkdiv[0]                ; clkdiv[0]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|baudgen[5]    ; sci:S08sci|baudgen[5]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|rdrf          ; sci:S08sci|rdrf                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.466  ; sci:S08sci|txdstate[0]   ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 0.984      ;
; 0.472  ; sci:S08sci|txdstate[0]   ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 0.990      ;
; 0.521  ; clkdiv[27]               ; clkdiv[27]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.787      ;
; 0.527  ; sci:S08sci|txdstate[2]   ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 1.045      ;
; 0.553  ; sci:S08sci|txdstate[1]   ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 1.071      ;
; 0.610  ; sci:S08sci|rcvstate[2]   ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; -0.039     ; 0.837      ;
; 0.691  ; resetout                 ; gotoreset                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.957      ;
; 0.694  ; sci:S08sci|txdstate[1]   ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 1.212      ;
; 0.711  ; sci:S08sci|txdstate[3]   ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 1.229      ;
; 0.731  ; sci:S08sci|rcvstate[0]   ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; -0.039     ; 0.958      ;
; 0.788  ; clkdiv[14]               ; clkdiv[14]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.054      ;
; 0.794  ; clkdiv[7]                ; clkdiv[7]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; clkdiv[9]                ; clkdiv[9]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; sci:S08sci|baudgen[2]    ; sci:S08sci|baudgen[2]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.799  ; clkdiv[5]                ; clkdiv[5]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[11]               ; clkdiv[11]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[12]               ; clkdiv[12]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[16]               ; clkdiv[16]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[18]               ; clkdiv[18]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[23]               ; clkdiv[23]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[25]               ; clkdiv[25]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.805  ; clkdiv[15]               ; clkdiv[15]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clkdiv[2]                ; clkdiv[2]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clkdiv[13]               ; clkdiv[13]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clkdiv[21]               ; clkdiv[21]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.814  ; clkdiv[0]                ; clkdiv[1]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.080      ;
; 0.828  ; sci:S08sci|baudgen[4]    ; sci:S08sci|baudgen[4]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.094      ;
; 0.830  ; clkdiv[1]                ; clkdiv[1]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.096      ;
; 0.831  ; clkdiv[6]                ; clkdiv[6]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clkdiv[8]                ; clkdiv[8]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clkdiv[10]               ; clkdiv[10]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clkdiv[22]               ; clkdiv[22]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clkdiv[26]               ; clkdiv[26]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; clkdiv[3]                ; clkdiv[3]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clkdiv[4]                ; clkdiv[4]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clkdiv[19]               ; clkdiv[19]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clkdiv[20]               ; clkdiv[20]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; sci:S08sci|baudgen[5]    ; sci:S08sci|baudgen[3]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; sci:S08sci|rcvstate[1]   ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; -0.039     ; 1.059      ;
; 0.838  ; clkdiv[17]               ; clkdiv[17]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clkdiv[24]               ; clkdiv[24]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.104      ;
; 0.856  ; sci:S08sci|baudgen[5]    ; sci:S08sci|baudgen[1]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.122      ;
; 1.005  ; MAR[2]                   ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; S08clk                 ; clk50       ; 0.000        ; 0.540      ; 1.779      ;
; 1.007  ; sci:S08sci|rcvstate[2]   ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; -0.039     ; 1.234      ;
; 1.011  ; sci:S08sci|prevreaddata  ; sci:S08sci|rdrf                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.277      ;
; 1.011  ; MAR[1]                   ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; S08clk                 ; clk50       ; 0.000        ; 0.540      ; 1.785      ;
; 1.031  ; sci:S08sci|baudgen[4]    ; sci:S08sci|baudgen[3]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.297      ;
; 1.036  ; sci:S08sci|baudgen[4]    ; sci:S08sci|baudgen[5]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.302      ;
; 1.056  ; pbout                    ; pbreg                                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.322      ;
; 1.056  ; sci:S08sci|baudgen[4]    ; sci:S08sci|baudgen[1]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.322      ;
; 1.077  ; sci:S08sci|txdstate[3]   ; sci:S08sci|tdrf                                                                                           ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 1.595      ;
; 1.090  ; sci:S08sci|txdstate[2]   ; sci:S08sci|newtrandata                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.252      ; 1.608      ;
; 1.127  ; sci:S08sci|rcvstate[0]   ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; -0.039     ; 1.354      ;
; 1.133  ; sci:S08sci|baudgen[1]    ; sci:S08sci|baudgen[1]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.399      ;
; 1.166  ; sci:S08sci|baudgen[2]    ; sci:S08sci|baudgen[1]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.432      ;
; 1.171  ; clkdiv[14]               ; clkdiv[15]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.437      ;
; 1.177  ; clkdiv[7]                ; clkdiv[8]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.443      ;
; 1.178  ; clkdiv[9]                ; clkdiv[10]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.444      ;
; 1.182  ; clkdiv[11]               ; clkdiv[12]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clkdiv[12]               ; clkdiv[13]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clkdiv[25]               ; clkdiv[26]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clkdiv[18]               ; clkdiv[19]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clkdiv[16]               ; clkdiv[17]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clkdiv[23]               ; clkdiv[24]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.448      ;
; 1.183  ; sci:S08sci|prevrcvstate7 ; sci:S08sci|rdrf                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.449      ;
; 1.188  ; clkdiv[15]               ; clkdiv[16]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; clkdiv[2]                ; clkdiv[3]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.455      ;
; 1.197  ; clkdiv[0]                ; clkdiv[2]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.463      ;
; 1.217  ; clkdiv[26]               ; clkdiv[27]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clkdiv[6]                ; clkdiv[7]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clkdiv[8]                ; clkdiv[9]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clkdiv[10]               ; clkdiv[11]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clkdiv[22]               ; clkdiv[23]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clkdiv[1]                ; clkdiv[2]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.483      ;
; 1.218  ; clkdiv[4]                ; clkdiv[5]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.484      ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.548 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.814      ;
; 0.552 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.818      ;
; 0.743 ; A[5]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 1.011      ;
; 0.801 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.068      ;
; 0.812 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.078      ;
; 0.828 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.094      ;
; 0.978 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.245      ;
; 1.020 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.483     ; 0.803      ;
; 1.020 ; gotoreset   ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; -0.483     ; 0.803      ;
; 1.107 ; CPUstate[1] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.373      ;
; 1.184 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.451      ;
; 1.193 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.459      ;
; 1.199 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.465      ;
; 1.255 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.522      ;
; 1.277 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.543      ;
; 1.288 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 1.557      ;
; 1.305 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.571      ;
; 1.321 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.587      ;
; 1.326 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.593      ;
; 1.331 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.597      ;
; 1.348 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.614      ;
; 1.361 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.627      ;
; 1.361 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.627      ;
; 1.362 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.628      ;
; 1.387 ; CPUstate[1] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.638      ;
; 1.397 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.663      ;
; 1.397 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.663      ;
; 1.406 ; gotoreset   ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; -0.483     ; 1.189      ;
; 1.411 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.677      ;
; 1.419 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.685      ;
; 1.432 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.698      ;
; 1.433 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.699      ;
; 1.468 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.734      ;
; 1.486 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.752      ;
; 1.490 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.756      ;
; 1.504 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.770      ;
; 1.520 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.786      ;
; 1.526 ; HX[1]       ; HX[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.792      ;
; 1.539 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.805      ;
; 1.557 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.823      ;
; 1.561 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.827      ;
; 1.575 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.841      ;
; 1.581 ; CPUstate[2] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; -0.008     ; 1.839      ;
; 1.581 ; HX[6]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.847      ;
; 1.582 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.848      ;
; 1.591 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.857      ;
; 1.610 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.876      ;
; 1.611 ; CPUstate[0] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.862      ;
; 1.611 ; CPUstate[0] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.862      ;
; 1.612 ; CPUstate[0] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.863      ;
; 1.618 ; CPUstate[0] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; -0.008     ; 1.876      ;
; 1.620 ; CPUstate[0] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.871      ;
; 1.621 ; CPUstate[0] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.872      ;
; 1.623 ; PC[9]       ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.889      ;
; 1.623 ; CPUstate[1] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; -0.008     ; 1.881      ;
; 1.628 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.894      ;
; 1.642 ; CPUstate[0] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.893      ;
; 1.653 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.919      ;
; 1.662 ; HX[1]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.928      ;
; 1.662 ; CPUstate[1] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.913      ;
; 1.662 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.928      ;
; 1.663 ; CPUstate[1] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.914      ;
; 1.664 ; CPUstate[1] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.915      ;
; 1.667 ; CPUstate[0] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 1.919      ;
; 1.672 ; CPUstate[1] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.923      ;
; 1.673 ; CPUstate[1] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; -0.015     ; 1.924      ;
; 1.699 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.965      ;
; 1.711 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.977      ;
; 1.733 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.999      ;
; 1.743 ; HX[5]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.009      ;
; 1.769 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.035      ;
; 1.770 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.036      ;
; 1.800 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.066      ;
; 1.804 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.070      ;
; 1.805 ; HX[5]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.071      ;
; 1.812 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.078      ;
; 1.817 ; PC[8]       ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.083      ;
; 1.840 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.106      ;
; 1.883 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.149      ;
; 1.911 ; HX[4]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.177      ;
; 1.911 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.177      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.669 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.935      ;
; 0.733 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.999      ;
; 0.808 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.076      ;
; 0.833 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.099      ;
; 0.953 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.220      ;
; 1.010 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.277      ;
; 1.064 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.330      ;
; 1.098 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.364      ;
; 1.101 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.367      ;
; 1.120 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.386      ;
; 1.244 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.510      ;
; 1.277 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.543      ;
; 1.278 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.545      ;
; 1.321 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.588      ;
; 1.322 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.589      ;
; 1.386 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.653      ;
; 1.387 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.654      ;
; 1.404 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.670      ;
; 1.405 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.671      ;
; 1.518 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.784      ;
; 1.555 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.822      ;
; 1.556 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.823      ;
; 1.597 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.863      ;
; 1.631 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.896      ;
; 1.632 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.897      ;
; 1.691 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.959      ;
; 1.736 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 2.001      ;
; 1.737 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 2.002      ;
; 1.771 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 2.036      ;
; 1.772 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 2.037      ;
; 1.907 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.166      ;
; 1.933 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.192      ;
; 1.933 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.192      ;
; 1.933 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.192      ;
; 1.933 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.192      ;
; 1.933 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.192      ;
; 1.933 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.192      ;
; 2.025 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.284      ;
; 2.051 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.310      ;
; 2.051 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.310      ;
; 2.051 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.310      ;
; 2.051 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.310      ;
; 2.051 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.310      ;
; 2.051 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.310      ;
; 2.109 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.368      ;
; 2.124 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 2.385      ;
; 2.135 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.394      ;
; 2.135 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.394      ;
; 2.135 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.394      ;
; 2.135 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.394      ;
; 2.135 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.394      ;
; 2.135 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 2.394      ;
; 2.242 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 2.503      ;
; 2.326 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 2.587      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.800      ;
; 0.788 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.054      ;
; 0.797 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.252     ; 0.811      ;
; 0.797 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.252     ; 0.811      ;
; 0.798 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.252     ; 0.812      ;
; 0.824 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.090      ;
; 0.834 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.100      ;
; 0.859 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.125      ;
; 0.861 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.127      ;
; 0.861 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.127      ;
; 0.946 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.211      ;
; 0.972 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.238      ;
; 0.974 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.239      ;
; 0.974 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.241      ;
; 0.983 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.249      ;
; 0.987 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.253      ;
; 1.029 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.295      ;
; 1.030 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.296      ;
; 1.143 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.409      ;
; 1.156 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.422      ;
; 1.156 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.422      ;
; 1.156 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.422      ;
; 1.222 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.488      ;
; 1.229 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.252     ; 1.243      ;
; 1.261 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.527      ;
; 1.289 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.556      ;
; 1.290 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.557      ;
; 1.291 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.558      ;
; 1.295 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.562      ;
; 1.302 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.251     ; 1.317      ;
; 1.303 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.251     ; 1.318      ;
; 1.307 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.251     ; 1.322      ;
; 1.308 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.251     ; 1.323      ;
; 1.309 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.575      ;
; 1.322 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.588      ;
; 1.322 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.588      ;
; 1.322 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.588      ;
; 1.325 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.252     ; 1.339      ;
; 1.406 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.672      ;
; 1.419 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.685      ;
; 1.419 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.685      ;
; 1.419 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.685      ;
; 1.427 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.693      ;
; 1.455 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.722      ;
; 1.456 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.723      ;
; 1.457 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.724      ;
; 1.461 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.727      ;
; 1.461 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.728      ;
; 1.476 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.250     ; 1.492      ;
; 1.479 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.250     ; 1.495      ;
; 1.481 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.255     ; 1.492      ;
; 1.481 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.248     ; 1.499      ;
; 1.485 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.249     ; 1.502      ;
; 1.504 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.256     ; 1.514      ;
; 1.506 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.256     ; 1.516      ;
; 1.532 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.252     ; 1.546      ;
; 1.552 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.819      ;
; 1.553 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.820      ;
; 1.554 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.821      ;
; 1.558 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.824      ;
; 1.558 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.824      ;
; 1.558 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.825      ;
; 1.571 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.837      ;
; 1.571 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.837      ;
; 1.571 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.837      ;
; 1.585 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.248     ; 1.603      ;
; 1.676 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.942      ;
; 1.704 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.971      ;
; 1.705 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.972      ;
; 1.706 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.973      ;
; 1.710 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.976      ;
; 1.710 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.977      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; S08clk                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; S08clk                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; clkdiv[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; clkdiv[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; clkdiv[10]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; clkdiv[10]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; clkdiv[11]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; clkdiv[11]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; clkdiv[12]                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.759  ; 0.759  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.066 ; -0.066 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.608  ; 0.608  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.759  ; 0.759  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 4.012  ; 4.012  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 5.679  ; 5.679  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 6.392  ; 6.392  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.296  ; 0.296  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.296  ; 0.296  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.162  ; 0.162  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.029  ; 0.029  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -3.782 ; -3.782 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -5.449 ; -5.449 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -4.570 ; -4.570 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 10.518 ; 10.518 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 10.226 ; 10.226 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.971  ; 9.971  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 10.069 ; 10.069 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.656  ; 9.656  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 10.023 ; 10.023 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 10.014 ; 10.014 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 9.642  ; 9.642  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 10.518 ; 10.518 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 10.262 ; 10.262 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 10.301 ; 10.301 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 9.741  ; 9.741  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 10.201 ; 10.201 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.547  ; 9.547  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 10.249 ; 10.249 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 16.854 ; 16.854 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 14.590 ; 14.590 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 14.592 ; 14.592 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 14.600 ; 14.600 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 14.605 ; 14.605 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 14.829 ; 14.829 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 14.829 ; 14.829 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 14.856 ; 14.856 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 16.451 ; 16.451 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 16.385 ; 16.385 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 16.602 ; 16.602 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 16.652 ; 16.652 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 16.699 ; 16.699 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 16.854 ; 16.854 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 16.839 ; 16.839 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 14.702 ; 14.702 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 15.538 ; 15.538 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 14.370 ; 14.370 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 15.800 ; 15.800 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 15.719 ; 15.719 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 15.794 ; 15.794 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 19.686 ; 19.686 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 19.642 ; 19.642 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 19.061 ; 19.061 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 19.055 ; 19.055 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 19.686 ; 19.686 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 19.580 ; 19.580 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 19.295 ; 19.295 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 19.075 ; 19.075 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 19.169 ; 19.169 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 19.147 ; 19.147 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 19.169 ; 19.169 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 19.252 ; 19.252 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 18.498 ; 18.498 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 19.211 ; 19.211 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 19.253 ; 19.253 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 10.059 ; 10.059 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.994  ; 9.994  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.059 ; 10.059 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 9.792  ; 9.792  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.793  ; 9.793  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 9.737  ; 9.737  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.742  ; 9.742  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 9.721  ; 9.721  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.976  ; 9.976  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 15.131 ; 15.131 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 15.087 ; 15.087 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 14.506 ; 14.506 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 14.830 ; 14.830 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 15.131 ; 15.131 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 15.025 ; 15.025 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 14.740 ; 14.740 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 14.520 ; 14.520 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 14.262 ; 14.262 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 14.241 ; 14.241 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 14.261 ; 14.261 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 14.345 ; 14.345 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 13.681 ; 13.681 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 14.394 ; 14.394 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 14.436 ; 14.436 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 12.230 ; 12.230 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 12.186 ; 12.186 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 11.605 ; 11.605 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 11.562 ; 11.562 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 12.230 ; 12.230 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 12.124 ; 12.124 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 11.839 ; 11.839 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 11.619 ; 11.619 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 11.660 ; 11.660 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 11.640 ; 11.640 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 11.659 ; 11.659 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 11.742 ; 11.742 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 10.927 ; 10.927 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 11.615 ; 11.615 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 11.629 ; 11.629 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.303  ; 8.303  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 8.007  ; 8.007  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 9.608  ; 9.608  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.383  ; 9.383  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 9.410  ; 9.410  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.030  ; 9.030  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 9.391  ; 9.391  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 9.379  ; 9.379  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 8.990  ; 8.990  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 8.974  ; 8.974  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 8.751  ; 8.751  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 9.363  ; 9.363  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 8.205  ; 8.205  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 8.656  ; 8.656  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 8.007  ; 8.007  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 8.708  ; 8.708  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 8.327  ; 8.327  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 8.327  ; 8.327  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 8.328  ; 8.328  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 8.337  ; 8.337  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 8.339  ; 8.339  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 8.561  ; 8.561  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 8.561  ; 8.561  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 8.589  ; 8.589  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 10.792 ; 10.792 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 10.731 ; 10.731 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 10.956 ; 10.956 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 11.001 ; 11.001 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 11.014 ; 11.014 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 11.195 ; 11.195 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 11.181 ; 11.181 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 9.521  ; 9.521  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 9.917  ; 9.917  ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 9.233  ; 9.233  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 10.214 ; 10.214 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 10.135 ; 10.135 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 10.208 ; 10.208 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 9.056  ; 9.056  ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 9.912  ; 9.912  ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 9.330  ; 9.330  ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 9.236  ; 9.236  ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 9.954  ; 9.954  ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 9.854  ; 9.854  ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 9.570  ; 9.570  ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 9.346  ; 9.346  ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 9.875  ; 9.875  ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 9.855  ; 9.855  ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.874  ; 9.874  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 9.957  ; 9.957  ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 9.056  ; 9.056  ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 9.740  ; 9.740  ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 9.781  ; 9.781  ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 8.637  ; 8.637  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 8.925  ; 8.925  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 8.989  ; 8.989  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 8.710  ; 8.710  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 8.722  ; 8.722  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 8.637  ; 8.637  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 8.662  ; 8.662  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 8.637  ; 8.637  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.110  ; 9.110  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 12.007 ; 12.007 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 12.588 ; 12.588 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 12.007 ; 12.007 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 13.436 ; 13.436 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 12.630 ; 12.630 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 12.530 ; 12.530 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 12.247 ; 12.247 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 12.023 ; 12.023 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 13.280 ; 13.280 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 13.261 ; 13.261 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 13.280 ; 13.280 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 13.363 ; 13.363 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 12.204 ; 12.204 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 12.889 ; 12.889 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 12.932 ; 12.932 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 9.453  ; 9.453  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 10.034 ; 10.034 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 9.453  ; 9.453  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 10.819 ; 10.819 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 10.076 ; 10.076 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 9.976  ; 9.976  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 9.693  ; 9.693  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 9.469  ; 9.469  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 10.930 ; 10.930 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 10.911 ; 10.911 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 10.930 ; 10.930 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 11.013 ; 11.013 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 9.854  ; 9.854  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 10.539 ; 10.539 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 10.582 ; 10.582 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.303  ; 8.303  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; clksel[1]  ; clkdisp     ; 7.773 ; 7.773 ; 7.773 ; 7.773 ;
; clksel[2]  ; clkdisp     ; 7.924 ; 7.924 ; 7.924 ; 7.924 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; clksel[1]  ; clkdisp     ; 7.233 ; 7.233 ; 7.233 ; 7.233 ;
; clksel[2]  ; clkdisp     ; 7.366 ; 7.366 ; 7.366 ; 7.366 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; S08clk                 ; -5.578 ; -254.838      ;
; clk50                  ; -3.825 ; -161.072      ;
; sci:S08sci|baudgen[10] ; -0.266 ; -1.755        ;
; sci:S08sci|baudgen[12] ; 0.086  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.246 ; -6.203        ;
; S08clk                 ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -219.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'S08clk'                                                                           ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -5.578 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.601      ;
; -5.559 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.582      ;
; -5.556 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.579      ;
; -5.529 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.552      ;
; -5.512 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.535      ;
; -5.510 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.533      ;
; -5.507 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.530      ;
; -5.493 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 6.523      ;
; -5.492 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.515      ;
; -5.488 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.512      ;
; -5.474 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 6.504      ;
; -5.471 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 6.501      ;
; -5.469 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.493      ;
; -5.466 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.490      ;
; -5.463 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.486      ;
; -5.456 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.480      ;
; -5.448 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.472      ;
; -5.443 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.466      ;
; -5.443 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.466      ;
; -5.437 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.461      ;
; -5.434 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.458      ;
; -5.427 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 6.457      ;
; -5.422 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.446      ;
; -5.416 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.439      ;
; -5.407 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 6.437      ;
; -5.402 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.426      ;
; -5.399 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.423      ;
; -5.394 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.417      ;
; -5.391 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.414      ;
; -5.390 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.414      ;
; -5.372 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.396      ;
; -5.370 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.394      ;
; -5.367 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.390      ;
; -5.363 ; CPUstate[1] ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 6.394      ;
; -5.358 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 6.388      ;
; -5.358 ; CPUstate[1] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 6.383      ;
; -5.353 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.377      ;
; -5.342 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.365      ;
; -5.331 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 6.361      ;
; -5.326 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 6.351      ;
; -5.326 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.350      ;
; -5.323 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.347      ;
; -5.321 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.345      ;
; -5.310 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.334      ;
; -5.308 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 6.328      ;
; -5.306 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.002     ; 6.336      ;
; -5.301 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.325      ;
; -5.294 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.318      ;
; -5.289 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 6.309      ;
; -5.287 ; CPUstate[2] ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 6.318      ;
; -5.286 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 6.306      ;
; -5.282 ; CPUstate[2] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 6.307      ;
; -5.269 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.293      ;
; -5.263 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.286      ;
; -5.261 ; CPUstate[0] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.285      ;
; -5.250 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 6.275      ;
; -5.244 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.267      ;
; -5.242 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 6.262      ;
; -5.241 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.264      ;
; -5.233 ; IR[0]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.256      ;
; -5.231 ; IR[0]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.254      ;
; -5.225 ; CPUstate[0] ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.001     ; 6.256      ;
; -5.222 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 6.242      ;
; -5.220 ; CPUstate[0] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 6.245      ;
; -5.214 ; IR[2]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.237      ;
; -5.212 ; IR[2]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.235      ;
; -5.211 ; IR[4]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.234      ;
; -5.209 ; IR[4]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.232      ;
; -5.197 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.220      ;
; -5.195 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.218      ;
; -5.191 ; IR[0]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.214      ;
; -5.188 ; CPUstate[0] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 6.213      ;
; -5.178 ; CPUstate[1] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 6.199      ;
; -5.177 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.200      ;
; -5.176 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.199      ;
; -5.173 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 6.193      ;
; -5.173 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.196      ;
; -5.172 ; IR[2]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.195      ;
; -5.169 ; IR[4]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.192      ;
; -5.167 ; IR[7]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.190      ;
; -5.165 ; IR[7]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.188      ;
; -5.147 ; IR[5]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.170      ;
; -5.146 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 6.166      ;
; -5.145 ; IR[5]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.168      ;
; -5.134 ; IR[0]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 6.151      ;
; -5.133 ; CPUstate[1] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.157      ;
; -5.129 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.152      ;
; -5.128 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.151      ;
; -5.125 ; IR[7]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.148      ;
; -5.121 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 6.141      ;
; -5.115 ; IR[2]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 6.132      ;
; -5.112 ; IR[4]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 6.129      ;
; -5.109 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.132      ;
; -5.105 ; IR[5]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.128      ;
; -5.103 ; CPUstate[1] ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.127      ;
; -5.102 ; CPUstate[2] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 6.123      ;
; -5.101 ; CPUstate[1] ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.008     ; 6.125      ;
; -5.101 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.124      ;
; -5.098 ; IR[0]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 6.115      ;
; -5.098 ; IR[6]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; -0.009     ; 6.121      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50'                                                                                                                                                                             ;
+--------+-------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.825 ; IR[0]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.134      ;
; -3.821 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.162      ;
; -3.806 ; IR[2]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.115      ;
; -3.804 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.145      ;
; -3.803 ; IR[4]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.112      ;
; -3.802 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.143      ;
; -3.799 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.140      ;
; -3.785 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.126      ;
; -3.782 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.123      ;
; -3.776 ; IR[0]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.085      ;
; -3.759 ; IR[7]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.068      ;
; -3.758 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.099      ;
; -3.757 ; IR[2]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.066      ;
; -3.755 ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.096      ;
; -3.754 ; IR[4]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.063      ;
; -3.748 ; IR[0]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.276      ; 5.056      ;
; -3.744 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.085      ;
; -3.739 ; IR[5]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.048      ;
; -3.739 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.080      ;
; -3.738 ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.079      ;
; -3.736 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.077      ;
; -3.735 ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.076      ;
; -3.731 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.072      ;
; -3.729 ; IR[2]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.276      ; 5.037      ;
; -3.726 ; IR[4]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.276      ; 5.034      ;
; -3.725 ; IR[0]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 5.040      ;
; -3.725 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.066      ;
; -3.722 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.063      ;
; -3.718 ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.059      ;
; -3.714 ; IR[0]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.023      ;
; -3.712 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.053      ;
; -3.710 ; IR[0]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 5.025      ;
; -3.710 ; IR[7]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.019      ;
; -3.709 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.050      ;
; -3.706 ; IR[2]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 5.021      ;
; -3.703 ; IR[4]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 5.018      ;
; -3.695 ; IR[2]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.004      ;
; -3.695 ; CPUstate[1] ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.278      ; 5.005      ;
; -3.692 ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.033      ;
; -3.692 ; IR[4]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 5.001      ;
; -3.691 ; IR[2]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 5.006      ;
; -3.691 ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.343      ; 5.033      ;
; -3.690 ; IR[6]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.999      ;
; -3.690 ; IR[5]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.999      ;
; -3.688 ; IR[4]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 5.003      ;
; -3.686 ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.027      ;
; -3.682 ; IR[7]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.276      ; 4.990      ;
; -3.678 ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.019      ;
; -3.674 ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.343      ; 5.016      ;
; -3.672 ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.013      ;
; -3.669 ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.010      ;
; -3.665 ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.006      ;
; -3.663 ; IR[0]       ; sci:S08sci|trandata[0]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.281      ; 4.976      ;
; -3.663 ; IR[3]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.972      ;
; -3.662 ; IR[5]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.276      ; 4.970      ;
; -3.659 ; IR[7]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 4.974      ;
; -3.659 ; IR[3]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 5.000      ;
; -3.658 ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.999      ;
; -3.657 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.998      ;
; -3.652 ; IR[0]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.993      ;
; -3.648 ; IR[7]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.957      ;
; -3.646 ; CPUstate[1] ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.278      ; 4.956      ;
; -3.645 ; IR[5]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.986      ;
; -3.644 ; IR[7]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 4.959      ;
; -3.644 ; IR[2]       ; sci:S08sci|trandata[0]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.281      ; 4.957      ;
; -3.642 ; IR[3]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.983      ;
; -3.641 ; IR[6]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.950      ;
; -3.641 ; IR[4]       ; sci:S08sci|trandata[0]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.281      ; 4.954      ;
; -3.639 ; IR[5]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 4.954      ;
; -3.638 ; IR[1]       ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.947      ;
; -3.638 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.979      ;
; -3.635 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.976      ;
; -3.634 ; IR[1]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.975      ;
; -3.633 ; IR[2]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.974      ;
; -3.630 ; IR[4]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.971      ;
; -3.628 ; IR[5]       ; sci:S08sci|trandata[3]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.937      ;
; -3.628 ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.343      ; 4.970      ;
; -3.624 ; IR[5]       ; sci:S08sci|trandata[6]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 4.939      ;
; -3.623 ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.964      ;
; -3.619 ; CPUstate[2] ; sci:S08sci|trandata[5]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.278      ; 4.929      ;
; -3.618 ; IR[0]       ; sci:S08sci|trandata[2]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.275      ; 4.925      ;
; -3.618 ; CPUstate[1] ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.927      ;
; -3.617 ; IR[1]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.958      ;
; -3.615 ; CPUstate[2] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1 ; S08clk       ; clk50       ; 1.000        ; 0.343      ; 4.957      ;
; -3.614 ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.343      ; 4.956      ;
; -3.614 ; IR[3]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.923      ;
; -3.613 ; IR[6]       ; sci:S08sci|trandata[1]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.276      ; 4.921      ;
; -3.609 ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.950      ;
; -3.601 ; CPUstate[1] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.343      ; 4.943      ;
; -3.599 ; IR[2]       ; sci:S08sci|trandata[2]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.275      ; 4.906      ;
; -3.598 ; CPUstate[2] ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6 ; S08clk       ; clk50       ; 1.000        ; 0.343      ; 4.940      ;
; -3.597 ; IR[7]       ; sci:S08sci|trandata[0]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.281      ; 4.910      ;
; -3.596 ; IR[6]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.937      ;
; -3.596 ; IR[4]       ; sci:S08sci|trandata[2]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.275      ; 4.903      ;
; -3.596 ; IR[3]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.937      ;
; -3.595 ; CPUstate[1] ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 4.911      ;
; -3.591 ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.932      ;
; -3.590 ; IR[6]       ; sci:S08sci|trandata[7]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.283      ; 4.905      ;
; -3.589 ; IR[1]       ; sci:S08sci|trandata[4]                                                                                   ; S08clk       ; clk50       ; 1.000        ; 0.277      ; 4.898      ;
; -3.586 ; IR[7]       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2 ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 4.927      ;
+--------+-------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.266 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 1.293      ;
; -0.230 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 1.257      ;
; -0.188 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.214      ;
; -0.188 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.214      ;
; -0.188 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.214      ;
; -0.188 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.214      ;
; -0.188 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.214      ;
; -0.188 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.214      ;
; -0.172 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.198      ;
; -0.161 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 1.188      ;
; -0.152 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.178      ;
; -0.152 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.178      ;
; -0.152 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.178      ;
; -0.152 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.178      ;
; -0.152 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.178      ;
; -0.152 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.178      ;
; -0.136 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.162      ;
; -0.083 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.109      ;
; -0.083 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.109      ;
; -0.083 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.109      ;
; -0.083 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.109      ;
; -0.083 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.109      ;
; -0.083 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.109      ;
; -0.067 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 1.093      ;
; -0.051 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.083      ;
; -0.046 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.078      ;
; -0.046 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.078      ;
; -0.046 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.078      ;
; -0.008 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.040      ;
; 0.023  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.009      ;
; 0.042  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.990      ;
; 0.071  ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 0.962      ;
; 0.078  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.954      ;
; 0.090  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.942      ;
; 0.091  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.941      ;
; 0.100  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.932      ;
; 0.101  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.931      ;
; 0.112  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.920      ;
; 0.112  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.920      ;
; 0.112  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.920      ;
; 0.131  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.901      ;
; 0.173  ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.859      ;
; 0.175  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.857      ;
; 0.176  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.856      ;
; 0.221  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.811      ;
; 0.313  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.719      ;
; 0.343  ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.689      ;
; 0.346  ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.686      ;
; 0.358  ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.674      ;
; 0.375  ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.502  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.530      ;
; 0.508  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.524      ;
; 0.511  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.521      ;
; 0.544  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.488      ;
; 0.549  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.483      ;
; 0.665  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.086 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.946      ;
; 0.097 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.935      ;
; 0.098 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.176     ; 0.758      ;
; 0.102 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.931      ;
; 0.103 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.930      ;
; 0.105 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.928      ;
; 0.105 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.928      ;
; 0.126 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.183     ; 0.723      ;
; 0.126 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.177     ; 0.729      ;
; 0.127 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.183     ; 0.722      ;
; 0.128 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.179     ; 0.725      ;
; 0.144 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.176     ; 0.712      ;
; 0.145 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.178     ; 0.709      ;
; 0.145 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.178     ; 0.709      ;
; 0.149 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.883      ;
; 0.154 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.182     ; 0.696      ;
; 0.157 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.875      ;
; 0.157 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.875      ;
; 0.157 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.875      ;
; 0.160 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.872      ;
; 0.165 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.868      ;
; 0.166 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.867      ;
; 0.168 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.864      ;
; 0.168 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.865      ;
; 0.168 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.865      ;
; 0.220 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.812      ;
; 0.220 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.812      ;
; 0.220 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.812      ;
; 0.223 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.809      ;
; 0.225 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.179     ; 0.628      ;
; 0.226 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.178     ; 0.628      ;
; 0.228 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.178     ; 0.626      ;
; 0.230 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.178     ; 0.624      ;
; 0.230 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.178     ; 0.624      ;
; 0.231 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.801      ;
; 0.234 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.798      ;
; 0.239 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.794      ;
; 0.240 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.793      ;
; 0.242 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.791      ;
; 0.242 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.791      ;
; 0.256 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.179     ; 0.597      ;
; 0.294 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.738      ;
; 0.294 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.738      ;
; 0.294 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.738      ;
; 0.295 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.737      ;
; 0.305 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.727      ;
; 0.306 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.726      ;
; 0.311 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.722      ;
; 0.312 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.721      ;
; 0.314 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.719      ;
; 0.314 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.719      ;
; 0.330 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.702      ;
; 0.366 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.666      ;
; 0.366 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.666      ;
; 0.366 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.666      ;
; 0.377 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.655      ;
; 0.422 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.610      ;
; 0.422 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.610      ;
; 0.429 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.603      ;
; 0.432 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.600      ;
; 0.441 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.590      ;
; 0.442 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 0.591      ;
; 0.442 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.590      ;
; 0.444 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 0.587      ;
; 0.447 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.179     ; 0.406      ;
; 0.447 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.179     ; 0.406      ;
; 0.447 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.179     ; 0.406      ;
; 0.483 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.549      ;
; 0.485 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.547      ;
; 0.485 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.547      ;
; 0.508 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.524      ;
; 0.524 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.508      ;
; 0.635 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50'                                                                                                                                                                                                     ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.246 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.663      ; 0.710      ;
; -1.241 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.663      ; 0.715      ;
; -1.239 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.663      ; 0.717      ;
; -1.239 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.663      ; 0.717      ;
; -1.238 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.663      ; 0.718      ;
; -1.167 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.663      ; 0.789      ;
; -1.162 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.663      ; 0.794      ;
; -1.160 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.663      ; 0.796      ;
; -1.160 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.663      ; 0.796      ;
; -1.159 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.663      ; 0.797      ;
; -0.746 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.663      ; 0.710      ;
; -0.741 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.663      ; 0.715      ;
; -0.739 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.663      ; 0.717      ;
; -0.739 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.663      ; 0.717      ;
; -0.738 ; sci:S08sci|baudgen[10]  ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.663      ; 0.718      ;
; -0.667 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.663      ; 0.789      ;
; -0.662 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.663      ; 0.794      ;
; -0.660 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.663      ; 0.796      ;
; -0.660 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.663      ; 0.796      ;
; -0.659 ; sci:S08sci|baudgen[12]  ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.663      ; 0.797      ;
; 0.067  ; sci:S08sci|txdstate[3]  ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.398      ;
; 0.076  ; sci:S08sci|txdstate[2]  ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.407      ;
; 0.174  ; sci:S08sci|txdstate[0]  ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.505      ;
; 0.177  ; sci:S08sci|txdstate[0]  ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.508      ;
; 0.197  ; sci:S08sci|txdstate[2]  ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.528      ;
; 0.214  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.051      ; 0.417      ;
; 0.215  ; clkdiv[0]               ; clkdiv[0]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|baudgen[5]   ; sci:S08sci|baudgen[5]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|rdrf         ; sci:S08sci|rdrf                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; sci:S08sci|txdstate[1]  ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.547      ;
; 0.238  ; clkdiv[27]              ; clkdiv[27]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.390      ;
; 0.266  ; sci:S08sci|txdstate[1]  ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.597      ;
; 0.283  ; sci:S08sci|txdstate[3]  ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.614      ;
; 0.286  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.051      ; 0.489      ;
; 0.322  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.051      ; 0.525      ;
; 0.345  ; resetout                ; gotoreset                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.497      ;
; 0.353  ; clkdiv[14]              ; clkdiv[14]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; clkdiv[7]               ; clkdiv[7]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clkdiv[9]               ; clkdiv[9]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; sci:S08sci|baudgen[2]   ; sci:S08sci|baudgen[2]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; MAR[2]                  ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; S08clk                 ; clk50       ; 0.000        ; 0.348      ; 0.843      ;
; 0.358  ; clkdiv[16]              ; clkdiv[16]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[23]              ; clkdiv[23]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[25]              ; clkdiv[25]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clkdiv[5]               ; clkdiv[5]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[11]              ; clkdiv[11]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[12]              ; clkdiv[12]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[15]              ; clkdiv[15]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[18]              ; clkdiv[18]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; MAR[1]                  ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; S08clk                 ; clk50       ; 0.000        ; 0.348      ; 0.845      ;
; 0.361  ; clkdiv[2]               ; clkdiv[2]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[13]              ; clkdiv[13]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[21]              ; clkdiv[21]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.366  ; clkdiv[0]               ; clkdiv[1]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; sci:S08sci|baudgen[4]   ; sci:S08sci|baudgen[4]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; clkdiv[6]               ; clkdiv[6]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clkdiv[8]               ; clkdiv[8]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clkdiv[22]              ; clkdiv[22]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clkdiv[1]               ; clkdiv[1]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clkdiv[3]               ; clkdiv[3]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clkdiv[4]               ; clkdiv[4]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clkdiv[10]              ; clkdiv[10]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clkdiv[19]              ; clkdiv[19]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clkdiv[20]              ; clkdiv[20]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clkdiv[26]              ; clkdiv[26]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clkdiv[17]              ; clkdiv[17]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clkdiv[24]              ; clkdiv[24]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.523      ;
; 0.381  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.051      ; 0.584      ;
; 0.388  ; sci:S08sci|baudgen[5]   ; sci:S08sci|baudgen[1]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.540      ;
; 0.390  ; sci:S08sci|baudgen[5]   ; sci:S08sci|baudgen[3]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.542      ;
; 0.400  ; sci:S08sci|txdstate[3]  ; sci:S08sci|tdrf                                                                                           ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.731      ;
; 0.407  ; sci:S08sci|txdstate[2]  ; sci:S08sci|newtrandata                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.738      ;
; 0.450  ; sci:S08sci|prevreaddata ; sci:S08sci|rdrf                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.602      ;
; 0.454  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.051      ; 0.657      ;
; 0.474  ; sci:S08sci|baudgen[4]   ; sci:S08sci|baudgen[3]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.626      ;
; 0.475  ; sci:S08sci|baudgen[4]   ; sci:S08sci|baudgen[1]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.627      ;
; 0.476  ; sci:S08sci|baudgen[4]   ; sci:S08sci|baudgen[5]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.628      ;
; 0.484  ; A[2]                    ; sci:S08sci|trandata[2]                                                                                    ; S08clk                 ; clk50       ; 0.000        ; 0.287      ; 0.923      ;
; 0.489  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.051      ; 0.692      ;
; 0.491  ; clkdiv[14]              ; clkdiv[15]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.643      ;
; 0.494  ; clkdiv[7]               ; clkdiv[8]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; clkdiv[9]               ; clkdiv[10]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; clkdiv[25]              ; clkdiv[26]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clkdiv[16]              ; clkdiv[17]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clkdiv[23]              ; clkdiv[24]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; SP[2]                   ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ; S08clk                 ; clk50       ; 0.000        ; 0.347      ; 0.981      ;
; 0.497  ; clkdiv[15]              ; clkdiv[16]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clkdiv[11]              ; clkdiv[12]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clkdiv[12]              ; clkdiv[13]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clkdiv[18]              ; clkdiv[19]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; sci:S08sci|baudgen[1]   ; sci:S08sci|baudgen[1]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.649      ;
; 0.499  ; clkdiv[2]               ; clkdiv[3]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; pbout                   ; pbreg                                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; SP[1]                   ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ; S08clk                 ; clk50       ; 0.000        ; 0.347      ; 0.985      ;
; 0.501  ; clkdiv[0]               ; clkdiv[2]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.653      ;
; 0.505  ; sci:S08sci|txdstate[0]  ; sci:S08sci|newtrandata                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.179      ; 0.836      ;
; 0.509  ; clkdiv[6]               ; clkdiv[7]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clkdiv[8]               ; clkdiv[9]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clkdiv[22]              ; clkdiv[23]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clkdiv[1]               ; clkdiv[2]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.661      ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.408      ;
; 0.343 ; A[5]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 0.496      ;
; 0.358 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.510      ;
; 0.367 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.523      ;
; 0.436 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.588      ;
; 0.438 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.590      ;
; 0.439 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.591      ;
; 0.490 ; CPUstate[1] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.642      ;
; 0.496 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.648      ;
; 0.523 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.675      ;
; 0.531 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.683      ;
; 0.536 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.286     ; 0.404      ;
; 0.538 ; gotoreset   ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; -0.286     ; 0.404      ;
; 0.551 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.703      ;
; 0.566 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.718      ;
; 0.573 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.729      ;
; 0.580 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.003      ; 0.735      ;
; 0.581 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.733      ;
; 0.586 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.738      ;
; 0.590 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.742      ;
; 0.609 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.763      ;
; 0.621 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.773      ;
; 0.625 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.777      ;
; 0.628 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.780      ;
; 0.644 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.796      ;
; 0.656 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.808      ;
; 0.660 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; HX[6]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; CPUstate[1] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.800      ;
; 0.671 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.823      ;
; 0.674 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.826      ;
; 0.679 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.831      ;
; 0.691 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.843      ;
; 0.694 ; gotoreset   ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; -0.286     ; 0.560      ;
; 0.694 ; HX[1]       ; HX[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.847      ;
; 0.698 ; PC[9]       ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.850      ;
; 0.700 ; HX[1]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.852      ;
; 0.706 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.858      ;
; 0.709 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.861      ;
; 0.730 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.882      ;
; 0.741 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.893      ;
; 0.746 ; CPUstate[1] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; -0.008     ; 0.890      ;
; 0.746 ; CPUstate[2] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; -0.008     ; 0.890      ;
; 0.749 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.901      ;
; 0.750 ; HX[5]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.902      ;
; 0.758 ; CPUstate[0] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; -0.008     ; 0.902      ;
; 0.762 ; CPUstate[0] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.900      ;
; 0.763 ; CPUstate[0] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.901      ;
; 0.763 ; CPUstate[0] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.901      ;
; 0.765 ; HX[5]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.917      ;
; 0.766 ; CPUstate[0] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; -0.013     ; 0.905      ;
; 0.768 ; CPUstate[0] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.906      ;
; 0.771 ; CPUstate[0] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.909      ;
; 0.772 ; CPUstate[0] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.910      ;
; 0.776 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.928      ;
; 0.785 ; CPUstate[1] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.923      ;
; 0.786 ; CPUstate[1] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.924      ;
; 0.787 ; CPUstate[1] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.925      ;
; 0.788 ; PC[8]       ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.940      ;
; 0.789 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.941      ;
; 0.794 ; CPUstate[1] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.932      ;
; 0.794 ; CPUstate[1] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; -0.014     ; 0.932      ;
; 0.800 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.952      ;
; 0.803 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.955      ;
; 0.808 ; HX[4]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.960      ;
; 0.811 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.963      ;
; 0.821 ; HX[1]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.973      ;
; 0.824 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.976      ;
; 0.825 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.977      ;
; 0.838 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.990      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.331 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.483      ;
; 0.336 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.488      ;
; 0.369 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.530      ;
; 0.430 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.582      ;
; 0.455 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.607      ;
; 0.505 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.674      ;
; 0.534 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.689      ;
; 0.553 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.705      ;
; 0.567 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.719      ;
; 0.575 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.727      ;
; 0.585 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.737      ;
; 0.588 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.740      ;
; 0.623 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.776      ;
; 0.640 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.795      ;
; 0.702 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.854      ;
; 0.704 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.856      ;
; 0.705 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.857      ;
; 0.707 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.859      ;
; 0.714 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.866      ;
; 0.717 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.869      ;
; 0.779 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.931      ;
; 0.780 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.932      ;
; 0.789 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.941      ;
; 0.790 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.942      ;
; 0.809 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 0.962      ;
; 0.947 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.093      ;
; 0.963 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.109      ;
; 0.963 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.109      ;
; 0.963 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.109      ;
; 0.963 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.109      ;
; 0.963 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.109      ;
; 0.963 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.109      ;
; 1.016 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.162      ;
; 1.032 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.178      ;
; 1.032 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.178      ;
; 1.032 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.178      ;
; 1.032 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.178      ;
; 1.032 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.178      ;
; 1.032 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.178      ;
; 1.041 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.188      ;
; 1.052 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.198      ;
; 1.068 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.214      ;
; 1.068 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.214      ;
; 1.068 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.214      ;
; 1.068 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.214      ;
; 1.068 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.214      ;
; 1.068 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 1.214      ;
; 1.110 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.257      ;
; 1.146 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.293      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.397      ;
; 0.356 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.508      ;
; 0.372 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.524      ;
; 0.395 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.547      ;
; 0.395 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.547      ;
; 0.397 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.549      ;
; 0.433 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.179     ; 0.406      ;
; 0.433 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.179     ; 0.406      ;
; 0.433 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.179     ; 0.406      ;
; 0.436 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.587      ;
; 0.438 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.590      ;
; 0.438 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.591      ;
; 0.439 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 0.590      ;
; 0.448 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.603      ;
; 0.458 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.610      ;
; 0.458 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.610      ;
; 0.503 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.655      ;
; 0.514 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.666      ;
; 0.550 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.702      ;
; 0.566 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.719      ;
; 0.566 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.719      ;
; 0.568 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.721      ;
; 0.569 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.722      ;
; 0.574 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.727      ;
; 0.585 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.738      ;
; 0.624 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.179     ; 0.597      ;
; 0.638 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.791      ;
; 0.638 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.791      ;
; 0.640 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.793      ;
; 0.641 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.794      ;
; 0.646 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.798      ;
; 0.649 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.801      ;
; 0.650 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.178     ; 0.624      ;
; 0.650 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.178     ; 0.624      ;
; 0.652 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.178     ; 0.626      ;
; 0.654 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.178     ; 0.628      ;
; 0.655 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.179     ; 0.628      ;
; 0.657 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.809      ;
; 0.660 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.812      ;
; 0.712 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.864      ;
; 0.712 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.865      ;
; 0.712 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.865      ;
; 0.714 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.867      ;
; 0.715 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.868      ;
; 0.723 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.875      ;
; 0.726 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.182     ; 0.696      ;
; 0.731 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.883      ;
; 0.735 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.178     ; 0.709      ;
; 0.735 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.178     ; 0.709      ;
; 0.736 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.176     ; 0.712      ;
; 0.752 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.179     ; 0.725      ;
; 0.753 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.183     ; 0.722      ;
; 0.754 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.183     ; 0.723      ;
; 0.754 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.177     ; 0.729      ;
; 0.775 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.928      ;
; 0.775 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.928      ;
; 0.777 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.930      ;
; 0.778 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 0.931      ;
; 0.782 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.176     ; 0.758      ;
; 0.783 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.935      ;
; 0.794 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.946      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_qa91:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; S08clk                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; S08clk                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; clkdiv[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; clkdiv[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; clkdiv[10]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; clkdiv[10]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; clkdiv[11]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; clkdiv[11]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; clkdiv[12]                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; -0.037 ; -0.037 ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.385 ; -0.385 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; -0.112 ; -0.112 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; -0.037 ; -0.037 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 2.175  ; 2.175  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 2.974  ; 2.974  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 3.415  ; 3.415  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.505  ; 0.505  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.505  ; 0.505  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.452  ; 0.452  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.400  ; 0.400  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -2.055 ; -2.055 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.854 ; -2.854 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.591 ; -2.591 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 5.483 ; 5.483 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 5.331 ; 5.331 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 5.234 ; 5.234 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 5.285 ; 5.285 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 5.138 ; 5.138 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 5.228 ; 5.228 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 5.221 ; 5.221 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 5.070 ; 5.070 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 5.483 ; 5.483 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 5.360 ; 5.360 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 5.411 ; 5.411 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 5.139 ; 5.139 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 5.319 ; 5.319 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 5.066 ; 5.066 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 5.374 ; 5.374 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 8.401 ; 8.401 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 7.252 ; 7.252 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 7.253 ; 7.253 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 7.261 ; 7.261 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 7.262 ; 7.262 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 7.361 ; 7.361 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 7.354 ; 7.354 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 7.384 ; 7.384 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 8.180 ; 8.180 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 8.132 ; 8.132 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 8.233 ; 8.233 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 8.244 ; 8.244 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 8.273 ; 8.273 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 8.401 ; 8.401 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 8.392 ; 8.392 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 7.357 ; 7.357 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 7.722 ; 7.722 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 7.238 ; 7.238 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 7.844 ; 7.844 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 7.804 ; 7.804 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 7.836 ; 7.836 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 9.420 ; 9.420 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 9.420 ; 9.420 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 9.151 ; 9.151 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 9.125 ; 9.125 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 9.419 ; 9.419 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 9.358 ; 9.358 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 9.250 ; 9.250 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 9.154 ; 9.154 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 9.157 ; 9.157 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 9.148 ; 9.148 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.158 ; 9.158 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 9.212 ; 9.212 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 8.882 ; 8.882 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 9.151 ; 9.151 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 9.187 ; 9.187 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 5.211 ; 5.211 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 5.175 ; 5.175 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.211 ; 5.211 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.110 ; 5.110 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 5.109 ; 5.109 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.073 ; 5.073 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 5.078 ; 5.078 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 5.056 ; 5.056 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.252 ; 5.252 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 8.140 ; 8.140 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 8.140 ; 8.140 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 7.871 ; 7.871 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 7.971 ; 7.971 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 8.139 ; 8.139 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 8.078 ; 8.078 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 7.970 ; 7.970 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 7.874 ; 7.874 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 7.709 ; 7.709 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 7.696 ; 7.696 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 7.702 ; 7.702 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 7.763 ; 7.763 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 7.498 ; 7.498 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 7.767 ; 7.767 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 7.803 ; 7.803 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 6.141 ; 6.141 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.141 ; 6.141 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 5.872 ; 5.872 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.831 ; 5.831 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 6.137 ; 6.137 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 6.075 ; 6.075 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.964 ; 5.964 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 5.878 ; 5.878 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.859 ; 5.859 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.850 ; 5.850 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.860 ; 5.860 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.917 ; 5.917 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.549 ; 5.549 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 5.825 ; 5.825 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 5.861 ; 5.861 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.569 ; 4.569 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.376 ; 4.376 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 5.025 ; 5.025 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.927 ; 4.927 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.966 ; 4.966 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.822 ; 4.822 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.905 ; 4.905 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.900 ; 4.900 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.749 ; 4.749 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.792 ; 4.792 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.671 ; 4.671 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 4.985 ; 4.985 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.451 ; 4.451 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.629 ; 4.629 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.376 ; 4.376 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.684 ; 4.684 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.494 ; 4.494 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 4.494 ; 4.494 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 4.495 ; 4.495 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 4.503 ; 4.503 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 4.502 ; 4.502 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.596 ; 4.596 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.591 ; 4.591 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.620 ; 4.620 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.703 ; 5.703 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.666 ; 5.666 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.769 ; 5.769 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.774 ; 5.774 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.796 ; 5.796 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.925 ; 5.925 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.916 ; 5.916 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 5.077 ; 5.077 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 5.277 ; 5.277 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 4.972 ; 4.972 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.428 ; 5.428 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.363 ; 5.363 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.420 ; 5.420 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.706 ; 4.706 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 5.134 ; 5.134 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 4.864 ; 4.864 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 4.780 ; 4.780 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.130 ; 5.130 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.072 ; 5.072 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 4.960 ; 4.960 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 4.865 ; 4.865 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 5.063 ; 5.063 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 5.050 ; 5.050 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 5.059 ; 5.059 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 5.121 ; 5.121 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 4.706 ; 4.706 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 4.981 ; 4.981 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 5.019 ; 5.019 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.607 ; 4.607 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.740 ; 4.740 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 4.776 ; 4.776 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 4.663 ; 4.663 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 4.674 ; 4.674 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 4.638 ; 4.638 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.632 ; 4.632 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.607 ; 4.607 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 4.904 ; 4.904 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 6.164 ; 6.164 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 6.435 ; 6.435 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.164 ; 6.164 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.794 ; 6.794 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 6.428 ; 6.428 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.372 ; 6.372 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.261 ; 6.261 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 6.169 ; 6.169 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 6.773 ; 6.773 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 6.759 ; 6.759 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 6.766 ; 6.766 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 6.827 ; 6.827 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 6.297 ; 6.297 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 6.573 ; 6.573 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 6.610 ; 6.610 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 4.949 ; 4.949 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 5.220 ; 5.220 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 4.949 ; 4.949 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.506 ; 5.506 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.213 ; 5.213 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 5.157 ; 5.157 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.046 ; 5.046 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 4.954 ; 4.954 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.587 ; 5.587 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.573 ; 5.573 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.580 ; 5.580 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.641 ; 5.641 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.111 ; 5.111 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 5.387 ; 5.387 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 5.424 ; 5.424 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.569 ; 4.569 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; clksel[1]  ; clkdisp     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; clksel[2]  ; clkdisp     ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; clksel[1]  ; clkdisp     ; 3.661 ; 3.661 ; 3.661 ; 3.661 ;
; clksel[2]  ; clkdisp     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -13.970   ; -1.689 ; N/A      ; N/A     ; -2.000              ;
;  S08clk                 ; -13.970   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk50                  ; -10.208   ; -1.689 ; N/A      ; N/A     ; -2.000              ;
;  sci:S08sci|baudgen[10] ; -1.556    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  sci:S08sci|baudgen[12] ; -0.940    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS         ; -1141.665 ; -8.395 ; 0.0      ; 0.0     ; -306.3              ;
;  S08clk                 ; -649.590  ; 0.000  ; N/A      ; N/A     ; -60.000             ;
;  clk50                  ; -465.170  ; -8.395 ; N/A      ; N/A     ; -219.300            ;
;  sci:S08sci|baudgen[10] ; -17.373   ; 0.000  ; N/A      ; N/A     ; -14.000             ;
;  sci:S08sci|baudgen[12] ; -9.532    ; 0.000  ; N/A      ; N/A     ; -13.000             ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.759  ; 0.759  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.066 ; -0.066 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.608  ; 0.608  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.759  ; 0.759  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 4.012  ; 4.012  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 5.679  ; 5.679  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 6.392  ; 6.392  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.505  ; 0.505  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.505  ; 0.505  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.452  ; 0.452  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.400  ; 0.400  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -2.055 ; -2.055 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.854 ; -2.854 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.591 ; -2.591 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 10.518 ; 10.518 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 10.226 ; 10.226 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.971  ; 9.971  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 10.069 ; 10.069 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.656  ; 9.656  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 10.023 ; 10.023 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 10.014 ; 10.014 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 9.642  ; 9.642  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 10.518 ; 10.518 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 10.262 ; 10.262 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 10.301 ; 10.301 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 9.741  ; 9.741  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 10.201 ; 10.201 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.547  ; 9.547  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 10.249 ; 10.249 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 16.854 ; 16.854 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 14.590 ; 14.590 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 14.592 ; 14.592 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 14.600 ; 14.600 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 14.605 ; 14.605 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 14.829 ; 14.829 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 14.829 ; 14.829 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 14.856 ; 14.856 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 16.451 ; 16.451 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 16.385 ; 16.385 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 16.602 ; 16.602 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 16.652 ; 16.652 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 16.699 ; 16.699 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 16.854 ; 16.854 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 16.839 ; 16.839 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 14.702 ; 14.702 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 15.538 ; 15.538 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 14.370 ; 14.370 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 15.800 ; 15.800 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 15.719 ; 15.719 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 15.794 ; 15.794 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 19.686 ; 19.686 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 19.642 ; 19.642 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 19.061 ; 19.061 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 19.055 ; 19.055 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 19.686 ; 19.686 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 19.580 ; 19.580 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 19.295 ; 19.295 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 19.075 ; 19.075 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 19.169 ; 19.169 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 19.147 ; 19.147 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 19.169 ; 19.169 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 19.252 ; 19.252 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 18.498 ; 18.498 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 19.211 ; 19.211 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 19.253 ; 19.253 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 10.059 ; 10.059 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.994  ; 9.994  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.059 ; 10.059 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 9.792  ; 9.792  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.793  ; 9.793  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 9.737  ; 9.737  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.742  ; 9.742  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 9.721  ; 9.721  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.976  ; 9.976  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 15.131 ; 15.131 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 15.087 ; 15.087 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 14.506 ; 14.506 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 14.830 ; 14.830 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 15.131 ; 15.131 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 15.025 ; 15.025 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 14.740 ; 14.740 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 14.520 ; 14.520 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 14.262 ; 14.262 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 14.241 ; 14.241 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 14.261 ; 14.261 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 14.345 ; 14.345 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 13.681 ; 13.681 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 14.394 ; 14.394 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 14.436 ; 14.436 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 12.230 ; 12.230 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 12.186 ; 12.186 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 11.605 ; 11.605 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 11.562 ; 11.562 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 12.230 ; 12.230 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 12.124 ; 12.124 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 11.839 ; 11.839 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 11.619 ; 11.619 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 11.660 ; 11.660 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 11.640 ; 11.640 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 11.659 ; 11.659 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 11.742 ; 11.742 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 10.927 ; 10.927 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 11.615 ; 11.615 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 11.629 ; 11.629 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.303  ; 8.303  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.376 ; 4.376 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 5.025 ; 5.025 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.927 ; 4.927 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.966 ; 4.966 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.822 ; 4.822 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.905 ; 4.905 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.900 ; 4.900 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.749 ; 4.749 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.792 ; 4.792 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.671 ; 4.671 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 4.985 ; 4.985 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.451 ; 4.451 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 4.629 ; 4.629 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.376 ; 4.376 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.684 ; 4.684 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.494 ; 4.494 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 4.494 ; 4.494 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 4.495 ; 4.495 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 4.503 ; 4.503 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 4.502 ; 4.502 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.596 ; 4.596 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.591 ; 4.591 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.620 ; 4.620 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.703 ; 5.703 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.666 ; 5.666 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.769 ; 5.769 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.774 ; 5.774 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.796 ; 5.796 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.925 ; 5.925 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.916 ; 5.916 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 5.077 ; 5.077 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 5.277 ; 5.277 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 4.972 ; 4.972 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.428 ; 5.428 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.363 ; 5.363 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.420 ; 5.420 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.706 ; 4.706 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 5.134 ; 5.134 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 4.864 ; 4.864 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 4.780 ; 4.780 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.130 ; 5.130 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.072 ; 5.072 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 4.960 ; 4.960 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 4.865 ; 4.865 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 5.063 ; 5.063 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 5.050 ; 5.050 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 5.059 ; 5.059 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 5.121 ; 5.121 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 4.706 ; 4.706 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 4.981 ; 4.981 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 5.019 ; 5.019 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.607 ; 4.607 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.740 ; 4.740 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 4.776 ; 4.776 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 4.663 ; 4.663 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 4.674 ; 4.674 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 4.638 ; 4.638 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.632 ; 4.632 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.607 ; 4.607 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 4.904 ; 4.904 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 6.164 ; 6.164 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 6.435 ; 6.435 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.164 ; 6.164 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.794 ; 6.794 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 6.428 ; 6.428 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.372 ; 6.372 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.261 ; 6.261 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 6.169 ; 6.169 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 6.773 ; 6.773 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 6.759 ; 6.759 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 6.766 ; 6.766 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 6.827 ; 6.827 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 6.297 ; 6.297 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 6.573 ; 6.573 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 6.610 ; 6.610 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 4.949 ; 4.949 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 5.220 ; 5.220 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 4.949 ; 4.949 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.506 ; 5.506 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.213 ; 5.213 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 5.157 ; 5.157 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.046 ; 5.046 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 4.954 ; 4.954 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.587 ; 5.587 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.573 ; 5.573 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.580 ; 5.580 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.641 ; 5.641 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.111 ; 5.111 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 5.387 ; 5.387 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 5.424 ; 5.424 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.569 ; 4.569 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; clksel[1]  ; clkdisp     ; 7.773 ; 7.773 ; 7.773 ; 7.773 ;
; clksel[2]  ; clkdisp     ; 7.924 ; 7.924 ; 7.924 ; 7.924 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; clksel[1]  ; clkdisp     ; 3.661 ; 3.661 ; 3.661 ; 3.661 ;
; clksel[2]  ; clkdisp     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk50                  ; clk50                  ; 986      ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 1190694  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 33       ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23       ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 4918     ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 14546858 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 255      ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83       ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk50                  ; clk50                  ; 986      ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 1190694  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 33       ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23       ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 4918     ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 14546858 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 255      ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83       ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 1749  ; 1749 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 20 19:55:39 2017
Info: Command: quartus_sta MiniS08 -c MiniS08
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MiniS08.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name S08clk S08clk
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[10] sci:S08sci|baudgen[10]
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[12] sci:S08sci|baudgen[12]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.970
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.970      -649.590 S08clk 
    Info (332119):   -10.208      -465.170 clk50 
    Info (332119):    -1.556       -17.373 sci:S08sci|baudgen[10] 
    Info (332119):    -0.940        -9.532 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.689        -8.395 clk50 
    Info (332119):     0.391         0.000 S08clk 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -219.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.578      -254.838 S08clk 
    Info (332119):    -3.825      -161.072 clk50 
    Info (332119):    -0.266        -1.755 sci:S08sci|baudgen[10] 
    Info (332119):     0.086         0.000 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.246        -6.203 clk50 
    Info (332119):     0.215         0.000 S08clk 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -219.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 450 megabytes
    Info: Processing ended: Mon Nov 20 19:55:41 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


