3.5.2 5.2 PL 系统时钟源
AX7010 开发板上提供了单端 50MHz 的 PL 系统时钟源，3.3V 供电。晶振输出连接到 FPGA
的全局时钟(MRCC)，这个 GCLK 可以用来驱动 FPGA 内的用户逻辑电路。该时钟源的原理图如
图 5-3 所示


全局时钟(MRCC)