2024/10/26
全加器 软件仿真+硬件测试
FPGA I/O
Input: SW1,SW2,SW3
output:LED1,LED2
verilog逻辑关系：{LED2,LED1}=SW1+SW2+SW3;