# VHDL_operateur_filtrage
Le projet a été fait en VHDL et appliqué sur FPGA. Le but du projet a été de faire la modélisation et spécification de circuit a base de VHDL, synthétisable, en développant un opérateur parallèle de filtrage 3x3 programmable sur des images 8-bit de N*N pixels, interfacé à FSL de processeur MicroBlaze.
