
==========================================================================
detailed place report_tns
--------------------------------------------------------------------------
tns max -9969.59

==========================================================================
detailed place report_wns
--------------------------------------------------------------------------
wns max -2.22

==========================================================================
detailed place report_worst_slack
--------------------------------------------------------------------------
worst slack max -2.22

==========================================================================
detailed place report_checks -path_delay min
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_ar.spill_register_flushable_i.gen_spill_reg.b_data_q[57]$_DFFE_PN0P_
          (removal check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.90    0.97 ^ input external delay
     1   43.58    0.00    0.00    0.97 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.03    1.00 ^ wire95775/A (BUF_X8)
    10   51.09    0.01    0.03    1.03 ^ wire95775/Z (BUF_X8)
                                         net95775 (net)
                  0.03    0.02    1.05 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_ar.spill_register_flushable_i.gen_spill_reg.b_data_q[57]$_DFFE_PN0P_/RN (DFFR_X1)
                                  1.05   data arrival time

                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.06    0.13   clock uncertainty
                          0.00    0.13   clock reconvergence pessimism
                                  0.13 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_ar.spill_register_flushable_i.gen_spill_reg.b_data_q[57]$_DFFE_PN0P_/CK (DFFR_X1)
                          0.21    0.34   library removal time
                                  0.34   data required time
-----------------------------------------------------------------------------
                                  0.34   data required time
                                 -1.05   data arrival time
-----------------------------------------------------------------------------
                                  0.70   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[0].gen_scm.i_tag.CG_CELL_WORD_ITER[0].CG_Inst.clk_en$_DLATCH_N_
            (negative level-sensitive latch clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13149_
          (rising clock gating-check end-point clocked by clk_i)
Path Group: gated clock
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    1.50    1.50   clock clk_i (fall edge)
                          0.07    1.57   clock network delay (ideal)
                  0.00    0.00    1.57 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[0].gen_scm.i_tag.CG_CELL_WORD_ITER[0].CG_Inst.clk_en$_DLATCH_N_/GN (DLL_X1)
     1    0.98    0.01    0.04    1.61 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[0].gen_scm.i_tag.CG_CELL_WORD_ITER[0].CG_Inst.clk_en$_DLATCH_N_/Q (DLL_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[0].gen_scm.i_tag.CG_CELL_WORD_ITER[0].CG_Inst.clk_en (net)
                  0.01    0.00    1.61 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13149_/A1 (AND2_X1)
                                  1.61   data arrival time

                  0.00    1.50    1.50   clock clk_i (fall edge)
                          0.07    1.57   clock network delay (ideal)
                          0.06    1.63   clock uncertainty
                          0.00    1.63   clock reconvergence pessimism
                                  1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13149_/A2 (AND2_X1)
                          0.00    1.63   clock gating hold time
                                  1.63   data required time
-----------------------------------------------------------------------------
                                  1.63   data required time
                                 -1.61   data arrival time
-----------------------------------------------------------------------------
                                 -0.02   slack (VIOLATED)


Startpoint: gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.b_full_q$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                  0.00    0.00    0.07 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.b_full_q$_DFFE_PN0P_/CK (DFFR_X2)
     1    1.80    0.01    0.07    0.14 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.b_full_q$_DFFE_PN0P_/QN (DFFR_X2)
                                         gen_tiles[0].i_tile.i_tile/_00059_ (net)
                  0.01    0.00    0.14 ^ gen_tiles[0].i_tile.i_tile/_27686_/B1 (OAI21_X1)
     1    1.35    0.01    0.01    0.15 v gen_tiles[0].i_tile.i_tile/_27686_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/_00367_ (net)
                  0.01    0.00    0.15 v gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/D (DFFR_X2)
                                  0.15   data arrival time

                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.06    0.13   clock uncertainty
                          0.00    0.13   clock reconvergence pessimism
                                  0.13 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/CK (DFFR_X2)
                          0.00    0.13   library hold time
                                  0.13   data required time
-----------------------------------------------------------------------------
                                  0.13   data required time
                                 -0.15   data arrival time
-----------------------------------------------------------------------------
                                  0.02   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_slave_resp_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: tcdm_slave_north_resp_valid_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                  0.00    0.00    0.07 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_slave_resp_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/CK (DFFR_X2)
     4   11.04    0.01    0.10    0.17 v gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_slave_resp_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/Q (DFFR_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_slave_resp_register.spill_register_flushable_i.gen_spill_reg.a_full_q (net)
                  0.01    0.00    0.17 v gen_tiles[0].i_tile.i_tile/_37699_/A2 (OR2_X2)
     2    4.50    0.01    0.05    0.22 v gen_tiles[0].i_tile.i_tile/_37699_/ZN (OR2_X2)
                                         net1050 (net)
                  0.01    0.00    0.22 v output1050/A (BUF_X4)
     1   16.47    0.01    0.03    0.25 v output1050/Z (BUF_X4)
                                         tcdm_slave_north_resp_valid_o (net)
                  0.01    0.00    0.25 v tcdm_slave_north_resp_valid_o (out)
                                  0.25   data arrival time

                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.06    0.13   clock uncertainty
                          0.00    0.13   clock reconvergence pessimism
                         -2.55   -2.42   output external delay
                                 -2.42   data required time
-----------------------------------------------------------------------------
                                 -2.42   data required time
                                 -0.25   data arrival time
-----------------------------------------------------------------------------
                                  2.67   slack (MET)



==========================================================================
detailed place report_checks -path_delay max
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[199]$_DFFE_PN0P_
          (recovery check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.90    0.97 ^ input external delay
     1   43.58    0.00    0.00    0.97 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.03    1.00 ^ wire95775/A (BUF_X8)
    10   51.09    0.01    0.03    1.03 ^ wire95775/Z (BUF_X8)
                                         net95775 (net)
                  0.02    0.01    1.04 ^ place117271/A (BUF_X2)
    12   37.15    0.04    0.06    1.10 ^ place117271/Z (BUF_X2)
                                         net117271 (net)
                  0.04    0.00    1.10 ^ place117272/A (BUF_X4)
     5   46.58    0.03    0.05    1.15 ^ place117272/Z (BUF_X4)
                                         net117272 (net)
                  0.03    0.00    1.15 ^ place117273/A (BUF_X4)
     5   43.89    0.02    0.04    1.19 ^ place117273/Z (BUF_X4)
                                         net117273 (net)
                  0.03    0.02    1.21 ^ place117315/A (BUF_X2)
    11   38.50    0.04    0.06    1.27 ^ place117315/Z (BUF_X2)
                                         net117315 (net)
                  0.04    0.01    1.28 ^ place117337/A (BUF_X2)
    12   27.26    0.03    0.06    1.34 ^ place117337/Z (BUF_X2)
                                         net117337 (net)
                  0.03    0.00    1.34 ^ place117340/A (BUF_X2)
    15   31.49    0.04    0.06    1.40 ^ place117340/Z (BUF_X2)
                                         net117340 (net)
                  0.04    0.00    1.40 ^ place117341/A (BUF_X2)
    14   39.21    0.05    0.07    1.47 ^ place117341/Z (BUF_X2)
                                         net117341 (net)
                  0.05    0.00    1.47 ^ place117343/A (BUF_X2)
    16   40.33    0.05    0.07    1.55 ^ place117343/Z (BUF_X2)
                                         net117343 (net)
                  0.05    0.00    1.55 ^ place117344/A (BUF_X2)
    14   35.21    0.04    0.07    1.61 ^ place117344/Z (BUF_X2)
                                         net117344 (net)
                  0.04    0.00    1.62 ^ place117346/A (BUF_X2)
    16   40.01    0.05    0.07    1.69 ^ place117346/Z (BUF_X2)
                                         net117346 (net)
                  0.05    0.00    1.69 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[199]$_DFFE_PN0P_/RN (DFFR_X1)
                                  1.69   data arrival time

                  0.00    3.00    3.00   clock clk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                                  3.01 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[199]$_DFFE_PN0P_/CK (DFFR_X1)
                          0.05    3.06   library recovery time
                                  3.06   data required time
-----------------------------------------------------------------------------
                                  3.06   data required time
                                 -1.69   data arrival time
-----------------------------------------------------------------------------
                                  1.37   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.i_clk_gate.clk_en$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_
          (falling clock gating-check end-point clocked by clk_i)
Path Group: gated clock
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
 11715 11314.11    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                          0.97    1.04   time given to startpoint
                  0.01    0.00    1.04 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/D (DLH_X1)
     1    1.87    0.01    0.04    1.08 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.i_clk_gate.clk_en (net)
                  0.01    0.00    1.08 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8509_/A (INV_X1)
     1    1.53    0.00    0.01    1.09 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8509_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3933_ (net)
                  0.00    0.00    1.09 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/A1 (NOR2_X1)
                                  1.09   data arrival time

                  0.00    1.50    1.50   clock clk_i (fall edge)
                          0.07    1.57   clock network delay (ideal)
                         -0.06    1.51   clock uncertainty
                          0.00    1.51   clock reconvergence pessimism
                                  1.51 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/A2 (NOR2_X1)
                          0.00    1.51   clock gating setup time
                                  1.51   data required time
-----------------------------------------------------------------------------
                                  1.51   data required time
                                 -1.09   data arrival time
-----------------------------------------------------------------------------
                                  0.42   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[22]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    1.50    1.50   clock clk_i' (rise edge)
                          0.07    1.57   clock network delay (ideal)
                  0.00    0.00    1.57 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/G (DLH_X1)
     1    1.78    0.01    0.06    1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180] (net)
                  0.01    0.00    1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7448_/B2 (AOI22_X1)
     1    2.30    0.03    0.05    1.68 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7448_/ZN (AOI22_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3027_ (net)
                  0.03    0.00    1.68 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7449_/A (INV_X1)
     1    1.92    0.01    0.01    1.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7449_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3028_ (net)
                  0.01    0.00    1.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7450_/A (AOI221_X1)
     2    2.29    0.05    0.07    1.76 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7450_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3029_ (net)
                  0.05    0.00    1.76 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8676_/B (MUX2_X1)
     1    1.92    0.01    0.05    1.81 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_4081_ (net)
                  0.01    0.00    1.81 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8677_/B1 (OAI21_X1)
     1    2.20    0.01    0.01    1.82 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8677_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_4082_ (net)
                  0.01    0.00    1.82 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8684_/A (MUX2_X2)
     1    4.62    0.01    0.06    1.88 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8684_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/in_cache_data[52] (net)
                  0.01    0.00    1.88 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13428_/B (MUX2_X2)
     2   28.58    0.02    0.08    1.95 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13428_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/snitch_inst_data[52] (net)
                  0.03    0.01    1.97 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10408_/A2 (OR2_X2)
     2    4.88    0.01    0.06    2.03 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10408_/ZN (OR2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_02735_ (net)
                  0.01    0.00    2.03 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10410_/A3 (OR4_X2)
     2    5.38    0.02    0.11    2.13 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10410_/ZN (OR4_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_02737_ (net)
                  0.02    0.00    2.13 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10686_/A2 (NOR3_X1)
     2    3.66    0.04    0.06    2.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10686_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_03004_ (net)
                  0.04    0.00    2.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10688_/A3 (NOR4_X1)
     2    3.60    0.01    0.02    2.22 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10688_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_03006_ (net)
                  0.01    0.00    2.22 v place107373/A (BUF_X2)
    16   54.32    0.03    0.06    2.28 v place107373/Z (BUF_X2)
                                         net107373 (net)
                  0.03    0.00    2.28 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10799_/C2 (AOI222_X1)
     1    1.74    0.05    0.10    2.38 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10799_/ZN (AOI222_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_03112_ (net)
                  0.05    0.00    2.38 ^ place106823/A (BUF_X1)
     1    5.35    0.02    0.04    2.42 ^ place106823/Z (BUF_X1)
                                         net106823 (net)
                  0.02    0.00    2.42 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10802_/A (OAI211_X2)
     2    3.87    0.02    0.03    2.45 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10802_/ZN (OAI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_03115_ (net)
                  0.02    0.00    2.45 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13098_/A1 (NOR3_X1)
     2    5.52    0.05    0.07    2.52 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13098_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05267_ (net)
                  0.05    0.00    2.52 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14414_/A3 (AND4_X2)
     2    3.86    0.01    0.06    2.58 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14414_/ZN (AND4_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06526_ (net)
                  0.01    0.00    2.58 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14415_/A4 (NAND4_X1)
     2    4.11    0.03    0.04    2.62 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14415_/ZN (NAND4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06527_ (net)
                  0.03    0.00    2.62 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14421_/A3 (OR3_X2)
     2    3.43    0.01    0.08    2.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14421_/ZN (OR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06531_ (net)
                  0.01    0.00    2.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14428_/A3 (OR3_X2)
     2    3.74    0.01    0.08    2.78 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14428_/ZN (OR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06536_ (net)
                  0.01    0.00    2.78 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14435_/A3 (NOR3_X1)
     1    1.56    0.03    0.05    2.83 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14435_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06541_ (net)
                  0.03    0.00    2.83 ^ place102701/A (BUF_X1)
     2    3.81    0.01    0.03    2.87 ^ place102701/Z (BUF_X1)
                                         net102701 (net)
                  0.01    0.00    2.87 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14444_/A3 (AND3_X2)
     3    5.37    0.01    0.05    2.91 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14444_/ZN (AND3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06547_ (net)
                  0.01    0.00    2.91 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14455_/A2 (NAND2_X1)
     2    4.45    0.01    0.02    2.93 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14455_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06555_ (net)
                  0.01    0.00    2.93 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14456_/A2 (NOR2_X1)
     2    4.21    0.03    0.04    2.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14456_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06556_ (net)
                  0.03    0.00    2.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14473_/B1 (AOI21_X1)
     1    2.53    0.01    0.02    2.99 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14473_/ZN (AOI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06565_ (net)
                  0.01    0.00    2.99 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14474_/B (XNOR2_X1)
     1    3.43    0.02    0.04    3.04 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14474_/ZN (XNOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_09948_[0] (net)
                  0.02    0.00    3.04 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19222_/B (HA_X1)
     3    3.50    0.01    0.06    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19222_/S (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_09950_[0] (net)
                  0.01    0.00    3.10 v place99693/A (BUF_X1)
     2    3.16    0.01    0.03    3.13 v place99693/Z (BUF_X1)
                                         net99693 (net)
                  0.01    0.00    3.13 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13411_/A4 (NAND4_X1)
     1    2.46    0.02    0.02    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13411_/ZN (NAND4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05572_ (net)
                  0.02    0.00    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13417_/B1 (OAI21_X1)
     2    2.92    0.02    0.02    3.18 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13417_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05578_ (net)
                  0.02    0.00    3.18 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13418_/A3 (OR3_X1)
     1    2.86    0.01    0.09    3.26 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13418_/ZN (OR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05579_ (net)
                  0.01    0.00    3.26 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13422_/A (OAI21_X1)
     3    6.13    0.04    0.03    3.30 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13422_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05583_ (net)
                  0.04    0.00    3.30 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13689_/S (MUX2_X1)
     1    1.64    0.01    0.06    3.36 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13689_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05850_ (net)
                  0.01    0.00    3.36 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13694_/A1 (NOR4_X1)
     1    1.93    0.04    0.05    3.41 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13694_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05855_ (net)
                  0.04    0.00    3.41 ^ place99129/A (BUF_X1)
     2    3.56    0.01    0.03    3.44 ^ place99129/Z (BUF_X1)
                                         net99129 (net)
                  0.01    0.00    3.44 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13791_/A1 (NAND4_X1)
     1    4.68    0.03    0.04    3.48 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13791_/ZN (NAND4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05952_ (net)
                  0.03    0.00    3.48 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13795_/B (AOI211_X2)
     1    2.68    0.03    0.07    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13795_/ZN (AOI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05956_ (net)
                  0.03    0.00    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13796_/S (MUX2_X1)
     2    3.75    0.01    0.07    3.61 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13796_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05957_ (net)
                  0.01    0.00    3.61 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14513_/A2 (AND3_X2)
     2    3.99    0.01    0.03    3.65 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14513_/ZN (AND3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06597_ (net)
                  0.01    0.00    3.65 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14514_/A2 (NOR2_X1)
     2    2.93    0.02    0.03    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14514_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06598_ (net)
                  0.02    0.00    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14648_/B2 (OAI21_X1)
     2    3.96    0.02    0.02    3.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14648_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06732_ (net)
                  0.02    0.00    3.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19039_/A3 (NOR4_X1)
     1    6.94    0.09    0.13    3.84 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19039_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[1].gen_tcdm_shim.i_tcdm_shim.data_qvalid_i (net)
                  0.09    0.00    3.84 ^ place98605/A (BUF_X2)
     2   15.95    0.02    0.05    3.89 ^ place98605/Z (BUF_X2)
                                         net98605 (net)
                  0.02    0.00    3.89 ^ gen_tiles[0].i_tile.i_tile/_23507_/A (INV_X1)
     1    1.94    0.01    0.01    3.90 v gen_tiles[0].i_tile.i_tile/_23507_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/_05294_ (net)
                  0.01    0.00    3.90 v gen_tiles[0].i_tile.i_tile/_23508_/A1 (OR2_X2)
     2    5.33    0.01    0.04    3.94 v gen_tiles[0].i_tile.i_tile/_23508_/ZN (OR2_X2)
                                         gen_tiles[0].i_tile.i_tile/_05295_ (net)
                  0.01    0.00    3.94 v gen_tiles[0].i_tile.i_tile/_40146_/A2 (NOR3_X2)
     1   13.18    0.06    0.08    4.03 ^ gen_tiles[0].i_tile.i_tile/_40146_/ZN (NOR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[1].gen_tcdm_shim.i_tcdm_shim.i_snitch_addr_demux.i_req_demux.oup_valid_o[1] (net)
                  0.06    0.00    4.03 ^ place98094/A (BUF_X8)
     5   35.95    0.01    0.03    4.06 ^ place98094/Z (BUF_X8)
                                         net98094 (net)
                  0.02    0.02    4.08 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_11928_/A2 (NAND2_X1)
     2    4.71    0.01    0.02    4.10 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_11928_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04500_ (net)
                  0.01    0.00    4.10 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12815_/A4 (NOR4_X1)
     2    3.50    0.06    0.10    4.20 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12815_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05247_ (net)
                  0.06    0.00    4.20 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12853_/A3 (NOR3_X1)
     2    4.86    0.02    0.03    4.23 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12853_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05278_ (net)
                  0.02    0.00    4.23 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12979_/A2 (OAI22_X2)
     2    8.47    0.04    0.05    4.28 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12979_/ZN (OAI22_X2)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05382_ (net)
                  0.04    0.00    4.28 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12981_/A (OAI21_X4)
     8   14.81    0.02    0.03    4.31 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12981_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05384_ (net)
                  0.02    0.00    4.31 v place96995/A (BUF_X2)
    12   23.62    0.01    0.04    4.35 v place96995/Z (BUF_X2)
                                         net96995 (net)
                  0.01    0.00    4.35 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24347_/A1 (OR4_X1)
     1    2.33    0.02    0.09    4.44 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24347_/ZN (OR4_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04232_ (net)
                  0.02    0.00    4.44 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24352_/A (OAI221_X1)
     1    2.42    0.04    0.03    4.47 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24352_/ZN (OAI221_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04237_ (net)
                  0.04    0.00    4.47 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24360_/A3 (OAI33_X1)
     1    5.70    0.02    0.04    4.51 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24360_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04245_ (net)
                  0.02    0.00    4.51 v place96287/A (BUF_X1)
     1    6.08    0.01    0.04    4.55 v place96287/Z (BUF_X1)
                                         net96287 (net)
                  0.01    0.00    4.55 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/B1 (OAI22_X4)
     1   24.68    0.05    0.06    4.61 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/gen_inps[2].i_stream_demux.inp_ready_o (net)
                  0.05    0.01    4.62 ^ gen_tiles[0].i_tile.i_tile/_40368_/C2 (AOI221_X1)
     1    2.10    0.02    0.02    4.65 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/_16407_ (net)
                  0.02    0.00    4.65 v gen_tiles[0].i_tile.i_tile/_40370_/A3 (OAI33_X1)
     1    5.72    0.09    0.09    4.74 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[2].gen_tcdm_shim.i_tcdm_shim.data_qready_o (net)
                  0.09    0.00    4.74 ^ place96041/A (BUF_X1)
     1    4.41    0.01    0.04    4.78 ^ place96041/Z (BUF_X1)
                                         net96041 (net)
                  0.01    0.00    4.78 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/A1 (NAND2_X1)
     2    4.85    0.01    0.02    4.80 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_06382_ (net)
                  0.01    0.00    4.80 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/A1 (NAND2_X1)
     1    2.95    0.01    0.02    4.82 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02127_ (net)
                  0.01    0.00    4.82 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/A2 (NAND2_X1)
     2    2.84    0.01    0.02    4.84 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02128_ (net)
                  0.01    0.00    4.84 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/A2 (OR3_X1)
     1    1.80    0.01    0.08    4.92 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02307_ (net)
                  0.01    0.00    4.92 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/A3 (NOR3_X1)
     1    6.05    0.06    0.08    5.00 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02308_ (net)
                  0.06    0.00    5.00 ^ place95842/A (BUF_X4)
     3   17.05    0.01    0.03    5.03 ^ place95842/Z (BUF_X4)
                                         net95842 (net)
                  0.01    0.00    5.04 ^ place95844/A (BUF_X2)
     8   15.40    0.02    0.04    5.08 ^ place95844/Z (BUF_X2)
                                         net95844 (net)
                  0.02    0.00    5.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18829_/A3 (NAND3_X1)
     1    1.90    0.01    0.02    5.10 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18829_/ZN (NAND3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02357_ (net)
                  0.01    0.00    5.10 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18830_/B2 (AOI22_X1)
     1    1.56    0.02    0.05    5.15 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18830_/ZN (AOI22_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_d[22] (net)
                  0.02    0.00    5.15 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[22]$_DFF_PP0_/D (DFFR_X1)
                                  5.15   data arrival time

                  0.00    3.00    3.00   clock clk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                                  3.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[22]$_DFF_PP0_/CK (DFFR_X1)
                         -0.04    2.97   library setup time
                                  2.97   data required time
-----------------------------------------------------------------------------
                                  2.97   data required time
                                 -5.15   data arrival time
-----------------------------------------------------------------------------
                                 -2.17   slack (VIOLATED)


Startpoint: tcdm_slave_bypass_resp_ready_i (input port clocked by vclk_i)
Endpoint: tcdm_master_bypass_resp_ready_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          2.55    2.62 v input external delay
     1   13.49    0.00    0.00    2.62 v tcdm_slave_bypass_resp_ready_i (in)
                                         tcdm_slave_bypass_resp_ready_i (net)
                  0.00    0.00    2.62 v _461_/A (BUF_X1)
     1    1.62    0.01    0.02    2.65 v _461_/Z (BUF_X1)
                                         net741 (net)
                  0.01    0.00    2.65 v output741/A (BUF_X2)
     1   12.48    0.01    0.03    2.68 v output741/Z (BUF_X2)
                                         tcdm_master_bypass_resp_ready_o (net)
                  0.01    0.00    2.68 v tcdm_master_bypass_resp_ready_o (out)
                                  2.68   data arrival time

                  0.00    3.00    3.00   clock vclk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                         -2.55    0.46   output external delay
                                  0.46   data required time
-----------------------------------------------------------------------------
                                  0.46   data required time
                                 -2.68   data arrival time
-----------------------------------------------------------------------------
                                 -2.22   slack (VIOLATED)



==========================================================================
detailed place report_checks -unconstrained
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[199]$_DFFE_PN0P_
          (recovery check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          0.90    0.97 ^ input external delay
     1   43.58    0.00    0.00    0.97 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.03    1.00 ^ wire95775/A (BUF_X8)
    10   51.09    0.01    0.03    1.03 ^ wire95775/Z (BUF_X8)
                                         net95775 (net)
                  0.02    0.01    1.04 ^ place117271/A (BUF_X2)
    12   37.15    0.04    0.06    1.10 ^ place117271/Z (BUF_X2)
                                         net117271 (net)
                  0.04    0.00    1.10 ^ place117272/A (BUF_X4)
     5   46.58    0.03    0.05    1.15 ^ place117272/Z (BUF_X4)
                                         net117272 (net)
                  0.03    0.00    1.15 ^ place117273/A (BUF_X4)
     5   43.89    0.02    0.04    1.19 ^ place117273/Z (BUF_X4)
                                         net117273 (net)
                  0.03    0.02    1.21 ^ place117315/A (BUF_X2)
    11   38.50    0.04    0.06    1.27 ^ place117315/Z (BUF_X2)
                                         net117315 (net)
                  0.04    0.01    1.28 ^ place117337/A (BUF_X2)
    12   27.26    0.03    0.06    1.34 ^ place117337/Z (BUF_X2)
                                         net117337 (net)
                  0.03    0.00    1.34 ^ place117340/A (BUF_X2)
    15   31.49    0.04    0.06    1.40 ^ place117340/Z (BUF_X2)
                                         net117340 (net)
                  0.04    0.00    1.40 ^ place117341/A (BUF_X2)
    14   39.21    0.05    0.07    1.47 ^ place117341/Z (BUF_X2)
                                         net117341 (net)
                  0.05    0.00    1.47 ^ place117343/A (BUF_X2)
    16   40.33    0.05    0.07    1.55 ^ place117343/Z (BUF_X2)
                                         net117343 (net)
                  0.05    0.00    1.55 ^ place117344/A (BUF_X2)
    14   35.21    0.04    0.07    1.61 ^ place117344/Z (BUF_X2)
                                         net117344 (net)
                  0.04    0.00    1.62 ^ place117346/A (BUF_X2)
    16   40.01    0.05    0.07    1.69 ^ place117346/Z (BUF_X2)
                                         net117346 (net)
                  0.05    0.00    1.69 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[199]$_DFFE_PN0P_/RN (DFFR_X1)
                                  1.69   data arrival time

                  0.00    3.00    3.00   clock clk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                                  3.01 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_handler.pending_q[199]$_DFFE_PN0P_/CK (DFFR_X1)
                          0.05    3.06   library recovery time
                                  3.06   data required time
-----------------------------------------------------------------------------
                                  3.06   data required time
                                 -1.69   data arrival time
-----------------------------------------------------------------------------
                                  1.37   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.i_clk_gate.clk_en$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_
          (falling clock gating-check end-point clocked by clk_i)
Path Group: gated clock
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock clk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
 11715 11314.11    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                          0.97    1.04   time given to startpoint
                  0.01    0.00    1.04 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/D (DLH_X1)
     1    1.87    0.01    0.04    1.08 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.i_clk_gate.clk_en (net)
                  0.01    0.00    1.08 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8509_/A (INV_X1)
     1    1.53    0.00    0.01    1.09 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8509_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3933_ (net)
                  0.00    0.00    1.09 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/A1 (NOR2_X1)
                                  1.09   data arrival time

                  0.00    1.50    1.50   clock clk_i (fall edge)
                          0.07    1.57   clock network delay (ideal)
                         -0.06    1.51   clock uncertainty
                          0.00    1.51   clock reconvergence pessimism
                                  1.51 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/A2 (NOR2_X1)
                          0.00    1.51   clock gating setup time
                                  1.51   data required time
-----------------------------------------------------------------------------
                                  1.51   data required time
                                 -1.09   data arrival time
-----------------------------------------------------------------------------
                                  0.42   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[22]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    1.50    1.50   clock clk_i' (rise edge)
                          0.07    1.57   clock network delay (ideal)
                  0.00    0.00    1.57 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/G (DLH_X1)
     1    1.78    0.01    0.06    1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180] (net)
                  0.01    0.00    1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7448_/B2 (AOI22_X1)
     1    2.30    0.03    0.05    1.68 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7448_/ZN (AOI22_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3027_ (net)
                  0.03    0.00    1.68 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7449_/A (INV_X1)
     1    1.92    0.01    0.01    1.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7449_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3028_ (net)
                  0.01    0.00    1.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7450_/A (AOI221_X1)
     2    2.29    0.05    0.07    1.76 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7450_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_3029_ (net)
                  0.05    0.00    1.76 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8676_/B (MUX2_X1)
     1    1.92    0.01    0.05    1.81 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_4081_ (net)
                  0.01    0.00    1.81 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8677_/B1 (OAI21_X1)
     1    2.20    0.01    0.01    1.82 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8677_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_4082_ (net)
                  0.01    0.00    1.82 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8684_/A (MUX2_X2)
     1    4.62    0.01    0.06    1.88 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8684_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/in_cache_data[52] (net)
                  0.01    0.00    1.88 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13428_/B (MUX2_X2)
     2   28.58    0.02    0.08    1.95 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13428_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/snitch_inst_data[52] (net)
                  0.03    0.01    1.97 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10408_/A2 (OR2_X2)
     2    4.88    0.01    0.06    2.03 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10408_/ZN (OR2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_02735_ (net)
                  0.01    0.00    2.03 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10410_/A3 (OR4_X2)
     2    5.38    0.02    0.11    2.13 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10410_/ZN (OR4_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_02737_ (net)
                  0.02    0.00    2.13 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10686_/A2 (NOR3_X1)
     2    3.66    0.04    0.06    2.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10686_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_03004_ (net)
                  0.04    0.00    2.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10688_/A3 (NOR4_X1)
     2    3.60    0.01    0.02    2.22 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10688_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_03006_ (net)
                  0.01    0.00    2.22 v place107373/A (BUF_X2)
    16   54.32    0.03    0.06    2.28 v place107373/Z (BUF_X2)
                                         net107373 (net)
                  0.03    0.00    2.28 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10799_/C2 (AOI222_X1)
     1    1.74    0.05    0.10    2.38 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10799_/ZN (AOI222_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_03112_ (net)
                  0.05    0.00    2.38 ^ place106823/A (BUF_X1)
     1    5.35    0.02    0.04    2.42 ^ place106823/Z (BUF_X1)
                                         net106823 (net)
                  0.02    0.00    2.42 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10802_/A (OAI211_X2)
     2    3.87    0.02    0.03    2.45 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10802_/ZN (OAI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_03115_ (net)
                  0.02    0.00    2.45 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13098_/A1 (NOR3_X1)
     2    5.52    0.05    0.07    2.52 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13098_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05267_ (net)
                  0.05    0.00    2.52 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14414_/A3 (AND4_X2)
     2    3.86    0.01    0.06    2.58 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14414_/ZN (AND4_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06526_ (net)
                  0.01    0.00    2.58 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14415_/A4 (NAND4_X1)
     2    4.11    0.03    0.04    2.62 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14415_/ZN (NAND4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06527_ (net)
                  0.03    0.00    2.62 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14421_/A3 (OR3_X2)
     2    3.43    0.01    0.08    2.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14421_/ZN (OR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06531_ (net)
                  0.01    0.00    2.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14428_/A3 (OR3_X2)
     2    3.74    0.01    0.08    2.78 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14428_/ZN (OR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06536_ (net)
                  0.01    0.00    2.78 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14435_/A3 (NOR3_X1)
     1    1.56    0.03    0.05    2.83 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14435_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06541_ (net)
                  0.03    0.00    2.83 ^ place102701/A (BUF_X1)
     2    3.81    0.01    0.03    2.87 ^ place102701/Z (BUF_X1)
                                         net102701 (net)
                  0.01    0.00    2.87 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14444_/A3 (AND3_X2)
     3    5.37    0.01    0.05    2.91 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14444_/ZN (AND3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06547_ (net)
                  0.01    0.00    2.91 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14455_/A2 (NAND2_X1)
     2    4.45    0.01    0.02    2.93 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14455_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06555_ (net)
                  0.01    0.00    2.93 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14456_/A2 (NOR2_X1)
     2    4.21    0.03    0.04    2.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14456_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06556_ (net)
                  0.03    0.00    2.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14473_/B1 (AOI21_X1)
     1    2.53    0.01    0.02    2.99 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14473_/ZN (AOI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06565_ (net)
                  0.01    0.00    2.99 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14474_/B (XNOR2_X1)
     1    3.43    0.02    0.04    3.04 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14474_/ZN (XNOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_09948_[0] (net)
                  0.02    0.00    3.04 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19222_/B (HA_X1)
     3    3.50    0.01    0.06    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19222_/S (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_09950_[0] (net)
                  0.01    0.00    3.10 v place99693/A (BUF_X1)
     2    3.16    0.01    0.03    3.13 v place99693/Z (BUF_X1)
                                         net99693 (net)
                  0.01    0.00    3.13 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13411_/A4 (NAND4_X1)
     1    2.46    0.02    0.02    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13411_/ZN (NAND4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05572_ (net)
                  0.02    0.00    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13417_/B1 (OAI21_X1)
     2    2.92    0.02    0.02    3.18 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13417_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05578_ (net)
                  0.02    0.00    3.18 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13418_/A3 (OR3_X1)
     1    2.86    0.01    0.09    3.26 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13418_/ZN (OR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05579_ (net)
                  0.01    0.00    3.26 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13422_/A (OAI21_X1)
     3    6.13    0.04    0.03    3.30 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13422_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05583_ (net)
                  0.04    0.00    3.30 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13689_/S (MUX2_X1)
     1    1.64    0.01    0.06    3.36 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13689_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05850_ (net)
                  0.01    0.00    3.36 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13694_/A1 (NOR4_X1)
     1    1.93    0.04    0.05    3.41 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13694_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05855_ (net)
                  0.04    0.00    3.41 ^ place99129/A (BUF_X1)
     2    3.56    0.01    0.03    3.44 ^ place99129/Z (BUF_X1)
                                         net99129 (net)
                  0.01    0.00    3.44 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13791_/A1 (NAND4_X1)
     1    4.68    0.03    0.04    3.48 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13791_/ZN (NAND4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05952_ (net)
                  0.03    0.00    3.48 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13795_/B (AOI211_X2)
     1    2.68    0.03    0.07    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13795_/ZN (AOI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05956_ (net)
                  0.03    0.00    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13796_/S (MUX2_X1)
     2    3.75    0.01    0.07    3.61 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13796_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_05957_ (net)
                  0.01    0.00    3.61 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14513_/A2 (AND3_X2)
     2    3.99    0.01    0.03    3.65 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14513_/ZN (AND3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06597_ (net)
                  0.01    0.00    3.65 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14514_/A2 (NOR2_X1)
     2    2.93    0.02    0.03    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14514_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06598_ (net)
                  0.02    0.00    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14648_/B2 (OAI21_X1)
     2    3.96    0.02    0.02    3.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14648_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_06732_ (net)
                  0.02    0.00    3.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19039_/A3 (NOR4_X1)
     1    6.94    0.09    0.13    3.84 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19039_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[1].gen_tcdm_shim.i_tcdm_shim.data_qvalid_i (net)
                  0.09    0.00    3.84 ^ place98605/A (BUF_X2)
     2   15.95    0.02    0.05    3.89 ^ place98605/Z (BUF_X2)
                                         net98605 (net)
                  0.02    0.00    3.89 ^ gen_tiles[0].i_tile.i_tile/_23507_/A (INV_X1)
     1    1.94    0.01    0.01    3.90 v gen_tiles[0].i_tile.i_tile/_23507_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/_05294_ (net)
                  0.01    0.00    3.90 v gen_tiles[0].i_tile.i_tile/_23508_/A1 (OR2_X2)
     2    5.33    0.01    0.04    3.94 v gen_tiles[0].i_tile.i_tile/_23508_/ZN (OR2_X2)
                                         gen_tiles[0].i_tile.i_tile/_05295_ (net)
                  0.01    0.00    3.94 v gen_tiles[0].i_tile.i_tile/_40146_/A2 (NOR3_X2)
     1   13.18    0.06    0.08    4.03 ^ gen_tiles[0].i_tile.i_tile/_40146_/ZN (NOR3_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[1].gen_tcdm_shim.i_tcdm_shim.i_snitch_addr_demux.i_req_demux.oup_valid_o[1] (net)
                  0.06    0.00    4.03 ^ place98094/A (BUF_X8)
     5   35.95    0.01    0.03    4.06 ^ place98094/Z (BUF_X8)
                                         net98094 (net)
                  0.02    0.02    4.08 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_11928_/A2 (NAND2_X1)
     2    4.71    0.01    0.02    4.10 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_11928_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04500_ (net)
                  0.01    0.00    4.10 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12815_/A4 (NOR4_X1)
     2    3.50    0.06    0.10    4.20 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12815_/ZN (NOR4_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05247_ (net)
                  0.06    0.00    4.20 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12853_/A3 (NOR3_X1)
     2    4.86    0.02    0.03    4.23 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12853_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05278_ (net)
                  0.02    0.00    4.23 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12979_/A2 (OAI22_X2)
     2    8.47    0.04    0.05    4.28 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12979_/ZN (OAI22_X2)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05382_ (net)
                  0.04    0.00    4.28 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12981_/A (OAI21_X4)
     8   14.81    0.02    0.03    4.31 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12981_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05384_ (net)
                  0.02    0.00    4.31 v place96995/A (BUF_X2)
    12   23.62    0.01    0.04    4.35 v place96995/Z (BUF_X2)
                                         net96995 (net)
                  0.01    0.00    4.35 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24347_/A1 (OR4_X1)
     1    2.33    0.02    0.09    4.44 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24347_/ZN (OR4_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04232_ (net)
                  0.02    0.00    4.44 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24352_/A (OAI221_X1)
     1    2.42    0.04    0.03    4.47 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24352_/ZN (OAI221_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04237_ (net)
                  0.04    0.00    4.47 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24360_/A3 (OAI33_X1)
     1    5.70    0.02    0.04    4.51 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24360_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04245_ (net)
                  0.02    0.00    4.51 v place96287/A (BUF_X1)
     1    6.08    0.01    0.04    4.55 v place96287/Z (BUF_X1)
                                         net96287 (net)
                  0.01    0.00    4.55 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/B1 (OAI22_X4)
     1   24.68    0.05    0.06    4.61 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/gen_inps[2].i_stream_demux.inp_ready_o (net)
                  0.05    0.01    4.62 ^ gen_tiles[0].i_tile.i_tile/_40368_/C2 (AOI221_X1)
     1    2.10    0.02    0.02    4.65 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X1)
                                         gen_tiles[0].i_tile.i_tile/_16407_ (net)
                  0.02    0.00    4.65 v gen_tiles[0].i_tile.i_tile/_40370_/A3 (OAI33_X1)
     1    5.72    0.09    0.09    4.74 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[2].gen_tcdm_shim.i_tcdm_shim.data_qready_o (net)
                  0.09    0.00    4.74 ^ place96041/A (BUF_X1)
     1    4.41    0.01    0.04    4.78 ^ place96041/Z (BUF_X1)
                                         net96041 (net)
                  0.01    0.00    4.78 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/A1 (NAND2_X1)
     2    4.85    0.01    0.02    4.80 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_06382_ (net)
                  0.01    0.00    4.80 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/A1 (NAND2_X1)
     1    2.95    0.01    0.02    4.82 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02127_ (net)
                  0.01    0.00    4.82 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/A2 (NAND2_X1)
     2    2.84    0.01    0.02    4.84 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02128_ (net)
                  0.01    0.00    4.84 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/A2 (OR3_X1)
     1    1.80    0.01    0.08    4.92 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02307_ (net)
                  0.01    0.00    4.92 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/A3 (NOR3_X1)
     1    6.05    0.06    0.08    5.00 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02308_ (net)
                  0.06    0.00    5.00 ^ place95842/A (BUF_X4)
     3   17.05    0.01    0.03    5.03 ^ place95842/Z (BUF_X4)
                                         net95842 (net)
                  0.01    0.00    5.04 ^ place95844/A (BUF_X2)
     8   15.40    0.02    0.04    5.08 ^ place95844/Z (BUF_X2)
                                         net95844 (net)
                  0.02    0.00    5.08 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18829_/A3 (NAND3_X1)
     1    1.90    0.01    0.02    5.10 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18829_/ZN (NAND3_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02357_ (net)
                  0.01    0.00    5.10 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18830_/B2 (AOI22_X1)
     1    1.56    0.02    0.05    5.15 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18830_/ZN (AOI22_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_d[22] (net)
                  0.02    0.00    5.15 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[22]$_DFF_PP0_/D (DFFR_X1)
                                  5.15   data arrival time

                  0.00    3.00    3.00   clock clk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                                  3.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[22]$_DFF_PP0_/CK (DFFR_X1)
                         -0.04    2.97   library setup time
                                  2.97   data required time
-----------------------------------------------------------------------------
                                  2.97   data required time
                                 -5.15   data arrival time
-----------------------------------------------------------------------------
                                 -2.17   slack (VIOLATED)


Startpoint: tcdm_slave_bypass_resp_ready_i (input port clocked by vclk_i)
Endpoint: tcdm_master_bypass_resp_ready_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.07    0.07   clock network delay (ideal)
                          2.55    2.62 v input external delay
     1   13.49    0.00    0.00    2.62 v tcdm_slave_bypass_resp_ready_i (in)
                                         tcdm_slave_bypass_resp_ready_i (net)
                  0.00    0.00    2.62 v _461_/A (BUF_X1)
     1    1.62    0.01    0.02    2.65 v _461_/Z (BUF_X1)
                                         net741 (net)
                  0.01    0.00    2.65 v output741/A (BUF_X2)
     1   12.48    0.01    0.03    2.68 v output741/Z (BUF_X2)
                                         tcdm_master_bypass_resp_ready_o (net)
                  0.01    0.00    2.68 v tcdm_master_bypass_resp_ready_o (out)
                                  2.68   data arrival time

                  0.00    3.00    3.00   clock vclk_i (rise edge)
                          0.07    3.07   clock network delay (ideal)
                         -0.06    3.01   clock uncertainty
                          0.00    3.01   clock reconvergence pessimism
                         -2.55    0.46   output external delay
                                  0.46   data required time
-----------------------------------------------------------------------------
                                  0.46   data required time
                                 -2.68   data arrival time
-----------------------------------------------------------------------------
                                 -2.22   slack (VIOLATED)



==========================================================================
detailed place report_check_types -max_slew -max_cap -max_fanout -violators
--------------------------------------------------------------------------

==========================================================================
detailed place max_slew_check_slack
--------------------------------------------------------------------------
0.08372484147548676

==========================================================================
detailed place max_slew_check_limit
--------------------------------------------------------------------------
0.1985349953174591

==========================================================================
detailed place max_slew_check_slack_limit
--------------------------------------------------------------------------
0.4217

==========================================================================
detailed place max_fanout_check_slack
--------------------------------------------------------------------------
0.0

==========================================================================
detailed place max_fanout_check_limit
--------------------------------------------------------------------------
16.0

==========================================================================
detailed place max_fanout_check_slack_limit
--------------------------------------------------------------------------
0.0000

==========================================================================
detailed place max_capacitance_check_slack
--------------------------------------------------------------------------
2.0118439197540283

==========================================================================
detailed place max_capacitance_check_limit
--------------------------------------------------------------------------
11.482199668884277

==========================================================================
detailed place max_capacitance_check_slack_limit
--------------------------------------------------------------------------
0.1752

==========================================================================
detailed place max_slew_violation_count
--------------------------------------------------------------------------
max slew violation count 0

==========================================================================
detailed place max_fanout_violation_count
--------------------------------------------------------------------------
max fanout violation count 0

==========================================================================
detailed place max_cap_violation_count
--------------------------------------------------------------------------
max cap violation count 0

==========================================================================
detailed place setup_violation_count
--------------------------------------------------------------------------
setup violation count 7087

==========================================================================
detailed place hold_violation_count
--------------------------------------------------------------------------
hold violation count 66

==========================================================================
detailed place report_checks -path_delay max reg to reg
--------------------------------------------------------------------------
Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[22]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

  Delay    Time   Description
---------------------------------------------------------
   1.50    1.50   clock clk_i' (rise edge)
   0.07    1.57   clock network delay (ideal)
   0.00    1.57 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/G (DLH_X1)
   0.06    1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/data[180]$_DLATCH_P_/Q (DLH_X1)
   0.05    1.68 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7448_/ZN (AOI22_X1)
   0.01    1.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7449_/ZN (INV_X1)
   0.07    1.76 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_7450_/ZN (AOI221_X1)
   0.05    1.81 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
   0.02    1.82 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8677_/ZN (OAI21_X1)
   0.06    1.88 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/_8684_/Z (MUX2_X2)
   0.08    1.95 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13428_/Z (MUX2_X2)
   0.07    2.03 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10408_/ZN (OR2_X2)
   0.11    2.13 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10410_/ZN (OR4_X2)
   0.06    2.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10686_/ZN (NOR3_X1)
   0.02    2.22 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10688_/ZN (NOR4_X1)
   0.06    2.28 v place107373/Z (BUF_X2)
   0.10    2.38 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10799_/ZN (AOI222_X1)
   0.04    2.42 ^ place106823/Z (BUF_X1)
   0.03    2.45 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_10802_/ZN (OAI211_X2)
   0.07    2.52 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13098_/ZN (NOR3_X1)
   0.06    2.58 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14414_/ZN (AND4_X2)
   0.04    2.62 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14415_/ZN (NAND4_X1)
   0.08    2.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14421_/ZN (OR3_X2)
   0.08    2.78 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14428_/ZN (OR3_X2)
   0.05    2.83 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14435_/ZN (NOR3_X1)
   0.03    2.87 ^ place102701/Z (BUF_X1)
   0.05    2.91 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14444_/ZN (AND3_X2)
   0.02    2.93 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14455_/ZN (NAND2_X1)
   0.04    2.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14456_/ZN (NOR2_X1)
   0.02    2.99 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14473_/ZN (AOI21_X1)
   0.04    3.04 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14474_/ZN (XNOR2_X1)
   0.06    3.10 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19222_/S (HA_X1)
   0.03    3.13 v place99693/Z (BUF_X1)
   0.02    3.16 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13411_/ZN (NAND4_X1)
   0.02    3.18 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13417_/ZN (OAI21_X1)
   0.09    3.26 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13418_/ZN (OR3_X1)
   0.03    3.30 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13422_/ZN (OAI21_X1)
   0.06    3.36 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13689_/Z (MUX2_X1)
   0.05    3.41 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13694_/ZN (NOR4_X1)
   0.04    3.44 ^ place99129/Z (BUF_X1)
   0.04    3.48 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13791_/ZN (NAND4_X1)
   0.07    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13795_/ZN (AOI211_X2)
   0.07    3.61 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_13796_/Z (MUX2_X1)
   0.03    3.65 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14513_/ZN (AND3_X2)
   0.03    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14514_/ZN (NOR2_X1)
   0.03    3.71 v gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_14648_/ZN (OAI21_X1)
   0.13    3.84 ^ gen_tiles[0].i_tile.i_tile/gen_cores[1].gen_mempool_cc.riscv_core.i_snitch/_19039_/ZN (NOR4_X1)
   0.05    3.89 ^ place98605/Z (BUF_X2)
   0.01    3.90 v gen_tiles[0].i_tile.i_tile/_23507_/ZN (INV_X1)
   0.04    3.94 v gen_tiles[0].i_tile.i_tile/_23508_/ZN (OR2_X2)
   0.08    4.03 ^ gen_tiles[0].i_tile.i_tile/_40146_/ZN (NOR3_X2)
   0.03    4.06 ^ place98094/Z (BUF_X8)
   0.04    4.10 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_11928_/ZN (NAND2_X1)
   0.10    4.20 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12815_/ZN (NOR4_X1)
   0.03    4.23 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12853_/ZN (NOR3_X1)
   0.05    4.28 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12979_/ZN (OAI22_X2)
   0.03    4.31 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12981_/ZN (OAI21_X4)
   0.04    4.35 v place96995/Z (BUF_X2)
   0.09    4.44 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24347_/ZN (OR4_X1)
   0.03    4.47 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24352_/ZN (OAI221_X1)
   0.04    4.51 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24360_/ZN (OAI33_X1)
   0.04    4.55 v place96287/Z (BUF_X1)
   0.06    4.61 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
   0.04    4.65 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X1)
   0.09    4.74 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
   0.04    4.78 ^ place96041/Z (BUF_X1)
   0.02    4.80 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X1)
   0.02    4.82 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X1)
   0.02    4.84 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X1)
   0.08    4.92 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X1)
   0.08    5.00 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X1)
   0.03    5.03 ^ place95842/Z (BUF_X4)
   0.04    5.08 ^ place95844/Z (BUF_X2)
   0.02    5.10 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18829_/ZN (NAND3_X1)
   0.05    5.15 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18830_/ZN (AOI22_X1)
   0.00    5.15 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[22]$_DFF_PP0_/D (DFFR_X1)
           5.15   data arrival time

   3.00    3.00   clock clk_i (rise edge)
   0.07    3.07   clock network delay (ideal)
  -0.06    3.01   clock uncertainty
   0.00    3.01   clock reconvergence pessimism
           3.01 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[22]$_DFF_PP0_/CK (DFFR_X1)
  -0.04    2.97   library setup time
           2.97   data required time
---------------------------------------------------------
           2.97   data required time
          -5.15   data arrival time
---------------------------------------------------------
          -2.17   slack (VIOLATED)



==========================================================================
detailed place report_checks -path_delay min reg to reg
--------------------------------------------------------------------------
Startpoint: gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.b_full_q$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: min

  Delay    Time   Description
---------------------------------------------------------
   0.00    0.00   clock clk_i (rise edge)
   0.07    0.07   clock network delay (ideal)
   0.00    0.07 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.b_full_q$_DFFE_PN0P_/CK (DFFR_X2)
   0.07    0.14 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.b_full_q$_DFFE_PN0P_/QN (DFFR_X2)
   0.01    0.15 v gen_tiles[0].i_tile.i_tile/_27686_/ZN (OAI21_X1)
   0.00    0.15 v gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/D (DFFR_X2)
           0.15   data arrival time

   0.00    0.00   clock clk_i (rise edge)
   0.07    0.07   clock network delay (ideal)
   0.06    0.13   clock uncertainty
   0.00    0.13   clock reconvergence pessimism
           0.13 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_r.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/CK (DFFR_X2)
   0.00    0.13   library hold time
           0.13   data required time
---------------------------------------------------------
           0.13   data required time
          -0.15   data arrival time
---------------------------------------------------------
           0.02   slack (MET)



==========================================================================
detailed place critical path target clock latency max path
--------------------------------------------------------------------------
0.0700

==========================================================================
detailed place critical path target clock latency min path
--------------------------------------------------------------------------
0.0700

==========================================================================
detailed place critical path source clock latency min path
--------------------------------------------------------------------------
0.0700

==========================================================================
detailed place critical path delay
--------------------------------------------------------------------------
2.6796

==========================================================================
detailed place critical path slack
--------------------------------------------------------------------------
-2.2196

==========================================================================
detailed place slack div critical path delay
--------------------------------------------------------------------------
-82.833259

==========================================================================
detailed place report_power
--------------------------------------------------------------------------
Group                  Internal  Switching    Leakage      Total
                          Power      Power      Power      Power (Watts)
----------------------------------------------------------------
Sequential             3.64e-02   3.93e-03   1.24e-03   4.16e-02  39.3%
Combinational          2.77e-02   3.18e-02   4.74e-03   6.42e-02  60.7%
Clock                  9.05e-12   1.28e-10   1.72e-06   1.72e-06   0.0%
Macro                  0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
Pad                    0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
----------------------------------------------------------------
Total                  6.41e-02   3.57e-02   5.99e-03   1.06e-01 100.0%
                          60.6%      33.8%       5.7%
