CIRCUIT sheffer;
INPUTS P1(1),P2(1),P3(1),P4(1);
OUTPUTS C1(1);
GATES
A1 'NAND' (1) P3(1);
A2 'NAND' (1) P1(1),P2(1),P3(1);
A3 'NAND' (1) P2(1),P4(1);
A4 'NAND' (1) P4(1),A1(1);
C1 'NAND' (1) A2(1),A3(1),A4(1);
ENDGATES
END