Partition Merge report for FPGA-NES
Sun Apr 23 00:30:40 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sun Apr 23 00:30:40 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; FPGA-NES                                    ;
; Top-level Entity Name              ; toplevel                                    ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 14,713                                      ;
;     Total combinational functions  ; 8,862                                       ;
;     Dedicated logic registers      ; 8,501                                       ;
; Total registers                    ; 8501                                        ;
; Total pins                         ; 141                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,408,072                                   ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 3                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                              ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                   ; Details                                                                                                                                                        ;
+-------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NES_ARCHITECUTRE:NES|ADDR_debug[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector31~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector31~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[10]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector21~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[10]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector21~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[11]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector20~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[11]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector20~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[12]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector19~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[12]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector19~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[13]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector18~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[13]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector18~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[14]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector17~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[14]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector17~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[15]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector16~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[15]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector16~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector30~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector30~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[2]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector29~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[2]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector29~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[3]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector28~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[3]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector28~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[4]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector27~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[4]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector27~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[5]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector26~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[5]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector26~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[6]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector25~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[6]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector25~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[7]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector24~2                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[7]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector24~2                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[8]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector23~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[8]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector23~1                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[9]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector22~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|ADDR_debug[9]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|Selector22~0                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|NMI_n                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|NMI_n~0_wirecell                                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|NMI_n                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|NMI_n~0_wirecell                                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|RW_n                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|WRn_i~_wirecell                                      ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|RW_n                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|WRn_i~_wirecell                                      ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_CLK                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU_CLK                                                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_CLK                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CPU_CLK                                                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|DL[0]~0                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|DL[0]~0                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[1]~14                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[1]~14                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[2]~17                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[2]~17                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[3]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[3]~20                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[3]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[3]~20                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[4]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[4]~23                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[4]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[4]~23                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[5]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[5]~26                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[5]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[5]~26                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[6]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[6]~29                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[6]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[6]~29                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[7]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[7]~32                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[7]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[7]~32                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[0]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|DL[0]~0                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[0]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_2A03:cpu_inst|T65:CPU|DL[0]~0                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[1]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[1]~14                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[1]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[1]~14                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[2]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[2]~17                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[2]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[2]~17                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[3]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[3]~20                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[3]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[3]~20                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[4]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[4]~23                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[4]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[4]~23                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[5]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[5]~26                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[5]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[5]~26                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[6]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[6]~29                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[6]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[6]~29                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[7]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[7]~32                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_IN[7]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_DATA_BUS[7]~32                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[0]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[0]~0                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[0]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[0]~0                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[1]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[1]~1                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[1]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[1]~1                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[2]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[2]~2                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[2]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[2]~2                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[3]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[3]~3                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[3]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[3]~3                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[4]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[4]~4                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[4]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[4]~4                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[5]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[5]~5                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[5]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[5]~5                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[6]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[6]~6                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[6]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[6]~6                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[7]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[7]~8                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[7]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_DATA_OUT[7]~8                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_rden                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_PPU_rden~0                                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_rden                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_PPU_rden~0                                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_wren                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_PPU_wren~0                                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|CPU_wren                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|CPU_PPU_wren~0                                                                 ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[0]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[0]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[0]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[0]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[10]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_x                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[10]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_x                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[11]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_y                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[11]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_y                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[12]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[12]~2                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[12]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[12]~2                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[13]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[13]~3_wirecell                                           ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[13]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[13]~3_wirecell                                           ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[1]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[1]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[1]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[1]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[2]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[2]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[2]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[2]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[3]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[3]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[3]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[3]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[4]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[4]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[4]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[4]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[5]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[0]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[5]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[0]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[6]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[1]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[6]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[1]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[7]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[2]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[7]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[2]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[8]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[3]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[8]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[3]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[9]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[4]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_ADDR[9]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[4]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[0]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[0]~2                                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[0]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[0]~2                                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[1]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[1]~5                                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[1]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[1]~5                                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[2]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[2]~8                                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[2]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[2]~8                                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[3]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[3]~11                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[3]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[3]~11                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[4]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[4]~14                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[4]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[4]~14                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[5]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[5]~17                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[5]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[5]~17                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[6]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[6]~20                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[6]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[6]~20                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[7]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[7]~23                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_IN[7]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU_DATA_BUS[7]~23                                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[0]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[0]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[0]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[0]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[1]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[1]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[1]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[1]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[2]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[2]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[2]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[2]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[3]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[3]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[3]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[3]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[4]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[4]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[4]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[4]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[5]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[5]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[5]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[5]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[6]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[6]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[6]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[6]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[7]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[7]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_DATA_OUT[7]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[7]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_READ                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_READ                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_READ                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_READ                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_WRITE                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_WRITE                                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_WRITE                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|PPU_WRITE                                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[0]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[0]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[1]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[1]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[2]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[2]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[3]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[3]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[4]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_x[4]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[0]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[0]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[1]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[1]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[2]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[2]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[3]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[3]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[4]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.coarse_y[4]                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[0]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[0]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[1]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[1]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[2]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.fine_y[2]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_x ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_x                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_x ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_x                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_y ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_y                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_y ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|active_vram_address.nametable_y                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_nmi_clear_request           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_nmi_clear_request                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_nmi_clear_request           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_nmi_clear_request                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_read_request                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_read_request                                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_read_request                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_read_request                                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_write_request               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_inc_vram_request                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_write_request               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cpu_inc_vram_request                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[0]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[0]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[0]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[0]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[1]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[1]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[1]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[1]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[2]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[2]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[2]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[2]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[3]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[3]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[3]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[3]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[4]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[4]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[4]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[4]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[5]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[5]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[5]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[5]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[6]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[6]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[6]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[6]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[7]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[7]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[7]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[7]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[8]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[8]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[8]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[8]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[9]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[9]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[9]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|cycle[9]                                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|nmi_generate                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|nmi_generate                                                      ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|nmi_generate                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|nmi_generate                                                      ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|nmi_occured                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|nmi_occured                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|nmi_occured                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|nmi_occured                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[0]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[0]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[0]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[0]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[1]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[1]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[1]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[1]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[2]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[2]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[2]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[2]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[3]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[3]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[3]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[3]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[4]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[4]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[4]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[4]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[5]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[5]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[5]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[5]                                                    ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[6]                  ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                 ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[6]                  ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                 ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[7]                  ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                 ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ntable_byte[7]                  ; pre-synthesis ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                 ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_hcopy_vram_request          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_hcopy_vram_request~0                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_hcopy_vram_request          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_hcopy_vram_request~0                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_hinc_vram_request           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_hinc_vram_request~0_wirecell                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_hinc_vram_request           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_hinc_vram_request~0_wirecell                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_inc_vram_handle             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_inc_vram_handle                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_inc_vram_handle             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_inc_vram_handle                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_latch                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_latch                                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_latch                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_latch                                                         ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_load_vram_handle            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_load_vram_handle                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_load_vram_handle            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_load_vram_handle                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_clear_handle            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_clear_handle                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_clear_handle            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_clear_handle                                              ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_clear_request           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_clear_request~0                                           ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_clear_request           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_clear_request~0                                           ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_set_request             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_set_request~2                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_set_request             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_nmi_set_request~2                                             ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_read_handle                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_read_handle                                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_read_handle                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_read_handle                                                   ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_vcopy_vram_request          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_vcopy_vram_request~2                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_vcopy_vram_request          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_vcopy_vram_request~2                                          ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_vinc_vram_request           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_vinc_vram_request~0_wirecell                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_vinc_vram_request           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_vinc_vram_request~0_wirecell                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[0]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[0]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[1]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[1]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[2]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[2]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[3]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[3]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[4]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[4]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[5]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[5]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[6]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[6]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[6]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[6]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[7]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[7]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[7]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_buffer[7]                                               ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_handle                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_handle                                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_handle                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|ppu_write_handle                                                  ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|render_enable                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|render_enable                                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|render_enable                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|render_enable                                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[0]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[0]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[0]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[0]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[1]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[1]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[1]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[1]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[2]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[2]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[2]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[2]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[3]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[3]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[3]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[3]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[4]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[4]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[4]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[4]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[5]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[5]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[5]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[5]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[6]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[6]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[6]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[6]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[7]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[7]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[7]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[7]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[8]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[8]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[8]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[8]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[9]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[9]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[9]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|scanline[9]                                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[0]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[0]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[1]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[1]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[2]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[2]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[3]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[3]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[4]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_x[4]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[0]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[0]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[1]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[1]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[2]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[2]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[3]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[3]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[4]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.coarse_y[4]                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[0]     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[0]                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[0]     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[0]                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[1]     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[1]                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[1]     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[1]                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[2]     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[2]                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[2]     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.fine_y[2]                                       ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.nametable_x   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.nametable_x                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.nametable_x   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.nametable_x                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.nametable_y   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.nametable_y                                     ; N/A                                                                                                                                                            ;
; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.nametable_y   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NES_ARCHITECUTRE:NES|PPU:ppu_inst|temp_vram_address.nametable_y                                     ; N/A                                                                                                                                                            ;
; main_clkgen:mainclk_inst|c0                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; main_clkgen:mainclk_inst|altpll:altpll_component|main_clkgen_altpll:auto_generated|wire_pll1_clk[0] ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|gnd                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
; auto_signaltap_0|vcc                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                 ; N/A                                                                                                                                                            ;
+-------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 11899  ; 202              ; 2648                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 7774   ; 184              ; 904                            ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 5537   ; 88               ; 496                            ; 0                              ;
;     -- 3 input functions                    ; 1179   ; 55               ; 272                            ; 0                              ;
;     -- <=2 input functions                  ; 1058   ; 41               ; 136                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 7299   ; 175              ; 814                            ; 0                              ;
;     -- arithmetic mode                      ; 475    ; 9                ; 90                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 6086   ; 112              ; 2303                           ; 0                              ;
;     -- Dedicated logic registers            ; 6086   ; 112              ; 2303                           ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 141    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 748616 ; 0                ; 659456                         ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0      ; 0                ; 0                              ; 3                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 1307   ; 169              ; 3286                           ; 3                              ;
;     -- Registered Input Connections         ; 946    ; 122              ; 2659                           ; 0                              ;
;     -- Output Connections                   ; 1636   ; 480              ; 35                             ; 2614                           ;
;     -- Registered Output Connections        ; 201    ; 480              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 54023  ; 1455             ; 14184                          ; 2621                           ;
;     -- Registered Connections               ; 22668  ; 1109             ; 11208                          ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 258    ; 323              ; 1349                           ; 1013                           ;
;     -- sld_hub:auto_hub                     ; 323    ; 22               ; 304                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1349   ; 304              ; 64                             ; 1604                           ;
;     -- hard_block:auto_generated_inst       ; 1013   ; 0                ; 1604                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 50     ; 111              ; 552                            ; 3                              ;
;     -- Output Ports                         ; 261    ; 128              ; 337                            ; 7                              ;
;     -- Bidir Ports                          ; 33     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 328                            ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 68               ; 323                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 2                ; 19                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 45               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 84               ; 165                            ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 89               ; 179                            ; 1                              ;
;     -- Output Ports with no Fanout          ; 0      ; 76               ; 325                            ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                                   ; Partition ; Type          ; Location ; Status                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ARDUINO_IO[0]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[0]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[10]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[10]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[10]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[11]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[11]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[11]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[12]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[12]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[12]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[13]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[13]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[13]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[14]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[14]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[14]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[15]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[15]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[15]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[1]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[1]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[2]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[2]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[3]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[3]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[4]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[4]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[5]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[5]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[6]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[6]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[7]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[7]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[8]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[8]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[8]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_IO[9]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[9]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[9]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; ARDUINO_RESET_N                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_RESET_N                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_RESET_N~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX0[7]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[7]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[7]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX1[7]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[7]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[7]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX2[7]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[7]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[7]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX3[7]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[7]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[7]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX4[7]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[7]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[7]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; HEX5[7]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[7]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[7]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; MAX10_CLK1_50                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK1_50                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK1_50~input                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_clr                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_ena                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_ir_in_0_                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_ir_out_0_                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_cdr                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_rti                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_sdr                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_udr                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_raw_tck                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_tdi                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_tdo                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_toplevel_soc_jtag_uart_0_alt_jtag_atlantic_usr1                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci_the_toplevel_soc_nios2_gen2_0_cpu_debug_slave_wrapper_toplevel_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_0_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_10_                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_11_                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_12_                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_13_                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_14_                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_15_                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_1_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_2_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_3_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_4_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_5_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_6_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_7_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_8_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ADDR_debug_9_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_CPU_CLK                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_CPU_DATA_BUS_0_                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_CPU_DATA_BUS_1_                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_CPU_DATA_BUS_2_                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_CPU_DATA_BUS_3_                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_CPU_DATA_BUS_4_                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_CPU_DATA_BUS_5_                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_CPU_DATA_BUS_6_                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_CPU_DATA_BUS_7_                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_cpu_inst_NMI_n                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_cpu_inst_RW_n                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_IN_0_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_IN_1_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_IN_2_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_IN_3_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_IN_4_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_IN_5_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_IN_6_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_IN_7_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_OUT_0_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_OUT_1_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_OUT_2_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_OUT_3_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_OUT_4_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_OUT_5_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_OUT_6_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_DATA_OUT_7_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_rden                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_CPU_wren                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_10_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_11_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_12_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_13_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_7_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_8_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_ADDR_9_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_IN_0_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_IN_1_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_IN_2_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_IN_3_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_IN_4_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_IN_5_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_IN_6_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_IN_7_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_OUT_0_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_OUT_1_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_OUT_2_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_OUT_3_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_OUT_4_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_OUT_5_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_OUT_6_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_DATA_OUT_7_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_READ                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_PPU_WRITE                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_x_0_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_x_1_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_x_2_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_x_3_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_x_4_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_y_0_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_y_1_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_y_2_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_y_3_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.coarse_y_4_                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.fine_y_0_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.fine_y_1_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.fine_y_2_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.nametable_x                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_active_vram_address.nametable_y                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cpu_nmi_clear_request                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cpu_read_request                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cpu_write_request                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_0_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_1_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_2_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_3_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_4_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_5_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_6_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_7_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_8_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_cycle_9_                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_nmi_generate                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_nmi_occured                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ntable_byte_0_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ntable_byte_1_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ntable_byte_2_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ntable_byte_3_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ntable_byte_4_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ntable_byte_5_                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_hcopy_vram_request                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_hinc_vram_request                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_inc_vram_handle                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_latch                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_load_vram_handle                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_nmi_clear_handle                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_nmi_clear_request                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_nmi_set_request                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_read_handle                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_vcopy_vram_request                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_vinc_vram_request                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_write_buffer_0_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_write_buffer_1_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_write_buffer_2_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_write_buffer_3_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_write_buffer_4_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_write_buffer_5_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_write_buffer_6_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_write_buffer_7_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_ppu_write_handle                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_render_enable                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_7_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_8_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_scanline_9_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_x_0_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_x_1_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_x_2_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_x_3_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_x_4_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_y_0_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_y_1_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_y_2_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_y_3_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.coarse_y_4_                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.fine_y_0_                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.fine_y_1_                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.fine_y_2_                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.nametable_x                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.NES_ppu_inst_temp_vram_address.nametable_y                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.mainclk_inst_c0                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                        ;           ;               ;          ;                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------+
; Partition Merge Resource Usage Summary                ;
+---------------------------------------------+---------+
; Resource                                    ; Usage   ;
+---------------------------------------------+---------+
; Estimated Total logic elements              ; 14,713  ;
;                                             ;         ;
; Total combinational functions               ; 8862    ;
; Logic element usage by number of LUT inputs ;         ;
;     -- 4 input functions                    ; 6121    ;
;     -- 3 input functions                    ; 1506    ;
;     -- <=2 input functions                  ; 1235    ;
;                                             ;         ;
; Logic elements by mode                      ;         ;
;     -- normal mode                          ; 8288    ;
;     -- arithmetic mode                      ; 574     ;
;                                             ;         ;
; Total registers                             ; 8501    ;
;     -- Dedicated logic registers            ; 8501    ;
;     -- I/O registers                        ; 0       ;
;                                             ;         ;
; I/O pins                                    ; 141     ;
; Total memory bits                           ; 1408072 ;
;                                             ;         ;
; Embedded Multiplier 9-bit elements          ; 0       ;
;                                             ;         ;
; Total PLLs                                  ; 3       ;
;     -- PLLs                                 ; 3       ;
;                                             ;         ;
; Maximum fan-out node                        ; PPU_CLK ;
; Maximum fan-out                             ; 3142    ;
; Total fan-out                               ; 66945   ;
; Average fan-out                             ; 3.70    ;
+---------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; NES_ARCHITECUTRE:NES|CHR_ROM:chr_rom_inst|altsyncram:mem_rtl_0|altsyncram_sad1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; 8192         ; 8            ; 8192         ; 8            ; 65536  ; None ;
; NES_ARCHITECUTRE:NES|PRG_ROM:prg_rom_inst|altsyncram:mem_rtl_0|altsyncram_ced1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; 65536        ; 8            ; 65536        ; 8            ; 524288 ; None ;
; NES_ARCHITECUTRE:NES|SYS_RAM:sysram_inst|altsyncram:mem_rtl_0|altsyncram_cad1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None ;
; NES_ARCHITECUTRE:NES|VRAM:vram_inst|altsyncram:mem_rtl_0|altsyncram_2ed1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; 16384        ; 8            ; 16384        ; 8            ; 131072 ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4p14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 4096         ; 161          ; 4096         ; 161          ; 659456 ; None ;
; toplevel_soc:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram|altsyncram_h0b1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 4            ; 8            ; 4            ; 8            ; 32     ; None ;
; toplevel_soc:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram|altsyncram_33b1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 4            ; 10           ; 4            ; 10           ; 40     ; None ;
; toplevel_soc:u0|toplevel_soc_jtag_uart_0:jtag_uart_0|toplevel_soc_jtag_uart_0_scfifo_r:the_toplevel_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None ;
; toplevel_soc:u0|toplevel_soc_jtag_uart_0:jtag_uart_0|toplevel_soc_jtag_uart_0_scfifo_w:the_toplevel_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None ;
; toplevel_soc:u0|toplevel_soc_nios2_gen2_0:nios2_gen2_0|toplevel_soc_nios2_gen2_0_cpu:cpu|toplevel_soc_nios2_gen2_0_cpu_nios2_oci:the_toplevel_soc_nios2_gen2_0_cpu_nios2_oci|toplevel_soc_nios2_gen2_0_cpu_nios2_ocimem:the_toplevel_soc_nios2_gen2_0_cpu_nios2_ocimem|toplevel_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:toplevel_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None ;
; toplevel_soc:u0|toplevel_soc_nios2_gen2_0:nios2_gen2_0|toplevel_soc_nios2_gen2_0_cpu:cpu|toplevel_soc_nios2_gen2_0_cpu_register_bank_a_module:toplevel_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None ;
; toplevel_soc:u0|toplevel_soc_nios2_gen2_0:nios2_gen2_0|toplevel_soc_nios2_gen2_0_cpu:cpu|toplevel_soc_nios2_gen2_0_cpu_register_bank_b_module:toplevel_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun Apr 23 00:30:38 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off FPGA-NES -c FPGA-NES --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 351 of its 355 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 4 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 3 node(s), including 0 DDIO, 3 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 5 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/dev/FPGA-NES/src/toplevel.sv Line: 29
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/dev/FPGA-NES/src/toplevel.sv Line: 29
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/dev/FPGA-NES/src/toplevel.sv Line: 29
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/dev/FPGA-NES/src/toplevel.sv Line: 29
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/dev/FPGA-NES/src/toplevel.sv Line: 29
Info (21057): Implemented 15696 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 16 input pins
    Info (21059): Implemented 96 output pins
    Info (21060): Implemented 33 bidirectional pins
    Info (21061): Implemented 15160 logic cells
    Info (21064): Implemented 387 RAM segments
    Info (21065): Implemented 3 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 4755 megabytes
    Info: Processing ended: Sun Apr 23 00:30:40 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


