/*
 * Register definitions for Milandr 1986BE9x.
 *
 * Copyright (C) 2010 Serge Vakulenko, <serge@vak.ru>
 *
 * This file is distributed in the hope that it will be useful, but WITHOUT
 * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
 * FITNESS FOR A PARTICULAR PURPOSE.
 *
 * You can redistribute this file and/or modify it under the terms of the GNU
 * General Public License (GPL) as published by the Free Software Foundation;
 * either version 2 of the License, or (at your discretion) any later version.
 * See the accompanying file "COPYING.txt" for more details.
 *
 * As a special exception to the GPL, permission is granted for additional
 * uses of the text contained in this file.  See the accompanying file
 * "COPY-UOS.txt" for details.
 */

#ifndef IO1986VE1_H
#define IO1986VE1_H

typedef volatile unsigned int arm_reg_t;

/*
 * Memory map
 */
#define ARM_SRAM_BASE       0x20000000  /* Internal static memory */
#define ARM_PERIPH_BASE     0x40000000  /* Peripheral registers */
#define ARM_EXTBUS0_BASE    0x60000000  /* Access to external bus 0 */
#define ARM_EXTBUS1_BASE    0x90000000  /* Access to external bus 1 */
#define ARM_SYSTEM_BASE     0xE0000000  /* Core registers */

#define ARM_SRAM_SIZE       (48*1024)   /* 48 kbytes */

#include <runtime/cortex-m/io-cortex-m.h>

/*
 * Peripheral memory map
 */
#define ARM_ETH_REG_BASE        0x30000000
#define ARM_ETH_BUF_BASE        0x38000000
#define ARM_CAN1_BASE           (ARM_PERIPH_BASE + 0x00000)  /* Регистры контроллера интерфейса CAN1 */
#define ARM_CAN2_BASE           (ARM_PERIPH_BASE + 0x08000)  /* Регистры контроллера интерфейса CAN2 */
#define ARM_USB_BASE            (ARM_PERIPH_BASE + 0x10000)  /* Регистры контроллера интерфейса USB */
#define ARM_EEPROM_BASE         (ARM_PERIPH_BASE + 0x18000)  /* Регистры контроллера Flash памяти программ */
#define ARM_RSTCLK_BASE         (ARM_PERIPH_BASE + 0x20000)  /* Регистры контроллера сигналов тактовой частоты */
#define ARM_DMA_BASE            (ARM_PERIPH_BASE + 0x28000)  /* Регистры контроллера прямого доступа в память */
#define ARM_UART1_BASE          (ARM_PERIPH_BASE + 0x30000)  /* Регистры контроллера интерфейса UART1 */
#define ARM_UART2_BASE          (ARM_PERIPH_BASE + 0x38000)  /* Регистры контроллера интерфейса UART2 */
#define ARM_SSP1_BASE           (ARM_PERIPH_BASE + 0x40000)  /* Регистры контроллера интерфейса SSP1 */
#define ARM_MIL_STD_1553B1_BASE (ARM_PERIPH_BASE + 0x48000)  /* Регистры контроллера интерфейса MIL-STD-1553B канал 1 */
#define ARM_MIL_STD_1553B2_BASE (ARM_PERIPH_BASE + 0x50000)  /* Регистры контроллера интерфейса MIL-STD-1553B канал 2 */
#define ARM_POWER_BASE          (ARM_PERIPH_BASE + 0x58000)  /* Регистры детектора напряжения питания */
#define ARM_WWDT_BASE           (ARM_PERIPH_BASE + 0x60000)  /* Регистры контроллера сторожевого таймера WWDT */
#define ARM_IWDT_BASE           (ARM_PERIPH_BASE + 0x68000)  /* Регистры контроллера сторожевого таймера IWDT */
#define ARM_TIMER1_BASE         (ARM_PERIPH_BASE + 0x70000)  /* Регистры управления Таймер 1 */
#define ARM_TIMER2_BASE         (ARM_PERIPH_BASE + 0x78000)  /* Регистры управления Таймер 2 */
#define ARM_TIMER3_BASE         (ARM_PERIPH_BASE + 0x80000)  /* Регистры управления Таймер 3 */
#define ARM_ADC_BASE            (ARM_PERIPH_BASE + 0x88000)  /* Регистры управления АЦП */
#define ARM_DAC_BASE            (ARM_PERIPH_BASE + 0x90000)  /* Регистры управления ЦАП */
#define ARM_TIMER4_BASE         (ARM_PERIPH_BASE + 0x98000)  /* Регистры управления Таймер 4 */
#define ARM_SSP2_BASE           (ARM_PERIPH_BASE + 0xA0000)  /* Регистры контроллера интерфейса SSP2 */
#define ARM_GPIOA_BASE          (ARM_PERIPH_BASE + 0xA8000)  /* Регистры управления порта А */
#define ARM_GPIOB_BASE          (ARM_PERIPH_BASE + 0xB0000)  /* Регистры управления порта B */
#define ARM_GPIOC_BASE          (ARM_PERIPH_BASE + 0xB8000)  /* Регистры управления порта C */
#define ARM_GPIOD_BASE          (ARM_PERIPH_BASE + 0xC0000)  /* Регистры управления порта D */
#define ARM_GPIOE_BASE          (ARM_PERIPH_BASE + 0xC8000)  /* Регистры управления порта E */
#define ARM_ARINC429R_BASE      (ARM_PERIPH_BASE + 0xD0000)  /* Регистры контроллера интерфейса приёмников ARINC429 */
#define ARM_BKP_BASE            (ARM_PERIPH_BASE + 0xD8000)  /* Регистры доступа и управления батарейным доменом */
#define ARM_ARINC429T_BASE      (ARM_PERIPH_BASE + 0xE0000)  /* Регистры контроллера интерфейса передатчиков ARINC429 */
#define ARM_GPIOF_BASE          (ARM_PERIPH_BASE + 0xE8000)  /* Регистры управления порта F */
#define ARM_EXT_BUS_BASE        (ARM_PERIPH_BASE + 0xF0050)  /* Область доступа к внешней системной шине */
#define ARM_SSP3_BASE           (ARM_PERIPH_BASE + 0xF8000)  /* Регистры контроллера интерфейса SSP3 */

typedef enum
{
/* Cortex-M1 Processor Exceptions Numbers */
  NonMaskableInt_IRQn         = -2, /* 2 Non Maskable Interrupt */
  HardFault_IRQn              = -1, /* 3 Cortex-M1 Hard Fault Interrupt */

/* MDR32Fx specific Interrupt Numbers */
  MIL_STD_1553B2_IRQn         = 0,   /* MIL_STD_1553B2 Interrupt */
  MIL_STD_1553B1_IRQn         = 1,   /* MIL_STD_1553B1 Interrupt */
  USB_IRQn                    = 2,   /* USB Host Interrupt */
  CAN1_IRQn                   = 3,   /* CAN1 Interrupt */
  CAN2_IRQn                   = 4,   /* CAN2 Interrupt */
  DMA_IRQn                    = 5,   /* DMA Interrupt */
  UART1_IRQn                  = 6,   /* UART1 Interrupt */
  UART2_IRQn                  = 7,   /* UART2 Interrupt */
  SSP1_IRQn                   = 8,   /* SSP1 Interrupt */
  BUSY_IRQn                   = 9,   /* BUSY Interrupt */
  ARINC429R_IRQn              = 10,  /* ARINC429 Receiver Interrupt */
  POWER_IRQn                  = 11,  /* POWER Detecor Interrupt */
  WWDG_IRQn                   = 12,  /* Window Watchdog Interrupt */
  TIMER4_IRQn                 = 13,  /* Timer4 Interrupt */
  TIMER1_IRQn                 = 14,  /* Timer1 Interrupt */
  TIMER2_IRQn                 = 15,  /* Timer2 Interrupt */
  TIMER3_IRQn                 = 16,  /* Timer3 Interrupt */
  ADC_IRQn                    = 17,  /* ADC Interrupt */
  ETHERNET_IRQn               = 18,  /* Ethernet Interrupt */
  SSP3_IRQn                   = 19,  /* SSP3 Interrupt */
  SSP2_IRQn                   = 20,  /* SSP2 Interrupt */
  ARINC429T1_IRQn             = 21,  /* ARINC429 Transmitter 1 Interrupt */
  ARINC429T2_IRQn             = 22,  /* ARINC429 Transmitter 2 Interrupt */
  ARINC429T3_IRQn             = 23,  /* ARINC429 Transmitter 3 Interrupt */
  ARINC429T4_IRQn             = 24,  /* ARINC429 Transmitter 4 Interrupt */
  BKP_IRQn                    = 27,  /* BACKUP Interrupt */
  EXT_INT1_IRQn               = 28,  /* EXT_INT1 Interrupt */
  EXT_INT2_IRQn               = 29,  /* EXT_INT2 Interrupt */
  EXT_INT3_IRQn               = 30,  /* EXT_INT3 Interrupt */
  EXT_INT4_IRQn               = 31,  /* EXT_INT4 Interrupt */
  ARCH_TIMER_IRQ              = 32,	 /* SysTick */
  ARCH_INTERRUPTS
} IRQn_t;

/*------------------------------------------------------
 * Регистры портов ввода-вывода
 */
typedef struct
{
    arm_reg_t DATA;     /* Данные для выдачи и чтения */
    arm_reg_t OE;       /* Направление, 1 - выход */
    arm_reg_t FUNC;     /* Выбор функции, два бита на порт */
    arm_reg_t ANALOG;   /* Режим работы, 1 - цифровой */
    arm_reg_t PULL;     /* Подтяжка вверх [31:16] и отключение подтяжки вниз [15:0] */
    arm_reg_t PD;       /* Триггер Шмитта входа [31:16] или открытый сток выхода [15:0] */
    arm_reg_t PWR;      /* Скорость фронта выхода, два бита на порт */
    arm_reg_t GFEN;     /* Фильтрация входа */
    arm_reg_t SETTX;
    arm_reg_t CLRTX;
    arm_reg_t RDTX;
} GPIO_t;

#define ARM_GPIOA       ((GPIO_t*) ARM_GPIOA_BASE)
#define ARM_GPIOB       ((GPIO_t*) ARM_GPIOB_BASE)
#define ARM_GPIOC       ((GPIO_t*) ARM_GPIOC_BASE)
#define ARM_GPIOD       ((GPIO_t*) ARM_GPIOD_BASE)
#define ARM_GPIOE       ((GPIO_t*) ARM_GPIOE_BASE)
#define ARM_GPIOF       ((GPIO_t*) ARM_GPIOF_BASE)

/*
 * Регистр OE: направление передачи данных на выводах порта
 */
#define ARM_GPIO_IN(n)      (0 << (n))
#define ARM_GPIO_OUT(n)     (1 << (n))

/*
 * Регистр ANALOG: режим работы контроллера (аналоговый или цифровой)
 */
#define ARM_ANALOG(n)       (0 << (n))
#define ARM_DIGITAL(n)      (1 << (n))

/*
 * Регистр FUNC: выбор функции порта
 */
#define ARM_FUNC_MASK(n)    (3 << ((n)*2))
#define ARM_FUNC_PORT(n)    (0 << ((n)*2))  /* порт */
#define ARM_FUNC_MAIN(n)    (1 << ((n)*2))  /* основная функция */
#define ARM_FUNC_ALT(n)     (2 << ((n)*2))  /* альтернативная функция */
#define ARM_FUNC_REDEF(n)   (3 << ((n)*2))  /* переопределённая функция */

#define ARM_FUNC(n,f)       (f << ((n)*2))  /* установка выбранной функции */

/*
 * Регистр PWR: скорость фронта порта вывода
 */
#define ARM_PWR_MASK(n)     (3 << ((n)*2))
#define ARM_PWR_SLOW(n)     (1 << ((n)*2))  /* медленный фронт */
#define ARM_PWR_FAST(n)     (2 << ((n)*2))  /* быстрый фронт */
#define ARM_PWR_FASTEST(n)  (3 << ((n)*2))  /* максимально быстрый фронт */

/*
 * Регистр PULL: разрешение подтяжки вверх или вниз
 */
#define ARM_PULL_UP(n)      (1 << ((n) + 16))  /* подтяжка в питание включена (n = 0..15) */
#define ARM_PULL_DOWN(n)    (1 << (n))         /* подтяжка в ноль включена (n = 0..15) */

/*------------------------------------------------------
 * External bus
 */
typedef struct
{
    arm_reg_t NAND_CYCLES;
    arm_reg_t CONTROL;
    arm_reg_t RAM_Cycles1;	/* 0х10000000-0х1FFFFFFF */
    arm_reg_t RAM_Cycles2;	/* 0х50000000-0х5FFFFFFF */
    arm_reg_t RAM_Cycles3;	/* 0х60000000-0х6FFFFFFF */
    arm_reg_t RAM_Cycles4;	/* 0х70000000-0хDFFFFFFF */
} EXTBUS_t;

#define ARM_EXTBUS      ((EXTBUS_t*) ARM_EXT_BUS_BASE)

/*
 * Регистр EXTBUS CONTROL: управление внешней системной шиной
 */
#define ARM_EXTBUS_ROM      (1 << 0)    /* Память ROM - только чтение */
#define ARM_EXTBUS_RAM      (1 << 1)    /* Память RAM - чтение и запись */
#define ARM_EXTBUS_NAND     (1 << 2)    /* Память NAND Flash */
#define ARM_EXTBUS_CPOL     (1 << 3)    /* Отрицательная полярность CLOCK */
#define ARM_EXTBUS_DONE     (1 << 7)    /* Операция памяти NAND завершена */
#define ARM_EXTBUS_WS(x)    ((x) << 12) /* Длительность цикла = ws+3 */

/* Регистр RAM_Cycles1 */
#define ARM_EXTBUS_CYCLES_ENABLE_TUNE	(1 << 0)	/* Разрешение настройки параметров обмена соответствующего
														диапазона адресов */
#define ARM_EXTBUS_CYCLES_WS_ACTIVE(x)	((x) << 1)	/* Длительность низкого уровня сигналов nWR/nRD */
#define ARM_EXTBUS_CYCLES_WS_SETUP(x)	((x) << 8)	/* Время предустановки сигналов nWR/nRD */
#define ARM_EXTBUS_CYCLES_WS_HOLD(x)	((x) << 11)	/* Время удержания сигналов nWR/nRD */
#define ARM_EXTBUS_CYCLES_USE_READY		(1 << 14)

/*------------------------------------------------------
 * Clock management
 * Контроллер тактовой частоты
 */
typedef struct
{
    arm_reg_t CLOCK_STATUS;   /* Регистр состояния блока управления тактовой частотой */
    arm_reg_t PLL_CONTROL;    /* Регистр управления блоками умножения частоты */
    arm_reg_t HS_CONTROL;     /* Регистр управления высокочастотным генератором и осциллятором */
    arm_reg_t CPU_CLOCK;      /* Регистр управления тактовой частотой процессорного ядра */
    arm_reg_t USB_CLOCK;      /* Регистр управления тактовой частотой контроллера USB */
    arm_reg_t ADC_MCO_CLOCK;  /* Регистр управления тактовой частотой АЦП и выхода MCO */
    arm_reg_t RTC_CLOCK;      /* Регистр управления формированием высокочастотных тактовых сигналов блока RTC */
    arm_reg_t PER_CLOCK;      /* Регистр управления тактовой частотой периферийных блоков */
    arm_reg_t CAN_CLOCK;      /* Регистр управления тактовой частотой CAN */
    arm_reg_t TIM_CLOCK;      /* Регистр управления тактовой частотой TIMER */
    arm_reg_t UART_CLOCK;     /* Регистр управления тактовой частотой UART */
    arm_reg_t SSP_CLOCK;      /* Регистр управления тактовой частотой SSP */
    arm_reg_t reserved;
    arm_reg_t ETH_CLOCK;      /* Регистр управления тактовой частотой Ethernet и ГОСТР52070-2003 */
} RSTCLK_t;

#define ARM_RSTCLK      ((RSTCLK_t*) ARM_RSTCLK_BASE)

/*
 * Регистр CLOCK_STATUS: состояние блока управления тактовой частотой.
 */
#define ARM_CLOCK_STATUS_PLL_USB_RDY    (1 << 0) /* USB PLL запущена и стабильна */
#define ARM_CLOCK_STATUS_PLL_CPU_RDY    (1 << 1) /* CPU PLL запущена и стабильна */
#define ARM_CLOCK_STATUS_HSE_RDY        (1 << 2) /* осциллятор HSE запущен и стабилен */
#define ARM_CLOCK_STATUS_HSE_RDY2       (1 << 3) /* осциллятор HSE2 запущен и стабилен */

/*
 * Регистр PLL_CONTROL: управление блоками умножения частоты.
 */
#define ARM_PLL_CONTROL_USB_ON      (1 << 0)    /* USB PLL включена */
#define ARM_PLL_CONTROL_USB_RLD     (1 << 1)    /* Перезапуск USB PLL */
#define ARM_PLL_CONTROL_CPU_ON      (1 << 2)    /* CPU PLL включена */
#define ARM_PLL_CONTROL_CPU_RLD     (1 << 3)    /* Перезапуск CPU PLL */
#define ARM_PLL_CONTROL_USB_MUL(n)  (((n)-1) << 4)  /* Коэффициент умножения для USB PLL */
#define ARM_PLL_CONTROL_CPU_MUL(n)  (((n)-1) << 8)  /* Коэффициент умножения для CPU PLL */

/*
 * Регистр USB_CLOCK
 */
/* Биты выбора источника для USB_C1 */
#define ARM_USB_C1_SEL(x)   ((x) << 0)
/* Биты выбора источника для USB_C2 */
#define ARM_USB_C2_SEL(x)   ((x) << 2)
/* Биты выбора делителя для USB_C3 */
#define ARM_USB_C3_SEL(x)   ((x) << 4)
/* Бит разрешения тактирования USB */
#define ARM_USB_CLK_EN      (1 << 8)
/* Возможные значения для USB_C1 */
#define ARM_USB_HSI         0
#define ARM_USB_HSI_DIV2    1
#define ARM_USB_HSE         2
#define ARM_USB_HSE_DIV2    3
/* Возможные значения для USB_C2 */
#define ARM_USB_C1          0
#define ARM_USB_PLLUSBo     1
/* Возможные значения для USB_C3 */
#define ARM_USB_C2          0
#define ARM_USB_C2_DIV2     1

/*
 * Регистр ADC_MCO_CLOCK: управление блоками АЦП
 */
/* Выбор источника для ADC_C1. Возможные значения см. ниже */
#define ARM_ADC_C1_SEL(x)   ((x) << 0)
/* Выбор источника для ADC_C2. Возможные значения см. ниже */
#define ARM_ADC_C2_SEL(x)   ((x) << 4)
/* Выбор источника для ADC_C3.
 * Делитель для ADC_C3 опеределяется из выражения ADC_C3 = ADC_C2/(ADC_C3_SEL+1) */
#define ARM_ADC_C3_SEL(x)   ((x) << 8)
/* Разрешение тактовой частоты */
#define ARM_ADC_CLK_EN      (1 << 13)
/* Возможные источники тактовой частоты для ADC_C1 */
#define ARM_ADC_CPU_C1      0
#define ARM_ADC_USB_C1      1
#define ARM_ADC_CPU_C2      2
#define ARM_ADC_USB_C2      3
/* Выбор источника для ADC_C2 */
#define ARM_ADC_LSE         0
#define ARM_ADC_LSI         1
#define ARM_ADC_ADC_C1      2
#define ARM_ADC_HSI_C1      3

/*
 * Регистр PER_CLOCK: включение тактирования периферийных блоков.
 */
#define ARM_PER_CLOCK_CAN1              (1 << 0)
#define ARM_PER_CLOCK_CAN2              (1 << 1)
#define ARM_PER_CLOCK_USB               (1 << 2)
#define ARM_PER_CLOCK_EEPROM            (1 << 3)
#define ARM_PER_CLOCK_RSTCLK            (1 << 4)
#define ARM_PER_CLOCK_DMA               (1 << 5)
#define ARM_PER_CLOCK_UART1             (1 << 6)
#define ARM_PER_CLOCK_UART2             (1 << 7)
#define ARM_PER_CLOCK_SSP1              (1 << 8)
#define ARM_PER_CLOCK_MIL_STD_1553B1    (1 << 9)
#define ARM_PER_CLOCK_MIL_STD_1553B2    (1 << 10)
#define ARM_PER_CLOCK_POWER             (1 << 11)
#define ARM_PER_CLOCK_WWDT              (1 << 12)
#define ARM_PER_CLOCK_IWDT              (1 << 13)
#define ARM_PER_CLOCK_TIMER1            (1 << 14)
#define ARM_PER_CLOCK_TIMER2            (1 << 15)
#define ARM_PER_CLOCK_TIMER3            (1 << 16)
#define ARM_PER_CLOCK_ADC               (1 << 17)
#define ARM_PER_CLOCK_DAC               (1 << 18)
#define ARM_PER_CLOCK_TIMER4            (1 << 19)
#define ARM_PER_CLOCK_SSP2              (1 << 20)
#define ARM_PER_CLOCK_GPIOA             (1 << 21)
#define ARM_PER_CLOCK_GPIOB             (1 << 22)
#define ARM_PER_CLOCK_GPIOC             (1 << 23)
#define ARM_PER_CLOCK_GPIOD             (1 << 24)
#define ARM_PER_CLOCK_GPIOE             (1 << 25)
#define ARM_PER_CLOCK_ARINC429R         (1 << 26)
#define ARM_PER_CLOCK_BKP               (1 << 27)
#define ARM_PER_CLOCK_ARINC429T         (1 << 28)
#define ARM_PER_CLOCK_GPIOF             (1 << 29)
#define ARM_PER_CLOCK_EXT_BUS           (1 << 30)
#define ARM_PER_CLOCK_SSP3              (1 << 31)

/*
 * Регистр HS_CONTROL: управление высокочастотным генератором и осциллятором.
 */
#define ARM_HS_CONTROL_HSE_ON   (1 << 0)    /* Осциллятор HSE включён */
#define ARM_HS_CONTROL_HSE_BYP  (1 << 1)    /* Режим внешнего генератора */
#define ARM_HS_CONTROL_HSE2_ON  (1 << 2)    /* Осциллятор HSE2 включён */
#define ARM_HS_CONTROL_HSE2_BYP (1 << 3)    /* Режим внешнего генератора */

/*
 * Регистр CPU_CLOCK: управление тактовой частотой.
 */
#define ARM_CPU_CLOCK_C1_HSI        (0 << 0)   /* Выбор источника для CPU C1: HSI */
#define ARM_CPU_CLOCK_C1_HSI_DIV2   (1 << 0)   /* HSI/2 */
#define ARM_CPU_CLOCK_C1_HSE        (2 << 0)   /* HSE */
#define ARM_CPU_CLOCK_C1_HSE_DIV2   (3 << 0)   /* HSE/2 */
#define ARM_CPU_CLOCK_C2_PLLCPUO    (1 << 2)   /* Выбор источника для CPU C2: PLLCPUo */
#define ARM_CPU_CLOCK_C3_C2         (0 << 4)   /* Выбор делителя для CPU C3: CPU C3 = CPU C2 */
#define ARM_CPU_CLOCK_C3_C2_DIV2    (8 << 4)   /* CPU C2 / 2 */
#define ARM_CPU_CLOCK_C3_C2_DIV4    (9 << 4)   /* CPU C2 / 4 */
#define ARM_CPU_CLOCK_C3_C2_DIV8    (10 << 4)  /* CPU C2 / 8 */
#define ARM_CPU_CLOCK_C3_C2_DIV16   (11 << 4)  /* CPU C2 / 16 */
#define ARM_CPU_CLOCK_C3_C2_DIV32   (12 << 4)  /* CPU C2 / 32 */
#define ARM_CPU_CLOCK_C3_C2_DIV64   (13 << 4)  /* CPU C2 / 64 */
#define ARM_CPU_CLOCK_C3_C2_DIV128  (14 << 4)  /* CPU C2 / 128 */
#define ARM_CPU_CLOCK_C3_C2_DIV256  (15 << 4)  /* CPU C2 / 256 */
#define ARM_CPU_CLOCK_HCLK_HSI      (0 << 8)   /* Выбор источника для HCLK: HSI */
#define ARM_CPU_CLOCK_HCLK_C3       (1 << 8)   /* CPU C3 */
#define ARM_CPU_CLOCK_HCLK_LSE      (2 << 8)   /* LSE */
#define ARM_CPU_CLOCK_HCLK_LSI      (3 << 8)   /* LSI */

/*
 * Регистр CAN_CLOCK: управление тактовой частотой CAN
 * Делитель тактовой частоты:
 *  0 - HCLK
 *  1 - HCLK/2
 *  2 - HCLK/4
 *  ...
 *  7 - HCLK/128
 */
#define ARM_CAN_CLOCK_BRG1(n)   (n)         /* Делитель тактовой частоты CAN1 */
#define ARM_CAN_CLOCK_BRG2(n)   ((n) << 8)  /* Делитель тактовой частоты CAN2 */
#define ARM_CAN_CLOCK_EN1       (1 << 24)   /* Разрешение тактовой частоты на CAN1 */
#define ARM_CAN_CLOCK_EN2       (1 << 25)   /* Разрешение тактовой частоты на CAN2 */

/*
 * Регистр UART_CLOCK: управление тактовой частотой UART
 * Делитель тактовой частоты:
 *  0 - HCLK
 *  1 - HCLK/2
 *  2 - HCLK/4
 *  ...
 *  7 - HCLK/128
 */
#define ARM_UART_CLOCK_BRG1(n)      (n)         /* Делитель тактовой частоты UART1 */
#define ARM_UART_CLOCK_BRG2(n)      ((n) << 8)  /* Делитель тактовой частоты UART2 */
#define ARM_UART_CLOCK_TIM4_BRG(n)  ((n) << 16) /* Делитель тактовой частоты TIM4 */
#define ARM_UART_CLOCK_EN1          (1 << 24)   /* Разрешение тактовой частоты на UART1 */
#define ARM_UART_CLOCK_EN2          (1 << 25)   /* Разрешение тактовой частоты на UART2 */
#define ARM_UART_CLOCK_TIM4_EN      (1 << 26)   /* Разрешение тактовой частоты на TIM4 */

/*
 * Регистр SSP_CLOCK: управление тактовой частотой SSP
 * Делитель тактовой частоты:
 *  0 - HCLK
 *  1 - HCLK/2
 *  2 - HCLK/4
 *  ...
 *  7 - HCLK/128
 */
#define ARM_SSP_CLOCK_BRG1(n)   (n)         /* Делитель тактовой частоты SSP1 */
#define ARM_SSP_CLOCK_BRG2(n)   ((n) << 8)  /* Делитель тактовой частоты SSP2 */
#define ARM_SSP_CLOCK_BRG3(n)   ((n) << 16) /* Делитель тактовой частоты SSP3 */
#define ARM_SSP_CLOCK_EN1       (1 << 24)   /* Разрешение тактовой частоты на SSP1 */
#define ARM_SSP_CLOCK_EN2       (1 << 25)   /* Разрешение тактовой частоты на SSP2 */
#define ARM_SSP_CLOCK_EN3       (1 << 26)   /* Разрешение тактовой частоты на SSP3 */

/*
 * Регистр TIM_CLOCK: управление тактовой частотой таймеров
 * Делитель тактовой частоты:
 *  0 - HCLK
 *  1 - HCLK/2
 *  2 - HCLK/4
 *  ...
 *  7 - HCLK/128
 */
#define ARM_TIM_CLOCK_BRG1(n)   ((n) << 0)  /* Делитель тактовой частоты TIM1 */
#define ARM_TIM_CLOCK_BRG2(n)   ((n) << 8)  /* Делитель тактовой частоты TIM2 */
#define ARM_TIM_CLOCK_BRG3(n)   ((n) << 16) /* Делитель тактовой частоты TIM3 */
#define ARM_TIM_CLOCK_EN1       (1 << 24)   /* Разрешение тактовой частоты на TIM1 */
#define ARM_TIM_CLOCK_EN2       (1 << 25)   /* Разрешение тактовой частоты на TIM2 */
#define ARM_TIM_CLOCK_EN3       (1 << 26)   /* Разрешение тактовой частоты на TIM3 */

/*
 * Регистр ETH_CLOCK: управление тактовой частотой Ethernet и ГОСТ Р52070-2003
 * Делитель тактовой частоты:
 *  0 - HCLK
 *  1 - HCLK/2
 *  2 - HCLK/4
 *  ...
 *  7 - HCLK/128
 */
#define ARM_ETH_CLOCK_ETH_BRG(n) ((n) << 0)  /* Делитель тактовой частоты Ethernet контроллера */
#define ARM_ETH_CLOCK_MAN_BRG(n) ((n) << 8)  /* Делитель тактовой частоты контроллера ГОСТ Р52070-2003 */
/*
 * Делитель тактовой частоты PHY:
 *  0 - PHY_CLK = PHY1_CLK
 *  1 - PHY_CLK = PHY1_CLK/2
 *  2 - PHY_CLK = PHY1_CLK/4
 *  3 - PHY_CLK = PHY1_CLK/8
 *  ...
 *  7 - PHY_CLK = PHY1_CLK/128
 */
/* Делитель тактовой частоты PHY */
#define ARM_ETH_CLOCK_PHY_BRG(n) ((n) << 16)
/* Разрешение тактовой частоты на Ethernet контроллер */
#define ARM_ETH_CLOCK_ETH_EN     (1 << 24)
/* Разрешение тактовой частоты на контроллер ГОСТ Р52070-2003 */
#define ARM_ETH_CLOCK_MAN_EN     (1 << 25)
/* Перевод ядра контроллера в режим пониженного электропотребления */
#define ARM_ETH_CLOCK_SLEEP      (1 << 26)
/* Разрешение тактовой частоты на PHY */
#define ARM_ETH_CLOCK_PHY_EN     (1 << 27)
/* Биты выбора источника частоты для PHY */
#define ARM_ETH_CLOCK_PHY_SEL(n) ((n) << 28)
/* Возможные источники частоты для PHY */
#define ARM_ETH_CLOCK_PHY_SEL_HSI    0
#define ARM_ETH_CLOCK_PHY_SEL_HSE    1
#define ARM_ETH_CLOCK_PHY_SEL_PLLCPU 2
#define ARM_ETH_CLOCK_PHY_SEL_HSE2   3

/*
 * Регистр RTC_CLOCK: управление формированием высокочастотных тактовых сигналов блока RTC
 */
#define ARM_RTC_CLOCK_HSE_SEL (0 << 0)  /* Биты выбора делителя для HSE_C1: HSE_C1 = HSE */
#define ARM_RTC_CLOCK_HSE_SEL_DIV2 (8 << 0)  /* HSE_C1 = HSE/2 */
#define ARM_RTC_CLOCK_HSE_SEL_DIV4 (9 << 0)  /* HSE_C1 = HSE/4 */
#define ARM_RTC_CLOCK_HSE_SEL_DIV8 (10 << 0)  /* HSE_C1 = HSE/8 */
#define ARM_RTC_CLOCK_HSE_SEL_DIV16 (11 << 0)  /* HSE_C1 = HSE/16 */
#define ARM_RTC_CLOCK_HSE_SEL_DIV32 (12 << 0)  /* HSE_C1 = HSE/32 */
#define ARM_RTC_CLOCK_HSE_SEL_DIV64 (13 << 0)  /* HSE_C1 = HSE/64 */
#define ARM_RTC_CLOCK_HSE_SEL_DIV128 (14 << 0)  /* HSE_C1 = HSE/128 */
#define ARM_RTC_CLOCK_HSE_SEL_DIV256 (15 << 0)  /* HSE_C1 = HSE/256 */
#define ARM_RTC_CLOCK_HSI_SEL (0 << 4)  /* Биты выбора делителя для HSI_C1: HSI_C1 = HSI */
#define ARM_RTC_CLOCK_HSI_SEL_DIV2 (8 << 4)  /* HSI_C1 = HSI/2 */
#define ARM_RTC_CLOCK_HSI_SEL_DIV4 (9 << 4)  /* HSI_C1 = HSI/4 */
#define ARM_RTC_CLOCK_HSI_SEL_DIV8 (10 << 4)  /* HSI_C1 = HSI/8 */
#define ARM_RTC_CLOCK_HSI_SEL_DIV16 (11 << 4)  /* HSI_C1 = HSI/16 */
#define ARM_RTC_CLOCK_HSI_SEL_DIV32 (12 << 4)  /* HSI_C1 = HSI/32 */
#define ARM_RTC_CLOCK_HSI_SEL_DIV64 (13 << 4)  /* HSI_C1 = HSI/64 */
#define ARM_RTC_CLOCK_HSI_SEL_DIV128 (14 << 4)  /* HSI_C1 = HSI/128 */
#define ARM_RTC_CLOCK_HSI_SEL_DIV256 (15 << 4)  /* HSI_C1 = HSI/256 */
#define ARM_RTC_CLOCK_HSE_EN (1 << 8)  /* Бит разрешения HSE RTC */
#define ARM_RTC_CLOCK_HSI_EN (1 << 9)  /* Бит разрешения HSI RTC */

/*
 * Регистр USB_CLOCK: управление тактовой частотой контроллера USB
 */
#define ARM_USB_CLOCK_C1_SEL_HSI (0 << 0)  /* Биты выбора источника для USB_C1: HSI */
#define ARM_USB_CLOCK_C1_SEL_HSI_DIV2 (1 << 0)  /* HSI/2 */
#define ARM_USB_CLOCK_C1_SEL_HSE (2 << 0)  /* HSE */
#define ARM_USB_CLOCK_C1_SEL_HSE_DIV2 (3 << 0)  /* HSE/2 */
#define ARM_USB_CLOCK_C2_SEL_PLLCPUO (1 << 2)  /* Биты выбора источника для USB_C2: PLLCPUo */
#define ARM_USB_CLOCK_C3_SEL_C2 (0 << 4)  /* Биты выбора делителя для USB_C3: USB_C3 = USB_C2 */
#define ARM_USB_CLOCK_C3_SEL_C2_DIV2 (1 << 4)  /* USB_C3 = USB_C2/2 */
#define ARM_USB_CLOCK_EN (1 << 8)  /* Бит разрешения тактирования USB */

/*------------------------------------------------------
 * UART
 */
typedef struct
{
    arm_reg_t DR;           /* Данные */
    arm_reg_t RSR;          /* Состояние приёмника и сброс ошибки */
    unsigned reserved0 [4];
    arm_reg_t FR;           /* Флаги */
    unsigned reserved1;
    arm_reg_t ILPR;         /* Управление ИК-обменом */
    arm_reg_t IBRD;         /* Делитель скорости */
    arm_reg_t FBRD;         /* Дробная часть делителя */
    arm_reg_t LCRH;         /* Управление линией */
    arm_reg_t CTL;          /* Управление */
    arm_reg_t IFLS;         /* Порог прерывания FIFO */
    arm_reg_t IM;           /* Маска прерывания */
    arm_reg_t RIS;          /* Состояние прерываний */
    arm_reg_t MIS;          /* Состояние прерываний с маскированием */
    arm_reg_t ICR;          /* Сброс прерывания */
    arm_reg_t DMACTL;       /* Управление DMA */
} UART_t;

typedef struct
{
    arm_reg_t PERIPHID0;
    arm_reg_t PERIPHID1;
    arm_reg_t PERIPHID2;
    arm_reg_t PERIPHID3;
    arm_reg_t PCELLID0;
    arm_reg_t PCELLID1;
    arm_reg_t PCELLID2;
    arm_reg_t PCELLID3;
} UARTTEST_t;

#define ARM_UART1           ((UART_t*) ARM_UART1_BASE)
#define ARM_UART2           ((UART_t*) ARM_UART2_BASE)
#define ARM_UART1TEST       ((UARTTEST_t*) (ARM_UART1_BASE + 0x0FE0))
#define ARM_UART2TEST       ((UARTTEST_t*) (ARM_UART2_BASE + 0x0FE0))

/*
 * Регистр UART DR: данные и флаги
 */
#define ARM_UART_DR_OE      (1 << 11)   /* Переполнение буфера приемника */
#define ARM_UART_DR_BE      (1 << 10)   /* Разрыв линии (break) */
#define ARM_UART_DR_PE      (1 << 9)    /* Ошибка контроля четности */
#define ARM_UART_DR_FE      (1 << 8)    /* Ошибка в структуре кадра */
#define ARM_UART_DR_DATA    0xFF        /* Данные */

/*
 * Регистр UART RSR: состояние приёмника и сброс ошибки
 */
#define ARM_UART_RSR_OE     (1 << 3)    /* Переполнение буфера приемника */
#define ARM_UART_RSR_BE     (1 << 2)    /* Разрыв линии (break) */
#define ARM_UART_RSR_PE     (1 << 1)    /* Ошибка контроля четности */
#define ARM_UART_RSR_FE     (1 << 0)    /* Ошибка в структуре кадра */

/*
 * Регистр UART FR: флаги
 */
#define ARM_UART_FR_RI      (1 << 8)    /* Инверсия линии /UARTRI */
#define ARM_UART_FR_TXFE    (1 << 7)    /* Буфер FIFO передатчика пуст */
#define ARM_UART_FR_RXFF    (1 << 6)    /* Буфер FIFO приемника заполнен */
#define ARM_UART_FR_TXFF    (1 << 5)    /* Буфер FIFO передатчика заполнен */
#define ARM_UART_FR_RXFE    (1 << 4)    /* Буфер FIFO приемника пуст */
#define ARM_UART_FR_BUSY    (1 << 3)    /* UART занят */
#define ARM_UART_FR_DCD     (1 << 2)    /* Инверсия линии /UARTDCD */
#define ARM_UART_FR_DSR     (1 << 1)    /* Инверсия линии /UARTDSR */
#define ARM_UART_FR_CTS     (1 << 0)    /* Инверсия линии /UARTCTS */

/*
 * Регистры UART IBRD и FBRD: делитель скорости
 */
#define ARM_UART_IBRD(mhz,baud) ((mhz) / (baud) / 16)
#define ARM_UART_FBRD(mhz,baud) (((mhz) * 4 / (baud)) & 077)

/*
 * Регистр UART LCRH: управление линией.
 */
#define ARM_UART_LCRH_SPS   (1 << 7)    /* Фиксация значения бита чётности */
#define ARM_UART_LCRH_WLEN5 (0 << 5)    /* Длина слова 5 бит */
#define ARM_UART_LCRH_WLEN6 (1 << 5)    /* Длина слова 6 бит */
#define ARM_UART_LCRH_WLEN7 (2 << 5)    /* Длина слова 7 бит */
#define ARM_UART_LCRH_WLEN8 (3 << 5)    /* Длина слова 8 бит */
#define ARM_UART_LCRH_FEN   (1 << 4)    /* Разрешение работы FIFO */
#define ARM_UART_LCRH_STP2  (1 << 3)    /* Два стоповых бита */
#define ARM_UART_LCRH_EPS   (1 << 2)    /* Чётность (0) или нечётность (1) */
#define ARM_UART_LCRH_PEN   (1 << 1)    /* Разрешение чётности */
#define ARM_UART_LCRH_BRK   (1 << 0)    /* Разрыв линии (break) */

/*
 * Регистр UART CTL: управление.
 */
#define ARM_UART_CTL_CTSEN  (1 << 15)   /* Управление потоком данных по CTS */
#define ARM_UART_CTL_RTSEN  (1 << 14)   /* Управление потоком данных по RTS */
#define ARM_UART_CTL_OUT2   (1 << 13)   /* Инверсия сигнала /UARTOut2 */
#define ARM_UART_CTL_OUT1   (1 << 12)   /* Инверсия сигнала /UARTOut1 */
#define ARM_UART_CTL_RTS    (1 << 11)   /* Инверсия сигнала /UARTRTS */
#define ARM_UART_CTL_DTR    (1 << 10)   /* Инверсия сигнала /UARTDTR */
#define ARM_UART_CTL_RXE    (1 << 9)    /* Прием разрешен */
#define ARM_UART_CTL_TXE    (1 << 8)    /* Передача разрешена */
#define ARM_UART_CTL_LBE    (1 << 7)    /* Шлейф разрешен */
#define ARM_UART_CTL_SIRLP  (1 << 2)    /* ИК-обмен с пониженным энергопотреблением */
#define ARM_UART_CTL_SIREN  (1 << 1)    /* Разрешение ИК передачи данных IrDA SIR */
#define ARM_UART_CTL_UARTEN (1 << 0)    /* Разрешение работы приемопередатчика */

/*
 * Регистр UART IFLS: пороги FIFO.
 */
#define ARM_UART_IFLS_RX_1_8    (0 << 3)    /* Приём: 1/8 буфера */
#define ARM_UART_IFLS_RX_1_4    (1 << 3)    /* Приём: 1/4 буфера */
#define ARM_UART_IFLS_RX_1_2    (2 << 3)    /* Приём: 1/2 буфера */
#define ARM_UART_IFLS_RX_3_4    (3 << 3)    /* Приём: 3/4 буфера */
#define ARM_UART_IFLS_RX_7_8    (4 << 3)    /* Приём: 7/8 буфера */
#define ARM_UART_IFLS_TX_1_8    (0 << 0)    /* Передача: 1/8 буфера */
#define ARM_UART_IFLS_TX_1_4    (1 << 0)    /* Передача: 1/4 буфера */
#define ARM_UART_IFLS_TX_1_2    (2 << 0)    /* Передача: 1/2 буфера */
#define ARM_UART_IFLS_TX_3_4    (3 << 0)    /* Передача: 3/4 буфера */
#define ARM_UART_IFLS_TX_7_8    (4 << 0)    /* Передача: 7/8 буфера */

/*
 * Регистр UART RIS: состояние прерываний.
 * Регистр UART IMSC: маска прерывания.
 * Регистр UART MIS: состояние прерываний с маскированием.
 * Регистр UART ICR: cброс прерывания.
 */
#define ARM_UART_RIS_OE     (1 << 10)   /* Переполнение буфера */
#define ARM_UART_RIS_BE     (1 << 9)    /* Разрыв линии */
#define ARM_UART_RIS_PE     (1 << 8)    /* Ошибка контроля четности */
#define ARM_UART_RIS_FE     (1 << 7)    /* Ошибка в структуре кадра */
#define ARM_UART_RIS_RT     (1 << 6)    /* Таймаут приема данных */
#define ARM_UART_RIS_TX     (1 << 5)    /* Прерывание от передатчика */
#define ARM_UART_RIS_RX     (1 << 4)    /* Прерывание от приемника */
#define ARM_UART_RIS_DSRM   (1 << 3)    /* Изменение состояния /UARTDSR */
#define ARM_UART_RIS_DCDM   (1 << 2)    /* Изменение состояния /UARTDCD */
#define ARM_UART_RIS_CTSM   (1 << 1)    /* Изменение состояния /UARTCTS */
#define ARM_UART_RIS_RIM    (1 << 0)    /* Изменение состояния /UARTRI */

/*
 * Регистр UART DMACTL: управление DMA.
 */
#define ARM_UART_DMACTL_ONERR   (1 << 2)    /* Блокирование при ошибке */
#define ARM_UART_DMACTL_TXE     (1 << 1)    /* Использование ПДП при передаче */
#define ARM_UART_DMACTL_RXE     (1 << 0)    /* Использование ПДП при приеме */

/*------------------------------------------------------
 * Synchronous serial port
 */
typedef struct
{
    arm_reg_t CR0;          /* Управление 0 */
    arm_reg_t CR1;          /* Управление 1 */
    arm_reg_t DR;           /* Буфер данных FIFO */
    arm_reg_t SR;           /* Состояние */
    arm_reg_t CPSR;         /* Делитель тактовой частоты */
    arm_reg_t IM;           /* Маска прерывания */
    arm_reg_t RIS;          /* Состояние прерываний */
    arm_reg_t MIS;          /* Состояние прерываний с учётом маскирования */
    arm_reg_t ICR;          /* Сброс прерываний */
    arm_reg_t DMACR;        /* Управление DMA */
} SSP_t;

typedef struct
{
    arm_reg_t PERIPHID0;
    arm_reg_t PERIPHID1;
    arm_reg_t PERIPHID2;
    arm_reg_t PERIPHID3;
    arm_reg_t PCELLID0;
    arm_reg_t PCELLID1;
    arm_reg_t PCELLID2;
    arm_reg_t PCELLID3;
} SSPTEST_t;

#define ARM_SSP1            ((SSP_t*) ARM_SSP1_BASE)
#define ARM_SSP2            ((SSP_t*) ARM_SSP2_BASE)
#define ARM_SSP3            ((SSP_t*) ARM_SSP3_BASE)
#define ARM_SSP1TEST        ((SSPTEST_t*) (ARM_SSP1_BASE + 0x0FE0))
#define ARM_SSP2TEST        ((SSPTEST_t*) (ARM_SSP2_BASE + 0x0FE0))

/*
 * Регистр SSP CR0 - управление 0
 */
#define ARM_SSP_CR0_SCR(n)  ((n) << 8)  /* Скорость обмена */
#define ARM_SSP_CR0_SPH     (1 << 7)    /* Фаза сигнала CLKOUT */
#define ARM_SSP_CR0_SPO     (1 << 6)    /* Полярность сигнала CLKOUT */
#define ARM_SSP_CR0_FRF_SPI (0 << 4)    /* Протокол SPI фирмы Motorola */
#define ARM_SSP_CR0_FRF_SSI (1 << 4)    /* Протокол SSI фирмы Texas Instruments */
#define ARM_SSP_CR0_FRF_MW  (2 << 4)    /* Протокол Microwire фирмы National Semiconductor */
#define ARM_SSP_CR0_DSS(n)  ((n)-1)     /* Размер данных в битах, 4..16 */

/*
 * Регистр SSP CR1 - управление 1
 */
#define ARM_SSP_CR1_SOD     (1 << 3)    /* Запрет TXD в режиме ведомого */
#define ARM_SSP_CR1_MS      (1 << 2)    /* Ведомый режим работы */
#define ARM_SSP_CR1_SSE     (1 << 1)    /* Разрешение работы */
#define ARM_SSP_CR1_LBM     (1 << 0)    /* Режим шлейфа */

/*
 * Регистр SSP SR - состояние
 */
#define ARM_SSP_SR_BSY      (1 << 4)    /* Идёт передача или приём */
#define ARM_SSP_SR_RFF      (1 << 3)    /* Буфер FIFO приемника заполнен */
#define ARM_SSP_SR_RNE      (1 << 2)    /* Буфер FIFO приемника не пуст */
#define ARM_SSP_SR_TNF      (1 << 1)    /* Буфер FIFO передатчика не заполнен */
#define ARM_SSP_SR_TFE      (1 << 0)    /* Буфер FIFO передатчика пуст */

/*
 * Регистры SSP IM, RIS, MIS, ICR - маски и статусы прерывания
 */
#define ARM_SSP_IM_TX       (1 << 3)    /* 50% буфера FIFO передатчика */
#define ARM_SSP_IM_RX       (1 << 2)    /* 50% буфера FIFO приёмника */
#define ARM_SSP_IM_RT       (1 << 1)    /* Таймаут приёмника */
#define ARM_SSP_IM_ROR      (1 << 0)    /* Переполнение буфера приёмника */

/*
 * Регистр SSP DMACR - управление DMA
 */
#define ARM_SSP_DMACR_TX    (1 << 1)    /* Использование DMA при передаче */
#define ARM_SSP_DMACR_RX    (1 << 0)    /* Использование DMA при приёме */

/*------------------------------------------------------
 * Timers
 */
typedef struct
{
    arm_reg_t TIM_CNT;  // Основной счётчик таймера [31:0]
    arm_reg_t TIM_PSG;  // Делитель частоты при счёте основного счётчика [15:0]
    arm_reg_t TIM_ARR;  // Основание счёта основного счётчика [31:0]
    arm_reg_t TIM_CNTRL;  // Регистр управления основного счётчика [11:0]
    arm_reg_t TIM_CCR1;  // Регистр сравнения, захвата для 1 канала таймера [31:0]
    arm_reg_t TIM_CCR2;  // Регистр сравнения, захвата для 2 канала таймера [31:0]
    arm_reg_t TIM_CCR3;  // Регистр сравнения, захвата для 3 канала таймера [31:0]
    arm_reg_t TIM_CCR4;  // Регистр сравнения, захвата для 4 канала таймера [31:0]
    arm_reg_t TIM_CH1_CNTRL;  // Регистр управления для 1 канала таймера [15:0]
    arm_reg_t TIM_CH2_CNTRL;  // Регистр управления для 2 канала таймера [15:0]
    arm_reg_t TIM_CH3_CNTRL;  // Регистр управления для 3 канала таймера [15:0]
    arm_reg_t TIM_CH4_CNTRL;  // Регистр управления для 4 канала таймера [15:0]
    arm_reg_t TIM_CH1_CNTRL1;  // Регистр управления 1 для 1 канала таймера [15:0]
    arm_reg_t TIM_CH2_CNTRL1;  // Регистр управления 1 для 2 канала таймера [15:0]
    arm_reg_t TIM_CH3_CNTRL1;  // Регистр управления 1 для 3 канала таймера [15:0]
    arm_reg_t TIM_CH4_CNTRL1;  // Регистр управления 1 для 4 канала таймера [15:0]
    arm_reg_t TIM_CH1_DTG;  // Регистр управления DTG для 1 канала таймера [15:0]
    arm_reg_t TIM_CH2_DTG;  // Регистр управления DTG для 2 канала таймера [15:0]
    arm_reg_t TIM_CH3_DTG;  // Регистр управления DTG для 3 канала таймера [15:0]
    arm_reg_t TIM_CH4_DTG;  // Регистр управления DTG для 4 канала таймера [15:0]
    arm_reg_t TIM_BRKETR_CNTRL;  // Регистр управления входом BRK и ETR [15:0]
    arm_reg_t TIM_STATUS;  // Регистр статуса таймера [15:0]
    arm_reg_t TIM_IE;  // Регистр разрешения прерывания таймера [15:0]
    arm_reg_t TIM_DMA_RE;  // Регистр разрешения запросов DMA от прерываний таймера [15:0]
    arm_reg_t TIM_CH1_CNTRL2;  // Регистр управления 2 для 1 канала таймера [15:0]
    arm_reg_t TIM_CH2_CNTRL2;  // Регистр управления 2 для 2 канала таймера [15:0]
    arm_reg_t TIM_CH3_CNTRL2;  // Регистр управления 2 для 3 канала таймера [15:0]
    arm_reg_t TIM_CH4_CNTRL2;  // Регистр управления 2 для 4 канала таймера [15:0]
    arm_reg_t TIM_CCR11;  // Регистр сравнения, захвата 1 для 1 канала таймера [31:0]
    arm_reg_t TIM_CCR21;  // Регистр сравнения, захвата 1 для 2 канала таймера [31:0]
    arm_reg_t TIM_CCR31;  // Регистр сравнения, захвата 1 для 3 канала таймера [31:0]
    arm_reg_t TIM_CCR41;  // Регистр сравнения, захвата 1 для 4 канала таймера [31:0]
    arm_reg_t TIM_DMA_RE1;  // Регистр разрешения запросов DMA от прерываний канала 1 таймера [15:0]
    arm_reg_t TIM_DMA_RE2;  // Регистр разрешения запросов DMA от прерываний канала 2 таймера [15:0]
    arm_reg_t TIM_DMA_RE3;  // Регистр разрешения запросов DMA от прерываний канала 3 таймера [15:0]
    arm_reg_t TIM_DMA_RE4;  // Регистр разрешения запросов DMA от прерываний канала 4 таймера [15:0]
} TIMER_t;

#define ARM_TIMER1      ((TIMER_t*) ARM_TIMER1_BASE)
#define ARM_TIMER2      ((TIMER_t*) ARM_TIMER2_BASE)
#define ARM_TIMER3      ((TIMER_t*) ARM_TIMER3_BASE)
#define ARM_TIMER4      ((TIMER_t*) ARM_TIMER4_BASE)

/*
 * Регистр TIM_CNTRL
 */
#define ARM_TIM_CNT_EN       (1 << 0)    /* Разрешение работы таймера */
#define ARM_TIM_ARRB_EN      (1 << 1)    /* Разрешение мгновенного обновления ARR */
#define ARM_TIM_WR_CMPL      (1 << 2)    /* Окончание записи, при задании
                                          * нового значения регистров CNT, PSG и ARR */
#define ARM_TIM_DIR          (1 << 3)    /* Направление счета основного счетчика.
                                          * Возможные значения см. ниже */
#define ARM_TIM_FDTS(x)      ((x) << 4)  /* Частота семплирования данных FDTS */
#define ARM_TIM_CNT_MODE(x)  ((x) << 6)  /* Режим счета основного счетчика */
#define ARM_TIM_EVENT_SEL(x) ((x) << 8)  /* Биты выбора источника событий */

/* Направления счета таймера */
#define ARM_TIM_DIR_UP      0       /* вверх, от 0 до ARR */
#define ARM_TIM_DIR_DOWN    1       /* вниз, от ARR до 0 */

/*
 * Регистры TIM_CHx_CNTRL
 */
#define ARM_TIM_CHFLTR(x)   ((x) << 0)  /* Где зафиксирован сигнал */
#define ARM_TIM_CHSEL(x)    ((x) << 4)  /* Выбор события по входному каналу */
#define ARM_TIM_CHPSC(x)    ((x) << 6)  /* Предварительный делитель входного канала */
#define ARM_TIM_OCCE        (1 << 8)    /* Разрешение работы ETR */
#define ARM_TIM_OCCM(x)     ((x) << 9)  /* Формат выработки сигнала REF в режиме ШИМ */
#define ARM_TIM_BRKEN       (1 << 12)   /* Разрешение сброса по выводу BRK */
#define ARM_TIM_ETREN       (1 << 13)   /* Разрешения сброса по выводу ETR */
#define ARM_TIM_WR_CMPL_CCR (1 << 14)   /* Флаг окончания записи, при задании
                                         * нового значения регистра CCR */
#define ARM_TIM_CAP_nPWM    (1 << 15)   /* Режим работы канала Захват или ШИМ:
                                         * 1 – канал работает в режиме Захват
                                         * 0 – канал работает в режиме ШИМ */

/*
 * Регистры TIM_CHx_CNTRL1
 */
#define ARM_TIM_SELOE(x)    ((x) << 0)  /* Режим работы канала на выход */
#define ARM_TIM_SELO(x)     ((x) << 2)  /* Режим работы выхода канала */
#define ARM_TIM_INV         (1 << 4)    /* Режим выходной инверсии */
#define ARM_TIM_NSELOE(x)   ((x) << 8)  /* Режим работы канала на выход */
#define ARM_TIM_NSELO(x)    ((x) << 10) /* Режим работы выхода канала */
#define ARM_TIM_NINV        (1 << 12)   /* Режим выходной инверсии */

/*
 * Регистры TIM_CHx_CNTRL2
 */
#define ARM_TIM_CHSEL1(x)   ((x) << 0)  /* Выбор события по входному каналу для CAP1 */
#define ARM_TIM_CCR1_EN     (1 << 2)    /* Разрешение работы регистра CCR1 */
#define ARM_TIM_CRRRLD      (1 << 3)    /* Разрешение обновления регистров CCR и CCR1 */

/*
 * Регистры TIM_CHx_DTG
 */
#define ARM_TIM_DTG(x)      ((x) << 0)  /* Предварительный делитель частоты DTG */
#define ARM_TIM_EDTS        (1 << 4)    /* Частота работы DTG */
#define ARM_TIM_DTGx(x)     ((x) << 8)  /* Основной делитель частоты.
                                         * Задержка DTGdel = DTGx*(DTG+1) */

/*
 * Регистр TIM_BRKETR_CNTRL
 */
#define ARM_TIM_BRK_INV         (1 << 0)    /* Инверсия входа BRK */
#define ARM_TIM_ETR_INV         (1 << 1)    /* Инверсия входа ETR */
#define ARM_TIM_ETRPSC(x)       ((x) << 2)  /* Асинхронный пред. делитель внешней частоты */
#define ARM_TIM_ETR_FILTER(x)   ((x) << 4)  /* Цифровой фильтр на входе ETR.
                                             * (Где зафиксирован сигнал) */

/*
 * Регистр TIM_STATUS
 */
#define ARM_TIM_CNT_ZERO_EVENT      (1 << 0)    /* Событие совпадения CNT с нулем */
#define ARM_TIM_CNT_ARR_EVENT       (1 << 1)    /* Событие совпадения CNT с ARR */
#define ARM_TIM_ETR_RE_EVENT        (1 << 2)    /* Событие переднего фронта на входе ETR */
#define ARM_TIM_ETR_FE_EVENT        (1 << 3)    /* Событие заднего фронта на входе ETR */
#define ARM_TIM_BRK_EVENT           (1 << 4)    /* Триггерированное по PCLK состояние входа BRK,
                                                 * 0 – BRK == 0, 1 – BRK == 1 */
#define ARM_TIM_CCR_CAP_EVENT(x)    ((x) << 5)  /* Событие переднего фронта на входе CAP каналов таймера */
#define ARM_TIM_CCR_REF_EVENT(x)    ((x) << 9)  /* Событие переднего фронта на входе REF каналов таймера */
#define ARM_TIM_CCR_CAP1_EVENT(x)   ((x) << 13) /* Событие переднего фронта на входе CAP1 каналов таймера */

/*
 * Регистр TIM_IE
 */
/* Флаг разрешения прерывания по событию совпадения CNT и нуля */
#define ARM_TIM_CNT_ZERO_EVENT_IE   (1 << 0)
/* Флаг разрешения прерывания по событию совпадения CNT и ARR */
#define ARM_TIM_CNT_ARR_EVENT_IE    (1 << 1)
/* Флаг разрешения прерывания по переднему фронту на входе ETR */
#define ARM_TIM_ETR_RE_EVENT_IE     (1 << 2)
/* Флаг разрешения прерывания по заднему фронту на входе ETR */
#define ARM_TIM_ETR_FE_EVENT_IE     (1 << 3)
/* Флаг разрешения прерывания по событию переднего фронта на
 * выходе CAP каналов таймера. n - номер канала */
#define ARM_TIM_CCR_CAP_EVENT_IE(n) ((1 << (n)) << 5)
/* Флаг разрешения прерывания по событию переднего фронта на
 * выходе REF каналов таймера. n - номер канала */
#define ARM_TIM_CCR_CCR_EVENT_IE(n) ((1 << (n)) << 9)
/* Флаг разрешения прерывания по событию переднего фронта на
 * выходе CAP1 каналов таймера. n - номер канала */
#define ARM_TIM_CCR_CAP1_EVENT_IE(n)    ((1 << (n)) << 13)

/*
 * Регистр TIM_DMA_RE
 */
/* Флаг разрешения запроса DMA по событию совпадения CNT и нуля */
#define ARM_TIM_CNT_ZERO_EVENT_RE   (1 << 0)
/* Флаг разрешения запроса DMA по событию совпадения CNT и ARR */
#define ARM_TIM_CNT_ARR_EVENT_RE    (1 << 1)
/* Флаг разрешения запроса DMA по переднему фронту на входе ETR */
#define ARM_TIM_ETR_RE_EVENT_RE     (1 << 2)
/* Флаг разрешения запроса DMA по заднему фронту на входе ETR */
#define ARM_TIM_ETR_FE_EVENT_RE     (1 << 3)
/* Флаг разрешения запроса DMA по событию переднего фронта на
 * выходе CAP каналов таймера. n - номер канала */
#define ARM_TIM_CCR_CAP_EVENT_RE(n) ((1 << (n)) << 5)
/* Флаг разрешения запроса DMA по событию переднего фронта на
 * выходе REF каналов таймера. n - номер канала */
#define ARM_TIM_CCR_CCR_EVENT_RE(n) ((1 << (n)) << 9)
/* Флаг разрешения запроса DMA по событию переднего фронта на
 * выходе CAP1 каналов таймера. n - номер канала */
#define ARM_TIM_CCR_CAP1_EVENT_RE(n)    ((1 << (n)) << 13)

/*------------------------------------------------------
 * Battery backup
 */
typedef struct
{
    arm_reg_t BKP_REG_00;       /* Регистр аварийного сохранения 0 */
    unsigned reserved1 [13];
    arm_reg_t BKP_REG_0E;       /* Регистр аварийного сохранения 14 */
    arm_reg_t BKP_REG_0F;       /* Регистр аварийного сохранения 15 и
                                 * управления блоками RTC, LSE, LSI и HSI */
    arm_reg_t RTC_CNT;          /* Регистр основного счетчика часов реального времени */
    arm_reg_t RTC_DIV;          /* Регистр предварительного делителя основного счетчика */
    arm_reg_t RTC_PRL;          /* Регистр основания счета предварительного делителя */
    arm_reg_t RTC_ALRM;         /* Регистр значения для сравнения основного счетчика и
                                 * выработки сигнала ALRF */
    arm_reg_t RTC_CS;           /* Регистр управления и состояния флагов
                                 * часов реального времени */
} BACKUP_t;

#define ARM_BACKUP      ((BACKUP_t*) ARM_BKP_BASE)

/*
 * Регистр BKP_REG_0E.
 */
#define ARM_BKP_REG_0E_LOW          (7 << 0)    /* Выбор режима работы регулятора 1.8В */
#define ARM_BKP_REG_0E_SELECT_RI    (7 << 3)    /* Выбор дополнительной нагрузки для
                                                 * регулятора 1.8В */
#define ARM_BKP_REG_0E_JTAG_A       (1 << 6)    /* Разрешение работы порта JTAG A */
#define ARM_BKP_REG_0E_JTAG_B       (1 << 7)    /* Разрешение работы порта JTAG B */
#define ARM_BKP_REG_0E_TRIM         (7 << 8)    /* Коэффициент настройки опорного
                                                 * напряжения регулятора */
#define ARM_BKP_REG_0E_FPOR         (1 << 11)   /* Флаг срабатывания POR */

/*------------------------------------------------------
 * Universal Serial Bus
 */
typedef struct
{
    arm_reg_t CTRL;     // Управление очередью нулевой оконечной точки
    arm_reg_t STS;      // Состояние оконечной точки
    arm_reg_t TS;       // Состояние типа передачи оконечной точки
    arm_reg_t NTS;      // Состояние передачи NAK оконечной точки
} EndPointStatusRegs_t;

typedef struct
{
    arm_reg_t RXFD;     // Принятые данные оконечной точки
    unsigned gap1;
    arm_reg_t RXFDC_L;  // Число данных в оконечной точке (мл. часть)
    arm_reg_t RXFDC_H;  // Число данных в оконечной точке (ст. часть)
    arm_reg_t RXFC;     // Управление очередью приема оконечной точки
    unsigned gap2 [11];
    arm_reg_t TXFD;     // Данные для передачи через оконечную точку
    unsigned gap3 [3];
    arm_reg_t TXFC;     // Управление очередью передачи оконечной точки
    unsigned gap4 [11];
} EndPointFifoRegs_t;

typedef struct
{
    // Host Regs
    arm_reg_t HTXC;         // Регистр управления передачей пакетов со стороны хоста
    arm_reg_t HTXT;         // Регистр задания типа передаваемых пакетов со стороны хоста
    arm_reg_t HTXLC;        // Регистр управления линиями шины USB
    arm_reg_t HTXSE;        // Регистр управление автоматической отправки SOF
    arm_reg_t HTXA;         // Регистр задания адреса устройства для отправки пакета
    arm_reg_t HTXE;         // Регистр задания номера оконечной точки для отправки пакета
    arm_reg_t HFN_L;        // Регистр задания номера фрейма для отправки SOF (мл. часть)
    arm_reg_t HFN_H;        // Регистр задания номера фрейма для отправки SOF (ст. часть)
    arm_reg_t HIS;          // Регистр флагов событий контроллера хостa
    arm_reg_t HIM;          // Регистр флагов разрешения прерываний по событиям контроллера хоста
    arm_reg_t HRXS;         // Регистр состояния очереди приема данных хоста
    arm_reg_t HRXP;         // Регистр отображения PID принятого пакета
    arm_reg_t HRXA;         // Регистр отображения адреса устройства, от которого принят пакет
    arm_reg_t HRXE;         // Регистр отображения номер оконечной точки, от которой принят пакет
    arm_reg_t HRXCS;        // Регистр отображения состояния подсоединения устройства
    arm_reg_t HSTM;         // Регистр расчета времени фрейма
    unsigned gap1 [16];
    arm_reg_t HRXFD;        // Данные очереди приема
    unsigned gap2;
    arm_reg_t HRXDC_L;      // Число принятых данных в очереди (мл. часть)
    arm_reg_t HRXDC_H;      // Число принятых данных в очереди (ст. часть)
    arm_reg_t HRXFC;        // Управление очередью приема
    unsigned gap3 [11];
    arm_reg_t HTXFD;        // Данные для передачи
    unsigned gap4 [3];
    arm_reg_t HTXFC;        // Управление очередью передачи
    unsigned gap5 [11];

    // Slave Regs
    EndPointStatusRegs_t SEPS [4];

    arm_reg_t SC;           // Управление контроллеров SLAVE
    arm_reg_t SLS;          // Отображение состояния линий USB шины
    arm_reg_t SIS;          // Флаги событий контроллера SLAVE
    arm_reg_t SIM;          // Флаги разрешения прерываний от контроллера SLAVE
    arm_reg_t SA;           // Функциональный адрес контроллера
    arm_reg_t SFN_L;        // Номер фрейма (мл. часть)
    arm_reg_t SFN_H;        // Номер фрейма (ст. часть)
    unsigned gap6 [9];

    EndPointFifoRegs_t SEPF [4];

    arm_reg_t HSCR;         // Общее управление для контроллера USB интерфейса
    arm_reg_t HSVR;         // Версия аппаратного контроллера USB интерфейса
} USB_t;

#define ARM_USB         ((USB_t*) ARM_USB_BASE)

/*
 * HSCR
 */
#define ARM_USB_HOST_MODE           (1 << 0)
#define ARM_USB_RESET_CORE          (1 << 1)
#define ARM_USB_EN_TX               (1 << 2)
#define ARM_USB_EN_RX               (1 << 3)
#define ARM_USB_D_PLUS_PULLUP       (1 << 4)
#define ARM_USB_D_PLUS_PULLDOWN     (1 << 5)
#define ARM_USB_D_MINUS_PULLUP      (1 << 6)
#define ARM_USB_D_MINUS_PULLDOWN    (1 << 7)

/*
 * HXTC
 */
#define ARM_USB_TREQ                (1 << 0)
#define ARM_USB_SOFSYNC             (1 << 1)
#define ARM_USB_PREEN               (1 << 2)
#define ARM_USB_ISOEN               (1 << 3)

/*
 * HTXT, Slave TS
 */
#define ARM_USB_SETUP_TRANS         0
#define ARM_USB_IN_TRANS            1
#define ARM_USB_OUTDATA_TRANS       2 // for TS
#define ARM_USB_OUTDATA0_TRANS      2
#define ARM_USB_OUTDATA1_TRANS      3

/*
 * HTXLC
 */
#define ARM_USB_TXLC(x)             ((x) & 0x3)
#define ARM_USB_DC                  (1 << 2)
#define ARM_USB_FSPL                (1 << 3)
#define ARM_USB_FSLR                (1 << 4)

/*
 * HIS, HIM
 */
#define ARM_USB_TDONE               (1 << 0)
#define ARM_USB_RESUME              (1 << 1)
#define ARM_USB_CONEV               (1 << 2)
#define ARM_USB_SOFS                (1 << 3)

/*
 * HRXS
 */
#define ARM_USB_CRCERR              (1 << 0)
#define ARM_USB_BSERR               (1 << 1)
#define ARM_USB_RXOF                (1 << 2)
#define ARM_USB_RXTO                (1 << 3)
#define ARM_USB_NAK_RXED            (1 << 4)
#define ARM_USB_STALL_RXED          (1 << 5)
#define ARM_USB_ACK_RXED            (1 << 6)
#define ARM_USB_DATASEQ             (1 << 7)

/*
 * Slave CTRL
 */
#define ARM_USB_EPEN                (1 << 0)
#define ARM_USB_EPRDY               (1 << 1)
#define ARM_USB_EPDATASEQ           (1 << 2)
#define ARM_USB_EPSSTALL            (1 << 3)
#define ARM_USB_EPISOEN             (1 << 4)

/*
 * Slave STS
 */
#define ARM_USB_SC_CRC_ERR          (1 << 0)
#define ARM_USB_SC_BS_ERR           (1 << 1)
#define ARM_USB_SC_RXOF             (1 << 2)
#define ARM_USB_SC_RXTO             (1 << 3)
#define ARM_USB_NAK_SENT            (1 << 4)
#define ARM_USB_SC_STALL_SENT       (1 << 5)
#define ARM_USB_SC_ACK_RXED         (1 << 6)
#define ARM_USB_SC_DATA_SEQ         (1 << 7)

/*
 * Slave TS, NTS
 */
#define ARM_USB_SC_SETUP_TRANS      0
#define ARM_USB_SC_IN_TRANS         1
#define ARM_USB_SC_OUTDATA_TRANS    2

/*
 * SC
 */
#define ARM_USB_SCGEN               (1 << 0)
#define ARM_USB_SCTXL_D_MINUS       (1 << 1)
#define ARM_USB_SCTXL_D_PLUS        (1 << 2)
#define ARM_USB_SCDC                (1 << 3)
#define ARM_USB_SCFSP               (1 << 4)
#define ARM_USB_SCFSR               (1 << 5)

/*
 * SLS
 */
#define ARM_USB_SCRXLS_RESET        (1 << 0)
#define ARM_USB_SCRXLS_LS           (1 << 1)
#define ARM_USB_SCRXLS_FS           (1 << 2)

/*
 * SIS, SIM
 */
#define ARM_USB_SC_TDONE             (1 << 0)
#define ARM_USB_SC_RESUME           (1 << 1)
#define ARM_USB_SC_RESET_EV         (1 << 2)
#define ARM_USB_SC_SOF_REC          (1 << 3)
#define ARM_USB_SC_NAK_SENT         (1 << 4)

/*------------------------------------------------------
 * DMA Controller
 */
typedef struct
{
    arm_reg_t STATUS;               // DMA status
    arm_reg_t CONFIG;               // DMA configuration
    arm_reg_t CTRL_BASE_PTR;        // Channel control data base pointer
    arm_reg_t ALT_CTRL_BASE_PTR;    // Channel alternate control data base pointer
    arm_reg_t WAITONREQ_STATUS;     // Channel wait on request status
    arm_reg_t CHNL_SW_REQUEST;      // Channel software request
    arm_reg_t CHNL_USEBURST_SET;    // Channel useburst set
    arm_reg_t CHNL_USEBURST_CLR;    // Channel useburst clear
    arm_reg_t CHNL_REQ_MASK_SET;    // Channel request mask set
    arm_reg_t CHNL_REQ_MASK_CLR;    // Channel request mask clear
    arm_reg_t CHNL_ENABLE_SET;      // Channel enable set
    arm_reg_t CHNL_ENABLE_CLR;      // Channel enable clear
    arm_reg_t CHNL_PRI_ALT_SET;     // Channel primary-alternate set
    arm_reg_t CHNL_PRI_ALT_CLR;     // Channel primary-alternate clear
    arm_reg_t CHNL_PRIORITY_SET;    // Channel priority set
    arm_reg_t CHNL_PRIORITY_CLR;    // Channel priority clear
    unsigned reserved0 [3];
    arm_reg_t ERR_CLR;              // Bus error clear
} DMA_Controller_t;

typedef struct
{
    arm_reg_t INTEGRATION_CFG;
    unsigned reserved0;
    arm_reg_t STALL_STATUS;
    unsigned reserved1;
    arm_reg_t REQ_STATUS;
    unsigned reserved2;
    arm_reg_t SREQ_STATUS;
    unsigned reserved3;
    arm_reg_t DONE_SET;
    arm_reg_t DONE_CLR;
    arm_reg_t ACTIVE_SET;
    arm_reg_t ACTIVE_CLR;
    unsigned reserved4 [5];
    arm_reg_t ERR_SET;
} DMA_Test_t;

typedef struct
{
    arm_reg_t PERIPH_ID4;   // Peripheral identification 4
    unsigned reserved0[3];
    arm_reg_t PERIPH_ID0;
    arm_reg_t PERIPH_ID1;
    arm_reg_t PERIPH_ID2;
    arm_reg_t PERIPH_ID3;
} DMA_Periph_Identification_t;

typedef struct
{
    arm_reg_t PCELL_ID0;    // PrimeCell identification 0
    arm_reg_t PCELL_ID1;
    arm_reg_t PCELL_ID2;
    arm_reg_t PCELL_ID3;
} DMA_PrimeCell_Identification_t;

// Channel control data structure
typedef struct
{
    arm_reg_t SOURCE_END_POINTER;
    arm_reg_t DEST_END_POINTER;
    arm_reg_t CONTROL;
    arm_reg_t UNUSED;
} DMA_Data_t;

typedef struct
{
    DMA_Data_t PRIMARY_CH [32];
} DMA_PrimaryData_t;

typedef struct
{
    DMA_Data_t ALT_CH [32];
} DMA_AltData_t;

#define ARM_DMA                 ((DMA_Controller_t*) ARM_DMA_BASE)
#define ARM_DMA_Test            ((DMA_Test_t*) (ARM_DMA_BASE + 0x0E00))
#define ARM_DMA_PeriphID        ((DMA_Periph_Identification_t*) (ARM_DMA_BASE + 0x0FD0))
#define ARM_DMA_PrimeCellID     ((DMA_PrimeCell_Identification_t*) (ARM_DMA_BASE + 0x0FF0))

//======================================================================================
// DMA state register masks
//======================================================================================
#define ARM_DMA_CHANNEL_MASK    0x001F0000
#define ARM_DMA_CHANNEL1        0x00000000
#define ARM_DMA_CHANNEL2        0x00010000
#define ARM_DMA_CHANNEL3        0x00020000

#define ARM_DMA_STATE_MASK                          0x000000F0
#define ARM_DMA_STATE_IDLE                          0x00000000
#define ARM_DMA_STATE_READ_CH_CONTROLLER_DATA       0x00000010
#define ARM_DMA_STATE_READ_SRC_DATA_END_POINTER     0x00000020
#define ARM_DMA_STATE_READ_DEST_DATA_END_POINTER    0x00000030
#define ARM_DMA_STATE_READ_SRC_DATA                 0x00000040
#define ARM_DMA_STATE_WRITE_DEST_DATA               0x00000050
#define ARM_DMA_STATE_WAIT_REQUEST_CLR              0x00000060
#define ARM_DMA_STATE_WRITE_CH_CONTROLLER_DATA      0x00000070
#define ARM_DMA_STATE_STALLED                       0x00000080
#define ARM_DMA_STATE_DONE                          0x00000090
#define ARM_DMA_STATE_PERIPH_SCT_GATH_TRANS         0x000000A0
#define ARM_DMA_STATE_ENABLE                        0x00000001
//======================================================================================
// DMA configuration register masks
//======================================================================================
#define ARM_DMA_CFG_CH_PROT1    0x00000020
#define ARM_DMA_CFG_CH_PROT2    0x00000040
#define ARM_DMA_CFG_CH_PROT3    0x00000080
#define ARM_DMA_ENABLE          0x00000001
#define ARM_DMA_DISABLE_ALL     0xFFFFFFFF
#define ARM_DMA_SELECT(CHANNEL) (0x00000001<<(CHANNEL))
#define ARM_DMA_ERR_CLR         0x00000001
//======================================================================================
// DMA Control data configuration masks
//======================================================================================
#define ARM_DMA_DST_INC(x)  ((x) << 30)
#define ARM_DMA_DST_SIZE(x) ((x) << 28)
#define ARM_DMA_SRC_INC(x)  ((x) << 26)
#define ARM_DMA_SRC_SIZE(x) ((x) << 24)
#define ARM_DMA_DST_PROT(x) ((x) << 21)
#define ARM_DMA_SRC_PROT(x) ((x) << 18)
#define ARM_DMA_BYTE        0
#define ARM_DMA_HALFWORD    1
#define ARM_DMA_WORD        2
#define ARM_DMA_ADDR_NOINC  3
//======================================================================================
// R_power bits, DMA_PrimaryControlData->xxx_CONTROL |= xxx<<15 */
//======================================================================================
#define ARM_DMA_ALWAYS_ARBITR   0x00000000
#define ARM_DMA_AFTER2_ARBITR   0x00000001
#define ARM_DMA_AFTER4_ARBITR   0x00000002
#define ARM_DMA_AFTER8_ARBITR   0x00000003
#define ARM_DMA_AFTER16_ARBITR  0x00000004
#define ARM_DMA_AFTER32_ARBITR  0x00000005
#define ARM_DMA_AFTER64_ARBITR  0x00000006
#define ARM_DMA_AFTER128_ARBITR 0x00000007
#define ARM_DMA_AFTER256_ARBITR 0x00000008
#define ARM_DMA_AFTER512_ARBITR 0x00000009
#define ARM_DMA_NOT_ARBITR      0x0000000F
//======================================================================================
// n_minus_1 bits, DMA_PrimaryControlData->xxx_CONTROL |= xxx<<5
//======================================================================================
#define ARM_DMA_TRANSFERS(QUANTITY) ((QUANTITY-1)<<4)
#define ARM_DMA_RPOWER(QUANTITY)    ((QUANTITY-1)<<14)

#define ARM_DMA_NEXT_USEBURST   0x00000008
//======================================================================================
// DMA cycle bits
//======================================================================================
#define ARM_DMA_STOP            0x00000000
#define ARM_DMA_BASIC           1
#define ARM_DMA_AUTOREQ         2
#define ARM_DMA_PINGPONG        3
#define ARM_DMA_MEMSG_PDS       4
#define ARM_DMA_MEMSG_ADS       5
#define ARM_DMA_PERIPHSG_PDS    6
#define ARM_DMA_PERIPHSG_ADS    7

/*------------------------------------------------------
 * Описание регистров контроллера Flash памяти программ.
 */
typedef struct
{
    arm_reg_t CMD;      /* Управление Flash-памятью */
    arm_reg_t ADR;      /* Адрес (словный) */
    arm_reg_t DI;       /* Данные для записи */
    arm_reg_t DO;       /* Считанные данные */
    arm_reg_t KEY;      /* Ключ */
} EEPROM_t;

#define ARM_EEPROM      ((EEPROM_t*) ARM_EEPROM_BASE)

/*
 * Регистр EEPROM CMD
 */
/*
 * Переключение контроллера памяти EEPROM на
 * регистровое управление. Не может производиться
 * при исполнении программы из области EERPOM.
 * 0 – управление EERPOM от ядра, рабочий режим
 * 1 – управление от регистров, режим программирования
 */
#define ARM_EEPROM_CMD_CON  0x00000001
/*
 * Запись в память EERPOM (в режиме программирования)
 * 0 – нет записи
 * 1 – есть запись
 */
#define ARM_EEPROM_CMD_WR   0x00000002
/*
 * Чтение из памяти EERPOM (в режиме программирования)
 * 0 – нет чтения
 * 1 – есть чтение
 */
#define ARM_EEPROM_CMD_RD   0x00000004
/*
 * Задержка памяти программ при чтении
 */
#define ARM_EEPROM_CMD_DELAY_MASK   0x00000038

#define ARM_EEPROM_CMD_DELAY_0  0x00000000      /* 0 тактов - до 25 МГц */
#define ARM_EEPROM_CMD_DELAY_1  0x00000008      /* 1 такт - до 50 МГц */
#define ARM_EEPROM_CMD_DELAY_2  0x00000010      /* 2 такта - до 75 МГц */
#define ARM_EEPROM_CMD_DELAY_3  0x00000018      /* 3 такта - до 100 МГц */
#define ARM_EEPROM_CMD_DELAY_4  0x00000020      /* 4 такта - до 125 МГц */
#define ARM_EEPROM_CMD_DELAY_5  0x00000028      /* 5 тактов - до 150 МГц */
#define ARM_EEPROM_CMD_DELAY_6  0x00000030      /* 6 тактов - до 175 МГц */
#define ARM_EEPROM_CMD_DELAY_7  0x00000038      /* 7 тактов - до 200 МГц */

/*
 * Выдача адреса ADR[16:9]
 * 0 – не разрешено
 * 1 - разрешено
 */
#define ARM_EEPROM_CMD_XE   0x00000040
/*
 * Выдача адреса ADR[8:2]
 * 0 – не разрешено
 * 1 – разрешено
 */
#define ARM_EEPROM_CMD_YE   0x00000080
/*
 * Усилитель считывания
 * 0 – не включен
 * 1 – включен
 */
#define ARM_EEPROM_CMD_SE   0x00000100
/*
 * Работа с блоком информации
 * 0 – основная память
 * 1 – информационный блок
 */
#define ARM_EEPROM_CMD_IFREN    0x00000200
/*
 * Стереть строку с адресом ADR[16:9].
 * ADR[8:0] значения не имеет.
 * 0 – нет стирания
 * 1 – стирание
 */
#define ARM_EEPROM_CMD_ERASE    0x00000400
/*
 * Стереть весь блок, при ERASE=1
 * 0 – нет стирания
 * 1 – стирание
 */
#define ARM_EEPROM_CMD_MAS1     0x00000800
/*
 * Записать данные по ADR[16:2] из регистра EERPOM_DI
 * 0 – нет записи
 * 1 – есть запись
 */
#define ARM_EEPROM_CMD_PROG     0x00001000
/*
 * Операции записи или стирания
 * 0 – при чтении
 * 1 - при записи или стирании
 */
#define ARM_EEPROM_CMD_NVSTR    0x00002000

/*------------------------------------------------------
 * Контроллер CAN.
 */
typedef struct
{
    arm_reg_t ID;       /* Идентификатор сообщения */
    arm_reg_t DLC;      /* Длина и формат сообщения */
    arm_reg_t DATAL;    /* Младшая часть данных */
    arm_reg_t DATAH;    /* Старшая часть данных */
} CAN_BUF_t;

typedef struct
{
    arm_reg_t MASK;     /* Маска для приема сообщения */
    arm_reg_t FILTER;   /* Фильтр для приема сообщения */
} CAN_MASK_t;

typedef struct
{
    arm_reg_t CONTROL;      /* Управление */
    arm_reg_t STATUS;       /* Состояние */
    arm_reg_t BITTMNG;      /* Задание скорости работы */
    arm_reg_t reserved0;
    arm_reg_t INT_EN;       /* Разрешение прерываний */
    arm_reg_t reserved1;
    arm_reg_t reserved2;
    arm_reg_t OVER;         /* Границы счетчика ошибок */
    arm_reg_t RXID;         /* Идентификатор принятого сообщения */
    arm_reg_t RXDLC;        /* Длина и формат принятого сообщения */
    arm_reg_t RXDATAL;      /* Младшая часть принятых данных */
    arm_reg_t RXDATAH;      /* Старшая часть принятых данных */
    arm_reg_t TXID;         /* Идентификатор передаваемого сообщения */
    arm_reg_t TXDLC;        /* Длина и формат передаваемого сообщения */
    arm_reg_t DATAL;        /* Младшая часть передаваемых данных */
    arm_reg_t DATAH;        /* Старшая часть передаваемых данных */
    arm_reg_t BUF_CON [32]; /* Управление буферами 1..32 */
    arm_reg_t INT_RX;       /* Разрешение прерываний от приемных буферов */
    arm_reg_t RX;           /* Флаги RX_FULL от приемных буферов */
    arm_reg_t INT_TX;       /* Разрешение прерываний от передающих буферов */
    arm_reg_t TX;           /* Флаги ~TX_REQ от передающих буферов */
    arm_reg_t reserved3 [76];
    CAN_BUF_t BUF [32];     /* Буферы 1..32: ID, DLC, DATA */
    arm_reg_t reserved4 [64];
    CAN_MASK_t MASK [32];   /* Маски и фильтры для приёма в буферы 1..32 */
} CAN_t;

#define ARM_CAN1        ((CAN_t*) ARM_CAN1_BASE)
#define ARM_CAN2        ((CAN_t*) ARM_CAN2_BASE)

/*
 * Регистр CAN CONTROL - управление контроллером
 */
#define CAN_CONTROL_EN      (1 << 0)    /* Разрешение работы */
#define CAN_CONTROL_ROM     (1 << 1)    /* Только на приём */
#define CAN_CONTROL_STM     (1 << 2)    /* Режим самотестирования */
#define CAN_CONTROL_SAP     (1 << 3)    /* Подтверждаем приём собственных пакетов */
#define CAN_CONTROL_ROP     (1 << 4)    /* Принимаем собственные пакеты */

/*
 * Регистр CAN STATUS - состояние контроллера
 */
#define CAN_STATUS_TEC(s)       ((s) >> 24) /* Счетчик ошибок передатчика */
#define CAN_STATUS_REC(s)       ((s) >> 16 & 0xFF) /* Счетчик ошибок приемника */
#define CAN_STATUS_TEC8         (1 << 12)   /* TEC более 255 */
#define CAN_STATUS_REC8         (1 << 11)   /* REC более 255 */
#define CAN_STATUS_BUS_OFF      (1 << 10)   /* Ожидается восстановление шины */
#define CAN_STATUS_ERR_ACTIVE   (1 << 9)    /* Отсылается флаг пассивной ошибки */
#define CAN_STATUS_ID_LOWER     (1 << 8)    /* При передаче был проигран арбитраж */
#define CAN_STATUS_ERR_ACK      (1 << 7)    /* Ошибка подтверждения приема */
#define CAN_STATUS_ERR_FRAME    (1 << 6)    /* Ошибка формата пакета */
#define CAN_STATUS_ERR_CRC      (1 << 5)    /* Ошибка контрольной суммы пакета */
#define CAN_STATUS_ERR_BITSTUFF (1 << 4)    /* Ошибка вставленных битов пакета */
#define CAN_STATUS_ERR_BIT      (1 << 3)    /* Ошибка передаваемых битов пакета */
#define CAN_STATUS_ERR_OVER     (1 << 2)    /* Превышение заданного уровня TEC и REC */
#define CAN_STATUS_TX_READY     (1 << 1)    /* Есть буфер готовый для отправки сообщений */
#define CAN_STATUS_RX_READY     (1 << 0)    /* Есть буфер с принятым сообщением */

/*
 * Регистр CAN BITTMNG - задание скорости работы
 */
#define CAN_BITTMNG_SB      (1 << 27)       /* Трехкратное семплирование */
#define CAN_BITTMNG_SJW(n)  ((n-1) << 25)   /* Размер фазы SJW */
#define CAN_BITTMNG_SEG2(n) ((n-1) << 22)   /* Размер фазы SEG2 */
#define CAN_BITTMNG_SEG1(n) ((n-1) << 19)   /* Размер фазы SEG1 */
#define CAN_BITTMNG_PSEG(n) ((n-1) << 16)   /* Размер фазы PSEG */
#define CAN_BITTMNG_BRP(n)  (n)             /* Предделитель системной частоты */

/*
 * Регистр CAN INT_EN - разрешение прерываний
 */
#define CAN_INT_EN_ERR_OVER (1 << 4)    /* Счётчик TEC или REC переполнился */
#define CAN_INT_EN_ERR      (1 << 3)    /* Возникла ошибка */
#define CAN_INT_EN_TX       (1 << 2)    /* Возможна передача */
#define CAN_INT_EN_RX       (1 << 1)    /* Принято сообщение */
#define CAN_INT_EN_GLB      (1 << 0)    /* Общее разрешение прерывания */

/*
 * Регистры CAN BUF_CON[0..31] - управление буферами
 */
#define CAN_BUF_CON_EN      (1 << 0)    /* Разрешение работы буфера */
#define CAN_BUF_CON_RX_ON   (1 << 1)    /* Режим работы буфера: на приём */
#define CAN_BUF_CON_OVER_EN (1 << 2)    /* Разрешение перезаписи принятого сообщения */
#define CAN_BUF_CON_RTR_EN  (1 << 3)    /* Ответить при приеме RTR в буфер */
#define CAN_BUF_CON_PRIOR_0 (1 << 4)    /* Приоритет при отправке */
#define CAN_BUF_CON_TX_REQ  (1 << 5)    /* Запрос на отправку сообщения */
#define CAN_BUF_CON_RX_FULL (1 << 6)    /* Флаг готовности приема */
#define CAN_BUF_CON_OVER_WR (1 << 7)    /* Флаг перезаписи принятого сообщения */

/*
 * Регистры CAN BUF[0..31].ID - идентификатор сообщения
 */
#define CAN_ID_EID_SHIFT    0               /* Сдвиг поля EID */
#define CAN_ID_EID_MASK     0x3FFFF         /* Маска поля EID */
#define CAN_ID_SID_SHIFT    18              /* Сдвиг поля SID */
#define CAN_ID_SID_MASK     (0x7FF << 18)   /* Маска поля SID */

/*
 * Регистры CAN BUF[0..31].DLC - длина и формат сообщения
 */
#define CAN_DLC_LEN(n)      ((n) & 15)      /* Длина данных в байтах */
#define CAN_DLC_RTR         (1 << 8)        /* Запрос обратного ответа */
#define CAN_DLC_R1          (1 << 9)        /* Всегда должно быть “1” */
#define CAN_DLC_R0          (1 << 10)       /* Всегда должно быть “0” */
#define CAN_DLC_SSR         (1 << 11)       /* Всегда должно быть “1” */
#define CAN_DLC_IDE         (1 << 12)       /* Расширенный формат */

/*---------------------------------------------------------
 * Контроллер интерфейса по ГОСТ Р52070-2003 (MIL-STD-1553)
 */

/* Количество слов данных в буфере контроллера (32 слова для 32-х подадресов) */
#define MIL_STD_DATA_WORDS_COUNT (32*32)
/* Индекс слова данных 0 (возможные значения: 0..31) в массиве слов данных DATA для подадреса sa (0..31) */
#define MIL_STD_SUBADDR_WORD_INDEX(sa) (32*(sa))

typedef struct
{
    arm_reg_t DATA[MIL_STD_DATA_WORDS_COUNT];  /* Память принимаемых/передаваемых данных */
    arm_reg_t CONTROL;  /* Регистр управления контроллером */
    arm_reg_t STATUS;  /* Регистр состояния контроллера */
    arm_reg_t ERROR;  /* Регистр ошибок контроллера */
    arm_reg_t CommandWord1;  /* Регистр командного слова 1 */
    arm_reg_t CommandWord2;  /* Регистр командного слова 2 */
    arm_reg_t ModeData;  /* Слово данных команды управления */
    arm_reg_t StatusWord1;  /* Регистр ответного слова 1 */
    arm_reg_t StatusWord2;  /* Регистр ответного слова 2 */
    arm_reg_t INTEN;  /* Регистр разрешения прерываний */
    arm_reg_t MSG;  /* Регистр декодирования сообщений */
} MIL_STD_1553B_t;

/* Контроллер интерфейса, канал 1 */
#define ARM_MIL_STD_1553B1 ((MIL_STD_1553B_t *)ARM_MIL_STD_1553B1_BASE)

/* Контроллер интерфейса, канал 2 */
#define ARM_MIL_STD_1553B2 ((MIL_STD_1553B_t *)ARM_MIL_STD_1553B2_BASE)

/*
 * CONTROL: регистр управления контроллером
 */
#define MIL_STD_CONTROL_MR (1 << 0)  /* Сброс контроллера */
#define MIL_STD_CONTROL_BCSTART (1 << 1)  /* Инициирует передачу сообщения в канал в режиме КШ */
#define MIL_STD_CONTROL_MODE(n) (((n) & 3) << 2)  /* Выбор режима работы контроллера. Значения режимов описаны ниже. */
#define MIL_STD_CONTROL_MODE_MASK (3 << 2)  /* Маска режимов контроллера. */

#define MIL_STD_MODE_BC 1  /* Режим контроллера шины (КШ) (BC - Bus Controller) */
#define MIL_STD_MODE_RT 2  /* Режим оконечного устройства (ОУ) (RT - Remote Terminal) */
#define MIL_STD_MODE_MON 3  /* Режим неадресуемого монитора (М) */

/* Блокировка передатчика основного канала */
#define MIL_STD_CONTROL_TRA (1 << 4)
/* Блокировка передатчика резервного канала */
#define MIL_STD_CONTROL_TRB (1 << 5)
/* Адрес оконечного устройства (0..31) */
#define MIL_STD_CONTROL_ADDR_SHIFT 6
#define MIL_STD_CONTROL_ADDR(n) (((n) & 0x1f) << MIL_STD_CONTROL_ADDR_SHIFT)
#define MIL_STD_CONTROL_ADDR_MASK (0x1f << MIL_STD_CONTROL_ADDR_SHIFT)
/* Делитель частоты MAN_CLK до 1 МГц (1..127). Частота MAN_CLK обязательно должна быть не более 120 МГц и кратна 8. */
#define MIL_STD_CONTROL_DIV(n) (((n) & 0x7f) << 11)
/* Сброс ошибок в режиме ОУ */
#define MIL_STD_CONTROL_RERR (1 << 18)

/*
 * STATUS: регистр состояния контроллера
 */
#define MIL_STD_STATUS_IDLE (1 << 0)  /* Состояние контроллера */
#define MIL_STD_STATUS_RFLAGN (1 << 1)  /* Получено достоверное слово из канала */
#define MIL_STD_STATUS_VALMESS (1 << 2)  /* Успешное завершение транзакции в канале */
#define MIL_STD_STATUS_ERR (1 << 3)  /* Ошибка в сообщении */
#define MIL_STD_STATUS_RCVA (1 << 4)  /* Признак активности основного канала */
#define MIL_STD_STATUS_RCVB (1 << 5)  /* Признак активности резервного канала */

/*
 * ERROR: регистр ошибок контроллера
 */
#define MIL_STD_ERROR_NORCV (1 << 0)  /* Ошибка приёма */
#define MIL_STD_ERROR_MAN (1 << 1)  /* Ошибка декодирования NRZ кода:
                                     * 1 - ошибка в количестве принятых бит или ошибка в бите контроля нечётности
                                     * 0 – ошибок нет */
#define MIL_STD_ERROR_DSYC_SYNC (1 << 2)  /* Ошибка синхронизации данных в режиме КШ или ошибка синхронизации в режиме ОУ и М */
#define MIL_STD_ERROR_CSYC_SEQ (1 << 3)  /* Ошибка синхронизации команды в режиме КШ или ошибка после приёма команды в режиме ОУ и М */
#define MIL_STD_ERROR_GAP (1 << 4)  /* Недопустимая активность на шине */
#define MIL_STD_ERROR_CON (1 << 5)  /* Ошибка непрерывности сообщения */
#define MIL_STD_ERROR_PRO (1 << 6)  /* Ошибка в протоколе */

/*
 * CommandWord1 и CommandWord2: регистры КС 1 и 2.
 * В режиме ОУ и М доступен только на чтение, в режиме КШ только на запись.
 *
 * Количество принимаемых/передаваемых слов данных или код команды (0..31):
 * 0 - 32 слова
 * 1 - 1 слово
 * ...
 * 31 - 31 слово
 */
#define MIL_STD_COMWORD_WORDSCNT_CODE_SHIFT 0
#define MIL_STD_COMWORD_WORDSCNT_CODE(n) (((n) & 0x1f) << MIL_STD_COMWORD_WORDSCNT_CODE_SHIFT)
#define MIL_STD_COMWORD_WORDSCNT_CODE_MASK (0x1f << MIL_STD_COMWORD_WORDSCNT_CODE_SHIFT)
/* Подадрес (0..31), по которому в памяти располагаются принимаемые или передаваемые данные.
 * В случае передачи команды, содержит код 00000 или 11111. */
#define MIL_STD_COMWORD_SUBADDR_MODE_SHIFT 5
#define MIL_STD_COMWORD_SUBADDR_MODE(n) (((n) & 0x1f) << MIL_STD_COMWORD_SUBADDR_MODE_SHIFT)
#define MIL_STD_COMWORD_SUBADDR_MODE_MASK (0x1f << MIL_STD_COMWORD_SUBADDR_MODE_SHIFT)
/* Бит приёма/передачи:
 * 1 - режим работы ОУ-КШ (для КС1) или режим работы ОУ-ОУ (для КС2)
 * 0 - режим работы КШ-ОУ (для КС1) или КС не используется (для КС2) */
#define MIL_STD_COMWORD_RT_BC (1 << 10)
#define MIL_STD_COMWORD_BC_RT (0 << 10)
/* Адрес оконечного устройства (0..31), которому предназначено командное слово */
#define MIL_STD_COMWORD_ADDR(n) (((n) & 0x1f) << 11)

/*
 * StatusWord: регистр ответного слова
 */
#define MIL_STD_STATUS_NEISPR_OU (1 << 0)  /* Неисправность ОУ */
#define MIL_STD_STATUS_INTERFACE_CONTROL_RECEIVED (1 << 1)  /* Принято управление интерфейсом */
#define MIL_STD_STATUS_NEISPR_ABONENTA (1 << 2)  /* Неисправность абонента */
#define MIL_STD_STATUS_ABONENT_ZANYAT (1 << 3)  /* Абонент занят */
#define MIL_STD_STATUS_GROUP_COMMAND_RECEIVED (1 << 4)  /* Принята групповая команды */
#define MIL_STD_STATUS_QUERY (1 << 8)  /* Запрос на обслуживание */
#define MIL_STD_STATUS_ANSWER_WORD_TRANSMIT (1 << 9)  /* Передача ответного слова */
#define MIL_STD_STATUS_MSG_ERR (1 << 10)  /* Ошибка в сообщении */
#define MIL_STD_STATUS_ADDR_OU(n) (((n) & 0x1f) << 11)  /* Адрес ОУ */

/*
 * INTEN: регистр разрешения прерываний
 */
#define MIL_STD_INTEN_IDLEIE (1 << 0)  /* Прерывание неактивности контроллера */
#define MIL_STD_INTEN_RFLAGNIE (1 << 1)  /* Прерывание при приёме достоверного слова */
#define MIL_STD_INTEN_VALMESSIE (1 << 2)  /* Прерывание при успешном завершении транзакции в канале */
#define MIL_STD_INTEN_ERRIE (1 << 3)  /* Прерывание при возникновении ошибки в сообщении */

/*-----------------------------------
 * Описание регистров контроллера ЦАП
 */
typedef struct
{
    arm_reg_t DAC_CFG;
    arm_reg_t DAC1_DATA;
    arm_reg_t DAC2_DATA;
} DAC_t;

#define ARM_DAC         ((DAC_t*) ARM_DAC_BASE)

/*
 * Регистр DAC_CFG
 */

#define DAC1_REF            (1<<0)
#define DAC2_REF            (1<<1)
#define DAC1_ON             (1<<2)
#define DAC2_ON             (1<<3)
#define DAC1_DAC2_ASYNC     (1<<4);

/*-----------------------------------
 * Описание регистров контроллера АЦП
 */
typedef struct
{
    arm_reg_t ADC1_CFG;
    arm_reg_t ADC2_CFG;
    arm_reg_t ADC1_H_LEVEL;
    arm_reg_t ADC2_H_LEVEL;
    arm_reg_t ADC1_L_LEVEL;
    arm_reg_t ADC2_L_LEVEL;
    arm_reg_t ADC1_RESULT;
    arm_reg_t ADC2_RESULT;
    arm_reg_t ADC1_STATUS;
    arm_reg_t ADC2_STATUS;
    arm_reg_t ADC1_CHSEL;
    arm_reg_t ADC2_CHSEL;
} ADC_t;

#define ARM_ADC         ((ADC_t*) ARM_ADC_BASE)

/*
 * Регистр ADC1_CFG
 */
/* Включение АЦП */
#define ARM_CFG_REG_ADON    (1 << 0)
/* Начало преобразования. Запись “1” начинает
 * процесс преобразования, сбрасывается автоматически */
#define ARM_CFG_REG_GO      (1 << 1)
/* Выбор источника синхросигнала CLK работы ADC. Возможные значения см. ниже */
#define ARM_CFG_REG_CLKS    (1 << 2)
/* Выбор способа запуска АЦП. Возможные значения см. ниже */
#define ARM_CFG_REG_SAMPLE  (1 << 3)
/* Номер аналогового канала, по которому поступает сигнал для преобразования */
#define ARM_CFG_REG_CHS(x)  ((x) << 4)
/* Включение переключения каналов */
#define ARM_CFG_REG_CHCH    (1 << 9)
/* Разрешение автоматического контролирования уровней */
#define ARM_CFG_REG_RNGC    (1 << 10)
/* Выбор источника опорных напряжений. Возможные значения см. ниже */
#define ARM_CFG_M_REF       (1 << 11)
/* Выбор коэффициента деления входной частоты.
 * 0000 - CLK, 0001 - CLK/2, ..., 1111 - CLK/32768 */
#define ARM_CFG_REG_DIVCLK(x)   ((x) << 12)
/* Запускает работу двух АЦП одновременно, при этом биты
 * конфигурации второго АЦП, такие как Cfg_REG_DIVCLK,
 * Cfg_REG_ADON, Cfg_M_REF и Cfg_REG_CHS берутся из
 * регистра конфигурации первого */
#define ARM_CFG_SYNC_CONVER (1 << 16)
/* Включение датчика температуры и источника опорного напряжения */
#define ARM_TS_EN           (1 << 17)
/* Включение выходного усилителя для датчика температуры и
 * источника опорного напряжения */
#define ARM_TS_BUF_EN       (1 << 18)
/* Включение оцифровки датчика температуры
 * Должен использоваться совместно с выбором канала Cfg_REG_CHS = 31 */
#define ARM_SEL_TS          (1 << 19)
/* Включение оцифровки источника опорного напряжения на 1.23В */
#define ARM_SEL_VREF        (1 << 20)
/* Подстройка опорного напряжения */
#define ARM_TR(x)           ((x) << 21)
/* Задержка в тактах перед началом следующего преобразования после завершения
 * предыдущего при последовательном переборе каналов */
#define ARM_DELAY_GO(x)     ((x) << 25)
/* Задержка в тактах между началом преобразования ADC1 и ADC2 при
 * ADC последовательном переборе, либо работе на один канал */
#define ARM_DELAY_ADC(x)    ((x) << 28)

/*
 * Регистр ADC2_CFG - приведены только те поля, которые отличаются от регистра ADC1_CFG
 */
/* Выбор источника опорного напряжения 1.23В */
#define ARM_ADC1_OP         (1 << 17)
/* Выбор источника опорного напряжения 1.23В */
#define ARM_ADC2_OP         (1 << 18)

/* Источник синхросигнала CLK */
#define ARM_ADC_CPU_CKL         0
#define ARM_ADC_ADC_CKL         1
/* Способы запуска АЦП */
#define ARM_ADC_START_SINGLE    0   /* одиночный запуск */
#define ARM_ADC_START_SEQ       1   /* последовательный, автоматический запуск после
                                     * завершения предыдущего преобразования */

/* Выбор источника опорных напряжений */
#define ARM_ADC_REF_INT         0   /* внутреннее опорное напряжение (от AUcc и AGND) */
#define ARM_ADC_REF_EXT         1   /* внешнее опорное напряжение
                                     * (от ADC0_REF+ и ADC1_REF- для ADC1_CFG и
                                     * от датчика температуры для ADC2_CFG) */

/*
 * Регистры ADCx_STATUS
 */
/* Данные в регистре результата были перезаписаны, данный флаг
 * сбрасывается только при записи в регистр флагов */
#define ARM_FLG_REG_OVERWRITE   (1 << 0)
/* Флаг выставляется, когда результат преобразования выше верней
 * или ниже нижней границы автоматического контролирования
 * уровней. Очищается считыванием результата из регистра */
#define ARM_FLG_REG_AWOIFEN     (1 << 1)
/* Флаг выставляется, когда закончено преобразования и данные еще
 * не считаны. Очищается считыванием результата из регистра*/
#define ARM_FLG_REG_EOCIF       (1 << 2)
/* Флаг разрешения генерирования прерывания по событию Flg_REG_AWOIFEN */
#define ARM_AWOIF_IE            (1 << 3)
/* Флаг разрешения генерирования прерывания по событию Flg_REG_ECOIF */
#define ARM_ECOIF_IE            (1 << 4)

/*
 * Регистры ADCx_CHSEL: выбор канала АЦП
 */
#define ARM_ADC_CHANNEL(n)  (1 << (n))  /* Номер канала */

/*---------------------------------------------------
 * Контроллер интерфейса по ГОСТ 18977-79 (ARINC 429)
 */

// Количество каналов для выдачи
#define ARINC_OUT_CHANNELS_CNT 4

// Количество каналов для приёма
#define ARINC_IN_CHANNELS_CNT 8

/* Контроллер интерфейса приёмников ARINC429 */
typedef struct
{
    arm_reg_t CONTROL1;  /* Регистр управления 1 приёмников */
    arm_reg_t CONTROL2;  /* Регистр управления 2 приёмников */
    arm_reg_t CONTROL3;  /* Регистр управления 3 приёмников */
    arm_reg_t STATUS1;   /* Регистр состояния 1 приёмников */
    arm_reg_t STATUS2;   /* Регистр состояния 2 приёмников */
    arm_reg_t CONTROL4;  /* Регистр управления 4 приёмников с ревизии 2*/
    arm_reg_t CONTROL5;  /* Регистр управления 5 приёмников с ревизии 2*/
    arm_reg_t CHANNEL;   /* Регистр номера канала приёмников */
    arm_reg_t LABEL;     /* FIFO меток */
    arm_reg_t DATA_R;    /* FIFO принимаемых данных */
} ARINC429R_t;

#define ARM_ARINC429R ((ARINC429R_t *) ARM_ARINC429R_BASE)

/* Контроллер интерфейса передатчиков ARINC429 */
typedef struct
{
    arm_reg_t CONTROL1;  /* Регистр управления 1 передатчиков */
    arm_reg_t CONTROL2;  /* Регистр управления 2 передатчиков */
    arm_reg_t STATUS;    /* Регистр состояния передатчиков */
    arm_reg_t DATA_T[4]; /* Регистры передаваемых данных */
    arm_reg_t CONTROL3;  /* Регистр управления 3 передатчиков с ревизии 2*/
    arm_reg_t CONTROL4;  /* Регистр управления 4 передатчиков с ревизии 4*/
} ARINC429T_t;

#define ARM_ARINC429T ((ARINC429T_t *) ARM_ARINC429T_BASE)

/* Структура слова ARINC-429 */
typedef struct
{
    union {
        unsigned raw;
        struct 
        {
            unsigned int label :  8;
            unsigned int sdi   :  2;
            unsigned int data  : 19;
            unsigned int ssm   :  2;
            unsigned int par   :  1;
        };
    };
} ARINC_msg_t;

#define SIZE_OF_ARINC_MSG	(4)

/*
 * CONTROL1: регистр управления №1 приёмников
 */
#define ARM_ARINC429R_CONTROL1_CH_EN(n) (1 << (((n) & 7) + 0))  /* Разрешение работы канала n (0..7) */
#define ARM_ARINC429R_CONTROL1_CLK(n) (1 << (((n) & 7) + 14))  /* Скорость приёма данных для канала n (0..7): 1 - 12,5 кГц, 0 - 100 кГц. */
#define ARM_ARINC429R_CONTROL1_DIV_LO(n) (((n) & 0xf) << 28)  /* Делитель частоты ядра до 1 МГц. Содержит младшие 4 разряда значения, на которое необходимо поделить частоту ядра, чтобы получить 1 МГц. */

/*
 * CONTROL2: регистр управления №2 приёмников
 */
#define ARM_ARINC429R_CONTROL2_DIV_HI(n) (((n) >> 4) & 7)  /* Делитель частоты ядра до 1 МГц. Содержит старшие 3 разряда значения, на которое необходимо поделить частоту ядра, чтобы получить 1 МГц. Значение частоты не может быть более 125 МГц. */
#define ARM_ARINC429R_CONTROL2_LB_EN(n) (1 << (((n) & 7) + 3))  /* Разрешение обнаружения меток для канала n (1..8):
                                                               * 1 - разрешено обнаружение меток в первых 8 принятых битах,
                                                               * 0 - обнаружение отключено, все принятые данные помещаются в FIFO. */
#define ARM_ARINC429R_CONTROL2_SD_EN(n) (1 << (((n) & 7) + 17))  /* Разрешение декодирования бит данных 9 и 10 для канала n (1..8):
                                                                * 1 - разрешено сравнение бит данных 9 и 10 со значением бит SDI1 и SDI2 соответствующего канала,
                                                                * 0 – декодирование отключено, все принятые данные помещаются в FIFO. */

/*
 * CONTROL3: регистр управления №3 приёмников
 */
#define ARM_ARINC429R_CONTROL3_SDI1(n) (1 << (((n) & 7) + 0))  /* Бит сравнения SDI1 для канала n (1..8). Значение бита сравнивается с битом 9 принимаемых данных, если установлен бит SD_EN соответствующего канала. */
#define ARM_ARINC429R_CONTROL3_SDI2(n) (1 << (((n) & 7) + 14))  /* Бит сравнения SDI2 для канала n (1..8). Значение бита сравнивается с битом 10 принимаемых данных, если установлен бит SD_EN соответствующего канала. */
#define ARM_ARINC429R_CONTROL3_INTEDR (1 << 28)  /* Разрешение прерывания наличие данных в FIFO:
                                                  * 1- разрешено прерывание, если FIFO приёма данных не пусто,
                                                  * 0 – прерывание запрещено. */
#define ARM_ARINC429R_CONTROL3_INTEER (1 << 29)  /* Разрешение прерывания ошибка приёма:
                                                  * 1 - разрешено прерывание при возникновении ошибки в скорости приёма или во времени паузы 4T между сообщениями (для сброса ошибки необходимо сбросить канал битом CH_EN),
                                                  * 0 – прерывание запрещено. */
#define ARM_ARINC429R_CONTROL3_INTEFF (1 << 30)  /* Разрешение прерывания FIFO полно:
                                                  * 1 - разрешено прерывание при переполнении FIFO данных,
                                                  * 0 - прерывание запрещено. */
#define ARM_ARINC429R_CONTROL3_INTEHF (1 << 31)  /* Разрешение прерывания FIFO наполовину полно:
                                                  * 1 - разрешено прерывание, если FIFO наполовину полно,
                                                  * 0 – прерывание запрещено. */

/*
 * STATUS1: регистр состояния №1 приёмников
 */
#define ARM_ARINC429R_STATUS1_DR(n) (1 << (((n) & 7) + 0))  /* Бит наличия данных в FIFO для канала n (1..8) */
#define ARM_ARINC429R_STATUS1_ERR(n) (1 << (((n) & 7) + 14))  /* Бит ошибки приёма для канала n (1..8) */

/*
 * STATUS2: регистр состояния №2 приёмников
 */
#define ARM_ARINC429R_STATUS2_FF(n) (1 << (((n) & 7) + 0))  /* Бит полноты FIFO для канала n (1..8) */
#define ARM_ARINC429R_STATUS2_HF(n) (1 << (((n) & 7) + 14))  /* Бит наполненности FIFO для канала n (1..8) */

/*
 * CHANNEL: Регистр номера канала приёмников
 */
#define ARM_ARINC429R_CHANNEL(n) ((n) & 7)  /* Бит выбора канала n (0..7) */

/*
 * CONTROL1, CONTROL2: регистры управления передатчиков
 * Для управления каналами 1 и 2 предназначен регистр CONTROL1,
 * для каналов 3 и 4 - регистр CONTROL2.
 */
#define ARM_ARINC429T_CONTROL_CH_EN(n) (1 << (((n) & 1) * 4 + 0))  /* Разрешение работы канала n (1..4) */
#define ARM_ARINC429T_CONTROL_CLK(n) (1 << (((n) & 1) * 4 + 1))  /* Скорость передачи данных по каналу n (1..4):
                                                                      * 1 - 12,5 кГц,
                                                                      * 0 - 100 кГц. */
#define ARM_ARINC429T_CONTROL_EN_PAR(n) (1 << (((n) & 1) * 4 + 2))  /* Разрешение 32 бита паритета для канала n (1..4):
                                                                         * 1 - разрешена передача 32-м битом паритета,
                                                                         * 0 – разрешена передача 32-м битом данных. */
#define ARM_ARINC429T_CONTROL_ODD(n) (1 << (((n) & 1) * 4 + 3))  /* Выбор чётности или нечётности бита паритета для канала n (1..4):
                                                                      * 1 - бит паритета формируется как дополнение до нечётности,
                                                                      * 0 - бит паритета формируется как дополнение до чётности */
#define ARM_ARINC429T_CONTROL_DIV(div) (((div) & 0x7f) << 8)  /* Делитель частоты ядра до 1 МГц (7 бит).
                                                               * Содержит значение, на которое необходимо поделить частоту ядра, чтобы получить 1 МГц. */
#define ARM_ARINC429T_CONTROL_INTE_FFT(n) (1 << (((n) & 1) * 3 + 15))  /* Разрешение прерывания FIFO полно канала n (1..4):
                                                                            * 1 - разрешено прерывание при переполнении FIFO данных,
                                                                            * 0 - прерывание запрещено */
#define ARM_ARINC429T_CONTROL_INTE_TXR(n) (1 << (((n) & 1) * 3 + 16))  /* Разрешение прерывания FIFO данных пусто канала n (1..4) */
#define ARM_ARINC429T_CONTROL_INTE_HFT(n) (1 << (((n) & 1) * 3 + 17))  /* Разрешение прерывания FIFO наполовину полно канала n (1..4) */

/*
 * STATUS: регистр состояния передатчиков
 */
#define ARM_ARINC429T_STATUS_TX_R(n) (((n) < 2) ? (1 << (3 * (n))): (1 << (3 * (n) + 2)))  /* Бит наличия данных в FIFO */
#define ARM_ARINC429T_STATUS_FFT(n)  (((n) < 2) ? (1 << (3 * (n) + 1)): (1 << (3 * (n) + 3)))  /* Бит полноты FIFO */
#define ARM_ARINC429T_STATUS_HFT(n)  (((n) < 2) ? (1 << (3 * (n) + 2)): (1 << (3 * (n) + 4)))  /* Бит наполненности FIFO */


#define ARM_ARINC429T_CONTROL3_DIV(div, ch) (((div) & 0xff) << (8*(ch)))  /* Делитель частоты ядра до 1 МГц TX (8 бит).*/
#define ARM_ARINC429R_CONTROL4_DIV(div, ch) (((div) & 0xff) << (8*(ch)))  /* Делитель частоты ядра до 1 МГц RX (8 бит).*/
#define ARM_ARINC429R_CONTROL5_DIV(div, ch) (((div) & 0xff) << (8*(ch-4)))  /* Делитель частоты ядра до 1 МГц RX (8 бит).*/


/*---------------------------------------
 * Описание регистров сторожевого таймера
 */
typedef struct
{
    arm_reg_t KR;
    arm_reg_t PR;
    arm_reg_t RLR;
    arm_reg_t SR;
} IWDG_t;

#define ARM_IWDG                ((IWDG_t *) ARM_IWDT_BASE)
/* Это значение должна записывать программа через определенные интервалы
 * времени. Иначе сторожевой таймер сгенерирует сброс */
#define ARM_IWDG_KEY_ALIVE      0xAAAA
/* Это значение должно быть записано в регистр KR для разрешения доступа
 * по записи к регистрам PR и RLR */
#define ARM_IWDG_KEY_UNBLOCK    0x5555
/* Это значение разрешает работу сторожевого таймера */
#define ARM_IWDG_KEY_START      0xCCCC

/* Делитель частоты сторожевого таймера */
#define ARM_IWDG_PR(x)          ((x) & 7)
/* Основание счета сторожевого таймера */
#define ARM_IWDG_RLR(x)         ((x) & 0xFFF)
/* Флаг обновления делителя частоты сторожевого таймера */
#define ARM_IWDG_PVU            (1 << 0)
/* Флаг обновления значения сторожевого таймера */
#define ARM_IWDG_RVU            (1 << 1)


/*----------------------------------------
 * Описание регистров контроллера Ethernet
 */
#if ARM_1986BE1_OLD_ETH
typedef struct
{
    volatile uint16_t    DELIMITER;
    volatile uint8_t     MAC_ADDR[6];
    volatile uint16_t    HASH[4];
    volatile uint16_t    IPG;
    volatile uint16_t    PSC;
    volatile uint16_t    BAG;
    volatile uint16_t    JITTER_WND;
    volatile uint16_t    R_CFG;
    volatile uint16_t    X_CFG;
    volatile uint16_t    G_CFG_LOW;
    volatile uint16_t    G_CFG_HI;
    volatile uint16_t    IMR;
    volatile uint16_t    IFR;
    volatile uint16_t    MDIO_CTRL;
    volatile uint16_t    MDIO_DATA;
    volatile uint16_t    R_HEAD;
    volatile uint16_t    X_TAIL;
    volatile uint16_t    R_TAIL;
    volatile uint16_t    X_HEAD;
    volatile uint16_t    STAT;
    volatile uint16_t    spare0;
    volatile uint16_t    PHY_CTRL;
    volatile uint16_t    PHY_STAT;
} __attribute__ ((packed)) ETH_t;
#else
typedef struct
{
    volatile uint16_t    DELIMITER;
    volatile uint8_t     MAC_ADDR[6];
    volatile uint8_t     HASH[8];
    volatile uint16_t    IPG;
    volatile uint16_t    PSC;
    volatile uint16_t    BAG;
    volatile uint16_t    JITTER_WND;
    volatile uint16_t    R_CFG;
    volatile uint16_t    X_CFG;
    volatile uint16_t    G_CFG_LOW;
    volatile uint16_t    G_CFG_HI;
    volatile uint16_t    IMR;
    volatile uint16_t    IFR;
    volatile uint16_t    MDIO_CTRL;
    volatile uint16_t    MDIO_DATA;
    volatile uint16_t    R_HEAD;
    volatile uint16_t    X_TAIL;
    volatile uint16_t    R_TAIL;
    volatile uint16_t    X_HEAD;
    volatile uint16_t    STAT;
    volatile uint16_t    spare0;
    volatile uint16_t    PHY_CTRL;
    volatile uint16_t    PHY_STAT;
} __attribute__ ((packed)) ETH_t;
#endif


#define ARM_ETH             ((volatile ETH_t *) ARM_ETH_REG_BASE)
#define ARM_ETH_BUF		    *((arm_reg_t *) ARM_ETH_BUF_BASE)
#define ARM_ETH_RX_FIFO     *((arm_reg_t *) ARM_ETH_BUF_BASE)
#define ARM_ETH_TX_FIFO     *((arm_reg_t *) (ARM_ETH_BUF_BASE + 0x4))


/*
 * G_CFG
 */
/* LOW */
#define ARM_ETH_COLWND(x)       (x)			/* Размер «окна коллизий». */
#define ARM_ETH_PAUSE_EN        (1 << 8)	/* Режим автоматической обработки пакета PAUSE. */
#define ARM_ETH_DTRM_EN         (1 << 9)	/* Режим детерминированного времени доставки. */
#define ARM_ETH_HD_EN           (1 << 10)	/* Полудуплексный режим работы. */
#define ARM_ETH_EXT_EN          (1 << 11)	/* Включение режима дополнения коротких пакетов */
#define ARM_ETH_BUFF_MODE(x)    ((x) << 12)	/* Режим работы буфера. */
#define ARM_ETH_RCLR_EN         (1 << 14)	/* Сброс регистров статуса(IFR) */

/* Hi */
#define ARM_ETH_XRST            (1 << 0)	/* Сброс передатчика. */
#define ARM_ETH_RRST            (1 << 1)	/* Сброс приемника. */
#define ARM_ETH_DLB             (1 << 2)	/* Режим КЗ. */
#define ARM_ETH_DBG_RF_EN       (1 << 12)	/* Разрешение автоматического изменения указателей FIFO приемника в режиме отладки. */
#define ARM_ETH_DBG_XF_EN       (1 << 13)	/* Разрешение автоматического изменения указателей FIFO передатчика. */
#define ARM_ETH_DBG_MODE(x)     ((x) << 14)	/* Режим работы в режиме отладки. */

/* Режим работы в режиме отладки. */
#define ARM_ETH_DBG_FREERUN		0
#define ARM_ETH_DBG_HALT		1
#define ARM_ETH_DBG_STOP		2

/* Режим работы буфера. */
#define ARM_ETH_BUFF_LINEAL     0	/* линейный режим; */
#define ARM_ETH_BUFF_AUTO       1	/* режим с автоматическим изменением указателей; */
#define ARM_ETH_BUFF_FIFO       2	/* режим FIFO; */

/*
 * X_CFG
 */
#define ARM_ETH_RTRYCNT(x)      (x)			/* Максимальное кол-во попыток отправки пакета */
#define ARM_ETH_IPG_EN          (1 << 4)	/* Режим выдержки паузы между отправкой пакетов. включен. */
#define ARM_ETH_CRC_EN          (1 << 5)	/* Дополнение пакета автоматически вычисленным CRC. */
#define ARM_ETH_PRE_EN          (1 << 6)	/* Дополнение пакета преамбулой. */
#define ARM_ETH_PAD_EN          (1 << 7)	/* Дополнение пакета до минимальной длины PAD-ами. */
#define ARM_ETH_EVNT_MODE(x)    ((x) << 8)	/* Выбор режима работы вывода EVNT[1]. */
#define ARM_ETH_MSB1ST          (1 << 12)	/* Порядок следования бит при приеме байтов данных. 1 – первым принимается MSB. */
#define ARM_ETH_BE              (1 << 13)	/* Порядок следования байт в слове. 1 – BigEndian. */
#define ARM_ETH_EN              (1 << 15)	/* Разрешение работы приемника/передатчика. */

#define ARM_ETH_EVNT_XFIFO_EMPTY        0	/* RFIFO пуст; */
#define ARM_ETH_EVNT_XFIFO_AEMPTY       1	/* RFIFO почти пуст; */
#define ARM_ETH_EVNT_XFIFO_HALF         2	/* RFIFO наполовину полон; */
#define ARM_ETH_EVNT_XFIFO_AFULL        3	/* RFIFO почти полон; */
#define ARM_ETH_EVNT_XFIFO_FULL         4	/* RFIFO полон; */
#define ARM_ETH_EVNT_TX_DONE            5	/* Отправка пакета завершена */
#define ARM_ETH_EVNT_TX_READ_WORD       6	/* передатчик считал слово данных из буфера */
#define ARM_ETH_EVNT_TX_NEXT_TRY        7 	/* Передатчик начал очередную попытку передачи пакета. */


/*
 * R_CFG
 */
#define ARM_ETH_MCA_EN          (1 << 0)	/* Прием пакетов с групповым MAC-адресом с фильтрацией по HAS-таблице.
												0 – выключен;
												1 – включен. */
#define ARM_ETH_BCA_EN          (1 << 1)	/* Прием пакетов с широковещательным MAC-адресом. */
#define ARM_ETH_UCA_EN          (1 << 2)	/* Прием пакетов с MAC-адресом, указанным в регистре MAC_Address. */
#define ARM_ETH_AC_EN           (1 << 3)	/* Прием пакетов без фильтрации MAC-адреса. */
#define ARM_ETH_EF_EN           (1 << 4)	/* Разрешение приема пакетов с ошибками. */
#define ARM_ETH_CF_EN           (1 << 5)	/* Разрешение приема управляющих пакетов. */
#define ARM_ETH_LF_EN           (1 << 6)	/* Разрешение приема пакетов длиной больше максимальной. */
#define ARM_ETH_SF_EN           (1 << 7)	/* Разрешение приема пакетов длиной меньше минимальной. */
/* ARM_ETH_EVNT_MODE(x)     - так же, как в X_CFG */
/* ARM_ETH_MSB1ST           - так же, как в X_CFG */
/* ARM_ETH_BE               - так же, как в X_CFG */
/* ARM_ETH_EN               - так же, как в X_CFG */

#define ARM_ETH_EVNT_RFIFO_NOT_EMPTY    0	/* RFIFO не пуст; */
#define ARM_ETH_EVNT_RFIFO_NOT_AEMPTY   1	/* RFIFO почти не пуст; */
#define ARM_ETH_EVNT_RFIFO_HALF         2	/* RFIFO наполовину пуст; */
#define ARM_ETH_EVNT_RFIFO_NOT_AFULL    3	/* RFIFO почти не полон; */
#define ARM_ETH_EVNT_RFIFO_NOT_FULL     4	/* RFIFO не полон; */
#define ARM_ETH_EVNT_RX_DONE            5	/* прием пакета завершен; */
#define ARM_ETH_EVNT_RX_WRITE_WORD      6	/* приемник положил данные в буфер; */
#define ARM_ETH_EVNT_RX_FAILED          7	/* приемник отбросил пакет. */

/*
 * IMR/IFR
 */
#define ARM_ETH_RF_OK           (1 << 0)	/* Индикатор успешно принятого пакета */
#define ARM_ETH_MISSED_F        (1 << 1)	/* Индикатор потери пакета из-за отсутствия места в буфере
приемника */
#define ARM_ETH_OVF             (1 << 2)	/* Индикатор переполнения буфера приемника */
#define ARM_ETH_SMB_ERR         (1 << 3)	/* Индикатор наличия ошибок в данных при приеме пакета */
#define ARM_ETH_CRC_ERR         (1 << 4)	/* Индикатор наличия несовпадения CRC пакета принятых данных с
CRC пакета */
#define ARM_ETH_CF              (1 << 5)	/* Индикатор приема управляющих пакетов */
#define ARM_ETH_LF              (1 << 6)	/* Индикатор приема пакета длинной больше максимальной */
#define ARM_ETH_SF              (1 << 7)	/* Индикатор приема пакета длинной меньше минимальной */
#define ARM_ETH_XF_OK           (1 << 8)	/* Индикатор успешной отправки пакета */
#define ARM_ETH_XF_ERR          (1 << 9)	/* Индикатор наличия ошибок при передаче пакета */
#define ARM_ETH_XF_UNDF         (1 << 10)	/* Индикатор опустошения буфера передатчика */
#define ARM_ETH_LC              (1 << 11)	/* Индикатор наличия LateCollision в линии */
#define ARM_ETH_CRS_LOST        (1 << 12)	/* Индикатор потери несущей во время передачи в полудуплексном
режиме работы */
#define ARM_ETH_MDIO_INT        (1 << 14)	/* Индикатор наличия прерывания по MDIO интерфейсу */
#define ARM_ETH_MII_RDY         (1 << 15)	/* Индикатор завершения текущей команды обмена по MDIO
интерфейсу */

/*
 * STAT
 */
#define ARM_ETH_R_EMPTY         (1 << 0)	/* буфер приемника пуст */
#define ARM_ETH_R_AEMPTY        (1 << 1)	/* буфер приемника почти пуст */
#define ARM_ETH_R_HALF          (1 << 2)	/* буфер приемника полуполон */
#define ARM_ETH_R_AFULL         (1 << 3)	/* буфер приемника почти полон */
#define ARM_ETH_R_FULL          (1 << 4)	/* буфер приемника полон */
#define ARM_ETH_R_COUNT(x)      ((x) << 5)	/* Кол-во принятых, но не считанных пакетов */
#define ARM_ETH_X_EMPTY         (1 << 8)	/* буфер передатчика пуст */
#define ARM_ETH_X_AEMPTY        (1 << 9)	/* буфер передатчика почти пуст */
#define ARM_ETH_X_HALF          (1 << 10)	/* буфер передатчика полуполон */
#define ARM_ETH_X_AFULL         (1 << 11)	/* буфер передатчика почти полон */
#define ARM_ETH_X_FULL          (1 << 12)	/* буфер передатчика полон */

/*
 * MDIO_CTRL
 */
#define ARM_ETH_MDIO_RG_A(x)         (x)		/* Номер регистра PHY */
#define ARM_ETH_MDIO_DIV(x)          ((x) << 5)	/* Коэффициент деления основной частоты для работы MDIO интерфейса MDC= ETH_CLK / [(DIV+1)*16] */
#define ARM_ETH_MDIO_PHY_A(x)        ((x) << 8)	/* Адрес модуля PHY */
#define ARM_ETH_MDIO_OP              (1 << 13)	/* Операция. 1 – чтение; 0 – запись. */
#define ARM_ETH_MDIO_PRE_EN          (1 << 14)	/* ежим передачи. 1 – с передачей преамбулы (32 бита «1»); */
#define ARM_ETH_MDIO_RDY             (1 << 15)	/* Управление/индикатор обмена по MDIO */

/*
 * PHY_CTRL
 */
#define ARM_ETH_PHY_NRST        (1 << 0)	/* Разрешение работы блока PHY. 1 – блок PHY в штатном режиме. */
#define ARM_ETH_PHY_MODE(x)     ((x) << 1)	/* Режим работы блока PHY. */
#define ARM_ETH_PHY_FX_EN       (1 << 7)	/* Выбор режима работы блока PHY 100BaseFX. 1 – включен режим 100BaseFX; 0 – режим 100BaseFX выключен. */
#define ARM_ETH_PHY_MDI         (1 << 8)	/* Состояние входа данных MII блока PHY (для ручного управления работой через MII) */
#define ARM_ETH_PHY_MDIO_SEL    (1 << 9)	/* Тактовый сигнал обмена через MII блока PHY (для ручного управления работой через MII) */
#define ARM_ETH_PHY_MDC         (1 << 10)	/* Тактовый сигнал обмена через MII блока PHY (для ручного управления работой через MII) */
#define ARM_ETH_PHY_ADDR(x)     ((x) << 11)	/* Адрес PHY, используемый для MII интерфейса и для инициализации скрамблера */

#define ARM_ETH_PHY_10BASET_HD_NOAUTO   0	/* 10BaseT HD без автоподстройки; */
#define ARM_ETH_PHY_10BASET_FD_NOAUTO   1	/* 10BaseT FD без автоподстройки; */
#define ARM_ETH_PHY_100BASET_HD_NOAUTO  2	/* 100BaseT HD без автоподстройки; */
#define ARM_ETH_PHY_100BASET_FD_NOAUTO  3	/* 100BaseT FD без автоподстройки; */
#define ARM_ETH_PHY_100BASET_HD_AUTO    4	/* 100BaseT HD c автоподстройкой; */
#define ARM_ETH_PHY_REPEATER            5	/* режим повторителя; */
#define ARM_ETH_PHY_LOW_POWER           6	/* режим пониженного потребления; */
#define ARM_ETH_PHY_FULL_AUTO           7	/* Полностью автоматический режим. */

/*
 * PHY_STAT
 */
#define ARM_ETH_PHY_LED_SPEED   (1 << 0)	/* 	Индикация выбранной скорости обмена данными.
												0 – выбрана скорость 100 Мбит;
												1 – выбрана скорость 10 Мбит. */
#define ARM_ETH_PHY_LED_LINK    (1 << 1)	/*	Индикация наличия Link сигнала.
												0 – сигнал Link включён;
												1 – сигнал Link выключен. */
#define ARM_ETH_PHY_LED_CRS     (1 << 2)	/* Индикация наличия Carrier sense.
												0 – наличие Carrier sense (CRS);
												1 – отсутствие Carrier sense (CRS). */
#define ARM_ETH_PHY_LED_HD      (1 << 3)	/* Индикация режима работы блока PHY.
												0 – режим работы full-duplex;
												1 – режим работы half-duplex. */
#define ARM_ETH_PHY_READY       (1 << 4)	/* Флаг готовности к работе блока PHY.
												1 – блок PHY вышел в рабочий режим после аппаратного сброса/отключения;
												0 – блок PHY не в рабочем режиме. */
#define ARM_ETH_PHY_CRS         (1 << 5)	/* Флаг наличия обмена данными по витой паре.
												1 – в линии идет обмен данными;
												0 – линия в исходном состоянии. */
#define ARM_ETH_PHY_COL         (1 << 6)	/* Флаг наличия коллизии в линии.
												1 – в линии присутствует коллизия;
												0 – в линии коллизия отсутствует. */
#define ARM_ETH_PHY_FX_VALID    (1 << 8)	/* Флаг наличия обмена данными в оптоволоконной линии.
												1 – присутствует обмен в линии FX;
												0 – линия FX в исходном состоянии. */
#define ARM_ETH_PHY_MDO         (1 << 9)	/* Состояние выхода данных MII блока PHY
												(для ручного управления работой через MII) */
#define ARM_ETH_PHY_MDINT       (1 << 10)	/* Флаг запроса прерывания от блока PHY.
												1 – имеется прерывание от блока PHY;
												0 – от блока PHY прерывания отсутствуют
												(дублируется в регистре прерываний блока МАС). */

/*
 * PHY Intermal registers
 */
#define ARM_ETH_PHY_BASIC_CTRL			0
#define ARM_ETH_PHY_BASIC_STAT			1
#define ARM_ETH_PHY_ID_1				2
#define ARM_ETH_PHY_ID_2				3
#define ARM_ETH_PHY_ADV_ADJ			    4
#define ARM_ETH_PHY_OPPO_ADJ 			5
#define ARM_ETH_PHY_EXT_ADJ 			6
#define ARM_ETH_PHY_EXT_MODE			18
#define ARM_ETH_PHY_IRQ_FLAGS			29
#define ARM_ETH_PHY_IRQ_MASK			30
#define ARM_ETH_PHY_EXT_CTRL			31


/*
 * PHY_EXT_CTRL
 */
#define EXT_CTRL_LPBK			  (1 << 14)
#define EXT_CTRL_SPEED_MASK(n)	  (n << 2)
#define EXT_CTRL_SPEED_10_HD	  (1 << 2)  
#define EXT_CTRL_SPEED_100_HD	  (2 << 2) 
#define EXT_CTRL_SPEED_10_FD	  (5 << 2)
#define EXT_CTRL_SPEED_100_FD	  (6 << 2)
#define EXT_CTRL_AUTODONE		  (1 << 12)

 /* Поле управления передачи пакета - 32-разрядное целое - длина пакета в байтах */

 /* Поле состояния передачи пакета - 32-разрядное целое */
 #define ARM_ETH_PKT_RCOUNT(x)		((x) << 16)
 #define ARM_ETH_PKT_RL				(1 << 20)
 #define ARM_ETH_PKT_LC				(1 << 21)
 #define ARM_ETH_PKT_UR				(1 << 22)

 /* Поле состояния приёма пакета - 32-разрядное целое */
 #define ARM_ETH_PKT_LENGTH(x)		((x) & 0xFFFF)
 #define ARM_ETH_PKT_PF_ERR			(1 << 16)
 #define ARM_ETH_PKT_CF_ERR			(1 << 17)
 #define ARM_ETH_PKT_LF_ERR			(1 << 18)
 #define ARM_ETH_PKT_SF_ERR			(1 << 19)
 #define ARM_ETH_PKT_LEN_ERR		(1 << 20)
 #define ARM_ETH_PKT_DN_ERR			(1 << 21)
 #define ARM_ETH_PKT_CRC_ERR		(1 << 22)
 #define ARM_ETH_PKT_SMB_ERR		(1 << 23)
 #define ARM_ETH_PKT_MCA_ERR		(1 << 24)
 #define ARM_ETH_PKT_BCA_ERR		(1 << 25)
 #define ARM_ETH_PKT_UCA_ERR		(1 << 24)

 /* Поле управления передачи пакета - 32-разрядное целое - длина пакета в байтах */

 /* Поле состояния передачи пакета - 32-разрядное целое */
 #define ARM_ETH_PKT_RCOUNT(x)		((x) << 16)
 #define ARM_ETH_PKT_RL				(1 << 20)
 #define ARM_ETH_PKT_LC				(1 << 21)
 #define ARM_ETH_PKT_UR				(1 << 22)

 /* Поле состояния приёма пакета - 32-разрядное целое */
 #define ARM_ETH_PKT_LENGTH(x)		((x) & 0xFFFF)	/* Длинна пакета */
 #define ARM_ETH_PKT_PF_ERR			(1 << 16)		/* Признак пакета PAUSE */
 #define ARM_ETH_PKT_CF_ERR			(1 << 17)		/* Признак пакета управления (фильтрация по специальным MAC и
													тэгам в поле длины – 13,14 – октеты) */
 #define ARM_ETH_PKT_LF_ERR			(1 << 18)		/* Признак превышение длины пакета 1518 октетов */
 #define ARM_ETH_PKT_SF_ERR			(1 << 19)		/* Признак недостаточной длины пакета 64 октетов */
 #define ARM_ETH_PKT_LEN_ERR		(1 << 20)		/* Признак несоответствия между реальной длиной и длинной
													указанной в поле длины – 13,14 октеты */
 #define ARM_ETH_PKT_DN_ERR			(1 << 21)		/* Количество бит в пакете не кратно 8 */
 #define ARM_ETH_PKT_CRC_ERR		(1 << 22)		/* Признак несоответствия CRC пакета */
 #define ARM_ETH_PKT_SMB_ERR		(1 << 23)		/* Признак наличия в пакете ошибочных nibbles */
 #define ARM_ETH_PKT_MCA			(1 << 24)		/* Признак группового пакета (MAC соответствует HASH) */
 #define ARM_ETH_PKT_BCA			(1 << 25)		/* Признак широковещательного пакета (MAC = FF_FF_FF) */
 #define ARM_ETH_PKT_UCA			(1 << 26)		/* Признак индивидуального пакета (MAC-адрес соответствует
													установленному) */

/*------------------------------------------------------------------------
 * Макроопределения для возможности указания привязки сигналов к контактам
 * из target.cfg
 */

/*
 * Каждому контакту микроконтроллера ставится в соответствие уникальное
 * число, имеющее также и символическое имя. Например, PA0, PC12 и т.д.
 * Пользователь драйвера должен установить значения констант, обозначающих
 * сигналы, в файле target.cfg своего проекта, в переменной CFLAGS.
 * Например,
 *     CFLAGS += -DSSP1RXD=PD11
 * В коде драйвера можно препроцессором разобрать значение константы для
 * сигнала и получить, к какому контакту пользователь привязал сигнал, и
 * правильно проинициализировать контакт.
 * Для примера см. драйвер SPI
 */
#define PORT_A  0
#define PORT_B  1
#define PORT_C  2
#define PORT_D  3
#define PORT_E  4
#define PORT_F  8

#define M1986VE91T_PIN(port,pin)    (((port) << 4) | (pin))
#define PORT(x)             (((x) >> 4) & 0xF)
#define PIN(x)              ((x) & 0xF)

#define PA0     M1986VE91T_PIN(PORT_A, 0)
#define PA1     M1986VE91T_PIN(PORT_A, 1)
#define PA2     M1986VE91T_PIN(PORT_A, 2)
#define PA3     M1986VE91T_PIN(PORT_A, 3)
#define PA4     M1986VE91T_PIN(PORT_A, 4)
#define PA5     M1986VE91T_PIN(PORT_A, 5)
#define PA6     M1986VE91T_PIN(PORT_A, 6)
#define PA7     M1986VE91T_PIN(PORT_A, 7)
#define PA8     M1986VE91T_PIN(PORT_A, 8)
#define PA9     M1986VE91T_PIN(PORT_A, 9)
#define PA10    M1986VE91T_PIN(PORT_A, 10)
#define PA11    M1986VE91T_PIN(PORT_A, 11)
#define PA12    M1986VE91T_PIN(PORT_A, 12)
#define PA13    M1986VE91T_PIN(PORT_A, 13)
#define PA14    M1986VE91T_PIN(PORT_A, 14)
#define PA15    M1986VE91T_PIN(PORT_A, 15)

#define PB0     M1986VE91T_PIN(PORT_B, 0)
#define PB1     M1986VE91T_PIN(PORT_B, 1)
#define PB2     M1986VE91T_PIN(PORT_B, 2)
#define PB3     M1986VE91T_PIN(PORT_B, 3)
#define PB4     M1986VE91T_PIN(PORT_B, 4)
#define PB5     M1986VE91T_PIN(PORT_B, 5)
#define PB6     M1986VE91T_PIN(PORT_B, 6)
#define PB7     M1986VE91T_PIN(PORT_B, 7)
#define PB8     M1986VE91T_PIN(PORT_B, 8)
#define PB9     M1986VE91T_PIN(PORT_B, 9)
#define PB10    M1986VE91T_PIN(PORT_B, 10)
#define PB11    M1986VE91T_PIN(PORT_B, 11)
#define PB12    M1986VE91T_PIN(PORT_B, 12)
#define PB13    M1986VE91T_PIN(PORT_B, 13)
#define PB14    M1986VE91T_PIN(PORT_B, 14)
#define PB15    M1986VE91T_PIN(PORT_B, 15)

#define PC0     M1986VE91T_PIN(PORT_C, 0)
#define PC1     M1986VE91T_PIN(PORT_C, 1)
#define PC2     M1986VE91T_PIN(PORT_C, 2)
#define PC3     M1986VE91T_PIN(PORT_C, 3)
#define PC4     M1986VE91T_PIN(PORT_C, 4)
#define PC5     M1986VE91T_PIN(PORT_C, 5)
#define PC6     M1986VE91T_PIN(PORT_C, 6)
#define PC7     M1986VE91T_PIN(PORT_C, 7)
#define PC8     M1986VE91T_PIN(PORT_C, 8)
#define PC9     M1986VE91T_PIN(PORT_C, 9)
#define PC10    M1986VE91T_PIN(PORT_C, 10)
#define PC11    M1986VE91T_PIN(PORT_C, 11)
#define PC12    M1986VE91T_PIN(PORT_C, 12)
#define PC13    M1986VE91T_PIN(PORT_C, 13)
#define PC14    M1986VE91T_PIN(PORT_C, 14)
#define PC15    M1986VE91T_PIN(PORT_C, 15)

#define PD0     M1986VE91T_PIN(PORT_D, 0)
#define PD1     M1986VE91T_PIN(PORT_D, 1)
#define PD2     M1986VE91T_PIN(PORT_D, 2)
#define PD3     M1986VE91T_PIN(PORT_D, 3)
#define PD4     M1986VE91T_PIN(PORT_D, 4)
#define PD5     M1986VE91T_PIN(PORT_D, 5)
#define PD6     M1986VE91T_PIN(PORT_D, 6)
#define PD7     M1986VE91T_PIN(PORT_D, 7)
#define PD8     M1986VE91T_PIN(PORT_D, 8)
#define PD9     M1986VE91T_PIN(PORT_D, 9)
#define PD10    M1986VE91T_PIN(PORT_D, 10)
#define PD11    M1986VE91T_PIN(PORT_D, 11)
#define PD12    M1986VE91T_PIN(PORT_D, 12)
#define PD13    M1986VE91T_PIN(PORT_D, 13)
#define PD14    M1986VE91T_PIN(PORT_D, 14)
#define PD15    M1986VE91T_PIN(PORT_D, 15)

#define PE0     M1986VE91T_PIN(PORT_E, 0)
#define PE1     M1986VE91T_PIN(PORT_E, 1)
#define PE2     M1986VE91T_PIN(PORT_E, 2)
#define PE3     M1986VE91T_PIN(PORT_E, 3)
#define PE4     M1986VE91T_PIN(PORT_E, 4)
#define PE5     M1986VE91T_PIN(PORT_E, 5)
#define PE6     M1986VE91T_PIN(PORT_E, 6)
#define PE7     M1986VE91T_PIN(PORT_E, 7)
#define PE8     M1986VE91T_PIN(PORT_E, 8)
#define PE9     M1986VE91T_PIN(PORT_E, 9)
#define PE10    M1986VE91T_PIN(PORT_E, 10)
#define PE11    M1986VE91T_PIN(PORT_E, 11)
#define PE12    M1986VE91T_PIN(PORT_E, 12)
#define PE13    M1986VE91T_PIN(PORT_E, 13)
#define PE14    M1986VE91T_PIN(PORT_E, 14)
#define PE15    M1986VE91T_PIN(PORT_E, 15)

#define PF0     M1986VE91T_PIN(PORT_F, 0)
#define PF1     M1986VE91T_PIN(PORT_F, 1)
#define PF2     M1986VE91T_PIN(PORT_F, 2)
#define PF3     M1986VE91T_PIN(PORT_F, 3)
#define PF4     M1986VE91T_PIN(PORT_F, 4)
#define PF5     M1986VE91T_PIN(PORT_F, 5)
#define PF6     M1986VE91T_PIN(PORT_F, 6)
#define PF7     M1986VE91T_PIN(PORT_F, 7)
#define PF8     M1986VE91T_PIN(PORT_F, 8)
#define PF9     M1986VE91T_PIN(PORT_F, 9)
#define PF10    M1986VE91T_PIN(PORT_F, 10)
#define PF11    M1986VE91T_PIN(PORT_F, 11)
#define PF12    M1986VE91T_PIN(PORT_F, 12)
#define PF13    M1986VE91T_PIN(PORT_F, 13)
#define PF14    M1986VE91T_PIN(PORT_F, 14)
#define PF15    M1986VE91T_PIN(PORT_F, 15)

#define FUNC_PORT   0
#define FUNC_MAIN   1
#define FUNC_ALT    2
#define FUNC_REDEF  3

static inline void milandr_init_pin (GPIO_t *gpio, unsigned port, unsigned pin, unsigned func)
{
    /* Подача синхроимпульсов */
    ARM_RSTCLK->PER_CLOCK |= (ARM_PER_CLOCK_GPIOA << port);
    /* Установка функции */
    gpio->FUNC = (gpio->FUNC & ~ARM_FUNC_MASK(pin)) | ARM_FUNC(pin, func);
    /* Цифровой вывод */
    gpio->ANALOG |= (1 << pin);
    /* Быстрый фронт */
    gpio->PWR = (gpio->PWR & ~ARM_PWR_MASK(pin)) | ARM_PWR_FASTEST(pin);
}

#ifndef UART1_RX
#define UART1_RX PC4
#endif

#if (UART1_RX!=PC4)
#error "Impossible assignment of UART1_RX pin in CFLAGS of target.cfg"
#endif

#if (PORT(UART1_RX)==PORT_C)
#   define UART1_RX_GPIO ARM_GPIOC
#   define UART1_RX_FUNC FUNC_MAIN
#else
#   error "UART1_RX pin is not assigned in CFLAGS of target.cfg"
#endif


#ifndef UART1_TX
#define UART1_TX PC3
#endif

#if (UART1_TX!=PC3)
#error "Impossible assignment of UART1_TX pin in CFLAGS of target.cfg"
#endif

#if (PORT(UART1_TX)==PORT_C)
#   define UART1_TX_GPIO ARM_GPIOC
#   define UART1_TX_FUNC FUNC_MAIN
#else
#   error "UART1_TX pin is not assigned in CFLAGS of target.cfg"
#endif


#ifndef UART2_RX
#define UART2_RX PD14
#endif

#if (UART2_RX!=PD14)
#error "Impossible assignment of UART2_RX pin in CFLAGS of target.cfg"
#endif

#if (PORT(UART2_RX)==PORT_D)
#   define UART2_RX_GPIO ARM_GPIOD
#   define UART2_RX_FUNC FUNC_MAIN
#else
#   error "UART2_RX pin is not assigned in CFLAGS of target.cfg"
#endif


#ifndef UART2_TX
#define UART2_TX PD13
#endif

#if (UART2_TX!=PD13)
#error "Impossible assignment of UART2_TX pin in CFLAGS of target.cfg"
#endif

#if (PORT(UART2_TX)==PORT_D)
#   define UART2_TX_GPIO ARM_GPIOD
#   define UART2_TX_FUNC FUNC_MAIN
#else
#   error "UART2_TX pin is not assigned in CFLAGS of target.cfg"
#endif


/* Сигнал SSP1_RXD */
#ifndef SSP1_RXD
#define SSP1_RXD    PC6
#endif

#if (PORT(SSP1_RXD)==PORT_C)
#   define SSP1_RXD_GPIO ARM_GPIOC
#   if (PIN(SSP1_RXD)==5)
#       define SSP1_RXD_FUNC FUNC_REDEF
#   else
#       define SSP1_RXD_FUNC FUNC_ALT
#   endif
#else
#   error "SSP1_RXD pin is not assigned in CFLAGS of target.cfg"
#endif

/* Сигнал SSP1_TXD */
#ifndef SSP1_TXD
#define SSP1_TXD    PC5
#endif

#if (PORT(SSP1_TXD)==PORT_C)
#   define SSP1_TXD_GPIO ARM_GPIOC
#   if (PIN(SSP1_RXD)==5)
#       define SSP1_TXD_FUNC FUNC_ALT
#   else
#       define SSP1_TXD_FUNC FUNC_REDEF
#   endif
#else
#   error "SSP1_TXD pin is not assigned in CFLAGS of target.cfg"
#endif

/* Сигнал SSP1_FSS */
#ifndef SSP1_FSS
#define SSP1_FSS    PC8
#define SSP1_FSS_GPIO ARM_GPIOC
#define SSP1_FSS_FUNC FUNC_ALT
#endif

/* Сигнал SSP1_CLK */
#ifndef SSP1_CLK
#define SSP1_CLK    PC7
#define SSP1_CLK_GPIO ARM_GPIOC
#define SSP1_CLK_FUNC FUNC_ALT
#endif

/* Сигнал SSP2_RXD */
#ifndef SSP2_RXD
#define SSP2_RXD    PC10
#define SSP2_RXD_GPIO ARM_GPIOC
#define SSP2_RXD_FUNC FUNC_MAIN
#endif

/* Сигнал SSP2_TXD */
#ifndef SSP2_TXD
#define SSP2_TXD    PC9
#define SSP2_TXD_GPIO ARM_GPIOC
#define SSP2_TXD_FUNC FUNC_MAIN
#endif

/* Сигнал SSP2_FSS */
#ifndef SSP2_FSS
#define SSP2_FSS    PC12
#define SSP2_FSS_GPIO ARM_GPIOC
#define SSP2_FSS_FUNC FUNC_MAIN
#endif

/* Сигнал SSP2_CLK */
#ifndef SSP2_CLK
#define SSP2_CLK    PC11
#define SSP2_CLK_GPIO ARM_GPIOC
#define SSP2_CLK_FUNC FUNC_MAIN
#endif

/* Сигнал SSP3_RXD */
#ifndef SSP3_RXD
#define SSP3_RXD    PD12
#endif

#if (PORT(SSP3_RXD)==PORT_D)
#   define SSP3_RXD_GPIO ARM_GPIOD
#   define SSP3_RXD_FUNC FUNC_REDEF
#elif (PORT(SSP3_RXD)==PORT_F)
#   define SSP3_RXD_GPIO ARM_GPIOF
#   define SSP3_RXD_FUNC FUNC_MAIN
#else
#   error "SSP3_RXD pin is not assigned in CFLAGS of target.cfg"
#endif

/* Сигнал SSP3_TXD */
#ifndef SSP3_TXD
#define SSP3_TXD    PF15
#endif

#if (PORT(SSP3_TXD)==PORT_D)
#   define SSP3_TXD_GPIO ARM_GPIOD
#   define SSP3_TXD_FUNC FUNC_MAIN
#elif (PORT(SSP3_TXD)==PORT_F)
#   define SSP3_TXD_GPIO ARM_GPIOF
#   define SSP3_TXD_FUNC FUNC_REDEF
#else
#   error "SSP3_TXD pin is not assigned in CFLAGS of target.cfg"
#endif

/* Сигнал SSP3_FSS */
#ifndef SSP3_FSS
#define SSP3_FSS    PF13
#define SSP3_FSS_GPIO ARM_GPIOF
#define SSP3_FSS_FUNC FUNC_REDEF
#endif

/* Сигнал SSP3_CLK */
#ifndef SSP3_CLK
#define SSP3_CLK    PF14
#define SSP3_CLK_GPIO ARM_GPIOF
#define SSP3_CLK_FUNC FUNC_REDEF
#endif


/* Сигнал CAN1_RX */
#ifndef CAN1_RX
#define CAN1_RX PC9
#define CAN1_RX_GPIO ARM_GPIOC
#define CAN1_RX_FUNC FUNC_REDEF
#endif

/* Сигнал CAN1_TX */
#ifndef CAN1_TX
#define CAN1_TX PC10
#define CAN1_TX_GPIO ARM_GPIOC
#define CAN1_TX_FUNC FUNC_REDEF
#endif

/* Сигнал CAN2_RX */
#ifndef CAN2_RX
#define CAN2_RX PC11
#define CAN2_RX_GPIO ARM_GPIOC
#define CAN2_RX_FUNC FUNC_REDEF
#endif

/* Сигнал CAN2_TX */
#ifndef CAN2_TX
#define CAN2_TX PC12
#define CAN2_TX_GPIO ARM_GPIOC
#define CAN2_TX_FUNC FUNC_REDEF
#endif

/* End of Milandr 1986BE9x register definitions.
 *----------------------------------------------*/

#endif  /* IO1986VE1_H */
