
 처리장치(2)



 # 산술논리연산장치.

산술논리연산장치.
산술연산과 논리연산을 실행하는 조합논리회로.
산술연산회로와 논리연산회로의 결합.

산술논리연산장치 세부연산사항.
산술연산회로 : 산술연산을 수행할 수 있는 회로들이 정리되어 있다. ( ADD, SUB 등 )
논리연산회로 : 논리연산을 수행할 수 있는 회로들이 정리되어 있다. ( AND, OR 등 )
산술연산회로 수 + 논리연산회로의 수 = 산술논리연산장치가 실행할 수 있는 연산의 수.

산술논리연산장치 프로세스.
어떤 입력값을 받을때 산술연산회로-논리연산회로 둘 중에 하나를 선택하는 것이 필요하고,
그 안에 세부연산사항을 구분할 수 있는 2진 값이 필요하다.

정리.
산술연산 종류의 수와 논리연산 종류의 수에 따라 논리회로의 비트 수가 결정된다.



 # 상태 레지스터 flag register.

상태 레지스터.
어떠한 연산이 실행 중에 carry( 올림 ), 부호변화, 0, 오버플로의 상태 값을 저장.
C( carry bit ), S( sign bit ), Z( zero bit ), V( overflow bit )로 구성되어 있다.

상태신호.
상태레지스터에 값을 제어장치에 보내서 제어장치가 신호에 맞는 수행을 하게 만드는 것.



 # 시프터 shifter.

시프터.
입력 데이터의 모든 비트들을 각각 서로 이웃한 비트로 자리를 옮기는 시프트 연산을 수행.

ALSU Arthmetic Logic Shift Unit.
ALU에 Shift를 포함한 개념.

시프터 연산의 종류.
S <- F : 시프트 없이 전송. ( 0 , 0 )
S <- shr F : 우측 시프트하여 전송. ( 0 , 1 )
S <- shl F : 좌측 시프트하여 전송. ( 1 , 0 )
S <- 0 : 모든 출력비트에 0을 전송. ( 1, 1 )
더 많은 시프터 연산이 있으면 비트 수 증가. ( 예 - rotation 등 )



 # 제어단어 control word.

제어단어.
제어변수( 선택신호 )들의 묶음.

선택신호.
처리장치내에서 수행되는 마이크로 연산을 선택하는 변수.
처리장치의 버스, ALU, 시프터, 도착 레지스터 등을 제어.
선택신호 즉, 제어변수가 특정한 마이크로 연산을 선택.
제어변수( 선택신호 )들의 묶음을 제어단어라 함.

예 ) 레지스터 세트( 7개 레지스터 ), 산술논리연산장치( 12가지 연산 ), 시프터( 6가지 연산 )
입력 데이터 : 레지스터 7개 + 외부 입력 1개. ( 3 비트 )
출력 데이터 : 레지스터 7개 + 외부 출력 1개. ( 3 비트 )
ALU 연산 선택 : 12가지 연산. ( 4비트 )
시프터 선택 : 시프터. ( 3비트 )

제어단어의 내역.
입력데이터( A ) : ALU로 입력되는 출발 레지스터 선택 또는 외부 입력. ( 3비트 )
입력데이터( B ) : ALU로 입력되는 출발 레지스터 선택 또는 외부 입력. ( 3비트 )
출력데이터( D ) : Decoder를 통해 도착레지스터 선택 또는 외부 출력. ( 3비트 ) 
ALU( F ) : ALU 연산 선택. ( 4비트 )
시프터( H ) : 시프터의 연산 선택. ( 3비트 )
총 16비트로 표현됨.
제어 단어의 비트 값을 통해 선택된 마이크로 연산이 수행됨.

예 ) R1 <- R2 - R3
A : A 버스를 통해 ALU에 출발 레지스터 R2 입력. ( 010 )
B : B 버스를 통해 ALU에 출발 레지스터 R3 입력. ( 011 )
D : 레지스터와 외부 출력 중 도착레지스터 R1을 선택. ( 001 )
F : 시프트 연산 중 시프트 적용 하지 않음 선택. ( 000 - NSH )
H : ALU 연산 중에 ' - ' 를 선택. ( 0101 )
2진 제어단어 : 010 011 001 0101 000

제어단어 생성을 위한 효과적인 방법.
작성된 제어단어를 기억장치에 저장하고, 기억장치의 출력을 처리장치의 각 구성요소의 선택신호로 연결.
이러한 제어단어를 저장( 제어 기억장치 )하고 상황에 따라 읽어오는 것이 제어장치의 역할이다.




