{"patent_id": "10-2022-0014358", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0081555", "출원번호": "10-2022-0014358", "발명의 명칭": "비휘발성 메모리 장치", "출원인": "삼성전자주식회사", "발명자": "김민호"}}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 반도체 기판, 상기 제1 반도체 기판 상에 배치되는 복수의 메모리 셀들을 포함하는 메모리 셀 영역, 및 상기 메모리 셀 영역의 상부에 배치되는 제1 메탈 패드를 포함하고, 상기 복수의 메모리 셀들은 서로 이격되어 적층되는 게이트 전극들 및 상기 게이트 전극들을 관통하고 상기 제1 반도체 기판에 연결되는 채널 구조물들에 의해 정의되는 제1 반도체 구조물;제2 반도체 기판, 상기 제2 반도체 기판 상에 배치되는 페이지 버퍼, 및 상기 제1 메탈 패드와 접합하는 제2 메탈 패드를 포함하는 제2 반도체 구조물; 및제3 반도체 기판, 상기 제3 반도체 기판 상에 형성되는 버퍼 메모리 및 주변 회로들, 및 상기 제3 반도체 기판을 관통하는 연결 비아를 통해 상기 주변 회로들과 연결되는 제3 메탈 패드를 포함하는 제3 반도체 구조물; 을포함하고,상기 제2 반도체 구조물 및 상기 제3 반도체 구조물은 상기 제2 반도체 기판을 관통하는 연결 구조물에 의해 서로 연결되며, 상기 페이지 버퍼는 상기 제1 반도체 구조물, 상기 제2 반도체 구조물, 및 상기 제3 반도체 구조물이 연결되는 제1 방향에서 순차적으로 적층된 소오스 영역, 채널 영역, 및 드레인 영역에 의해 정의되는 복수의 수직 트랜지스터들을 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제2 반도체 구조물은 양측에 상기 페이지 버퍼가 배치되는 로우 디코더를 더 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 페이지 버퍼는 상기 복수의 메모리 셀들과 직접 연결되는 센싱 페이지 버퍼, 및 상기 센싱 페이지 버퍼와직렬로 연결되는 적어도 하나의 일반 페이지 버퍼를 포함하고,상기 복수의 메모리 셀들 각각에 대응하는 상기 센싱 페이지 버퍼 및 상기 적어도 하나의 일반 페이지 버퍼는상기 제1 방향으로 나란히 배치되는 비휘발성 메모리 장치."}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 적어도 하나의 일반 페이지 버퍼 중 상기 센싱 페이지 버퍼와 가장 멀리 연결된 일반 페이지 버퍼는 비트라인에 연결되는 비휘발성 메모리 장치."}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 적어도 하나의 일반 페이지 버퍼 중 상기 센싱 페이지 버퍼와 가장 멀리 연결된 일반 페이지 버퍼는 데이공개특허 10-2023-0081555-3-터 전송을 제어하기 위한 제어 라인에 연결되고, 상기 제3 반도체 구조물에 포함된 상기 버퍼 메모리는 상기 제어 라인과 비트 라인 사이에 연결되는 비휘발성 메모리 장치."}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 페이지 버퍼는 상기 복수의 메모리 셀들 및 비트 라인 사이에 연결되는 센싱 페이지 버퍼를 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 제3 반도체 구조물은 상기 센싱 페이지 버퍼와 연결되는 적어도 하나의 일반 페이지 버퍼를 더 포함하는비휘발성 메모리 장치."}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 반도체 기판, 상기 제1 반도체 기판 상에 배치되는 복수의 메모리 셀들을 포함하는 메모리 셀 영역, 및 상기 메모리 셀 영역의 상부에 배치되는 제1 메탈 패드를 포함하고, 상기 복수의 메모리 셀들은 서로 이격되어 적층되는 게이트 전극들 및 상기 게이트 전극들을 관통하고 상기 제1 반도체 기판에 연결되는 채널 구조물들에 의해 정의되는 제1 반도체 구조물;제2 반도체 기판, 상기 제2 반도체 기판 상에 배치되는 페이지 버퍼, 및 상기 제1 메탈 패드와 접합하는 제2 메탈 패드를 포함하는 제2 반도체 구조물; 및제3 반도체 기판, 상기 제3 반도체 기판 상에 형성되는 버퍼 메모리, 상기 버퍼 메모리의 상부에 배치되는 주변회로들, 및 상기 제3 반도체 기판을 관통하는 연결 비아를 통해 상기 주변 회로들과 연결되는 제3 메탈 패드를포함하고, 상기 제2 반도체 기판을 관통하는 연결 구조물에 의해 상기 제2 반도체 구조물과 연결되는 제3 반도체 구조물; 을 포함하고,상기 주변 회로들은 상기 페이지 버퍼와 연결되는 로우 디코더, 및 상기 복수의 메모리 셀들을 제어하는 기타주변 회로들을 포함하며, 상기 제3 반도체 구조물은 상기 제1 반도체 구조물, 상기 제2 반도체 구조물, 및 상기제3 반도체 구조물이 연결되는 제1 방향에서 순차적으로 적층된 소오스 영역, 채널 영역, 및 드레인 영역에 의해 정의되는 복수의 수직 트랜지스터들을 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 제3 반도체 구조물은 상기 주변 회로들과 상기 버퍼 메모리 사이에 배치되는 추가 회로들을 포함하고, 상기 추가 회로들은, 상기 페이지 버퍼에 저장된 값에 대한 오류 정정 코드(Error Correction Code, ECC)의 연산을 수행하는 회로 및 상기 페이지 버퍼에 저장된 값에 대한 MAC(Multiply and Accumulate) 연산을 수행하는회로 중 적어도 하나를 포함하는 비휘발성 메모리 장치."}
{"patent_id": "10-2022-0014358", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항에 있어서,상기 로우 디코더는 상기 주변 회로들의 상부에 배치되는 비휘발성 메모리 장치.공개특허 10-2023-0081555-4-"}
{"patent_id": "10-2022-0014358", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 실시예에 따른 비휘발성 메모리 장치는, 제1 반도체 기판 및 그 상면에 배치되는 복수의 메모리 셀들 을 포함하는 메모리 셀 영역, 및 상기 메모리 셀 영역의 상부에 배치되는 제1 메탈 패드를 포함하는 제1 반도체 구조물, 제2 반도체 기판 및 그 상면에 배치되는 페이지 버퍼, 및 상기 제1 메탈 패드와 접합하는 제2 메탈 패드 (뒷면에 계속)"}
{"patent_id": "10-2022-0014358", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 비휘발성 메모리 장치에 관한 것이다."}
{"patent_id": "10-2022-0014358", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근의 비휘발성 메모리 장치는 더 많은 데이터를 짧은 시간 안에 처리하기 위해 높은 수준의 집적도와 함께 높 은 속도를 요구하고 있다. 비휘발성 메모리 장치의 집적도를 향상시키고 저장 용량을 증가시키기 위해, 비휘발 성 메모리 장치에 포함된 복수의 메모리 블록들 각각에 포함된 채널 구조물들의 개수를 증가시킬 수 있다. 다만, 메모리 셀들을 포함하는 채널 구조물들의 개수가 증가함에 따라, 메모리 셀들에 저장된 값을 센싱하는 페 이지 버퍼들의 개수도 증가할 수 있다. 페이지 버퍼들의 개수가 증가하면 비휘발성 메모리 장치의 주변 회로 영 역의 크기가 필요 이상으로 커지는 문제가 발생할 수 있다."}
{"patent_id": "10-2022-0014358", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 페이지 버퍼마다 연결되는 메모리 셀 스트링의 개수를 감소시킴으로써, 페이지 버퍼에서 병렬적으로 동시에 데이터를 읽고 쓸 수 있는 메모리 셀의 개수를 증가시키고, 나아가 복수의 메모리 셀들의 리드 동작 및 쓰기 동작 시간을 단축할 수 있는 비휘발성 메모리 장 치를 제공하고자 하는 데에 있다."}
{"patent_id": "10-2022-0014358", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 제1 반도체 기판, 상기 제1 반도체 기판 상에 배치되는 복수의 메모리 셀들을 포함하는 메모리 셀 영역, 및 상기 메모리 셀 영역의 상부에 배치되는 제1 메탈 패드를 포함하고, 상기 복수의 메모리 셀들은 서로 이격되어 적층되는 게이트 전극들 및 상기 게이트 전극들을 관통하 고 상기 제1 반도체 기판에 연결되는 채널 구조물들에 의해 정의되는 제1 반도체 구조물, 제2 반도체 기판, 상 기 제2 반도체 기판 상에 배치되는 페이지 버퍼, 및 상기 제1 메탈 패드와 접합하는 제2 메탈 패드를 포함하는 제2 반도체 구조물, 및 제3 반도체 기판, 상기 제3 반도체 기판 상에 형성되는 버퍼 메모리 및 주변 회로들, 및 상기 제3 반도체 기판을 관통하는 연결 비아를 통해 상기 주변 회로들과 연결되는 제3 메탈 패드를 포함하는 제 3 반도체 구조물을 포함하고, 상기 제2 반도체 구조물 및 상기 제3 반도체 구조물은 상기 제2 반도체 기판을 관 통하는 연결 구조물에 의해 서로 연결되며, 상기 페이지 버퍼는 상기 제1 반도체 구조물, 상기 제2 반도체 구조 물, 및 상기 제3 반도체 구조물이 연결되는 제1 방향에서 순차적으로 적층된 소오스 영역, 채널 영역, 및 드레 인 영역에 의해 정의되는 복수의 수직 트랜지스터들을 포함한다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 제1 반도체 기판, 상기 제1 반도체 기판 상에 배치되는 복수의 메모리 셀들을 포함하는 메모리 셀 영역, 및 상기 메모리 셀 영역의 상부에 배치되는 제1 메탈 패드를 포함하고, 상기 복수의 메모리 셀들은 서로 이격되어 적층되는 게이트 전극들 및 상기 게이트 전극들을 관통하 고 상기 제1 반도체 기판에 연결되는 채널 구조물들에 의해 정의되는 제1 반도체 구조물, 제2 반도체 기판, 상 기 제2 반도체 기판 상에 배치되는 페이지 버퍼, 및 상기 제1 메탈 패드와 접합하는 제2 메탈 패드를 포함하는 제2 반도체 구조물, 및 제3 반도체 기판, 상기 제3 반도체 기판 상에 형성되는 버퍼 메모리, 상기 버퍼 메모리 의 상부에 배치되는 주변 회로들, 및 상기 제3 반도체 기판을 관통하는 연결 비아를 통해 상기 주변 회로들과 연결되는 제3 메탈 패드를 포함하고, 상기 제2 반도체 기판을 관통하는 연결 구조물에 의해 상기 제2 반도체 구 조물과 연결되는 제3 반도체 구조물을 포함하고, 상기 주변 회로들은 상기 페이지 버퍼와 연결되는 로우 디코더, 및 상기 복수의 메모리 셀들을 제어하는 기타 주변 회로들을 포함하며, 상기 제3 반도체 구조물은 상기 제1 반도체 구조물, 상기 제2 반도체 구조물, 및 상기 제3 반도체 구조물이 연결되는 제1 방향에서 순차적으로적층된 소오스 영역, 채널 영역, 및 드레인 영역에 의해 정의되는 복수의 수직 트랜지스터들을 포함한다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 제1 반도체 기판, 상기 제1 반도체 기판 상에 배치되는 복수의 메모리 셀들을 포함하는 메모리 셀 영역, 및 상기 메모리 셀 영역의 상부에 배치되는 제1 메탈 패드를 포함하고, 상기 복수의 메모리 셀들은 서로 이격되어 적층되는 게이트 전극들 및 상기 게이트 전극들을 관통하 고 상기 제1 반도체 기판에 연결되는 채널 구조물들에 의해 정의되는 제1 반도체 구조물, 제2 반도체 기판, 상 기 제2 반도체 기판 상에 배치되는 페이지 버퍼, 및 상기 제1 메탈 패드와 접합하는 제2 메탈 패드를 포함하는 제2 반도체 구조물, 및 제3 반도체 기판, 상기 제3 반도체 기판 상에 형성되는 버퍼 메모리, 로우 디코더, 및 기타 주변 회로들, 및 상기 제3 반도체 기판을 관통하는 연결 비아를 통해 상기 주변 회로들과 연결되는 제3 메 탈 패드를 포함하는 제3 반도체 구조물을 포함하고, 상기 로우 디코더는 상기 페이지 버퍼에 의해 둘러싸이도록 상기 제2 반도체 기판의 중앙에 배치되며, 상기 복수의 메모리 셀들은 상기 페이지 버퍼, 상기 로우 디코더, 및 상기 기타 주변 회로들의 순서로 연결된다."}
{"patent_id": "10-2022-0014358", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 메모리 셀 영역을 포함하는 제1 반도체 구조물, 페이지 버퍼를 포함하는 제2 반도체 구조물, 및 버퍼 메모리 및 주변 회로들을 포함하는 제3 반도체 구조물의 적층 구 조로 구현됨으로써 페이지 버퍼의 배치에 필요한 공간을 확보할 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 수직 트랜지스터들을 이용하여 페이지 버퍼를 구현함으로 써 공간을 최대한으로 활용할 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 수직 트랜지스터들을 이용하여 버퍼 메모리 및/또는 주변 회로들을 구현함으로써 공간을 최대한으로 활용할 수 있다. 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태 를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0014358", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다. 도 1은 비휘발성 메모리 장치의 구조를 간단히 도시한 사시도이다. 도 1을 참조하면, 비휘발성 메모리 장치는 COP(Cell On Peri) 구조를 가질 수 있다. 일례로, COP 구조를 갖는 비휘발성 메모리 장치는 3D 구조로 형성되는 복수의 메모리 셀들을 포함하는 메모리 셀 영역(CELL)과 수평 (planar) 트랜지스터들로 구현되는 주변 회로들을 포함하는 주변 회로 영역(PERI)을 포함할 수 있다. 주변 회로 영역(PERI)에는 페이지 버퍼(PB), 로우 디코더(XDEC), 및 기타 주변 회로들(OC)이 포함될 수 있다. 로우 디코더(XDEC)는 워드라인을 선택하기 위해 단차가 형성된 계단 구조의 하부에 배치될 수 있고, 로우 디코 더(XDEC)의 사이에는 페이지 버퍼(PB) 및 기타 주변 회로들(OC)이 배치될 수 있다. 최근 비휘발성 메모리 장치에 포함된 메모리 셀들의 단수가 높아지고 메모리 셀 당 저장하는 비트 수가 증가하 면서 비휘발성 메모리 장치의 저장 용량이 증가하고 있다. 이에 따라, 기존의 페이지 버퍼(PB)를 이용하는 경우 읽기/쓰기 동작에 소요되는 시간이 증가할 수 있고, 비휘발성 메모리 장치의 동작 성능을 보장하기 위해 페이지 버퍼(PB)의 크기를 증가시켜야 할 필요가 있을 수 있다. 또한, 비휘발성 메모리 장치를 포함하는 스토리지 장치의 크기는 집적화로 인해 작아지는 추세이다. 따라서, 주 변 회로 영역(PERI)의 공간을 충분히 확보해야 할 필요가 있을 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 페이지 버퍼(PB)를 별도의 반도체 구조물에 형성하고 이 를 포함하는 3개의 반도체 구조물들이 적층된 3-stack 구조를 가짐으로써 페이지 버퍼가 배치되는 공간을 충분 히 확보할 수 있다. 또한, 페이지 버퍼(PB)에 포함된 래치 구조를 수직 트랜지스터(Vertical Transistor)를 이 용하여 구현함으로써 주변 회로 영역(PERI)의 공간을 최대한 활용할 수 있고, 기존의 공간 부족 문제를 해결할 수 있다. 도 2 및 도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다. 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 제1 방향(예컨대, Z 방향)으로 적층된 구조를 갖는 제1 반도체 구조물, 제2 반도체 구조물, 및 제3 반도체 구조물을 포함할 수 있다. 제1 반도체 구조물은 제1 반도체 기판 및 제1 반도체 기판 상부 영역을 포함할 수 있다. 제1 반도체 기판 상부 영역은 복수의 메모리 셀들이 배치되는 메모리 셀 영역 및 메모리 셀 영역의 상부에 배치 되는 제1 메탈 패드를 포함할 수 있다. 제1 반도체 기판은 제2 방향(예컨대, X 방향) 및 제3 방향(예컨대, Y 방향)으로 연장되는 상면을 가질 수 있다. 제1 반도체 기판은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, 제1 반도체 기판은 실리콘(Si), 실리콘 게르마늄(SiGe), 갈륨 비소 (GaAs), 게르마늄(Ge), 절연체 상의 실리콘(SOI) 또는 다른 적절한 재료를 포함할 수 있다. 또는, 제1 반도체 기판은 다결정 실리콘층과 같은 다결정 반도체층 또는 에피택셜층으로 제공될 수 있다. 비휘발성 메모리 장치에 포함된 반도체 구조물들(110, 120, 130)에 포함된 반도체 기판들(111, 121, 131)은 동일한 재료를 포함할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 메모리 셀 영역에 포함된 복수의 메모리 셀들은 제1 반도체 기판 상에 서로 이격되어 적층되는 게이 트 전극들 및 게이트 전극들을 관통하고 제1 반도체 기판에 연결되는 채널 구조물들(CH)에 의해 구현될 수 있다. 즉, 복수의 메모리 셀들은 수직형 낸드 플래시 메모리(Vertical NAND, VNAND)를 구성하는 메모리 셀들일 수 있다. 게이트 전극들은 제1 반도체 기판 상으로부터 순차적으로 접지 선택 트랜지스터, 복수의 메모리 셀들, 및 스트링 선택 트랜지스터를 이루는 전극들을 포함할 수 있다. 비휘발성 메모리 장치의 용량에 따라서 복수의 메모리 셀들을 이루는 게이트 전극들의 개수가 결정될 수 있다. 이 때, 게이트 전극들은 서로 다른 길이로 연장되어 계단 형태의 단차 구조를 이룰 수 있고, 게이트 전극들은 노출된 단부를 통해 게이트 컨택들과 연결될 수 있다. 메모리 셀 영역에서 게이트 전극들 및 게이트 컨택들은 절연성 물질로 이루어지는 절연층에 의해 덮일 수 있다. 게이트 전극들은 금속 물질, 예컨대 텅스텐(W)을 포함할 수 있다. 실시예에 따라, 게이트 전극들은 다결정 실 리콘 또는 금속 실리사이드 물질을 포함할 수 있다. 일례로, 게이트 전극들은 확산 방지층을 더 포함할 수 있으 며, 예컨대, 상기 확산 방지층은 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN) 또는 이들의 조 합을 포함할 수 있다. 한편, 게이트 전극들의 사이에 배치되는 층간 절연층들은 실리콘 산화물 또는 실리콘 질 화물과 같은 절연성 물질을 포함할 수 있다. 채널 구조물들(CH)은 각각 하나의 메모리 셀 스트링을 구성하며, 행과 열을 이루면서 서로 이격되어 배치될 수 있다. 채널 구조물들(CH)은, X-Y 평면에서, 격자 무늬를 형성하도록 배치되거나 일 방향에서 지그재그 형태로 배치될 수 있다. 채널 구조물들(CH)은 기둥 형상을 가지며, 종횡비에 따라 제1 반도체 기판에 가까울수록 좁아지는 경사진 측면을 가질 수 있다. 한편, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에 도 모두 적용될 수 있다. 제2 반도체 구조물은 제2 반도체 기판 및 제2 반도체 기판 상부 영역을 포함할 수 있다. 제2 반도체 기판 상부 영역은 비휘발성 메모리 장치의 페이지 버퍼, 로우 디코더, 및 제2 메탈 패드를 포함할 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 페이지 버퍼를 제2 반도체 구조물에 별도 로 배치함으로써 비휘발성 메모리 장치의 저장 용량 증가에 따라 페이지 버퍼의 크기를 증가시킬 때 공간적 제약을 최소화할 수 있다. 이에 따라, 비휘발성 메모리 장치는 복수의 메모리 셀들의 리드 동작 및 쓰기 동작을 단축시킬 수 있다. 도 2를 참조하면, 로우 디코더는 양쪽에 배치된 페이지 버퍼를 로딩하기 위해 페이지 버퍼에 의 해 둘러싸이도록 제2 반도체 기판의 중앙에 배치될 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 제2 메탈 패드는 제1 방향에서 제1 메탈 패드와 접합될 수 있다. 제1 메탈 패드 및 제2 메탈 패 드는 웨이퍼 본딩(wafer bonding) 방식으로 제1 반도체 구조물과 제2 반도체 구조물을 연결할 수 있다. 웨이퍼 본딩 방식은 제1 반도체 구조물과 제2 반도체 구조물 사이에 짧은 연결 길이를 갖는 직접적인 접속 통로를 형성할 수 있다. 이에 따라, 웨이퍼 본딩 방식은 칩 인터페이스에 의한 지연을 제거하고 전력 소비 를 줄이면서 데이터 및 제어 신호의 입출력 속도를 개선할 수 있다. 한편, 제1 메탈 패드와 제2 메탈 패드는 텅스텐(W), 코발트(Co), 구리(Cu), 알루미늄(Al), 실리사이 드 등을 포함할 수 있다. 제1 메탈 패드와 제2 메탈 패드 각각은 제2 방향(예컨대, X 방향) 및/또는 제3 방향(예컨대, Y 방향)에서 인접한 레이어에 의해 전기적으로 분리될 수 있다. 일례로, 상기 레이어는 실리 콘 산화물, 실리콘 질화물, low-k 유전체 등을 포함할 수 있다. 도 3을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 제2 반도체 기판의 하면에 배 치되는 패드 아웃 레이어를 더 포함할 수 있다. 일례로, 패드 아웃 레이어는 실리콘 산화물, 실리콘 질화물, low-k 유전체 등의 유전체 재료를 포함할 수 있다. 패드 아웃 레이어는 메모리 셀 영역 및/또는 페이지 버퍼를 외부 회로와 전기적으로 연결하기 위한 하나 이상의 컨택 패드를 포함할 수 있다. 제1 반도체 구조물과 제2 반도체 구조물은 웨이퍼 본 딩 방식으로 서로 전기적으로 연결되어 있으므로, 컨택 패드로 인가되는 외부 회로의 전기 신호는 제1 반 도체 구조물에 포함된 메모리 셀 영역에 전달될 수 있다. 즉, 컨택 패드는 패드-아웃을 위해 비 휘발성 메모리 장치와 외부 회로 사이에서 전기 신호를 전달할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 일례로, 패드 아웃 레이어는 제1 반도체 기판 의 하면에 배치될 수도 있다. 이 때, 패드 아웃 레이어에 포함된 컨택 패드로 인가되는 외부 회로의 전기신호는 웨이퍼 본딩 방식으로 연결된 제1 메탈 패드 및 제2 메탈 패드를 통해 제2 반도체 구조물 에 전달될 수 있다. 제3 반도체 구조물은 제3 반도체 기판 및 제3 반도체 기판 상부 영역을 포함할 수 있다. 제3 반도체 기판 상부 영역은 버퍼 메모리 및 기타 주변 회로들을 포함할 수 있고, 제3 반도체 구조물은 제 3 반도체 기판을 관통하는 연결 비아를 통해 주변 회로들과 연결되는 제3 메탈 패드를 포함할 수 있다. 한편, 제2 반도체 기판과 제3 반도체 기판은 제2 반도체 기판을 관통하는 연결 구조물에 의해 전기적으로 연결될 수 있다. 도 3을 참조하면, 연결 구조물은 제2 반도체 기판 및 패드 아웃 레 이어를 완전히 관통하고, 제2 반도체 구조물의 배선층으로부터 연장된 컨택과 제3 반도체 구조물의 배선층 사이에서 연결될 수 있다. 웨이퍼 본딩 방식과 유사하게, 연결 구조물은 제2 반도체 구조물과 제3 반도체 구조물 사이에 짧은 연결 길이를 갖는 직접적인 접속 통로를 형성할 수 있다. 이에 따라, 연결 구조물은 칩 인터페이스에 의한 지연을 제거하고 전력 소비를 줄이면서 데이터 및 제어 신호의 입출력 속도를 개선할 수 있다. 일례로, 도 2를 참조하면, 기타 주변 회로들은 감지 증폭기, 멀티플렉서 등의 회로를 제외한 나 머지 주변 회로들, 예컨대, 쓰기 드라이버, 전하 펌프 등을 의미할 수 있으나, 이에 한정되지 않고, 도 3에 도 시된 바와 같이 기타 주변 회로들은 감지 증폭기, 멀티플렉서 등의 회로를 포함한 주변 회로들을 의미할 수도 있다. 기타 주변 회로들은 제3 반도체 기판 상에 배치되는 복수의 트랜지스터들을 포함하는 임 의의 소자들(예컨대, 다이오드, 저항, 또는 커패시터) 및 배선들에 의해 구현될 수 있다. 버퍼 메모리는 메모리 셀 영역에 포함된 복수의 메모리 셀들과 다른 메모리 셀들을 포함할 수 있다. 버퍼 메모리는 메모리 셀 영역에 저장되거나 메모리 셀 영역으로부터 리드된 데이터를 임시 저 장함으로써 비휘발성 메모리 장치와 외부 장치 사이에서의 신호 및 데이터 전달 속도를 조절할 수 있다. 도 3을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서 버퍼 메모리는 동적 램 (Dynamic Random Access Memory, DRAM)을 포함할 수 있다. 따라서, 버퍼 메모리에 포함된 메모리 셀들 각 각은 선택 트랜지스터 및 커패시터에 의해 구현될 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고, 버퍼 메모리는 DRAM 외에 정적 램(Static Random Access Memory, SRAM), 자기저항 램(Magnetoresistive Random Access Memory; MRAM), 상변화 램(Phase-change Random Access Memory, PRAM) 등의 다른 원리로 동작하는 메모리 장치를 포함할 수 있다. 이에 따라, 버퍼 메모 리에 포함된 소자들 및 그 구조는 달라질 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 제3 메탈 패드를 통해 외부 장치와 커맨드 (CMD), 어드레스(ADDR), 제어(CTRL) 신호들을 주고받을 수 있고, 연결 구조물을 통해 복수의 메모리 셀들 과 주변 회로들 사이에서 상기 신호들을 주고받을 수 있다. 외부 장치는 비휘발성 메모리 장치와 주고 받는 신호들에 기초하여 비휘발성 메모리 장치의 전반적인 동작을 제어할 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 복수의 메모리 셀들은 페이지 버퍼, 로우 디 코더, 및 기타 주변 회로들의 순서로 연결될 수 있다. 이 때, 로우 디코더의 양 측에는 페이지 버퍼가 배치될 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 한편, 비휘발성 메모리 장치에 포함된 회로들 중 적어도 일부는 제1 방향(예컨대, Z 방향)에서 순차적으로 적층된 소오스 영역, 채널 영역, 및 드레인 영역에 의해 정의되는 복수의 수직 트랜지스터들(Vertical Transistor)을 포함할 수 있다. 일례로, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에 포함된 페이지 버퍼 및/또는 로우 디코 더는 복수의 수직 트랜지스터들로 구현될 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 비휘발성 메모 리 장치는 페이지 버퍼가 구현되는 공간을 최대한으로 활용할 수 있다. 도 4a 및 도 4b는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에 포함된 수직 트랜지스터를 설명하기 위 한 도면들이다. 도 4c는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 페이지 버퍼에 포함된 수직 트 랜지스터들을 설명하기 위한 도면이다.도 2를 함께 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 제2 반도체 구조물에 포 함된 회로들 중 적어도 일부는 수직 트랜지스터에 의해 구현될 수 있다. 일례로, 페이지 버퍼는 복수의 메 모리 셀들에 대응하는 복수의 페이지 버퍼들을 포함할 수 있고, 복수의 페이지 버퍼들 각각은 4개의 수직 트랜 지스터들로 구현되는 래치 구조를 포함할 수 있다. 일례로, 복수의 페이지 버퍼들은 복수의 메모리 셀들과 1:1 로 대응할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 도 4a 및 도 4b를 참조하면, 수직 트랜지스터 중 NMOS 트랜지스터는 도 4a에 도시된 바와 같이 구현될 수 있고, PMOS 트랜지스터는 도 4b에 도시된 바와 같이 구현될 수 있다. 수직 트랜지스터는 수직 방향으로 적층된 제1 소스/드레인 영역(SD1), 제1 게이트 전극(G1), 제2 게이트 전극 (G2), 및 제3 소스/드레인 영역(SD3)에 의해 구현될 수 있다. 한편, 도 4b를 참조하면, 수직 트랜지스터는 제2 소스/드레인 영역(SD2)에 메탈 구조물이 연결되는 구조를 갖도록 구현될 수도 있다. 수직 트랜지스터에서 제1 게이트 전극(G1), 및/또는 제2 게이트 전극(G2)에 의해 둘러싸인 채널 영역은 나노 와이어로 구성될 수 있다. 도 4c를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에 포함된 제2 반도체 구조물은 높이가 다른 복수의 층으로 형성된 배선 구조물들(M0, M1, M2, M3, M4)을 포함할 수 있다. 반도체 구조물들 (120, 130)에 포함된 회로들은 배선 구조물들(M0, M1, M2, M3, M4)과 다른 소자들을 연결함으로써 형성될 수 있 다. 일례로, 제2 반도체 구조물에 포함된 페이지 버퍼에 포함된 래치 구조는 4개의 수직 트랜지스터들로 구현될 수 있다. 수직 트랜지스터들은 수직 방향에서 2개씩 배치될 수 있다. 일례로, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)는 도 4a에 도시된 NMOS 트랜지스터들일 수 있고, 제3 트랜지스터(TR3) 및 제4 트랜지스터 (TR4)는 도 4b에 도시된 PMOS 트랜지스터들일 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있 다. 한편, 수직 트랜지스터를 이용하여 인버터, 버퍼 등의 구조를 구현할 수 있으므로, 페이지 버퍼 외에 로우 디코더 및 제3 반도체 구조물에 포함된 기타 주변 회로들 역시 마찬가지로 수직 트랜지스터들로 형성 될 수 있다. 도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다. 도 5를 참조하면, 메모리 시스템은 메모리 장치(MEM) 및 메모리 컨트롤러(CTRL)를 포함할 수 있다. 메모리 시스템은 복수의 채널들(CH1~CHm)을 지원할 수 있고, 메모리 장치(MEM)와 메모리 컨트롤러(CTRL)는 복수의 채널들(CH1~CHm)을 통해 연결될 수 있다. 예를 들어, 메모리 시스템은 SSD(Solid State Drive)와 같은 스토 리지 장치로 구현될 수 있다. 메모리 장치(MEM)는 복수의 비휘발성 메모리 장치들(NVM11~NVMmn)을 포함할 수 있다. 비휘발성 메모리 장치들 (NVM11~NVMmn) 각각은 대응하는 웨이(way)를 통해 복수의 채널들(CH1~CHm) 중 하나에 연결될 수 있다. 예를 들 어, 비휘발성 메모리 장치들(NVM11~NVM1n)은 웨이들(W11~W1n)을 통해 제1 채널(CH1)에 연결되고, 비휘발성 메모 리 장치들(NVM21~NVM2n)은 웨이들(W21~W2n)을 통해 제2 채널(CH2)에 연결될 수 있다. 예시적인 실시 예에서, 비 휘발성 메모리 장치들(NVM11~NVMmn) 각각은 메모리 컨트롤러(CTRL)로부터의 개별적인 명령에 따라 동작할 수 있 는 임의의 메모리 단위로 구현될 수 있다. 예를 들어, 비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 칩(chip) 또는 다이(die)로 구현될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 메모리 컨트롤러(CTRL)는 복수의 채널들(CH1~CHm)을 통해 메모리 장치(MEM)와 신호들을 송수신할 수 있다. 예를 들어, 메모리 컨트롤러(CTRL)는 채널들(CH1~CHm)을 통해 메모리 장치(MEM)로 커맨드들(CMDa~CMDm), 어드레스들 (ADDRa~ADDRm), 및 데이터(DATAa~DATAm)를 메모리 장치(MEM)로 전송하거나, 메모리 장치(MEM)로부터 데이터 (DATAa~DATAm)를 수신할 수 있다. 메모리 컨트롤러(CTRL)는 각각의 채널을 통해 해당 채널에 연결된 비휘발성 메모리 장치들(NVM11~NVMmn) 중 하 나를 선택하고, 선택된 비휘발성 메모리 장치와 신호들을 송수신할 수 있다. 예를 들어, 메모리 컨트롤러(CTR L)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(NVM11~NVM1n) 중 비휘발성 메모리 장치(NVM11)를 선택할 수 있다. 메모리 컨트롤러(CTRL)는 선택된 비휘발성 메모리 장치(NVM11)로 제1 채널(CH1)을 통해 커맨드(CMDa), 어드레스(ADDRa), 및 데이터(DATAa)를 전송하거나, 선택된 비휘발성 메모리 장치(NVM11)로부터 데이터(DATAa)를 수신할 수 있다.메모리 컨트롤러(CTRL)는 서로 다른 채널들을 통해 메모리 장치(MEM)와 신호들을 병렬적으로 송수신할 수 있다. 예를 들어, 메모리 컨트롤러(CTRL)는 제1 채널(CH1)을 통해 메모리 장치(MEM)로 커맨드(CMDa)를 전송하는 동안 제2 채널(CH2)을 통해 메모리 장치(MEM)로 커맨드(CMDb)를 전송할 수 있다. 예를 들어, 메모리 컨트롤러(CTRL) 는 제1 채널(CH1)을 통해 메모리 장치로부터 데이터(DATAa)를 수신하는 동안 제2 채널(CH2)을 통해 메모리 장치로부터 데이터(DATAb)를 수신할 수 있다. 메모리 컨트롤러(CTRL)는 메모리 장치(MEM)의 전반적인 동작을 제어할 수 있다. 메모리 컨트롤러(CTRL)는 채널 들(CH1~CHm)로 신호를 전송하여 채널들(CH1~CHm)에 연결된 비휘발성 메모리 장치들(NVM11~NVMmn) 각각을 제어할 수 있다. 예를 들어, 메모리 컨트롤러(CTRL)는 제1 채널(CH1)로 커맨드(CMDa) 및 어드레스(ADDRa)를 전송하여 비휘발성 메모리 장치들(NVM11~NVM1n) 중 선택된 하나를 제어할 수 있다. 비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 메모리 컨트롤러(CTRL)의 제어에 따라 동작할 수 있다. 예를 들어, 비휘발성 메모리 장치(NVM11)는 제1 채널(CH1)로 제공되는 커맨드(CMDa), 어드레스(ADDRa)에 따라, 데이 터(DATAa)를 프로그램할 수 있다. 예를 들어, 비휘발성 메모리 장치(NVM21)는 제2 채널(CH2)로 제공되는 커맨드 (CMDb) 및 어드레스(ADDRb)에 따라 데이터(DATAb)를 독출하고, 독출된 데이터(DATAb)를 메모리 컨트롤러(CTRL) 로 전송할 수 있다. 도 5에는 메모리 장치(MEM)가 m개의 채널을 통해 메모리 컨트롤러(CTRL)와 통신하고, 메모리 장치(MEM)가 각각 의 채널에 대응하여 n개의 비휘발성 메모리 장치를 포함하는 것으로 도시되나, 채널들의 개수와 하나의 채널에 연결된 비휘발성 메모리 장치의 개수는 다양하게 변경될 수 있다. 도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 블록도이다. 도 6을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이를 포함하는 메모리 셀 영역, 및 주변 회로들을 포함하는 주변 회로 영역을 포함할 수 있다. 비휘발성 메모리 장치의 주변 회로 영역에 배치되는 주변 회로들은 로우 디코더, 페이지 버퍼 , 입출력 버퍼, 전압 생성기, 및 제어 로직 회로를 포함할 수 있다. 도 6에는 도시되지 않 았으나, 비휘발성 메모리 장치는 컬럼 로직, 프리-디코더, 온도 센서 등을 더 포함할 수 있다. 제어 로직 회로는 비휘발성 메모리 장치 내의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로 는 메모리 컨트롤러로부터 입력된 커맨드(CMD) 및/또는 어드레스(ADDR)에 응답하여 각종 제어 신호들을 출 력할 수 있다. 일례로, 제어 로직 회로는 전압 제어 신호(CTRL_VOL), 로우 어드레스(X-ADDR), 및 컬럼 어 드레스(Y-ADDR)를 출력할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들 각각은 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이는 비트 라인들(BL)을 통해 페이지 버퍼에 연결될 수 있고, 워드 라인들(WL), 스트링 선택 라인들(SSL), 및 그라운드 선택 라인들(GSL)을 통해 로우 디코더에 연결될 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 메모리 셀 어레이는 3차원 메모리 셀 어레이 를 포함할 수 있고, 3차원 메모리 셀 어레이는 복수의 낸드 스트링들을 포함할 수 있다. 각 낸드 스트링은 기판 위에 수직으로 적층된 워드 라인들(WL)에 각각 연결된 복수의 메모리 셀들을 포함할 수 있다. 미국 특허공개공 보 제7,679,133호, 미국 특허공개공보 제8,553,466호, 미국 특허공개공보 제8,654,587호, 미국 특허공개공보 제 8,559,235호, 및 미국 특허출원공개공보 제2011/0233648호는 본 명세서에 인용 형식으로 결합된다. 일례로, 메 모리 셀 어레이는 2차원 메모리 셀 어레이를 포함할 수 있고, 2차원 메모리 셀 어레이는 행 및 열 방향을 따라 배치된 복수의 낸드 스트링들을 포함할 수 있다. 페이지 버퍼는 복수의 페이지 버퍼들을 포함할 수 있고, 복수의 페이지 버퍼들은 복수의 비트 라인들(BL) 을 통해 복수의 메모리 셀들과 각각 연결될 수 있다. 페이지 버퍼는 컬럼 어드레스(Y-ADDR)에 응답하여 비 트 라인들(BL) 중 적어도 하나의 비트 라인을 선택할 수 있다. 페이지 버퍼는 동작 모드에 따라 쓰기 드라 이버 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 쓰기 동작 시, 페이지 버퍼는 선택된 비트 라인으 로 기록될 데이터에 대응하는 비트 라인 전압을 인가할 수 있다. 리드 동작 시, 페이지 버퍼는 선택된 비 트 라인의 전류 또는 전압을 감지하여 복수의 메모리 셀들에 저장된 데이터를 감지할 수 있다. 전압 생성기는 전압 제어 신호(CTRL_VOL)를 기반으로 쓰기, 리드, 쓰기 검증, 및 소거 동작들을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 예를 들어, 전압 생성기는 워드 라인 전압(VWL)으로서 쓰기 전압, 리드 전압, 쓰기 검증 전압, 소거 전압 등을 생성할 수 있다. 로우 디코더는 로우 어드레스(X-ADDR)에 응답하여 복수의 워드 라인들(WL) 중 하나를 선택할 수 있고, 복 수의 스트링 선택 라인들(SSL) 중 하나를 선택할 수 있다. 예를 들어, 쓰기 동작 시, 로우 디코더는 선택 된 워드 라인으로 쓰기 전압 및 쓰기 검증 전압을 인가하고, 리드 동작 시, 선택된 워드 라인으로 리드 전압을 인가할 수 있다. 도 7은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에 포함된 메모리 블록의 등가 회로도이다. 도 7에 도시된 메모리 블록(BLKi)은 반도체 기판 상에 3차원 구조로 형성되는 3차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 반도체 기판과 수직한 방향으로 형성될 수 있다. 도 7을 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복 수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스 트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 4에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모 리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 게이트 라인(GTL1, GTL2, ..., GTL8)에 연결될 수 있다. 게이트 라인(GTL1, GTL2, ..., GTL8)은 워드 라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ..., GTL8)의 일부 는 더미 워드 라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인들(BL1, BL2, BL3)에 연결되고, 접 지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다. 동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선 택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 7에는 메모리 블록(BLK)이 여덟 개의 게이트 라인(GTL1, GTL2, ..., GTL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 반드시 이에 한 정되는 것은 아니다. 도 8은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서 웨이퍼 본딩(wafer bonding) 방식을 설명하기 위 한 도면이다. 도 8을 참조하면, 비휘발성 메모리 장치는 C2C(chip to chip) 구조일 수 있다. C2C 구조는 제1 웨이퍼 상 에 셀 영역(CELL)을 포함하는 상부 칩을 제작하고, 제1 웨이퍼와 다른 제2 웨이퍼 상에 주변 회로 영역(PERI)을 포함하는 하부 칩을 제작한 후, 상기 상부 칩과 상기 하부 칩을 본딩(bonding) 방식에 의해 서로 연결하는 것을 의미할 수 있다. 일례로, 상기 본딩 방식은 상부 칩의 최상부 메탈층에 형성된 본딩 메탈과 하부 칩의 최상부 메탈층에 형성된 본딩 메탈을 서로 전기적으로 연결하는 방식을 의미할 수 있다. 예컨대, 상기 본딩 메탈이 구 리(Cu)로 형성된 경우, 상기 본딩 방식은 Cu-to-Cu 본딩 방식일 수 있으며, 상기 본딩 메탈은 알루미늄(Al) 혹 은 텅스텐(W)으로도 형성될 수 있다. 도 2 및 도 3을 함께 참조하면, 비휘발성 메모리 장치의 제1 반도체 기판 상에 포함된 셀 영역 (CELL)은 메모리 셀 영역에 대응할 수 있고, 제1 반도체 구조물에 포함될 수 있다. 한편, 제2 반도체 기판 상에 포함된 주변 회로 영역(PERI)은 주변 회로들에 대응할 수 있고, 제2 반도체 구조물 및 제 3 반도체 구조물에 대응할 수 있다. 또한, 본딩 메탈은 제1 메탈 패드 및 제2 메탈 패드에 대응 할 수 있다. 비휘발성 메모리 장치의 주변 회로 영역(PERI)과 셀 영역(CELL) 각각은 외부 패드 본딩 영역(PA), 워드라 인 본딩 영역(WLBA), 및 비트라인 본딩 영역(BLBA)을 포함할 수 있다. 주변 회로 영역(PERI)은 제2 반도체 기판, 층간 절연층, 제2 반도체 기판에 형성되는 복수의 회로 소자들(1720a, 1720b, 1720c), 복수의 회로 소자들(1720a, 1720b, 1720c) 각각과 연결되는 제1 메탈층(1730a, 1730b, 1730c), 제1 메탈층(1730a, 1730b, 1730c) 상에 형성되는 제2 메탈층(1740a, 1740b, 1740c)을 포함할 수 있다. 일 실시예에서, 제1 메탈층(1730a, 1730b, 1730c)은 상대적으로 전기적 비저항이 높은 텅스텐 으로 형성될 수 있고, 제2 메탈층(1740a, 1740b, 1740c)은 상대적으로 전기적 비저항이 낮은 구리로 형성될 수 있다. 본 명세서에서는 제1 메탈층(1730a, 1730b, 1730c)과 제2 메탈층(1740a, 1740b, 1740c)만 도시되고 설명되나, 이에 한정되는 것은 아니고, 제2 메탈층(1740a, 1740b, 1740c) 상에 적어도 하나 이상의 메탈층이 더 형성될 수 도 있다. 제2 메탈층(1740a, 1740b, 1740c)의 상부에 형성되는 하나 이상의 메탈층 중 적어도 일부는, 제2 메탈 층(1740a, 1740b, 1740c)을 형성하는 구리보다 더 낮은 전기적 비저항을 갖는 알루미늄 등으로 형성될 수 있다. 층간 절연층은 복수의 회로 소자들(1720a, 1720b, 1720c), 제1 메탈층(1730a, 1730b, 1730c), 및 제2 메 탈층(1740a, 1740b, 1740c)을 커버하도록 제2 반도체 기판 상에 배치되며, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질을 포함할 수 있다. 워드라인 본딩 영역(WLBA)의 제2 메탈층(1740b) 상에 하부 본딩 메탈(1771b, 1772b)이 형성될 수 있다. 워드라 인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(1771b, 1772b)은 셀 영역(CELL)의 상부 본딩 메탈(1871b, 1872b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있으며, 하부 본딩 메탈(1771b, 1772b)과 상부 본딩 메탈(1871b, 1872b)은 알루미늄, 구리, 혹은 텅스텐 등으로 형성될 수 있다. 셀 영역(CELL)은 적어도 하나의 메모리 블록을 제공할 수 있다. 셀 영역(CELL)은 제1 반도체 기판과 공통 소스 라인을 포함할 수 있다. 제1 반도체 기판 상에는, 제1 반도체 기판의 상면에 수직하는 방향(Z축 방향)을 따라 복수의 워드라인들(1831-1838; 1830)이 적층될 수 있다. 워드라인들의 상부 및 하 부 각각에는 스트링 선택 라인들과 접지 선택 라인이 배치될 수 있으며, 스트링 선택 라인들과 접지 선택 라인 사이에 복수의 워드라인들이 배치될 수 있다. 비트라인 본딩 영역(BLBA)에서, 채널 구조물(CH)은 제1 반도체 기판의 상면에 수직하는 방향(Z축 방향)으 로 연장되어 워드라인들, 스트링 선택 라인들, 및 접지 선택 라인을 관통할 수 있다. 채널 구조물(CH)은 데이터 저장층, 채널층, 및 매립 절연층 등을 포함할 수 있으며, 채널층은 제1 메탈층(1850c) 및 제2 메탈층 (1860c)과 전기적으로 연결될 수 있다. 예컨대, 제1 메탈층(1850c)은 비트라인 컨택일 수 있고, 제2 메탈층 (1860c)은 비트라인일 수 있다. 일 실시예에서, 비트라인(1860c)은 제1 반도체 기판의 상면에 평행한 제3 방향(예컨대, Y 방향)을 따라 연장될 수 있다. 도 8에 도시한 일 실시예에서, 채널 구조물(CH)과 비트라인(1860c) 등이 배치되는 영역이 비트라인 본딩 영역 (BLBA)으로 정의될 수 있다. 비트라인(1860c)은 비트라인 본딩 영역(BLBA)에서 주변 회로 영역(PERI)에서 페이 지 버퍼를 제공하는 회로 소자들(1720c)과 전기적으로 연결될 수 있다. 일례로, 비트라인(1860c)은 주변 회로 영역(PERI)에서 상부 본딩 메탈(1871c, 1872c)과 연결되며, 상부 본딩 메탈(1871c, 1872c)은 페이지 버퍼 의 회로 소자들(1720c)에 연결되는 하부 본딩 메탈(1771c, 1772c)과 연결될 수 있다. 워드라인 본딩 영역(WLBA)에서, 워드라인들은 제3 방향에 수직하면서 제1 반도체 기판의 상면에 평 행한 제2 방향(예컨대, X 방향)을 따라 연장될 수 있으며, 복수의 셀 컨택 플러그들(1841-1847; 1840)와 연결될 수 있다. 워드라인들과 셀 컨택 플러그들은, 제2 방향을 따라 워드라인들 중 적어도 일부가 서로 다른 길이로 연장되어 제공하는 패드들에서 서로 연결될 수 있다. 워드라인들에 연결되는 셀 컨택 플러그들의 상부에는 제1 메탈층(1850b)과 제2 메탈층(1860b)이 차례로 연결될 수 있다. 셀 컨택 플러그 들은 워드라인 본딩 영역(WLBA)에서 셀 영역(CELL)의 상부 본딩 메탈(1871b, 1872b)과 주변 회로 영역 (PERI)의 하부 본딩 메탈(1771b, 1772b)을 통해 주변 회로 영역(PERI)과 연결될 수 있다. 셀 컨택 플러그들은 주변 회로 영역(PERI)에서 로우 디코더를 형성하는 회로 소자들(1720b)과 전기 적으로 연결될 수 있다. 일 실시예에서, 로우 디코더를 형성하는 회로 소자들(1720b)의 동작 전압은, 페 이지 버퍼를 형성하는 회로 소자들(1720c)의 동작 전압과 다를 수 있다. 일례로, 페이지 버퍼를 형 성하는 회로 소자들(1720c)의 동작 전압이 로우 디코더를 형성하는 회로 소자들(1720b)의 동작 전압보다 클 수 있다. 외부 패드 본딩 영역(PA)에는 공통 소스 라인 컨택 플러그가 배치될 수 있다. 공통 소스 라인 컨택 플러 그는 금속, 금속 화합물, 또는 폴리실리콘 등의 도전성 물질로 형성되며, 공통 소스 라인과 전기적 으로 연결될 수 있다. 공통 소스 라인 컨택 플러그 상부에는 제1 메탈층(1850a)과 제2 메탈층(1860a)이 차례로 적층될 수 있다. 일례로, 공통 소스 라인 컨택 플러그, 제1 메탈층(1850a), 및 제2 메탈층(1860a)이 배치되는 영역은 외부 패드 본딩 영역(PA)으로 정의될 수 있다. 한편 외부 패드 본딩 영역(PA)에는 입출력 패드들(1705, 1805)이 배치될 수 있다. 도 8을 참조하면, 제2 반도체 기판의 하부에는 제2 반도체 기판의 하면을 덮는 하부 절연막 이 형성될 수 있으며, 하부 절 연막 상에 제2 입출력 패드가 형성될 수 있다. 제2 입출력 패드는 제2 입출력 컨택 플러그 를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(1720a, 1720b, 1720c) 중 적어도 하나와 연결되며, 하부 절연막에 의해 제2 반도체 기판과 분리될 수 있다. 또한, 제2 입출력 컨택 플러그 와 제2 반도체 기판 사이에는 측면 절연막이 배치되어 제2 입출력 컨택 플러그와 제2 반도체 기판을 전기적으로 분리할 수 있다. 도 8을 참조하면, 제1 반도체 기판의 상부에는 제1 반도체 기판의 상면을 덮는 상부 절연막 이 형성될 수 있으며, 상부 절연막 상에 제1 입출력 패드가 배치될 수 있다. 제1 입출력 패드 는 제1 입출력 컨택 플러그를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(1720a, 1720b, 1720c) 중 적어도 하나와 연결될 수 있다. 일 실시예에서, 제1 입출력 패드는 회로 소자(1720a)와 전기적으로 연결될 수 있다. 실시예들에 따라, 제1 입출력 컨택 플러그가 배치되는 영역에는 제1 반도체 기판 및 공통 소스 라 인 등이 배치되지 않을 수 있다. 또한, 제1 입출력 패드는 제1 방향(예컨대, Z 방향)에서 워드라인 들과 오버랩되지 않을 수 있다. 도 5를 참조하면, 제1 입출력 컨택 플러그는 제1 반도체 기판 의 상면에 평행한 방향에서 제1 반도체 기판과 분리되며, 셀 영역(CELL)의 층간 절연층을 관 통하여 제1 입출력 패드에 연결될 수 있다. 실시예들에 따라, 제2 입출력 패드와 제1 입출력 패드는 선택적으로 형성될 수 있다. 일례로, 비휘 발성 메모리 장치는 하부 절연막의 상부에 배치되는 제2 입출력 패드만을 포함하거나, 또는 상부 절연막의 상부에 배치되는 제1 입출력 패드만을 포함할 수 있다. 또는, 비휘발성 메모리 장치 가 제2 입출력 패드와 제1 입출력 패드를 모두 포함할 수도 있다. 셀 영역(CELL)과 주변 회로 영역(PERI) 각각에 포함되는 외부 패드 본딩 영역(PA)과 비트라인 본딩 영역(BLBA) 각각에는 최상부 메탈층의 메탈 패턴이 더미 패턴(dummy pattern)으로 존재하거나, 최상부 메탈층이 비어있을 수 있다. 비휘발성 메모리 장치는 외부 패드 본딩 영역(PA)에서, 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메 탈 패턴(1872a)에 대응하여 주변 회로 영역(PERI)의 최상부 메탈층에 셀 영역(CELL)의 상부 메탈 패턴(1872a)과 동일한 형태의 하부 메탈 패턴(1773a)을 형성할 수 있다. 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(1773a)은 주변 회로 영역(PERI)에서 별도의 컨택과 연결되지 않을 수 있다. 이와 유사하게, 외부 패 드 본딩 영역(PA)에서 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(1773a)에 대응하여 셀 영역(CELL)의 상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴(1773a)과 동일한 형태의 상부 메탈 패턴 (1872a)을 형성할 수도 있다. 워드라인 본딩 영역(WLBA)의 제2 메탈층(1740b) 상에는 하부 본딩 메탈(1771b, 1772b)이 형성될 수 있다. 워드 라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(1771b, 1772b)은 셀 영역(CELL)의 상부 본 딩 메탈(1871b, 1872b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있다. 또한, 비트라인 본딩 영역(BLBA)에서, 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴에 대응하여 셀 영역(CELL)의 최상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴과 동일한 형태의 상 부 메탈 패턴을 형성할 수 있다. 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴 상에는 컨택을 형성하지 않을 수 있다. 다만, 도 8에 도시된 비휘발성 메모리 장치는 웨이퍼 본딩 방식을 설명하기 위한 예시일 뿐 웨이퍼 본딩 방식에 따른 비휘발성 메모리 장치의 구조는 도 8에 도시된 바로 한정되지 않을 수 있다. 도 9 내지 도 12는 본 발명의 일 실시예들에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다. 도 9 내지 도 12에 도시된 본 발명의 일 실시예들에 따른 비휘발성 메모리 장치들(200, 300, 400, 500, 600, 700, 800) 각각은 도 2에 도시된 비휘발성 메모리 장치에 대응할 수 있다. 각 실시예들에서 페이지 버퍼는 제1 방향(예컨대, Z 방향)으로 순차적으로 적층된 소오스 영역, 채널 영역, 및 드레인 영역에 의해 정의되는 복수의 수직 트랜지스터들을 포함할 수 있다. 이에 따라, 메모리 셀 스트링과 1:1 로 연결되도록 페이지 버퍼를 배치함으로써, 페이지 버퍼로부터 데이터를 출력하는 속도가 페이지 버퍼로 데이 터를 인가하는 속도보다 느리더라도 비어있는 페이지 버퍼에 지속적으로 데이터를 저장할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않으며, 페이지 버퍼 및/또는 주변 회로들의 구조 및 배치는 실시예에 따라 달 라질 수 있다. 도 9를 참조하면, 비휘발성 메모리 장치는 제1 반도체 기판 및 메모리 셀 영역을 포함하는 제1 반도체 구조물, 제2 반도체 기판 및 페이지 버퍼를 포함하는 제2 반도체 구조물, 및 제3 반도체 기판, 버퍼 메모리, 및 주변 회로들, 예컨대 로우 디코더, 감지 증폭기, 멀티플렉 서, 및 기타 주변 회로들을 포함하는 제3 반도체 구조물을 포함할 수 있다. 한편, 페이지 버퍼는 메모리 셀의 값을 센싱하기 위해 메모리 셀(CELL)의 연결 부위와 가장 먼저 연결될 수 있다. 즉, 페이지 버퍼와 복수의 메모리 셀들 사이의 연결 거리는 다른 주변 회로들과 복수의 메모리 셀들 사이의 연결 거리보다 가까울 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 페이지 버퍼는 복수의 메모리 셀들과 직접 연결되는 센싱 페이지 버퍼(222a), 및 센싱 페이지 버퍼(222a)와 직렬로 연결되는 적어도 하나의 일반 페이지 버퍼(222b)를 포함할 수 있다. 복수의 메모리 셀들 각각에 대응하는 센싱 페이지 버퍼(222a) 및 적어도 하나의 일반 페이지 버퍼(222b)는 제1 방향(예컨대, Z 방향)으로 나란히 배치될 수 있다. 이 때, 적어도 하나의 일반 페이지 버퍼(222b) 중 센싱 페이 지 버퍼(222a)와 가장 멀리 연결된 일반 페이지 버퍼(222b)는 비트 라인(BL)에 연결될 수 있다. 입출력 인터페이스를 통해 외부 장치로부터 입력된 데이터는 버퍼 메모리에 저장된 후 페이지 버퍼 를 거쳐 복수의 메모리 셀들에 프로그램될 수 있다. 다만, 멀티플렉서는 입력되는 데이터의 특성에 기초하여 버퍼 메모리를 경유할 것인지 여부를 결정할 수 있다. 일례로, 버퍼 메모리에 포함된 모든 메모리 셀들에 데이터가 저장된 상태인 경우, 멀티플렉서는 버퍼 메모리를 경유하지 않고 복수의 메모리 셀들에 외부 장치로부터 입력된 데이터를 저장하도록 동작할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고, 멀티플렉서의 동작은 데이터의 용량, 액세스 주기 등의 특성에 따라 달라질 수 있다. 또한, 멀티플렉서는 리드 동작에서도 유사한 방식으로 데이터의 처리 경로를 설정하는 디멀티플렉서를 포함할 수 있다. 도 10 및 도 11을 참조하면, 비휘발성 메모리 장치(300, 400)는 제1 반도체 기판(311, 411) 및 메모리 셀 영역 (312, 412)을 포함하는 제1 반도체 구조물(310, 410), 제2 반도체 기판(321, 421) 및 페이지 버퍼(322, 422)를 포함하는 제2 반도체 구조물(320, 420), 및 제3 반도체 기판(331, 431), 버퍼 메모리(332, 432), 및 주변 회로 들, 예컨대 로우 디코더(323, 423), 감지 증폭기(333, 433), 멀티플렉서(335, 435), 및 기타 주변 회로들(334, 434)을 포함하는 제3 반도체 구조물(330, 430)을 포함할 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치(300, 400)에서, 페이지 버퍼(322, 422)는 복수의 메모리 셀 들(CELL) 및 비트 라인(BL) 사이에 연결되는 센싱 페이지 버퍼(322a, 422a)를 포함할 수 있다. 한편, 페이지 버 퍼(322, 422)는 센싱 페이지 버퍼(322a, 422a)와 연결되는 일반 페이지 버퍼(322b, 422b)를 더 포함할 수 있다. 도 10을 참조하면, 비휘발성 메모리 센서의 일반 페이지 버퍼(322b)는 제2 반도체 구조물에 포함될 수 있다. 이 때, 복수의 메모리 셀들과 버퍼 메모리의 입출력 인터페이스는 공유될 수 있다. 도 11을 참조하면, 비휘발성 메모리 센서의 일반 페이지 버퍼(422b)는 제3 반도체 구조물에 포함될 수 있다. 이 때, 복수의 메모리 셀들과 버퍼 메모리의 입출력 인터페이스는 개별적으로 배치될 수 있다. 도 12를 참조하면, 비휘발성 메모리 장치는 제1 반도체 기판 및 메모리 셀 영역을 포함하는 제1 반도체 구조물, 제2 반도체 기판 및 페이지 버퍼를 포함하는 제2 반도체 구조물, 및 제3 반도체 기판, 버퍼 메모리, 및 주변 회로들, 예컨대 로우 디코더, 감지 증폭기, 멀티플렉 서, 및 기타 주변 회로들을 포함하는 제3 반도체 구조물을 포함할 수 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 페이지 버퍼는 복수의 메모리 셀들과 직접 연결되는 센싱 페이지 버퍼(522a), 및 센싱 페이지 버퍼(522a)와 제1 방향(예컨대, Z 방향)으로 직렬 연결되는적어도 하나의 일반 페이지 버퍼(522b)를 포함할 수 있다. 한편, 비휘발성 메모리 장치의 페이지 버퍼는 버퍼 메모리의 메모리 셀과 연결되어 데이터를 주 고받을 수 있다. 데이터 전송은 페이지 버퍼가 형성된 제2 반도체 기판의 주변 회로들에 의해 제어될 수 있다. 따라서, 적어도 하나의 일반 페이지 버퍼(522b) 중 센싱 페이지 버퍼(522a)와 가장 멀리 연결된 일반 페이지 버퍼(522b)는 데이터 전송을 제어하기 위한 제어 라인(CL)에 연결될 수 있다. 이 때, 제어 라인(CL)과 비트 라인(BL) 사이에는 버퍼 메모리가 연결될 수 있다. 일례로, 버퍼 메모리와 로우 디코더, 기타 주변 회로들을 포함하는 로직 회로는 제1 방향에서 순차적 으로 적층된 소오스 영역, 채널 영역, 및 드레인 영역에 의해 정의되는 복수의 수직 트랜지스터들을 포함할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 도 13 및 도 14는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다. 도 15 및 도 16은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다. 도 17 및 도 18은 본 발 명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다. 도 13 내지 도 18를 참조하면, 일 실시예들에 따른 비휘발성 메모리 장치들(600, 700, 800) 각각은 도 9에 도시 된 비휘발성 메모리 장치에 대응할 수 있다. 한편, 제1 반도체 기판(611, 711, 811) 및 메모리 셀 영역(612, 712, 812)을 포함하는 제1 반도체 구조물(610, 710, 810)의 구조, 및 제1 반도체 구조물(610, 710, 810), 제2 반도체 구조물(620, 720, 820), 및 제3 반도체 구조물(630, 730, 830) 사이의 연결 관계는 도 3에 도시된 비휘발성 메모리 장치에 대응할 수 있다. 도 13 및 도 14에 도시된 비휘발성 메모리 장치, 도 15 및 도 16에 도시된 비휘발성 메모리 장치, 및 도 17 및 도 18에 도시된 비휘발성 메모리 장치 각각에 포함된 제3 반도체 구조물(630, 730, 830)은 제1 방향(예컨대, Z 방향)에서 순차적으로 적층된 소오스 영역, 채널 영역, 및 드레인 영역에 의해 정의되는 복수의 수직 트랜지스터들을 포함할 수 있다. 도 13 및 도 14를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 페이지 버퍼가 배치되는 제2 반도체 기판의 하부에는 로우 디코더 및 기타 주변 회로들이 배치될 수 있다. 이 때, 로우 디코더 및 기타 주변 회로들은 페이지 버퍼와 마찬가지로 제1 방향에서 순차적으로 적 층된 소오스 영역, 채널 영역, 및 드레인 영역에 의해 정의되는 수직 트랜지스터들을 포함할 수 있다. 기타 주 변 회로들은 커맨드(CMD), 어드레스(ADDR), 컨트롤(CTRL) 신호를 전달받으며 외부 호스트와 데이터를 주고 받을 수 있다. 페이지 버퍼의 크기는 비휘발성 메모리 장치의 저장 용량 증가에 의해 가장 많은 영향을 받으므로 가 장 넓은 영역에 배열될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 페이 지 버퍼를 제2 반도체 기판의 넓은 영역에 형성하고, 제2 반도체 기판 하부에 로우 디코더 및 기타 주변 회로들을 배치하여 페이지 버퍼의 공간 활용을 극대화할 수 있다. 한편, 로우 디코더와 기타 주변 회로들은 동일한 레이어에 형성함으로써 비휘발성 메모리 장치 의 제1 방향 길이 증가를 최소화할 수 있다. 도 15 및 도 16을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 페이지 버퍼가 배치되는 제2 반도체 기판의 하부에는 로우 디코더 및 기타 주변 회로들이 배치될 수 있고, 그 하부에는 추가 회로들이 배치될 수 있다. 즉, 제3 반도체 구조물은 주변 회로들과 버퍼 메모리 사이에 배치되는 추가 회로들을 더 포함할 수 있다. 이 때, 로우 디코더, 기타 주변 회로들, 및 추가 회로들은 페이지 버퍼와 마찬가지로 제1 방향에서 순차적으로 적층된 소오스 영역, 채널 영역, 및 드레인 영역에 의해 정의되는 수직 트랜지스터들을 포 함할 수 있다. 일례로, 추가 회로들은 페이지 버퍼에 저장된 값에 대한 MAC(Multiply and Accumulate) 연산을 수행 하는 인공지능(AI) 기능 회로 및/또는 페이지 버퍼에 저장된 값에 대한 오류 정정 코드(ECC)의 연산을 수 행하는 오류 정정 코드(ECC) 기능 회로 등을 포함할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고, 추가 회로들은 다양한 기능을 수행하도록 설계될 수 있다.본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 다른 회로들과 별도의 레이어에 수직 트랜지스터를 포함하는 추가 회로들을 배치함으로써, 면적에 제한되지 않고 새로운 기능을 자유롭게 추가할 수 있다. 특 히, 메모리 컨트롤러에 의해 수행되던 기능을 비휘발성 메모리 장치에서 수행하는 경우, 비휘발성 메모리 장치 자체의 성능을 향상시킬 수 있다. 일례로, 추가 회로가 오류 정정 코드(ECC) 기능 회로인 경우, 추가 회로는 리드 데이터에 대한 오류 검출 및 정정 기능을 수행하기 위해 페이지 버퍼보다 입출력 인터페이스에 가깝게 배치될 수 있다. 보다 구체적으로, 추가 회로는 비휘발성 메모리 장치에 기입될 기입 데이터에 대하여 패리티 비트(parity bit)들을 생성할 수 있으며, 이와 같이 생성된 패리티 비트들은 기입 데이터와 함께 저장될 수 있다. 비휘발성 메모리 장치에서의 데이터 리드 동작 시, 추가 회로는 리드 데이터와 함께 리드되는 패리티 비트들을 이용하여 리드 데이터의 에러를 정정하고, 에러가 정정된 리드 데이터를 출력할 수 있다. 일례로, 추가 회로가 인공지능(AI) 기능 회로인 경우, 추가 회로는 페이지 버퍼에서 출력된 값 을 바로 계산하므로 페이지 버퍼에 가깝게 배치될 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 도 17 및 도 18을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 페이지 버퍼가 배치되는 제2 반도체 기판의 하부에는 로우 디코더가 배치될 수 있고, 그 하부에는 기타 주변 회로들 이 배치될 수 있다. 즉, 로우 디코더는 기타 주변 회로들의 상부에서 별도의 레이어에 배치될 수도 있다. 도 19a 내지 도 19e는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 제조하는 과정을 설명하기 위한 도 면들이다. 도 19a 내지 도 19e는 도 2 및 도 3에 도시된 비휘발성 메모리 장치의 제조 과정을 간단히 나타낸 도면들 일 수 있다. 도 19a 내지 도 19e의 제조 과정은 다른 실시예들에 따른 비휘발성 메모리 장치들(200, 300, 400, 500, 600, 700, 800)에도 유사하게 적용될 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 일례로, 비휘발성 메모리 장치에 포함된 제1 반도체 구조물, 제2 반도체 구조물, 및 제3 반도체 구조물은 순서에 상관없이 독립적으로 제조될 수 있다. 도 19a를 참조하면, 제1 반도체 구조물에서, 제1 반도체 기판 상에는 게이트 전극들 및 채널 구조물 들(CH)을 포함하는 메모리 셀 영역이 형성될 수 있다. 이 때, 메모리 셀 영역의 상부에는 제1 반도체 구조물을 다른 구조물과 접합하기 위한 제1 메탈 패드가 형성될 수 있다. 도 19b를 참조하면, 제2 반도체 구조물에서, 제2 반도체 기판 상에는 페이지 버퍼 및 로우 디코 더를 포함하는 주변 회로 영역이 형성될 수 있다. 이 때, 주변 회로 영역의 상부에는 제2 반도체 구조물 을 제1 반도체 구조물과 접합하기 위한 제2 메탈 패드가 형성될 수 있다. 일례로, 제2 메탈 패 드의 위치는 제1 메탈 패드의 위치에 대응할 수 있다. 전술한 바와 같이, 제2 반도체 기판의 하부에는 페이지 버퍼 및/또는 로우 디코더를 외부 회로 와 전기적으로 연결하기 위한 컨택 패드가 배치될 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고, 컨택 패드는 제1 반도체 기판의 하면에 배치될 수도 있다. 도 19c를 참조하면, 제2 반도체 구조물에는 제2 반도체 기판을 관통하는 연결 구조물(140a)이 형성될 수 있다. 일례로, 연결 구조물(140a)은 제2 반도체 구조물의 로우 디코더와 전기적으로 연결될 수 있 다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고, 연결 구조물(140a)은 제2 반도체 구조물의 페이지 버퍼와 연결될 수도 있다. 도 19d를 참조하면, 제3 반도체 구조물에서, 제3 반도체 기판 상에는 제3 반도체 기판을 관통하 는 연결 비아를 통해 제3 메탈 패드와 연결되는 기타 주변 회로들이 형성될 수 있다. 이 때, 기 타 주변 회로들의 일 측에는 버퍼 메모리가 배치될 수 있다. 제3 반도체 구조물의 상부에는 제3 반도체 구조물을 제2 반도체 구조물과 접합하기 위한 연결 구조물(140b)이 형성될 수 있다. 일례로, 제3 반도체 구조물에 포함된 연결 구조물(140b)의 위치는 제2 반도체 구조물에 포함된 연결 구조물 (140a)의 위치에 대응할 수 있다. 도 19e를 참조하면, 도 19a 내지 도 19d를 거쳐 제조된 제1 반도체 구조물, 제2 반도체 구조물, 및 제3 반도체 구조물은 제1 방향(예컨대, Z 방향)에서 적층되도록 접합될 수 있다. 일례로, 제1 반도체 구조 물은 제1 메탈 패드 및 제2 메탈 패드의 접합을 통해 제2 반도체 구조물과 접합될 수 있다. 또한, 제2 반도체 구조물은 연결 구조물들(140a, 140b)의 접합을 통해 제3 반도체 구조물과 접 합될 수 있다. 본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한 다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다."}
{"patent_id": "10-2022-0014358", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 비휘발성 메모리 장치의 구조를 간단히 도시한 사시도이다. 도 2 및 도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다. 도 4a 및 도 4b는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에 포함된 수직 트랜지스터를 설명하기 위 한 도면들이다. 도 4c는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서, 페이지 버퍼에 포함된 수직 트랜지스터들을 설 명하기 위한 도면이다. 도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다. 도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 블록도이다. 도 7은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에 포함된 메모리 블록의 등가 회로도이다. 도 8은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치에서 웨이퍼 본딩(wafer bonding) 방식을 설명하기 위 한 도면이다. 도 9 내지 도 12는 본 발명의 일 실시예들에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다. 도 13 및 도 14는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다. 도 15 및 도 16은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다. 도 17 및 도 18은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 간단히 도시한 도면들이다.도 19a 내지 도 19e는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 제조하는 과정을 설명하기 위한 도 면들이다."}
