Timing Analyzer report for 05_cpu
Wed May 21 00:54:30 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; 05_cpu                                                 ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE15E22C6                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.65        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  29.0%      ;
;     Processor 3            ;  21.4%      ;
;     Processor 4            ;  14.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 81.83 MHz ; 81.83 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -11.221 ; -10494.717        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -1098.000                        ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                        ;
+---------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.221 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.508     ;
; -11.109 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.396     ;
; -11.102 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.364     ;
; -11.102 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.389     ;
; -11.089 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.347     ;
; -11.081 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.368     ;
; -11.069 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.375     ;
; -11.065 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.371     ;
; -11.065 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.360     ;
; -11.062 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.349     ;
; -11.061 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.348     ;
; -11.046 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.308     ;
; -11.040 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.327     ;
; -11.037 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.270      ; 12.302     ;
; -11.004 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.299     ;
; -11.000 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.258     ;
; -10.990 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.252     ;
; -10.983 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.245     ;
; -10.977 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.235     ;
; -10.973 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.282      ; 12.250     ;
; -10.971 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.258     ;
; -10.970 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.228     ;
; -10.962 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.224     ;
; -10.957 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.263     ;
; -10.953 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.259     ;
; -10.953 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.248     ;
; -10.950 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.295      ; 12.240     ;
; -10.950 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.237     ;
; -10.950 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.256     ;
; -10.949 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.236     ;
; -10.949 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.207     ;
; -10.946 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.252     ;
; -10.946 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.241     ;
; -10.943 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.312      ; 12.250     ;
; -10.943 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.230     ;
; -10.942 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.312      ; 12.249     ;
; -10.942 ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.229     ;
; -10.942 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.229     ;
; -10.934 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.196     ;
; -10.929 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.235     ;
; -10.928 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; clk          ; clk         ; 1.000        ; -0.068     ; 11.855     ;
; -10.927 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.189     ;
; -10.925 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.270      ; 12.190     ;
; -10.925 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.231     ;
; -10.925 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.220     ;
; -10.922 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.209     ;
; -10.921 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.183     ;
; -10.921 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.208     ;
; -10.918 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.270      ; 12.183     ;
; -10.908 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.166     ;
; -10.906 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.168     ;
; -10.897 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.270      ; 12.162     ;
; -10.893 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~42 ; clk          ; clk         ; 1.000        ; 0.295      ; 12.183     ;
; -10.892 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.187     ;
; -10.890 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~58 ; clk          ; clk         ; 1.000        ; 0.283      ; 12.168     ;
; -10.888 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.194     ;
; -10.888 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.146     ;
; -10.887 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~43 ; clk          ; clk         ; 1.000        ; 0.295      ; 12.177     ;
; -10.885 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.180     ;
; -10.884 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.190     ;
; -10.884 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.179     ;
; -10.881 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.168     ;
; -10.881 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.139     ;
; -10.880 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.167     ;
; -10.874 ; riscv_single_cycle:cpu|pc[3]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.161     ;
; -10.865 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.127     ;
; -10.864 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.159     ;
; -10.861 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.282      ; 12.138     ;
; -10.860 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.118     ;
; -10.859 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.146     ;
; -10.856 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.270      ; 12.121     ;
; -10.854 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.282      ; 12.131     ;
; -10.852 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.139     ;
; -10.843 ; riscv_single_cycle:cpu|pc[8]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.130     ;
; -10.838 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.295      ; 12.128     ;
; -10.833 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.282      ; 12.110     ;
; -10.831 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.312      ; 12.138     ;
; -10.831 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.118     ;
; -10.831 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.295      ; 12.121     ;
; -10.830 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.312      ; 12.137     ;
; -10.824 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.312      ; 12.131     ;
; -10.823 ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.267      ; 12.085     ;
; -10.823 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.300      ; 12.118     ;
; -10.823 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.312      ; 12.130     ;
; -10.819 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.077     ;
; -10.816 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; clk          ; clk         ; 1.000        ; -0.068     ; 11.743     ;
; -10.810 ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.263      ; 12.068     ;
; -10.810 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.295      ; 12.100     ;
; -10.809 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; clk          ; clk         ; 1.000        ; -0.068     ; 11.736     ;
; -10.808 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~15 ; clk          ; clk         ; 1.000        ; 0.283      ; 12.086     ;
; -10.808 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~28 ; clk          ; clk         ; 1.000        ; -0.048     ; 11.755     ;
; -10.803 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.312      ; 12.110     ;
; -10.802 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.312      ; 12.109     ;
; -10.793 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~46 ; clk          ; clk         ; 1.000        ; 0.270      ; 12.058     ;
; -10.792 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.282      ; 12.069     ;
; -10.790 ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.096     ;
; -10.790 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.077     ;
; -10.789 ; riscv_single_cycle:cpu|pc[4]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.292      ; 12.076     ;
; -10.788 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; clk          ; clk         ; 1.000        ; -0.068     ; 11.715     ;
; -10.786 ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.311      ; 12.092     ;
+---------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[1]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.558 ; riscv_single_cycle:cpu|pc[11]             ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.711 ; riscv_single_cycle:cpu|pc[9]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.929      ;
; 0.713 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.931      ;
; 0.715 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.933      ;
; 0.755 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[3]              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.973      ;
; 0.757 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[2]              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.975      ;
; 0.936 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.154      ;
; 0.941 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.159      ;
; 0.985 ; riscv_single_cycle:cpu|pc[9]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.203      ;
; 0.988 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.206      ;
; 1.003 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.221      ;
; 1.005 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.223      ;
; 1.027 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[3]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.245      ;
; 1.029 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.247      ;
; 1.095 ; riscv_single_cycle:cpu|pc[9]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.313      ;
; 1.098 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.316      ;
; 1.100 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.318      ;
; 1.115 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.333      ;
; 1.139 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.357      ;
; 1.139 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.357      ;
; 1.141 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.359      ;
; 1.141 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.359      ;
; 1.210 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.428      ;
; 1.210 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.428      ;
; 1.228 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.446      ;
; 1.230 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.448      ;
; 1.251 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.469      ;
; 1.251 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.469      ;
; 1.253 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.253 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.320 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.538      ;
; 1.322 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.540      ;
; 1.340 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.558      ;
; 1.342 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.560      ;
; 1.363 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.581      ;
; 1.363 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.581      ;
; 1.365 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.583      ;
; 1.365 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.583      ;
; 1.432 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.650      ;
; 1.434 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.652      ;
; 1.452 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.670      ;
; 1.475 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.693      ;
; 1.475 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.693      ;
; 1.504 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.722      ;
; 1.511 ; riscv_single_cycle:cpu|pc[10]             ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.729      ;
; 1.544 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.762      ;
; 1.642 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.067      ; 1.866      ;
; 1.653 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.037      ; 1.847      ;
; 1.704 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[2]              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.924      ;
; 1.759 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~62 ; clk          ; clk         ; 0.000        ; 0.468      ; 2.384      ;
; 1.759 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 0.000        ; 0.468      ; 2.384      ;
; 1.759 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 0.000        ; 0.468      ; 2.384      ;
; 1.760 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~336               ; clk          ; clk         ; 0.000        ; 0.085      ; 2.002      ;
; 1.771 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~336               ; clk          ; clk         ; 0.000        ; 0.055      ; 1.983      ;
; 1.783 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~48                ; clk          ; clk         ; 0.000        ; 0.059      ; 1.999      ;
; 1.791 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~848               ; clk          ; clk         ; 0.000        ; 0.053      ; 2.001      ;
; 1.791 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.061      ; 2.009      ;
; 1.793 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.061      ; 2.011      ;
; 1.794 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~48                ; clk          ; clk         ; 0.000        ; 0.029      ; 1.980      ;
; 1.799 ; riscv_single_cycle:cpu|pc[10]             ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.061      ; 2.017      ;
; 1.802 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~848               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.982      ;
; 1.809 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.063      ; 2.029      ;
; 1.811 ; riscv_single_cycle:cpu|regfile:rf|regs~11 ; dmem_mmio:dmem_inst|mem~507               ; clk          ; clk         ; 0.000        ; -0.304     ; 1.664      ;
; 1.824 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 0.000        ; 0.437      ; 2.418      ;
; 1.824 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~46 ; clk          ; clk         ; 0.000        ; 0.437      ; 2.418      ;
; 1.841 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.063      ; 2.061      ;
; 1.858 ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; dmem_mmio:dmem_inst|mem~511               ; clk          ; clk         ; 0.000        ; -0.292     ; 1.723      ;
; 1.869 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~960               ; clk          ; clk         ; 0.000        ; 0.090      ; 2.116      ;
; 1.880 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~960               ; clk          ; clk         ; 0.000        ; 0.060      ; 2.097      ;
; 1.898 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~505               ; clk          ; clk         ; 0.000        ; 0.061      ; 2.116      ;
; 1.899 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~104               ; clk          ; clk         ; 0.000        ; 0.090      ; 2.146      ;
; 1.903 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.061      ; 2.121      ;
; 1.905 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.061      ; 2.123      ;
; 1.910 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~104               ; clk          ; clk         ; 0.000        ; 0.060      ; 2.127      ;
; 1.959 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.063      ; 2.179      ;
; 1.962 ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.037      ; 2.156      ;
; 1.964 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~232               ; clk          ; clk         ; 0.000        ; 0.112      ; 2.233      ;
; 1.975 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~232               ; clk          ; clk         ; 0.000        ; 0.082      ; 2.214      ;
; 1.977 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~176               ; clk          ; clk         ; 0.000        ; -0.265     ; 1.869      ;
; 1.985 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[1]              ; clk          ; clk         ; 0.000        ; 0.060      ; 2.202      ;
; 1.988 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~176               ; clk          ; clk         ; 0.000        ; -0.295     ; 1.850      ;
; 1.992 ; riscv_single_cycle:cpu|pc[11]             ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.440      ; 2.589      ;
; 2.001 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~984               ; clk          ; clk         ; 0.000        ; 0.100      ; 2.258      ;
; 2.012 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~984               ; clk          ; clk         ; 0.000        ; 0.070      ; 2.239      ;
; 2.015 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.061      ; 2.233      ;
; 2.017 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.061      ; 2.235      ;
; 2.025 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[1]              ; clk          ; clk         ; 0.000        ; 0.060      ; 2.242      ;
; 2.033 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~385               ; clk          ; clk         ; 0.000        ; 0.463      ; 2.653      ;
; 2.036 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.063      ; 2.256      ;
; 2.048 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~889               ; clk          ; clk         ; 0.000        ; 0.405      ; 2.610      ;
; 2.048 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~32                ; clk          ; clk         ; 0.000        ; 0.106      ; 2.311      ;
; 2.056 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~616               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.286      ;
; 2.059 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~32                ; clk          ; clk         ; 0.000        ; 0.076      ; 2.292      ;
; 2.063 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~168               ; clk          ; clk         ; 0.000        ; -0.278     ; 1.942      ;
; 2.064 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~136               ; clk          ; clk         ; 0.000        ; -0.278     ; 1.943      ;
; 2.067 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~616               ; clk          ; clk         ; 0.000        ; 0.043      ; 2.267      ;
; 2.069 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~113               ; clk          ; clk         ; 0.000        ; 0.434      ; 2.660      ;
; 2.073 ; riscv_single_cycle:cpu|regfile:rf|regs~60 ; dmem_mmio:dmem_inst|mem~460               ; clk          ; clk         ; 0.000        ; 0.091      ; 2.321      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 90.77 MHz ; 90.77 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -10.017 ; -9341.754        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.313 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1098.000                       ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                         ;
+---------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.017 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.272     ;
; -9.928  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.233      ; 11.156     ;
; -9.916  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.171     ;
; -9.911  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.166     ;
; -9.906  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.243      ; 11.144     ;
; -9.901  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.156     ;
; -9.900  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.155     ;
; -9.880  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.281      ; 11.156     ;
; -9.874  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.277      ; 11.146     ;
; -9.869  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.124     ;
; -9.861  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.116     ;
; -9.849  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.281      ; 11.125     ;
; -9.848  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.243      ; 11.086     ;
; -9.829  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.233      ; 11.057     ;
; -9.827  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.233      ; 11.055     ;
; -9.823  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.249      ; 11.067     ;
; -9.822  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.233      ; 11.050     ;
; -9.811  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.233      ; 11.039     ;
; -9.805  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.243      ; 11.043     ;
; -9.802  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.057     ;
; -9.800  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.055     ;
; -9.800  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.243      ; 11.038     ;
; -9.799  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.258      ; 11.052     ;
; -9.795  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.050     ;
; -9.792  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.277      ; 11.064     ;
; -9.789  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.243      ; 11.027     ;
; -9.784  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.039     ;
; -9.781  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.286      ; 11.062     ;
; -9.779  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.281      ; 11.055     ;
; -9.774  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.281      ; 11.050     ;
; -9.773  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.270      ; 11.038     ;
; -9.773  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.708     ;
; -9.773  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.277      ; 11.045     ;
; -9.772  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.233      ; 11.000     ;
; -9.771  ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.026     ;
; -9.770  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.286      ; 11.051     ;
; -9.768  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.023     ;
; -9.768  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.277      ; 11.040     ;
; -9.763  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.281      ; 11.039     ;
; -9.763  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.018     ;
; -9.757  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.277      ; 11.029     ;
; -9.752  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.007     ;
; -9.750  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.243      ; 10.988     ;
; -9.748  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.281      ; 11.024     ;
; -9.747  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~43 ; clk          ; clk         ; 1.000        ; 0.270      ; 11.012     ;
; -9.747  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.243      ; 10.985     ;
; -9.745  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.260      ; 11.000     ;
; -9.743  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.281      ; 11.019     ;
; -9.742  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.243      ; 10.980     ;
; -9.732  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.281      ; 11.008     ;
; -9.731  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.243      ; 10.969     ;
; -9.728  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.233      ; 10.956     ;
; -9.724  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.281      ; 11.000     ;
; -9.723  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.233      ; 10.951     ;
; -9.722  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.249      ; 10.966     ;
; -9.718  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.277      ; 10.990     ;
; -9.717  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.249      ; 10.961     ;
; -9.713  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.260      ; 10.968     ;
; -9.712  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~42 ; clk          ; clk         ; 1.000        ; 0.270      ; 10.977     ;
; -9.712  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.233      ; 10.940     ;
; -9.706  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.249      ; 10.950     ;
; -9.701  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 10.956     ;
; -9.698  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.258      ; 10.951     ;
; -9.696  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 10.951     ;
; -9.693  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~58 ; clk          ; clk         ; 1.000        ; 0.258      ; 10.946     ;
; -9.693  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.281      ; 10.969     ;
; -9.693  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.258      ; 10.946     ;
; -9.692  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.243      ; 10.930     ;
; -9.691  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.277      ; 10.963     ;
; -9.686  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.277      ; 10.958     ;
; -9.685  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 10.940     ;
; -9.683  ; riscv_single_cycle:cpu|pc[8]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.260      ; 10.938     ;
; -9.682  ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.233      ; 10.910     ;
; -9.682  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.258      ; 10.935     ;
; -9.680  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.286      ; 10.961     ;
; -9.675  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.277      ; 10.947     ;
; -9.675  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.286      ; 10.956     ;
; -9.673  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.233      ; 10.901     ;
; -9.672  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.270      ; 10.937     ;
; -9.672  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.607     ;
; -9.671  ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~28 ; clk          ; clk         ; 1.000        ; -0.039     ; 10.627     ;
; -9.669  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.286      ; 10.950     ;
; -9.667  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.249      ; 10.911     ;
; -9.667  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.270      ; 10.932     ;
; -9.667  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.602     ;
; -9.666  ; riscv_single_cycle:cpu|pc[3]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.260      ; 10.921     ;
; -9.664  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.286      ; 10.945     ;
; -9.664  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.286      ; 10.945     ;
; -9.660  ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.243      ; 10.898     ;
; -9.656  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.270      ; 10.921     ;
; -9.656  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; clk          ; clk         ; 1.000        ; -0.060     ; 10.591     ;
; -9.655  ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.260      ; 10.910     ;
; -9.653  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.286      ; 10.934     ;
; -9.646  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.260      ; 10.901     ;
; -9.646  ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~43 ; clk          ; clk         ; 1.000        ; 0.270      ; 10.911     ;
; -9.643  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.258      ; 10.896     ;
; -9.641  ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~43 ; clk          ; clk         ; 1.000        ; 0.270      ; 10.906     ;
; -9.636  ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.277      ; 10.908     ;
; -9.634  ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.281      ; 10.910     ;
; -9.630  ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~43 ; clk          ; clk         ; 1.000        ; 0.270      ; 10.895     ;
+---------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[1]              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.511 ; riscv_single_cycle:cpu|pc[11]             ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.645 ; riscv_single_cycle:cpu|pc[9]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.843      ;
; 0.653 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.851      ;
; 0.653 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.851      ;
; 0.683 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[2]              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.881      ;
; 0.685 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[3]              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.883      ;
; 0.855 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.860 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.058      ;
; 0.890 ; riscv_single_cycle:cpu|pc[9]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.088      ;
; 0.897 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.095      ;
; 0.902 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.100      ;
; 0.909 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.107      ;
; 0.917 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[3]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.115      ;
; 0.924 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.122      ;
; 0.930 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.128      ;
; 0.979 ; riscv_single_cycle:cpu|pc[9]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.177      ;
; 0.986 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.184      ;
; 0.993 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.191      ;
; 0.998 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.196      ;
; 1.013 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.211      ;
; 1.019 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.217      ;
; 1.020 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.218      ;
; 1.026 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.224      ;
; 1.082 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.280      ;
; 1.100 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.298      ;
; 1.108 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.306      ;
; 1.109 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.307      ;
; 1.115 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.313      ;
; 1.116 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.314      ;
; 1.116 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.314      ;
; 1.122 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.320      ;
; 1.189 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.387      ;
; 1.196 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.394      ;
; 1.204 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.402      ;
; 1.205 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.403      ;
; 1.211 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.409      ;
; 1.212 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.410      ;
; 1.212 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.410      ;
; 1.218 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.416      ;
; 1.285 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.483      ;
; 1.292 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.490      ;
; 1.300 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.498      ;
; 1.301 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.499      ;
; 1.307 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.505      ;
; 1.366 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.564      ;
; 1.376 ; riscv_single_cycle:cpu|pc[10]             ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.574      ;
; 1.381 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.579      ;
; 1.483 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.031      ; 1.658      ;
; 1.493 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.059      ; 1.696      ;
; 1.539 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[2]              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.739      ;
; 1.585 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~336               ; clk          ; clk         ; 0.000        ; 0.052      ; 1.781      ;
; 1.589 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~62 ; clk          ; clk         ; 0.000        ; 0.426      ; 2.159      ;
; 1.589 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 0.000        ; 0.426      ; 2.159      ;
; 1.589 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 0.000        ; 0.426      ; 2.159      ;
; 1.596 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~336               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.820      ;
; 1.597 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.795      ;
; 1.610 ; riscv_single_cycle:cpu|pc[10]             ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.808      ;
; 1.614 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~848               ; clk          ; clk         ; 0.000        ; 0.021      ; 1.779      ;
; 1.622 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.820      ;
; 1.626 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~848               ; clk          ; clk         ; 0.000        ; 0.049      ; 1.819      ;
; 1.626 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~48                ; clk          ; clk         ; 0.000        ; 0.051      ; 1.821      ;
; 1.628 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~48                ; clk          ; clk         ; 0.000        ; 0.023      ; 1.795      ;
; 1.642 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.842      ;
; 1.648 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 0.000        ; 0.397      ; 2.189      ;
; 1.648 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~46 ; clk          ; clk         ; 0.000        ; 0.397      ; 2.189      ;
; 1.659 ; riscv_single_cycle:cpu|regfile:rf|regs~11 ; dmem_mmio:dmem_inst|mem~507               ; clk          ; clk         ; 0.000        ; -0.278     ; 1.525      ;
; 1.665 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.865      ;
; 1.693 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.891      ;
; 1.694 ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; dmem_mmio:dmem_inst|mem~511               ; clk          ; clk         ; 0.000        ; -0.269     ; 1.569      ;
; 1.698 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~505               ; clk          ; clk         ; 0.000        ; 0.055      ; 1.897      ;
; 1.703 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~960               ; clk          ; clk         ; 0.000        ; 0.083      ; 1.930      ;
; 1.718 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.916      ;
; 1.725 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~104               ; clk          ; clk         ; 0.000        ; 0.083      ; 1.952      ;
; 1.728 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~960               ; clk          ; clk         ; 0.000        ; 0.055      ; 1.927      ;
; 1.747 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~104               ; clk          ; clk         ; 0.000        ; 0.055      ; 1.946      ;
; 1.766 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.056      ; 1.966      ;
; 1.776 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~232               ; clk          ; clk         ; 0.000        ; 0.075      ; 1.995      ;
; 1.778 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[1]              ; clk          ; clk         ; 0.000        ; 0.052      ; 1.974      ;
; 1.786 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~176               ; clk          ; clk         ; 0.000        ; -0.269     ; 1.661      ;
; 1.787 ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.031      ; 1.962      ;
; 1.789 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.987      ;
; 1.794 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~176               ; clk          ; clk         ; 0.000        ; -0.241     ; 1.697      ;
; 1.797 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~232               ; clk          ; clk         ; 0.000        ; 0.103      ; 2.044      ;
; 1.810 ; riscv_single_cycle:cpu|pc[11]             ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.397      ; 2.351      ;
; 1.814 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.054      ; 2.012      ;
; 1.818 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~889               ; clk          ; clk         ; 0.000        ; 0.362      ; 2.324      ;
; 1.819 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~984               ; clk          ; clk         ; 0.000        ; 0.064      ; 2.027      ;
; 1.822 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~984               ; clk          ; clk         ; 0.000        ; 0.092      ; 2.058      ;
; 1.828 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.056      ; 2.028      ;
; 1.837 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~113               ; clk          ; clk         ; 0.000        ; 0.387      ; 2.368      ;
; 1.840 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~616               ; clk          ; clk         ; 0.000        ; 0.038      ; 2.022      ;
; 1.844 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~385               ; clk          ; clk         ; 0.000        ; 0.417      ; 2.405      ;
; 1.844 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~32                ; clk          ; clk         ; 0.000        ; 0.069      ; 2.057      ;
; 1.848 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[1]              ; clk          ; clk         ; 0.000        ; 0.052      ; 2.044      ;
; 1.853 ; riscv_single_cycle:cpu|regfile:rf|regs~60 ; dmem_mmio:dmem_inst|mem~460               ; clk          ; clk         ; 0.000        ; 0.087      ; 2.084      ;
; 1.863 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~32                ; clk          ; clk         ; 0.000        ; 0.097      ; 2.104      ;
; 1.866 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~553               ; clk          ; clk         ; 0.000        ; 0.358      ; 2.368      ;
; 1.866 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~168               ; clk          ; clk         ; 0.000        ; -0.251     ; 1.759      ;
; 1.867 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~136               ; clk          ; clk         ; 0.000        ; -0.251     ; 1.760      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.055 ; -5550.716         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1177.226                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.055 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.139      ; 7.181      ;
; -6.049 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.190      ;
; -6.040 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.181      ;
; -5.994 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.167      ; 7.148      ;
; -5.989 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.139      ; 7.115      ;
; -5.984 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.139      ; 7.110      ;
; -5.983 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.124      ;
; -5.978 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.119      ;
; -5.974 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.115      ;
; -5.971 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.139      ; 7.097      ;
; -5.969 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.110      ;
; -5.965 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.106      ;
; -5.956 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.097      ;
; -5.947 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.143      ; 7.077      ;
; -5.947 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.167      ; 7.101      ;
; -5.944 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.139      ; 7.070      ;
; -5.938 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.079      ;
; -5.929 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.070      ;
; -5.928 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.167      ; 7.082      ;
; -5.923 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.139      ; 7.049      ;
; -5.923 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.167      ; 7.077      ;
; -5.922 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.160      ; 7.069      ;
; -5.922 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.152      ; 7.061      ;
; -5.918 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~43 ; clk          ; clk         ; 1.000        ; 0.158      ; 7.063      ;
; -5.914 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.143      ; 7.044      ;
; -5.912 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.053      ;
; -5.910 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.167      ; 7.064      ;
; -5.908 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.049      ;
; -5.908 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.168      ; 7.063      ;
; -5.905 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.168      ; 7.060      ;
; -5.896 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.144      ; 7.027      ;
; -5.894 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.158      ; 7.039      ;
; -5.893 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~58 ; clk          ; clk         ; 1.000        ; 0.152      ; 7.032      ;
; -5.890 ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.139      ; 7.016      ;
; -5.888 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~42 ; clk          ; clk         ; 1.000        ; 0.158      ; 7.033      ;
; -5.884 ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.025      ;
; -5.883 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.167      ; 7.037      ;
; -5.881 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.143      ; 7.011      ;
; -5.881 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.167      ; 7.035      ;
; -5.880 ; riscv_single_cycle:cpu|pc[3]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.139      ; 7.006      ;
; -5.878 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.160      ; 7.025      ;
; -5.876 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.143      ; 7.006      ;
; -5.876 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.167      ; 7.030      ;
; -5.875 ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.016      ;
; -5.874 ; riscv_single_cycle:cpu|pc[3]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.015      ;
; -5.865 ; riscv_single_cycle:cpu|pc[3]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.154      ; 7.006      ;
; -5.863 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.993      ;
; -5.863 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.167      ; 7.017      ;
; -5.858 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.805      ;
; -5.857 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.139      ; 6.983      ;
; -5.856 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.160      ; 7.003      ;
; -5.856 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.152      ; 6.995      ;
; -5.852 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~43 ; clk          ; clk         ; 1.000        ; 0.158      ; 6.997      ;
; -5.852 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.139      ; 6.978      ;
; -5.851 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.160      ; 6.998      ;
; -5.851 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.152      ; 6.990      ;
; -5.848 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.978      ;
; -5.847 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~43 ; clk          ; clk         ; 1.000        ; 0.158      ; 6.992      ;
; -5.846 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~46 ; clk          ; clk         ; 1.000        ; 0.144      ; 6.977      ;
; -5.846 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.987      ;
; -5.843 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.973      ;
; -5.842 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.983      ;
; -5.842 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.168      ; 6.997      ;
; -5.841 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.982      ;
; -5.839 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.168      ; 6.994      ;
; -5.839 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.139      ; 6.965      ;
; -5.838 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 1.000        ; 0.160      ; 6.985      ;
; -5.838 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; clk          ; clk         ; 1.000        ; 0.152      ; 6.977      ;
; -5.837 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.978      ;
; -5.837 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.168      ; 6.992      ;
; -5.836 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~23 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.966      ;
; -5.836 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~53 ; clk          ; clk         ; 1.000        ; 0.167      ; 6.990      ;
; -5.835 ; riscv_single_cycle:cpu|pc[8]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.139      ; 6.961      ;
; -5.834 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~43 ; clk          ; clk         ; 1.000        ; 0.158      ; 6.979      ;
; -5.834 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.168      ; 6.989      ;
; -5.833 ; riscv_single_cycle:cpu|pc[2]  ; riscv_single_cycle:cpu|regfile:rf|regs~19 ; clk          ; clk         ; 1.000        ; 0.139      ; 6.959      ;
; -5.831 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~62 ; clk          ; clk         ; 1.000        ; 0.160      ; 6.978      ;
; -5.830 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.144      ; 6.961      ;
; -5.830 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~21 ; clk          ; clk         ; 1.000        ; 0.143      ; 6.960      ;
; -5.829 ; riscv_single_cycle:cpu|pc[6]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.167      ; 6.983      ;
; -5.829 ; riscv_single_cycle:cpu|pc[8]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.970      ;
; -5.828 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.158      ; 6.973      ;
; -5.828 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~39 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.969      ;
; -5.827 ; riscv_single_cycle:cpu|pc[2]  ; riscv_single_cycle:cpu|regfile:rf|regs~37 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.968      ;
; -5.827 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~58 ; clk          ; clk         ; 1.000        ; 0.152      ; 6.966      ;
; -5.825 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.144      ; 6.956      ;
; -5.824 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~33 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.965      ;
; -5.824 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; clk          ; clk         ; 1.000        ; 0.168      ; 6.979      ;
; -5.823 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~41 ; clk          ; clk         ; 1.000        ; 0.158      ; 6.968      ;
; -5.822 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~42 ; clk          ; clk         ; 1.000        ; 0.158      ; 6.967      ;
; -5.822 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~58 ; clk          ; clk         ; 1.000        ; 0.152      ; 6.961      ;
; -5.821 ; riscv_single_cycle:cpu|pc[11] ; riscv_single_cycle:cpu|regfile:rf|regs~28 ; clk          ; clk         ; 1.000        ; -0.028     ; 6.780      ;
; -5.821 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; clk          ; clk         ; 1.000        ; 0.168      ; 6.976      ;
; -5.820 ; riscv_single_cycle:cpu|pc[8]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.961      ;
; -5.819 ; riscv_single_cycle:cpu|pc[3]  ; riscv_single_cycle:cpu|regfile:rf|regs~49 ; clk          ; clk         ; 1.000        ; 0.167      ; 6.973      ;
; -5.818 ; riscv_single_cycle:cpu|pc[2]  ; riscv_single_cycle:cpu|regfile:rf|regs~35 ; clk          ; clk         ; 1.000        ; 0.154      ; 6.959      ;
; -5.817 ; riscv_single_cycle:cpu|pc[10] ; riscv_single_cycle:cpu|regfile:rf|regs~42 ; clk          ; clk         ; 1.000        ; 0.158      ; 6.962      ;
; -5.812 ; riscv_single_cycle:cpu|pc[5]  ; riscv_single_cycle:cpu|regfile:rf|regs~17 ; clk          ; clk         ; 1.000        ; 0.139      ; 6.938      ;
; -5.812 ; riscv_single_cycle:cpu|pc[9]  ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 1.000        ; 0.160      ; 6.959      ;
; -5.812 ; riscv_single_cycle:cpu|pc[7]  ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 1.000        ; 0.144      ; 6.943      ;
+--------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[1]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.289 ; riscv_single_cycle:cpu|pc[11]             ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.377 ; riscv_single_cycle:cpu|pc[9]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.377 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.400 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[3]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.520      ;
; 0.402 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[2]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.522      ;
; 0.497 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.617      ;
; 0.501 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.621      ;
; 0.526 ; riscv_single_cycle:cpu|pc[9]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.536 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.539 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.659      ;
; 0.549 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.669      ;
; 0.551 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[3]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.671      ;
; 0.554 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.674      ;
; 0.589 ; riscv_single_cycle:cpu|pc[9]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.709      ;
; 0.589 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.709      ;
; 0.592 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.712      ;
; 0.602 ; riscv_single_cycle:cpu|pc[8]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.722      ;
; 0.612 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.732      ;
; 0.615 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.735      ;
; 0.617 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.737      ;
; 0.620 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.740      ;
; 0.646 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.766      ;
; 0.655 ; riscv_single_cycle:cpu|pc[7]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.775      ;
; 0.659 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.779      ;
; 0.662 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.782      ;
; 0.678 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.798      ;
; 0.681 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.801      ;
; 0.683 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.803      ;
; 0.686 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.806      ;
; 0.709 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.829      ;
; 0.712 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.832      ;
; 0.725 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.845      ;
; 0.728 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.848      ;
; 0.744 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.864      ;
; 0.747 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.867      ;
; 0.749 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.869      ;
; 0.752 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.872      ;
; 0.775 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.895      ;
; 0.778 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.898      ;
; 0.791 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.911      ;
; 0.803 ; riscv_single_cycle:cpu|pc[10]             ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.923      ;
; 0.805 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.810 ; riscv_single_cycle:cpu|pc[3]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.930      ;
; 0.815 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.935      ;
; 0.841 ; riscv_single_cycle:cpu|pc[5]              ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.961      ;
; 0.865 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.021      ; 0.970      ;
; 0.871 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.992      ;
; 0.915 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[2]              ; clk          ; clk         ; 0.000        ; 0.038      ; 1.037      ;
; 0.946 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~336               ; clk          ; clk         ; 0.000        ; 0.030      ; 1.060      ;
; 0.952 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~336               ; clk          ; clk         ; 0.000        ; 0.046      ; 1.082      ;
; 0.961 ; riscv_single_cycle:cpu|pc[10]             ; riscv_single_cycle:cpu|pc[11]             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.081      ;
; 0.963 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~848               ; clk          ; clk         ; 0.000        ; 0.012      ; 1.059      ;
; 0.963 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.036      ; 1.083      ;
; 0.966 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.036      ; 1.086      ;
; 0.968 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~48                ; clk          ; clk         ; 0.000        ; 0.017      ; 1.069      ;
; 0.968 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~62 ; clk          ; clk         ; 0.000        ; 0.260      ; 1.312      ;
; 0.968 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~61 ; clk          ; clk         ; 0.000        ; 0.260      ; 1.312      ;
; 0.968 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; clk          ; clk         ; 0.000        ; 0.260      ; 1.312      ;
; 0.969 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~848               ; clk          ; clk         ; 0.000        ; 0.028      ; 1.081      ;
; 0.974 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~48                ; clk          ; clk         ; 0.000        ; 0.033      ; 1.091      ;
; 0.987 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[5]              ; clk          ; clk         ; 0.000        ; 0.038      ; 1.109      ;
; 0.992 ; riscv_single_cycle:cpu|regfile:rf|regs~11 ; dmem_mmio:dmem_inst|mem~507               ; clk          ; clk         ; 0.000        ; -0.163     ; 0.913      ;
; 0.993 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[4]              ; clk          ; clk         ; 0.000        ; 0.038      ; 1.115      ;
; 1.004 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~45 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.331      ;
; 1.004 ; riscv_single_cycle:cpu|pc[6]              ; riscv_single_cycle:cpu|regfile:rf|regs~46 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.331      ;
; 1.017 ; riscv_single_cycle:cpu|regfile:rf|regs~63 ; dmem_mmio:dmem_inst|mem~511               ; clk          ; clk         ; 0.000        ; -0.155     ; 0.946      ;
; 1.020 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~505               ; clk          ; clk         ; 0.000        ; 0.035      ; 1.139      ;
; 1.021 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~960               ; clk          ; clk         ; 0.000        ; 0.034      ; 1.139      ;
; 1.027 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~960               ; clk          ; clk         ; 0.000        ; 0.050      ; 1.161      ;
; 1.029 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[7]              ; clk          ; clk         ; 0.000        ; 0.036      ; 1.149      ;
; 1.031 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~104               ; clk          ; clk         ; 0.000        ; 0.035      ; 1.150      ;
; 1.032 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[8]              ; clk          ; clk         ; 0.000        ; 0.036      ; 1.152      ;
; 1.037 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~104               ; clk          ; clk         ; 0.000        ; 0.051      ; 1.172      ;
; 1.038 ; riscv_single_cycle:cpu|regfile:rf|regs~32 ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.021      ; 1.143      ;
; 1.046 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~176               ; clk          ; clk         ; 0.000        ; -0.158     ; 0.972      ;
; 1.052 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~176               ; clk          ; clk         ; 0.000        ; -0.142     ; 0.994      ;
; 1.063 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[6]              ; clk          ; clk         ; 0.000        ; 0.038      ; 1.185      ;
; 1.078 ; riscv_single_cycle:cpu|pc[11]             ; dmem_mmio:dmem_inst|mem~144               ; clk          ; clk         ; 0.000        ; 0.245      ; 1.407      ;
; 1.079 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~232               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.204      ;
; 1.082 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~984               ; clk          ; clk         ; 0.000        ; 0.042      ; 1.208      ;
; 1.083 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~32                ; clk          ; clk         ; 0.000        ; 0.043      ; 1.210      ;
; 1.085 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~232               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.226      ;
; 1.088 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~984               ; clk          ; clk         ; 0.000        ; 0.058      ; 1.230      ;
; 1.089 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~32                ; clk          ; clk         ; 0.000        ; 0.059      ; 1.232      ;
; 1.095 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.036      ; 1.215      ;
; 1.096 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~889               ; clk          ; clk         ; 0.000        ; 0.222      ; 1.402      ;
; 1.096 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~56                ; clk          ; clk         ; 0.000        ; 0.028      ; 1.208      ;
; 1.096 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[1]              ; clk          ; clk         ; 0.000        ; 0.034      ; 1.214      ;
; 1.098 ; riscv_single_cycle:cpu|pc[4]              ; riscv_single_cycle:cpu|pc[10]             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.218      ;
; 1.102 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~56                ; clk          ; clk         ; 0.000        ; 0.044      ; 1.230      ;
; 1.103 ; riscv_single_cycle:cpu|regfile:rf|regs~9  ; dmem_mmio:dmem_inst|mem~385               ; clk          ; clk         ; 0.000        ; 0.256      ; 1.443      ;
; 1.104 ; riscv_single_cycle:cpu|pc[2]              ; riscv_single_cycle:cpu|pc[1]              ; clk          ; clk         ; 0.000        ; 0.034      ; 1.222      ;
; 1.112 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~168               ; clk          ; clk         ; 0.000        ; -0.167     ; 1.029      ;
; 1.113 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~136               ; clk          ; clk         ; 0.000        ; -0.167     ; 1.030      ;
; 1.116 ; riscv_single_cycle:cpu|pc[1]              ; riscv_single_cycle:cpu|pc[9]              ; clk          ; clk         ; 0.000        ; 0.038      ; 1.238      ;
; 1.118 ; riscv_single_cycle:cpu|regfile:rf|regs~56 ; dmem_mmio:dmem_inst|mem~168               ; clk          ; clk         ; 0.000        ; -0.151     ; 1.051      ;
; 1.119 ; riscv_single_cycle:cpu|regfile:rf|regs~8  ; dmem_mmio:dmem_inst|mem~616               ; clk          ; clk         ; 0.000        ; 0.021      ; 1.224      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.221    ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -11.221    ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -10494.717 ; 0.0   ; 0.0      ; 0.0     ; -1177.226           ;
;  clk             ; -10494.717 ; 0.000 ; N/A      ; N/A     ; -1177.226           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.33 V              ; -0.00637 V          ; 0.193 V                              ; 0.111 V                              ; 2.82e-09 s                  ; 2.64e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.33 V             ; -0.00637 V         ; 0.193 V                             ; 0.111 V                             ; 2.82e-09 s                 ; 2.64e-09 s                 ; No                        ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.33 V              ; -0.00637 V          ; 0.193 V                              ; 0.111 V                              ; 2.82e-09 s                  ; 2.64e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.33 V             ; -0.00637 V         ; 0.193 V                             ; 0.111 V                             ; 2.82e-09 s                 ; 2.64e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.53e-09 V                   ; 2.38 V              ; -0.0337 V           ; 0.137 V                              ; 0.057 V                              ; 4.67e-10 s                  ; 4.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 3.53e-09 V                  ; 2.38 V             ; -0.0337 V          ; 0.137 V                             ; 0.057 V                             ; 4.67e-10 s                 ; 4.1e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.65e-09 V                   ; 2.37 V              ; -0.00886 V          ; 0.12 V                               ; 0.027 V                              ; 6.61e-10 s                  ; 7.9e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 5.65e-09 V                  ; 2.37 V             ; -0.00886 V         ; 0.12 V                              ; 0.027 V                             ; 6.61e-10 s                 ; 7.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00336 V          ; 0.17 V                               ; 0.085 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00336 V         ; 0.17 V                              ; 0.085 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00336 V          ; 0.17 V                               ; 0.085 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00336 V         ; 0.17 V                              ; 0.085 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-07 V                   ; 2.35 V              ; -0.0121 V           ; 0.081 V                              ; 0.025 V                              ; 5.28e-10 s                  ; 4.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.67e-07 V                  ; 2.35 V             ; -0.0121 V          ; 0.081 V                             ; 0.025 V                             ; 5.28e-10 s                 ; 4.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.35e-07 V                   ; 2.35 V              ; -0.00478 V          ; 0.185 V                              ; 0.019 V                              ; 7.22e-10 s                  ; 9.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.35e-07 V                  ; 2.35 V             ; -0.00478 V         ; 0.185 V                             ; 0.019 V                             ; 7.22e-10 s                 ; 9.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 41804586 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 41804586 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Wed May 21 00:54:27 2025
Info: Command: quartus_sta 05_cpu -c 05_cpu
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '05_cpu.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.221          -10494.717 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1098.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.017
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.017           -9341.754 clk 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1098.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.055
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.055           -5550.716 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1177.226 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Wed May 21 00:54:30 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


