m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/gerard/Desktop/clase/TFG/proyecto/pruebas_y_quartus/ensamblado_placa/QUARTUS/simulation/modelsim
valtera_avalon_st_clock_crosser
Z1 !s110 1581783610
!i10b 1
!s100 YbU`iK^TYJ_9Hz`CZekjQ3
IOW??9HNoKUEd@`7WdIPHh3
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
Z3 w1581778891
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_clock_crosser.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_clock_crosser.v
Z4 L0 22
Z5 OV;L;10.5b;63
r1
!s85 0
31
Z6 !s108 1581783609.000000
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_clock_crosser.v|
!s90 -reportprogress|300|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_clock_crosser.v|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
Z7 o-work jtag_phy_embedded_in_jtag_master
Z8 tCvgOpt 0
valtera_avalon_st_idle_inserter
R1
!i10b 1
!s100 S71b16BnCfDWcoZ^EEZTn1
IB2Nod:nS?h:5c>@7K?oV13
R2
R0
R3
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_idle_inserter.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_idle_inserter.v
Z9 L0 19
R5
r1
!s85 0
31
Z10 !s108 1581783610.000000
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_idle_inserter.v|
!s90 -reportprogress|300|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_idle_inserter.v|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
R7
R8
valtera_avalon_st_idle_remover
R1
!i10b 1
!s100 MZJlUT2CY>hnV]FQIb=S]1
I9J8d=ZFkiS>E4E5mKzLfg1
R2
R0
R3
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_idle_remover.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_idle_remover.v
R9
R5
r1
!s85 0
31
R10
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_idle_remover.v|
!s90 -reportprogress|300|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_idle_remover.v|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
R7
R8
valtera_avalon_st_jtag_interface
Z11 !s110 1581783609
!i10b 1
!s100 N7o^ddA[oe3RDKPC5>UZG1
IST54NUmdkQHE@5f;eY3<b0
R2
R0
R3
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_jtag_interface.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_jtag_interface.v
L0 20
R5
r1
!s85 0
31
R6
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_jtag_interface.v|
!s90 -reportprogress|300|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_jtag_interface.v|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
R7
R8
valtera_avalon_st_pipeline_base
R1
!i10b 1
!s100 SP[<U8JVkW?]RHOS`DzPF1
Ihdzh:lSLBHVARz7E7leQV0
R2
R0
R3
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v
R4
R5
r1
!s85 0
31
R10
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v|
!s90 -reportprogress|300|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
R7
R8
valtera_avalon_st_pipeline_stage
DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
R1
!i10b 1
!s100 0[eR^H<[LF9R7ZA?d`HaW2
IXTIHVQ3mFP1HiTmVf5MBA1
R2
!s105 altera_avalon_st_pipeline_stage_sv_unit
S1
R0
R3
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_stage.sv
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_stage.sv
R4
R5
r1
!s85 0
31
R10
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_stage.sv|
!s90 -reportprogress|300|-sv|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_avalon_st_pipeline_stage.sv|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
o-sv -work jtag_phy_embedded_in_jtag_master
R8
valtera_jtag_control_signal_crosser
R11
!i10b 1
!s100 `=i;H1E7lBV>R_3e4D5452
I@C52ifG[?e8=>GX:zQhK;3
R2
R0
R3
Z12 8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_dc_streaming.v
Z13 F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_dc_streaming.v
L0 30
R5
r1
!s85 0
31
R6
Z14 !s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_dc_streaming.v|
Z15 !s90 -reportprogress|300|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_dc_streaming.v|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
R7
R8
valtera_jtag_dc_streaming
R11
!i10b 1
!s100 EWdjgenNzZZ[1:h1cb56?0
I10RTA<Xoj2;IHKzd9Ad_L1
R2
R0
R3
R12
R13
L0 135
R5
r1
!s85 0
31
R6
R14
R15
!i113 1
R7
R8
valtera_jtag_sld_node
R11
!i10b 1
!s100 3n0e<ZJ7D0L][I>bEF?Oi2
I7GWjMd[6oalnzMha<LY@H0
R2
R0
R3
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_sld_node.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_sld_node.v
L0 17
R5
r1
!s85 0
31
R6
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_sld_node.v|
!s90 -reportprogress|300|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_sld_node.v|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
R7
R8
valtera_jtag_src_crosser
R11
!i10b 1
!s100 4?GOPZ8SJm>`nd35FBFXc3
IJeccL90RULE]4JzMRB[O33
R2
R0
R3
R12
R13
L0 72
R5
r1
!s85 0
31
R6
R14
R15
!i113 1
R7
R8
valtera_jtag_streaming
R11
!i10b 1
!s100 ge70D<WS<=FgooM5G8W@b0
I7<n36HbiKVKPGob^30JMf1
R2
R0
R3
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_streaming.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_streaming.v
L0 18
R5
r1
!s85 0
31
R6
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_streaming.v|
!s90 -reportprogress|300|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_jtag_streaming.v|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
R7
R8
valtera_std_synchronizer_nocut
R1
!i10b 1
!s100 b8zV2<79GgkNg0GC<P[GJ2
IZ;?GG6dCMz@VU=?ZU@V[@3
R2
R0
R3
8/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_std_synchronizer_nocut.v
F/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_std_synchronizer_nocut.v
L0 44
R5
r1
!s85 0
31
R10
!s107 /home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_std_synchronizer_nocut.v|
!s90 -reportprogress|300|/home/gerard/Desktop/clase/TFG/proyecto/CODIGO/ensamblado_placa/COMPONENTES/disenyo_qsys/disenyo_qsys/simulation/submodules/altera_std_synchronizer_nocut.v|-work|jtag_phy_embedded_in_jtag_master|
!i113 1
R7
R8
