## 250714 강의노트
* 전반기 수업 복습
![images_mnist_모델](/images/250714_verilog1.png)
![images_mnist_모델](/images/250714_verilog2.png)


| 구분               | Blocking 할당 (`=`)                    | Non-blocking 할당 (`<=`)                |
|--------------------|--------------------------------------|----------------------------------------|
| 실행 시점          | 즉시 할당 (명령문 순서대로 실행)      | 현재 블록 종료 시점에 할당             |
| 동시성 표현        | 순차적 동작에 적합                    | 병렬 동작(동기식 회로) 표현에 적합     |
| 주로 사용되는 곳   | 조합 논리, 초기화 블록                | 순차 논리(플립플롭, 레지스터) 블록     |
| 여러 할당 시 동작  | 이전 할당이 바로 반영되어 다음 명령에 영향 | 모든 할당이 동시에 일어나기 때문에 이전 할당 영향 없음 |
| 사용 시 주의점     | 순서에 따라 결과가 달라질 수 있음    | 항상 다음 클럭 사이클에 반영됨          |
| 시뮬레이션 결과 차이| 즉각 반영되어 순차적 변화             | 동기화된 변화로 실제 하드웨어 동작과 유사 |

------------------------------------
| 구분          | Sequential (순차 실행)                          | Concurrent (병렬 실행)                       |
|---------------|------------------------------------------------|---------------------------------------------|
| 실행 방식     | 명령문이 순서대로 실행                          | 모든 명령문이 동시에 실행                     |
| 하드웨어 의미| 순차 논리 (플립플롭 등)                         | 조합 논리, 배선, 모듈 인스턴스 등             |
| 실행 시점   | 트리거 이벤트(예: 클럭 엣지) 발생 시 실행        | 항상 실행 중, 신호 변할 때마다 동시 반응       |
| 주로 사용 위치| `always` 블록 내부, `initial` 블록 등          | 모듈 내 최상위 레벨 (assign문, 인스턴스 등)  |


![images_mnist_모델](/images/250714_verilog3.png)
![images_mnist_모델](/images/250714_verilog4.png)
-------------------------------------------
![images_mnist_모델](/images/250714_synthesis1.png)
### frontend engineer가 주로 생각해야하는 사항은 setup
hold time은 pnr layout과정에서 조정가능
![images_mnist_모델](/images/250714_synthesis4.png)
![images_mnist_모델](/images/250714_synthesis2.png)
![images_mnist_모델](/images/250714_synthesis3.png)
### setup violation 문제는 신호가 클럭 엣지 전에 안정되지 않아 발생 => 해결하기 위한 주요 방법
| 조치 방법                     | 설명                                                         |
|------------------------------|--------------------------------------------------------------|
| 클럭 주기 늘리기              | 클럭 주기를 늘려 데이터가 안정될 시간 확보                   |
| 데이터 경로 단축              | 경로상의 논리 게이트 수 감소 또는 배선 단축으로 지연 감소    |
| 파이프라이닝 (파이프라인 삽입) | 중간에 플립플롭 추가로 긴 경로를 여러 단계로 분할             |
| 클럭 스키류 조정              | 클럭 신호 타이밍 조절로 셋업 타임 확보                       |
| 고속 셀 또는 최적화된 라이브러리 사용 | 빠른 반응 속도의 게이트 사용                                   |
| 멀티 사이클 경로 지정         | 컴파일러에 해당 경로가 여러 클럭 사이클 걸린다는 힌트 제공  |
| 타이밍 분석 및 튜닝           | 타이밍 분석 툴 활용해 병목 구간 식별 후 개선                  |
