---
{"dg-publish":true,"permalink":"/microelectronics-failure-analysis-desk-reference-7th-edition/section-1-failure-analysis-process-and-management/2/"}
---

原文标题：Package Failure Analysis: Flow and Technique

*Tejinder Gandhi and Jason Silva*
*Maxim Integrated, San Jose, CA*
*Tejinder.gandhi@maximintegrated.com, Jason.silva@maximintegrated.com*

*翻译整理：Ernest Liu，mail to : 2020022102@szjm.edu.cn*

# 摘要 Abstract

要找出现代封装失效的根本原因，必须进行系统的分析。开路 (Open) 和短路 (Short) 问题看似比功能或漏电 (Leakage) 问题简单，但是当失效发生在复杂的混合封装或嵌入式集成电路里时，问题就会比较棘手。

要分析接触 (Contact) 失效，第一步就是查找可能导致封装出问题的原因。因为要看到集成电路，必须去除部分封装。为了避免漏掉封装缺陷，必须对开路和短路失效进行全面的、分步骤的分析。虽然没有万能的方法，但本文介绍的通用流程可以在大部分情况下提高解决问题的效率。

# 引言 Introduction

随着半导体制程的微缩，现代集成电路的封装技术也在不断发展。DIP（双列直插式封装）和 QFN（四侧无引脚扁平封装）虽然仍有广泛应用，但在大部分高容量场合，已经被 WLP（晶圆级封装）取代。受限于电路板空间，复杂的传感器和 3D 封装也在不断涌现，以满足消费者对更小、更强、更耐用产品的需求。这些行业变化使得封装失效分析面临更多挑战，因此有必要采取系统的分析方法。

首先，要对数据进行回顾，分析器件出现失效的原因和处理过程。然后，要用非破坏性技术记录收到器件的状态。最后，在了解失效背景及器件状态的基础上，还需要在实验室里重现 ATE（自动测试设备）报告的失效。

本文将介绍如何使用失效特征进行故障隔离过程的迭代。不同的电信号需要采用不同的技术来分析。封装失效通常表现为开路或短路。由于功能失效可能涉及半导体的问题，本文不对其进行讨论。

根据封装图纸和器件规格，判断哪些位置可能发生失效。要确认这个位置的缺陷是否会引起我们观察到的故障现象。当我们确定了位置后，就可以开始逐步去除封装 (Deprocessing) 。

在发现缺陷后继续进行调查。为了找出导致缺陷的原因和预防措施，需要深度理解工艺流程和团队协作，并提出有效的纠正措施响应 (CARs) 。最后，在确认问题所在并给出解决方案后，撰写报告并与相关人员分享。

# 封装失效分析流程 Package Failure Analysis Flow

## 历史背景 History and Background

初步的历史和数据回顾是值得花费时间的；然而，这一步常常被工程师们忽视，他们在没有理解整个问题之前就急于跑去实验室。

- 失效产生的原因是什么？
- 该批产品的生产记录？
- 类似失效是否曾经发生过？
- 其他团队成员掌握哪些信息？

好好回答这些问题有助于少走弯路，从一开始就要花时间做好。

## 来料检查 Incoming Inspection

在收到器件后先进行无损检测，以免失效分析 (FA) 和电性测试对器件造成损坏。

### 外观检查 External Optical Inspection

首先，我们要对器件进行全面的光学检查，并保存检查结果，以便在后面的调查中排除 FA 处理过程中可能造成的损坏。我们还要拍摄器件的上下表面，记录其标识和引脚或焊球的状态。此外，我们也建议检查器件的侧面，因为封装边缘很容易受到损伤，特别是 WLPs 这种类型的封装。

图 1 是器件在 THB（温湿度偏置）应力后，在凸点 (Bump) A2 和 A3 之间短路的外部光学检查示例[^1]。虽然它被安装在一块板子上，我们依然仔细拍摄了它的四个封装边缘。在 PCB （印刷电路板）表面发现了引脚 A2 和 A3 之间引起短路的污染物。后续调查鉴定污染物为锡晶须。通过与 CAR 和可靠性团队合作，确定失效的根本原因为板子安装过程中未清除的焊锡残留。

![Pasted image 20230310093807.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230310093807.png)
图 1：红色圆圈标示出引脚 A2 和 A3 之间观察到的残留物（THB 应力后）

[^1]: https://www.jedec.org/system/files/docs/22-A101D.pdf

### X 射线检查 X-Ray Inspection

隐藏在封装中的缺陷无法用光学手段看到，但可以通过二维和三维 X 射线成像[^2]看到。因此，我们可以对所有没有厚金属覆盖的封装进行 X 射线检查。WLP 器件也可以用 X 射线检查，因为高分辨率 X 射线系统能够清晰地看到 RDL（再布线） 层。而且，建议在封装上使用顶视图和侧视图来寻找 RDL 问题、键合线问题、芯片贴装问题，以及变形的焊点和金属桥接。

图 2 显示了一个在封装回流[^3]应力后发生短路失效的器件的 2D X 射线图像。而光学观察这个器件并没有发现明显缺陷。

![Pasted image 20230310101139.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230310101139.png)
图 2：红色圆圈标示出回流应力后位于凸点之间的残留物

[^2]: Steve Wang “X-Ray Imaging Tools for Electronic Device Failure Analysis” Microelectronics Failure Analysis Desk Reference, Sixth edition, 529-535(2011).
[^3]: https://www.jedec.org/system/files/docs/22A113H.pdf

### 扫描光学显微镜 Scanning Acoustic Microscopy (SAM)

声波也被用于半导体封装的非破坏性检查[^4]。反射和透射信号能够突出显示封装内部声学密度的差异。即使是最小的间隙也会导致反射信号的相位偏移，因此可以通过监测反射信号的相位来探测封装的孔洞。此外，裂纹和异物也可以通过这种技术发现。

这种技术也有助于发现晶圆级封装的问题。例如，WLP 焊球下的裂缝，如图 3 所示。进一步的调查证实，裂纹在半导体中扩展，因此是失效的根本原因。如果没有扫描声学显微镜 (SAM) 的数据，上述示例中的根本原因可能无法确定，因为内部裂纹常常归咎于剖面制备过程。

![Pasted image 20230311095240.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230311095240.png)
图 3：红色圆圈标示出使用扫描声学显微镜观察到的缺陷。通过进一步分析，缺陷被确定为凸起下方的裂纹。

[^4]: Cheryl D. Hartfield and Thomas M. Moore “Acoustic Microscopy of semiconductor Packages” Microelectronics Failure Analysis Desk Reference, Sixth edition,362-382 (2011)

### 红外显微镜 Infrared Microscopy:

由于低掺杂硅对红外线透明，在来料检验期间，对于 Si 基底裸露的封装，总是会进行红外检查。除了过电应力导致的开路和短路失效，红外显微镜也是观察内部裂纹的利器。如图 4 所示。

![Pasted image 20230311101636.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230311101636.png)
图 4：红色箭头标示出通过背面红外检测观察到的芯片裂纹

## 电性验证 Electrical Verification

由于测试机经常会间歇性发生接触问题，因此即使对于“简单”的开路和短路封装失效，也必须在实验室中确认电性失效特征。伏安曲线往往能够提供更多关于问题器件的信息。

图 5 是图 1 器件上 A2 和 A3 两个凸点间的 IV 曲线。从中可以看出，这两个凸点之间存在短路，与失效分析请求者的报告一致。

![Pasted image 20230311111424.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230311111424.png)
图 5：IV 曲线确认了凸点 A2 和 A3 之间的阻性短路

## 故障隔离 Fault Isolation

建议进行故障隔离，除非分析人员已经找到导致电性失效的缺陷。虽然有很多故障隔离技术可以应对多种失效特征，但是只有少数几个常被用来分析开路和短路，下面会一一介绍。

### 红外锁相热成像 IR Lock-In Thermography

这项技术常被用来检测短路失效[^5]。它通过在短路引脚间施加偏压，在缺陷位置产生杂散热，然后热传导到封装表面，最后由热像仪捕捉。为了提高信噪比，可以使用锁相信号同步切换失效和热像仪的热特征采集硬件。这项技术可以检测到只有 uK 的温度变化。

图 6 是用红外锁相热成像拍摄的引脚 6 和 7 短路的例子。图 7 把红外热成像和 X 射线图像叠加起来，可以看出热源来自封装内部。

![Pasted image 20230311121125.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230311121125.png)
图 6：红框标示出使用红外锁相热成像识别的短路位置

![Pasted image 20230311121652.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230311121652.png)
图 7：X 射线与红外锁相热成像的叠加，识别出热源在封装中的位置，即键合线之间

[^5]: O. Breitenstein, C. Schmidt, F. Altmann, and D. Karg “Thermal Failure Analysis by IR Lock-in thermography” Microelectronics Failure Analysis Desk Reference, Sixth edition, 330-339(2011)

### 磁电流成像 Magnetic Current Imaging

利用灵敏的磁传感器，通过流经样品的电流产生的磁场进行成像[^6]。为了提高信噪比，用锁相放大器来调制电流和传感器。常用的传感器有两种，磁阻传感器和 SQUID（超导量子干涉仪），它们的灵敏度和分辨率取决于电流大小和距离。SQUID 最敏感，一般用于封装检测。在典型的应用中，可以针对距离 400μm 以内 500nA 的电流成像。

磁电流成像 (MCI) 可以发现高阻或低阻短路，也可以发现其他与电流有关的失效。图 7 是一个例子，它用磁电流成像技术找到了短路的位置。

![Pasted image 20230311131520.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230311131520.png)
图 7：封装引线框架的 X 射线图像与电流密度图像叠加，显示了短路（红色箭头）的位置[^7]

[^6]: L.A. Knauss, S.I. Woods and A. Orozco “Current Imaging using Magnetic Field Sensors” Microelectronics Failure Analysis Desk Reference, Sixth edition, 301-309(2011)
[^7]: Dave Vallett “Magnetic Current Imaging revisited” EDFAAO, Vol. 16.4 (2014) Figure 4

### 时域反射计和电子光学太赫兹脉冲反射仪 Time Domain Reflectometry and EOTPR :

时域反射计 (TDR)[^8]是检测开路失效主要的故障隔离工具。TDR 仪器是一种高频采样示波器（频率可以达到18-20Ghz甚至更高），内置一个阶跃信号发生器。它会向开路失效的引脚发送一个快速上升的阶跃信号，捕获反射信号波形并与入射信号进行比较，从而实现故障定位。

图 8 展示了利用 TDR 波形来定位开路失效位置的方法。图 9 展示了开路处的光学图像。

![Pasted image 20230312091803.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230312091803.png)
图 8：TDR 结果显示开路位于封装基板

![Pasted image 20230312092128.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230312092128.png)
图 9：光学图像显示封装基板中的走线断裂

根据封装材料的传播速度，测量时间并换算为样品内部的传播距离，就可以确定开路失效发生的位置。TDR 仪器的上升时间为 30-40ps，而 FR4 材料的介电常数为 4，因此 TDR 具有约 1mm 的空间分辨能力。

对于电缆和印刷电路板失效来说，这个距离还可以接受，但对于大多数封装应用来说就太粗糙了。为此，人们开发出了一种电子光学太赫兹脉冲反射仪 (EOTPR)[^9]。它的工作原理是将电脉冲发送到失效器件中，并用快速光电导开关记录反射信号波形。这种创新的 TDR 改进技术能够实现小于 10μm 的空间分辨率。

[^8]: D. Smolyansky “Electronic Package Fault Isolation Using TDR” Microelectronics Failure Analysis Desk Reference, Sixth edition, 383-396(2011)
[^9]: Christian Schmidt, Pradip Sairam Pichumani “Advanced Package FA flow for next generation packaging technology” ISTFA 2016 Conference Proceedings, 439-443.

## 破坏性分析 Destructive Analysis

### 扫描电子显微镜和材料分析 Scanning Electron Microscopy  and Material Analysis

如果已经找到缺陷的位置或者拍摄到缺陷的图像，就可以开始分步检查和去除工艺。光学检查是最常见的方法，因为它们操作简单，并且可以穿过透明的半导体钝化层观察到内部缺陷。颜色可以帮助判断材料和状态。举例来说，金属线路因为过热而局部氧化，在光学上就会呈现出明显的变色。

对于小尺寸特征和高分辨率图像，可以使用电子束成像。扫描电子显微镜 (SEM)[^10] 可以看到很多细节，但只能用来观察表面，因为用于成像的二次电子全部来自表层几纳米的厚度。为了防止样品充电导致电子成像变形，样品必须接地。调节电子束加速电压，有助于减弱这种充电效应。此外，可以在感兴趣的区域沉积导电涂层，减少充电效应并提高分辨率，但这可能干扰后续的元素鉴定。材料鉴定最常用的是 EDS（能量色散 X 射线光谱）[^11]。入射电子束在内壳层产生空位，电子排列倾向于低能量态，从而导致特定元素的 X 射线发射。由于辐射峰可能重叠，建议使用多个特征 X 射线进行元素鉴定，特别是不常见于集成电路中的材料。

图 10 和图 11 分别显示了图 1 中光学检测到的污染物的 SEM 图像和材料成分。材料成分是通过 EDS 确认的。结果表明，污染物主要由锡 (Sn) 组成。

![Pasted image 20230312120433.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230312120433.png)
图 10：图 1 中观察到的污染物的扫描电子图像

![Pasted image 20230312120501.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230312120501.png)
图 11：EDS 分析显示污染物成分是锡

[^10]: W. Vanderlinde “Scanning Electron Microscopy” Microelectronics Failure Analysis Desk Reference, Sixth edition, 477-496(2011)
[^11]: W. Vanderlinde “Energy Dispersive X-Ray analysis” Microelectronics Failure Analysis Desk Reference, Sixth edition, 549-560(2011)

### 机械/FIB 剖面制备 Mechanical/FIB Cross Section

如果缺陷在封装内部，为了进行 SEM 和 EDS 分析，就可能需要将样品剖开以暴露缺陷。

根据不同的应用，选用各种抛光介质进行切片制备。通常，先用粗糙的抛光介质接近目标区域，再用细致的抛光介质达到目标区域。砂纸、金刚石拋光膜、金刚石浆液和各种磨料悬浊液都是常用的抛光介质。为了避免样品在抛光过程中出现人为的缺陷，比如裂纹或分层等，可以将样品镶嵌在某种环氧树脂或树脂中。

聚焦离子束 (FIB) 是制备失效单元切片的常用工具。它利用高能镓、碘或氙离子轰击接地样品的表面，以极高的精度去除少量材料。这种技术已经发展到可以应用于 IC 封装，因为有了等离子体辅助FIB，它的切割速度比常规 FIB 快 20 倍。pFIB 对于 WLP 开路失效特别有用，因为它不会给芯片造成很大的应力，在制备锡球和芯片焊盘的切片时不用担心引入人为缺陷。这对于那些容易被手工切片方法损坏的材料（如锡或金）非常有利（图12）。

![Pasted image 20230313084239.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230313084239.png)
图12：开裂焊接凸点的 SEM 照片。使用离子束研磨来清理手工切片造成的涂抹效果，并揭示失效的细节。该器件受到温度循环应力的影响。

# 鸣谢 Acknowledgement

作者要感谢 George Perreault，Nathan Wang，Carlo Casabuena 的支持和贡献。

# 结论 Conclusion

现代 IC 封装中的开路和短路失效，看似容易找出根本原因，实际上却充满困难。我们创建了一套方法论，确保按照正确的步骤和程序进行操作有助于解决问题。没有人总是成功，在进行新的调查之前，FA分析师应该铭记路易·巴斯德（Louis Pasteur）的名言：“有准备的头脑才能得到运气。”

图 13 总结了本文中提到的流程和技术。

![未命名绘图.drawio.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/%E6%9C%AA%E5%91%BD%E5%90%8D%E7%BB%98%E5%9B%BE.drawio.png)
图 13：开路和短路失效的 FA 流程和技术

***
# My Comments

- 比较基础

***

# 参考文献 References
