{"patent_id": "10-2021-0090584", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0010155", "출원번호": "10-2021-0090584", "발명의 명칭": "표시 장치", "출원인": "삼성디스플레이 주식회사", "발명자": "유영욱"}}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 스캔 라인 및 복수의 데이터 라인에 각각 연결되는 복수의 화소 및 적어도 하나의 활성 회로를 포함하는복수의 화소 블록; 및발광 모드에서, 상기 복수의 데이터 라인에 데이터 전압을 공급하고, 인공 신경망 모드에서, 상기 복수의 데이터 라인에 신경망 입력 신호를 공급하는 데이터 구동부를 포함하고,상기 인공 신경망 모드에서, 상기 복수의 화소 블록 중 적어도 하나의 화소 블록에 연결된 스캔 라인에 스캔 신호를 공급하고, 상기 적어도 하나의 화소 블록에 연결된 데이터 라인에 상기 신경망 입력 신호를 공급하는 표시장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에서,상기 복수의 화소 블록은 제1 방향 및 상기 제1 방향과 수직인 제2 방향을 따라 매트릭스 형태로 배열되는 표시장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에서,상기 제1 방향을 따라 상기 복수의 화소 블록이 서로 인접하게 배치되고,상기 복수의 화소 블록은 상기 제1 방향을 따라 상기 인공 신경망 모드로 구동되는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에서,상기 제2 방향을 따라 상기 복수의 화소 블록이 배치되고,상기 복수의 화소 블록은 상기 제2 방향을 따라 상기 인공 신경망 모드로 구동되는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제2항에서,상기 복수의 화소 블록 중 각각의 화소 블록은 상기 제1 방향을 따라 적어도 일부분 중첩하도록 배열되고,상기 복수의 화소 블록은 상기 제1 방향을 따라 상기 인공 신경망 모드로 구동되는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에서,상기 인공 신경망 모드는 컨볼루션 신경망 네트워크를 이용하는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에서,상기 컨볼루션 신경망 네트워크는 입력층, 제1 컨볼루션층, 제1 풀링층, 및 완전 연결층을 포함하는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에서,공개특허 10-2023-0010155-3-상기 입력층은 상기 복수의 화소 블록을 포함하고, 상기 복수의 화소 블록 중 하나의 화소 블록에 대응하는 데이터를 상기 제1 컨볼루션층에 대응시키는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에서,상기 제1 컨볼루션층은 상기 입력층의 화소값들에 대하여 컨볼루션 연산을 수행한 화소들의 특성값들을 포함하고,상기 화소들의 특성값들은 상기 제1 컨볼루션층에서 상기 복수의 화소 및 상기 적어도 하나의 활성 회로를 통해연산된 값들인 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에서,상기 제1 컨볼루션층은 적어도 하나의 특성 맵을 포함하고,상기 적어도 하나의 특성 맵에는 커널을 이용하여 컨볼루션 연산된 상기 화소들의 특성값들이 저장되는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에서,상기 제1 풀링층은 상기 적어도 하나의 특성 맵을 다운 샘플링하고,상기 완전 연결층은 상기 제1 컨볼루션층 및 상기 제1 풀링층을 통해 연산된 출력값을 출력하는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "복수의 스캔 라인 및 복수의 데이터 라인에 각각 연결되는 복수의 화소 및 적어도 하나의 활성 회로를 포함하는복수의 화소 블록;발광 모드에서, 상기 복수의 데이터 라인에 데이터 전압을 공급하고, 인공 신경망 모드에서, 상기 복수의 데이터 라인에 신경망 입력 신호를 공급하는 데이터 구동부; 및상기 복수의 화소 중 적어도 하나 이상의 화소를 이용하여 딥러닝 연산을 수행하기 위한 미리 결정된 가중치를반영하여 생성된, 가중치 제어 신호를 상기 데이터 구동부로 공급하는 타이밍 제어부를 포함하고, 상기 인공 신경망 모드에서, 상기 복수의 화소 블록 중 적어도 하나의 화소 블록에 연결된 스캔 라인에 스캔 신호를 공급하고, 상기 적어도 하나의 화소 블록에 연결된 데이터 라인에 상기 신경망 입력 신호를 공급하는 표시장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에서,상기 복수의 화소는 복수의 제1 화소 및 복수의 제2 화소를 포함하고,상기 발광 모드에서, 상기 복수의 제1 화소 및 상기 복수의 제2 화소는 발광하고,상기 인공 신경망 모드에서, 상기 복수의 제2 화소는 상기 딥러닝 연산을 수행하는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에서,상기 활성 회로는 상기 복수의 제2 화소와 연결되고,상기 활성 회로는 연결된 상기 복수의 제2 화소로부터 상기 딥러닝 연산에 대응하는 활성 전류를 입력받고, 상기 활성 전류에 대응하는 신경망 출력 전압을 상기 타이밍 제어부로 공급하고,상기 타이밍 제어부는 상기 신경망 출력 전압에 상기 미리 결정된 가중치를 반영하여 상기 가중치 제어 신호를공개특허 10-2023-0010155-4-생성하는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에서,상기 복수의 화소 블록은 제1 방향 및 상기 제1 방향과 수직인 제2 방향을 따라 매트릭스 형태로 배열되는 표시장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에서,상기 제1 방향을 따라 상기 복수의 화소 블록이 서로 인접하게 배치되고,상기 복수의 화소 블록은 상기 제1 방향을 따라 상기 인공 신경망 모드로 구동되는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에서,상기 제2 방향을 따라 상기 복수의 화소 블록이 배치되고,상기 복수의 화소 블록은 상기 제2 방향을 따라 상기 인공 신경망 모드로 구동되는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제15항에서,상기 복수의 화소 블록 중 각각의 화소 블록은 상기 제1 방향을 따라 적어도 일부분 중첩하도록 배열되고,상기 복수의 화소 블록은 상기 제1 방향을 따라 상기 인공 신경망 모드로 구동되는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제12항에서,상기 인공 신경망 모드는 컨볼루션 신경망 네트워크를 이용하고,상기 컨볼루션 신경망 네트워크는 입력층, 제1 컨볼루션층, 제1 풀링층, 및 완전 연결층을 포함하는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에서,상기 입력층은 상기 복수의 화소 블록을 포함하고, 상기 복수의 화소 블록 중 하나의 화소 블록에 대응하는 데이터를 상기 제1 컨볼루션층에 대응시키는 표시 장치."}
{"patent_id": "10-2021-0090584", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시예에 따른 복수의 스캔 라인 및 복수의 데이터 라인에 각각 연결되는 복수의 화소 및 적어도 하나의 활성 회로를 포함하는 복수의 화소 블록; 및 발광 모드에서, 상기 복수의 데이터 라인에 데이터 전압을 공급하고, 인 공 신경망 모드에서, 상기 복수의 데이터 라인에 신경망 입력 신호를 공급하는 데이터 구동부를 포함하고, 상기 인공 신경망 모드에서, 상기 복수의 화소 블록 중 적어도 하나의 화소 블록에 연결된 스캔 라인에 스캔 신호를 공급하고, 상기 적어도 하나의 화소 블록에 연결된 데이터 라인에 상기 신경망 입력 신호를 공급한다."}
{"patent_id": "10-2021-0090584", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 표시 장치에 관한 것이다."}
{"patent_id": "10-2021-0090584", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치 에 대한 요구 및 상업화가 중점적으로 이루어지고 있다. 또한, 딥러닝 등의 기계 학습 알고리즘을 활용하여 인간 두뇌의 인지, 판단 등의 기능을 모사하는 인공 지능 시 스템이 다방면에 적용되고 있고, 표시 장치에도 이러한 인공 지능 시스템을 적용하는 시도가 이루어지고 있다."}
{"patent_id": "10-2021-0090584", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "발명의 내용"}
{"patent_id": "10-2021-0090584", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 표시 패널을 화소 블록 별로 구분하여 구동할 수 있는 표시 장치를 제공하는 것을 목적으로 한다."}
{"patent_id": "10-2021-0090584", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 표시 장치는 복수의 스캔 라인 및 복수의 데이터 라인에 각각 연결되는 복수의 화 소 및 적어도 하나의 활성 회로를 포함하는 복수의 화소 블록; 및 발광 모드에서, 상기 복수의 데이터 라인에 데이터 전압을 공급하고, 인공 신경망 모드에서, 상기 복수의 데이터 라인에 신경망 입력 신호를 공급하는 데이 터 구동부를 포함하고, 상기 인공 신경망 모드에서, 상기 복수의 화소 블록 중 적어도 하나의 화소 블록에 연결 된 스캔 라인에 스캔 신호를 공급하고, 상기 적어도 하나의 화소 블록에 연결된 데이터 라인에 상기 신경망 입 력 신호를 공급한다. 상기 복수의 화소 블록은 제1 방향 및 상기 제1 방향과 수직인 제2 방향을 따라 매트릭스 형태로 배열될 수 있 다. 상기 제1 방향을 따라 상기 복수의 화소 블록이 서로 인접하게 배치되고, 상기 복수의 화소 블록은 상기 제1 방 향을 따라 상기 인공 신경망 모드로 구동될 수 있다. 상기 제2 방향을 따라 상기 복수의 화소 블록이 배치되고, 상기 복수의 화소 블록은 상기 제2 방향을 따라 상기 인공 신경망 모드로 구동될 수 있다. 상기 복수의 화소 블록 중 각각의 화소 블록은 상기 제1 방향을 따라 적어도 일부분 중첩하도록 배열되고, 상기 복수의 화소 블록은 상기 제1 방향을 따라 상기 인공 신경망 모드로 구동될 수 있다. 상기 인공 신경망 모드는 컨볼루션 신경망 네트워크를 이용할 수 있다. 상기 컨볼루션 신경망 네트워크는 입력층, 제1 컨볼루션층, 제1 풀링층, 및 완전 연결층을 포함할 수 있다. 상기 입력층은 상기 복수의 화소 블록을 포함하고, 상기 복수의 화소 블록 중 하나의 화소 블록에 대응하는 데 이터를 상기 제1 컨볼루션층에 대응시킬 수 있다. 상기 제1 컨볼루션층은 상기 입력층의 화소값들에 대하여 컨볼루션 연산을 수행한 화소들의 특성값들을 포함하 고, 상기 화소들의 특성값들은 상기 제1 컨볼루션층에서 상기 복수의 화소 및 상기 적어도 하나의 활성 회로를 통해 연산된 값들일 수 있다. 상기 제1 컨볼루션층은 적어도 하나의 특성 맵을 포함하고, 상기 적어도 하나의 특성 맵에는 커널을 이용하여 컨볼루션 연산된 상기 화소들의 특성값들이 저장될 수 있다. 상기 제1 풀링층은 상기 적어도 하나의 특성 맵을 다운 샘플링하고, 상기 완전 연결층은 상기 제1 컨볼루션층 및 상기 제1 풀링층을 통해 연산된 출력값을 출력할 수 있다. 일 실시예에 따른 표시 장치는 복수의 스캔 라인 및 복수의 데이터 라인에 각각 연결되는 복수의 화소 및 적어 도 하나의 활성 회로를 포함하는 복수의 화소 블록; 발광 모드에서, 상기 복수의 데이터 라인에 데이터 전압을 공급하고, 인공 신경망 모드에서, 상기 복수의 데이터 라인에 신경망 입력 신호를 공급하는 데이터 구동부; 및 상기 복수의 화소 중 적어도 하나 이상의 화소를 이용하여 딥러닝 연산을 수행하기 위한 미리 결정된 가중치를 반영하여 생성된, 가중치 제어 신호를 상기 데이터 구동부로 공급하는 타이밍 제어부를 포함하고, 상기 인공 신 경망 모드에서, 상기 복수의 화소 블록 중 적어도 하나의 화소 블록에 연결된 스캔 라인에 스캔 신호를 공급하 고, 상기 적어도 하나의 화소 블록에 연결된 데이터 라인에 상기 신경망 입력 신호를 공급한다. 상기 복수의 화소는 복수의 제1 화소 및 복수의 제2 화소를 포함하고, 상기 발광 모드에서, 상기 복수의 제1 화 소 및 상기 복수의 제2 화소는 발광하고, 상기 인공 신경망 모드에서, 상기 복수의 제2 화소는 상기 딥러닝 연 산을 수행할 수 있다. 상기 활성 회로는 상기 복수의 제2 화소와 연결되고, 상기 활성 회로는 연결된 상기 복수의 제2 화소로부터 상 기 딥러닝 연산에 대응하는 활성 전류를 입력받고, 상기 활성 전류에 대응하는 신경망 출력 전압을 상기 타이밍 제어부로 공급하고, 상기 타이밍 제어부는 상기 신경망 출력 전압에 상기 미리 결정된 가중치를 반영하여 상기 가중치 제어 신호를 생성할 수 있다. 상기 복수의 화소 블록은 제1 방향 및 상기 제1 방향과 수직인 제2 방향을 따라 매트릭스 형태로 배열될 수 있 다. 상기 제1 방향을 따라 상기 복수의 화소 블록이 서로 인접하게 배치되고, 상기 복수의 화소 블록은 상기 제1 방 향을 따라 상기 인공 신경망 모드로 구동될 수 있다. 상기 제2 방향을 따라 상기 복수의 화소 블록이 배치되고, 상기 복수의 화소 블록은 상기 제2 방향을 따라 상기 인공 신경망 모드로 구동될 수 있다. 상기 복수의 화소 블록 중 각각의 화소 블록은 상기 제1 방향을 따라 적어도 일부분 중첩하도록 배열되고, 상기 복수의 화소 블록은 상기 제1 방향을 따라 상기 인공 신경망 모드로 구동될 수 있다. 상기 인공 신경망 모드는 컨볼루션 신경망 네트워크를 이용하고, 상기 컨볼루션 신경망 네트워크는 입력층, 제1 컨볼루션층, 제1 풀링층, 및 완전 연결층을 포함할 수 있다. 상기 입력층은 상기 복수의 화소 블록을 포함하고, 상기 복수의 화소 블록 중 하나의 화소 블록에 대응하는 데 이터를 상기 제1 컨볼루션층에 대응시킬 수 있다."}
{"patent_id": "10-2021-0090584", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "일 실시예에 따르면, 표시 패널을 복수의 화소 블록으로 구분하고, 순차적으로 또는 선택적으로 구동하여 이에 대응하는 특성값을 산출할 수 있으므로, 표시 패널을 전체적으로 활용하는 경우와 비교하여, 트랜지스터, 소자 등의 열화를 분산하고, 방지할 수 있다. 일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다."}
{"patent_id": "10-2021-0090584", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의 해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된 다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유 사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, \"포함하다\" 또는 \"가지다\" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해 되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 \"상에\" 있다고 할 경우, 이는 다른 부분 \"바로 위 에\" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 \"아래 에\" 있다고 할 경우, 이는 다른 부분 \"바로 아래에\" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 따른 표시 장치에 대해 설명하도록 한다. 도 1은 일 실시예에 따른 표시 장치를 나타내는 개략적인 평면도이다. 도 1을 참조하면, 일 실시예에 따른 표시 장치는 표시 패널, 연결 필름, 및 구동칩을 포 함할 수 있다. 일 실시예에서, 표시 장치는 액정 표시 장치 또는 발광 표시 장치로 구현되는 평면 표시 장치, 플렉서블 (flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치 일 수 있다. 또한, 표시 장치는 투명 표시 장치, 헤드 마운트(head-mounted) 표시 장치, 웨어러블 (wearable) 표시 장치 등에 적용될 수 있다. 표시 패널은 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 복수의 화소(PX)를 포함하 여 영상을 표시하는 영역이고, 비표시 영역(NDA)은 표시 영역(DA)을 제외한 영역으로써 영상이 표시되지 않는 영역이다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸는 베젤(Bezel) 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 영역(DA)의 주변에 위치하고, 표시 영역(DA)의 화소(PX) 들에 연결되는 배선들, 패드들, 구동 회로 등을 선택적으로 포함할 수 있다. 예를 들면, 비표시 영역(NDA)에는 복수의 화소(PX)와 연결되도록 스캔선, 데이터선, 구동 전압선, 구동 저전압선 등이 배치될 수 있다. 연결 필름은 표시 패널의 일측에 위치한다. 예를 들면, 연결 필름은 제2 방향(DR2)을 기준으로 표시 패널의 비표시 영역(NDA)의 하측에 위치할 수 있으나, 본 발명이 이에 한정되지는 않는다. 연결 필름 위에는 복수의 화소(PX)를 구동하는 구동칩이 배치된다. 구동칩은 복수의 화소(PX)에 스캔 신호를 인가하는 스캔 구동부, 발광 제어 신호를 인가하는 발광 제어 구동부, 신경망 구동부, 데이터 전압 을 인가하는 데이터 구동부, 타이밍 제어부 등을 포함할 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 연결 필름은 표시 패널과 연성 회로 기판(FPCB, 미도시)을 연결할 수 있다. 실시예에 따라, 연결 필 름은 칩 온 필름(Chip On Film), 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이 프 캐리어 패키지(Tape Carrier Package) 등과 같은 다양한 구성으로 구현될 수 있다. 또한, 실시예에 따라, 전술한 스캔 구동부, 발광 제어 구동부, 신경망 구동부, 데이터 구동부, 타이밍 제어부 등은 연성 회로 기판(미도시)에 실장되는 별도의 집적 회로 칩(IC Chip)에 포함될 수 있다. 이하에서는, 도 2 및 도 3을 참조하여 표시 장치의 화소를 구동할 수 있는 구성에 관하여 살펴본다. 도 2 및 도 3은 일 실시예에 따른 표시 장치를 나타낸 개략적인 블록도들이다. 도 2 및 도 3을 참조하면, 일 실시예에 따른 표시 장치는 표시부, 스캔 구동부, 발광 제어 구 동부, 신경망 구동부, 데이터 구동부 및 타이밍 제어부를 포함할 수 있다. 표시부는 소정의 표시 패널 내에 형성될 수 있고, 도 1의 표시 영역(DA)에 대응될 수 있다. 표시부는 복수의 스캔 라인(SL1 내지 SLn), 복수의 발광 제어 라인(EL1 내지 ELn), 복수의 신경망 제어 라 인(NL1 내지 NLn), 복수의 데이터 라인(DL1 내지 DLp), 복수의 연결 라인(CL) 및 복수의 신경망 출력 라인(NOL1 내지 NOLn)을 포함한다. 또한, 표시부는 복수의 스캔 라인(SL1 내지 SLn), 복수의 발광 제어 라인(EL1 내 지 ELn), 복수의 신경망 제어 라인(NL1 내지 NLn), 및 복수의 데이터 라인(DL1 내지 DLp) 중 적어도 하나와 연 결되는 화소(PX)를 포함할 수 있다. 여기서, 복수의 스캔 라인(SL1 내지 SLn), 복수의 발광 제어 라인(EL1 내지 ELn), 복수의 신경망 제어 라인(NL1 내지 NLn)은 각각 제1 방향(DR1)을 따라 연장될 수 있다. 복수의 데이터 라 인(DL1 내지 DLp)은 제1 방향(DR1)과 수직인 제2 방향(DR2)을 따라 연장될 수 있다. 복수의 화소(PX)는 연결되는 라인에 따라 구분되는 복수의 제1 화소(PX1) 및 복수의 제2 화소(PX2)를 포함할 수 있다. 복수의 제1 화소(PX1)는 복수의 스캔 라인(SL1 내지 SLn), 복수의 발광 제어 라인(EL1 내지 ELn) 및 복수 의 데이터 라인(DL1 내지 DLp)에 각각 연결될 수 있고, 복수의 제2 화소(PX2)는 복수의 스캔 라인(SL1 내지 SLn), 복수의 데이터 라인(DL1 내지 DLp), 복수의 발광 제어 라인(EL1 내지 ELn), 복수의 신경망 제어 라인(NL1 내지 NLn) 및 복수의 연결 라인(CL)에 각각 연결될 수 있다. 일 실시예에서, 도 2를 참조하면, 표시부는 복수의 제1 화소(PX1)가 배치되는 제1 영역(DA1) 및 복수의 제 2 화소(PX2)와 활성 회로(AC)가 배치되는 제2 영역(DA2)을 포함할 수 있다. 예를 들면, 제1 영역(DA1) 및 제2 영역(DA2)은 제2 방향(DR2)을 따라 서로 인접할 수 있다. 실시예에 따라, 활성 회로(AC)는 표시 패널(100, 도 1 참조)의 비표시 영역(NDA)에 배치될 수도 있다. 또한, 실시예에 따라, 도 3에 도시된 바와 같이, 표시부에는 복수의 제2 화소(PX2) 및 활성 회로(AC)가 전 체적으로 배치될 수도 있다. 제1 화소(PX1) 및 제2 화소(PX2)는 발광 소자에 구동 전류를 제공하기 위한 적어도 하나의 트랜지스터, 커패시 터를 포함할 수 있다. 이에 따라, 제1 화소(PX1) 및 제2 화소(PX2)는 스캔 라인(SL)을 통해 제공되는 스캔 신호 에 응답하여 데이터 라인(DL)을 통해 제공되는 데이터 전압(또는 데이터 신호)에 대응하는 휘도로 발광할 수 있 다. 예를 들면, i번째 행 및 j번째 열에 위치하는 화소는 제i 스캔 라인을 통해 제공되는 스캔 신호에 응답하여, 제j 데이터 라인을 통해 제공되는 데이터 전압에 대응하는 휘도로 발광할 수 있다. 제2 화소(PX2)는 제1 화소(PX1)보다 신경망 트랜지스터를 더 포함하고, 딥러닝 연산을 수행할 수 있다. 제2 화소(PX2)의 구체적 인 구성은 이하 도 4 내지 도 6에서 상세히 살펴본다. 표시부는 제1 영역(DA1) 및 제2 영역(DA2)에서 복수의 제1 화소(PX1) 및 복수의 제2 화소(PX2)의 발광 소 자가 발광하는 발광 모드와 복수의 제1 화소(PX1) 및 복수의 제2 화소(PX2)의 발광 소자가 발광하지 않는 인공 신경망 모드로 구동될 수 있다. 발광 모드는 발광 소자(LD)가 오프(off)되는 구간이고, 발광 구간 사이에 인공 신경망 모드가 구동될 수 있다. 발광 모드에서, 복수의 제1 화소(PX1) 및 복수의 제2 화소(PX2)에는 스캔 신호, 데이터 전압 및 발광 제어 신호 가 인가되어, 제1 화소(PX1) 및 제2 화소(PX2)의 발광 소자가 데이터 전압에 대응하는 소정 휘도의 광을 생성할 수 있다. 인공 신경망 모드에서, 복수의 제2 화소(PX2)에는 신경망 제어 신호 가 인가되어, 제2 화소(PX2)의 신경망 트랜 지스터가 작동되고, 신경망 트랜지스터에 연결된 활성 회로(AC)와 함께, 신경망 입력 신호(또는, 신경망 입력 신호)에 대응하는 신경망 출력 전압(또는, 신경망 출력 신호)이 생성될 수 있다. 따라서, 일 실시예에 따른 표 시 장치에서는 화소가 발광하지 않을 때, 제2 화소(PX2)들을 인공 신경망 네트워크로 이용함으로써, 구성 요소 의 추가 없이 딥 러닝 추론을 통한 연산을 수행할 수 있다. 이에 따라, 표시 장치의 제조 비용 감소, 표시 장치 의 슬림화를 구현할 수 있다. 인공 신경망 모드에서 제2 화소(PX2) 및 활성 회로(AC)의 동작은 후술하는 도 6에 서 상세히 살펴본다. 스캔 구동부는 제1 제어 신호(SCS)에 기초하여 스캔 신호를 생성하고, 스캔 라인들(SL1 내지 SLn)에 스캔 신호들을 순차적으로 제공할 수 있다. 스캔 신호가 순차적으로 인가되면, 화소(PX)들은 수평 라인 단위(또는, 화소행 단위)로 선택될 수 있다. 여기서, 제1 제어 신호(SCS)는 스캔 개시 신호(또는, 스캔 스타트 펄스), 스캔 클럭 신호 등을 포함할 수 있고, 제1 제어 신호(SCS)는 타이밍 제어부로부터 제공될 수 있다. 발광 제어 구동부는 제2 제어 신호(ECS)에 기초하여 발광 제어 신호를 생성하고, 발광 제어 라인들(EL1 내 지 ELn)에 발광 제어 신호들을 순차적으로 제공할 수 있다. 이 때, 발광 제어 신호는 발광 제어 신호를 공급받 는 트랜지스터가 턴-오프(turn-off)될 수 있는 전압 레벨을 가질 수 있다. 신경망 구동부는 신경망 구동 제어 신호(NCS)에 기초하여 신경망 제어 라인들(NL1 내지 NLn)에 신경망 제 어 신호(또는, 신경망 제어 전압)들을 제공할 수 있다. 이 때, 신경망 제어 신호는 신경망 트랜지스터가 턴-온 될 수 있는 전압 레벨을 가질 수 있다. 신경망 트랜지스터의 동작에 관하여는 후술하기로 한다. 데이터 구동부는 발광 모드에서, 타이밍 제어부로부터 제공되는 영상 데이터(DATA) 및 제3 제어 신호 (DCS)에 기초하여 데이터 전압들(또는, 데이터 신호들)을 생성하며, 데이터 라인들(DL1 내지 DLp)에 데이터 전 압들을 제공할 수 있다. 데이터 라인들(DL1 내지 DLp)로 제공된 데이터 전압은 스캔 신호에 의하여 선택된 화소 (PX)들로 공급될 수 있다. 이에 따라, 데이터 구동부는 스캔 신호와 동기화되도록 데이터 라인들(DL1 내지 DLp)에 데이터 전압을 공급할 수 있다. 여기서, 제3 제어 신호(DCS)는 데이터 구동부의 동작을 제어하기 위한 신호로써, 유효 데이터 전압의 출력을 지시하는 로드 신호(또는, 데이터 인에이블 신호)를 포함할 수 있다. 데이터 구동부는 인공 신경망 모드에서, 타이밍 제어부로부터 제공되는 가중치가 반영된 가중치 제어 신호(WCS)에 기초하여 신경망 입력 전압(또는, 신경망 입력 신호)을 생성하고, 생성된 신경망 입력 전압을 데이 터 라인들(DL1 내지 DLp)에 제공할 수 있다. 여기서, 가중치는 표시 패널의 특성 데이터, 로고 보상 데이터, 잔상 보상 데이터, 외부 보상 등에 따른 가중치일 수 있다. 타이밍 제어부는 외부(예를 들면, 그래픽 프로세서)로부터 입력 영상 데이터 및 제어 신호를 수신하고, 제 어 신호에 기초하여 제1 제어 신호(SCS), 제2 제어 신호(ECS), 제3 제어 신호(DCS), 신경망 구동 제어 신호 (NCS) 및 가중치 제어 신호(WCS)를 생성할 수 있다. 여기서, 제어 신호는 수직 동기 신호, 수평 동기 신호, 클 럭 신호 등을 포함할 수 있다. 또한, 타이밍 제어부는 입력 영상 데이터를 변환하여 데이터 구동부에 제공되는 영상 데이터(DATA)를 생성할 수 있다. 타이밍 제어부는 생성된 제1 제어 신호(SCS)를 스캔 구동부에 제공할 수 있고, 제2 제어 신호(ECS)를 발광 제어 구동부에 제공할 수 있으며, 제3 제어 신호(DCS)를 데이터 구동부에 제공할 수 있다. 타이 밍 제어부는 생성된 신경망 구동 제어 신호(NCS)를 신경망 구동부에 제공할 수 있다. 타이밍 제어부는 신경망 출력 라인들(NOL1 내지 NOLn)로부터 신경망 출력 전압(또는, 신경망 출력 신호)을 제공받을 수 있고, 제공된 신경망 출력 전압에 대응하는 가중치를 반영하여 가중치 제어 신호(WCS)를 생성할 수 있다. 가중치는 외부의 하드웨어 또는 소프트웨어에서 미리 트레이닝된 값으로써, 신경망 알고리즘을 통해 추론 (inference)을 하기 위한 소정의 값이다. 또한, 타이밍 제어부는 데이터 구동부에 가중치 제어 신호(WCS)를 제공할 수 있다. 데이터 구동부 는 타이밍 제어부로부터 제공된 가중치 제어 신호(WCS)를 기초로, 데이터 라인들(DL1 내지 DLp)에 신 경망 입력 전압(또는, 신경망 입력 신호)을 제공할 수 있다. 여기서, 신경망 입력 전압은 이전 수평 라인 단위 (또는, 이전 화소행 라인 단위)에서 제공된 신경망 출력 데이터에 표시 패널의 특성 데이터, 로고 보상 데 이터, 잔상 보상 데이터, 외부 센싱 보상 등에 따른 가중치를 반영된 데이터일 수 있다. 일 실시예에서, 표시 장치는 화소에 소정의 전원을 공급하는 전원 공급부(미도시)를 더 포함할 수 있다. 이하에서는, 도 4 및 도 5를 참조하여, 일 실시예에 따른 표시 장치에서 화소의 구성 및 동작에 대하여 살펴본 다. 도 4 및 도 5는 일 실시예에 따른 표시 장치에서 한 화소를 나타내는 회로도들이다. 도 4에 도시된 한 화소는 도 2의 제1 화소(PX1)일 수 있고, 도 5에 도시된 한 화소는 도 2 및 도 3의 제2 화소 (PX2)일 수 있다. 하지만, 본 발명은 이에 한정되는 것이 아니며, 일 실시예에 따른 화소(PX)는 모두 제2 화소 (PX2)를 지칭하는 것일 수 있다. 도 4를 참조하면, 한 화소(PX1)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 스토리지 커 패시터(Cst) 및 발광 소자(LD)를 포함할 수 있다. 제1 트랜지스터(T1)(또는, 구동 트랜지스터)는 발광 소자(LD)를 구동하기 위한 트랜지스터로써, 제1 트랜지스터 (T1)의 제1 전극은 제1 전원(VDD)에 연결되고, 제1 트랜지스터(T1)의 제2 전극은 발광 소자(LD)의 애노드 (anode)에 연결된다. 제1 트랜지스터(T1)의 게이트 전극은 제2 트랜지스터(T2)의 제2 전극(또는, 스토리지 커패 시터(Cst)의 일 전극)에 연결된다. 일 실시예에서, 제1 트랜지스터(T1)의 제1 전극은 소스 전극이고, 제1 트랜 지스터(T1)의 제2 전극은 드레인 전극일 수 있으나, 이에 한정되는 것은 아니다. 제1 트랜지스터(T1)는 게이트 전극에 인가된 전압에 대응하여 발광 소자(LD)로 흐르는 구동 전류(ID)의 전류량을 제어할 수 있다. 제2 트랜지스터(T2)(또는, 스위칭 트랜지스터)는 스캔 신호에 응답하여 화소(PX)를 선택하고, 화소(PX)를 활성 화하는 트랜지스터로써, 제2 트랜지스터(T2)의 제1 전극은 데이터 라인(DL)에 연결되고, 제2 트랜지스터(T2)의 제2 전극은 제1 트랜지스터(T1)의 게이트 전극(또는, 스토리지 커패시터(Cst)의 일 전극)과 연결된다. 제2 트랜 지스터(T2)의 게이트 전극은 스캔 라인(SL)에 연결된다. 이에 따라, 스캔 라인(SL)으로 게이트-온 전압 레벨의 신호가 공급될 때, 제2 트랜지스터(T2)는 턴-온되고, 데이터 라인(DL)으로부터 제1 트랜지스터(T1)의 게이트 전 극에 데이터 전압이 전달될 수 있다. 일 실시예에서, 스캔 라인(SL)에 로우 레벨의 신호가 공급되고, 실질적으 로 동일한 타이밍에 데이터 라인(DL)으로 데이터 전압이 인가될 수 있다. 이에 따라, 제2 트랜지스터(T2)는 데 이터 전압을 제1 트랜지스터(T1)의 게이트 전극에 전달할 수 있다. 제3 트랜지스터(T3)(또는, 발광 트랜지스터)는 발광 소자(LD)의 발광 시간을 제어할 수 있는 발광 트랜지스터로 써, 제3 트랜지스터(T3)의 제1 전극은 제1 트랜지스터(T1)의 제2 전극에 연결되고, 제3 트랜지스터(T3)의 제2 전극은 발광 소자(LD)의 애노드에 연결된다. 제3 트랜지스터(T3)의 게이트 전극은 발광 제어 라인(EL)에 연결된 다. 이에 따라, 발광 제어 라인(EL)으로 게이트-온 전압 레벨의 신호가 공급될 때, 제3 트랜지스터(T3)는 턴-온 되고, 애노드에 구동 전류(ID)가 인가되어, 발광 소자(LD)가 소정 휘도의 광을 생성할 수 있다. 스토리지 커패시터(Cst)는 제1 전원(VDD)과 제1 트랜지스터(T1)의 게이트 전극 사이에 형성되거나 접속될 수 있 다. 구체적으로, 스토리지 커패시터(Cst)의 일 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결될 수 있고, 스 토리지 커패시터(Cst)의 타 전극은 제1 전원(VDD)에 연결될 수 있다. 스토리지 커패시터(Cst)는 제1 트랜지스터 (T1)의 게이트 전극의 전압(즉, 데이터 전압)을 저장할 수 있다. 발광 소자(LD)의 애노드는 제1 트랜지스터(T1)를 통해 제1 전원(VDD)에 연결되고, 발광 소자(LD)의 캐소드 (cathode)는 제2 전원(VSS)에 연결된다. 발광 소자(LD)는 제1 트랜지스터(T1)를 통해 공급되는 구동 전류(ID)에 대응하여 소정 휘도의 광을 생성할 수 있다. 발광 소자(LD)는 유기 발광 다이오드(Organic Light Emitting Diode) 또는 마이크로 LED(Light Emitting Diode), 양자점 발광 다이오드(Quantum Dot Light Emitting Diode) 와 같은 무기 발광 다이오드(inorganic Light Emitting Diode)로 구성될 수 있다. 또한, 발광 소자(LD)는 유기 물과 무기물이 복합적으로 구성된 발광 소자일 수도 있다. 도 4에서 한 화소(PX)는 하나의 발광 소자(LD)를 포 함하는 것으로 도시되어 있으나, 실시예에 따라, 한 화소(PX)는 복수의 발광 소자(LD)들을 포함하며, 복수의 발 광 소자(LD)들은 상호 직렬, 병렬 또는 직병렬로 연결될 수 있다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 실리콘 반도체를 포함하며, 예를 들어, P형 트랜지스터일 수 있다. 다만, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 이에 한정되는 것은 아니며, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 중 적어도 하나는 산화물 반도체를 포함하거나 N형 트랜지스터로 구현될 수도 있다. 도 5를 참조하면, 한 화소(PX2)는 적어도 하나의 트랜지스터를 포함하는 구동 회로부(DCU), 적어도 하나의 발광 소자(LD), 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 적어도 하나의 저항(R)을 포함할 수 있다. 구동 회로부(DCU)는 전술한 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함한다. 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은 실리콘 반도체를 포함하며, 예를 들어, P형 트랜지스터일 수 있다. 다만, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 이에 한정되는 것은 아니며, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 중 적어도 하나는 산화물 반도체를 포함하거나 N형 트랜지스터로 구현될 수도 있다. 제1 트랜지스터(T1)의 제2 전극은 제1 노드(node 1)에 연결된다. 제1 트랜지스터(T1)는 발광 모드에서, 게이트 전극에 인가되는 전압에 대응하여 제1 노드(node 1)에 연결된 제3 트랜지스터(T3)를 통해 발광 소자(LD)로 흐르 는 구동 전류(ID)를 제어할 수 있다. 반면, 인공 신경망 모드에서, 제1 트랜지스터(T1)는 게이트 전극에 인가되 는 전압(즉, 신경망 입력 전압)에 대응하여 제1 노드(node 1)에 인가되는 제1 노드 전류(IN)를 제어할 수 있다. 제1 노드 전류(IN)는 발광 모드에서 발광 소자(LD)로 그대로 인가될 수 있고(여기서, 제1 노드 전류(IN)는 구동 전류(ID)가 될 수 있다), 인공 신경망 모드에서, 발광 소자(LD)로 인가되지 않고 제4 트랜지스터(T4)로 그대로 인가될 수 있다(여기서, 제1 노드 전류(IN)는 활성 전류(IA)가 될 수 있다). 제2 트랜지스터(T2)는 발광 모드에서, 스캔 신호에 응답하여 발광을 위한 데이터 전압을 제1 트랜지스터(T1)의 게이트 전극에 전달할 수 있다. 반면, 제2 트랜지스터(T2)는 인공 신경망 모드에서, 스캔 신호에 응답하여 신경 망 알고리즘을 위한 신경망 입력 전압(또는, 신경망 입력 신호)을 제1 트랜지스터(T1)의 게이트 전극에 전달할 수 있다. 스토리지 커패시터(Cst)는 발광 모드에서, 데이터 전압이 스토리지 커패시터(Cst)의 일 전극에 인가되면, 스토 리지 커패시터(Cst)의 타 전극에 인가되는 제1 전원(VDD)과의 차이에 대응하는 전압을 저장할 수 있다. 이에 따 라, 발광 모드에서, 한 화소(PX)는 구동 전류(ID)를 발생시킬 수 있고, 구동 전류(ID)는 발광 소자(LD)로 흐를 수 있다. 제3 트랜지스터(T3)(또는, 발광 트랜지스터)는 발광 소자(LD)의 발광 시간을 제어할 수 있는 발광 트랜지스터로 써, 제3 트랜지스터(T3)의 제1 전극은 제1 노드(node 1)에 연결되고, 제3 트랜지스터(T3)의 제2 전극은 발광 소 자(LD)의 애노드에 연결된다. 제3 트랜지스터(T3)의 게이트 전극은 발광 제어 라인(EL)에 연결된다. 이에 따라, 발광 제어 라인(EL)으로 게이트-온 전압 레벨의 신호가 공급될 때, 제3 트랜지스터(T3)는 턴-온되고, 애노드에 구동 전류(ID)가 인가되어, 발광 소자(LD)가 소정 휘도의 광을 생성할 수 있다. 제3 트랜지스터(T3)가 턴-오프 되는 구간에는, 제1 트랜지스터(T1)에서 출력되는 제1 노드 전류(IN)가 제4 트랜지스터(T4)로 흐를 수 있다. 제4 트랜지스터(T4)(또는, 신경망 트랜지스터)는 인공 신경망 모드에서 구동되는 트랜지스터로써, 제4 트랜지스 터(T4)의 제1 전극은 제1 노드(node 1)에 연결되고, 제4 트랜지스터(T4)의 제2 전극은 적어도 하나의 저항(R)을 통해 제2 노드(node 2)에 연결된다. 제4 트랜지스터(T4)의 게이트 전극은 신경망 제어 라인(NL)에 연결된다. 이 에 따라, 신경망 제어 라인(NL)으로 게이트-온 전압 레벨의 신호가 공급될 때, 제4 트랜지스터(T4)는 턴-온되고, 제1 노드(node 1)로부터 제2 노드(node 2)로 신경망 입력 전압에 대응한 활성 전류(IA)를 생성할 수있다. 즉, 제4 트랜지스터(T4)는 신경망 제어 라인(NL)을 통해 제공되는 신경망 제어 신호에 응답하여, 데이터 라인(DL)을 통해 제공되는 신경망 입력 전압을 반영하여, 활성 전류(IA)를 출력할 수 있다. 발광 소자(LD)의 애노드는 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)를 통해 제1 전원(VDD)에 연결되고, 발광 소자(LD)의 캐소드(cathode)는 제2 전원(VSS)에 연결된다. 발광 모드에서, 발광 소자(LD)는 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)를 통해 공급되는 구동 전류(ID)에 대응하여 소정 휘도의 광을 생성할 수 있다. 반면, 인 공 신경망 모드에서 발광 소자(LD)에는 구동 전류(ID)가 인가되지 않아, 광을 생성하지 않을 수 있다. 일 실시예에서, 표시 장치의 한 화소의 구조는 도 4 및 도 5에 도시된 것에 한정되는 것이 아니며, 다양하게 변 경될 수 있다. 예를 들면, 한 화소는 제1 트랜지스터(T1)의 문턱 전압을 보상하기 위한 보상 트랜지스터, 제1 트랜지스터(T1)의 게이트 전극을 초기화하기 위한 초기화 트랜지스터 등과 같은 적어도 하나의 트랜지스터를 더 포함할 수 있다. 이하에서는, 도 6을 참조하여, 일 실시예에 따른 표시 장치가 인공 신경망 모드로 구동될 때의 구조를 살펴본다. 도 6은 일 실시예에 따른 표시 장치에서 복수의 화소가 연결된 일 예를 나타내는 회로도이다. 도 6을 참조하면, 일 실시예에 따른 표시 장치는 복수의 화소(PX) 및 활성 회로(AC)를 포함할 수 있다. 도 6에 도시된 각 화소(PX)는 도 5의 제2 화소(PX2)를 도시한 것이고, 이하에서 화소(PX)는 제2 화소(PX2)를 지칭한다. 일 실시예에 따른 표시 장치는 제2 화소(PX2)만을 포함할 수 있다. 일 실시예에서, 도 6에 도시된 복수의 제2 화소(PX2) 및 활성 회로(AC)들은 하나의 화소 블록에 포함될 수 있다. 다만, 실시예에 따라, 하나의 화소 블록 에 포함되는 제2 화소(PX2) 및 활성 회로(AC)의 위치 및/개수는 다양하게 변형될 수 있다. i번째 행에 위치하는 복수의 화소(PX)는 제2 노드(node 2)를 통해 활성 회로(AC)에 연결된다. 즉, 각 화소(PX) 에서 제4 트랜지스터(T4)의 제2 전극은 저항(R)을 통해 활성 회로(AC)에 연결된다. 활성 회로(AC)는 제2 노드 (node 2)와 출력 단자(VO) 사이에 접속되고, 출력 단자(VO)는 신경망 출력 라인(NOL)과 연결된다. 본 실시예에서, 활성 회로(AC)는 전술한 인공 신경망 알고리즘을 적용하기 위한 활성화 함수에 대응될 수 있다. 일 실시예에서, 활성 회로(AC)는 커런트 미러(current mirror) 회로로 구현될 수 있다. 커런트 미러 회로는 복 수의 트랜지스터를 포함하고, 원하는 회로에 원하는 전류값을 갖는 전류를 공급할 수 있다. 본 실시예에서, 커 런트 미러 회로는 두 개의 트랜지스터(AT1, AT2)를 포함하고, 각 트랜지스터(AT1, AT2)는 P형 트랜지스터인 것으로 도시되어 있다. 실시예에 따라, 커런트 미러 회로를 구성하는 트랜지스터의 개수는 변할 수 있고, 각 트랜 지스터는 N형 트랜지스터로 구현될 수도 있다. 활성 회로(AC)에서 제1 활성 트랜지스터(AT1)의 제1 전극 및 게이트 전극은 제2 노드(node 2)에 연결되고, 제2 활성 트랜지스터(AT2)의 게이트 전극은 제1 활성 트랜지스터(AT1)의 게이트 전극 및 제1 활성 트랜지스터(AT1) 의 제1 전극에 연결된다. 제2 활성 트랜지스터(AT2)의 제1 전극은 제2 노드(node 2)에 연결된다. 제2 노드(node 2)의 전압에 따라 제1 및 제2 활성 트랜지스터(AT1, AT2)의 구동 전압이 결정될 수 있다. 제2 활 성 트랜지스터(AT2)의 제1 전극에 인가되는 전류는 제1 활성 트랜지스터(AT1)의 제1 전극에 인가되는 전류와 동 일한 값을 가질 수 있다. 즉, 미러 전류(IM)는 활성 전류(IA)와 동일한 값을 가질 수 있다. 이에 따라, 출력 단 자(VO)의 전압은 활성 전류(IA)와 저항(R)을 곱한 값에 의해 결정될 수 있다. 출력 단자(VO)는 신경망 출력 라인(NOL)에 연결되어, 출력 단자(VO)의 전압은 신경망 출력 라인(NOL)을 통해 타 이밍 제어부(350, 도 2 및 도 3 참조)에 제공될 수 있다. 즉, 활성 회로(AC)는 활성 회로(AC)와 연결된 복수의 화소(PX)에 대응하는 활성 전류(IA)를 연산하여 신경망 출력 라인(NOL)에 신경망 출력 전압을 제공할 수 있다. 이후, 타이밍 제어부는 제공된 신경망 출력 전압에 대응하는 가중치를 반영하여, 가중치 제어 신호(WCS)를 생성할 수 있다. 타이밍 제어부는 가중치 제어 신호(WCS)를 데이터 구동부에 제공하고, 데이터 구동 부는 가중치 제어 신호(WCS)에 기초하여 신경망 입력 신호를 생성하며, i+1번째 행에 위치하는 복수의 화 소(PX)에 연결된 데이터 라인(DL)을 통해 신경망 입력 신호를 제공할 수 있다. i+1번째 행에 위치하는 복수의 화소(PX)도 전술한 i번째 행의 복수의 화소(PX)와 동일하게 구동될 수 있다. 이하에서는, 도 7을 참조하여 인공 신경망에 대하여 살펴본다. 도 7은 일 실시예에 따른 표시 장치에 구현되는 인공 신경망의 개략적인 개념도이다. 도 7을 참조하면, 일 실시예에 따른 표시 장치는 컨볼루션 신경망 네트워크(Convolution Neural Networks; CNN)로 구현될 수 있다. 컨볼루션 신경망 네트워크는 입력된 이미지를 검출하고, 분류하는 분야에 사용될 수 있 다. 컨볼루션 신경망 네트워크는 입력된 데이터를 고유의 특성 맵을 생성하여, 특성 맵에 따른 데이터를 출력할 수 있다. 본 발명은 이에 한정되지 않고, 실시예에 따라 인공 신경망은 리커런트 뉴럴 네트워크(Recurrent Neural Networks; RNN), Deep Belief Networks, Restricted Boltzman Machines 등에 해당될 수도 있다. 컨볼루션 신경망 네트워크는 복수의 레이어를 포함할 수 있다. 즉, 컨볼루션 신경망 네트워크는 입력층, 적어도 하나의 컨볼루션층(720, 740), 적어도 하나의 풀링층(730, 750), 및 완전 연결층을 포함할 수 있다. 입력층은 복수의 화소 블록을 포함하고, 각 화소 블록에 대응하는 데이터를 제1 컨볼루션층에 대응시 킬 수 있다. 일 실시예에서, 입력층은 표시 패널(100, 도 1 참조)(또는, 표시부(110, 도 2 및 도 3 참 조))에 대응될 수 있고, 표시 패널에 배치된 화소(PX)들은 인공 신경망 네트워크를 구성하는 뉴런에 대응 될 수 있다. 여기서, 각 화소 블록은 도 6을 참조하여 설명한 제2 화소(PX2)들 및 활성 회로(AC)들을 포함할 수 있다. 제1 컨볼루션층은 입력층의 데이터에 대하여 컨볼루션 연산을 수행한 결과값들(예를 들면, 화소들의 특성값들)의 집합일 수 있다. 제1 컨볼루션층은 컨볼루션 연산을 통해 화소들의 특성값을 추출할 수 있다. 일 실시예에서, 제1 컨볼루션층은 도 6에 도시된 제2 화소(PX2) 및 활성 회로(AC)를 통해 연산된 화소들의 특성값들을 포함할 수 있다. 여기서, 화소들의 특성값은 표시 패널의 특성 데이터, 로고 보상 데이터, 잔 상 보상 데이터, 외부 보상 등에 대응하는 화소들의 값일 수 있다. 입력층의 적어도 하나의 화소 블록에 위치하는 화소(PX)들의 데이터는 제1 컨볼루션층의 첫번째 컨볼 루션층의 결과값에 대응될 수 있다. 제1 컨볼루션층은 적어도 하나의 특성 맵(feature map)을 포함할 수 있다. 각 특성 맵에는 커널(또는, 필터)을 이용하여 컨볼루션 연산된 입력층의 적어도 하나의 화소 블록에 위치하는 화소(PX)들의 데이터에 대응하는 값들(예를 들면, 화소들의 특성값들)이 저장될 수 있다. 예를 들면, 일 실시예에서 한 화소는 적색 광, 녹색 광, 청색 광을 각각 방출하는 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소를 포함하므로, 제1 컨 볼루션층은 각 서브 화소에 대응하는 특성값들이 저장된 3개의 특성 맵을 포함할 수 있다. 제1, 제2 풀링층(730, 750)은 제1, 제2 컨볼루션층(720, 740)의 출력 정보를 단순화할 수 있다. 즉, 제1, 제2 풀링층(730, 750)은 적어도 하나의 특성 맵을 다운 샘플링(down sampling)하여 특성 맵의 크기를 줄일 수 있다. 제1, 제2 풀링층(730, 750)은 특성 맵의 값 중 최대값을 추출하는 최대 풀링(max pooling) 연산을 할 수 있다. 또한, 제1, 제2 풀링층(730, 750)은 특성 맵의 값 중 평균값을 추출하는 평균 풀링(average pooling) 연산을 할 수도 있다. 제2 컨볼루션층은 제1 풀링층을 통해 다운 샘플링된 특성 맵에 대하여 컨볼루션 연산을 수행할 수 있 다. 이후, 제2 풀링층을 통해 다시 특성 맵을 다운 샘플링할 수 있다. 즉, 컨볼루션 신경망 네트워크는 복 수의 층들에서 컨볼루션 연산 및 풀링 연산을 반복적으로 수행함으로써, 입력층으로부터 최적의 특징을 필 터링하여 출력하고, 출력된 최종 특징들을 통해 출력값을 도출할 수 있다. 완전 연결층은 이전 층들과 화소(PX)들의 특성값들에 대응하는 값이 모두 연결되는 층이다. 완전 연결층 은 제1, 제2 컨볼루션층(720, 740), 제1, 제2 풀링층(730, 750)을 통해 연산된 출력값을 출력할 수 있다. 완전 연결층은 분류기(classifier)의 역할을 할 수 있고, 출력층으로 구현될 수 있다. 일 실시예에서는, 컨볼루션 신경망 네트워크를 이용하여 표시 장치를 구동할 수 있으므로, 2차원 데이터, 3차원 데이터를 활용하여 연산을 수행할 수 있다. 이하에서는, 도 8 내지 도 11을 참조하여, 일 실시예에 따른 표시 장치에서 컨볼루션 신경망 네트워크가 어떻게 구현되는지에 관하여 살펴본다. 도 8 내지 도 11은 일 실시예에 따른 표시 패널에서 영역을 구분하여 도시한 평면도들이다. 도 8 내지 도 11을 참조하면, 일 실시예에 따른 표시 패널은 도 1을 참조하여 설명한 표시 패널과 동 일한 구성이다. 표시 패널은 복수의 화소 블록(BL11 내지 BLmk)으로 구분될 수 있고, 복수의 화소 블록(BL11 내지 BLmk) 중 하나의 화소 블록은 복수의 화소 및 적어도 하나의 활성 회로를 포함할 수 있다. 여기서, 복수의 화소 및 적 어도 하나의 활성 회로는 도 6을 참조하여 설명한 복수의 제2 화소(PX2) 및 활성 회로(AC)에 해당한다. 전술한 도 2, 도 3, 도 6을 함께 참조하면, 일 실시예에 따른 표시 장치는 인공 신경망 모드에서, 복수의 화소 블록(BL11 내지 BLmk) 중 적어도 하나의 화소 블록에 연결된 스캔 라인(SL)에 스캔 신호를 공급하고, 적어도 하 나의 화소 블록에 연결된 데이터 라인(DL)에 신경망 입력 신호를 공급할 수 있다. 즉, 일 실시예에서, 복수의 화소 블록(BL11 내지 BLmk)은 제1 방향(DR1)으로 스캔 신호가 인가되고, 이러한 스 캔 신호에 대응하는 가중치가 반영된 신경망 입력 신호가 제2 방향(DR2)으로 인가될 때, 인공 신경망 모드로 구 동될 수 있다. 예를 들면, 도 6을 참조할 때, 제i 번째 행의 스캔 라인(SLi) 및 제j 번째 열의 데이터 라인 (DLj)에 각각 스캔 신호 및 신경망 입력 전압이 공급될 때, 일 실시예에 따른 표시 장치는 이에 연결된 화소 블 록을 선택적으로 인공 신경망 모드로 구동할 수 있다. 도 8 내지 도 11을 참조하면, 복수의 화소 블록(BL11 내지 BLmk)은 제1 방향(DR1) 및 제2 방향(DR2)으로 매트릭 스 형태로 배열될 수 있다. 예를 들면, 복수의 화소 블록(BL11 내지 BLmk)은 제1 방향(DR1)을 따라 k(k는 자연 수)개가 배치되고, 제2 방향(DR2)을 따라 m(m은 자연수)개가 배치될 수 있다. 복수의 화소 블록(BL11 내지 BLmk)의 개수는 컨볼루션 사이즈, 신경망 알고리즘 사이즈 등에 따라 다양하게 변경될 수 있다. 복수의 화소 블록(BL11 내지 BLmk) 중 제1 방향(DR1)을 따라 배치되는 화소 블록들은 행 화소 블록들(BLR1 내지 BLRm)을 구성할 수 있다. 행 화소 블록들(BLR1 내지 BLRm) 각각은 제2 방향(DR2)으로 서로 인접하도록 배치될 수 있다. 또한, 행 화소 블록들(BLR1 내지 BLRm) 각각을 이루는 화소 블록들은 서로 인접하게(또는, 서로 중첩 하지 않도록) 제1 방향(DR1)으로 나란하게 배치될 수 있다. 이러한 화소 블록들의 배치를 경계 없는(seamless) 배치라고 지칭할 수 있다. 도 9를 참조하면, 제1 방향(DR1)을 따라 나란하게 배치된 행 화소 블록들(BLR1 내지 BLRm)은 제1 방향(DR1)을 따라 순차적으로 인공 신경망 모드로 구동될 수 있다. 예를 들면, 제1 행 화소 블록(BLR1)에서 제1 방향(DR1)을 따라 순차적으로 인공 신경망 모드로 구동될 수 있고, 제2 행 화소 블록(BLR2)에서 제1 방향(DR1)을 따라 순차 적으로 인공 신경망 모드로 구동될 수 있다. 도 10을 참조하면, 제2 방향(DR2)을 따라 나란하게 배치된 열 화소 블록들(BLC1 내지 BLCk)은 제2 방향(DR2)을 따라 순차적으로 인공 신경망 모드로 구동될 수 있다. 예를 들면, 제1 열 화소 블록(BLC1)에서 제2 방향(DR2)을 따라 순차적으로 인공 신경망 모드로 구동되고, 제2 열 화소 블록(BLC2)에서 제2 방향(DR2)을 따라 순차적으로 인공 신경망 모드로 구동될 수 있다. 여기서, 복수의 화소 블록(BL11 내지 BLmk)은 각각 도 7을 참조하여 설명한 입력층의 적어도 하나의 화소 블록에 대응될 수 있다. 예를 들면, 제1 블록(BL11)은 인공 신경망 모드에서, 컨볼루션 신경망 네트워크로 구동 되기 위한 적어도 하나의 입력층에 해당할 수 있다. 이에 따라, 제1 블록(BL11)에 배치된 복수의 화소들 및 활성 회로를 통해 산출된 특성값은 컨볼루션층(720, 740), 풀링층(730, 750) 등을 통해 연산되어, 완전 연결 층에 출력값으로 산출될 수 있다. 이후, 제2 블록(BL12)은 인공 신경망 모드에서, 컨볼루션 신경망 네트워 크로 구동되기 위한 적어도 하나의 입력층에 해당할 수 있다. 이에 따라, 제2 블록(BL12)에 배치된 복수의 화소들 및 활성 회로를 통해 산출된 특성값은 컨볼루션층(720, 740), 풀링층(730, 750) 등을 통해 연산되어, 완 전 연결층에 출력값으로 산출될 수 있다. 즉, 제1 행 화소 블록(BLR1)은 제1 방향(DR1)을 따라 순차적으로 인공 신경망 모드로 구동될 수 있고, 이후, 제 2 행 화소 블록(BLR2)에 포함된 각 블록들도 제1 방향(DR1)을 따라 순차적으로 인공 신경망 모드로 구동될 수 있다. 일 실시예에서는, 표시 패널을 복수의 화소 블록으로 구분하고, 순차적으로 또는 선택적으로 구동하여 이 에 대응하는 특성값을 산출할 수 있으므로, 표시 패널을 전체적으로 활용하는 경우와 비교하여, 트랜지스 터, 소자 등의 열화를 분산하고, 방지할 수 있다. 도 11을 참조하면, 복수의 화소 블록들(BL11 내지 BLmk)은 제1 방향(DR1) 및 제2 방향(DR2)으로 매트릭스 형태 로 배열될 수 있다. 예를 들면, 복수의 화소 블록들(BL11 내지 BLmk)은 제1 방향(DR1)을 따라 k(k는 자연수)개 가 배치되고, 제2 방향(DR2)을 따라 m(m은 자연수)개가 배치될 수 있다. 행 화소 블록들(BLR1 내지 BLRm) 각각은 제2 방향(DR2)으로 서로 인접하도록 배치될 수 있다. 반면, 행 화소 블 록들(BLR1 내지 BLRm) 각각을 이루는 블록들은 제1 방향(DR1)에서 적어도 일부분 중첩하도록 제1 방향(DR1)을따라 배열될 수 있다. 이러한 블록들의 배치를 중첩(overlap) 배치라고 지칭할 수 있다. 하나의 행 화소 블록을 구성하는 블록들의 배치는 컨볼루션 차원 수에 따라 가변될 수 있다. 제1 방향(DR1)을 따라 나란하게 배치된 행 화소 블록들(BLR1 내지 BLRm)은 제1 방향(DR1)을 따라 순차적으로 인 공 신경망 모드로 구동될 수 있다. 예를 들면, 제1 행 화소 블록(BLR1)에서 제1 방향(DR1)을 따라 순차적으로 인공 신경망 모드로 구동될 수 있다. 이때, 제1 블록(BL11) 및 제2 블록(BL12)에서 적어도 일부분 중첩하는 영 역에서 각 화소들의 특성값이 서로 반영되도록 구동될 수 있다. 즉, 행 화소 블록에서 블록들이 중첩 배치되면, 제1 방향(DR1)을 따라 인공 신경망 모드로 구동될 때, 서로 중첩하는 영역에서 각 화소들의 특성값이 서로의 연 산값에 반영될 수 있다. 여기서, 복수의 화소 블록들(BL11 내지 BLmk)은 각각 도 7을 참조하여 설명한 입력층의 적어도 하나의 화 소 블록들에 대응될 수 있다. 예를 들면, 제1 블록(BL11)은 인공 신경망 모드에서, 컨볼루션 신경망 네트워크로 구동되기 위한 적어도 하나의 입력층에 해당할 수 있다. 이에 따라, 제1 블록(BL11)에 배치된 복수의 화소 들 및 활성 회로를 통해 산출된 특성값은 컨볼루션층(720, 740), 풀링층(730, 750) 등을 통해 연산되어, 완전 연결층에 출력값으로 산출될 수 있다. 이때, 제2 블록(BL12)에 배치된 복수의 화소들 및 활성 회로를 통해 산출된 특성값이 제2 블록(BL12)의 출력값에 반영될 수도 있다. 또한, 제2 방향(DR2)을 따라 나란하게 배치된 열 화소 블록들(BLC1 내지 BLCk)은 제2 방향(DR2)을 따라 순차적 으로 인공 신경망 모드로 구동될 수 있다. 예를 들면, 제1 열 화소 블록(BLC1)에서 제2 방향(DR2)을 따라 순차 적으로 인공 신경망 모드로 구동되고, 제2 열 화소 블록(BLC2)에서 제2 방향(DR2)을 따라 순차적으로 인공 신경 망 모드로 구동될 수 있다. 일 실시예에서는, 표시 패널을 복수의 화소 블록으로 구분하고, 순차적으로 또는 선택적으로 구동하여 이 에 대응하는 특성값을 산출할 수 있으므로, 표시 패널을 전체적으로 활용하는 경우와 비교하여, 트랜지스 터, 소자 등의 열화를 분산하고, 방지할 수 있다. 이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위 에 의해 정해져야만 할 것이다."}
{"patent_id": "10-2021-0090584", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 일 실시예에 따른 표시 장치를 나타내는 개략적인 평면도이다. 도 2 및 도 3은 일 실시예에 따른 표시 장치를 나타낸 개략적인 블록도들이다. 도 4 및 도 5는 일 실시예에 따른 표시 장치에서 한 화소를 나타내는 회로도들이다. 도 6은 일 실시예에 따른 표시 장치에서 복수의 화소가 연결된 일 예를 나타내는 회로도이다. 도 7은 일 실시예에 따른 표시 장치에 구현되는 인공 신경망의 개략적인 개념도이다. 도 8 내지 도 11은 일 실시예에 따른 표시 패널에서 영역을 구분하여 도시한 평면도들이다."}
