## 목차
- [System Clock](#system-clock)
  - [1. About Clock](#1-about-clock)
    - [CPU 동작을 위한 Clock 생성](#cpu-동작을-위한-clock-생성)
    - [주파수 증폭: PLL(Phase Locked Loop)](#주파수-증폭-pllphase-locked-loop)
  - [2. STM32F103 프로세서의 Clock 체계](#2-stm32f103-프로세서의-clock-체계)
    - [STM32의 Clock 체계](#stm32의-clock-체계)
  - [3. Clock 제어하기](#3-clock-제어하기)
    - [Clock 제어1: RCC-\>CR](#clock-제어1-rcc-cr)
    - [Clock 제어2: RCC-\>CFGR](#clock-제어2-rcc-cfgr)
  - [4. CPU의 Memory Access Time](#4-cpu의-memory-access-time)
    - [⭐Memory 속도를 맞추기위한 Wait 신호](#memory-속도를-맞추기위한-wait-신호)
    - [SYSCLK 변경에 따른 Flash Latency 설정](#sysclk-변경에-따른-flash-latency-설정)
    - [Clock 제어 Code 예시](#clock-제어-code-예시)
  - [5. ⭐⭐⭐APB CLK Enable](#5-apb-clk-enable)

# System Clock
> SOC를 설계하기 위해서는 System Clock에 대한 이해는 필수다

## 1. About Clock

### CPU 동작을 위한 Clock 생성
- CPU는 Clock을 기준으로 동작 --> Digital Circuit
- CPU에서 사용하는 Clock 생성 방법
    1. Resonator(RLC회로)
        - 정밀도가 낮음
        - 저주파(고주파 사용 불가)
    2. X-TAL 발진기
        - Crystal을 이용하여 만드는 발진기
        - 고정밀
        - 고주파 영역 사용가능
> Crystal에 전극을 가하면 고유 진동수를 가진다<br>
> > Crystal을 X-TAL로 표현한다<br>
> > Crystal의 두께는 진동수의 반비례한다: 두께가 얇을수록 주파수가 커진다

### 주파수 증폭: PLL(Phase Locked Loop)
> X-TAL의 가공 한계로 원하는 주파수를 모두 얻을 수 없음
> > Q. 그러면 어떻게 원하는 주파수를 얻을 수 있을까?

- 낮은 주파수를 증폭하는 회로를 거쳐 고주파수를 얻는다
- ⭐**PLL(Phase Locked Loop)**
  - PLL을 이용하여 원하는 주파수로 뻥튀기를 시킨다
  - 낮은 주파수를 증폭하여 목표하는 주파수를 만든다
  - ❗PLL은 안정된 주파수가 출력될 때까지 **Lock Time**을 가진다❗
- Clock을 넣어주고 원하는 주파수를 출력하도록 레지스터를 설정한다

## 2. STM32F103 프로세서의 Clock 체계
>⭐⭐⭐ 임베디드 SW 개발자, HW 개발자 모두 클럭 체계를 이해할 줄 알아야 한다
![스크린샷_14-4-2025_191559_](https://github.com/user-attachments/assets/ba069ffd-e763-43bc-a39e-5657fb5454c5)

- HSI: 내부에서 생성한 CLK
- HSE: 외부에서 받아오는 CLK
- PLL_SRC
  - 증폭할 클럭의 Source를 선택한다
  - 내부 클럭과 외부 클럭 중 증폭할 Clock source를 선택함
- PLL MUL: 클럭 증폭 배수를 설정한다
- ⭐CSS
  - Clock Secure System
  - 외부 Clock 문제시 내부 Clock으로 전환 후 Interrupt 발생
  - 동작 도중 CPU에 문제가 생기는 것을 방지 및 해결하기 위해 사용

### STM32의 Clock 체계
- SysClk
  - System Clock Max 72MHz
  - CPU core가 사용하는 Clock
- AHB
  - 메모리 등 CPU와 직접적으로 통신하는 장치들을 위한 Bus
  - MAX clock 72MHz
- APB
  - 주변 장치용 Bus
  - APB1 Max 36MHz(== AHB_clk / 2)
  - APB2 Max 72MHz

> Q. 가변 클럭을 사용하는 이유
> > 저전력 + 발열 관리를 위해 가변 클럭을 이용한다 (클럭이 높을수록 전력 소모 및 발열이 심해짐)

> Q. 내부 Clk과 외부 Clk의 사용처
- 내부 CLK
  - Wafer에 설계해야 해서 주로 RC회로로 설계
  - PVT에 취약
  - 그래서 주로 저정밀 동작에 사용
- 외부 CLK
  - 따로 Clk회로를 구성
  - PVT 변화에 강함
  - 그래서 주로 고정밀 동작에 사용
> Q. CLKL: HW개발자와 SW 개발자
> > HW 개발자: CLK 체계를 **설계**
> > SW 개발자: CLK의 prescale을 **설정**

## 3. Clock 제어하기
### Clock 제어1: RCC->CR
- RCC->CR: Clock의 설정을 정의한다
- Reset하면 HSI는 ON, HSE는 OFF상태이다(기본적으로 내부 클럭사용)
- 외부 CLK(HSE) 사용시
  - HSE ON
  - PLL ON
  - PLL Lock
  - 순으로 진행한다

[RCC->CR의 주요 설정]
- PLLRDY: PLL의 상태를 확인한다
  - 0: PLL Unlock(불안정)
  - 1: PLL Lock(안정)
- PLLON: PLL의 전원 유무
  - 0: OFF
  - 1: ON
- HSERDY: HSE의 상태확인
  - 0: OFF
  - 1: ON
- HSEON
  - 0: OFF
  - 1: ON
- HSIRDY: HSI의 상태확인
  - 0: OFF
  - 1: ON
- HSION     (Default는 ON)
  - 0: OFF
  - 1: ON

### Clock 제어2: RCC->CFGR
- RCC->CFGR: Clock의 enable 및 분주비 설정

[RCC->CFGR의 주요 설정]
- PLLSRC: PLL의 Input source를 결정
  - 0: HSI
  - 1: HSE
- PLLMUL: PLL의 배수비 설정
  - 0000(X2) ~ 1111(x16)
- PPRE2: APB의 PCLK2 설정(분주비)
  - 0xx: HCLK
  - 100: /2
  - 101: /4
  - 110: /8
  - 111: /16
- PPRE1: APB의 PCLK1 설정 (분주비)
  - 0xx: HCLK
  - 100: /2
  - 101: /4
  - 110: /8
  - 111: /16
- HPRE: HCLK 설정
  - 0xxx: SYSCLK
  - 1000: SYSCLK/2    ~   1111: SYSCLK/512
- SW: SYSCLK의 Source 선택
  - 00: HSI
  - 01: HSE
  - 10: PLL
  - 11: 불가능한 값

## 4. CPU의 Memory Access Time
![KakaoTalk_20250408_181344136](https://github.com/user-attachments/assets/8a8de9c3-c9b4-46f4-891c-40ce7db34dba)

- CPU의 READ, WRITE 동작은 1clock에 완료
- 그러나 메모리는 RD 요청 신호로부터 실제 데이터 출력까지 긴 시간 소요
  - CPU에 비해 메모리는 **매우 느리다**
- CPU가 읽는 속도에 비해 메모리가 매우 느리면
  - CPU가 메모리로부터 데이터를 읽기도 전에 다음 READ신호를 보낼 수 있음 --> 잘못된 값을 읽어감
- CPU가 Memory에 접근하기 위해 적절한 타이밍 조절이 필요하다

### ⭐Memory 속도를 맞추기위한 Wait 신호
- CPU에 비해 느린 Access time을 가지는 메모리 --> 방안이 필요
- CPU 버스에 Wait 입력신호 사용
  - Wait Generator를 통해 메모리 접근 시 Wait 신호를 발생시킨다
  - 메모리의 지연시간만큼 Wait신호를 발생시킨다
  - CPU가 Wait신호를 입력받으면 동작을 멈추고 Wait신호가 지연시킨만큼 동작을 뒤로 미룬다
  - 그만큼 성능저하가 생기기에 **요즘은 Handshake방식을 주로 사용**한다

### SYSCLK 변경에 따른 Flash Latency 설정
- FLASH->ACR: 내장 Flash ROM의 동작을 제어
  - SYSCLk의 속도가 높아지면 내장 FLASH ROM의 접근이 문제된다
  - **저속인 FLASH ROM**에 **고속의 CPU**가 접근하려면 **CPU에 Wait**를 인가해야한다
- FLASH->ACR의 하위 3bit는 Latency를 제어한다
  - 000: 0 wait: Sysclk이 24MHz 이하인 경우
  - 001: 1clock wait: Sysclk이 24MHz 초과 48MHz 이하
  - 010: 2clock wait: Sysclk이 48MHz 초과 72MHz 이하
> ❗CLK 변경과 더불어 Wait도 반드시 같이 설정해줘야 한다❗

### Clock 제어 Code 예시
```c
// HSI를 On하고 나머지 비트들은 0으로 초기화한다
    RCC->CR = 0x1;

// HSE On
    Macro_Set_Bit(RCC->CR, 16);

//앞에서 부터: PLL X9, HSE의 원본 클럭 사용(X1), PLL input src == HSE, PCLK1은 HCLK/2
// 0으로 Clear한 부분은 나중에 사용할 비트들을 미리 정의해준 것이다
    RCC->CFGR = ((7<<18)|(0<<17)|(1<<16)|(0<<11)|(4<<8)|(0<<4)|(0<<0));

// PLL을 On 시키고 lock time이 지날때까지(안정될때까지) 대기
    Macro_Set_Bit(RCC->CR, 24);
    while(!Macro_Check_Bit_Set(RCC->CR, 25));

// Wait clk 수를 2로 설정
// Sysclk src를 PLL로 설정
    Macro_Write_Block(FLASH->ACR, 0x3, 0x2, 0);
    Macro_Write_Block(RCC->CFGR, 0x3, 0x2, 0);
```
- ❗주의
  - wait를 설정하기 전에 Sysclk src를 설정하는 경우
  - 에러가 발생할 수 있다
  - Wait없이 Sysclk을 내보내면 wait 제어를 위한 데이터를 읽기위해 Flash ROM이 access time을 가질 때
  - 정의된 Wait가 없기 때문에 CPU에게 값을 전달하는 과정에서 에러 발생가능
  - 꼭 wait를 먼저 설정하고 Sysclk을 내보내자

## 5. ⭐⭐⭐APB CLK Enable
[RCC->APBxENR]    x는 1 또는 2
- APBx에 속한 주변장치들의 Clock을 Enable시킨다
- 반드시 주변장치 사용 전에 해당 장치의 Clock을 Enable시켜야한다
- 저전력 프로세스를 위해 **Default는 OFF상태**다
- 꼭 해당 주변장치를 사용하기 전에 ON시켜주자
