<!DOCTYPE HTML>
<html lang="zh-cn" class="sidebar-visible no-js light">
    <head>
        <!-- Book generated using mdBook -->
        <meta charset="UTF-8">
        <title>层次构建 - FPGA Tutorial</title>
        
        


        <!-- Custom HTML head -->
        


        <meta content="text/html; charset=utf-8" http-equiv="Content-Type">
        <meta name="description" content="">
        <meta name="viewport" content="width=device-width, initial-scale=1">
        <meta name="theme-color" content="#ffffff" />

        
        <link rel="icon" href="../favicon.svg">
        
        
        <link rel="shortcut icon" href="../favicon.png">
        
        <link rel="stylesheet" href="../css/variables.css">
        <link rel="stylesheet" href="../css/general.css">
        <link rel="stylesheet" href="../css/chrome.css">
        
        <link rel="stylesheet" href="../css/print.css" media="print">
        

        <!-- Fonts -->
        <link rel="stylesheet" href="../FontAwesome/css/font-awesome.css">
        
        <link rel="stylesheet" href="../fonts/fonts.css">
        

        <!-- Highlight.js Stylesheets -->
        <link rel="stylesheet" href="../highlight.css">
        <link rel="stylesheet" href="../tomorrow-night.css">
        <link rel="stylesheet" href="../ayu-highlight.css">

        <!-- Custom theme stylesheets -->
        

        
        <!-- MathJax -->
        <script async type="text/javascript" src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.1/MathJax.js?config=TeX-AMS-MML_HTMLorMML"></script>
        
    </head>
    <body>
        <!-- Provide site root to javascript -->
        <script type="text/javascript">
            var path_to_root = "../";
            var default_theme = window.matchMedia("(prefers-color-scheme: dark)").matches ? "navy" : "light";
        </script>

        <!-- Work around some values being stored in localStorage wrapped in quotes -->
        <script type="text/javascript">
            try {
                var theme = localStorage.getItem('mdbook-theme');
                var sidebar = localStorage.getItem('mdbook-sidebar');

                if (theme.startsWith('"') && theme.endsWith('"')) {
                    localStorage.setItem('mdbook-theme', theme.slice(1, theme.length - 1));
                }

                if (sidebar.startsWith('"') && sidebar.endsWith('"')) {
                    localStorage.setItem('mdbook-sidebar', sidebar.slice(1, sidebar.length - 1));
                }
            } catch (e) { }
        </script>

        <!-- Set the theme before any content is loaded, prevents flash -->
        <script type="text/javascript">
            var theme;
            try { theme = localStorage.getItem('mdbook-theme'); } catch(e) { }
            if (theme === null || theme === undefined) { theme = default_theme; }
            var html = document.querySelector('html');
            html.classList.remove('no-js')
            html.classList.remove('light')
            html.classList.add(theme);
            html.classList.add('js');
        </script>

        <!-- Hide / unhide sidebar before it is displayed -->
        <script type="text/javascript">
            var html = document.querySelector('html');
            var sidebar = 'hidden';
            if (document.body.clientWidth >= 1080) {
                try { sidebar = localStorage.getItem('mdbook-sidebar'); } catch(e) { }
                sidebar = sidebar || 'visible';
            }
            html.classList.remove('sidebar-visible');
            html.classList.add("sidebar-" + sidebar);
        </script>

        <nav id="sidebar" class="sidebar" aria-label="Table of contents">
            <div class="sidebar-scrollbox">
                <ol class="chapter"><li class="chapter-item expanded "><a href="../index.html"><strong aria-hidden="true">1.</strong> 前言</a></li><li class="chapter-item expanded "><a href="../fpga_intro/fpga_intro.html"><strong aria-hidden="true">2.</strong> Intro to 嵌入式点灯工程师</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../fpga_intro/hdl.html"><strong aria-hidden="true">2.1.</strong> 编写HDL</a></li><li class="chapter-item expanded "><a href="../fpga_intro/ip.html"><strong aria-hidden="true">2.2.</strong> “优化”</a></li></ol></li><li class="chapter-item expanded "><a href="../verilog/basic_syntax.html"><strong aria-hidden="true">3.</strong> verilog语法基础</a></li><li><ol class="section"><li class="chapter-item expanded "><a href="../verilog/circuit_modelling.html"><strong aria-hidden="true">3.1.</strong> 电路建模</a></li><li class="chapter-item expanded "><a href="../verilog/hierarchy_construction.html" class="active"><strong aria-hidden="true">3.2.</strong> 层次构建</a></li></ol></li></ol>
            </div>
            <div id="sidebar-resize-handle" class="sidebar-resize-handle"></div>
        </nav>

        <div id="page-wrapper" class="page-wrapper">

            <div class="page">
                
                <div id="menu-bar-hover-placeholder"></div>
                <div id="menu-bar" class="menu-bar sticky bordered">
                    <div class="left-buttons">
                        <button id="sidebar-toggle" class="icon-button" type="button" title="Toggle Table of Contents" aria-label="Toggle Table of Contents" aria-controls="sidebar">
                            <i class="fa fa-bars"></i>
                        </button>
                        <button id="theme-toggle" class="icon-button" type="button" title="Change theme" aria-label="Change theme" aria-haspopup="true" aria-expanded="false" aria-controls="theme-list">
                            <i class="fa fa-paint-brush"></i>
                        </button>
                        <ul id="theme-list" class="theme-popup" aria-label="Themes" role="menu">
                            <li role="none"><button role="menuitem" class="theme" id="light">Light (default)</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="rust">Rust</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="coal">Coal</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="navy">Navy</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="ayu">Ayu</button></li>
                        </ul>
                        
                        <button id="search-toggle" class="icon-button" type="button" title="Search. (Shortkey: s)" aria-label="Toggle Searchbar" aria-expanded="false" aria-keyshortcuts="S" aria-controls="searchbar">
                            <i class="fa fa-search"></i>
                        </button>
                        
                    </div>

                    <h1 class="menu-title">FPGA Tutorial</h1>

                    <div class="right-buttons">
                        
                        <a href="../print.html" title="Print this book" aria-label="Print this book">
                            <i id="print-button" class="fa fa-print"></i>
                        </a>
                        
                        
                        <a href="https://github.com/ShanghaitechGeekPie/FPGA-tutorial" title="Git repository" aria-label="Git repository">
                            <i id="git-repository-button" class="fa fa-github"></i>
                        </a>
                        
                    </div>
                </div>

                
                <div id="search-wrapper" class="hidden">
                    <form id="searchbar-outer" class="searchbar-outer">
                        <input type="search" name="search" id="searchbar" name="searchbar" placeholder="Search this book ..." aria-controls="searchresults-outer" aria-describedby="searchresults-header">
                    </form>
                    <div id="searchresults-outer" class="searchresults-outer hidden">
                        <div id="searchresults-header" class="searchresults-header"></div>
                        <ul id="searchresults">
                        </ul>
                    </div>
                </div>
                

                <!-- Apply ARIA attributes after the sidebar and the sidebar toggle button are added to the DOM -->
                <script type="text/javascript">
                    document.getElementById('sidebar-toggle').setAttribute('aria-expanded', sidebar === 'visible');
                    document.getElementById('sidebar').setAttribute('aria-hidden', sidebar !== 'visible');
                    Array.from(document.querySelectorAll('#sidebar a')).forEach(function(link) {
                        link.setAttribute('tabIndex', sidebar === 'visible' ? 0 : -1);
                    });
                </script>

                <div id="content" class="content">
                    <main>
                        <h1><a class="header" href="#verilog层级构建" id="verilog层级构建">verilog层级构建</a></h1>
<p>在学习了上节内容，我们终于有了能力编写简单的一位全加器。可是，现实世界中涉及的问题往往并不只有一位，在c++中int的长度是32位。如果没有简单的描述方法，仅仅是实现一个常用的int加法，我们就需要重复编写32个加法器，而这需要声明32*5个不同名称的变量，即使它们的区别仅仅是名字不同。</p>
<p>尽管Verilog的语法并不优美，但它仍然提供了这种情况下简化代码的方式。和C一样，Verilog引入了数组和模块的概念来解决这个问题。向量提供了表示多位输入的方式，而模块提供了多层次的抽象。</p>
<p>这一节中我们将介绍Vector与Module这两个东西解决上述问题。</p>
<h2><a class="header" href="#vector" id="vector">vector</a></h2>
<p>Verilog中定义向量的方式与C有很大的区别，以下面为例 </p>
<pre><code class="language-verilog">wire[9:0] a;
</code></pre>
<p>这是一个10位，类型为wire的数组。在Verilog中，我们统一采用大数在前的索引方式，我们称之为大端索引，与之相对的还有小端索引。之所以需要标注上下限是因为Verilog允许如下的写法</p>
<pre><code class="language-verilog">wire[4:1] a;
input wire[1:-2] b;
</code></pre>
<p>在之后我们会介绍这种写法的好处。</p>
<h3><a class="header" href="#索引方式" id="索引方式">索引方式</a></h3>
<p>与C相同的是，Verilog支持单个数字索引。</p>
<pre><code class="language-verilog">assign a[0] = ~a[1];
</code></pre>
<p><img src="./pic/index.png" alt="" /></p>
<p>当然，更常用的方式是对数组整体的索引。</p>
<pre><code class="language-verilog">assign b[1:-2] = ~a[4:1];
</code></pre>
<p><img src="./pic/index2.png" alt="" /></p>
<p>如果数组的长度相同，你可以直接忽略索引，当作一个整体操作。</p>
<pre><code class="language-verilog">assign b=~a;
</code></pre>
<p>数组的内容当然不止这些，在掌握了基础内容，我们可以练习一下了。</p>
<blockquote>
<p>例 https://hdlbits.01xz.net/wiki/Vector0<br />
<img src="./pic/Vector0.png" alt="" /></p>
</blockquote>
<p>题目要求将3位的输入分成相同的两部分，一部分全部给outv，而另一部分分给不同的三个输出o2，o1，o0。图中线上的数字标记了这个线的位宽，而带括号的指明了数组的位数。</p>
<pre><code class="language-verilog">module top_module ( 
    input wire [2:0] vec,
    output wire [2:0] outv,
    output wire o2,
    output wire o1,
    output wire o0  ); // Module body starts after module declaration
    
    assign outv = vec;
    assign o2 = vec[2];
    assign o1 = vec[1];
    assign o0 = vec[0];

endmodule
</code></pre>
<p>对于数组来说，一个可能的问题是，如果你将不同长度的数组相互连接在一起，会发生什么呢？按照常理来说，这是不被允许的，因为硬件要求容错率远低于软件，相应的编程也因更加严格。然而Verilog中会自动的截尾或转换。在我看来这并非是一个语法糖，而是一个设计上的失误，所以我们应尽量避免这种情况的发生。</p>
<blockquote>
<p>练习<br />
https://hdlbits.01xz.net/wiki/Vector1<br />
https://hdlbits.01xz.net/wiki/Vector2<br />
https://hdlbits.01xz.net/wiki/Vectorgates<br />
https://hdlbits.01xz.net/wiki/Gates4</p>
</blockquote>
<h3><a class="header" href="#数组的连接" id="数组的连接">数组的连接</a></h3>
<p>数组的索引是选择数组的一部分，而有时候我们希望将多个数组合并成为一个更宽的数组。一个可能的操作方式如下</p>
<pre><code class="language-verilog">wire[7:0] a;
wire[3:0] b;
wire[3:0] c;

assign a[7:4] = b[3:0];
assign a[3:0] = c[3:0];
</code></pre>
<blockquote>
<p><img src="./pic/con1.png" alt="" /></p>
</blockquote>
<p>这并不方便，因为我们需要人为的将每个数组对齐。Verilog提供了连接操作符，语法如下</p>
<pre><code class="language-verilog">a = {b,c};
</code></pre>
<p>可以发现左边是高位，右边是低位。所以b在左边，c在右边。这与之前我们声明数组的顺序是一致的。</p>
<blockquote>
<p>练习<br />
https://hdlbits.01xz.net/wiki/Vector3<br />
https://hdlbits.01xz.net/wiki/Vectorr</p>
</blockquote>
<p>有时候我们还学要将某一数组复制多份，比如为了保留数字的符号，在扩充时需要根据首位来判断填充0还是1。语法如下</p>
<pre><code class="language-verilog">a = {2{b}};
</code></pre>
<blockquote>
<p>例 https://hdlbits.01xz.net/wiki/Vector4</p>
</blockquote>
<p>题目要求根据在扩充数组时，复制第一位。</p>
<pre><code class="language-verilog">module top_module (
    input [7:0] in,
    output [31:0] out );//

    // assign out = { replicate-sign-bit , the-input };
    assign out = {{24{in[7]}},in};
endmodule
</code></pre>
<blockquote>
<p><img src="./pic/Vector01.png" alt="" /></p>
</blockquote>
<blockquote>
<p>练习<br />
https://hdlbits.01xz.net/wiki/Vector5 </p>
</blockquote>
<h3><a class="header" href="#逻辑操作符与位操作符" id="逻辑操作符与位操作符">逻辑操作符与位操作符</a></h3>
<p>对于一位的两个变量，逻辑操作符与位操作符没有区别。对于多位的变量，位操作符对各个位进行操作，而逻辑操作符对整体操作（true = 非全0， false = 全0）。</p>
<blockquote>
<p>例 https://hdlbits.01xz.net/wiki/Vectorgates</p>
</blockquote>
<pre><code class="language-verilog">module top_module( 
    input [2:0] a,
    input [2:0] b,
    output [2:0] out_or_bitwise,
    output out_or_logical,
    output [5:0] out_not
);
    assign out_or_bitwise = a |b;
    assign out_not[2:0] = ~a;
    assign out_not[5:3] = ~b;
    assign out_or_logical = a || b;
    
endmodule
</code></pre>
<h2><a class="header" href="#module" id="module">module</a></h2>
<p>模块的声明如下</p>
<pre><code class="language-verilog">module &lt;name&gt; ([port_list]);
	// Contents of the module
endmodule

// module可以不需要端口
module name;
	// Contents of the module
endmodule
</code></pre>
<p>以module关键字开始，接着是模块的名称，随后是括号，括号内写明输入输出，以逗号间隔开。如果没有写明类型，默认为wire。</p>
<pre><code class="language-verilog">module a(input clk) //等价为input wire clk

endmodule
</code></pre>
<p>对于输入输出一共有三种类型</p>
<table><thead><tr><th>类型</th><th>描述</th></tr></thead><tbody>
<tr><td>input</td><td>只能出现在等号右端</td></tr>
<tr><td>output</td><td>只能出现在等号左端</td></tr>
<tr><td>inout</td><td>都可以</td></tr>
</tbody></table>
<p>一个完整的声明如下</p>
<pre><code class="language-verilog">input [net_type] [range] list_of_names; 
</code></pre>
<p>如</p>
<pre><code class="language-verilog">input logic [3:0] a,b,c,
</code></pre>
<h2><a class="header" href="#module-instantiations" id="module-instantiations">module Instantiations</a></h2>
<p>module的使用方式和类实例化的方式很类似</p>
<pre><code class="language-verilog">wire a,b,c;
mod_a ins(.in1(a),.in2(b),.out(c));
</code></pre>
<p>值得注意的是这里我们直接指明了输入输出名称，而不是使用顺序。尽管Verilog允许使用顺序的方式</p>
<pre><code class="language-verilog">wire a,b,c;
mod_a ins(a,b,c);
</code></pre>
<p>但是正如上面提及的，硬件的容错率很低，在大项目中如果某一个地方更改了声明的顺序，可能会导致某处连接错误，这种bug通常难以找到。所以直接指明输入输出名称是一个使用模块的好习惯。</p>
<blockquote>
<p>例 https://hdlbits.01xz.net/wiki/Module<br />
<img src="./pic/Module.png" alt="" /></p>
</blockquote>
<pre><code class="language-verilog">module top_module ( input a, input b, output out );
    mod_a ins(.out(out),.in1(a),.in2(b));
endmodule
</code></pre>
<blockquote>
<p>练习<br />
https://hdlbits.01xz.net/wiki/Module_pos<br />
https://hdlbits.01xz.net/wiki/Module_name<br />
https://hdlbits.01xz.net/wiki/Module_shift<br />
https://hdlbits.01xz.net/wiki/Module_fadd<br />
https://hdlbits.01xz.net/wiki/Module_cseladd<br />
https://hdlbits.01xz.net/wiki/Module_addsub</p>
</blockquote>
<h3><a class="header" href="#例" id="例">例</a></h3>
<blockquote>
<p>例1 将两个16位的加法器连接在一起变成32位的<br />
https://hdlbits.01xz.net/wiki/Module_add</p>
</blockquote>
<p><img src="./pic/Module_add.png" alt="" /></p>
<pre><code class="language-verilog">module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);
    wire cout;
    add16 ins1(a[15:0],b[15:0],0,sum[15:0],cout);
    add16 ins2(a[31:16],b[31:16],cout,sum[31:16],0);

endmodule
</code></pre>
<blockquote>
<p>例2 通过电路面积换取运算速度 
https://hdlbits.01xz.net/wiki/Module_cseladd</p>
</blockquote>
<p><img src="./pic/Module_cseladd.png" alt="" /></p>
<pre><code class="language-verilog">module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);
    wire [15:0] sum1,sum2;
    
    add16 ins1(a[31:16],b[31:16],0,sum1,0);
    add16 ins2(a[31:16],b[31:16],1,sum2,0);
    
    wire cout;
    
    add16 ins3(a[15:0],b[15:0],0,sum[15:0],cout);
    
    always_comb begin
        if (cout == 1) begin
            sum[31:16] = sum2;
        end else begin
            sum[31:16] = sum1;
        end
    end
    
endmodule
</code></pre>
<p>我们都知道电流的传播速度是有限的，因此数字电路的一大问题就是在于一个电路越长时，使这个达到稳定状态即完成它的功能所需的时间就越长。因此，缩短最长路径是优化电路的一个方式。</p>
<p>这里虽然使用了三个16位加法器来计算32位加法，但相对于例1，我们的最长路径缩短了差不多一半，于是也就加快了运算速度。从程序的角度来看，我们的程序本来是这个样子的。</p>
<pre><code>//thread1
add16()
add16()
</code></pre>
<p>现在他变成这个样子了</p>
<pre><code>//thread1
add16()
</code></pre>
<pre><code>//thread2
add16()
</code></pre>
<pre><code>//thread3
add16()
</code></pre>
<p>即使我们需要舍弃一个的运算结果，每个线程的运算所需时间都是上一个程序的一般，而当他们同时运行，总共所需时间就减少了一半。</p>
<p>当然这是最简单的优化方式，现在有着诸如行波进位加法器，先行进位加法器，前缀加法器等等等。这里就不做过多介绍了。</p>

                    </main>

                    <nav class="nav-wrapper" aria-label="Page navigation">
                        <!-- Mobile navigation buttons -->
                        
                            <a rel="prev" href="../verilog/circuit_modelling.html" class="mobile-nav-chapters previous" title="Previous chapter" aria-label="Previous chapter" aria-keyshortcuts="Left">
                                <i class="fa fa-angle-left"></i>
                            </a>
                        

                        

                        <div style="clear: both"></div>
                    </nav>
                </div>
            </div>

            <nav class="nav-wide-wrapper" aria-label="Page navigation">
                
                    <a rel="prev" href="../verilog/circuit_modelling.html" class="nav-chapters previous" title="Previous chapter" aria-label="Previous chapter" aria-keyshortcuts="Left">
                        <i class="fa fa-angle-left"></i>
                    </a>
                

                
            </nav>

        </div>

        

        

        

        
        <script type="text/javascript">
            window.playground_copyable = true;
        </script>
        

        

        
        <script src="../elasticlunr.min.js" type="text/javascript" charset="utf-8"></script>
        <script src="../mark.min.js" type="text/javascript" charset="utf-8"></script>
        <script src="../searcher.js" type="text/javascript" charset="utf-8"></script>
        

        <script src="../clipboard.min.js" type="text/javascript" charset="utf-8"></script>
        <script src="../highlight.js" type="text/javascript" charset="utf-8"></script>
        <script src="../book.js" type="text/javascript" charset="utf-8"></script>

        <!-- Custom JS scripts -->
        

        

    </body>
</html>
