## 引言
在现代计算系统中，基于[冯·诺依曼架构](@entry_id:756577)的计算单元与存储单元的物理分离，已导致日益严峻的性能“[冯·诺依曼瓶颈](@entry_id:1133907)”与能效“数据移动墙”。数据在处理器和内存之间的往返搬运所消耗的时间和能量，已远超计算本身，成为制约人工智能、大数据等数据密集型应用发展的核心障碍。为突破此困境，[存内计算](@entry_id:1122818)（In-memory Computing, IMC）作为一种革命性的计算范式应运而生，其核心思想是在数据存储的位置直接执行计算，从根本上消除或大幅减少数据移动。

本文旨在系统性地剖析[存内计算](@entry_id:1122818)架构，为读者构建一个从底层物理原理到顶层系统应用的完整知识框架。通过本文的学习，读者将理解[存内计算](@entry_id:1122818)为何是后摩尔时代提升计算能效的关键技术之一，并掌握其核心实现方法与面临的挑战。

文章将分为三个章节展开：第一章“**原理与机制**”将深入探讨驱动IMC发展的根本动力，详细解析模拟与数字两大主流IMC架构的工作机理、性能特点与误差来源，并系统梳理从SRAM到各类新兴[非易失性存储器](@entry_id:191738)作为存算器件的物理基础及其非理想效应。第二章“**应用与交叉学科联系**”将展示IMC在加速神经网络等核心应用中的巨大潜力，并探讨其与神经形态计算、科学计算等领域的交叉联系，同时涵盖瓦片化架构、三维集成和电子设计自动化（EDA）等系统级实现挑战。第三章“**动手实践**”将通过一系列具体问题，引导读者对[能效](@entry_id:272127)建模、动态范围分析以及非理想效应量化等关键工程问题进行实践，从而加深理论理解。通过这一结构化的学习路径，本文将引领读者全面进入[存内计算](@entry_id:1122818)这一前沿领域。

## 原理与机制

本章将深入探讨存内计算 (In-memory Computing, IMC) 的核心工作原理与实现机制。我们将从驱动 IMC 发展的根本性能与能效瓶颈出发，剖析其解决问题的基本思想。随后，我们将系统性地介绍实现 IMC 的两大主流架构范式——模拟计算与数字计算——并详细阐述其运算机理、性能特点与误差来源。在此基础上，本章将重点转向构成 IMC 硬件基础的各类存储器件，从传统的静态随机存取存储器 (SRAM) 到新兴的[非易失性存储器](@entry_id:191738) (NVM)，逐一辨析其物理原理、存算特性以及在模拟 IMC 应用中的适宜性。最后，我们将深入研究这些器件在实际工作中的非理想效应，包括器件的物理工作机制、可靠性问题（如耐久性、数据保持和漂移）以及各类噪声与涨落现象，并阐明它们如何影响计算精度以及相应的抑制策略。

### [存内计算](@entry_id:1122818)的性能与能效驱动力

现代计算系统面临的一个核心挑战源于计算单元与存储单元在物理上的分离，这一架构被称为冯·诺依曼架构。这种分离导致了两个根本性的瓶颈：性能上的“[冯·诺依曼瓶颈](@entry_id:1133907)”和能效上的“数据移动墙”。

#### 冯·诺依曼瓶颈：带宽的限制

[冯·诺依曼瓶颈](@entry_id:1133907)本质上是一个数据传输**带宽**问题，而非延迟问题。一个计算系统的持续吞吐率 $T$ 受限于其最慢的环节，即计算速率 $R_{\text{compute}}$ 和内存服务速率 $R_{\mathrm{memory}}$ 中的较小者：
$$
T = \min(R_{\text{compute}}, R_{\mathrm{memory}})
$$
其中，$R_{\text{compute}}$ 是处理器理论上的峰值运算速度（例如，每秒万亿次操作，TOPS），而 $R_{\mathrm{memory}}$ 则由内存总线带宽 $B$ 和每次操作所需的数据传输量 $D$（即“数据足迹”）决定：
$$
R_{\mathrm{memory}} = \frac{B}{D}
$$
当 $R_{\mathrm{memory}}  R_{\text{compute}}$ 时，系统即处于**内存墙**限制之下，处理器的强大算力因无法及时获取数据或[写回](@entry_id:756770)结果而闲置。

为了具体理解这一限制，不妨考虑一个典型的流式向量乘加计算任务。假设一个常规处理器拥有 $1\,\mathrm{TOPS}$ 的峰值算力，并配备带宽为 $64\,\mathrm{GB/s}$ 的片外动态随机存取存储器 (DRAM)。若每次操作需要从片外读取两个 32 位操作数并[写回](@entry_id:756770)一个 32 位结果，则数据足迹为 $12\,\mathrm{B/op}$。此时，内存系统能支持的最大操作速率为：
$$
R_{\mathrm{memory}} = \frac{64 \times 10^9\,\mathrm{B/s}}{12\,\mathrm{B/op}} \approx 5.33 \times 10^9\,\mathrm{ops/s} = 5.33\,\mathrm{GOPS}
$$
系统的实际吞吐率因此被限制在 $5.33\,\mathrm{GOPS}$，仅为处理器峰值算力的约 $0.5\%$。这个例子鲜明地展示了即使拥有极高算力，系统性能也可能被[内存带宽](@entry_id:751847)严重扼杀 。

值得注意的是，这一瓶颈与现代处理器中常见的**缓存未命中 (cache miss) 效应**在概念上有所区别。缓存旨在利用[数据局部性](@entry_id:638066)原理，通过存储常用数据来降低平均访存**延迟**。缓存未命中会引入显著的延迟惩罚，导致处理器[停顿](@entry_id:186882)。然而，冯·诺依曼瓶颈是一个根本的**速率匹配**问题。即使通过[乱序执行](@entry_id:753020)、预取等[微架构](@entry_id:751960)技术完美隐藏了缓存未命中的延迟，[数据传输](@entry_id:276754)本身依然消耗宝贵的片外带宽。如果任务所需的数据速率超过总线带宽，无论[延迟隐藏](@entry_id:169797)得多好，系统仍将受限于带宽 。

[存内计算](@entry_id:1122818)的核心思想正是通过在[数据存储](@entry_id:141659)位置（或其附近）执行计算，从根本上减少甚至消除大规模的片外数据移动，从而显著降低每次操作的数据足迹 $D$。例如，在 IMC 架构中，权[重数](@entry_id:136466)据可以固定在片上，只需从片外输入激活值。这使得数据足迹 $D$ 大幅减小，例如从 $12\,\mathrm{B/op}$ 降至 $4.25\,\mathrm{B/op}$。在同样的 $64\,\mathrm{GB/s}$ 带宽下，内存支持的吞吐率上限便提升至约 $15.06\,\mathrm{GOPS}$，有效缓解了性能瓶颈 。

#### 能量墙：数据移动的代价

与性能瓶颈相伴的是严峻的能耗问题。在先进的工艺节点下，执行一次计算操作（如乘法累加，MAC）本身消耗的能量 $E_{\text{MAC}}$ 已变得非常低，而将一个数据字在芯片内外移动一次所需的能量 $E_{\text{move}}$ 却要高出数个数量级。一个计算任务的总能耗 $E_{\text{total}}$ 可以一阶近似为：
$$
E_{\text{total}} = N_{\text{ops}} E_{\text{MAC}} + N_{\text{words}} E_{\text{move}}
$$
其中 $N_{\text{ops}}$ 是总操作次数，$N_{\text{words}}$ 是总数据移动字数。当数据移动的能耗远超计算能耗时，系统便撞上了所谓的“能量墙”。

存内计算的节能优势来源于其对 $N_{\text{words}}$ 的大幅削减。我们可以从能量节省的敏感性角度来定量分析 IMC 的适用场景。IMC 变得“有利”的条件是，对数据移动量 $N_{\text{words}}$ 的一个微小比例的削减，所带来的总能量下降，要比对计算量 $N_{\text{ops}}$ 进行同等比例削减所带来的能量下降更为显著。数学上，这意味着数据移动部分的总能耗必须大于计算部分的总能耗：
$$
N_{\text{words}} E_{\text{move}} > N_{\text{ops}} E_{\text{MAC}}
$$
整理后得到一个关于数据密集度的判据：
$$
\frac{N_{\text{words}}}{N_{\text{ops}}} > \frac{E_{\text{MAC}}}{E_{\text{move}}}
$$
该不等式表明，当每次操作平均所需的数据移动量超过了单次移动与单次计算的能量成本之比时，优化数据移动（即采用 IMC）将是更有效的节能策略。例如，若一次片外数据移动的能耗 $E_{\text{move}}$ 为 $50\,\text{pJ}$，而一次 MAC 运算的能耗 $E_{\text{MAC}}$ 为 $1\,\text{pJ}$，那么能量成本比为 $0.02$。这意味着，只要一个算法平均每次操作需要移动的数据量超过 $0.02$ 个字，该算法就属于“数据移动密集型”，采用 IMC 架构便能在[能效](@entry_id:272127)上获得显著收益 。

### [存内计算](@entry_id:1122818)的基本架构范式

实现存内计算的技术路径主要分为两大类：模拟[存内计算](@entry_id:1122818) (Analog IMC) 和数字[存内计算](@entry_id:1122818) (Digital IMC)。它们在运算机理、性能和误差特性上存在本质区别。

#### 模拟存内计算：利用物理定律的[并行计算](@entry_id:139241)

模拟 IMC 的核心思想是利用物理定律直接在[存储阵列](@entry_id:174803)中执行[大规模并行计算](@entry_id:268183)，最典型的例子是基于忆阻器等可变电阻器件的**[交叉阵列](@entry_id:202161) (crossbar array)** 来实现向量-矩阵乘法。

其基本运算单元遵循**欧姆定律** ($I=GV$) 和**基尔霍夫电流定律 (KCL)**。在一个[交叉阵列](@entry_id:202161)中，权重矩阵 $W$ 中的每个元素 $w_{ij}$ 被映射为位于第 $i$ 行和第 $j$ 列交叉点的器件的**电导** $G_{ij}$。输入向量 $x$ 的元素 $x_j$ 则被编码为施加在第 $j$ 列上的**电压** $V_j$。根据欧姆定律，流过每个器件的电流为 $I_{ij} = G_{ij}V_j$，这在物理上完成了一次乘法操作。根据基尔霍夫电流定律，汇集在第 $i$ 行输出端的总电流 $I_i$ 是该行所有器件电流的总和：
$$
I_i = \sum_{j=1}^{N} I_{ij} = \sum_{j=1}^{N} G_{ij}V_j
$$
这个过程在物理层面一次性、并行地完成了整个向量-矩阵的**点积 (dot-product)** 或乘加累加 (MAC) 运算。理论上，除去外围电路的转换时间，这个模拟计算过程的[时间复杂度](@entry_id:145062)是 $O(1)$，与矩阵维度 $N$无关。计算结果（模拟电流值）最终由行末的**[模数转换器 (ADC)](@entry_id:746423)** 转换为[数字信号](@entry_id:188520) 。

然而，模拟计算的优雅并行性伴随着其固有的挑战：
*   **精度与缩放问题**：随着阵列规模 $N$ 的增大，单列输出电流的动态范围（最大可能电流与最小可分辨电流之比）也随之线性增长。为维持固定的有效计算精度（如 8 位），[ADC](@entry_id:200983) 的分辨率必须相应提高，其所需位数约与 $\log_2 N$ 成正比，这带来了巨大的面积和功耗开销 。
*   **误差来源**：模拟 IMC 的精度受到多种物理非理想因素的制约，包括：器件电导的制造差异和编程误差、互连线[寄生电阻](@entry_id:1129348)导致的[压降](@entry_id:199916) (IR drop)、各类[热噪声](@entry_id:139193)和[散粒噪声](@entry_id:140025)，以及 [ADC](@entry_id:200983) 本身的量化误差和[非线性](@entry_id:637147)。这些误差源会直接扰动模拟计算结果 。

#### 数字存内计算：SRAM 内的[位运算](@entry_id:172125)

数字 IMC 则在标准的[数字电路](@entry_id:268512)框架内实现计算，避免了[模拟信号处理](@entry_id:268125)的复杂性。一种主流的实现方式是在[静态随机存取存储器](@entry_id:170500) (SRAM) 阵列内部执行**[位运算](@entry_id:172125) (bitwise operation)**。

其基本原理是将多比特的[乘法分解](@entry_id:199514)为一系列的单位比特运算。一个 $b_w$ 位权重与一个 $b_a$ 位输入的乘法，可以展开为 $b_w \times b_a$ 个部分积的求和。数字 IMC 的每一周期执行一次位级别的逻辑运算（如与 `AND` 或异或非 `XNOR`），并利用 SRAM 阵列的特性（如多行同时激活）并行计算出所有部分积的和，这个过程称为**群体计数 (population count)**。例如，通过同时激活多个字线，可以统计出位线上有多少个存储了“1”的单元被选中，从而得到一个位平面的和。这个过程需要重复 $b_w \times b_a$ 次，以覆盖所有位平面的组合。最后，这些部分积的和在外围的数字逻辑中通过**[移位](@entry_id:145848)和相加 (shift-and-add)** 操作，重建出最终的多比特乘法结果 。

数字 IMC 的主要特点包括：
*   **精确性**：由于所有运算都在数字域内进行，只要时序正确，其算术本身是精确的，不存在模拟计算中的量化误差。
*   **延迟特性**：其计算过程是串行的，完成一次 $8 \times 8$ 位的乘法累加需要大约 $64$ 个时钟周期。这与模拟 IMC 的 $O(1)$ 延迟形成对比，但[数字电路](@entry_id:268512)的[时钟频率](@entry_id:747385)通常远高于模拟 [ADC](@entry_id:200983) 的[转换速率](@entry_id:272061)，因此总延迟的比较并非一概而论。
*   **误差来源**：数字 IMC 的错误主要源于电路的物理失效，而非表示精度问题。这些错误包括：[时序违规](@entry_id:177649)（时钟过快导致逻辑状态未稳定）、读干扰（多行激活对未选中单元的稳定性造成影响）以及[静态噪声容限 (SNM)](@entry_id:1132316) 不足导致的数据翻转等 。

### 存内计算的器件基础

IMC 架构的性能、能效和可靠性在很大程度上取决于其底层的存储器件技术。不同器件的物理特性决定了它们是否适合以及如何用于存算一体。

#### 传统存储器：SRAM 与 DRAM

*   **[静态随机存取存储器](@entry_id:170500) (SRAM)**：SRAM 的基本单元是由交叉耦合的反相器构成的**[双稳态锁存器](@entry_id:166609)**，其物理状态是两个稳定的电压点（高电平或低电平），本质上是纯数字器件。标准 [6T SRAM](@entry_id:746176) 单元的结构使其不适合直接存储模拟权重，任何中间电压状态都会被内部的[正反馈](@entry_id:173061)迅速拉向两个稳定点之一。因此，SRAM 主要用于数字 IMC 架构 。
*   **动态随机存取存储器 (DRAM)**：DRAM 将信息存储在微小的**电容器**的电荷量 $Q$ 中。尽管电荷量是模拟物理量，但 DRAM 并不适合用作存储模拟权重的非易失性存储。其主要缺陷在于：**易失性**（电荷会随时间泄漏，需周期性刷新）、**破坏性读出**（读取操作会破坏存储的电荷）以及对**热噪声**敏感（电容上的电压会因热涨落而产生不确定性 $\langle V_n^2 \rangle = k_B T / C$）。这些特性使其无法稳定、长期地保存精确的模拟值 。

#### 新兴非易失性存储器 (NVM)

新兴的 NVM 技术，特别是那些具有多级存储能力的器件，被认为是实现高密度、低功耗模拟 IMC 的理想候选者。

*   **阻变存储器 (RRAM)**：RRAM 是一种两端器件，其核心是一个夹在两个电极之间的介电材料。通过施加电压或电流脉冲，可以在介电层中形成或[熔断](@entry_id:751834)[导电细丝](@entry_id:187281)，从而在**[高阻态](@entry_id:163861) (HRS)** 和**低阻态 (LRS)** 之间切换。通过精确控制脉冲，可以形成不同强度的导电细丝，实现多个中间电阻状态，即**多级存储**。其非易失的、可模拟调制的**电导** $G$ 非常适合直接作为模拟 IMC 中的权重，物理上实现 $I=GV$ 的乘法操作 。
*   **[相变存储器 (PCM)](@entry_id:753381)**：PCM 的原理与 RRAM 类似，也是一种两端电阻型器件。它利用硫族化合物（如 GST）等相变材料在**[晶态](@entry_id:193348)**（低电阻）和**[非晶态](@entry_id:204035)**（高电阻）之间的相变来存储信息。通过施加不同幅度和宽度的电流脉冲进行[焦耳加热](@entry_id:190028)和淬火，可以控制材料的结晶化程度，从而实现连续可调的电阻值。PCM 的多级电导特性同样使其成为模拟 IMC 的有力竞争者 。
*   **铁电[场效应晶体管](@entry_id:1124930) (FeFET)**：FeFET 是一种三端器件，其结构与标准 MOSFET 类似，但在栅极绝缘层中引入了一层[铁电材料](@entry_id:273847)。铁电材料具有可由外电场翻转的自发**极化** $P$。这种[剩余极化](@entry_id:160843)会在沟道中感应出束缚电荷，从而调制晶体管的**阈值电压** $V_T$。通过施加不同的栅极脉冲，可以实现部分[极化翻转](@entry_id:1129900)，从而获得多个稳定的、非易失的 $V_T$ 状态。在读取时，FeFET 的漏极电流 $I_D$ 会随 $V_T$ 变化，这一可调制的跨导特性可用于实现模拟乘法。因此，FeFET 也是一种极具潜力的模拟 IMC 器件 。
*   **磁性[隧道结](@entry_id:1133481) (MTJ)**：MTJ 是[磁性随机存取存储器 (MRAM)](@entry_id:162063) 的核心单元。它由两个铁磁层夹着一个超薄的隧穿绝缘层构成。其电阻取决于两个铁[磁层](@entry_id:200627)磁化方向的相对取向。当磁化方向**平行 (P)** 时，电阻较低；当磁化方向**反平行 (AP)** 时，电阻较高。这种现象被称为**隧穿磁阻 (TMR)** 效应，其大小定义为 $\mathrm{TMR} = (R_{\mathrm{AP}} - R_{\mathrm{P}})/R_{\mathrm{P}}$。MTJ 是一种非易失、高速、高耐久性的两端器件，尽管传统上用于二元存储，但通过畴壁移动等技术实现多级电阻状态的研究也在进行中，为其在 IMC 中的应用提供了可能性 。

### 器件机制与非理想效应深度剖析

理想的存算一体器件模型为[系统设计](@entry_id:755777)提供了简洁的抽象，但实际器件的性能受到复杂的物理机制和各种非理想效应的深刻影响。理解这些机制对于设计鲁棒和精确的 IMC 系统至关重要。

#### SRAM-based IMC：读干扰的挑战与对策

在 SRAM 中实现计算的一个核心挑战是**读干扰 (read disturb)**。在标准的 [6T SRAM](@entry_id:746176) 单元中，读操作通过打开访问管，将已预充电的位线连接到内部存储节点。这会在存储“0”的节点上引起一个微小的电压抬升。在常规读操作中，这个扰动很小。但在数字 IMC 场景下，常常需要同时激活多行（例如 $N$ 行）以实现并行计算。这会导致大量电流同时涌向位线，造成位线电压的显著下降。这个下降的电压通过 $N$ 个打开的访问管，同时施加在 $N$ 个单元的内部存储节点上，极大地加剧了读干扰，很容易导致数据翻转。

为解决此问题，研究者设计了带有**[解耦](@entry_id:160890)读端口**的 SRAM 单元，如 8T SRAM。8T 单元在 6T 核心的基础上增加了一个由两颗晶体管构成的独立读出缓冲器。这个读端口有自己的读字线和读位线。存储节点仅作为读出晶体管的栅极，控制其导通与否，而不再与承载大电流的读位线直接相连。这种结构有效隔离了存储锁存器与读出路径，使得即使在多行同时激活、读位线电压发生较大变化时，存储节点的稳定性也几乎不受影响。这使得基于 8T SRAM 的模拟电流累加变得鲁棒和可行。10T 等更复杂的单元则通过引入差分读出等方式进一步增强了读稳定性，但代价是更大的面积 。

#### 新兴 NVM 的物理机制

*   **RRAM/PCM 的[非线性](@entry_id:637147)**：尽管我们常将 RRAM/PCM 器件理想化为线性电阻（即遵循 $I=GV$），但其真实的电流-电压 (I-V)特性往往是[非线性](@entry_id:637147)的。对于许多丝状导电的 RRAM 器件，其 I-V 关系在小信号下可以展开为一个奇对称的多项式，例如 $I_{ij}(V_j) = G_{ij}V_j + \kappa_{ij}V_j^3 + \dots$。当这样的器件用于交叉阵列计算时，总电流变为 $I_i = \sum_j (G_{ij}V_j + \kappa_{ij}V_j^3)$。立方项的存在破坏了运算的线性，使得输出不再是输入电压的线性加权和，从而引入计算误差。为了保证计算精度，必须将输入电压 $v$ 的幅度限制在一个足够小的范围内，即所谓的**小信号线性化条件**。具体而言，为使相对误差不超过 $\delta$，输入电压的上限 $v_{\max}$ 被约束为 $v_{\max} = \sqrt{\delta (\sum_j G_{ij}) / (\sum_j \kappa_{ij})}$。这揭示了器件[非线性](@entry_id:637147)与系统级计算精度之间的直接定量联系 。

*   **FeFET 的阈值电压调制**：FeFET 中权重信息的存储和读取，根植于其铁电层的极化动力学和[静电学](@entry_id:140489)效应。铁电极化的翻转过程可以通过**朗道-哈拉尼科夫 (Landau-Khalatnikov, L-K) 动力学**来描述。该理论将极化 $P$ 视为一个序参量，其演化由一个[热力学](@entry_id:172368)自由能势函数决定。L-K 方程 $\rho_k dP/dt = E - \partial U/\partial P$ 描述了在外加电场 $E$ 和内部恢复力 $\partial U/\partial P$ 的共同作用下，极化 $P$ 如何随时间演化。通过控制施加在栅极上的脉冲，可以精确控制[极化翻转](@entry_id:1129900)的程度，从而实现对[剩余极化](@entry_id:160843) $P_r$ 的多级模拟编程。从静电学角度看，这个[剩余极化](@entry_id:160843) $P_r$ 等效于在半导体-绝缘层界面处引入了一个固定的面束缚电荷，其大小为 $P_r$。根据[高斯定律](@entry_id:141493)，这个束缚电荷会改变晶体管的平带电压，从而导致阈值电压发生一个漂移 $\Delta V_T$。可以推导出，这个漂移量与 $P_r$ 和栅氧化层厚度 $t_{ox}$ 成正比，与氧化层介[电常数](@entry_id:272823) $\epsilon_{ox}$ 成反比：$\Delta V_T = P_r t_{ox} / \epsilon_{ox}$。例如，对于 $P_r = 0.24\,\text{C/m}^2$，$t_{ox} = 1.0\,\text{nm}$，$\epsilon_{ox} = 2.25 \times 10^{-10}\,\text{F/m}$ 的器件，可产生高达 $1.067\,\text{V}$ 的阈值电压窗口 。

#### 可靠性、噪声与涨落

模拟 IMC 的[长期稳定性](@entry_id:146123)和精度还受到一系列与时间相关的可靠性问题和随机涨落现象的制约。

*   **长期可靠性：耐久性、保持力和漂移**：
    *   **耐久性 (Endurance)**：指器件能够承受的可靠擦写循环次数。每次写操作（改变电导）都会对器件造成微小的累积损伤，超过一定次数后器件便会失效。对于**[片上学习](@entry_id:1129110)**这类需要频繁更新权重的应用，耐久性是首要瓶颈。而对于**推理**应用，权重通常只写入一次，因此耐久性不是主要矛盾 。
    *   **保持力 (Retention)**：指器件在无电状态下保持其编程状态（电导值）的能力，通常受[热激活过程](@entry_id:274558)控制，其寿命 $\tau$ 呈阿伦尼乌斯形式 $\tau \approx \tau_0 \exp(E_a/(k_B T))$。对于推理应用，权重必须在整个[产品生命周期](@entry_id:186475)内保持稳定，因此要求极长的[保持时间](@entry_id:266567)。而在[片上学习](@entry_id:1129110)中，由于权重会频繁刷新，对长期保持力的要求则相对宽松 。
    *   **漂移 (Drift)**：是保持力问题的一种特定表现，在 PCM 等[非晶态材料](@entry_id:143499)中尤为显著。编程后的电导值会随时间自发地向[高阻态](@entry_id:163861)缓慢演化，其变化规律常服从幂律 $G(t) \propto (t/t_0)^{-\nu}$。这种系统性的、可预测的漂移对推理精度是致命的，除非进行补偿。在学习过程中，虽然漂移会被学习算法作为误差自动校正，但这种校正需要额外的写操作，从而加速了对器件耐久性的消耗 。

*   **统计变化与噪声源**：
    *   **静态变化**：**器件间差异 (Device-to-Device, D2D)** 是指由于制造工艺的微小偏差，阵列中不同器件即使被编程为相同状态，其实际电导值也各不相同。这是一种固定的、空间上的“图案噪声”，它会给点积计算带来一个静态误差。这个误差无法通过对同一次计算的多次[重复测量](@entry_id:896842)平均来消除 。
    *   **动态噪声与涨落**：
        *   **周期循环变化 (Cycle-to-Cycle, C2C)**：指对同一个器件进行多次相同的写操作，最终得到的电导值也存在随机涨落。这种涨落是时间上无关联的，因此可以通过多次[重复测量](@entry_id:896842)并求平均来有效抑制，其标准差随测量次数 $M$ 的增加而以 $1/\sqrt{M}$ 的速率下降 。
        *   **[随机电报噪声](@entry_id:269610) (Random Telegraph Noise, RTN)**：源于器件内部单个或少数几个缺陷（陷阱）对载流子的随机俘获和释放，导致器件电导在两个或多个离散能级之间随机跳变。其功率谱密度（PSD）为洛伦兹谱，而非 $1/f$ 谱。当跳变特征时间 $\tau$ 远大于测量积分时间 $T$ 时，RTN 在单次测量中表现为 quasi-static 偏移，但可在多次测量中通过平均来抑制。当 $\tau$ 与 $T$ 可比时，其影响最为显著 。
        *   **$1/f$ 噪声 (Flicker Noise)**：这是一种在低频段占据主导地位的噪声，其[功率谱密度](@entry_id:141002)与频率成反比 $S(f) \propto 1/f$。它被认为是大量具有不同时间常数的 RTN 过程叠加的结果。与[白噪声](@entry_id:145248)（PSD 为常数）不同，其积分功率在低频发散，导致简单的时间平均对其抑制效果很差（方差仅随积分时间呈对数缓慢下降）。因此，对于受 $1/f$ 噪声主导的系统，通常需要采用**斩波 (chopping)** 或**调制**等技术，将信号搬移到[噪声功率谱密度](@entry_id:274939)较低的高频区域进行处理，以提高[信噪比](@entry_id:271861) 。

综上所述，存内计算通过在物理层面融合计算与存储，为突破传统计算架构的瓶颈提供了革命性的思路。然而，从架构设计到器件实现，再到非理想效应的抑制，IMC 的成功部署依赖于对跨越算法、电路、[器件物理](@entry_id:180436)等多个层级的深刻理解和协同优化。