Timing Analyzer report for 19_PD_VHDL
Wed Apr 10 15:23:37 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 18. Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 19. Slow 1200mV 85C Model Recovery: 'clk'
 20. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 21. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 22. Slow 1200mV 85C Model Removal: 'clk'
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 36. Slow 1200mV 0C Model Recovery: 'clk'
 37. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 38. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 39. Slow 1200mV 0C Model Removal: 'clk'
 40. Slow 1200mV 0C Model Metastability Summary
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 51. Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 52. Fast 1200mV 0C Model Recovery: 'clk'
 53. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 54. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 55. Fast 1200mV 0C Model Removal: 'clk'
 56. Fast 1200mV 0C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. Unconstrained Input Ports
 72. Unconstrained Output Ports
 73. Unconstrained Input Ports
 74. Unconstrained Output Ports
 75. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                            ;
+-----------------------+------------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                     ;
; Revision Name         ; 19_PD_VHDL                                                 ;
; Device Family         ; Cyclone IV E                                               ;
; Device Name           ; EP4CE6E22C8                                                ;
; Timing Models         ; Final                                                      ;
; Delay Model           ; Combined                                                   ;
; Rise/Fall Delays      ; Enabled                                                    ;
+-----------------------+------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
;     Processors 3-4         ;   1.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                     ; Status ; Read at                  ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; d:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Wed Apr 10 15:23:36 2024 ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; Clock Name                                                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                            ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; clk                                                                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                                            ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] } ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk }                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                           ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 188.04 MHz ; 188.04 MHz      ; clk                                    ;      ;
; 278.4 MHz  ; 278.4 MHz       ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -37.103 ; -261.547      ;
; clk                                                                                            ; -4.318  ; -589.873      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.592  ; -8.592        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.453 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.455 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.985 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.902 ; -148.971      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.746 ; -4.476        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.966 ; 0.000         ;
; clk                                    ; 1.218 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                                       ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -342.036      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.473  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -37.103 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.893      ; 37.851     ;
; -37.077 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.889      ; 37.832     ;
; -37.031 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.893      ; 37.779     ;
; -37.005 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.889      ; 37.760     ;
; -36.966 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.893      ; 37.714     ;
; -36.940 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.889      ; 37.695     ;
; -36.827 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.893      ; 37.576     ;
; -36.767 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.743      ; 37.568     ;
; -36.756 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.743      ; 37.552     ;
; -36.755 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.893      ; 37.504     ;
; -36.695 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.743      ; 37.496     ;
; -36.690 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.893      ; 37.439     ;
; -36.684 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.743      ; 37.480     ;
; -36.648 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.894      ; 37.406     ;
; -36.630 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.743      ; 37.431     ;
; -36.619 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.743      ; 37.415     ;
; -36.613 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.894      ; 37.370     ;
; -36.576 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.894      ; 37.334     ;
; -36.541 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.894      ; 37.298     ;
; -36.511 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.894      ; 37.269     ;
; -36.476 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.894      ; 37.233     ;
; -35.459 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.897      ; 36.211     ;
; -35.433 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.893      ; 36.192     ;
; -35.183 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.897      ; 35.936     ;
; -35.123 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.747      ; 35.928     ;
; -35.112 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.747      ; 35.912     ;
; -35.004 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.898      ; 35.766     ;
; -34.969 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.898      ; 35.730     ;
; -32.441 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.897      ; 33.193     ;
; -32.415 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.893      ; 33.174     ;
; -32.165 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.897      ; 32.918     ;
; -32.105 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.747      ; 32.910     ;
; -32.094 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.747      ; 32.894     ;
; -31.986 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.898      ; 32.748     ;
; -31.951 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.898      ; 32.712     ;
; -29.332 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.890      ; 30.077     ;
; -29.306 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.886      ; 30.058     ;
; -29.056 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.890      ; 29.802     ;
; -28.996 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.740      ; 29.794     ;
; -28.985 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.740      ; 29.778     ;
; -28.877 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.891      ; 29.632     ;
; -28.842 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.891      ; 29.596     ;
; -26.110 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.891      ; 26.856     ;
; -26.084 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.887      ; 26.837     ;
; -25.834 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.891      ; 26.581     ;
; -25.774 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.741      ; 26.573     ;
; -25.763 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.741      ; 26.557     ;
; -25.655 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.892      ; 26.411     ;
; -25.620 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.892      ; 26.375     ;
; -2.481  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.891      ; 3.236      ;
; -2.402  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.740      ; 3.200      ;
; -2.398  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.740      ; 3.191      ;
; -2.334  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.890      ; 3.079      ;
; -2.324  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.891      ; 3.078      ;
; -2.060  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.891      ; 2.807      ;
; -2.058  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.892      ; 2.814      ;
; -2.054  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.886      ; 2.806      ;
; -2.011  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.890      ; 2.757      ;
; -1.966  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.741      ; 2.760      ;
; -1.960  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.741      ; 2.759      ;
; -1.889  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.704      ; 2.774      ;
; -1.867  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.706      ; 2.756      ;
; -1.854  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.892      ; 2.609      ;
; -1.678  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.887      ; 2.431      ;
; -1.664  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.891      ; 2.410      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.318 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 5.238      ;
; -4.194 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.114      ;
; -4.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.080     ; 5.101      ;
; -4.135 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[7]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.054      ;
; -4.086 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.080     ; 5.007      ;
; -4.030 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.951      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.030 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 4.956      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.942      ;
; -4.023 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.079     ; 4.945      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.014 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.933      ;
; -4.010 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.930      ;
; -3.955 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.876      ;
; -3.940 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.861      ;
; -3.917 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.838      ;
; -3.912 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.833      ;
; -3.899 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.821      ;
; -3.885 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[4]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.804      ;
; -3.874 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.793      ;
; -3.868 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.789      ;
; -3.866 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.787      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.860 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 4.786      ;
; -3.851 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[11] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.770      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.831 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.075     ; 4.757      ;
; -3.828 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.827 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.748      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.813 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.811 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.080     ; 4.732      ;
; -3.806 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.726      ;
; -3.793 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.714      ;
; -3.774 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.695      ;
; -3.768 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.687      ;
; -3.754 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.675      ;
; -3.737 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[8]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.656      ;
; -3.715 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.637      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.592 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 3.514      ;
; -2.583 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 3.505      ;
; -1.904 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 2.826      ;
; -1.220 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.081      ; 3.292      ;
; -1.200 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 2.122      ;
; -1.200 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 2.122      ;
; -1.200 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 2.122      ;
; -1.200 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 2.122      ;
; -1.200 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 2.122      ;
; -1.200 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 2.122      ;
; -1.075 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.081      ; 3.147      ;
; -0.981 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.081      ; 3.053      ;
; -0.944 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.081      ; 3.016      ;
; -0.837 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.081      ; 2.909      ;
; -0.790 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.081      ; 2.862      ;
; -0.785 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.081      ; 2.857      ;
; -0.700 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.081      ; 2.772      ;
; -0.663 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.585      ;
; -0.646 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.568      ;
; -0.644 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.566      ;
; -0.620 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.542      ;
; -0.605 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.080      ; 2.676      ;
; -0.605 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.080      ; 2.676      ;
; -0.605 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.080      ; 2.676      ;
; -0.605 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.080      ; 2.676      ;
; -0.605 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.080      ; 2.676      ;
; -0.605 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.080      ; 2.676      ;
; -0.560 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.482      ;
; -0.484 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.406      ;
; -0.436 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.358      ;
; -0.396 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.318      ;
; -0.377 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.299      ;
; -0.298 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.220      ;
; -0.298 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.220      ;
; -0.291 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 1.213      ;
; -0.077 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 0.999      ;
; -0.074 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 0.996      ;
; -0.070 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 0.992      ;
; -0.069 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 0.991      ;
; 0.064  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.079     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|led1                                                                                             ; simple_struct:u0|controller:controller_0|led1                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|led                                                                                              ; simple_struct:u0|controller:controller_0|led                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|Count250000:count250000_0|clkOutBuf                                                                                      ; simple_struct:u0|Count250000:count250000_0|clkOutBuf                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.484 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.777      ;
; 0.491 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.784      ;
; 0.492 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.785      ;
; 0.493 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[10]                                                                                  ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[10]                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.507 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.799      ;
; 0.509 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.518 ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; simple_struct:u0|controller:controller_0|CMD[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.811      ;
; 0.523 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.815      ;
; 0.527 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.528 ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                        ; simple_struct:u0|controller:controller_0|CMD[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.821      ;
; 0.544 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.836      ;
; 0.641 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.652 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.945      ;
; 0.693 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.985      ;
; 0.706 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.731 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.022      ;
; 0.735 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]                                              ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]                                              ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.030      ;
; 0.739 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]                                              ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; simple_struct:u0|Count250000:count250000_0|clkCounter[2]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; simple_struct:u0|Count250000:count250000_0|clkCounter[4]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.035      ;
; 0.741 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.035      ;
; 0.741 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; simple_struct:u0|Count250000:count250000_0|clkCounter[7]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.743 ; simple_struct:u0|Count250000:count250000_0|clkCounter[5]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; simple_struct:u0|Count250000:count250000_0|clkCounter[9]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; simple_struct:u0|Count250000:count250000_0|clkCounter[11]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; simple_struct:u0|Count250000:count250000_0|clkCounter[13]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; simple_struct:u0|Count250000:count250000_0|clkCounter[6]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[5]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; simple_struct:u0|Count250000:count250000_0|clkCounter[10]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|Count250000:count250000_0|clkCounter[15]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.455 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 0.758      ;
; 0.557 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 0.848      ;
; 0.558 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 0.849      ;
; 0.562 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 0.853      ;
; 0.564 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 0.855      ;
; 0.794 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.085      ;
; 0.799 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.090      ;
; 0.803 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.094      ;
; 0.805 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.096      ;
; 0.811 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.102      ;
; 0.868 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.461      ;
; 0.932 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.525      ;
; 0.963 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.254      ;
; 0.966 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.257      ;
; 0.987 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.278      ;
; 1.001 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.594      ;
; 1.004 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.295      ;
; 1.033 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.626      ;
; 1.033 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.626      ;
; 1.033 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.626      ;
; 1.033 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.626      ;
; 1.033 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.626      ;
; 1.033 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.626      ;
; 1.056 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.347      ;
; 1.098 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.691      ;
; 1.107 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.398      ;
; 1.134 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.425      ;
; 1.163 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.454      ;
; 1.218 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.811      ;
; 1.250 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.843      ;
; 1.254 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.847      ;
; 1.337 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.351      ; 2.930      ;
; 1.429 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 1.720      ;
; 1.886 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 2.177      ;
; 1.886 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 2.177      ;
; 1.886 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 2.177      ;
; 1.886 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 2.177      ;
; 1.886 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 2.177      ;
; 1.886 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 2.177      ;
; 2.304 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.079      ; 2.595      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.985 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.132      ; 2.147      ;
; 1.027 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.128      ; 2.185      ;
; 1.222 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.133      ; 2.385      ;
; 1.288 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.132      ; 2.450      ;
; 1.325 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.133      ; 2.488      ;
; 1.365 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.133      ; 2.528      ;
; 1.446 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.127      ; 2.603      ;
; 1.472 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.939      ; 2.441      ;
; 1.497 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.938      ; 2.465      ;
; 1.524 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.976      ; 2.530      ;
; 1.524 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.976      ; 2.530      ;
; 1.529 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.131      ; 2.690      ;
; 1.548 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.132      ; 2.710      ;
; 1.770 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.132      ; 2.932      ;
; 1.887 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.975      ; 2.892      ;
; 1.898 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.975      ; 2.903      ;
; 3.659 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.139      ; 4.828      ;
; 3.715 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.133      ; 4.878      ;
; 3.732 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.132      ; 4.894      ;
; 3.734 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.132      ; 4.896      ;
; 3.781 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.134      ; 4.945      ;
; 3.854 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.138      ; 5.022      ;
; 3.862 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.139      ; 5.031      ;
; 3.870 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.135      ; 5.035      ;
; 3.874 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.128      ; 5.032      ;
; 3.878 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.139      ; 5.047      ;
; 3.905 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.132      ; 5.067      ;
; 3.907 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.139      ; 5.076      ;
; 3.919 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.135      ; 5.084      ;
; 3.926 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.135      ; 5.091      ;
; 3.957 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.132      ; 5.119      ;
; 3.977 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.133      ; 5.140      ;
; 3.980 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.135      ; 5.145      ;
; 3.984 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.135      ; 5.149      ;
; 4.032 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.139      ; 5.201      ;
; 4.037 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.135      ; 5.202      ;
; 4.040 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.135      ; 5.205      ;
; 4.065 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.975      ; 5.070      ;
; 4.065 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.975      ; 5.070      ;
; 4.096 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.135      ; 5.261      ;
; 4.123 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.139      ; 5.292      ;
; 4.150 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.135      ; 5.315      ;
; 4.193 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.982      ; 5.205      ;
; 4.193 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.982      ; 5.205      ;
; 4.198 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.133      ; 5.361      ;
; 4.201 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.131      ; 5.362      ;
; 4.201 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.978      ; 5.209      ;
; 4.201 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.978      ; 5.209      ;
; 4.223 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.982      ; 5.235      ;
; 4.238 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.127      ; 5.395      ;
; 4.257 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.978      ; 5.265      ;
; 4.257 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.978      ; 5.265      ;
; 4.289 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.982      ; 5.301      ;
; 4.294 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.976      ; 5.300      ;
; 4.311 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.978      ; 5.319      ;
; 4.311 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.978      ; 5.319      ;
; 4.368 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.138      ; 5.536      ;
; 4.369 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.134      ; 5.533      ;
; 4.376 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.134      ; 5.540      ;
; 4.377 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.130      ; 5.537      ;
; 4.379 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.976      ; 5.385      ;
; 4.432 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.134      ; 5.596      ;
; 4.433 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.130      ; 5.593      ;
; 4.486 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.134      ; 5.650      ;
; 4.487 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.130      ; 5.647      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.902 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.085     ; 2.818      ;
; -1.902 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.085     ; 2.818      ;
; -1.902 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.085     ; 2.818      ;
; -1.902 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.085     ; 2.818      ;
; -1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.810      ;
; -1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.810      ;
; -1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.810      ;
; -1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.810      ;
; -1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.810      ;
; -1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.810      ;
; -1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.810      ;
; -1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.810      ;
; -1.722 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.085     ; 2.638      ;
; -1.722 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.085     ; 2.638      ;
; -1.722 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.085     ; 2.638      ;
; -1.722 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.085     ; 2.638      ;
; -1.689 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.635      ;
; -1.688 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.630      ;
; -1.688 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.630      ;
; -1.688 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.630      ;
; -1.688 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.630      ;
; -1.688 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.630      ;
; -1.688 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.630      ;
; -1.688 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.630      ;
; -1.688 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.059     ; 2.630      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.687 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.057     ; 2.631      ;
; -1.674 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.589      ;
; -1.674 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.086     ; 2.589      ;
; -1.674 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.589      ;
; -1.660 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.575      ;
; -1.660 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.575      ;
; -1.660 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.575      ;
; -1.660 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.575      ;
; -1.660 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.575      ;
; -1.660 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.575      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.650 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.586      ;
; -1.647 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.066     ; 2.582      ;
; -1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.534      ;
; -1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.534      ;
; -1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.534      ;
; -1.620 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.087     ; 2.534      ;
; -1.609 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.090     ; 2.520      ;
; -1.609 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.090     ; 2.520      ;
; -1.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.082     ; 2.471      ;
; -1.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.471      ;
; -1.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.471      ;
; -1.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.471      ;
; -1.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.471      ;
; -1.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.471      ;
; -1.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.471      ;
; -1.335 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.082     ; 2.254      ;
; -1.335 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.254      ;
; -1.335 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.254      ;
; -1.335 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.254      ;
; -1.335 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.254      ;
; -1.335 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.254      ;
; -1.335 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.254      ;
; -1.328 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.091     ; 2.238      ;
; -1.328 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.091     ; 2.238      ;
; -1.328 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.091     ; 2.238      ;
; -1.328 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.238      ;
; -1.328 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.091     ; 2.238      ;
; -1.328 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.091     ; 2.238      ;
; -1.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.226      ;
; -1.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.083     ; 2.226      ;
; -1.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.226      ;
; -1.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.226      ;
; -1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.211      ;
; -1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.211      ;
; -1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.211      ;
; -1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.211      ;
; -1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.211      ;
; -1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.211      ;
; -1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.211      ;
; -1.300 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.090     ; 2.211      ;
; -1.274 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.079     ; 2.196      ;
; -1.274 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.079     ; 2.196      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.078      ; 2.815      ;
; -0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.078      ; 2.815      ;
; -0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.078      ; 2.815      ;
; -0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.078      ; 2.815      ;
; -0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.078      ; 2.815      ;
; -0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.078      ; 2.815      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.966 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.349      ; 2.557      ;
; 0.966 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.349      ; 2.557      ;
; 0.966 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.349      ; 2.557      ;
; 0.966 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.349      ; 2.557      ;
; 0.966 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.349      ; 2.557      ;
; 0.966 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.349      ; 2.557      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.218 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.511      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.104      ; 2.041      ;
; 1.747 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.083      ; 2.042      ;
; 1.747 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.083      ; 2.042      ;
; 1.747 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.083      ; 2.042      ;
; 1.747 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.083      ; 2.042      ;
; 1.747 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.083      ; 2.042      ;
; 1.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.079      ; 2.064      ;
; 1.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.079      ; 2.064      ;
; 1.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.079      ; 2.064      ;
; 1.773 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.079      ; 2.064      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 2.061      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 2.061      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 2.061      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.071      ; 2.061      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.071      ; 2.061      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.071      ; 2.061      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.071      ; 2.061      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.071      ; 2.061      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.106      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.070      ; 2.106      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.070      ; 2.106      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.070      ; 2.106      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.070      ; 2.106      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.106      ;
; 1.827 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.079      ; 2.118      ;
; 1.827 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.118      ;
; 1.827 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.118      ;
; 1.827 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.118      ;
; 1.827 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.118      ;
; 1.827 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.118      ;
; 1.827 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.118      ;
; 2.004 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.079      ; 2.295      ;
; 2.004 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.295      ;
; 2.004 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.295      ;
; 2.004 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.295      ;
; 2.004 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.295      ;
; 2.004 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.295      ;
; 2.004 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.295      ;
; 2.034 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.320      ;
; 2.034 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.320      ;
; 2.034 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.320      ;
; 2.034 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.320      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.071      ; 2.319      ;
; 2.036 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.071      ; 2.319      ;
; 2.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.075      ; 2.349      ;
; 2.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.075      ; 2.349      ;
; 2.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.075      ; 2.349      ;
; 2.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.075      ; 2.349      ;
; 2.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.075      ; 2.349      ;
; 2.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.075      ; 2.349      ;
; 2.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.096      ; 2.383      ;
; 2.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.076      ; 2.364      ;
; 2.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.076      ; 2.364      ;
; 2.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.076      ; 2.364      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.078 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.387      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.106      ; 2.426      ;
; 2.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.108      ; 2.430      ;
; 2.116 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.103      ; 2.431      ;
; 2.116 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.103      ; 2.431      ;
; 2.116 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.103      ; 2.431      ;
; 2.116 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.103      ; 2.431      ;
; 2.116 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.103      ; 2.431      ;
; 2.116 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.103      ; 2.431      ;
; 2.116 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.103      ; 2.431      ;
; 2.116 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.103      ; 2.431      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                            ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 204.5 MHz  ; 204.5 MHz       ; clk                                    ;      ;
; 296.47 MHz ; 296.47 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -33.955 ; -239.219      ;
; clk                                                                                            ; -3.890  ; -537.696      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.373  ; -7.663        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.401 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.402 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.812 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.710 ; -133.205      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.609 ; -3.654        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.761 ; 0.000         ;
; clk                                    ; 1.124 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -342.036      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.345  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -33.955 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.865      ; 34.763     ;
; -33.948 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.865      ; 34.756     ;
; -33.932 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.861      ; 34.744     ;
; -33.925 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.861      ; 34.737     ;
; -33.833 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.865      ; 34.641     ;
; -33.810 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.861      ; 34.622     ;
; -33.653 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.861      ; 34.458     ;
; -33.646 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.861      ; 34.451     ;
; -33.626 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.719      ; 34.468     ;
; -33.619 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.719      ; 34.461     ;
; -33.594 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.719      ; 34.441     ;
; -33.587 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.719      ; 34.434     ;
; -33.531 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.861      ; 34.336     ;
; -33.523 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.862      ; 34.333     ;
; -33.516 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.862      ; 34.326     ;
; -33.504 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.719      ; 34.346     ;
; -33.486 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.862      ; 34.294     ;
; -33.479 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.862      ; 34.287     ;
; -33.472 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.719      ; 34.319     ;
; -33.401 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.862      ; 34.211     ;
; -33.364 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.862      ; 34.172     ;
; -32.481 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.868      ; 33.292     ;
; -32.458 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.864      ; 33.273     ;
; -32.179 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.864      ; 32.987     ;
; -32.152 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.722      ; 32.997     ;
; -32.120 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.722      ; 32.970     ;
; -32.049 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.865      ; 32.862     ;
; -32.012 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.865      ; 32.823     ;
; -29.742 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.868      ; 30.553     ;
; -29.719 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.864      ; 30.534     ;
; -29.440 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.864      ; 30.248     ;
; -29.413 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.722      ; 30.258     ;
; -29.381 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.722      ; 30.231     ;
; -29.310 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.865      ; 30.123     ;
; -29.273 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.865      ; 30.084     ;
; -26.877 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.862      ; 27.682     ;
; -26.854 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.858      ; 27.663     ;
; -26.575 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.858      ; 27.377     ;
; -26.548 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.716      ; 27.387     ;
; -26.516 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.716      ; 27.360     ;
; -26.445 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.859      ; 27.252     ;
; -26.408 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.859      ; 27.213     ;
; -23.964 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.863      ; 24.770     ;
; -23.941 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.859      ; 24.751     ;
; -23.662 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.859      ; 24.465     ;
; -23.635 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.717      ; 24.475     ;
; -23.603 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.717      ; 24.448     ;
; -23.532 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.860      ; 24.340     ;
; -23.495 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.860      ; 24.301     ;
; -2.252  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.859      ; 3.059      ;
; -2.216  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.716      ; 3.060      ;
; -2.212  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.716      ; 3.051      ;
; -2.118  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.859      ; 2.923      ;
; -2.113  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.862      ; 2.918      ;
; -1.883  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.858      ; 2.685      ;
; -1.862  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.859      ; 2.669      ;
; -1.849  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.858      ; 2.658      ;
; -1.822  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.858      ; 2.624      ;
; -1.802  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.716      ; 2.641      ;
; -1.796  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.716      ; 2.640      ;
; -1.733  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.684      ; 2.656      ;
; -1.717  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.686      ; 2.643      ;
; -1.697  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.859      ; 2.502      ;
; -1.482  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.858      ; 2.291      ;
; -1.459  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.862      ; 2.264      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.890 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.819      ;
; -3.854 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[7]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.782      ;
; -3.803 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.733      ;
; -3.800 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.729      ;
; -3.737 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.667      ;
; -3.718 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.648      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.708 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.069     ; 4.641      ;
; -3.670 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.600      ;
; -3.663 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.071     ; 4.594      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.644 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.573      ;
; -3.628 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.556      ;
; -3.618 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[4]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.546      ;
; -3.611 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[11] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.539      ;
; -3.609 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.538      ;
; -3.605 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 4.536      ;
; -3.600 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.530      ;
; -3.589 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.519      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.546 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.069     ; 4.479      ;
; -3.530 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.460      ;
; -3.529 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.459      ;
; -3.523 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.451      ;
; -3.522 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.452      ;
; -3.509 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.439      ;
; -3.494 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[8]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.422      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.484 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.069     ; 4.417      ;
; -3.476 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.406      ;
; -3.472 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.402      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.457 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.386      ;
; -3.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.383      ;
; -3.437 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.367      ;
; -3.420 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.349      ;
; -3.417 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[6]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.345      ;
; -3.407 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[10] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.335      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.373 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 3.303      ;
; -2.311 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 3.241      ;
; -1.741 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.671      ;
; -1.058 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.988      ;
; -1.058 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.988      ;
; -1.058 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.988      ;
; -1.058 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.988      ;
; -1.058 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.988      ;
; -1.058 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.988      ;
; -0.938 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.062      ; 2.992      ;
; -0.877 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.062      ; 2.931      ;
; -0.829 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.062      ; 2.883      ;
; -0.797 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.062      ; 2.851      ;
; -0.710 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.062      ; 2.764      ;
; -0.621 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.062      ; 2.675      ;
; -0.617 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.062      ; 2.671      ;
; -0.546 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.062      ; 2.600      ;
; -0.505 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.435      ;
; -0.504 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.434      ;
; -0.503 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.433      ;
; -0.500 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.430      ;
; -0.477 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.059      ; 2.528      ;
; -0.477 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.059      ; 2.528      ;
; -0.477 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.059      ; 2.528      ;
; -0.477 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.059      ; 2.528      ;
; -0.477 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.059      ; 2.528      ;
; -0.477 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.059      ; 2.528      ;
; -0.410 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.340      ;
; -0.332 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.262      ;
; -0.307 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.237      ;
; -0.257 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.187      ;
; -0.244 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.174      ;
; -0.171 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.101      ;
; -0.170 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.100      ;
; -0.164 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.094      ;
; 0.024  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.906      ;
; 0.027  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.903      ;
; 0.031  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.899      ;
; 0.032  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.898      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|Count250000:count250000_0|clkOutBuf                                                                                      ; simple_struct:u0|Count250000:count250000_0|clkOutBuf                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|led1                                                                                             ; simple_struct:u0|controller:controller_0|led1                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|led                                                                                              ; simple_struct:u0|controller:controller_0|led                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.449 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.716      ;
; 0.456 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.724      ;
; 0.456 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.724      ;
; 0.457 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[10]                                                                                  ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[10]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.469 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.477 ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; simple_struct:u0|controller:controller_0|CMD[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.487 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.754      ;
; 0.491 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.493 ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                        ; simple_struct:u0|controller:controller_0|CMD[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.504 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.772      ;
; 0.597 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk          ; clk         ; 0.000        ; 0.073      ; 0.865      ;
; 0.609 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.645 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.653 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.683 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]                                              ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]                                              ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.688 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.689 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]                                              ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.955      ;
; 0.690 ; simple_struct:u0|Count250000:count250000_0|clkCounter[4]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; simple_struct:u0|Count250000:count250000_0|clkCounter[11]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; simple_struct:u0|Count250000:count250000_0|clkCounter[2]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; simple_struct:u0|Count250000:count250000_0|clkCounter[7]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; simple_struct:u0|Count250000:count250000_0|clkCounter[5]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[5]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; simple_struct:u0|Count250000:count250000_0|clkCounter[9]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; simple_struct:u0|Count250000:count250000_0|clkCounter[13]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[3]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; simple_struct:u0|Count250000:count250000_0|clkCounter[10]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; simple_struct:u0|Count250000:count250000_0|clkCounter[15]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.509 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.776      ;
; 0.511 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.778      ;
; 0.514 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.781      ;
; 0.517 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.784      ;
; 0.668 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.311      ; 2.204      ;
; 0.720 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.311      ; 2.256      ;
; 0.749 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.016      ;
; 0.749 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.016      ;
; 0.754 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.021      ;
; 0.754 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.021      ;
; 0.756 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.023      ;
; 0.782 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.311      ; 2.318      ;
; 0.852 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.308      ; 2.385      ;
; 0.852 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.308      ; 2.385      ;
; 0.852 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.308      ; 2.385      ;
; 0.852 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.308      ; 2.385      ;
; 0.852 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.308      ; 2.385      ;
; 0.852 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.308      ; 2.385      ;
; 0.868 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.311      ; 2.404      ;
; 0.902 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.169      ;
; 0.904 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.171      ;
; 0.906 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.173      ;
; 0.929 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.196      ;
; 0.985 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.311      ; 2.521      ;
; 0.998 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.265      ;
; 1.016 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.283      ;
; 1.020 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.311      ; 2.556      ;
; 1.051 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.311      ; 2.587      ;
; 1.051 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.318      ;
; 1.090 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.357      ;
; 1.158 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.311      ; 2.694      ;
; 1.290 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.557      ;
; 1.717 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.984      ;
; 1.717 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.984      ;
; 1.717 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.984      ;
; 1.717 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.984      ;
; 1.717 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.984      ;
; 1.717 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.984      ;
; 2.072 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.339      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.812 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.083      ; 1.925      ;
; 0.854 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.079      ; 1.963      ;
; 1.034 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.079      ; 2.143      ;
; 1.092 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.078      ; 2.200      ;
; 1.119 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.080      ; 2.229      ;
; 1.160 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.079      ; 2.269      ;
; 1.240 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.078      ; 2.348      ;
; 1.257 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.900      ; 2.187      ;
; 1.279 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.898      ; 2.207      ;
; 1.308 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.082      ; 2.420      ;
; 1.333 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.078      ; 2.441      ;
; 1.336 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.932      ; 2.298      ;
; 1.337 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.932      ; 2.299      ;
; 1.557 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.079      ; 2.666      ;
; 1.626 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.931      ; 2.587      ;
; 1.644 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.931      ; 2.605      ;
; 3.187 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.084      ; 4.301      ;
; 3.241 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.080      ; 4.351      ;
; 3.297 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.084      ; 4.411      ;
; 3.331 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.078      ; 4.439      ;
; 3.333 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.079      ; 4.442      ;
; 3.357 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.088      ; 4.475      ;
; 3.385 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.084      ; 4.499      ;
; 3.389 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.080      ; 4.499      ;
; 3.459 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.084      ; 4.573      ;
; 3.482 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.080      ; 4.592      ;
; 3.491 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.078      ; 4.599      ;
; 3.506 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.085      ; 4.621      ;
; 3.510 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.082      ; 4.622      ;
; 3.518 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.084      ; 4.632      ;
; 3.562 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 4.673      ;
; 3.567 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.082      ; 4.679      ;
; 3.607 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.085      ; 4.722      ;
; 3.608 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.082      ; 4.720      ;
; 3.642 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.931      ; 4.603      ;
; 3.642 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.931      ; 4.603      ;
; 3.649 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 4.760      ;
; 3.656 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 4.767      ;
; 3.665 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.084      ; 4.779      ;
; 3.669 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 4.780      ;
; 3.684 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 4.795      ;
; 3.701 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.937      ; 4.668      ;
; 3.726 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 4.837      ;
; 3.737 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.082      ; 4.849      ;
; 3.767 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 4.878      ;
; 3.774 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.933      ; 4.737      ;
; 3.776 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.078      ; 4.884      ;
; 3.816 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.937      ; 4.783      ;
; 3.816 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.937      ; 4.783      ;
; 3.820 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.934      ; 4.784      ;
; 3.820 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.934      ; 4.784      ;
; 3.877 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.934      ; 4.841      ;
; 3.877 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.934      ; 4.841      ;
; 3.918 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.934      ; 4.882      ;
; 3.918 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.934      ; 4.882      ;
; 3.924 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.088      ; 5.042      ;
; 3.933 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.937      ; 4.900      ;
; 3.963 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.084      ; 5.077      ;
; 3.968 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.085      ; 5.083      ;
; 3.992 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.933      ; 4.955      ;
; 4.007 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 5.118      ;
; 4.031 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.085      ; 5.146      ;
; 4.062 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.085      ; 5.177      ;
; 4.065 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 5.176      ;
; 4.101 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.081      ; 5.212      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.634      ;
; -1.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.634      ;
; -1.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.078     ; 2.634      ;
; -1.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.634      ;
; -1.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.641      ;
; -1.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.641      ;
; -1.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.641      ;
; -1.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.641      ;
; -1.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.641      ;
; -1.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.641      ;
; -1.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.641      ;
; -1.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.641      ;
; -1.546 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.470      ;
; -1.546 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.470      ;
; -1.546 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.078     ; 2.470      ;
; -1.546 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.470      ;
; -1.535 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.050     ; 2.487      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.532 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.051     ; 2.483      ;
; -1.528 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.477      ;
; -1.528 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.477      ;
; -1.528 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.477      ;
; -1.528 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.477      ;
; -1.528 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.477      ;
; -1.528 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.477      ;
; -1.528 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.477      ;
; -1.528 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.053     ; 2.477      ;
; -1.512 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.438      ;
; -1.512 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.438      ;
; -1.512 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.438      ;
; -1.499 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.425      ;
; -1.499 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.425      ;
; -1.499 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.425      ;
; -1.499 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.425      ;
; -1.499 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.425      ;
; -1.499 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.425      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.494 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.437      ;
; -1.491 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.060     ; 2.433      ;
; -1.455 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.379      ;
; -1.455 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.379      ;
; -1.455 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; -0.078     ; 2.379      ;
; -1.455 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.379      ;
; -1.447 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.082     ; 2.367      ;
; -1.447 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.367      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.075     ; 2.269      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.269      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.269      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.269      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.269      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.269      ;
; -1.342 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.269      ;
; -1.178 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.075     ; 2.105      ;
; -1.178 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.105      ;
; -1.178 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.105      ;
; -1.178 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.105      ;
; -1.178 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.105      ;
; -1.178 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.105      ;
; -1.178 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.075     ; 2.105      ;
; -1.175 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
; -1.175 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
; -1.175 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
; -1.175 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
; -1.175 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
; -1.175 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
; -1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.074     ; 2.080      ;
; -1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.074     ; 2.080      ;
; -1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.074     ; 2.080      ;
; -1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.074     ; 2.080      ;
; -1.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.064      ;
; -1.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.064      ;
; -1.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.064      ;
; -1.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.064      ;
; -1.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.064      ;
; -1.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.064      ;
; -1.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.064      ;
; -1.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.064      ;
; -1.118 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.049      ;
; -1.118 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.049      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.609 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.057      ; 2.658      ;
; -0.609 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.057      ; 2.658      ;
; -0.609 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.057      ; 2.658      ;
; -0.609 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.057      ; 2.658      ;
; -0.609 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.057      ; 2.658      ;
; -0.609 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 1.057      ; 2.658      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.307      ; 2.293      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.307      ; 2.293      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.307      ; 2.293      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.307      ; 2.293      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.307      ; 2.293      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.307      ; 2.293      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.124 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.392      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.547 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.091      ; 1.833      ;
; 1.566 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.836      ;
; 1.566 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.075      ; 1.836      ;
; 1.566 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.075      ; 1.836      ;
; 1.566 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.836      ;
; 1.566 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.836      ;
; 1.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.595 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.854      ;
; 1.595 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.854      ;
; 1.595 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.854      ;
; 1.595 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.854      ;
; 1.595 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.854      ;
; 1.595 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.854      ;
; 1.595 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.854      ;
; 1.595 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.854      ;
; 1.634 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.891      ;
; 1.634 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.891      ;
; 1.634 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.891      ;
; 1.634 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.891      ;
; 1.634 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.891      ;
; 1.634 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.891      ;
; 1.637 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.070      ; 1.902      ;
; 1.637 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.902      ;
; 1.637 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.902      ;
; 1.637 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.902      ;
; 1.637 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.902      ;
; 1.637 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.902      ;
; 1.637 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.902      ;
; 1.816 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.079      ;
; 1.816 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.079      ;
; 1.816 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.079      ;
; 1.816 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.079      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.082      ;
; 1.824 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.063      ; 2.082      ;
; 1.836 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.070      ; 2.101      ;
; 1.836 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.070      ; 2.101      ;
; 1.836 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.101      ;
; 1.836 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.101      ;
; 1.836 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.101      ;
; 1.836 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.101      ;
; 1.836 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.101      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.069      ; 2.108      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.069      ; 2.108      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.069      ; 2.108      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.069      ; 2.108      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.069      ; 2.108      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.069      ; 2.108      ;
; 1.856 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.070      ; 2.121      ;
; 1.856 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.070      ; 2.121      ;
; 1.856 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.070      ; 2.121      ;
; 1.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.086      ; 2.139      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.087      ; 2.144      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.889 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.095      ; 2.179      ;
; 1.893 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.093      ; 2.181      ;
; 1.893 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.093      ; 2.181      ;
; 1.893 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.093      ; 2.181      ;
; 1.893 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.093      ; 2.181      ;
; 1.893 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.093      ; 2.181      ;
; 1.893 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.093      ; 2.181      ;
; 1.893 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.093      ; 2.181      ;
; 1.893 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.093      ; 2.181      ;
; 1.893 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.096      ; 2.184      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -15.175 ; -105.941      ;
; clk                                                                                            ; -1.304  ; -129.377      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -0.624  ; -0.624        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.186 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.187 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.322 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.327 ; -16.375       ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.212  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.349 ; 0.000         ;
; clk                                    ; 0.521 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -298.146      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.000 ; -6.000        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.348  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -15.175 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.414      ; 16.091     ;
; -15.160 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.416      ; 16.075     ;
; -15.110 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.414      ; 16.026     ;
; -15.098 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.414      ; 16.014     ;
; -15.095 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.416      ; 16.010     ;
; -15.083 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.416      ; 15.998     ;
; -15.070 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.421      ; 15.990     ;
; -15.053 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.361      ; 15.994     ;
; -15.042 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.361      ; 15.983     ;
; -15.005 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.421      ; 15.925     ;
; -15.001 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.422      ; 15.925     ;
; -14.998 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.422      ; 15.923     ;
; -14.993 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.421      ; 15.913     ;
; -14.988 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.361      ; 15.929     ;
; -14.977 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.361      ; 15.918     ;
; -14.976 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.361      ; 15.917     ;
; -14.965 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.361      ; 15.906     ;
; -14.936 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.422      ; 15.860     ;
; -14.933 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.422      ; 15.858     ;
; -14.924 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.422      ; 15.848     ;
; -14.921 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.422      ; 15.846     ;
; -14.445 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.417      ; 15.364     ;
; -14.430 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.419      ; 15.348     ;
; -14.340 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.424      ; 15.263     ;
; -14.323 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.364      ; 15.267     ;
; -14.312 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.364      ; 15.256     ;
; -14.271 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.425      ; 15.198     ;
; -14.268 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.425      ; 15.196     ;
; -13.154 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.417      ; 14.073     ;
; -13.139 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.419      ; 14.057     ;
; -13.049 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.424      ; 13.972     ;
; -13.032 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.364      ; 13.976     ;
; -13.021 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.364      ; 13.965     ;
; -12.980 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.425      ; 13.907     ;
; -12.977 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.425      ; 13.905     ;
; -11.853 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.410      ; 12.765     ;
; -11.838 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.412      ; 12.749     ;
; -11.748 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.417      ; 12.664     ;
; -11.731 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.357      ; 12.668     ;
; -11.720 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.357      ; 12.657     ;
; -11.679 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.418      ; 12.599     ;
; -11.676 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.418      ; 12.597     ;
; -10.480 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.412      ; 11.394     ;
; -10.465 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.414      ; 11.378     ;
; -10.375 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.419      ; 11.293     ;
; -10.358 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.359      ; 11.297     ;
; -10.347 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.359      ; 11.286     ;
; -10.306 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.420      ; 11.228     ;
; -10.303 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.420      ; 11.226     ;
; -0.473  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.357      ; 1.410      ;
; -0.462  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.357      ; 1.399      ;
; -0.438  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.418      ; 1.359      ;
; -0.421  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.418      ; 1.341      ;
; -0.402  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.412      ; 1.313      ;
; -0.317  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.410      ; 1.229      ;
; -0.298  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.418      ; 1.215      ;
; -0.293  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.419      ; 1.215      ;
; -0.265  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.358      ; 1.203      ;
; -0.265  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.358      ; 1.203      ;
; -0.252  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.417      ; 1.168      ;
; -0.226  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.342      ; 1.211      ;
; -0.216  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.344      ; 1.203      ;
; -0.209  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.419      ; 1.130      ;
; -0.134  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.413      ; 1.046      ;
; -0.125  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.411      ; 1.038      ;
+---------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.304 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.255      ;
; -1.244 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.195      ;
; -1.236 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[7]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.186      ;
; -1.230 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.182      ;
; -1.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.138      ;
; -1.165 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.116      ;
; -1.159 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.111      ;
; -1.133 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.085      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.120 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[13] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.070      ;
; -1.119 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.071      ;
; -1.114 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[4]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.110 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.062      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.109 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.107 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.059      ;
; -1.107 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[11] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.057      ;
; -1.103 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk                                    ; clk         ; 1.000        ; -0.033     ; 2.057      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.102 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.099 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.051      ;
; -1.091 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.042      ;
; -1.091 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.043      ;
; -1.088 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.040      ;
; -1.074 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[5]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.024      ;
; -1.070 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[8]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                    ; clk         ; 1.000        ; -0.037     ; 2.020      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk                                    ; clk         ; 1.000        ; -0.036     ; 2.021      ;
; -1.062 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.014      ;
; -1.055 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                    ; clk         ; 1.000        ; -0.035     ; 2.007      ;
; -1.047 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk                                    ; clk         ; 1.000        ; -0.035     ; 1.999      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                         ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                        ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                         ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.997      ;
; -1.043 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk                                    ; clk         ; 1.000        ; -0.033     ; 1.997      ;
; -1.041 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk                                    ; clk         ; 1.000        ; -0.035     ; 1.993      ;
; -1.030 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk                                    ; clk         ; 1.000        ; -0.035     ; 1.982      ;
; -1.023 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[6]  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.973      ;
; -1.019 ; simple_struct:u0|usart:usart_0|tx_en                                                          ; simple_struct:u0|controller:controller_0|CMD[0]                                                ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 1.000        ; -0.616     ; 1.380      ;
; -1.019 ; simple_struct:u0|usart:usart_0|tx_en                                                          ; simple_struct:u0|controller:controller_0|CMD[1]                                                ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 1.000        ; -0.616     ; 1.380      ;
; -1.014 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                                         ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk                                    ; clk         ; 1.000        ; -0.036     ; 1.965      ;
; -1.014 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[10] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.964      ;
; -1.007 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.957      ;
; -1.007 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                         ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                          ; clk                                    ; clk         ; 1.000        ; -0.037     ; 1.957      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.624 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.575      ;
; -0.614 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.565      ;
; -0.273 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.224      ;
; 0.016  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.508      ; 1.469      ;
; 0.030  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.921      ;
; 0.091  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.508      ; 1.394      ;
; 0.093  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.508      ; 1.392      ;
; 0.166  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.508      ; 1.319      ;
; 0.194  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.508      ; 1.291      ;
; 0.206  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.508      ; 1.279      ;
; 0.244  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.707      ;
; 0.248  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.703      ;
; 0.249  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.702      ;
; 0.253  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.508      ; 1.232      ;
; 0.264  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.687      ;
; 0.305  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.646      ;
; 0.313  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.508      ; 1.172      ;
; 0.321  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.507      ; 1.163      ;
; 0.321  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.507      ; 1.163      ;
; 0.321  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.507      ; 1.163      ;
; 0.321  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.507      ; 1.163      ;
; 0.321  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.507      ; 1.163      ;
; 0.321  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.507      ; 1.163      ;
; 0.334  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.617      ;
; 0.359  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.592      ;
; 0.387  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.564      ;
; 0.394  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.557      ;
; 0.408  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.418  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.533      ;
; 0.435  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.516      ;
; 0.527  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.424      ;
; 0.529  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.422      ;
; 0.533  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.418      ;
; 0.535  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.416      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.186 ; simple_struct:u0|Count250000:count250000_0|clkOutBuf                                                                                      ; simple_struct:u0|Count250000:count250000_0|clkOutBuf                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|led1                                                                                             ; simple_struct:u0|controller:controller_0|led1                                                                                              ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|led                                                                                              ; simple_struct:u0|controller:controller_0|led                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[10]                                                                                  ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[10]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.205 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.207 ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                        ; simple_struct:u0|controller:controller_0|CMD[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.214 ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; simple_struct:u0|controller:controller_0|CMD[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.214 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.222 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.342      ;
; 0.226 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.346      ;
; 0.252 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.258 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.272 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.277 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.287 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.292 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]                                              ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[3]                                               ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]                                              ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[1]                                               ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]                                              ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCount[2]                                               ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; simple_struct:u0|Count250000:count250000_0|clkCounter[2]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; simple_struct:u0|Count250000:count250000_0|clkCounter[4]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; simple_struct:u0|Count250000:count250000_0|clkCounter[7]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[7]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; simple_struct:u0|Count250000:count250000_0|clkCounter[11]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[11]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; simple_struct:u0|Count250000:count250000_0|clkCounter[9]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[9]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 1.103      ; 1.619      ;
; 0.298 ; simple_struct:u0|Count250000:count250000_0|clkCounter[5]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[5]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; simple_struct:u0|Count250000:count250000_0|clkCounter[13]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[13]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[5]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; simple_struct:u0|Count250000:count250000_0|clkCounter[6]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|Count250000:count250000_0|clkCounter[10]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[10]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; simple_struct:u0|Count250000:count250000_0|clkCounter[15]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[15]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.420      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.227 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.347      ;
; 0.232 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.352      ;
; 0.232 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.352      ;
; 0.237 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.357      ;
; 0.261 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.629      ; 1.004      ;
; 0.280 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.629      ; 1.023      ;
; 0.311 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.629      ; 1.054      ;
; 0.322 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.442      ;
; 0.326 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.446      ;
; 0.328 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.448      ;
; 0.330 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.450      ;
; 0.331 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.451      ;
; 0.336 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.628      ; 1.078      ;
; 0.336 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.628      ; 1.078      ;
; 0.336 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.628      ; 1.078      ;
; 0.336 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.628      ; 1.078      ;
; 0.336 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.628      ; 1.078      ;
; 0.336 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.628      ; 1.078      ;
; 0.341 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.629      ; 1.084      ;
; 0.376 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.629      ; 1.119      ;
; 0.384 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.504      ;
; 0.388 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.629      ; 1.131      ;
; 0.390 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.510      ;
; 0.394 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.514      ;
; 0.395 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.515      ;
; 0.425 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.629      ; 1.168      ;
; 0.433 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.553      ;
; 0.440 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.629      ; 1.183      ;
; 0.452 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.572      ;
; 0.466 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.482 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.602      ;
; 0.580 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.700      ;
; 0.774 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.894      ;
; 0.774 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.894      ;
; 0.774 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.894      ;
; 0.774 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.894      ;
; 0.774 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.894      ;
; 0.774 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.894      ;
; 0.930 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 1.050      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.322 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.518      ; 0.870      ;
; 0.326 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.520      ; 0.876      ;
; 0.411 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.526      ; 0.967      ;
; 0.455 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.524      ; 1.009      ;
; 0.464 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.526      ; 1.020      ;
; 0.484 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.525      ; 1.039      ;
; 0.506 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.517      ; 1.053      ;
; 0.536 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.462      ; 1.028      ;
; 0.536 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.462      ; 1.028      ;
; 0.539 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.447      ; 1.016      ;
; 0.542 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.445      ; 1.017      ;
; 0.561 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.525      ; 1.116      ;
; 0.564 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.519      ; 1.113      ;
; 0.673 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.461      ; 1.164      ;
; 0.683 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.461      ; 1.174      ;
; 0.713 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[0]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.525      ; 1.268      ;
; 1.414 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.531      ; 1.975      ;
; 1.440 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.524      ; 1.994      ;
; 1.494 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.526      ; 2.050      ;
; 1.496 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.532      ; 2.058      ;
; 1.496 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.526      ; 2.052      ;
; 1.534 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.525      ; 2.089      ;
; 1.536 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.525      ; 2.091      ;
; 1.538 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.519      ; 2.087      ;
; 1.583 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.532      ; 2.145      ;
; 1.585 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.532      ; 2.147      ;
; 1.590 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.532      ; 2.152      ;
; 1.592 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.524      ; 2.146      ;
; 1.594 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.527      ; 2.151      ;
; 1.594 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.521      ; 2.145      ;
; 1.594 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.529      ; 2.153      ;
; 1.596 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.529      ; 2.155      ;
; 1.602 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.468      ; 2.100      ;
; 1.613 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.529      ; 2.172      ;
; 1.615 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.529      ; 2.174      ;
; 1.623 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.517      ; 2.170      ;
; 1.637 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.529      ; 2.196      ;
; 1.639 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.529      ; 2.198      ;
; 1.641 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.531      ; 2.202      ;
; 1.652 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.528      ; 2.210      ;
; 1.658 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.461      ; 2.149      ;
; 1.659 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.461      ; 2.150      ;
; 1.671 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.528      ; 2.229      ;
; 1.679 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.519      ; 2.228      ;
; 1.688 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.527      ; 2.245      ;
; 1.695 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.528      ; 2.253      ;
; 1.700 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.463      ; 2.193      ;
; 1.707 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.468      ; 2.205      ;
; 1.708 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.468      ; 2.206      ;
; 1.717 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.468      ; 2.215      ;
; 1.718 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.465      ; 2.213      ;
; 1.719 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.465      ; 2.214      ;
; 1.737 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.465      ; 2.232      ;
; 1.738 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.465      ; 2.233      ;
; 1.761 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.465      ; 2.256      ;
; 1.762 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.465      ; 2.257      ;
; 1.767 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.526      ; 2.323      ;
; 1.772 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.524      ; 2.326      ;
; 1.778 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.523      ; 2.331      ;
; 1.783 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.521      ; 2.334      ;
; 1.797 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.523      ; 2.350      ;
; 1.802 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.521      ; 2.353      ;
; 1.809 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.463      ; 2.302      ;
; 1.821 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.523      ; 2.374      ;
; 1.826 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5]                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.521      ; 2.377      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.041     ; 1.273      ;
; -0.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.273      ;
; -0.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.041     ; 1.273      ;
; -0.327 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.273      ;
; -0.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.271      ;
; -0.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.271      ;
; -0.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.271      ;
; -0.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.271      ;
; -0.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.271      ;
; -0.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.271      ;
; -0.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.271      ;
; -0.310 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.271      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.023     ; 1.206      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.242 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.025     ; 1.204      ;
; -0.235 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.181      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.029     ; 1.190      ;
; -0.230 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.030     ; 1.187      ;
; -0.218 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.171      ;
; -0.218 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.034     ; 1.171      ;
; -0.218 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.034     ; 1.171      ;
; -0.218 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.179      ;
; -0.218 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.179      ;
; -0.218 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.179      ;
; -0.218 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.179      ;
; -0.218 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.179      ;
; -0.218 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.179      ;
; -0.218 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.179      ;
; -0.218 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.026     ; 1.179      ;
; -0.211 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.162      ;
; -0.211 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.162      ;
; -0.211 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.162      ;
; -0.211 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.162      ;
; -0.211 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.162      ;
; -0.211 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.162      ;
; -0.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.146      ;
; -0.190 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.040     ; 1.137      ;
; -0.190 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.040     ; 1.137      ;
; -0.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.038     ; 1.101      ;
; -0.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.101      ;
; -0.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.101      ;
; -0.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.101      ;
; -0.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.101      ;
; -0.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.101      ;
; -0.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.101      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.090 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.036      ;
; -0.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.011      ;
; -0.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.011      ;
; -0.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.011      ;
; -0.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.011      ;
; -0.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.011      ;
; -0.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.011      ;
; -0.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.011      ;
; -0.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.011      ;
; -0.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.011      ;
; -0.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.038     ; 1.011      ;
; -0.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.011      ;
; -0.062 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.011      ;
; -0.060 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.038     ; 1.009      ;
; -0.060 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.009      ;
; -0.060 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.009      ;
; -0.060 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.009      ;
; -0.060 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.009      ;
; -0.060 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.009      ;
; -0.060 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.009      ;
; -0.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.028     ; 1.004      ;
; -0.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.028     ; 1.004      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.212 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.505      ; 1.270      ;
; 0.212 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.505      ; 1.270      ;
; 0.212 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.505      ; 1.270      ;
; 0.212 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.505      ; 1.270      ;
; 0.212 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.505      ; 1.270      ;
; 0.212 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.505      ; 1.270      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.626      ; 1.089      ;
; 0.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.626      ; 1.089      ;
; 0.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.626      ; 1.089      ;
; 0.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.626      ; 1.089      ;
; 0.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.626      ; 1.089      ;
; 0.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.626      ; 1.089      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.521 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.735 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.856      ;
; 0.735 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.856      ;
; 0.735 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.856      ;
; 0.735 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.856      ;
; 0.735 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.856      ;
; 0.748 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.034      ; 0.866      ;
; 0.748 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.866      ;
; 0.748 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.866      ;
; 0.748 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.866      ;
; 0.748 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.866      ;
; 0.748 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.866      ;
; 0.748 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.866      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.866      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.866      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.866      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.866      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.866      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.866      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.866      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.866      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.867      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.034      ; 0.867      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.867      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.867      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.031      ; 0.879      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.031      ; 0.879      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.031      ; 0.879      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.031      ; 0.879      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.031      ; 0.879      ;
; 0.764 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.031      ; 0.879      ;
; 0.823 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.034      ; 0.941      ;
; 0.823 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.941      ;
; 0.823 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.941      ;
; 0.823 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.941      ;
; 0.823 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.941      ;
; 0.823 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.941      ;
; 0.823 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.941      ;
; 0.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.032      ; 0.974      ;
; 0.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.032      ; 0.974      ;
; 0.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.981      ;
; 0.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.981      ;
; 0.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.981      ;
; 0.862 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.981      ;
; 0.872 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.993      ;
; 0.872 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.993      ;
; 0.872 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.993      ;
; 0.872 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.993      ;
; 0.872 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.993      ;
; 0.872 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.993      ;
; 0.878 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.038      ; 1.000      ;
; 0.878 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.038      ; 1.000      ;
; 0.878 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.038      ; 1.000      ;
; 0.883 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.043      ; 1.010      ;
; 0.885 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.015      ;
; 0.885 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.015      ;
; 0.885 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.015      ;
; 0.885 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.015      ;
; 0.885 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.015      ;
; 0.885 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.015      ;
; 0.885 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.015      ;
; 0.885 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.015      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.885 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.044      ; 1.013      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.048      ; 1.023      ;
; 0.893 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.049      ; 1.026      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                           ;
+-------------------------------------------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                                                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                                ; -37.103  ; 0.186 ; -1.902   ; 0.349   ; -3.000              ;
;  clk                                                                                            ; -4.318   ; 0.186 ; -1.902   ; 0.521   ; -3.000              ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -37.103  ; 0.322 ; N/A      ; N/A     ; 0.345               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.592   ; 0.187 ; -0.746   ; 0.349   ; -1.487              ;
; Design-wide TNS                                                                                 ; -860.012 ; 0.0   ; -153.447 ; 0.0     ; -350.958            ;
;  clk                                                                                            ; -589.873 ; 0.000 ; -148.971 ; 0.000   ; -342.036            ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -261.547 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -8.592   ; 0.000 ; -4.476   ; 0.000   ; -8.922              ;
+-------------------------------------------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; keys_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; 3762         ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                                                                            ; 1            ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 8            ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; 3762         ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                                                                            ; 1            ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 8            ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 116      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 116      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; Target                                                                                         ; Clock                                                                                          ; Type ; Status      ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; clk                                                                                            ; clk                                                                                            ; Base ; Constrained ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; Constrained ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition
    Info: Processing started: Wed Apr 10 15:23:35 2024
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 9 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'd:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -37.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -37.103            -261.547 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
    Info (332119):    -4.318            -589.873 clk 
    Info (332119):    -2.592              -8.592 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
    Info (332119):     0.455               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.985               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -1.902
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.902            -148.971 clk 
    Info (332119):    -0.746              -4.476 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.966
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.966               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.218               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -342.036 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.473               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -33.955
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -33.955            -239.219 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
    Info (332119):    -3.890            -537.696 clk 
    Info (332119):    -2.373              -7.663 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.812               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -1.710
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.710            -133.205 clk 
    Info (332119):    -0.609              -3.654 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.761
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.761               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.124               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -342.036 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.345               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.175            -105.941 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
    Info (332119):    -1.304            -129.377 clk 
    Info (332119):    -0.624              -0.624 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.187               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.322               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -0.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.327             -16.375 clk 
    Info (332119):     0.212               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.349               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.521               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -298.146 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.348               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4786 megabytes
    Info: Processing ended: Wed Apr 10 15:23:37 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


