TimeQuest Timing Analyzer report for DE2_USB_API
Sat May 28 14:55:00 2011
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock1'
 13. Slow Model Hold: 'clock1'
 14. Slow Model Recovery: 'clock1'
 15. Slow Model Removal: 'clock1'
 16. Slow Model Minimum Pulse Width: 'clock1'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clock1'
 33. Fast Model Hold: 'clock1'
 34. Fast Model Recovery: 'clock1'
 35. Fast Model Removal: 'clock1'
 36. Fast Model Minimum Pulse Width: 'clock1'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Progagation Delay
 53. Minimum Progagation Delay
 54. Setup Transfers
 55. Hold Transfers
 56. Recovery Transfers
 57. Removal Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_USB_API                                                     ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; DE2_USB_API.sdc ; OK     ; Sat May 28 14:54:41 2011 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clock1     ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { OSC_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 76.95 MHz ; 76.95 MHz       ; clock1     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 7.004 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; -0.020 ; -0.020        ;
+--------+--------+---------------+


+---------------------------------+
; Slow Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 18.395 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.700 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; clock1 ; 7.873 ; 0.000                 ;
+--------+-------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock1'                                                                                                                 ;
+-------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 7.004 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.040      ; 13.072     ;
; 7.129 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 12.960     ;
; 7.181 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 12.908     ;
; 7.219 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 12.870     ;
; 7.320 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 12.769     ;
; 7.394 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 12.695     ;
; 7.532 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 12.557     ;
; 7.597 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[120] ; clock1       ; clock1      ; 20.000       ; 0.040      ; 12.479     ;
; 7.648 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.026      ; 12.414     ;
; 7.709 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[118] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 12.380     ;
; 7.765 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.041      ; 12.312     ;
; 7.773 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.302     ;
; 7.786 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[119] ; clock1       ; clock1      ; 20.000       ; 0.040      ; 12.290     ;
; 7.798 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.041      ; 12.279     ;
; 7.825 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.250     ;
; 7.826 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.026      ; 12.236     ;
; 7.854 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[116] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 12.235     ;
; 7.863 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.212     ;
; 7.890 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 12.200     ;
; 7.893 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[117] ; clock1       ; clock1      ; 20.000       ; 0.040      ; 12.183     ;
; 7.897 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.026      ; 12.165     ;
; 7.923 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 12.167     ;
; 7.942 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.041      ; 12.135     ;
; 7.942 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 12.148     ;
; 7.946 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.026      ; 12.116     ;
; 7.951 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.124     ;
; 7.964 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.111     ;
; 7.975 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 12.115     ;
; 7.980 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 12.110     ;
; 8.000 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.026      ; 12.062     ;
; 8.002 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.026      ; 12.060     ;
; 8.003 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.072     ;
; 8.013 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 12.077     ;
; 8.021 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[115] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 12.068     ;
; 8.022 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.053     ;
; 8.038 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.037     ;
; 8.041 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.034     ;
; 8.060 ; matrix_mult:matrix1|temp[10] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.051      ; 12.027     ;
; 8.064 ; matrix_mult:matrix1|temp[11] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.037      ; 12.009     ;
; 8.067 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 12.023     ;
; 8.071 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.004     ;
; 8.074 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 12.001     ;
; 8.076 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[110] ; clock1       ; clock1      ; 20.000       ; 0.037      ; 11.997     ;
; 8.077 ; CMD_Decode:u5|oSR_Select[0]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 1.394      ; 13.353     ;
; 8.081 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 12.009     ;
; 8.087 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[112] ; clock1       ; clock1      ; 20.000       ; 0.040      ; 11.989     ;
; 8.091 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[114] ; clock1       ; clock1      ; 20.000       ; 0.053      ; 11.998     ;
; 8.112 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.963     ;
; 8.114 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.976     ;
; 8.119 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.971     ;
; 8.123 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.952     ;
; 8.125 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.950     ;
; 8.127 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.948     ;
; 8.142 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.933     ;
; 8.151 ; matrix_mult:matrix1|temp[15] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.051      ; 11.936     ;
; 8.155 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.935     ;
; 8.157 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.933     ;
; 8.161 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.914     ;
; 8.176 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[113] ; clock1       ; clock1      ; 20.000       ; 0.040      ; 11.900     ;
; 8.176 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.899     ;
; 8.177 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.898     ;
; 8.179 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.896     ;
; 8.183 ; matrix_mult:matrix1|temp[6]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.041      ; 11.894     ;
; 8.185 ; matrix_mult:matrix1|temp[10] ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.064      ; 11.915     ;
; 8.188 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.902     ;
; 8.189 ; matrix_mult:matrix1|temp[11] ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 11.897     ;
; 8.202 ; CMD_Decode:u5|oSR_Select[0]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 1.407      ; 13.241     ;
; 8.213 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.862     ;
; 8.215 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.860     ;
; 8.216 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.859     ;
; 8.217 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.858     ;
; 8.237 ; matrix_mult:matrix1|temp[10] ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.064      ; 11.863     ;
; 8.241 ; matrix_mult:matrix1|temp[11] ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 11.845     ;
; 8.241 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[120] ; clock1       ; clock1      ; 20.000       ; 0.026      ; 11.821     ;
; 8.254 ; CMD_Decode:u5|oSR_Select[0]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 1.407      ; 13.189     ;
; 8.258 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.832     ;
; 8.262 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.813     ;
; 8.272 ; matrix_mult:matrix1|temp[13] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.026      ; 11.790     ;
; 8.275 ; matrix_mult:matrix1|temp[10] ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.064      ; 11.825     ;
; 8.276 ; matrix_mult:matrix1|temp[15] ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.064      ; 11.824     ;
; 8.279 ; matrix_mult:matrix1|temp[11] ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 11.807     ;
; 8.287 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.788     ;
; 8.292 ; CMD_Decode:u5|oSR_Select[0]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 1.407      ; 13.151     ;
; 8.293 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.797     ;
; 8.306 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[111] ; clock1       ; clock1      ; 20.000       ; 0.037      ; 11.767     ;
; 8.308 ; matrix_mult:matrix1|temp[6]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.782     ;
; 8.316 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.759     ;
; 8.318 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.757     ;
; 8.326 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.764     ;
; 8.328 ; matrix_mult:matrix1|temp[15] ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.064      ; 11.772     ;
; 8.332 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.758     ;
; 8.336 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.739     ;
; 8.353 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[118] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.722     ;
; 8.354 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 11.721     ;
; 8.358 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[120] ; clock1       ; clock1      ; 20.000       ; 0.041      ; 11.719     ;
; 8.360 ; matrix_mult:matrix1|temp[6]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.054      ; 11.730     ;
; 8.366 ; matrix_mult:matrix1|temp[15] ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.064      ; 11.734     ;
; 8.371 ; matrix_mult:matrix1|temp[14] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.026      ; 11.691     ;
; 8.376 ; matrix_mult:matrix1|temp[10] ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.064      ; 11.724     ;
; 8.380 ; matrix_mult:matrix1|temp[11] ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 11.706     ;
+-------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock1'                                                                                                                                                       ;
+--------+-------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.020 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[2] ; matrix_mult:matrix1|temp[2]                    ; clock1       ; clock1      ; 0.000        ; 1.354      ; 1.600      ;
; 0.071  ; matrix_reset                                    ; matrix_mult:matrix1|opb[86]                    ; clock1       ; clock1      ; 0.000        ; 1.349      ; 1.686      ;
; 0.071  ; matrix_reset                                    ; matrix_mult:matrix1|opb[87]                    ; clock1       ; clock1      ; 0.000        ; 1.349      ; 1.686      ;
; 0.071  ; matrix_reset                                    ; matrix_mult:matrix1|opb[92]                    ; clock1       ; clock1      ; 0.000        ; 1.349      ; 1.686      ;
; 0.071  ; matrix_reset                                    ; matrix_mult:matrix1|opb[98]                    ; clock1       ; clock1      ; 0.000        ; 1.349      ; 1.686      ;
; 0.071  ; matrix_reset                                    ; matrix_mult:matrix1|opb[95]                    ; clock1       ; clock1      ; 0.000        ; 1.349      ; 1.686      ;
; 0.071  ; matrix_reset                                    ; matrix_mult:matrix1|opb[85]                    ; clock1       ; clock1      ; 0.000        ; 1.349      ; 1.686      ;
; 0.071  ; matrix_reset                                    ; matrix_mult:matrix1|opb[90]                    ; clock1       ; clock1      ; 0.000        ; 1.349      ; 1.686      ;
; 0.084  ; matrix_reset                                    ; matrix_mult:matrix1|opb[81]                    ; clock1       ; clock1      ; 0.000        ; 1.344      ; 1.694      ;
; 0.084  ; matrix_reset                                    ; matrix_mult:matrix1|opb[82]                    ; clock1       ; clock1      ; 0.000        ; 1.344      ; 1.694      ;
; 0.084  ; matrix_reset                                    ; matrix_mult:matrix1|opb[75]                    ; clock1       ; clock1      ; 0.000        ; 1.344      ; 1.694      ;
; 0.084  ; matrix_reset                                    ; matrix_mult:matrix1|opb[76]                    ; clock1       ; clock1      ; 0.000        ; 1.344      ; 1.694      ;
; 0.084  ; matrix_reset                                    ; matrix_mult:matrix1|opb[77]                    ; clock1       ; clock1      ; 0.000        ; 1.344      ; 1.694      ;
; 0.084  ; matrix_reset                                    ; matrix_mult:matrix1|opb[78]                    ; clock1       ; clock1      ; 0.000        ; 1.344      ; 1.694      ;
; 0.084  ; matrix_reset                                    ; matrix_mult:matrix1|opb[79]                    ; clock1       ; clock1      ; 0.000        ; 1.344      ; 1.694      ;
; 0.084  ; matrix_reset                                    ; matrix_mult:matrix1|opb[80]                    ; clock1       ; clock1      ; 0.000        ; 1.344      ; 1.694      ;
; 0.137  ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[4] ; matrix_mult:matrix1|temp[4]                    ; clock1       ; clock1      ; 0.000        ; 1.354      ; 1.757      ;
; 0.308  ; matrix_reset                                    ; matrix_mult:matrix1|i[6]                       ; clock1       ; clock1      ; 0.000        ; 1.351      ; 1.925      ;
; 0.308  ; matrix_reset                                    ; matrix_mult:matrix1|i[2]                       ; clock1       ; clock1      ; 0.000        ; 1.351      ; 1.925      ;
; 0.308  ; matrix_reset                                    ; matrix_mult:matrix1|i[1]                       ; clock1       ; clock1      ; 0.000        ; 1.351      ; 1.925      ;
; 0.308  ; matrix_reset                                    ; matrix_mult:matrix1|i[0]                       ; clock1       ; clock1      ; 0.000        ; 1.351      ; 1.925      ;
; 0.308  ; matrix_reset                                    ; matrix_mult:matrix1|i[7]                       ; clock1       ; clock1      ; 0.000        ; 1.351      ; 1.925      ;
; 0.308  ; matrix_reset                                    ; matrix_mult:matrix1|i[4]                       ; clock1       ; clock1      ; 0.000        ; 1.351      ; 1.925      ;
; 0.308  ; matrix_reset                                    ; matrix_mult:matrix1|i[3]                       ; clock1       ; clock1      ; 0.000        ; 1.351      ; 1.925      ;
; 0.361  ; matrix_reset                                    ; matrix_mult:matrix1|opb[99]                    ; clock1       ; clock1      ; 0.000        ; 1.346      ; 1.973      ;
; 0.361  ; matrix_reset                                    ; matrix_mult:matrix1|opb[100]                   ; clock1       ; clock1      ; 0.000        ; 1.346      ; 1.973      ;
; 0.361  ; matrix_reset                                    ; matrix_mult:matrix1|opb[101]                   ; clock1       ; clock1      ; 0.000        ; 1.346      ; 1.973      ;
; 0.361  ; matrix_reset                                    ; matrix_mult:matrix1|opb[102]                   ; clock1       ; clock1      ; 0.000        ; 1.346      ; 1.973      ;
; 0.361  ; matrix_reset                                    ; matrix_mult:matrix1|opb[103]                   ; clock1       ; clock1      ; 0.000        ; 1.346      ; 1.973      ;
; 0.361  ; matrix_reset                                    ; matrix_mult:matrix1|opb[96]                    ; clock1       ; clock1      ; 0.000        ; 1.346      ; 1.973      ;
; 0.369  ; matrix_reset                                    ; matrix_mult:matrix1|opb[118]                   ; clock1       ; clock1      ; 0.000        ; 1.343      ; 1.978      ;
; 0.369  ; matrix_reset                                    ; matrix_mult:matrix1|opb[115]                   ; clock1       ; clock1      ; 0.000        ; 1.343      ; 1.978      ;
; 0.369  ; matrix_reset                                    ; matrix_mult:matrix1|opb[113]                   ; clock1       ; clock1      ; 0.000        ; 1.343      ; 1.978      ;
; 0.369  ; matrix_reset                                    ; matrix_mult:matrix1|opb[114]                   ; clock1       ; clock1      ; 0.000        ; 1.343      ; 1.978      ;
; 0.369  ; matrix_reset                                    ; matrix_mult:matrix1|opb[116]                   ; clock1       ; clock1      ; 0.000        ; 1.343      ; 1.978      ;
; 0.369  ; matrix_reset                                    ; matrix_mult:matrix1|opb[119]                   ; clock1       ; clock1      ; 0.000        ; 1.343      ; 1.978      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[127]                   ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[89]                    ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[64]                    ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[65]                    ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[67]                    ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[70]                    ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[71]                    ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[72]                    ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[74]                    ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.381  ; matrix_reset                                    ; matrix_mult:matrix1|opb[104]                   ; clock1       ; clock1      ; 0.000        ; 1.339      ; 1.986      ;
; 0.391  ; sss.000                                         ; sss.000                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sss.100                                         ; sss.100                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_enable                                   ; matrix_enable                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Flash:u2|Flash_Controller:u1|ST.P5        ; Multi_Flash:u2|Flash_Controller:u1|ST.P5       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Flash:u2|Flash_Controller:u1|mStart       ; Multi_Flash:u2|Flash_Controller:u1|mStart      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|oFL_Select[0]                     ; CMD_Decode:u5|oFL_Select[0]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|oFL_Start                         ; CMD_Decode:u5|oFL_Start                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_FLASH                           ; CMD_Decode:u5|f_FLASH                          ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mFL_ST.111                        ; CMD_Decode:u5|mFL_ST.111                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mFL_ST.000                        ; CMD_Decode:u5|mFL_ST.000                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mFL_ST.101                        ; CMD_Decode:u5|mFL_ST.101                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mFL_ST.011                        ; CMD_Decode:u5|mFL_ST.011                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mFL_ST.001                        ; CMD_Decode:u5|mFL_ST.001                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Flash:u2|Flash_Controller:u1|mFinish      ; Multi_Flash:u2|Flash_Controller:u1|mFinish     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0] ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|oSR_TXD_Start                     ; CMD_Decode:u5|oSR_TXD_Start                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|oFL_TXD_Start                     ; CMD_Decode:u5|oFL_TXD_Start                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_SRAM                            ; CMD_Decode:u5|f_SRAM                           ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSR_ST.101                        ; CMD_Decode:u5|mSR_ST.101                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSR_ST.000                        ; CMD_Decode:u5|mSR_ST.000                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSR_ST.011                        ; CMD_Decode:u5|mSR_ST.011                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSR_WRn                           ; CMD_Decode:u5|mSR_WRn                          ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_LED                             ; CMD_Decode:u5|f_LED                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sistem_ready                                    ; sistem_ready                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|ready                       ; matrix_mult:matrix1|ready                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|state.00000000              ; matrix_mult:matrix1|state.00000000             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|state.11111111              ; matrix_mult:matrix1|state.11111111             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|i[5]                        ; matrix_mult:matrix1|i[5]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|i[6]                        ; matrix_mult:matrix1|i[6]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|i[2]                        ; matrix_mult:matrix1|i[2]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|i[1]                        ; matrix_mult:matrix1|i[1]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|i[0]                        ; matrix_mult:matrix1|i[0]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|i[7]                        ; matrix_mult:matrix1|i[7]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|i[4]                        ; matrix_mult:matrix1|i[4]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|i[3]                        ; matrix_mult:matrix1|i[3]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|cursor[4]                   ; matrix_mult:matrix1|cursor[4]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|cursor[3]                   ; matrix_mult:matrix1|cursor[3]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|cursor[2]                   ; matrix_mult:matrix1|cursor[2]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|cursor[1]                   ; matrix_mult:matrix1|cursor[1]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|cursor[0]                   ; matrix_mult:matrix1|cursor[0]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|cursor[7]                   ; matrix_mult:matrix1|cursor[7]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|cursor[5]                   ; matrix_mult:matrix1|cursor[5]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|cursor[6]                   ; matrix_mult:matrix1|cursor[6]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|state.11010101              ; matrix_mult:matrix1|state.11010101             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|state.01010001              ; matrix_mult:matrix1|state.01010001             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|state.01111001              ; matrix_mult:matrix1|state.01111001             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|state.01000111              ; matrix_mult:matrix1|state.01000111             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|fpu_reset                   ; matrix_mult:matrix1|fpu_reset                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|enable_fpu                  ; matrix_mult:matrix1|enable_fpu                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|fpu_op[1]                   ; matrix_mult:matrix1|fpu_op[1]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|fpu_op[0]                   ; matrix_mult:matrix1|fpu_op[0]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|Xwe                         ; matrix_mult:matrix1|Xwe                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|Xaddr[0]                    ; matrix_mult:matrix1|Xaddr[0]                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; matrix_mult:matrix1|Xaddr[1]                    ; matrix_mult:matrix1|Xaddr[1]                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock1'                                                                                                    ;
+--------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.395 ; matrix_reset ; matrix_mult:matrix1|state.01111001 ; clock1       ; clock1      ; 20.000       ; 1.296      ; 2.937      ;
; 18.395 ; matrix_reset ; matrix_mult:matrix1|state.01100111 ; clock1       ; clock1      ; 20.000       ; 1.296      ; 2.937      ;
; 18.395 ; matrix_reset ; matrix_mult:matrix1|state.01111010 ; clock1       ; clock1      ; 20.000       ; 1.296      ; 2.937      ;
; 18.413 ; matrix_reset ; matrix_mult:matrix1|state.00001110 ; clock1       ; clock1      ; 20.000       ; 1.307      ; 2.930      ;
; 18.413 ; matrix_reset ; matrix_mult:matrix1|state.00110100 ; clock1       ; clock1      ; 20.000       ; 1.307      ; 2.930      ;
; 18.413 ; matrix_reset ; matrix_mult:matrix1|state.00110011 ; clock1       ; clock1      ; 20.000       ; 1.307      ; 2.930      ;
; 18.426 ; matrix_reset ; matrix_mult:matrix1|busy           ; clock1       ; clock1      ; 20.000       ; 1.305      ; 2.915      ;
; 18.651 ; matrix_reset ; matrix_mult:matrix1|state.00110010 ; clock1       ; clock1      ; 20.000       ; 1.309      ; 2.694      ;
; 18.651 ; matrix_reset ; matrix_mult:matrix1|state.00000101 ; clock1       ; clock1      ; 20.000       ; 1.309      ; 2.694      ;
; 18.651 ; matrix_reset ; matrix_mult:matrix1|state.11010100 ; clock1       ; clock1      ; 20.000       ; 1.309      ; 2.694      ;
; 18.651 ; matrix_reset ; matrix_mult:matrix1|state.01010001 ; clock1       ; clock1      ; 20.000       ; 1.309      ; 2.694      ;
; 18.651 ; matrix_reset ; matrix_mult:matrix1|state.11111001 ; clock1       ; clock1      ; 20.000       ; 1.309      ; 2.694      ;
; 18.651 ; matrix_reset ; matrix_mult:matrix1|state.11011000 ; clock1       ; clock1      ; 20.000       ; 1.309      ; 2.694      ;
; 18.672 ; matrix_reset ; matrix_mult:matrix1|state.00001111 ; clock1       ; clock1      ; 20.000       ; 1.311      ; 2.675      ;
; 18.672 ; matrix_reset ; matrix_mult:matrix1|state.00000000 ; clock1       ; clock1      ; 20.000       ; 1.312      ; 2.676      ;
; 18.672 ; matrix_reset ; matrix_mult:matrix1|state.11111111 ; clock1       ; clock1      ; 20.000       ; 1.312      ; 2.676      ;
; 18.672 ; matrix_reset ; matrix_mult:matrix1|state.00000001 ; clock1       ; clock1      ; 20.000       ; 1.312      ; 2.676      ;
; 18.672 ; matrix_reset ; matrix_mult:matrix1|enable_fpu     ; clock1       ; clock1      ; 20.000       ; 1.311      ; 2.675      ;
; 18.672 ; matrix_reset ; matrix_mult:matrix1|state.01010000 ; clock1       ; clock1      ; 20.000       ; 1.312      ; 2.676      ;
; 18.672 ; matrix_reset ; matrix_mult:matrix1|state.00000010 ; clock1       ; clock1      ; 20.000       ; 1.312      ; 2.676      ;
; 18.705 ; matrix_reset ; matrix_mult:matrix1|ready          ; clock1       ; clock1      ; 20.000       ; 1.314      ; 2.645      ;
; 18.744 ; matrix_reset ; matrix_mult:matrix1|state.01011010 ; clock1       ; clock1      ; 20.000       ; 1.349      ; 2.641      ;
; 18.744 ; matrix_reset ; matrix_mult:matrix1|state.00110110 ; clock1       ; clock1      ; 20.000       ; 1.349      ; 2.641      ;
; 18.744 ; matrix_reset ; matrix_mult:matrix1|state.01111000 ; clock1       ; clock1      ; 20.000       ; 1.349      ; 2.641      ;
; 18.750 ; matrix_reset ; matrix_mult:matrix1|state.01100110 ; clock1       ; clock1      ; 20.000       ; 1.324      ; 2.610      ;
; 19.027 ; matrix_reset ; matrix_mult:matrix1|state.01100100 ; clock1       ; clock1      ; 20.000       ; 1.328      ; 2.337      ;
; 19.027 ; matrix_reset ; matrix_mult:matrix1|state.00000011 ; clock1       ; clock1      ; 20.000       ; 1.328      ; 2.337      ;
; 19.027 ; matrix_reset ; matrix_mult:matrix1|state.01100101 ; clock1       ; clock1      ; 20.000       ; 1.328      ; 2.337      ;
; 19.027 ; matrix_reset ; matrix_mult:matrix1|state.01111100 ; clock1       ; clock1      ; 20.000       ; 1.328      ; 2.337      ;
; 19.040 ; matrix_reset ; matrix_mult:matrix1|state.00000100 ; clock1       ; clock1      ; 20.000       ; 1.336      ; 2.332      ;
; 19.040 ; matrix_reset ; matrix_mult:matrix1|state.00111110 ; clock1       ; clock1      ; 20.000       ; 1.336      ; 2.332      ;
; 19.040 ; matrix_reset ; matrix_mult:matrix1|state.11010010 ; clock1       ; clock1      ; 20.000       ; 1.336      ; 2.332      ;
; 19.070 ; matrix_reset ; matrix_mult:matrix1|state.00000111 ; clock1       ; clock1      ; 20.000       ; 1.341      ; 2.307      ;
; 19.070 ; matrix_reset ; matrix_mult:matrix1|state.00000110 ; clock1       ; clock1      ; 20.000       ; 1.341      ; 2.307      ;
; 19.070 ; matrix_reset ; matrix_mult:matrix1|state.01011001 ; clock1       ; clock1      ; 20.000       ; 1.341      ; 2.307      ;
; 19.070 ; matrix_reset ; matrix_mult:matrix1|state.00001101 ; clock1       ; clock1      ; 20.000       ; 1.341      ; 2.307      ;
; 19.070 ; matrix_reset ; matrix_mult:matrix1|state.11010101 ; clock1       ; clock1      ; 20.000       ; 1.341      ; 2.307      ;
; 19.070 ; matrix_reset ; matrix_mult:matrix1|state.01000111 ; clock1       ; clock1      ; 20.000       ; 1.341      ; 2.307      ;
; 19.070 ; matrix_reset ; matrix_mult:matrix1|state.11010011 ; clock1       ; clock1      ; 20.000       ; 1.341      ; 2.307      ;
; 19.070 ; matrix_reset ; matrix_mult:matrix1|state.01000110 ; clock1       ; clock1      ; 20.000       ; 1.341      ; 2.307      ;
+--------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock1'                                                                                                    ;
+-------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.700 ; matrix_reset ; matrix_mult:matrix1|state.00000111 ; clock1       ; clock1      ; 0.000        ; 1.341      ; 2.307      ;
; 0.700 ; matrix_reset ; matrix_mult:matrix1|state.00000110 ; clock1       ; clock1      ; 0.000        ; 1.341      ; 2.307      ;
; 0.700 ; matrix_reset ; matrix_mult:matrix1|state.01011001 ; clock1       ; clock1      ; 0.000        ; 1.341      ; 2.307      ;
; 0.700 ; matrix_reset ; matrix_mult:matrix1|state.00001101 ; clock1       ; clock1      ; 0.000        ; 1.341      ; 2.307      ;
; 0.700 ; matrix_reset ; matrix_mult:matrix1|state.11010101 ; clock1       ; clock1      ; 0.000        ; 1.341      ; 2.307      ;
; 0.700 ; matrix_reset ; matrix_mult:matrix1|state.01000111 ; clock1       ; clock1      ; 0.000        ; 1.341      ; 2.307      ;
; 0.700 ; matrix_reset ; matrix_mult:matrix1|state.11010011 ; clock1       ; clock1      ; 0.000        ; 1.341      ; 2.307      ;
; 0.700 ; matrix_reset ; matrix_mult:matrix1|state.01000110 ; clock1       ; clock1      ; 0.000        ; 1.341      ; 2.307      ;
; 0.730 ; matrix_reset ; matrix_mult:matrix1|state.00000100 ; clock1       ; clock1      ; 0.000        ; 1.336      ; 2.332      ;
; 0.730 ; matrix_reset ; matrix_mult:matrix1|state.00111110 ; clock1       ; clock1      ; 0.000        ; 1.336      ; 2.332      ;
; 0.730 ; matrix_reset ; matrix_mult:matrix1|state.11010010 ; clock1       ; clock1      ; 0.000        ; 1.336      ; 2.332      ;
; 0.743 ; matrix_reset ; matrix_mult:matrix1|state.01100100 ; clock1       ; clock1      ; 0.000        ; 1.328      ; 2.337      ;
; 0.743 ; matrix_reset ; matrix_mult:matrix1|state.00000011 ; clock1       ; clock1      ; 0.000        ; 1.328      ; 2.337      ;
; 0.743 ; matrix_reset ; matrix_mult:matrix1|state.01100101 ; clock1       ; clock1      ; 0.000        ; 1.328      ; 2.337      ;
; 0.743 ; matrix_reset ; matrix_mult:matrix1|state.01111100 ; clock1       ; clock1      ; 0.000        ; 1.328      ; 2.337      ;
; 1.020 ; matrix_reset ; matrix_mult:matrix1|state.01100110 ; clock1       ; clock1      ; 0.000        ; 1.324      ; 2.610      ;
; 1.026 ; matrix_reset ; matrix_mult:matrix1|state.01011010 ; clock1       ; clock1      ; 0.000        ; 1.349      ; 2.641      ;
; 1.026 ; matrix_reset ; matrix_mult:matrix1|state.00110110 ; clock1       ; clock1      ; 0.000        ; 1.349      ; 2.641      ;
; 1.026 ; matrix_reset ; matrix_mult:matrix1|state.01111000 ; clock1       ; clock1      ; 0.000        ; 1.349      ; 2.641      ;
; 1.065 ; matrix_reset ; matrix_mult:matrix1|ready          ; clock1       ; clock1      ; 0.000        ; 1.314      ; 2.645      ;
; 1.098 ; matrix_reset ; matrix_mult:matrix1|state.00001111 ; clock1       ; clock1      ; 0.000        ; 1.311      ; 2.675      ;
; 1.098 ; matrix_reset ; matrix_mult:matrix1|state.00000000 ; clock1       ; clock1      ; 0.000        ; 1.312      ; 2.676      ;
; 1.098 ; matrix_reset ; matrix_mult:matrix1|state.11111111 ; clock1       ; clock1      ; 0.000        ; 1.312      ; 2.676      ;
; 1.098 ; matrix_reset ; matrix_mult:matrix1|state.00000001 ; clock1       ; clock1      ; 0.000        ; 1.312      ; 2.676      ;
; 1.098 ; matrix_reset ; matrix_mult:matrix1|enable_fpu     ; clock1       ; clock1      ; 0.000        ; 1.311      ; 2.675      ;
; 1.098 ; matrix_reset ; matrix_mult:matrix1|state.01010000 ; clock1       ; clock1      ; 0.000        ; 1.312      ; 2.676      ;
; 1.098 ; matrix_reset ; matrix_mult:matrix1|state.00000010 ; clock1       ; clock1      ; 0.000        ; 1.312      ; 2.676      ;
; 1.119 ; matrix_reset ; matrix_mult:matrix1|state.00110010 ; clock1       ; clock1      ; 0.000        ; 1.309      ; 2.694      ;
; 1.119 ; matrix_reset ; matrix_mult:matrix1|state.00000101 ; clock1       ; clock1      ; 0.000        ; 1.309      ; 2.694      ;
; 1.119 ; matrix_reset ; matrix_mult:matrix1|state.11010100 ; clock1       ; clock1      ; 0.000        ; 1.309      ; 2.694      ;
; 1.119 ; matrix_reset ; matrix_mult:matrix1|state.01010001 ; clock1       ; clock1      ; 0.000        ; 1.309      ; 2.694      ;
; 1.119 ; matrix_reset ; matrix_mult:matrix1|state.11111001 ; clock1       ; clock1      ; 0.000        ; 1.309      ; 2.694      ;
; 1.119 ; matrix_reset ; matrix_mult:matrix1|state.11011000 ; clock1       ; clock1      ; 0.000        ; 1.309      ; 2.694      ;
; 1.344 ; matrix_reset ; matrix_mult:matrix1|busy           ; clock1       ; clock1      ; 0.000        ; 1.305      ; 2.915      ;
; 1.357 ; matrix_reset ; matrix_mult:matrix1|state.00001110 ; clock1       ; clock1      ; 0.000        ; 1.307      ; 2.930      ;
; 1.357 ; matrix_reset ; matrix_mult:matrix1|state.00110100 ; clock1       ; clock1      ; 0.000        ; 1.307      ; 2.930      ;
; 1.357 ; matrix_reset ; matrix_mult:matrix1|state.00110011 ; clock1       ; clock1      ; 0.000        ; 1.307      ; 2.930      ;
; 1.375 ; matrix_reset ; matrix_mult:matrix1|state.01111001 ; clock1       ; clock1      ; 0.000        ; 1.296      ; 2.937      ;
; 1.375 ; matrix_reset ; matrix_mult:matrix1|state.01100111 ; clock1       ; clock1      ; 0.000        ; 1.296      ; 2.937      ;
; 1.375 ; matrix_reset ; matrix_mult:matrix1|state.01111010 ; clock1       ; clock1      ; 0.000        ; 1.296      ; 2.937      ;
+-------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock1'                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg33 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg33 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg34 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg34 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg35 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg35 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg5 ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DPDT_SW[*]   ; clock1     ; 0.133  ; 0.133  ; Rise       ; clock1          ;
;  DPDT_SW[0]  ; clock1     ; 0.133  ; 0.133  ; Rise       ; clock1          ;
;  DPDT_SW[1]  ; clock1     ; 0.077  ; 0.077  ; Rise       ; clock1          ;
;  DPDT_SW[2]  ; clock1     ; -0.122 ; -0.122 ; Rise       ; clock1          ;
;  DPDT_SW[3]  ; clock1     ; -0.899 ; -0.899 ; Rise       ; clock1          ;
;  DPDT_SW[4]  ; clock1     ; -0.958 ; -0.958 ; Rise       ; clock1          ;
;  DPDT_SW[5]  ; clock1     ; -0.835 ; -0.835 ; Rise       ; clock1          ;
;  DPDT_SW[6]  ; clock1     ; -0.608 ; -0.608 ; Rise       ; clock1          ;
;  DPDT_SW[7]  ; clock1     ; -0.590 ; -0.590 ; Rise       ; clock1          ;
; FL_DQ[*]     ; clock1     ; 3.880  ; 3.880  ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 3.623  ; 3.623  ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 3.777  ; 3.777  ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 3.685  ; 3.685  ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 3.792  ; 3.792  ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 3.872  ; 3.872  ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 3.871  ; 3.871  ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 3.864  ; 3.864  ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 3.880  ; 3.880  ; Rise       ; clock1          ;
; KEY[*]       ; clock1     ; 9.885  ; 9.885  ; Rise       ; clock1          ;
;  KEY[0]      ; clock1     ; 9.885  ; 9.885  ; Rise       ; clock1          ;
;  KEY[1]      ; clock1     ; 5.840  ; 5.840  ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 15.596 ; 15.596 ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 15.596 ; 15.596 ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 15.057 ; 15.057 ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 15.482 ; 15.482 ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 15.184 ; 15.184 ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 14.653 ; 14.653 ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 14.299 ; 14.299 ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 14.706 ; 14.706 ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 14.136 ; 14.136 ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 14.310 ; 14.310 ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 13.835 ; 13.835 ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 13.887 ; 13.887 ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 13.845 ; 13.845 ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 13.902 ; 13.902 ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 13.906 ; 13.906 ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 13.791 ; 13.791 ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 13.734 ; 13.734 ; Rise       ; clock1          ;
; TCK          ; clock1     ; 1.715  ; 1.715  ; Rise       ; clock1          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DPDT_SW[*]   ; clock1     ; 1.188  ; 1.188  ; Rise       ; clock1          ;
;  DPDT_SW[0]  ; clock1     ; 0.097  ; 0.097  ; Rise       ; clock1          ;
;  DPDT_SW[1]  ; clock1     ; 0.153  ; 0.153  ; Rise       ; clock1          ;
;  DPDT_SW[2]  ; clock1     ; 0.352  ; 0.352  ; Rise       ; clock1          ;
;  DPDT_SW[3]  ; clock1     ; 1.129  ; 1.129  ; Rise       ; clock1          ;
;  DPDT_SW[4]  ; clock1     ; 1.188  ; 1.188  ; Rise       ; clock1          ;
;  DPDT_SW[5]  ; clock1     ; 1.065  ; 1.065  ; Rise       ; clock1          ;
;  DPDT_SW[6]  ; clock1     ; 0.838  ; 0.838  ; Rise       ; clock1          ;
;  DPDT_SW[7]  ; clock1     ; 0.820  ; 0.820  ; Rise       ; clock1          ;
; FL_DQ[*]     ; clock1     ; -3.393 ; -3.393 ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; -3.393 ; -3.393 ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; -3.547 ; -3.547 ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; -3.455 ; -3.455 ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; -3.562 ; -3.562 ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; -3.642 ; -3.642 ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; -3.641 ; -3.641 ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; -3.634 ; -3.634 ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; -3.650 ; -3.650 ; Rise       ; clock1          ;
; KEY[*]       ; clock1     ; -4.389 ; -4.389 ; Rise       ; clock1          ;
;  KEY[0]      ; clock1     ; -6.393 ; -6.393 ; Rise       ; clock1          ;
;  KEY[1]      ; clock1     ; -4.389 ; -4.389 ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; -2.952 ; -2.952 ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; -3.802 ; -3.802 ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; -3.575 ; -3.575 ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; -3.565 ; -3.565 ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; -3.609 ; -3.609 ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; -3.357 ; -3.357 ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; -3.340 ; -3.340 ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; -3.197 ; -3.197 ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; -3.537 ; -3.537 ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; -3.486 ; -3.486 ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; -3.451 ; -3.451 ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; -3.241 ; -3.241 ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; -3.274 ; -3.274 ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; -2.952 ; -2.952 ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; -3.212 ; -3.212 ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; -3.086 ; -3.086 ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; -3.111 ; -3.111 ; Rise       ; clock1          ;
; TCK          ; clock1     ; -1.485 ; -1.485 ; Rise       ; clock1          ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; FL_ADDR[*]     ; clock1     ; 10.089 ; 10.089 ; Rise       ; clock1          ;
;  FL_ADDR[0]    ; clock1     ; 9.680  ; 9.680  ; Rise       ; clock1          ;
;  FL_ADDR[1]    ; clock1     ; 9.874  ; 9.874  ; Rise       ; clock1          ;
;  FL_ADDR[2]    ; clock1     ; 10.089 ; 10.089 ; Rise       ; clock1          ;
;  FL_ADDR[3]    ; clock1     ; 9.494  ; 9.494  ; Rise       ; clock1          ;
;  FL_ADDR[4]    ; clock1     ; 9.926  ; 9.926  ; Rise       ; clock1          ;
;  FL_ADDR[5]    ; clock1     ; 9.775  ; 9.775  ; Rise       ; clock1          ;
;  FL_ADDR[6]    ; clock1     ; 9.934  ; 9.934  ; Rise       ; clock1          ;
;  FL_ADDR[7]    ; clock1     ; 9.232  ; 9.232  ; Rise       ; clock1          ;
;  FL_ADDR[8]    ; clock1     ; 9.457  ; 9.457  ; Rise       ; clock1          ;
;  FL_ADDR[9]    ; clock1     ; 9.888  ; 9.888  ; Rise       ; clock1          ;
;  FL_ADDR[10]   ; clock1     ; 9.940  ; 9.940  ; Rise       ; clock1          ;
;  FL_ADDR[11]   ; clock1     ; 9.906  ; 9.906  ; Rise       ; clock1          ;
;  FL_ADDR[12]   ; clock1     ; 8.873  ; 8.873  ; Rise       ; clock1          ;
;  FL_ADDR[13]   ; clock1     ; 8.985  ; 8.985  ; Rise       ; clock1          ;
;  FL_ADDR[14]   ; clock1     ; 7.787  ; 7.787  ; Rise       ; clock1          ;
;  FL_ADDR[15]   ; clock1     ; 8.268  ; 8.268  ; Rise       ; clock1          ;
;  FL_ADDR[16]   ; clock1     ; 8.143  ; 8.143  ; Rise       ; clock1          ;
;  FL_ADDR[17]   ; clock1     ; 8.127  ; 8.127  ; Rise       ; clock1          ;
;  FL_ADDR[18]   ; clock1     ; 8.129  ; 8.129  ; Rise       ; clock1          ;
;  FL_ADDR[19]   ; clock1     ; 8.120  ; 8.120  ; Rise       ; clock1          ;
;  FL_ADDR[20]   ; clock1     ; 7.549  ; 7.549  ; Rise       ; clock1          ;
;  FL_ADDR[21]   ; clock1     ; 8.540  ; 8.540  ; Rise       ; clock1          ;
; FL_CE_N        ; clock1     ; 7.310  ; 7.310  ; Rise       ; clock1          ;
; FL_DQ[*]       ; clock1     ; 10.208 ; 10.208 ; Rise       ; clock1          ;
;  FL_DQ[0]      ; clock1     ; 8.461  ; 8.461  ; Rise       ; clock1          ;
;  FL_DQ[1]      ; clock1     ; 8.824  ; 8.824  ; Rise       ; clock1          ;
;  FL_DQ[2]      ; clock1     ; 8.748  ; 8.748  ; Rise       ; clock1          ;
;  FL_DQ[3]      ; clock1     ; 9.064  ; 9.064  ; Rise       ; clock1          ;
;  FL_DQ[4]      ; clock1     ; 10.208 ; 10.208 ; Rise       ; clock1          ;
;  FL_DQ[5]      ; clock1     ; 9.466  ; 9.466  ; Rise       ; clock1          ;
;  FL_DQ[6]      ; clock1     ; 8.256  ; 8.256  ; Rise       ; clock1          ;
;  FL_DQ[7]      ; clock1     ; 9.482  ; 9.482  ; Rise       ; clock1          ;
; FL_OE_N        ; clock1     ; 7.143  ; 7.143  ; Rise       ; clock1          ;
; FL_WE_N        ; clock1     ; 8.133  ; 8.133  ; Rise       ; clock1          ;
; HEX0[*]        ; clock1     ; 7.866  ; 7.866  ; Rise       ; clock1          ;
;  HEX0[0]       ; clock1     ; 7.866  ; 7.866  ; Rise       ; clock1          ;
;  HEX0[1]       ; clock1     ; 7.555  ; 7.555  ; Rise       ; clock1          ;
;  HEX0[2]       ; clock1     ; 7.866  ; 7.866  ; Rise       ; clock1          ;
;  HEX0[3]       ; clock1     ; 7.135  ; 7.135  ; Rise       ; clock1          ;
;  HEX0[4]       ; clock1     ; 7.134  ; 7.134  ; Rise       ; clock1          ;
;  HEX0[5]       ; clock1     ; 7.098  ; 7.098  ; Rise       ; clock1          ;
;  HEX0[6]       ; clock1     ; 7.132  ; 7.132  ; Rise       ; clock1          ;
; HEX1[*]        ; clock1     ; 9.899  ; 9.899  ; Rise       ; clock1          ;
;  HEX1[0]       ; clock1     ; 9.188  ; 9.188  ; Rise       ; clock1          ;
;  HEX1[1]       ; clock1     ; 9.899  ; 9.899  ; Rise       ; clock1          ;
;  HEX1[2]       ; clock1     ; 9.012  ; 9.012  ; Rise       ; clock1          ;
;  HEX1[3]       ; clock1     ; 9.184  ; 9.184  ; Rise       ; clock1          ;
;  HEX1[4]       ; clock1     ; 8.663  ; 8.663  ; Rise       ; clock1          ;
;  HEX1[5]       ; clock1     ; 9.201  ; 9.201  ; Rise       ; clock1          ;
;  HEX1[6]       ; clock1     ; 8.990  ; 8.990  ; Rise       ; clock1          ;
; HEX2[*]        ; clock1     ; 10.802 ; 10.802 ; Rise       ; clock1          ;
;  HEX2[0]       ; clock1     ; 10.655 ; 10.655 ; Rise       ; clock1          ;
;  HEX2[1]       ; clock1     ; 10.445 ; 10.445 ; Rise       ; clock1          ;
;  HEX2[2]       ; clock1     ; 10.532 ; 10.532 ; Rise       ; clock1          ;
;  HEX2[3]       ; clock1     ; 10.498 ; 10.498 ; Rise       ; clock1          ;
;  HEX2[4]       ; clock1     ; 10.693 ; 10.693 ; Rise       ; clock1          ;
;  HEX2[5]       ; clock1     ; 10.802 ; 10.802 ; Rise       ; clock1          ;
;  HEX2[6]       ; clock1     ; 10.748 ; 10.748 ; Rise       ; clock1          ;
; HEX4[*]        ; clock1     ; 13.212 ; 13.212 ; Rise       ; clock1          ;
;  HEX4[0]       ; clock1     ; 12.917 ; 12.917 ; Rise       ; clock1          ;
;  HEX4[1]       ; clock1     ; 13.083 ; 13.083 ; Rise       ; clock1          ;
;  HEX4[2]       ; clock1     ; 12.664 ; 12.664 ; Rise       ; clock1          ;
;  HEX4[3]       ; clock1     ; 12.950 ; 12.950 ; Rise       ; clock1          ;
;  HEX4[4]       ; clock1     ; 12.852 ; 12.852 ; Rise       ; clock1          ;
;  HEX4[5]       ; clock1     ; 13.212 ; 13.212 ; Rise       ; clock1          ;
;  HEX4[6]       ; clock1     ; 12.945 ; 12.945 ; Rise       ; clock1          ;
; HEX5[*]        ; clock1     ; 13.185 ; 13.185 ; Rise       ; clock1          ;
;  HEX5[0]       ; clock1     ; 13.184 ; 13.184 ; Rise       ; clock1          ;
;  HEX5[1]       ; clock1     ; 13.165 ; 13.165 ; Rise       ; clock1          ;
;  HEX5[2]       ; clock1     ; 13.174 ; 13.174 ; Rise       ; clock1          ;
;  HEX5[3]       ; clock1     ; 13.181 ; 13.181 ; Rise       ; clock1          ;
;  HEX5[4]       ; clock1     ; 13.159 ; 13.159 ; Rise       ; clock1          ;
;  HEX5[5]       ; clock1     ; 13.157 ; 13.157 ; Rise       ; clock1          ;
;  HEX5[6]       ; clock1     ; 13.185 ; 13.185 ; Rise       ; clock1          ;
; LED_GREEN[*]   ; clock1     ; 7.992  ; 7.992  ; Rise       ; clock1          ;
;  LED_GREEN[0]  ; clock1     ; 7.943  ; 7.943  ; Rise       ; clock1          ;
;  LED_GREEN[1]  ; clock1     ; 7.969  ; 7.969  ; Rise       ; clock1          ;
;  LED_GREEN[2]  ; clock1     ; 7.956  ; 7.956  ; Rise       ; clock1          ;
;  LED_GREEN[3]  ; clock1     ; 7.992  ; 7.992  ; Rise       ; clock1          ;
;  LED_GREEN[4]  ; clock1     ; 7.778  ; 7.778  ; Rise       ; clock1          ;
;  LED_GREEN[5]  ; clock1     ; 7.768  ; 7.768  ; Rise       ; clock1          ;
;  LED_GREEN[6]  ; clock1     ; 7.765  ; 7.765  ; Rise       ; clock1          ;
;  LED_GREEN[7]  ; clock1     ; 7.249  ; 7.249  ; Rise       ; clock1          ;
;  LED_GREEN[8]  ; clock1     ; 6.556  ; 6.556  ; Rise       ; clock1          ;
; LED_RED[*]     ; clock1     ; 11.174 ; 11.174 ; Rise       ; clock1          ;
;  LED_RED[0]    ; clock1     ; 7.705  ; 7.705  ; Rise       ; clock1          ;
;  LED_RED[1]    ; clock1     ; 10.057 ; 10.057 ; Rise       ; clock1          ;
;  LED_RED[2]    ; clock1     ; 11.174 ; 11.174 ; Rise       ; clock1          ;
;  LED_RED[3]    ; clock1     ; 7.530  ; 7.530  ; Rise       ; clock1          ;
; SRAM_ADDR[*]   ; clock1     ; 12.489 ; 12.489 ; Rise       ; clock1          ;
;  SRAM_ADDR[0]  ; clock1     ; 11.444 ; 11.444 ; Rise       ; clock1          ;
;  SRAM_ADDR[1]  ; clock1     ; 11.241 ; 11.241 ; Rise       ; clock1          ;
;  SRAM_ADDR[2]  ; clock1     ; 11.017 ; 11.017 ; Rise       ; clock1          ;
;  SRAM_ADDR[3]  ; clock1     ; 12.489 ; 12.489 ; Rise       ; clock1          ;
;  SRAM_ADDR[4]  ; clock1     ; 11.479 ; 11.479 ; Rise       ; clock1          ;
;  SRAM_ADDR[5]  ; clock1     ; 11.289 ; 11.289 ; Rise       ; clock1          ;
;  SRAM_ADDR[6]  ; clock1     ; 10.818 ; 10.818 ; Rise       ; clock1          ;
;  SRAM_ADDR[7]  ; clock1     ; 11.394 ; 11.394 ; Rise       ; clock1          ;
;  SRAM_ADDR[8]  ; clock1     ; 11.603 ; 11.603 ; Rise       ; clock1          ;
;  SRAM_ADDR[9]  ; clock1     ; 11.720 ; 11.720 ; Rise       ; clock1          ;
;  SRAM_ADDR[10] ; clock1     ; 11.109 ; 11.109 ; Rise       ; clock1          ;
;  SRAM_ADDR[11] ; clock1     ; 11.964 ; 11.964 ; Rise       ; clock1          ;
;  SRAM_ADDR[12] ; clock1     ; 11.951 ; 11.951 ; Rise       ; clock1          ;
;  SRAM_ADDR[13] ; clock1     ; 11.962 ; 11.962 ; Rise       ; clock1          ;
;  SRAM_ADDR[14] ; clock1     ; 11.854 ; 11.854 ; Rise       ; clock1          ;
;  SRAM_ADDR[15] ; clock1     ; 11.420 ; 11.420 ; Rise       ; clock1          ;
;  SRAM_ADDR[16] ; clock1     ; 11.685 ; 11.685 ; Rise       ; clock1          ;
;  SRAM_ADDR[17] ; clock1     ; 11.884 ; 11.884 ; Rise       ; clock1          ;
; SRAM_DQ[*]     ; clock1     ; 10.846 ; 10.846 ; Rise       ; clock1          ;
;  SRAM_DQ[0]    ; clock1     ; 10.846 ; 10.846 ; Rise       ; clock1          ;
;  SRAM_DQ[1]    ; clock1     ; 10.829 ; 10.829 ; Rise       ; clock1          ;
;  SRAM_DQ[2]    ; clock1     ; 10.553 ; 10.553 ; Rise       ; clock1          ;
;  SRAM_DQ[3]    ; clock1     ; 10.801 ; 10.801 ; Rise       ; clock1          ;
;  SRAM_DQ[4]    ; clock1     ; 10.270 ; 10.270 ; Rise       ; clock1          ;
;  SRAM_DQ[5]    ; clock1     ; 10.570 ; 10.570 ; Rise       ; clock1          ;
;  SRAM_DQ[6]    ; clock1     ; 10.541 ; 10.541 ; Rise       ; clock1          ;
;  SRAM_DQ[7]    ; clock1     ; 10.515 ; 10.515 ; Rise       ; clock1          ;
;  SRAM_DQ[8]    ; clock1     ; 10.252 ; 10.252 ; Rise       ; clock1          ;
;  SRAM_DQ[9]    ; clock1     ; 10.257 ; 10.257 ; Rise       ; clock1          ;
;  SRAM_DQ[10]   ; clock1     ; 10.343 ; 10.343 ; Rise       ; clock1          ;
;  SRAM_DQ[11]   ; clock1     ; 10.349 ; 10.349 ; Rise       ; clock1          ;
;  SRAM_DQ[12]   ; clock1     ; 10.069 ; 10.069 ; Rise       ; clock1          ;
;  SRAM_DQ[13]   ; clock1     ; 10.031 ; 10.031 ; Rise       ; clock1          ;
;  SRAM_DQ[14]   ; clock1     ; 10.028 ; 10.028 ; Rise       ; clock1          ;
;  SRAM_DQ[15]   ; clock1     ; 10.287 ; 10.287 ; Rise       ; clock1          ;
; SRAM_OE_N      ; clock1     ; 12.370 ; 12.370 ; Rise       ; clock1          ;
; SRAM_WE_N      ; clock1     ; 12.645 ; 12.645 ; Rise       ; clock1          ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; FL_ADDR[*]     ; clock1     ; 6.790  ; 6.790  ; Rise       ; clock1          ;
;  FL_ADDR[0]    ; clock1     ; 7.587  ; 7.587  ; Rise       ; clock1          ;
;  FL_ADDR[1]    ; clock1     ; 7.719  ; 7.719  ; Rise       ; clock1          ;
;  FL_ADDR[2]    ; clock1     ; 7.702  ; 7.702  ; Rise       ; clock1          ;
;  FL_ADDR[3]    ; clock1     ; 8.178  ; 8.178  ; Rise       ; clock1          ;
;  FL_ADDR[4]    ; clock1     ; 7.772  ; 7.772  ; Rise       ; clock1          ;
;  FL_ADDR[5]    ; clock1     ; 7.879  ; 7.879  ; Rise       ; clock1          ;
;  FL_ADDR[6]    ; clock1     ; 7.741  ; 7.741  ; Rise       ; clock1          ;
;  FL_ADDR[7]    ; clock1     ; 7.655  ; 7.655  ; Rise       ; clock1          ;
;  FL_ADDR[8]    ; clock1     ; 7.500  ; 7.500  ; Rise       ; clock1          ;
;  FL_ADDR[9]    ; clock1     ; 7.562  ; 7.562  ; Rise       ; clock1          ;
;  FL_ADDR[10]   ; clock1     ; 7.784  ; 7.784  ; Rise       ; clock1          ;
;  FL_ADDR[11]   ; clock1     ; 7.882  ; 7.882  ; Rise       ; clock1          ;
;  FL_ADDR[12]   ; clock1     ; 7.678  ; 7.678  ; Rise       ; clock1          ;
;  FL_ADDR[13]   ; clock1     ; 7.718  ; 7.718  ; Rise       ; clock1          ;
;  FL_ADDR[14]   ; clock1     ; 7.422  ; 7.422  ; Rise       ; clock1          ;
;  FL_ADDR[15]   ; clock1     ; 6.790  ; 6.790  ; Rise       ; clock1          ;
;  FL_ADDR[16]   ; clock1     ; 6.978  ; 6.978  ; Rise       ; clock1          ;
;  FL_ADDR[17]   ; clock1     ; 7.271  ; 7.271  ; Rise       ; clock1          ;
;  FL_ADDR[18]   ; clock1     ; 6.960  ; 6.960  ; Rise       ; clock1          ;
;  FL_ADDR[19]   ; clock1     ; 7.265  ; 7.265  ; Rise       ; clock1          ;
;  FL_ADDR[20]   ; clock1     ; 7.173  ; 7.173  ; Rise       ; clock1          ;
;  FL_ADDR[21]   ; clock1     ; 7.271  ; 7.271  ; Rise       ; clock1          ;
; FL_CE_N        ; clock1     ; 7.310  ; 7.310  ; Rise       ; clock1          ;
; FL_DQ[*]       ; clock1     ; 7.506  ; 7.506  ; Rise       ; clock1          ;
;  FL_DQ[0]      ; clock1     ; 7.933  ; 7.933  ; Rise       ; clock1          ;
;  FL_DQ[1]      ; clock1     ; 7.506  ; 7.506  ; Rise       ; clock1          ;
;  FL_DQ[2]      ; clock1     ; 8.083  ; 8.083  ; Rise       ; clock1          ;
;  FL_DQ[3]      ; clock1     ; 7.745  ; 7.745  ; Rise       ; clock1          ;
;  FL_DQ[4]      ; clock1     ; 8.310  ; 8.310  ; Rise       ; clock1          ;
;  FL_DQ[5]      ; clock1     ; 8.062  ; 8.062  ; Rise       ; clock1          ;
;  FL_DQ[6]      ; clock1     ; 7.620  ; 7.620  ; Rise       ; clock1          ;
;  FL_DQ[7]      ; clock1     ; 7.829  ; 7.829  ; Rise       ; clock1          ;
; FL_OE_N        ; clock1     ; 7.143  ; 7.143  ; Rise       ; clock1          ;
; FL_WE_N        ; clock1     ; 6.852  ; 6.852  ; Rise       ; clock1          ;
; HEX0[*]        ; clock1     ; 6.800  ; 6.800  ; Rise       ; clock1          ;
;  HEX0[0]       ; clock1     ; 7.589  ; 7.589  ; Rise       ; clock1          ;
;  HEX0[1]       ; clock1     ; 7.224  ; 7.224  ; Rise       ; clock1          ;
;  HEX0[2]       ; clock1     ; 7.565  ; 7.565  ; Rise       ; clock1          ;
;  HEX0[3]       ; clock1     ; 6.812  ; 6.812  ; Rise       ; clock1          ;
;  HEX0[4]       ; clock1     ; 6.811  ; 6.811  ; Rise       ; clock1          ;
;  HEX0[5]       ; clock1     ; 6.800  ; 6.800  ; Rise       ; clock1          ;
;  HEX0[6]       ; clock1     ; 6.812  ; 6.812  ; Rise       ; clock1          ;
; HEX1[*]        ; clock1     ; 8.116  ; 8.116  ; Rise       ; clock1          ;
;  HEX1[0]       ; clock1     ; 8.762  ; 8.762  ; Rise       ; clock1          ;
;  HEX1[1]       ; clock1     ; 9.484  ; 9.484  ; Rise       ; clock1          ;
;  HEX1[2]       ; clock1     ; 8.468  ; 8.468  ; Rise       ; clock1          ;
;  HEX1[3]       ; clock1     ; 8.638  ; 8.638  ; Rise       ; clock1          ;
;  HEX1[4]       ; clock1     ; 8.116  ; 8.116  ; Rise       ; clock1          ;
;  HEX1[5]       ; clock1     ; 8.656  ; 8.656  ; Rise       ; clock1          ;
;  HEX1[6]       ; clock1     ; 8.448  ; 8.448  ; Rise       ; clock1          ;
; HEX2[*]        ; clock1     ; 9.822  ; 9.822  ; Rise       ; clock1          ;
;  HEX2[0]       ; clock1     ; 10.023 ; 10.023 ; Rise       ; clock1          ;
;  HEX2[1]       ; clock1     ; 9.822  ; 9.822  ; Rise       ; clock1          ;
;  HEX2[2]       ; clock1     ; 9.902  ; 9.902  ; Rise       ; clock1          ;
;  HEX2[3]       ; clock1     ; 9.874  ; 9.874  ; Rise       ; clock1          ;
;  HEX2[4]       ; clock1     ; 10.069 ; 10.069 ; Rise       ; clock1          ;
;  HEX2[5]       ; clock1     ; 10.177 ; 10.177 ; Rise       ; clock1          ;
;  HEX2[6]       ; clock1     ; 10.124 ; 10.124 ; Rise       ; clock1          ;
; HEX4[*]        ; clock1     ; 9.908  ; 9.908  ; Rise       ; clock1          ;
;  HEX4[0]       ; clock1     ; 10.168 ; 10.168 ; Rise       ; clock1          ;
;  HEX4[1]       ; clock1     ; 10.335 ; 10.335 ; Rise       ; clock1          ;
;  HEX4[2]       ; clock1     ; 9.908  ; 9.908  ; Rise       ; clock1          ;
;  HEX4[3]       ; clock1     ; 10.200 ; 10.200 ; Rise       ; clock1          ;
;  HEX4[4]       ; clock1     ; 10.107 ; 10.107 ; Rise       ; clock1          ;
;  HEX4[5]       ; clock1     ; 10.457 ; 10.457 ; Rise       ; clock1          ;
;  HEX4[6]       ; clock1     ; 10.197 ; 10.197 ; Rise       ; clock1          ;
; HEX5[*]        ; clock1     ; 10.477 ; 10.477 ; Rise       ; clock1          ;
;  HEX5[0]       ; clock1     ; 10.477 ; 10.477 ; Rise       ; clock1          ;
;  HEX5[1]       ; clock1     ; 10.490 ; 10.490 ; Rise       ; clock1          ;
;  HEX5[2]       ; clock1     ; 10.492 ; 10.492 ; Rise       ; clock1          ;
;  HEX5[3]       ; clock1     ; 10.477 ; 10.477 ; Rise       ; clock1          ;
;  HEX5[4]       ; clock1     ; 10.482 ; 10.482 ; Rise       ; clock1          ;
;  HEX5[5]       ; clock1     ; 10.477 ; 10.477 ; Rise       ; clock1          ;
;  HEX5[6]       ; clock1     ; 10.500 ; 10.500 ; Rise       ; clock1          ;
; LED_GREEN[*]   ; clock1     ; 6.556  ; 6.556  ; Rise       ; clock1          ;
;  LED_GREEN[0]  ; clock1     ; 7.943  ; 7.943  ; Rise       ; clock1          ;
;  LED_GREEN[1]  ; clock1     ; 7.969  ; 7.969  ; Rise       ; clock1          ;
;  LED_GREEN[2]  ; clock1     ; 7.956  ; 7.956  ; Rise       ; clock1          ;
;  LED_GREEN[3]  ; clock1     ; 7.992  ; 7.992  ; Rise       ; clock1          ;
;  LED_GREEN[4]  ; clock1     ; 7.778  ; 7.778  ; Rise       ; clock1          ;
;  LED_GREEN[5]  ; clock1     ; 7.768  ; 7.768  ; Rise       ; clock1          ;
;  LED_GREEN[6]  ; clock1     ; 7.765  ; 7.765  ; Rise       ; clock1          ;
;  LED_GREEN[7]  ; clock1     ; 7.249  ; 7.249  ; Rise       ; clock1          ;
;  LED_GREEN[8]  ; clock1     ; 6.556  ; 6.556  ; Rise       ; clock1          ;
; LED_RED[*]     ; clock1     ; 7.530  ; 7.530  ; Rise       ; clock1          ;
;  LED_RED[0]    ; clock1     ; 7.705  ; 7.705  ; Rise       ; clock1          ;
;  LED_RED[1]    ; clock1     ; 10.057 ; 10.057 ; Rise       ; clock1          ;
;  LED_RED[2]    ; clock1     ; 11.174 ; 11.174 ; Rise       ; clock1          ;
;  LED_RED[3]    ; clock1     ; 7.530  ; 7.530  ; Rise       ; clock1          ;
; SRAM_ADDR[*]   ; clock1     ; 7.503  ; 7.503  ; Rise       ; clock1          ;
;  SRAM_ADDR[0]  ; clock1     ; 7.894  ; 7.894  ; Rise       ; clock1          ;
;  SRAM_ADDR[1]  ; clock1     ; 7.690  ; 7.690  ; Rise       ; clock1          ;
;  SRAM_ADDR[2]  ; clock1     ; 7.700  ; 7.700  ; Rise       ; clock1          ;
;  SRAM_ADDR[3]  ; clock1     ; 8.873  ; 8.873  ; Rise       ; clock1          ;
;  SRAM_ADDR[4]  ; clock1     ; 7.862  ; 7.862  ; Rise       ; clock1          ;
;  SRAM_ADDR[5]  ; clock1     ; 7.672  ; 7.672  ; Rise       ; clock1          ;
;  SRAM_ADDR[6]  ; clock1     ; 7.503  ; 7.503  ; Rise       ; clock1          ;
;  SRAM_ADDR[7]  ; clock1     ; 8.078  ; 8.078  ; Rise       ; clock1          ;
;  SRAM_ADDR[8]  ; clock1     ; 8.287  ; 8.287  ; Rise       ; clock1          ;
;  SRAM_ADDR[9]  ; clock1     ; 7.892  ; 7.892  ; Rise       ; clock1          ;
;  SRAM_ADDR[10] ; clock1     ; 7.826  ; 7.826  ; Rise       ; clock1          ;
;  SRAM_ADDR[11] ; clock1     ; 8.110  ; 8.110  ; Rise       ; clock1          ;
;  SRAM_ADDR[12] ; clock1     ; 8.120  ; 8.120  ; Rise       ; clock1          ;
;  SRAM_ADDR[13] ; clock1     ; 8.133  ; 8.133  ; Rise       ; clock1          ;
;  SRAM_ADDR[14] ; clock1     ; 8.076  ; 8.076  ; Rise       ; clock1          ;
;  SRAM_ADDR[15] ; clock1     ; 7.855  ; 7.855  ; Rise       ; clock1          ;
;  SRAM_ADDR[16] ; clock1     ; 7.906  ; 7.906  ; Rise       ; clock1          ;
;  SRAM_ADDR[17] ; clock1     ; 7.857  ; 7.857  ; Rise       ; clock1          ;
; SRAM_DQ[*]     ; clock1     ; 7.145  ; 7.145  ; Rise       ; clock1          ;
;  SRAM_DQ[0]    ; clock1     ; 8.497  ; 8.497  ; Rise       ; clock1          ;
;  SRAM_DQ[1]    ; clock1     ; 8.482  ; 8.482  ; Rise       ; clock1          ;
;  SRAM_DQ[2]    ; clock1     ; 8.185  ; 8.185  ; Rise       ; clock1          ;
;  SRAM_DQ[3]    ; clock1     ; 8.459  ; 8.459  ; Rise       ; clock1          ;
;  SRAM_DQ[4]    ; clock1     ; 8.152  ; 8.152  ; Rise       ; clock1          ;
;  SRAM_DQ[5]    ; clock1     ; 7.730  ; 7.730  ; Rise       ; clock1          ;
;  SRAM_DQ[6]    ; clock1     ; 8.182  ; 8.182  ; Rise       ; clock1          ;
;  SRAM_DQ[7]    ; clock1     ; 7.967  ; 7.967  ; Rise       ; clock1          ;
;  SRAM_DQ[8]    ; clock1     ; 7.365  ; 7.365  ; Rise       ; clock1          ;
;  SRAM_DQ[9]    ; clock1     ; 7.380  ; 7.380  ; Rise       ; clock1          ;
;  SRAM_DQ[10]   ; clock1     ; 7.503  ; 7.503  ; Rise       ; clock1          ;
;  SRAM_DQ[11]   ; clock1     ; 7.494  ; 7.494  ; Rise       ; clock1          ;
;  SRAM_DQ[12]   ; clock1     ; 7.183  ; 7.183  ; Rise       ; clock1          ;
;  SRAM_DQ[13]   ; clock1     ; 7.156  ; 7.156  ; Rise       ; clock1          ;
;  SRAM_DQ[14]   ; clock1     ; 7.145  ; 7.145  ; Rise       ; clock1          ;
;  SRAM_DQ[15]   ; clock1     ; 7.681  ; 7.681  ; Rise       ; clock1          ;
; SRAM_OE_N      ; clock1     ; 8.064  ; 8.064  ; Rise       ; clock1          ;
; SRAM_WE_N      ; clock1     ; 8.334  ; 8.334  ; Rise       ; clock1          ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; HEX6[0]     ; 7.611 ; 7.611 ; 7.611 ; 7.611 ;
; DPDT_SW[0] ; HEX6[1]     ; 7.590 ; 7.590 ; 7.590 ; 7.590 ;
; DPDT_SW[0] ; HEX6[2]     ;       ; 7.564 ; 7.564 ;       ;
; DPDT_SW[0] ; HEX6[3]     ; 8.151 ; 8.151 ; 8.151 ; 8.151 ;
; DPDT_SW[0] ; HEX6[4]     ; 8.178 ;       ;       ; 8.178 ;
; DPDT_SW[0] ; HEX6[5]     ; 8.172 ;       ;       ; 8.172 ;
; DPDT_SW[0] ; HEX6[6]     ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; DPDT_SW[1] ; HEX6[0]     ; 7.059 ; 7.059 ; 7.059 ; 7.059 ;
; DPDT_SW[1] ; HEX6[1]     ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; DPDT_SW[1] ; HEX6[2]     ; 7.052 ;       ;       ; 7.052 ;
; DPDT_SW[1] ; HEX6[3]     ; 7.603 ; 7.603 ; 7.603 ; 7.603 ;
; DPDT_SW[1] ; HEX6[4]     ;       ; 7.633 ; 7.633 ;       ;
; DPDT_SW[1] ; HEX6[5]     ; 7.621 ; 7.621 ; 7.621 ; 7.621 ;
; DPDT_SW[1] ; HEX6[6]     ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; DPDT_SW[2] ; HEX6[0]     ; 7.494 ; 7.494 ; 7.494 ; 7.494 ;
; DPDT_SW[2] ; HEX6[1]     ; 7.492 ;       ;       ; 7.492 ;
; DPDT_SW[2] ; HEX6[2]     ; 7.496 ; 7.496 ; 7.496 ; 7.496 ;
; DPDT_SW[2] ; HEX6[3]     ; 8.042 ; 8.042 ; 8.042 ; 8.042 ;
; DPDT_SW[2] ; HEX6[4]     ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; DPDT_SW[2] ; HEX6[5]     ; 8.063 ; 8.063 ; 8.063 ; 8.063 ;
; DPDT_SW[2] ; HEX6[6]     ; 8.025 ; 8.025 ; 8.025 ; 8.025 ;
; DPDT_SW[3] ; HEX6[0]     ; 6.942 ; 6.942 ; 6.942 ; 6.942 ;
; DPDT_SW[3] ; HEX6[1]     ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; DPDT_SW[3] ; HEX6[2]     ; 6.934 ; 6.934 ; 6.934 ; 6.934 ;
; DPDT_SW[3] ; HEX6[3]     ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; DPDT_SW[3] ; HEX6[4]     ;       ; 7.515 ; 7.515 ;       ;
; DPDT_SW[3] ; HEX6[5]     ; 7.504 ; 7.504 ; 7.504 ; 7.504 ;
; DPDT_SW[3] ; HEX6[6]     ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; DPDT_SW[4] ; HEX7[0]     ; 6.830 ; 6.830 ; 6.830 ; 6.830 ;
; DPDT_SW[4] ; HEX7[1]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; DPDT_SW[4] ; HEX7[2]     ;       ; 6.801 ; 6.801 ;       ;
; DPDT_SW[4] ; HEX7[3]     ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; DPDT_SW[4] ; HEX7[4]     ; 6.801 ;       ;       ; 6.801 ;
; DPDT_SW[4] ; HEX7[5]     ; 7.113 ;       ;       ; 7.113 ;
; DPDT_SW[4] ; HEX7[6]     ; 7.003 ; 7.003 ; 7.003 ; 7.003 ;
; DPDT_SW[5] ; HEX7[0]     ; 6.771 ; 6.771 ; 6.771 ; 6.771 ;
; DPDT_SW[5] ; HEX7[1]     ; 6.795 ; 6.795 ; 6.795 ; 6.795 ;
; DPDT_SW[5] ; HEX7[2]     ; 6.753 ;       ;       ; 6.753 ;
; DPDT_SW[5] ; HEX7[3]     ; 6.761 ; 6.761 ; 6.761 ; 6.761 ;
; DPDT_SW[5] ; HEX7[4]     ;       ; 6.747 ; 6.747 ;       ;
; DPDT_SW[5] ; HEX7[5]     ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; DPDT_SW[5] ; HEX7[6]     ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; DPDT_SW[6] ; HEX7[0]     ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; DPDT_SW[6] ; HEX7[1]     ; 7.035 ;       ;       ; 7.035 ;
; DPDT_SW[6] ; HEX7[2]     ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; DPDT_SW[6] ; HEX7[3]     ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; DPDT_SW[6] ; HEX7[4]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; DPDT_SW[6] ; HEX7[5]     ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; DPDT_SW[6] ; HEX7[6]     ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; DPDT_SW[7] ; HEX7[0]     ; 6.626 ; 6.626 ; 6.626 ; 6.626 ;
; DPDT_SW[7] ; HEX7[1]     ; 6.652 ; 6.652 ; 6.652 ; 6.652 ;
; DPDT_SW[7] ; HEX7[2]     ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; DPDT_SW[7] ; HEX7[3]     ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; DPDT_SW[7] ; HEX7[4]     ;       ; 6.599 ; 6.599 ;       ;
; DPDT_SW[7] ; HEX7[5]     ; 6.921 ; 6.921 ; 6.921 ; 6.921 ;
; DPDT_SW[7] ; HEX7[6]     ; 6.809 ; 6.809 ; 6.809 ; 6.809 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; HEX6[0]     ; 7.611 ; 7.611 ; 7.611 ; 7.611 ;
; DPDT_SW[0] ; HEX6[1]     ; 7.590 ; 7.590 ; 7.590 ; 7.590 ;
; DPDT_SW[0] ; HEX6[2]     ;       ; 7.564 ; 7.564 ;       ;
; DPDT_SW[0] ; HEX6[3]     ; 8.151 ; 8.151 ; 8.151 ; 8.151 ;
; DPDT_SW[0] ; HEX6[4]     ; 8.178 ;       ;       ; 8.178 ;
; DPDT_SW[0] ; HEX6[5]     ; 8.172 ;       ;       ; 8.172 ;
; DPDT_SW[0] ; HEX6[6]     ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; DPDT_SW[1] ; HEX6[0]     ; 7.059 ; 7.059 ; 7.059 ; 7.059 ;
; DPDT_SW[1] ; HEX6[1]     ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; DPDT_SW[1] ; HEX6[2]     ; 7.052 ;       ;       ; 7.052 ;
; DPDT_SW[1] ; HEX6[3]     ; 7.603 ; 7.603 ; 7.603 ; 7.603 ;
; DPDT_SW[1] ; HEX6[4]     ;       ; 7.633 ; 7.633 ;       ;
; DPDT_SW[1] ; HEX6[5]     ; 7.621 ; 7.621 ; 7.621 ; 7.621 ;
; DPDT_SW[1] ; HEX6[6]     ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; DPDT_SW[2] ; HEX6[0]     ; 7.494 ; 7.494 ; 7.494 ; 7.494 ;
; DPDT_SW[2] ; HEX6[1]     ; 7.492 ;       ;       ; 7.492 ;
; DPDT_SW[2] ; HEX6[2]     ; 7.496 ; 7.496 ; 7.496 ; 7.496 ;
; DPDT_SW[2] ; HEX6[3]     ; 8.042 ; 8.042 ; 8.042 ; 8.042 ;
; DPDT_SW[2] ; HEX6[4]     ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; DPDT_SW[2] ; HEX6[5]     ; 8.063 ; 8.063 ; 8.063 ; 8.063 ;
; DPDT_SW[2] ; HEX6[6]     ; 8.025 ; 8.025 ; 8.025 ; 8.025 ;
; DPDT_SW[3] ; HEX6[0]     ; 6.942 ; 6.942 ; 6.942 ; 6.942 ;
; DPDT_SW[3] ; HEX6[1]     ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; DPDT_SW[3] ; HEX6[2]     ; 6.934 ; 6.934 ; 6.934 ; 6.934 ;
; DPDT_SW[3] ; HEX6[3]     ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; DPDT_SW[3] ; HEX6[4]     ;       ; 7.515 ; 7.515 ;       ;
; DPDT_SW[3] ; HEX6[5]     ; 7.504 ; 7.504 ; 7.504 ; 7.504 ;
; DPDT_SW[3] ; HEX6[6]     ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; DPDT_SW[4] ; HEX7[0]     ; 6.830 ; 6.830 ; 6.830 ; 6.830 ;
; DPDT_SW[4] ; HEX7[1]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; DPDT_SW[4] ; HEX7[2]     ;       ; 6.801 ; 6.801 ;       ;
; DPDT_SW[4] ; HEX7[3]     ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; DPDT_SW[4] ; HEX7[4]     ; 6.801 ;       ;       ; 6.801 ;
; DPDT_SW[4] ; HEX7[5]     ; 7.113 ;       ;       ; 7.113 ;
; DPDT_SW[4] ; HEX7[6]     ; 7.003 ; 7.003 ; 7.003 ; 7.003 ;
; DPDT_SW[5] ; HEX7[0]     ; 6.771 ; 6.771 ; 6.771 ; 6.771 ;
; DPDT_SW[5] ; HEX7[1]     ; 6.795 ; 6.795 ; 6.795 ; 6.795 ;
; DPDT_SW[5] ; HEX7[2]     ; 6.753 ;       ;       ; 6.753 ;
; DPDT_SW[5] ; HEX7[3]     ; 6.761 ; 6.761 ; 6.761 ; 6.761 ;
; DPDT_SW[5] ; HEX7[4]     ;       ; 6.747 ; 6.747 ;       ;
; DPDT_SW[5] ; HEX7[5]     ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; DPDT_SW[5] ; HEX7[6]     ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; DPDT_SW[6] ; HEX7[0]     ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; DPDT_SW[6] ; HEX7[1]     ; 7.035 ;       ;       ; 7.035 ;
; DPDT_SW[6] ; HEX7[2]     ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; DPDT_SW[6] ; HEX7[3]     ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; DPDT_SW[6] ; HEX7[4]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; DPDT_SW[6] ; HEX7[5]     ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; DPDT_SW[6] ; HEX7[6]     ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; DPDT_SW[7] ; HEX7[0]     ; 6.626 ; 6.626 ; 6.626 ; 6.626 ;
; DPDT_SW[7] ; HEX7[1]     ; 6.652 ; 6.652 ; 6.652 ; 6.652 ;
; DPDT_SW[7] ; HEX7[2]     ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; DPDT_SW[7] ; HEX7[3]     ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; DPDT_SW[7] ; HEX7[4]     ;       ; 6.599 ; 6.599 ;       ;
; DPDT_SW[7] ; HEX7[5]     ; 6.921 ; 6.921 ; 6.921 ; 6.921 ;
; DPDT_SW[7] ; HEX7[6]     ; 6.809 ; 6.809 ; 6.809 ; 6.809 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; FL_DQ[*]     ; clock1     ; 7.341  ;      ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 7.341  ;      ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 7.341  ;      ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 7.361  ;      ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 7.361  ;      ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 7.581  ;      ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 7.581  ;      ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 7.581  ;      ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 7.581  ;      ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 12.380 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 13.171 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 13.172 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 13.168 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 13.148 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 12.885 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 12.941 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 12.941 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 12.931 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 12.414 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 12.414 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 12.414 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 12.414 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 12.388 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 12.388 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 12.380 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 12.380 ;      ; Rise       ; clock1          ;
+--------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_DQ[*]     ; clock1     ; 7.341 ;      ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 7.341 ;      ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 7.341 ;      ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 7.361 ;      ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 7.361 ;      ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 7.581 ;      ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 7.581 ;      ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 7.581 ;      ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 7.581 ;      ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 8.069 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 8.860 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 8.861 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 8.857 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 8.837 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 8.574 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 8.630 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 8.630 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 8.620 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 8.103 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 8.103 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 8.103 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 8.103 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 8.077 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 8.077 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 8.069 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 8.069 ;      ; Rise       ; clock1          ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_DQ[*]     ; clock1     ; 7.341     ;           ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 7.341     ;           ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 7.341     ;           ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 7.361     ;           ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 7.361     ;           ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 7.581     ;           ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 7.581     ;           ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 7.581     ;           ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 7.581     ;           ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 12.380    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 13.171    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 13.172    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 13.168    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 13.148    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 12.885    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 12.941    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 12.941    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 12.931    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 12.414    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 12.414    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 12.414    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 12.414    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 12.388    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 12.388    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 12.380    ;           ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 12.380    ;           ; Rise       ; clock1          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_DQ[*]     ; clock1     ; 7.341     ;           ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 7.341     ;           ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 7.341     ;           ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 7.361     ;           ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 7.361     ;           ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 7.581     ;           ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 7.581     ;           ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 7.581     ;           ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 7.581     ;           ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 8.069     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 8.860     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 8.861     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 8.857     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 8.837     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 8.574     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 8.630     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 8.630     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 8.620     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 8.103     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 8.103     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 8.103     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 8.103     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 8.077     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 8.077     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 8.069     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 8.069     ;           ; Rise       ; clock1          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 13.531 ; 0.000         ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; -0.024 ; -0.024        ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 19.091 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.432 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; clock1 ; 7.873 ; 0.000                 ;
+--------+-------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock1'                                                                                                                  ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 13.531 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.037      ; 6.538      ;
; 13.610 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.472      ;
; 13.621 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.461      ;
; 13.651 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.431      ;
; 13.690 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.392      ;
; 13.727 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.355      ;
; 13.794 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.288      ;
; 13.821 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[120] ; clock1       ; clock1      ; 20.000       ; 0.037      ; 6.248      ;
; 13.827 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 6.228      ;
; 13.880 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 6.191      ;
; 13.901 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 6.170      ;
; 13.905 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 6.150      ;
; 13.906 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.162      ;
; 13.910 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[118] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.172      ;
; 13.917 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.151      ;
; 13.919 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[119] ; clock1       ; clock1      ; 20.000       ; 0.037      ; 6.150      ;
; 13.944 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 6.111      ;
; 13.947 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.121      ;
; 13.959 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.125      ;
; 13.970 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.114      ;
; 13.971 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 6.100      ;
; 13.980 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[117] ; clock1       ; clock1      ; 20.000       ; 0.037      ; 6.089      ;
; 13.980 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.104      ;
; 13.982 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[116] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.100      ;
; 13.984 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.084      ;
; 13.986 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.082      ;
; 13.991 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.093      ;
; 13.995 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.073      ;
; 13.997 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 6.058      ;
; 14.000 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.084      ;
; 14.004 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 6.051      ;
; 14.021 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.063      ;
; 14.023 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.045      ;
; 14.023 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.045      ;
; 14.024 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 6.031      ;
; 14.025 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.043      ;
; 14.034 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.034      ;
; 14.039 ; CMD_Decode:u5|oSR_Select[0]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.667      ; 6.660      ;
; 14.039 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.045      ;
; 14.047 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[115] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.035      ;
; 14.050 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.034      ;
; 14.060 ; matrix_mult:matrix1|temp[11] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.034      ; 6.006      ;
; 14.060 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.024      ;
; 14.061 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.023      ;
; 14.064 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.004      ;
; 14.064 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 6.004      ;
; 14.071 ; matrix_mult:matrix1|temp[10] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.047      ; 6.008      ;
; 14.076 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.992      ;
; 14.076 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 6.008      ;
; 14.081 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[114] ; clock1       ; clock1      ; 20.000       ; 0.050      ; 6.001      ;
; 14.083 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.985      ;
; 14.085 ; matrix_mult:matrix1|temp[6]  ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 5.986      ;
; 14.087 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.981      ;
; 14.090 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[112] ; clock1       ; clock1      ; 20.000       ; 0.037      ; 5.979      ;
; 14.090 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.978      ;
; 14.091 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 5.993      ;
; 14.094 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.974      ;
; 14.097 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 5.987      ;
; 14.101 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.967      ;
; 14.103 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.965      ;
; 14.103 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.965      ;
; 14.114 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.954      ;
; 14.115 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[110] ; clock1       ; clock1      ; 20.000       ; 0.034      ; 5.951      ;
; 14.117 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.951      ;
; 14.117 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[120] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 5.938      ;
; 14.118 ; CMD_Decode:u5|oSR_Select[0]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.680      ; 6.594      ;
; 14.121 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[113] ; clock1       ; clock1      ; 20.000       ; 0.037      ; 5.948      ;
; 14.124 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.944      ;
; 14.128 ; matrix_mult:matrix1|temp[15] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.047      ; 5.951      ;
; 14.129 ; CMD_Decode:u5|oSR_Select[0]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.680      ; 6.583      ;
; 14.130 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 5.954      ;
; 14.139 ; matrix_mult:matrix1|temp[11] ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.047      ; 5.940      ;
; 14.140 ; matrix_mult:matrix1|temp[5]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.928      ;
; 14.143 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 5.941      ;
; 14.144 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.924      ;
; 14.150 ; matrix_mult:matrix1|temp[10] ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.060      ; 5.942      ;
; 14.150 ; matrix_mult:matrix1|temp[11] ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.047      ; 5.929      ;
; 14.156 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.912      ;
; 14.159 ; matrix_mult:matrix1|temp[13] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 5.896      ;
; 14.159 ; CMD_Decode:u5|oSR_Select[0]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.680      ; 6.553      ;
; 14.161 ; matrix_mult:matrix1|temp[10] ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.060      ; 5.931      ;
; 14.163 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.905      ;
; 14.164 ; matrix_mult:matrix1|temp[6]  ; matrix_mult:matrix1|temp[125] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 5.920      ;
; 14.164 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 5.920      ;
; 14.167 ; matrix_mult:matrix1|temp[3]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 5.917      ;
; 14.168 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[121] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.900      ;
; 14.170 ; matrix_mult:matrix1|temp[0]  ; matrix_mult:matrix1|temp[120] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 5.901      ;
; 14.175 ; matrix_mult:matrix1|temp[6]  ; matrix_mult:matrix1|temp[126] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 5.909      ;
; 14.180 ; matrix_mult:matrix1|temp[11] ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.047      ; 5.899      ;
; 14.183 ; matrix_mult:matrix1|temp[9]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.885      ;
; 14.191 ; matrix_mult:matrix1|temp[10] ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.060      ; 5.901      ;
; 14.191 ; matrix_mult:matrix1|temp[1]  ; matrix_mult:matrix1|temp[120] ; clock1       ; clock1      ; 20.000       ; 0.039      ; 5.880      ;
; 14.193 ; matrix_mult:matrix1|temp[8]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.875      ;
; 14.195 ; matrix_mult:matrix1|temp[4]  ; matrix_mult:matrix1|temp[120] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 5.860      ;
; 14.198 ; CMD_Decode:u5|oSR_Select[0]  ; matrix_mult:matrix1|temp[124] ; clock1       ; clock1      ; 20.000       ; 0.680      ; 6.514      ;
; 14.200 ; matrix_mult:matrix1|temp[7]  ; matrix_mult:matrix1|temp[123] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.868      ;
; 14.203 ; matrix_mult:matrix1|busy     ; matrix_mult:matrix1|temp[111] ; clock1       ; clock1      ; 20.000       ; 0.034      ; 5.863      ;
; 14.205 ; matrix_mult:matrix1|temp[14] ; matrix_mult:matrix1|temp[127] ; clock1       ; clock1      ; 20.000       ; 0.023      ; 5.850      ;
; 14.205 ; matrix_mult:matrix1|temp[6]  ; matrix_mult:matrix1|temp[122] ; clock1       ; clock1      ; 20.000       ; 0.052      ; 5.879      ;
; 14.206 ; matrix_mult:matrix1|temp[2]  ; matrix_mult:matrix1|temp[118] ; clock1       ; clock1      ; 20.000       ; 0.036      ; 5.862      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock1'                                                                                                                                                       ;
+--------+-------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.024 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[2] ; matrix_mult:matrix1|temp[2]                    ; clock1       ; clock1      ; 0.000        ; 0.630      ; 0.758      ;
; 0.044  ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[4] ; matrix_mult:matrix1|temp[4]                    ; clock1       ; clock1      ; 0.000        ; 0.630      ; 0.826      ;
; 0.101  ; matrix_reset                                    ; matrix_mult:matrix1|opb[86]                    ; clock1       ; clock1      ; 0.000        ; 0.626      ; 0.879      ;
; 0.101  ; matrix_reset                                    ; matrix_mult:matrix1|opb[87]                    ; clock1       ; clock1      ; 0.000        ; 0.626      ; 0.879      ;
; 0.101  ; matrix_reset                                    ; matrix_mult:matrix1|opb[92]                    ; clock1       ; clock1      ; 0.000        ; 0.626      ; 0.879      ;
; 0.101  ; matrix_reset                                    ; matrix_mult:matrix1|opb[98]                    ; clock1       ; clock1      ; 0.000        ; 0.626      ; 0.879      ;
; 0.101  ; matrix_reset                                    ; matrix_mult:matrix1|opb[95]                    ; clock1       ; clock1      ; 0.000        ; 0.626      ; 0.879      ;
; 0.101  ; matrix_reset                                    ; matrix_mult:matrix1|opb[85]                    ; clock1       ; clock1      ; 0.000        ; 0.626      ; 0.879      ;
; 0.101  ; matrix_reset                                    ; matrix_mult:matrix1|opb[90]                    ; clock1       ; clock1      ; 0.000        ; 0.626      ; 0.879      ;
; 0.118  ; matrix_reset                                    ; matrix_mult:matrix1|opb[81]                    ; clock1       ; clock1      ; 0.000        ; 0.621      ; 0.891      ;
; 0.118  ; matrix_reset                                    ; matrix_mult:matrix1|opb[82]                    ; clock1       ; clock1      ; 0.000        ; 0.621      ; 0.891      ;
; 0.118  ; matrix_reset                                    ; matrix_mult:matrix1|opb[75]                    ; clock1       ; clock1      ; 0.000        ; 0.621      ; 0.891      ;
; 0.118  ; matrix_reset                                    ; matrix_mult:matrix1|opb[76]                    ; clock1       ; clock1      ; 0.000        ; 0.621      ; 0.891      ;
; 0.118  ; matrix_reset                                    ; matrix_mult:matrix1|opb[77]                    ; clock1       ; clock1      ; 0.000        ; 0.621      ; 0.891      ;
; 0.118  ; matrix_reset                                    ; matrix_mult:matrix1|opb[78]                    ; clock1       ; clock1      ; 0.000        ; 0.621      ; 0.891      ;
; 0.118  ; matrix_reset                                    ; matrix_mult:matrix1|opb[79]                    ; clock1       ; clock1      ; 0.000        ; 0.621      ; 0.891      ;
; 0.118  ; matrix_reset                                    ; matrix_mult:matrix1|opb[80]                    ; clock1       ; clock1      ; 0.000        ; 0.621      ; 0.891      ;
; 0.215  ; sss.000                                         ; sss.000                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sss.100                                         ; sss.100                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_enable                                   ; matrix_enable                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|ST.P5        ; Multi_Flash:u2|Flash_Controller:u1|ST.P5       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|mStart       ; Multi_Flash:u2|Flash_Controller:u1|mStart      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oFL_Select[0]                     ; CMD_Decode:u5|oFL_Select[0]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oFL_Start                         ; CMD_Decode:u5|oFL_Start                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_FLASH                           ; CMD_Decode:u5|f_FLASH                          ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.111                        ; CMD_Decode:u5|mFL_ST.111                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.000                        ; CMD_Decode:u5|mFL_ST.000                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.101                        ; CMD_Decode:u5|mFL_ST.101                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.011                        ; CMD_Decode:u5|mFL_ST.011                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.001                        ; CMD_Decode:u5|mFL_ST.001                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|mFinish      ; Multi_Flash:u2|Flash_Controller:u1|mFinish     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0] ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oSR_TXD_Start                     ; CMD_Decode:u5|oSR_TXD_Start                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oFL_TXD_Start                     ; CMD_Decode:u5|oFL_TXD_Start                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SRAM                            ; CMD_Decode:u5|f_SRAM                           ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.101                        ; CMD_Decode:u5|mSR_ST.101                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.000                        ; CMD_Decode:u5|mSR_ST.000                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.011                        ; CMD_Decode:u5|mSR_ST.011                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_WRn                           ; CMD_Decode:u5|mSR_WRn                          ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_LED                             ; CMD_Decode:u5|f_LED                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sistem_ready                                    ; sistem_ready                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|ready                       ; matrix_mult:matrix1|ready                      ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|state.00000000              ; matrix_mult:matrix1|state.00000000             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|state.11111111              ; matrix_mult:matrix1|state.11111111             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|i[5]                        ; matrix_mult:matrix1|i[5]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|i[6]                        ; matrix_mult:matrix1|i[6]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|i[2]                        ; matrix_mult:matrix1|i[2]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|i[1]                        ; matrix_mult:matrix1|i[1]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|i[0]                        ; matrix_mult:matrix1|i[0]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|i[7]                        ; matrix_mult:matrix1|i[7]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|i[4]                        ; matrix_mult:matrix1|i[4]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|i[3]                        ; matrix_mult:matrix1|i[3]                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|cursor[4]                   ; matrix_mult:matrix1|cursor[4]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|cursor[3]                   ; matrix_mult:matrix1|cursor[3]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|cursor[2]                   ; matrix_mult:matrix1|cursor[2]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|cursor[1]                   ; matrix_mult:matrix1|cursor[1]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|cursor[0]                   ; matrix_mult:matrix1|cursor[0]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|cursor[7]                   ; matrix_mult:matrix1|cursor[7]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|cursor[5]                   ; matrix_mult:matrix1|cursor[5]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|cursor[6]                   ; matrix_mult:matrix1|cursor[6]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|state.11010101              ; matrix_mult:matrix1|state.11010101             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|state.01010001              ; matrix_mult:matrix1|state.01010001             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|state.01111001              ; matrix_mult:matrix1|state.01111001             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|state.01000111              ; matrix_mult:matrix1|state.01000111             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|fpu_reset                   ; matrix_mult:matrix1|fpu_reset                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|enable_fpu                  ; matrix_mult:matrix1|enable_fpu                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|fpu_op[1]                   ; matrix_mult:matrix1|fpu_op[1]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|fpu_op[0]                   ; matrix_mult:matrix1|fpu_op[0]                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|Xwe                         ; matrix_mult:matrix1|Xwe                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|Xaddr[0]                    ; matrix_mult:matrix1|Xaddr[0]                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|Xaddr[1]                    ; matrix_mult:matrix1|Xaddr[1]                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|Xaddr[2]                    ; matrix_mult:matrix1|Xaddr[2]                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|Xaddr[3]                    ; matrix_mult:matrix1|Xaddr[3]                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|Xaddr[4]                    ; matrix_mult:matrix1|Xaddr[4]                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|Xaddr[5]                    ; matrix_mult:matrix1|Xaddr[5]                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[62]                     ; matrix_mult:matrix1|opb[62]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[57]                     ; matrix_mult:matrix1|opb[57]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[54]                     ; matrix_mult:matrix1|opb[54]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[58]                     ; matrix_mult:matrix1|opb[58]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[63]                     ; matrix_mult:matrix1|opb[63]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[0]                      ; matrix_mult:matrix1|opb[0]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[61]                     ; matrix_mult:matrix1|opb[61]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[60]                     ; matrix_mult:matrix1|opb[60]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[51]                     ; matrix_mult:matrix1|opb[51]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[56]                     ; matrix_mult:matrix1|opb[56]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[52]                     ; matrix_mult:matrix1|opb[52]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[53]                     ; matrix_mult:matrix1|opb[53]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[55]                     ; matrix_mult:matrix1|opb[55]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[59]                     ; matrix_mult:matrix1|opb[59]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[1]                      ; matrix_mult:matrix1|opb[1]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[2]                      ; matrix_mult:matrix1|opb[2]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[3]                      ; matrix_mult:matrix1|opb[3]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[4]                      ; matrix_mult:matrix1|opb[4]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[5]                      ; matrix_mult:matrix1|opb[5]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[6]                      ; matrix_mult:matrix1|opb[6]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[7]                      ; matrix_mult:matrix1|opb[7]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[8]                      ; matrix_mult:matrix1|opb[8]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[9]                      ; matrix_mult:matrix1|opb[9]                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[10]                     ; matrix_mult:matrix1|opb[10]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; matrix_mult:matrix1|opb[11]                     ; matrix_mult:matrix1|opb[11]                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock1'                                                                                                    ;
+--------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 19.091 ; matrix_reset ; matrix_mult:matrix1|state.01111001 ; clock1       ; clock1      ; 20.000       ; 0.575      ; 1.516      ;
; 19.091 ; matrix_reset ; matrix_mult:matrix1|state.01100111 ; clock1       ; clock1      ; 20.000       ; 0.575      ; 1.516      ;
; 19.091 ; matrix_reset ; matrix_mult:matrix1|state.01111010 ; clock1       ; clock1      ; 20.000       ; 0.575      ; 1.516      ;
; 19.111 ; matrix_reset ; matrix_mult:matrix1|state.00001110 ; clock1       ; clock1      ; 20.000       ; 0.586      ; 1.507      ;
; 19.111 ; matrix_reset ; matrix_mult:matrix1|state.00110100 ; clock1       ; clock1      ; 20.000       ; 0.586      ; 1.507      ;
; 19.111 ; matrix_reset ; matrix_mult:matrix1|state.00110011 ; clock1       ; clock1      ; 20.000       ; 0.586      ; 1.507      ;
; 19.117 ; matrix_reset ; matrix_mult:matrix1|busy           ; clock1       ; clock1      ; 20.000       ; 0.584      ; 1.499      ;
; 19.222 ; matrix_reset ; matrix_mult:matrix1|state.00110010 ; clock1       ; clock1      ; 20.000       ; 0.588      ; 1.398      ;
; 19.222 ; matrix_reset ; matrix_mult:matrix1|state.00000101 ; clock1       ; clock1      ; 20.000       ; 0.588      ; 1.398      ;
; 19.222 ; matrix_reset ; matrix_mult:matrix1|state.11010100 ; clock1       ; clock1      ; 20.000       ; 0.588      ; 1.398      ;
; 19.222 ; matrix_reset ; matrix_mult:matrix1|state.01010001 ; clock1       ; clock1      ; 20.000       ; 0.588      ; 1.398      ;
; 19.222 ; matrix_reset ; matrix_mult:matrix1|state.11111001 ; clock1       ; clock1      ; 20.000       ; 0.588      ; 1.398      ;
; 19.222 ; matrix_reset ; matrix_mult:matrix1|state.11011000 ; clock1       ; clock1      ; 20.000       ; 0.588      ; 1.398      ;
; 19.234 ; matrix_reset ; matrix_mult:matrix1|state.00001111 ; clock1       ; clock1      ; 20.000       ; 0.589      ; 1.387      ;
; 19.234 ; matrix_reset ; matrix_mult:matrix1|enable_fpu     ; clock1       ; clock1      ; 20.000       ; 0.589      ; 1.387      ;
; 19.235 ; matrix_reset ; matrix_mult:matrix1|state.00000000 ; clock1       ; clock1      ; 20.000       ; 0.590      ; 1.387      ;
; 19.235 ; matrix_reset ; matrix_mult:matrix1|state.11111111 ; clock1       ; clock1      ; 20.000       ; 0.590      ; 1.387      ;
; 19.235 ; matrix_reset ; matrix_mult:matrix1|state.00000001 ; clock1       ; clock1      ; 20.000       ; 0.590      ; 1.387      ;
; 19.235 ; matrix_reset ; matrix_mult:matrix1|state.01010000 ; clock1       ; clock1      ; 20.000       ; 0.590      ; 1.387      ;
; 19.235 ; matrix_reset ; matrix_mult:matrix1|state.00000010 ; clock1       ; clock1      ; 20.000       ; 0.590      ; 1.387      ;
; 19.257 ; matrix_reset ; matrix_mult:matrix1|ready          ; clock1       ; clock1      ; 20.000       ; 0.592      ; 1.367      ;
; 19.280 ; matrix_reset ; matrix_mult:matrix1|state.01100110 ; clock1       ; clock1      ; 20.000       ; 0.602      ; 1.354      ;
; 19.290 ; matrix_reset ; matrix_mult:matrix1|state.01011010 ; clock1       ; clock1      ; 20.000       ; 0.625      ; 1.367      ;
; 19.290 ; matrix_reset ; matrix_mult:matrix1|state.00110110 ; clock1       ; clock1      ; 20.000       ; 0.625      ; 1.367      ;
; 19.290 ; matrix_reset ; matrix_mult:matrix1|state.01111000 ; clock1       ; clock1      ; 20.000       ; 0.625      ; 1.367      ;
; 19.408 ; matrix_reset ; matrix_mult:matrix1|state.01100100 ; clock1       ; clock1      ; 20.000       ; 0.605      ; 1.229      ;
; 19.408 ; matrix_reset ; matrix_mult:matrix1|state.00000011 ; clock1       ; clock1      ; 20.000       ; 0.605      ; 1.229      ;
; 19.408 ; matrix_reset ; matrix_mult:matrix1|state.01100101 ; clock1       ; clock1      ; 20.000       ; 0.605      ; 1.229      ;
; 19.408 ; matrix_reset ; matrix_mult:matrix1|state.01111100 ; clock1       ; clock1      ; 20.000       ; 0.605      ; 1.229      ;
; 19.424 ; matrix_reset ; matrix_mult:matrix1|state.00000100 ; clock1       ; clock1      ; 20.000       ; 0.612      ; 1.220      ;
; 19.424 ; matrix_reset ; matrix_mult:matrix1|state.00111110 ; clock1       ; clock1      ; 20.000       ; 0.612      ; 1.220      ;
; 19.424 ; matrix_reset ; matrix_mult:matrix1|state.11010010 ; clock1       ; clock1      ; 20.000       ; 0.612      ; 1.220      ;
; 19.448 ; matrix_reset ; matrix_mult:matrix1|state.00000111 ; clock1       ; clock1      ; 20.000       ; 0.617      ; 1.201      ;
; 19.448 ; matrix_reset ; matrix_mult:matrix1|state.00000110 ; clock1       ; clock1      ; 20.000       ; 0.617      ; 1.201      ;
; 19.448 ; matrix_reset ; matrix_mult:matrix1|state.01011001 ; clock1       ; clock1      ; 20.000       ; 0.617      ; 1.201      ;
; 19.448 ; matrix_reset ; matrix_mult:matrix1|state.00001101 ; clock1       ; clock1      ; 20.000       ; 0.617      ; 1.201      ;
; 19.448 ; matrix_reset ; matrix_mult:matrix1|state.11010101 ; clock1       ; clock1      ; 20.000       ; 0.617      ; 1.201      ;
; 19.448 ; matrix_reset ; matrix_mult:matrix1|state.01000111 ; clock1       ; clock1      ; 20.000       ; 0.617      ; 1.201      ;
; 19.448 ; matrix_reset ; matrix_mult:matrix1|state.11010011 ; clock1       ; clock1      ; 20.000       ; 0.617      ; 1.201      ;
; 19.448 ; matrix_reset ; matrix_mult:matrix1|state.01000110 ; clock1       ; clock1      ; 20.000       ; 0.617      ; 1.201      ;
+--------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock1'                                                                                                    ;
+-------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; matrix_reset ; matrix_mult:matrix1|state.00000111 ; clock1       ; clock1      ; 0.000        ; 0.617      ; 1.201      ;
; 0.432 ; matrix_reset ; matrix_mult:matrix1|state.00000110 ; clock1       ; clock1      ; 0.000        ; 0.617      ; 1.201      ;
; 0.432 ; matrix_reset ; matrix_mult:matrix1|state.01011001 ; clock1       ; clock1      ; 0.000        ; 0.617      ; 1.201      ;
; 0.432 ; matrix_reset ; matrix_mult:matrix1|state.00001101 ; clock1       ; clock1      ; 0.000        ; 0.617      ; 1.201      ;
; 0.432 ; matrix_reset ; matrix_mult:matrix1|state.11010101 ; clock1       ; clock1      ; 0.000        ; 0.617      ; 1.201      ;
; 0.432 ; matrix_reset ; matrix_mult:matrix1|state.01000111 ; clock1       ; clock1      ; 0.000        ; 0.617      ; 1.201      ;
; 0.432 ; matrix_reset ; matrix_mult:matrix1|state.11010011 ; clock1       ; clock1      ; 0.000        ; 0.617      ; 1.201      ;
; 0.432 ; matrix_reset ; matrix_mult:matrix1|state.01000110 ; clock1       ; clock1      ; 0.000        ; 0.617      ; 1.201      ;
; 0.456 ; matrix_reset ; matrix_mult:matrix1|state.00000100 ; clock1       ; clock1      ; 0.000        ; 0.612      ; 1.220      ;
; 0.456 ; matrix_reset ; matrix_mult:matrix1|state.00111110 ; clock1       ; clock1      ; 0.000        ; 0.612      ; 1.220      ;
; 0.456 ; matrix_reset ; matrix_mult:matrix1|state.11010010 ; clock1       ; clock1      ; 0.000        ; 0.612      ; 1.220      ;
; 0.472 ; matrix_reset ; matrix_mult:matrix1|state.01100100 ; clock1       ; clock1      ; 0.000        ; 0.605      ; 1.229      ;
; 0.472 ; matrix_reset ; matrix_mult:matrix1|state.00000011 ; clock1       ; clock1      ; 0.000        ; 0.605      ; 1.229      ;
; 0.472 ; matrix_reset ; matrix_mult:matrix1|state.01100101 ; clock1       ; clock1      ; 0.000        ; 0.605      ; 1.229      ;
; 0.472 ; matrix_reset ; matrix_mult:matrix1|state.01111100 ; clock1       ; clock1      ; 0.000        ; 0.605      ; 1.229      ;
; 0.590 ; matrix_reset ; matrix_mult:matrix1|state.01011010 ; clock1       ; clock1      ; 0.000        ; 0.625      ; 1.367      ;
; 0.590 ; matrix_reset ; matrix_mult:matrix1|state.00110110 ; clock1       ; clock1      ; 0.000        ; 0.625      ; 1.367      ;
; 0.590 ; matrix_reset ; matrix_mult:matrix1|state.01111000 ; clock1       ; clock1      ; 0.000        ; 0.625      ; 1.367      ;
; 0.600 ; matrix_reset ; matrix_mult:matrix1|state.01100110 ; clock1       ; clock1      ; 0.000        ; 0.602      ; 1.354      ;
; 0.623 ; matrix_reset ; matrix_mult:matrix1|ready          ; clock1       ; clock1      ; 0.000        ; 0.592      ; 1.367      ;
; 0.645 ; matrix_reset ; matrix_mult:matrix1|state.00000000 ; clock1       ; clock1      ; 0.000        ; 0.590      ; 1.387      ;
; 0.645 ; matrix_reset ; matrix_mult:matrix1|state.11111111 ; clock1       ; clock1      ; 0.000        ; 0.590      ; 1.387      ;
; 0.645 ; matrix_reset ; matrix_mult:matrix1|state.00000001 ; clock1       ; clock1      ; 0.000        ; 0.590      ; 1.387      ;
; 0.645 ; matrix_reset ; matrix_mult:matrix1|state.01010000 ; clock1       ; clock1      ; 0.000        ; 0.590      ; 1.387      ;
; 0.645 ; matrix_reset ; matrix_mult:matrix1|state.00000010 ; clock1       ; clock1      ; 0.000        ; 0.590      ; 1.387      ;
; 0.646 ; matrix_reset ; matrix_mult:matrix1|state.00001111 ; clock1       ; clock1      ; 0.000        ; 0.589      ; 1.387      ;
; 0.646 ; matrix_reset ; matrix_mult:matrix1|enable_fpu     ; clock1       ; clock1      ; 0.000        ; 0.589      ; 1.387      ;
; 0.658 ; matrix_reset ; matrix_mult:matrix1|state.00110010 ; clock1       ; clock1      ; 0.000        ; 0.588      ; 1.398      ;
; 0.658 ; matrix_reset ; matrix_mult:matrix1|state.00000101 ; clock1       ; clock1      ; 0.000        ; 0.588      ; 1.398      ;
; 0.658 ; matrix_reset ; matrix_mult:matrix1|state.11010100 ; clock1       ; clock1      ; 0.000        ; 0.588      ; 1.398      ;
; 0.658 ; matrix_reset ; matrix_mult:matrix1|state.01010001 ; clock1       ; clock1      ; 0.000        ; 0.588      ; 1.398      ;
; 0.658 ; matrix_reset ; matrix_mult:matrix1|state.11111001 ; clock1       ; clock1      ; 0.000        ; 0.588      ; 1.398      ;
; 0.658 ; matrix_reset ; matrix_mult:matrix1|state.11011000 ; clock1       ; clock1      ; 0.000        ; 0.588      ; 1.398      ;
; 0.763 ; matrix_reset ; matrix_mult:matrix1|busy           ; clock1       ; clock1      ; 0.000        ; 0.584      ; 1.499      ;
; 0.769 ; matrix_reset ; matrix_mult:matrix1|state.00001110 ; clock1       ; clock1      ; 0.000        ; 0.586      ; 1.507      ;
; 0.769 ; matrix_reset ; matrix_mult:matrix1|state.00110100 ; clock1       ; clock1      ; 0.000        ; 0.586      ; 1.507      ;
; 0.769 ; matrix_reset ; matrix_mult:matrix1|state.00110011 ; clock1       ; clock1      ; 0.000        ; 0.586      ; 1.507      ;
; 0.789 ; matrix_reset ; matrix_mult:matrix1|state.01111001 ; clock1       ; clock1      ; 0.000        ; 0.575      ; 1.516      ;
; 0.789 ; matrix_reset ; matrix_mult:matrix1|state.01100111 ; clock1       ; clock1      ; 0.000        ; 0.575      ; 1.516      ;
; 0.789 ; matrix_reset ; matrix_mult:matrix1|state.01111010 ; clock1       ; clock1      ; 0.000        ; 0.575      ; 1.516      ;
+-------+--------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock1'                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg33 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg33 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg34 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg34 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg35 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg35 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; matrix_mult:matrix1|ozgun_block_ram:ram1|altsyncram:mem_rtl_1|altsyncram_qqd1:auto_generated|ram_block1a0~portb_address_reg5 ;
+-------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DPDT_SW[*]   ; clock1     ; -0.120 ; -0.120 ; Rise       ; clock1          ;
;  DPDT_SW[0]  ; clock1     ; -0.120 ; -0.120 ; Rise       ; clock1          ;
;  DPDT_SW[1]  ; clock1     ; -0.136 ; -0.136 ; Rise       ; clock1          ;
;  DPDT_SW[2]  ; clock1     ; -0.274 ; -0.274 ; Rise       ; clock1          ;
;  DPDT_SW[3]  ; clock1     ; -0.657 ; -0.657 ; Rise       ; clock1          ;
;  DPDT_SW[4]  ; clock1     ; -0.631 ; -0.631 ; Rise       ; clock1          ;
;  DPDT_SW[5]  ; clock1     ; -0.602 ; -0.602 ; Rise       ; clock1          ;
;  DPDT_SW[6]  ; clock1     ; -0.466 ; -0.466 ; Rise       ; clock1          ;
;  DPDT_SW[7]  ; clock1     ; -0.418 ; -0.418 ; Rise       ; clock1          ;
; FL_DQ[*]     ; clock1     ; 2.040  ; 2.040  ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 1.914  ; 1.914  ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 2.009  ; 2.009  ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 1.975  ; 1.975  ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 2.027  ; 2.027  ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 2.038  ; 2.038  ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 2.033  ; 2.033  ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 2.029  ; 2.029  ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 2.040  ; 2.040  ; Rise       ; clock1          ;
; KEY[*]       ; clock1     ; 5.116  ; 5.116  ; Rise       ; clock1          ;
;  KEY[0]      ; clock1     ; 5.116  ; 5.116  ; Rise       ; clock1          ;
;  KEY[1]      ; clock1     ; 3.166  ; 3.166  ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 7.959  ; 7.959  ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 7.959  ; 7.959  ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 7.694  ; 7.694  ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 7.851  ; 7.851  ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 7.759  ; 7.759  ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 7.495  ; 7.495  ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 7.311  ; 7.311  ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 7.475  ; 7.475  ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 7.223  ; 7.223  ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 7.318  ; 7.318  ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 7.139  ; 7.139  ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 7.127  ; 7.127  ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 7.105  ; 7.105  ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 7.103  ; 7.103  ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 7.122  ; 7.122  ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 7.051  ; 7.051  ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 6.993  ; 6.993  ; Rise       ; clock1          ;
; TCK          ; clock1     ; 0.954  ; 0.954  ; Rise       ; clock1          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DPDT_SW[*]   ; clock1     ; 0.777  ; 0.777  ; Rise       ; clock1          ;
;  DPDT_SW[0]  ; clock1     ; 0.240  ; 0.240  ; Rise       ; clock1          ;
;  DPDT_SW[1]  ; clock1     ; 0.256  ; 0.256  ; Rise       ; clock1          ;
;  DPDT_SW[2]  ; clock1     ; 0.394  ; 0.394  ; Rise       ; clock1          ;
;  DPDT_SW[3]  ; clock1     ; 0.777  ; 0.777  ; Rise       ; clock1          ;
;  DPDT_SW[4]  ; clock1     ; 0.751  ; 0.751  ; Rise       ; clock1          ;
;  DPDT_SW[5]  ; clock1     ; 0.722  ; 0.722  ; Rise       ; clock1          ;
;  DPDT_SW[6]  ; clock1     ; 0.586  ; 0.586  ; Rise       ; clock1          ;
;  DPDT_SW[7]  ; clock1     ; 0.538  ; 0.538  ; Rise       ; clock1          ;
; FL_DQ[*]     ; clock1     ; -1.794 ; -1.794 ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; -1.794 ; -1.794 ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; -1.889 ; -1.889 ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; -1.855 ; -1.855 ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; -1.907 ; -1.907 ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; -1.918 ; -1.918 ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; -1.913 ; -1.913 ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; -1.909 ; -1.909 ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; -1.920 ; -1.920 ; Rise       ; clock1          ;
; KEY[*]       ; clock1     ; -2.435 ; -2.435 ; Rise       ; clock1          ;
;  KEY[0]      ; clock1     ; -3.389 ; -3.389 ; Rise       ; clock1          ;
;  KEY[1]      ; clock1     ; -2.435 ; -2.435 ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; -1.601 ; -1.601 ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; -1.976 ; -1.976 ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; -1.887 ; -1.887 ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; -1.881 ; -1.881 ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; -1.902 ; -1.902 ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; -1.771 ; -1.771 ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; -1.766 ; -1.766 ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; -1.704 ; -1.704 ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; -1.850 ; -1.850 ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; -1.857 ; -1.857 ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; -1.836 ; -1.836 ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; -1.738 ; -1.738 ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; -1.757 ; -1.757 ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; -1.601 ; -1.601 ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; -1.719 ; -1.719 ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; -1.650 ; -1.650 ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; -1.667 ; -1.667 ; Rise       ; clock1          ;
; TCK          ; clock1     ; -0.834 ; -0.834 ; Rise       ; clock1          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; FL_ADDR[*]     ; clock1     ; 5.312 ; 5.312 ; Rise       ; clock1          ;
;  FL_ADDR[0]    ; clock1     ; 5.119 ; 5.119 ; Rise       ; clock1          ;
;  FL_ADDR[1]    ; clock1     ; 5.223 ; 5.223 ; Rise       ; clock1          ;
;  FL_ADDR[2]    ; clock1     ; 5.312 ; 5.312 ; Rise       ; clock1          ;
;  FL_ADDR[3]    ; clock1     ; 5.044 ; 5.044 ; Rise       ; clock1          ;
;  FL_ADDR[4]    ; clock1     ; 5.238 ; 5.238 ; Rise       ; clock1          ;
;  FL_ADDR[5]    ; clock1     ; 5.164 ; 5.164 ; Rise       ; clock1          ;
;  FL_ADDR[6]    ; clock1     ; 5.227 ; 5.227 ; Rise       ; clock1          ;
;  FL_ADDR[7]    ; clock1     ; 4.911 ; 4.911 ; Rise       ; clock1          ;
;  FL_ADDR[8]    ; clock1     ; 5.024 ; 5.024 ; Rise       ; clock1          ;
;  FL_ADDR[9]    ; clock1     ; 5.218 ; 5.218 ; Rise       ; clock1          ;
;  FL_ADDR[10]   ; clock1     ; 5.246 ; 5.246 ; Rise       ; clock1          ;
;  FL_ADDR[11]   ; clock1     ; 5.234 ; 5.234 ; Rise       ; clock1          ;
;  FL_ADDR[12]   ; clock1     ; 4.754 ; 4.754 ; Rise       ; clock1          ;
;  FL_ADDR[13]   ; clock1     ; 4.802 ; 4.802 ; Rise       ; clock1          ;
;  FL_ADDR[14]   ; clock1     ; 4.257 ; 4.257 ; Rise       ; clock1          ;
;  FL_ADDR[15]   ; clock1     ; 4.486 ; 4.486 ; Rise       ; clock1          ;
;  FL_ADDR[16]   ; clock1     ; 4.440 ; 4.440 ; Rise       ; clock1          ;
;  FL_ADDR[17]   ; clock1     ; 4.418 ; 4.418 ; Rise       ; clock1          ;
;  FL_ADDR[18]   ; clock1     ; 4.424 ; 4.424 ; Rise       ; clock1          ;
;  FL_ADDR[19]   ; clock1     ; 4.415 ; 4.415 ; Rise       ; clock1          ;
;  FL_ADDR[20]   ; clock1     ; 4.144 ; 4.144 ; Rise       ; clock1          ;
;  FL_ADDR[21]   ; clock1     ; 4.607 ; 4.607 ; Rise       ; clock1          ;
; FL_CE_N        ; clock1     ; 4.066 ; 4.066 ; Rise       ; clock1          ;
; FL_DQ[*]       ; clock1     ; 5.394 ; 5.394 ; Rise       ; clock1          ;
;  FL_DQ[0]      ; clock1     ; 4.607 ; 4.607 ; Rise       ; clock1          ;
;  FL_DQ[1]      ; clock1     ; 4.739 ; 4.739 ; Rise       ; clock1          ;
;  FL_DQ[2]      ; clock1     ; 4.720 ; 4.720 ; Rise       ; clock1          ;
;  FL_DQ[3]      ; clock1     ; 4.854 ; 4.854 ; Rise       ; clock1          ;
;  FL_DQ[4]      ; clock1     ; 5.394 ; 5.394 ; Rise       ; clock1          ;
;  FL_DQ[5]      ; clock1     ; 5.049 ; 5.049 ; Rise       ; clock1          ;
;  FL_DQ[6]      ; clock1     ; 4.530 ; 4.530 ; Rise       ; clock1          ;
;  FL_DQ[7]      ; clock1     ; 5.082 ; 5.082 ; Rise       ; clock1          ;
; FL_OE_N        ; clock1     ; 4.006 ; 4.006 ; Rise       ; clock1          ;
; FL_WE_N        ; clock1     ; 4.427 ; 4.427 ; Rise       ; clock1          ;
; HEX0[*]        ; clock1     ; 4.335 ; 4.335 ; Rise       ; clock1          ;
;  HEX0[0]       ; clock1     ; 4.335 ; 4.335 ; Rise       ; clock1          ;
;  HEX0[1]       ; clock1     ; 4.182 ; 4.182 ; Rise       ; clock1          ;
;  HEX0[2]       ; clock1     ; 4.319 ; 4.319 ; Rise       ; clock1          ;
;  HEX0[3]       ; clock1     ; 3.986 ; 3.986 ; Rise       ; clock1          ;
;  HEX0[4]       ; clock1     ; 3.985 ; 3.985 ; Rise       ; clock1          ;
;  HEX0[5]       ; clock1     ; 3.976 ; 3.976 ; Rise       ; clock1          ;
;  HEX0[6]       ; clock1     ; 3.980 ; 3.980 ; Rise       ; clock1          ;
; HEX1[*]        ; clock1     ; 5.241 ; 5.241 ; Rise       ; clock1          ;
;  HEX1[0]       ; clock1     ; 4.959 ; 4.959 ; Rise       ; clock1          ;
;  HEX1[1]       ; clock1     ; 5.241 ; 5.241 ; Rise       ; clock1          ;
;  HEX1[2]       ; clock1     ; 4.851 ; 4.851 ; Rise       ; clock1          ;
;  HEX1[3]       ; clock1     ; 4.912 ; 4.912 ; Rise       ; clock1          ;
;  HEX1[4]       ; clock1     ; 4.711 ; 4.711 ; Rise       ; clock1          ;
;  HEX1[5]       ; clock1     ; 4.930 ; 4.930 ; Rise       ; clock1          ;
;  HEX1[6]       ; clock1     ; 4.855 ; 4.855 ; Rise       ; clock1          ;
; HEX2[*]        ; clock1     ; 5.797 ; 5.797 ; Rise       ; clock1          ;
;  HEX2[0]       ; clock1     ; 5.721 ; 5.721 ; Rise       ; clock1          ;
;  HEX2[1]       ; clock1     ; 5.615 ; 5.615 ; Rise       ; clock1          ;
;  HEX2[2]       ; clock1     ; 5.682 ; 5.682 ; Rise       ; clock1          ;
;  HEX2[3]       ; clock1     ; 5.667 ; 5.667 ; Rise       ; clock1          ;
;  HEX2[4]       ; clock1     ; 5.746 ; 5.746 ; Rise       ; clock1          ;
;  HEX2[5]       ; clock1     ; 5.797 ; 5.797 ; Rise       ; clock1          ;
;  HEX2[6]       ; clock1     ; 5.762 ; 5.762 ; Rise       ; clock1          ;
; HEX4[*]        ; clock1     ; 6.690 ; 6.690 ; Rise       ; clock1          ;
;  HEX4[0]       ; clock1     ; 6.551 ; 6.551 ; Rise       ; clock1          ;
;  HEX4[1]       ; clock1     ; 6.659 ; 6.659 ; Rise       ; clock1          ;
;  HEX4[2]       ; clock1     ; 6.467 ; 6.467 ; Rise       ; clock1          ;
;  HEX4[3]       ; clock1     ; 6.589 ; 6.589 ; Rise       ; clock1          ;
;  HEX4[4]       ; clock1     ; 6.580 ; 6.580 ; Rise       ; clock1          ;
;  HEX4[5]       ; clock1     ; 6.690 ; 6.690 ; Rise       ; clock1          ;
;  HEX4[6]       ; clock1     ; 6.595 ; 6.595 ; Rise       ; clock1          ;
; HEX5[*]        ; clock1     ; 6.767 ; 6.767 ; Rise       ; clock1          ;
;  HEX5[0]       ; clock1     ; 6.758 ; 6.758 ; Rise       ; clock1          ;
;  HEX5[1]       ; clock1     ; 6.733 ; 6.733 ; Rise       ; clock1          ;
;  HEX5[2]       ; clock1     ; 6.741 ; 6.741 ; Rise       ; clock1          ;
;  HEX5[3]       ; clock1     ; 6.761 ; 6.761 ; Rise       ; clock1          ;
;  HEX5[4]       ; clock1     ; 6.745 ; 6.745 ; Rise       ; clock1          ;
;  HEX5[5]       ; clock1     ; 6.743 ; 6.743 ; Rise       ; clock1          ;
;  HEX5[6]       ; clock1     ; 6.767 ; 6.767 ; Rise       ; clock1          ;
; LED_GREEN[*]   ; clock1     ; 4.384 ; 4.384 ; Rise       ; clock1          ;
;  LED_GREEN[0]  ; clock1     ; 4.384 ; 4.384 ; Rise       ; clock1          ;
;  LED_GREEN[1]  ; clock1     ; 4.375 ; 4.375 ; Rise       ; clock1          ;
;  LED_GREEN[2]  ; clock1     ; 4.359 ; 4.359 ; Rise       ; clock1          ;
;  LED_GREEN[3]  ; clock1     ; 4.382 ; 4.382 ; Rise       ; clock1          ;
;  LED_GREEN[4]  ; clock1     ; 4.303 ; 4.303 ; Rise       ; clock1          ;
;  LED_GREEN[5]  ; clock1     ; 4.293 ; 4.293 ; Rise       ; clock1          ;
;  LED_GREEN[6]  ; clock1     ; 4.288 ; 4.288 ; Rise       ; clock1          ;
;  LED_GREEN[7]  ; clock1     ; 4.065 ; 4.065 ; Rise       ; clock1          ;
;  LED_GREEN[8]  ; clock1     ; 3.716 ; 3.716 ; Rise       ; clock1          ;
; LED_RED[*]     ; clock1     ; 5.852 ; 5.852 ; Rise       ; clock1          ;
;  LED_RED[0]    ; clock1     ; 4.363 ; 4.363 ; Rise       ; clock1          ;
;  LED_RED[1]    ; clock1     ; 5.443 ; 5.443 ; Rise       ; clock1          ;
;  LED_RED[2]    ; clock1     ; 5.852 ; 5.852 ; Rise       ; clock1          ;
;  LED_RED[3]    ; clock1     ; 4.246 ; 4.246 ; Rise       ; clock1          ;
; SRAM_ADDR[*]   ; clock1     ; 6.519 ; 6.519 ; Rise       ; clock1          ;
;  SRAM_ADDR[0]  ; clock1     ; 6.031 ; 6.031 ; Rise       ; clock1          ;
;  SRAM_ADDR[1]  ; clock1     ; 5.949 ; 5.949 ; Rise       ; clock1          ;
;  SRAM_ADDR[2]  ; clock1     ; 5.841 ; 5.841 ; Rise       ; clock1          ;
;  SRAM_ADDR[3]  ; clock1     ; 6.519 ; 6.519 ; Rise       ; clock1          ;
;  SRAM_ADDR[4]  ; clock1     ; 6.026 ; 6.026 ; Rise       ; clock1          ;
;  SRAM_ADDR[5]  ; clock1     ; 5.950 ; 5.950 ; Rise       ; clock1          ;
;  SRAM_ADDR[6]  ; clock1     ; 5.758 ; 5.758 ; Rise       ; clock1          ;
;  SRAM_ADDR[7]  ; clock1     ; 5.999 ; 5.999 ; Rise       ; clock1          ;
;  SRAM_ADDR[8]  ; clock1     ; 6.093 ; 6.093 ; Rise       ; clock1          ;
;  SRAM_ADDR[9]  ; clock1     ; 6.144 ; 6.144 ; Rise       ; clock1          ;
;  SRAM_ADDR[10] ; clock1     ; 5.851 ; 5.851 ; Rise       ; clock1          ;
;  SRAM_ADDR[11] ; clock1     ; 6.209 ; 6.209 ; Rise       ; clock1          ;
;  SRAM_ADDR[12] ; clock1     ; 6.215 ; 6.215 ; Rise       ; clock1          ;
;  SRAM_ADDR[13] ; clock1     ; 6.234 ; 6.234 ; Rise       ; clock1          ;
;  SRAM_ADDR[14] ; clock1     ; 6.194 ; 6.194 ; Rise       ; clock1          ;
;  SRAM_ADDR[15] ; clock1     ; 5.956 ; 5.956 ; Rise       ; clock1          ;
;  SRAM_ADDR[16] ; clock1     ; 6.137 ; 6.137 ; Rise       ; clock1          ;
;  SRAM_ADDR[17] ; clock1     ; 6.160 ; 6.160 ; Rise       ; clock1          ;
; SRAM_DQ[*]     ; clock1     ; 5.703 ; 5.703 ; Rise       ; clock1          ;
;  SRAM_DQ[0]    ; clock1     ; 5.703 ; 5.703 ; Rise       ; clock1          ;
;  SRAM_DQ[1]    ; clock1     ; 5.697 ; 5.697 ; Rise       ; clock1          ;
;  SRAM_DQ[2]    ; clock1     ; 5.578 ; 5.578 ; Rise       ; clock1          ;
;  SRAM_DQ[3]    ; clock1     ; 5.671 ; 5.671 ; Rise       ; clock1          ;
;  SRAM_DQ[4]    ; clock1     ; 5.426 ; 5.426 ; Rise       ; clock1          ;
;  SRAM_DQ[5]    ; clock1     ; 5.561 ; 5.561 ; Rise       ; clock1          ;
;  SRAM_DQ[6]    ; clock1     ; 5.540 ; 5.540 ; Rise       ; clock1          ;
;  SRAM_DQ[7]    ; clock1     ; 5.519 ; 5.519 ; Rise       ; clock1          ;
;  SRAM_DQ[8]    ; clock1     ; 5.425 ; 5.425 ; Rise       ; clock1          ;
;  SRAM_DQ[9]    ; clock1     ; 5.424 ; 5.424 ; Rise       ; clock1          ;
;  SRAM_DQ[10]   ; clock1     ; 5.471 ; 5.471 ; Rise       ; clock1          ;
;  SRAM_DQ[11]   ; clock1     ; 5.475 ; 5.475 ; Rise       ; clock1          ;
;  SRAM_DQ[12]   ; clock1     ; 5.332 ; 5.332 ; Rise       ; clock1          ;
;  SRAM_DQ[13]   ; clock1     ; 5.313 ; 5.313 ; Rise       ; clock1          ;
;  SRAM_DQ[14]   ; clock1     ; 5.307 ; 5.307 ; Rise       ; clock1          ;
;  SRAM_DQ[15]   ; clock1     ; 5.440 ; 5.440 ; Rise       ; clock1          ;
; SRAM_OE_N      ; clock1     ; 6.368 ; 6.368 ; Rise       ; clock1          ;
; SRAM_WE_N      ; clock1     ; 6.504 ; 6.504 ; Rise       ; clock1          ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; FL_ADDR[*]     ; clock1     ; 3.828 ; 3.828 ; Rise       ; clock1          ;
;  FL_ADDR[0]    ; clock1     ; 4.184 ; 4.184 ; Rise       ; clock1          ;
;  FL_ADDR[1]    ; clock1     ; 4.266 ; 4.266 ; Rise       ; clock1          ;
;  FL_ADDR[2]    ; clock1     ; 4.249 ; 4.249 ; Rise       ; clock1          ;
;  FL_ADDR[3]    ; clock1     ; 4.451 ; 4.451 ; Rise       ; clock1          ;
;  FL_ADDR[4]    ; clock1     ; 4.261 ; 4.261 ; Rise       ; clock1          ;
;  FL_ADDR[5]    ; clock1     ; 4.315 ; 4.315 ; Rise       ; clock1          ;
;  FL_ADDR[6]    ; clock1     ; 4.242 ; 4.242 ; Rise       ; clock1          ;
;  FL_ADDR[7]    ; clock1     ; 4.195 ; 4.195 ; Rise       ; clock1          ;
;  FL_ADDR[8]    ; clock1     ; 4.137 ; 4.137 ; Rise       ; clock1          ;
;  FL_ADDR[9]    ; clock1     ; 4.168 ; 4.168 ; Rise       ; clock1          ;
;  FL_ADDR[10]   ; clock1     ; 4.267 ; 4.267 ; Rise       ; clock1          ;
;  FL_ADDR[11]   ; clock1     ; 4.332 ; 4.332 ; Rise       ; clock1          ;
;  FL_ADDR[12]   ; clock1     ; 4.224 ; 4.224 ; Rise       ; clock1          ;
;  FL_ADDR[13]   ; clock1     ; 4.259 ; 4.259 ; Rise       ; clock1          ;
;  FL_ADDR[14]   ; clock1     ; 4.100 ; 4.100 ; Rise       ; clock1          ;
;  FL_ADDR[15]   ; clock1     ; 3.828 ; 3.828 ; Rise       ; clock1          ;
;  FL_ADDR[16]   ; clock1     ; 3.906 ; 3.906 ; Rise       ; clock1          ;
;  FL_ADDR[17]   ; clock1     ; 4.025 ; 4.025 ; Rise       ; clock1          ;
;  FL_ADDR[18]   ; clock1     ; 3.888 ; 3.888 ; Rise       ; clock1          ;
;  FL_ADDR[19]   ; clock1     ; 4.021 ; 4.021 ; Rise       ; clock1          ;
;  FL_ADDR[20]   ; clock1     ; 3.985 ; 3.985 ; Rise       ; clock1          ;
;  FL_ADDR[21]   ; clock1     ; 4.059 ; 4.059 ; Rise       ; clock1          ;
; FL_CE_N        ; clock1     ; 4.066 ; 4.066 ; Rise       ; clock1          ;
; FL_DQ[*]       ; clock1     ; 4.158 ; 4.158 ; Rise       ; clock1          ;
;  FL_DQ[0]      ; clock1     ; 4.379 ; 4.379 ; Rise       ; clock1          ;
;  FL_DQ[1]      ; clock1     ; 4.158 ; 4.158 ; Rise       ; clock1          ;
;  FL_DQ[2]      ; clock1     ; 4.423 ; 4.423 ; Rise       ; clock1          ;
;  FL_DQ[3]      ; clock1     ; 4.272 ; 4.272 ; Rise       ; clock1          ;
;  FL_DQ[4]      ; clock1     ; 4.519 ; 4.519 ; Rise       ; clock1          ;
;  FL_DQ[5]      ; clock1     ; 4.406 ; 4.406 ; Rise       ; clock1          ;
;  FL_DQ[6]      ; clock1     ; 4.243 ; 4.243 ; Rise       ; clock1          ;
;  FL_DQ[7]      ; clock1     ; 4.328 ; 4.328 ; Rise       ; clock1          ;
; FL_OE_N        ; clock1     ; 4.006 ; 4.006 ; Rise       ; clock1          ;
; FL_WE_N        ; clock1     ; 3.889 ; 3.889 ; Rise       ; clock1          ;
; HEX0[*]        ; clock1     ; 3.838 ; 3.838 ; Rise       ; clock1          ;
;  HEX0[0]       ; clock1     ; 4.209 ; 4.209 ; Rise       ; clock1          ;
;  HEX0[1]       ; clock1     ; 4.020 ; 4.020 ; Rise       ; clock1          ;
;  HEX0[2]       ; clock1     ; 4.186 ; 4.186 ; Rise       ; clock1          ;
;  HEX0[3]       ; clock1     ; 3.848 ; 3.848 ; Rise       ; clock1          ;
;  HEX0[4]       ; clock1     ; 3.847 ; 3.847 ; Rise       ; clock1          ;
;  HEX0[5]       ; clock1     ; 3.838 ; 3.838 ; Rise       ; clock1          ;
;  HEX0[6]       ; clock1     ; 3.844 ; 3.844 ; Rise       ; clock1          ;
; HEX1[*]        ; clock1     ; 4.457 ; 4.457 ; Rise       ; clock1          ;
;  HEX1[0]       ; clock1     ; 4.765 ; 4.765 ; Rise       ; clock1          ;
;  HEX1[1]       ; clock1     ; 5.057 ; 5.057 ; Rise       ; clock1          ;
;  HEX1[2]       ; clock1     ; 4.599 ; 4.599 ; Rise       ; clock1          ;
;  HEX1[3]       ; clock1     ; 4.663 ; 4.663 ; Rise       ; clock1          ;
;  HEX1[4]       ; clock1     ; 4.457 ; 4.457 ; Rise       ; clock1          ;
;  HEX1[5]       ; clock1     ; 4.677 ; 4.677 ; Rise       ; clock1          ;
;  HEX1[6]       ; clock1     ; 4.606 ; 4.606 ; Rise       ; clock1          ;
; HEX2[*]        ; clock1     ; 5.163 ; 5.163 ; Rise       ; clock1          ;
;  HEX2[0]       ; clock1     ; 5.260 ; 5.260 ; Rise       ; clock1          ;
;  HEX2[1]       ; clock1     ; 5.163 ; 5.163 ; Rise       ; clock1          ;
;  HEX2[2]       ; clock1     ; 5.251 ; 5.251 ; Rise       ; clock1          ;
;  HEX2[3]       ; clock1     ; 5.215 ; 5.215 ; Rise       ; clock1          ;
;  HEX2[4]       ; clock1     ; 5.295 ; 5.295 ; Rise       ; clock1          ;
;  HEX2[5]       ; clock1     ; 5.348 ; 5.348 ; Rise       ; clock1          ;
;  HEX2[6]       ; clock1     ; 5.314 ; 5.314 ; Rise       ; clock1          ;
; HEX4[*]        ; clock1     ; 5.217 ; 5.217 ; Rise       ; clock1          ;
;  HEX4[0]       ; clock1     ; 5.303 ; 5.303 ; Rise       ; clock1          ;
;  HEX4[1]       ; clock1     ; 5.417 ; 5.417 ; Rise       ; clock1          ;
;  HEX4[2]       ; clock1     ; 5.217 ; 5.217 ; Rise       ; clock1          ;
;  HEX4[3]       ; clock1     ; 5.343 ; 5.343 ; Rise       ; clock1          ;
;  HEX4[4]       ; clock1     ; 5.333 ; 5.333 ; Rise       ; clock1          ;
;  HEX4[5]       ; clock1     ; 5.440 ; 5.440 ; Rise       ; clock1          ;
;  HEX4[6]       ; clock1     ; 5.350 ; 5.350 ; Rise       ; clock1          ;
; HEX5[*]        ; clock1     ; 5.456 ; 5.456 ; Rise       ; clock1          ;
;  HEX5[0]       ; clock1     ; 5.481 ; 5.481 ; Rise       ; clock1          ;
;  HEX5[1]       ; clock1     ; 5.456 ; 5.456 ; Rise       ; clock1          ;
;  HEX5[2]       ; clock1     ; 5.458 ; 5.458 ; Rise       ; clock1          ;
;  HEX5[3]       ; clock1     ; 5.484 ; 5.484 ; Rise       ; clock1          ;
;  HEX5[4]       ; clock1     ; 5.462 ; 5.462 ; Rise       ; clock1          ;
;  HEX5[5]       ; clock1     ; 5.460 ; 5.460 ; Rise       ; clock1          ;
;  HEX5[6]       ; clock1     ; 5.480 ; 5.480 ; Rise       ; clock1          ;
; LED_GREEN[*]   ; clock1     ; 3.716 ; 3.716 ; Rise       ; clock1          ;
;  LED_GREEN[0]  ; clock1     ; 4.384 ; 4.384 ; Rise       ; clock1          ;
;  LED_GREEN[1]  ; clock1     ; 4.375 ; 4.375 ; Rise       ; clock1          ;
;  LED_GREEN[2]  ; clock1     ; 4.359 ; 4.359 ; Rise       ; clock1          ;
;  LED_GREEN[3]  ; clock1     ; 4.382 ; 4.382 ; Rise       ; clock1          ;
;  LED_GREEN[4]  ; clock1     ; 4.303 ; 4.303 ; Rise       ; clock1          ;
;  LED_GREEN[5]  ; clock1     ; 4.293 ; 4.293 ; Rise       ; clock1          ;
;  LED_GREEN[6]  ; clock1     ; 4.288 ; 4.288 ; Rise       ; clock1          ;
;  LED_GREEN[7]  ; clock1     ; 4.065 ; 4.065 ; Rise       ; clock1          ;
;  LED_GREEN[8]  ; clock1     ; 3.716 ; 3.716 ; Rise       ; clock1          ;
; LED_RED[*]     ; clock1     ; 4.246 ; 4.246 ; Rise       ; clock1          ;
;  LED_RED[0]    ; clock1     ; 4.363 ; 4.363 ; Rise       ; clock1          ;
;  LED_RED[1]    ; clock1     ; 5.443 ; 5.443 ; Rise       ; clock1          ;
;  LED_RED[2]    ; clock1     ; 5.852 ; 5.852 ; Rise       ; clock1          ;
;  LED_RED[3]    ; clock1     ; 4.246 ; 4.246 ; Rise       ; clock1          ;
; SRAM_ADDR[*]   ; clock1     ; 4.262 ; 4.262 ; Rise       ; clock1          ;
;  SRAM_ADDR[0]  ; clock1     ; 4.426 ; 4.426 ; Rise       ; clock1          ;
;  SRAM_ADDR[1]  ; clock1     ; 4.343 ; 4.343 ; Rise       ; clock1          ;
;  SRAM_ADDR[2]  ; clock1     ; 4.343 ; 4.343 ; Rise       ; clock1          ;
;  SRAM_ADDR[3]  ; clock1     ; 4.897 ; 4.897 ; Rise       ; clock1          ;
;  SRAM_ADDR[4]  ; clock1     ; 4.403 ; 4.403 ; Rise       ; clock1          ;
;  SRAM_ADDR[5]  ; clock1     ; 4.327 ; 4.327 ; Rise       ; clock1          ;
;  SRAM_ADDR[6]  ; clock1     ; 4.262 ; 4.262 ; Rise       ; clock1          ;
;  SRAM_ADDR[7]  ; clock1     ; 4.502 ; 4.502 ; Rise       ; clock1          ;
;  SRAM_ADDR[8]  ; clock1     ; 4.596 ; 4.596 ; Rise       ; clock1          ;
;  SRAM_ADDR[9]  ; clock1     ; 4.418 ; 4.418 ; Rise       ; clock1          ;
;  SRAM_ADDR[10] ; clock1     ; 4.374 ; 4.374 ; Rise       ; clock1          ;
;  SRAM_ADDR[11] ; clock1     ; 4.481 ; 4.481 ; Rise       ; clock1          ;
;  SRAM_ADDR[12] ; clock1     ; 4.487 ; 4.487 ; Rise       ; clock1          ;
;  SRAM_ADDR[13] ; clock1     ; 4.507 ; 4.507 ; Rise       ; clock1          ;
;  SRAM_ADDR[14] ; clock1     ; 4.450 ; 4.450 ; Rise       ; clock1          ;
;  SRAM_ADDR[15] ; clock1     ; 4.352 ; 4.352 ; Rise       ; clock1          ;
;  SRAM_ADDR[16] ; clock1     ; 4.393 ; 4.393 ; Rise       ; clock1          ;
;  SRAM_ADDR[17] ; clock1     ; 4.360 ; 4.360 ; Rise       ; clock1          ;
; SRAM_DQ[*]     ; clock1     ; 3.993 ; 3.993 ; Rise       ; clock1          ;
;  SRAM_DQ[0]    ; clock1     ; 4.610 ; 4.610 ; Rise       ; clock1          ;
;  SRAM_DQ[1]    ; clock1     ; 4.651 ; 4.651 ; Rise       ; clock1          ;
;  SRAM_DQ[2]    ; clock1     ; 4.463 ; 4.463 ; Rise       ; clock1          ;
;  SRAM_DQ[3]    ; clock1     ; 4.633 ; 4.633 ; Rise       ; clock1          ;
;  SRAM_DQ[4]    ; clock1     ; 4.432 ; 4.432 ; Rise       ; clock1          ;
;  SRAM_DQ[5]    ; clock1     ; 4.236 ; 4.236 ; Rise       ; clock1          ;
;  SRAM_DQ[6]    ; clock1     ; 4.440 ; 4.440 ; Rise       ; clock1          ;
;  SRAM_DQ[7]    ; clock1     ; 4.336 ; 4.336 ; Rise       ; clock1          ;
;  SRAM_DQ[8]    ; clock1     ; 4.108 ; 4.108 ; Rise       ; clock1          ;
;  SRAM_DQ[9]    ; clock1     ; 4.115 ; 4.115 ; Rise       ; clock1          ;
;  SRAM_DQ[10]   ; clock1     ; 4.145 ; 4.145 ; Rise       ; clock1          ;
;  SRAM_DQ[11]   ; clock1     ; 4.140 ; 4.140 ; Rise       ; clock1          ;
;  SRAM_DQ[12]   ; clock1     ; 4.015 ; 4.015 ; Rise       ; clock1          ;
;  SRAM_DQ[13]   ; clock1     ; 4.005 ; 4.005 ; Rise       ; clock1          ;
;  SRAM_DQ[14]   ; clock1     ; 3.993 ; 3.993 ; Rise       ; clock1          ;
;  SRAM_DQ[15]   ; clock1     ; 4.220 ; 4.220 ; Rise       ; clock1          ;
; SRAM_OE_N      ; clock1     ; 4.430 ; 4.430 ; Rise       ; clock1          ;
; SRAM_WE_N      ; clock1     ; 4.562 ; 4.562 ; Rise       ; clock1          ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; HEX6[0]     ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; DPDT_SW[0] ; HEX6[1]     ; 3.924 ; 3.924 ; 3.924 ; 3.924 ;
; DPDT_SW[0] ; HEX6[2]     ;       ; 3.920 ; 3.920 ;       ;
; DPDT_SW[0] ; HEX6[3]     ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; DPDT_SW[0] ; HEX6[4]     ; 4.223 ;       ;       ; 4.223 ;
; DPDT_SW[0] ; HEX6[5]     ; 4.207 ;       ;       ; 4.207 ;
; DPDT_SW[0] ; HEX6[6]     ; 4.189 ; 4.189 ; 4.189 ; 4.189 ;
; DPDT_SW[1] ; HEX6[0]     ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; DPDT_SW[1] ; HEX6[1]     ; 3.693 ; 3.693 ; 3.693 ; 3.693 ;
; DPDT_SW[1] ; HEX6[2]     ; 3.694 ;       ;       ; 3.694 ;
; DPDT_SW[1] ; HEX6[3]     ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; DPDT_SW[1] ; HEX6[4]     ;       ; 3.988 ; 3.988 ;       ;
; DPDT_SW[1] ; HEX6[5]     ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; DPDT_SW[1] ; HEX6[6]     ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; DPDT_SW[2] ; HEX6[0]     ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; DPDT_SW[2] ; HEX6[1]     ; 3.858 ;       ;       ; 3.858 ;
; DPDT_SW[2] ; HEX6[2]     ; 3.859 ; 3.859 ; 3.859 ; 3.859 ;
; DPDT_SW[2] ; HEX6[3]     ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; DPDT_SW[2] ; HEX6[4]     ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; DPDT_SW[2] ; HEX6[5]     ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; DPDT_SW[2] ; HEX6[6]     ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; DPDT_SW[3] ; HEX6[0]     ; 3.594 ; 3.594 ; 3.594 ; 3.594 ;
; DPDT_SW[3] ; HEX6[1]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; DPDT_SW[3] ; HEX6[2]     ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; DPDT_SW[3] ; HEX6[3]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; DPDT_SW[3] ; HEX6[4]     ;       ; 3.883 ; 3.883 ;       ;
; DPDT_SW[3] ; HEX6[5]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; DPDT_SW[3] ; HEX6[6]     ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; DPDT_SW[4] ; HEX7[0]     ; 3.623 ; 3.623 ; 3.623 ; 3.623 ;
; DPDT_SW[4] ; HEX7[1]     ; 3.627 ; 3.627 ; 3.627 ; 3.627 ;
; DPDT_SW[4] ; HEX7[2]     ;       ; 3.594 ; 3.594 ;       ;
; DPDT_SW[4] ; HEX7[3]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; DPDT_SW[4] ; HEX7[4]     ; 3.595 ;       ;       ; 3.595 ;
; DPDT_SW[4] ; HEX7[5]     ; 3.748 ;       ;       ; 3.748 ;
; DPDT_SW[4] ; HEX7[6]     ; 3.699 ; 3.699 ; 3.699 ; 3.699 ;
; DPDT_SW[5] ; HEX7[0]     ; 3.579 ; 3.579 ; 3.579 ; 3.579 ;
; DPDT_SW[5] ; HEX7[1]     ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; DPDT_SW[5] ; HEX7[2]     ; 3.560 ;       ;       ; 3.560 ;
; DPDT_SW[5] ; HEX7[3]     ; 3.560 ; 3.560 ; 3.560 ; 3.560 ;
; DPDT_SW[5] ; HEX7[4]     ;       ; 3.555 ; 3.555 ;       ;
; DPDT_SW[5] ; HEX7[5]     ; 3.715 ; 3.715 ; 3.715 ; 3.715 ;
; DPDT_SW[5] ; HEX7[6]     ; 3.666 ; 3.666 ; 3.666 ; 3.666 ;
; DPDT_SW[6] ; HEX7[0]     ; 3.686 ; 3.686 ; 3.686 ; 3.686 ;
; DPDT_SW[6] ; HEX7[1]     ; 3.686 ;       ;       ; 3.686 ;
; DPDT_SW[6] ; HEX7[2]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; DPDT_SW[6] ; HEX7[3]     ; 3.658 ; 3.658 ; 3.658 ; 3.658 ;
; DPDT_SW[6] ; HEX7[4]     ; 3.655 ; 3.655 ; 3.655 ; 3.655 ;
; DPDT_SW[6] ; HEX7[5]     ; 3.808 ; 3.808 ; 3.808 ; 3.808 ;
; DPDT_SW[6] ; HEX7[6]     ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; DPDT_SW[7] ; HEX7[0]     ; 3.471 ; 3.471 ; 3.471 ; 3.471 ;
; DPDT_SW[7] ; HEX7[1]     ; 3.481 ; 3.481 ; 3.481 ; 3.481 ;
; DPDT_SW[7] ; HEX7[2]     ; 3.445 ; 3.445 ; 3.445 ; 3.445 ;
; DPDT_SW[7] ; HEX7[3]     ; 3.448 ; 3.448 ; 3.448 ; 3.448 ;
; DPDT_SW[7] ; HEX7[4]     ;       ; 3.441 ; 3.441 ;       ;
; DPDT_SW[7] ; HEX7[5]     ; 3.600 ; 3.600 ; 3.600 ; 3.600 ;
; DPDT_SW[7] ; HEX7[6]     ; 3.551 ; 3.551 ; 3.551 ; 3.551 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; HEX6[0]     ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; DPDT_SW[0] ; HEX6[1]     ; 3.924 ; 3.924 ; 3.924 ; 3.924 ;
; DPDT_SW[0] ; HEX6[2]     ;       ; 3.920 ; 3.920 ;       ;
; DPDT_SW[0] ; HEX6[3]     ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; DPDT_SW[0] ; HEX6[4]     ; 4.223 ;       ;       ; 4.223 ;
; DPDT_SW[0] ; HEX6[5]     ; 4.207 ;       ;       ; 4.207 ;
; DPDT_SW[0] ; HEX6[6]     ; 4.189 ; 4.189 ; 4.189 ; 4.189 ;
; DPDT_SW[1] ; HEX6[0]     ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; DPDT_SW[1] ; HEX6[1]     ; 3.693 ; 3.693 ; 3.693 ; 3.693 ;
; DPDT_SW[1] ; HEX6[2]     ; 3.694 ;       ;       ; 3.694 ;
; DPDT_SW[1] ; HEX6[3]     ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; DPDT_SW[1] ; HEX6[4]     ;       ; 3.988 ; 3.988 ;       ;
; DPDT_SW[1] ; HEX6[5]     ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; DPDT_SW[1] ; HEX6[6]     ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; DPDT_SW[2] ; HEX6[0]     ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; DPDT_SW[2] ; HEX6[1]     ; 3.858 ;       ;       ; 3.858 ;
; DPDT_SW[2] ; HEX6[2]     ; 3.859 ; 3.859 ; 3.859 ; 3.859 ;
; DPDT_SW[2] ; HEX6[3]     ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; DPDT_SW[2] ; HEX6[4]     ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; DPDT_SW[2] ; HEX6[5]     ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; DPDT_SW[2] ; HEX6[6]     ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; DPDT_SW[3] ; HEX6[0]     ; 3.594 ; 3.594 ; 3.594 ; 3.594 ;
; DPDT_SW[3] ; HEX6[1]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; DPDT_SW[3] ; HEX6[2]     ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; DPDT_SW[3] ; HEX6[3]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; DPDT_SW[3] ; HEX6[4]     ;       ; 3.883 ; 3.883 ;       ;
; DPDT_SW[3] ; HEX6[5]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; DPDT_SW[3] ; HEX6[6]     ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; DPDT_SW[4] ; HEX7[0]     ; 3.623 ; 3.623 ; 3.623 ; 3.623 ;
; DPDT_SW[4] ; HEX7[1]     ; 3.627 ; 3.627 ; 3.627 ; 3.627 ;
; DPDT_SW[4] ; HEX7[2]     ;       ; 3.594 ; 3.594 ;       ;
; DPDT_SW[4] ; HEX7[3]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; DPDT_SW[4] ; HEX7[4]     ; 3.595 ;       ;       ; 3.595 ;
; DPDT_SW[4] ; HEX7[5]     ; 3.748 ;       ;       ; 3.748 ;
; DPDT_SW[4] ; HEX7[6]     ; 3.699 ; 3.699 ; 3.699 ; 3.699 ;
; DPDT_SW[5] ; HEX7[0]     ; 3.579 ; 3.579 ; 3.579 ; 3.579 ;
; DPDT_SW[5] ; HEX7[1]     ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; DPDT_SW[5] ; HEX7[2]     ; 3.560 ;       ;       ; 3.560 ;
; DPDT_SW[5] ; HEX7[3]     ; 3.560 ; 3.560 ; 3.560 ; 3.560 ;
; DPDT_SW[5] ; HEX7[4]     ;       ; 3.555 ; 3.555 ;       ;
; DPDT_SW[5] ; HEX7[5]     ; 3.715 ; 3.715 ; 3.715 ; 3.715 ;
; DPDT_SW[5] ; HEX7[6]     ; 3.666 ; 3.666 ; 3.666 ; 3.666 ;
; DPDT_SW[6] ; HEX7[0]     ; 3.686 ; 3.686 ; 3.686 ; 3.686 ;
; DPDT_SW[6] ; HEX7[1]     ; 3.686 ;       ;       ; 3.686 ;
; DPDT_SW[6] ; HEX7[2]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; DPDT_SW[6] ; HEX7[3]     ; 3.658 ; 3.658 ; 3.658 ; 3.658 ;
; DPDT_SW[6] ; HEX7[4]     ; 3.655 ; 3.655 ; 3.655 ; 3.655 ;
; DPDT_SW[6] ; HEX7[5]     ; 3.808 ; 3.808 ; 3.808 ; 3.808 ;
; DPDT_SW[6] ; HEX7[6]     ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; DPDT_SW[7] ; HEX7[0]     ; 3.471 ; 3.471 ; 3.471 ; 3.471 ;
; DPDT_SW[7] ; HEX7[1]     ; 3.481 ; 3.481 ; 3.481 ; 3.481 ;
; DPDT_SW[7] ; HEX7[2]     ; 3.445 ; 3.445 ; 3.445 ; 3.445 ;
; DPDT_SW[7] ; HEX7[3]     ; 3.448 ; 3.448 ; 3.448 ; 3.448 ;
; DPDT_SW[7] ; HEX7[4]     ;       ; 3.441 ; 3.441 ;       ;
; DPDT_SW[7] ; HEX7[5]     ; 3.600 ; 3.600 ; 3.600 ; 3.600 ;
; DPDT_SW[7] ; HEX7[6]     ; 3.551 ; 3.551 ; 3.551 ; 3.551 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_DQ[*]     ; clock1     ; 4.083 ;      ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 4.083 ;      ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 4.083 ;      ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 4.103 ;      ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 4.103 ;      ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 4.199 ;      ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 4.199 ;      ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 4.199 ;      ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 4.199 ;      ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 6.367 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 6.737 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 6.741 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 6.738 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 6.718 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 6.583 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 6.621 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 6.621 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 6.611 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 6.399 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 6.399 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 6.399 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 6.399 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 6.377 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 6.377 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 6.367 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 6.367 ;      ; Rise       ; clock1          ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_DQ[*]     ; clock1     ; 4.083 ;      ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 4.083 ;      ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 4.083 ;      ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 4.103 ;      ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 4.103 ;      ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 4.199 ;      ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 4.199 ;      ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 4.199 ;      ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 4.199 ;      ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 4.425 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 4.795 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 4.799 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 4.796 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 4.776 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 4.641 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 4.679 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 4.679 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 4.669 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 4.457 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 4.457 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 4.457 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 4.457 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 4.435 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 4.435 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 4.425 ;      ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 4.425 ;      ; Rise       ; clock1          ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_DQ[*]     ; clock1     ; 4.083     ;           ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 4.083     ;           ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 4.083     ;           ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 4.103     ;           ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 4.103     ;           ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 4.199     ;           ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 4.199     ;           ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 4.199     ;           ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 4.199     ;           ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 6.367     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 6.737     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 6.741     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 6.738     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 6.718     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 6.583     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 6.621     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 6.621     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 6.611     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 6.399     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 6.399     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 6.399     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 6.399     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 6.377     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 6.377     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 6.367     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 6.367     ;           ; Rise       ; clock1          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_DQ[*]     ; clock1     ; 4.083     ;           ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 4.083     ;           ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 4.083     ;           ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 4.103     ;           ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 4.103     ;           ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 4.199     ;           ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 4.199     ;           ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 4.199     ;           ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 4.199     ;           ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 4.425     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 4.795     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 4.799     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 4.796     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 4.776     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 4.641     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 4.679     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 4.679     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 4.669     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 4.457     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 4.457     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 4.457     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 4.457     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 4.435     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 4.435     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 4.425     ;           ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 4.425     ;           ; Rise       ; clock1          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+-------+--------+----------+---------+---------------------+
; Clock            ; Setup ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+--------+----------+---------+---------------------+
; Worst-case Slack ; 7.004 ; -0.024 ; 18.395   ; 0.432   ; 7.873               ;
;  clock1          ; 7.004 ; -0.024 ; 18.395   ; 0.432   ; 7.873               ;
; Design-wide TNS  ; 0.0   ; -0.024 ; 0.0      ; 0.0     ; 0.0                 ;
;  clock1          ; 0.000 ; -0.024 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DPDT_SW[*]   ; clock1     ; 0.133  ; 0.133  ; Rise       ; clock1          ;
;  DPDT_SW[0]  ; clock1     ; 0.133  ; 0.133  ; Rise       ; clock1          ;
;  DPDT_SW[1]  ; clock1     ; 0.077  ; 0.077  ; Rise       ; clock1          ;
;  DPDT_SW[2]  ; clock1     ; -0.122 ; -0.122 ; Rise       ; clock1          ;
;  DPDT_SW[3]  ; clock1     ; -0.657 ; -0.657 ; Rise       ; clock1          ;
;  DPDT_SW[4]  ; clock1     ; -0.631 ; -0.631 ; Rise       ; clock1          ;
;  DPDT_SW[5]  ; clock1     ; -0.602 ; -0.602 ; Rise       ; clock1          ;
;  DPDT_SW[6]  ; clock1     ; -0.466 ; -0.466 ; Rise       ; clock1          ;
;  DPDT_SW[7]  ; clock1     ; -0.418 ; -0.418 ; Rise       ; clock1          ;
; FL_DQ[*]     ; clock1     ; 3.880  ; 3.880  ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; 3.623  ; 3.623  ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; 3.777  ; 3.777  ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; 3.685  ; 3.685  ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; 3.792  ; 3.792  ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; 3.872  ; 3.872  ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; 3.871  ; 3.871  ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; 3.864  ; 3.864  ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; 3.880  ; 3.880  ; Rise       ; clock1          ;
; KEY[*]       ; clock1     ; 9.885  ; 9.885  ; Rise       ; clock1          ;
;  KEY[0]      ; clock1     ; 9.885  ; 9.885  ; Rise       ; clock1          ;
;  KEY[1]      ; clock1     ; 5.840  ; 5.840  ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; 15.596 ; 15.596 ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; 15.596 ; 15.596 ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; 15.057 ; 15.057 ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; 15.482 ; 15.482 ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; 15.184 ; 15.184 ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; 14.653 ; 14.653 ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; 14.299 ; 14.299 ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; 14.706 ; 14.706 ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; 14.136 ; 14.136 ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; 14.310 ; 14.310 ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; 13.835 ; 13.835 ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; 13.887 ; 13.887 ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; 13.845 ; 13.845 ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; 13.902 ; 13.902 ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; 13.906 ; 13.906 ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; 13.791 ; 13.791 ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; 13.734 ; 13.734 ; Rise       ; clock1          ;
; TCK          ; clock1     ; 1.715  ; 1.715  ; Rise       ; clock1          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DPDT_SW[*]   ; clock1     ; 1.188  ; 1.188  ; Rise       ; clock1          ;
;  DPDT_SW[0]  ; clock1     ; 0.240  ; 0.240  ; Rise       ; clock1          ;
;  DPDT_SW[1]  ; clock1     ; 0.256  ; 0.256  ; Rise       ; clock1          ;
;  DPDT_SW[2]  ; clock1     ; 0.394  ; 0.394  ; Rise       ; clock1          ;
;  DPDT_SW[3]  ; clock1     ; 1.129  ; 1.129  ; Rise       ; clock1          ;
;  DPDT_SW[4]  ; clock1     ; 1.188  ; 1.188  ; Rise       ; clock1          ;
;  DPDT_SW[5]  ; clock1     ; 1.065  ; 1.065  ; Rise       ; clock1          ;
;  DPDT_SW[6]  ; clock1     ; 0.838  ; 0.838  ; Rise       ; clock1          ;
;  DPDT_SW[7]  ; clock1     ; 0.820  ; 0.820  ; Rise       ; clock1          ;
; FL_DQ[*]     ; clock1     ; -1.794 ; -1.794 ; Rise       ; clock1          ;
;  FL_DQ[0]    ; clock1     ; -1.794 ; -1.794 ; Rise       ; clock1          ;
;  FL_DQ[1]    ; clock1     ; -1.889 ; -1.889 ; Rise       ; clock1          ;
;  FL_DQ[2]    ; clock1     ; -1.855 ; -1.855 ; Rise       ; clock1          ;
;  FL_DQ[3]    ; clock1     ; -1.907 ; -1.907 ; Rise       ; clock1          ;
;  FL_DQ[4]    ; clock1     ; -1.918 ; -1.918 ; Rise       ; clock1          ;
;  FL_DQ[5]    ; clock1     ; -1.913 ; -1.913 ; Rise       ; clock1          ;
;  FL_DQ[6]    ; clock1     ; -1.909 ; -1.909 ; Rise       ; clock1          ;
;  FL_DQ[7]    ; clock1     ; -1.920 ; -1.920 ; Rise       ; clock1          ;
; KEY[*]       ; clock1     ; -2.435 ; -2.435 ; Rise       ; clock1          ;
;  KEY[0]      ; clock1     ; -3.389 ; -3.389 ; Rise       ; clock1          ;
;  KEY[1]      ; clock1     ; -2.435 ; -2.435 ; Rise       ; clock1          ;
; SRAM_DQ[*]   ; clock1     ; -1.601 ; -1.601 ; Rise       ; clock1          ;
;  SRAM_DQ[0]  ; clock1     ; -1.976 ; -1.976 ; Rise       ; clock1          ;
;  SRAM_DQ[1]  ; clock1     ; -1.887 ; -1.887 ; Rise       ; clock1          ;
;  SRAM_DQ[2]  ; clock1     ; -1.881 ; -1.881 ; Rise       ; clock1          ;
;  SRAM_DQ[3]  ; clock1     ; -1.902 ; -1.902 ; Rise       ; clock1          ;
;  SRAM_DQ[4]  ; clock1     ; -1.771 ; -1.771 ; Rise       ; clock1          ;
;  SRAM_DQ[5]  ; clock1     ; -1.766 ; -1.766 ; Rise       ; clock1          ;
;  SRAM_DQ[6]  ; clock1     ; -1.704 ; -1.704 ; Rise       ; clock1          ;
;  SRAM_DQ[7]  ; clock1     ; -1.850 ; -1.850 ; Rise       ; clock1          ;
;  SRAM_DQ[8]  ; clock1     ; -1.857 ; -1.857 ; Rise       ; clock1          ;
;  SRAM_DQ[9]  ; clock1     ; -1.836 ; -1.836 ; Rise       ; clock1          ;
;  SRAM_DQ[10] ; clock1     ; -1.738 ; -1.738 ; Rise       ; clock1          ;
;  SRAM_DQ[11] ; clock1     ; -1.757 ; -1.757 ; Rise       ; clock1          ;
;  SRAM_DQ[12] ; clock1     ; -1.601 ; -1.601 ; Rise       ; clock1          ;
;  SRAM_DQ[13] ; clock1     ; -1.719 ; -1.719 ; Rise       ; clock1          ;
;  SRAM_DQ[14] ; clock1     ; -1.650 ; -1.650 ; Rise       ; clock1          ;
;  SRAM_DQ[15] ; clock1     ; -1.667 ; -1.667 ; Rise       ; clock1          ;
; TCK          ; clock1     ; -0.834 ; -0.834 ; Rise       ; clock1          ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; FL_ADDR[*]     ; clock1     ; 10.089 ; 10.089 ; Rise       ; clock1          ;
;  FL_ADDR[0]    ; clock1     ; 9.680  ; 9.680  ; Rise       ; clock1          ;
;  FL_ADDR[1]    ; clock1     ; 9.874  ; 9.874  ; Rise       ; clock1          ;
;  FL_ADDR[2]    ; clock1     ; 10.089 ; 10.089 ; Rise       ; clock1          ;
;  FL_ADDR[3]    ; clock1     ; 9.494  ; 9.494  ; Rise       ; clock1          ;
;  FL_ADDR[4]    ; clock1     ; 9.926  ; 9.926  ; Rise       ; clock1          ;
;  FL_ADDR[5]    ; clock1     ; 9.775  ; 9.775  ; Rise       ; clock1          ;
;  FL_ADDR[6]    ; clock1     ; 9.934  ; 9.934  ; Rise       ; clock1          ;
;  FL_ADDR[7]    ; clock1     ; 9.232  ; 9.232  ; Rise       ; clock1          ;
;  FL_ADDR[8]    ; clock1     ; 9.457  ; 9.457  ; Rise       ; clock1          ;
;  FL_ADDR[9]    ; clock1     ; 9.888  ; 9.888  ; Rise       ; clock1          ;
;  FL_ADDR[10]   ; clock1     ; 9.940  ; 9.940  ; Rise       ; clock1          ;
;  FL_ADDR[11]   ; clock1     ; 9.906  ; 9.906  ; Rise       ; clock1          ;
;  FL_ADDR[12]   ; clock1     ; 8.873  ; 8.873  ; Rise       ; clock1          ;
;  FL_ADDR[13]   ; clock1     ; 8.985  ; 8.985  ; Rise       ; clock1          ;
;  FL_ADDR[14]   ; clock1     ; 7.787  ; 7.787  ; Rise       ; clock1          ;
;  FL_ADDR[15]   ; clock1     ; 8.268  ; 8.268  ; Rise       ; clock1          ;
;  FL_ADDR[16]   ; clock1     ; 8.143  ; 8.143  ; Rise       ; clock1          ;
;  FL_ADDR[17]   ; clock1     ; 8.127  ; 8.127  ; Rise       ; clock1          ;
;  FL_ADDR[18]   ; clock1     ; 8.129  ; 8.129  ; Rise       ; clock1          ;
;  FL_ADDR[19]   ; clock1     ; 8.120  ; 8.120  ; Rise       ; clock1          ;
;  FL_ADDR[20]   ; clock1     ; 7.549  ; 7.549  ; Rise       ; clock1          ;
;  FL_ADDR[21]   ; clock1     ; 8.540  ; 8.540  ; Rise       ; clock1          ;
; FL_CE_N        ; clock1     ; 7.310  ; 7.310  ; Rise       ; clock1          ;
; FL_DQ[*]       ; clock1     ; 10.208 ; 10.208 ; Rise       ; clock1          ;
;  FL_DQ[0]      ; clock1     ; 8.461  ; 8.461  ; Rise       ; clock1          ;
;  FL_DQ[1]      ; clock1     ; 8.824  ; 8.824  ; Rise       ; clock1          ;
;  FL_DQ[2]      ; clock1     ; 8.748  ; 8.748  ; Rise       ; clock1          ;
;  FL_DQ[3]      ; clock1     ; 9.064  ; 9.064  ; Rise       ; clock1          ;
;  FL_DQ[4]      ; clock1     ; 10.208 ; 10.208 ; Rise       ; clock1          ;
;  FL_DQ[5]      ; clock1     ; 9.466  ; 9.466  ; Rise       ; clock1          ;
;  FL_DQ[6]      ; clock1     ; 8.256  ; 8.256  ; Rise       ; clock1          ;
;  FL_DQ[7]      ; clock1     ; 9.482  ; 9.482  ; Rise       ; clock1          ;
; FL_OE_N        ; clock1     ; 7.143  ; 7.143  ; Rise       ; clock1          ;
; FL_WE_N        ; clock1     ; 8.133  ; 8.133  ; Rise       ; clock1          ;
; HEX0[*]        ; clock1     ; 7.866  ; 7.866  ; Rise       ; clock1          ;
;  HEX0[0]       ; clock1     ; 7.866  ; 7.866  ; Rise       ; clock1          ;
;  HEX0[1]       ; clock1     ; 7.555  ; 7.555  ; Rise       ; clock1          ;
;  HEX0[2]       ; clock1     ; 7.866  ; 7.866  ; Rise       ; clock1          ;
;  HEX0[3]       ; clock1     ; 7.135  ; 7.135  ; Rise       ; clock1          ;
;  HEX0[4]       ; clock1     ; 7.134  ; 7.134  ; Rise       ; clock1          ;
;  HEX0[5]       ; clock1     ; 7.098  ; 7.098  ; Rise       ; clock1          ;
;  HEX0[6]       ; clock1     ; 7.132  ; 7.132  ; Rise       ; clock1          ;
; HEX1[*]        ; clock1     ; 9.899  ; 9.899  ; Rise       ; clock1          ;
;  HEX1[0]       ; clock1     ; 9.188  ; 9.188  ; Rise       ; clock1          ;
;  HEX1[1]       ; clock1     ; 9.899  ; 9.899  ; Rise       ; clock1          ;
;  HEX1[2]       ; clock1     ; 9.012  ; 9.012  ; Rise       ; clock1          ;
;  HEX1[3]       ; clock1     ; 9.184  ; 9.184  ; Rise       ; clock1          ;
;  HEX1[4]       ; clock1     ; 8.663  ; 8.663  ; Rise       ; clock1          ;
;  HEX1[5]       ; clock1     ; 9.201  ; 9.201  ; Rise       ; clock1          ;
;  HEX1[6]       ; clock1     ; 8.990  ; 8.990  ; Rise       ; clock1          ;
; HEX2[*]        ; clock1     ; 10.802 ; 10.802 ; Rise       ; clock1          ;
;  HEX2[0]       ; clock1     ; 10.655 ; 10.655 ; Rise       ; clock1          ;
;  HEX2[1]       ; clock1     ; 10.445 ; 10.445 ; Rise       ; clock1          ;
;  HEX2[2]       ; clock1     ; 10.532 ; 10.532 ; Rise       ; clock1          ;
;  HEX2[3]       ; clock1     ; 10.498 ; 10.498 ; Rise       ; clock1          ;
;  HEX2[4]       ; clock1     ; 10.693 ; 10.693 ; Rise       ; clock1          ;
;  HEX2[5]       ; clock1     ; 10.802 ; 10.802 ; Rise       ; clock1          ;
;  HEX2[6]       ; clock1     ; 10.748 ; 10.748 ; Rise       ; clock1          ;
; HEX4[*]        ; clock1     ; 13.212 ; 13.212 ; Rise       ; clock1          ;
;  HEX4[0]       ; clock1     ; 12.917 ; 12.917 ; Rise       ; clock1          ;
;  HEX4[1]       ; clock1     ; 13.083 ; 13.083 ; Rise       ; clock1          ;
;  HEX4[2]       ; clock1     ; 12.664 ; 12.664 ; Rise       ; clock1          ;
;  HEX4[3]       ; clock1     ; 12.950 ; 12.950 ; Rise       ; clock1          ;
;  HEX4[4]       ; clock1     ; 12.852 ; 12.852 ; Rise       ; clock1          ;
;  HEX4[5]       ; clock1     ; 13.212 ; 13.212 ; Rise       ; clock1          ;
;  HEX4[6]       ; clock1     ; 12.945 ; 12.945 ; Rise       ; clock1          ;
; HEX5[*]        ; clock1     ; 13.185 ; 13.185 ; Rise       ; clock1          ;
;  HEX5[0]       ; clock1     ; 13.184 ; 13.184 ; Rise       ; clock1          ;
;  HEX5[1]       ; clock1     ; 13.165 ; 13.165 ; Rise       ; clock1          ;
;  HEX5[2]       ; clock1     ; 13.174 ; 13.174 ; Rise       ; clock1          ;
;  HEX5[3]       ; clock1     ; 13.181 ; 13.181 ; Rise       ; clock1          ;
;  HEX5[4]       ; clock1     ; 13.159 ; 13.159 ; Rise       ; clock1          ;
;  HEX5[5]       ; clock1     ; 13.157 ; 13.157 ; Rise       ; clock1          ;
;  HEX5[6]       ; clock1     ; 13.185 ; 13.185 ; Rise       ; clock1          ;
; LED_GREEN[*]   ; clock1     ; 7.992  ; 7.992  ; Rise       ; clock1          ;
;  LED_GREEN[0]  ; clock1     ; 7.943  ; 7.943  ; Rise       ; clock1          ;
;  LED_GREEN[1]  ; clock1     ; 7.969  ; 7.969  ; Rise       ; clock1          ;
;  LED_GREEN[2]  ; clock1     ; 7.956  ; 7.956  ; Rise       ; clock1          ;
;  LED_GREEN[3]  ; clock1     ; 7.992  ; 7.992  ; Rise       ; clock1          ;
;  LED_GREEN[4]  ; clock1     ; 7.778  ; 7.778  ; Rise       ; clock1          ;
;  LED_GREEN[5]  ; clock1     ; 7.768  ; 7.768  ; Rise       ; clock1          ;
;  LED_GREEN[6]  ; clock1     ; 7.765  ; 7.765  ; Rise       ; clock1          ;
;  LED_GREEN[7]  ; clock1     ; 7.249  ; 7.249  ; Rise       ; clock1          ;
;  LED_GREEN[8]  ; clock1     ; 6.556  ; 6.556  ; Rise       ; clock1          ;
; LED_RED[*]     ; clock1     ; 11.174 ; 11.174 ; Rise       ; clock1          ;
;  LED_RED[0]    ; clock1     ; 7.705  ; 7.705  ; Rise       ; clock1          ;
;  LED_RED[1]    ; clock1     ; 10.057 ; 10.057 ; Rise       ; clock1          ;
;  LED_RED[2]    ; clock1     ; 11.174 ; 11.174 ; Rise       ; clock1          ;
;  LED_RED[3]    ; clock1     ; 7.530  ; 7.530  ; Rise       ; clock1          ;
; SRAM_ADDR[*]   ; clock1     ; 12.489 ; 12.489 ; Rise       ; clock1          ;
;  SRAM_ADDR[0]  ; clock1     ; 11.444 ; 11.444 ; Rise       ; clock1          ;
;  SRAM_ADDR[1]  ; clock1     ; 11.241 ; 11.241 ; Rise       ; clock1          ;
;  SRAM_ADDR[2]  ; clock1     ; 11.017 ; 11.017 ; Rise       ; clock1          ;
;  SRAM_ADDR[3]  ; clock1     ; 12.489 ; 12.489 ; Rise       ; clock1          ;
;  SRAM_ADDR[4]  ; clock1     ; 11.479 ; 11.479 ; Rise       ; clock1          ;
;  SRAM_ADDR[5]  ; clock1     ; 11.289 ; 11.289 ; Rise       ; clock1          ;
;  SRAM_ADDR[6]  ; clock1     ; 10.818 ; 10.818 ; Rise       ; clock1          ;
;  SRAM_ADDR[7]  ; clock1     ; 11.394 ; 11.394 ; Rise       ; clock1          ;
;  SRAM_ADDR[8]  ; clock1     ; 11.603 ; 11.603 ; Rise       ; clock1          ;
;  SRAM_ADDR[9]  ; clock1     ; 11.720 ; 11.720 ; Rise       ; clock1          ;
;  SRAM_ADDR[10] ; clock1     ; 11.109 ; 11.109 ; Rise       ; clock1          ;
;  SRAM_ADDR[11] ; clock1     ; 11.964 ; 11.964 ; Rise       ; clock1          ;
;  SRAM_ADDR[12] ; clock1     ; 11.951 ; 11.951 ; Rise       ; clock1          ;
;  SRAM_ADDR[13] ; clock1     ; 11.962 ; 11.962 ; Rise       ; clock1          ;
;  SRAM_ADDR[14] ; clock1     ; 11.854 ; 11.854 ; Rise       ; clock1          ;
;  SRAM_ADDR[15] ; clock1     ; 11.420 ; 11.420 ; Rise       ; clock1          ;
;  SRAM_ADDR[16] ; clock1     ; 11.685 ; 11.685 ; Rise       ; clock1          ;
;  SRAM_ADDR[17] ; clock1     ; 11.884 ; 11.884 ; Rise       ; clock1          ;
; SRAM_DQ[*]     ; clock1     ; 10.846 ; 10.846 ; Rise       ; clock1          ;
;  SRAM_DQ[0]    ; clock1     ; 10.846 ; 10.846 ; Rise       ; clock1          ;
;  SRAM_DQ[1]    ; clock1     ; 10.829 ; 10.829 ; Rise       ; clock1          ;
;  SRAM_DQ[2]    ; clock1     ; 10.553 ; 10.553 ; Rise       ; clock1          ;
;  SRAM_DQ[3]    ; clock1     ; 10.801 ; 10.801 ; Rise       ; clock1          ;
;  SRAM_DQ[4]    ; clock1     ; 10.270 ; 10.270 ; Rise       ; clock1          ;
;  SRAM_DQ[5]    ; clock1     ; 10.570 ; 10.570 ; Rise       ; clock1          ;
;  SRAM_DQ[6]    ; clock1     ; 10.541 ; 10.541 ; Rise       ; clock1          ;
;  SRAM_DQ[7]    ; clock1     ; 10.515 ; 10.515 ; Rise       ; clock1          ;
;  SRAM_DQ[8]    ; clock1     ; 10.252 ; 10.252 ; Rise       ; clock1          ;
;  SRAM_DQ[9]    ; clock1     ; 10.257 ; 10.257 ; Rise       ; clock1          ;
;  SRAM_DQ[10]   ; clock1     ; 10.343 ; 10.343 ; Rise       ; clock1          ;
;  SRAM_DQ[11]   ; clock1     ; 10.349 ; 10.349 ; Rise       ; clock1          ;
;  SRAM_DQ[12]   ; clock1     ; 10.069 ; 10.069 ; Rise       ; clock1          ;
;  SRAM_DQ[13]   ; clock1     ; 10.031 ; 10.031 ; Rise       ; clock1          ;
;  SRAM_DQ[14]   ; clock1     ; 10.028 ; 10.028 ; Rise       ; clock1          ;
;  SRAM_DQ[15]   ; clock1     ; 10.287 ; 10.287 ; Rise       ; clock1          ;
; SRAM_OE_N      ; clock1     ; 12.370 ; 12.370 ; Rise       ; clock1          ;
; SRAM_WE_N      ; clock1     ; 12.645 ; 12.645 ; Rise       ; clock1          ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; FL_ADDR[*]     ; clock1     ; 3.828 ; 3.828 ; Rise       ; clock1          ;
;  FL_ADDR[0]    ; clock1     ; 4.184 ; 4.184 ; Rise       ; clock1          ;
;  FL_ADDR[1]    ; clock1     ; 4.266 ; 4.266 ; Rise       ; clock1          ;
;  FL_ADDR[2]    ; clock1     ; 4.249 ; 4.249 ; Rise       ; clock1          ;
;  FL_ADDR[3]    ; clock1     ; 4.451 ; 4.451 ; Rise       ; clock1          ;
;  FL_ADDR[4]    ; clock1     ; 4.261 ; 4.261 ; Rise       ; clock1          ;
;  FL_ADDR[5]    ; clock1     ; 4.315 ; 4.315 ; Rise       ; clock1          ;
;  FL_ADDR[6]    ; clock1     ; 4.242 ; 4.242 ; Rise       ; clock1          ;
;  FL_ADDR[7]    ; clock1     ; 4.195 ; 4.195 ; Rise       ; clock1          ;
;  FL_ADDR[8]    ; clock1     ; 4.137 ; 4.137 ; Rise       ; clock1          ;
;  FL_ADDR[9]    ; clock1     ; 4.168 ; 4.168 ; Rise       ; clock1          ;
;  FL_ADDR[10]   ; clock1     ; 4.267 ; 4.267 ; Rise       ; clock1          ;
;  FL_ADDR[11]   ; clock1     ; 4.332 ; 4.332 ; Rise       ; clock1          ;
;  FL_ADDR[12]   ; clock1     ; 4.224 ; 4.224 ; Rise       ; clock1          ;
;  FL_ADDR[13]   ; clock1     ; 4.259 ; 4.259 ; Rise       ; clock1          ;
;  FL_ADDR[14]   ; clock1     ; 4.100 ; 4.100 ; Rise       ; clock1          ;
;  FL_ADDR[15]   ; clock1     ; 3.828 ; 3.828 ; Rise       ; clock1          ;
;  FL_ADDR[16]   ; clock1     ; 3.906 ; 3.906 ; Rise       ; clock1          ;
;  FL_ADDR[17]   ; clock1     ; 4.025 ; 4.025 ; Rise       ; clock1          ;
;  FL_ADDR[18]   ; clock1     ; 3.888 ; 3.888 ; Rise       ; clock1          ;
;  FL_ADDR[19]   ; clock1     ; 4.021 ; 4.021 ; Rise       ; clock1          ;
;  FL_ADDR[20]   ; clock1     ; 3.985 ; 3.985 ; Rise       ; clock1          ;
;  FL_ADDR[21]   ; clock1     ; 4.059 ; 4.059 ; Rise       ; clock1          ;
; FL_CE_N        ; clock1     ; 4.066 ; 4.066 ; Rise       ; clock1          ;
; FL_DQ[*]       ; clock1     ; 4.158 ; 4.158 ; Rise       ; clock1          ;
;  FL_DQ[0]      ; clock1     ; 4.379 ; 4.379 ; Rise       ; clock1          ;
;  FL_DQ[1]      ; clock1     ; 4.158 ; 4.158 ; Rise       ; clock1          ;
;  FL_DQ[2]      ; clock1     ; 4.423 ; 4.423 ; Rise       ; clock1          ;
;  FL_DQ[3]      ; clock1     ; 4.272 ; 4.272 ; Rise       ; clock1          ;
;  FL_DQ[4]      ; clock1     ; 4.519 ; 4.519 ; Rise       ; clock1          ;
;  FL_DQ[5]      ; clock1     ; 4.406 ; 4.406 ; Rise       ; clock1          ;
;  FL_DQ[6]      ; clock1     ; 4.243 ; 4.243 ; Rise       ; clock1          ;
;  FL_DQ[7]      ; clock1     ; 4.328 ; 4.328 ; Rise       ; clock1          ;
; FL_OE_N        ; clock1     ; 4.006 ; 4.006 ; Rise       ; clock1          ;
; FL_WE_N        ; clock1     ; 3.889 ; 3.889 ; Rise       ; clock1          ;
; HEX0[*]        ; clock1     ; 3.838 ; 3.838 ; Rise       ; clock1          ;
;  HEX0[0]       ; clock1     ; 4.209 ; 4.209 ; Rise       ; clock1          ;
;  HEX0[1]       ; clock1     ; 4.020 ; 4.020 ; Rise       ; clock1          ;
;  HEX0[2]       ; clock1     ; 4.186 ; 4.186 ; Rise       ; clock1          ;
;  HEX0[3]       ; clock1     ; 3.848 ; 3.848 ; Rise       ; clock1          ;
;  HEX0[4]       ; clock1     ; 3.847 ; 3.847 ; Rise       ; clock1          ;
;  HEX0[5]       ; clock1     ; 3.838 ; 3.838 ; Rise       ; clock1          ;
;  HEX0[6]       ; clock1     ; 3.844 ; 3.844 ; Rise       ; clock1          ;
; HEX1[*]        ; clock1     ; 4.457 ; 4.457 ; Rise       ; clock1          ;
;  HEX1[0]       ; clock1     ; 4.765 ; 4.765 ; Rise       ; clock1          ;
;  HEX1[1]       ; clock1     ; 5.057 ; 5.057 ; Rise       ; clock1          ;
;  HEX1[2]       ; clock1     ; 4.599 ; 4.599 ; Rise       ; clock1          ;
;  HEX1[3]       ; clock1     ; 4.663 ; 4.663 ; Rise       ; clock1          ;
;  HEX1[4]       ; clock1     ; 4.457 ; 4.457 ; Rise       ; clock1          ;
;  HEX1[5]       ; clock1     ; 4.677 ; 4.677 ; Rise       ; clock1          ;
;  HEX1[6]       ; clock1     ; 4.606 ; 4.606 ; Rise       ; clock1          ;
; HEX2[*]        ; clock1     ; 5.163 ; 5.163 ; Rise       ; clock1          ;
;  HEX2[0]       ; clock1     ; 5.260 ; 5.260 ; Rise       ; clock1          ;
;  HEX2[1]       ; clock1     ; 5.163 ; 5.163 ; Rise       ; clock1          ;
;  HEX2[2]       ; clock1     ; 5.251 ; 5.251 ; Rise       ; clock1          ;
;  HEX2[3]       ; clock1     ; 5.215 ; 5.215 ; Rise       ; clock1          ;
;  HEX2[4]       ; clock1     ; 5.295 ; 5.295 ; Rise       ; clock1          ;
;  HEX2[5]       ; clock1     ; 5.348 ; 5.348 ; Rise       ; clock1          ;
;  HEX2[6]       ; clock1     ; 5.314 ; 5.314 ; Rise       ; clock1          ;
; HEX4[*]        ; clock1     ; 5.217 ; 5.217 ; Rise       ; clock1          ;
;  HEX4[0]       ; clock1     ; 5.303 ; 5.303 ; Rise       ; clock1          ;
;  HEX4[1]       ; clock1     ; 5.417 ; 5.417 ; Rise       ; clock1          ;
;  HEX4[2]       ; clock1     ; 5.217 ; 5.217 ; Rise       ; clock1          ;
;  HEX4[3]       ; clock1     ; 5.343 ; 5.343 ; Rise       ; clock1          ;
;  HEX4[4]       ; clock1     ; 5.333 ; 5.333 ; Rise       ; clock1          ;
;  HEX4[5]       ; clock1     ; 5.440 ; 5.440 ; Rise       ; clock1          ;
;  HEX4[6]       ; clock1     ; 5.350 ; 5.350 ; Rise       ; clock1          ;
; HEX5[*]        ; clock1     ; 5.456 ; 5.456 ; Rise       ; clock1          ;
;  HEX5[0]       ; clock1     ; 5.481 ; 5.481 ; Rise       ; clock1          ;
;  HEX5[1]       ; clock1     ; 5.456 ; 5.456 ; Rise       ; clock1          ;
;  HEX5[2]       ; clock1     ; 5.458 ; 5.458 ; Rise       ; clock1          ;
;  HEX5[3]       ; clock1     ; 5.484 ; 5.484 ; Rise       ; clock1          ;
;  HEX5[4]       ; clock1     ; 5.462 ; 5.462 ; Rise       ; clock1          ;
;  HEX5[5]       ; clock1     ; 5.460 ; 5.460 ; Rise       ; clock1          ;
;  HEX5[6]       ; clock1     ; 5.480 ; 5.480 ; Rise       ; clock1          ;
; LED_GREEN[*]   ; clock1     ; 3.716 ; 3.716 ; Rise       ; clock1          ;
;  LED_GREEN[0]  ; clock1     ; 4.384 ; 4.384 ; Rise       ; clock1          ;
;  LED_GREEN[1]  ; clock1     ; 4.375 ; 4.375 ; Rise       ; clock1          ;
;  LED_GREEN[2]  ; clock1     ; 4.359 ; 4.359 ; Rise       ; clock1          ;
;  LED_GREEN[3]  ; clock1     ; 4.382 ; 4.382 ; Rise       ; clock1          ;
;  LED_GREEN[4]  ; clock1     ; 4.303 ; 4.303 ; Rise       ; clock1          ;
;  LED_GREEN[5]  ; clock1     ; 4.293 ; 4.293 ; Rise       ; clock1          ;
;  LED_GREEN[6]  ; clock1     ; 4.288 ; 4.288 ; Rise       ; clock1          ;
;  LED_GREEN[7]  ; clock1     ; 4.065 ; 4.065 ; Rise       ; clock1          ;
;  LED_GREEN[8]  ; clock1     ; 3.716 ; 3.716 ; Rise       ; clock1          ;
; LED_RED[*]     ; clock1     ; 4.246 ; 4.246 ; Rise       ; clock1          ;
;  LED_RED[0]    ; clock1     ; 4.363 ; 4.363 ; Rise       ; clock1          ;
;  LED_RED[1]    ; clock1     ; 5.443 ; 5.443 ; Rise       ; clock1          ;
;  LED_RED[2]    ; clock1     ; 5.852 ; 5.852 ; Rise       ; clock1          ;
;  LED_RED[3]    ; clock1     ; 4.246 ; 4.246 ; Rise       ; clock1          ;
; SRAM_ADDR[*]   ; clock1     ; 4.262 ; 4.262 ; Rise       ; clock1          ;
;  SRAM_ADDR[0]  ; clock1     ; 4.426 ; 4.426 ; Rise       ; clock1          ;
;  SRAM_ADDR[1]  ; clock1     ; 4.343 ; 4.343 ; Rise       ; clock1          ;
;  SRAM_ADDR[2]  ; clock1     ; 4.343 ; 4.343 ; Rise       ; clock1          ;
;  SRAM_ADDR[3]  ; clock1     ; 4.897 ; 4.897 ; Rise       ; clock1          ;
;  SRAM_ADDR[4]  ; clock1     ; 4.403 ; 4.403 ; Rise       ; clock1          ;
;  SRAM_ADDR[5]  ; clock1     ; 4.327 ; 4.327 ; Rise       ; clock1          ;
;  SRAM_ADDR[6]  ; clock1     ; 4.262 ; 4.262 ; Rise       ; clock1          ;
;  SRAM_ADDR[7]  ; clock1     ; 4.502 ; 4.502 ; Rise       ; clock1          ;
;  SRAM_ADDR[8]  ; clock1     ; 4.596 ; 4.596 ; Rise       ; clock1          ;
;  SRAM_ADDR[9]  ; clock1     ; 4.418 ; 4.418 ; Rise       ; clock1          ;
;  SRAM_ADDR[10] ; clock1     ; 4.374 ; 4.374 ; Rise       ; clock1          ;
;  SRAM_ADDR[11] ; clock1     ; 4.481 ; 4.481 ; Rise       ; clock1          ;
;  SRAM_ADDR[12] ; clock1     ; 4.487 ; 4.487 ; Rise       ; clock1          ;
;  SRAM_ADDR[13] ; clock1     ; 4.507 ; 4.507 ; Rise       ; clock1          ;
;  SRAM_ADDR[14] ; clock1     ; 4.450 ; 4.450 ; Rise       ; clock1          ;
;  SRAM_ADDR[15] ; clock1     ; 4.352 ; 4.352 ; Rise       ; clock1          ;
;  SRAM_ADDR[16] ; clock1     ; 4.393 ; 4.393 ; Rise       ; clock1          ;
;  SRAM_ADDR[17] ; clock1     ; 4.360 ; 4.360 ; Rise       ; clock1          ;
; SRAM_DQ[*]     ; clock1     ; 3.993 ; 3.993 ; Rise       ; clock1          ;
;  SRAM_DQ[0]    ; clock1     ; 4.610 ; 4.610 ; Rise       ; clock1          ;
;  SRAM_DQ[1]    ; clock1     ; 4.651 ; 4.651 ; Rise       ; clock1          ;
;  SRAM_DQ[2]    ; clock1     ; 4.463 ; 4.463 ; Rise       ; clock1          ;
;  SRAM_DQ[3]    ; clock1     ; 4.633 ; 4.633 ; Rise       ; clock1          ;
;  SRAM_DQ[4]    ; clock1     ; 4.432 ; 4.432 ; Rise       ; clock1          ;
;  SRAM_DQ[5]    ; clock1     ; 4.236 ; 4.236 ; Rise       ; clock1          ;
;  SRAM_DQ[6]    ; clock1     ; 4.440 ; 4.440 ; Rise       ; clock1          ;
;  SRAM_DQ[7]    ; clock1     ; 4.336 ; 4.336 ; Rise       ; clock1          ;
;  SRAM_DQ[8]    ; clock1     ; 4.108 ; 4.108 ; Rise       ; clock1          ;
;  SRAM_DQ[9]    ; clock1     ; 4.115 ; 4.115 ; Rise       ; clock1          ;
;  SRAM_DQ[10]   ; clock1     ; 4.145 ; 4.145 ; Rise       ; clock1          ;
;  SRAM_DQ[11]   ; clock1     ; 4.140 ; 4.140 ; Rise       ; clock1          ;
;  SRAM_DQ[12]   ; clock1     ; 4.015 ; 4.015 ; Rise       ; clock1          ;
;  SRAM_DQ[13]   ; clock1     ; 4.005 ; 4.005 ; Rise       ; clock1          ;
;  SRAM_DQ[14]   ; clock1     ; 3.993 ; 3.993 ; Rise       ; clock1          ;
;  SRAM_DQ[15]   ; clock1     ; 4.220 ; 4.220 ; Rise       ; clock1          ;
; SRAM_OE_N      ; clock1     ; 4.430 ; 4.430 ; Rise       ; clock1          ;
; SRAM_WE_N      ; clock1     ; 4.562 ; 4.562 ; Rise       ; clock1          ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; HEX6[0]     ; 7.611 ; 7.611 ; 7.611 ; 7.611 ;
; DPDT_SW[0] ; HEX6[1]     ; 7.590 ; 7.590 ; 7.590 ; 7.590 ;
; DPDT_SW[0] ; HEX6[2]     ;       ; 7.564 ; 7.564 ;       ;
; DPDT_SW[0] ; HEX6[3]     ; 8.151 ; 8.151 ; 8.151 ; 8.151 ;
; DPDT_SW[0] ; HEX6[4]     ; 8.178 ;       ;       ; 8.178 ;
; DPDT_SW[0] ; HEX6[5]     ; 8.172 ;       ;       ; 8.172 ;
; DPDT_SW[0] ; HEX6[6]     ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; DPDT_SW[1] ; HEX6[0]     ; 7.059 ; 7.059 ; 7.059 ; 7.059 ;
; DPDT_SW[1] ; HEX6[1]     ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; DPDT_SW[1] ; HEX6[2]     ; 7.052 ;       ;       ; 7.052 ;
; DPDT_SW[1] ; HEX6[3]     ; 7.603 ; 7.603 ; 7.603 ; 7.603 ;
; DPDT_SW[1] ; HEX6[4]     ;       ; 7.633 ; 7.633 ;       ;
; DPDT_SW[1] ; HEX6[5]     ; 7.621 ; 7.621 ; 7.621 ; 7.621 ;
; DPDT_SW[1] ; HEX6[6]     ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; DPDT_SW[2] ; HEX6[0]     ; 7.494 ; 7.494 ; 7.494 ; 7.494 ;
; DPDT_SW[2] ; HEX6[1]     ; 7.492 ;       ;       ; 7.492 ;
; DPDT_SW[2] ; HEX6[2]     ; 7.496 ; 7.496 ; 7.496 ; 7.496 ;
; DPDT_SW[2] ; HEX6[3]     ; 8.042 ; 8.042 ; 8.042 ; 8.042 ;
; DPDT_SW[2] ; HEX6[4]     ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; DPDT_SW[2] ; HEX6[5]     ; 8.063 ; 8.063 ; 8.063 ; 8.063 ;
; DPDT_SW[2] ; HEX6[6]     ; 8.025 ; 8.025 ; 8.025 ; 8.025 ;
; DPDT_SW[3] ; HEX6[0]     ; 6.942 ; 6.942 ; 6.942 ; 6.942 ;
; DPDT_SW[3] ; HEX6[1]     ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; DPDT_SW[3] ; HEX6[2]     ; 6.934 ; 6.934 ; 6.934 ; 6.934 ;
; DPDT_SW[3] ; HEX6[3]     ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; DPDT_SW[3] ; HEX6[4]     ;       ; 7.515 ; 7.515 ;       ;
; DPDT_SW[3] ; HEX6[5]     ; 7.504 ; 7.504 ; 7.504 ; 7.504 ;
; DPDT_SW[3] ; HEX6[6]     ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; DPDT_SW[4] ; HEX7[0]     ; 6.830 ; 6.830 ; 6.830 ; 6.830 ;
; DPDT_SW[4] ; HEX7[1]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; DPDT_SW[4] ; HEX7[2]     ;       ; 6.801 ; 6.801 ;       ;
; DPDT_SW[4] ; HEX7[3]     ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; DPDT_SW[4] ; HEX7[4]     ; 6.801 ;       ;       ; 6.801 ;
; DPDT_SW[4] ; HEX7[5]     ; 7.113 ;       ;       ; 7.113 ;
; DPDT_SW[4] ; HEX7[6]     ; 7.003 ; 7.003 ; 7.003 ; 7.003 ;
; DPDT_SW[5] ; HEX7[0]     ; 6.771 ; 6.771 ; 6.771 ; 6.771 ;
; DPDT_SW[5] ; HEX7[1]     ; 6.795 ; 6.795 ; 6.795 ; 6.795 ;
; DPDT_SW[5] ; HEX7[2]     ; 6.753 ;       ;       ; 6.753 ;
; DPDT_SW[5] ; HEX7[3]     ; 6.761 ; 6.761 ; 6.761 ; 6.761 ;
; DPDT_SW[5] ; HEX7[4]     ;       ; 6.747 ; 6.747 ;       ;
; DPDT_SW[5] ; HEX7[5]     ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; DPDT_SW[5] ; HEX7[6]     ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; DPDT_SW[6] ; HEX7[0]     ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; DPDT_SW[6] ; HEX7[1]     ; 7.035 ;       ;       ; 7.035 ;
; DPDT_SW[6] ; HEX7[2]     ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; DPDT_SW[6] ; HEX7[3]     ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; DPDT_SW[6] ; HEX7[4]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; DPDT_SW[6] ; HEX7[5]     ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; DPDT_SW[6] ; HEX7[6]     ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; DPDT_SW[7] ; HEX7[0]     ; 6.626 ; 6.626 ; 6.626 ; 6.626 ;
; DPDT_SW[7] ; HEX7[1]     ; 6.652 ; 6.652 ; 6.652 ; 6.652 ;
; DPDT_SW[7] ; HEX7[2]     ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; DPDT_SW[7] ; HEX7[3]     ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; DPDT_SW[7] ; HEX7[4]     ;       ; 6.599 ; 6.599 ;       ;
; DPDT_SW[7] ; HEX7[5]     ; 6.921 ; 6.921 ; 6.921 ; 6.921 ;
; DPDT_SW[7] ; HEX7[6]     ; 6.809 ; 6.809 ; 6.809 ; 6.809 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; HEX6[0]     ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; DPDT_SW[0] ; HEX6[1]     ; 3.924 ; 3.924 ; 3.924 ; 3.924 ;
; DPDT_SW[0] ; HEX6[2]     ;       ; 3.920 ; 3.920 ;       ;
; DPDT_SW[0] ; HEX6[3]     ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; DPDT_SW[0] ; HEX6[4]     ; 4.223 ;       ;       ; 4.223 ;
; DPDT_SW[0] ; HEX6[5]     ; 4.207 ;       ;       ; 4.207 ;
; DPDT_SW[0] ; HEX6[6]     ; 4.189 ; 4.189 ; 4.189 ; 4.189 ;
; DPDT_SW[1] ; HEX6[0]     ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; DPDT_SW[1] ; HEX6[1]     ; 3.693 ; 3.693 ; 3.693 ; 3.693 ;
; DPDT_SW[1] ; HEX6[2]     ; 3.694 ;       ;       ; 3.694 ;
; DPDT_SW[1] ; HEX6[3]     ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; DPDT_SW[1] ; HEX6[4]     ;       ; 3.988 ; 3.988 ;       ;
; DPDT_SW[1] ; HEX6[5]     ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; DPDT_SW[1] ; HEX6[6]     ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; DPDT_SW[2] ; HEX6[0]     ; 3.855 ; 3.855 ; 3.855 ; 3.855 ;
; DPDT_SW[2] ; HEX6[1]     ; 3.858 ;       ;       ; 3.858 ;
; DPDT_SW[2] ; HEX6[2]     ; 3.859 ; 3.859 ; 3.859 ; 3.859 ;
; DPDT_SW[2] ; HEX6[3]     ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; DPDT_SW[2] ; HEX6[4]     ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; DPDT_SW[2] ; HEX6[5]     ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; DPDT_SW[2] ; HEX6[6]     ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; DPDT_SW[3] ; HEX6[0]     ; 3.594 ; 3.594 ; 3.594 ; 3.594 ;
; DPDT_SW[3] ; HEX6[1]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; DPDT_SW[3] ; HEX6[2]     ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; DPDT_SW[3] ; HEX6[3]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; DPDT_SW[3] ; HEX6[4]     ;       ; 3.883 ; 3.883 ;       ;
; DPDT_SW[3] ; HEX6[5]     ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; DPDT_SW[3] ; HEX6[6]     ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; DPDT_SW[4] ; HEX7[0]     ; 3.623 ; 3.623 ; 3.623 ; 3.623 ;
; DPDT_SW[4] ; HEX7[1]     ; 3.627 ; 3.627 ; 3.627 ; 3.627 ;
; DPDT_SW[4] ; HEX7[2]     ;       ; 3.594 ; 3.594 ;       ;
; DPDT_SW[4] ; HEX7[3]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; DPDT_SW[4] ; HEX7[4]     ; 3.595 ;       ;       ; 3.595 ;
; DPDT_SW[4] ; HEX7[5]     ; 3.748 ;       ;       ; 3.748 ;
; DPDT_SW[4] ; HEX7[6]     ; 3.699 ; 3.699 ; 3.699 ; 3.699 ;
; DPDT_SW[5] ; HEX7[0]     ; 3.579 ; 3.579 ; 3.579 ; 3.579 ;
; DPDT_SW[5] ; HEX7[1]     ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; DPDT_SW[5] ; HEX7[2]     ; 3.560 ;       ;       ; 3.560 ;
; DPDT_SW[5] ; HEX7[3]     ; 3.560 ; 3.560 ; 3.560 ; 3.560 ;
; DPDT_SW[5] ; HEX7[4]     ;       ; 3.555 ; 3.555 ;       ;
; DPDT_SW[5] ; HEX7[5]     ; 3.715 ; 3.715 ; 3.715 ; 3.715 ;
; DPDT_SW[5] ; HEX7[6]     ; 3.666 ; 3.666 ; 3.666 ; 3.666 ;
; DPDT_SW[6] ; HEX7[0]     ; 3.686 ; 3.686 ; 3.686 ; 3.686 ;
; DPDT_SW[6] ; HEX7[1]     ; 3.686 ;       ;       ; 3.686 ;
; DPDT_SW[6] ; HEX7[2]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; DPDT_SW[6] ; HEX7[3]     ; 3.658 ; 3.658 ; 3.658 ; 3.658 ;
; DPDT_SW[6] ; HEX7[4]     ; 3.655 ; 3.655 ; 3.655 ; 3.655 ;
; DPDT_SW[6] ; HEX7[5]     ; 3.808 ; 3.808 ; 3.808 ; 3.808 ;
; DPDT_SW[6] ; HEX7[6]     ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; DPDT_SW[7] ; HEX7[0]     ; 3.471 ; 3.471 ; 3.471 ; 3.471 ;
; DPDT_SW[7] ; HEX7[1]     ; 3.481 ; 3.481 ; 3.481 ; 3.481 ;
; DPDT_SW[7] ; HEX7[2]     ; 3.445 ; 3.445 ; 3.445 ; 3.445 ;
; DPDT_SW[7] ; HEX7[3]     ; 3.448 ; 3.448 ; 3.448 ; 3.448 ;
; DPDT_SW[7] ; HEX7[4]     ;       ; 3.441 ; 3.441 ;       ;
; DPDT_SW[7] ; HEX7[5]     ; 3.600 ; 3.600 ; 3.600 ; 3.600 ;
; DPDT_SW[7] ; HEX7[6]     ; 3.551 ; 3.551 ; 3.551 ; 3.551 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 3149846  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 3149846  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 40       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 40       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 37    ; 37   ;
; Unconstrained Input Port Paths  ; 2369  ; 2369 ;
; Unconstrained Output Ports      ; 132   ; 132  ;
; Unconstrained Output Port Paths ; 989   ; 989  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 28 14:54:34 2011
Info: Command: quartus_sta DE2_USB_API -c DE2_USB_API
Info: qsta_default_script.tcl version: #4
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'DE2_USB_API.sdc'
Warning: Node: USB_JTAG:u1|mTCK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: TCK was determined to be a clock but was found without an associated clock assignment.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 7.004
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.004         0.000 clock1 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -0.020
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.020        -0.020 clock1 
Info: Worst-case recovery slack is 18.395
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    18.395         0.000 clock1 
Info: Worst-case removal slack is 0.700
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.700         0.000 clock1 
Info: Worst-case minimum pulse width slack is 7.873
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.873         0.000 clock1 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 381 output pins without output pin load capacitance assignment
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_INT0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_INT1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DREQ0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DREQ1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Node: USB_JTAG:u1|mTCK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: TCK was determined to be a clock but was found without an associated clock assignment.
Info: Worst-case setup slack is 13.531
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    13.531         0.000 clock1 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -0.024
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.024        -0.024 clock1 
Info: Worst-case recovery slack is 19.091
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    19.091         0.000 clock1 
Info: Worst-case removal slack is 0.432
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.432         0.000 clock1 
Info: Worst-case minimum pulse width slack is 7.873
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.873         0.000 clock1 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 454 megabytes
    Info: Processing ended: Sat May 28 14:55:00 2011
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:24


