Fitter report for dancedance
Fri May 30 19:31:15 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Fitter Equations
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri May 30 19:31:15 2014           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; dancedance                                      ;
; Top-level Entity Name              ; dancedance                                      ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 464 / 18,752 ( 2 % )                            ;
;     Total combinational functions  ; 424 / 18,752 ( 2 % )                            ;
;     Dedicated logic registers      ; 123 / 18,752 ( < 1 % )                          ;
; Total registers                    ; 123                                             ;
; Total pins                         ; 55 / 315 ( 17 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 617 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 617 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 614     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/13.0sp1/KAIYU ZHENG LAB8 NEW/KAIYU ZHENG LAB8 NEW/KAIYU ZHENG LAB8 NEW/lab8/output_files/dancedance.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/KAIYU ZHENG LAB8 NEW/KAIYU ZHENG LAB8 NEW/KAIYU ZHENG LAB8 NEW/lab8/output_files/dancedance.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 464 / 18,752 ( 2 % )   ;
;     -- Combinational with no register       ; 341                    ;
;     -- Register only                        ; 40                     ;
;     -- Combinational with a register        ; 83                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 149                    ;
;     -- 3 input functions                    ; 116                    ;
;     -- <=2 input functions                  ; 159                    ;
;     -- Register only                        ; 40                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 317                    ;
;     -- arithmetic mode                      ; 107                    ;
;                                             ;                        ;
; Total registers*                            ; 123 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 123 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 40 / 1,172 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 55 / 315 ( 17 % )      ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )         ;
;                                             ;                        ;
; Global signals                              ; 11                     ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 11 / 16 ( 69 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 0%           ;
; Maximum fan-out                             ; 87                     ;
; Highest non-global fan-out                  ; 32                     ;
; Total fan-out                               ; 1676                   ;
; Average fan-out                             ; 2.57                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 464 / 18752 ( 2 % )   ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 341                   ; 0                              ;
;     -- Register only                        ; 40                    ; 0                              ;
;     -- Combinational with a register        ; 83                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 149                   ; 0                              ;
;     -- 3 input functions                    ; 116                   ; 0                              ;
;     -- <=2 input functions                  ; 159                   ; 0                              ;
;     -- Register only                        ; 40                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 317                   ; 0                              ;
;     -- arithmetic mode                      ; 107                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 123                   ; 0                              ;
;     -- Dedicated logic registers            ; 123 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 40 / 1172 ( 3 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 55                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 11 / 20 ( 55 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1676                  ; 0                              ;
;     -- Registered Connections               ; 529                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 11                    ; 0                              ;
;     -- Output Ports                         ; 44                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50   ; L1    ; 2        ; 0            ; 13           ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; R22   ; 6        ; 50           ; 10           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; R21   ; 6        ; 50           ; 10           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; T22   ; 6        ; 50           ; 9            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; T21   ; 6        ; 50           ; 9            ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Reset      ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_SPD[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_SPD[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_SPD[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_SPD[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_SPD[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Col_G[0] ; B16   ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Col_G[1] ; B18   ; 4        ; 46           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Col_G[2] ; D22   ; 5        ; 50           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Col_G[3] ; F22   ; 5        ; 50           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Col_R[0] ; A17   ; 4        ; 37           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Col_R[1] ; B17   ; 4        ; 37           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Col_R[2] ; E21   ; 5        ; 50           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Col_R[3] ; E22   ; 5        ; 50           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Row[0]   ; C21   ; 5        ; 50           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Row[1]   ; A19   ; 4        ; 46           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Row[2]   ; F21   ; 5        ; 50           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Row[3]   ; D21   ; 5        ; 50           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Row[4]   ; A18   ; 4        ; 46           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Row[5]   ; A16   ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Row[6]   ; K21   ; 5        ; 50           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Row[7]   ; G21   ; 5        ; 50           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[0]  ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[1]  ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[2]  ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[3]  ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[4]  ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[5]  ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[6]  ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[0]  ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[1]  ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[2]  ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[3]  ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[4]  ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[5]  ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[6]  ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[0]  ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[1]  ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[2]  ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[3]  ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[4]  ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[5]  ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[6]  ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[0]  ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[1]  ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[2]  ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[3]  ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[4]  ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[5]  ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[6]  ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 7 / 40 ( 18 % )  ; 3.3V          ; --           ;
; 5        ; 11 / 39 ( 28 % ) ; 3.3V          ; --           ;
; 6        ; 6 / 36 ( 17 % )  ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; Row[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 265        ; 4        ; Col_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 251        ; 4        ; Row[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 249        ; 4        ; Row[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; Col_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 264        ; 4        ; Col_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 250        ; 4        ; Col_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; hex2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; hex2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; Row[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; hex1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; hex1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; hex2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; hex3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; hex3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; hex3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; Row[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 230        ; 5        ; Col_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; hex1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; hex0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; hex2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; hex2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; Col_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 228        ; 5        ; Col_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 22         ; 2        ; hex0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; hex0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; hex3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; hex3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; Row[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 224        ; 5        ; Col_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; hex1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; hex2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; hex2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; Row[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; hex0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; hex0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; hex1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; hex1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; hex1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; hex0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; hex0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; hex3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; Row[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; hex3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; clk_SPD[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; clk_SPD[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; clk_SPD[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; clk_SPD[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; clk_SPD[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                      ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |dancedance                                  ; 464 (30)    ; 123 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 55   ; 0            ; 341 (30)     ; 40 (0)            ; 83 (1)           ; |dancedance                                                                                                                              ; work         ;
;    |bank:b0|                                 ; 19 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 9 (0)            ; |dancedance|bank:b0                                                                                                                      ; work         ;
;       |L0:light_0|                           ; 3 (2)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L0:light_0                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L0:light_0|D_FF:dff0                                                                                                 ; work         ;
;       |L1:light_1|                           ; 3 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b0|L1:light_1                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L1:light_1|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L1:light_1|D_FF:dff1                                                                                                 ; work         ;
;       |L2:light_2|                           ; 4 (2)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b0|L2:light_2                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L2:light_2|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L2:light_2|D_FF:dff1                                                                                                 ; work         ;
;       |L3:light_3|                           ; 4 (2)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b0|L3:light_3                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L3:light_3|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L3:light_3|D_FF:dff1                                                                                                 ; work         ;
;       |L4:light_4|                           ; 3 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b0|L4:light_4                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L4:light_4|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b0|L4:light_4|D_FF:dff1                                                                                                 ; work         ;
;       |encode_top:et|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |dancedance|bank:b0|encode_top:et                                                                                                        ; work         ;
;    |bank:b1|                                 ; 19 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 10 (0)           ; |dancedance|bank:b1                                                                                                                      ; work         ;
;       |L0:light_0|                           ; 3 (2)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L0:light_0                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L0:light_0|D_FF:dff0                                                                                                 ; work         ;
;       |L1:light_1|                           ; 3 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |dancedance|bank:b1|L1:light_1                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L1:light_1|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L1:light_1|D_FF:dff1                                                                                                 ; work         ;
;       |L2:light_2|                           ; 4 (2)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b1|L2:light_2                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L2:light_2|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L2:light_2|D_FF:dff1                                                                                                 ; work         ;
;       |L3:light_3|                           ; 4 (2)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b1|L3:light_3                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L3:light_3|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L3:light_3|D_FF:dff1                                                                                                 ; work         ;
;       |L4:light_4|                           ; 3 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b1|L4:light_4                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L4:light_4|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b1|L4:light_4|D_FF:dff1                                                                                                 ; work         ;
;       |encode_top:et|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |dancedance|bank:b1|encode_top:et                                                                                                        ; work         ;
;    |bank:b2|                                 ; 19 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 9 (0)            ; |dancedance|bank:b2                                                                                                                      ; work         ;
;       |L0:light_0|                           ; 3 (2)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L0:light_0                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L0:light_0|D_FF:dff0                                                                                                 ; work         ;
;       |L1:light_1|                           ; 3 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b2|L1:light_1                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L1:light_1|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L1:light_1|D_FF:dff1                                                                                                 ; work         ;
;       |L2:light_2|                           ; 4 (2)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b2|L2:light_2                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L2:light_2|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L2:light_2|D_FF:dff1                                                                                                 ; work         ;
;       |L3:light_3|                           ; 4 (2)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b2|L3:light_3                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L3:light_3|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L3:light_3|D_FF:dff1                                                                                                 ; work         ;
;       |L4:light_4|                           ; 3 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b2|L4:light_4                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L4:light_4|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b2|L4:light_4|D_FF:dff1                                                                                                 ; work         ;
;       |encode_top:et|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |dancedance|bank:b2|encode_top:et                                                                                                        ; work         ;
;    |bank:b3|                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; |dancedance|bank:b3                                                                                                                      ; work         ;
;       |L0:light_0|                           ; 3 (2)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L0:light_0                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L0:light_0|D_FF:dff0                                                                                                 ; work         ;
;       |L1:light_1|                           ; 3 (1)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |dancedance|bank:b3|L1:light_1                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L1:light_1|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L1:light_1|D_FF:dff1                                                                                                 ; work         ;
;       |L2:light_2|                           ; 4 (2)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b3|L2:light_2                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L2:light_2|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L2:light_2|D_FF:dff1                                                                                                 ; work         ;
;       |L3:light_3|                           ; 4 (2)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |dancedance|bank:b3|L3:light_3                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L3:light_3|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L3:light_3|D_FF:dff1                                                                                                 ; work         ;
;       |L4:light_4|                           ; 5 (3)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (0)            ; |dancedance|bank:b3|L4:light_4                                                                                                           ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L4:light_4|D_FF:dff0                                                                                                 ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|L4:light_4|D_FF:dff1                                                                                                 ; work         ;
;       |encode_top:et|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |dancedance|bank:b3|encode_top:et                                                                                                        ; work         ;
;       |score:sc|                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |dancedance|bank:b3|score:sc                                                                                                             ; work         ;
;    |clock_divider:divider|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |dancedance|clock_divider:divider                                                                                                        ; work         ;
;    |counter_3b:ct|                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |dancedance|counter_3b:ct                                                                                                                ; work         ;
;       |D_FF:dff1|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|counter_3b:ct|D_FF:dff1                                                                                                      ; work         ;
;       |D_FF:dff2|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|counter_3b:ct|D_FF:dff2                                                                                                      ; work         ;
;       |D_FF:dff3|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|counter_3b:ct|D_FF:dff3                                                                                                      ; work         ;
;    |decoder3to8:decoder|                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |dancedance|decoder3to8:decoder                                                                                                          ; work         ;
;    |mux8to1:col_0_green|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dancedance|mux8to1:col_0_green                                                                                                          ; work         ;
;    |mux8to1:col_0_red|                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |dancedance|mux8to1:col_0_red                                                                                                            ; work         ;
;    |mux8to1:col_1_green|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dancedance|mux8to1:col_1_green                                                                                                          ; work         ;
;    |mux8to1:col_1_red|                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |dancedance|mux8to1:col_1_red                                                                                                            ; work         ;
;    |mux8to1:col_2_green|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dancedance|mux8to1:col_2_green                                                                                                          ; work         ;
;    |mux8to1:col_2_red|                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |dancedance|mux8to1:col_2_red                                                                                                            ; work         ;
;    |mux8to1:col_3_green|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dancedance|mux8to1:col_3_green                                                                                                          ; work         ;
;    |mux8to1:col_3_red|                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |dancedance|mux8to1:col_3_red                                                                                                            ; work         ;
;    |random_0:r0|                             ; 10 (1)      ; 10 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (1)             ; 1 (0)            ; |dancedance|random_0:r0                                                                                                                  ; work         ;
;       |LFSR_9b:lfsr1|                        ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 1 (1)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1                                                                                                    ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1|D_FF:dff0                                                                                          ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1|D_FF:dff1                                                                                          ; work         ;
;          |D_FF:dff2|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1|D_FF:dff2                                                                                          ; work         ;
;          |D_FF:dff3|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1|D_FF:dff3                                                                                          ; work         ;
;          |D_FF:dff4|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1|D_FF:dff4                                                                                          ; work         ;
;          |D_FF:dff5|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1|D_FF:dff5                                                                                          ; work         ;
;          |D_FF:dff6|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1|D_FF:dff6                                                                                          ; work         ;
;          |D_FF:dff7|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1|D_FF:dff7                                                                                          ; work         ;
;          |D_FF:dff8|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_0:r0|LFSR_9b:lfsr1|D_FF:dff8                                                                                          ; work         ;
;    |random_1:r1|                             ; 9 (1)       ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 2 (1)            ; |dancedance|random_1:r1                                                                                                                  ; work         ;
;       |LFSR_8b:lfsr1|                        ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 1 (1)            ; |dancedance|random_1:r1|LFSR_8b:lfsr1                                                                                                    ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|random_1:r1|LFSR_8b:lfsr1|D_FF:dff0                                                                                          ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_1:r1|LFSR_8b:lfsr1|D_FF:dff1                                                                                          ; work         ;
;          |D_FF:dff2|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_1:r1|LFSR_8b:lfsr1|D_FF:dff2                                                                                          ; work         ;
;          |D_FF:dff3|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_1:r1|LFSR_8b:lfsr1|D_FF:dff3                                                                                          ; work         ;
;          |D_FF:dff4|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_1:r1|LFSR_8b:lfsr1|D_FF:dff4                                                                                          ; work         ;
;          |D_FF:dff5|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_1:r1|LFSR_8b:lfsr1|D_FF:dff5                                                                                          ; work         ;
;          |D_FF:dff6|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_1:r1|LFSR_8b:lfsr1|D_FF:dff6                                                                                          ; work         ;
;          |D_FF:dff7|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_1:r1|LFSR_8b:lfsr1|D_FF:dff7                                                                                          ; work         ;
;    |random_2:r2|                             ; 8 (1)       ; 8 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (1)             ; 1 (0)            ; |dancedance|random_2:r2                                                                                                                  ; work         ;
;       |LFSR_7b:lfsr1|                        ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 1 (1)            ; |dancedance|random_2:r2|LFSR_7b:lfsr1                                                                                                    ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|random_2:r2|LFSR_7b:lfsr1|D_FF:dff0                                                                                          ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_2:r2|LFSR_7b:lfsr1|D_FF:dff1                                                                                          ; work         ;
;          |D_FF:dff2|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_2:r2|LFSR_7b:lfsr1|D_FF:dff2                                                                                          ; work         ;
;          |D_FF:dff3|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_2:r2|LFSR_7b:lfsr1|D_FF:dff3                                                                                          ; work         ;
;          |D_FF:dff4|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_2:r2|LFSR_7b:lfsr1|D_FF:dff4                                                                                          ; work         ;
;          |D_FF:dff5|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_2:r2|LFSR_7b:lfsr1|D_FF:dff5                                                                                          ; work         ;
;          |D_FF:dff6|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_2:r2|LFSR_7b:lfsr1|D_FF:dff6                                                                                          ; work         ;
;    |random_3:r3|                             ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (1)            ; 1 (0)            ; |dancedance|random_3:r3                                                                                                                  ; work         ;
;       |LFSR_10b:lfsr1|                       ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 1 (1)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1                                                                                                   ; work         ;
;          |D_FF:dff0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff0                                                                                         ; work         ;
;          |D_FF:dff1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff1                                                                                         ; work         ;
;          |D_FF:dff2|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff2                                                                                         ; work         ;
;          |D_FF:dff3|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff3                                                                                         ; work         ;
;          |D_FF:dff4|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff4                                                                                         ; work         ;
;          |D_FF:dff5|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff5                                                                                         ; work         ;
;          |D_FF:dff6|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff6                                                                                         ; work         ;
;          |D_FF:dff7|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff7                                                                                         ; work         ;
;          |D_FF:dff8|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff8                                                                                         ; work         ;
;          |D_FF:dff9|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |dancedance|random_3:r3|LFSR_10b:lfsr1|D_FF:dff9                                                                                         ; work         ;
;    |score_keep:sk|                           ; 255 (0)     ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (0)      ; 7 (0)             ; 7 (0)            ; |dancedance|score_keep:sk                                                                                                                ; work         ;
;       |display:comb_3|                       ; 224 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (0)      ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3                                                                                                 ; work         ;
;          |lpm_divide:Div0|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Div0                                                                                 ; work         ;
;             |lpm_divide_0dm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                   |alt_u_div_mve:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ; work         ;
;          |lpm_divide:Div1|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Div1                                                                                 ; work         ;
;             |lpm_divide_0dm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                   |alt_u_div_mve:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ; work         ;
;          |lpm_divide:Mod0|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Mod0                                                                                 ; work         ;
;             |lpm_divide_35m:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated                                                   ; work         ;
;                |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                   |alt_u_div_mve:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ; work         ;
;          |lpm_divide:Mod1|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Mod1                                                                                 ; work         ;
;             |lpm_divide_35m:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated                                                   ; work         ;
;                |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                   |alt_u_div_mve:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ; work         ;
;          |seg7:td|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|seg7:td                                                                                         ; work         ;
;          |seg7:tmd|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|seg7:tmd                                                                                        ; work         ;
;          |seg7:ud|                           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|seg7:ud                                                                                         ; work         ;
;          |seg7:umd|                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |dancedance|score_keep:sk|display:comb_3|seg7:umd                                                                                        ; work         ;
;       |score_counter:sc|                     ; 31 (31)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 7 (7)             ; 7 (7)            ; |dancedance|score_keep:sk|score_counter:sc                                                                                               ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Row[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; Row[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; Row[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; Row[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; Row[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; Row[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; Row[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; Row[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; Col_R[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Col_R[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Col_R[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Col_R[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Col_G[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; Col_G[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Col_G[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Col_G[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; Reset      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[1]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[2]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[3]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_50   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk_SPD[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk_SPD[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk_SPD[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk_SPD[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; clk_SPD[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                    ;
+-------------------------------------+-------------------+---------+
; Source Pin / Fanout                 ; Pad To Core Index ; Setting ;
+-------------------------------------+-------------------+---------+
; Reset                               ;                   ;         ;
; KEY[0]                              ;                   ;         ;
;      - bank:b0|L0:light_0|always0~0 ; 1                 ; 6       ;
;      - bank:b0|L4:light_4|Mux1~0    ; 1                 ; 6       ;
;      - bank:b0|L4:light_4|Mux0~0    ; 1                 ; 6       ;
;      - bank:b0|L3:light_3|Mux0~14   ; 1                 ; 6       ;
;      - bank:b0|L2:light_2|Mux1~15   ; 1                 ; 6       ;
;      - bank:b0|L2:light_2|Mux0~3    ; 1                 ; 6       ;
;      - bank:b0|L3:light_3|Mux0~15   ; 1                 ; 6       ;
; KEY[1]                              ;                   ;         ;
;      - bank:b1|L0:light_0|always0~0 ; 0                 ; 6       ;
;      - bank:b1|L4:light_4|Mux1~0    ; 0                 ; 6       ;
;      - bank:b1|L4:light_4|Mux0~0    ; 0                 ; 6       ;
;      - bank:b1|L3:light_3|Mux0~14   ; 0                 ; 6       ;
;      - bank:b1|L2:light_2|Mux1~15   ; 0                 ; 6       ;
;      - bank:b1|L2:light_2|Mux0~3    ; 0                 ; 6       ;
;      - bank:b1|L3:light_3|Mux0~15   ; 0                 ; 6       ;
; KEY[2]                              ;                   ;         ;
;      - bank:b2|L0:light_0|always0~0 ; 0                 ; 6       ;
;      - bank:b2|L4:light_4|Mux1~0    ; 0                 ; 6       ;
;      - bank:b2|L4:light_4|Mux0~0    ; 0                 ; 6       ;
;      - bank:b2|L3:light_3|Mux0~14   ; 0                 ; 6       ;
;      - bank:b2|L2:light_2|Mux1~15   ; 0                 ; 6       ;
;      - bank:b2|L2:light_2|Mux0~3    ; 0                 ; 6       ;
;      - bank:b2|L3:light_3|Mux0~15   ; 0                 ; 6       ;
; KEY[3]                              ;                   ;         ;
;      - bank:b3|L0:light_0|always0~0 ; 1                 ; 6       ;
;      - bank:b3|L4:light_4|Mux1~0    ; 1                 ; 6       ;
;      - bank:b3|L4:light_4|Mux0~0    ; 1                 ; 6       ;
;      - bank:b3|L3:light_3|Mux0~14   ; 1                 ; 6       ;
;      - bank:b3|L2:light_2|Mux1~15   ; 1                 ; 6       ;
;      - bank:b3|L2:light_2|Mux0~3    ; 1                 ; 6       ;
;      - bank:b3|L3:light_3|Mux0~15   ; 1                 ; 6       ;
; CLOCK_50                            ;                   ;         ;
; clk_SPD[0]                          ;                   ;         ;
; clk_SPD[1]                          ;                   ;         ;
; clk_SPD[2]                          ;                   ;         ;
; clk_SPD[3]                          ;                   ;         ;
; clk_SPD[4]                          ;                   ;         ;
+-------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                    ; PIN_L1             ; 32      ; Clock        ; no     ; --                   ; --               ; --                        ;
; Reset                                       ; PIN_L2             ; 87      ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock_divider:divider|divided_clocks[10]    ; LCFF_X24_Y20_N21   ; 3       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; rtl~0                                       ; LCCOMB_X23_Y20_N24 ; 9       ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; rtl~1                                       ; LCCOMB_X23_Y20_N22 ; 9       ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; rtl~2                                       ; LCCOMB_X22_Y20_N18 ; 9       ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; rtl~3                                       ; LCCOMB_X23_Y20_N28 ; 9       ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; rtl~4                                       ; LCCOMB_X23_Y20_N6  ; 14      ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; rtl~5                                       ; LCCOMB_X23_Y20_N0  ; 10      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; rtl~6                                       ; LCCOMB_X22_Y20_N2  ; 9       ; Clock        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; rtl~7                                       ; LCCOMB_X22_Y20_N0  ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rtl~8                                       ; LCCOMB_X23_Y20_N26 ; 11      ; Clock        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; score_keep:sk|score_counter:sc|LessThan0~12 ; LCCOMB_X12_Y22_N18 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; score_keep:sk|score_counter:sc|count[5]~31  ; LCCOMB_X13_Y22_N26 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; score_keep:sk|score_counter:sc|count[5]~32  ; LCCOMB_X14_Y22_N26 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                     ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Reset                                    ; PIN_L2             ; 87      ; Global Clock         ; GCLK2            ; --                        ;
; clock_divider:divider|divided_clocks[10] ; LCFF_X24_Y20_N21   ; 3       ; Global Clock         ; GCLK9            ; --                        ;
; rtl~0                                    ; LCCOMB_X23_Y20_N24 ; 9       ; Global Clock         ; GCLK8            ; --                        ;
; rtl~1                                    ; LCCOMB_X23_Y20_N22 ; 9       ; Global Clock         ; GCLK10           ; --                        ;
; rtl~2                                    ; LCCOMB_X22_Y20_N18 ; 9       ; Global Clock         ; GCLK0            ; --                        ;
; rtl~3                                    ; LCCOMB_X23_Y20_N28 ; 9       ; Global Clock         ; GCLK15           ; --                        ;
; rtl~4                                    ; LCCOMB_X23_Y20_N6  ; 14      ; Global Clock         ; GCLK13           ; --                        ;
; rtl~5                                    ; LCCOMB_X23_Y20_N0  ; 10      ; Global Clock         ; GCLK11           ; --                        ;
; rtl~6                                    ; LCCOMB_X22_Y20_N2  ; 9       ; Global Clock         ; GCLK12           ; --                        ;
; rtl~7                                    ; LCCOMB_X22_Y20_N0  ; 8       ; Global Clock         ; GCLK3            ; --                        ;
; rtl~8                                    ; LCCOMB_X23_Y20_N26 ; 11      ; Global Clock         ; GCLK14           ; --                        ;
+------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; CLOCK_50                                                                                                                                               ; 32      ;
; counter_3b:ct|D_FF:dff1|q                                                                                                                              ; 21      ;
; counter_3b:ct|D_FF:dff2|q                                                                                                                              ; 17      ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8 ; 17      ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6 ; 17      ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8 ; 17      ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6 ; 17      ;
; clk_SPD[1]                                                                                                                                             ; 16      ;
; counter_3b:ct|D_FF:dff3|q                                                                                                                              ; 16      ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8 ; 15      ;
; score_keep:sk|score_counter:sc|count[0]                                                                                                                ; 15      ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8 ; 15      ;
; bank:b3|L4:light_4|D_FF:dff1|q                                                                                                                         ; 13      ;
; bank:b3|L4:light_4|D_FF:dff0|q                                                                                                                         ; 13      ;
; score_keep:sk|score_counter:sc|count[1]                                                                                                                ; 13      ;
; score_keep:sk|score_counter:sc|count[3]                                                                                                                ; 13      ;
; score_keep:sk|score_counter:sc|count[5]                                                                                                                ; 12      ;
; score_keep:sk|score_counter:sc|maxcount[0]                                                                                                             ; 11      ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8 ; 11      ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8 ; 11      ;
; score_keep:sk|score_counter:sc|count[2]                                                                                                                ; 11      ;
; score_keep:sk|score_counter:sc|count[4]                                                                                                                ; 11      ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; clk_SPD[4]                                                                                                                                             ; 9       ;
; Mux4~21                                                                                                                                                ; 9       ;
; Mux4~18                                                                                                                                                ; 9       ;
; score_keep:sk|score_counter:sc|maxcount[1]                                                                                                             ; 9       ;
; score_keep:sk|score_counter:sc|maxcount[3]                                                                                                             ; 9       ;
; bank:b3|L3:light_3|D_FF:dff0|q                                                                                                                         ; 9       ;
; bank:b2|L3:light_3|D_FF:dff0|q                                                                                                                         ; 9       ;
; bank:b1|L3:light_3|D_FF:dff0|q                                                                                                                         ; 9       ;
; bank:b0|L3:light_3|D_FF:dff0|q                                                                                                                         ; 9       ;
; bank:b2|L4:light_4|D_FF:dff1|q                                                                                                                         ; 9       ;
; bank:b2|L4:light_4|D_FF:dff0|q                                                                                                                         ; 9       ;
; bank:b1|L4:light_4|D_FF:dff1|q                                                                                                                         ; 9       ;
; bank:b1|L4:light_4|D_FF:dff0|q                                                                                                                         ; 9       ;
; bank:b0|L4:light_4|D_FF:dff1|q                                                                                                                         ; 9       ;
; bank:b0|L4:light_4|D_FF:dff0|q                                                                                                                         ; 9       ;
; score_keep:sk|score_counter:sc|count[6]                                                                                                                ; 9       ;
; clk_SPD[0]                                                                                                                                             ; 8       ;
; score_keep:sk|score_counter:sc|count[5]~32                                                                                                             ; 8       ;
; bank:b3|L2:light_2|D_FF:dff0|q                                                                                                                         ; 8       ;
; bank:b2|L2:light_2|D_FF:dff0|q                                                                                                                         ; 8       ;
; bank:b1|L2:light_2|D_FF:dff0|q                                                                                                                         ; 8       ;
; bank:b0|L2:light_2|D_FF:dff0|q                                                                                                                         ; 8       ;
; KEY[3]                                                                                                                                                 ; 7       ;
; KEY[2]                                                                                                                                                 ; 7       ;
; KEY[1]                                                                                                                                                 ; 7       ;
; KEY[0]                                                                                                                                                 ; 7       ;
; score_keep:sk|score_counter:sc|count[5]~31                                                                                                             ; 7       ;
; score_keep:sk|score_counter:sc|maxcount[2]                                                                                                             ; 7       ;
; score_keep:sk|score_counter:sc|maxcount[4]                                                                                                             ; 7       ;
; score_keep:sk|score_counter:sc|maxcount[5]                                                                                                             ; 7       ;
; bank:b3|L1:light_1|D_FF:dff0|q                                                                                                                         ; 7       ;
; bank:b2|L1:light_1|D_FF:dff0|q                                                                                                                         ; 7       ;
; bank:b1|L1:light_1|D_FF:dff0|q                                                                                                                         ; 7       ;
; bank:b0|L1:light_1|D_FF:dff0|q                                                                                                                         ; 7       ;
; score_keep:sk|score_counter:sc|LessThan0~12                                                                                                            ; 7       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8 ; 7       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8 ; 7       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8 ; 6       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8 ; 6       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~52           ; 5       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~52           ; 5       ;
; bank:b3|L1:light_1|D_FF:dff1|q                                                                                                                         ; 5       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~45           ; 5       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~44           ; 5       ;
; score_keep:sk|score_counter:sc|maxcount[6]                                                                                                             ; 5       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~45           ; 5       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~44           ; 5       ;
; clk_SPD[2]                                                                                                                                             ; 4       ;
; bank:b3|L2:light_2|D_FF:dff1|q                                                                                                                         ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[33]~48           ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[32]~47           ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[31]~46           ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[33]~48           ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[32]~47           ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[31]~46           ; 4       ;
; bank:b3|L0:light_0|D_FF:dff0|q                                                                                                                         ; 4       ;
; bank:b2|L0:light_0|D_FF:dff0|q                                                                                                                         ; 4       ;
; bank:b1|L0:light_0|D_FF:dff0|q                                                                                                                         ; 4       ;
; mux8to1:col_0_red|Mux0~2                                                                                                                               ; 4       ;
; mux8to1:col_0_red|Mux0~1                                                                                                                               ; 4       ;
; bank:b0|L0:light_0|D_FF:dff0|q                                                                                                                         ; 4       ;
; decoder3to8:decoder|Decoder0~8                                                                                                                         ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[3]~4 ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[2]~2 ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[1]~0 ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~2 ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[3]~4 ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[2]~2 ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[1]~0 ; 4       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~2 ; 4       ;
; bank:b3|L3:light_3|Mux0~14                                                                                                                             ; 3       ;
; bank:b2|L3:light_3|Mux0~14                                                                                                                             ; 3       ;
; bank:b1|L3:light_3|Mux0~14                                                                                                                             ; 3       ;
; bank:b0|L3:light_3|Mux0~14                                                                                                                             ; 3       ;
; clock_divider:divider|divided_clocks[0]                                                                                                                ; 3       ;
; bank:b3|L3:light_3|D_FF:dff1|q                                                                                                                         ; 3       ;
; bank:b3|L0:light_0|Equal2~0                                                                                                                            ; 3       ;
; bank:b2|L0:light_0|Equal2~0                                                                                                                            ; 3       ;
; bank:b1|L0:light_0|Equal2~0                                                                                                                            ; 3       ;
; bank:b0|L0:light_0|Equal1~0                                                                                                                            ; 3       ;
; clk_SPD[3]                                                                                                                                             ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~51           ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~48           ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~51           ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~48           ; 2       ;
; random_1:r1|LFSR_8b:lfsr1|D_FF:dff3|q                                                                                                                  ; 2       ;
; random_0:r0|LFSR_9b:lfsr1|D_FF:dff4|q                                                                                                                  ; 2       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff6|q                                                                                                                 ; 2       ;
; random_1:r1|LFSR_8b:lfsr1|D_FF:dff4|q                                                                                                                  ; 2       ;
; random_1:r1|LFSR_8b:lfsr1|D_FF:dff5|q                                                                                                                  ; 2       ;
; random_2:r2|LFSR_7b:lfsr1|D_FF:dff5|q                                                                                                                  ; 2       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff9|q                                                                                                                 ; 2       ;
; random_2:r2|LFSR_7b:lfsr1|D_FF:dff6|q                                                                                                                  ; 2       ;
; random_1:r1|LFSR_8b:lfsr1|D_FF:dff7|q                                                                                                                  ; 2       ;
; random_0:r0|LFSR_9b:lfsr1|D_FF:dff8|q                                                                                                                  ; 2       ;
; bank:b3|score:sc|WideOr3~0                                                                                                                             ; 2       ;
; bank:b2|L3:light_3|D_FF:dff1|q                                                                                                                         ; 2       ;
; bank:b1|L3:light_3|D_FF:dff1|q                                                                                                                         ; 2       ;
; bank:b0|L3:light_3|D_FF:dff1|q                                                                                                                         ; 2       ;
; bank:b3|encode_top:et|O[0]~2                                                                                                                           ; 2       ;
; bank:b3|L4:light_4|Decoder0~0                                                                                                                          ; 2       ;
; bank:b2|L2:light_2|D_FF:dff1|q                                                                                                                         ; 2       ;
; bank:b2|L1:light_1|D_FF:dff1|q                                                                                                                         ; 2       ;
; bank:b2|encode_top:et|O[0]~2                                                                                                                           ; 2       ;
; bank:b2|L4:light_4|Decoder0~0                                                                                                                          ; 2       ;
; bank:b1|L2:light_2|D_FF:dff1|q                                                                                                                         ; 2       ;
; bank:b1|L1:light_1|D_FF:dff1|q                                                                                                                         ; 2       ;
; bank:b1|encode_top:et|O[0]~2                                                                                                                           ; 2       ;
; bank:b1|L4:light_4|Decoder0~0                                                                                                                          ; 2       ;
; bank:b0|L2:light_2|D_FF:dff1|q                                                                                                                         ; 2       ;
; bank:b0|L1:light_1|D_FF:dff1|q                                                                                                                         ; 2       ;
; bank:b0|encode_top:et|O[0]~2                                                                                                                           ; 2       ;
; bank:b0|L4:light_4|Decoder0~0                                                                                                                          ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~43           ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~43           ; 2       ;
; clock_divider:divider|divided_clocks[11]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[12]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[13]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[14]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[15]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[16]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[17]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[18]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[19]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[20]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[21]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[22]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[23]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[24]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[25]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[26]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[27]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[28]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[29]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[30]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[31]                                                                                                               ; 2       ;
; clock_divider:divider|divided_clocks[1]                                                                                                                ; 2       ;
; clock_divider:divider|divided_clocks[2]                                                                                                                ; 2       ;
; clock_divider:divider|divided_clocks[3]                                                                                                                ; 2       ;
; clock_divider:divider|divided_clocks[4]                                                                                                                ; 2       ;
; clock_divider:divider|divided_clocks[5]                                                                                                                ; 2       ;
; clock_divider:divider|divided_clocks[6]                                                                                                                ; 2       ;
; clock_divider:divider|divided_clocks[7]                                                                                                                ; 2       ;
; clock_divider:divider|divided_clocks[8]                                                                                                                ; 2       ;
; clock_divider:divider|divided_clocks[9]                                                                                                                ; 2       ;
; clock_divider:divider|divided_clocks[10]                                                                                                               ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; clock_divider:divider|divided_clocks[0]~93                                                                                                             ; 1       ;
; counter_3b:ct|D_FF:dff1|q~0                                                                                                                            ; 1       ;
; Mux4~15                                                                                                                                                ; 1       ;
; Mux4~14                                                                                                                                                ; 1       ;
; Mux4~13                                                                                                                                                ; 1       ;
; Mux4~12                                                                                                                                                ; 1       ;
; Mux4~11                                                                                                                                                ; 1       ;
; Mux4~10                                                                                                                                                ; 1       ;
; Mux4~9                                                                                                                                                 ; 1       ;
; Mux4~8                                                                                                                                                 ; 1       ;
; Mux4~7                                                                                                                                                 ; 1       ;
; Mux4~6                                                                                                                                                 ; 1       ;
; Mux4~5                                                                                                                                                 ; 1       ;
; Mux4~4                                                                                                                                                 ; 1       ;
; Mux4~3                                                                                                                                                 ; 1       ;
; Mux4~2                                                                                                                                                 ; 1       ;
; Mux4~1                                                                                                                                                 ; 1       ;
; Mux4~0                                                                                                                                                 ; 1       ;
; bank:b3|L3:light_3|Mux0~5                                                                                                                              ; 1       ;
; bank:b3|L3:light_3|Mux0~15                                                                                                                             ; 1       ;
; bank:b2|L3:light_3|Mux0~5                                                                                                                              ; 1       ;
; bank:b2|L3:light_3|Mux0~15                                                                                                                             ; 1       ;
; bank:b1|L3:light_3|Mux0~5                                                                                                                              ; 1       ;
; bank:b1|L3:light_3|Mux0~15                                                                                                                             ; 1       ;
; bank:b0|L3:light_3|Mux0~5                                                                                                                              ; 1       ;
; bank:b0|L3:light_3|Mux0~15                                                                                                                             ; 1       ;
; bank:b3|L2:light_2|Mux0~3                                                                                                                              ; 1       ;
; bank:b3|L2:light_2|Mux0~15                                                                                                                             ; 1       ;
; bank:b2|L2:light_2|Mux0~3                                                                                                                              ; 1       ;
; bank:b2|L2:light_2|Mux0~15                                                                                                                             ; 1       ;
; bank:b1|L2:light_2|Mux0~3                                                                                                                              ; 1       ;
; bank:b1|L2:light_2|Mux0~15                                                                                                                             ; 1       ;
; bank:b0|L2:light_2|Mux0~3                                                                                                                              ; 1       ;
; bank:b0|L2:light_2|Mux0~15                                                                                                                             ; 1       ;
; bank:b3|L2:light_2|Mux1~3                                                                                                                              ; 1       ;
; bank:b3|L2:light_2|Mux1~15                                                                                                                             ; 1       ;
; bank:b2|L2:light_2|Mux1~3                                                                                                                              ; 1       ;
; bank:b2|L2:light_2|Mux1~15                                                                                                                             ; 1       ;
; bank:b1|L2:light_2|Mux1~3                                                                                                                              ; 1       ;
; bank:b1|L2:light_2|Mux1~15                                                                                                                             ; 1       ;
; bank:b0|L2:light_2|Mux1~3                                                                                                                              ; 1       ;
; bank:b0|L2:light_2|Mux1~15                                                                                                                             ; 1       ;
; bank:b3|encode_top:et|O[0]~3                                                                                                                           ; 1       ;
; bank:b2|encode_top:et|O[0]~3                                                                                                                           ; 1       ;
; bank:b1|encode_top:et|O[0]~3                                                                                                                           ; 1       ;
; bank:b0|encode_top:et|O[0]~3                                                                                                                           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~50           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~49           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~47           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~50           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~49           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~47           ; 1       ;
; bank:b3|L3:light_3|Mux1~2                                                                                                                              ; 1       ;
; bank:b2|L3:light_3|Mux1~2                                                                                                                              ; 1       ;
; bank:b1|L3:light_3|Mux1~2                                                                                                                              ; 1       ;
; bank:b0|L3:light_3|Mux1~2                                                                                                                              ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr0~5                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr1~5                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|leds[2]~5                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~49           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~46           ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr0~5                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr1~5                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|leds[2]~5                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~49           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~46           ; 1       ;
; random_3:r3|LFSR_10b:lfsr1|comb~0                                                                                                                      ; 1       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff0|q                                                                                                                 ; 1       ;
; random_0:r0|LFSR_9b:lfsr1|comb~0                                                                                                                       ; 1       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff1|q                                                                                                                 ; 1       ;
; random_1:r1|LFSR_8b:lfsr1|WideXnor0~0                                                                                                                  ; 1       ;
; random_0:r0|LFSR_9b:lfsr1|D_FF:dff0|q                                                                                                                  ; 1       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff2|q                                                                                                                 ; 1       ;
; random_2:r2|LFSR_7b:lfsr1|comb~0                                                                                                                       ; 1       ;
; random_1:r1|LFSR_8b:lfsr1|D_FF:dff0|q                                                                                                                  ; 1       ;
; random_0:r0|LFSR_9b:lfsr1|D_FF:dff1|q                                                                                                                  ; 1       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff3|q                                                                                                                 ; 1       ;
; random_2:r2|LFSR_7b:lfsr1|D_FF:dff0|q                                                                                                                  ; 1       ;
; random_1:r1|LFSR_8b:lfsr1|D_FF:dff1|q                                                                                                                  ; 1       ;
; random_0:r0|LFSR_9b:lfsr1|D_FF:dff2|q                                                                                                                  ; 1       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff4|q                                                                                                                 ; 1       ;
; random_2:r2|LFSR_7b:lfsr1|D_FF:dff1|q                                                                                                                  ; 1       ;
; random_1:r1|LFSR_8b:lfsr1|D_FF:dff2|q                                                                                                                  ; 1       ;
; random_0:r0|LFSR_9b:lfsr1|D_FF:dff3|q                                                                                                                  ; 1       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff5|q                                                                                                                 ; 1       ;
; random_2:r2|LFSR_7b:lfsr1|D_FF:dff2|q                                                                                                                  ; 1       ;
; random_2:r2|LFSR_7b:lfsr1|D_FF:dff3|q                                                                                                                  ; 1       ;
; random_0:r0|LFSR_9b:lfsr1|D_FF:dff5|q                                                                                                                  ; 1       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff7|q                                                                                                                 ; 1       ;
; random_2:r2|LFSR_7b:lfsr1|D_FF:dff4|q                                                                                                                  ; 1       ;
; random_0:r0|LFSR_9b:lfsr1|D_FF:dff6|q                                                                                                                  ; 1       ;
; random_3:r3|LFSR_10b:lfsr1|D_FF:dff8|q                                                                                                                 ; 1       ;
; random_1:r1|LFSR_8b:lfsr1|D_FF:dff6|q                                                                                                                  ; 1       ;
; random_0:r0|LFSR_9b:lfsr1|D_FF:dff7|q                                                                                                                  ; 1       ;
; bank:b3|L1:light_1|Mux0~1                                                                                                                              ; 1       ;
; bank:b3|L1:light_1|Mux0~0                                                                                                                              ; 1       ;
; bank:b2|L1:light_1|Mux0~1                                                                                                                              ; 1       ;
; bank:b2|L1:light_1|Mux0~0                                                                                                                              ; 1       ;
; bank:b1|L1:light_1|Mux0~1                                                                                                                              ; 1       ;
; bank:b1|L1:light_1|Mux0~0                                                                                                                              ; 1       ;
; Mux4~20                                                                                                                                                ; 1       ;
; Mux4~19                                                                                                                                                ; 1       ;
; Mux4~17                                                                                                                                                ; 1       ;
; Mux4~16                                                                                                                                                ; 1       ;
; bank:b0|L1:light_1|Mux0~1                                                                                                                              ; 1       ;
; bank:b0|L1:light_1|Mux0~0                                                                                                                              ; 1       ;
; score_keep:sk|score_counter:sc|count[5]~30                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[5]~29                                                                                                             ; 1       ;
; bank:b3|score:sc|WideOr0                                                                                                                               ; 1       ;
; bank:b3|score:sc|WideOr1                                                                                                                               ; 1       ;
; bank:b3|L4:light_4|Mux0~0                                                                                                                              ; 1       ;
; bank:b3|L4:light_4|Mux1~0                                                                                                                              ; 1       ;
; bank:b3|L0:light_0|always0~0                                                                                                                           ; 1       ;
; random_3:r3|press                                                                                                                                      ; 1       ;
; bank:b3|L0:light_0|Equal2~1                                                                                                                            ; 1       ;
; bank:b3|L1:light_1|Mux1~0                                                                                                                              ; 1       ;
; bank:b2|L4:light_4|Mux0~0                                                                                                                              ; 1       ;
; bank:b2|L4:light_4|Mux1~0                                                                                                                              ; 1       ;
; bank:b2|L0:light_0|always0~0                                                                                                                           ; 1       ;
; random_2:r2|press                                                                                                                                      ; 1       ;
; bank:b2|L0:light_0|Equal2~1                                                                                                                            ; 1       ;
; bank:b2|L1:light_1|Mux1~0                                                                                                                              ; 1       ;
; bank:b1|L4:light_4|Mux0~0                                                                                                                              ; 1       ;
; bank:b1|L4:light_4|Mux1~0                                                                                                                              ; 1       ;
; bank:b1|L0:light_0|always0~0                                                                                                                           ; 1       ;
; random_1:r1|press                                                                                                                                      ; 1       ;
; bank:b1|L0:light_0|Equal2~1                                                                                                                            ; 1       ;
; bank:b1|L1:light_1|Mux1~0                                                                                                                              ; 1       ;
; bank:b0|L4:light_4|Mux0~0                                                                                                                              ; 1       ;
; bank:b0|L4:light_4|Mux1~0                                                                                                                              ; 1       ;
; bank:b0|L0:light_0|always0~0                                                                                                                           ; 1       ;
; random_0:r0|press                                                                                                                                      ; 1       ;
; bank:b0|L0:light_0|Equal1~1                                                                                                                            ; 1       ;
; bank:b0|L1:light_1|Mux1~0                                                                                                                              ; 1       ;
; counter_3b:ct|D_FF:dff2|q~0                                                                                                                            ; 1       ;
; counter_3b:ct|D_FF:dff3|q~0                                                                                                                            ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr0~4                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr0~3                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr0~2                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr1~4                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr1~3                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr1~2                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr2~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr3~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|Decoder0~0                                                                                                       ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|leds[2]~4                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|leds[2]~3                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|leds[2]~2                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:umd|WideOr4~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~42           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~41           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~40           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~39           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~38           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~37           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~36           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~35           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~34           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~33           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~32           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~31           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~30           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~29           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~28           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~27           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~26           ; 1       ;
; score_keep:sk|display:comb_3|seg7:tmd|WideOr0~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:tmd|WideOr1~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:tmd|WideOr2~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:tmd|WideOr3~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:tmd|Decoder0~0                                                                                                       ; 1       ;
; score_keep:sk|display:comb_3|seg7:tmd|leds[2]~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:tmd|WideOr4~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~45           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~44           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~43           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~42           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~41           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~40           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~39           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~38           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~37           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~36           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~35           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~34           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~33           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~32           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~31           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~30           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~29           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~28           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~27           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~26           ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr0~4                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr0~3                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr0~2                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr1~4                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr1~3                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr1~2                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr2~0                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr3~0                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|Decoder0~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|leds[2]~4                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|leds[2]~3                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|leds[2]~2                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:ud|WideOr4~0                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~42           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~41           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~40           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~39           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~38           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~37           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~36           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~35           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~34           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~33           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~32           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~31           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~30           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~29           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~28           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~27           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~26           ; 1       ;
; score_keep:sk|display:comb_3|seg7:td|WideOr0~0                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:td|WideOr1~0                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:td|WideOr2~0                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:td|WideOr3~0                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:td|Decoder0~0                                                                                                        ; 1       ;
; score_keep:sk|display:comb_3|seg7:td|leds[2]~0                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|seg7:td|WideOr4~0                                                                                                         ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~45           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~44           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~43           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~42           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~41           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~40           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~39           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~38           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~37           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~36           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~35           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~34           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~33           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~32           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~31           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~30           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~29           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~28           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~27           ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~26           ; 1       ;
; mux8to1:col_3_green|Mux0~0                                                                                                                             ; 1       ;
; mux8to1:col_2_green|Mux0~0                                                                                                                             ; 1       ;
; mux8to1:col_1_green|Mux0~0                                                                                                                             ; 1       ;
; mux8to1:col_0_green|Mux0~0                                                                                                                             ; 1       ;
; mux8to1:col_3_red|Mux0                                                                                                                                 ; 1       ;
; mux8to1:col_3_red|Mux0~1                                                                                                                               ; 1       ;
; mux8to1:col_3_red|Mux0~0                                                                                                                               ; 1       ;
; mux8to1:col_2_red|Mux0                                                                                                                                 ; 1       ;
; mux8to1:col_2_red|Mux0~1                                                                                                                               ; 1       ;
; mux8to1:col_2_red|Mux0~0                                                                                                                               ; 1       ;
; mux8to1:col_1_red|Mux0                                                                                                                                 ; 1       ;
; mux8to1:col_1_red|Mux0~1                                                                                                                               ; 1       ;
; mux8to1:col_1_red|Mux0~0                                                                                                                               ; 1       ;
; mux8to1:col_0_red|Mux0                                                                                                                                 ; 1       ;
; mux8to1:col_0_red|Mux0~3                                                                                                                               ; 1       ;
; mux8to1:col_0_red|Mux0~0                                                                                                                               ; 1       ;
; decoder3to8:decoder|Decoder0~7                                                                                                                         ; 1       ;
; decoder3to8:decoder|Decoder0~6                                                                                                                         ; 1       ;
; decoder3to8:decoder|Decoder0~5                                                                                                                         ; 1       ;
; decoder3to8:decoder|Decoder0~4                                                                                                                         ; 1       ;
; decoder3to8:decoder|Decoder0~3                                                                                                                         ; 1       ;
; decoder3to8:decoder|Decoder0~2                                                                                                                         ; 1       ;
; decoder3to8:decoder|Decoder0~1                                                                                                                         ; 1       ;
; decoder3to8:decoder|Decoder0~0                                                                                                                         ; 1       ;
; clock_divider:divider|divided_clocks[31]~91                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[30]~90                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[30]~89                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[29]~88                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[29]~87                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[28]~86                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[28]~85                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[27]~84                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[27]~83                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[26]~82                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[26]~81                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[25]~80                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[25]~79                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[24]~78                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[24]~77                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[23]~76                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[23]~75                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[22]~74                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[22]~73                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[21]~72                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[21]~71                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[20]~70                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[20]~69                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[19]~68                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[19]~67                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[18]~66                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[18]~65                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[17]~64                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[17]~63                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[16]~62                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[16]~61                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[15]~60                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[15]~59                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[14]~58                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[14]~57                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[13]~56                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[13]~55                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[12]~54                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[12]~53                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[11]~52                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[11]~51                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[10]~50                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[10]~49                                                                                                            ; 1       ;
; clock_divider:divider|divided_clocks[9]~48                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[9]~47                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[8]~46                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[8]~45                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[7]~44                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[7]~43                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[6]~42                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[6]~41                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[5]~40                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[5]~39                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[4]~38                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[4]~37                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[3]~36                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[3]~35                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[2]~34                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[2]~33                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[1]~32                                                                                                             ; 1       ;
; clock_divider:divider|divided_clocks[1]~31                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|LessThan0~11                                                                                                            ; 1       ;
; score_keep:sk|score_counter:sc|LessThan0~9                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|LessThan0~7                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|LessThan0~5                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|LessThan0~3                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|LessThan0~1                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|Add0~10                                                                                                                 ; 1       ;
; score_keep:sk|score_counter:sc|Add0~9                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|Add0~8                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|Add0~7                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|Add0~6                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|Add0~5                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|Add0~4                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|Add0~3                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|Add0~2                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|Add0~1                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|Add0~0                                                                                                                  ; 1       ;
; score_keep:sk|score_counter:sc|count[6]~27                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[5]~26                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[5]~25                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[4]~24                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[4]~23                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[3]~22                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[3]~21                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[2]~20                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[2]~19                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[1]~18                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[1]~17                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[0]~16                                                                                                             ; 1       ;
; score_keep:sk|score_counter:sc|count[0]~15                                                                                                             ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~0 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod1|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~2 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~0 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div1|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~0 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~2 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~0 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[4]~7 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~1 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~5 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~4 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~3 ; 1       ;
; score_keep:sk|display:comb_3|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~1 ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 403 / 54,004 ( < 1 % ) ;
; C16 interconnects           ; 12 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 108 / 36,000 ( < 1 % ) ;
; Direct links                ; 218 / 54,004 ( < 1 % ) ;
; Global clocks               ; 11 / 16 ( 69 % )       ;
; Local interconnects         ; 273 / 18,752 ( 1 % )   ;
; R24 interconnects           ; 22 / 1,900 ( 1 % )     ;
; R4 interconnects            ; 207 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.60) ; Number of LABs  (Total = 40) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 3                            ;
; 3                                           ; 3                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.78) ; Number of LABs  (Total = 40) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 14                           ;
; 1 Clock                            ; 13                           ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.95) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 8                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.47) ; Number of LABs  (Total = 40) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 6                            ;
; 3                                               ; 3                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 7                            ;
; 8                                               ; 5                            ;
; 9                                               ; 3                            ;
; 10                                              ; 2                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.78) ; Number of LABs  (Total = 40) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 9                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 3                            ;
; 6                                           ; 2                            ;
; 7                                           ; 4                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 5                            ;
; 11                                          ; 4                            ;
; 12                                          ; 3                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 2                            ;
; 20                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                             ;
+-----------------+-----------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                ; Delay Added in ns ;
+-----------------+-----------------------------------------------------+-------------------+
; CLOCK_50,I/O    ; clk_SPD[0],clock_divider:divider|divided_clocks[10] ; 3.8               ;
+-----------------+-----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                 ;
+------------------------------------------+--------------------------------+-------------------+
; Source Register                          ; Destination Register           ; Delay Added in ns ;
+------------------------------------------+--------------------------------+-------------------+
; clock_divider:divider|divided_clocks[30] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[29] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[31] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[28] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[26] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[25] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[27] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[24] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[22] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[21] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[23] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[20] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[18] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[17] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[19] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[16] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clk_SPD[1]                               ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clk_SPD[0]                               ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clk_SPD[2]                               ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clk_SPD[3]                               ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.262             ;
; clock_divider:divider|divided_clocks[14] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[13] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[15] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[12] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[10] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[9]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[11] ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[8]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[6]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[5]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[7]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[4]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[2]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[1]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[3]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clock_divider:divider|divided_clocks[0]  ; bank:b1|L3:light_3|D_FF:dff1|q ; 1.113             ;
; clk_SPD[4]                               ; bank:b1|L3:light_3|D_FF:dff1|q ; 0.535             ;
+------------------------------------------+--------------------------------+-------------------+
Note: This table only shows the top 37 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "dancedance"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dancedance.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux4~0  from: datac  to: combout
    Info (332098): Cell: Mux4~10  from: datac  to: combout
    Info (332098): Cell: Mux4~11  from: datac  to: combout
    Info (332098): Cell: Mux4~12  from: datac  to: combout
    Info (332098): Cell: Mux4~13  from: datac  to: combout
    Info (332098): Cell: Mux4~14  from: datac  to: combout
    Info (332098): Cell: Mux4~15  from: datac  to: combout
    Info (332098): Cell: Mux4~1  from: datac  to: combout
    Info (332098): Cell: Mux4~2  from: datac  to: combout
    Info (332098): Cell: Mux4~3  from: datac  to: combout
    Info (332098): Cell: Mux4~4  from: datac  to: combout
    Info (332098): Cell: Mux4~5  from: datac  to: combout
    Info (332098): Cell: Mux4~6  from: datac  to: combout
    Info (332098): Cell: Mux4~7  from: datac  to: combout
    Info (332098): Cell: Mux4~8  from: datac  to: combout
    Info (332098): Cell: Mux4~9  from: datac  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node rtl~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rtl~8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rtl~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rtl~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rtl~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rtl~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rtl~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rtl~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rtl~7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clock_divider:divider|divided_clocks[10] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_divider:divider|divided_clocks[10]~49
        Info (176357): Destination node Mux4~10
Info (176353): Automatically promoted node Reset (placed in PIN L2 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X0_Y14 to location X11_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.66 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 44 output pins without output pin load capacitance assignment
    Info (306007): Pin "Row[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Row[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Row[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Row[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Row[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Row[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Row[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Row[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Col_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Col_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Col_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Col_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Col_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Col_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Col_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Col_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/KAIYU ZHENG LAB8 NEW/KAIYU ZHENG LAB8 NEW/KAIYU ZHENG LAB8 NEW/lab8/output_files/dancedance.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 638 megabytes
    Info: Processing ended: Fri May 30 19:31:15 2014
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/KAIYU ZHENG LAB8 NEW/KAIYU ZHENG LAB8 NEW/KAIYU ZHENG LAB8 NEW/lab8/output_files/dancedance.fit.smsg.


