{"patent_id": "10-2019-0108337", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0026905", "출원번호": "10-2019-0108337", "발명의 명칭": "가변 정전 용량형 가중치 메모리 소자와 가중치 메모리 시스템 및 그 동작 방법", "출원인": "광운대학교 산학협력단", "발명자": "정인영"}}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "입력 단자;공통 출력 단자; 및상기 입력 단자와 상기 공통 출력 단자 사이에 배치되며, 전하를 저장하는 전하 스토리지; 를 포함하고,상기 전하 스토리지에 저장되는 전하량에 기반하여 상기 입력 단자와 상기 공통 출력 단자 사이의 정전 용량이결정되고, 주어진 데이터에 기반하여 상기 정전 용량이 정량화됨으로써 상기 주어진 데이터를 저장하는 가중치메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 공통 출력 단자는 상기 공통 출력 단자의 전압을 구동 및 제어하는 인터페이스 회로와 스위치를 경유하여전기적으로 연결되고, 상기 공통 출력 단자와 상기 인터페이스 회로가 상기 스위치에 의하여 전기적으로 차단될경우, 의도된 전하 누설 경로와 전기적으로 연결되지 않고 전기적으로 고립된(isolated) 토폴로지를 가지는 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 전하 스토리지는상기 공통 출력 단자 측에 인접하게 배치되는 제1 유전체층;상기 입력 단자 측에 인접하게 배치되는 제2 유전체층; 및상기 제1 유전체층과 상기 제2 유전체층 사이에 배치되며, 내부에 전자 또는 전하를 저장할 수 있는 도체, 반도체 또는 유전체로 이루어지는 스토리지층;을 포함하는 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 입력 단자 및 상기 공통 출력 단자는 기판 상에 배치된 웰, 폴리실리콘 도선을 포함하는 반도체 도선, 산화물 반도체 도선, 또는 금속 도선 중 적어도 하나인 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 입력 단자는 기판 상에 배치된 웰, 폴리실리콘을 포함하는 반도체, 산화물 반도체, 및 금속 중 적어도 하나이고,상기 공통 출력 단자는 폴리실리콘 도선을 포함하는 반도체 도선, 산화물 반도체 도선, 및 금속 도선 중 적어도하나인 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,공개특허 10-2021-0026905-2-상기 주어진 데이터에 기반하여 상기 입력 단자와 상기 공통 출력 단자 사이의 제1 바이어스 전압 및 상기 제1바이어스 전압이 인가되는 시간 구간의 길이가 결정되고, 상기 제1 바이어스 전압 및 상기 제1 바이어스 전압이 인가되는 상기 시간 구간의 길이에 따라서 상기 전하 스토리지에 저장되는 전하량이 변화되고, 상기 전하 스토리지에 저장되는 전하량에 기반하여 상기 공통 출력 단자와 상기 입력 단자 간의 정전 용량-전압 특성이 결정되는 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 입력 단자 및 상기 공통 출력 단자 사이에 제2 바이어스 전압이 인가된 상태에서 상기 공통 출력 단자와상기 입력 단자 간의 정전 용량-전압 특성 및 상기 제2 바이어스 전압에 기반하여 상기 입력 단자와 상기 공통출력 단자 사이의 정전 용량이 정량화되고, 상기 제2 바이어스 전압이 인가된 상태에서 상기 입력 단자에 입력 신호가 인가되면, 상기 입력 단자와 상기 공통 출력 단자 사이의 정전 용량 및 상기 입력 신호에 기반하여 상기 공통 출력 단자의 전압 또는 전하량의 변화가 상기 공통 출력 단자의 출력 신호로서 생성되는 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제3항에 있어서,상기 입력 단자는 기판 상에 배치된 웰 또는 증착된 반도체 도선이며, 상기 공통 출력 단자는 게이트 단자이며,상기 입력 단자와 상기 공통 출력 단자 사이의 제1 바이어스 전압이 인가될 때 상기 전하 스토리지에 전자가 트랩됨으로써 상기 전하 스토리지에 저장되는 전하량이 결정되는 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 기판 상에 배치된 웰 또는 상기 증착된 반도체 도선 상의 일부 영역에 배치되고, 보조 바이어스 조건을 제공하는 드레인/소스 영역;을 더 포함하는 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 드레인/소스 영역에 의하여 제공되는 상기 보조 바이어스 조건은, 상기 입력 단자와 상기 공통 출력 단자 사이에 제2 바이어스 전압이 인가될 때 상기 입력 단자의 입력 신호에응답하여 상기 공통 출력 단자와 상기 입력 단자 간의 정전 용량-전압 특성이 반영된 상기 공통 출력 단자의 출력 신호가 생성되도록 상기 입력 단자의 상기 공통 출력 단자와 대면하는 다른 일부 영역, 또는 상기 공통 출력단자의 상기 입력 단자와 대면하는 다른 일부 영역의 표면에 전자 또는 정공을 공급하는 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9항에 있어서,상기 드레인/소스 영역에 의하여 제공되는 상기 보조 바이어스 조건은, 상기 입력 단자와 상기 공통 출력 단자 사이에 제1 바이어스 전압 또는 제2 바이어스 전압이 인가될 때 상기 입력 단자의 입력 신호에 응답하여 상기 공통 출력 단자와 상기 입력 단자 간의 정전 용량-전압 특성이 반영된 상기 공통 출력 단자의 출력 신호가 생성되도록 상기 입력 단자의 상기 공통 출력 단자와 대면하는 다른 일부 영역, 또는 상기 공통 출력 단자의 상기 입력 단자와 대면하는 다른 일부 영역의 계면에 전자층 또는 정공층의 형성을 차단하는 가중치 메모리 소자."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1 방향으로 배열되며 복수 개의 메모리 셀들 중 상기 제1 방향으로 배열된 메모리 셀들의 공통 출력 단자를공개특허 10-2021-0026905-3-연결하는 제1 전극;상기 제1 방향과 다른 제2 방향으로 배열되며 상기 복수 개의 메모리 셀들 중 상기 제2 방향으로 배열된 메모리셀들의 입력 단자를 연결하는 제2 전극;상기 제1 전극과 상기 제2 전극이 교차하는 위치에 대응하여 배치되며, 상기 제1 전극과 상기 제2 전극의 교차에 의하여 특정되고 상기 제1 전극은 제1 공통 출력 단자에 연결되고 상기 제2 전극은 제1 입력 단자에 연결되는 제1 메모리 셀;상기 제1 전극의 전압을 구동 및 제어하거나, 상기 제1 전극의 전압 또는 전하량의 변화를 감지하여 출력 전달신호를 생성하는 제1 인터페이스 회로; 및상기 제2 전극의 전압을 구동 및 제어하는 제1 구동 회로;를 포함하고,상기 제1 메모리 셀은상기 제1 입력 단자와 상기 제1 공통 출력 단자 사이에 배치되며, 전하를 저장하는 전하 스토리지; 를 포함하고,상기 전하 스토리지에 저장되는 전하량에 기반하여 상기 제1 입력 단자와 상기 제1 공통 출력 단자 사이의 제1정전 용량이 결정되고, 상기 제1 메모리 셀에 주어진 제1 데이터에 기반하여 상기 제1 정전 용량이 정량화됨으로써 상기 제1 메모리 셀이 상기 제1 데이터를 저장하는 가중치 메모리 시스템."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 제1 인터페이스 회로의 동작에 의하여 상기 제1 인터페이스 회로 및 상기 제1 전극이 전기적으로 차단될경우, 상기 제1 전극은 의도된 전하 누설 경로와 전기적으로 연결되지 않고 전기적으로 고립된(isolated) 토폴로지를 가지는 가중치 메모리 시스템."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제12항에 있어서,상기 전하 스토리지는상기 제1 공통 출력 단자 측에 인접하게 배치되는 제1 유전체층;상기 제2 입력 단자 측에 인접하게 배치되는 제2 유전체층; 및상기 제1 유전체층과 상기 제2 유전체층 사이에 배치되며, 내부에 전자 또는 전하를 저장할 수 있는 도체, 반도체 또는 유전체로 이루어지는 스토리지층;을 포함하는 가중치 메모리 시스템."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제12항에 있어서,상기 제1 구동 회로에 의하여 상기 제2 전극을 경유하여 제1 입력 신호가 상기 제1 입력 단자에 인가되면, 상기제1 입력 신호 및 상기 제1 정전 용량에 기반한 제1 출력 신호 성분이 상기 공통 출력 단자를 경유하여 상기 제1 전극에 출력되는 가중치 메모리 시스템."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 제1 전극에 제2 공통 출력 단자를 경유하여 연결되는 제2 메모리 셀;상기 제2 메모리 셀의 제2 입력 단자와 연결되고, 상기 제2 방향으로 배열되는 제3 전극; 및공개특허 10-2021-0026905-4-상기 제3 전극의 전압을 구동 및 제어하는 제2 구동 회로;를 더 포함하고,상기 제2 메모리 셀은 상기 제1 전극과 상기 제3 전극이 교차하는 위치에 대응하여 배치되며, 상기 제1 전극과상기 제3 전극의 교차에 의하여 특정되고, 상기 제2 메모리 셀에 주어진 제2 데이터에 기반하여 상기 제2 메모리 셀의 제2 정전 용량이 정량화됨으로써 상기 제2 메모리 셀이 상기 제2 데이터를 저장하고, 상기 제2 구동 회로에 의하여 상기 제3 전극을 경유하여 제2 입력 신호가 상기 제2 입력 단자에 인가되면, 상기제2 입력 신호 및 상기 제2 정전 용량에 기반한 제2 출력 신호 성분이 상기 공통 출력 단자를 경유하여 상기 제1 전극에 출력되고,상기 제1 전극에는 상기 제1 출력 신호 성분 및 상기 제2 출력 신호 성분이 합산된 합산 출력 신호가 출력되고,상기 제1 인터페이스 회로는 상기 합산 출력 신호를 검출하여 상기 출력 전달 신호를 생성하는 가중치 메모리시스템."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 제1 입력 신호가 상기 입력 단자의 전압의 변화이면, 상기 제1 출력 신호 성분은 제1 전하량 변화 성분이고, 상기 제1 출력 신호 성분은 상기 공통 출력 단자를 경유하여 상기 제1 전극의 전압 또는 전하량의 변화에기여하는 가중치 메모리 시스템."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제15항에 있어서,상기 제1 입력 신호와 상기 출력 전달 신호는 동일한 물리 디멘전을 가지는 가중치 메모리 시스템."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제15항에 있어서,상기 제1 메모리 셀을 포함하는 제1 메모리 어레이는 인공 신경망의 제1 레이어와 제2 레이어 사이의 시냅스에대응하는 정보를 저장하고,제2 메모리 어레이는 상기 인공 신경망의 상기 제2 레이어와 제3 레이어 사이의 시냅스에 대응하는 정보를 저장하고,상기 제1 메모리 어레이의 출력 전달 신호들은 물리 디멘전을 유지한 채로 상기 제2 메모리 어레이의 입력 신호들로 인가되는 가중치 메모리 시스템."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "주어진 제1 데이터에 기반한 정량화된 제1 정전 용량을 형성함으로써 상기 제1 데이터를 저장하는 제1 메모리셀의 입력 단자를 경유하여 상기 제1 메모리 셀에 제1 입력 신호를 인가하는 단계;상기 제1 입력 신호와 상기 제1 정전 용량에 기반한 제1 전하량 변화 성분이 상기 제1 메모리 셀의 제1 공통 출력 단자를 경유하여 출력되는 단계; 및상기 제1 공통 출력 단자의 전압 또는 전하량의 변화를 제1 인터페이스 회로가 검출하는 단계;를 포함하는 가중치 메모리 소자의 동작 방법."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제20항에 있어서,주어진 제2 데이터에 기반한 정량화된 제2 정전 용량을 형성함으로써 상기 제2 데이터를 저장하는 제2 메모리셀의 입력 단자를 경유하여 상기 제2 메모리 셀에 제2 입력 신호를 인가하는 단계; 및공개특허 10-2021-0026905-5-상기 제2 입력 신호와 상기 제2 정전 용량에 기반한 제2 전하량 변화 성분이 상기 제2 메모리 셀의 상기 제1 공통 출력 단자를 경유하여 출력되는 단계;를 더 포함하고, 상기 제1 메모리 셀과 상기 제2 메모리 셀은 상기 제1 공통 출력 단자에 함께 연결되고, 상기 공통 출력 단자에는 상기 제1 전하량 변화 성분 및 상기 제2 전하량 변화 성분이 합산된 합산 출력 신호가출력되고, 상기 제1 공통 출력 단자의 전압 또는 전하량의 변화를 제1 인터페이스 회로가 검출하는 단계는 상기 제1 공통출력 단자에 형성된 상기 합산 출력 신호를 상기 제1 인터페이스 회로가 검출하여 출력 전달 신호를 생성하는가중치 메모리 소자의 동작 방법."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제20항에 있어서,상기 제1 입력 신호는 인공 신경망의 제1 레이어의 노드들 중 어느 하나인 제1 노드의 액티베이션파라미터이고, 상기 제1 데이터는 상기 제1 노드와 상기 인공 신경망의 제2 레이어의 노드들 중 어느 하나인 제2 노드 간의 가중치 값이며, 상기 제1 공통 출력 단자의 전압 또는 전하량의 변화는 상기 제1 레이어의 노드들의 액티베이션 파라미터, 및상기 제1 레이어의 노드들과 상기 제2 노드 간의 시냅스에 대응하는 가중치 값들의 곱들의 합에 기반하여 얻어지는 상기 제2 노드의 액티베이션 파라미터인 가중치 메모리 소자의 동작 방법."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "인공 신경망의 제1 레이어의 노드들의 액티베이션 파라미터를 가중치 메모리 시스템의 제1 어레이의 입력 단자들 각각에 대한 입력 신호로서 인가하는 단계;상기 제1 어레이의 입력 단자들 각각에 대한 상기 입력 신호가 상기 제1 레이어와 상기 인공 신경망의 제2 레이어 간의 시냅스에 대응하는 가중치 데이터에 기반한 정량화된 정전 용량을 형성함으로써 상기 가중치 데이터를저장하는 상기 제1 어레이 내의 메모리 셀에 인가된 후, 상기 입력 신호 및 상기 정전 용량에 기반한 각각의 전하량의 변화 성분이 상기 제1 어레이의 공통 출력 단자에 합산되어 상기 공통 출력 단자의 전압 또는 전하량의변화를 일으키는 단계; 및상기 공통 출력 단자 각각의 전압 또는 전하량의 변화를 상기 제1 어레이의 인터페이스 회로가 검출하여 상기제1 어레이의 출력 전달 신호를 생성하는 단계;를 포함하고,상기 출력 전달 신호는 상기 제2 레이어의 노드들 각각의 액티베이션 파라미터인 가중치 메모리 시스템의 동작방법."}
{"patent_id": "10-2019-0108337", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제23항에 있어서,상기 출력 전달 신호를 상기 인공 신경망의 상기 제2 레이어의 노드들 각각의 액티베이션 파라미터로서 상기 가중치 메모리 시스템의 제2 어레이의 입력 단자들 각각에 대한 입력 신호로서 인가하는 단계; 를 더 포함하고,상기 출력 전달 신호를 상기 제2 어레이의 입력 단자들 각각에 대한 입력 신호로서 인가하는 단계는 상기 출력전달 신호의 물리적 디멘전을 유지한 상태로 상기 출력 전달 신호를 상기 제2 어레이의 입력 단자들 각각에 대한 입력 신호로서 인가하는 가중치 메모리 시스템의 동작 방법."}
{"patent_id": "10-2019-0108337", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "인공신경망 연산을 지원하는 가중치 메모리 소자 및 이를 이용한 가중치 메모리 시스템이 개시된다. 본 발명의 일 실시예에 따른 가중치 메모리 소자는, 입력 단자; 공통 출력 단자; 및 상기 입력 단자와 상기 공통 출력 단자 사이에 배치되며, 전하를 저장하는 전하 스토리지를 포함한다. 이때 상기 전하 스토리지에 저장되는 전하량에 기 반하여 상기 입력 단자와 상기 공통 출력 단자 사이의 정전 용량이 결정되고, 주어진 데이터에 기반하여 상기 정 전 용량이 정량화됨으로써 상기 가중치 메모리 소자는 상기 주어진 데이터를 저장한다."}
{"patent_id": "10-2019-0108337", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 신경망을 모방하기 위한 뉴로모픽 시스템에서 신경망의 시냅스를 대체하여 사용되는 가중치 메모리 소자, 가중치 메모리 시스템, 및 동작 방법에 관한 것이다. 구체적으로는 입력단자와 출력단자가 교차하는 셀 어레이 구조를 가지며, 셀 어레이 구조에서 곱셈-누산기(MAC, Multiply-and-Accumulate) 연산을 인공 신경망 연 산에 최적화된 형태로 제공하기 위한 가중치 메모리 소자, 가중치 메모리 시스템, 및 동작 방법에 관한 것이다."}
{"patent_id": "10-2019-0108337", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능은 사물 인터넷(Internet of Things), 빅데이터 등과 함께 미래 산업의 핵심 기술로 주목받고 있다. 개 별적인 코드 프로그래밍 없이도 기계 시스템 스스로 데이터를 평가하고 일반화할 수 있는 기술인 머신 러닝 (machine learning)은 인공지능의 한 분야로, 인터넷 검색, 뉴스 카테고리 분류, 번역 및 이미지 인식과 같은 다양한 분야에 적용되고 있다. 머신 러닝은 일반적으로 소프트웨어를 통하여 구현되지만, 머신 러닝을 하드웨어 형태로 구현하고자 하는 노력 이 있다. 이러한 노력은 뇌의 신경망을 모방하는 시스템으로부터 출발하여, 인공 신경망의 연산을 소프트웨어가 아닌 하드웨어에 의하여 실행하려는 뉴로모픽(neuromorphic) 시스템으로 제안되고 있다. 머신 러닝을 폰 노이만 아키텍처 기반의 집적회로에서 구현하는 경우 반복적인 연산으로 인하여 전력 소모가 크 게 증가하고 발열 문제가 심각해지면서 동물의 신경계를 모방하는 뉴로모픽에 의하여 머신 러닝을 구현하려는 시도가 많이 시도되고 있다. 특히, 동물의 신경계를 모방한 기술에서는 전력 소모를 크게 줄이면서, 인지 기능 이 가능하고 학습이 가능함으로써 인식 기능과 판단 기능을 개선할 수 있게 되었다. 이에 따라 기존의 폰 노이 만 방식의 집적회로의 기능을 대체하거나 크게 개선할 수 있는 기회가 생겼다. 뉴로모픽 시스템의 예시로서, 한국공개특허 KR 10-2019-0066400 \"다중 레벨의 가중치 소자\" 등이 제안되었다. 상기 KR 10-2019-0066400 은 멤리스터를 메모리 셀로 이용하여, 인가되는 펄스열의 양상에 따라 저항 변화층의 저항을 변화시키고, 저항의 변화량에 기반하여 메모리 셀에 저장되는 가중치가 특정된다. 이 방식은 전압을 입력으로 하고, 전류를 출력으로 하며, 동일한 데이터 라인에 연결되는 메모리 셀들의 출력 전류를 합산할 경우 곱셈-누산기(MAC, Multiply-and-Accumulate) 연산이 자연스럽게 가능하므로 폰 노이만 구조 로 머신 러닝을 구현하는 경우보다 전력 소모를 줄일 수 있다. 상기 선행기술 KR 10-2019-0066400 에서는 가중치를 저장한 메모리 셀을 머신 러닝의 추론(inference) 과정에 이용할 경우, 인공 신경망의 각 레이어의 출력을 다음 레이어로 전달하는 함수를 구현한 회로가 integrate를 위 한 커패시터를 포함하는 등, 면적이 증가하고 전력 소모 또한 증가하는 문제가 있어 전달 함수의 firing을 개선 하는 노력으로 KR 10-2017-0138047 \"뉴런 모방 소자 및 회로\", KR 10-2019-0065145 \"신경 모방 시스템\" 등이 제안되었다. 상기 선행기술은 KR 10-2017-0138047, KR 10-2019-0065145는 메모리 셀 소자 각각에 전달 함수에 대응하는 firing 기능을 부여하여 전력 소모를 개선하고자 하였으나, 이 과정에서 firing이 조기에 발생하는 시냅스에 의 하여 다른 시냅스들이 영향을 받을 수 있기 때문에 주변 회로에 의한 제어가 추가로 필요한 문제점이 있다. 선행 기술들은 전압을 입력으로 하고, 전류를 출력으로 하므로 독출(readout) 시 큰 전류가 흐르며 전력 소모가 크고, 이를 제어하기 위하여 정밀한 타이밍 제어 및 주변 시냅스 소자와의 영향을 고려하는 타이밍 제어가 필요 하다. 출력 전류를 이용하므로 기본적으로 DC전류가 발생하여 소비 전력이 증가한다. 선행기술문헌 특허문헌 (특허문헌 0001) 한국공개특허 KR 10-2017-0138047 \"뉴런 모방 소자 및 회로\" (2017.12.14) (특허문헌 0002) 미국공개특허 US 2017/0352750 \"Neuromorphic Devices and Circuits\" (2017.12.07) (특허문헌 0003) 한국공개특허 KR 10-2019-0065146 \"신경 모방 시스템\" (2019.06.11) (특허문헌 0004) 미국공개특허 US 2019/0171933 \"Neuromorphic System\" (2019.06.06) (특허문헌 0005) 한국공개특허 KR 10-2019-0066400 \"다중 레벨의 가중치 소자\" (2019.06.13)"}
{"patent_id": "10-2019-0108337", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "종래의 뉴로모픽 기술들은 폰 노이만 구조의 인공 신경망 구성에 비하여 소비 전력을 획기적으로 저감하기는 하 지만, 종래의 뉴로모픽 기술들은 전압을 입력으로 하고, 전류를 출력으로 하므로 독출(readout) 과정에서 지속 적인 DC 전류가 흐르는 점이 소비 전력을 더 이상 저감하지 못하는 원인으로 알려져 있다. 특히 전류에 기반하 여 곱셈-누산기(MAC) 연산을 수행하는 경우 각 전류 성분의 값이 계속 유지되어야 하므로 각 전류 성분이 동시 에 흘러야 하며 이 과정에서 소비 전력은 더욱 증가하는 문제점이 있다. 또한 각 셀의 검출 과정이 동시에 이루 어져야 하므로 타이밍 제어가 매우 까다로운 문제점도 있었다. 또한 뉴로모픽 시스템의 구성에 따라서는, 한번 저장된 가중치가 한번의 인공 신경망 추론 연산을 거치면 삭제 되는 등 지속적인 연산이 어려운 문제점이 있었다. 또한 멤리스터 공정이 일반적으로 널리 쓰이는 공정이 아니며, 주변 회로는 일반적인 CMOS 공정에 기반하여 형 성되어야 하므로 제조 공정이 복잡해지고 비용이 증가하는 문제점이 있었다. 본 발명은 기존 메모리 반도체 공정을 활용하면서도 셀의 구조와 동작 방식을 변경하여 인공 신경망 연산에 최 적화된 뉴로모픽 소자, 가중치 메모리 소자, 가중치 메모리 시스템, 및 동작 방법을 제안하는 것을 목적으로 한 다. 본 발명은 가중치 메모리 셀의 데이터를 출력할 때 전류에 기반하는 종래 기술들과 달리 차분 전압(voltage difference)을 검출하는 방식을 제안하고, 뉴로모픽 시스템의 독출 동작 시 지속적인 DC 전류를 필요로 하지 않 고 소모 전력을 절감하는 것을 목적으로 한다. 본 발명은 시냅스의 가중치 값을 저장한 메모리 셀 어레이에서, 인공 신경망 연산에서 발생하는 가중치 값을 이 용한 레이어 간 프로퍼게이션 연산을 저렴한 비용으로 수행할 수 있는 빌트-인 곱셈-누산기(MAC) 연산을 지원하 는 메모리 셀 구조를 제안하는 것을 목적으로 한다. 본 발명은 곱셈-누산기(MAC) 연산을 별도의 연산 회로 없이 도 즉각적으로 수행할 수 있는 인공 신경망 연산에 최적화된 가중치 메모리 구조를 제안하는 것을 목적으로 한 다. 본 발명은 기존 메모리 반도체 공정의 일부 공정을 활용함으로써 가중치 메모리 소자의 제조 공정의 최적화와 안정화가 용이하며 집적도를 매우 높일 수 있는 가중치 메모리 셀 구조를 제안하는 것을 목적으로 한다. 또한 본 발명은 가중치 메모리 소자에 저장된 데이터를 인공 신경망 연산에 따라 독출하는 회로가 점유하는 면적을 저감하고 독출 회로의 구성을 간단하게 하여 어레이를 포함하는 시스템의 전체 집적도를 높이는 가중치 메모리 셀 구조를 제안하는 것을 목적으로 한다. 본 발명은 가중치 메모리 셀 어레이의 3차원 적층을 통하여 어레이를 포함하는 시스템의 전체 집적도를 높이고 인공 신경망 연산을 신속하게 실행할 수 있는 뉴로모픽 시스템을 제안하는 것을 목적으로 한다. 또한 본 발명은 인공 신경망 내부의 레이어 간의 전달 함수에 맞추어 독출 회로의 전달 특성을 구현하기 용이하고, 합성곱 신경 망(CNN), 순환 신경망(RNN)을 포함한 다양한 인공 신경망의 구성에 용이하게 대응할 수 있는 뉴로모픽 시스템을 제안하는 것을 목적으로 한다. 본 발명은 저장된 가중치 값을 가중치 메모리 셀 소자의 단자 간 바이어스를 소정의 시간 동안 인가하거나 펄스 의 극성과 개수를 조정함으로써 재조정할 수 있고, 이에 따라 추론 과정 뿐만 아니라 학습 과정에서도 적용할 수 있는 적용 범위가 넓은 뉴로모픽 시스템을 제안하는 것을 목적으로 한다."}
{"patent_id": "10-2019-0108337", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명은 상기의 목적을 달성하기 위하여 도출된 구성으로서, 본 발명의 일 실시예에 따른 가중치 메모리 소자 는, 입력 단자; 공통 출력 단자; 및 상기 입력 단자와 상기 공통 출력 단자 사이에 배치되며, 전하를 저장하는 전하 스토리지를 포함한다. 이때 상기 전하 스토리지에 저장되는 전하량에 기반하여 상기 입력 단자와 상기 공 통 출력 단자 사이의 정전 용량이 결정되고, 주어진 데이터에 기반하여 상기 정전 용량이 정량화됨으로써 상기가중치 메모리 소자는 상기 주어진 데이터를 저장한다. 상기 공통 출력 단자는 상기 공통 출력 단자의 전압을 구동 및 제어하는 인터페이스 회로와 스위치를 경유하여 전기적으로 연결되고, 상기 공통 출력 단자와 상기 인터페이스 회로가 상기 스위치에 의하여 전기적으로 차단될 경우, 의도된 전하 누설 경로와 전기적으로 연결되지 않고 전기적으로 고립된(isolated) 토폴로지를 가질 수 있 다. 상기 전하 스토리지는 상기 공통 출력 단자 측에 인접하게 배치되는 제1 유전체층; 상기 입력 단자 측에 인접하 게 배치되는 제2 유전체층; 및 상기 제1 유전체층과 상기 제2 유전체층 사이에 배치되며, 내부에 전자 또는 전 하를 저장할 수 있는 도체, 반도체 또는 유전체로 이루어지는 스토리지층을 포함할 수 있다. 상기 입력 단자 및 상기 공통 출력 단자는 기판 상에 배치된 웰, 폴리실리콘 도선을 포함하는 반도체 도선, 산 화물 반도체 도선, 또는 금속 도선 중 적어도 하나일 수 있다. 상기 입력 단자는 기판 상에 배치된 웰, 폴리실리콘을 포함하는 반도체, 산화물 반도체, 및 금속 중 적어도 하 나일 수 있고, 상기 공통 출력 단자는 폴리실리콘 도선을 포함하는 반도체 도선, 산화물 반도체 도선, 및 금속 도선 중 적어도 하나일 수 있다. 상기 주어진 데이터에 기반하여 상기 입력 단자와 상기 공통 출력 단자 사이의 제1 바이어스 전압 및 상기 제1 바이어스 전압이 인가되는 시간 구간의 길이가 결정될 수 있다. 또한 상기 제1 바이어스 전압 및 상기 제1 바이 어스 전압이 인가되는 상기 시간 구간의 길이에 따라서 상기 전하 스토리지에 저장되는 전하량이 변화되고, 상 기 전하 스토리지에 저장되는 전하량에 기반하여 상기 공통 출력 단자와 상기 입력 단자 간의 정전 용량-전압 특성이 결정될 수 있다. 상기 입력 단자 및 상기 공통 출력 단자 사이에 제2 바이어스 전압이 인가된 상태에서 상기 공통 출력 단자와 상기 입력 단자 간의 정전 용량-전압 특성 및 상기 제2 바이어스 전압에 기반하여 상기 입력 단자와 상기 공통 출력 단자 사이의 정전 용량이 정량화될 수 있다. 또한 상기 제2 바이어스 전압이 인가된 상태에서 상기 입력 단자에 입력 신호가 인가되면, 상기 입력 단자와 상기 공통 출력 단자 사이의 정전 용량 및 상기 입력 신호에 기반하여 상기 공통 출력 단자의 전압 또는 전하량의 변화가 상기 공통 출력 단자의 출력 신호로서 생성될 수 있다. 상기 입력 단자는 기판 상에 배치된 웰 또는 증착된 반도체 도선일 수 있고, 상기 공통 출력 단자는 게이트 단 자일 수 있다. 상기 입력 단자와 상기 공통 출력 단자 사이의 제1 바이어스 전압이 인가될 때 상기 전하 스토리 지에 전자가 트랩됨으로써 상기 전하 스토리지에 저장되는 전하량이 결정될 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 소자는 상기 기판 상에 배치된 웰 또는 상기 증착된 반도체 도선 상 의 일부 영역에 배치되고, 보조 바이어스 조건을 제공하는 드레인/소스 영역을 더 포함할 수 있다. 상기 드레인/소스 영역에 의하여 제공되는 상기 보조 바이어스 조건은, 상기 입력 단자와 상기 공통 출력 단자 사이에 제2 바이어스 전압이 인가될 때 상기 입력 단자의 입력 신호에 응답하여 상기 공통 출력 단자와 상기 입 력 단자 간의 정전 용량-전압 특성이 반영된 상기 공통 출력 단자의 출력 신호가 생성되도록 상기 공통 출력 단 자와 대면하는 상기 입력 단자의 다른 일부 영역의 표면에 전자 또는 정공을 공급하는 바이어스 조건일 수 있다. 상기 드레인/소스 영역에 의하여 제공되는 상기 보조 바이어스 조건은, 상기 입력 단자와 상기 공통 출력 단자 사이에 제2 바이어스 전압이 인가될 때 상기 입력 단자의 입력 신호에 응답하여 상기 공통 출력 단자와 상기 입 력 단자 간의 정전 용량-전압 특성이 반영된 상기 공통 출력 단자의 출력 신호가 생성되도록 상기 공통 출력 단 자와 대면하는 상기 입력 단자의 다른 일부 영역의 계면에 전자층 또는 정공층의 형성을 차단하는 바이어스 조 건일 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 시스템은, 제1 방향으로 배열되며 복수 개의 메모리 셀들 중 상기 제1 방향으로 배열된 메모리 셀들의 공통 출력 단자를 연결하는 제1 전극; 상기 제1 방향과 다른 제2 방향으로 배열되며 상기 복수 개의 메모리 셀들 중 상기 제2 방향으로 배열된 메모리 셀들의 입력 단자를 연결하는 제2 전극; 상기 제1 전극과 상기 제2 전극이 교차하는 위치에 대응하여 배치되며, 상기 제1 전극과 상기 제2 전극의 교차에 의하여 특정되고 상기 제1 전극은 제1 공통 출력 단자에 연결되고 상기 제2 전극은 제1 입력 단자에 연 결되는 제1 메모리 셀; 상기 제1 전극의 전압을 구동 및 제어하거나, 상기 제1 전극의 전압 또는 전하량의 변화 를 감지하여 출력 전달 신호를 생성하는 제1 인터페이스 회로; 및 상기 제2 전극의 전압을 구동 및 제어하는 제1 구동 회로를 포함한다. 이때 상기 제1 메모리 셀은 상기 제1 입력 단자와 상기 제1 공통 출력 단자 사이에 배치되며, 전하를 저장하는 전하 스토리지를 포함할 수 있다. 상기 전하 스토리지에 저장되는 전하량에 기반하여 상기 제1 입력 단자와 상 기 제1 공통 출력 단자 사이의 제1 정전 용량이 결정되고, 상기 제1 메모리 셀에 주어진 제1 데이터에 기반하여 상기 제1 정전 용량이 정량화됨으로써 상기 제1 메모리 셀이 상기 제1 데이터를 저장할 수 있다. 상기 제1 인터페이스 회로의 동작에 의하여 상기 제1 인터페이스 회로 및 상기 제1 전극이 전기적으로 차단될 경우, 상기 제1 전극은 의도된 전하 누설 경로와 전기적으로 연결되지 않고 전기적으로 고립된(isolated) 토폴 로지를 가질 수 있다. 상기 제1 구동 회로에 의하여 상기 제2 전극을 경유하여 제1 입력 신호가 상기 제1 입력 단자에 인가되면, 상기 제1 입력 신호 및 상기 제1 정전 용량에 기반한 제1 출력 신호 성분이 상기 공통 출력 단자를 경유하여 상기 제 1 전극에 출력될 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 시스템은 상기 제1 전극에 제2 공통 출력 단자를 경유하여 연결되는 제2 메모리 셀; 상기 제2 메모리 셀의 제2 입력 단자와 연결되고, 상기 제2 방향으로 배열되는 제3 전극; 및 상 기 제3 전극의 전압을 구동 및 제어하는 제2 구동 회로를 더 포함할 수 있다. 이때 상기 제2 메모리 셀은 상기 제1 전극과 상기 제3 전극이 교차하는 위치에 대응하여 배치되며, 상기 제1 전 극과 상기 제3 전극의 교차에 의하여 특정되고, 상기 제2 메모리 셀에 주어진 제2 데이터에 기반하여 상기 제2 메모리 셀의 제2 정전 용량이 정량화됨으로써 상기 제2 메모리 셀이 상기 제2 데이터를 저장할 수 있다. 상기 제2 구동 회로에 의하여 상기 제3 전극을 경유하여 제2 입력 신호가 상기 제2 입력 단자에 인가되면, 상기 제2 입력 신호 및 상기 제2 정전 용량에 기반한 제2 출력 신호 성분이 상기 공통 출력 단자를 경유하여 상기 제 1 전극에 출력될 수 있다. 상기 제1 전극에는 상기 제1 출력 신호 성분 및 상기 제2 출력 신호 성분이 합산된 합산 출력 신호가 출력되고, 상기 제1 인터페이스 회로는 상기 합산 출력 신호를 검출하여 상기 출력 전달 신호 를 생성할 수 있다. 상기 제1 입력 신호가 상기 입력 단자의 전압의 변화이면, 상기 제1 출력 신호 성분은 제1 전하량 변화 성분일 수 있다. 이때 상기 제1 출력 신호 성분은 상기 공통 출력 단자를 경유하여 상기 제1 전극의 전압 또는 전하량 의 변화에 기여할 수 있다. 상기 제1 입력 신호와 상기 출력 전달 신호는 동일한 물리 디멘전을 가지도록 설계될 수 있다. 상기 제1 메모리 셀을 포함하는 제1 메모리 어레이는 인공 신경망의 제1 레이어와 제2 레이어 사이의 시냅스에 대응하는 정보를 저장할 수 있다. 또한 제2 메모리 어레이는 상기 인공 신경망의 상기 제2 레이어와 제3 레이어 사이의 시냅스에 대응하는 정보를 저장할 수 있다. 상기 제1 메모리 어레이의 출력 전달 신호들은 물리 디멘전 을 유지한 채로 상기 제2 메모리 어레이의 입력 신호들로 인가될 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 소자의 동작 방법은, 주어진 제1 데이터에 기반한 정량화된 제1 정 전 용량을 형성함으로써 상기 제1 데이터를 저장하는 제1 메모리 셀의 입력 단자를 경유하여 상기 제1 메모리 셀에 제1 입력 신호를 인가하는 단계; 상기 제1 입력 신호와 상기 제1 정전 용량에 기반한 제1 전하량 변화 성 분이 상기 제1 메모리 셀의 제1 공통 출력 단자를 경유하여 출력되는 단계; 및 상기 제1 공통 출력 단자의 전압 또는 전하량의 변화를 제1 인터페이스 회로가 검출하는 단계를 포함한다. 본 발명의 일 실시예에 따른 가중치 메모리 소자의 동작 방법은, 주어진 제2 데이터에 기반한 정량화된 제2 정 전 용량을 형성함으로써 상기 제2 데이터를 저장하는 제2 메모리 셀의 입력 단자를 경유하여 상기 제2 메모리 셀에 제2 입력 신호를 인가하는 단계; 및 상기 제2 입력 신호와 상기 제2 정전 용량에 기반한 제2 전하량 변화 성분이 상기 제2 메모리 셀의 상기 제1 공통 출력 단자를 경유하여 출력되는 단계를 더 포함할 수 있다. 이때 상기 제1 메모리 셀과 상기 제2 메모리 셀은 상기 제1 공통 출력 단자에 함께 연결될 수 있고, 상기 공통 출력 단자에는 상기 제1 전하량 변화 성분 및 상기 제2 전하량 변화 성분이 합산된 합산 출력 신호가 출력될 수 있다. 상기 제1 공통 출력 단자의 전압 또는 전하량의 변화를 제1 인터페이스 회로가 검출하는 단계는 상기 제1 공통 출력 단자에 형성된 상기 합산 출력 신호를 상기 제1 인터페이스 회로가 검출하여 출력 전달 신호를 생성 할 수 있다. 상기 제1 입력 신호는 인공 신경망의 제1 레이어의 노드들 중 어느 하나인 제1 노드의 액티베이션 파라미터일 수 있다. 상기 제1 데이터는 상기 제1 노드와 상기 인공 신경망의 제2 레이어의 노드들 중 어느 하나인 제2 노 드 간의 가중치 값일 수 있다. 상기 제1 공통 출력 단자의 전압 또는 전하량의 변화는 상기 제1 레이어의 노드 들의 액티베이션 파라미터, 및 상기 제1 레이어의 노드들과 상기 제2 노드 간의 시냅스에 대응하는 가중치 값들 의 곱들의 합에 기반하여 얻어지는 상기 제2 노드의 액티베이션 파라미터를 제1 인터페이스 회로를 통해 생성할 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 시스템의 동작 방법은, 인공 신경망의 제1 레이어의 노드들의 액티 베이션 파라미터를 가중치 메모리 시스템의 제1 어레이의 입력 단자들 각각에 대한 입력 신호로서 인가하는 단 계; 상기 제1 어레이의 입력 단자들 각각에 대한 상기 입력 신호가 상기 제1 레이어와 상기 인공 신경망의 제2 레이어 간의 시냅스에 대응하는 가중치 데이터에 기반한 정량화된 정전 용량을 형성함으로써 상기 가중치 데이 터를 저장하는 상기 제1 어레이 내의 메모리 셀에 인가된 후, 상기 입력 신호 및 상기 정전 용량에 기반한 각각 의 전하량의 변화 성분이 상기 제1 어레이의 공통 출력 단자에 합산되어 상기 공통 출력 단자의 전압 또는 전하 량의 변화를 일으키는 단계; 및 상기 공통 출력 단자 각각의 전압 또는 전하량의 변화를 상기 제1 어레이의 인 터페이스 회로가 검출하여 상기 제1 어레이의 출력 전달 신호를 생성하는 단계를 포함한다. 이때 상기 출력 전 달 신호는 상기 제2 레이어의 노드들 각각의 액티베이션 파라미터이다. 본 발명의 일 실시예에 따른 가중치 메모리 시스템의 동작 방법은, 상기 출력 전달 신호를 상기 인공 신경망의 상기 제2 레이어의 노드들 각각의 액티베이션 파라미터로서 상기 가중치 메모리 시스템의 제2 어레이의 입력 단 자들 각각에 대한 입력 신호로서 인가하는 단계를 더 포함할 수 있다. 이때 상기 출력 전달 신호를 상기 제2 어 레이의 입력 단자들 각각에 대한 입력 신호로서 인가하는 단계에서는 상기 출력 전달 신호의 물리적 디멘전이 유지된 상태로 상기 출력 전달 신호가 상기 제2 어레이의 입력 단자들 각각에 대한 입력 신호로서 인가될 수 있 다."}
{"patent_id": "10-2019-0108337", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따르면, 기존 메모리 반도체 공정을 활용하면서도 셀의 구조와 동작 방식을 변경하여 인공 신경망 연 산에 최적화된 뉴로모픽 소자, 가중치 메모리 소자, 가중치 메모리 시스템, 및 동작 방법을 구현할 수 있다. 본 발명에 따르면 가중치 메모리 셀의 데이터를 출력할 때 전류에 기반하는 종래 기술들과 달리 차분 전압 (voltage difference)의 검출을 이용함으로써 뉴로모픽 시스템의 독출 동작 시 지속적인 DC 전류를 필요로 하지 않고 소모 전력을 절감할 수 있다. 본 발명에 따르면 시냅스의 가중치 값을 저장한 메모리 셀 어레이에서, 인공 신경망 연산에서 발생하는 가중치 값을 이용한 레이어 간 프로퍼게이션 연산을 저렴한 비용으로 수행할 수 있는 빌트-인 곱셈-누산기(MAC) 연산을 지원하는 메모리 셀 구조를 구현할 수 있다. 본 발명에 따르면 곱셈-누산기(MAC) 연산을 별도의 연산 회로 없이 도 즉각적으로 수행할 수 있는 인공 신경망 연산에 최적화된 가중치 메모리 구조를 구현할 수 있다. 본 발명에 따르면 기존 메모리 반도체 공정의 일부 공정을 활용함으로써 가중치 메모리 소자의 제조 공정의 최 적화와 안정화가 용이하며 가중치 메모리 셀 어레이의 집적도를 매우 높일 수 있다. 또한 본 발명에 따르면 가 중치 메모리 소자에 저장된 데이터를 인공 신경망 연산에 따라 독출하는 회로가 점유하는 면적을 저감하고 독출 회로의 구성을 간단하게 하여 가중치 메모리 소자의 어레이를 포함하는 시스템의 전체 집적도를 높일 수 있다. 본 발명에 따르면 가중치 메모리 셀 어레이의 3차원 적층을 통하여 어레이를 포함하는 시스템의 전체 집적도를 높이고 인공 신경망 연산을 신속하게 실행할 수 있는 뉴로모픽 시스템을 구현할 수 있다. 또한 본 발명에 따르 면 인공 신경망 내부의 레이어 간의 전달 함수에 맞추어 독출 회로의 전달 특성을 구현하기 용이하고, 합성곱 신경망(CNN), 순환 신경망(RNN)을 포함한 다양한 인공 신경망의 구성에 용이하게 대응할 수 있는 뉴로모픽 시스 템을 구현할 수 있다. 본 발명에 따르면 저장된 가중치 값을 가중치 메모리 셀 소자의 단자 간 바이어스를 소정의 시간 동안 인가하거 나 펄스의 극성과 개수를 조정함으로써 재조정할 수 있고, 이에 따라 추론 과정 뿐만 아니라 학습 과정에서도 적용할 수 있는 적용 범위가 넓은 뉴로모픽 시스템을 구현할 수 있다. 본 발명은 기존 메모리 반도체 공정의 적어도 일부를 활용할 수 있으므로 가중치 메모리 소자의 제조 공정의 최 적화와 안정화가 용이하며, 집적도를 매우 높일 수 있다. 또한 저장된 가중치 값의 리셋은 저장 시와 반대되는 극성의 바이어스를 게이트 전극과 웰 사이에 소정의 시간 동안 인가함으로써 용이하게 달성할 수 있으므로 쓰기, 읽기, 지우기(리셋) 과정이 모두 용이하게 구현될 수 있어서 컨벌루션 신경망(CNN), 리커런트 신경망(RNN) 등 다양한 인공 신경망의 구성에 용이하게 대응할 수 있는 장점이 있다."}
{"patent_id": "10-2019-0108337", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백히 드 러나게 될 것이다. 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공 지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설 명은 생략한다. 도 1은 본 발명의 일 실시예에 따른 가중치 메모리 소자 및 가중치 메모리 시스템을 도시하는 도면이다. 도 1을 참조하면 어레이 내에서 하나의 row를 형성하는 가중치 메모리 소자들이 도시된다. 도 1의 가중치 메모리 소자들 각각은 입력 신호 X(i) (i=0부터 M-1)가 인가되는 입력 단자와 연결되고, 합성 출력 신호 Y(j) (j=0부터 N-1)를 출력하는 공통 출력 단자와 연결된다. 도 1의 가중치 메모리 소자들 각각 은 인공 신경망의 시냅스에 대응하는 가중치 데이터 Weight(i, j)를 저장하며, 가중치 데이터 Weight(i, j)는 도 1의 가중치 메모리 소자들 각각에 형성되는 정전 용량의 값으로 정량화된다. 실시예에 따라서는 인공 신경망 내의 레이어의 노드의 개수가 동일한 경우, M=N일 수 있다. 도 1의 가중치 메모리 소자들 및 가중 치 메모리 시스템에서는 곱셈-누산기(MAC) 연산이 빌트-인되어 모든 입력 신호 X(i) (i=0부터 M-1)가 인가 되면 자동으로 합성 출력 신호 Y(j)가 형성되고, 합성 출력 신호 Y(j)는 인터페이스 회로(도 1에서는 도시되지 않음)에 의하여 검출되고, 인터페이스 회로의 검출 결과로서 출력 전달 신호가 생성된다. 도 2는 본 발명의 일 실시예에 따른 가중치 메모리 소자를 도시하는 도면이다. 도 2를 포함하면, 가중치 메모리 소자는 공통 출력 단자, 전하 스토리지, 및 입력 단자를 포함한다. 전하 스토리지는 입력 단자 및 공통 출력 단자 사이에 배치되며, 전하를 저장할 수 있다. 전하 스토리지에 저장되는 전하량에 기반하여 특정한 바이어스 조건 하에서 입력 단자와 공통 출력 단자 사이의 정전 용량이 결정되고, 주어진 데이터에 기반하여 상기 정전 용량이 정량화됨으로써 주어진 데이터를 가중치 메모리 소자가 저장한다. 가중치 메모리 소자로부터 데이터를 읽기 위한 특정한 바 이어스 조건 하에서 입력 단자와 공통 출력 단자 사이의 정전 용량이 주어진 데이터에 기반하여 정량 화될 수 있도록 가중치 메모리 소자의 쓰기 동작 시의 쓰기 바이어스 조건 및 쓰기 바이어스 조건이 인가 되는 시간 구간이 조정될 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 소자에서 입력 단자 및/또는 공통 출력 단자는 기판 상에 배치된 웰, 폴리실리콘 도선을 포함하는 반도체 도선, 산화물 반도체 도선, 및 금속 도선 중 적어도 하나 를 이용하여 구현될 수 있다. 본 발명의 다른 일 실시예에 따른 가중치 메모리 소자에서 입력 단자는 기판 상에 배치된 웰, 폴리실 리콘 도선을 포함하는 반도체 도선, 또는 산화물 반도체 도선 중 적어도 하나를 이용하여 구현될 수 있고, 공통 출력 단자는 폴리실리콘 도선, 반도체 도선, 산화물 반도체 도선, 또는 금속 도선 중 적어도 하나를 이용 하여 구현될 수 있다. 다만 입력 단자와 공통 출력 단자 중 어느 하나가 금속 도선인 경우, 나머지 하나는 금속 도선이 아닐 수 있다. 도 2의 실시예에서는 공통 출력 단자로서 게이트 전극이 이용되고, 입력 단자로서 웰(well)이 이용될 수 있다. 입력 단자로서 웰은 서로 이웃한 웰과 전기적으로 분리될 수 있다. 물론 본 발명의 사상이 도 2 의 실시예에 국한되는 것은 아니다. 전하 스토리지는 게이트 전극인 공통 출력 단자 및 웰인 입력 단자 사이에 배치되는 플로팅 게 이트(floating gate), 플로팅 셀(floating cell), 차지 트랩(Charge Trap), 또는 차지 트랩 유전체(Charge Trap Dielectric)일 수 있다. 전하 스토리지의 구성 및 조성은 쓰기 동작, 즉, 프로그래밍 동작 시의 쓰기 바이어스 전압을 높일 수 있는지, 낮추는 것이 유리한지, 소자가 높은 쓰기 바이어스 전압에 견딜 수 있는 지를 고려하여 결정될 수 있다. 도 2의 가중치 메모리 소자의 전하 스토리지는 공통 출력 단자 측에 인접하게 배치되는 제1 유 전체층, 입력 단자 측에 인접하게 배치되는 제2 유전체층, 및 제1 유전체층과 제2 유전체층 사이에 배치되 며, 내부에 전자 또는 전하를 저장할 수 있는 도체, 반도체 또는 유전체로 이루어지는 스토리지층을 포함할 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 소자의 입력 단자는 기판 상에 배치된 웰 또는 증착된 반 도체 도선이고, 공통 출력 단자는 게이트 단자이며, 입력 단자와 공통 출력 단자 사이의 제1 바 이어스 전압(프로그래밍 바이어스 전압)이 인가될 때 전하 스토리지에 전자가 트랩됨으로써 전하 스토리지 에 저장되는 전하량이 결정될 수 있다. 도 2에 도시되지는 않았으나, 본 발명의 일 실시예에 따른 가중치 메모리 소자는 기판 상에 배치된 웰 또 는 증착된 반도체 도선 상의 일부 영역에 배치되는 드레인/소스 영역을 더 포함할 수 있다. 드레인/소스 영역에 인가되는 보조 바이어스 조건은 입력 단자와 공통 출력 단자 사이의 쓰기 바이어스 조건 또는 읽기 바이어스 조건과 결합하여 입력 단자와 공통 출력 단자 사이의 전하의 전달을 효과적으로 지원하거나 억제할 수 있다. 이때 드레인/소스 영역에 인가되는 바이어스는, 입력 단자에 인가되는 입력 신호(소신호 또는 작은 펄스 신호)에 응답하여 공통 출력 단자에 의도하는 양의 전하가 유도될 수 있도록 최적의 정전 용량-전압 특성 (C-V Characteristic) 곡선을 형성하는데 활용될 수 있다. 예를 들면 소스/드레인 사이의 유전체/반도체 계면 (채널 영역, 입력 단자 또는 공통 출력 단자가 서로 대면하는 영역에 형성되며 실시예에 따라서 입력 단자 및 공통 출력 단자 중 어느 한 쪽에 형성될 수 있음)에 반전 전하층(반도체의 P/N 극성을 반대 로 하는 경우에는 반전 정공층)을 형성하여 입력 단자와 공통 출력 단자가 차단됨으로써 두 단자 사 이의 정전용량을 0으로 수렴시키도록 소스/드레인의 바이어스를 설정할 수 있다. 또 다른 경우로, 입력 단자 와 공통 출력 단자 사이의 전압에 관계없이 반전 전하층 또는 반전 정공층이 생기지 않게 하여 전압 이 증가함에 따라 정전용량이 계속적으로 감소하도록 소스/드레인의 바이어스를 설정할 수 있다. 이러한 소스/드레인의 바이어스 조건은 가중치 메모리 소자의 읽기 동작 및 쓰기 동작 각각에 적합하게 변형되어 이용 될 수 있다. 도 2의 실시예에 포함되는 입력 단자, 공통 출력 단자, 전하 스토리지를 가지는 반도체 소자는 본 발명의 가중치 메모리 소자로서 이용될 수 있다. 대표적인 실시예로서 플래시 메모리가 가중치 메모리 소자로서 이용될 수 있고, EEPROM, EPROM 등도 가중치 메모리 소자로서 이용될 수 있다. 다만 종래의 플래시 메모리는 프로그래밍 전압에 의한 문턱 전압의 변화를 이용하며, 이를 이용하여 동작 전류 를 검출하는 반면, 본 발명의 가중치 메모리 소자는 프로그래밍 전압에 의하여 C-V 특성이 변화되는 현상 을 이용하고, 읽기 동작 시의 특정 바이어스 조건 하에서 가중치 메모리 소자가 가지는 정전 용량 값이 가 중치 데이터로서 적용되는 점을 특징으로 한다. 도 1과 도 2의 실시예를 함께 참조하면, 하나의 읽기 동작이 수행되는 단위로서 하나의 공통 출력 단자(120, 220)에 연결된 복수의 가중치 메모리 소자들(110, 210)이 도시된다. 도 1과 도 2의 실시예에서는 본 발명의 가 중치 메모리 소자들(110, 210) 각각은 입력 신호 X(i) 및 정전 용량 값과 비례하는 전하량 변화 성분을 공통 출 력 단자(120, 220)로 전달하고, 공통 출력 단자(120, 220)에는 가중치 메모리 소자들(110, 210) 각각에서 전달 되는 전하량 변화 성분이 합산된 합산 출력 신호 Y(j)가 형성된다. 하나의 공통 출력 단자(120, 220)에 연결된 복수의 가중치 메모리 소자들(110, 210) 각각에 입력된 입력 신호들 X(i)는 복수의 가중치 메모리 소자들(110, 210) 각각에 형성된 정전 용량 값에 비례하여 전하량 변화 성분을 공통 출력 단자(120, 220)로 전달하므로, 복 수의 가중치 메모리 소자들(110, 210) 각각에 입력된 입력 신호들 X(i) 각각과 복수의 가중치 메모리 소자들 (110, 210) 각각에 형성된 정전 용량 값의 곱이 공통 출력 단자(120, 220)에 합산되어 나타나는 것으로 이해될 수 있다. 이 때 입력 신호들 X(i) 및 정전 용량 값들 C(i, j)의 곱셈-누산기(MAC) 연산이 자동으로 수행되어 공 통 출력 단자(120, 220)의 합산 출력 신호 Y(j)가 형성된다. 가중치 메모리 소자들(110, 210)이 어레이를 형성하므로, 입력 단자들(130, 230) 각각은 다른 row/공통 출력 단 자(도시되지 않음)에 연결되는 다른 가중치 메모리 소자들(도시되지 않음)의 입력 단자들과 연결될 수 있다. 다 만 읽기 동작의 단위는 하나의 공통 출력 단자(120, 220)를 공유하는 가중치 메모리 소자들(110, 210)로 볼 수 있고, 읽기 동작의 단위를 구성하는 요소로서 가중치 메모리 소자들(110, 210)은 하나의 공통 출력 단자(120, 220)를 공유하는 지 여부에 의하여 구분될 수 있다. 공통 출력 단자(120, 220)의 전압은 인터페이스 회로에 의하여 구동 및 제어될 수 있다. 공통 출력 단자(120, 220)의 전압은 정교한 읽기 동작을 위하여 읽기 동작을 전후하여 스위치를 통해 의도된 바이어스(제2 바이어 스)로 프리셋될 수 있다. 다만, 읽기 동작이 진행 중일 때에는 공통 출력 단자(120, 220)는 의도된 전하 누설 경로와 전기적으로 연결되지 않으며 따라서 이 단자의 전체 전하량은 보존된다. 이때 공통 출력 단자(120, 22 0)는 외부와 전기적으로 연결되지 않고 전기적으로 고립된(isolated) 토폴로지 상태이다. 공통 출력 단자(120, 220)의 전압이 외부에서 인가되는 경우는 프로그래밍 동작, 즉, 데이터가 저장되는 쓰기 동작인 경우이다. 이때 인터페이스 회로에 의하여 프로그래밍 바이어스가 공통 출력 단자(120, 220) 및 입력 단 자(130, 230) 간에 인가될 수 있다. 데이터 저장이 종료되어 인터페이스 회로와 공통 출력 단자(120, 220) 간의 연결이 끊어지면, 공통 출력 단자(120, 220)는 전기적으로 고립된다. 입력 단자(130, 230)에 입력 신호 X(i)=△ VX(i)가 인가되어 △VX(i) * C(i,j) 에 비례하는 전하량 변화 성분이 공통 출력 단자(120, 220)에 전달되는 동 안에도 공통 출력 단자(120, 220)는 계속 전기적으로 고립된 상태를 유지한다. 이때 입력 신호에 의하여 주어지 는 입력 단자(130, 230)의 전압의 변화량은, 전압의 변화량과 가중치 메모리 소자들(110, 220) 각각의 정전 용 량에 비례하는 전하량 변화 성분을 공통 출력 단자(120, 220)에 유도한다. 인터페이스 회로는 공통 출력 단자(120, 220)의 전압을 외부로부터 구동 및 제어하는 구동 회로와 공통 출력 단 자(120, 220)의 전압 또는 전하량의 변화량을 감지하고 검출하는 감지 회로를 포함할 수 있다. 이때 본 발명의 일 실시예에 따라서는 인터페이스 회로는 구동 회로와 감지 회로 각각을 포함할 수 있다. 또는 본 발명의 일 실 시예에 따라서는 인터페이스 회로는 구동 회로와 감지 회로가 일체화되어 하나의 회로에 의하여 공통 출력 단자 (120, 220)의 전압을 외부로부터 구동 및 제어하는 동작, 즉, 프로그래밍 동작과, 공통 출력 단자(120, 220)의 전압 또는 전하량의 변화량을 감지하고 검출하는 동작, 즉, 읽기 동작을 모두 수행하도록 구현될 수 있다. 예를 들어 공통 출력 단자(120, 220)가 OP AMP의 음의 입력 단자로 연결되고, OP AMP의 양의 입력 단자는 접지에 연 결된 경우, 공통 출력 단자(120, 220)의 전압의 미세한 변화량은 OP AMP에 의하여 증폭되고 검출될 수 있다. 또 한 OP AMP의 출력단과 공통 출력 단자(120, 220) 사이에 커패시터가 연결되는 피드백 구성인 경우, 읽기 동작 시의 바이어스 조건은 OP AMP의 출력단에 인가되는 외부 전압과 커패시터 양단 간에 형성되는 전압에 의하여 조정될 수 있다. 프로그래밍 동작은 공통 출력 단자(120, 220)와 외부의 고전압을 연결하는 스위치에 의하여 실행 될 수 있다. 가중치 메모리 소자들(110, 210)의 어레이를 형성하는 경우에 가중치 메모리 소자들(110, 210) 및 공통 출력 단자(120, 220)의 수가 매우 많을 수 있으므로 공통 출력 단자(120, 220)에 직접 연결되는 인터페이 스 회로는 배선의 수를 최소화하는 것이 유리할 수 있다. 본 발명의 일 실시예에 따라서는 OP AMP의 출력단을 외부로부터 인가되는 고전압 바이어스의 공급 라인으로 이용할 수 있고, 이때 스위치는 OP AMP의 출력단과 공통 출력 단자(120, 220)를 연결할 수 있다. 도 2에 도시된 것처럼 입력 단자(130, 230)가 개별적으로 분리된 웰이고, 공통 출력 단자(120, 220)가 게이트 전극인 경우, 입력 단자(130, 230)에 입력 신호 X(i)=△VX(i)가 인가되면, △VX(i) * C(i,j) 에 비례하는 전하 량이 공통 출력 단자(120, 220)에 유도된다. 이러한 전하량의 변화 성분은 하나의 공통 출력 단자(120, 220)에 연결된 복수의 가중치 메모리 소자들(110, 210)에 대하여 합산되어 하나의 합산 출력 신호 Y(j)를 형성할 수 있 다. 도 1과 도 2를 함께 참조하면, 제1 방향으로 배열되는 제1 전극에 연결되는 게이트 전극이 공통 출력 단자(120, 220)로서 참조될 수 있다. 이때 j번째 row에 대응하는 제1 전극은 제1 방향으로 배열되는 복수 개의 메모리 셀/ 메모리 소자들(110, 210)의 공통 출력 단자(120, 220)를 연결할 수 있다. 제1 방향과 다른 제2 방향으로 배열되며 i번째 column에 대응하는 제2 전극은 제2 방향으로 배열된 메모리 셀들 /메모리 소자들(110, 210)의 입력 단자(130, 230)를 연결할 수 있다. 특정한 제1 메모리 셀은 i번째 column, 및 j번째 row에 의하여 특정될 수 있다. 즉, i번째 column에 대응하는 제2 전극과 j번째 row에 대응하는 제1 전극이 교차하는 위치에 대응하여 배치될 수 있다. 예를 들면 제2 전극과 제1 전극이 교차하는 위치에 가장 가깝게 배치되는 메모리 셀을 제1 메모리 셀로 특정할 수 있다. 제1 메모리 셀에 저장되는 가중치 데이터는 Weight(i,j)로 주어지고, C(i,j)에 의하여 정량화된다. 가중치 메모리 시스템은 제1 전극의 전압을 구동 및 제어하거나 제1 전극의 전압 또는 전하량의 변화를 감 지하여 출력 전달 신호 Vout_Y(j)를 생성하는 제1 인터페이스 회로를 더 포함할 수 있다. 제1 인터페이스 회로 는 제1 전극, 즉, j번째 row에 대응하는 인터페이스 회로일 수 있다. 가중치 메모리 시스템은 제2 전극의 전압을 구동 및 제어하는 제1 구동 회로를 더 포함할 수 있다. 제1 구 동 회로는 제2 전극, 즉, i번째 column에 대응하는 구동 회로일 수 있다. 제2 전극을 이용하여 제1 메모리 셀의 입력 단자(130, 230)에 입력 신호 X(i)=△VX(i)가 인가되면, △VX(i) * C(i,j) 에 비례하는 제1 출력 신호 성분(전하량 변화 성분)이 공통 출력 단자(120, 220)에 유도되고, 제1 출력 신호 성분은 공통 출력 단자(120, 220)를 경유하여 j번째 row의 제1 전극에 출력된다. 또 다른 제2 메모리 셀은 (i+1)번째 column, 및 j번째 row에 의하여 특정될 수 있다. 즉, (i+1)번째 column에 대응하며 제2 방향으로 배열되는 제3 전극과 j번째 row에 대응하는 제1 전극이 교차하는 위치에 대응하여 제2 메모리 셀이 배치될 수 있다. 제2 메모리 셀에 저장되는 가중치 데이터는 Weight(i+1,j)로 주어지고, C(i+1,j) 에 의하여 정량화된다. 가중치 메모리 시스템은 제3 전극의 전압을 구동 및 제어하는 제2 구동 회로를 더 포함할 수 있다. 제2 구 동 회로는 제3 전극, 즉, (i+1)번째 column에 대응하는 구동 회로일 수 있다. 제3 전극을 이용하여 제2 메모리 셀의 입력 단자(130, 230)에 입력 신호 X(i+1)=△VX(i+1)가 인가되면, △ VX(i+1) * C(i+1,j) 에 비례하는 제2 출력 신호 성분(전하량 변화 성분)이 공통 출력 단자(120, 220)에 유도되 고, 제2 출력 신호 성분은 공통 출력 단자(120, 220)를 경유하여 j번째 row의 제1 전극에 출력된다. j번째 row의 제1 전극에는 i번째 column의 제1 메모리 셀로부터 전달되는 제1 출력 신호 성분 및 (i+1)번째 column의 제2 메모리 셀로부터 전달되는 제2 출력 신호 성분이 합산되어 하나의 합산 출력 신호 Y(j)가 형성될 수 있다. 이 같은 과정을 j번째 row에 연결되는 M개의 메모리 셀들에 대하여 적용하여, 합산 출력 신호 Y(j)를 j번째 row 의 제1 전극에 유도되는 합산 전하량 DQY(j)로 나타내면, DQY(j) =Σ[△VX(i) * C(i,j) ] ( i=[0, M-1] )로 표 현될 수 있다. 본 발명의 가중치 메모리 소자들(110, 210)은 기존의 NAND Flash 메모리 셀과 유사한 구조를 가질 수 있고, MOS 트랜지스터 또는 MOS Capacitor와 유사한 형태를 가질 수 있다. 한편, 최근 제시되고 있는 다양한 새로운 메모리 소자들, 예를 들어 크로스포인트 구조의 메모리 셀 구조들도 두 단자 사이의 정전 용량을 변화시킬 수 있는 특성만 가진다면, 이들을 이용하여 본 발명의 가중치 메모리 소자들(110, 210)을 구현할 수 있다. 도 1에 기반한 본 발명의 다른 일 실시예로서, 입력 단자로서 도 2와 같이 기판에 형성된 웰을 사용하는 대신에 증착된 반도체 도선을 사용하고, 다른 층위에서 교차하는 공통 출력 단자도 증착된 반도체 도선을 사용하며 두 단자 사이에 전하 스토리지를 배치하는 형태도 가능하다. 이 경우, 입력 단자의 분리(혹은 전기적 절연)가 용이하며 따라서 집적도를 대폭 향상시킬 수 있다. 이 실시예에 있어서도 기판의 웰에서와 마찬가지로 입력 단자 또는 공통 출력 단자로 사용되는 증착된 반도체에서도 소스/드레인을 형성할 수 있다. 증 착된 반도체로는 폴리실리콘을 비롯한 산화물 반도체 등 다양한 반도체 물질이 사용될 수 있다. 이때 입력 단자 와 공통 출력 단자 중 하나의 단자를 증착된 반도체 대신 금속 도선으로 구성하는 것도 가능하다. 본 발명의 가중치 메모리 소자들(110, 210)은 다음과 같은 특성을 만족하는 임의의 디바이스를 이용하여 구현될 수 있다. 본 발명의 가중치 메모리 소자들(110, 210)은 외부로부터 입력 신호를 수신할 수 있는 입력 단자, 및 외부와 전기적으로 고립된 상태를 유지할 수 있는 공통 출력 단자를 포함한다. 본 발명의 가중치 메모리 소자들 (110, 210)은 입력 단자(130, 230), 및 공통 출력 단자(120, 220) 사이에 전하 스토리지를 가진다. 전하 스토리지에 저장된 전하량에 의하여 입력 단자(130, 230)와 공통 출력 단자(120, 220) 사이에 형성되는 정 전 용량이 결정된다. 정전 용량은 읽기 동작 시의 읽기 바이어스 조건 및 C-V 특성 곡선에 의하여도 결정될 수 있다. 즉, 전하 스토리지에 저장된 전하량에 의하여 입력 단자(130, 230)와 공통 출력 단자(120, 220) 사 이에 형성되는 정전 용량의 C-V 특성이 변화될 수 있고, 특정 읽기 바이어스 조건 하에서 입력 단자(130, 230) 와 공통 출력 단자(120, 220) 사이에 형성되는 정전 용량이 정량화될 수 있는 구조라면 어떤 구조의 디바이스든 지 본 발명의 가중치 메모리 소자들(110, 210)로 이용될 수 있다. 또한 본 발명의 가중치 메모리 소자들(110, 210)로는 비휘발성 메모리 뿐 아니라, 제한적 비휘발성 메모리(일정 시간 동안 데이터를 저장 및 유지가 가능하나, 긴 시간이 경과하면 데이터가 리셋되는 메모리 소자를 의미)가 이용될 수도 있다. 프로그래밍 동작에 의하여 가중치 데이터가 정량화된 정전 용량 값으로 구현되고, 읽기 동작 에 의하여 정전 용량 값 및 가중치 데이터가 활용되는 시간 동안 저장된 데이터가 유지될 수 있는 제한적 비휘 발성 메모리인 경우에도 본 발명의 가중치 메모리 소자들(110, 210)로 이용될 수 있다. 전하 스토리지에 저장되는 전하량은 핫 일렉트론, 또는 F-N 터널링 등 알려져 있는 다양한 터널링 기술에 의하여 전하 스토리지로 전달되거나 전하 스토리지(2120로부터 탈출할 수 있다. 전하 스토리지에 저 장되는 전하량은 입력 단자(130, 230) 및 공통 출력 단자(120, 220) 사이에 인가되는 프로그래밍 바이어스 조건 및 프로그래밍 바이어스가 인가되는 시간 구간에 의하여 정량화될 수 있다. 공통 출력 단자는(120, 220)는 읽기 동작 전후로 전압을 프리셋하거나 외부의 바이어스 전압을 인가하는 때 연 결되는 스위치를 제외하면 인터페이스 회로(검출 회로이거나, 또는 구동/검출 회로가 일체화된 회로인 경우를 포함)의 게이트 단자 또는 동일한 row에 존재하는 다른 메모리 소자들의 공통 출력 단자(도1, 도2에서의 게이트)(120, 220)와만 연결되고, 다른 전기적 연결 루트를 가지지 않는다. 또한 크로스포인트와 같이 새로 제 안되는 메모리 셀 구조에서도 공통 출력 단자(120, 220)는 절연체로 둘러싸인 도체, 반도체 또는 산화물 반도체 로 구현될 수 있으며, 가중치 메모리 소자들(110, 210)의 공통 출력 단자들(120, 220)끼리는 도체, 반도체 또는 산화물 반도체로 이루어진 전극으로 연결되고, 외부로부터 바이어스 전압이 인가되는 경로인 스위치를 제외하면 다른 회로 또는 트랜지스터의 게이트 단자와만 연결되며 그 이외의 전기적 연결 루트를 가지지 않는다. 가중치 메모리 소자들(110, 210) 각각이 저장하는 데이터는 인공 신경망의 이전 레이어의 노드들 각각이 다음 레이어의 노드들과 관련되는 시냅스에 대응하는 가중치 데이터이다. 가중치 데이터에 기반하여 가중치 메모리 소자들(110, 210) 각각에 형성되는 정전 용량이 정량화되도록 가중치 메모리 소자들(110, 210) 각각에 대한 프 로그래밍 바이어스 조건 및 프로그래밍 바이어스가 인가되는 시간 구간이 결정되고, 프로그래밍 동작이 실행된 다. 프로그래밍 동작은 데이터가 저장되지 않은 공백 상태의 가중치 메모리 소자들(110, 210)에 대한 쓰기 동작일 수도 있고, 이미 저장되어 있는 가중치 데이터의 업데이트 동작일 수도 있다. 일반적으로 추론에만 이용되는 뉴 로모픽 시스템에서는 공백 상태의 가중치 메모리 소자들(110, 210)에 가중치 데이터를 저장한 후 추가적인 업데 이트가 반드시 필요한 것은 아니다. 그러나 인공 신경망의 학습/훈련에 이용되는 뉴로모픽 시스템에서는 이미 저장되어 있는 가중치 데이터를 업데이트하는 동작이 필요할 수 있다. 이미 저장된 가중치 데이터를 업데이트하 기 위해서는 프로그래밍 바이어스 조건을 세분화하여 업데이트 프로그래밍 바이어스의 극성, 시간 구간 등의 조 건이 개별적인 메모리 셀마다 달리 적용될 수 있다.예를 들어, 전하 스토리지에 축적되는 전하량을 증가시키는 방향으로 인가되는 바이어스 조건을 +극성이라 하고, 전하 스토리지에 축적되는 전하량을 감소시키는 방향으로 인가되는 바이어스 조건을 -극성이라 하면, 공백 상태의 메모리 셀에 대한 프로그래밍 및 이미 저장된 가중치 데이터의 업데이트 프로그래밍 동작은 +극성의 펄스와 -극성의 펄스를 선택적으로 조합하여 메모리 셀에 인가함으로써 이루어질 수 있다. +극성의 펄 스와 -극성의 펄스가 선택적, 반복적으로 인가됨으로써 가중치 메모리 소자(110, 210)에 저장된 정전 용량, C(i,j)가 증가하거나 감소할 수 있고, 이에 따라 가중치 데이터가 증가하거나 감소할 수 있다. 어레이 상의 (i,j)번째 가중치 메모리 소자(110, 210)의 정전 용량 C(i,j)는 Weight(i,j)에 기반하여 정량화되 고, 이전 레이어의 i번째 노드의 액티베이션 파라미터(피쳐맵)에 비례하는 X(i)=△VX(i)가 입력 단자(130, 23 0)에 인가되면, △VX(i) * C(i,j) 에 비례하는 전하량이 공통 출력 단자(120, 220)에 유도된다. 즉, 이전 레이 어의 노드의 액티베이션 파라미터 및 가중치 데이터의 곱에 비례하는 정보가 전하량 변화 성분으로서 공통 출력 단자(120, 220)에 전달된다. 이전 레이어의 노드들의 액티베이션 파라미터들, 즉, X(i) (i=0부터 M-1)이 모두 가중치 데이터에 비례하는 정전 용량 C(i,j)과 결합하여 공통 출력 단자(120, 220)에 전달되고, 전하량 변화 성 분들이 합산된 합산 출력 신호 Y(j)가 공통 출력 단자(120, 220)에 형성된다. 합산 출력 신호 Y(j)는 공통 출력 단자(120, 220)의 전압 또는 전하량의 변화량을 반영한 것이며, 이전 레이어의 노드들의 액티베이션 파라미터 및 가중치 데이터의 곱셈-누산기(MAC) 연산의 결과물이다. 도 2의 실시예에서처럼, 본 발명의 가중치 메모리 소자들(110, 210)은 종래의 플래시 메모리 셀과 유사한 구조 에 기반하며, 게이트 전극과 웰 바이어스 전극 간의 상호 작용에 의하여 게이트 전극 및 웰 사이의 전하 스토리 지에 전하를 축적한다. 전하 스토리지에 전하가 누적된 만큼 게이트 전극과 웰에 의하여 형성되는 (i, j) 번째 반도체 소자(가중치 소자)의 정전 용량 C(i,j)가 변경된다. 누적된 전하에 기반하여 형성되는 MOS Cap의 정전 용량 C(i,j)에 의하여 해당 메모리 셀에 저장된 가중치 소자가 나타내어진다. 다만 각각의 웰 바이 어스는 독립적인 제어가 필요하므로, 입력 단자(130, 230)가 대응하는 칼럼(column)이 서로 다른 가중치 소자들 의 웰은 분리되어야 하며, 이 과정에서 트리플 웰 구조가 적용될 수 있다. 만약 도 12의 실시예와 같이, 입력 단자(130, 230)도 기판의 웰 대신에 증착된 폴리실리콘을 사용하여 구현하는 경우에는 이러한 웰 사이의 전기적 분리가 필요하지 아니하다. 본 발명의 일 실시예에 따른 가중치 메모리 소자들(110, 210)에서, 게이트 전극 및 웰 사이의 전하 저장소에 전 하를 순차적으로 축적하는 과정은, 통상적인 플래시 메모리 셀의 프로그램 과정을 세분화하여 수행하는 것과 유 사한 형태로 구현할 수 있으므로 기존 반도체 공정의 변형 및 기존 반도체 동작 방법의 변형을 이용하여 용이하 게 동작시킬 수 있는 장점이 있다. 이때 가중치 메모리 소자들(110, 210)에 저장될 데이터, 즉, 주어진 데이터에 기반하여 입력 단자(130, 230)와 공통 출력 단자(120, 220) 사이의 제1 바이어스 전압(프로그래밍 바이어스 전압) 및 제1 바이어스 전압이 인가 되는 시간 구간의 길이가 결정될 수 있다. 또한 제1 바이어스 전압 및 제1 바이어스 전압이 인가되는 시간 구간의 길이에 따라서 전하 스토리지에 저 장되는 전하량이 변화되고, 전하 스토리지에 저장되는 전하량 및 전하량의 극성에 기반하여 공통 출력 단 자(120, 220)와 입력 단자(130, 230) 간의 정전 용량-전압 특성(C-V Characteristic)이 결정될 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 소자들(110, 210)의 가장 큰 특징은, 독출 시 기존의 플래시 메모리 셀 구조와 달리 웰 바이어스를 입력으로, 게이트 전극을 출력으로 이용할 수 있다는 점인데, 이 과정에서 타이 밍 제어를 이용하여 i번째 column의 웰 바이어스에 차분 전압 △VX(i)를 인가함으로써, 각각의 가중치 소자의 정전 용량 C(i,j)와 결합하여 j번째 row의 게이트 전극에 축적되는 차분 전하 △QY(j)=∑C(i,j)*△VX(i) 를 누 적 연산할 수 있다. j번째 row의 게이트 전극의 총 정전 용량 Cj_total과 차분 전하 △QY(j)의 비율에 따라 j번째 row의 게이트 전 극의 차분 출력 전압 △VY(j)를 얻을 수 있고, 인터페이스/독출/검출 회로에 의하여 이를 간단히 출력할 수 있 다. C(i,j)는 항상 양의 값을 갖게 되므로 △QY(j)=∑C(i,j)*△VX(i)로 표현되는 일반적인 누적 연산곱 및 신경망 연산의 구현 방식에서는 음의 Weighting을 구현할 수 없다. 음의 Weighting을 실현하기 위해 후술할 도 11의 실 시예와 같이 차동 구조를 사용할 수 있다. 이 경우, 한 쌍을 이루는 두 차동 입력 단자(1130a, 1130b)에는 동일 한 입력 전압 △VX(i)이 인가되어, 각 전하 스토리지(1112a, 1112b)에 의해 정량화된 셀 커패시턴스 Ca(i,j)와 Cb(i,j)에 의해 해당하는 각 차동 공통 출력 단자(1120a, 1120b)에 Ca(i,j)*△VX(i)와 Cb(i,j)*△VX(i)의 전하를 발생시킨다. 따라서 모든 입력 전압에 의해 발생한 전하량을 누적하게 되면 △QY(j)=∑(Ca(i,j)- Cb(i,j))* △VX(i)의 차동 전하량으로 환산된다. 한 쌍의 공통 출력 단자를 각각 차동 증폭기의 +/- 입력으로 사용하면, 상기 차동 전하량에 비례하는 (혹은 sigmoid 등의 전달 함수 결과가 되는) 신경망 연산의 출력을 얻을 수 있다. 본 발명의 다른 일 실시예에 따라서는, 인공 신경망 연산과 별개로 하나의 셀만을 activate하는 경우 하나의 셀 의 가중치를 읽을 수도 있다. 다만 이 때에는 차분 출력 전압 △V가 작을 것이므로 보다 정밀한 전압 검출 회로 가 필요할 수 있다. 인공 신경망 연산과 관련하여 한 게이트 전극에 연결된 셀들을 동시에 activate하는 경우에 는 한 게이트 전극에 연결된 셀들 각각에 인가되는 입력 전압 VX(i)를 이전 레이어의 각 노드의 피쳐맵(액티베 이션 파라미터)으로 간주할 수 있다. 이때 built-in MAC 연산이 가능한 메모리 셀 어레이 구조에 의하여 자동으 로 이전 레이어 피쳐맵과 가중치 값에 대한 곱셈-누산기 (MAC, Multiply-Accumulation) 연산이 수행되어 차분 출력 전압 △VY(j)를 얻을 수 있다. 즉, 본 발명의 일 실시예에서는 셀 어레이를 구성함에 있어서 하나의 게이트 전극에 연결된 셀들에 저장된 가중 치 값을 별도의 추출과정과 연산 과정을 거치지 않고 인-메모리 연산을 통하여 직접적으로 다음 레이어의 노드 의 피쳐 값(액티베이션 파라미터)으로 생성하여 전달할 수 있으므로 별도의 연산 회로를 구성할 필요가 없다. 만일 이전 레이어의 노드가 M개이고 다음 레이어의 노드가 N개인 경우를 가정한다(실시예에 따라서는 각 레이어 의 노드는 동일한 개수이고 M=N일 수 있다, 설명의 편의를 위하여 입력 단자는 웰, 공통 출력 단자는 게이트로 이루어지는 도 1, 도 2, 도 9, 및 도 10의 실시예를 가정한다). M x N 매트릭스 연산을 위한 가중치는 N x M 가 중치 소자 어레이로 구성된다. N개의 게이트 전극 각각은 M개의 가중치 소자와 연결된다. M개의 가중치 소자의 웰 바이어스 각각은 M개의 이전 레이어의 노드의 피쳐 값(액티베이션 파라미터)을 입력으로 수신한다. N개의 게 이트 전극 각각은 M개의 이전 레이어의 노드들의 피쳐 값들과 각 가중치의 MAC 연산의 결과를 차분 출력 전압으 로 생성하며, N개의 게이트 전극 각각의 출력값은 다음 레이어의 노드 각각의 피쳐 값(액티베이션 파라미터)으 로 전달될 수 있다. 이때 인터페이스 회로 또는 검출 회로는 게이트 전극의 차분 전압을 독출함에 있어서 인터 페이스 회로 또는 검출 회로의 특성이 반영된 전달 함수(transfer function)가 결합된 결과를 출력 전달 신호 Vout_Y(j)로 얻을 수 있다. 즉, 게이트 전극에 형성되는 합산 출력 신호 DQY(j) 또는 DVY(j)가 전달 함수를 거 쳐 출력 전달 신호 Vout_Y(j)로 얻어진다. 전달 함수는 시그모이드(sigmoid), ReLU 등의 함수를 반영하여 인터 페이스 회로 또는 검출 회로의 특성을 설계함으로써 구현될 수 있다. 또한 본 발명의 일 실시예에 따른 가중치 메모리 소자들 및 가중치 메모리 시스템은 독출 시 전류 구동 방식이 아니고 차분 전압을 검출하는 방식이므로 DC 전류를 필요로 하지 않는다. 따라서 대규모 어레이를 구성하여 동 작시키는 경우에도 소모 전력을 절감할 수 있다. 도 3은 본 발명의 일 실시예에 따른 가중치 메모리 소자의 C-V 특성 곡선을 도시하는 도면이다. 도 3을 참조하면, 게이트 전극인 공통 출력 단자와 웰인 입력 단자 사이에 전압 VG+vG가 인가된다. 이 때 대신호(Large Signal) VG는 읽기 또는 쓰기(프로그래밍) 동작의 바이어스 전압이고, 소신호(Small Signal) vG는 읽기 동작의 입력 신호로 이해할 수 있다. 프로그래밍 동작에 의하여 전하 스토리지에 전하가 주입되면 C-V 곡선은 shift될 수 있다. 설명의 편의 상 도 3에 도시된 C-V 특성 곡선은 전하 스토리지에 전하가 저장되지 않은 경우를 도시한다고 가정한다. 이때 음의 극성을 가지는 전자가 전하 스토리지에 주입되면 C-V 특성 곡선은 도 3의 곡선보다 오른쪽으로 shift 되고 문턱 전압(threshold voltage) VT 및 플랫 밴드 전압(flat band voltage) VFB는 더욱 높은 값으로 변경될 수 있다. 반대로 전자가 전하 스토리지에서 인출되면 C-V 곡선은 도 3의 곡선보다 왼쪽으로 shift되고 문 턱 전압 VT 및 플랫 밴드 전압 VFB는 더욱 낮은 값으로 변경될 수 있다. 다시 전하 스토리지에 전하가 주입되지 않은 경우를 가정하고 도 3의 C-V 특성 곡선을 참조하면, 읽기 바 이어스 전압이 게이트 및 웰 사이에 인가되고 게이트 전압이 웰 전압보다 낮은 경우, 즉, VG < 0 이고 VG < VFB 인 경우 공통 출력 단자, 전하 스토리지, 및 입력 단자에 의하여 형성되는 가중치 메모리 소자 는 Strong Accumulation 상태에 있다. 읽기 바이어스 전압이 상승하여 VG가 VFB에 근접하면 가중치 메모리 소자 는 Weak Accumulation 상태가 된다. 읽기 바이어스 전압이 더욱 상승하여 VFB < VG < VT 인 구간에서는 웰의 전 하 스토리지에 인접한 영역에 공핍(Depletion) 영역이 형성되고 가중치 메모리 소자는 Weak Inversion 상 태가 된다. 읽기 바이어스 전압이 더욱 상승하여 VG > VT 인 구간에서는 웰의 전하 스토리지에 인접한 영역에 반전(inversion) 영역, 즉, 채널(channel)이 형성되고 가중치 메모리 소자는 Strong Inversion 상태가 된다. 이때 도 3의 C-V 특성 곡선을 참조하면, 읽기 바이어스 전압 VG = 0 V 인 경우 가중치 메모리 소자는 Weak Inversion 상태에 있다. 이때 소신호 vG가 읽기 바이어스 전압에 합산되어 입력 신호로서 인가되는 경우 읽기 바이어스 전압 VG는 동작점(Operation Point)로서 적용되고, 읽기 바이어스 전압 및 C-V 특성 곡선에 의하여 결 정되는 정전 용량 값이 가중치 메모리 소자에 저장된 가중치 데이터로서 역할을 수행한다. 이때 Weak Inversion 상태의 가중치 메모리 소자는 읽기 바이어스 전압의 변화에 비례하는 정전 용량 값을 가진 다. 읽기 바이어스 전압이 대신호 레벨에서 변화하되 Weak Inversion 상태를 벗어나지 않는 경우에는 정전 용량 값은 읽기 바이어스 전압 및 C-V 특성 곡선에 의하여 정량화된다. 한편 가중치 메모리 소자의 C-V 특성 곡선은 프로그래밍 동작에 의하여 전하 스토리지에 주입되거나 인출 되는 전하량에 의하여 왼쪽 또는 오른쪽으로 shift 될 수 있으므로, 프로그래밍 동작에 의하여 가중치 메모리 소자의 C-V 특성 곡선의 shift가 결정되면, 고정된 읽기 바이어스 전압이 인가될 때의 동작점의 정전 용량 값이 shifted C-V 특성 곡선에 의하여 결정될 수 있다. 예를 들어, 읽기 바이어스 전압이 0 V로 고정된 경우, 각 가중치 메모리 소자의 정전 용량은 읽기 동작 이전에 실행된 프로그래밍 동작에 의하여 정량화될 수 있으며, C-V 특성 곡선의 shift 및 정전 용량의 변화는 가중치 메모리 소자 각각이 저장하고자 하는 가중치 데이터에 비례하여 정량화될 수 있다. 이러한 정전 용량의 정량화 과정은 프로그래밍 동작 시의 프로그래밍 바이어스 전압, 프로그래밍 바이어스 전압이 인가되는 시간 구간, 및 프로그래밍 바이어스 전압이 인가되는 고전압 펄스 신호의 반복 회수에 의하여 수행될 수 있다. 도 3의 C-V 특성 곡선은 소신호(Small Signal) vG가 매우 낮은 주파수를 가질 때의 특성이며, 본 발명의 입력 신호와 같이 step pulse 형태의 Large Signal일 경우에는 게이트-웰 전압(VGB)의 변화에 따라 반전 전하층 (inversion layer)이 형성되지 않으므로 이와는 다른 C-V 특성을 갖게 된다. 반전 전하층이 없으므로 바이어스 가 증가함에 따라 공핍층(depletion layer)의 폭이 계속 증가하여 커패시턴스가 지속적으로 줄어드는 C-V 특성 을 갖게 되며 이는 도 4에 도시된다. 도 4는 본 발명의 일 실시예에 따른 가중치 메모리 소자의 상기 Large Signal 입력 시의 C-V 특성 곡선을 도시 하는 도면이다. 읽기 바이어스 전압에 대응하는 펄스 전압 VG가 입력 단자 및 공통 출력 단자 사이에 인가될 경우, 미리 프로그래밍 동작에 의하여 전하 스토리지에 저장된 전하에 의하여 shifted된 C(V) 곡선이 도 4에 도 시된다. 동일한 조건으로 고정된 읽기 바이어스 전압이 복수 개의 가중치 메모리 소자들에 대하여 인가되면, 가중치 메 모리 소자들 각각의 조정된 C(V) 특성 및 고정된 읽기 바이어스 전압에 기반하여 결정된다. 도 5는 본 발명의 일 실시예에 따른 가중치 메모리 소자의 쓰기 과정을 도시하는 도면이다. 프로그래밍 바이어스 조건에 따라 전하가 전하 스토리지로 주입되거나 전하가 전하 스토리지에서 인 출됨에 따라 게이트 전극인 공통 출력 단자 및 웰과 연결되는 입력 단자 사이의 정전 용량이 변경된 다. 구체적으로는 전하 스토리지에 저장된 전하의 극성과 전하의 양에 기반하여 도 5의 C-V 특성 곡선이 왼쪽 또는 오른쪽으로 shift된다. 이때 C-V 특성 곡선은 읽기 바이어스 전압에 대응하는 VG가 공통 출력 단자 및 입력 단자 사이에 인가되는 것을 가정할 때, 공통 출력 단자 및 입력 단자 사이에 형 성되는 정전 용량이 읽기 바이어스 전압에 대응하는 VG에 기반하여 도시된 곡선이다. 음의 극성을 가지는 전자가 전하 스토리지에 주입되면, C-V 특성 곡선은 오른쪽으로 shift된다((A), (B)). 전자가 전하 스토리지로부터 인출되면, C-V 특성 곡선은 왼쪽으로 shift된다((C)). 전하 스토리지에 주입되는 전자의 양이 더 큰 경우에는 C-V 특성 곡선이 shift되는 폭이 더 크고((A)), 전자의 양이 더 작은 경 우에는 C-V 특성 곡선이 shift되는 폭이 더 작다((B)). 전자를 전하 스토리지로 주입하거나 전하 스토리지로부터 인출하는 프로그래밍 동작은 일반적으로 VGB 가 현저하게 높은 전압일 때 이루어진다. 반면 읽기 바이어스 전압에 대응하는 VGB는 프로그래밍 바이어스 전압보다 낮으며, 읽기 바이어스 전압이 인가되는 조건 하에서는 전하 스토리지에 저장된 전하의 변화가 일어 나지 않는 것을 전제로 읽기 바이어스 전압이 설정된다. 도 5에 도시되지는 않았지만, 프로그래밍 동작을 보조하기 위하여 도 5의 웰 영역의 전하 스토리지에 가까 운 일부 영역에 드레인(Drain) 및/또는 소스(Source) 영역이 배치될 수 있다. 도 3 및 도 5를 함께 참고하면 프 로그래밍 동작은 흔히 도 3의 Strong Inversion 상태 또는 Strong Accumulation 상태를 이용할 수 있다. 이때 Strong Accumulation 상태에서는 전하 스토리지에 저장된 전자를 유인하는 정공(hole)이 웰 영역으로부터 다수 공급되어 전하 스토리지에 가깝게 축적될 수 있다. 한편 Strong Inversion 상태에서는 전하 스토리지 에 주입될 전자가 Inversion 영역, 즉, 채널 영역에 축적될 수 있는데, 드레인 및/또는 소스 영역이 형성 되면 채널 영역에 더 많은 전자를 원활하게 공급함으로써, 프로그래밍 바이어스 조건(프로그래밍 바이어스의 전 압, 지속 시간, 펄스의 개수 등)에 기반하여 전하 스토리지에 주입될 전자의 양을 정밀하게 예측할 수 있 고, 실제로 프로그래밍 동작에 의한 전하 스토리지에 저장된 전하의 변화를 정밀하게 구현할 수 있다. 도 6은 본 발명의 일 실시예에 따른 가중치 메모리 소자의 읽기 과정을 도시하는 도면이다. 도 6에서는 읽기 바이어스 전압이 0 V인 경우를 가정한다. 즉, 게이트 전극인 공통 출력 단자 및 웰에 연 결되는 입력 단자에 동일한 전압이 인가되어 공통 출력 단자 및 입력 단자 간의 전압이 0 V인 경우가 도시된다. 입력 단자에 음의 극성을 가지는 VPULSE 신호가 인가된다. VPULSE 신호에 의하여 공통 출력 단자 및 입 력 단자 간의 전압이 펄스 신호의 지속 시간 동안 VPULSE V로 유지된다. 이때 VGB 축과 C(V) 특성 곡선으로 둘러싸인 면적은 C(V) 특성 곡선의 적분에 의하여 얻어질 수 있고, 입력 단자에 연결되는 웰로부터 공통 출력 단자에 연결되는 게이트 전극에 커플되는 전하량은 VGB=[0, VPULSE] 구간에서 C(V) 특성 곡선의 적분을 이용하여 모델링될 수 있다. 읽기 동작 이전에 프로그래밍 동작에 의하여 전하 스토리지에 전자가 주입된 경우에는 해당 가중치 메모리 소자의 C-V 특성 곡선은 도 6에 도시된 특성 곡선보다 오른쪽으로 shift될 것이므로, 해당 가중치 메모리 소자 에 VPULSE 신호가 인가된 경우, 공통 출력 단자에 연결되는 게이트 전극에 커플되는 전하량은 도 6에 도시된 실시예보다 더 크다. 반대로 읽기 동작 이전에 프로그래밍 동작에 의하여 전하 스토리지로부터 전자가 인 출된 경우에는 해당 가중치 메모리 소자의 C-V 특성 곡선은 도 6에 도시된 특성 곡선보다 왼쪽으로 shift될 것 이므로, 해당 가중치 메모리 소자에 VPULSE 신호가 인가된 경우, 공통 출력 단자에 연결되는 게이트 전극에 커플되는 전하량은 도 6에 도시된 실시예보다 더 작다. 도 7은 본 발명의 일 실시예에 따른 가중치 메모리 소자의 읽기 과정을 도시하는 도면이다. 도 7을 참조하면, 읽기 바이어스 전압이 0 V인 경우가 도시된다. 이때 도 6에서 소개된 VPULSE 값이 도 7에서는 매우 작은 것으로 가정하는 소신호 모델을 적용하면, 읽기 바이어스 전압에 의한 동작점에서의 C(V) 값에 기반 하여 가중치 메모리 소자의 정전 용량이 결정되는 것으로 모델링될 수 있다. 프로그래밍이 이루어지지 않은 제1 메모리 소자의 제1 C-V 특성 곡선에 기반하여 VGB=0V 인 경우의 제1 메 모리 소자의 제1 정전 용량(710a)을 구할 수 있다. 프로그래밍 동작 시 전하가 전하 스토리지에 축적되어 가중치가 증가한 제2 메모리 소자의 제2 C-V 특성 곡선 에 기반하여 VGB=0V 인 경우의 제2 메모리 소자의 제2 정전 용량(720a)을 구할 수 있다. 제2 정전 용량 (720a)이 제1 정전 용량(710a)보다 크므로, 제2 메모리 소자에 저장된 가중치 데이터가 제1 메모리 소자에 저장 된 가중치 데이터보다 큰 것을 알 수 있다. 프로그래밍 동작 시 전하가 전하 스토리지로부터 인출되어 가중치가 감소한 제3 메모리 소자의 제3 C-V 특성 곡 선에 기반하여 VGB=0V 인 경우의 제3 메모리 소자의 제3 정전 용량(730a)을 구할 수 있다. 제3 정전 용량 (730a)이 제1 정전 용량(710a)보다 작으므로, 제3 메모리 소자에 저장된 가중치 데이터가 제1 메모리 소자에 저 장된 가중치 데이터보다 작은 것을 알 수 있다. 도 8은 본 발명의 일 실시예에 따른 가중치 메모리 소자 및 가중치 메모리 시스템을 도시하는 도면이다. 도 8을 참조하면, 가중치 메모리 시스템은 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소 자들을 포함한다. 가중치 메모리 소자들 각각은 공통 출력 단자, 전하 스토리지, 및 입력 단자 를 포함한다. 도 8에서는 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소자들의 어레이의 일부 가 도시된다. 개별 입력 단자에 입력 신호 VX(i)가 입력되면, 각각의 입력 신호 VX(i)에 기반하여 공통 출력 단자 에 유도되는 전하량 변화 성분은 도 6에 도시된 것처럼 (i, j)번째 가중치 메모리 소자의 정전 용량 C(i,j) dV 의 적분값에 의하여 결정된다. 이때 VX(i)가 소신호이면 적분 식은 일정한 VX(i)가 인가된 경우의 정전 용량 C(i, j)의 평균값을 이용한 선형 관계식으로 근사될 수 있다. j번째 row에 대응하는 공통 출력 단자에 유도되는 합산 출력 신호 Y(j)의 전하량 DQY(j)는 다음의 수학식 1과 같이 표현될 수 있다. [수학식 1]"}
{"patent_id": "10-2019-0108337", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이때 j는 row의 인덱스로서 [0, N-1] 범위 내의 값을 가지는 자연수이며, i는 column의 인덱스로서 [0, M-1] 범 위 내의 값을 가지는 자연수이다. 도 9는 본 발명의 일 실시예에 따른 가중치 메모리 소자, 인터페이스 회로, 및 가중치 메모리 시스템을 도시하 는 도면이다. 도 9를 참조하면, 가중치 메모리 시스템은 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소 자들을 포함한다. 가중치 메모리 소자들 각각은 공통 출력 단자, 전하 스토리지, 및 입력 단자 를 포함한다. 도 9에서는 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소자들의 어레이의 일부 및 인터페이스 회로가 도시된다. 도 9에서는 인터페이스 회로의 신호 감지/검출 기능이 설명된다. 상기 수학식 1에 의하여 나타내어지는 공통 출력 단자의 합산 출력 신호는 인터페이스 회로를 경유하 면서 출력 전달 신호 Vout_Y(j)로 변환된다. 이때 출력 전달 신호 Vout_Y(j)는 아래의 수학식 2에 의하여 나타 내어진다. [수학식 2]"}
{"patent_id": "10-2019-0108337", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "이때 Func[ ]는 출력 전달 함수로서 인터페이스 회로에 의하여 구현될 수 있다. 출력 전달 함수는 실시예 에 따라서는 널리 알려진 sigmoid일 수도 있고 ReLU 함수 또는 다른 변형된 전달 함수일 수도 있다. 이때 출력 전달 함수에 의하여 변환되는 출력 전달 신호는 입력 신호 X(i)와 동일한 물리 디멘전을 가지도록 설 계될 수 있다. 예를 들어, 입력 신호 X(i)는 전압 신호 VX(i) 로서 입력 단자에 인가될 수 있다. 특히 입 력 전압 신호 VX(i)는 시간의 경과에 따른 전압의 상승 또는 증가분으로서 인가될 수 있다. 이때 본 발명의 실 시예에 따른 가중치 메모리 시스템에서는 출력 전달 신호가 전압 신호로 생성되어, 입력 신호 및 출력 신 호 간 디멘전의 변환 없이, 즉, 전류를 전압으로 변환하거나, 그 반대의 변환 회로를 필요로 하지 않을 수 있다. 입력 신호 및 출력 신호가 동일한 디멘전, 특히 전압인 경우에 이전 레이어와의 가중치 MAC 연산의 결과가 다음 레이어와의 가중치 MAC 연산에 부가적인 회로 없이 또는 부가적인 회로를 최소화하면서 전달될 수 있다. 연결 과정의 제한 없이 가중치 MAC 연산의 연쇄 사슬(chain)을 형성할 수 있고, 인공 신경망의 추론 연산을 빠르게 진행할 수 있다. 인공 신경망에서 이전 레이어의 출력은 그대로 아날로그 함수로 전달되는 경우도 있겠지만 많은 수의 인공 신경 망에서 sigmoid 함수로 구현된다. 이때 본 발명의 일 실시예는 검출 회로/인터페이스 회로로 sigmoid 전달 함수를 가지는 회로를 채택하면 되는데, 한편, 인공 신경망에 따라서는 sigmoid 외에 다른 함수를 적용하도록 변형되는 경우도 있다. 본 발명의 실시예에서는 인공 신경망에서 요구하는 전달 함수에 기반하여 검출 회로/인 터페이스 회로의 전달 특성 함수(출력 전달 함수)를 설정할 수 있으므로 여러 종류의 인공 신경망의 변형 예에도 적절하게 대응할 수 있다. 최근 인공 신경망 연구에서는 ReLU 등의 다양한 함수가 각 계층의 출력값을 결정할 때 이용되고 있는 만큼, OP AMP의 이득을 낮게 조정하여 합산된 △V가 어느 임계 범위에 속할 때 그에 비례하는 출력 신호를 생성하도록 구 현될 수도 있다. 즉, OP AMP 회로 등 검출 회로/인터페이스 회로를 구성하는 회로의 특성 곡선은 인공 신 경망에서 추구하는 전달 함수(sigmoid, ReLU 등의 함수)에 맞게 조정될 수 있다. 도 10은 본 발명의 일 실시예에 따른 가중치 메모리 소자 및 가중치 메모리 시스템을 도시하는 도면이다. 도 10을 참조하면, 가중치 메모리 시스템은 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소자들을 포함한다. 가중치 메모리 소자들 각각은 공통 출력 단자, 전하 스토리지, 및 입력 단자 를 포함한다. 도 10에서는 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소자들의 어레이 의 일부가 도시된다. 가중치 메모리 소자들 각각은 입력 단자를 형성하는 웰 상의 일부 영역에 배치되면서 입력 단자와 공통 출력 단자 사이에서 보조 바이어스 조건을 제공하는 드레인, 및 소스 영역을 포함할 수 있다. 드레인 및 소스 영역은, 입력 단자를 형성하는 웰 상에 전하 스토리지 및 게이트와 대 면하는 영역(채널 영역)에 접하여 게이트 전압에 의해 채널 영역에 전하를 제공할 수 있도록 형성된다. 앞서 도 3 및 도 5의 설명을 함께 참조하면, 가중치 메모리 소자들 각각에 대한 프로그래밍 동작은 도 3의 Strong Inversion 또는 Strong Accumulation 상태를 이용할 수 있으며, 이를 위해 드레인/소스의 바이어 스를 활용할 수 있다. 도 10에서는 설명의 편의를 위하여 1개의 입력 단자인 하나의 웰에 1개의 가중치 메모리 셀 만을 도시하 였으나 게이트에 직교하는 column 방향(제2 방향)으로 다수의 가중치 메모리 셀들이 동일한 웰 상에 반복해서 배치될 것이다. 따라서 입력 단자인 웰은 도 10에 도시되지 않은 방향인 게이트와 직교하는 제2 방향으로 긴 도선 형태를 가질 수 있으며, 동일한 column에 대응하는 가중치 메모리 셀 간에는 웰이 공유될 수 있다. 드 레인/소스 영역은 인접한 가중치 메모리 셀과 공유될 수 있으며 이는 NAND Flash 메모리의 셀 구조 와 동일하다. 도 10의 실시예를 참고하면 입력 단자를 형성하는 웰은 P타입의 웰이고, Strong Accumulation 상태를 이 용하는 프로그래밍 시에는 웰 영역으로부터 다수의 정공(hole)이 공급되어 채널 영역의 계면 가까이에 축적되므 로, 전하 스토리지에 저장된 전자가 전하 스토리지로부터 인출되는 과정을 원활하게 지원할 수 있 다. 이때 P타입의 웰은 공통 출력 단자 및 입력 단자 사이에 특정한 프로그래밍 바이어스 조건이 인가되는 경우에, 전하 스토리지로부터 전자가 인출되는 과정을 정밀하게 예측할 수 있도록 지원할 수 있 다. Strong Inversion 상태를 이용하는 프로그래밍 시에는 전하 스토리지에 주입될 전자가 전하 스토리지 에 인접한 영역에 형성되는 채널 영역(channel region)에 축적될 수 있다. 이때, P타입의 웰에서 전자는 소수 캐리어(minority carrier)이므로 채널 영역에 축적되는 전자의 밀도가 프로그래밍 동작에 필요한 전자의 밀도를 충족하지 못할 수가 있다. 이때 N타입으로 도핑된 드레인 및 소스가 채널 영역과 연결되어 전자를 채널 영역으로 공급할 수 있다. 채널 영역으로 공급되는 전자는 프로그래밍 동작 시에 전하 스토리지 로 주입되어 프로그래밍 동작을 원활하게 수행할 수 있도록 지원할 수 있다. 드레인 영역 및/또는 소스 영역이 형성되고, 나아가 적절한 보조 바이어스 조건이 드레인 영역 및/또는 소스 영역에 인가되면, 채널 영역에 더 많은 전자를 원활하게 공급함으로써, 프로그래밍 바이어스 조건(프로그래밍 바이어스의 전압, 지속 시간, 펄스의 개수 등)에 기반하여 전하 스토리지에 주 입될 전자의 양을 정밀하게 예측할 수 있고, 실제로 프로그래밍 동작에 의한 전하 스토리지에 저장된 전 하의 변화를 정밀하게 구현할 수 있다.드레인 영역 및/또는 소스 영역에 적절한 보조 바이어스 조건이 인가되면, 인공 신경망의 시냅스 가중치 팩터(synapse weight factor)에 해당하는 각 가중치 메모리 소자의 정전 용량 Cgb를 게이트 전압이 문턱 전압 이상인 상태에서 0으로 수렴시킬 수 있다. 이로 인하여 프로그래밍 동작 또는 소거 동작에 있어서 소스/드 레인으로부터 inversion layer가 형성될 수 있고, 일반적으로 동작 원리가 잘 알려진 MOSFET 구조에 가까운 반 도체 소자 구조가 형성된다. 따라서 MOSFET 구조에 기반한 다양한 읽기/쓰기 동작이 가능하므로, 가중치 메모리 소자의 개별 테스트를 위한 부가적인 회로의 결합이 용이하다. 또한 MOSFET 구조에 기반한 프로그래밍 또는 소 거 동작 시 소스/드레인의 보조 바이어스 조건에 의하여 C-V 특성의 변화를 정밀하게 제어 가능할 수 있고, 프 로그래밍 동작에 의한 전하 스토리지에 저장된 전하의 변화를 정밀하게 구현할 수 있다. 소스/드레인에 인가되는 보조 바이어스 조건은 가중치 메모리 셀의 프로그래밍, 읽기, 테스트 등의 회로 동작이 최적화되도록 설정될 수 있다. 전체 셀 어레이 회로 동작의 효율적인 제어를 위해 각 셀의 소스 /드레인은 제 1 방향(게이트 방향) 또는 제2 방향, 또는 기타 임의의 토폴로지로 설계자의 재량에 따라 자유롭게 배선을 통해 연결될 수 있다. 예를 들어 하나의 row에 포함되는 인접한 가중치 메모리 소자들의 드레인은 공통적으로 하나의 전극에 연결되고, 드레인 공통 전극은 공통 출력 단자와 같은 제1 방향으로 연결될 수 있다. 마찬가지로 하나의 row에 포함되는 인접한 가중치 메모리 소자들의 소스는 공통적으로 하나의 전극에 연결되고, 소스 공통 전극은 공통 출력 단자와 같은 제1 방향으로 연결 될 수 있다. 각 가중치 메모리 소자에서 드레인과 소스 사이에 연결되는 채널 영역은 공통 출력 단 자와 연결되는 게이트 전극과 직교하는 형태를 취할 수 있다. 또 다른 실시예에 따르면 가중치 메모리 소 자들의 드레인과 소스는 게이트 전극과 직교하는 제2 방향, 또는 기타 임의의 토폴로지를 가지도록 배선을 통하여 연결될 수 있다. 도 11은 본 발명의 일 실시예에 따른 가중치 메모리 소자, 인터페이스 회로, 및 가중치 메모리 시스템을 도시하 는 도면이다. 도 11을 참조하면, 가중치 메모리 시스템은 하나의 공통 출력 단자 쌍(1120a, 1120b)에 연결된 복수의 가 중치 메모리 소자들을 포함한다. 가중치 메모리 소자들 각각은 한 쌍의 공통 출력 단자(1120a, 1120b), 한 쌍의 전하 스토리지(1112a, 1112b), 및 한 쌍의 입력 단자(1130a, 1130b)를 포함한다. 입력 단자 쌍(1130a, 1130b) 은 동일한 전극에 연결되어 동일한 입력 전압이 인가된다. 도 11에서는 하나의 공통 출력 단자 쌍(1120a, 1120b)에 연결된 복수의 가중치 메모리 소자들의 어레이의 일부 및 검출 회로/인터페이스 회로가 도시된 다. 양의 공통 출력 단자(1120a)에 연결되는 양의 가중치 메모리 소자들은 입력 신호 VX(i)를 입력받아 양의 전하량 변화 성분을 양의 공통 출력 단자(1120a)에 전달하고, 양의 공통 출력 단자(1120a)에는 합산된 양의 출력 신호 QY+(j) 또는 VY+ (j)가 형성된다. 마찬가지로 음의 공통 출력 단자(1120b)에 연결되는 음의 가중치 메모리 소자들은 입력 신호 VX(i)를 입력 받아 음의 전하량 변화 성분을 음의 공통 출력 단자(1120b)에 전달하고, 음의 공통 출력 단자(1120b)에는 합산된 음 의 출력 신호 QY-(j) 또는 VY-(j)가 형성된다. 검출 회로/인터페이스 회로는 합산된 양의 출력 신호 QY+(j) 또는 VY+(j) 및 음의 출력 신호 QY-(j) 또는 VY-(j) 간의 차동 연산에 의하여 출력 전달 신호 Vout_Y(j)를 생성할 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 시스템은 차동 연산에 의하여 인공 신경망 레이어 간의 가중 치 팩터(weight factor)가 음수인 경우에도 대처할 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 시스템 은 앞서 언급한 다양한 출력 전달 함수, 예를 들어 sigmoid 또는 ReLU 함수 등과 결합함으로써 더욱 다양 하게 설계된 인공 신경망 구조에도 대응할 수 있다. 본 발명의 일 실시예에 따른 가중치 메모리 시스템은 공통 출력 단자 쌍(1120a, 1120b)에 유도되는 전하 량 또는 전압의 변화에 기반하여 출력 전달 신호 Vout_Y(j)를 생성하므로, 전류 출력 신호를 형성하는 종래의 뉴로모픽 시스템에 비하여 차동 연산 회로를 구현하기가 용이하다. 앞서 설명한 것처럼 일반적인 누적 연산곱 연산 구현 방식에서는 가중치가 음의 값을 가지는 경우를 구현할 수 없으나, 도 11의 실시예에서는 한 쌍의 공통 출력 단자(1120a, 1120b)를 각각 차동 증폭기의 +/- 입력으로 사용 하면, 상기 차동 전하량에 비례하는 (혹은 sigmoid 등의 전달 함수 결과가 되는) 신경망 연산의 출력을 얻을 수있다. 도 12는 본 발명의 일 실시예에 따른 가중치 메모리 소자, 인터페이스 회로, 및 가중치 메모리 시스템을 도시하 는 도면이다. 도 12를 참조하면, 가중치 메모리 시스템은 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소자들을 포함한다. 가중치 메모리 소자들 각각은 공통 출력 단자, 전하 스토리지, 및 입력 단자 를 포함한다. 도 12에서는 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소자들의 어레이 의 일부 및 인터페이스 회로가 도시된다. 도 12의 실시예에서는 게이트 전극이 공통 출력 단자로서 배치되고, 게이트와 교차하는 다른 층위의 증착 된 반도체 도선이 입력 단자로서 사용될 수 있다. 이때 증착된 반도체 도선은 폴리실리콘을 비롯한 다양 한 반도체 물질이 적용 가능하다. 입력 단자를 이루는 도선과 게이트 단자는 동일한 물질이거나 혹 은 필요에 의해 다른 물질로 구성할 수 있다. 예를 들어, 입력 단자 도선은 폴리실리콘으로 구현하고, 공 통 출력 단자인 게이트는 금속 도선을 활용할 수 있다. 다만, 입력 단자와 게이트 단자가 모두 금속을 사용하는 경우엔 정전 용량이 고정된 값이 되므로 본 발명에 적용할 수 없다. 도 12는 앞선 도 9 및 도 10의 실시예와 비교하면, 도 12는 도 9 및 도 10에서의 입력 단자인 기판의 웰 대신에 증착된 반도체 (혹은 금속) 도선으로 변경한 실시예이며, 증착된 반도체 도선이라 할지라도 도 10의 실시예와 같이 드레인/소스의 구비가 가능하다. 앞서 설명한 것처럼 도 12의 실시예에서는 입력 단자의 분리(혹은 전기적 절연)가 용이하며 따라서 집적 도를 대폭 향상시킬 수 있다. 도 12의 실시예에 있어서도 기판의 웰에서와 마찬가지로 입력 단자 또는 공 통 출력 단자로 사용되는 증착된 반도체에서도 소스/드레인을 형성할 수 있다. 증착된 반도체로는 폴리실 리콘을 비롯한 산화물 반도체 등 다양한 반도체 물질이 사용될 수 있다. 이때 입력 단자와 공통 출력 단 자 중 하나의 단자를 증착된 반도체 대신 금속 도선으로 구성하는 것도 가능하다. 도 13은 본 발명의 일 실시예에 따른 가중치 메모리 소자, 인터페이스 회로, 및 가중치 메모리 시스템을 도시하 는 도면이다. 도 13을 참조하면, 가중치 메모리 시스템은 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소자들을 포함한다. 가중치 메모리 소자들 각각은 공통 출력 단자, 전하 스토리지, 및 입력 단자 를 포함한다. 도 13에서는 하나의 공통 출력 단자에 연결된 복수의 가중치 메모리 소자들의 어레이 의 일부 및 인터페이스 회로가 도시된다. 도 13의 실시예에서는 P타입의 웰이 공통 출력 단자로서 배치되고, 가중치 메모리 소자들 각각의 게이트 전극이 입력 단자로서 배치될 수 있다. 이때 공통 출력 단자가 바이어스를 인가하는 구동 회로와 연결이 차단되는 경우, 공통 출력 단자는 인터페이스 회로의 입력과 전기적으로 연결되는 외에는 의도된 전하 누설 경로를 가지지 않은 상태에서 읽기 동작이 실행된다. 공통 출력 단자가 형성된 P 타입의 웰에는 필요에 따라 소스/드레인이 구비될 수도 있다. 도 13에서는 공 통 출력 단자를 형성하는 P 타입의 웰에 드레인/소스를 구비하여 인접한 가중치 메모리 소자들 간에 공유 하는 실시예가 도시된다. 즉, 공유 드레인/소스는 N+으로 도핑될 수 있으며, 인접한 메모리 소자(메모리 셀) 간의 전하 스토리지 사이에 배치될 수 있다. 인접한 메모리 소자들 간에 공유 드레인/소스가 배치됨으로써 하나의 row에 대응하는 복수의 메모리 소자들 어레이가 점유하는 면적을 줄일 수 있다. 도 13을 앞선 도 9 및 도 10의 실시예와 비교하면, 도 12는 도 9 및 도 10의 실시예에서 반도체 소자의 입력과 출력이 변경된 실시예이다. 도 13의 실시예는 종래의 NAND Flash 메모리의 구조를 변형한 것으로, 메모리 셀들의 집적도를 높일 수 있는 반 면, 동작 시 각 셀들 간의 순차적 동작이 요구될 수 있다. 다만, 본 발명의 실시예에서는 입력 신호 VX(i)가 동 시에 인가되지 않고 순차적으로 인가되더라도 정보의 손실 없이 공통 출력 단자에 전하량 변화 성분이 누 적됨으로써 오류 없는 MAC 연산의 결과를 출력 전달 신호 Vout_Y(j)로서 생성할 수 있다. 도 8 내지 도 13의 실시예에서는 P 타입의 웰과 게이트 전극으로 구현되는 MOS 구조의 가중치 메모리 소자가 예 시되었으나, 본 발명의 사상은 N 타입의 웰과 게이트 전극으로 구현되는 MOS 구조의 가중치 메모리 소자에도 변 형되어 적용될 수 있음은 당업자에게 자명할 것이다.본 발명의 8 내지 도 13의 실시예 및 N 타입의 웰과 게이트 전극으로 구현되도록 변형된 실시예에서는, 입력 신 호 VX(i)가 하나의 row에 동시에 인가될 필요 없이 순차적으로 인가될 수 있다. 이는 입력 신호 VX(i)가 종래 기술의 뉴로모픽 시스템과는 달리, 전류 출력이 아닌 전압/전하량 기반의 출력 신호를 이용하기 때문에 가능한 결과이다. 본 발명의 8 내지 도 13의 실시예 및 N 타입의 웰과 게이트 전극으로 구현되도록 변형된 실시예에서는, 전압 또 는 전하량의 변화에 기반한 출력 신호를 생성하므로, DC 전류가 발생하지 않으며, 종래 기술의 뉴로모픽 시스템 과 달리 동시에 하나의 row 또는 column에 연결된 셀이 동작할 것이 요구되지 않는다. 따라서 본 발명의 실시예 에서는 타이밍 제어가 상대적으로 용이한 장점이 있다. 본 발명의 실시예에서는 기존 메모리 반도체 공정의 일부 공정을 활용함으로써 가중치 메모리 소자의 제조 공정 의 최적화와 안정화가 용이하며 가중치 메모리 셀 수조의 집적도를 매우 높일 수 있다. 또한 본 발명의 실시예 에서는 가중치 메모리 소자에 저장된 데이터를 인공 신경망 연산에 따라 독출하는 회로가 점유하는 면적을 저감 하고 독출 회로의 구성을 간단하게 하여 어레이를 포함하는 시스템의 전체 집적도를 높일 수 있다. 본 발명의 실시예에서는 저장된 가중치 값의 리셋은 저장 시와 반대되는 바이어스를 게이트 전극과 웰 사이에 소정의 시간 동안 인가함으로써 용이하게 달성할 수 있으므로 쓰기, 읽기, 지우기(리셋) 과정이 모두 용이하게 구현될 수 있어서 컨벌루션 신경망(CNN), 리커런트 신경망(RNN) 등 다양한 인공 신경망의 구성에 용이하게 대응 할 수 있는 장점이 있다. 도 14는 본 발명의 일 실시예에 따른 가중치 메모리 소자의 어레이 및 가중치 메모리 시스템을 도시하는 도면이 다. 도 14를 참조하면, 제1 방향으로 연장되며 row 에 대응하는 제1 전극, 제2 방향으로 연장되며 column 에 대응하는 제2 전극이 도시된다. 또한 앞선 도 8 내지 도 11의 실시예와 같이 제1 전극이 각 메모리 소자들의 게이트에 연결되고 제2 전극이 각 메모리 소자들의 웰에 연결될 수도 있다. 도 14의 실시예에 도 12의 실시예가 적용되어 제2 전극이 증착된 반도체 또는 금속 도선에 연결될 수도 있다. 또는 도 13의 실시예가 적용되어 제1 전극이 각 메모리 소자들의 게이트에 연결되고 웰에 연결되고 제2 전극이 각 메모리 소자들의 게이트 전극에 연결될 수도 있다. 일반적으로 column의 개수를 M개, row의 개수를 N개로 도시하였으나, 인공 신경망의 실시예의 경우에는 인접한 레이어 간의 노드의 개수는 동일한 경우도 많으므로, 실시예에서는 후술할 도 15 및 도 16과 같이 M=N으로 주어 질 수 있을 것이다. 도 15는 본 발명의 일 실시예에 따른 가중치 메모리 소자의 어레이 및 가중치 메모리 시스템을 도시하는 도면이 다. 도 15를 참조하면, 가중치 메모리 시스템은 인공 신경망의 복수의 레이어들 간의 가중치 연산에 대응하는 복수의 어레이를 포함한다. 각 어레이는 M=N인 경우, 즉, NxN 어레이를 가정한다. 하나의 NxN 어레이는 하나의 가중치 연산, 즉, 인공 신경망의 앞선 레이어와 다음 레이어 간의 Synapse에 저장 된 가중치를 저장할 수 있다. 레이어 L1과 레이어 L2 간 Synapse의 가중치 정보가 도 15의 하단의 첫번째 어레이에 저장된다. 레이어 L1의 각 노드들의 피쳐맵 데이터가 입력 신호 VL1(i)로서 인가된다. VL1(i) 및 레이어 L1-L2 간 Synapse의 가중치 정보 에 기반한 MAC 연산의 결과가 각 row의 출력 신호 VL2(j)로 전달될 수 있다. 출력 신호 VL2(j)는 도 15의 상단 의 두번째 어레이의 입력 신호로 전달될 수 있다. 본 발명의 실시예에서는 어레이의 입력 신호와 출력 신호가 동일한 물리 디멘전을 가지는 신호, 즉, 전압 신호이므로 앞선 레이어 L1-L2 간 Synapse 연산의 결과를 특별한 변환 과정 없이 다음 레이어 L2-L3 간 Synapse 연산의 입력으로 인가할 수 있다. 레이어 L2와 레이어 L3 간 Synapse의 가중치 정보가 도 15의 상단의 두번째 어레이에 저장된다. 레이어 L2의 각 노드들의 피쳐맵 데이터가 입력 신호 VL2(j)로서 두번째 어레이에 인가된다. VL2(j) 및 레이어 L2-L3 간 Synapse의 가중치 정보에 기반한 MAC 연산의 결과가 각 row의 출력 신호 VL3(k)로 전달될 수 있다. 본 발명의 실시예는 △V, 즉, 시간 도메인에서 전압 또는 전하량의 변화량을 이용하는 것이므로 DC 전류를 필요 로 하지 않는다. 또한 시냅스 어레이의 입력 신호와 출력 신호가 모두 동일한 물리적 디멘전을 가지므로 앞선 어레이의 출력 신호를 다음 어레이의 입력 신호로 변환하는 별도의 과정을 필요로 하지 않는다. 즉, 앞선 어레이의 MAC 연산 결과는 물리 디멘전을 유지한 채로 다음 어레이의 입력 신호로 인가될 수 있다. 본 발명과 대비되는 종래 기술의 뉴로모픽 시스템은 일반적으로 멤리스터 방식에 기반하는데, 멤리스터 방식은 입력 신호는 전압 신호이고 출력 신호는 전류로 구현되어야 한다. 이때 하나의 어레이의 출력 결과인 전류 신호 를 다음 어레이의 입력 신호로 전달하기 위해서는 전 어레이의 출력 결과인 전류 신호를 전압 신호로 변환하는 회로가 필요하다. 일반적으로 전류를 전압으로 변환하기 위해서는 저항 R을 이용하거나, 커패시터 C를 이용하여 (C에 일정 시간 동안 전류 I를 흐르게 하여 전압 V를 충전) 전압 신호를 형성하는데, R과 C는 반도체 집적회로 공정 상에서 큰 면적을 필요로 하는 요소들이고, 전류를 R과 C를 이용하여 전압으로 변환하는 과정은 크게 전력 을 소모하는 동작이다. 본 발명의 실시예에서는 입력 신호도 전압 신호이고 출력 신호도 전압 신호이므로 하나의 어레이의 출력 신호를 다음 어레이의 입력 신호로 전달하는 회로가 간단하고, 면적과 소모 전력을 절감할 수 있다. 예를 들어 L1-L2 간의 연산 결과인 L2의 피쳐맵 데이터가 자동적으로 다음 L2-L3 간의 연산의 입력 신호로 전달 될 수 있으므로 본 발명의 실시예에서는 다층 인공 신경망 연산이 뉴로모픽 시스템 내에서 순차적으로 자동으로 구현될 수 있다. 도 16은 본 발명의 일 실시예에 따른 가중치 메모리 소자의 어레이 및 가중치 메모리 시스템을 도시하는 도면이 다. 도 16은 도 15의 가중치 메모리 시스템이 메모리 셀 어레이의 3차원 적층 또는 3차원 패키징을 이용하여 집적된 가중치 메모리 시스템을 도시한다. 도 16의 하단의 첫번째 어레이 및 상단의 두번째 어레이의 동 작은 도 15의 구성과 동일하므로 중복되는 설명은 생략한다. 첫번째 어레이의 출력인 L2의 피쳐맵 데이터 VL2(j)는 두번째 어레이의 입력으로 인가될 수 있다. 이때 첫번째 어레이의 출력 VL2(j)가 두번째 어레이의 입력으로 직접 전달될 수 있도록 첫번째 어레이의 출력 단자들과 두번 째 어레이의 입력 단자들이 동일한 X-Y 평면 상에 배치되고, Z축 방향으로 연결되는 비아(via), TSV(Through Silicon Via), 배선(wire), 또는 전극에 의하여 연결될 수 있다. 짝수번째 어레이는 입력 단자들이 X 방향으로 배열되고, 출력 단자들은 Y 방향으로 배열되고, 홀수번째 어레이 는 입력 단자들이 Y 방향으로 배열되고, 출력 단자들은 X 방향으로 배열되며, 하나의 어레이의 출력 단자들은 Z 방향으로 연장되는 비아(via), TSV(Through Silicon Via), 배선(wire), 또는 전극에 의하여 다음 어레이의 입 력 단자들로 연결될 수 있다. 한번 가중치 데이터셋이 저장된 상태에서 추론 과정에 돌입하면, 맨 처음 어레이에 입력 신호 셋이 인가되면 이 후의 과정은 연속적으로 다른 회로의 개입 없이도 seamless하게 진행될 수 있다. 이로 인하여 인공신경망 연산 의 가속이 가능하다. 도 17은 본 발명의 일 실시예에 따른 가중치 메모리 소자의 동작 방법을 도시하는 동작 흐름도이다. 도 17을 참조하면, 본 발명의 일 실시예에 따른 가중치 메모리 소자의 동작 방법은 주어진 제1 데이터에 기반한 정량화된 제1 정전 용량을 형성함으로써 제1 데이터를 저장하는 제1 메모리 셀의 입력 단자를 경유하여 상기 제 1 메모리 셀에 제1 입력 신호를 인가하는 단계(S1710), 제1 입력 신호와 제1 정전 용량에 기반한 제1 전하량 변 화 성분이 상기 제1 메모리 셀의 제1 공통 출력 단자를 경유하여 출력되는 단계(S1720), 및 제1 공통 출력 단자 의 전압 또는 전하량의 변화를 제1 인터페이스 회로가 검출하는 단계(S1730)를 포함한다. 또한 본 발명의 실시예에 따른 방법은 단계(S1710)가 수행되기 전에 공통 출력 단자의 전압을 프리셋하는 단계 (도시되지 않음)를 더 포함할 수 있다. 공통 출력 단자의 전압을 프리셋하는 단계에서는 공통 출력 단자와 입력 단자 간의 전압이 읽기 과정에 적합한 형태로 최적화되며, 공통 출력 단자의 전압이 프리셋됨에 따라서 제1 정 전 용량의 변화에 따른 정교한 독출 과정(S1710 내지 S1730)이 실행될 수 있다. 이때 본 발명의 실시예에 따른 방법은 주어진 제2 데이터에 기반한 정량화된 제2 정전 용량을 형성함으로써 제2 데이터를 저장하는 제2 메모리 셀의 입력 단자를 경유하여 상기 제2 메모리 셀에 제2 입력 신호를 인가하는 단 계, 및 제2 입력 신호와 제2 정전 용량에 기반한 제2 전하량 변화 성분이 제2 메모리 셀의 상기 제1 공통 출력 단자를 경유하여 출력되는 단계를 더 포함할 수 있다. 이때 제2 메모리 셀에 대해서도 제2 입력 신호를 인가하기 전에, 공통 출력 단자의 전압이 프리셋됨에 따라서 정교한 독출 동작을 위한 준비 과정이 미리 실행될 수 있다.제1 메모리 셀과 제2 메모리 셀은 제1 공통 출력 단자에 함께 연결되고, 공통 출력 단자에는 제1 전하량 변화 성분 및 제2 전하량 변화 성분이 합산된 합산 출력 신호가 출력될 수 있다. 제1 공통 출력 단자의 전압 또는 전하량의 변화를 제1 인터페이스 회로가 검출하는 단계(S1730)는 제1 공통 출 력 단자에 형성된 합산 출력 신호를 제1 인터페이스 회로가 검출하여 출력 전달 신호를 생성함으로써 실행될 수 있다. 제1 입력 신호는 인공 신경망의 제1 레이어의 노드들 중 어느 하나인 제1 노드의 액티베이션 파라미터/피쳐맵 데이터이고, 제1 데이터는 제1 노드와 인공 신경망의 제2 레이어의 노드들 중 어느 하나인 제2 노드 간의 가중 치 값일 수 있다. 제2 입력 신호는 제1 레이어의 노드들 중 다른 하나인 제3 노드의 액티베이션 파라미터/피쳐 맵 데이터이고, 제2 데이터는 제3 노드와 제2 노드 간의 가중치 값일 수 있다. 제1 공통 출력 단자의 전압 또는 전하량의 변화는 제1 레이어의 노드들의 액티베이션 파라미터, 및 상기 제1 레 이어의 노드들(제1 노드와 제3 노드를 포함함)과 제2 노드 간의 시냅스에 대응하는 가중치 값들의 곱들의 합산 으로 얻어지는 변량으로, 이를 기반으로 비선형 전달함수를 통해 제2 노드의 액티베이션 파라미터/피쳐맵 데이 터를 도출할 수 있다. 도 18은 본 발명의 일 실시예에 따른 가중치 메모리 시스템의 동작 방법을 도시하는 동작 흐름도이다. 도 18을 참조하면, 본 발명의 실시예에 따른 방법은 인공 신경망의 제1 레이어의 노드들의 액티베이션 파라미터 를 가중치 메모리 시스템의 제1 어레이의 입력 단자들 각각에 대한 입력 신호로서 인가하는 단계(S1810); 제1 어레이의 입력 단자들 각각에 대한 입력 신호가 제1 레이어와 인공 신경망의 제2 레이어 간의 시냅스에 대응하 는 가중치 데이터에 기반한 정량화된 정전 용량을 형성함으로써 가중치 데이터를 저장하는 제1 어레이 내의 메 모리 셀에 인가된 후, 입력 신호 및 정전 용량에 기반한 각각의 전하량의 변화 성분이 제1 어레이의 공통 출력 단자에 합산되어 공통 출력 단자의 전압 또는 전하량의 변화를 일으키는 단계(S1820); 공통 출력 단자 각각의 전압 또는 전하량의 변화를 제1 어레이의 인터페이스 회로가 검출하여 제1 어레이의 출력 전달 신호를 생성하는 단계(S1830)를 포함한다. 이때 출력 전달 신호는 제2 레이어의 노드들 각각의 액티베이션 파라미터이다. 또한 본 발명의 실시예에 따른 방법은 연산 동작이 수행될 제1 레이어와 제2 레이어 사이의 인공 신경망 연산 동작이 수행될 제1 어레이의 각 메모리 셀의 단자 전압을 프리셋하는 단계(도시되지 않음)를 더 포함할 수 있다. 제1 어레이의 각 메모리 셀의 단자 전압을 프리셋하는 단계에서는 연산을 수행할 준비가 이루어지며, 이 로 인하여 입력 신호가 인가되었을 때 입력 신호 및 정전 용량에 기반한 정교한 독출 동작이 구현될 수 있다. 본 발명의 실시예에 따른 방법은 출력 전달 신호를 인공 신경망의 제2 레이어의 노드들 각각의 액티베이션 파라 미터로서 가중치 메모리 시스템의 제2 어레이의 입력 단자들 각각에 대한 입력 신호로서 인가하는 단계를 더 포 함할 수 있다. 이때 출력 전달 신호를 제2 어레이의 입력 단자들 각각에 대한 입력 신호로서 인가하는 단계는 출력 전달 신호 의 물리적 디멘전을 유지한 상태로 상기 출력 전달 신호를 제2 어레이의 입력 단자들 각각에 대한 입력 신호로 서 인가하는 것을 특징으로 한다. 본 발명의 실시예에서는 앞선 어레이의 출력 전달 신호와 다음 어레이의 입력 신호가 모두 전압이므로 변환 과정을 필요로 하지 않는다. 어레이가 둘 이상 있을 경우, 제1 어레이의 출력 신 호는 그 다음 어레이인 제2 어레이의 입력 신호로 전달될 수 있다. 이때 제1 어레이의 공통 출력 단자의 공통 출력 신호는 다음 제2 어레이의 입력 신호로 개별적으로 전달될 수 있다. 제2 어레이에도 입력 신호가 인가되기 전에 제2 어레이의 각 메모리 셀의 단자 전압을 프리셋하는 단계(도시되 지 않음)가 미리 실행될 수 있다. 예를 들어 L개의 레이어들 간의 인공 신경망 연산을 위해서는 (L-1) 개의 어 레이가 필요할 수 있는데, (L-1) 개의 어레이의 각 메모리 셀의 단자 전압이 모두 프리셋되어 정교한 독출 과정 에 대한 준비가 이루어질 수 있다. 이후에 제1 어레이에 입력 신호가 인가되면 정교한 독출 과정에 의하여 제2 어레이의 입력 신호가 생성되고, 제2 어레이에는 입력 신호가 최소한의 시간 지연을 거쳐 입력되며, 이와 같은 과정이 연쇄적으로 반복되어 마지막 (L-1)번째 어레이의 출력이 L번째 레이어의 액티베이션 파라미터/피쳐맵 데 이터로서 생성될 수 있다. 각 어레이의 출력 신호가 다음 어레이의 입력 신호로 인가될 때의 시간 지연은 입력 신호-출력 신호가 동일한 물리량이기 때문에 최소화될 수 있다. 모든 어레이의 각 메모리 셀의 단자 전압이 프 리셋되어 정교한 독출 과정이 하나의 어레이에서 다음 어레이로 연쇄적으로 실행될 수 있다. 본 발명의 일 실시예에 따른 동작 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발 명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수 도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체 (magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장 하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지 는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코 드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작 동하도록 구성될 수 있으며, 그 역도 마찬가지이다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다. 본 발명의 실시예와 도면에 소개된 길이, 높이, 크기, 폭 등은 이해를 돕기 위해 과장 된 것일 수 있다. 이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되 었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되 는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다."}
{"patent_id": "10-2019-0108337", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 가중치 메모리 소자 및 가중치 메모리 시스템을 도시하는 도면이다. 도 2는 본 발명의 일 실시예에 따른 가중치 메모리 소자를 도시하는 도면이다. 도 3은 본 발명의 일 실시예에 따른 가중치 메모리 소자의 C-V 특성 곡선을 도시하는 도면이다. 도 4는 본 발명의 일 실시예에 다른 가중치 메모리 소자가 S/D을 가지고 있는 경우 또는 웰에 Large Signal 펄 스 전압을 가할 경우 게이트와 웰 사이의 C-V 특성 곡선을 도시하는 도면이다. 도 5는 본 발명의 일 실시예에 따른 가중치 메모리 소자의 쓰기 과정을 도시하는 도면이다. 도 6 및 도 7은 본 발명의 일 실시예에 따른 가중치 메모리 소자의 읽기 과정을 도시하는 도면이다. 도 8은 본 발명의 일 실시예에 따른 가중치 메모리 소자 및 가중치 메모리 시스템을 도시하는 도면이다. 도 9는 본 발명의 일 실시예에 따른 가중치 메모리 소자, 인터페이스 회로, 및 가중치 메모리 시스템을 도시하 는 도면이다. 도 10은 본 발명의 일 실시예에 따른 가중치 메모리 소자 및 가중치 메모리 시스템을 도시하는 도면이다. 도 11은 본 발명의 일 실시예에 따른 가중치 메모리 소자, 인터페이스 회로, 및 가중치 메모리 시스템을 도시하 는 도면이다. 도 12는 본 발명의 일 실시예에 따른 가중치 메모리 소자, 인터페이스 회로, 및 가중치 메모리 시스템을 도시하 는 도면이다. 도 13은 본 발명의 일 실시예에 따른 가중치 메모리 소자, 인터페이스 회로, 및 가중치 메모리 시스템을 도시하 는 도면이다. 도 14 내지 도 16은 본 발명의 일 실시예에 따른 가중치 메모리 소자의 어레이 및 가중치 메모리 시스템을 도시 하는 도면이다. 도 17은 본 발명의 일 실시예에 따른 가중치 메모리 소자의 동작 방법을 도시하는 동작 흐름도이다. 도 18은 본 발명의 일 실시예에 따른 가중치 메모리 시스템의 동작 방법을 도시하는 동작 흐름도이다."}
