# Verilog 与 SystemVerilog

> 原文:[https://www.educba.com/verilog-vs-systemverilog/](https://www.educba.com/verilog-vs-systemverilog/)

![Verilog vs SystemVerilog](../Images/00250527b86a2726e9605e70d6775f68.png)

<noscript><img class="alignnone size-full wp-image-443160 aligncenter" src="../Images/00250527b86a2726e9605e70d6775f68.png" alt="Verilog vs SystemVerilog" width="612" height="290" srcset="https://cdn.educba.com/academy/wp-content/uploads/2020/12/Verilog-vs-SystemVerilog.jpg 612w, https://cdn.educba.com/academy/wp-content/uploads/2020/12/Verilog-vs-SystemVerilog-300x142.jpg 300w" sizes="(max-width: 612px) 100vw, 612px" data-original-src="https://cdn.educba.com/academy/wp-content/uploads/2020/12/Verilog-vs-SystemVerilog.jpg"/></noscript>

## Verilog 与 SystemVerilog 的区别

以下文章提供了 Verilog 与 SystemVerilog 的概要。Verilog 是一种硬件分类语言。它还有助于模拟电路和混合信号的验证以及遗传电路的构建。Verilog 在 2009 年加入了 SystemVerilog 标准。因此，Verilog 目前是 SystemVerilog 的一部分。SystemVerilog 是一种 Verilog 硬件描述，具有附加功能，是一种 Verilog 硬件验证语言。它有助于电子系统的建模、设计、模拟、测试和部署。在半导体和电子设计行业，仍然主要使用 SystemVerilog。Wire 和 Reg 是 Verilog 最重要的数据形式。在连接门电路或元件的电路中，导线表示物理导线。从一个任务到下一个任务，Reg 保持价值。

Verilog 是一种硬件描述语言(HDL)。它是一种解释电子电路结构和行为的编程语言。1983 年，Verilog 开始作为 Gateway Design Automation Inc .的专有硬件建模语言，并于 1995 年成为 IEEE 标准 1364。Verilog 基于测试平台模块标准。Verilog 支持各种抽象层次。满意度代表并发的算法。过渡级寄存器(TLR)描述操作电路属性和寄存器之间的数据传输。此外，门级决定了逻辑连接和时间特性。

<small>网页开发、编程语言、软件测试&其他</small>

SystemVerilog 是 HDL 和硬件验证语言(HVL)的混合体，被组合成一个 HDVL。这确保讨论电子电路的配置和行为，并且检查硬件描述语言中的电子电路。2005 年，SystemVerilog 作为 Verilog 超集，对 Verilog 词汇表进行了各种扩展，它成为了 IEEE 1800 标准。SystemVerilog 基于更复杂的类测试平台。SystemVerilog 中定义了静态和自动化两种类型的数据。在程序执行的开始，程序员生成静态变量。这对于软件的整个生命周期都是一样的。如果在执行过程中分配了新值，也可以更改该值。此外，程序的执行是可变的；这时，自动变量就产生了。

### Verilog 与 SystemVerilog 的面对面比较(信息图表)

以下是 Verilog 与 SystemVerilog 之间的 10 大区别:

![Verilog-vs-SystemVerilog-info](../Images/c526f0c2676110c86c59972b0eba5e1c.png)

<noscript><img class="alignnone size-full wp-image-443158" src="../Images/c526f0c2676110c86c59972b0eba5e1c.png" alt="Verilog-vs-SystemVerilog-info" width="955" height="3693" srcset="https://cdn.educba.com/academy/wp-content/uploads/2020/12/Verilog-vs-SystemVerilog-info.jpg 955w, https://cdn.educba.com/academy/wp-content/uploads/2020/12/Verilog-vs-SystemVerilog-info-265x1024.jpg 265w, https://cdn.educba.com/academy/wp-content/uploads/2020/12/Verilog-vs-SystemVerilog-info-768x2970.jpg 768w, https://cdn.educba.com/academy/wp-content/uploads/2020/12/Verilog-vs-SystemVerilog-info-397x1536.jpg 397w" sizes="(max-width: 955px) 100vw, 955px" data-original-src="https://cdn.educba.com/academy/wp-content/uploads/2020/12/Verilog-vs-SystemVerilog-info.jpg"/></noscript>

### 关键的区别

让我们讨论一下 Verilog 与 SystemVerilog 之间的一些主要区别:

*   硬件描述语言(HDL)用于在 Verilog 中建模电子系统，而在 SystemVerilog 中，HDL 有助于建模、设计、模拟、测试和实现电子系统。
*   相比之下，SystemVerilog 是一种硬件描述和硬件控制语言，用于规划、模拟、测试和实现电子设备。这就是 Verilog 和 SystemVerilog 主要不同的原因。
*   Verilog 多受 C 和 Fortran 启发，C++和 VHDL 影响 SystemVerilog。
*   Verilog 支持 Reg 和 Wire 数据类型，而 System Verilog 支持许多数据类型，如 class、struct、enum、union、string 等。
*   另一个显著的区别是 Verilog 支持结构化范例，但是 SystemVeriliog 支持形式化和面向对象的范例。此外，Verilog 使用模块级测试平台，而 SystemVerilog 使用基于类的测试平台。
*   Verilog 支持数据类型 Wire 和 Reg，而 SystemVerilog 支持不同的数据类型，包括枚举、创建、类、同步和字符串。
*   Verilog 中的存储器是静态的，例如 reg[7.0]X[0:127]；128 字节的内存。在 SystemVerilog 中，内存是动态的，在运行时分配。例如逻辑[3:0]长度[$]。
*   Verilog 有一个用于实现组合逻辑和时序逻辑的 always 模块。该系统包含 always_comb、always_ff 和 always_latch 程序模块。
*   Verilog 支持结构化范例，而它支持结构化以及面向对象的范例和人工制品。
*   相比之下，Verilog 中使用. v 或. vh 扩展，而. sv 和. svh 扩展包含在 SystemVerilog 中。

### Verilog 与 SystemVerilog 对照表

让我们讨论一下 Verilog 与 SystemVerilog 之间的主要对比:

| **Sr 号** | **Verilog** | **系统日志** |
| One | 最初，它应该在 2005 年扩展到 Verilog。 | 它开始于 1983 年，是一种专有的硬件模拟语言。 |
| Two | 硬件描述语言(HDL)用于在 Verilog 中对电子系统建模。 | 在 SystemVerilog 中，HDL 有助于电子系统的建模、设计、仿真、测试和实现。 |
| Three | 它被标准化为 IEEE 1364。 | 它被标准化为 IEEE 1800。 |
| Four | C 语言和 Fortran 编程语言是 Verilog 的支持语言。 | SystemVerilog 的编程语言是 Verilog、VHDL 和 C++。 |
| Five | 在构建和模拟电子结构时，使用 Verilog 术语。 | SystemVerilog 用于电子功能模型、原型、模拟、实验和实现。 |
| Six | Verilog 是一种硬件描述语言。 | SystemVerilog 是硬件和硬件验证语言(HDL) (HVL)的混合体。 |
| Seven | Verilog 支持结构化范例。 | 它支持结构化以及面向对象的范例和人工制品。 |
| Eight | Verilog 基于测试平台模块标准。 | SystemVerilog 是基于 testbench 阶段的类。 |
| Nine | Verilog 支持 Reg 和 Wire 数据类型。 | SystemVerilog 支持许多数据类型，如类、结构、枚举、联合、字符串等。 |
| Ten | 它有一个用于实现组合逻辑和时序逻辑的 always 模块。 | 它具有 always_comb、always_ff 和 always_latch 程序模块。 |

### 推荐文章

这是 Verilog 与 SystemVerilog 的对比指南。在这里，我们通过信息图和比较表来讨论 Verilog 与 SystemVerilog 的主要区别。您也可以看看以下文章，了解更多信息–

1.  [窄带与宽带](https://www.educba.com/narrowband-vs-broadband/)
2.  [C++向量 vs 数组](https://www.educba.com/c-plus-plus-vector-vs-c-plus-plus-array/)
3.  [Python class method vs static method](https://www.educba.com/python-classmethod-vs-staticmethod/)
4.  [Alexa vs 谷歌](https://www.educba.com/alexa-vs-google/)

<footer class="entry-footer">

<aside class="sidebar sidebar-primary widget-area" role="complementary" aria-label="Primary Sidebar">Primary Sidebar</aside>

</footer>