
# Управление светодиодами с помощью джойстика для WS_OpenEP4CE6

**Описание проекта:**
Проект предназначен для управления светодиодами с помощью джойстика, используя FPGA плату **WS_OpenEP4CE6** на базе чипа **EP4CE6**. Модуль описан на языке Verilog и управляет состоянием четырех светодиодов в зависимости от нажатых кнопок на джойстике. Каждая кнопка джойстика выключает определенный светодиод, а кнопка "z" выключает все светодиоды.

Модуль включает логику, которая реагирует на нажатие кнопок "вверх", "вниз", "влево" и "вправо", а также на кнопку "z". Он также адаптирован для работы с платой WS_OpenEP4CE6, и может быть использован для различных проектов, требующих управления светодиодами.

**Ссылки:**
- [GitHub Repository - WS_OpenEP4CE6-C](https://github.com/AIDevelopersMonster/WS_OpenEP4CE6-C/)
- [YouTube Playlist - WS_OpenEP4CE6-C](https://www.youtube.com/playlist?list=PLVoFIRfTAAI7-d_Yk6bNVnj4atUdMxvT5)

## Описание работы модуля:

Модуль **joystick** управляет светодиодами в зависимости от нажатых клавиш на джойстике:

- **key_up**: Кнопка "вверх" — выключает верхний светодиод.
- **key_down**: Кнопка "вниз" — выключает нижний светодиод.
- **key_left**: Кнопка "влево" — выключает левый светодиод.
- **key_right**: Кнопка "вправо" — выключает правый светодиод.
- **key_z**: Специальная кнопка — выключает все светодиоды.

Если ни одна кнопка не нажата, состояние светодиодов остается неизменным.

## Структура проекта:

Проект включает следующие файлы и папки:

1. **joystick.v** — основной Verilog модуль для управления состоянием светодиодов через кнопки джойстика.
2. **README.md** — описание работы модуля и проекта.
3. **.qsys_edit** — файлы, используемые для редактирования системы в Quartus.
4. **db** — папка для хранения информации о проекте.
5. **incremental_db** — база данных для инкрементальной компиляции.

## Примечания:

- Для использования модуля необходимо подключить кнопки джойстика и светодиоды к соответствующим пинам платы **WS_OpenEP4CE6**.
- Модуль был разработан для работы с тактовой частотой 50 МГц.
- Код легко адаптируется для других FPGA или изменений в количестве кнопок и светодиодов.

## Краткое описание конструкций Verilog:

- **always@** — конструкция, которая описывает поведение в ответ на изменения сигналов (тактового сигнала или сигнала сброса). Используется для создания последовательных блоков, где состояние изменяется с каждым тактом.
- **posedge/negedge** — ключевые слова, обозначающие фронт тактового сигнала. `posedge` — положительный фронт (когда сигнал переходит с 0 на 1), `negedge` — отрицательный фронт (когда сигнал переходит с 1 на 0).
- **assign** — используется для назначения значений на выходные порты или вычисляемые выражения в непрерывных блоках.
- **if/else** — конструкция условного перехода, которая позволяет выбрать одну из нескольких ветвей исполнения в зависимости от условий.
- **<=** — неблокирующее присваивание, которое используется для обновления значений переменных или регистров в последовательных блоках.
- **reg** — тип данных, который используется для хранения значений и обновляется на основе тактового сигнала или других событий. В отличие от `wire`, который представляет собой непрерывное соединение, `reg` используется для хранения состояния, которое изменяется в ответ на тактовые сигналы.
- **input/output** — используются для описания портов модуля. Порты могут быть входными (input) или выходными (output), что позволяет взаимодействовать с внешним миром или другими модулями.
