<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1741732151" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/caravel.dcp">
  <File Type="VDS-TIMINGSUMMARY" Name="caravel_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="caravel.dcp"/>
  <File Type="RDS-UTIL-PB" Name="caravel_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="caravel_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="caravel_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="caravel.vds"/>
  <File Type="REPORTS-TCL" Name="caravel_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="caravel_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="caravel.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/src/FPGA_POR.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/FPGA_POR.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/RAM128.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/RAM128.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/RAM256.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/RAM256.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Caravel_on_FPGA/VexRiscv.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/VexRiscv.v"/>
        <Attr Name="ImportTime" Val="1736967718"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/defines.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/defines.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/__user_project_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/__user_project_wrapper.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/caravel_clocking.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/caravel_clocking.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/user_defines.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/user_defines.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/caravel_core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/caravel_core.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/chip_io_FPGA.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/chip_io_FPGA.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/clock_div.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/clock_div.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/debug_regs.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/debug_regs.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/gpio_control_block.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/gpio_control_block.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/gpio_defaults_block.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/gpio_defaults_block.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/gpio_logic_high.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/gpio_logic_high.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/housekeeping.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/housekeeping.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/housekeeping_spi.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/housekeeping_spi.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/io_buf.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/io_buf.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/mgmt_core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/mgmt_core.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/mgmt_core_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/mgmt_core_wrapper.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/mgmt_protect.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/mgmt_protect.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/mgmt_protect_hv.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/mgmt_protect_hv.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/mprj2_logic_high.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/mprj2_logic_high.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/mprj_io_buffer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/mprj_io_buffer.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/mprj_logic_high.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/mprj_logic_high.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/user_id_programming.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/user_id_programming.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/caravel.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/caravel.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/pads.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/pads.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/constant_block_antmicro.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/constant_block_antmicro.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/mprj_io_antmicro.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/mprj_io_antmicro.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/chip_io_antmicro.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/chip_io_antmicro.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/io_buf copy.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/io_buf copy.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/AHB_FLASH_WRITER.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/flash_programming/src/AHB_FLASH_WRITER.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/AHB_UART_MASTER.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/flash_programming/src/AHB_UART_MASTER.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/B3WishboneInterface.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/B3WishboneInterface.v"/>
        <Attr Name="ImportTime" Val="1734464380"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/DMAController.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/DMAController.v"/>
        <Attr Name="ImportTime" Val="1730922367"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/LUT.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/LUT.v"/>
        <Attr Name="ImportTime" Val="1730922391"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/MainMemory.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/MainMemory.v"/>
        <Attr Name="ImportTime" Val="1730922376"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/NPUTopLevel_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/NPUTopLevel_tb.v"/>
        <Attr Name="ImportTime" Val="1730923076"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/SDInterface.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/SDInterface.v"/>
        <Attr Name="ImportTime" Val="1730922467"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/SynapticModule.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/SynapticModule.v"/>
        <Attr Name="ImportTime" Val="1730922478"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/UserSpaceWBSYSCON.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/UserSpaceWBSYSCON.v"/>
        <Attr Name="ImportTime" Val="1731089531"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/WishboneDevice.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/WishboneDevice.v"/>
        <Attr Name="ImportTime" Val="1733858888"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/caravel_openframe.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/caravel_openframe.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/digital_pll.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/digital_pll.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/gpio_bidir.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/flash_programming/src/gpio_bidir.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/reset_sync.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/flash_programming/src/reset_sync.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/simple_por.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/simple_por.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/uart_flash_writer.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/flash_programming/src/uart_flash_writer.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/TopLevel.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/TopLevel.v"/>
        <Attr Name="ImportTime" Val="1731089560"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/caravel_netlists.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/caravel_netlists.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/openframe_netlists.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/Caravel_on_FPGA/Caravel/src/openframe_netlists.v"/>
        <Attr Name="ImportTime" Val="1736436755"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/userspace-toplevel.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/userspace-toplevel.v"/>
        <Attr Name="ImportTime" Val="1730296763"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/defines.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/24-25_npu/npu.srcs/sources_1/new/defines.v"/>
        <Attr Name="ImportTime" Val="1730923076"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="caravel"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/s.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/s.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/caravel.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="UsedInSteps" Val="synth_1_copy_1"/>
        <Attr Name="UsedInSteps" Val="synth_1_copy_2"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
