<!doctype html>
<html itemscope itemtype="http://schema.org/WebPage" lang="zh-cn" class="no-js">
  <head>
    <meta charset="utf-8">
<meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">
<link rel="canonical" type="text/html" href="https://open-verify.cc/UnityChipForXiangShan/docs/98_ut/">
<link rel="alternate" type="application/rss&#43;xml" href="https://open-verify.cc/UnityChipForXiangShan/docs/98_ut/index.xml">
<meta name="robots" content="noindex, nofollow">


<link rel="shortcut icon" href="/UnityChipForXiangShan/favicons/favicon.ico" >
<link rel="apple-touch-icon" href="/UnityChipForXiangShan/favicons/apple-touch-icon-180x180.png" sizes="180x180">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/favicon-16x16.png" sizes="16x16">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/favicon-32x32.png" sizes="32x32">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-36x36.png" sizes="36x36">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-48x48.png" sizes="48x48">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-72x72.png" sizes="72x72">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-96x96.png" sizes="96x96">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-144x144.png" sizes="144x144">
<link rel="icon" type="image/png" href="/UnityChipForXiangShan/favicons/android-192x192.png" sizes="192x192">

<title>验证文档 | 万众一芯之香山处理器</title>
<meta name="description" content="Powerful, extensible, and feature-packed frontend toolkit. Build and customize with Sass, utilize prebuilt grid system and components, and bring projects to life with powerful JavaScript plugins.">
<meta property="og:title" content="验证文档" />
<meta property="og:description" content="Powerful, extensible, and feature-packed frontend toolkit. Build and customize with Sass, utilize prebuilt grid system and components, and bring projects to life with powerful JavaScript plugins." />
<meta property="og:type" content="website" />
<meta property="og:url" content="https://open-verify.cc/UnityChipForXiangShan/docs/98_ut/" />
<meta itemprop="name" content="验证文档">
<meta itemprop="description" content="Powerful, extensible, and feature-packed frontend toolkit. Build and customize with Sass, utilize prebuilt grid system and components, and bring projects to life with powerful JavaScript plugins."><meta name="twitter:card" content="summary"/><meta name="twitter:title" content="验证文档"/>
<meta name="twitter:description" content="Powerful, extensible, and feature-packed frontend toolkit. Build and customize with Sass, utilize prebuilt grid system and components, and bring projects to life with powerful JavaScript plugins."/>
<link rel="preload" href="/UnityChipForXiangShan/scss/main.min.689b22b0041c8c7c7cf217802f908a4ce2122a5f8924320dd5431c6362fe39a7.css" as="style" integrity="sha256-aJsisAQcjHx88heAL5CKTOISKl&#43;JJDIN1UMcY2L&#43;Oac=" crossorigin="anonymous">
<link href="/UnityChipForXiangShan/scss/main.min.689b22b0041c8c7c7cf217802f908a4ce2122a5f8924320dd5431c6362fe39a7.css" rel="stylesheet" integrity="sha256-aJsisAQcjHx88heAL5CKTOISKl&#43;JJDIN1UMcY2L&#43;Oac=" crossorigin="anonymous">
<script
  src="https://code.jquery.com/jquery-3.7.1.min.js"
  integrity="sha512-v2CJ7UaYy4JwqLDIrZUI/4hqeoQieOmAZNXBeQyjo21dadnwR+8ZaIJVT8EE2iyI61OV8e6M8PP2/4hpQINQ/g=="
  crossorigin="anonymous"></script>
<script defer
  src="https://unpkg.com/lunr@2.3.9/lunr.min.js"
  integrity="sha384-203J0SNzyqHby3iU6hzvzltrWi/M41wOP5Gu+BiJMz5nwKykbkUx8Kp7iti0Lpli"
  crossorigin="anonymous"></script>
<link rel="stylesheet" href="/UnityChipForXiangShan/css/prism.css"/>

    <script>
        var _hmt = _hmt || [];
        (function() {
          var hm = document.createElement("script");
          hm.src = "https://hm.baidu.com/hm.js?6aacb1c7ca0a3ef4e3aa84c1eaa237dd";
          var s = document.getElementsByTagName("script")[0];
          s.parentNode.insertBefore(hm, s);
        })();
    </script>


    <script async src="https://www.googletagmanager.com/gtag/js?id=G-4Z2ZY6ZE84"></script>
    <script>
        window.dataLayer = window.dataLayer || [];
        function gtag() { dataLayer.push(arguments); }
        gtag('js', new Date());
        gtag('config', 'G-4Z2ZY6ZE84');
    </script>


<script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.7.1/jquery.min.js"></script>
<script src="https://cdnjs.cloudflare.com/ajax/libs/prism/1.28.0/plugins/line-numbers/prism-line-numbers.min.js"></script>
<link href="https://cdnjs.cloudflare.com/ajax/libs/prism/1.28.0/plugins/line-numbers/prism-line-numbers.min.css" rel="stylesheet" />

<script>
    $(document).ready(function() {
        $('a[name="multi-lang-toggle"]').on('click', function(event) {
            var language = $(this).attr('lang');
            var codeDiv = $(this).closest('.highlight');
            var preNodes = codeDiv.find('pre');
            preNodes.each(function(index, preNode) {
                if ($(preNode).attr("name").toLowerCase().indexOf(language.toLowerCase()) !== -1) {
                    preNode.style.display = 'block';
                } else {
                    preNode.style.display = 'none';
                }
            });
            var alist = codeDiv.find('a[name="multi-lang-toggle"]');
            alist.each(function(index, aNode) {
                if ($(aNode).attr('lang').toLowerCase() === language.toLowerCase()) {
                    aNode.style.fontWeight = 'bold';
                } else {
                    aNode.style.fontWeight = 'normal';
                }
            });
        })
        $(this).find('pre[name^="group-lang-code-"]').each(function(index, preNode) {
            if (preNode.style.display !== 'none') {
                var language = $(preNode).attr("name").replace('group-lang-code-', '');
                var alist = $(this).closest('.highlight').find('a[name="multi-lang-toggle"]');
                alist.each(function(index, aNode) {
                    if ($(aNode).attr('lang').toLowerCase() === language.toLowerCase()) {
                        aNode.style.fontWeight = 'bold';
                    } else {
                        aNode.style.fontWeight = 'normal';
                    }
                });
            }
        });
    });
</script>
    
  </head>
  <body class="td-section">
    <header>
      <nav class="td-navbar js-navbar-scroll" data-bs-theme="dark">
<div class="container-fluid flex-column flex-md-row">
  <a class="navbar-brand" href="/UnityChipForXiangShan/"><span class="navbar-brand__logo navbar-logo"><svg id="Layer_1" xmlns="http://www.w3.org/2000/svg" xmlns:xlink="http://www.w3.org/1999/xlink" viewBox="0 0 500 500" style="enable-background:new 0 0 500 500"><g><path style="fill:#fff" d="M116.8525 421.9722c-5.7041.0-10.3442-4.3127-10.3442-9.6129V88.183c0-5.3002 4.6401-9.6117 10.3442-9.6117H320.858c3.0347.0 9.3959.5498 11.7506 2.6302l.3545.3442 58.905 63.2912c2.3101 2.491 2.9202 8.4928 2.9202 11.3184v256.2039c0 5.3002-4.6407 9.6129-10.3436 9.6129H116.8525z"/><g><g><g><path style="fill:#767676" d="M384.4445 423.2066H116.852c-6.3839.0-11.5786-4.8658-11.5786-10.8474V88.1831c0-5.9804 5.1947-10.8461 11.5786-10.8461h204.0062c.377.0 9.2786.0329 12.568 2.9389l.3947.3833 58.9508 63.337c3.2135 3.4652 3.2514 11.7924 3.2514 12.1593v256.2036C396.0231 418.3408 390.8284 423.2066 384.4445 423.2066zM116.5079 411.9189c.0848.0278.1999.0531.3441.0531h267.5925c.1442.0.2581-.0253.3441-.0531V156.1556c-.0076-.9033-.3593-3.7347-.7034-5.0037l-57.6527-61.9416c-1.4651-.3176-4.4533-.6389-5.5742-.6389H116.852c-.143.0-.2594.024-.3441.0531V411.9189zm267.4533-261.149zM327.0321 89.371v.0013V89.371z"/></g></g></g><g><g><path style="fill:#5b7fc0" d="M189.0874 210.1754l.0012-.0012c7.7751.0012 15.0295 4.1862 18.932 10.9234 1.9177 3.3159 2.9305 7.1011 2.9293 10.9378.0 5.8394-2.2733 11.3304-6.4032 15.4604-4.1288 4.1288-9.6186 6.4032-15.458 6.4032s-11.328-2.2733-15.458-6.4032-6.4032-9.6186-6.4056-15.4628c.0012-6.025 2.454-11.4897 6.4116-15.4473C177.5953 212.627 183.0601 210.1742 189.0874 210.1754zm7.993 21.8576c.0012-1.4042-.3687-2.7868-1.063-3.9887-1.4293-2.4684-4.0833-3.9995-6.9299-4.0019-4.4077.0024-7.993 3.5877-7.993 7.993.0 2.1356.832 4.1431 2.3427 5.6539 1.5083 1.5083 3.5159 2.3403 5.6503 2.3415 2.1356.0 4.1443-.8308 5.6539-2.3403S197.0816 234.1722 197.0804 232.033z"/><path style="opacity:.3;fill:#fff" d="M189.0898 210.176c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3136 2.9377 7.0988 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8066-21.8612-21.8613.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 212.6276 183.0612 210.176 189.0898 210.176zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 236.239 197.0839 234.2399 197.0839 232.0372z"/><g><defs><path id="SVGID_1_" d="M194.7376 237.6875c-1.4461 1.4461-3.4452 2.3439-5.6479 2.3439-4.4077-.0024-7.9918-3.5865-7.9942-7.9942.0024-4.4125 3.5937-7.999 7.9942-7.9942 2.8443.0 5.497 1.5323 6.924 3.9983.6991 1.2067 1.0702 2.5881 1.0702 3.9959C197.0839 234.2399 196.1861 236.239 194.7376 237.6875z"/></defs><clipPath id="SVGID_2_"><use xlink:href="#SVGID_1_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_2_);fill:#fff" d="M190.0704 225.0237c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9546.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.663-2.8588-6.116.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C193.7885 225.7247 191.9774 225.0237 190.0704 225.0237z"/><path style="opacity:.13;clip-path:url(#SVGID_2_);fill:#020202" d="M190.0704 225.0237c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9546.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.663-2.8588-6.116.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C193.7885 225.7247 191.9774 225.0237 190.0704 225.0237z"/></g><g><defs><path id="SVGID_3_" d="M189.0898 210.176c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3136 2.9377 7.0988 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8066-21.8612-21.8613.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 212.6276 183.0612 210.176 189.0898 210.176zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 236.239 197.0839 234.2399 197.0839 232.0372z"/></defs><clipPath id="SVGID_4_"><use xlink:href="#SVGID_3_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_4_);fill:#5b7fc0" d="M172.6595 215.6045c-3.96 3.96-6.4116 9.4235-6.4116 15.452-.0024 12.0547 9.8066 21.8636 21.8613 21.8612 12.0547.0024 21.8636-9.797 21.8613-21.8612.0024-3.8475-1.0151-7.6326-2.9353-10.9462-3.8977-6.7324-11.1497-10.9151-18.926-10.9151C182.0806 209.1953 176.6171 211.647 172.6595 215.6045z"/></g></g><rect x="198.8952" y="225.1043" style="fill:#5b7fc0" width="122.6266" height="13.8671"/></g><g><path style="fill:#d95140" d="M189.0874 155.7611l.0012-.0012c7.7751.0012 15.0295 4.1862 18.932 10.9234 1.9177 3.3159 2.9305 7.1011 2.9293 10.9378.0 5.8394-2.2733 11.3304-6.4032 15.4604-4.1288 4.1288-9.6186 6.4032-15.458 6.4032s-11.328-2.2733-15.458-6.4032-6.4032-9.6186-6.4056-15.4628c.0012-6.0249 2.454-11.4897 6.4116-15.4473C177.5953 158.2128 183.0601 155.7599 189.0874 155.7611zm7.993 21.8577c.0012-1.4042-.3687-2.7868-1.063-3.9887-1.4293-2.4684-4.0833-3.9995-6.9299-4.0019-4.4077.0024-7.993 3.5877-7.993 7.993.0 2.1356.832 4.1431 2.3427 5.6539 1.5083 1.5083 3.5159 2.3403 5.6503 2.3415 2.1356.0 4.1443-.8308 5.6539-2.3403C196.2508 181.7667 197.0816 179.758 197.0804 177.6188z"/><path style="opacity:.3;fill:#fff" d="M189.0898 155.7617c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3135 2.9377 7.0987 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8066-21.8612-21.8613.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 158.2134 183.0612 155.7617 189.0898 155.7617zm7.9941 21.8613c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 181.8248 197.0839 179.8256 197.0839 177.623z"/><g><defs><path id="SVGID_5_" d="M194.7376 183.2733c-1.4461 1.4461-3.4452 2.3439-5.6479 2.3439-4.4077-.0024-7.9918-3.5865-7.9942-7.9942.0024-4.4125 3.5937-7.9989 7.9942-7.9942 2.8443.0 5.497 1.5323 6.924 3.9983.6991 1.2067 1.0702 2.5881 1.0702 3.9959C197.0839 179.8256 196.1861 181.8248 194.7376 183.2733z"/></defs><clipPath id="SVGID_6_"><use xlink:href="#SVGID_5_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_6_);fill:#fff" d="M190.0704 170.6095c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9546.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.663-2.8588-6.116.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C193.7885 171.3104 191.9774 170.6095 190.0704 170.6095z"/><path style="opacity:.13;clip-path:url(#SVGID_6_);fill:#020202" d="M190.0704 170.6095c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9546.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.663-2.8588-6.116.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C193.7885 171.3104 191.9774 170.6095 190.0704 170.6095z"/></g><g><defs><path id="SVGID_7_" d="M189.0898 155.7617c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3135 2.9377 7.0987 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8066-21.8612-21.8613.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 158.2134 183.0612 155.7617 189.0898 155.7617zm7.9941 21.8613c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 181.8248 197.0839 179.8256 197.0839 177.623z"/></defs><clipPath id="SVGID_8_"><use xlink:href="#SVGID_7_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_8_);fill:#d95140" d="M172.6595 161.1903c-3.96 3.96-6.4116 9.4235-6.4116 15.452-.0024 12.0547 9.8066 21.8636 21.8613 21.8613 12.0547.0024 21.8636-9.797 21.8613-21.8613.0024-3.8474-1.0151-7.6326-2.9353-10.9462-3.8977-6.7324-11.1497-10.9151-18.926-10.9151C182.0806 154.7811 176.6171 157.2327 172.6595 161.1903z"/></g><rect x="198.8952" y="170.69" style="fill:#d95140" width="122.6266" height="13.8671"/></g><g><g><path style="fill:#56a55c" d="M189.5379 264.6147l.0012-.0012c7.7751.0012 15.0294 4.1862 18.932 10.9235 1.9177 3.3159 2.9305 7.1011 2.9293 10.9378.0 5.8394-2.2733 11.3304-6.4032 15.4604-4.1288 4.1288-9.6186 6.4032-15.458 6.4032-5.8394.0-11.3281-2.2733-15.458-6.4032-4.13-4.13-6.4032-9.6186-6.4056-15.4628.0012-6.0249 2.454-11.4897 6.4116-15.4472C178.0458 267.0663 183.5105 264.6135 189.5379 264.6147zm7.993 21.8576c.0012-1.4042-.3687-2.7868-1.063-3.9887-1.4293-2.4684-4.0833-3.9995-6.9299-4.0019-4.4077.0024-7.993 3.5877-7.993 7.993.0 2.1356.832 4.1431 2.3427 5.6538 1.5083 1.5083 3.5159 2.3403 5.6503 2.3415 2.1356.0 4.1443-.8308 5.6539-2.3403C196.7013 290.6202 197.5321 288.6115 197.5309 286.4723z"/><path style="opacity:.3;fill:#fff" d="M189.5403 264.6153c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3135 2.9377 7.0987 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8065-21.8612-21.8613.0-6.0285 2.4516-11.492 6.4116-15.452C178.0482 267.0669 183.5117 264.6153 189.5403 264.6153zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9941.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.6366 290.6783 197.5344 288.6792 197.5344 286.4765z"/><g><defs><path id="SVGID_9_" d="M195.1881 292.1268c-1.4461 1.4461-3.4452 2.3439-5.6479 2.3439-4.4077-.0024-7.9918-3.5865-7.9942-7.9942.0024-4.4125 3.5937-7.9989 7.9942-7.9941 2.8443.0 5.497 1.5323 6.924 3.9983.6991 1.2067 1.0702 2.5881 1.0702 3.9959C197.5344 288.6792 196.6366 290.6783 195.1881 292.1268z"/></defs><clipPath id="SVGID_10_"><use xlink:href="#SVGID_9_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_10_);fill:#fff" d="M190.5209 279.463c-4.4005-.0048-7.9918 3.5817-7.9942 7.9941.0011 1.9547.7088 3.7452 1.8782 5.1354-1.7446-1.4674-2.8575-3.6631-2.8588-6.1161.0024-4.4125 3.5936-7.999 7.9942-7.9941 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C194.239 280.164 192.4279 279.463 190.5209 279.463z"/><path style="opacity:.13;clip-path:url(#SVGID_10_);fill:#020202" d="M190.5209 279.463c-4.4005-.0048-7.9918 3.5817-7.9942 7.9941.0011 1.9547.7088 3.7452 1.8782 5.1354-1.7446-1.4674-2.8575-3.6631-2.8588-6.1161.0024-4.4125 3.5936-7.999 7.9942-7.9941 2.3802-1e-4 4.616 1.0833 6.1218 2.8788C194.239 280.164 192.4279 279.463 190.5209 279.463z"/></g><g><defs><path id="SVGID_11_" d="M189.5403 264.6153c7.7763.0 15.0283 4.1826 18.926 10.9151 1.9201 3.3135 2.9377 7.0987 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8613-12.0547.0024-21.8636-9.8065-21.8612-21.8613.0-6.0285 2.4516-11.492 6.4116-15.452C178.0482 267.0669 183.5117 264.6153 189.5403 264.6153zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9941.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.6366 290.6783 197.5344 288.6792 197.5344 286.4765z"/></defs><clipPath id="SVGID_12_"><use xlink:href="#SVGID_11_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_12_);fill:#56a55c" d="M173.11 270.0439c-3.96 3.96-6.4116 9.4235-6.4116 15.452-.0024 12.0547 9.8066 21.8636 21.8613 21.8613 12.0547.0024 21.8636-9.797 21.8613-21.8613.0024-3.8474-1.0151-7.6326-2.9353-10.9462-3.8977-6.7325-11.1497-10.9151-18.926-10.9151C182.5311 263.6346 177.0676 266.0863 173.11 270.0439z"/></g></g><rect x="199.3456" y="279.5436" style="fill:#56a55c" width="122.6266" height="13.8671"/></g><g><g><path style="fill:#f1bc42" d="M189.0874 318.7208l.0012-.0012c7.7751.0012 15.0295 4.1862 18.932 10.9234 1.9177 3.3159 2.9305 7.1011 2.9293 10.9378.0 5.8394-2.2733 11.3305-6.4032 15.4604-4.1288 4.1288-9.6186 6.4032-15.458 6.4032s-11.328-2.2733-15.458-6.4032-6.4032-9.6186-6.4056-15.4628c.0012-6.025 2.454-11.4897 6.4116-15.4472C177.5953 321.1724 183.0601 318.7196 189.0874 318.7208zm7.993 21.8576c.0012-1.4042-.3687-2.7868-1.063-3.9887-1.4293-2.4684-4.0833-3.9995-6.9299-4.0019-4.4077.0024-7.993 3.5877-7.993 7.993.0 2.1356.832 4.1431 2.3427 5.6539 1.5083 1.5083 3.5159 2.3403 5.6503 2.3415 2.1356.0 4.1443-.8308 5.6539-2.3403S197.0816 342.7176 197.0804 340.5784z"/><path style="opacity:.3;fill:#fff" d="M189.0898 318.7214c7.7763.0 15.0283 4.1826 18.926 10.915 1.9201 3.3136 2.9377 7.0988 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8612-12.0547.0024-21.8636-9.8065-21.8612-21.8612.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 321.173 183.0612 318.7214 189.0898 318.7214zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 344.7844 197.0839 342.7853 197.0839 340.5826z"/><g><defs><path id="SVGID_13_" d="M194.7376 346.2329c-1.4461 1.4461-3.4452 2.3439-5.6479 2.3439-4.4077-.0024-7.9918-3.5865-7.9942-7.9942.0024-4.4125 3.5937-7.999 7.9942-7.9942 2.8443.0 5.497 1.5323 6.924 3.9983.6991 1.2067 1.0702 2.5881 1.0702 3.9959C197.0839 342.7853 196.1861 344.7844 194.7376 346.2329z"/></defs><clipPath id="SVGID_14_"><use xlink:href="#SVGID_13_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_14_);fill:#fff" d="M190.0704 333.5691c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9547.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.6631-2.8588-6.1161.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0834 6.1218 2.8788C193.7885 334.2701 191.9774 333.5691 190.0704 333.5691z"/><path style="opacity:.13;clip-path:url(#SVGID_14_);fill:#020202" d="M190.0704 333.5691c-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0011 1.9547.7088 3.7452 1.8782 5.1354-1.7447-1.4674-2.8575-3.6631-2.8588-6.1161.0024-4.4125 3.5936-7.999 7.9942-7.9942 2.3802-1e-4 4.616 1.0834 6.1218 2.8788C193.7885 334.2701 191.9774 333.5691 190.0704 333.5691z"/></g><g><defs><path id="SVGID_15_" d="M189.0898 318.7214c7.7763.0 15.0283 4.1826 18.926 10.915 1.9201 3.3136 2.9377 7.0988 2.9353 10.9462.0024 12.0643-9.8065 21.8636-21.8613 21.8612-12.0547.0024-21.8636-9.8065-21.8612-21.8612.0-6.0285 2.4516-11.4921 6.4116-15.452C177.5977 321.173 183.0612 318.7214 189.0898 318.7214zm7.9941 21.8612c0-1.4078-.3711-2.7892-1.0702-3.9959-1.4269-2.466-4.0797-3.9983-6.924-3.9983-4.4005-.0048-7.9918 3.5817-7.9942 7.9942.0024 4.4077 3.5865 7.9918 7.9942 7.9942 2.2027.0 4.2018-.8978 5.6479-2.3439C196.1861 344.7844 197.0839 342.7853 197.0839 340.5826z"/></defs><clipPath id="SVGID_16_"><use xlink:href="#SVGID_15_" style="overflow:visible"/></clipPath><path style="clip-path:url(#SVGID_16_);fill:#f1bc42" d="M172.6595 324.15c-3.96 3.96-6.4116 9.4235-6.4116 15.452-.0024 12.0547 9.8066 21.8636 21.8613 21.8612 12.0547.0024 21.8636-9.797 21.8613-21.8612.0024-3.8474-1.0151-7.6327-2.9353-10.9462-3.8977-6.7324-11.1497-10.9151-18.926-10.9151C182.0806 317.7407 176.6171 320.1924 172.6595 324.15z"/></g></g><rect x="198.8952" y="333.6497" style="fill:#f1bc42" width="122.6266" height="13.8671"/></g></g></svg></span><span class="navbar-brand__name">万众一芯之香山处理器</span></a>
  <div class="td-navbar-nav-scroll ms-md-auto" id="main_navbar">
    <ul class="navbar-nav">
      <li class="nav-item dropdown d-none d-lg-block">
        <div class="dropdown">
  <a class="nav-link dropdown-toggle" href="#" role="button" data-bs-toggle="dropdown" aria-haspopup="true" aria-expanded="false">中文</a>
  <ul class="dropdown-menu">
    <li><a class="dropdown-item" href="/UnityChipForXiangShan/en/">English</a></li>
    </ul>
</div></li>
      </ul>
  </div>
  <div class="d-none d-lg-block">
    <div class="td-search td-search--offline">
  <div class="td-search__icon"></div>
  <input
    type="search"
    class="td-search__input form-control"
    placeholder="站内搜索…"
    aria-label="站内搜索…"
    autocomplete="off"
    
    data-offline-search-index-json-src="/UnityChipForXiangShan/offline-search-index.c7fa24f9995e70e8655e6d9fdf1b6fdf.json"
    data-offline-search-base-href="/"
    data-offline-search-max-results="10"
  >
</div>
  </div>
</div>
</nav>
    </header>
    <div class="container-fluid td-outer">
      <div class="td-main">
        <div class="row flex-xl-nowrap">
          <main class="col-12 col-md-9 col-xl-8 ps-md-5" role="main">
            




<div class="td-content">
<div class="pageinfo pageinfo-primary d-print-none">
<p>
这是本节的多页打印视图。
<a href="#" onclick="print();return false;">点击此处打印</a>.
</p><p>
<a href="/UnityChipForXiangShan/docs/98_ut/">返回本页常规视图</a>.
</p>
</div>



<h1 class="title">验证文档</h1>





    <ul>
    
  
  
  
  

  
    
    
	
<li>1: <a href="#pg-f6da66656f78946ca5834eb79896448e">Frontend</a></li>


    
    <ul>
        
  
  
  
  

  
    
    
	
<li>1.1: <a href="#pg-29667896f8d34faad3302168726a92b6">IFU</a></li>


    
    <ul>
        
  
  
  
  

  
    
    
	
<li>1.1.1: <a href="#pg-f74282ae3d4b69fbe0da858a7c9107a5">F3PreDecoder</a></li>


    
  
    
    
	
<li>1.1.2: <a href="#pg-3b78267f9199bb88f87206c813e08a73">FrontendTrigger</a></li>


    
  
    
    
	
<li>1.1.3: <a href="#pg-337a93058a969bd1106bbae43f51763d">PredChecker</a></li>


    
  
    
    
	
<li>1.1.4: <a href="#pg-79296c4a2b615b1e55168353e62cb794">PreDecode</a></li>


    
  
    
    
	
<li>1.1.5: <a href="#pg-f3f3627a040d55087b6c36b4ee0f1f10">RVCExpander</a></li>


    
  

    </ul>
    
  
    
    
	
<li>1.2: <a href="#pg-8232a31fca98c70ecc5a3e512677c27a">ITLB</a></li>


    
    <ul>
        
  
  
  
  

  
    
    
	
<li>1.2.1: <a href="#pg-8c8ea31c8faf4aa9bfcdd9a6dd4a60b2">IO接口说明</a></li>


    
  
    
    
	
<li>1.2.2: <a href="#pg-f567a757741a110183ec410da59a031f">功能详述</a></li>


    
  
    
    
	
<li>1.2.3: <a href="#pg-805af6e38a4c1680746577e8e7b92b0b">关键信号说明</a></li>


    
  
    
    
	
<li>1.2.4: <a href="#pg-d3961dca1de0386eb884ba104bb9559e">环境配置</a></li>


    
  

    </ul>
    
  

    </ul>
    
  
    
    
	
<li>2: <a href="#pg-17b3abe13a72e58e8c003d9471432196">Backend</a></li>


    
    <ul>
        
  
  
  
  

  

    </ul>
    
  
    
    
	
<li>3: <a href="#pg-5e69934b02d245d218b0a12e7951955f">Mem Block</a></li>


    
    <ul>
        
  
  
  
  

  

    </ul>
    
  
    
    
	
<li>4: <a href="#pg-790523663d2f74755027f36c25d1c322">Misc</a></li>


    
    <ul>
        
  
  
  
  

  

    </ul>
    
  

    </ul>


<div class="content">
      
</div>
</div>


  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="">
    
	<h1 id="pg-f6da66656f78946ca5834eb79896448e">1 - Frontend</h1>
    
	<p>前端模块验证文档</p>

</div>



    
      
  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="">
    
	<h1 id="pg-29667896f8d34faad3302168726a92b6">1.1 - IFU</h1>
    
	<p><strong>本文档参考<a href="https://github.com/OpenXiangShan/XiangShan-Design-Doc/blob/master/docs/frontend/IFU/IFU.md">香山IFU设计文档</a>写成</strong></p>
<p>本文档撰写的内容截至[c670557]</p>
<p>请注意，本文档撰写的测试点仅供参考，如能补充更多测试点，最终获得的奖励可能更高！</p>
<h1 id="ifu说明文档"><strong>IFU说明文档</strong></h1>
<div class="ifu-ctx">
<h2 id="术语说明">术语说明</h2>
<table>
<thead>
<tr>
<th>缩写</th>
<th>全称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>RVC</td>
<td>RISC-V Compressed Instructions</td>
<td>RISC-V 手册&quot;C&quot;扩展规定的 16 位长度压缩指令</td>
</tr>
<tr>
<td>RVI</td>
<td>RISC-V Integer Instructions</td>
<td>RISC-V 手册规定的 32 位基本整型指令</td>
</tr>
<tr>
<td>IFU</td>
<td>Instruction Fetch Unit</td>
<td>取指令单元</td>
</tr>
<tr>
<td>FTQ</td>
<td>Fetch Target Queue</td>
<td>取指目标队列</td>
</tr>
<tr>
<td>ICache</td>
<td>L1 Instruction Cache</td>
<td>一级指令缓存</td>
</tr>
<tr>
<td>IBuffer</td>
<td>Instruction Buffer</td>
<td>指令缓冲</td>
</tr>
<tr>
<td>CFI</td>
<td>Control Flow Instruction</td>
<td>控制流指令</td>
</tr>
<tr>
<td>ITLB</td>
<td>Instruction Translation Lookaside Buffer</td>
<td>指令地址转译后备缓冲器</td>
</tr>
<tr>
<td>InstrUncache</td>
<td>Instruction Ucache Module</td>
<td>指令 MMIO 取指处理单元</td>
</tr>
</tbody>
</table>
<h2 id="整体框图">整体框图</h2>
<p>以下是IFU的架构简图：</p>
<p><img alt="framework" src="framework.jpg"></p>
<h2 id="流水级示意图">流水级示意图</h2>
<p>香山的IFU一共分为5个stage。</p>
<p>F0 stage：接收FTQ请求，同时告诉FTQ自己已经ready了，同时，FTQ也会通知ICache准备数据。此外，这一阶段还会接受重定向信息。</p>
<p>F1 stage：从FTQ请求中先计算出每个指令的pc，half_pc，并计算cut_ptr（这是后续将icache返回的指令码进行切分的依据）</p>
<p>F2 stage：从icache获取响应数据（缓存行）并校验，提取出异常信息（包括页错误、访问错误、mmio信息）；生成预测到的指令范围（但这并不是一个数字，而是一个用多位表示的bool数组，该位为1表示这一指令在预测块范围内）；从缓存行中，利用上一阶段求出的cut_ptr切分出17×2的初步指令码，最后进行预译码和指令扩展。</p>
<p>F3 stage：这一阶段主要是对译码阶段的结果进行预检查，对RVC指令进行扩展，以及MMIO状态下的处理逻辑，并向IBuffer写指令码和前端信息</p>
<p>WB（写回）stage：将预检查的结果写回FTQ。根据预检查结果判断是否进行内部冲刷。</p>
<p>以下是一张示意图：</p>
<p><img alt="stages" src="stages.svg"></p>
<h2 id="子模块列表">子模块列表</h2>
<table>
<thead>
<tr>
<th>子模块</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/01_predecode/">PreDecoder</a></td>
<td>预译码模块</td>
</tr>
<tr>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/02_f3predecoder/">F3Predecoder</a></td>
<td>F3阶段预译码模块</td>
</tr>
<tr>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/03_ifu_rvc_exp/">RVCExpander</a></td>
<td>RVC指令扩展模块</td>
</tr>
<tr>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/04_pred_checker/">PredChecker</a></td>
<td>预检查模块</td>
</tr>
<tr>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/05_frontend_trigger/">FrontendTrigger</a></td>
<td>前端断点模块</td>
</tr>
</tbody>
</table>
<mrs-functions>
<h2 id="ifu模块功能说明">IFU模块功能说明</h2>
<p>FTQ 将预测块请求分别发送到 ICache 和 IFU 模块，IFU 等到来自 ICache 返回至多两个缓存行的指令码后，进行切分产生取指令请求范围限定的初始指令码，并送到预译码器进行预译码下一拍根据预译码信息修正有效指令范围，同时进行指令码扩展并将指令码及其他信息发送给 IBuffer 模块。当 ICache 查询地址属性发现是 MMIO 地址空间时，IFU 需要将地址发送给 MMIO 处理单元取指令，这个时候处理器进入多周期顺序执行模式，IFU 阻塞流水线直到收到来自 ROB 的提交信号时，IFU 才允许下一个取指令请求的进行，同时 IFU 需要对跨页的 MMIO 地址空间 32 位指令做特殊处理（重发机制）。</p>
<h3 id="1-接收ftq取指令请求f0流水级">1. 接收FTQ取指令请求（F0流水级）</h3>
<p>​	在F0流水级，IFU接收来自FTQ以预测块为单位的取指令请求。请求内容包括预测块起始地址、起始地址所在cache line的下一个cache line开始地址、下一个预测块的起始地址、该预测块在FTQ里的队列指针、该预测块有无taken的CFI指令（控制流指令）和该taken的CFI指令在预测块里的位置以及请求控制信号（请求是否有效和IFU是否ready）。每个预测块最多包含32字节指令码，最多为16条指令。IFU需要置位ready驱动FTQ向ICache发送请求。</p>
<h4 id="11-f0流水级接收请求">1.1. F0流水级接收请求</h4>
<p>IFU应当能向FTQ报告自己已ready。</p>
<p>所以，对于这一测试点我们只需要在发送请求后检查和ftq相关的的ready情况即可。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1</td>
<td>IFU_RCV_REQ</td>
<td>READY</td>
<td>IFU接收FTQ请求后，设置ready</td>
</tr>
</tbody>
</table>
<h3 id="2-指令切分产生初始指令码f1f2流水级">2. 指令切分产生初始指令码（F1、F2流水级）</h3>
<p>F0流水级时，FTQ同时会向ICache发送取缓存行的指令。这是ICache在其S2流水级需要返回的，所以IFU在F2流水级才会得到ICache返回的缓存行。在此之前，IFU会在F1流水线先进行PC的计算，以及计算切分缓存行的指针。</p>
<p>进入F2流水级，IFU将会针对每个指令，取出对应的异常信息、物理地址、客户物理地址等。同时，根据FTQ的taken信息，IFU将会计算该预测块在无跳转和跳转发生情况下的有效指令范围。无跳转情况下的指令有效范围ftr_range即当前预测块从起始地址到下一个预测块的起始地址的差值。有跳转情况下的指令有效范围jump_range即当前预测块的起始地址到预测块中第一个跳转指令地址的差值。</p>
<p>最后，IFU需要从缓存行和上一流水级计算的指针，完成对17x2字节初始指令码的拼接。这里的拼接代码可能存在一些迷惑性</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span>  <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">f2_cache_response_data</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">fromICache</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">map</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">_</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">bits</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">data</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>  <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">f2_data_2_cacheline</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Cat</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">f2_cache_response_data</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">0</span><span style="color:#ce5c00;font-weight:bold">),</span> <span style="color:#000">f2_cache_response_data</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">0</span><span style="color:#ce5c00;font-weight:bold">))</span>
</span></span></code></pre></div><p>在调用cut之前，我们先是从ICache获取了缓存行（ICache返回的缓存行种类已经在ICache中进行了分类讨论，IFU中直接使用即可），然后将第0个缓存数据进行了拼接，
这一操作的原因来自于ICache中对数据的细粒度拆分：</p>
<p>fetch block可能跨缓存行，但是由于fetch block最大只有34B，如果将两个缓存行（2x64B）都传送给IFU则显得浪费，因此，fetch block的选择由ICache完成。</p>
<p>ICache返回给IFU的并不是直接的预测块，而是带有跨缓存行信息的64字节。</p>
<p>我们将每个缓存行分为8份，如下所示：</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-text" data-lang="text"><span style="display:flex;"><span>cacheline 0: |0-7|0-6|0-5|0-4|0-3|0-2|0-1|0-0|
</span></span><span style="display:flex;"><span>cacheline 1: |1-7|1-6|1-5|1-4|1-3|1-2|1-1|1-0|
</span></span></code></pre></div><p>如果fetch block的起始位置为0-1，则必定不跨缓存行。</p>
<p>如果fetch block的起始位置为0-6，那么fetch block的位置为0-6~1-2，此时传送的缓存行结构如下：</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-text" data-lang="text"><span style="display:flex;"><span>cacheline 0: |0-7|0-6|xx|xx|xx|1-2|1-1|1-0|
</span></span></code></pre></div><p>由此，只要将该缓存行复制一遍，即可获得拼接后的fetch block。</p>
<p>综上所述，对这两种情况，我们都只需要把返回的cacheline复制一份拼接在一起，从中间截取就可以拿到数据。</p>
<p>详细的信息可以参考<a href="https://github.com/OpenXiangShan/XiangShan-Design-Doc/blob/master/docs/frontend/ICache/ICache.md#dataarray-%E5%88%86-bank-%E7%9A%84%E4%BD%8E%E5%8A%9F%E8%80%97%E8%AE%BE%E8%AE%A1">ICache文档</a></p>
<h4 id="21-f1流水级计算信息和切分指针">2.1. F1流水级计算信息和切分指针</h4>
<p>F1流水级也会计算PC。</p>
<p>同时还需要生成17位的切分指针（也就是从拼接后的缓存行切出初始指令码的idx数组，在昆明湖架构中，计算方式为拼接00和startAddr[5:1]，
然后分别与0～16相加） 用于后续从缓存行提取初始指令码。</p>
<p>所以，首先我们需要检查F1流水级生成的PC的正确与否。如果可能，也需要检查一下切分指针的生成。</p>
<p>可以总结出以下的细分测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.1.1</td>
<td>IFU_F1_INFOS</td>
<td>PC</td>
<td>IFU接收FTQ请求后，在F1流水级生成PC</td>
</tr>
<tr>
<td>2.1.2</td>
<td>IFU_F1_INFOS</td>
<td>CUT_PTR</td>
<td>IFU接收FTQ请求后，在F1流水级生成后续切取缓存行的指针</td>
</tr>
</tbody>
</table>
<h4 id="22-f2流水级获取指令信息">2.2. F2流水级获取指令信息</h4>
<p>包括获取异常信息、物理地址、客户物理地址、是否在MMIO空间等。</p>
<p>获取异常信息之后，还需要计算异常向量。ICache会为每个缓存行返回一个异常类型，只需要计算每个指令pc属于哪个缓存行，
然后将对应缓存行的异常类型赋给该位置即可。</p>
<p>所以，只需要分别检查几种指令信息即可。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.2.1</td>
<td>IFU_F2_INFOS</td>
<td>EXCP_VEC</td>
<td>IFU接收ICache内容后，会根据ICache的结果生成属于每个指令的异常向量</td>
</tr>
<tr>
<td>2.2.2</td>
<td>IFU_F2_INFOS</td>
<td>PADDR</td>
<td>IFU接收ICache内容后，会根据ICache的结果生成属于每个端口的物理地址。</td>
</tr>
<tr>
<td>2.2.3</td>
<td>IFU_F2_INFOS</td>
<td>GPADDR</td>
<td>IFU接收ICache内容后，会根据ICache的结果生成0号端口的客户物理地址。</td>
</tr>
<tr>
<td>2.2.4</td>
<td>IFU_F2_INFOS</td>
<td>MMIO</td>
<td>IFU接收ICache内容后，会根据ICache的结果判断当前取指请求是否属于MMIO空间。</td>
</tr>
</tbody>
</table>
<h4 id="23-f2流水级计算预测块有效指令范围">2.3. F2流水级计算预测块有效指令范围</h4>
<p>指令有效范围包括两种，无跳转和有跳转的</p>
<p>无跳转的指令有效范围为当前预测块从起始地址到下一个预测块的起始地址的所有指令。</p>
<p>有跳转的指令有效范围jump_range为当前预测块的起始地址到预测块中第一个跳转指令地址（包含第一个跳转指令地址）之间的所有指令。</p>
<p>最终的指令有效范围是两者相与的结果。</p>
<p>我们需要分别对两种有效范围进行检查，再检查最终结果。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.3.1</td>
<td>IFU_INSTR_VALID_RANGE</td>
<td>NORMAL</td>
<td>IFU根据FTQ请求，计算无跳转指令有效范围</td>
</tr>
<tr>
<td>2.3.2</td>
<td>IFU_INSTR_VALID_RANGE</td>
<td>JUMP</td>
<td>IFU根据FTQ请求，计算跳转指令有效范围</td>
</tr>
<tr>
<td>2.3.3</td>
<td>IFU_INSTR_VALID_RANGE</td>
<td>FINAL</td>
<td>IFU综合两类指令有效范围，生成最终指令有效范围</td>
</tr>
</tbody>
</table>
<h4 id="24-提取初始指令码">2.4. 提取初始指令码</h4>
<p>IFU需要将ICache返回的缓存行复制一份并拼接。然后利用上一流水级计算的idx数组，从缓存行提取17x2字节的初始指令码。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.4</td>
<td>IFU_INSTR_CUT</td>
<td>CUT</td>
<td>IFU根据上一流水级的切取指针，从缓存行提取初始指令码。</td>
</tr>
</tbody>
</table>
<h3 id="3-预译码f2流水级主要由predecode模块完成">3. 预译码（F2流水级，主要由PreDecode模块完成）</h3>
<p>在F2流水级，我们需要将上一步完成切分的指令码交给PreDecode子模块,他的作用主要有二：</p>
<p>其一是生成预译码信息，包括该指令是否是有效指令的开始、是否是RVC指令、是否是CFI指令、CFI指令类型（branch/jal/jalr/call/ret）、CFI指令的目标地址计算偏移等。输出的预译码信息中brType域的编码如下:</p>
<table>
<thead>
<tr>
<th>CFI指令类型</th>
<th>brType类型编码</th>
</tr>
</thead>
<tbody>
<tr>
<td>非CFI</td>
<td>00</td>
</tr>
<tr>
<td>branch指令</td>
<td>01</td>
</tr>
<tr>
<td>jal指令</td>
<td>10</td>
</tr>
<tr>
<td>jalr指令</td>
<td>11</td>
</tr>
</tbody>
</table>
<p>（<strong><a id="brtype">brType类型一览</a></strong>）</p>
<p>其二是将初始指令码两两组合之后，得到16x4字节的指令码（从起始地址开始，2字节做地址递增，地址开始的4字节作为一条32位初始指令码）。</p>
<p>此外，预译码阶段还需要分类讨论，得出两种指令有效向量（起始指令是不是RVI指令的后半部分），并交给IFU进行判断选择，可以参阅后面的<a href="#kyck_32">跨预测块32位指令</a>处理部分</p>
<p>其他功能和详细内容（比如怎么判断RET和CALL指令等）参见<a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/01_predecode/">PreDecode</a>和<a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/02_f3predecoder/">F3Predecoder</a>子模块的描述。</p>
<h4 id="31-指令码拼接">3.1. 指令码拼接</h4>
<p>对于上一功能中生成的指令序列，应当拼接成为16x4的指令码序列。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>3.1.1</td>
<td>IFU_PREDECODE</td>
<td>CONCAT</td>
<td>将生成的指令序列拼接成为16x4的指令码序列</td>
</tr>
</tbody>
</table>
<h4 id="32-判定rvc指令">3.2. 判定RVC指令</h4>
<p>PreDecode功能需要判断一条指令是否为RVC指令</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>3.2.1</td>
<td>IFU_PREDECODE_RVC</td>
<td>RVC</td>
<td>传入RVC指令，应该判断为RVC</td>
</tr>
<tr>
<td>3.2.2</td>
<td>IFU_PREDECODE_RVC</td>
<td>RVI</td>
<td>传入RVI指令，不应判断为RVC</td>
</tr>
</tbody>
</table>
<h4 id="33-计算跳转偏移">3.3. 计算跳转偏移</h4>
<p>预译码阶段需要对BR和J类型的跳转指令偏移进行计算。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>3.3.1</td>
<td>IFU_PREDECODE_JMP_TGT</td>
<td>RVC_J</td>
<td>对传入RVC扩展的J指令，检查计算的偏移</td>
</tr>
<tr>
<td>3.3.2</td>
<td>IFU_PREDECODE_JMP_TGT</td>
<td>RVI_J</td>
<td>对传入RVI扩展的J指令，检查计算的偏移</td>
</tr>
<tr>
<td>3.3.3</td>
<td>IFU_PREDECODE_JMP_TGT</td>
<td>RVC_BR</td>
<td>对传入RVC扩展的BR指令，检查计算的偏移</td>
</tr>
<tr>
<td>3.3.4</td>
<td>IFU_PREDECODE_JMP_TGT</td>
<td>RVI_BR</td>
<td>对传入RVI扩展的BR指令，检查计算的偏移</td>
</tr>
</tbody>
</table>
<h4 id="34-判定cfi指令类型">3.4. 判定CFI指令类型</h4>
<p>预译码阶段需要对CFI指令的类型进行判断，一共有四种判断结果：非CFI指令、BR指令、JAL指令、JALR指令</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>3.4.1</td>
<td>IFU_PREDECODE_CFI_TYPE</td>
<td>NON_CFI</td>
<td>对传入的非CFI指令（包括RVC.EBREAK），应该判定为类型0</td>
</tr>
<tr>
<td>3.4.2</td>
<td>IFU_PREDECODE_CFI_TYPE</td>
<td>BR</td>
<td>对传入的BR指令，应该判定为类型1</td>
</tr>
<tr>
<td>3.4.3</td>
<td>IFU_PREDECODE_CFI_TYPE</td>
<td>JAL</td>
<td>对传入的JAL指令，应该判定为类型2</td>
</tr>
<tr>
<td>3.4.4</td>
<td>IFU_PREDECODE_CFI_TYPE</td>
<td>JALR</td>
<td>对传入的JALR指令，应该判定为类型3</td>
</tr>
</tbody>
</table>
<h4 id="35-判定ret和call">3.5. 判定RET和CALL</h4>
<p>预译码阶段需要判断一条指令是否为ret或者call指令，具体请参阅<a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/02_f3predecoder/#retcall判定">F3Predecoder文档</a></p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>3.5.1</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>NON_CFI_BR</td>
<td>对传入的非CFI和BR指令，都不应判定为call或者ret</td>
</tr>
<tr>
<td>3.5.2.1.1</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JAL_CALL</td>
<td>对传入的RVI.JAL指令，当rd设置为1或5，应当判定该指令为call</td>
</tr>
<tr>
<td>3.5.2.1.2</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JAL_NOP</td>
<td>对传入的RVI.JAL指令，当rd设置为1和5之外的值，不应当判定该指令为call或ret</td>
</tr>
<tr>
<td>3.5.2.2</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVC_JAL_NOP</td>
<td>对传入的RVC.JAL指令，无论什么情况都不能判定为call或ret</td>
</tr>
<tr>
<td>3.5.3.1.1</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JALR_CALL</td>
<td>传入RVI.JALR指令，并且rd为1或5，无论其他取值，都应判定为call</td>
</tr>
<tr>
<td>3.5.3.1.2</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JALR_RET</td>
<td>传入RVI.JALR指令，rd不为1和5，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>3.5.3.1.3</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JALR_NOP</td>
<td>对传入的JALR指令，若rd和rs均不为link，则不应判定为ret和call</td>
</tr>
<tr>
<td>3.5.3.2.1</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVC_JALR_CALL</td>
<td>传入RVC.JALR指令，必定为call</td>
</tr>
<tr>
<td>3.5.3.2.2.1</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVC_JR_RET</td>
<td>传入RVC.JR指令，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>3.5.3.2.2.2</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVC_JR_NOP</td>
<td>传入RVC.JR指令，rs不为1或5，不应判定为ret</td>
</tr>
</tbody>
</table>
<h4 id="36-计算指令有效开始向量">3.6. 计算指令有效开始向量</h4>
<p>预译码阶段需要根据两种情况计算有效指令开始向量，IFU top需要对有效指令开始向量进行选择。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>3.6.1</td>
<td>IFU_PREDECODE_VALID_STARTS</td>
<td>LAST_IS_END</td>
<td>上一预测块的最后2字节恰为RVC指令或RVI指令的后半部分，按第一位为True推导有效开始向量</td>
</tr>
<tr>
<td>3.6.2</td>
<td>IFU_PREDECODE_VALID_STARTS</td>
<td>LAST_NOT_END</td>
<td>上一预测块的最后2字节上一预测块的最后2字节为RVI指令的前半部分，按第一位为False推导有效开始向量</td>
</tr>
</tbody>
</table>
<h3 id="4-指令扩展f3流水级">4. 指令扩展（F3流水级）</h3>
<p>这一部分将从PreDecode返回的16条指令码分别送交指令扩展器（RVCExpander）进行32位指令扩展（RVI保持不变， RVC指令根据手册的规定进行扩充）。</p>
<p>但是，如果RVC指令非法，需要向IBuffer写入原始指令码。</p>
<h4 id="41-指令扩展和检错">4.1. 指令扩展和检错</h4>
<p>指令扩展阶段需要分RVC和RVI指令进行考虑，其中RVC指令需要判断合法与否。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>4.1.1</td>
<td>IFU_RVC_EXPAND</td>
<td>VALID_RVC</td>
<td>对合法RVC指令，写扩展后的指令码，判断结果为合法指令</td>
</tr>
<tr>
<td>4.1.2</td>
<td>IFU_RVC_EXPAND</td>
<td>INVALID_RVC</td>
<td>对非法RVC指令，写原始指令码，判断结果为非法指令</td>
</tr>
<tr>
<td>4.1.3</td>
<td>IFU_RVC_EXPAND</td>
<td>RVI</td>
<td>RVI指令直接写入原始指令即可，判断结果为合法指令</td>
</tr>
</tbody>
</table>
<h3 id="5-预测错误预检查f3流水级主要由prechecker子模块完成">5. 预测错误预检查（F3流水级，主要由PreChecker子模块完成）</h3>
<p>这一功能是为了将一些不依赖于执行结果的预测错误在早期就发现出来。这一阶段检查五类错误：</p>
<p><strong>jal类型错误</strong>：预测块的范围内有jal指令，但是预测器没有对这条指令预测跳转；</p>
<p><strong>ret类型错误</strong>：预测块的范围内有ret指令，但是预测器没有对这条指令预测跳转；</p>
<p><strong>jalr类型错误</strong>：预测块的范围内有jalr指令，但是预测器没有对这条指令预测跳转；</p>
<p><strong>无效指令预测错误</strong>：预测器对一条无效的指令（不在预测块范围/是一条32位指令中间）进行了预测；</p>
<p><strong>非CFI指令预测错误</strong>：预测器对一条有效但是不是CFI的指令进行了预测；</p>
<p><strong>转移目标地址错误</strong>：预测器给出的转移目标地址不正确。</p>
<p>在预检查的最后将会修正之前预测的各个指令的跳转情况。同时，如果存在jal或者ret类型预测错误，还将修正fixedRange——这是指令有效范围向量，可以看作一个bool数组，其中某一位为1也就是对应的指令在这一范围内。</p>
<p>这一部分的功能点和<a href="./04_predchecker.md">PredChecker</a>子模块的功能点相同。</p>
<h3 id="51-bpu预测信息的jal预测错误检查">5.1. BPU预测信息的JAL预测错误检查</h3>
<p>PredChecker会对传入的预测块进行JAL预测错误预检查并修正指令有效范围向量和预测的跳转指令。</p>
<p>对这一模块的测试，我们分为两部分：正确的输入是否会误检和确有JAL检测错误的预测块输入能否检出。</p>
<p>对此，我们设计如下的测试点:</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.1.1.1</td>
<td>IFU_PRECHECK_JAL_MISS</td>
<td>NOP</td>
<td>预测块中没有JAL指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报JAL预测错误。</td>
</tr>
<tr>
<td>5.1.2.1</td>
<td>IFU_PRECHECK_JAL_MISS</td>
<td>CORRECT</td>
<td>预测块中有JAL指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报JAL预测错误。</td>
</tr>
<tr>
<td>5.1.2.1</td>
<td>IFU_PRECHECK_JAL_CHECK</td>
<td>NO_SEL</td>
<td>预测块中存在JAL指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出JAL预测错误。</td>
</tr>
<tr>
<td>5.1.2.2</td>
<td>IFU_PRECHECK_JAL_CHECK</td>
<td>SEL_LATE</td>
<td>预测块中存在JAL指令，但是BPU预测信息取的跳转指令在第一条JAL指令之后，检查PredChecker是否能检测出JAL预测错误。</td>
</tr>
</tbody>
</table>
<h3 id="52-bpu预测信息的ret预测错误检查">5.2. BPU预测信息的RET预测错误检查</h3>
<p>PredChecker会对传入的预测块进行RET预测错误预检查并修正指令有效范围向量和新的预测结果。</p>
<p>和JAL预测错误类似，我们也按照误检和正检来构造。</p>
<p>为此，我们设计如下的测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.2.1.1</td>
<td>IFU_PRECHECK_RET_MISS</td>
<td>NOP</td>
<td>预测块中没有RET指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报RET预测错误。</td>
</tr>
<tr>
<td>5.2.2.1</td>
<td>IFU_PRECHECK_RET_MISS</td>
<td>CORRECT</td>
<td>预测块中有RET指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报RET预测错误。</td>
</tr>
<tr>
<td>5.2.2.1</td>
<td>IFU_PRECHECK_RET_CHECK</td>
<td>NO_SEL</td>
<td>预测块中存在RET指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>5.2.2.2</td>
<td>IFU_PRECHECK_RET_CHECK</td>
<td>SEL_LATE</td>
<td>预测块中存在RET指令，但是BPU预测信息取的跳转指令在第一条RET指令之后，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
</tbody>
</table>
<h3 id="53-bpu预测信息的jalr预测错误检查">5.3. BPU预测信息的JALR预测错误检查</h3>
<p>PredChecker会对传入的预测块进行JALR预测错误预检查并修正指令有效范围向量和新的预测结果。</p>
<p>和JAL/RET预测错误类似，我们也按照误检和正检来构造。</p>
<p>为此，我们设计如下的测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.3.2.2</td>
<td>IFU_PRECHECK_JALR_MISS</td>
<td>NOP</td>
<td>预测块中没有JALR指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报JALR预测错误。</td>
</tr>
<tr>
<td>5.3.2.2</td>
<td>IFU_PRECHECK_JALR_MISS</td>
<td>CORRECT</td>
<td>预测块中有JALR指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报JALR预测错误。</td>
</tr>
<tr>
<td>5.3.2.2</td>
<td>IFU_PRECHECK_JALR_CHECK</td>
<td>NO_SEL</td>
<td>预测块中存在JALR指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>5.3.2.2</td>
<td>IFU_PRECHECK_JALR_CHECK</td>
<td>SEL_LATE</td>
<td>预测块中存在JALR指令，但是BPU预测信息取的跳转指令在第一条JALR指令之后，检查PredChecker是否能检测出JALR预测错误。</td>
</tr>
</tbody>
</table>
<h3 id="54-更新指令有效范围向量和预测跳转的指令">5.4. 更新指令有效范围向量和预测跳转的指令</h3>
<p>PredChecker在检查出Jal/Ret/Jalr指令预测错误时，需要重新生成指令有效范围向量，
有效范围截取到Jal/Ret/Jalr指令的位置，之后的bit全部置为0。
同时，还需要根据每条指令的预译码信息和BPU的预测信息修复预测跳转的结果。</p>
<p>所以，根据功能要求，我们可以划分出三类情况，分别是预测的有效范围和取用的跳转指令正确的情况，
由于RET和JAL预测错误引起的有效范围偏大和错判非跳转指令和无效指令引起的有效范围偏小。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.4.1</td>
<td>IFU_PREDCHECK_FIX</td>
<td>NOP</td>
<td>不存在任何错误的情况下，PredChecker应当保留之前的预测结果。</td>
</tr>
<tr>
<td>5.4.2</td>
<td>IFU_PREDCHECK_FIX</td>
<td>BIGGER_FIX</td>
<td>如果检测到了JAL、RET、JALR类的预测错误，PredChecker应该将有效指令的范围修正为预测块开始至第一条跳转指令。同时，应该将预测跳转的指令位置修正为预测块中的第一条跳转指令。</td>
</tr>
<tr>
<td>5.4.3</td>
<td>IFU_PREDCHECK_FIX</td>
<td>SMALLER_NOP</td>
<td>如果出现了非控制流指令和无效指令的误预测，不应该将预测跳转的指令重新修正到预测块中第一条跳转指令（也即不能扩大范围），因为后续会直接冲刷并重新从重定向的位置取指令，如果这里修正的话，会导致下一预测块传入重复的指令</td>
</tr>
</tbody>
</table>
<h3 id="55-非cfi预测错误检查">5.5. 非CFI预测错误检查</h3>
<p>非CFI预测错误的条件是被预测跳转的指令根据预译码信息显示不是一条CFI指令。</p>
<p>要检验这一功能，我们仍然按误检和正确检验来设计测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.5.1.1</td>
<td>IFU_PREDCHECK_NON_CFI_MISS</td>
<td>NOP</td>
<td>构造不存在CFI指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检非CFI预测错误</td>
</tr>
<tr>
<td>5.5.1.2</td>
<td>IFU_PREDCHECK_NON_CFI_MISS</td>
<td>CORRECT</td>
<td>构造存在CFI指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检非CFI预测错误</td>
</tr>
<tr>
<td>5.5.2</td>
<td>IFU_PREDCHECK_NON_CFI_CHECK</td>
<td>ERROR</td>
<td>构造不存在CFI指令但是预测了跳转的预测信息作为输入，测试PredChecker是否能检查出非CFI预测错误</td>
</tr>
</tbody>
</table>
<h3 id="56-无效指令预测错误检查">5.6. 无效指令预测错误检查</h3>
<p>目标地址预测错误的条件是，被预测的是一条有效的jal或者branch指令，
同时预测的跳转目标地址和由指令码计算得到的跳转目标不一致。</p>
<p>和先前的思路一样，我们仍然按误检和检出两类组织测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.6.1.1</td>
<td>IFU_PREDCHECK_INVALID_MISS</td>
<td>NOP</td>
<td>构造不存在跳转指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>5.6.1.2</td>
<td>IFU_PREDCHECK_INVALID_MISS</td>
<td>INVALID_JMP</td>
<td>构造存在无效跳转指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>5.6.1.3</td>
<td>IFU_PREDCHECK_INVALID_MISS</td>
<td>CORRECT</td>
<td>构造存在有效跳转指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>5.6.2</td>
<td>IFU_PREDCHECK_INVALID_MISS</td>
<td>ERROR</td>
<td>构造无效指令但是预测了跳转的预测信息作为输入，测试PredChecker是否能检查出无效指令预测错误</td>
</tr>
</tbody>
</table>
<h3 id="57-目标地址预测错误检查">5.7. 目标地址预测错误检查</h3>
<p>无效指令预测错误的条件是被预测的指令的位置根据预译码信息中的指令有效向量显示不是一条有效指令的开始。</p>
<p>要检验这一功能，我们按照误检和正确检测来设计测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.7.1.1</td>
<td>IFU_PREDCHECK_TARGET_MISS</td>
<td>NOP</td>
<td>构造不存在跳转指令并且未预测跳转的预测信息作输入，测试PredChecker是否会错检目标地址预测错误</td>
</tr>
<tr>
<td>5.7.1.2</td>
<td>IFU_PREDCHECK_TARGET_MISS</td>
<td>CORRECT</td>
<td>构造存在有效跳转指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检目标地址预测错误</td>
</tr>
<tr>
<td>5.7.2</td>
<td>IFU_PREDCHECK_TARGET_CHECK</td>
<td>ERROR</td>
<td>构造存在有效跳转指令的预测块和预测跳转但跳转目标计算错误的预测信息作为输入，测试PredChecker能否检出目标地址预测错误</td>
</tr>
</tbody>
</table>
<h3 id="58-生成跳转和顺序目标">5.8. 生成跳转和顺序目标</h3>
<p>PredChecker还需要负责生成跳转和顺序目标。</p>
<p>我们通过随机生成译码信息进行测试</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.8.1</td>
<td>IFU_PREDCHECK_TARGETS</td>
<td>TARGETS</td>
<td>随机提供译码信息，检测生成的跳转目标和顺序目标。</td>
</tr>
</tbody>
</table>
<h3 id="6-前端重定向wb阶段">6. 前端重定向（WB阶段）</h3>
<p>如果在预测错误预检查的部分发现了上述的6类错误，那么需要在写回阶段产生一个前端重定向将F3以外的流水级进行冲刷，
从而让BPU能够从正确路径重新开始预测。</p>
<p>还有一种情况下需要冲刷流水线。在下一节中，如果误判了当前预测块的最后2B为RVI指令的上半部分，则也需要冲刷当前预测块F3之前的流水级。</p>
<h4 id="61-预测错误重定向">6.1. 预测错误重定向</h4>
<p>如果发现了预检阶段检出的错误，则需要产生前端重定向，将F3以外的流水级冲刷</p>
<p>只需要构造有预测错误的预测请求，检查冲刷情况即可。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>6.1.1</td>
<td>IFU_REDIRECT</td>
<td>JAL</td>
<td>预测请求中存在JAL预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.2</td>
<td>IFU_REDIRECT</td>
<td>RET</td>
<td>预测请求中存在RET预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.3</td>
<td>IFU_REDIRECT</td>
<td>JALR</td>
<td>预测请求中存在JALR预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.4</td>
<td>IFU_REDIRECT</td>
<td>NON_CFI</td>
<td>预测请求中存在非CFI预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.5</td>
<td>IFU_REDIRECT</td>
<td>INVALID</td>
<td>预测请求中存在无效指令预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.6</td>
<td>IFU_REDIRECT</td>
<td>TARGET_FAULT</td>
<td>预测请求中存在跳转目标错误，需要冲刷流水线</td>
</tr>
</tbody>
</table>
<h3 id="7-跨预测块32位指令处理a-idkyck_32a">7. 跨预测块32位指令处理<a id="kyck_32"></a></h3>
<p>因为预测块的长度有限制，因此存在一条RVI指令前后两字节分别在两个预测块的情况。IFU首先在第一个预测块里检查最后2字节是不是一条RVI指令的开始，如果是并且该预测块没有跳转，那么就设置一个标识寄存器f3_lastHalf_valid，告诉接下来的预测块含有后半条指令。在F2预译码时，会产生两种不同的指令有效向量：</p>
<ul>
<li>
<p>预测块起始地址开始即为一条指令的开始，以这种方式根据后续指令是RVC还是RVI产生指令有效向量</p>
</li>
<li>
<p>预测块起始地址是一条RVI指令的中间，以起始地址 + 2位一条指令的开始产生有效向量</p>
</li>
</ul>
<p>在F3，根据是否有跨预测块RVI标识来决定选用哪种作为最终的指令有效向量，如果f3_lastHalf_valid为高则选择后一种（即这个预测块第一个2字节不是指令的开始）。IFU所做的处理只是把这条指令算在第一个预测块里，而把第二个预测块的起始地址位置的2字节通过改变指令有效向量来无效掉。</p>
<h4 id="71-跨预测块32位指令处理">7.1. 跨预测块32位指令处理</h4>
<p>如果发现当前预测块的最后两个字节是一条RVI指令的开始，则设置一个标识f3_lastHalf_valid，告诉接下来的预测块含有后半条指令。</p>
<p>我们没有办法直接观察到这个标识，但是可以通过下一预测块来判定：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>7.1.1</td>
<td>IFU_CROSS_BLOCK</td>
<td>NORMAL</td>
<td>连续传入两个预测块，其中有一条32位指令跨两个预测块，后一个预测块的指令开始向量的首位应该为False</td>
</tr>
</tbody>
</table>
<h4 id="72-跨预测块指令误判">7.2. 跨预测块指令误判</h4>
<p>但是，如果这一判断出现问题（比如当前预测块存在跳转），则需要进行流水线冲刷。</p>
<p>这一功能需要PredChecker子模块“配合”（仅仅通过外部IO的修改很难触发这个防御机制），实现起来比较麻烦，但是还是列举一个测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>7.2.1</td>
<td>IFU_CROSS_BLOCK</td>
<td>ERROR</td>
<td>当IFU根据PredChecker修复的指令有效范围错判了跨预测块指令时，需要将F3以外的流水级全部冲刷</td>
</tr>
</tbody>
</table>
<h3 id="8-将指令码和前端信息送入ibufferf3流水级">8. 将指令码和前端信息送入IBuffer（F3流水级）</h3>
<p>F3流水级最终得到经过扩展的32位指令码（或者对于非法指令直接传递原始指令码），以及16条指令中每条指令的例外信息、
预译码信息、FTQ队列中的指针位置、其他后端需要的信息（比如经过折叠的PC）等。IFU除了常规的valid-ready控制信号外，
还会给IBuffer两个特殊的信号：一个是16位的io_toIbuffer_bits_valid（因为我们最后组合出来的指令也是16条，
所以这里每一位刚好也对应一个指令的状态，为1说明是一条指令的开始，为0则是说明是一条指令的中间），标识预测块里有效的指令。
另一个是16位的io_toIbuffer_bits_enqEnable，这个在io_toIbuffer_bits_valid的基础上与上了被修正过的预测块的指令范围fixedRange。
enqEnable为1表示这个2字节指令码是一条指令的开始且在预测块表示的指令范围内。</p>
<p>除此之外，异常信息也需要写给IBuffer。</p>
<p>注意一个特例：当且仅当发生guest page fault时，后端需要gpaddr信息，为了节省面积，gpaddr不走正常通路进入ibuffer，
而是随ftqPtr被发送到gpaMem，后端需要时从gpaMem读出。IFU需要保证gpf发生时通向gpaMem的valid拉高、gpaddr正确。</p>
<h4 id="81-传送指令码和前端信息">8.1. 传送指令码和前端信息</h4>
<p>传送给IBuffer的信息包括：经过扩展的32位指令码、16条指令中每条指令的例外信息、预译码信息、FTQ队列中的指针位置、其他后端需要的信息（经过折叠的PC）、
io_toIbuffer_bits_valid（表示指令是否是一条指令的开始）、io_toIbuffer_bits_enqEnable（前者与上被修正过的预测块指令范围，
从而还能表示指令是否在预测块表示的指令范围内）。</p>
<p>这里要做的只是确认这些信息是否正确传递</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>8.1.1</td>
<td>IFU_TO_IBUFFER</td>
<td>INSTRS</td>
<td>IFU向IBuffer传送扩展后的指令码</td>
</tr>
<tr>
<td>8.1.2</td>
<td>IFU_TO_IBUFFER</td>
<td>EXCP</td>
<td>IFU向IBuffer传送每个指令的异常信息</td>
</tr>
<tr>
<td>8.1.3</td>
<td>IFU_TO_IBUFFER</td>
<td>PD_INFO</td>
<td>IFU向IBuffer传递每个指令的预译码信息</td>
</tr>
<tr>
<td>8.1.4</td>
<td>IFU_TO_IBUFFER</td>
<td>FTQ_PTR</td>
<td>IFU向IBuffer传送FTQ预测块的指针</td>
</tr>
<tr>
<td>8.1.5</td>
<td>IFU_TO_IBUFFER</td>
<td>FOLD_PC</td>
<td>IFU向IBuffer传送折叠的PC</td>
</tr>
<tr>
<td>8.1.6</td>
<td>IFU_TO_IBUFFER</td>
<td>VALID_STARTS</td>
<td>IFU向IBuffer传送表示指令有效和指令是否为指令开始的向量</td>
</tr>
</tbody>
</table>
<h4 id="功能点82-客户页错误传送gpaddr信息">功能点8.2. 客户页错误传送gpaddr信息</h4>
<p>当且仅当发生guest page fault时，后端需要gpaddr信息，为了节省面积，gpaddr不走正常通路进入ibuffer，
而是随ftqPtr被发送到gpaMem，后端需要时从gpaMem读出。IFU需要保证gpf发生时通向gpaMem的valid拉高、gpaddr正确，同时还要传递预测块的ftqIdx（通过waddr传入）。</p>
<p>这里我们只需要确保在客户页错误发生时通向gpaMem的valid为高，且gpaddr正确填入。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>8.2.1</td>
<td>IFU_TO_GPAMEM</td>
<td>GPADDR</td>
<td>客户页错误发生时，IFU应将gpaMem的valid拉高且填入gpaddr</td>
</tr>
</tbody>
</table>
<h3 id="9-分支预测overriding冲刷流水线">9. 分支预测overriding冲刷流水线</h3>
<p>当FTQ内未缓存足够预测块时，IFU可能直接使用简单分支预测器提供的预测地址进行取指，这种情况下，当精确预测器发现简单预测器错误时，需要通知IFU取消正在进行的取指请求。具体而言，当BPU的S2流水级和S3流水级发现错误时，需要冲刷且仅冲刷IFU的F0流水级（参见香山的提交<a href="https://github.com/OpenXiangShan/XiangShan/commit/6f9d483270d76b59c45187bb0889ae8a74ac7dc2">#6f9d483</a>）。</p>
<p>IFU在收到BPU发送的冲刷请求时，会将F0流水级上取指请求的指针与BPU发送的冲刷请求的指针进行比较，若冲刷的指针在取指的指针之前，说明当前取指请求在错误的执行路径上，需要进行流水线冲刷；反之，IFU可以忽略BPU发送的这一冲刷请求。此外，比较的时候还需要注意flag的情况，flag是一个指示队列循环的指针，flag不同即在不同的“圈”上，此时反而是idx的值更小，ftqIdx才会更大。</p>
<h4 id="91-核验指针">9.1 核验指针</h4>
<p>IFU收到BPU冲刷请求后，会将F0/F1流水级上取指令请求的指针比较，冲刷的指针在取指之前，即当前取指令请求在错误的执行路径上，才需要
冲刷IFU。</p>
<p>我们仍然需要从两个方向校验这个功能，即当冲刷指针在取指令的指针之前时，IFU能够对流水线进行冲刷。
然而，当冲刷指令在取指令的指针之后时，则不能对流水线进行冲刷。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>9.1.1</td>
<td>IFU_OVERRIDE_FLUSH_CHECK</td>
<td>BEFORE</td>
<td>当冲刷指针在取指令的指针之前时，IFU能够对流水线进行冲刷。</td>
</tr>
<tr>
<td>9.1.2</td>
<td>IFU_OVERRIDE_FLUSH_CHECK</td>
<td>NOT_BEFORE</td>
<td>当冲刷指令在取指令的指针相同或之后时，IFU不能对流水线进行冲刷。</td>
</tr>
</tbody>
</table>
<h4 id="92-bpu-s2s3流水级发现错误">9.2 BPU S2/S3流水级发现错误</h4>
<p>BPU的S2和S3流水级发现错误时，需冲刷IFU的F0流水级。故设计下列检查点</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>9.2.1</td>
<td>IFU_OVERRIDE_FLUSH</td>
<td>S2</td>
<td>当BPU的S2流水级出现错误，并且当前取指指针在错误执行路径上时，需要对IFU的F0流水级进行冲刷</td>
</tr>
<tr>
<td>9.2.2</td>
<td>IFU_OVERRIDE_FLUSH</td>
<td>S3</td>
<td>当BPU的S3流水级出现错误，并且当前取指指针在错误执行路径上时，需要对IFU的F0流水级进行冲刷</td>
</tr>
</tbody>
</table>
<h3 id="10-指令信息和误预测信息写回ftqwb阶段">10. 指令信息和误预测信息写回FTQ（WB阶段）</h3>
<p>在F3的下一级WB级，IFU将指令PC、预译码信息、错误预测指令的位置、正确的跳转地址以及预测块的正确指令范围等信息写回FTQ，同时传递该预测块的FTQ指针用以区分不同请求。</p>
<p>同时，正如前面提到的，IFU检测到预测错误时会进行前端冲刷，同样地，FTQ也需要据此进行冲刷，因此，这也是IFU写回错误信息的意义——可以辅助FTQ判断是否冲刷流水线。</p>
<h4 id="101-写回指令信息和误预测信息">10.1 写回指令信息和误预测信息</h4>
<p>将指令PC、预译码信息、错误预测指令的位置、正确的跳转地址以及预测块的正确指令范围等信息写回FTQ，并传递该预测块的FTQ指针。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>10.1.1</td>
<td>IFU_WB_FTQ</td>
<td>PCS</td>
<td>IFU的WB流水级，需要向FTQ写回指令PC</td>
</tr>
<tr>
<td>10.1.2</td>
<td>IFU_WB_FTQ</td>
<td>PD_INFO</td>
<td>IFU的WB流水级，需要向FTQ写回每个指令的预译码信息</td>
</tr>
<tr>
<td>10.1.3</td>
<td>IFU_WB_FTQ</td>
<td>ERR_POS</td>
<td>IFU的WB流水级，需要向FTQ写回BPU错误预测的指令位置</td>
</tr>
<tr>
<td>10.1.4</td>
<td>IFU_WB_FTQ</td>
<td>TARGET</td>
<td>IFU的WB流水级，需要向FTQ写回该预测块的正确跳转地址</td>
</tr>
<tr>
<td>10.1.5</td>
<td>IFU_WB_FTQ</td>
<td>RANGE</td>
<td>IFU的WB流水级，需要向FTQ写回预测块的正确指令范围</td>
</tr>
<tr>
<td>10.1.6</td>
<td>IFU_WB_FTQ</td>
<td>FTQ_PTR</td>
<td>IFU的WB流水级，需要向FTQ传递预测块的FTQ指针</td>
</tr>
</tbody>
</table>
<h3 id="11-mmio处理逻辑">11. MMIO处理逻辑</h3>
<p>在处理器上电复位时，内存还没有准备好，此时需要从Flash中取指令执行。
这种情况下需要IFU向MMIO总线发送宽度为64位的请求从flash地址空间取指令执行。同时IFU禁止对MMIO总线的推测执行，即IFU需要等到每一条指令执行完成得到准确的下一条指令地址之后才继续向总线发送请求。</p>
<p>这之后，根据FTQ中的指令地址，决定是否MMIO取指令。</p>
<p><img alt="mmio_states" src="f3_mmio_fsm.svg"></p>
<ol>
<li>状态机默认在 <code>m_idle</code> 状态，若 F3 流水级是 MMIO 取指令请求，且此前没有发生异常，状态机进入 <code>m_waitLastCmt</code> 状态。</li>
<li>（<code>m_waitLastCmt</code>）IFU 通过 mmioCommitRead 端口到 FTQ 查询，IF3 预测块之前的指令是否都已提交，如果没有提交则阻塞等待前面的指令都提交完<sup id="fnref:1"><a href="#fn:1" class="footnote-ref" role="doc-noteref">1</a></sup>。</li>
<li>（<code>m_sendReq</code>）将请求发送到 InstrUncache 模块，向 MMIO 总线发送请求。</li>
<li>（<code>m_waitResp</code>）InstrUncache 模块返回后根据 pc 从 64 位数据中截取指令码。</li>
<li>若 pc 低位为<code>3'b110</code>，由于 MMIO 总线的带宽限制为 8B 且只能访问对齐的区域，本次请求的高 2B 将不是有效的数据。若返回的指令数据表明指令不是 RVC 指令，则这种情况需要对 pc+2 的位置（即对齐到下一个 8B 的位置）进行重发才能取回完整的 4B 指令码。
<ol>
<li>重发前，需要重新对 pc+2 进行 ITLB 地址翻译和 PMP 检查（因为可能跨页）（<code>m_sendTLB</code>、<code>m_TLBResp</code>、<code>m_sendPMP</code>），若 ITLB 或 PMP 出现异常（access fault、page fault、guest page fault）、或检查发现 pc+2 的位置不在 MMIO 地址空间，则直接将异常信息发送到后端，不进行取指。</li>
<li>若无异常，（<code>m_resendReq</code>、<code>m_waitResendResp</code>）类似 2/3 两步向 InstrUncache 发出请求并收到指令码。</li>
</ol>
</li>
<li>当 IFU 寄存了完整的指令码，或出错（重发时的ITLB/PMP出错，<del>或 Uncache 模块 tilelink 总线返回 corrupt</del><sup id="fnref:2"><a href="#fn:2" class="footnote-ref" role="doc-noteref">2</a></sup>）时，（<code>m_waitCommit</code>）即可将指令数据和异常信息发送到 IBuffer。需要注意，MMIO 取指令每次只能非推测性地向总线发起一条指令的取指请求，因此也只能向 IBuffer 发送一条指令数据。并等待指令提交。
<ol>
<li>若这条指令是 CFI 指令，由后端发送向 FTQ 发起冲刷。</li>
<li>若是顺序指令，则由 IFU 复用前端重定向通路刷新流水线，同时复用 FTQ 写回机制，把它当作一条错误预测的指令进行冲刷，重定向到该指令地址 +2 或者 +4（根据这条指令是 RVI 还是 RVC 选择）。这一机制保证了 MMIO 每次只取入一条指令。</li>
</ol>
</li>
<li>提交后，（<code>m_commited</code>）状态机复位到 <code>m_idle</code> 并清空各类寄存器。</li>
</ol>
<p>除了上电时，debug 扩展、Svpbmt 扩展可能也会使处理器在运行的任意时刻跳到一块 MMIO 地址空间取指令，请参考 RISC-V 手册。对这些情况中 MMIO 取指的处理是相同的。</p>
<h4 id="111-上电复位处理">11.1. 上电复位处理</h4>
<p>处理器上电复位时，IFU需向MMIO总线发送宽度为64位的请求从flash地址空间取指令，并禁止对MMIO总线的推测执行。</p>
<p>上电的情况和正常情况其实没有任何区别，但是，上电时的MMIO请求没有任何差别，只是，第一条请求一定是MMIO，并且不需要等待。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>11.1.1</td>
<td>IFU_MMIO_RESET</td>
<td>FIRST_MMIO</td>
<td>IFU收到的第一条MMIO请求可以直接查询Instr Uncache</td>
</tr>
</tbody>
</table>
<h4 id="112-向instruncache发送请求">11.2. 向InstrUncache发送请求</h4>
<p>在正常的处理逻辑下，如果请求地址处于MMIO地址空间，则IFU会向FTQ查询指令提交状态，IFU需要等待当前请求之前的所有请求（包括MMIO和非MMIO）提交完成，
才能向InstrUncache模块发送请求。</p>
<p>这里需要和FTQ交互，可以让FTQ模拟请求提交情况，从而测试等待情况。
如果MMIO请求之前的请求都已经提交，则也不需要等待。反之，则需要一直等待直到查询结果表明前面的指令均已提交。</p>
<p>此外，对于属性为<code>NC</code>的内存区域，可以进行推测执行，无需等待前面的指令提交。</p>
<p>故设计测试点如下：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>11.2.1</td>
<td>IFU_MMIO_SEND_UNCACHE</td>
<td>BLOCK</td>
<td>IFU收到MMIO请求后，查询FTQ，如果前面还有尚未提交的指令，持续等待</td>
</tr>
<tr>
<td>11.2.2</td>
<td>IFU_MMIO_SEND_UNCACHE</td>
<td>FREE</td>
<td>如果查到FTQ不再有未提交的指令，则IFU将指令发送给Instr Uncache</td>
</tr>
<tr>
<td>11.2.3</td>
<td>IFU_MMIO_SEND_UNCACHE</td>
<td>NC</td>
<td>对于属性为NC的内存区域，无需等待前一条指令完成提交</td>
</tr>
</tbody>
</table>
<h4 id="113-跨总线请求处理">11.3. 跨总线请求处理</h4>
<p>由于MMIO不支持非对齐访问，因此当检测到的RVI指令地址[2,1]两位为b11时，64位总线无法一次传递所有指令，所以需要增加地址进行重发，再次查询ITLB。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>11.3.1</td>
<td>IFU_MMIO_RESEND_ITLB</td>
<td>RESEND</td>
<td>遇到一次无法查询完毕的RVI指令时，需要向ITLB查询获得新增指令的物理地址</td>
</tr>
</tbody>
</table>
<p>如果存在异常，则直接将指令和异常信息发送到IBuffer并等待，否则向PMP发送请求。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>11.3.2.1</td>
<td>IFU_MMIO_RESEND_ITLB</td>
<td>EXCP</td>
<td>IFU查询ITLB出现异常时，应当将异常信息发送到IBuffer，然后等待ROB提交完成</td>
</tr>
<tr>
<td>11.3.2.2</td>
<td>IFU_MMIO_RESEND_ITLB</td>
<td>PADDR</td>
<td>IFU查询ITLB正常返回物理地址时，IFU继续向PMP请求检查</td>
</tr>
</tbody>
</table>
<p>根据pmp_recheck的结果，如果和上一次请求状态不一致，则说明存在访问错误，
为访问异常，不然则根据PMP的回复结果决定是否存在异常。如存在异常（访问异常和其他异常），则将报错信息发送给IBuffer并等待。如无异常，重新向InstrUncache模块
发送请求。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>11.3.3.1</td>
<td>IFU_MMIO_PMP_RECHECK</td>
<td>STATUS_DIFF</td>
<td>IFU检查PMP之后如果发现重发请求状态和上一条请求状态不一致，是访问异常，需要将异常直接发送到IBuffer</td>
</tr>
<tr>
<td>11.3.3.2</td>
<td>IFU_MMIO_PMP_RECHECK</td>
<td>EXCP</td>
<td>PMP检查出现异常的情况下，也需要将异常直接发送到IBuffer并等待ROB提交。</td>
</tr>
<tr>
<td>11.3.3.3</td>
<td>IFU_MMIO_PMP_RECHECK</td>
<td>RESEND_UNCACHE</td>
<td>PMP检查若无异常，则向Instr Uncache发送请求获取指令码的后半部分。</td>
</tr>
</tbody>
</table>
<h4 id="114-向ibuffer发送指令">11.4. 向IBuffer发送指令</h4>
<p>IFU获得完整数据之后，根据地址从64位数据中截取指令码，并以每个预测块一条指令的形式发送到Ibuffer。等待ROB返回指令已提交的信号。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>11.4</td>
<td>IFU_MMIO_TO_IBUFFER</td>
<td>INSTR</td>
<td>IFU在获得完整数据后，截取获得指令码，以每个预测块一条指令的形式发送给IBuffer</td>
</tr>
</tbody>
</table>
<h4 id="115-指令冲刷">11.5. 指令冲刷</h4>
<p>CFI指令的冲刷由后端发送给FTQ完成。所以只需要指令类型正确传达即可。</p>
<p>顺序指令由IFU复用前端重定向通路刷新流水线，并复用FTQ写回机制，将该指令当作误预测指令冲刷，重定向到+2或+4的位置。</p>
<p>+2和+4是由RVC和RVI指令决定的，所以设置测试点如下：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>11.5.1</td>
<td>IFU_MMIO_FLUSH_NON_CFI</td>
<td>RVI</td>
<td>如果是RVI指令，传递给FTQ的冲刷请求应该重定向到PC+4</td>
</tr>
<tr>
<td>11.5.2</td>
<td>IFU_MMIO_FLUSH_NON_CFI</td>
<td>RVC</td>
<td>如果是RVC指令，传递给FTQ的冲刷请求应该重定向到PC+2</td>
</tr>
</tbody>
</table>
<h3 id="12-trigger实现对于pc的硬件断点功能">12. Trigger实现对于PC的硬件断点功能</h3>
<p>该工作主要由FrontEndTrigger子模块完成。本处先进行简单说明。</p>
<p>在 IFU 的 FrontendTrigger 模块里共 4 个 Trigger，编号为 0-3，每个 Trigger 的配置信息（断点类型、匹配地址等）保存在 <code>tdata</code> 寄存器中。</p>
<p>当软件向 CSR 寄存器 <code>tselect</code>、<code>tdata1/2</code> 写入特定的值时，CSR 会向 IFU 发送 tUpdate 请求，更新 FrontendTrigger 内的 <code>tdata</code> 寄存器中的配置信息。目前前端的 Trigger 仅可以配置成 PC 断点（<code>mcontrol.select</code> 寄存器为 0；当 <code>mcontrol.select</code>=1 时，该 Trigger 将永远不会命中，且不会产生异常）。</p>
<p>在取指时，IFU 的 F3 流水级会向 FrontendTrigger 模块发起查询并在同一周期得到结果。后者会对取指块内每一条指令在每一个 Trigger 上做检查，当不处于 debug 模式时，指令的 PC 和 <code>tdata2</code> 寄存器内容的关系满足 <code>mcontrol.match</code> 位所指示的关系（香山支持 <code>mcontrol.match</code> 位为 0、2、3，对应等于、大于、小于）时，该指令会被标记为 Trigger 命中，随着执行在后端产生断点异常，进入 M-Mode 或调试模式。前端的 Trigger 支持 Chain 功能。当它们对应的 <code>mcontrol.chain</code> 位被置时，只有当该 Trigger 和编号在它后面一位的 Trigger 同时命中时，处理器才会产生异常<sup id="fnref:3"><a href="#fn:3" class="footnote-ref" role="doc-noteref">3</a></sup>。</p>
<p>FrontendTrigger的测试点可参照<a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/05_frontend_trigger/">子模块文档</a>，这里转录如下：</p>
<h3 id="121-设置断点和断点检查">12.1. 设置断点和断点检查</h3>
<p>FrontEndTrigger目前仅支持设置PC断点，这通过设置断点的tdata1寄存器的select位为0实现。
同时，tdata2寄存器的mcontrol位负责设置指令PC和tdata2寄存器的地址需要满足的关系，
关系满足时，该指令会被标记为trigger命中。</p>
<p>所以，基于以上功能描述，我们需要测试：</p>
<p>select位为1时，断点是否永远不会触发。</p>
<p>select位为0时，当PC和tdata2的数据的关系满足tdata2的match位时，是否会设置断点。</p>
<p>select位为0时，当PC和tdata2的数据的关系不满足tdata2的match位时，断点是否一定不会触发。</p>
<p>综上所述，我们在这一功能点设计的测试点如下：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>12.1.1</td>
<td>IFU_FRONTEND_TRIGGER</td>
<td>SELECT1</td>
<td>给定tdata1的select位为1，随机构造其它输入，检查断点是否没有触发</td>
</tr>
<tr>
<td>12.1.2.1</td>
<td>IFU_FRONTEND_TRIGGER_SELECT0</td>
<td>MATCH</td>
<td>给定tdata1的select位为0，构造PC与tdata2数据的关系同tdata2的match位匹配的输入，检查断点是否触发</td>
</tr>
<tr>
<td>12.1.2.2</td>
<td>IFU_FRONTEND_TRIGGER_SELECT0</td>
<td>NOT_MATCH</td>
<td>给定tdata1的select位为0，构造PC与tdata2数据的关系同tdata2的match位不匹配的输入，检查断点是否触发</td>
</tr>
</tbody>
</table>
<h3 id="122-链式断点">12.2. 链式断点</h3>
<p>当某一个trigger的chain位被置后，当其后的trigger的chain位未设置，且两个trigger均命中时，后一个trigger才会触发。</p>
<p>对0号trigger，不需要考虑链式的情况</p>
<p>由此，我们可以设置几种测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>12.2.1</td>
<td>IFU_FRONTEND_TRIGGER_CHAIN</td>
<td>SELF</td>
<td>对每个trigger，在满足PC断点触发条件的情况下，设置chain位，检查断点是否一定不触发。</td>
</tr>
<tr>
<td>12.2.2.1</td>
<td>IFU_FRONTEND_TRIGGER_CHAIN</td>
<td>NOT_HIT</td>
<td>对两个trigger，仅设置前一个trigger的chain位，设置后一个trigger命中而前一个未命中，检查后一个trigger是否一定不触发。</td>
</tr>
<tr>
<td>12.2.2.2</td>
<td>IFU_FRONTEND_TRIGGER_CHAIN</td>
<td>HIT</td>
<td>对两个trigger，仅设置前一个trigger的chain位且均命中，检查后一个trigger是否触发。</td>
</tr>
</tbody>
</table>
</mrs-functions>
<h2 id="ifu接口说明">IFU接口说明</h2>
<p>为方便测试开展，需要对IFU的接口进行进一步的说明，以明确各个接口的含义。</p>
<h3 id="ftq交互接口">FTQ交互接口</h3>
<p>编译后可用的接口包括：</p>
<h4 id="req-ftq取指请求">req FTQ取指请求</h4>
<p>req是FTQ向IFU的取指令请求，编译后包含以下成员：</p>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>ftqIdx</td>
<td>指示当前预测块在FTQ中的位置。</td>
</tr>
<tr>
<td>ftqOffset</td>
<td>指示预测块的大小</td>
</tr>
<tr>
<td>startAddr</td>
<td>当前预测块的起始地址。</td>
</tr>
<tr>
<td>nextlineStart</td>
<td>起始地址所在cacheline的下一个cacheline的开始地址。</td>
</tr>
<tr>
<td>nextStartAddr</td>
<td>下一个预测块的起始地址</td>
</tr>
</tbody>
</table>
<h4 id="redirect-ftq重定向请求">redirect FTQ重定向请求</h4>
<p>FTQ会向IFU发送重定向请求，这通过fromFtq.redirect完成，从而指示IFU应该冲刷的内容。</p>
<p>编译后，redirect包含以下接口成员：</p>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>ftqIdx</td>
<td>需要冲刷的ftq预测块序号，包含flag和value两个量。</td>
</tr>
<tr>
<td>level</td>
<td>重定向等级</td>
</tr>
<tr>
<td>ftq_offset</td>
<td>ftq预测块中跳转指令的位置</td>
</tr>
</tbody>
</table>
<p>此外，还有valid变量指示是否需要重定向。</p>
<h4 id="frombpuflush">fromBPUFlush</h4>
<p>来自BPU的冲刷请求，这是预测错误引起的，包括s3和s2两个同构成员，指示是否在BPU的s3和s2流水级发现了问题，s3的详细结构如下</p>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>valid</td>
<td>是否存在s3流水级冲刷要求</td>
</tr>
<tr>
<td>ftqIdx</td>
<td>s3流水级请求冲刷的预测块的指针</td>
</tr>
</tbody>
</table>
<h4 id="toftq_pdwb-写回">toFtq_pdWb 写回</h4>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>cfioffset</td>
<td>经由PredChecker修复的跳转指令的预测位置。但经过编译后，cfioffset的数值已经被优化了，只剩下了cfioffset_valid表示是否存在编译优化。</td>
</tr>
<tr>
<td>ftqIdx</td>
<td>表明预测块在FTQ中的位置，这条信息主要是对FTQ有用，要和FTQ传入的请求保持一致。</td>
</tr>
<tr>
<td>instrRange</td>
<td>可以看作是一个bool数组，表示该条指令是不是在这个预测块的有效指令范围内（即第一条有效跳转指令之前的指令）。</td>
</tr>
<tr>
<td>jalTarget</td>
<td>表明该预测块跳转指令的跳转目标。</td>
</tr>
<tr>
<td>misOffset</td>
<td>表明错误预测的指令在预测块中的位置。</td>
</tr>
<tr>
<td>pc</td>
<td>预测块中所有指令的PC指针。</td>
</tr>
<tr>
<td>pd</td>
<td>每条指令的预测信息，包括CFI指令的类型、isCall、isRet和isRVC。</td>
</tr>
<tr>
<td>target</td>
<td>该预测块最后一条指令的下一条指令的pc。</td>
</tr>
</tbody>
</table>
<h3 id="icache交互接口">ICache交互接口</h3>
<h4 id="控制信号">控制信号</h4>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>icache_ready</td>
<td>ICache通知IFU自己已经准备好了，可以发送缓存行了。</td>
</tr>
<tr>
<td>icache_stop</td>
<td>IFU在F3流水级之前出现了问题，通知ICache停下。</td>
</tr>
</tbody>
</table>
<h4 id="icacheinterresp-icache传送给ifu的信息">ICacheInter.resp ICache传送给IFU的信息</h4>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>data</td>
<td>ICache传送的缓存行。</td>
</tr>
<tr>
<td>doubleLine</td>
<td>指示ICache传来的预测块是否跨缓存行。</td>
</tr>
<tr>
<td>exception</td>
<td>ICache向IFU报告每个缓存行上的异常情况，方便ICache生成每个指令的异常向量。</td>
</tr>
<tr>
<td>backendException</td>
<td>ICache向IFU报告后端是否存在异常</td>
</tr>
<tr>
<td>gpaddr</td>
<td>客户页地址</td>
</tr>
<tr>
<td>isForVSnonLeafPTE</td>
<td>是否为非叶的PTE，这个数据最终会流向写回gpaddrMem的信号</td>
</tr>
<tr>
<td>itlb_pbmt</td>
<td>ITLB基于客户页的内存类型，对MMIO状态有用</td>
</tr>
<tr>
<td>paddr</td>
<td>指令块的起始物理地址</td>
</tr>
<tr>
<td>vaddr</td>
<td>指令块起始虚拟地址、下一个缓存行的虚拟地址</td>
</tr>
<tr>
<td>pmp_mmio</td>
<td>指示当前指令块是否在MMIO空间</td>
</tr>
</tbody>
</table>
<h3 id="性能相关接口">性能相关接口</h3>
<p>ICachePerf和perf，可以先不关注。</p>
<h3 id="itlbinter">ITLBInter</h3>
<p>该接口仅在MMIO状态下，IFU重发请求时活跃。</p>
<h4 id="req-ifu向itlb发送的请求">req IFU向ITLB发送的请求</h4>
<p>这是IFU向ITLB发送的查询请求，只有一个量：bits_vaddr，传递需要让ITLB查询的虚拟地址。</p>
<h4 id="resp-itlb返回给ifu的查询结果">resp ITLB返回给IFU的查询结果</h4>
<p>这是ITLB返回给IFU的查询结果，包含如下接口：</p>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>excp</td>
<td>指令的异常信息，包含三个量：访问异常指令af_instr、客户页错误指令gpf_instr、页错误指令pf_instr</td>
</tr>
<tr>
<td>gpaddr</td>
<td>客户页地址</td>
</tr>
<tr>
<td>isForVSnonLeafPTE</td>
<td>指示传入的是否是非叶PTE</td>
</tr>
<tr>
<td>paddr</td>
<td>指令物理地址</td>
</tr>
<tr>
<td>pbmt</td>
<td>指令的基于页的内存类型</td>
</tr>
</tbody>
</table>
<h3 id="uncacheinter">UncacheInter</h3>
<p>该接口在MMIO状态下活跃，负责接收IFU并返回指令码。</p>
<h4 id="touncache">toUncache</h4>
<p>这是IFU向Uncache发送的请求，除了ready和valid以外，还传送了一个48位数据，即需要获取的指令的物理地址。</p>
<h4 id="fromuncache">fromUncache</h4>
<p>这是Uncache给IFU的回复，除了valid以外，还传送一个32位数据，即指令码（可为RVC或RVI指令）</p>
<h3 id="toibuffer">toIbuffer</h3>
<p>IFU通过这个接口向Ibuffer写入取指结果。包含以下成员:</p>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>backendException</td>
<td>是否存在后端异常</td>
</tr>
<tr>
<td>crossPageIPFFix</td>
<td>表示跨页异常向量</td>
</tr>
<tr>
<td>valid</td>
<td>和一般意义上的valid相区别，表示每条指令是否是合法指令的开始（RVI指令的上半条或者RVC指令）</td>
</tr>
<tr>
<td>enqable</td>
<td>对每条指令，其为valid并且在预测块的范围内</td>
</tr>
<tr>
<td>exceptionType</td>
<td>每个指令的异常类型</td>
</tr>
<tr>
<td>foldpc</td>
<td>压缩过后的pc</td>
</tr>
<tr>
<td>ftqOffset</td>
<td>指令是否在预测块范围中</td>
</tr>
<tr>
<td>ftqPtr</td>
<td>ftq预测块在FTQ的位置</td>
</tr>
<tr>
<td>illegalInstr</td>
<td>这条指令是否为非法指令</td>
</tr>
<tr>
<td>instrs</td>
<td>拼接后的指令码</td>
</tr>
<tr>
<td>isLastInFtqEntry</td>
<td>判断该指令是否为这个预测块中最后一条有效指令的开始</td>
</tr>
<tr>
<td>pd</td>
<td>指令控制信息，包括CFI指令的类型和RVC指令的判定</td>
</tr>
<tr>
<td>triggered</td>
<td>指令是否触发前端的trigger</td>
</tr>
</tbody>
</table>
<h3 id="tobackend_gpaddrmem">toBackend_gpaddrMem</h3>
<p>这组接口在gpfault发生时使用，由IFU向gpaddrMem传递预测块指针和页错误地址。</p>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>waddr</td>
<td>传递ftq指针</td>
</tr>
<tr>
<td>wdata.gpaddr</td>
<td>传递出错的客户页地址</td>
</tr>
<tr>
<td>wdata.isForVSnonLeafPTE</td>
<td>指示是否为非叶PTE</td>
</tr>
<tr>
<td>wen</td>
<td>类似valid，指示gpaddrMem存在gpfault需要处理</td>
</tr>
</tbody>
</table>
<h3 id="io_csr_fsisoff">io_csr_fsIsOff</h3>
<p>指示是否使能了fs.CSR，对非法指令的判断很关键。</p>
<h3 id="rob_commits-来自rob的提交信息">rob_commits 来自ROB的提交信息</h3>
<p>共分为8个相同结构的rob_commit，包含以下成员</p>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>ftqIdx</td>
<td>预测块指针</td>
</tr>
<tr>
<td>ftqOffset</td>
<td>预测块的大小</td>
</tr>
</tbody>
</table>
<h3 id="pmp">pmp</h3>
<p>和物理内存保护相关，在mmio状态下重发请求时使用。</p>
<h4 id="req">req</h4>
<p>IFU向pmp发起的请求，传递前一步从ITLB查询得到的物理地址。</p>
<h4 id="resp">resp</h4>
<p>PMP给IFU的回复结果，包含以下成员</p>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>mmio</td>
<td>在MMIO空间</td>
</tr>
<tr>
<td>instr</td>
<td>对指令的判断结果，当指令不可执行时，该值为true</td>
</tr>
</tbody>
</table>
<h3 id="mmio_commits">mmio_commits</h3>
<h4 id="mmioftqptr">mmioFtqPtr</h4>
<p>IFU传递给FTQ的idx，用于查询上一个预测块的MMIO状态</p>
<h4 id="mmiolastcommit">mmioLastCommit</h4>
<p>上一个请求是MMIO请求</p>
<h3 id="frontendtrigger">frontendTrigger</h3>
<p>用于设置前端断点</p>
<p>包含以下成员：</p>
<h4 id="debugmode">debugMode</h4>
<p>debug的模式</p>
<h4 id="triggercanraisebpexp">triggerCanRaiseBpExp</h4>
<p>trigger是否可以引起断点异常</p>
<h4 id="tenablevec">tEnableVec</h4>
<p>信号数组，表示是否使能对应的trigger</p>
<h4 id="tupdate">tupdate</h4>
<p>表示更新的断点信息，其中包含tdata和addr，addr是请求设置的断点idx。</p>
<p>tdata包括下列成员：</p>
<table>
<thead>
<tr>
<th>接口名</th>
<th>解释</th>
</tr>
</thead>
<tbody>
<tr>
<td>matchType</td>
<td>断点匹配类型，等于、大于、小于</td>
</tr>
<tr>
<td>action</td>
<td>触发执行的动作</td>
</tr>
<tr>
<td>tdata2</td>
<td>触发端点的基准数值</td>
</tr>
<tr>
<td>select</td>
<td>是否选择</td>
</tr>
<tr>
<td>chain</td>
<td>是否传导</td>
</tr>
</tbody>
</table>
<h2 id="接口时序">接口时序</h2>
<h3 id="ftq-请求接口时序示例">FTQ 请求接口时序示例</h3>
<p><img alt="FTQ请求接口时序示例" src="port1.png"></p>
<p>上图示意了三个 FTQ 请求的示例，req1 只请求缓存行 line0，紧接着 req2 请求 line1 和 line2，当到 req3 时，由于指令缓存 SRAM 写优先，此时指令缓存的读请求 ready 被指低，req3 请求的 valid 和地址保持直到请求被接收。</p>
<h3 id="icache-返回接口以及到-ibuffer-和写回-ftq-接口时序示例">ICache 返回接口以及到 Ibuffer 和写回 FTQ 接口时序示例</h3>
<p><img alt="ICache返回接口以及到Ibuffer和写回FTQ接口时序示例" src="port2.png"></p>
<p>上图展示了指令缓存返回数据到 IFU 发现误预测直到 FTQ 发送正确地址的时序，group0 对应的请求在 f2 阶段了两个缓存行 line0 和 line1，下一拍 IFU 做误预测检查并同时把指令给 Ibuffer，但此时后端流水线阻塞导致 Ibuffer 满，Ibuffer 接收端的 ready 置低，goup0 相关信号保持直到请求被 Ibuffer 接收。但是 IFU 到 FTQ 的写回在 tio_toIbuffer_valid 有效的下一拍就拉高，因为此时请求已经无阻塞地进入 wb 阶段，这个阶段锁存的了 PredChecker 的检查结果，报告 group0 第 4（从 0 开始）个 2 字节位置对应的指令发生了错误预测，应该重定向到 vaddrA，之后经过 4 拍（冲刷和重新走预测器流水线），FTQ 重新发送给 IFU 以 vaddrA 为起始地址的预测块。</p>
<h3 id="mmio-请求接口时序示例">MMIO 请求接口时序示例</h3>
<p><img alt="MMIO请求接口时序示例" src="port3.png"></p>
<p>上图展示了一个 MMIO 请求 req1 的取指令时序，首先 ICache 返回的 tlbExcp 信息报告了这是一条 MMIO 空间的指令（其他例外信号必须为低），过两拍 IFU 向 InstrUncache 发送请求，一段时间后收到响应和 32 位指令码，同拍 IFU 将这条指令作为一个预测块发送到 Ibuffer，同时发送对 FTQ 的写回，复用误预测信号端口，重定向地址为紧接着下一条指令的地址。此时 IFU 进入等待指令执行完成。一段时间后 rob_commits 端口报告此条指令执行完成，并且没有后端重定向。则 IFU 重新发起下一条 MMIO 指令的取指令请求。</p>
<h2 id="a-idifu_functions测试点汇总-a"><strong><a id="ifu_functions">测试点汇总 </a></strong></h2>
<p>再次声明，本测试点仅供参考，如果有其他测试点需要补充可以告知我们。</p>
<p>建议覆盖点采用<code>功能名称</code>_<code>测试点名称</code>命名。</p>
<mrs-testpoints>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能名称</th>
<th>测试点名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#1-接收ftq取指令请求f0流水级">IFU_RCV_REQ</a></td>
<td>READY</td>
<td>IFU接收FTQ请求后，设置ready</td>
</tr>
<tr>
<td>2.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#21-f1流水级计算信息和切分指针">IFU_F1_INFOS</a></td>
<td>PC</td>
<td>IFU接收FTQ请求后，在F1流水级生成PC</td>
</tr>
<tr>
<td>2.1.2</td>
<td>IFU_F1_INFOS</td>
<td>CUT_PTR</td>
<td>IFU接收FTQ请求后，在F1流水级生成后续切取缓存行的指针</td>
</tr>
<tr>
<td>2.2.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#22-f2流水级获取指令信息">IFU_F2_INFOS</a></td>
<td>EXCP_VEC</td>
<td>IFU接收ICache内容后，会根据ICache的结果生成属于每个指令的异常向量</td>
</tr>
<tr>
<td>2.2.2</td>
<td>IFU_F2_INFOS</td>
<td>PADDR</td>
<td>IFU接收ICache内容后，会根据ICache的结果生成属于每个端口的物理地址。</td>
</tr>
<tr>
<td>2.2.3</td>
<td>IFU_F2_INFOS</td>
<td>GPADDR</td>
<td>IFU接收ICache内容后，会根据ICache的结果生成0号端口的客户物理地址。</td>
</tr>
<tr>
<td>2.2.4</td>
<td>IFU_F2_INFOS</td>
<td>MMIO</td>
<td>IFU接收ICache内容后，会根据ICache的结果判断当前取指请求是否属于MMIO空间。</td>
</tr>
<tr>
<td>2.3.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#23-f2流水级计算预测块有效指令范围">IFU_INSTR_VALID_RANGE</a></td>
<td>NORMAL</td>
<td>IFU根据FTQ请求，计算无跳转指令有效范围</td>
</tr>
<tr>
<td>2.3.2</td>
<td>IFU_INSTR_VALID_RANGE</td>
<td>JUMP</td>
<td>IFU根据FTQ请求，计算跳转指令有效范围</td>
</tr>
<tr>
<td>2.3.3</td>
<td>IFU_INSTR_VALID_RANGE</td>
<td>FINAL</td>
<td>IFU综合两类指令有效范围，生成最终指令有效范围</td>
</tr>
<tr>
<td>2.4</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#24-提取初始指令码">IFU_INSTR_CUT</a></td>
<td>CUT</td>
<td>IFU根据上一流水级的切取指针，从缓存行提取初始指令码。</td>
</tr>
<tr>
<td>3.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#31-指令码拼接">IFU_PREDECODE</a></td>
<td>CONCAT</td>
<td>将生成的指令序列拼接成为16x4的指令码序列</td>
</tr>
<tr>
<td>3.2.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#32-判定rvc指令">IFU_PREDECODE_RVC</a></td>
<td>RVC</td>
<td>传入RVC指令，应该判断为RVC</td>
</tr>
<tr>
<td>3.2.2</td>
<td>IFU_PREDECODE_RVC</td>
<td>RVI</td>
<td>传入RVI指令，不应判断为RVC</td>
</tr>
<tr>
<td>3.3.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#33-计算跳转偏移">IFU_PREDECODE_JMP_TGT</a></td>
<td>RVC_J</td>
<td>对传入RVC扩展的J指令，检查计算的偏移</td>
</tr>
<tr>
<td>3.3.2</td>
<td>IFU_PREDECODE_JMP_TGT</td>
<td>RVI_J</td>
<td>对传入RVI扩展的J指令，检查计算的偏移</td>
</tr>
<tr>
<td>3.3.3</td>
<td>IFU_PREDECODE_JMP_TGT</td>
<td>RVC_BR</td>
<td>对传入RVC扩展的BR指令，检查计算的偏移</td>
</tr>
<tr>
<td>3.3.4</td>
<td>IFU_PREDECODE_JMP_TGT</td>
<td>RVI_BR</td>
<td>对传入RVI扩展的BR指令，检查计算的偏移</td>
</tr>
<tr>
<td>3.4.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#34-判定cfi指令类型">IFU_PREDECODE_CFI_TYPE</a></td>
<td>NON_CFI</td>
<td>对传入的非CFI指令（包括RVC.EBREAK），应该判定为类型0</td>
</tr>
<tr>
<td>3.4.2</td>
<td>IFU_PREDECODE_CFI_TYPE</td>
<td>BR</td>
<td>对传入的BR指令，应该判定为类型1</td>
</tr>
<tr>
<td>3.4.3</td>
<td>IFU_PREDECODE_CFI_TYPE</td>
<td>JAL</td>
<td>对传入的JAL指令，应该判定为类型2</td>
</tr>
<tr>
<td>3.4.4</td>
<td>IFU_PREDECODE_CFI_TYPE</td>
<td>JALR</td>
<td>对传入的JALR指令，应该判定为类型3</td>
</tr>
<tr>
<td>3.5.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#35-判定ret和call">IFU_PREDECODE_RET_CALL</a></td>
<td>NON_CFI_BR</td>
<td>对传入的非CFI和BR指令，都不应判定为call或者ret</td>
</tr>
<tr>
<td>3.5.2.1.1</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JAL_CALL</td>
<td>对传入的RVI.JAL指令，当rd设置为1或5，应当判定该指令为call</td>
</tr>
<tr>
<td>3.5.2.1.2</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JAL_NOP</td>
<td>对传入的RVI.JAL指令，当rd设置为1和5之外的值，不应当判定该指令为call或ret</td>
</tr>
<tr>
<td>3.5.2.2</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVC_JAL_NOP</td>
<td>对传入的RVC.JAL指令，无论什么情况都不能判定为call或ret</td>
</tr>
<tr>
<td>3.5.3.1.1</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JALR_CALL</td>
<td>传入RVI.JALR指令，并且rd为1或5，无论其他取值，都应判定为call</td>
</tr>
<tr>
<td>3.5.3.1.2</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JALR_RET</td>
<td>传入RVI.JALR指令，rd不为1和5，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>3.5.3.1.3</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVI_JALR_NOP</td>
<td>对传入的JALR指令，若rd和rs均不为link，则不应判定为ret和call</td>
</tr>
<tr>
<td>3.5.3.2.1</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVC_JALR_CALL</td>
<td>传入RVC.JALR指令，必定为call</td>
</tr>
<tr>
<td>3.5.3.2.2.1</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVC_JR_RET</td>
<td>传入RVC.JR指令，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>3.5.3.2.2.2</td>
<td>IFU_PREDECODE_RET_CALL</td>
<td>RVC_JR_NOP</td>
<td>传入RVC.JR指令，rs不为1或5，不应判定为ret</td>
</tr>
<tr>
<td>3.6.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#36-计算指令有效开始向量">IFU_PREDECODE_VALID_STARTS</a></td>
<td>LAST_IS_END</td>
<td>上一预测块的最后2字节恰为RVC指令或RVI指令的后半部分，按第一位为True推导有效开始向量</td>
</tr>
<tr>
<td>3.6.2</td>
<td>IFU_PREDECODE_VALID_STARTS</td>
<td>LAST_NOT_END</td>
<td>上一预测块的最后2字节上一预测块的最后2字节为RVI指令的前半部分，按第一位为False推导有效开始向量</td>
</tr>
<tr>
<td>4.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#41-指令扩展和检错">IFU_RVC_EXPAND</a></td>
<td>VALID_RVC</td>
<td>对合法RVC指令，写扩展后的指令码，判断结果为合法指令</td>
</tr>
<tr>
<td>4.1.2</td>
<td>IFU_RVC_EXPAND</td>
<td>INVALID_RVC</td>
<td>对非法RVC指令，写原始指令码，判断结果为非法指令</td>
</tr>
<tr>
<td>4.1.3</td>
<td>IFU_RVC_EXPAND</td>
<td>RVI</td>
<td>RVI指令直接写入原始指令即可，判断结果为合法指令</td>
</tr>
<tr>
<td>5.1.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#51-bpu预测信息的jal预测错误检查">IFU_PRECHECK_JAL_MISS</a></td>
<td>NOP</td>
<td>预测块中没有JAL指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报JAL预测错误。</td>
</tr>
<tr>
<td>5.1.2.1</td>
<td>IFU_PRECHECK_JAL_MISS</td>
<td>CORRECT</td>
<td>预测块中有JAL指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报JAL预测错误。</td>
</tr>
<tr>
<td>5.1.2.1</td>
<td>IFU_PRECHECK_JAL_CHECK</td>
<td>NO_SEL</td>
<td>预测块中存在JAL指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出JAL预测错误。</td>
</tr>
<tr>
<td>5.1.2.2</td>
<td>IFU_PRECHECK_JAL_CHECK</td>
<td>SEL_LATE</td>
<td>预测块中存在JAL指令，但是BPU预测信息取的跳转指令在第一条JAL指令之后，检查PredChecker是否能检测出JAL预测错误。</td>
</tr>
<tr>
<td>5.2.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#52-bpu预测信息的ret预测错误检查">IFU_PRECHECK_RET_MISS</a></td>
<td>NOP</td>
<td>预测块中没有RET指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报RET预测错误。</td>
</tr>
<tr>
<td>5.2.2.1</td>
<td>IFU_PRECHECK_RET_MISS</td>
<td>CORRECT</td>
<td>预测块中有RET指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报RET预测错误。</td>
</tr>
<tr>
<td>5.2.2.1</td>
<td>IFU_PRECHECK_RET_CHECK</td>
<td>NO_SEL</td>
<td>预测块中存在RET指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>5.2.2.2</td>
<td>IFU_PRECHECK_RET_CHECK</td>
<td>SEL_LATE</td>
<td>预测块中存在RET指令，但是BPU预测信息取的跳转指令在第一条RET指令之后，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>5.3.2.2</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#53-bpu预测信息的jalr预测错误检查">IFU_PRECHECK_JALR_MISS</a></td>
<td>NOP</td>
<td>预测块中没有JALR指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报JALR预测错误。</td>
</tr>
<tr>
<td>5.3.2.2</td>
<td>IFU_PRECHECK_JALR_MISS</td>
<td>CORRECT</td>
<td>预测块中有JALR指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报JALR预测错误。</td>
</tr>
<tr>
<td>5.3.2.2</td>
<td>IFU_PRECHECK_JALR_CHECK</td>
<td>NO_SEL</td>
<td>预测块中存在JALR指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>5.3.2.2</td>
<td>IFU_PRECHECK_JALR_CHECK</td>
<td>SEL_LATE</td>
<td>预测块中存在JALR指令，但是BPU预测信息取的跳转指令在第一条JALR指令之后，检查PredChecker是否能检测出JALR预测错误。</td>
</tr>
<tr>
<td>5.4.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#54-更新指令有效范围向量和预测跳转的指令">IFU_PREDCHECK_FIX</a></td>
<td>NOP</td>
<td>不存在任何错误的情况下，PredChecker应当保留之前的预测结果。</td>
</tr>
<tr>
<td>5.4.2</td>
<td>IFU_PREDCHECK_FIX</td>
<td>BIGGER_FIX</td>
<td>如果检测到了JAL、RET、JALR类的预测错误，PredChecker应该将有效指令的范围修正为预测块开始至第一条跳转指令。同时，应该将预测跳转的指令位置修正为预测块中的第一条跳转指令。</td>
</tr>
<tr>
<td>5.4.3</td>
<td>IFU_PREDCHECK_FIX</td>
<td>SMALLER_NOP</td>
<td>如果出现了非控制流指令和无效指令的误预测，不应该将预测跳转的指令重新修正到预测块中第一条跳转指令（也即不能扩大范围），因为后续会直接冲刷并重新从重定向的位置取指令，如果这里修正的话，会导致下一预测块传入重复的指令</td>
</tr>
<tr>
<td>5.5.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#55-非cfi预测错误检查">IFU_PREDCHECK_NON_CFI_MISS</a></td>
<td>NOP</td>
<td>构造不存在CFI指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检非CFI预测错误</td>
</tr>
<tr>
<td>5.5.1.2</td>
<td>IFU_PREDCHECK_NON_CFI_MISS</td>
<td>CORRECT</td>
<td>构造存在CFI指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检非CFI预测错误</td>
</tr>
<tr>
<td>5.5.2</td>
<td>IFU_PREDCHECK_NON_CFI_CHECK</td>
<td>ERROR</td>
<td>构造不存在CFI指令但是预测了跳转的预测信息作为输入，测试PredChecker是否能检查出非CFI预测错误</td>
</tr>
<tr>
<td>5.6.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#56-无效指令预测错误检查">IFU_PREDCHECK_INVALID_MISS</a></td>
<td>NOP</td>
<td>构造不存在跳转指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>5.6.1.2</td>
<td>IFU_PREDCHECK_INVALID_MISS</td>
<td>INVALID_JMP</td>
<td>构造存在无效跳转指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>5.6.1.3</td>
<td>IFU_PREDCHECK_INVALID_MISS</td>
<td>CORRECT</td>
<td>构造存在有效跳转指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>5.6.2</td>
<td>IFU_PREDCHECK_INVALID_MISS</td>
<td>ERROR</td>
<td>构造无效指令但是预测了跳转的预测信息作为输入，测试PredChecker是否能检查出无效指令预测错误</td>
</tr>
<tr>
<td>5.7.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#57-目标地址预测错误检查">IFU_PREDCHECK_TARGET_MISS</a></td>
<td>NOP</td>
<td>构造不存在跳转指令并且未预测跳转的预测信息作输入，测试PredChecker是否会错检目标地址预测错误</td>
</tr>
<tr>
<td>5.7.1.2</td>
<td>IFU_PREDCHECK_TARGET_MISS</td>
<td>CORRECT</td>
<td>构造存在有效跳转指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检目标地址预测错误</td>
</tr>
<tr>
<td>5.7.2</td>
<td>IFU_PREDCHECK_TARGET_CHECK</td>
<td>ERROR</td>
<td>构造存在有效跳转指令的预测块和预测跳转但跳转目标计算错误的预测信息作为输入，测试PredChecker能否检出目标地址预测错误</td>
</tr>
<tr>
<td>5.8.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#58-生成跳转和顺序目标">IFU_PREDCHECK_TARGETS</a></td>
<td>TARGETS</td>
<td>随机提供译码信息，检测生成的跳转目标和顺序目标。</td>
</tr>
<tr>
<td>6.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#61-预测错误重定向">IFU_REDIRECT</a></td>
<td>JAL</td>
<td>预测请求中存在JAL预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.2</td>
<td>IFU_REDIRECT</td>
<td>RET</td>
<td>预测请求中存在RET预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.3</td>
<td>IFU_REDIRECT</td>
<td>JALR</td>
<td>预测请求中存在JALR预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.4</td>
<td>IFU_REDIRECT</td>
<td>NON_CFI</td>
<td>预测请求中存在非CFI预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.5</td>
<td>IFU_REDIRECT</td>
<td>INVALID</td>
<td>预测请求中存在无效指令预测错误，需要冲刷流水线</td>
</tr>
<tr>
<td>6.1.6</td>
<td>IFU_REDIRECT</td>
<td>TARGET_FAULT</td>
<td>预测请求中存在跳转目标错误，需要冲刷流水线</td>
</tr>
<tr>
<td>7.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#71-跨预测块32位指令处理">IFU_CROSS_BLOCK</a></td>
<td>NORMAL</td>
<td>连续传入两个预测块，其中有一条32位指令跨两个预测块，后一个预测块的指令开始向量的首位应该为False</td>
</tr>
<tr>
<td>7.2.1</td>
<td>IFU_CROSS_BLOCK</td>
<td>ERROR</td>
<td>当IFU根据PredChecker修复的指令有效范围错判了跨预测块指令时，需要将F3以外的流水级全部冲刷</td>
</tr>
<tr>
<td>8.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#81-传送指令码和前端信息">IFU_TO_IBUFFER</a></td>
<td>INSTRS</td>
<td>IFU向IBuffer传送扩展后的指令码</td>
</tr>
<tr>
<td>8.1.2</td>
<td>IFU_TO_IBUFFER</td>
<td>EXCP</td>
<td>IFU向IBuffer传送每个指令的异常信息</td>
</tr>
<tr>
<td>8.1.3</td>
<td>IFU_TO_IBUFFER</td>
<td>PD_INFO</td>
<td>IFU向IBuffer传递每个指令的预译码信息</td>
</tr>
<tr>
<td>8.1.4</td>
<td>IFU_TO_IBUFFER</td>
<td>FTQ_PTR</td>
<td>IFU向IBuffer传送FTQ预测块的指针</td>
</tr>
<tr>
<td>8.1.5</td>
<td>IFU_TO_IBUFFER</td>
<td>FOLD_PC</td>
<td>IFU向IBuffer传送折叠的PC</td>
</tr>
<tr>
<td>8.1.6</td>
<td>IFU_TO_IBUFFER</td>
<td>VALID_STARTS</td>
<td>IFU向IBuffer传送表示指令有效和指令是否为指令开始的向量</td>
</tr>
<tr>
<td>8.2.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#功能点82-客户页错误传送gpaddr信息">IFU_TO_GPAMEM</a></td>
<td>GPADDR</td>
<td>客户页错误发生时，IFU应将gpaMem的valid拉高且填入gpaddr</td>
</tr>
<tr>
<td>9.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#91-核验指针">IFU_OVERRIDE_FLUSH_CHECK</a></td>
<td>BEFORE</td>
<td>当冲刷指针在取指令的指针之前时，IFU能够对流水线进行冲刷。</td>
</tr>
<tr>
<td>9.1.2</td>
<td>IFU_OVERRIDE_FLUSH_CHECK</td>
<td>NOT_BEFORE</td>
<td>当冲刷指令在取指令的指针相同或之后时，IFU不能对流水线进行冲刷。</td>
</tr>
<tr>
<td>9.2.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#92-bpu-s2s3流水级发现错误">IFU_OVERRIDE_FLUSH</a></td>
<td>S2</td>
<td>当BPU的S2流水级出现错误，并且当前取指指针在错误执行路径上时，需要对IFU的F0流水级进行冲刷</td>
</tr>
<tr>
<td>9.2.2</td>
<td>IFU_OVERRIDE_FLUSH</td>
<td>S3</td>
<td>当BPU的S3流水级出现错误，并且当前取指指针在错误执行路径上时，需要对IFU的F0流水级进行冲刷</td>
</tr>
<tr>
<td>10.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#101-写回指令信息和误预测信息">IFU_WB_FTQ</a></td>
<td>PCS</td>
<td>IFU的WB流水级，需要向FTQ写回指令PC</td>
</tr>
<tr>
<td>10.1.2</td>
<td>IFU_WB_FTQ</td>
<td>PD_INFO</td>
<td>IFU的WB流水级，需要向FTQ写回每个指令的预译码信息</td>
</tr>
<tr>
<td>10.1.3</td>
<td>IFU_WB_FTQ</td>
<td>ERR_POS</td>
<td>IFU的WB流水级，需要向FTQ写回BPU错误预测的指令位置</td>
</tr>
<tr>
<td>10.1.4</td>
<td>IFU_WB_FTQ</td>
<td>TARGET</td>
<td>IFU的WB流水级，需要向FTQ写回该预测块的正确跳转地址</td>
</tr>
<tr>
<td>10.1.5</td>
<td>IFU_WB_FTQ</td>
<td>RANGE</td>
<td>IFU的WB流水级，需要向FTQ写回预测块的正确指令范围</td>
</tr>
<tr>
<td>10.1.6</td>
<td>IFU_WB_FTQ</td>
<td>FTQ_PTR</td>
<td>IFU的WB流水级，需要向FTQ传递预测块的FTQ指针</td>
</tr>
<tr>
<td>11.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#功能点111-上电复位处理">IFU_MMIO_RESET</a></td>
<td>FIRST_MMIO</td>
<td>IFU收到的第一条MMIO请求可以直接查询Instr Uncache</td>
</tr>
<tr>
<td>11.2.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#112-向instruncache发送请求">IFU_MMIO_SEND_UNCACHE</a></td>
<td>BLOCK</td>
<td>IFU收到MMIO请求后，查询FTQ，如果前面还有尚未提交的指令，持续等待</td>
</tr>
<tr>
<td>11.2.2</td>
<td>IFU_MMIO_SEND_UNCACHE</td>
<td>FREE</td>
<td>如果查到FTQ不再有未提交的指令，则IFU将指令发送给Instr Uncache</td>
</tr>
<tr>
<td>11.2.3</td>
<td>IFU_MMIO_SEND_UNCACHE</td>
<td>NC</td>
<td>对于属性为NC的内存区域，无需等待前一条指令完成提交</td>
</tr>
<tr>
<td>11.3.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#113-跨总线请求处理">IFU_MMIO_RESEND_ITLB</a></td>
<td>RESEND</td>
<td>遇到一次无法查询完毕的RVI指令时，需要向ITLB查询获得新增指令的物理地址</td>
</tr>
<tr>
<td>11.3.2.1</td>
<td>IFU_MMIO_RESEND_ITLB</td>
<td>EXCP</td>
<td>IFU查询ITLB出现异常时，应当将异常信息发送到IBuffer，然后等待ROB提交完成</td>
</tr>
<tr>
<td>11.3.2.2</td>
<td>IFU_MMIO_RESEND_ITLB</td>
<td>PADDR</td>
<td>IFU查询ITLB正常返回物理地址时，IFU继续向PMP请求检查</td>
</tr>
<tr>
<td>11.3.3.1</td>
<td>IFU_MMIO_PMP_RECHECK</td>
<td>STATUS_DIFF</td>
<td>IFU检查PMP之后如果发现重发请求状态和上一条请求状态不一致，是访问异常，需要将异常直接发送到IBuffer</td>
</tr>
<tr>
<td>11.3.3.2</td>
<td>IFU_MMIO_PMP_RECHECK</td>
<td>EXCP</td>
<td>PMP检查出现异常的情况下，也需要将异常直接发送到IBuffer并等待ROB提交。</td>
</tr>
<tr>
<td>11.3.3.3</td>
<td>IFU_MMIO_PMP_RECHECK</td>
<td>RESEND_UNCACHE</td>
<td>PMP检查若无异常，则向Instr Uncache发送请求获取指令码的后半部分。</td>
</tr>
<tr>
<td>11.4</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#114-向ibuffer发送指令">IFU_MMIO_TO_IBUFFER</a></td>
<td>INSTR</td>
<td>IFU在获得完整数据后，截取获得指令码，以每个预测块一条指令的形式发送给IBuffer</td>
</tr>
<tr>
<td>11.5.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#115-指令冲刷">IFU_MMIO_FLUSH_NON_CFI</a></td>
<td>RVI</td>
<td>如果是RVI指令，传递给FTQ的冲刷请求应该重定向到PC+4</td>
</tr>
<tr>
<td>11.5.2</td>
<td>IFU_MMIO_FLUSH_NON_CFI</td>
<td>RVC</td>
<td>如果是RVC指令，传递给FTQ的冲刷请求应该重定向到PC+2</td>
</tr>
<tr>
<td>12.1.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#121-设置断点和断点检查">IFU_FRONTEND_TRIGGER</a></td>
<td>SELECT1</td>
<td>给定tdata1的select位为1，随机构造其它输入，检查断点是否没有触发</td>
</tr>
<tr>
<td>12.1.2.1</td>
<td>IFU_FRONTEND_TRIGGER_SELECT0</td>
<td>MATCH</td>
<td>给定tdata1的select位为0，构造PC与tdata2数据的关系同tdata2的match位匹配的输入，检查断点是否触发</td>
</tr>
<tr>
<td>12.1.2.2</td>
<td>IFU_FRONTEND_TRIGGER_SELECT0</td>
<td>NOT_MATCH</td>
<td>给定tdata1的select位为0，构造PC与tdata2数据的关系同tdata2的match位不匹配的输入，检查断点是否触发</td>
</tr>
<tr>
<td>12.2.1</td>
<td><a href="/UnityChipForXiangShan/docs/98_ut/01_frontend/01_ifu/#122-链式断点">IFU_FRONTEND_TRIGGER_CHAIN</a></td>
<td>SELF</td>
<td>对每个trigger，在满足PC断点触发条件的情况下，设置chain位，检查断点是否一定不触发。</td>
</tr>
<tr>
<td>12.2.2.1</td>
<td>IFU_FRONTEND_TRIGGER_CHAIN</td>
<td>NOT_HIT</td>
<td>对两个trigger，仅设置前一个trigger的chain位，设置后一个trigger命中而前一个未命中，检查后一个trigger是否一定不触发。</td>
</tr>
<tr>
<td>12.2.2.2</td>
<td>IFU_FRONTEND_TRIGGER_CHAIN</td>
<td>HIT</td>
<td>对两个trigger，仅设置前一个trigger的chain位且均命中，检查后一个trigger是否触发。</td>
</tr>
</tbody>
</table>
</mrs-testpoints>
</div><div class="footnotes" role="doc-endnotes">
<hr>
<ol>
<li id="fn:1">
<p>需要特别指出的是，Svpbmt 扩展增加了一个 <code>NC</code> 属性，其代表该内存区域是不可缓存的、但是幂等的，这意味着我们可以对 <code>NC</code> 的区域进行推测执行，也就是不需要“等待前面的指令提交”就可以向总线发送取指请求，表现为状态机跳过等待状态。实现见 <a href="https://github.com/OpenXiangShan/XiangShan/pull/3944">#3944</a>。&#160;<a href="#fnref:1" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:2">
<p>截至本文档撰写的版本，这个功能尚未实现（不过在比较新的提交里已经实现了），后续新的rtl加入后会去掉该下划线，或者读者可以自行编译香山源码生成rtl以支持这一特性。&#160;<a href="#fnref:2" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:3">
<p>在过去（riscv-debug-spec-draft，对应 XiangShan 2024.10.05 合入的 <a href="https://github.com/OpenXiangShan/XiangShan/pull/3693">PR#3693</a> 前）的版本中，Chain 还需要满足两个 Trigger 的 <code>mcontrol.timing</code> 是相同的。而在新版（riscv-debug-spec-v1.0.0）中，<code>mcontrol.timing</code> 被移除。目前 XiangShan 的 scala 实现仍保留了这一位，但其值永远为 0 且不可写入，编译生成的 verilog 代码中没有这一位。参考：<a href="https://github.com/riscv/riscv-debug-spec/pull/807">https://github.com/riscv/riscv-debug-spec/pull/807</a>。&#160;<a href="#fnref:3" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
</ol>
</div>

</div>



    
      
  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-f74282ae3d4b69fbe0da858a7c9107a5">1.1.1 - F3PreDecoder</h1>
    
	<div class="ifu-ctx">
<h1 id="子模块f3predecoder模块简介">子模块：F3PreDecoder模块简介</h1>
<p>这个模块是从PreDecoder中时序优化出来的，负责判定CFI指令的类型</p>
<h2 id="f3predecoder功能介绍">F3PreDecoder功能介绍</h2>
<h3 id="cfi指令类型判定">CFI指令类型判定</h3>
<p>要想确定CFI指令类型，只需要分别尝试匹配JAL、JALR、BR和他们的RVC版本即可，注意，RVC的EBREAK
不应该被视为CFI指令。在匹配的过程中，自然CFI指令的类型就被甄别出来了。在这一步中，我们将所有指令分到如下四类brType中：</p>
<table>
<thead>
<tr>
<th>CFI指令类型</th>
<th>brType类型编码</th>
</tr>
</thead>
<tbody>
<tr>
<td>非CFI</td>
<td>00</td>
</tr>
<tr>
<td>branch指令</td>
<td>01</td>
</tr>
<tr>
<td>jal指令</td>
<td>10</td>
</tr>
<tr>
<td>jalr指令</td>
<td>11</td>
</tr>
</tbody>
</table>
<h3 id="retcall判定">ret、call判定</h3>
<p>然后，我们需要判断是否为call或者ret，这可以通过rd和rs的取值来考察，具体来说，RISCV的RVI指令中，提供了对rd和rs取值的约定，
当二者取到link寄存器的序号（x1为标准的返回地址寄存器，x5为备用的link寄存器），分别对应着压栈和弹栈。详细的对应情况如下：</p>
<p><img alt="links" src="linkjal.png"></p>
<h2 id="f3predecoder接口说明">F3Predecoder接口说明</h2>
<p>in_instr: 传递 16 x 4B的拼接指令码</p>
<p>out_pd：每条指令的预译码信息，在F3Predecoder分析得到的是brType、isCall和isRet</p>
<h2 id="f3predecoder子模块测试点和功能点">F3PreDecoder子模块测试点和功能点</h2>
<h3 id="功能点1-cfi指令类型判定">功能点1 CFI指令类型判定</h3>
<p>要想确定CFI指令类型，只需要分别尝试匹配JAL、JALR、BR和他们的RVC版本即可，注意，RVC的EBREAK
不应该被视为CFI指令。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1</td>
<td>非CFI判定</td>
<td>对传入的非CFI指令（包括RVC.EBREAK），应该判定为类型0</td>
</tr>
<tr>
<td>1.2</td>
<td>BR判定</td>
<td>对传入的BR指令，应该判定为类型1</td>
</tr>
<tr>
<td>1.3</td>
<td>JAL判定</td>
<td>对传入的JAL指令，应该判定为类型2</td>
</tr>
<tr>
<td>1.4</td>
<td>JALR判定</td>
<td>对传入的JALR指令，应该判定为类型3</td>
</tr>
</tbody>
</table>
<h3 id="功能点2-retcall判定">功能点2 ret、call判定</h3>
<p>然后，需要判断是否为call或者ret，这可以通过rd和rs的取值来考察。当然，首先必须得满足无条件跳转指令。</p>
<p>对于类型2，只有不为RVC指令且目的寄存器rd为link寄存器（x1或x5）时，才为Call。</p>
<p>对于类型3，在RVI指令下，当rd为link寄存器时，必为Call。当rs为link寄存器且rd不为时，必为Ret。
在RVC指令下，对C.JALR指令，为call，对C.JR指令，当rs1为link时，为Ret</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.1</td>
<td>非CFI和BR不判定</td>
<td>对传入的非CFI和BR指令，都不应判定为call或者ret</td>
</tr>
<tr>
<td>2.2.1.1</td>
<td>RVI.JAL判定call</td>
<td>对传入的RVI.JAL指令，当rd设置为1或5，应当判定该指令为call</td>
</tr>
<tr>
<td>2.2.1.2</td>
<td>RVI.JAL例外</td>
<td>对传入的RVI.JAL指令，当rd设置为1和5之外的值，不应当判定该指令为call或ret</td>
</tr>
<tr>
<td>2.2.2</td>
<td>RVC.JAL不判定</td>
<td>对传入的RVC.JAL指令，无论什么情况都不能判定为call或ret</td>
</tr>
<tr>
<td>2.3.1.1</td>
<td>RVI.JALR和rd为link</td>
<td>传入RVI.JALR指令，并且rd为1或5，无论其他取值，都应判定为call</td>
</tr>
<tr>
<td>2.3.1.2</td>
<td>RVI.JALR且仅rs为link</td>
<td>传入RVI.JALR指令，rd不为1和5，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>2.3.1.3</td>
<td>RVI.JALR无link</td>
<td>对传入的JALR指令，若rd和rs均不为link，则不应判定为ret和cal</td>
</tr>
<tr>
<td>2.3.2.1</td>
<td>RVC.JALR为Ret</td>
<td>传入RVC.JALR指令，必定为call</td>
</tr>
<tr>
<td>2.3.2.2.1</td>
<td>RVC.JR且rs为link</td>
<td>传入RVC.JR指令，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>2.3.2.2.2</td>
<td>RVC.JR且rs不为link</td>
<td>传入RVC.JR指令，rs不为1或5，不应判定为ret</td>
</tr>
</tbody>
</table>
<h2 id="测试点汇总">测试点汇总</h2>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1</td>
<td>CFI指令类型判定</td>
<td>非CFI判定</td>
<td>对传入的非CFI指令（包括RVC.EBREAK），应该判定为类型0</td>
</tr>
<tr>
<td>1.2</td>
<td>CFI指令类型判定</td>
<td>BR判定</td>
<td>对传入的BR指令，应该判定为类型1</td>
</tr>
<tr>
<td>1.3</td>
<td>CFI指令类型判定</td>
<td>JAL判定</td>
<td>对传入的JAL指令，应该判定为类型2</td>
</tr>
<tr>
<td>1.4</td>
<td>CFI指令类型判定</td>
<td>JALR判定</td>
<td>对传入的JALR指令，应该判定为类型3</td>
</tr>
<tr>
<td>2.1</td>
<td>ret、call判定</td>
<td>非CFI和BR不判定</td>
<td>对传入的非CFI和BR指令，都不应判定为call或者ret</td>
</tr>
<tr>
<td>2.2.1.1</td>
<td>ret、call判定</td>
<td>RVC.JAL判定call</td>
<td>对传入的RVC.JAL指令，当rd设置为1或5，应当判定该指令为call</td>
</tr>
<tr>
<td>2.2.1.2</td>
<td>ret、call判定</td>
<td>RVC.JAL例外</td>
<td>对传入的RVC.JAL指令，当rd设置为1和5之外的值，不应当判定该指令为call或ret</td>
</tr>
<tr>
<td>2.2.2</td>
<td>ret、call判定</td>
<td>RVI.JAL不判定</td>
<td>对传入的RVI.JAL指令，无论什么情况都不能判定为call或ret</td>
</tr>
<tr>
<td>2.3.1.1</td>
<td>ret、call判定</td>
<td>RVI.JALR和rd为link</td>
<td>传入RVI.JALR指令，并且rd为1或5，无论其他取值，都应判定为call</td>
</tr>
<tr>
<td>2.3.1.2</td>
<td>ret、call判定</td>
<td>RVI.JALR且仅rs为link</td>
<td>传入RVI.JALR指令，rd不为1和5，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>2.3.1.3</td>
<td>ret、call判定</td>
<td>RVI.JALR无link</td>
<td>对传入的JALR指令，若rd和rs均不为link，则不应判定为ret和cal</td>
</tr>
<tr>
<td>2.3.2.1</td>
<td>ret、call判定</td>
<td>RVC.JALR为Ret</td>
<td>传入RVC.JALR指令，必定为call</td>
</tr>
<tr>
<td>2.3.2.2.1</td>
<td>ret、call判定</td>
<td>RVC.JR且rs为link</td>
<td>传入RVC.JR指令，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>2.3.2.2.2</td>
<td>ret、call判定</td>
<td>RVC.JR且rs不为link</td>
<td>传入RVC.JR指令，rs不为1或5，不应判定为ret</td>
</tr>
</tbody>
</table>
</div>
</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-3b78267f9199bb88f87206c813e08a73">1.1.2 - FrontendTrigger</h1>
    
	<div class="ifu-ctx">
<h1 id="frontendtrigger子模块">FrontendTrigger子模块</h1>
<p>该子模块的主要作用是在前端设置硬件断点和检查。</p>
<p>该模块的输入pc有一个隐含条件，那就是这个pc是通过ftq传递的startAddr计算出来的。</p>
<h2 id="frontendtrigger功能介绍">FrontendTrigger功能介绍</h2>
<h3 id="断点设置和断点检查">断点设置和断点检查</h3>
<p>在IFU的FrontendTrigger模块里共4个Trigger，编号为0,1,2,3，每个Trigger的配置信息（断点类型、匹配地址等）保存在tdata寄存器中。</p>
<p>当软件向CSR寄存器<code>tselect</code>、<code>tdata1/2</code>写入特定的值时，CSR会向IFU发送tUpdate请求，更新FrontendTrigger内的<code>tdata</code>寄存器中的配置信息。
目前前端的Trigger仅可以配置成PC断点<code>mcontrol.tdata1</code>寄存器的select位为0；当select=1时，该Trigger将永远不会命中，且不会产生异常）。</p>
<p>在取指时，IFU的F3流水级会向FrontendTrigger模块发起查询并在同一周期得到结果。后者会对取指块内每一条指令在每一个Trigger上做检查，
当指令的PC和<code>tdata2</code>寄存器内容的关系满足<code>mcontrol.match</code>位所指示的关系（香山支持match位为0、2、3，对应等于、大于等于、小于）时，
该指令会被标记为Trigger命中，随着执行在后端产生断点异常，进入M-Mode或调试模式。</p>
<h3 id="链式断点">链式断点</h3>
<p>根据RISCV的debug spec，香山实现的是mcontrol6。</p>
<p>当它们对应的Chain位被置时，只有当该Trigger和编号在它后面一位的Trigger同时命中，<del>且timing配置相同时</del>（在最新的手册中，这一要求已被删除），处理器才会产生异常。</p>
<p>在过去（riscv-debug-spec-draft，对应 XiangShan 2024.10.05 合入的 <a href="https://github.com/OpenXiangShan/XiangShan/pull/3693">PR#3693</a> 前）的版本中，Chain 还需要满足两个 Trigger 的 <code>mcontrol.timing</code> 是相同的。而在新版（riscv-debug-spec-v1.0.0）中，<code>mcontrol.timing</code> 被移除。目前 XiangShan 的 scala 实现仍保留了这一位，但其值永远为 0 且不可写入，编译生成的 verilog 代码中没有这一位。</p>
<h2 id="frontendtrigger-接口说明">FrontendTrigger 接口说明</h2>
<p>设计上并没有提供一个或一组对外的接口来查询某个断点的状态，因此，要在测试中检查断点状态，要么需要检查内部信号的情况（仓库中提供的构建脚本已经暴露了所有内部信号），要么通过具体执行过程中，断点的触发情况来判定。</p>
<h3 id="输入接口">输入接口</h3>
<p>主要分为控制接口和执行信息（目前执行信息只有pc）</p>
<h4 id="控制接口-io_frontendtrigger">控制接口 io_frontendTrigger</h4>
<p>本接口存储了frontendTrigger的控制信息，包含以下信号/信号组：</p>
<h5 id="debugmode">debugMode</h5>
<p>当前是否处于debug模式下</p>
<h5 id="tenablevec">tEnableVec</h5>
<p>对FrontendTrigger的每个断点，指示其是否有效。</p>
<h5 id="tupdate">tUpdate</h5>
<p>更新断点的控制信息，包含以下信号/信号组：</p>
<p>valid：此次更新是否有效/是否更新。</p>
<p>bits_addr：此次更新的是哪个断点（0~3）</p>
<p>bits_tdata_action：断点触发条件达成后的行为</p>
<p>bits_tdata_chain：断点是否链式传导</p>
<p>bits_tdata_matchType：断点匹配类型（等于、大于、小于三种）</p>
<p>bits_tdata_select：目前为止，select为0时为pc断点</p>
<p>bits_tdata_tdata2：用于和PC比较的基准值</p>
<h5 id="triggercanraisebpexp">triggerCanRaiseBpExp</h5>
<p>trigger是否可以引起异常</p>
<h4 id="pc">pc</h4>
<p>pc有一个隐含条件，就是16条指令的pc必定是连续的</p>
<h3 id="输出接口">输出接口</h3>
<p>triggered：16条指令的断点触发情况。</p>
<h2 id="frontendtrigger-测试点和功能点">FrontEndTrigger 测试点和功能点</h2>
<h3 id="功能点1-设置断点和断点检查">功能点1 设置断点和断点检查</h3>
<p>FrontEndTrigger目前仅支持设置PC断点，这通过设置断点的tdata1寄存器的select位为0实现。
同时，tdata2寄存器的mcontrol位负责设置指令PC和tdata2寄存器的地址需要满足的关系，
关系满足时，该指令会被标记为trigger命中。</p>
<p>所以，基于以上功能描述，我们需要测试：</p>
<p>select位为1时，断点是否永远不会触发。</p>
<p>select位为0时，当PC和tdata2的数据的关系满足tdata2的match位时，是否会设置断点。</p>
<p>select位为0时，当PC和tdata2的数据的关系不满足tdata2的match位时，断点是否一定不会触发。</p>
<p>综上所述，我们在这一功能点设计的测试点如下：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1</td>
<td>select1判定</td>
<td>给定tdata1的select位为1，随机构造其它输入，检查断点是否没有触发</td>
</tr>
<tr>
<td>1.2.1</td>
<td>select0关系匹配判定</td>
<td>给定tdata1的select位为0，构造PC与tdata2数据的关系同tdata2的match位匹配的输入，检查断点是否触发</td>
</tr>
<tr>
<td>1.2.2</td>
<td>select0关系不匹配判定</td>
<td>给定tdata1的select位为0，构造PC与tdata2数据的关系同tdata2的match位不匹配的输入，检查断点是否触发</td>
</tr>
</tbody>
</table>
<h3 id="功能点2-链式断点">功能点2 链式断点</h3>
<p>当某一个trigger的chain位被置后，当其后的trigger的chain位未设置，且两个trigger均命中<del>并且两个trigger的timing相同</del>时，后一个trigger才会触发。</p>
<p>对0号trigger，不需要考虑链式的情况</p>
<p>由此，我们可以设置几种测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.1</td>
<td>chain位测试</td>
<td>对每个trigger，在满足PC断点触发条件的情况下，设置chain位，检查断点是否一定不触发。</td>
</tr>
<tr>
<td>2.2.1</td>
<td>未命中测试</td>
<td>对两个trigger，仅设置前一个trigger的chain位<del>且两trigger的timing位相同</del>，设置后一个trigger命中而前一个未命中，检查后一个trigger是否一定不触发。</td>
</tr>
<tr>
<td>2.2.2</td>
<td>命中测试</td>
<td>对两个trigger，仅设置前一个trigger的chain位<del>且两trigger的timing位相同</del>且均命中，检查后一个trigger是否触发。</td>
</tr>
</tbody>
</table>
<h2 id="测试点汇总"><strong>测试点汇总</strong></h2>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1</td>
<td>断点设置和检查</td>
<td>select1判定</td>
<td>给定tdata1的select位为1，随机构造其它输入，检查断点是否没有触发</td>
</tr>
<tr>
<td>1.2.1</td>
<td>断点设置和检查</td>
<td>select0关系匹配判定</td>
<td>给定tdata1的select位为0，构造PC与tdata2数据的关系同tdata2的match位匹配的输入，检查断点是否触发</td>
</tr>
<tr>
<td>1.2.2</td>
<td>断点设置和检查</td>
<td>select0关系不匹配判定</td>
<td>给定tdata1的select位为0，构造PC与tdata2数据的关系同tdata2的match位不匹配的输入，检查断点是否触发</td>
</tr>
<tr>
<td>2.1</td>
<td>链式断点</td>
<td>chain位测试</td>
<td>对每个trigger，在满足PC断点触发条件的情况下，设置chain位，检查断点是否一定不触发</td>
</tr>
<tr>
<td>2.2.1</td>
<td>链式断点</td>
<td>未命中测试</td>
<td>对两个trigger，仅设置前一个trigger的chain位，设置后一个trigger命中而前一个未命中，检查后一个trigger是否一定不触发</td>
</tr>
<tr>
<td>2.2.2</td>
<td>链式断点</td>
<td>命中测试</td>
<td>对两个trigger，仅设置前一个trigger的chain位，检查后一个trigger是否触发</td>
</tr>
</tbody>
</table>
</div>
</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-337a93058a969bd1106bbae43f51763d">1.1.3 - PredChecker</h1>
    
	<div class="ifu-ctx">
<h1 id="子模块predchecker简介">子模块：PredChecker简介</h1>
<p>分支预测检查器PredChecker接收来自IFU的预测块信息（包括预测跳转指令在预测块的位置、预测的跳转目标、预译码得到的指令信息、指令PC以及预译码得到的跳转目标偏移等），在模块内部检查五种类型的分支预测错误。模块内部分为两个流水线stage，分别输出信息，第一个stage输出给IFU的f3阶段，用于修正预测块的指令范围和预测结果。第二个stage输出给wb阶段，用于在发现分支预测错误时产生前端重定向以及写回给FTQ（Fetch Target Queue）正确的预测信息。</p>
<h2 id="predchecker功能介绍">PredChecker功能介绍</h2>
<h3 id="jal预测错误检查">JAL预测错误检查</h3>
<p>jal指令预测错误的条件是，预测块中有一条有效jal指令（由预译码信息给出），但是要么这个预测块没有预测跳转，要么此预测块预测跳转的指令在这条jal指令之后（即这条jal指令没有被预测跳转）。</p>
<h3 id="jalr预测错误检查">JALR预测错误检查</h3>
<p>jalr指令预测错误的条件是，预测块中有一条有效jalr指令（由预译码信息给出），而且这个指令不是ret指令，但是要么这个预测块没有预测跳转，要么此预测块预测跳转的指令在这条jalr指令之后（即这条jalr指令没有被预测跳转）。</p>
<h3 id="ret预测错误检查">RET预测错误检查</h3>
<p>ret指令预测错误的条件是，预测块中有一条有效ret指令（由预译码信息给出），但是要么这个预测块没有预测跳转，要么此预测块预测跳转的指令在这条ret指令之后（即这条ret指令没有被预测跳转）。</p>
<h3 id="更新指令有效范围向量">更新指令有效范围向量</h3>
<p>PredChecker在检查出Jal/Ret/JALR指令预测错误时，需要重新生成指令有效范围向量，有效范围截取到Jal/Ret指令的位置，之后的bit全部置为0。
需要注意的是，jal和ret指令的错误检查都会导致指令有效范围的缩短，
所以需要重新生成指令有效范伟fixedRange，同时修复预测结果。需要注意的是，这个修复只会针对RET预测错误和JAL预测错误导致的范围错误，对于后续要介绍的非CFI（控制流指令）预测错误和无效指令预测错误，尽管他们会造成预测块的范围偏小，但是不会进行修复，而是直接在这里进行重定向。这样，重定向后重新取的指令会从这个出错的指令开始。</p>
<h3 id="非cfi预测错误检查">非CFI预测错误检查</h3>
<p>非CFI预测错误的条件是被预测跳转的指令根据预译码信息显示不是一条CFI指令。</p>
<h3 id="无效指令预测错误检查">无效指令预测错误检查</h3>
<p>无效指令预测错误的条件是被预测的指令的位置根据预译码信息中的指令有效向量显示不是一条有效指令的开始。</p>
<h3 id="目标地址预测错误检查">目标地址预测错误检查</h3>
<p>目标地址预测错误的条件是，被预测的是一条有效的jal或者branch指令，同时预测的跳转目标地址和由指令码计算得到的跳转目标不一致。</p>
<h3 id="分级输出检查结果">分级输出检查结果</h3>
<p>以上PredChecker检查结果会分为两级分别输出，前面已经提到，Jal/Ret指令由于需要重新生成指令有效范围向量和重新指定预测位置，
所以需要在错误产生的当拍（F3）直接输出结果到Ibuffer用于及时更正进入后端的指令 。而由于时序的考虑，其他错误信息（比如五种错误的错误位置、正确的跳转地址等）则是等到下一拍（WB）阶段才返回给IFU做前端重定向。</p>
<h2 id="predchecker接口说明">PredChecker接口说明</h2>
<h3 id="输入接口">输入接口</h3>
<p>fire_in：这个信号可以简单认为是模块有效性的控制信号。</p>
<p>ftqOffset：来自BPU（分支预测单元）的预测信息，表示该预测块的跳转指令是否存在（valid），以及跳转指令的序号（bits）。</p>
<p>instrRange：来自PreDecode的预译码信息，对每条指令，表示该指令是否在预测块的有效指令范围内。</p>
<p>instrValid：来自PreDecode的预译码信息，表示的是对于每条32位的拼接指令，其是否为一条有效的指令（即低16位为一条RVC指令，或者整个32位为一条RVI指令）。</p>
<p>jumpOffset：来自PreDecode的预译码信息，如果某一指令为跳转指令，jumpOffset表示这个指令的跳转目标。</p>
<p>pc：指令的pc。</p>
<p>pds：来自PreDecode模块的预译码信息，包含指令的brType、是否为Ret（isRet）、是否为RVC指令（isRVC）。</p>
<p>target：来自BPU，下个预测块的开始地址。</p>
<h3 id="输出接口">输出接口</h3>
<h4 id="第一阶段输出">第一阶段输出</h4>
<p>fixedRange：修复的指令有效范围向量，对每条指令i，fixedRange_i为真表示这条指令是否在当前预测块的有效指令范围内</p>
<p>fixedTaken：修复过后的CFI指令选取情况，对每条指令，fixedTaken_i为真表示这条指令是否是这个预测块的第一条CFI指令</p>
<h4 id="第二阶段输出">第二阶段输出</h4>
<p>fixedMissPred：对每条指令，PredChecker检查出的存在预测错误的情况，fixedMissPred_i为真表示这条指令存在预测错误</p>
<p>fixedTarget：对每条指令，给出修复过的下一条指令的位置（可以是常规的pc+2或+4，或者如果是跳转指令，给出跳转目标）。</p>
<p>jalTarget：对每条指令，给出跳转目标。</p>
<p>faultType：每条指令的错误类型，取指范围包含noFault，jalFault，retFault，targetFault，notCFIFault，invalidTaken，jalrFault，分别对应数字0～6</p>
<h2 id="predchecker测试点和功能点">PredChecker测试点和功能点</h2>
<h3 id="功能点1-bpu预测信息的jal预测错误检查">功能点1 BPU预测信息的JAL预测错误检查</h3>
<p>PredChecker会对传入的预测块进行JAL预测错误预检查并修正指令有效范围向量和预测的跳转指令。</p>
<p>对这一模块的测试，我们分为两部分：正确的输入是否会误检和确有JAL检测错误的预测块输入能否检出。</p>
<p>对于误检，我们设计如下的测试点:</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1.1</td>
<td>误检测试1</td>
<td>预测块中没有JAL指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报JAL预测错误。</td>
</tr>
<tr>
<td>1.1.2</td>
<td>误检测试2</td>
<td>预测块中有JAL指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报JAL预测错误。</td>
</tr>
</tbody>
</table>
<p>对于JAL预测错误的正确检验，我们设计如下的测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.2.1</td>
<td>存在JAL未预测</td>
<td>预测块中存在JAL指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出JAL预测错误。</td>
</tr>
<tr>
<td>1.2.2</td>
<td>预测的JAL并非第一条</td>
<td>预测块中存在JAL指令，但是BPU预测信息取的跳转指令在第一条JAL指令之后，检查PredChecker是否能检测出JAL预测错误。</td>
</tr>
</tbody>
</table>
<h3 id="功能点2-bpu预测信息的ret预测错误检查">功能点2 BPU预测信息的RET预测错误检查</h3>
<p>PredChecker会对传入的预测块进行RET预测错误预检查并修正指令有效范围向量和新的预测结果。</p>
<p>和JAL预测错误类似，我们也按照误检和正检来构造。</p>
<p>对于误检，我们设计如下的测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.1.1</td>
<td>误检测试1</td>
<td>预测块中没有RET指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报RET预测错误。</td>
</tr>
<tr>
<td>2.1.2</td>
<td>误检测试2</td>
<td>预测块中有RET指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报RET预测错误。</td>
</tr>
</tbody>
</table>
<p>对于RET预测错误的正确检出，我们设计如下的测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.2.1</td>
<td>存在RET未预测</td>
<td>预测块中存在RET指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>2.2.2</td>
<td>预测的跳转并非第一条</td>
<td>预测块中存在RET指令，但是BPU预测信息取的跳转指令在第一条RET指令之后，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
</tbody>
</table>
<h3 id="功能点3-bpu预测信息的jalr预测错误检查">功能点3 BPU预测信息的JALR预测错误检查</h3>
<p>PredChecker会对传入的预测块进行JALR预测错误预检查并修正指令有效范围向量和新的预测结果。</p>
<p>和JAL/RET预测错误类似，我们也按照误检和正检来构造。</p>
<p>对于误检，我们设计如下的测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>3.1.1</td>
<td>误检测试1</td>
<td>预测块中没有JALR指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报JALR预测错误。</td>
</tr>
<tr>
<td>3.1.2</td>
<td>误检测试2</td>
<td>预测块中有JALR指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报JALR预测错误。</td>
</tr>
</tbody>
</table>
<p>对于JALR预测错误的正确检出，我们设计如下的测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>3.2.1</td>
<td>存在JALR未预测</td>
<td>预测块中存在JALR指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>3.2.2</td>
<td>预测的跳转并非第一条</td>
<td>预测块中存在JALR指令，但是BPU预测信息取的跳转指令在第一条JALR指令之后，检查PredChecker是否能检测出JALR预测错误。</td>
</tr>
</tbody>
</table>
<h3 id="功能点4-更新指令有效范围向量和预测跳转的指令">功能点4 更新指令有效范围向量和预测跳转的指令</h3>
<p>PredChecker在检查出Jal/Ret指令预测错误时，需要重新生成指令有效范围向量，
有效范围截取到Jal/Ret指令的位置，之后的bit全部置为0。
同时，还需要根据每条指令的预译码信息和BPU的预测信息修复预测跳转的结果。</p>
<p>所以，根据功能要求，我们可以划分出三类情况，分别是预测的有效范围和取用的跳转指令正确的情况，
由于RET和JAL预测错误引起的有效范围偏大和错判非跳转指令和无效指令引起的有效范围偏小。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>4.1</td>
<td>有效范围无误</td>
<td>不存在任何错误的情况下，PredChecker应当保留之前的预测结果。</td>
</tr>
<tr>
<td>4.2</td>
<td>RET和JAL预测错误引起的范围偏大</td>
<td>如果检测到了JAL或RET类的预测错误，PredChecker应该将有效指令的范围修正为预测块开始至第一条跳转指令。同时，应该将预测跳转的指令位置修正为预测块中的第一条跳转指令。</td>
</tr>
<tr>
<td>4.3</td>
<td>非CFI和无效指令引起的预测范围偏小</td>
<td>如果出现了非控制流指令和无效指令的误预测，不应该将预测跳转的指令重新修正到预测块中第一条跳转指令，因为后续会直接冲刷并重新从重定向的位置取指令，如果这里修正的话，会导致下一预测块传入重复的指令</td>
</tr>
</tbody>
</table>
<h3 id="功能点5-非cfi预测错误检查">功能点5 非CFI预测错误检查</h3>
<p>非CFI预测错误的条件是被预测跳转的指令根据预译码信息显示不是一条CFI指令。</p>
<p>要检验这一功能，我们仍然按误检和正确检验来设计测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.1.1</td>
<td>误检测试1</td>
<td>构造不存在CFI指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检非CFI预测错误</td>
</tr>
<tr>
<td>5.1.2</td>
<td>误检测试2</td>
<td>构造存在CFI指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检非CFI预测错误</td>
</tr>
<tr>
<td>5.2</td>
<td>正确检测测试</td>
<td>构造不存在CFI指令但是预测了跳转的预测信息作为输入，测试PredChecker是否能检查出非CFI预测错误</td>
</tr>
</tbody>
</table>
<h3 id="功能点6-无效指令预测错误检查">功能点6 无效指令预测错误检查</h3>
<p>无效指令预测错误的条件是被预测的指令的位置根据预译码信息中的指令有效向量显示不是一条有效指令的开始。</p>
<p>要检验这一功能，我们按照误检和正确检测来设计测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>6.1.1</td>
<td>误检测试1</td>
<td>构造不存在跳转指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>6.1.2</td>
<td>误检测试2</td>
<td>构造存在无效跳转指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>6.1.3</td>
<td>误检测试3</td>
<td>构造存在有效跳转指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>6.2</td>
<td>正确检测测试</td>
<td>构造无效指令但是预测了跳转的预测信息作为输入，测试PredChecker是否能检查出无效指令预测错误</td>
</tr>
</tbody>
</table>
<h3 id="功能点7-目标地址预测错误检查">功能点7 目标地址预测错误检查</h3>
<p>目标地址预测错误的条件是，被预测的是一条有效的jal或者branch指令，
同时预测的跳转目标地址和由指令码计算得到的跳转目标不一致。</p>
<p>和先前的思路一样，我们仍然按误检和检出两类组织测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>7.1.1</td>
<td>误检测试1</td>
<td>构造不存在跳转指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检目标地址预测错误</td>
</tr>
<tr>
<td>7.1.2</td>
<td>误检测试2</td>
<td>构造存在有效跳转指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检目标地址预测错误</td>
</tr>
<tr>
<td>7.2</td>
<td>正确检测测试</td>
<td>构造存在有效跳转指令的预测块和预测跳转但跳转目标计算错误的预测信息作为输入，测试PredChecker能否检出目标地址预测错误</td>
</tr>
</tbody>
</table>
<h3 id="功能点8-生成跳转和顺序目标">功能点8 生成跳转和顺序目标</h3>
<p>PredChecker还需要负责生成跳转和顺序目标。</p>
<p>我们通过随机生成译码信息进行测试</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>8.1</td>
<td>随机测试</td>
<td>随机提供译码信息，检测生成的跳转目标和顺序目标。</td>
</tr>
</tbody>
</table>
<h2 id="a-idpred_checker_functions测试点汇总a"><a id="pred_checker_functions">测试点汇总</a></h2>
<p>综上所述，所有的测试点如下：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1.1</td>
<td>BPU预测信息的JAL预测错误检查</td>
<td>误检测试1</td>
<td>预测块中没有JAL指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报JAL预测错误。</td>
</tr>
<tr>
<td>1.1.2</td>
<td>BPU预测信息的JAL预测错误检查</td>
<td>误检测试2</td>
<td>预测块中有JAL指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报JAL预测错误。</td>
</tr>
<tr>
<td>1.2.1</td>
<td>BPU预测信息的JAL预测错误检查</td>
<td>存在JAL未预测</td>
<td>预测块中存在JAL指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出JAL预测错误。</td>
</tr>
<tr>
<td>1.2.2</td>
<td>BPU预测信息的JAL预测错误检查</td>
<td>预测的JAL并非第一条</td>
<td>预测块中存在JAL指令，但是BPU预测信息取的跳转指令在第一条JAL指令之后，检查PredChecker是否能检测出JAL预测错误。</td>
</tr>
<tr>
<td>2.1.1</td>
<td>BPU预测信息的RET预测错误检查</td>
<td>误检测试1</td>
<td>预测块中没有RET指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报RET预测错误。</td>
</tr>
<tr>
<td>2.1.2</td>
<td>BPU预测信息的RET预测错误检查</td>
<td>误检测试2</td>
<td>预测块中有RET指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报RET预测错误。</td>
</tr>
<tr>
<td>2.2.1</td>
<td>BPU预测信息的RET预测错误检查</td>
<td>存在RET未预测</td>
<td>预测块中存在RET指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>2.2.2</td>
<td>BPU预测信息的RET预测错误检查</td>
<td>预测的跳转并非第一条</td>
<td>预测块中存在RET指令，但是BPU预测信息取的跳转指令在第一条RET指令之后，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>3.1.1</td>
<td>BPU预测信息的JALR预测错误检查</td>
<td>误检测试1</td>
<td>预测块中没有JALR指令且BPU预测信息也没有取用任何跳转指令的输入，检查PredChecker是否会误报JALR预测错误。</td>
</tr>
<tr>
<td>3.1.2</td>
<td>BPU预测信息的JALR预测错误检查</td>
<td>误检测试2</td>
<td>预测块中有JALR指令且BPU预测信息取用的正是本条跳转指令的输入，检查PredChecker是否会误报JALR预测错误。</td>
</tr>
<tr>
<td>3.2.1</td>
<td>BPU预测信息的JALR预测错误检查</td>
<td>存在JALR未预测</td>
<td>预测块中存在JALR指令，但是BPU预测信息未预测跳转，检查PredChecker是否能检测出RET预测错误。</td>
</tr>
<tr>
<td>3.2.2</td>
<td>BPU预测信息的JALR预测错误检查</td>
<td>预测的跳转并非第一条</td>
<td>预测块中存在JALR指令，但是BPU预测信息取的跳转指令在第一条JALR指令之后，检查PredChecker是否能检测出JALR预测错误。</td>
</tr>
<tr>
<td>4.1</td>
<td>更新指令有效范围向量和预测跳转的指令</td>
<td>有效范围无误</td>
<td>不存在任何错误的情况下，PredChecker应当保留之前的预测结果。</td>
</tr>
<tr>
<td>4.2</td>
<td>更新指令有效范围向量和预测跳转的指令</td>
<td>RET和JAL预测错误引起的范围偏大</td>
<td>如果检测到了JAL或RET类的预测错误，PredChecker应该将有效指令的范围修正为预测块开始至第一条跳转指令。同时，应该将预测跳转的指令位置修正为预测块中的第一条跳转指令。</td>
</tr>
<tr>
<td>4.3</td>
<td>更新指令有效范围向量和预测跳转的指令</td>
<td>范围偏小不修正</td>
<td>如果出现了非控制流指令和无效指令的误预测，不应该将预测跳转的指令重新修正到预测块中第一条跳转指令，因为后续会直接冲刷并重新从重定向的位置取指令，如果这里修正的话，会导致下一预测块传入重复的指令。</td>
</tr>
<tr>
<td>5.1.1</td>
<td>非CFI预测错误检查</td>
<td>误检测试1</td>
<td>构造不存在CFI指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检非CFI预测错误</td>
</tr>
<tr>
<td>5.1.2</td>
<td>非CFI预测错误检查</td>
<td>误检测试2</td>
<td>构造存在CFI指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检非CFI预测错误</td>
</tr>
<tr>
<td>5.2</td>
<td>非CFI预测错误检查</td>
<td>正确检测测试</td>
<td>构造不存在CFI指令但是预测了跳转的预测信息作为输入，测试PredChecker是否能检查出非CFI预测错误</td>
</tr>
<tr>
<td>6.1.1</td>
<td>无效指令预测错误检查</td>
<td>误检测试1</td>
<td>构造不存在跳转指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>6.1.2</td>
<td>无效指令预测错误检查</td>
<td>误检测试2</td>
<td>构造存在无效跳转指令并且未预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>6.1.3</td>
<td>无效指令预测错误检查</td>
<td>误检测试3</td>
<td>构造存在有效跳转指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检无效指令预测错误</td>
</tr>
<tr>
<td>6.2</td>
<td>无效指令预测错误检查</td>
<td>正确检测测试</td>
<td>构造无效指令但是预测了跳转的预测信息作为输入，测试PredChecker是否能检查出无效指令预测错误</td>
</tr>
<tr>
<td>7.1.1</td>
<td>目标地址预测错误检查</td>
<td>误检测试1</td>
<td>构造不存在跳转指令并且未预测跳转的预测信息作输入，测试PredChecker是否会错检目标地址预测错误</td>
</tr>
<tr>
<td>7.1.2</td>
<td>目标地址预测错误检查</td>
<td>误检测试2</td>
<td>构造存在有效跳转指令并且正确预测跳转的预测信息作为输入，测试PredChecker是否会错检目标地址预测错误</td>
</tr>
<tr>
<td>7.2</td>
<td>目标地址预测错误检查</td>
<td>正确检测测试</td>
<td>构造存在有效跳转指令的预测块和预测跳转但跳转目标计算错误的预测信息作为输入，测试PredChecker能否检出目标地址预测错误</td>
</tr>
<tr>
<td>8.1</td>
<td>生成跳转和顺序目标</td>
<td>随机测试</td>
<td>随机提供译码信息，检测生成的跳转目标和顺序目标。</td>
</tr>
</tbody>
</table>
</div>
</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-79296c4a2b615b1e55168353e62cb794">1.1.4 - PreDecode</h1>
    
	<div class="ifu-ctx">
<h1 id="子模块predecoder简介">子模块：PreDecoder简介</h1>
<p>预译码器PreDeocoder接受初始指令码并进行指令码拼接，拼接之后对每个指令码查询预译码表产生预译码信息，预译码信息包括该位置是否是有效指令开始、CFI指令类型、是否是RVC指令、是否是Call指令以及是否是Ret指令。预译码器会产生两种有效指令开始的向量，一种是默认第1个二字节必为有效指令开始，另一种是默认第2个二字节必为有效指令的开始，最终的选择在IFU端做。</p>
<p>所以，预译码器接收的输入是： 17 x 2B的初始指令码，这个2字节的初始指令码要么是一条RVC指令，要么是一条RVI指令的前半或后半部分。</p>
<p>预译码器的输出是：16x4B的拼接指令码；对每个4B指令码，该条指令是否为RVI或RVC指令（RVC指令只考虑该4B的低2B）；对每个4B指令码，该条指令的跳转偏移；两个16位的有效指令开始向量，其中第一种向量假定当前预测块的起始2字节为一条有效指令的开始，而第二种向量假定当前预测块的起始2字节为一条有效RVI指令的结束（但是由于第二种向量的前两位必然为0和1,所以编译优化后，第二种向量实际只有14个信号，表示2-15位；同理，第1种向量的第0位因为恒为1,所以也被优化）</p>
<h3 id="功能介绍">功能介绍</h3>
<h3 id="指令码生成">指令码生成</h3>
<p>预译码器接受来自IFU完成指令切分的17 × 2字节的初始指令码，并以4字节为窗口，2字节为步进长度，
从第1个2字节开始，直到第16个2字节，选出总共16个4字节的指令码。</p>
<h3 id="预译码信息生成">预译码信息生成</h3>
<p>预译码器根据指令码产生预译码信息，主要包括：是否是RVC指令、是否是CFI指令、
CFI指令类型（branch/jal/jalr/call/ret）、CFI指令的目标地址计算偏移。</p>
<p>首先是判断是否是RVC指令，RVC指令的具体格式参阅RISCV手册的描述：</p>
<p><img alt="RVC" src="RVCtable.png"></p>
<p>其中，决定指令是否为RVC的部分在于指令的[1, 0]两位，不为3的情况下都是RVC指令。</p>
<p>其余的指令性质判定功能（CFI类型、是否为call和ret）被时序优化到了F3PreDecoder中，不过也可以认为是PreDecoder的一部分，可以设置测试点进行测试</p>
<p>最后比较麻烦的是CFI指令的目标地址计算偏移，主要是对J和BR分支指令进行的计算，这需要综合RVI和RVC中jal和br指令的结构。
首先，是手册中对于C.J的描述</p>
<p><img alt="JOP" src="JOP.png"></p>
<p>这里对imm立即数的注解是，立即数的每一位最后对应到的是偏移的哪一位。</p>
<p>所以，可以认为立即数是这么重组的：</p>
<p>instr(12) + instr(8) + instr(10, 9) + instr(6) + instr(7) + instr(2) + instr(11) +instr(5,3) + &ldquo;0&rdquo;</p>
<p>而RVI中，对于JAL指令，是这么定义的：</p>
<p><img alt="RVIJ" src="RVIJ.png"></p>
<p>我们可以类似地计算立即数。</p>
<p>同样的，我们可以查询手册，参考BR类指令的立即数计算RVC和RVI指令对应的偏移。</p>
<p><img alt="RVIBR" src="RVIBR.png"></p>
<p><img alt="RVCBR" src="RVCBR.png"></p>
<h2 id="predecode接口说明">PreDecode接口说明</h2>
<h3 id="输入接口">输入接口</h3>
<p>in_bits_data 17 x 2B的初始指令码，其中，每2个字节既可以代表一条RVC指令，也可以代表一个RVI指令的一半。</p>
<h3 id="输出接口">输出接口</h3>
<p>instr：拼接后的 16 x 4B的初始指令码</p>
<p>jumpOffset：如果这条指令是跳转指令，则jumpOffset表示其跳转偏移</p>
<p>pd：每条指令预译码信息，包括valid、isRVC、brType、isRet、isCall。其中第0条指令的valid已经被优化了</p>
<p>hasHalfValid：这个信号需要和pd的valid结合起来看，PreDecode的一个功能是求出指令开始向量，也就是对每个4B的拼接指令，判断其低2B是否为一条有效指令的开始（即一条RVI指令的前半部分，或者一条RVC指令），但是需要分类讨论该预测块的第一个2B是否为一条有效指令的开始。hasHalfValid表示的是当前预测块的第一个2B指令为一条RVI指令的后半部分时，给出的指令开始向量。类似地，pd中的valid指的是当前预测块的第一个2B指令为一条指令的开始时，给出的指令开始向量。</p>
<h2 id="predecoder测试点和功能点">PreDecoder测试点和功能点</h2>
<h3 id="功能点1-生成指令码">功能点1 生成指令码</h3>
<p>子模块：PreDecoder简介</p>
<p>预译码器PreDeocoder接受初始指令码并进行指令码拼接，拼接之后对每个指令码查询预译码表产生预译码信息，预译码信息包括该位置是否是有效指令开始、CFI指令类型、是否是RVC指令、是否是Call指令以及是否是Ret指令。预译码器会产生两种有效指令开始的向量，一种是默认第1个二字节必为有效指令开始，另一种是默认第2个二字节必为有效指令的开始，最终的选择在IFU端做。</p>
<p>所以，预译码器接收的输入是： 17 x 2B的初始指令码，这个2字节的初始指令码要么是一条RVC指令，要么是一条RVI指令的前半或后半部分。</p>
<p>预译码器的输出是：16x4B的拼接指令码；对每个4B指令码，该条指令是否为RVI或RVC指令（RVC指令只考虑该4B的低2B）；对每个4B指令码，该条指令的跳转偏移；两个16位的有效指令开始向量，其中第一种向量假定当前预测块的起始2字节为一条有效指令的开始，而第二种向量假定当前预测块的起始2字节为一条有效RVI指令的结束（但是由于第二种向量的前两位必然为0和1,所以编译优化后，第二种向量实际只有14个信号，表示2-15位；同理，第1种向量的第0位因为恒为1,所以也被优化）
功能介绍
指令码生成</p>
<p>预译码器接受来自IFU完成指令切分的17 × 2字节的初始指令码，并以4字节为窗口，2字节为步进长度， 从第1个2字节开始，直到第16个2字节，选出总共16个4字节的指令码。
预译码信息生成</p>
<p>预译码器根据指令码产生预译码信息，主要包括：是否是RVC指令、是否是CFI指令、 CFI指令类型（branch/jal/jalr/call/ret）、CFI指令的目标地址计算偏移。</p>
<p>预译码器从IFU接收完成指令切分的17 x 2 字节的初始指令码，以4字节为窗口，2字节为步进长度，选出16 x 4字节的指令码</p>
<p>我们需要随机生成初始指令码，并测试拼接的结果。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1</td>
<td>拼接测试</td>
<td>随机生成17 x 2字节的初始指令码，检验PreDecoder拼接结果</td>
</tr>
</tbody>
</table>
<h3 id="功能点2-生成预译码信息">功能点2 生成预译码信息</h3>
<p>预译码器会根据指令码产生预译码信息，包括RVC指令的判定和CFI指令的目标地址计算偏移。</p>
<p>CFI类型的判定则时序优化到了F3PreDecoder中。
可以设计测试点测试PreDecode对F3PreDecoder的使用。</p>
<p>据此，我们可以设计下述测试点。</p>
<p>首先是判定RVC指令，我们随机生成输入初始指令码，对返回的16位RVC判定结果进行检验。
具体来说，对每32位指令，考虑RVC和RVI两种情况。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.1.1</td>
<td>RVC判定</td>
<td>传入RVC指令，应该判断为RVC</td>
</tr>
<tr>
<td>2.1.2</td>
<td>RVI判定</td>
<td>传入RVI指令，不应判断为RVC</td>
</tr>
</tbody>
</table>
<p>然后，需要分别根据手册构造RVC和RVI扩展下的J指令和BR指令们，所以有如下的测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.2.1</td>
<td>RVC.J计算</td>
<td>对传入RVC扩展的J指令，检查计算的偏移</td>
</tr>
<tr>
<td>2.2.2</td>
<td>RVI.J计算</td>
<td>对传入RVI扩展的J指令，检查计算的偏移</td>
</tr>
<tr>
<td>2.2.3</td>
<td>RVC.BR计算</td>
<td>对传入RVC扩展的BR指令，检查计算的偏移</td>
</tr>
<tr>
<td>2.2.4</td>
<td>RVI.BR计算</td>
<td>对传入RVI扩展的BR指令，检查计算的偏移</td>
</tr>
</tbody>
</table>
<p>参照F3PreDecoder的测试点，设计如下测试点：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.3.1</td>
<td>非CFI判定</td>
<td>对传入的非CFI指令（包括RVC.EBREAK），应该判定为类型0</td>
</tr>
<tr>
<td>2.3.2</td>
<td>BR判定</td>
<td>对传入的BR指令，应该判定为类型1</td>
</tr>
<tr>
<td>2.3.3</td>
<td>JAL判定</td>
<td>对传入的JAL指令，应该判定为类型2</td>
</tr>
<tr>
<td>2.3.4</td>
<td>JALR判定</td>
<td>对传入的JALR指令，应该判定为类型3</td>
</tr>
<tr>
<td>2.4.1</td>
<td>非CFI和BR不判定</td>
<td>对传入的非CFI和BR指令，都不应判定为call或者ret</td>
</tr>
<tr>
<td>2.4.2.1.1</td>
<td>RVI.JAL判定call</td>
<td>对传入的RVI.JAL指令，当rd设置为1或5，应当判定该指令为call</td>
</tr>
<tr>
<td>2.4.2.1.2</td>
<td>RVI.JAL例外</td>
<td>对传入的RVI.JAL指令，当rd设置为1和5之外的值，不应当判定该指令为call或ret</td>
</tr>
<tr>
<td>2.4.2.2</td>
<td>RVC.JAL不判定</td>
<td>对传入的RVC.JAL指令，无论什么情况都不能判定为call或ret</td>
</tr>
<tr>
<td>2.4.3.1.1</td>
<td>RVI.JALR和rd为link</td>
<td>传入RVI.JALR指令，并且rd为1或5，无论其他取值，都应判定为call</td>
</tr>
<tr>
<td>2.4.3.1.2</td>
<td>RVI.JALR且仅rs为link</td>
<td>传入RVI.JALR指令，rd不为1和5，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>2.4.3.1.3</td>
<td>RVI.JALR无link</td>
<td>对传入的JALR指令，若rd和rs均不为link，则不应判定为ret和cal</td>
</tr>
<tr>
<td>2.4.3.2.1</td>
<td>RVC.JALR为Ret</td>
<td>传入RVC.JALR指令，必定为call</td>
</tr>
<tr>
<td>2.4.3.2.2.1</td>
<td>RVC.JR且rs为link</td>
<td>传入RVC.JR指令，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>2.4.3.2.2.2</td>
<td>RVC.JR且rs不为link</td>
<td>传入RVC.JR指令，rs不为1或5，不应判定为ret</td>
</tr>
</tbody>
</table>
<h3 id="功能点3-生成指令开始向量">功能点3 生成指令开始向量</h3>
<p>最后，预译码还需要生成两种指令开始向量：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.3.1</td>
<td>有效指令开始向量计算1</td>
<td>对预测块，假定第一条指令为一条有效指令的开始，对每条指令计算其是否为有效指令开始</td>
</tr>
<tr>
<td>2.3.2</td>
<td>有效指令开始向量计算2</td>
<td>对预测块，假定第一条指令为一条有效指令的结束，对每条指令计算其是否为有效指令开始</td>
</tr>
</tbody>
</table>
<h2 id="测试点汇总a-idpred_decoder_functions-a"><strong>测试点汇总</strong><a id="pred_decoder_functions"> </a></h2>
<p>综上所述，对PredDecoder，所有的测试点为：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1</td>
<td>拼接指令码</td>
<td>拼接测试</td>
<td>随机生成17 x 2字节的初始指令码，检验PreDecoder拼接结果</td>
</tr>
<tr>
<td>2.1.1</td>
<td>RVC判定</td>
<td>RVC判定</td>
<td>传入RVC指令，应该判断为RVC</td>
</tr>
<tr>
<td>2.1.2</td>
<td>RVC判定</td>
<td>RVI判定</td>
<td>传入RVI指令，不应判断为RVC</td>
</tr>
<tr>
<td>2.2.1</td>
<td>跳转目标计算</td>
<td>RVC.J计算</td>
<td>对传入RVC扩展的J指令，检查计算的偏移</td>
</tr>
<tr>
<td>2.2.2</td>
<td>跳转目标计算</td>
<td>RVI.J计算</td>
<td>对传入RVI扩展的J指令，检查计算的偏移</td>
</tr>
<tr>
<td>2.2.3</td>
<td>跳转目标计算</td>
<td>RVC.BR计算</td>
<td>对传入RVC扩展的BR指令，检查计算的偏移</td>
</tr>
<tr>
<td>2.2.4</td>
<td>跳转目标计算</td>
<td>RVI.BR计算</td>
<td>对传入RVI扩展的BR指令，检查计算的偏移</td>
</tr>
<tr>
<td>2.3.1</td>
<td>CFI指令类型判定</td>
<td>非CFI判定</td>
<td>对传入的非CFI指令（包括RVC.EBREAK），应该判定为类型0</td>
</tr>
<tr>
<td>2.3.2</td>
<td>CFI指令类型判定</td>
<td>BR判定</td>
<td>对传入的BR指令，应该判定为类型1</td>
</tr>
<tr>
<td>2.3.3</td>
<td>CFI指令类型判定</td>
<td>JAL判定</td>
<td>对传入的JAL指令，应该判定为类型2</td>
</tr>
<tr>
<td>2.3.4</td>
<td>CFI指令类型判定</td>
<td>JALR判定</td>
<td>对传入的JALR指令，应该判定为类型3</td>
</tr>
<tr>
<td>2.4.1</td>
<td>ret、call判定</td>
<td>非CFI和BR不判定</td>
<td>对传入的非CFI和BR指令，都不应判定为call或者ret</td>
</tr>
<tr>
<td>2.4.2.1.1</td>
<td>ret、call判定</td>
<td>RVI.JAL判定call</td>
<td>对传入的RVI.JAL指令，当rd设置为1或5，应当判定该指令为call</td>
</tr>
<tr>
<td>2.4.2.1.2</td>
<td>ret、call判定</td>
<td>RVI.JAL例外</td>
<td>对传入的RVI.JAL指令，当rd设置为1和5之外的值，不应当判定该指令为call或ret</td>
</tr>
<tr>
<td>2.4.2.2</td>
<td>ret、call判定</td>
<td>RVC.JAL不判定</td>
<td>对传入的RVC.JAL指令，无论什么情况都不能判定为call或ret</td>
</tr>
<tr>
<td>2.4.3.1.1</td>
<td>ret、call判定</td>
<td>RVI.JALR和rd为link</td>
<td>传入RVI.JALR指令，并且rd为1或5，无论其他取值，都应判定为call</td>
</tr>
<tr>
<td>2.4.3.1.2</td>
<td>ret、call判定</td>
<td>RVI.JALR且仅rs为link</td>
<td>传入RVI.JALR指令，rd不为1和5，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>2.4.3.1.3</td>
<td>ret、call判定</td>
<td>RVI.JALR无link</td>
<td>对传入的JALR指令，若rd和rs均不为link，则不应判定为ret和cal</td>
</tr>
<tr>
<td>2.4.3.2.1</td>
<td>ret、call判定</td>
<td>RVC.JALR为Ret</td>
<td>传入RVC.JALR指令，必定为call</td>
</tr>
<tr>
<td>2.4.3.2.2.1</td>
<td>ret、call判定</td>
<td>RVC.JR且rs为link</td>
<td>传入RVC.JR指令，rs为1或5，应判定为ret</td>
</tr>
<tr>
<td>2.4.3.2.2.2</td>
<td>ret、call判定</td>
<td>RVC.JR且rs不为link</td>
<td>传入RVC.JR指令，rs不为1或5，不应判定为ret</td>
</tr>
<tr>
<td>2.3.1</td>
<td>计算有效指令开始向量</td>
<td>有效指令开始向量计算1</td>
<td>对预测块，假定第一条指令为一条有效指令的开始，对每条指令计算其是否为有效指令开始</td>
</tr>
<tr>
<td>2.3.2</td>
<td>计算有效指令开始向量</td>
<td>有效指令开始向量计算2</td>
<td>对预测块，假定第一条指令为一条有效指令的结束，对每条指令计算其是否为有效指令开始</td>
</tr>
</tbody>
</table>
</div>
</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-f3f3627a040d55087b6c36b4ee0f1f10">1.1.5 - RVCExpander</h1>
    
	<div class="ifu-ctx">
<h1 id="子模块rvcexpander简介">子模块：RVCExpander简介</h1>
<p>RVCExpander是IFU的子模块，负责对传入的指令进行指令扩展，并解码计算非法信息。</p>
<p>该模块接收的输入量是两个：一条RVC指令或者RVI指令；CSR对fs.status的使能情况。</p>
<p>输出量也是两个：输入指令对应的RVI指令；RVC指令是否非法。</p>
<h2 id="指令扩展">指令扩展</h2>
<p>如果是RVI指令，则无需扩展。</p>
<p>否则对RVC指令，按照手册的约定进行扩展。</p>
<h2 id="非法指令判断">非法指令判断</h2>
<p>RVI指令永远判断为合法。</p>
<p>对于RVC指令的判定，详细内容参阅20240411的RISCV手册的26.8节表格列出的指令条件。</p>
<h2 id="rvcexpander接口说明">RVCExpander接口说明</h2>
<h3 id="输入接口">输入接口</h3>
<p>fsIsOff：表示CSR是否使能<code>fs.status</code></p>
<p>in：传入一个32位数据，其可以是一个完整的RVI指令，也可以是低16位RVC指令+高16位为RVI指令的一半（当然低16位也有可能是RVI指令的后半部分，但是RVCExpander不会区分，可以认为RVCExpander假定传入的32位数据的低16位一定为一条指令的开始）</p>
<h3 id="输出接口">输出接口</h3>
<p>ill：表示这条指令是否为非法指令</p>
<p>out_bits：对RVI指令，直接返回，对RVC指令，返回扩展后的32位指令。</p>
<h2 id="功能点和测试点">功能点和测试点</h2>
<h3 id="功能点1-指令扩展">功能点1 指令扩展</h3>
<p>RVCExpander负责接收预译码器拼接的指令码，并进行指令扩展，如果是16位RVC指令，需要按照RISCV手册的约定完成扩展</p>
<p>对此，我们需要随机生成RVI指令和RVC指令，送入预译码器：</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1</td>
<td>RVI指令保留</td>
<td>构造RVI指令传入，检查保留情况</td>
</tr>
<tr>
<td>1.2</td>
<td>RVC指令扩展</td>
<td>构造RVC指令传入，按手册检查扩展结果</td>
</tr>
</tbody>
</table>
<h3 id="功能点2-非法指令判断">功能点2 非法指令判断</h3>
<p>RVCExpander在解析指令时，如发现指令违反了手册的约定，则需要判定该指令非法</p>
<p>对此，我们需要随机生成非法指令送入RVI中，并检测RVCExpander对合法位的校验；同时，我们还需要校验合法指令是否会被误判为非法指令：</p>
<p>此外，需要判定C.fp指令在CSR未使能fs.status的情况下，能否将这类指令判定为非法。</p>
<table>
<thead>
<tr>
<th>序号</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.1</td>
<td>常规非法指令测试</td>
<td>随机构造非法RVC指令传入，检查判断结果</td>
</tr>
<tr>
<td>2.2</td>
<td>合法指令测试</td>
<td>随机构造合法RVC指令传入，检查判断结果</td>
</tr>
<tr>
<td>2.3</td>
<td>C.fp指令测试</td>
<td>CSR未使能fs.status的情况下，C.fp指令应该为非法</td>
</tr>
</tbody>
</table>
<h2 id="测试点汇总-a-idrvc_expander_functions-a">测试点汇总 <a id="rvc_expander_functions"> </a></h2>
<table>
<thead>
<tr>
<th>序号</th>
<th>功能</th>
<th>名称</th>
<th>描述</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1</td>
<td>指令扩展</td>
<td>RVI指令保留</td>
<td>构造RVI指令传入，检查保留情况</td>
</tr>
<tr>
<td>1.2</td>
<td>指令扩展</td>
<td>RVC指令扩展</td>
<td>构造RVC指令传入，按手册检查扩展结果</td>
</tr>
<tr>
<td>2.1</td>
<td>非法指令判断</td>
<td>非法指令测试</td>
<td>随机构造非法RVC指令传入，检查判断结果</td>
</tr>
<tr>
<td>2.2</td>
<td>非法指令判断</td>
<td>合法指令测试</td>
<td>随机构造合法RVC指令传入，检查判断结果</td>
</tr>
<tr>
<td>2.3</td>
<td>C.fp指令测试</td>
<td>CSR未使能fs.status的情况下，C.fp指令应该为非法</td>
<td></td>
</tr>
</tbody>
</table>
<h2 id="rvc扩展辅助阅读材料">RVC扩展辅助阅读材料</h2>
<p>为方便参考模型的书写，在这里根据20240411版本的手册内容整理了部分指令扩展的思路。</p>
<p>对于RVC指令来说，op = instr(1, 0)；funct = instr(15, 13)</p>
<table>
<thead>
<tr>
<th>op\funct</th>
<th>000</th>
<th>001</th>
<th>010</th>
<th>011</th>
<th>100</th>
<th>101</th>
<th>110</th>
<th>111</th>
</tr>
</thead>
<tbody>
<tr>
<td>00</td>
<td>addi4spn</td>
<td>fld</td>
<td>lw</td>
<td>ld</td>
<td>lbu<br>lhu;lh<br>sb;sh</td>
<td>fsd</td>
<td>sw</td>
<td>sd</td>
</tr>
<tr>
<td>01</td>
<td>addi</td>
<td>addiw</td>
<td>li</td>
<td>lui<br>addi16sp<br>zcmop</td>
<td>ARITHs<br>zcb</td>
<td>j</td>
<td>beqz</td>
<td>bnez</td>
</tr>
<tr>
<td>10</td>
<td>slli</td>
<td>fldsp</td>
<td>lwsp</td>
<td>ldsp</td>
<td>jr;mv<br>ebreak<br>jalr;add</td>
<td>fsdsp</td>
<td>fwsp</td>
<td>sdsp</td>
</tr>
</tbody>
</table>
<p>在开始阅读各指令的扩展规则时，需要了解一些RVC扩展的前置知识，比如：</p>
<p>rd&rsquo;, rs1&rsquo;和rs2&rsquo;寄存器：受限于16位指令的位宽限制，这几个寄存器只有3位来表示，他们对应到x8~x15寄存器。</p>
<h3 id="op--b00">op = b'00'</h3>
<h4 id="funct--b000-addi4spn">funct = b'000&rsquo;: ADDI4SPN</h4>
<image src="Caddi4spn.png" alter="addi4spn" width=600px />
<p>该指令将一个0扩展的非0立即数加到栈指针寄存器x2上，并将结果写入rd'</p>
<p>其中，nzuimm[5:4|9:6|2|3]的含义是：</p>
<p>这条指令的第12至11位是立即数的5至4位，第10至7位是立即数的9至6位，第6位是立即数的第2位，第7位是立即数的第3位。</p>
<p>这条指令最终扩展成为<strong>addi rd&rsquo;, x2, nzuimm[9:2]</strong></p>
<p>addi的格式形如：| imm[11:0] | rs1 | 000 | rd | 0010011 |</p>
<p>注意，该指令的立即数为0的时候，不合法。</p>
<h4 id="funct--b001-fld">funct = b'001&rsquo;: fld</h4>
<image src="Cfld.png" alter="fld" width=600px />
<p>该指令从内存加载一个双精度浮点数到rd&rsquo;寄存器。</p>
<p>offset的低三位是0，高位进行了0扩展。</p>
<p>这条指令最终扩展成为<strong>fld rd′,offset(rs1′)</strong></p>
<p>fld的格式形如： | imm[11:0] | rs1 | 011 | rd | 0000111 |</p>
<p>注意：在昆明湖环境下，该指令要求CSR使能fs.status，也即入参fsIsOff为假。</p>
<h4 id="funct--b010-lw">funct = b'010&rsquo;: lw</h4>
<image src="Cfld.png" alter="lw" width=600px />
<p>该指令从内存加载一个32位的值到rd&rsquo;寄存器。</p>
<p>offset的低两位是0，高位进行了0扩展。</p>
<p>这条指令最终扩展成为<strong>lw rd′,offset(rs1′)</strong></p>
<p>lw的格式形如： | imm[11:0] | rs1 | 010 | rd | 0000011 |</p>
<h4 id="funct--b011-ldsp">funct = b'011&rsquo;: ldsp</h4>
<image src="Cfld.png" alter="ld" width=600px />
<p>该指令从内存加载一个64位的值到rd&rsquo;寄存器。</p>
<p>offset的低两位是0，高位进行了0扩展。</p>
<p>这条指令最终扩展成为<strong>ld rd′,offset(rs1′)</strong></p>
<p>ld的格式形如： | imm[11:0] | rs1 | 011 | rd | 0000011 |</p>
<h4 id="funct--b100-zcb-extensions-1">funct = b'100&rsquo;: zcb extensions 1</h4>
<p>在RVC指令中，这部分对应的是zcb扩展中的5条指令：lbu,lhu,lh,sb,sh</p>
<p>在zcb扩展中，进一步地取instr[12:10]作为zcb扩展的指令码，我们记作funct_zcb</p>
<h5 id="funct_zcb--b000-lbu">funct_zcb = b'000&rsquo;: lbu</h5>
<p>| 100 | 000 | rs1&rsquo; | uimm[0|1] | rd&rsquo; | 00 |</p>
<p>这个指令从rs1&rsquo;+uimm的地址读取一字节，用0扩展并并加载到rd&rsquo;中。</p>
<p>最终翻译为 lb rd&rsquo;, uimm(rs1')</p>
<p>lb指令的格式形如：| imm[11:0] | rs1 | 000 | rd | 0000011 |</p>
<h5 id="funct_zcb--b001-instr6-0--lhu">funct_zcb = b'001&rsquo;, instr[6] =0 : lhu</h5>
<p>| 100 | 001 | rs1&rsquo; | 0 | uimm[1] | rd&rsquo; | 00 |</p>
<p>这个指令从地址rs1&rsquo; + uimm读取半word，用0扩展加载到rd&rsquo;中。</p>
<p>最终翻译为 lhu rd&rsquo;, uimm(rs1')</p>
<p>lhu指令的格式形如：| imm[11:0] | rs1 | 101 | rd | 0000011 |</p>
<h5 id="funct_zcb--b001-instr6-1--lh">funct_zcb = b'001&rsquo;, instr[6] =1 : lh</h5>
<p>| 100 | 001 | rs1&rsquo; | 1 | uimm[1] | rd&rsquo; | 00 |</p>
<p>这个指令从地址rs1&rsquo; + uimm读取半word，符号扩展并加载到rd&rsquo;中。</p>
<p>最终翻译为 lh rd&rsquo;, uimm(rs1')</p>
<p>lh指令的格式形如：| imm[11:0] | rs1 | 001 | rd | 0000011 |</p>
<h5 id="funct_zcb--b010-sb">funct_zcb = b'010&rsquo;： sb</h5>
<p>| 100 | 010 | rs1&rsquo; | uimm[0 | 1] | rd&rsquo; | 00 |</p>
<p>这个指令把rs2&rsquo;的低字节存储到地址rs1&rsquo; + uimm指示的内存地址中。</p>
<p>最终翻译为 sb rs2, uimm(rs1')</p>
<p>RVI中sb指令的格式形如：|imm[11:5] | rs2 | rs1 | 000 | imm[4:0] | 0100011 |</p>
<h5 id="funct_zcb--b011-sh">funct_zcb = b'011&rsquo;: sh</h5>
<p>| 100 | 011 | rs1&rsquo; | 0 | uimm[1] | rd&rsquo; | 00 |</p>
<p>这个指令把rs2&rsquo;的低半字存储到地址rs1&rsquo; + uimmz指示的内存地址中。</p>
<p>最终翻译为 sh rd&rsquo;, uimm(rs1')</p>
<p>sh指令的格式形如：|imm[11:5] | rs2 | rs1 | 001 | imm[4:0] | 0100011 |</p>
<h4 id="funct--b101-fsd">funct = b'101&rsquo;: fsd</h4>
<image src="Cfsd.png" alter="fsd" width=600px />
<p>fsd将rs2&rsquo;中的双精度浮点数存储到rs1&rsquo; + imm指示的内存区域</p>
<p>该指令的立即数低3位为0，同时进行了0符号扩展。</p>
<p>最终这个指令将被扩展为<strong>fsd rs2′, offset(rs1′)</strong></p>
<p>RVI的FSD格式形如：| imm[11:5]| rs2 | rs1 | 011 | imm[4:0] | 0100011 |</p>
<p>注意：在昆明湖环境下，该指令要求CSR使能fs.status，也即入参fsIsOff为假。</p>
<h4 id="funct--b110-sw">funct = b'110&rsquo;: sw</h4>
<image src="Cfsd.png" alter="sw" width=600px />
<p>sw将rs2&rsquo;中的一个字存储到rs1&rsquo; + imm指示的内存区域</p>
<p>该指令的立即数低2位为0，同时进行了0符号扩展。</p>
<p>最终这个指令将被扩展为<strong>sw rs2′, offset(rs1′)</strong></p>
<p>RVI的SW格式形如：| imm[11:5]| rs2 | rs1 | 010 | imm[4:0] | 0100011 |</p>
<h4 id="funct--b111-sd">funct = b'111&rsquo;: sd</h4>
<image src="Cfsd.png" alter="sd" width=600px />
<p>fsd将rs2&rsquo;中的双字存储到rs1&rsquo; + imm指示的内存区域</p>
<p>该指令的立即数低3位为0，同时进行了0符号扩展。</p>
<p>最终这个指令将被扩展为<strong>sd rs2′, offset(rs1′)</strong></p>
<p>RVI的SD格式形如：| imm[11:5]| rs2 | rs1 | 011 | imm[4:0] | 0100111 |</p>
<h3 id="op--b01">op = b'01'</h3>
<h4 id="funct--b000-addi">funct = b'000&rsquo;: addi</h4>
<image src="Caddi.png" alter="addi" width=600px />
<p>该指令将一个符号扩展的非0立即数加到rd存储的数字上，并将结果写入rd。</p>
<p>尽管手册规定立即数和rd不为0，但是立即数和rd为0的情况仍可视为合法。前者是HINT指令，而后者是NOP。</p>
<p>这条指令最终扩展成为<strong>addi rd, rd, imm</strong></p>
<p>addi的格式形如：| imm[11:0] | rs1 | 000 | rd | 0010011 |</p>
<h4 id="funct--b001-addiw">funct = b'001&rsquo;: addiw</h4>
<image src="Caddi.png" alter="addiw" width=600px />
<p>该指令的功能和addi类似，但是先计算得到32位数，然后再符号扩展至64位。</p>
<p>该指令的rd为0时非法。</p>
<p>当立即数不为0时，该指令最终扩展成为<strong>addiw, rd, rd, imm</strong></p>
<p>addiw的指令格式为| imm[11:0] | rs1 | 000 | rd | 0011011 |</p>
<p>如果立即数为0,该指令将会扩展成为sext.w rd，不过和addiw的格式是一样的，因此可以将他们归为一类。</p>
<h4 id="funct--b010-li">funct = b'010&rsquo;: li</h4>
<image src="Cli.png" alter="li" width=600px />
<p>该指令将符号扩展的立即数加载到rd中。</p>
<p>当立即数为0时，该指令为hint，可以看作合法。</p>
<p>这条指令最终扩展成为<strong>addi rd, x0, imm</strong></p>
<p>addi的格式形如：| imm[11:0] | rs1 | 000 | rd | 0010011 |</p>
<h4 id="funct--b011-luiaddi16spzcm">funct = b'011&rsquo;: lui/addi16sp/zcm</h4>
<image src="Cli.png" alter="lui" width=600px />
<p>当rd不为0且不为2时，为lui指令，可以扩展为<strong>lui rd, imm</strong></p>
<p>lui指令的格式形如： | imm[31:12] | rd | 0110111 |</p>
<p>当rd为0时，为hint，也可当作cli进行译码。</p>
<p>当rd为2时，为addi16sp指令：</p>
<image src="Caddi.png" alter="addi16sp" width=600px />
<p>扩展为<strong>addi x2, x2, nzimm[9:4]</strong></p>
<p>addi的格式形如：| imm[11:0] | rs1 | 000 | rd | 0010011 |</p>
<p>对addi16sp，立即数为0时非法。</p>
<p>此外，当第12至11位皆为0，第7位是1且第6至2位为0时，为zcmop，可以直接翻译为一个不起效的指令，比如与立即数0。</p>
<h4 id="funct--b100-arith--zcb-extension2">funct = b'100&rsquo;: arith &amp; zcb extension2</h4>
<p>在RVC指令中，这部分对应的是数学运算指令和zcb扩展中的另一部分指令，数学计算指令的对应如下：</p>
<image src="op01funct100.png" alter="arith" width=600px />
<p>其中SRLI64和SRAI64在昆明湖环境下可以不考虑。</p>
<h5 id="srli">srli</h5>
<image src="Csrli.png" alter="srli" width=600px />
<p>当funct2为00时，为srli。</p>
<p>最终可翻译为<strong>srli rd′, rd′, 64</strong></p>
<p>srli的格式形如：|0000000|shamt|rs1|101|rd|0010011|</p>
<h5 id="srai">srai</h5>
<image src="Csrli.png" alter="srai" width=600px />
<p>当funct2为01时，为srai。</p>
<p>最终可翻译为<strong>srai rd′, rd′, 64</strong></p>
<p>SRAI的格式形如：|0100000|shamt|rs1|101|rd|0010011|</p>
<h5 id="andi">andi</h5>
<image src="Candi.png" alter="andi" width=600px />
<p>该指令最终扩展为<strong>andi rd′, rd′, imm</strong></p>
<p>andi的格式形如|imm[11:0]|rs1|111|rd|0010011|</p>
<h5 id="sub">sub</h5>
<image src="Csub.png" alter="sub" width=600px />
<p>这条指令最终可以扩展为：<strong>sub rd′, rd′, rs2′</strong></p>
<p>sub指令的格式形如：|0100000|rs2|rs1|000|rd|0110011|</p>
<h5 id="xor">xor</h5>
<image src="Csub.png" alter="xor" width=600px />
<p>这条指令最终可以扩展为：<strong>xor rd′, rd′, rs2′</strong></p>
<p>xor指令的格式形如：|0000000|rs2|rs1|100|rd|0110011|</p>
<h5 id="or">or</h5>
<image src="Csub.png" alter="or" width=600px />
<p>这条指令最终可以扩展为：<strong>or rd′, rd′, rs2′</strong></p>
<p>or指令的格式形如：|0000000|rs2|rs1|110|rd|0110011|</p>
<h5 id="and">and</h5>
<image src="Csub.png" alter="and" width=600px />
<p>这条指令最终可以扩展为：<strong>and rd′, rd′, rs2′</strong></p>
<p>and指令的格式形如：|0000000|rs2|rs1|111|rd|0110011|</p>
<h5 id="subw">subw</h5>
<image src="Csub.png" alter="subw" width=600px />
<p>这条指令最终可以扩展为：<strong>subw rd′, rd′, rs2′</strong></p>
<p>subw指令的格式形如：|0100000|rs2|rs1|000|rd|0111011|</p>
<h5 id="addw">addw</h5>
<image src="Csub.png" alter="addw" width=600px />
<p>这条指令最终可以扩展为：<strong>addw rd′, rd′, rs2′</strong></p>
<p>addw指令的格式形如：|0000000|rs2|rs1|000|rd|0111011|</p>
<h5 id="mul">mul</h5>
<p>从mul开始的一部分指令属于zcb扩展。</p>
<p>zcb扩展中，当instr(12, 10) == &ldquo;111&rdquo;，且instr(6, 5)为&quot;10&quot;时，为mul指令。</p>
<p>zcb扩展中，当instr(12, 10) == &ldquo;111&rdquo;，且instr(6, 5)为&quot;11&quot;时，根据instr(4,2)，
共有000的zext.b，001的sext.b，010的zext.h，011的sext.h，100的zext.w和101的not。</p>
<image src="mul.png" alter="mul" width=600px />
<p>该指令可扩展为mul rd, rd, rs2</p>
<p>mul的格式为：|0000001|rs2|rs1|000|rd|0110011|</p>
<h5 id="zextb">zext.b</h5>
<image src="zextb.png" alter="mul" width=600px />
<p>这条指令可以翻译为：<strong>andi rd&rsquo;/rs1&rsquo;, rd&rsquo;/rs1&rsquo;, 0xff</strong></p>
<p>andi的格式形如|imm[11:0]|rs1|111|rd|0010011|</p>
<h5 id="sextb">sext.b</h5>
<image src="Csextb.png" alter="Csextb" width=600px />
<p>该指令翻译为<strong>sext.b rd, rd</strong></p>
<p>sext.b指令在RVI下形如:</p>
<image src="Isextb.png" alter="Isextb" width=600px />
<h5 id="zexth">zext.h</h5>
<image src="Czexth.png" alter="Czexth" width=600px />
<p>该指令翻译为<strong>zext.h rd, rd</strong></p>
<p>zext.h指令在RVI下形如:</p>
<image src="Izexth.png" alter="Izexth" width=600px />
<h5 id="sexth">sext.h</h5>
<image src="Csexth.png" alter="Csexth" width=600px />
<p>该指令翻译为<strong>sext.h rd, rd</strong></p>
<p>sext.h指令在RVI下形如:</p>
<image src="Isexth.png" alter="Isexth" width=600px />
<h5 id="zextw">zext.w</h5>
<image src="zextw.png" alter="zextw" width=600px />
<p>该指令等价为<strong>add.uw rd&rsquo;/rs1&rsquo;, rd&rsquo;/rs1&rsquo;, zero</strong></p>
<p>add.uw指令在RVI下形如:</p>
<image src="adduw.png" alter="adduw" width=600px />
<h5 id="not">not</h5>
<image src="not.png" alter="not" width=600px />
<p>该指令等价为<strong>xori rd&rsquo;/rs1&rsquo;, rd&rsquo;/rs1&rsquo;, -1</strong></p>
<p>xori指令在RVI下形如： | imm[11:0] | rs1| 100 | rd | 0010011 |</p>
<h4 id="funct--b101-j">funct = b'101&rsquo;: j</h4>
<image src="Cj.png" alter="j" width=600px />
<p>最终这个指令将被扩展为<strong>jal x0, offset</strong></p>
<p>jal的格式形如：| imm[20|10:1|11|19:12] | rd | 1101111 |</p>
<h4 id="funct--b110-beqz">funct = b'110&rsquo;: beqz</h4>
<image src="Cbnez.png" alter="beqz" width=600px />
<p>该指令可以扩展到<strong>beq rs1‘, x0, offset</strong></p>
<p>beq指令形如： |imm[12|10:5]|rs2|rs1|000|imm[4:1|11]|1100011|
imm[12|10:5]rs2rs1001imm[4:1|11]1100011BNE</p>
<h4 id="funct--b111-bnez">funct = b'111&rsquo;: bnez</h4>
<image src="Cbnez.png" alter="bnez" width=600px />
<p>最终这个指令将被扩展为<strong>bne rs1′, x0, offset</strong></p>
<p>bne指令形如：|imm[12|10:5]| rs2 | rs1 | 001 | imm[4:1|11] | 1100011|</p>
<h3 id="op--b10">op = b'10'</h3>
<h4 id="funct--b000-slli">funct = b'000&rsquo;: slli</h4>
<image src="Cslli.png" alter="slli" width=600px />
<p>该指令将一个符号扩展的非0立即数加到rd存储的数字上，并将结果写入rd。</p>
<p>尽管手册规定立即数和rd不为0，但是立即数和rd为0的情况仍可视为合法。前者是HINT指令，而后者是NOP。</p>
<p>这条指令最终扩展成为<strong>slli rd, rd, shamt[5:0]</strong></p>
<p>slli的格式形如：|000000|shamt|rs1|001|rd|0010011|</p>
<h4 id="funct--b001-fldsp">funct = b'001&rsquo;: fldsp</h4>
<image src="Cfldsp.png" alter="fldsp" width=600px />
<p>该指令最终扩展成为<strong>fld rd, offset(x2)</strong></p>
<p>fld的格式形如： | imm[11:0] | rs1 | 011 | rd | 0000111 |</p>
<p>该指令要求CSR使能fs.status</p>
<h4 id="funct--b010-lwsp">funct = b'010&rsquo;: lwsp</h4>
<image src="Cfldsp.png" alter="lwsp" width=600px />
<p>rd为0时非法。</p>
<p>这条指令最终扩展成为<strong>lw rd, offset(x2)</strong></p>
<p>lw的格式形如： | imm[11:0] | rs1 | 010 | rd | 0000011 |</p>
<h4 id="funct--b011-ldsp-1">funct = b'011&rsquo;: ldsp</h4>
<image src="Cfldsp.png" alter="ldsp" width=600px />
<p>rd为0时非法。</p>
<p>这条指令最终扩展成为<strong>ld rd, offset(x2)</strong></p>
<p>lw的格式形如： | imm[11:0] | rs1 | 011 | rd | 0000011 |</p>
<h4 id="funct--b100-jrmvebreakjalradd">funct = b'100&rsquo;: jr/mv/ebreak/jalr/add</h4>
<image src="op10funct100.png" alter="jrmvebreakjalradd" width=600px />
<h5 id="jr">jr</h5>
<image src="Cjr.png" alter="jr" width=600px />
<p>当rd为0时，非法。</p>
<p>该指令最终可以扩展为<strong>jalr x0, 0(rs1)</strong></p>
<p>jalr指令的格式为：|imm[11:0]|rs1|000|rd|1100111|</p>
<h5 id="mv">mv</h5>
<image src="Cmv.png" alter="mv" width=600px />
<p>rd为0时，是hint指令。</p>
<p>该指令最终可以扩展为<strong>add rd, x0, rs2</strong></p>
<p>add指令形如：|0000000|rs2|rs1|000|rd|0110011|</p>
<h5 id="ebreak">ebreak</h5>
<p>可以扩展为ebreak指令。</p>
<p>形如：|00000000000100000000000001110011|</p>
<h5 id="jalr">jalr</h5>
<image src="Cjr.png" alter="jalr" width=600px />
<p>该指令最终可以扩展为<strong>jalr x1, 0(rs1)</strong></p>
<p>jalr指令的格式为：|imm[11:0]|rs1|000|rd|1100111|</p>
<h5 id="add">add</h5>
<image src="Cmv.png" alter="mv" width=600px />
<p>该指令最终可以扩展为<strong>add rd, rd, rs2</strong></p>
<p>add指令形如：|0000000|rs2|rs1|000|rd|0110011|</p>
<h4 id="funct--b101-fsdsp">funct = b'101&rsquo;: fsdsp</h4>
<image src="Cfsdsp.png" alter="fsdsp" width=600px />
<p>这条指令最终扩展成为<strong>fsd rs2, offset(x2)</strong></p>
<p>RVI的FSD格式形如：| imm[11:5]| rs2 | rs1 | 011 | imm[4:0] | 0100011 |</p>
<p>该指令要求CSR使能fs.status</p>
<h4 id="funct--b110-swsp">funct = b'110&rsquo;: swsp</h4>
<image src="Cfsdsp.png" alter="swsp" width=600px />
<p>这条指令最终扩展成为<strong>sw rs2, offset(x2)</strong></p>
<p>RVI的SW格式形如：| imm[11:5]| rs2 | rs1 | 010 | imm[4:0] | 0100011 |</p>
<h4 id="funct--b111-sdsp">funct = b'111&rsquo;: sdsp</h4>
<image src="Cfsdsp.png" alter="sdsp" width=600px />
<p>该指令最终扩展成为<strong>sd rd, offset(x2)</strong></p>
<p>RVI的SD格式形如：| imm[11:5]| rs2 | rs1 | 011 | imm[4:0] | 0100111 |</p>
</div>
</div>



    
	
  

    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-8232a31fca98c70ecc5a3e512677c27a">1.2 - ITLB</h1>
    
	<h2 id="tlb-功能概述">TLB 功能概述</h2>
<p>现代操作系统通常采用虚拟内存管理机制（Virtual Memory Management），在处理器中对应需要内存管理单元（MMU，Memory Management Unit）来进行虚实地址的映射。MMU 负责处理 CPU 的内存访问请求，其功能包括虚实地址的映射、内存保护、CPU 高速缓存控制等。</p>
<p>虚实地址的映射是以页（Page）为单位的。在物理内存管理中，内核会将整个物理内存空间划分为一个一个的页帧（Page Frame），一般情况下页帧大小为 4KB，称为一个物理页帧，内核会将每一个物理页帧进行编号（PFN，Page Frame Number），每个页帧有唯一确定的 PFN。对于一个进程来说，如果它直接使用物理地址构建自己的地址空间，那么作为进程就需要关心每一个变量存放在哪一个物理地址，也就是说程序员需要清楚数据在内存中的具体布局，还需要每次都要考虑内存的分配问题；同时，对于多个进程同时进行的情况，哪些数据是共享的，如何避免地址冲突等等都会成为问题。</p>
<p><img alt="进程地址空间" src="address_space.png"></p>
<p>MMU 为每个进程创建自己的虚拟地址空间，存储虚实地址的映射，在进程的视角看来它独享一段确定的（通常是连续的）地址，避免了其它进程的干扰；同时提供了虚实地址转换功能，这使得进程不必关心实际的物理地址在哪里，只需要对自己的地址空间进行操作。同时，对于一个进程来说，每次访问内存时并不是访问整个虚拟内存空间，因此进程实际需要占用的物理内存大小可以小于其虚拟地址空间的大小，由操作系统来决定要把哪一部分留在内存中，将剩余部分保存在磁盘中，在需要时再加载进入内存，极大的扩展了可用内存空间。</p>
<i>
<p><strong>程序局部性原理</strong>，是计算机科学术语，指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。相应地，执行所访问的存储空间也局限于某个内存区域。局部性原理又表现为：<strong>时间局部性</strong>和<strong>空间局部性</strong>。</p>
<ul>
<li><strong>时间局部性</strong>是指如果程序中的某条指令一旦执行，则不久之后该指令可能再次被执行；如果某数据被访问，则不久之后该数据可能再次被访问。</li>
<li><strong>空间局部性</strong>是指一旦程序访问了某个存储单元，则不久之后，其附近的存储单元也将被访问。</li>
</ul>
</i>
<p><img alt="虚实页表映射" src="virtual2real_pagetable_mapping.png"></p>
<p>这样的由 MMU 创建的并负责维护的由虚拟地址指向物理地址的映射也将成为一项存储在一个物理页帧中，MMU 为了访问这样的物理页帧也需要一个根页表，根页表中存储着指向这些物理页帧的页表项（PTE），称为叶子 PTE。一个 PTE 的长度一般为 64 Bit（8 Bytes），而每一个一般物理页帧的大小为 4KB，这也就意味着一个物理页帧最多可以存储 4KB/8B = 2^9 个 PTE，因此根页表可以索引的范围即为 2^9 × 4KB = 2MB。2MB 的页表并不能满足内存日益增大的需要，在香山中实现的 SV48 即采用了四级页表的形式，通过四级的查询最终得到物理地址，每一级页表都能够索引 2^9 个下一级页表，最终找到需要的映射。四级页表下能够索引的地址范围达到了 2^9 × 2^9 × 2^9 × 2MB = 256TB。而页表本身也会比较大，如果存满的话大小会达到 4KB + 2^9 × 4KB + 2^9 × 2^9 × 4KB + 2^9 × 2^9 × 2^9 × 4KB = 537921540KB ≈ 513GB。当然，不是说每一级页表都要填满，页表的四级结构可以理解为一个多叉树形结构，只有需要用到的才会实际使用，很多的分支都不需要使用，因此页表的大小是可变的。</p>
<p>页表一般很大，需要存放在内存中，而处理器每一次访问内存的请求都需要先访问页表查找对应的物理页号然后再去读取所需数据，因此在不发生缺页的情况下，每次访存操作都需要两次访问内存才能得到物理地址，然后再次访问才能得到需要的数据。为了减少多次访存造成的开销，引入了地址转换后援缓存器（TLB，Translation Lookaside Buffer）。MMU 通常借助 TLB 来进行虚实地址的转换。TLB 一般是相连高速缓存（associative cache），相当于页表的 Cache，负责将最可能会用到的页表项对应的映射（虚拟地址与对应的物理地址）存储下来；在查找页表时首先查找 TLB 内存储的映射，如果没有命中再去查找内存中存储的完整页表。</p>
<p>同 Cache 一样，TLB 中页表项的组织方式一般有直接映射、全相联映射、组相连映射三种方式。直接映射一般通过模运算匹配，例如对昆明湖 48 行的 TLB 来说，其第 1 块只能对应内存的第 1/49/97/&hellip;/(n×48+1) 块，硬件结构简单、成本低、转换速度快，但是 TLB 表项利用率低，TLB miss 频繁，只适用于 TLB 大小与页表大小较接近的情况。全相联映射则不同，内存中的所有表项可以存放在 TLB 中的任意一项中，可以充分利用 TLB 的空间，冲突概率更低，但因此查找开销较高，适用于小容量 TLB。组相联映射是一种折中，可以二路组相联、四路组相联等。在香山的 TLB 模块中提供了丰富的参数配置，其中即包括采取哪一种相连方式，可以通过传入参数自行配置。本次验证的 ITLB 即采用 48 项全相联的结构。</p>
<p><img alt="二路组相联示意图" src="2waygroup.png">
<img alt="四路组相联示意图" src="4waygroup.png"></p>
<p>香山的 MMU 模块由 TLB、Repeator、L2TLB、PMP&amp;PMA 组成，其中 L2TLB 又包含了 Page Cache、Page Table Walker、Last Level Page Table Walker、Miss Queue 和 Prefetcher。在核内每次进行内存的操作（读写）时都需要通过 MMU 模块进行虚实地址的翻译，而 TLB 将被实例化为 ITLB（前端取指）和 DTLB（后端访存）。以 ITLB 为例，每当 ICache 或 IFU 需要进行取指操作，会先向 ITLB 发送一个地址转换请求，把需要转换的虚拟地址发给 ITLB；ITLB 接收到请求后就要查找自己存储的表项里有没有这个虚拟地址对应的映射，如果有的话就输出对应物理地址（paddr），之后由 PMP&amp;PMA 模块检查对该物理地址的访问是否有效（包括地址是否有效、访问者是否有访问权限、页表属性等，其中对 ITLB 来说由于取出来的物理地址是待执行的指令，需要检查是否可以执行），检查通过后就可以把物理地址返回给前端。如果 ITLB 发现自己没有存储这样的表项，那么立即回应 miss，并同时发起 PTW 请求。前端接收到 miss 信号后会通过一些调度策略重新发起访问，在香山中体现为 miss 后不断重新给 TLB 发请求直到 hit。PTW 请求将交由 Page Table Walker 来执行，通过一些策略访问 L2TLB、Page Cache、内存中的完整页表，之后把访问到的 PTE（页表项）发回给 TLB（如果 PTW 都找不到那么会发生 Page Fault，同样返回给 TLB，TLB 收到 Page Fault 后会上报并由操作系统等从磁盘中加载页面）。TLB 接收到 PTE 的同时将 PTE 填充进自己的缓存中并向前端返回物理地址，前端才能通过该物理地址找到对应的指令。</p>
<p><img alt="TLB功能示意图" src="TLBfunc.png"></p>
<p>香山实现了二级 TLB，包括 TLB 与 L2TLB。同样类似于 Cache 与 L2Cache，TLB（一级 TLB）通常是小容量、高速缓存，直接与处理器核心连接，用于加速最近访问过的虚拟地址到物理地址的转换；L2TLB（二级 TLB）容量较大，速度稍慢，但比直接访问内存要快。L2TLB 用来缓存更多的页表项，减少一级 TLB 未命中（TLB Miss）时对内存的频繁访问，香山目前有 1 个 ITLB 和 3 个 DTLB，都与同一个 L2TLB 连接。在这种二级结构下，TLB 未命中时将会首先查找 L2TLB，之后如果再次未命中才去访问内存，可以有效提高地址转换的命中率和性能。由于在 TLB 与 L2TLB 之间有着一定的物理距离，因此在 TLB 向 L2TLB 发出读取请求的时候需要进行加拍，这项工作交给了 MMU 中的 repeater 进行，是 TLB 与 L2TLB 之间的一个请求缓冲。同时，repeator 还需要负责对 TLB 向 L2TLB 发送的请求进行过滤（即 Filter 的功能），把重复的请求过滤掉，以减少 L2TLB 性能损失。</p>
<p>昆明湖架构支持 RISC-V 手册中定义的 Hypervisor 扩展，即 H 扩展。H 扩展为处理器提供了虚拟化的支持，即允许虚拟机运行在主机上，此时虚拟机将与主机共享 TLB，那么在 MMU 中也需要进行相应的调整与支持。TLB 需要能够同时容纳多个虚拟机的条目并做到隔离，同时需要引入 Hypervisor Page Table Walker（HPTW）用于遍历虚拟机的页表。</p>
<p>在 MMU 模块中还需要实现 PMP（Physical Memory Protection）与 PMA（Physical Memory Access）检查，不过这与 TLB 无关，在实现中无论请求是否有效或有足够权限，都会通过 TLB 先进行地址转换，之后再把转换的结果（物理地址）送到 PMP&amp;PMA 模块进行权限检查。</p>
<h2 id="验证功能点列表及说明">验证功能点列表及说明</h2>
<p>此处将给出划分功能点及测试点的示例。如果您划分了新的功能点，请及时与我们沟通，我们会根据沟通结果修正功能点列表。测试点原则上可根据验证实际情况自行划分，此处仅给出示例。</p>
<h3 id="功能点1tlb接收请求">功能点1：TLB接收请求</h3>
<h4 id="功能说明">功能说明</h4>
<p>TLB 应当正常接收来自 IFU 与 ICache 的取指令请求，查找自身页表并作出适当的反应：miss 情况下返回 miss 并同时向 PTW 发送遍历请求，hit 情况返回正确结果。验证时此处应关注 TLB 做出的反应，无需关注请求本身的多种情况。</p>
<h4 id="测试点示例">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>1.1</td>
<td>接收来自 IFU 请求（requestor0、1）</td>
<td>ITLB 根据请求查找自身缓存 TLBuffer，返回 hit/miss 结果</td>
</tr>
<tr>
<td>1.2</td>
<td>接收来自 ICache 请求（requestor2）</td>
<td>注意此处为阻塞式访问，每次访问后若 miss 应当 reset 后再次访问</td>
</tr>
<tr>
<td>1.3</td>
<td>接收条件判断（requestor0、1）</td>
<td>valid 信号</td>
</tr>
<tr>
<td>1.4</td>
<td>接受条件判断（requestor2）</td>
<td>valid-ready 信号</td>
</tr>
</tbody>
</table>
<h3 id="功能点2tlb-miss-处理">功能点2：TLB miss 处理</h3>
<h4 id="功能说明-1">功能说明</h4>
<p>miss 情况下发送页表遍历请求，额外需要注意边界情况下的请求处理，保证 TLB 发送的 PTW 请求正确。</p>
<h4 id="测试点示例-1">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>2.1</td>
<td>返回 miss 结果</td>
<td>比对后发现 miss 并返回</td>
</tr>
<tr>
<td>2.2</td>
<td>发起 PTW req（同时检验 PTW req valid 0/1）</td>
<td>从端口 0/1 发起页表遍历请求</td>
</tr>
<tr>
<td>2.3</td>
<td>发起 PTW req（同时检验 PTW req valid-ready 2）</td>
<td>从端口 2 发起页表遍历请求</td>
</tr>
<tr>
<td>2.4</td>
<td>不同情况下发起 PTW req</td>
<td>改变 CSR（vsatp、hgatp），依然能够正常发送请求</td>
</tr>
<tr>
<td>2.5</td>
<td>PTW resp valid 信号有效</td>
<td>检验该信号是否正常</td>
</tr>
<tr>
<td>2.6</td>
<td>重填 nonStage 条目，之后能正确访问</td>
<td>无</td>
</tr>
<tr>
<td>2.7</td>
<td>重填 OnlyStage1 条目，之后能正确访问</td>
<td>无</td>
</tr>
<tr>
<td>2.8</td>
<td>重填 OnleStage2 条目，之后能正确访问</td>
<td>无</td>
</tr>
<tr>
<td>2.9</td>
<td>重填 allStage 条目，之后能正确访问</td>
<td>无</td>
</tr>
</tbody>
</table>
<h3 id="功能点3tlb-hit-处理">功能点3：TLB hit 处理</h3>
<h4 id="功能说明-2">功能说明</h4>
<p>hit 情况下返回查询到的物理地址。requestor2 应当结束阻塞。</p>
<h4 id="测试点示例-2">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>3.1</td>
<td>主机查询得到物理地址</td>
<td>paddr</td>
</tr>
<tr>
<td>3.2</td>
<td>虚拟机查询得到物理地址</td>
<td>gpaddr</td>
</tr>
<tr>
<td>3.3</td>
<td>虚拟机查询得到中间物理地址</td>
<td>IPA</td>
</tr>
</tbody>
</table>
<h3 id="功能点4替换策略">功能点4：替换策略</h3>
<h4 id="功能说明-3">功能说明</h4>
<p>根据文档说明，香山的 ITLB 使用 PLRU 替换策略，具体实现时使用的是外部提供的库。验证时可自学 PLRU 算法，并设计合理策略。</p>
<h4 id="测试点示例-3">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>4.1</td>
<td>填满后持续重填随机次数</td>
<td>建议建立参考模型进行对比</td>
</tr>
<tr>
<td>4.2</td>
<td>随机 hit/miss 一段时间</td>
<td>建议建立参考模型进行对比</td>
</tr>
</tbody>
</table>
<h3 id="功能点5tlb-缓存大小">功能点5：TLB 缓存大小</h3>
<h4 id="功能说明-4">功能说明</h4>
<p>检验 TLB 是否能够支持理论最大（48*8）项页表条目的存储。注意 PLRU 替换策略将导致一定情况下不能填满，验证中无需考虑因为该策略导致的未填充满。</p>
<h4 id="测试点示例-4">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>5.1</td>
<td>顺序填充至满</td>
<td>检验最终能够存储的最大条目数，这将直接影响 TLB 加速取指的效率</td>
</tr>
<tr>
<td>5.2</td>
<td>乱序随机</td>
<td>模拟应用场景，记录并检验条目数</td>
</tr>
</tbody>
</table>
<h3 id="功能点6tlb-压缩">功能点6：TLB 压缩</h3>
<h4 id="功能说明-5">功能说明</h4>
<p>支持 TLB 压缩，具体可见文档。注意保证随机性。</p>
<h4 id="测试点示例-5">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>6.1</td>
<td>压缩 8 项条目</td>
<td>一个压缩条目内的 8 项页表项都可以正常 hit</td>
</tr>
<tr>
<td>6.2</td>
<td>全满压力测试</td>
<td>全部填满时可连续命中</td>
</tr>
<tr>
<td>6.3</td>
<td>idx 随机测试</td>
<td>检测对应 idx 信号是否有效</td>
</tr>
</tbody>
</table>
<h3 id="功能点7刷新">功能点7：刷新</h3>
<h4 id="功能说明-6">功能说明</h4>
<p>TLB 模块需要在进程切换等场景下频繁刷新，也需要接收定向刷新指令刷新指定条目。验证中要建立填入-刷新-检验miss情况的流程，建议自定义函数完成。注意页表属性 Global 的影响，自行制定合适的策略。</p>
<h4 id="测试点示例-6">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>7.1</td>
<td>SFENCE  rs1=0 rs2=0</td>
<td>刷新全部条目</td>
</tr>
<tr>
<td>7.2</td>
<td>SFENCE  rs1=0 rs2=1</td>
<td>刷新指定条目</td>
</tr>
<tr>
<td>7.3</td>
<td>SFENCE  rs1=1 rs2=0</td>
<td>刷新指定地址空间</td>
</tr>
<tr>
<td>7.4</td>
<td>SFENCE  rs1=1 rs2=1</td>
<td>刷新指定地址空间的指定条目</td>
</tr>
<tr>
<td>7.5</td>
<td>带 flushpipe 的 Sfence</td>
<td>清空流水线</td>
</tr>
<tr>
<td>7.6</td>
<td>SFENCE hv=1/hg=1</td>
<td>刷新虚拟机的条目</td>
</tr>
<tr>
<td>7.7</td>
<td>flushPipe0</td>
<td>清空流水线0</td>
</tr>
<tr>
<td>7.8</td>
<td>flushPipe1</td>
<td>清空流水线1</td>
</tr>
<tr>
<td>7.9</td>
<td>flushPipe2</td>
<td>清空流水线2</td>
</tr>
<tr>
<td>7.10</td>
<td>satp.changed</td>
<td>按一定策略刷新</td>
</tr>
<tr>
<td>7.11</td>
<td>vsatp.changed</td>
<td>按一定策略刷新</td>
</tr>
<tr>
<td>7.12</td>
<td>hgatp.changed</td>
<td>按一定策略刷新</td>
</tr>
</tbody>
</table>
<h3 id="功能点8reset">功能点8：Reset</h3>
<h4 id="功能说明-7">功能说明</h4>
<p>保证正常复位。TLB 工作流程涉及多个周期，需保证在各个阶段中执行 reset 均能正常复位。</p>
<h4 id="测试点示例-7">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>8.1</td>
<td>Reset 复位</td>
<td>检查所有信号按预期复位</td>
</tr>
<tr>
<td>8.2</td>
<td>请求同时复位</td>
<td>检查所有信号按预期复位</td>
</tr>
<tr>
<td>8.3</td>
<td>resp 同时复位</td>
<td>检查所有信号按预期复位</td>
</tr>
</tbody>
</table>
<h3 id="功能点9权限检查">功能点9：权限检查</h3>
<h4 id="功能说明-8">功能说明</h4>
<p>TLB 并不涉及复杂的页属性检查，仅涉及用户态/内核态的权限。由于 ITLB 存储的全部为指令页，页属性必须全部可执行。</p>
<h4 id="测试点示例-8">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>9.1</td>
<td>主机状态下（U/S）访问权限检查</td>
<td>U 只能访问 U=1，S 只能访问 U=0</td>
</tr>
<tr>
<td>9.2</td>
<td>虚拟机状态下（VU/VS）访问权限检查</td>
<td>VU 只能访问 U=1，VS 只能访问 U=0</td>
</tr>
<tr>
<td>9.3</td>
<td>权限切换时的行为</td>
<td>IT级别验证时报告权限切换时会出现一个信号异常，可重点关注</td>
</tr>
<tr>
<td>9.4</td>
<td>X=0</td>
<td>页面不可执行时的行为</td>
</tr>
</tbody>
</table>
<h3 id="功能点10异常处理">功能点10：异常处理</h3>
<h4 id="功能说明-9">功能说明</h4>
<p>ITLB 在异常方面承担的主要职责就是上报。当下层模块报告 GPF 时，由于 ITLB 不存储中间物理地址，此时重填需要首先发送一个带 GetGPA 标志的重填，标志当前重填请求是请求的虚拟机物理地址，PTW 会把这个请求标志发送回来，带该标志的 PTW resp 不会被存入 TLBuffer。</p>
<h4 id="测试点示例-9">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>10.1</td>
<td>s1-pf</td>
<td>主机缺页异常</td>
</tr>
<tr>
<td>10.2</td>
<td>s1-af</td>
<td>主机访问权限异常</td>
</tr>
<tr>
<td>10.3</td>
<td>s2-gpf</td>
<td>虚拟机缺页异常</td>
</tr>
<tr>
<td>10.4</td>
<td>s2-gaf</td>
<td>虚拟机访问权限异常</td>
</tr>
<tr>
<td>10.5</td>
<td>getGPA 信号相关</td>
<td>验证中自行拆分</td>
</tr>
</tbody>
</table>
<h3 id="功能点11隔离">功能点11：隔离</h3>
<h4 id="功能说明-10">功能说明</h4>
<p>地址空间隔离，通过 asid、vmid 实现进程、虚拟机之间的隔离。</p>
<h4 id="测试点示例-10">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>11.1</td>
<td>进程间隔离</td>
<td>无</td>
</tr>
<tr>
<td>11.2</td>
<td>虚拟机间隔离</td>
<td>无</td>
</tr>
<tr>
<td>11.3</td>
<td>虚拟机的进程间隔离</td>
<td>无</td>
</tr>
</tbody>
</table>
<h3 id="功能点12并行访问">功能点12：并行访问</h3>
<h4 id="功能说明-11">功能说明</h4>
<p>模块包含 3 个端口，其访问是可以同时接收的，但是TLB的查询必须按序。TLB会将接收的请求暂存，以队列形式处理，当然 requestor2 作为阻塞式访问不参与这个过程。在实际场景下，对与 TLB miss 的情况，ICache 会自行组织重新持续发送请求。</p>
<h4 id="测试点示例-11">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>12.1</td>
<td>同时 hit</td>
<td>三个预期会 hit 的请求同一拍进入 TLB</td>
</tr>
<tr>
<td>12.2</td>
<td>同时 miss</td>
<td>三个预期会 miss 的请求同一拍进入 TLB</td>
</tr>
<tr>
<td>12.3</td>
<td>随机顺序回填</td>
<td>模拟实际场景持续发送请求，并以随机顺序回填</td>
</tr>
<tr>
<td>12.4</td>
<td>发送请求同时回填请求的地址</td>
<td>在同一拍对同一个地址发送请求&amp;回填</td>
</tr>
</tbody>
</table>
<h3 id="功能点13大小页支持">功能点13：大小页支持</h3>
<h4 id="功能说明-12">功能说明</h4>
<p>TLB 支持保存全部大小页，不同 level 的页面都应该可以存入 TLB 中。</p>
<h4 id="测试点示例-12">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>13.1</td>
<td>level=0</td>
<td>无</td>
</tr>
<tr>
<td>13.2</td>
<td>level=1</td>
<td>无</td>
</tr>
<tr>
<td>13.3</td>
<td>level=2</td>
<td>无</td>
</tr>
<tr>
<td>13.4</td>
<td>level=3</td>
<td>无</td>
</tr>
</tbody>
</table>
<h3 id="功能点14时序">功能点14：时序</h3>
<h4 id="功能点说明">功能点说明</h4>
<p>检验 TLB 时序，保证每拍的信号级别行为正确。</p>
<h4 id="测试点示例-13">测试点示例</h4>
<table>
<thead>
<tr>
<th>No.</th>
<th>名称</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>14.1</td>
<td>请求命中时序（requestor0、1）</td>
<td>无</td>
</tr>
<tr>
<td>14.2</td>
<td>请求命中时序（requestor2）</td>
<td>无</td>
</tr>
<tr>
<td>14.3</td>
<td>请求miss时序（requestor0、1）</td>
<td>无</td>
</tr>
<tr>
<td>14.4</td>
<td>请求miss时序（requestor2）</td>
<td>无</td>
</tr>
</tbody>
</table>

</div>



    
      
  
  
  
  

  
  

  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-8c8ea31c8faf4aa9bfcdd9a6dd4a60b2">1.2.1 - IO接口说明</h1>
    
	<h1 id="香山实例化-tlbsv-接口说明itlb">香山实例化 TLB.sv 接口说明（ITLB）</h1>
<h2 id="基本控制信号">基本控制信号</h2>
<ul>
<li><code>clock</code>: 时钟信号，驱动 <code>TLB</code> 的时序逻辑。</li>
<li><code>reset</code>: 复位信号，用于重置 <code>TLB</code> 的状态。</li>
</ul>
<h2 id="刷新sfence接口信号">刷新（SFENCE）接口信号</h2>
<ul>
<li><code>io_sfence_valid</code>: <code>SFENCE</code> 操作的有效性标志。</li>
<li><code>io_sfence_bits_rs1</code>: <code>SFENCE</code> 操作是否使用寄存器 <code>rs1</code> 的值。</li>
<li><code>io_sfence_bits_rs2</code>: <code>SFENCE</code> 操作是否使用寄存器 <code>rs2</code> 的值。</li>
<li><code>io_sfence_bits_addr</code>: <code>SFENCE</code> 操作指定的地址，用于选择性刷新特定地址的 <code>TLB</code> 条目。</li>
<li><code>io_sfence_bits_id</code>: 刷新操作指定的 <code>asid/vmid</code>，用于选择性刷新特定地址空间的 <code>TLB</code> 条目。</li>
<li><code>io_sfence_bits_flushPipe</code>: 刷新整个管道。</li>
<li><code>io_sfence_bits_hv</code>: 指示指令是否为 <code>HFENCE.VVMA</code>，即是否刷新虚拟化下由 <code>vsatp</code> 寄存器控制的条目。</li>
<li><code>io_sfence_bits_hg</code>: 指示指令是否为 <code>HFENCE.GVMA</code>，即是否刷新由 <code>hgatp</code> 寄存器控制的条目。</li>
</ul>
<h2 id="控制与状态寄存器csr接口信号">控制与状态寄存器（CSR）接口信号</h2>
<ul>
<li><code>io_csr_satp_mode</code>: <code>SATP</code> 寄存器的模式字段（如裸模式、<code>Sv32</code>、<code>Sv39</code> 等）。</li>
<li><code>io_csr_satp_asid</code>: 当前 <code>SATP</code> 寄存器的 <code>ASID</code>（地址空间标识符）。</li>
<li><code>io_csr_satp_changed</code>: 指示 <code>SATP</code> 寄存器的值是否已更改。</li>
<li><code>io_csr_vsatp_mode</code>: <code>VSATP</code> 寄存器的模式字段。</li>
<li><code>io_csr_vsatp_asid</code>: <code>VSATP</code> 寄存器的 <code>ASID</code>。</li>
<li><code>io_csr_vsatp_changed</code>: 指示 <code>VSATP</code> 寄存器的值是否已更改。</li>
<li><code>io_csr_hgatp_mode</code>: <code>HGATP</code> 寄存器的模式字段。</li>
<li><code>io_csr_hgatp_vmid</code>: <code>HGATP</code> 寄存器的 <code>VMID</code>（虚拟机标识符）。</li>
<li><code>io_csr_hgatp_changed</code>: 指示 <code>HGATP</code> 寄存器的值是否已更改。</li>
<li><code>io_csr_priv_virt</code>: 指示是否在虚拟模式下运行。</li>
<li><code>io_csr_priv_imode</code>: 指令模式的特权级（如用户态、内核态等）。</li>
</ul>
<h2 id="请求者requestor接口信号">请求者（Requestor）接口信号</h2>
<h3 id="requestor-0-信号">Requestor 0 信号</h3>
<ul>
<li><code>io_requestor_0_req_valid</code>: <code>requestor0</code> 的请求有效信号。</li>
<li><code>io_requestor_0_req_bits_vaddr</code>: <code>requestor0</code> 的请求虚拟地址。</li>
<li><code>io_requestor_0_resp_bits_paddr_0</code>: <code>requestor0</code> 的物理地址响应信号。</li>
<li><code>io_requestor_0_resp_bits_gpaddr_0</code>: <code>requestor0</code> 的物理地址转换为 <code>GPA</code>（<code>Guest Physical Address</code>）的响应信号。</li>
<li><code>io_requestor_0_resp_bits_miss</code>: <code>requestor0</code> 请求的地址未命中的信号。</li>
<li><code>io_requestor_0_resp_bits_excp_0_gpf_instr</code>: <code>requestor0</code> 出现 <code>General Protection Fault</code> (<code>GPF</code>) 异常的信号。</li>
<li><code>io_requestor_0_resp_bits_excp_0_pf_instr</code>: <code>requestor0</code> 出现 <code>Page Fault</code> (<code>PF</code>) 异常的信号。</li>
<li><code>io_requestor_0_resp_bits_excp_0_af_instr</code>: <code>requestor0</code> 出现 <code>Access Fault</code> (<code>AF</code>) 异常的信号。</li>
</ul>
<h3 id="requestor-1-信号">Requestor 1 信号</h3>
<ul>
<li><code>io_requestor_1_req_valid</code>: <code>requestor1</code> 的请求有效信号。</li>
<li><code>io_requestor_1_req_bits_vaddr</code>: <code>requestor1</code> 的请求虚拟地址。</li>
<li><code>io_requestor_1_resp_bits_paddr_0</code>: <code>requestor1</code> 的物理地址响应信号。</li>
<li><code>io_requestor_1_resp_bits_gpaddr_0</code>: <code>requestor1</code> 的 <code>GPA</code> 响应信号。</li>
<li><code>io_requestor_1_resp_bits_miss</code>: <code>requestor1</code> 的未命中信号。</li>
<li><code>io_requestor_1_resp_bits_excp_0_gpf_instr</code>: <code>requestor1</code> 出现 <code>GPF</code> 异常的信号。</li>
<li><code>io_requestor_1_resp_bits_excp_0_pf_instr</code>: <code>requestor1</code> 出现 <code>PF</code> 异常的信号。</li>
<li><code>io_requestor_1_resp_bits_excp_0_af_instr</code>: <code>requestor1</code> 出现 <code>AF</code> 异常的信号。</li>
</ul>
<h3 id="requestor-2-信号">Requestor 2 信号</h3>
<ul>
<li><code>io_requestor_2_req_ready</code>: <code>requestor2</code> 的请求就绪信号。</li>
<li><code>io_requestor_2_req_valid</code>: <code>requestor2</code> 的请求有效信号。</li>
<li><code>io_requestor_2_req_bits_vaddr</code>: <code>requestor2</code> 的请求虚拟地址。</li>
<li><code>io_requestor_2_resp_ready</code>: <code>requestor2</code> 的响应就绪信号。</li>
<li><code>io_requestor_2_resp_valid</code>: <code>requestor2</code> 的响应有效信号。</li>
<li><code>io_requestor_2_resp_bits_paddr_0</code>: <code>requestor2</code> 的物理地址响应信号。</li>
<li><code>io_requestor_2_resp_bits_gpaddr_0</code>: <code>requestor2</code> 的 <code>GPA</code> 响应信号。</li>
<li><code>io_requestor_2_resp_bits_excp_0_gpf_instr</code>: <code>requestor2</code> 出现 <code>GPF</code> 异常的信号。</li>
<li><code>io_requestor_2_resp_bits_excp_0_pf_instr</code>: <code>requestor2</code> 出现 <code>PF</code> 异常的信号。</li>
<li><code>io_requestor_2_resp_bits_excp_0_af_instr</code>: <code>requestor2</code> 出现 <code>AF</code> 异常的信号。</li>
</ul>
<h2 id="刷新管道flush-pipe信号">刷新管道（Flush Pipe）信号</h2>
<ul>
<li><code>io_flushPipe_0</code>: 刷新管道 <code>0</code> 的信号。</li>
<li><code>io_flushPipe_1</code>: 刷新管道 <code>1</code> 的信号。</li>
<li><code>io_flushPipe_2</code>: 刷新管道 <code>2</code> 的信号。</li>
</ul>
<h2 id="页表遍历page-table-walker-ptw接口信号">页表遍历（Page Table Walker, PTW）接口信号</h2>
<h3 id="ptw-请求信号">PTW 请求信号</h3>
<ul>
<li><code>io_ptw_req_0_valid</code>: <code>PTW req0</code> 有效信号。</li>
<li><code>io_ptw_req_0_bits_vpn</code>: <code>PTW req0</code> 的虚拟页号（<code>VPN</code>）。</li>
<li><code>io_ptw_req_0_bits_s2xlate</code>: 指示 <code>PTW req0</code> 的转换模式。</li>
<li><code>io_ptw_req_0_bits_getGpa</code>: <code>PTW req0</code> 的获取 <code>GPA</code> 信号。</li>
<li><code>io_ptw_req_1_valid</code>: <code>PTW req1</code> 有效信号。</li>
<li><code>io_ptw_req_1_bits_vpn</code>: <code>PTW req1</code> 的虚拟页号。</li>
<li><code>io_ptw_req_1_bits_s2xlate</code>: 指示 <code>PTW req1</code> 的转换模式。</li>
<li><code>io_ptw_req_1_bits_getGpa</code>: <code>PTW req1</code> 的获取 <code>GPA</code> 信号。</li>
<li><code>io_ptw_req_2_ready</code>: <code>PTW req2</code> 就绪信号。</li>
<li><code>io_ptw_req_2_valid</code>: <code>PTW req2</code> 有效信号。</li>
<li><code>io_ptw_req_2_bits_vpn</code>: <code>PTW req2</code> 的虚拟页号。</li>
<li><code>io_ptw_req_2_bits_s2xlate</code>: 指示 <code>PTW req2</code> 的转换模式。</li>
<li><code>io_ptw_req_2_bits_getGpa</code>: <code>PTW req2</code> 的获取 <code>GPA</code> 信号。</li>
</ul>
<h3 id="ptw-响应信号">PTW 响应信号</h3>
<ul>
<li><code>io_ptw_resp_valid</code>: <code>PTW resp</code> 有效信号。</li>
<li><code>io_ptw_resp_bits_s2xlate</code>: 指示 <code>PTW resp</code> 的地址转换类型。</li>
<li><code>io_ptw_resp_bits_s1_entry_tag</code>: <code>PTW resp</code> 的第一阶段页表条目标签。</li>
<li><code>io_ptw_resp_bits_s1_entry_asid</code>: <code>PTW resp</code> 的第一阶段页表条目 <code>ASID</code>。</li>
<li><code>io_ptw_resp_bits_s1_entry_vmid</code>: <code>PTW resp</code> 的第一阶段页表条目 <code>VMID</code>。</li>
<li><code>io_ptw_resp_bits_s1_entry_perm_d</code>: <code>PTW resp</code> 的第一阶段页表条目可写位。</li>
<li><code>io_ptw_resp_bits_s1_entry_perm_a</code>: <code>PTW resp</code> 的第一阶段页表条目已访问位。</li>
<li><code>io_ptw_resp_bits_s1_entry_perm_g</code>: <code>PTW resp</code> 的第一阶段页表条目全局位。</li>
<li><code>io_ptw_resp_bits_s1_entry_perm_u</code>: <code>PTW resp</code> 的第一阶段页表条目用户模式位。</li>
<li><code>io_ptw_resp_bits_s1_entry_perm_x</code>: <code>PTW resp</code> 的第一阶段页表条目可执行位。</li>
<li><code>io_ptw_resp_bits_s1_entry_perm_w</code>: <code>PTW resp</code> 的第一阶段页表条目可写位。</li>
<li><code>io_ptw_resp_bits_s1_entry_perm_r</code>: <code>PTW resp</code> 的第一阶段页表条目可读位。</li>
<li><code>io_ptw_resp_bits_s1_entry_level</code>: <code>PTW resp</code> 的第一阶段页表条目级别。</li>
<li><code>io_ptw_resp_bits_s1_entry_ppn</code>: <code>PTW resp</code> 的第一阶段页表条目物理页号（<code>PPN</code>）。</li>
<li><code>io_ptw_resp_bits_s1_addr_low</code>: <code>PTW resp</code> 的第一阶段页表条目地址低位。</li>
<li><code>io_ptw_resp_bits_s1_ppn_low_*</code>: <code>PTW resp</code> 的第一阶段页表条目 <code>PPN</code> 低位。</li>
<li><code>io_ptw_resp_bits_s1_valididx_*</code>: <code>PTW resp</code> 的第一阶段页表条目有效索引。</li>
<li><code>io_ptw_resp_bits_s1_pteidx_*</code>: <code>PTW resp</code> 的第一阶段页表条目 <code>PTE</code> 索引。</li>
<li><code>io_ptw_resp_bits_s1_pf</code>: <code>PTW resp</code> 的第一阶段页表条目出现 <code>PF</code>。</li>
<li><code>io_ptw_resp_bits_s1_af</code>: <code>PTW resp</code> 的第一阶段页表条目出现 <code>AF</code>。</li>
<li><code>io_ptw_resp_bits_s2_entry_tag</code>: <code>PTW resp</code> 的第二阶段页表条目标签。</li>
<li><code>io_ptw_resp_bits_s2_entry_vmid</code>: <code>PTW resp</code> 的第二阶段页表条目 <code>VMID</code>。</li>
<li><code>io_ptw_resp_bits_s2_entry_ppn</code>: <code>PTW resp</code> 的第二阶段页表条目 <code>PPN</code>。</li>
<li><code>io_ptw_resp_bits_s2_entry_perm_*</code>: <code>PTW resp</code> 的第二阶段页表条目的权限位。</li>
<li><code>io_ptw_resp_bits_s2_entry_level</code>: <code>PTW resp</code> 的第二阶段页表条目级别。</li>
<li><code>io_ptw_resp_bits_s2_gpf</code>: <code>PTW resp</code> 的第二阶段页表条目 <code>GPF</code> 信号。</li>
<li><code>io_ptw_resp_bits_s2_gaf</code>: <code>PTW resp</code> 的第二阶段页表条目 <code>GAF</code> 信号。</li>
<li><code>io_ptw_resp_bits_getGpa</code>: <code>PTW resp</code> 的获取 <code>GPA</code> 信号。</li>
</ul>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-f567a757741a110183ec410da59a031f">1.2.2 - 功能详述</h1>
    
	<h2 id="支持-sv48-分页机制">支持 SV48 分页机制</h2>
<p><code>SV48</code> （<code>Supervisor-mode Virtual Memory</code>）是一种基于 <code>RISC-V</code> 的页表虚拟内存寻址模式，指定了 <code>48</code> 位虚拟地址空间的结构，支持 <code>256TB</code> 的虚拟内存地址空间。使用四级页表结构：</p>
<p><img alt="Sv48_vaddr" src="Sv48_vaddr.png"></p>
<p><img alt="Sv48_paddr" src="Sv48_paddr.png"></p>
<p><img alt="Sv48_pagetable" src="Sv48_pagetable.png"></p>
<p>在 <code>SV48</code> 的一个 <code>PTE</code> 中包含了如下字段：</p>
<ul>
<li>
<p><code>N</code>:</p>
<ul>
<li>指示是否为 <code>NAPOT PTE</code>。供 <code>Svnapot</code> 扩展使用，如果未实现 <code>Svnapot</code> 则该位必须由软件置 <code>0</code>，否则应当出现 <code>Page Fault</code>。目前香山昆明湖架构尚未支持此扩展。</li>
</ul>
</li>
<li>
<p><code>PBMT</code>:</p>
<ul>
<li><code>Page-Based Memory Types</code>，即基于页面的内存类型，供 <code>Svpbmt</code> 扩展使用，允许操作系统为每个页面指定不同的内存访问属性。
<ul>
<li><code>0</code>: <code>None</code>，没有特定的内存属性。</li>
<li><code>1</code>: <code>NC</code>，非缓存、幂等、弱序（<code>RVWMO</code>），适用于主存。</li>
<li><code>2</code>: <code>IO</code>，非缓存、非幂等、强序（<code>I/O</code> 排序），适用于 <code>I/O</code> 设备。</li>
<li><code>3</code>: <code>Reserved</code>，保留供将来标准使用。</li>
</ul>
</li>
</ul>
<p>同样的，如果未实现 <code>Svpbmt</code> 则这两位必须由软件置 <code>0</code>，否则应当出现 <code>Page Fault</code>。</p>
</li>
<li>
<p><code>Reserved</code>:</p>
<ul>
<li>保留位，供未来的标准使用。如果有任意一位不是 <code>0</code> 则会触发 <code>PF</code> 异常。</li>
</ul>
</li>
<li>
<p><code>PPN</code>:</p>
<ul>
<li>表示物理页框号，指向实际的物理内存页。<code>PPN</code> 与页面内偏移结合形成完整的物理地址，用于地址转换。</li>
</ul>
</li>
<li>
<p><code>RSW</code>:</p>
<ul>
<li>保留供软件使用的位，通常用于特定的标志或操作，以便在软件实现中提供灵活性。</li>
</ul>
</li>
<li>
<p><code>D</code>:</p>
<ul>
<li>脏位，指示该页面是否被写入。如果该位为 <code>1</code>，表示该页的数据已被修改，需在换出时写回到存储设备。</li>
</ul>
</li>
<li>
<p><code>A</code>:</p>
<ul>
<li>访问位，指示该页是否被访问过。如果该位为 <code>1</code>，表示该页已被读取或写入，用于页面替换算法。</li>
</ul>
</li>
<li>
<p><code>G</code>:</p>
<ul>
<li>全局页位，指示该页是否是全局页。如果该位为 <code>1</code>，表示该页对所有进程可见，用于共享代码或数据。</li>
</ul>
</li>
<li>
<p><code>U</code>:</p>
<ul>
<li>用户访问权限位，指示该页是否可被用户（<code>U</code>）模式访问。如果该位为 <code>1</code>，用户模式可以访问该页；若为 <code>0</code>，则仅限于特权模式。</li>
</ul>
</li>
<li>
<p><code>X</code>:</p>
<ul>
<li>可执行位，指示该页是否可执行。如果该位为 <code>1</code>，表示该页可以执行代码；若为 <code>0</code>，则不可执行。</li>
</ul>
</li>
<li>
<p><code>W</code>:</p>
<ul>
<li>可写位，指示该页是否可写。如果该位为 <code>1</code>，表示该页可以写入数据；若为 <code>0</code>，则不可写。</li>
</ul>
</li>
<li>
<p><code>R</code>:</p>
<ul>
<li>可读位，指示该页是否可读。如果该位为 <code>1</code>，表示该页可以读取数据；若为 <code>0</code>，则不可读。</li>
</ul>
</li>
<li>
<p><code>V</code>:</p>
<ul>
<li>有效位，指示该页表项是否有效。如果该位为 <code>1</code>，表示该项有效，可以进行地址转换；若为 <code>0</code>，则表示该项无效。</li>
</ul>
</li>
</ul>
<p>值得一提的是，如果该 <code>PTE</code> 并不是叶子 <code>PTE</code>，即它所存储的 <code>PPN</code> 用来指向下一级页表，那么它的 <code>X</code>、<code>W</code>、<code>R</code> 位应全为零。在手册中的要求如下：</p>
<p><img alt="XWR 示意图" src="XWR.png"></p>
<p><code>RISC-V H</code> 扩展即 <code>Hypervisor</code> 扩展，增加了对虚拟化和 <code>hypervisor</code> 模式的支持，将会允许虚拟机监控程序和虚拟机的管理程序，允许操作系统运行在虚拟机上，并可以通过 <code>hypervisor</code> 调度虚拟机的运行。在 <code>hypervisor</code> 下使用 <code>SV48x4</code> 寻址模式，支持四倍页表扩展。</p>
<p><img alt="Sv48x4 虚拟地址" src="Sv48x4.png"></p>
<p><code>VPN[3]</code> 进行了两位的扩展，也即大小从原来的 <code>4KB</code> 变为 <code>16KB</code>，支持 $2^{11}$ 个 <code>PTE</code>。值得注意的是，<code>SV48x4</code> 作用于虚拟机物理地址 <code>VPA</code>，在虚拟机上创建进程地址空间时仍然采用的是 <code>SV48</code>。也正是因此，虚拟机进行虚实地址转换的时候，首先将 <code>48</code> 位的虚拟机虚拟地址（<code>GVA</code>）转换为 <code>50</code> 位的虚拟机物理地址（<code>GPA</code>），之后再将 <code>GPA</code>（相当于主机的 <code>HVA</code>）转换为主机物理地址（<code>HPA</code>）。在页表项中存储的是 <code>44</code> 位的 <code>PPN</code>，这是由 <code>56</code> 位的物理地址去掉 <code>12</code> 位的页内偏移得到的，因此完全可以存的下扩展了两位（<code>38</code> 位）的 <code>VPN</code>。</p>
<p>出于对面积等的优化考虑，在香山中采用 <code>48</code> 位的主机物理地址，而不是 <code>Sv48</code> 要求的 <code>56</code> 位物理地址，这是因为 <code>48</code> 位的物理地址已经可以索引 <code>256TB</code> 的物理地址空间，目前来说已经足够使用。但是由于 <code>TLB</code> 对虚拟机的支持，在虚拟机两阶段地址转换过程中（两阶段地址转换可见支持两阶段虚实地址翻译过程部分），虚拟机通过 <code>VS</code> 阶段转换的结果仍然是 <code>56</code> 位的虚拟机物理地址，只不过在进入 <code>G</code> 阶段地址转换时，<code>G</code> 阶段要求传入的 <code>GPA</code> 的高 <code>6</code> 位必须为 <code>0</code>，这是因为在 <code>Sv48x4</code> 中客户机物理地址要求为 <code>50</code> 位，而 <code>VS</code> 阶段得到的物理地址是 <code>56</code> 位。为了保持 <code>gpaddr</code> 的完整性，<code>PTW</code> 传入 <code>TLB</code> 的 <code>ppn</code> 信号的位宽依然为 <code>44</code> 位，然而由于 <code>TLB</code> 不存储中间转换结果（中间物理地址 <code>IPA</code>），也就不需要存储 <code>44</code> 位的 <code>ppn</code>，在 <code>TLB</code> 表项中存储的只有主机的 <code>ppn</code>，也即 <code>36</code> 位的 <code>ppn</code>。</p>
<h2 id="支持缓存映射条目">支持缓存映射条目</h2>
<p><code>TLB</code> 中存储的条目并不是页表项 <code>PTE</code>，而是一个映射，一个从虚拟地址（来自于请求）到物理地址（来自于查找结果）的映射，当然还有一些访问所必须的信息。在目前的香山中 <code>TLB</code> 所存储的条目包含 <code>tag[35]</code>、<code>asid[16]</code>、<code>vmid[14]</code>、<code>level[2]</code>、<code>ppn[33]</code>、<code>8 × ppn_low[3]</code>、<code>8 × valididx</code>、<code>8 × pteidx</code>、<code>s2xlate</code>、<code>perm[6]</code>、<code>g_perm[4]</code>。为供以后使用 <code>svpbmt</code> 扩展，还存储了 <code>pbmt</code> 与 <code>g_pbmt</code> 字段。</p>
<p><img alt="TLB 缓存条目" src="TLBstore.png"></p>
<ul>
<li>
<p><strong>tag[34:0]</strong></p>
<ul>
<li><code>tag</code>，用于匹配条目。来源于 <code>VPN</code> 的高 <code>35</code> 位，在匹配的过程中，输入一个 <code>38</code> 位的 <code>VPN</code>，通过将输入的 <code>VPN</code> 的前 <code>35</code> 位与 <code>tag</code> 比较找到对应的条目，可以看到在一个条目中存储了 <code>PPN</code> 的高位部分和 <code>8</code> 个 <code>ppn_low</code>，之后将 <code>VPN</code> 的后三位作为索引，可以索引这 <code>8</code> 个 <code>ppn_low</code>，即可将 <code>ppn</code> 与 <code>ppn_low[vpn_low]</code> 拼接得到物理页框号。</li>
</ul>
</li>
<li>
<p><strong>asid[15:0]</strong></p>
<ul>
<li>地址空间标识符，用于区分不同的进程地址空间。</li>
</ul>
</li>
<li>
<p><strong>vmid[13:0]</strong></p>
<ul>
<li>虚拟机标识符，用于区分不同的虚拟机。</li>
</ul>
</li>
<li>
<p><strong>level[1:0]</strong></p>
<ul>
<li>指示页面的大小。<code>0</code>：<code>4KB</code>，<code>1</code>：<code>2MB</code>，<code>2</code>：<code>1GB</code>，<code>3</code>：<code>512GB</code>。</li>
</ul>
</li>
<li>
<p><strong>ppn[32:0]</strong></p>
<ul>
<li>物理页框号的高 <code>33</code> 位。在 <code>Sv48</code> 要求下本该是 <code>41</code> 位，出于面积考虑优化至 <code>33</code> 位（见支持 <code>Sv48</code> 分页机制部分）。</li>
</ul>
</li>
<li>
<p><strong>ppn_low[2:0]×8</strong></p>
<ul>
<li>物理页框号的低 <code>3</code> 位。用于 <code>TLB</code> 压缩（见支持 <code>TLB</code> 压缩部分）。</li>
</ul>
</li>
<li>
<p><strong>valididx×8</strong></p>
<ul>
<li>指示对应的 <code>ppn_low</code> 是否有效。用于 <code>TLB</code> 压缩，为 <code>0</code> 表示条目无效，即对应物理地址没有存储页表条目。</li>
</ul>
</li>
<li>
<p><strong>pteidx×8</strong></p>
<ul>
<li>指示原始请求对应压缩条目的哪一项。例如 <code>vpn</code> 低三位为 <code>010</code>，那么 <code>pteidx[3]</code> 为 <code>1</code>，其它 <code>7</code> 位为 <code>0</code>。</li>
</ul>
</li>
<li>
<p><strong>s2xlate[1:0]</strong></p>
<ul>
<li>指示是否启用两阶段地址转换。<code>0b00</code>：不启用，<code>0b01</code>：仅使用第一阶段，<code>0b10</code>：仅使用第二阶段，<code>0b11</code>：启用两阶段地址转换。</li>
</ul>
</li>
<li>
<p><strong>perm[5:0]</strong></p>
<ul>
<li>指示主机的权限以及异常信息，包括 <code>pf</code>、<code>af</code>、<code>a</code>、<code>g</code>、<code>u</code>、<code>x</code> 六位。其中 <code>pf</code>（<code>page fault</code>）指示是否发生缺页异常；<code>af</code>（<code>access fault</code>）指示是否发生地址错误等访问错误异常；<code>a</code>（<code>access</code>）指示该表项是否最近被访问过，任何形式的访问（包括读、写、取指）均会将 <code>a</code> 位置 <code>1</code>，用于页面替换算法；<code>g</code>（<code>global</code>）指示该条目指向的页面是否为全局页面；<code>u</code>（<code>user</code>）指示该条目指向的页面是否可以被用户模式访问，<code>u</code> 位为 <code>1</code> 说明可以被 <code>UMode</code> 访问，为 <code>0</code> 说明可以被 <code>SMode</code> 访问；<code>x</code>（执行）指示该条目指向的页面是否可执行，<code>itlb</code> 用于取指的加速，所有取出的条目必须是可执行的。</li>
</ul>
</li>
<li>
<p><strong>g_perm[3:0]</strong></p>
<ul>
<li>指示虚拟机的权限以及异常信息，包括 <code>gpf</code>、<code>gaf</code>、<code>a</code>、<code>x</code> 四位，虚拟机的 <code>g</code> 和 <code>u</code> 两位不单独存储，与主机共用。一般情况下虚拟机对全局页、用户模式的处理与主机相同，而替换策略与访问权限控制可能不同，所以共用了 <code>g</code>、<code>u</code> 而不共用 <code>a</code>、<code>x</code>。<code>gpf</code>（<code>guest page fault</code>）为虚拟机缺页异常，<code>gaf</code>（<code>guest access fault</code>）为虚拟机访问错误异常。</li>
</ul>
</li>
</ul>
<p>香山的 <code>ITLB</code> 采用 <code>48</code> 项全相联的结构，保存全部大小页，共能存储 <code>48</code> 条映射。</p>
<p>在支持 <code>H</code> 扩展的前提下，对于不同的 <code>s2xlate</code> 的状态 <code>TLB</code> 中存储的条目的值代表的意义也会有所区别：</p>
<table>
<thead>
<tr>
<th>类型</th>
<th>s2xlate</th>
<th>tag</th>
<th>ppn</th>
<th>perm</th>
<th>g_perm</th>
<th>level</th>
</tr>
</thead>
<tbody>
<tr>
<td>noS2xlate</td>
<td>b00</td>
<td>非虚拟化下的虚拟页号</td>
<td>非虚拟化下的物理页号</td>
<td>非虚拟化下的页表项 perm</td>
<td>不使用</td>
<td>非虚拟化下的页表项 level</td>
</tr>
<tr>
<td>allStage</td>
<td>b11</td>
<td>第一阶段页表的虚拟页号</td>
<td>第二阶段页表的物理页号</td>
<td>第一阶段页表的 perm</td>
<td>第二阶段页表的 perm</td>
<td>两阶段翻译中最大的 level</td>
</tr>
<tr>
<td>onlyStage1</td>
<td>b01</td>
<td>第一阶段页表的虚拟页号</td>
<td>第一阶段页表的物理页号</td>
<td>第一阶段页表的 perm</td>
<td>不使用</td>
<td>第一阶段页表的 level</td>
</tr>
<tr>
<td>onlyStage2</td>
<td>b10</td>
<td>第二阶段页表的虚拟页号</td>
<td>第二阶段页表的物理页号</td>
<td>不使用</td>
<td>第二阶段页表的 perm</td>
<td>第二阶段页表的 level</td>
</tr>
</tbody>
</table>
<p>支持 <code>H</code> 扩展后 <code>TLB</code> 中缓存的条目会有所变化（表中未提及的条目即没有变化）：</p>
<table>
<thead>
<tr>
<th>支持 H 扩展</th>
<th>vmid</th>
<th>s2xlate</th>
<th>g_perm</th>
</tr>
</thead>
<tbody>
<tr>
<td>否</td>
<td>不保存</td>
<td>不保存</td>
<td>不保存</td>
</tr>
<tr>
<td>是</td>
<td>14位</td>
<td>2位</td>
<td>4位</td>
</tr>
</tbody>
</table>
<h2 id="支持保存全部大小页">支持保存全部大小页</h2>
<p>在 <code>RISC-V</code> 架构中，大小页机制旨在优化虚拟内存的使用效率和性能。<code>Sv48</code> 支持多种页面大小，包括 <code>4KB</code>、<code>2MB</code>、<code>1GB</code> 页，在标准的设计中没有定义 <code>512GB</code> 的页，理论上可行，但目前并没有这样的需要，<code>512GB</code> 的页也无法加载进内存，因此标准不做要求。但是出于对完整性的考虑，香山中依然实现了对 <code>512GB</code> 大页的支持。</p>
<p><img alt="Sv48 大小页示意图" src="Sv48%E5%A4%A7%E5%B0%8F%E9%A1%B5%E7%A4%BA%E6%84%8F%E5%9B%BE.png"></p>
<p>在一般的应用程序需求中，<code>4KB</code> 的页面足够满足日常的使用，可以存储较小的数据结构以及程序等，常用于大多数应用程序中。然而，有的程序可能会需要频繁访问大的数据结构或数据集，这时引入大页可以提升内存访问效率。每个大页覆盖的虚拟地址空间更大，可以显著减少页表条目的数量；在映射相同数量的内存时，所需的页表条目会大幅降低，这可以减少内存开销、减少页表查找频率，从而优化内存访问速度，尤其对频繁访问大块内存的应用，能够显著提升性能。大页通常包含连续的数据，可以提高命中率，更有效地利用缓存资源。</p>
<p>当然，由于大页覆盖的地址空间较大，可能导致内存碎片，而未被使用的大页空间无法被其他请求有效利用，也会浪费一定的内存资源。同时，管理不同大小的页面为内存管理带来了额外的复杂性。在混合使用小页和大页时，操作系统需要复杂的算法来优化内存分配和使用。现代操作系统通常采用混合使用大小页的模式以满足不同应用的不同需求。</p>
<p>在香山的 <code>TLB</code> 中，支持保存任意大小的页面，这是通过保存页面的 <code>level</code> 来实现的。根据不同的 <code>level</code>，可以决定最终生成物理地址的方法（<code>index</code> 为页内偏移，来源于 <code>vaddr</code> 的低 <code>12</code> 位；<code>ppn</code>、<code>ppn_low</code>、<code>tag</code> 来源于 <code>TLB</code> 中存储的映射条目）：</p>
<table>
<thead>
<tr>
<th>level</th>
<th>页面大小</th>
<th>paddr[47:0]</th>
</tr>
</thead>
<tbody>
<tr>
<td>0</td>
<td>4KB</td>
<td>ppn[32:0] + ppn_low[2:0] + index[11:0]</td>
</tr>
<tr>
<td>1</td>
<td>2MB</td>
<td>ppn[32:6] + tag[8:0] + index[11:0]</td>
</tr>
<tr>
<td>2</td>
<td>1GB</td>
<td>ppn[32:15] + tag[17:0] + index[11:0]</td>
</tr>
<tr>
<td>3</td>
<td>512GB</td>
<td>ppn[32:24] + tag[26:0] + index[11:0]</td>
</tr>
</tbody>
</table>
<h2 id="支持-tlb-压缩">支持 TLB 压缩</h2>
<p>随着虚拟地址空间的不断扩展，传统 <code>TLB</code> 的大小和效率面临挑战，可能不足以覆盖应用程序的需求，导致频繁的缺失（<code>TLB miss</code>），从而影响系统性能，导致性能瓶颈。为了应对这一问题，<code>TLB</code> 压缩技术应运而生，旨在提高 <code>TLB</code> 的有效性和性能。</p>
<p>在操作系统分配内存的时候，由于使用伙伴地址分配策略等原因，会倾向于将连续的物理页分配给连续的虚拟页。虽然随着程序的不断运行，页分配逐渐的从有序趋向于无序，但是这种页的相连性普遍存在，因此可以通过将多个连续的页表项在 <code>TLB</code> 硬件中合成为一个 <code>TLB</code> 项，以增大 <code>TLB</code> 容量。<code>TLB</code> 压缩通过优化页表结构，支持连续的映射，通过引入范围映射（<code>range mapping</code>）机制，一个 <code>TLB</code> 条目可以映射一段连续的虚拟地址到一段连续的物理地址。</p>
<p>在实际中，以香山昆明湖架构为例，在 <code>TLB</code> 中存储 <code>35</code> 位的 <code>vpn_high</code>（即 <code>tag</code>），剩下的三位用于索引对应的 <code>ppn_low</code>（一共有 <code>8</code> 个所以需要 <code>3</code> 位来索引）。每次匹配中，<code>TLB</code> 用传入的 <code>vaddr[49:15]</code>（高 <code>35</code> 位）与 <code>tag</code> 进行匹配，找到对应的条目，这个条目中可以存储 <code>8</code> 个 <code>PTE</code>，再根据 <code>vaddr[14:12]</code> 找到对应的 <code>ppn_low</code>，之后检查对应的 <code>valididx</code> 是否有效，如果有效说明 <code>hit</code>，将 <code>ppn_low</code> 与 <code>ppn_high</code> 拼接得到 <code>PPN</code>，再与 <code>vaddr[11:0]</code> 拼接得到 <code>paddr</code>。</p>
<p><img alt="香山 TLB 压缩示意图" src="TLB%E5%8E%8B%E7%BC%A9.png"></p>
<p>在支持了 <code>H</code> 扩展后（见支持两阶段虚实地址翻译），<code>TLB</code> 压缩仅在 <code>OnlyStage1</code> 和 <code>noS2xlate</code> 下启用，在其他情况下不启用。</p>
<p>支持 <code>TLB</code> 压缩后 <code>TLB</code> 中缓存的条目会有所变化（表中未提及的条目即没有变化）：</p>
<table>
<thead>
<tr>
<th>是否压缩</th>
<th>tag</th>
<th>ppn</th>
<th>valididx</th>
<th>pteidx</th>
<th>ppn_low</th>
</tr>
</thead>
<tbody>
<tr>
<td>否</td>
<td>38位</td>
<td>36位</td>
<td>不保存</td>
<td>不保存</td>
<td>不保存</td>
</tr>
<tr>
<td>是</td>
<td>35位</td>
<td>33位</td>
<td>8位</td>
<td>8位</td>
<td>8×3位</td>
</tr>
</tbody>
</table>
<p>在支持了大小页的情况下，<code>TLB</code> 压缩在大页情况下（<code>2MB/1GB/512GB</code>）不启用，仅在查询结果为小页（<code>4KB</code>）情况下启用。大页在返回时会将 <code>valididx</code> 的 <code>8</code> 位全部设置为 <code>1</code>，而由于大页的查询过程中只需要 <code>PPN</code> 的高位，大页下不使用 <code>ppn_low</code>，<code>ppn_low</code> 的值在此时是未定义的。</p>
<h2 id="支持-hypervisor-扩展与两阶段虚实地址翻译">支持 Hypervisor 扩展与两阶段虚实地址翻译</h2>
<p>在 <code>RISC-V</code> 特权指令手册中定义了虚实地址的翻译过程：</p>
<ol>
<li>
<p>设 <code>a</code> 为 <code>satp.ppn</code> × <code>PAGESIZE</code>，并设 <code>i = LEVELS - 1</code>。（对于 <code>Sv48</code>，<code>PAGESIZE = 2^{12}</code>，<code>LEVELS = 4</code>）此时，<code>satp</code> 寄存器必须处于活动状态，即有效的特权模式必须是 <code>S</code> 模式或 <code>U</code> 模式。</p>
</li>
<li>
<p>设 <code>pte</code> 为地址 <code>a + va.vpn[i]</code> × <code>PTESIZE</code> 处的 <code>PTE</code> 值。（对于 <code>Sv48</code>，<code>PTESIZE = 8</code>）如果访问 <code>pte</code> 违反了 <code>PMA</code> 或 <code>PMP</code> 检查，则引发与原始访问类型相应的访问错误异常。</p>
</li>
<li>
<p>如果 <code>pte.v = 0</code>，或者 <code>pte.r = 0</code> 且 <code>pte.w = 1</code>，或者 <code>pte</code> 中设置了任何为未来标准使用保留的位或编码，则停止并引发与原始访问类型相应的页面错误异常。</p>
</li>
<li>
<p>否则，<code>PTE</code> 是有效的。如果 <code>pte.r = 1</code> 或 <code>pte.x = 1</code>，则转到步骤 5。否则，此 <code>PTE</code> 是指向下一级页面表的指针。设 <code>i = i - 1</code>。如果 <code>i &lt; 0</code>，则停止并引发与原始访问类型相应的页面错误异常。否则，设 <code>a = pte.ppn</code> × <code>PAGESIZE</code> 并转到步骤 2。</p>
</li>
<li>
<p>找到了叶子 <code>PTE</code>。根据当前特权模式和 <code>mstatus</code> 寄存器的 <code>SUM</code> 和 <code>MXR</code> 字段的值，确定请求的内存访问是否被 <code>pte.r</code>、<code>pte.w</code>、<code>pte.x</code> 和 <code>pte.u</code> 位允许。如果不允许，则停止并引发与原始访问类型相应的页面错误异常。</p>
</li>
<li>
<p>如果 <code>i &gt; 0</code> 且 <code>pte.ppn[i-1 : 0] = 0</code>，则这是一个未对齐的大页；停止并引发与原始访问类型相应的页面错误异常。</p>
</li>
<li>
<p>如果 <code>pte.a = 0</code>，或者如果原始内存访问是存储且 <code>pte.d = 0</code>，则引发与原始访问类型相应的页面错误异常，或者执行以下操作：</p>
<ul>
<li>如果对 <code>pte</code> 的存储将违反 <code>PMA</code> 或 <code>PMP</code> 检查，则引发与原始访问类型相应的访问错误异常。</li>
<li>以原子方式执行以下步骤：
<ul>
<li>比较 <code>pte</code> 与地址 <code>a + va.vpn[i]</code> × <code>PTESIZE</code> 处的 <code>PTE</code> 值。</li>
<li>如果值匹配，将 <code>pte.a</code> 设为 <code>1</code>，并且如果原始内存访问是存储，还将 <code>pte.d</code> 设为 <code>1</code>。</li>
<li>如果比较失败，返回步骤 2。</li>
</ul>
</li>
</ul>
</li>
<li>
<p>翻译成功。翻译后的物理地址如下：</p>
<ul>
<li><code>pa.pgoff = va.pgoff</code>。</li>
<li>如果 <code>i &gt; 0</code>，则这是一个大页翻译，且 <code>pa.ppn[i - 1 : 0] = va.vpn[i - 1 : 0]</code>。</li>
<li><code>pa.ppn[LEVELS - 1 : i] = pte.ppn[LEVELS - 1 : i]</code>。</li>
</ul>
</li>
</ol>
<p>在一般的虚实地址翻译过程中，将按照如上所述的过程进行转换，由 satp 寄存器控制进行地址翻译。其中，前端取指通过 <code>ITLB</code> 进行地址翻译，后端访存通过 <code>DTLB</code> 进行地址翻译。<code>ITLB</code> 和 <code>DTLB</code> 如果 <code>miss</code>，会通过 <code>Repeater</code> 向 <code>L2TLB</code> 发送请求。在目前设计中，前端取指和后端访存对 <code>TLB</code> 均采用非阻塞式访问，即一个请求 <code>miss</code> 后，会将请求 <code>miss</code> 的信息返回，请求来源调度重新发送 <code>TLB</code> 查询请求，直至命中。也就是说，<code>TLB</code> 本体是非阻塞的，可以向它连续发送请求，无论结果都可以在下一拍发送任意的请求，但是总体上由于前端的调度，体现为阻塞访问。</p>
<p>在支持了 <code>H</code> 扩展的前提下，香山的虚拟化地址翻译过程会经历两个阶段的地址转换，可以将它划分为 <code>VS</code> 阶段和 <code>G</code> 阶段。<code>VS</code> 阶段的地址转换由 <code>vsatp</code> 寄存器控制，其实与主机的 <code>satp</code> 寄存器非常相似。</p>
<p><img alt="VS 阶段：GVA 至 GPA" src="GVA-GPA.png"></p>
<p>页表项（<code>PTE</code>）的长度为 <code>64 bit</code>，也即每个 <code>4KB</code> 的页面可以存储 $2^9$ 个 <code>PTE</code>。在 <code>vsatp</code> 寄存器中存储了第一级页表（即根页表）的物理地址 <code>PPN</code>，通过这个 <code>PPN</code> 可以找到根页表，并根据 <code>GVA</code> 中的 <code>VPN[3]</code> 找到对应页表项 <code>PTE</code>，在 <code>PTE</code> 中存储了指向下一级页表的 <code>PPN</code> 以及权限位等。以此方式通过逐级的查找最终达到叶子 <code>PTE</code> 并得到 <code>PPN</code>，与 <code>offset</code> 合成后得到 <code>GPA</code>。注意这里的 <code>GPA</code> 应当是 <code>50</code> 位的，最后一级的 <code>PPN</code> 应当是 <code>38</code> 位的，这是因为支持 <code>SV48x4</code> 的原因，虚拟机的物理地址被拓宽了两位。这样的拓宽并不难实现，只需要在主机分配虚拟机内存空间的时候分配一个 <code>16KB</code> 的大页作为根页表即可；通过多使用 <code>12KB</code>（本来分配的根页表大小是 <code>4KB</code>）的物理内存就可以实现虚拟机地址空间增大四倍。至于页表项能否放下多了两位的 <code>PPN</code>，观察 <code>PTE</code> 中 <code>PPN</code> 的位数为 <code>44</code> 位，不需要担心这个问题。<code>44</code> 位的 <code>PPN</code> 放 <code>38</code> 位，前六位并没有清零要求，但是是被忽略的。</p>
<p><img alt="G 阶段：GPA 至 HPA" src="GPA-HPA.png"></p>
<p><code>G</code> 阶段的地址翻译则不同，由于支持了 <code>SV48x4</code>，其根页表被扩展为 <code>11</code> 位 <code>16KB</code>，因此需要特别注意 <code>hgatp</code> 寄存器中存储的 <code>PPN</code> 应当对齐 <code>16KB</code> 页，在标准情况下 <code>PPN</code> 的最后两 <code>bit</code> 应当被固定为零，意味着 <code>hgatp</code> 寄存器应当指向一个 <code>16KB</code> 页的起始地址，以避免根页表在不同的小页面内。</p>
<p>在实际的实现中，地址的翻译并不是这样理想化的先查虚拟机的页表得到 <code>GPA</code> 再使用这个 <code>GPA</code> 查主机的页表得到 <code>HPA</code>。事实上的实现中，我们通过虚拟机的页表查到的下一级页表的物理地址是 <code>GPA</code>，并不能通过它访问到下一级页表，每次访问虚拟机的下一级页表都需要进行一次 <code>GPA</code> 到 <code>HPA</code> 的转换。比如此时给定一个 <code>GVA</code>，之后在虚拟机的一级页表（根页表）中根据 <code>GVA[2]</code>（<code>11 bit</code>）查找得到一个 <code>PTE</code>，这个 <code>PTE</code> 存储的是二级页表的 <code>GPA</code>，得到这个 <code>GPA</code> 并不能找到二级页表，因此需要将它转换为 <code>HPA</code>，也就是 <code>G</code> 阶段的地址翻译。依次查找直到找到最终需要的那个 <code>HPA</code>，共需要经历五次 <code>G</code> 阶段地址翻译，才能得到最终的 <code>HPA</code>。</p>
<p><img alt="香山昆明湖架构 TLB 两阶段地址翻译过程" src="%E9%A6%99%E5%B1%B1%E5%9C%B0%E5%9D%80%E7%BF%BB%E8%AF%91%E8%BF%87%E7%A8%8B.png"></p>
<h2 id="支持阻塞式与非阻塞式访问">支持阻塞式与非阻塞式访问</h2>
<p>阻塞式访问代表着 <code>TLB</code> 的端口同时仅支持一个请求，阻塞端口带 <code>valid-ready</code> 握手信号。在 <code>TLB</code> 准备好接收请求时，会将 <code>ready</code> 置 <code>1</code>，由外部检测到 <code>ready</code> 后会发送请求。请求到达 <code>TLB</code> 时 <code>valid</code> 为 <code>1</code> 则 <code>TLB</code> 接收请求并将 <code>ready</code> 置 <code>0</code>，不再接受新的请求。之后 <code>TLB</code> 会对请求进行匹配，查找结果，如果 <code>miss</code> 则发送 <code>ptw</code> 请求（同样为阻塞），等待直到 <code>ptw</code> 返回结果（物理地址或 <code>pf</code> 异常），然后 <code>TLB</code> 将结果保存并上报给请求方，再将 <code>ready</code> 置 <code>1</code>。</p>
<p>对于非阻塞式请求，仅带 <code>valid</code> 信号，每当 <code>valid</code> 置 <code>1</code>，<code>TLB</code> 即接受请求并在下一拍返回结果（<code>hit/miss/异常</code>），无论是否命中都能在请求下一拍得到结果。如果 <code>miss</code> 的话，<code>TLB</code> 在返回 <code>miss</code> 结果同时会发起 <code>PTW</code> 请求（非阻塞），<code>PTW</code> 接收到请求则进行处理，在处理完成后回填进 <code>TLB</code> 中，然后如果请求方再次发起请求就可以命中。在香山 <code>ITLB</code> 的具体实现中，<code>TLB</code> 本体虽然是非阻塞的，不存储请求的信息，但当前端发起的取指请求 <code>miss</code> 后，将会由前端进行调度不断发起相同取指请求直到 <code>hit</code>，才能将指令送到处理器进行处理，因此会体现出阻塞的效果。</p>
<table>
<thead>
<tr>
<th>请求来源</th>
<th>iCache</th>
<th>IFU</th>
</tr>
</thead>
<tbody>
<tr>
<td>请求数量</td>
<td>2</td>
<td>1</td>
</tr>
<tr>
<td>请求类型</td>
<td>非阻塞请求</td>
<td>阻塞请求</td>
</tr>
<tr>
<td>握手信号</td>
<td>仅带 valid 信号</td>
<td>带 valid 和 ready 信号</td>
</tr>
<tr>
<td>处理方式</td>
<td>可以继续处理其他指令</td>
<td>等待 iTLB 响应后继续处理指令</td>
</tr>
</tbody>
</table>
<h2 id="支持读取-ptw-返回条目">支持读取 PTW 返回条目</h2>
<p>每次 <code>TLB</code> 发生 <code>miss</code> 之后，会向 <code>L2TLB</code> 发送 <code>Page Table Walk</code> 请求。由于 <code>TLB</code> 与 <code>L2TLB</code> 之间有比较长的物理距离，需要在中间加拍，这项工作由 <code>repeator</code> 完成。同时，<code>repeator</code> 还需要对 <code>PTW</code> 请求进行过滤，以避免 <code>TLB</code> 中出现重复项，因此也被称为 <code>filter</code>。目前香山中 <code>TLB</code> 发出的 <code>PTW</code> 请求的内容包含 <code>VPN</code>、<code>s2xlate</code>、<code>getGPA</code> 三个信号以及必要的控制信号：</p>
<ul>
<li>
<p><strong>VPN</strong>：</p>
<ul>
<li>虚拟页框号，<code>TLB</code> 在 <code>miss</code> 之后会将 <code>VPN</code> 发送给 <code>PTW</code> 用于索引对应的物理页，<code>PTW</code> 会将叶子页表的 <code>PPN</code> 返回给 <code>TLB</code>，下次 <code>TLB</code> 查询的时候就可以找到该页并可以通过页内偏移找到物理地址。</li>
</ul>
</li>
<li>
<p><strong>s2xlate</strong>：</p>
<ul>
<li>两阶段地址转换标志，指示当前的两阶段地址转换模式。<code>TLB</code> 中该标志将通过 <code>vsatp</code> 与 <code>hgatp</code> 寄存器的 <code>mode</code> 域进行判断：</li>
</ul>
<table>
<thead>
<tr>
<th>s2xlate</th>
<th>vsatp.mode</th>
<th>hgatp.mode</th>
</tr>
</thead>
<tbody>
<tr>
<td>0b00</td>
<td>0</td>
<td>0</td>
</tr>
<tr>
<td>0b01</td>
<td>1</td>
<td>0</td>
</tr>
<tr>
<td>0b10</td>
<td>0</td>
<td>1</td>
</tr>
<tr>
<td>0b11</td>
<td>1</td>
<td>1</td>
</tr>
</tbody>
</table>
</li>
<li>
<p><strong>getGPA</strong>：</p>
<ul>
<li>指示当前 <code>PTW</code> 请求是否为请求客户机物理地址。用于客户机缺页等情况的处理（详见支持发生 <code>GPF</code> 时重新发起请求部分）。</li>
</ul>
</li>
</ul>
<p>在支持了 <code>TLB</code> 压缩后，<code>PTW</code> 返回的结果主要包括 <code>resp_valid</code>、<code>tag[33:0]</code>、<code>asid[15:0]</code>、<code>perm[6:0]</code>、<code>level[1:0]</code>、<code>ppn[35:0]</code>、<code>addr_low[2:0]</code>、<code>ppn_low[2:0]</code> × <code>8</code>、<code>valididx</code> × <code>8</code>、<code>pteidx</code> × <code>8</code>、<code>pf</code>、<code>af</code>（各个信号的含义可见支持缓存映射条目部分）。<code>TLB</code> 接收到有效的 <code>PTW resp</code> 后即将这些条目存进自己的缓存中。</p>
<p>在支持了 <code>H</code> 扩展后，<code>TLB</code> 压缩仅在 <code>noS2xlate</code> 和 <code>onlyStage1</code> 时启用，需要添加 <code>s2xlate</code> 信号指示两阶段地址转换的类型，并分开返回 <code>s1</code> 和 <code>s2</code>。其中，<code>s1</code> 阶段可以与之前的主机地址转换合并，在主机地址转换中，<code>s1</code> 添加的部分信号以及位宽不适用，添加或扩充的信号如下所示：</p>
<table>
<thead>
<tr>
<th>支持 H 扩展</th>
<th>s2xlate[1:0]</th>
<th>tag</th>
<th>vmid[13:0]</th>
<th>ppn</th>
<th>s2</th>
<th>getGPA</th>
</tr>
</thead>
<tbody>
<tr>
<td>否</td>
<td>无</td>
<td>[32:0]</td>
<td>无</td>
<td>[32:0]</td>
<td>无</td>
<td>无</td>
</tr>
<tr>
<td>是</td>
<td>有</td>
<td>[34:0]</td>
<td>有</td>
<td>[40:0]</td>
<td>有</td>
<td>有</td>
</tr>
</tbody>
</table>
<p>其中，<code>tag</code> 扩充的两位是由于虚拟机采用 <code>Sv48x4</code>，将 <code>hypervisor</code> 下的虚拟地址从 <code>48</code> 位扩充为 <code>50</code> 位，因此 <code>tag</code> 相应需要多两位。<code>vmid</code> 指示虚拟机号。<code>ppn</code> 多的 <code>8</code> 位是因为主机采用 <code>48</code> 位物理地址，而第一阶段转换出来的虚拟机物理地址为 <code>56</code> 位（在进入下一阶段时要求前 <code>6</code> 位是 <code>0</code>，变为 <code>50</code> 位），<code>getGPA</code> 可见后面支持发生 <code>GPF</code> 时重新发起请求部分。</p>
<p><code>s2</code> 部分用于第二阶段地址转换，即从虚拟机物理地址到主机物理地址的转换，此时 <code>asid</code> 无效，<code>resp</code> 的信号包括 <code>tag[37:0]</code>、<code>vmid[13:0]</code>、<code>ppn[37:0]</code>、<code>perm[6:0]</code>、<code>level</code>、<code>gpf</code>、<code>gaf</code>。由于不考虑 <code>TLB</code> 压缩，<code>tag</code> 即为 <code>38</code> 位，来自 <code>50</code> 位虚拟地址的高 <code>38</code> 位。值得注意，在目前的香山昆明湖架构中，这里的 <code>ppn</code> 有效的位数仅有后 <code>36</code> 位，之所以 <code>ppn</code> 位宽为 <code>38</code> 位是出于优化的需要，香山 <code>TLB</code> 中通过 <code>readResult</code> 方法从 <code>PTW</code> 中读取信息，<code>s1</code>、<code>s2</code> 阶段复用了 <code>readResult</code> 方法，由于在 <code>s1</code> 阶段的需要用到 <code>50</code> 位的物理地址，<code>readResult.ppn</code> 被定义为 <code>38</code> 位，以至于在 <code>verilog</code> 文件中传入 <code>s2.ppn</code> 时也需要额外多传 <code>2</code> 位，事实上这两位仅仅传进 <code>TLB</code> 中而不起作用，可以忽略。</p>
<table>
<thead>
<tr>
<th>支持 H 扩展</th>
<th>s2_tag[37:0]</th>
<th>s2_vmid[14:0]</th>
<th>s2_ppn[37:0]</th>
<th>s2_perm[6:0]</th>
<th>s2_level[1:0]</th>
<th>gpf</th>
<th>gaf</th>
</tr>
</thead>
<tbody>
<tr>
<td>否</td>
<td>无</td>
<td>无</td>
<td>无</td>
<td>无</td>
<td>无</td>
<td>无</td>
<td>无</td>
</tr>
<tr>
<td>是</td>
<td>有</td>
<td>有</td>
<td>有</td>
<td>有</td>
<td>有</td>
<td>有</td>
<td>有</td>
</tr>
</tbody>
</table>
<p>添加了 <code>H</code> 拓展后的 <code>MMU</code>，<code>PTW</code> 返回的结构分为三部分，第一部分 <code>s1</code> 是原先设计中的 <code>PtwSec-torResp</code>，存储第一阶段翻译的页表，第二部分 <code>s2</code> 是 <code>HptwResp</code>，存储第二阶段翻译的页表，第三部分是 <code>s2xlate</code>，代表这次 <code>resp</code> 的类型，仍然分为 <code>noS2xlate</code>、<code>allStage</code>、<code>onlyStage1</code> 和 <code>onlyStage2</code>。如下图。其中 <code>PtwSectorEntry</code> 是采用了 <code>TLB</code> 压缩技术的 <code>PtwEntry</code>。</p>
<p><img alt="PTW resp 结构示意图" src="PTW_resp%E7%BB%93%E6%9E%84%E7%A4%BA%E6%84%8F.png"></p>
<h2 id="支持回填条目与两阶段条目融合">支持回填条目与两阶段条目融合</h2>
<p>参照支持缓存映射条目与支持读取 <code>PTW</code> 返回条目，对于主机地址转换（<code>nos2xlate</code>）的情况对应填入 <code>entry</code> 中的对应表项即可，此时访客有关信号无效。注意大页时，即 <code>level</code> 不为 <code>0</code> 时，<code>ppn_low</code> 无效。</p>
<table>
<thead>
<tr>
<th>TLB entry</th>
<th>填入的来自 PTW 的信号</th>
</tr>
</thead>
<tbody>
<tr>
<td>s2xlate[1:0]</td>
<td>0b00 (nos2xlate)</td>
</tr>
<tr>
<td>tag[34:0]</td>
<td>s1.tag[34:0]</td>
</tr>
<tr>
<td>asid[15:0]</td>
<td>s1.asid[15:0]</td>
</tr>
<tr>
<td>vmid[13:0]</td>
<td>无效</td>
</tr>
<tr>
<td>level[1:0]</td>
<td>s1.level[1:0]</td>
</tr>
<tr>
<td>ppn[32:0]</td>
<td>s1.ppn[32:0]</td>
</tr>
<tr>
<td>ppn_low[2:0]×8</td>
<td>s1.ppn_low_*</td>
</tr>
<tr>
<td>valididx×8</td>
<td>s1.valididx_*</td>
</tr>
<tr>
<td>pteidx×8</td>
<td>s1.pteidx_*</td>
</tr>
<tr>
<td>perm_pf</td>
<td>s1.pf</td>
</tr>
<tr>
<td>perm_af</td>
<td>s1.af</td>
</tr>
<tr>
<td>perm_a</td>
<td>s1.perm.a</td>
</tr>
<tr>
<td>perm_g</td>
<td>s1.perm.g</td>
</tr>
<tr>
<td>perm_u</td>
<td>s1.perm.u</td>
</tr>
<tr>
<td>perm_x</td>
<td>s1.perm.x</td>
</tr>
<tr>
<td>gperm_gpf</td>
<td>无效</td>
</tr>
<tr>
<td>gperm_gaf</td>
<td>无效</td>
</tr>
<tr>
<td>gperm_a</td>
<td>无效</td>
</tr>
<tr>
<td>gperm_x</td>
<td>无效</td>
</tr>
<tr>
<td><em>s2xlate=0b00 时填入 TLB entry 示意表</em></td>
<td></td>
</tr>
</tbody>
</table>
<p>在 <code>OnlyStage1</code> 的情况下，主机的异常信号以及部分不可复用的权限位无效，其余均与主机地址转换一致。</p>
<table>
<thead>
<tr>
<th>TLB entry</th>
<th>填入的来自 PTW 的信号</th>
</tr>
</thead>
<tbody>
<tr>
<td>s2xlate[1:0]</td>
<td>0b01 (OnlyStage1)</td>
</tr>
<tr>
<td>tag[34:0]</td>
<td>s1.tag[34:0]</td>
</tr>
<tr>
<td>asid[15:0]</td>
<td>s1.asid[15:0]</td>
</tr>
<tr>
<td>vmid[13:0]</td>
<td>s1.vmid[13:0]</td>
</tr>
<tr>
<td>level[1:0]</td>
<td>s1.level[1:0]</td>
</tr>
<tr>
<td>ppn[32:0]</td>
<td>s1.ppn[32:0]</td>
</tr>
<tr>
<td>ppn_low[2:0]×8</td>
<td>s1.ppn_low_*</td>
</tr>
<tr>
<td>valididx×8</td>
<td>s1.valididx_*</td>
</tr>
<tr>
<td>pteidx×8</td>
<td>s1.pteidx_*</td>
</tr>
<tr>
<td>perm_pf</td>
<td>s1.pf</td>
</tr>
<tr>
<td>perm_af</td>
<td>s1.af</td>
</tr>
<tr>
<td>perm_a</td>
<td>s1.perm.a</td>
</tr>
<tr>
<td>perm_g</td>
<td>s1.perm.g</td>
</tr>
<tr>
<td>perm_u</td>
<td>s1.perm.u</td>
</tr>
<tr>
<td>perm_x</td>
<td>s1.perm.x</td>
</tr>
<tr>
<td>gperm_gpf</td>
<td>无效</td>
</tr>
<tr>
<td>gperm_gaf</td>
<td>无效</td>
</tr>
<tr>
<td>gperm_a</td>
<td>无效</td>
</tr>
<tr>
<td>gperm_x</td>
<td>无效</td>
</tr>
<tr>
<td><em>s2xlate=0b01 时填入 TLB entry 示意表</em></td>
<td></td>
</tr>
</tbody>
</table>
<p>对于 <code>OnlyStage2</code> 的情况，<code>asid</code> 无效，<code>vmid</code> 使用 <code>s1.vmid</code>（由于 <code>PTW</code> 模块无论什么情况都会填写这个字段，所以可以直接使用这个字段写入），<code>pteidx</code> 根据 <code>s2</code> 的 <code>tag</code> 的低 <code>3</code> 位来确定。如果 <code>s2</code> 是大页，那么 <code>TLB</code> 项的 <code>valididx</code> 均为有效，否则 <code>TLB</code> 项的 <code>pteidx</code> 对应 <code>valididx</code> 有效。<code>ppn</code> 的填写复用了 <code>allStage</code> 的逻辑，将在 <code>allStage</code> 的情况下介绍。</p>
<table>
<thead>
<tr>
<th>TLB entry</th>
<th>填入的来自 PTW 的信号</th>
</tr>
</thead>
<tbody>
<tr>
<td>s2xlate[1:0]</td>
<td>0b10 (OnlyStage2)</td>
</tr>
<tr>
<td>tag[34:0]</td>
<td>s2.tag[37:3]</td>
</tr>
<tr>
<td>asid[15:0]</td>
<td>无效</td>
</tr>
<tr>
<td>vmid[13:0]</td>
<td>s1.vmid[13:0]</td>
</tr>
<tr>
<td>level[1:0]</td>
<td>s2.level[1:0]</td>
</tr>
<tr>
<td>ppn[32:0]</td>
<td>s2.ppn[35:3]</td>
</tr>
<tr>
<td>ppn_low[2:0]×8</td>
<td>{ s2.ppn[2:0], 无效×7 }</td>
</tr>
<tr>
<td>valididx×8</td>
<td>{ 1， 0×7 }</td>
</tr>
<tr>
<td>pteidx×8</td>
<td>s2.tag[2:0]</td>
</tr>
<tr>
<td>perm_pf</td>
<td>无效</td>
</tr>
<tr>
<td>perm_af</td>
<td>无效</td>
</tr>
<tr>
<td>perm_a</td>
<td>无效</td>
</tr>
<tr>
<td>perm_g</td>
<td>无效</td>
</tr>
<tr>
<td>perm_u</td>
<td>无效</td>
</tr>
<tr>
<td>perm_x</td>
<td>无效</td>
</tr>
<tr>
<td>gperm_gpf</td>
<td>s2.gpf</td>
</tr>
<tr>
<td>gperm_gaf</td>
<td>s2.gaf</td>
</tr>
<tr>
<td>gperm_a</td>
<td>s2.perm.a</td>
</tr>
<tr>
<td>gperm_x</td>
<td>s2.perm.x</td>
</tr>
<tr>
<td><em>s2xlate=0b10 时填入 TLB entry 示意表</em></td>
<td></td>
</tr>
</tbody>
</table>
<p>如果两阶段地址转换均启用，<code>TLB</code> 将两阶段的结果合并存储，并丢弃中间物理地址（<code>s1</code> 阶段的 <code>ppn</code>），仅存储最终物理地址。<code>level</code> 需要取 <code>s1.level</code> 与 <code>s2.level</code> 中的较大值，此时需要注意，当 <code>s1</code> 阶段为大页，而 <code>s2</code> 阶段为小页的情况下，例如中间物理地址指向一个 <code>2MB</code> 页，而 <code>s2</code> 阶段转换的结果却是一个 <code>4KB</code> 页，在这种情况下，需要特殊处理，将 <code>s1.tag</code> 的高位（在此例子中为高 <code>11+9+9=29</code> 位）和 <code>s2.tag</code> 的低位（在此例子中为低 <code>9</code> 位）共 <code>38</code> 位合并存储到 <code>tag</code> 与 <code>pteidx</code> 中，如果不足 <code>38</code> 位则在后面补 <code>0</code>（例如中间物理地址指向 <code>1GB</code> 页而 <code>s2</code> 阶段指向 <code>2MB</code> 页，此时 <code>tag[34:0] = {s1.tag[34:15], s2.tag[17:9], 6'b0}</code>）。在这种情况（<code>s1</code> 大页 <code>s2</code> 小页）下 <code>ppn</code> 也需要处理后存储，根据 <code>s2.level</code> 将 <code>s2.ppn</code> 与 <code>s2.tag</code> 进行拼接后存储。</p>
<table>
<thead>
<tr>
<th>TLB entry</th>
<th>填入的来自 PTW 的信号</th>
</tr>
</thead>
<tbody>
<tr>
<td>s2xlate[1:0]</td>
<td>0b11 (allStage)</td>
</tr>
<tr>
<td>tag[34:0]</td>
<td>根据策略选择 s1.tag/s2.tag 的部分位</td>
</tr>
<tr>
<td>asid[15:0]</td>
<td>s1.asid</td>
</tr>
<tr>
<td>vmid[13:0]</td>
<td>s1.vmid</td>
</tr>
<tr>
<td>level[1:0]</td>
<td>s1.level 与 s2.level 的较大者</td>
</tr>
<tr>
<td>ppn[32:0]</td>
<td>s2.ppn 与 s2.tag 根据 s2.level 的拼接的高位</td>
</tr>
<tr>
<td>ppn_low[2:0]×8</td>
<td>s2.ppn 与 s2.tag 根据 s2.level 的拼接的低位</td>
</tr>
<tr>
<td>valididx×8</td>
<td>根据 level 确定</td>
</tr>
<tr>
<td>pteidx×8</td>
<td>tag 的低位</td>
</tr>
<tr>
<td>perm_pf</td>
<td>s1.pf</td>
</tr>
<tr>
<td>perm_af</td>
<td>s1.af</td>
</tr>
<tr>
<td>perm_a</td>
<td>s1.perm.a</td>
</tr>
<tr>
<td>perm_g</td>
<td>s1.perm.g</td>
</tr>
<tr>
<td>perm_u</td>
<td>s1.perm.u</td>
</tr>
<tr>
<td>perm_x</td>
<td>s1.perm.x</td>
</tr>
<tr>
<td>gperm_gpf</td>
<td>s2.gpf</td>
</tr>
<tr>
<td>gperm_gaf</td>
<td>s2.gaf</td>
</tr>
<tr>
<td>gperm_a</td>
<td>s2.perm.a</td>
</tr>
<tr>
<td>gperm_x</td>
<td>s2.perm.x</td>
</tr>
<tr>
<td><em>s2xlate=0b11 时填入 TLB entry 示意表</em></td>
<td></td>
</tr>
</tbody>
</table>
<h2 id="支持发生-gpf-时重新发起-ptw-请求">支持发生 GPF 时重新发起 PTW 请求</h2>
<p>在香山的 <code>TLB</code> 中并不会保存中间物理地址。在两阶段地址转换过程中，如果第一阶段发生缺页异常，即 <code>PTW</code> 返回 <code>gpf</code>，此时 <code>TLB</code> 将 <code>PTW</code> 返回的结果存入 <code>TLB</code> 项内，请求方再次请求的时候发现 <code>gpf</code>，此时 <code>TLB</code> 会返回 <code>miss</code>，即使已经存储了这个映射。同时，<code>TLB</code> 将发起带 <code>getGPA</code> 标志的 <code>PTW</code> 请求，请求这个虚拟地址，并维护一组寄存器暂存相关信号：</p>
<table>
<thead>
<tr>
<th>信号</th>
<th>作用</th>
</tr>
</thead>
<tbody>
<tr>
<td>need_gpa</td>
<td>表示此时有一个请求正在获取 gpaddr</td>
</tr>
<tr>
<td>need_gpa_robidx</td>
<td>存储请求的 ROB（Reorder Buffer）索引，用于跟踪请求来源，目前未使用</td>
</tr>
<tr>
<td>need_gpa_vpn[37:0]</td>
<td>存储请求的 vpn，即 50 位虚拟地址的高 38 位</td>
</tr>
<tr>
<td>need_gpa_gvpn[43:0]</td>
<td>存储获取的 gpaddr 的 gvpn，虚拟机通过转换得到的 56 位虚拟机物理地址的高 44 位，前六位在第二阶段地址转换中被要求为全 0</td>
</tr>
<tr>
<td>need_gpa_refill</td>
<td>表示该请求的 gpaddr 已经被填入 need_gpa_gvpn</td>
</tr>
</tbody>
</table>
<p>每当 <code>TLB</code> 发起带 <code>getGPA</code> 标志的请求时，就会将 <code>need_gpa</code> 置 <code>1</code>，并将请求的 <code>vpn</code> 填入到 <code>need_gpa_vpn</code> 中，同时将 <code>need_gpa_refill</code> 置 <code>0</code>。当 <code>PTW</code> 返回结果的时候，<code>TLB</code> 将 <code>PTW resp</code> 中的 <code>vpn</code> 提取出来与 <code>need_gpa_vpn</code> 进行比较，判断是否是对之前 <code>getGPA</code> 请求的回应。如果是，那么将 <code>PTW resp</code> 中的 <code>s2 tag</code> 填入到 <code>need_gpa_gvpn</code> 中并将 <code>need_gpa_refill</code> 置 <code>1</code>，表示已经获取到需要的 <code>gvpn</code>。下一次 <code>TLB</code> 接收到相同请求时就可以通过 <code>need_gpa_gvpn</code> 得到 <code>gpaddr</code>，之后 <code>TLB</code> 会将 <code>need_gpa</code> 置 <code>0</code>，但保留其它寄存器，因此下次其它的请求发生 <code>gpf</code> 时也可以再次使用相同的 <code>need_gpa_vpn</code> 找到 <code>paddr</code> 而无需再次发起 <code>PTW</code> 请求。</p>
<p>注意这里的 <code>gvpn</code> 是 <code>44</code> 位的，这是由于客户机采用 <code>56</code> 位物理地址，为了维护 <code>gpaddr</code> 的完整性，所以在这里需要存储 <code>44</code> 位的 <code>gvpn</code>，但是事实上 <code>gvpn</code> 的前 <code>6</code> 位一定会是 <code>0</code>，否则说明第一阶段产生了错误的物理地址，会触发 <code>gpf</code>，在此时需要将错误信息保存在 <code>mtval2/htval</code> 寄存器中，因此需要完整的 <code>gpaddr</code>，正常情况下并不需要。（当发生页面错误时，<code>mtval2</code> 将被填充为生成错误的物理地址，帮助异常处理程序；<code>htval</code> 将被填充为导致异常的虚拟地址，帮助 <code>hypervisor</code> 识别问题）</p>
<p>如果发生了 <code>redirect</code>，即重定向（可能触发了跳转/分支指令等或发生异常），此时之前的指令可能不会再访问 <code>TLB</code>，<code>TLB</code> 需要根据 <code>robidx</code> 跟踪请求来源，有选择性地刷新相关的寄存器（即上表中提到的）。目前香山昆明湖架构中尚未实现，而是通过在需要 <code>redirect</code> 的时候发送 <code>flushPipe</code> 指令来实现的，无论哪一个请求端口被刷新均会导致这些寄存器被刷新。</p>
<p><code>getGPA</code> 标志并不用于判断指令是否是请求 <code>gpaddr</code>，<code>PTW</code> 不需要关心请求是干什么的，只需要负责查找并返回结果；<code>TLB</code> 内会通过一系列寄存器的比较来判断。这个信号的作用在于防止 <code>TLB</code> 重填，每次 <code>TLB</code> 发送带 <code>getGPA</code> 标志的请求时，<code>PTW</code> 在返回时会将 <code>getGPA</code> 信号传递回 <code>TLB</code>，从而使 <code>TLB</code> 不进行重填，不存储此项 <code>gpaddr</code>。</p>
<h2 id="支持-plru-替换算法">支持 PLRU 替换算法</h2>
<p><code>LRU</code>（<code>Least Recently Used</code>）算法核心思想就是替换掉最近最少使用的页，也就是最长时间没有访问的页。<code>LRU</code> 算法将内存中的每个页组织成了一个链表的形式，如图所示：</p>
<p><img alt="LRU 算法示意图" src="LRU%E7%AE%97%E6%B3%95.png"></p>
<p>链表有两端，一端是最近最少使用的页，可以称为 <code>LRU</code> 端，另一端是最近刚刚使用的页，即最近使用最频繁的页，称之为 <code>MRU</code>（<code>Most Recently Used</code>）端。每次访问的时候如果命中，那么就将命中的页移动到 <code>MRU</code> 端，如果 <code>miss</code> 则触发缺页，此时需要加载页面。如果这时候内存已满，那么就需要进行页面替换，选择 <code>LRU</code> 端的页进行替换，并把新访问的页放在 <code>MRU</code> 端。这就是 <code>LRU</code> 替换算法，是 <code>cache</code> 替换的经典算法。</p>
<p>但是由于 <code>LRU</code> 需要为 <code>cache</code> 行维护一个链表数据结构，在多路组相联的 <code>cache</code> 行中需要为每一路配置链表并跟踪每一行的使用时间，<code>LRU</code> 算法有着巨大的开销。因此虽然 <code>LRU</code> 在页面替换中表现出色，也依然不常使用。</p>
<p>在香山的昆明湖架构中，<code>TLB</code> 采用 <code>PLRU</code>（<code>pseudo-LRU</code>）替换算法，详细来说是 <code>tree-based PLRU</code> 算法。假设当前 <code>Cache</code> 是 <code>n</code> 路组相联（<code>n</code> 一般是 <code>2</code> 的整数幂）的结构，那么需要定义 <code>n-1</code> 位用来进行二叉树索引，假设为 <code>0</code> 表示左，为 <code>1</code> 表示右，如图所示：</p>
<p><img alt="PLRU 二叉索引示意图" src="PLRU%E7%B4%A2%E5%BC%95.png"></p>
<p>对目前的香山昆明湖架构来说，采用每路 <code>48 cache</code> 行的二路组相联结构下，<code>PLRU</code> 需要维护一个 <code>48</code> 项的链表和一个一级的二叉树（<code>1</code> 位），而采用 <code>LRU</code> 将需要维护一个 <code>48</code> 项的链表和 <code>48</code> 个 <code>2</code> 项的链表，有一定的开销优势，随着路数的增加，优势会更加明显；同时，对二叉树的维护成本也比链表更低。</p>
<p>当然，<code>PLRU</code> 多级二叉树的选择策略下并不能做到与 <code>LRU</code> 一样精确控制，每次二分地排除掉一半不一定能找到绝对 <code>LRU</code> 的条目。</p>
<h2 id="支持-sfencevma-指令">支持 SFENCE.VMA 指令</h2>
<p><code>SFENCE.VMA</code> 指令（<code>Supervisor Memory-Management Fence Instruction</code>）是定义在 <code>RISC-V</code> 指令架构的指令：</p>
<p><img alt="SFECE.VMA 指令" src="SFENCE_VMA.png"></p>
<p>在内存管理中，页表负责将虚拟地址映射到物理地址。当修改了页表后，这些修改不会自动在处理器的缓存中生效。为了确保后续的指令能使用更新后的页表，必须通过 <code>SFENCE.VMA</code> 指令来刷新这些缓存。此外，处理器在执行指令时，可能隐式地对内存管理数据结构进行读取和写入操作，但这些隐式操作和显式的内存操作通常是无序的。<code>SFENCE.VMA</code> 指令可以强制处理器将某些隐式操作在显式操作之前完成，从而确保操作的顺序性。</p>
<p><code>SFENCE.VMA</code> 是 <code>RISC-V</code> 架构中的一条特权指令，用于刷新与地址翻译相关的本地硬件缓存，处理内存管理数据结构的同步，特别是当需要确保对这些数据结构的修改在不同的硬件组件之间保持一致时需要频繁使用该指令。<code>SFENCE.VMA</code> 只影响本地核心（<code>hart</code>），如果需要在多个核心之间同步，则需要核间中断等额外机制。虽然 <code>SFENCE.VMA</code> 指令对于维护一致性至关重要，但频繁调用可能会影响系统性能，因此，应根据实际需要合理使用，以平衡一致性和性能之间的关系。</p>
<p><code>SFENCE.VMA</code> 的行为依赖于 <code>rs1</code> 和 <code>rs2</code>，在 <code>RISC-V</code> 特权指令集中如下所述：</p>
<table>
<thead>
<tr>
<th>条件</th>
</tr>
</thead>
<tbody>
<tr>
<td>- 如果 <code>rs1=x0</code> 且 <code>rs2=x0</code>，栅栏会对所有地址空间的页面表的所有读写进行排序，并将所有地址翻译缓存条目标记为 invalid。</td>
</tr>
<tr>
<td>- 如果 <code>rs1=x0</code> 且 <code>rs2</code> 不是 <code>x0</code>，栅栏会对指定的地址空间的页面表的所有读写进行排序，但不对全局映射进行排序。它还会失效与指定地址空间匹配的地址翻译缓存条目，但不包括全局映射的条目。</td>
</tr>
<tr>
<td>- 如果 <code>rs1</code> 不是 <code>x0</code> 且 <code>rs2=x0</code>，栅栏会对所有地址空间的与 <code>rs1</code> 对应的虚拟地址的叶子页面表条目的读写进行排序，并失效包含该虚拟地址的所有叶子页面表条目的地址翻译缓存条目。</td>
</tr>
<tr>
<td>- 如果 <code>rs1</code> 不是 <code>x0</code> 且 <code>rs2</code> 不是 <code>x0</code>，栅栏会对与 <code>rs1</code> 对应的虚拟地址在指定地址空间的叶子页面表条目的读写进行排序，并失效与 <code>rs1</code> 对应的虚拟地址并匹配指定地址空间的所有叶子页面表条目的地址翻译缓存条目，但不包括全局映射的条目。</td>
</tr>
<tr>
<td>- 如果 <code>rs1</code> 中的值不是有效的虚拟地址，则 <code>SFENCE.VMA</code> 指令没有效果，且不会引发异常。</td>
</tr>
<tr>
<td>- 当 <code>rs2=x0</code> 时，<code>rs2</code> 中的值的 <code>SXLEN-1:ASIDMAX</code> 位保留供将来标准使用。在标准扩展定义其用法之前，这些位应由软件置为零并被当前实现忽略。此外，如果 <code>ASIDLEN &lt; ASIDMAX</code>，则实现应忽略 <code>rs2</code> 中值的 <code>ASIDMAX-1:ASIDLEN</code> 位。</td>
</tr>
</tbody>
</table>
<p><code>SFENCE.VMA</code> 指令的作用是确保在执行该指令之前的所有写入操作已经被提交到内存。这意味着 <code>Store Buffer</code> 中的所有未完成写入都会被写入到 <code>DCache</code> 或最终的内存地址中；<code>SFENCE.VMA</code> 发出刷新信号，通知 <code>MMU</code>（内存管理单元）更新 <code>TLB</code>（转换后备缓冲区）等内部状态。这一刷新信号是瞬时的，并且没有返回确认信号。在验证时需要通过再次访问观察是否 <code>miss</code> 的形式来进行，也可以通过分析波形文件观察 <code>TLB</code> 内部寄存器行为。</p>
<table>
<thead>
<tr>
<th>Store Buffer（存储缓冲区）</th>
</tr>
</thead>
<tbody>
<tr>
<td>Store Buffer 用于提高内存写入效率，允许 CPU 在发出写入操作后，立即继续执行后续指令，而不需要等待内存系统确认写入完成。这有助于减少 CPU 的闲置时间，提高指令执行的整体效率。写回时，写入数据首先被放入 Store Buffer，随后，数据会按某种策略写入主内存（如 DCache 或其他存储层级）。Store Buffer 维护写入操作的顺序，但不保证这些写入操作立即反映在内存中。在多核处理器中，Store Buffer 可以帮助降低缓存一致性协议的复杂性。</td>
</tr>
</tbody>
</table>
<h2 id="支持-hfencevvma-与-hfencegvma-指令">支持 HFENCE.VVMA 与 HFENCE.GVMA 指令</h2>
<p>事实上，对 <code>hv</code>（<code>SFENCE Bundle</code> 中的信号，用于刷新第一阶段地址转换的条目）和 <code>hg</code>（<code>SFENCE Bundle</code> 中的信号，用于刷新第二阶段地址转换的条目）信号不为 <code>0</code> 的情况执行的指令并不是 <code>SFENCE.VMA</code>，而是 <code>HFENCE.VVMA</code> 和 <code>HFENCE.GVMA</code>：</p>
<p><img alt="HFENCE.VVMA 与 HFENCE.GVMA" src="HFENCE.png"></p>
<p>这两个指令与 <code>SFENCE.VMA</code> 功能很相似，区别在于 <code>HFENCE.VVMA</code> 适用于由 <code>vsatp</code> 控制的 <code>VS</code> 级别内存管理数据结构；<code>HFENCE.GVMA</code> 适用于由 <code>hgatp</code> 控制的虚拟机监管程序 <code>G</code> 阶段内存管理数据结构。</p>
<p><code>HFENCE.VVMA</code> 仅在 <code>M</code> 模式或 <code>HS</code> 模式生效，类似于暂时进入 <code>VS</code> 模式并执行 <code>SFENCE.VMA</code> 指令，可以保证当前 <code>hart</code> 之前的所有存储操作在后续的隐式读取 <code>VS</code> 级别内存管理数据结构之前都已经排序；注意这里所说的隐式读取指的仅有在 <code>HFENCE.VVMA</code> 之后执行的，并且 <code>hgatp.VMID</code> 与执行 <code>HFENCE.VVMA</code> 相同的时候，简单来说就是仅对当前这一个虚拟机生效。<code>rs1</code> 与 <code>rs2</code> 的功能与 <code>SFENCE.VMA</code> 相同。</p>
<p>对 <code>HFENCE.GVMA</code> 来说，<code>rs1</code> 指定的是客机的物理地址。由于主机采用 <code>SV48</code> 而虚拟机采用 <code>SV48x4</code>，客机物理地址比主机物理地址多两位，因此此时需要将 <code>rs1</code> 对应的客机物理地址右移两位。如果某一个虚拟机的地址翻译模式更改了，也即 <code>hgatp.MODE</code> 对某个 <code>VMID</code> 更改了，则必须使用 <code>HFENCE.GVMA</code> 指令，将 <code>rs1</code> 设为 <code>0</code>，<code>rs2</code> 设为 <code>0</code> 或 <code>VMID</code> 进行刷新。</p>
<p>在香山中，由于 <code>TLB</code> 本身不存储中间物理地址，也即 <code>TLB</code> 并不存储 <code>VS</code> 阶段转换出来的虚拟机物理地址，也无法单独提供 <code>G</code> 阶段地址转换请求。在 <code>TLB</code> 中存储的是两阶段地址翻译的最终结果，因此 <code>HFENCE.VVMA</code> 与 <code>HFENCE.GVMA</code> 在 <code>TLB</code> 中作用相同，均为刷新掉两阶段地址翻译的结果。无论 <code>hv</code> 与 <code>hg</code> 哪一个信号为 <code>1</code> 都将刷新两阶段的条目。</p>
<h2 id="支持-sinval-扩展">支持 SINVAL 扩展</h2>
<p>在 <code>RISC-V</code> 特权指令集中定义了 <code>Svinval</code> 扩展（<code>Supervisor Virtual Address Invalidation</code>），在香山昆明湖架构实现了该扩展。<code>Svinval</code> 扩展的意义在于将 <code>SFENCE.VMA</code> 指令更加细化为 <code>SFENCE.W.INVAL</code>、<code>SINVAL.VMA</code>、<code>SFENCE.INVAL.IR</code> 三条指令（<code>HFENCE.VVMA</code> 和 <code>HFENCE.GVMA</code> 同理）。</p>
<p><code>SINVAL.VMA</code> 指令事实上与 <code>SFENCE.VMA</code> 指令的功能基本一致，只是添加了对 <code>SFENCE.W.INVAL</code> 与 <code>SFENCE.INVAL.IR</code> 两个指令的相互排序，可以理解为需要在两个指令中间进行。<code>SFENCE.W.INVAL</code> 指令用于确保当前 <code>RISC-V hart</code> 可见的任何先前存储在后续由同一个 <code>hart</code> 执行的 <code>SINVAL.VMA</code> 指令之前被重新排序。<code>SFENCE.INVAL.IR</code> 指令确保当前 <code>hart</code> 执行的任何先前 <code>SINVAL.VMA</code> 指令在后续隐式引用内存管理数据结构之前被排序。当由单个 <code>hart</code> 按顺序（不一定连续）执行 <code>SFENCE.W.INVAL</code>、<code>SINVAL.VMA</code> 和 <code>SFENCE.INVAL.IR</code> 时，可以相当于执行了 <code>SFENCE.VMA</code> 指令。</p>
<p><img alt="SINVAL.VMA" src="SINVAL_VMA.png"></p>
<p><img alt="SFENCE.W.INVAL 和 SFENCE.INVAL.IR" src="SFENCE_W_INVAL&INVAL_IR.png"></p>
<h2 id="支持软件更新-ad-位">支持软件更新 A/D 位</h2>
<p><code>A</code> 位（<code>Access</code>）用于指示某一页面是否被访问过。如果处理器对该页面进行任何形式的访问（读/写/取指），则 <code>A</code> 位会被设置为 <code>1</code>。每当 <code>CPU</code> 访问某个页面时，操作系统或硬件会自动将 <code>A</code> 位设置为 <code>1</code>，这种更新通常是硬件支持的，由处理器在地址转换时自动进行。</p>
<p><code>D</code> 位（<code>Dirty</code>）指示页面是否被修改。如果页面在内存中被写入，则 <code>D</code> 位会被设置为 <code>1</code>，表示该页面的内容已被更改。当处理器对页面进行写操作时，通常会自动将 <code>D</code> 位设置为 <code>1</code>，这种更新通常也是由硬件支持的。在页面替换过程中，操作系统会检查 <code>D</code> 位，如果 <code>D</code> 位为 <code>1</code>，操作系统会将页面写回到磁盘，并在写回后清除 <code>D</code> 位，以表示页面已经被保存且不再是“脏”的。</p>
<p>在香山昆明湖架构中，并不支持硬件更新 <code>A/D</code> 位，而是在需要更新的时候通过 <code>Page Fault</code> 通知软件进行页表更新。具体来说，每当处理器访问某一页时检查该页 <code>A</code> 位如果是 <code>0</code>，那么会发生 <code>PF</code>；同样的，每当处理器写入某一页时检查该页的 <code>D</code> 位如果是 <code>0</code>，同样会发生 <code>PF</code>。在软件处理异常后，操作系统会允许处理器再次访问页面，只有在页表得到更新且相关状态位（<code>A</code> 和 <code>D</code> 位）被正确设置后，处理器才能继续进行后续的内存访问。</p>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-805af6e38a4c1680746577e8e7b92b0b">1.2.3 - 关键信号说明</h1>
    
	<h2 id="相关-csr-寄存器">相关 CSR 寄存器</h2>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">csr</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Input</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">TlbCsrBundle</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span></code></pre></div><p><code>csr</code>：包含 <code>satp</code>、<code>vsatp</code>、<code>hgatp</code> 三个寄存器的信息以及一些权限信息。</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">class</span> <span style="color:#000">TlbCsrBundle</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">implicit</span> <span style="color:#000">p</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Parameters</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#204a87;font-weight:bold">extends</span> <span style="color:#000">XSBundle</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">satp</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">TlbSatpBundle</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">vsatp</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">TlbSatpBundle</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">hgatp</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">TlbHgatpBundle</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">priv</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">Bundle</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">mxr</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">sum</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">vmxr</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">vsum</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">virt</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">spvp</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">1.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">imode</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">2.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">dmode</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">2.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>	<span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span>	
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">override</span> <span style="color:#204a87;font-weight:bold">def</span> <span style="color:#000">toPrintable</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Printable</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">p</span><span style="color:#4e9a06">&#34;Satp mode:0x${Hexadecimal(satp.mode)} asid:0x${Hexadecimal(satp.asid)} ppn:0x${Hexadecimal(satp.ppn)} &#34;</span> <span style="color:#ce5c00;font-weight:bold">+</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">p</span><span style="color:#4e9a06">&#34;Priv mxr:${priv.mxr} sum:${priv.sum} imode:${priv.imode} dmode:${priv.dmode}&#34;</span>
</span></span><span style="display:flex;"><span>	<span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span><span style="color:#ce5c00;font-weight:bold">}</span>
</span></span></code></pre></div><p><code>TlbCsrBundle</code> 中包含了 <code>satp</code>、<code>vsatp</code>、<code>hgatp</code> 以及 <code>priv</code> 特权标志。其中 <code>satp</code> 与 <code>vsatp</code> 通过 <code>TlbSatpBundle</code> 实现，包括 <code>mode</code>、<code>asid</code>、<code>ppn</code>、<code>changed</code> 以及一个 <code>apply</code> 方法：</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">class</span> <span style="color:#000">SatpStruct</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">implicit</span> <span style="color:#000">p</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Parameters</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#204a87;font-weight:bold">extends</span> <span style="color:#000">XSBundle</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">mode</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">4.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">asid</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">16.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">ppn</span>  <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">44.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span><span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">class</span> <span style="color:#000">TlbSatpBundle</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">implicit</span> <span style="color:#000">p</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Parameters</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#204a87;font-weight:bold">extends</span> <span style="color:#000">SatpStruct</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">changed</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>	
</span></span><span style="display:flex;"><span>	<span style="color:#8f5902;font-style:italic">// Todo: remove it
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span>	<span style="color:#204a87;font-weight:bold">def</span> <span style="color:#000">apply</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">satp_value</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">UInt</span><span style="color:#ce5c00;font-weight:bold">)</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Unit</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">require</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">satp_value</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">getWidth</span> <span style="color:#ce5c00;font-weight:bold">==</span> <span style="color:#000">XLEN</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">sa</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">satp_value</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">asTypeOf</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">SatpStruct</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">mode</span> <span style="color:#204a87;font-weight:bold">:</span><span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">sa</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">mode</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">asid</span> <span style="color:#204a87;font-weight:bold">:</span><span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">sa</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">asid</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">ppn</span> <span style="color:#204a87;font-weight:bold">:</span><span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">sa</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">ppn</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">changed</span> <span style="color:#204a87;font-weight:bold">:</span><span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">DataChanged</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">sa</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">asid</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#8f5902;font-style:italic">// when ppn is changed, software need do the flush
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span>	<span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span><span style="color:#ce5c00;font-weight:bold">}</span>
</span></span></code></pre></div><p><code>hgatp</code> 通过 <code>TlbHgatpBundle</code> 实现，区别在于将 <code>asid</code> 替换为 <code>vmid</code>：</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">class</span> <span style="color:#000">HgatpStruct</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">implicit</span> <span style="color:#000">p</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Parameters</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#204a87;font-weight:bold">extends</span> <span style="color:#000">XSBundle</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">mode</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">4.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">vmid</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">16.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">ppn</span>  <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#0000cf;font-weight:bold">44.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span><span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">class</span> <span style="color:#000">TlbHgatpBundle</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">implicit</span> <span style="color:#000">p</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Parameters</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#204a87;font-weight:bold">extends</span> <span style="color:#000">HgatpStruct</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">changed</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>	
</span></span><span style="display:flex;"><span>	<span style="color:#8f5902;font-style:italic">// Todo: remove it
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span>	<span style="color:#204a87;font-weight:bold">def</span> <span style="color:#000">apply</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">hgatp_value</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">UInt</span><span style="color:#ce5c00;font-weight:bold">)</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Unit</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">require</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">hgatp_value</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">getWidth</span> <span style="color:#ce5c00;font-weight:bold">==</span> <span style="color:#000">XLEN</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>		<span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">sa</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">hgatp_value</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">asTypeOf</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">HgatpStruct</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">mode</span> <span style="color:#204a87;font-weight:bold">:</span><span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">sa</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">mode</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">vmid</span> <span style="color:#204a87;font-weight:bold">:</span><span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">sa</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">vmid</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">ppn</span> <span style="color:#204a87;font-weight:bold">:</span><span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">sa</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">ppn</span>
</span></span><span style="display:flex;"><span>		<span style="color:#000">changed</span> <span style="color:#204a87;font-weight:bold">:</span><span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">DataChanged</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">sa</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">vmid</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#8f5902;font-style:italic">// when ppn is changed, software need do the flush
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span>	<span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span><span style="color:#ce5c00;font-weight:bold">}</span>
</span></span></code></pre></div><h4 id="satp"><code>SATP</code></h4>
<ul>
<li><code>satp (Supervisor Address Translation and Protection)</code> 用于内核态（<code>Supervisor mode</code>）进行虚拟地址到物理地址的转换管理，通常在非虚拟化环境或作为虚拟机监控程序（<code>VMM</code>）时使用。</li>
<li><code>mode</code>：地址转换模式，控制虚拟地址的转换，位宽为 <code>4</code>。其允许的值包含 <code>0</code>、<code>8</code>、<code>9</code>，如果是其它值应当触发 <code>illegal instruction fault</code>。
<ul>
<li><code>0</code>: <code>Bare</code> 模式，不进行地址转换。</li>
<li><code>8</code>: <code>SV39</code> 模式，使用三级页表支持 <code>39</code> 位虚拟地址空间。</li>
<li><code>9</code>: <code>SV48</code> 模式，使用四级页表支持 <code>48</code> 位虚拟地址空间。</li>
</ul>
</li>
<li><code>asid</code>：地址空间标识符，用于区分不同进程，香山昆明湖架构使用的 <code>SV48</code> 中最大长度为 <code>16</code>。</li>
<li><code>ppn</code>：<code>Page Table Pointer</code>，根页表的物理页框号，其位宽为 <code>44</code> 位，由物理地址右移 <code>12</code> 位得到。</li>
</ul>
<p><img alt="SATP" src="satp.png"></p>
<h4 id="vsatp"><code>VSATP</code></h4>
<ul>
<li><code>vsatp (Virtual Supervisor Address Translation and Protection)</code> 是虚拟机中客体操作系统的地址转换寄存器，提供虚拟机的虚拟地址到中间物理地址（<code>IPA</code>）的转换。</li>
<li><code>mode</code>：页表模式，控制虚拟地址的转换，模式值与 <code>satp</code> 中的类似。</li>
<li><code>asid</code>：虚拟机内地址空间标识符。</li>
<li><code>ppn</code>：虚拟机页表的物理基地址。</li>
</ul>
<p><img alt="VSATP" src="vsatp.png"></p>
<h4 id="hgatp"><code>HGATP</code></h4>
<ul>
<li><code>hgatp (Hypervisor Guest Address Translation and Protection)</code> 是虚拟机监控程序（<code>Hypervisor</code>）的二级地址转换寄存器，用于将虚拟机的中间物理地址（<code>IPA</code>）转换为主机物理地址（<code>HPA</code>）。</li>
<li><code>mode</code>：页表模式，如 <code>SV39x4</code> 或 <code>SV48x4</code>，用于虚拟机的二级地址转换。
<ul>
<li><code>0</code>: <code>Bare</code> 模式，不进行二级地址转换。</li>
<li><code>8</code>: <code>SV39x4</code> 模式，即 <code>39</code> 位虚拟地址空间，允许四倍页表扩展。</li>
<li><code>9</code>: <code>SV48x4</code> 模式，即 <code>48</code> 位虚拟地址空间，允许四倍页表扩展。</li>
</ul>
</li>
<li><code>vmid</code>：虚拟机标识符，区分不同虚拟机。</li>
<li><code>ppn</code>：二级页表的物理基地址。</li>
</ul>
<p><img alt="HGATP" src="hgatp.png"></p>
<p><code>satp</code> 管理主机地址空间的虚拟地址到物理地址的转换，<code>vsatp</code> 用于虚拟机中的虚拟地址到中间物理地址（<code>IPA</code>）的转换，而 <code>hgatp</code> 则负责虚拟机二级地址转换，将 <code>IPA</code> 转换为主机物理地址。</p>
<h4 id="priv"><code>PRIV</code></h4>
<ul>
<li>
<p><strong>mxr</strong> : <code>Bool()</code><br>
机器可执行只读（MXR）位。控制在用户模式下是否允许执行某些在机器层面被标记为只读的页面。</p>
</li>
<li>
<p><strong>sum</strong> : <code>Bool()</code><br>
特权模式可访问用户（SUM）位。控制特权模式下对用户模式地址的访问权限。</p>
</li>
<li>
<p><strong>vmxr</strong> : <code>Bool()</code><br>
虚拟机器可执行只读（<code>VMXR</code>）位。控制虚拟机内的用户是否可以执行只读页面。</p>
</li>
<li>
<p><strong>vsum</strong> : <code>Bool()</code><br>
虚拟特权模式可访问用户（<code>VSUM</code>）位。控制虚拟化环境中特权模式对用户模式地址的访问权限。</p>
</li>
<li>
<p><strong>virt</strong> : <code>Bool()</code><br>
虚拟化状态位。指示当前系统是否处于虚拟化模式。</p>
</li>
<li>
<p><strong>spvp</strong> : <code>UInt(1.W)</code><br>
超级特权虚拟模式（<code>SPVP</code>）。指示当前是否处于虚拟化环境中的超级特权模式。</p>
</li>
<li>
<p><strong>imode</strong> : <code>UInt(2.W)</code><br>
指示当前（<code>ITLB</code>）指令的处理模式：</p>
<ul>
<li><code>0x3</code> : <strong>ModeM</strong>（机器模式）</li>
<li><code>0x2</code> : <strong>ModeH</strong>（虚拟机监控程序模式，已删除）</li>
<li><code>0x1</code> : <strong>ModeS</strong>（特权模式）</li>
<li><code>0x0</code> : <strong>ModeU</strong>（用户模式）</li>
</ul>
</li>
<li>
<p><strong>dmode</strong> : <code>UInt(2.W)</code><br>
指示当前（<code>DTLB</code>）数据的处理模式。</p>
</li>
</ul>
<h4 id="changed"><code>changed</code></h4>
<ul>
<li>用于标志对应 <code>CSR</code> 中的信息是否更改，一旦 <code>Mode</code> 或 <code>Asid</code>（<code>Vmid</code>）更改则必须同步将 <code>changed</code> 置 <code>1</code>，<code>TLB</code> 在检测到 <code>changed</code> 为 <code>1</code> 时将会执行刷新操作，刷新掉旧的 <code>Asid</code>（<code>Vmid</code>）的映射。</li>
</ul>
<h4 id="base_connect">base_connect()</h4>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">def</span> <span style="color:#000">base_connect</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">sfence</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">SfenceBundle</span><span style="color:#ce5c00;font-weight:bold">,</span> <span style="color:#000">csr</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">TlbCsrBundle</span><span style="color:#ce5c00;font-weight:bold">)</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Unit</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">this</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">sfence</span> <span style="color:#ce5c00;font-weight:bold">&lt;&gt;</span> <span style="color:#000">sfence</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">this</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">csr</span> <span style="color:#ce5c00;font-weight:bold">&lt;&gt;</span> <span style="color:#000">csr</span>
</span></span><span style="display:flex;"><span><span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic">// overwrite satp. write satp will cause flushpipe but csr.priv won&#39;t
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic">// satp will be delayed several cycles from writing, but csr.priv won&#39;t
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic">// so inside mmu, these two signals should be divided
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span><span style="color:#204a87;font-weight:bold">def</span> <span style="color:#000">base_connect</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">sfence</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">SfenceBundle</span><span style="color:#ce5c00;font-weight:bold">,</span> <span style="color:#000">csr</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">TlbCsrBundle</span><span style="color:#ce5c00;font-weight:bold">,</span> <span style="color:#000">satp</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">TlbSatpBundle</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">this</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">sfence</span> <span style="color:#ce5c00;font-weight:bold">&lt;&gt;</span> <span style="color:#000">sfence</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">this</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">csr</span> <span style="color:#ce5c00;font-weight:bold">&lt;&gt;</span> <span style="color:#000">csr</span>
</span></span><span style="display:flex;"><span>	<span style="color:#204a87;font-weight:bold">this</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">csr</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">satp</span> <span style="color:#204a87;font-weight:bold">:</span><span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">satp</span>
</span></span><span style="display:flex;"><span><span style="color:#ce5c00;font-weight:bold">}</span>
</span></span></code></pre></div><h2 id="sfence">sfence</h2>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">sfence</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Input</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">SfenceBundle</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span></code></pre></div><p><code>sfence</code>：用于传入 <code>SfenceBundle</code>，执行 <code>SFENCE</code> 指令刷新 <code>TLB</code> 缓存。</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">class</span> <span style="color:#000">SfenceBundle</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">implicit</span> <span style="color:#000">p</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Parameters</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#204a87;font-weight:bold">extends</span> <span style="color:#000">XSBundle</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>    <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">valid</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>    <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">bits</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">Bundle</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">rs1</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">rs2</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">addr</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">VAddrBits</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">id</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">UInt</span><span style="color:#ce5c00;font-weight:bold">((</span><span style="color:#000">AsidLength</span><span style="color:#ce5c00;font-weight:bold">).</span><span style="color:#000">W</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#8f5902;font-style:italic">// asid or vmid
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span>        <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">flushPipe</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">hv</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">hg</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Bool</span><span style="color:#ce5c00;font-weight:bold">()</span>
</span></span><span style="display:flex;"><span>    <span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span>    
</span></span><span style="display:flex;"><span>    <span style="color:#204a87;font-weight:bold">override</span> <span style="color:#204a87;font-weight:bold">def</span> <span style="color:#000">toPrintable</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Printable</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>        <span style="color:#000">p</span><span style="color:#4e9a06">&#34;valid:0x${Hexadecimal(valid)} rs1:${bits.rs1} rs2:${bits.rs2} addr:${Hexadecimal(bits.addr)}, flushPipe:${bits.flushPipe}&#34;</span>
</span></span><span style="display:flex;"><span>    <span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span><span style="color:#ce5c00;font-weight:bold">}</span>
</span></span></code></pre></div><h4 id="valid"><code>valid</code></h4>
<ul>
<li>有效标志信号，指示 <code>SFENCE.VMA</code> 操作的请求是否有效。如果该信号为高（<code>1</code>），表示当前的 <code>SFENCE.VMA</code> 操作需要执行；如果为低（<code>0</code>），则没有操作需要执行。</li>
</ul>
<h4 id="rs1"><code>rs1</code></h4>
<ul>
<li>表示需要使用 <code>SFENCE.VMA</code> 指令中的 <code>rs1</code> 寄存器的值，这个值通过信号 <code>addr</code> 传入，标记了需要刷新的虚拟地址。</li>
<li>当 <code>rs1</code> 为非零时，表示 <code>SFENCE.VMA</code> 只针对该虚拟地址所对应的页表条目进行刷新操作；如果 <code>rs1</code> 为零，则表示刷新所有虚拟地址的映射。</li>
</ul>
<h4 id="rs2"><code>rs2</code></h4>
<ul>
<li>表示需要使用 <code>SFENCE.VMA</code> 指令中的 <code>rs2</code> 寄存器的值，其中存储着需要刷新的 <code>ASID</code>，通过信号 <code>id</code> 传入。</li>
<li>当 <code>rs2</code> 为非零时，表示 <code>SFENCE.VMA</code> 只对指定的 <code>ASID</code> 进行刷新操作；如果 <code>rs2</code> 为零，则表示刷新所有地址空间的映射。这个信号主要用于区分不同进程的地址空间。</li>
</ul>
<h4 id="addr"><code>addr</code></h4>
<ul>
<li>表示 <code>SFENCE.VMA</code> 指令中 <code>rs1</code> 对应的虚拟地址（可能是部分地址）。该信号提供了具体的虚拟地址信息，当 <code>rs1</code> 为非零时，<code>TLB</code> 将使用该地址作为参考，刷新与该地址对应的页表条目。它用于精细控制哪些地址映射需要被刷新。</li>
<li>信号的位宽为 <code>VAddrBits</code>，即虚拟地址的位宽，可见于 \ref{subsec:consts}，大小被定义为 <code>50</code>，其中事实上使用的只有 <code>addr[47:12]</code>，也即四级页表的四级索引部分，用于找到对应虚拟地址的页表项。</li>
</ul>
<h4 id="id"><code>id</code></h4>
<ul>
<li>表示 <code>SFENCE.VMA</code> 操作涉及的地址空间标识符（<code>ASID</code>）。用于指定某个具体的 <code>ASID</code>。它允许在多地址空间的场景下（例如多个进程共享一个处理器），只刷新某个特定进程的地址映射。</li>
<li>信号位宽为 <code>AsidLength</code>，可见于 \ref{subsec:consts}，大小为 <code>16</code>，意味着同时支持 $2^{16}$ 个虚拟地址空间。</li>
</ul>
<h4 id="flushpipe"><code>flushPipe</code></h4>
<ul>
<li>控制是否需要 <strong>清空流水线</strong>。<code>SFENCE.VMA</code> 操作不仅可能涉及刷新 <code>TLB</code>，还可能需要清空流水线以确保所有未完成的指令（可能依赖旧的地址映射）不会继续使用过时的页表映射。这个信号为高时，表示需要清空流水线。</li>
</ul>
<h4 id="hv"><code>hv</code></h4>
<ul>
<li>表示当前指令是否为 <code>HFENCE.VVMA</code>。</li>
</ul>
<h4 id="hg"><code>hg</code></h4>
<ul>
<li>表示当前指令是否为 <code>HFENCE.GVMA</code>。</li>
</ul>
<h2 id="外部传入参数">外部传入参数</h2>
<h4 id="参数说明">参数说明</h4>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">class</span> <span style="color:#000">TLB</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">Width</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Int</span><span style="color:#ce5c00;font-weight:bold">,</span> <span style="color:#000">nRespDups</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Int</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#0000cf;font-weight:bold">1</span><span style="color:#ce5c00;font-weight:bold">,</span> <span style="color:#000">Block</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Seq</span><span style="color:#ce5c00;font-weight:bold">[</span><span style="color:#204a87;font-weight:bold">Boolean</span><span style="color:#ce5c00;font-weight:bold">],</span> <span style="color:#000">q</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">TLBParameters</span><span style="color:#ce5c00;font-weight:bold">)(</span><span style="color:#204a87;font-weight:bold">implicit</span> <span style="color:#000">p</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Parameters</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#204a87;font-weight:bold">extends</span> <span style="color:#000">TlbModule</span>
</span></span><span style="display:flex;"><span>  <span style="color:#204a87;font-weight:bold">with</span> <span style="color:#000">HasCSRConst</span>
</span></span><span style="display:flex;"><span>  <span style="color:#204a87;font-weight:bold">with</span> <span style="color:#000">HasPerfEvents</span>
</span></span></code></pre></div><table>
<thead>
<tr>
<th>参数</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td><code>Width: Int</code></td>
<td>指示 <code>requestor</code> 的数量</td>
</tr>
<tr>
<td><code>nRespDups: Int = 1</code></td>
<td>需要复制 <code>response</code> 的数目，默认为 <code>1</code>（不复制）</td>
</tr>
<tr>
<td><code>Block: Seq[Boolean]</code></td>
<td>指示每个 <code>requestor</code> 是否被阻塞</td>
</tr>
<tr>
<td><code>q: TLBParameters</code></td>
<td>TLB 使用的参数</td>
</tr>
<tr>
<td><code>p: Parameter</code></td>
<td>全局参数（香山架构参数）</td>
</tr>
</tbody>
</table>
<p>实例化 <code>TLB</code> 时以香山架构的 <code>itlb</code> 为例：</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">val</span> <span style="color:#000">itlb</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">Module</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">new</span> <span style="color:#000">TLB</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">itlbPortNum</span><span style="color:#ce5c00;font-weight:bold">,</span> <span style="color:#000">nRespDups</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#0000cf;font-weight:bold">1</span><span style="color:#ce5c00;font-weight:bold">,</span> <span style="color:#000">Seq</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">fill</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">PortNumber</span><span style="color:#ce5c00;font-weight:bold">)(</span><span style="color:#204a87;font-weight:bold">false</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#ce5c00;font-weight:bold">++</span> <span style="color:#000">Seq</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">true</span><span style="color:#ce5c00;font-weight:bold">),</span> <span style="color:#000">itlbParams</span><span style="color:#ce5c00;font-weight:bold">))</span>
</span></span></code></pre></div><ul>
<li>
<p><code>Width</code> 值为 <code>coreParams.itlbParams</code>（实际计算逻辑）：</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#000">itlbPortNum</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Int</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#000">ICacheParameters</span><span style="color:#ce5c00;font-weight:bold">().</span><span style="color:#000">PortNumber</span> <span style="color:#ce5c00;font-weight:bold">+</span> <span style="color:#0000cf;font-weight:bold">1</span>  <span style="color:#8f5902;font-style:italic">// Parameters.scala: line 276
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span><span style="color:#000">ICacheParameters</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">PortNumber</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Int</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#0000cf;font-weight:bold">2</span>                 <span style="color:#8f5902;font-style:italic">// ICache.scala: line 43
</span></span></span></code></pre></div><p>最终 <code>Width = 3</code></p>
</li>
<li>
<p><code>Block</code> 参数说明：</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#000">Seq</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">fill</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">PortNumber</span><span style="color:#ce5c00;font-weight:bold">)(</span><span style="color:#204a87;font-weight:bold">false</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#ce5c00;font-weight:bold">++</span> <span style="color:#000">Seq</span><span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#204a87;font-weight:bold">true</span><span style="color:#ce5c00;font-weight:bold">)</span>  <span style="color:#8f5902;font-style:italic">// 前 2 端口不阻塞，第 3 端口阻塞
</span></span></span></code></pre></div><p>对应 <code>itlb</code> 的三个 <code>requestor</code>：<code>requestor0/1</code> 不阻塞，<code>requestor2</code> 阻塞。</p>
</li>
</ul>
<h2 id="vaddrbits">VAddrBits</h2>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">def</span> <span style="color:#000">VAddrBits</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>    <span style="color:#204a87;font-weight:bold">if</span> <span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">HasHExtension</span><span style="color:#ce5c00;font-weight:bold">)</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">if</span> <span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">EnableSv48</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>            <span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">GPAddrBitsSv48x4</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">else</span>
</span></span><span style="display:flex;"><span>            <span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">GPAddrBitsSv39x4</span>
</span></span><span style="display:flex;"><span>    <span style="color:#ce5c00;font-weight:bold">}</span> <span style="color:#204a87;font-weight:bold">else</span> <span style="color:#ce5c00;font-weight:bold">{</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">if</span> <span style="color:#ce5c00;font-weight:bold">(</span><span style="color:#000">EnableSv48</span><span style="color:#ce5c00;font-weight:bold">)</span>
</span></span><span style="display:flex;"><span>            <span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">VAddrBitsSv48</span>
</span></span><span style="display:flex;"><span>        <span style="color:#204a87;font-weight:bold">else</span>
</span></span><span style="display:flex;"><span>            <span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">VAddrBitsSv39</span>
</span></span><span style="display:flex;"><span>    <span style="color:#ce5c00;font-weight:bold">}</span>
</span></span><span style="display:flex;"><span><span style="color:#ce5c00;font-weight:bold">}</span> <span style="color:#8f5902;font-style:italic">// Parameters.scala: line 596~608
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span>
</span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic">// 相关参数定义
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span><span style="color:#204a87;font-weight:bold">def</span> <span style="color:#000">HasHExtension</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">HasHExtension</span>  <span style="color:#8f5902;font-style:italic">// Parameters.scala: line582
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span><span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">HasHExtension</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Boolean</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#204a87;font-weight:bold">true</span>      <span style="color:#8f5902;font-style:italic">// Parameters.scala: line66
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span><span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">EnableSv48</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Boolean</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#204a87;font-weight:bold">true</span>         <span style="color:#8f5902;font-style:italic">// Parameters.scala: line91
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span>
</span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic">// 地址位宽定义
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span><span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">VAddrBitsSv39</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Int</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#0000cf;font-weight:bold">39</span>
</span></span><span style="display:flex;"><span><span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">GPAddrBitsSv39x4</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Int</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#0000cf;font-weight:bold">41</span>
</span></span><span style="display:flex;"><span><span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">VAddrBitsSv48</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Int</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#0000cf;font-weight:bold">48</span>
</span></span><span style="display:flex;"><span><span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">GPAddrBitsSv48x4</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Int</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#0000cf;font-weight:bold">50</span>        <span style="color:#8f5902;font-style:italic">// Parameters.scala: line71~74
</span></span></span></code></pre></div><ul>
<li><strong>香山昆明湖架构下的值</strong>：<code>50</code></li>
<li><strong>地址处理逻辑</strong>：
<ul>
<li>主机地址转换时仅使用后 48 位（前两位忽略）</li>
<li>支持虚拟机时，物理地址扩展为 50 位（符合 <code>Sv48x4</code> 规范）</li>
</ul>
</li>
</ul>
<h2 id="asidlength">AsidLength</h2>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-scala" data-lang="scala"><span style="display:flex;"><span><span style="color:#204a87;font-weight:bold">def</span> <span style="color:#000">AsidLength</span> <span style="color:#204a87;font-weight:bold">=</span> <span style="color:#000">coreParams</span><span style="color:#ce5c00;font-weight:bold">.</span><span style="color:#000">AsidLength</span>  <span style="color:#8f5902;font-style:italic">// Parameters.scala: line 619
</span></span></span><span style="display:flex;"><span><span style="color:#8f5902;font-style:italic"></span><span style="color:#000">AsidLength</span><span style="color:#204a87;font-weight:bold">:</span> <span style="color:#204a87;font-weight:bold">Int</span> <span style="color:#ce5c00;font-weight:bold">=</span> <span style="color:#0000cf;font-weight:bold">16</span>                    <span style="color:#8f5902;font-style:italic">// Parameters.scala: line 79
</span></span></span></code></pre></div><ul>
<li><strong>ASID 位宽</strong>：16 位</li>
<li><strong>作用</strong>：标识地址空间，防止进程/虚拟机虚拟地址冲突</li>
<li><strong>支持规模</strong>：
<ul>
<li>最大 <code>65536</code> 个并发进程（16 位）</li>
<li>虚拟机通过 <code>vmid</code> 标识（14 位，支持 <code>16384</code> 个虚拟机，符合手册要求）</li>
</ul>
</li>
</ul>

</div>



    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-d3961dca1de0386eb884ba104bb9559e">1.2.4 - 环境配置</h1>
    
	<h2 id="推荐使用wsl2ubuntu2204gtkwave">推荐使用WSL2+Ubuntu22.04+GTKWave</h2>
<p>我们推荐Windows10/11用户通过WSL2进行开发，在此给出通过此方法进行环境配置的教程集锦，仅供参考。如环境安装过程中出现任何问题，欢迎在QQ群（群号：<b>976081653</b>）中提出，我们将尽力帮助解决。此页面将收集大家提出的所有环境配置相关问题并提供解决方案，欢迎随时向我们提问！</p>
<h2 id="1在windows下安装wsl2ubuntu2204">1、在Windows下安装WSL2（Ubuntu22.04）</h2>
<p>参考资源：</p>
<p>&mdash; 微软官方教程：<a href="https://learn.microsoft.com/zh-cn/windows/wsl/install">如何使用 WSL 在 Windows 上安装 Linux</a></p>
<p>&mdash; 其它资源：<a href="https://blog.csdn.net/HHHBan/article/details/126843786">安装WSL2和Ubuntu22.04版本</a></p>
<h2 id="2打开wsl换源">2、打开WSL，换源</h2>
<p>推荐使用清华源：<a href="https://mirrors.tuna.tsinghua.edu.cn/help/ubuntu/">清华大学开源软件镜像站-Ubuntu软件仓库</a></p>
<h2 id="3配置验证环境">3、配置验证环境</h2>
<p>请参照<a href="https://open-verify.cc/mlvp/docs/quick-start/installer/">开放验证平台学习资源-快速开始-搭建验证环境</a>配置picker环境。</p>
<h2 id="4使用-gtkwave">4、使用 GTKWave</h2>
<p>使用<a href="https://co.ccslab.cn/tips/win-gtkwave/">重庆大学硬件综合设计实验文档-Windows原生GTKWave</a>给出的方法，可以通过在WSL中输入 <code>gtkwave.exe wave.fst</code> 打开在Windows下安装的GTKWave。请注意，gtkwave在使用中需要进入fst文件所在文件夹，否则会出现无法
initialize的情况。</p>
<div class="highlight"><pre tabindex="0" style="background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-bash" data-lang="bash"><span style="display:flex;"><span><span style="color:#204a87">cd</span> out
</span></span><span style="display:flex;"><span>gtkwave.exe <span style="color:#ce5c00;font-weight:bold">{</span>test_name<span style="color:#ce5c00;font-weight:bold">}</span>.fst
</span></span><span style="display:flex;"><span><span style="color:#204a87">cd</span> ..
</span></span></code></pre></div><h2 id="5使用vscode插件live-server查看验证报告">5、使用VSCode插件Live Server查看验证报告</h2>
<p>成功安装插件Live Server后，打开文件列表，定位到 <code>/out/report/2025*-itlb-doc-*/index.html</code> 右键并选择 <code>Open With Live Server</code>，之后在浏览器中打开提示的端口（默认为<code>//localhost:5500</code>）即可。</p>

</div>



    
	
  

    
	
  

    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-17b3abe13a72e58e8c003d9471432196">2 - Backend</h1>
    
	<p>后端模块验证文档</p>

</div>



    
      
  
  
  
  

  
  

  

    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-5e69934b02d245d218b0a12e7951955f">3 - Mem Block</h1>
    
	<p>访存模块验证文档</p>

</div>



    
      
  
  
  
  

  
  

  

    
	
  
    
    
	
    

<div class="td-content" style="page-break-before: always">
    
	<h1 id="pg-790523663d2f74755027f36c25d1c322">4 - Misc</h1>
    
	<p>其他模块验证文档</p>

</div>



    
      
  
  
  
  

  
  

  

    
	
  



          </main>
        </div>
      </div>
      <footer class="td-footer row d-print-none">
  <div class="container-fluid">
    <div class="row mx-md-2">
      <div class="td-footer__left col-6 col-sm-4 order-sm-1">
        <ul class="td-footer__links-list">
  
  <li class="td-footer__links-item" data-bs-toggle="tooltip" title="User mailing list" aria-label="User mailing list">
    <a target="_blank" rel="noopener" href="https://example.org/mail" aria-label="User mailing list">
      <i class="fa fa-envelope"></i>
    </a>
  </li>
  
</ul>

      </div><div class="td-footer__right col-6 col-sm-4 order-sm-3">
        <ul class="td-footer__links-list">
  
  <li class="td-footer__links-item" data-bs-toggle="tooltip" title="GitHub" aria-label="GitHub">
    <a target="_blank" rel="noopener" href="https://github.com/google/docsy" aria-label="GitHub">
      <i class="fab fa-github"></i>
    </a>
  </li>
  
</ul>

      </div><div class="td-footer__center col-12 col-sm-4 py-2 order-sm-2">
        <span class="td-footer__copyright">&copy;
    2025
    <span class="td-footer__authors">BOSC</span></span><span class="td-footer__all_rights_reserved">保留所有权利</span><span class="ms-2"><a href="https://policies.google.com/privacy" target="_blank" rel="noopener">隐私政策</a></span>
      </div>
    </div>
  </div>
</footer>

    </div>
    <script src="/UnityChipForXiangShan/js/main.min.37d14e870feb76f0f7a2a2422bae231efb0186c477999a4ab9ca7e9924ced592.js" integrity="sha256-N9FOhw/rdvD3oqJCK64jHvsBhsR3mZpKucp&#43;mSTO1ZI=" crossorigin="anonymous"></script>
<script src='/UnityChipForXiangShan/js/prism.js'></script>
<script src='/UnityChipForXiangShan/js/tabpane-persist.js'></script>

  </body>
</html>
