## VHDL：論理回路設計課題

- [ ] 全加算器
<img width="440" alt="Screenshot 0004-07-12 at 10 24 00" src="https://user-images.githubusercontent.com/83538851/178388050-59e29b3c-5731-4c73-839d-cd2fc2dde432.png">


半加算器の中身
![image](https://user-images.githubusercontent.com/83538851/178388437-ecae8172-451d-471c-9e2b-1b4bb02fb6bd.png)


- [ ] 全加算器を真理値表を使用した分岐条件で書くこともできる．
<img width="557" alt="Screenshot 0004-07-12 at 10 40 23" src="https://user-images.githubusercontent.com/83538851/178389733-702143bf-9b94-4654-a40f-2e7cc6183d5d.png">
