// `timescale 1ns / 1ps

// module MyIP (
//     // global signal
//     input  logic        PCLK,
//     input  logic        PRESET,
//     // APB Interface Signals
//     input  logic [ 3:0] PADDR,
//     input  logic [31:0] PWDATA,
//     input  logic        PWRITE,
//     input  logic        PENABLE,
//     input  logic        PSEL,
//     output logic [31:0] PRDATA,
//     output logic        PREADY,
//     // internal signals
//     output logic [ 3:0] fnd_comm,
//     output logic [ 7:0] fnd_font
// );
    
//     logic        fcr;
//     logic [ 3:0] fmr;
//     logic [ 3:0] fdr;

//     APB_Slave_FND U_APB_Slave_FND (.*);

//     fnd_top u_fnd_top (.*);

// endmodule
