+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_fpga_platform|u_lsi                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fpga_platform|u_pll0|altpll_component|auto_generated                                 ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fpga_platform|u_pll0                                                                 ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fpga_platform                                                                        ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb1_async_top|u_debug_reg                                               ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb1_async_top|u_apb1_slave_mux                                          ; 549   ; 512            ; 0            ; 512            ; 35     ; 512             ; 512           ; 512             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb1_async_top                                                           ; 76    ; 0              ; 7            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen|INT_GEN[8].u_int_bit_gen           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen|INT_GEN[7].u_int_bit_gen           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen|INT_GEN[6].u_int_bit_gen           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen|INT_GEN[5].u_int_bit_gen           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen|INT_GEN[4].u_int_bit_gen           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen|INT_GEN[3].u_int_bit_gen           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen|INT_GEN[2].u_int_bit_gen           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen|INT_GEN[1].u_int_bit_gen           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen|INT_GEN[0].u_int_bit_gen           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_interrupt_gen                                    ; 29    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_int_detect                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_pe_core|u_uart_pe_rx|u_posedge_detect_inst0 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_pe_core|u_uart_pe_rx|u_negedge_detect_inst0 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_pe_core|u_uart_pe_rx|u_sync_ff_inst0        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_pe_core|u_uart_pe_rx                        ; 42    ; 0              ; 11           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_pe_core|u_uart_pe_tx                        ; 51    ; 0              ; 2            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_pe_core|u_posedge_detect                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_pe_core                                     ; 56    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_sync_ff_3d_en_inst0                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_data_buffer|u_rx_fifo                       ; 14    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_data_buffer|u_tx_fifo                       ; 14    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_data_buffer                                 ; 38    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_regs_wrap|u_uart_apb_cfg                    ; 98    ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_regs_wrap|u_sync_ff_inst3                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_regs_wrap|u_sync_ff_inst2                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_regs_wrap|u_sync_ff_inst1                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_regs_wrap|u_sync_ff_inst0                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0|u_uart_regs_wrap                                   ; 98    ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_uart0                                                    ; 72    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_debug_reg                                                ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top|u_apb0_slave_mux                                           ; 549   ; 448            ; 0            ; 448            ; 38     ; 448             ; 448           ; 448             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync_top                                                            ; 110   ; 4              ; 8            ; 4              ; 75     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_sram_top|u_dtcm|altsyncram_component|auto_generated|altsyncram1          ; 95    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_sram_top|u_dtcm|altsyncram_component|auto_generated                      ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_sram_top|u_dtcm                                                          ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_sram_top|u_ahb_to_dtcm                                                   ; 87    ; 2              ; 2            ; 2              ; 82     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_sram_top|u_itcm|altsyncram_component|auto_generated|altsyncram1          ; 99    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_sram_top|u_itcm|altsyncram_component|auto_generated                      ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_sram_top|u_itcm                                                          ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_sram_top|u_ahb_to_itcm                                                   ; 89    ; 2              ; 2            ; 2              ; 84     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_sram_top                                                                 ; 154   ; 2              ; 44           ; 2              ; 70     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_CORTEXM3INTEGRATION|u_cortexm3ds_logic                                   ; 482   ; 39             ; 180          ; 39             ; 878    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_CORTEXM3INTEGRATION                                                      ; 482   ; 364            ; 0            ; 364            ; 215    ; 364             ; 364           ; 364             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb1_async|u_ahb_to_apb_async_p                                          ; 107   ; 3              ; 0            ; 3              ; 109    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb1_async|u_ahb_to_apb_async_syn_2                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb1_async|u_ahb_to_apb_async_syn_1                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb1_async|u_ahb_to_apb_async_h                                          ; 112   ; 0              ; 4            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb1_async                                                               ; 114   ; 0              ; 0            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_apb0_sync                                                                ; 113   ; 4              ; 4            ; 4              ; 109    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om7_4|u_output_arb                       ; 11    ; 0              ; 3            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om7_4                                    ; 151   ; 0              ; 0            ; 0              ; 149    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om6_3|u_output_arb                       ; 11    ; 0              ; 3            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om6_3                                    ; 151   ; 0              ; 0            ; 0              ; 149    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om5_2|u_output_arb                       ; 12    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om5_2                                    ; 299   ; 0              ; 0            ; 0              ; 150    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om1_1|u_output_arb                       ; 12    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om1_1                                    ; 299   ; 0              ; 0            ; 0              ; 150    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om0_0|u_output_arb                       ; 12    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_om0_0                                    ; 299   ; 0              ; 0            ; 0              ; 150    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_decoders2|u_ahb_bus_matrix_default_slave ; 6     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_decoders2                                ; 164   ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_decoders1|u_ahb_bus_matrix_default_slave ; 6     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_decoders1                                ; 232   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_decoders0|u_ahb_bus_matrix_default_slave ; 6     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_decoders0                                ; 232   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_i_2                                      ; 90    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_i_1                                      ; 90    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix|u_ahb_bus_matrix_i_0                                      ; 90    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain|u_ahb_bus_matrix                                                           ; 787   ; 408            ; 0            ; 408            ; 525    ; 408             ; 408           ; 408             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_fp_domain                                                                            ; 45    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[15].u_int_bit_gen                                 ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[14].u_int_bit_gen                                 ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[13].u_int_bit_gen                                 ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[12].u_int_bit_gen                                 ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[11].u_int_bit_gen                                 ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[10].u_int_bit_gen                                 ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[9].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[8].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[7].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[6].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[5].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[4].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[3].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[2].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[1].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen|INT_GEN[0].u_int_bit_gen                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_interrupt_gen                                                           ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_inta_detect                                                                   ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_mux                                                                     ; 117   ; 0              ; 28           ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_normal|u_inlow_detect                                                   ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_normal|u_inhigh_detect                                                  ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_normal|u_outlow_detect                                                  ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_normal|u_outhigh_detect                                                 ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_normal|u_toggle_detect                                                  ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_normal                                                                  ; 114   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[15].u_pad                                                  ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[14].u_pad                                                  ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[13].u_pad                                                  ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[12].u_pad                                                  ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[11].u_pad                                                  ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[10].u_pad                                                  ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[9].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[8].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[7].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[6].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[5].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[4].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[3].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[2].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[1].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad|GPIO_PAD[0].u_pad                                                   ; 7     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_pad                                                                     ; 112   ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_regs_wrap|u_gpio_apb_cfg                                                ; 101   ; 0              ; 0            ; 0              ; 272    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio|u_gpioa_regs_wrap                                                               ; 101   ; 0              ; 0            ; 0              ; 272    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_gpio                                                                                 ; 74    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
