TimeQuest Timing Analyzer report for main
Sun Mar 15 23:45:08 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_main'
 12. Slow Model Setup: 'KEY3'
 13. Slow Model Hold: 'KEY3'
 14. Slow Model Hold: 'clk_main'
 15. Slow Model Recovery: 'clk_main'
 16. Slow Model Removal: 'clk_main'
 17. Slow Model Minimum Pulse Width: 'clk_main'
 18. Slow Model Minimum Pulse Width: 'KEY3'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk_main'
 29. Fast Model Setup: 'KEY3'
 30. Fast Model Hold: 'KEY3'
 31. Fast Model Hold: 'clk_main'
 32. Fast Model Recovery: 'clk_main'
 33. Fast Model Removal: 'clk_main'
 34. Fast Model Minimum Pulse Width: 'clk_main'
 35. Fast Model Minimum Pulse Width: 'KEY3'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; main                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_main   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_main } ;
; KEY3       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY3 }     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 219.68 MHz ; 200.0 MHz       ; clk_main   ; limit due to high minimum pulse width violation (tch)         ;
; 967.12 MHz ; 420.17 MHz      ; KEY3       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -3.552 ; -95.289       ;
; KEY3     ; -1.989 ; -12.057       ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; KEY3     ; -0.769 ; -5.924        ;
; clk_main ; 0.391  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -1.569 ; -4.204        ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.160 ; -0.160        ;
+----------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_main ; -2.000 ; -167.456           ;
; KEY3     ; -1.380 ; -1.380             ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_main'                                                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.517      ;
; -3.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.517      ;
; -3.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.517      ;
; -3.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.517      ;
; -3.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.517      ;
; -3.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.517      ;
; -3.374 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.339      ;
; -3.374 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.339      ;
; -3.374 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.339      ;
; -3.374 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.339      ;
; -3.374 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.339      ;
; -3.374 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.339      ;
; -3.353 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.318      ;
; -3.353 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.318      ;
; -3.353 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.318      ;
; -3.353 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.318      ;
; -3.353 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.318      ;
; -3.353 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.318      ;
; -3.346 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.311      ;
; -3.346 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.311      ;
; -3.346 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.311      ;
; -3.346 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.311      ;
; -3.346 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.311      ;
; -3.346 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.311      ;
; -3.345 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.310      ;
; -3.345 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.310      ;
; -3.345 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.310      ;
; -3.345 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.310      ;
; -3.345 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.310      ;
; -3.345 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.310      ;
; -3.344 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.309      ;
; -3.344 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.309      ;
; -3.344 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.309      ;
; -3.344 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.309      ;
; -3.344 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.309      ;
; -3.344 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.309      ;
; -3.343 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.308      ;
; -3.343 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.308      ;
; -3.343 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.308      ;
; -3.343 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.308      ;
; -3.343 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.308      ;
; -3.343 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.308      ;
; -3.339 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.304      ;
; -3.339 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.304      ;
; -3.339 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.304      ;
; -3.339 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.304      ;
; -3.339 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.304      ;
; -3.339 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.304      ;
; -3.336 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.301      ;
; -3.336 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.301      ;
; -3.336 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.301      ;
; -3.336 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.301      ;
; -3.336 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.301      ;
; -3.336 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.301      ;
; -3.101 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.066      ;
; -3.101 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.066      ;
; -3.101 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.066      ;
; -3.101 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.066      ;
; -3.101 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.066      ;
; -3.101 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.066      ;
; -3.095 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.060      ;
; -3.095 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.060      ;
; -3.095 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.060      ;
; -3.095 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.060      ;
; -3.095 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.060      ;
; -3.095 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.060      ;
; -3.089 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.054      ;
; -3.089 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.054      ;
; -3.089 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.054      ;
; -3.089 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.054      ;
; -3.089 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.054      ;
; -3.089 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.054      ;
; -3.086 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.051      ;
; -3.086 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.051      ;
; -3.086 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.051      ;
; -3.086 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.051      ;
; -3.086 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.051      ;
; -3.086 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 4.051      ;
; -2.153 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 3.175      ;
; -2.068 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 3.090      ;
; -1.961 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.983      ;
; -1.947 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.969      ;
; -1.933 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.955      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.862 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.884      ;
; -1.755 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.777      ;
; -1.727 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.749      ;
; -1.694 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.716      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY3'                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.989 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; clk_main     ; KEY3        ; 0.500        ; 0.215      ; 1.437      ;
; -1.890 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.285      ; 1.520      ;
; -1.884 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.397      ; 2.626      ;
; -1.843 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.397      ; 2.585      ;
; -1.771 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; clk_main     ; KEY3        ; 0.500        ; 0.218      ; 1.447      ;
; -1.722 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.397      ; 2.464      ;
; -1.699 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.397      ; 2.441      ;
; -1.688 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.397      ; 2.430      ;
; -1.564 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.397      ; 2.306      ;
; -1.548 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.398      ; 2.291      ;
; -1.538 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.397      ; 2.280      ;
; -1.466 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.286      ; 2.386      ;
; -1.432 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.286      ; 2.352      ;
; -1.416 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.397      ; 2.158      ;
; -1.405 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; clk_main     ; KEY3        ; 0.500        ; 1.329      ; 1.987      ;
; -1.377 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.286      ; 2.297      ;
; -1.360 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 2.458      ;
; -1.336 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.286      ; 2.256      ;
; -1.301 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.398      ; 2.044      ;
; -1.291 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 2.389      ;
; -1.282 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.286      ; 2.202      ;
; -1.257 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 2.355      ;
; -1.202 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 2.300      ;
; -1.192 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.286      ; 2.112      ;
; -1.169 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.287      ; 2.090      ;
; -1.161 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 2.259      ;
; -1.160 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.286      ; 2.080      ;
; -1.127 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; clk_main     ; KEY3        ; 0.500        ; 1.262      ; 2.032      ;
; -1.127 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.286      ; 2.047      ;
; -1.107 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 2.205      ;
; -1.090 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 2.188      ;
; -1.089 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; clk_main     ; KEY3        ; 0.500        ; 1.262      ; 1.994      ;
; -1.057 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 1.286      ; 1.977      ;
; -1.051 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.398      ; 1.794      ;
; -1.031 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; clk_main     ; KEY3        ; 0.500        ; 1.328      ; 2.002      ;
; -1.017 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 2.115      ;
; -0.992 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.285      ; 2.091      ;
; -0.985 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 2.083      ;
; -0.882 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 1.284      ; 1.980      ;
; -0.859 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 1.398      ; 1.602      ;
; -0.018 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399  ; clk_main     ; KEY3        ; 0.500        ; 1.437      ; 0.982      ;
; -0.017 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; KEY3         ; KEY3        ; 0.500        ; 4.027      ; 3.297      ;
; 0.001  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; KEY3         ; KEY3        ; 0.500        ; 4.025      ; 3.257      ;
; 0.108  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; KEY3         ; KEY3        ; 0.500        ; 4.095      ; 3.332      ;
; 0.227  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; KEY3         ; KEY3        ; 0.500        ; 4.028      ; 3.259      ;
; 0.267  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; KEY3         ; KEY3        ; 0.500        ; 3.984      ; 3.351      ;
; 0.271  ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mde_b:MOORE|y_next.reead2_353   ; clk_main     ; KEY3        ; 0.500        ; 1.433      ; 0.720      ;
; 0.355  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; KEY3         ; KEY3        ; 0.500        ; 4.026      ; 3.314      ;
; 0.383  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; KEY3         ; KEY3        ; 0.500        ; 3.960      ; 3.220      ;
; 0.410  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; KEY3         ; KEY3        ; 0.500        ; 3.982      ; 3.386      ;
; 0.483  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; KEY3         ; KEY3        ; 1.000        ; 4.027      ; 3.297      ;
; 0.501  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; KEY3         ; KEY3        ; 1.000        ; 4.025      ; 3.257      ;
; 0.608  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; KEY3         ; KEY3        ; 1.000        ; 4.095      ; 3.332      ;
; 0.727  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; KEY3         ; KEY3        ; 1.000        ; 4.028      ; 3.259      ;
; 0.767  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; KEY3         ; KEY3        ; 1.000        ; 3.984      ; 3.351      ;
; 0.855  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; KEY3         ; KEY3        ; 1.000        ; 4.026      ; 3.314      ;
; 0.883  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; KEY3         ; KEY3        ; 1.000        ; 3.960      ; 3.220      ;
; 0.910  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; KEY3         ; KEY3        ; 1.000        ; 3.982      ; 3.386      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY3'                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.769 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; KEY3         ; KEY3        ; 0.000        ; 4.028      ; 3.259      ;
; -0.768 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; KEY3         ; KEY3        ; 0.000        ; 4.025      ; 3.257      ;
; -0.763 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; KEY3         ; KEY3        ; 0.000        ; 4.095      ; 3.332      ;
; -0.740 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; KEY3         ; KEY3        ; 0.000        ; 3.960      ; 3.220      ;
; -0.730 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; KEY3         ; KEY3        ; 0.000        ; 4.027      ; 3.297      ;
; -0.712 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; KEY3         ; KEY3        ; 0.000        ; 4.026      ; 3.314      ;
; -0.633 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; KEY3         ; KEY3        ; 0.000        ; 3.984      ; 3.351      ;
; -0.596 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; KEY3         ; KEY3        ; 0.000        ; 3.982      ; 3.386      ;
; -0.269 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; KEY3         ; KEY3        ; -0.500       ; 4.028      ; 3.259      ;
; -0.268 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; KEY3         ; KEY3        ; -0.500       ; 4.025      ; 3.257      ;
; -0.263 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; KEY3         ; KEY3        ; -0.500       ; 4.095      ; 3.332      ;
; -0.240 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; KEY3         ; KEY3        ; -0.500       ; 3.960      ; 3.220      ;
; -0.230 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; KEY3         ; KEY3        ; -0.500       ; 4.027      ; 3.297      ;
; -0.213 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mde_b:MOORE|y_next.reead2_353   ; clk_main     ; KEY3        ; -0.500       ; 1.433      ; 0.720      ;
; -0.212 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; KEY3         ; KEY3        ; -0.500       ; 4.026      ; 3.314      ;
; -0.133 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; KEY3         ; KEY3        ; -0.500       ; 3.984      ; 3.351      ;
; -0.096 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; KEY3         ; KEY3        ; -0.500       ; 3.982      ; 3.386      ;
; 0.045  ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399  ; clk_main     ; KEY3        ; -0.500       ; 1.437      ; 0.982      ;
; 0.704  ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.398      ; 1.602      ;
; 0.896  ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.398      ; 1.794      ;
; 1.146  ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.398      ; 2.044      ;
; 1.158  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; clk_main     ; KEY3        ; -0.500       ; 1.329      ; 1.987      ;
; 1.174  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; clk_main     ; KEY3        ; -0.500       ; 1.328      ; 2.002      ;
; 1.191  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.286      ; 1.977      ;
; 1.196  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 1.980      ;
; 1.232  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; clk_main     ; KEY3        ; -0.500       ; 1.262      ; 1.994      ;
; 1.261  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.397      ; 2.158      ;
; 1.261  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.286      ; 2.047      ;
; 1.270  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; clk_main     ; KEY3        ; -0.500       ; 1.262      ; 2.032      ;
; 1.294  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.286      ; 2.080      ;
; 1.299  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 2.083      ;
; 1.303  ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.287      ; 2.090      ;
; 1.306  ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.285      ; 2.091      ;
; 1.326  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.286      ; 2.112      ;
; 1.331  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 2.115      ;
; 1.383  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.397      ; 2.280      ;
; 1.393  ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.398      ; 2.291      ;
; 1.404  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 2.188      ;
; 1.409  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.397      ; 2.306      ;
; 1.416  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.286      ; 2.202      ;
; 1.421  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 2.205      ;
; 1.470  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.286      ; 2.256      ;
; 1.475  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 2.259      ;
; 1.511  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.286      ; 2.297      ;
; 1.516  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 2.300      ;
; 1.533  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.397      ; 2.430      ;
; 1.544  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.397      ; 2.441      ;
; 1.566  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.286      ; 2.352      ;
; 1.567  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.397      ; 2.464      ;
; 1.571  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 2.355      ;
; 1.600  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 1.286      ; 2.386      ;
; 1.605  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 2.389      ;
; 1.674  ; fifo:FILA|mde_b:MOORE|y_present.init                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 1.284      ; 2.458      ;
; 1.688  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.397      ; 2.585      ;
; 1.722  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; clk_main     ; KEY3        ; -0.500       ; 0.215      ; 1.437      ;
; 1.729  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; clk_main     ; KEY3        ; -0.500       ; 0.218      ; 1.447      ;
; 1.729  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 1.397      ; 2.626      ;
; 1.735  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.285      ; 1.520      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_main'                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.540 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.806      ;
; 0.548 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.814      ;
; 0.572 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.838      ;
; 0.603 ; fifo:FILA|mde_b:MOORE|y_next.waiit_445                             ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ; KEY3         ; clk_main    ; -0.500       ; -0.285     ; 0.084      ;
; 0.809 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.075      ;
; 0.821 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.087      ;
; 0.848 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.114      ;
; 0.853 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.119      ;
; 0.855 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.121      ;
; 0.887 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.153      ;
; 0.933 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 1.223      ;
; 0.944 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 1.234      ;
; 0.944 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 1.234      ;
; 0.947 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 1.237      ;
; 0.948 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 1.238      ;
; 0.953 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.220      ;
; 0.956 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.223      ;
; 0.961 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 1.251      ;
; 0.986 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.252      ;
; 1.010 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.276      ;
; 1.021 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.287      ;
; 1.025 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.291      ;
; 1.062 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.328      ;
; 1.153 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.419      ;
; 1.214 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.480      ;
; 1.218 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.484      ;
; 1.219 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.486      ;
; 1.219 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.486      ;
; 1.264 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.530      ;
; 1.283 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.549      ;
; 1.283 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.549      ;
; 1.354 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.621      ;
; 1.358 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.625      ;
; 1.361 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.628      ;
; 1.363 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.630      ;
; 1.426 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.692      ;
; 1.426 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.692      ;
; 1.446 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.713      ;
; 1.448 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.715      ;
; 1.476 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.743      ;
; 1.480 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.747      ;
; 1.537 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.803      ;
; 1.537 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.803      ;
; 1.553 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.819      ;
; 1.646 ; fifo:FILA|mde_b:MOORE|y_next.wriite_422                            ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -1.328     ; 0.084      ;
; 1.647 ; fifo:FILA|mde_b:MOORE|y_next.readFull_307                          ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ; KEY3         ; clk_main    ; -0.500       ; -1.329     ; 0.084      ;
; 1.648 ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468                           ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; KEY3         ; clk_main    ; -0.500       ; -1.330     ; 0.084      ;
; 1.649 ; fifo:FILA|mde_b:MOORE|y_next.reead_376                             ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ; KEY3         ; clk_main    ; -0.500       ; -1.331     ; 0.084      ;
; 1.669 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.936      ;
; 1.673 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.939      ;
; 1.722 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.989      ;
; 1.751 ; fifo:FILA|mde_b:MOORE|y_next.reead2_353                            ; fifo:FILA|mde_b:MOORE|y_present.reead2                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -1.433     ; 0.084      ;
; 1.754 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.021      ;
; 1.755 ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399                           ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                      ; KEY3         ; clk_main    ; -0.500       ; -1.437     ; 0.084      ;
; 1.785 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.075      ;
; 1.807 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.074      ;
; 1.846 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.136      ;
; 1.869 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.159      ;
; 1.882 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.148      ;
; 1.908 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.198      ;
; 1.913 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.203      ;
; 1.944 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.235      ;
; 1.949 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.240      ;
; 1.960 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.251      ;
; 1.981 ; fifo:FILA|mde_b:MOORE|y_next.init_514                              ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ; KEY3         ; clk_main    ; -0.500       ; -1.262     ; 0.485      ;
; 2.010 ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330                          ; fifo:FILA|mde_b:MOORE|y_present.waitFull                                                                                     ; KEY3         ; clk_main    ; -0.500       ; -1.286     ; 0.490      ;
; 2.103 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.393      ;
; 2.109 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.399      ;
; 2.146 ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491                            ; fifo:FILA|mde_b:MOORE|y_present.waitMT                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -1.284     ; 0.628      ;
; 2.189 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.480      ;
; 2.194 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.485      ;
; 2.205 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.496      ;
; 2.213 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.504      ;
; 2.217 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.508      ;
; 2.222 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.513      ;
; 2.233 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.524      ;
; 2.249 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.540      ;
; 2.254 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.545      ;
; 2.265 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.556      ;
; 2.290 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.580      ;
; 2.334 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.625      ;
; 2.339 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.630      ;
; 2.350 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.641      ;
; 2.419 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.710      ;
; 2.458 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.749      ;
; 2.486 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.777      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_main'                                                                                                                                                              ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.569 ; fifo:FILA|mde_b:MOORE|y_present.wriite   ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.605      ;
; -1.484 ; fifo:FILA|mde_b:MOORE|y_present.writeMT  ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.520      ;
; -1.377 ; fifo:FILA|mde_b:MOORE|y_present.readFull ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.413      ;
; -1.349 ; fifo:FILA|mde_b:MOORE|y_present.reead    ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.385      ;
; -0.270 ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.037 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 0.500        ; 2.698      ; 3.271      ;
; -0.036 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 0.500        ; 2.698      ; 3.270      ;
; -0.036 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 0.500        ; 2.698      ; 3.270      ;
; -0.034 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.267      ;
; -0.034 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.267      ;
; -0.034 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.267      ;
; -0.034 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.267      ;
; -0.034 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.267      ;
; -0.034 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.267      ;
; -0.027 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.260      ;
; -0.027 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.260      ;
; -0.027 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.260      ;
; -0.027 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.260      ;
; -0.027 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.260      ;
; -0.027 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.260      ;
; 0.430  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 0.500        ; 3.810      ; 3.916      ;
; 0.463  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 1.000        ; 2.698      ; 3.271      ;
; 0.464  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 1.000        ; 2.698      ; 3.270      ;
; 0.464  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 1.000        ; 2.698      ; 3.270      ;
; 0.466  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.267      ;
; 0.466  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.267      ;
; 0.466  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.267      ;
; 0.466  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.267      ;
; 0.466  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.267      ;
; 0.466  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.267      ;
; 0.473  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.260      ;
; 0.473  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.260      ;
; 0.473  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.260      ;
; 0.473  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.260      ;
; 0.473  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.260      ;
; 0.473  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.260      ;
; 0.930  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 1.000        ; 3.810      ; 3.916      ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_main'                                                                                                                                                               ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.160 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 0.000        ; 3.810      ; 3.916      ;
; 0.297  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.260      ;
; 0.297  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.260      ;
; 0.297  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.260      ;
; 0.297  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.260      ;
; 0.297  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.260      ;
; 0.297  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.260      ;
; 0.304  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.267      ;
; 0.304  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.267      ;
; 0.304  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.267      ;
; 0.304  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.267      ;
; 0.304  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.267      ;
; 0.304  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.267      ;
; 0.306  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 0.000        ; 2.698      ; 3.270      ;
; 0.306  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 0.000        ; 2.698      ; 3.270      ;
; 0.307  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 0.000        ; 2.698      ; 3.271      ;
; 0.340  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; -0.500       ; 3.810      ; 3.916      ;
; 0.797  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.260      ;
; 0.797  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.260      ;
; 0.797  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.260      ;
; 0.797  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.260      ;
; 0.797  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.260      ;
; 0.797  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.260      ;
; 0.804  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.267      ;
; 0.804  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.267      ;
; 0.804  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.267      ;
; 0.804  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.267      ;
; 0.804  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.267      ;
; 0.804  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.267      ;
; 0.806  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; -0.500       ; 2.698      ; 3.270      ;
; 0.806  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; -0.500       ; 2.698      ; 3.270      ;
; 0.807  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; -0.500       ; 2.698      ; 3.271      ;
; 1.040  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 2.119  ; fifo:FILA|mde_b:MOORE|y_present.reead    ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.385      ;
; 2.147  ; fifo:FILA|mde_b:MOORE|y_present.readFull ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.413      ;
; 2.155  ; fifo:FILA|mde_b:MOORE|y_present.writeMT  ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.421      ;
; 2.240  ; fifo:FILA|mde_b:MOORE|y_present.wriite   ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.506      ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_main'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY3'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; KEY3  ; Rise       ; KEY3                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.init_514|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.init_514|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.readFull_307|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.readFull_307|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead2_353|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead2_353|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead_376|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead_376|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waiit_445|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waiit_445|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitFull_330|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitFull_330|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitMT_491|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitMT_491|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite2_399|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite2_399|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite_422|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite_422|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.writeMT_468|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.writeMT_468|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; KEY3|combout                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; KEY3|combout                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.init_514     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.init_514     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead2_353   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead2_353   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY3      ; KEY3       ; 0.517 ; 0.517 ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; 4.406 ; 4.406 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 0.360 ; 0.360 ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 0.155 ; 0.155 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY3      ; KEY3       ; 0.769  ; 0.769  ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; -2.921 ; -2.921 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 1.013  ; 1.013  ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 1.070  ; 1.070  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; H0[*]     ; clk_main   ; 13.066 ; 13.066 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 9.831  ; 9.831  ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 12.869 ; 12.869 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 12.876 ; 12.876 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 13.066 ; 13.066 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 13.031 ; 13.031 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 12.870 ; 12.870 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 12.990 ; 12.990 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 13.012 ; 13.012 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 13.031 ; 13.031 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 13.250 ; 13.250 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 13.250 ; 13.250 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 11.127 ; 11.127 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 10.979 ; 10.979 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 9.845  ; 9.845  ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 10.964 ; 10.964 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 10.978 ; 10.978 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 10.979 ; 10.979 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 8.142  ; 8.142  ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 6.613  ; 6.613  ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 7.909  ; 7.909  ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 8.142  ; 8.142  ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 8.121  ; 8.121  ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 7.897  ; 7.897  ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 7.897  ; 7.897  ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 7.402  ; 7.402  ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 7.159  ; 7.159  ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 6.632  ; 6.632  ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 7.260  ; 7.260  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; H0[*]     ; clk_main   ; 9.831  ; 9.831  ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 9.831  ; 9.831  ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 10.149 ; 10.149 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 10.159 ; 10.159 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 10.346 ; 10.346 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 10.140 ; 10.140 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 10.140 ; 10.140 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 10.576 ; 10.576 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 10.598 ; 10.598 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 10.617 ; 10.617 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 10.411 ; 10.411 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 10.830 ; 10.830 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 10.411 ; 10.411 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 9.845  ; 9.845  ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 9.845  ; 9.845  ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 10.130 ; 10.130 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 10.141 ; 10.141 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 10.145 ; 10.145 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 6.613  ; 6.613  ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 6.613  ; 6.613  ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 6.981  ; 6.981  ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 7.213  ; 7.213  ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 7.196  ; 7.196  ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 6.827  ; 6.827  ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 6.968  ; 6.968  ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 7.067  ; 7.067  ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 6.827  ; 6.827  ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 6.632  ; 6.632  ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 6.629  ; 6.629  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -1.624 ; -40.612       ;
; KEY3     ; -0.600 ; -3.422        ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; KEY3     ; -0.605 ; -4.665        ;
; clk_main ; 0.215  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.254 ; -0.254        ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.108 ; -1.634        ;
+----------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_main ; -2.000 ; -167.456           ;
; KEY3     ; -1.380 ; -1.380             ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_main'                                                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.624 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.623      ;
; -1.624 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.623      ;
; -1.624 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.623      ;
; -1.624 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.623      ;
; -1.624 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.623      ;
; -1.624 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.623      ;
; -1.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.551      ;
; -1.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.551      ;
; -1.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.551      ;
; -1.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.551      ;
; -1.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.551      ;
; -1.552 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.551      ;
; -1.544 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.543      ;
; -1.544 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.543      ;
; -1.544 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.543      ;
; -1.544 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.543      ;
; -1.544 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.543      ;
; -1.544 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.543      ;
; -1.540 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.539      ;
; -1.540 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.539      ;
; -1.540 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.539      ;
; -1.540 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.539      ;
; -1.540 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.539      ;
; -1.540 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.539      ;
; -1.539 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.538      ;
; -1.539 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.538      ;
; -1.539 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.538      ;
; -1.539 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.538      ;
; -1.539 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.538      ;
; -1.539 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.538      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.538 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.537      ;
; -1.536 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.535      ;
; -1.536 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.535      ;
; -1.536 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.535      ;
; -1.536 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.535      ;
; -1.536 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.535      ;
; -1.536 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.535      ;
; -1.534 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.533      ;
; -1.534 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.533      ;
; -1.534 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.533      ;
; -1.534 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.533      ;
; -1.534 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.533      ;
; -1.534 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.533      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.425 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.424      ;
; -1.425 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.424      ;
; -1.425 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.424      ;
; -1.425 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.424      ;
; -1.425 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.424      ;
; -1.425 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.424      ;
; -1.422 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.421      ;
; -1.422 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.421      ;
; -1.422 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.421      ;
; -1.422 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.421      ;
; -1.422 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.421      ;
; -1.422 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.421      ;
; -1.417 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.416      ;
; -1.417 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.416      ;
; -1.417 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.416      ;
; -1.417 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.416      ;
; -1.417 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.416      ;
; -1.417 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.416      ;
; -1.416 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.415      ;
; -1.416 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.415      ;
; -1.416 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.415      ;
; -1.416 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.415      ;
; -1.416 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.415      ;
; -1.416 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.415      ;
; -0.372 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 1.000        ; 0.062      ; 1.433      ;
; -0.331 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 1.000        ; 0.062      ; 1.392      ;
; -0.293 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 1.000        ; 0.062      ; 1.354      ;
; -0.284 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 1.000        ; 0.062      ; 1.345      ;
; -0.282 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 1.000        ; 0.062      ; 1.343      ;
; -0.260 ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491                                                                                      ; fifo:FILA|mde_b:MOORE|y_present.waitMT                                                                                       ; KEY3         ; clk_main    ; 0.500        ; -0.494     ; 0.298      ;
; -0.241 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 1.000        ; 0.062      ; 1.302      ;
; -0.203 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 1.000        ; 0.062      ; 1.264      ;
; -0.194 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 1.000        ; 0.062      ; 1.255      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY3'                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.600 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.534      ; 1.154      ;
; -0.587 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.534      ; 1.141      ;
; -0.550 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; clk_main     ; KEY3        ; 0.500        ; 0.155      ; 0.663      ;
; -0.545 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.534      ; 1.099      ;
; -0.535 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.534      ; 1.089      ;
; -0.516 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.534      ; 1.070      ;
; -0.505 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.173      ; 0.698      ;
; -0.471 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.535      ; 1.026      ;
; -0.465 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.534      ; 1.019      ;
; -0.462 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.534      ; 1.016      ;
; -0.448 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; clk_main     ; KEY3        ; 0.500        ; 0.157      ; 0.670      ;
; -0.428 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; clk_main     ; KEY3        ; 0.500        ; 0.518      ; 0.915      ;
; -0.427 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 1.066      ;
; -0.419 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.534      ; 0.973      ;
; -0.417 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 1.056      ;
; -0.411 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 1.126      ;
; -0.389 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 1.028      ;
; -0.376 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 1.015      ;
; -0.372 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.535      ; 0.927      ;
; -0.353 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 1.068      ;
; -0.344 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 0.983      ;
; -0.343 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 1.058      ;
; -0.315 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 1.030      ;
; -0.309 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.496      ; 0.949      ;
; -0.305 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 0.944      ;
; -0.303 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; clk_main     ; KEY3        ; 0.500        ; 0.480      ; 0.929      ;
; -0.302 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 1.017      ;
; -0.301 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 0.940      ;
; -0.291 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; clk_main     ; KEY3        ; 0.500        ; 0.480      ; 0.917      ;
; -0.286 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 0.925      ;
; -0.270 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 0.985      ;
; -0.269 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 0.984      ;
; -0.263 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.535      ; 0.818      ;
; -0.255 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; clk_main     ; KEY3        ; 0.500        ; 0.518      ; 0.919      ;
; -0.254 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 0.893      ;
; -0.235 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.495      ; 0.951      ;
; -0.231 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 0.946      ;
; -0.227 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 0.942      ;
; -0.180 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; 0.500        ; 0.494      ; 0.895      ;
; -0.176 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; 0.500        ; 0.535      ; 0.731      ;
; 0.188  ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399  ; clk_main     ; KEY3        ; 0.500        ; 0.559      ; 0.474      ;
; 0.310  ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mde_b:MOORE|y_next.reead2_353   ; clk_main     ; KEY3        ; 0.500        ; 0.558      ; 0.359      ;
; 0.549  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; KEY3         ; KEY3        ; 0.500        ; 2.189      ; 1.609      ;
; 0.563  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; KEY3         ; KEY3        ; 0.500        ; 2.187      ; 1.582      ;
; 0.593  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; KEY3         ; KEY3        ; 0.500        ; 2.205      ; 1.632      ;
; 0.650  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; KEY3         ; KEY3        ; 0.500        ; 2.189      ; 1.604      ;
; 0.716  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; KEY3         ; KEY3        ; 0.500        ; 2.166      ; 1.594      ;
; 0.725  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; KEY3         ; KEY3        ; 0.500        ; 2.189      ; 1.610      ;
; 0.749  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; KEY3         ; KEY3        ; 0.500        ; 2.151      ; 1.548      ;
; 0.789  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; KEY3         ; KEY3        ; 0.500        ; 2.165      ; 1.597      ;
; 1.049  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; KEY3         ; KEY3        ; 1.000        ; 2.189      ; 1.609      ;
; 1.063  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; KEY3         ; KEY3        ; 1.000        ; 2.187      ; 1.582      ;
; 1.093  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; KEY3         ; KEY3        ; 1.000        ; 2.205      ; 1.632      ;
; 1.150  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; KEY3         ; KEY3        ; 1.000        ; 2.189      ; 1.604      ;
; 1.216  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; KEY3         ; KEY3        ; 1.000        ; 2.166      ; 1.594      ;
; 1.225  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; KEY3         ; KEY3        ; 1.000        ; 2.189      ; 1.610      ;
; 1.249  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; KEY3         ; KEY3        ; 1.000        ; 2.151      ; 1.548      ;
; 1.289  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; KEY3         ; KEY3        ; 1.000        ; 2.165      ; 1.597      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY3'                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.605 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; KEY3         ; KEY3        ; 0.000        ; 2.187      ; 1.582      ;
; -0.603 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; KEY3         ; KEY3        ; 0.000        ; 2.151      ; 1.548      ;
; -0.585 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; KEY3         ; KEY3        ; 0.000        ; 2.189      ; 1.604      ;
; -0.580 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; KEY3         ; KEY3        ; 0.000        ; 2.189      ; 1.609      ;
; -0.579 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; KEY3         ; KEY3        ; 0.000        ; 2.189      ; 1.610      ;
; -0.573 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; KEY3         ; KEY3        ; 0.000        ; 2.205      ; 1.632      ;
; -0.572 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; KEY3         ; KEY3        ; 0.000        ; 2.166      ; 1.594      ;
; -0.568 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; KEY3         ; KEY3        ; 0.000        ; 2.165      ; 1.597      ;
; -0.105 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; KEY3         ; KEY3        ; -0.500       ; 2.187      ; 1.582      ;
; -0.103 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; KEY3         ; KEY3        ; -0.500       ; 2.151      ; 1.548      ;
; -0.085 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; KEY3         ; KEY3        ; -0.500       ; 2.189      ; 1.604      ;
; -0.080 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; KEY3         ; KEY3        ; -0.500       ; 2.189      ; 1.609      ;
; -0.079 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; KEY3         ; KEY3        ; -0.500       ; 2.189      ; 1.610      ;
; -0.073 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; KEY3         ; KEY3        ; -0.500       ; 2.205      ; 1.632      ;
; -0.072 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; KEY3         ; KEY3        ; -0.500       ; 2.166      ; 1.594      ;
; -0.068 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; KEY3         ; KEY3        ; -0.500       ; 2.165      ; 1.597      ;
; 0.301  ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mde_b:MOORE|y_next.reead2_353   ; clk_main     ; KEY3        ; -0.500       ; 0.558      ; 0.359      ;
; 0.415  ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399  ; clk_main     ; KEY3        ; -0.500       ; 0.559      ; 0.474      ;
; 0.696  ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.535      ; 0.731      ;
; 0.783  ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.535      ; 0.818      ;
; 0.892  ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.535      ; 0.927      ;
; 0.897  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ; clk_main     ; KEY3        ; -0.500       ; 0.518      ; 0.915      ;
; 0.898  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 0.893      ;
; 0.901  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ; clk_main     ; KEY3        ; -0.500       ; 0.518      ; 0.919      ;
; 0.901  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 0.895      ;
; 0.930  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 0.925      ;
; 0.937  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; clk_main     ; KEY3        ; -0.500       ; 0.480      ; 0.917      ;
; 0.939  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.534      ; 0.973      ;
; 0.945  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 0.940      ;
; 0.948  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 0.942      ;
; 0.949  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 0.944      ;
; 0.949  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.init_514     ; clk_main     ; KEY3        ; -0.500       ; 0.480      ; 0.929      ;
; 0.952  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 0.946      ;
; 0.953  ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.496      ; 0.949      ;
; 0.956  ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 0.951      ;
; 0.982  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.534      ; 1.016      ;
; 0.985  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.534      ; 1.019      ;
; 0.988  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 0.983      ;
; 0.990  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 0.984      ;
; 0.991  ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.535      ; 1.026      ;
; 0.991  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 0.985      ;
; 1.008  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ; clk_main     ; KEY3        ; -0.500       ; 0.155      ; 0.663      ;
; 1.013  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ; clk_main     ; KEY3        ; -0.500       ; 0.157      ; 0.670      ;
; 1.020  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 1.015      ;
; 1.023  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 1.017      ;
; 1.025  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.173      ; 0.698      ;
; 1.033  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 1.028      ;
; 1.036  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 1.030      ;
; 1.036  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.534      ; 1.070      ;
; 1.055  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.534      ; 1.089      ;
; 1.061  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 1.056      ;
; 1.064  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 1.058      ;
; 1.065  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.534      ; 1.099      ;
; 1.071  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ; clk_main     ; KEY3        ; -0.500       ; 0.495      ; 1.066      ;
; 1.074  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 1.068      ;
; 1.107  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.534      ; 1.141      ;
; 1.120  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ; clk_main     ; KEY3        ; -0.500       ; 0.534      ; 1.154      ;
; 1.132  ; fifo:FILA|mde_b:MOORE|y_present.init                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ; clk_main     ; KEY3        ; -0.500       ; 0.494      ; 1.126      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_main'                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.402      ;
; 0.254 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.406      ;
; 0.266 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.418      ;
; 0.364 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.516      ;
; 0.371 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.523      ;
; 0.380 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.532      ;
; 0.387 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.539      ;
; 0.393 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.545      ;
; 0.402 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.554      ;
; 0.405 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.604      ;
; 0.411 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.610      ;
; 0.412 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.611      ;
; 0.414 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.613      ;
; 0.414 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.613      ;
; 0.420 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.619      ;
; 0.433 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.586      ;
; 0.434 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.587      ;
; 0.440 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.592      ;
; 0.453 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.606      ;
; 0.456 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.608      ;
; 0.481 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.633      ;
; 0.538 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.699      ;
; 0.547 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.700      ;
; 0.563 ; fifo:FILA|mde_b:MOORE|y_next.waiit_445                             ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ; KEY3         ; clk_main    ; -0.500       ; -0.173     ; 0.042      ;
; 0.571 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.724      ;
; 0.580 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.732      ;
; 0.599 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.752      ;
; 0.602 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.755      ;
; 0.614 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.767      ;
; 0.615 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.768      ;
; 0.644 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.797      ;
; 0.647 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.800      ;
; 0.655 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.808      ;
; 0.656 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.809      ;
; 0.657 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.810      ;
; 0.697 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.849      ;
; 0.698 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.851      ;
; 0.743 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.896      ;
; 0.751 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.904      ;
; 0.760 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.912      ;
; 0.762 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.961      ;
; 0.784 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.937      ;
; 0.791 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.990      ;
; 0.792 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.945      ;
; 0.795 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.994      ;
; 0.824 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 1.023      ;
; 0.827 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.027      ;
; 0.830 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.030      ;
; 0.833 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 1.032      ;
; 0.850 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.050      ;
; 0.852 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.004      ;
; 0.907 ; fifo:FILA|mde_b:MOORE|y_next.wriite_422                            ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -0.517     ; 0.042      ;
; 0.909 ; fifo:FILA|mde_b:MOORE|y_next.readFull_307                          ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ; KEY3         ; clk_main    ; -0.500       ; -0.519     ; 0.042      ;
; 0.909 ; fifo:FILA|mde_b:MOORE|y_next.reead_376                             ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ; KEY3         ; clk_main    ; -0.500       ; -0.519     ; 0.042      ;
; 0.909 ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468                           ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; KEY3         ; clk_main    ; -0.500       ; -0.519     ; 0.042      ;
; 0.913 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 1.112      ;
; 0.920 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 1.119      ;
; 0.927 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.127      ;
; 0.930 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.130      ;
; 0.936 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.136      ;
; 0.939 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.139      ;
; 0.948 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.148      ;
; 0.948 ; fifo:FILA|mde_b:MOORE|y_next.reead2_353                            ; fifo:FILA|mde_b:MOORE|y_present.reead2                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -0.558     ; 0.042      ;
; 0.949 ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399                           ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                      ; KEY3         ; clk_main    ; -0.500       ; -0.559     ; 0.042      ;
; 0.950 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.150      ;
; 0.951 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.151      ;
; 0.955 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.155      ;
; 0.959 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.159      ;
; 0.971 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.171      ;
; 0.989 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.189      ;
; 0.990 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 1.189      ;
; 0.992 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.192      ;
; 1.012 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.212      ;
; 1.045 ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.245      ;
; 1.055 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.255      ;
; 1.056 ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330                          ; fifo:FILA|mde_b:MOORE|y_present.waitFull                                                                                     ; KEY3         ; clk_main    ; -0.500       ; -0.495     ; 0.213      ;
; 1.058 ; fifo:FILA|mde_b:MOORE|y_next.init_514                              ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ; KEY3         ; clk_main    ; -0.500       ; -0.480     ; 0.230      ;
; 1.064 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.264      ;
; 1.076 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.276      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_main'                                                                                                                                                              ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.254 ; fifo:FILA|mde_b:MOORE|y_present.wriite   ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.286      ;
; -0.213 ; fifo:FILA|mde_b:MOORE|y_present.writeMT  ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.245      ;
; -0.175 ; fifo:FILA|mde_b:MOORE|y_present.readFull ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.207      ;
; -0.166 ; fifo:FILA|mde_b:MOORE|y_present.reead    ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.198      ;
; 0.295  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.737      ;
; 0.458  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 0.500        ; 2.032      ; 2.106      ;
; 0.478  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 0.500        ; 1.671      ; 1.725      ;
; 0.478  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 0.500        ; 1.671      ; 1.725      ;
; 0.480  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 0.500        ; 1.671      ; 1.723      ;
; 0.482  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.720      ;
; 0.482  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.720      ;
; 0.482  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.720      ;
; 0.482  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.720      ;
; 0.482  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.720      ;
; 0.482  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.720      ;
; 0.488  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.714      ;
; 0.488  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.714      ;
; 0.488  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.714      ;
; 0.488  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.714      ;
; 0.488  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.714      ;
; 0.488  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.714      ;
; 0.958  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 1.000        ; 2.032      ; 2.106      ;
; 0.978  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 1.000        ; 1.671      ; 1.725      ;
; 0.978  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 1.000        ; 1.671      ; 1.725      ;
; 0.980  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 1.000        ; 1.671      ; 1.723      ;
; 0.982  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.720      ;
; 0.982  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.720      ;
; 0.982  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.720      ;
; 0.982  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.720      ;
; 0.982  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.720      ;
; 0.982  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.720      ;
; 0.988  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.714      ;
; 0.988  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.714      ;
; 0.988  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.714      ;
; 0.988  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.714      ;
; 0.988  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.714      ;
; 0.988  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.714      ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_main'                                                                                                                                                               ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.108 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.714      ;
; -0.108 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.714      ;
; -0.108 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.714      ;
; -0.108 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.714      ;
; -0.108 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.714      ;
; -0.108 ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.714      ;
; -0.102 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.720      ;
; -0.102 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.720      ;
; -0.102 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.720      ;
; -0.102 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.720      ;
; -0.102 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.720      ;
; -0.102 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.720      ;
; -0.100 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 0.000        ; 1.671      ; 1.723      ;
; -0.098 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 0.000        ; 1.671      ; 1.725      ;
; -0.098 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 0.000        ; 1.671      ; 1.725      ;
; -0.078 ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 0.000        ; 2.032      ; 2.106      ;
; 0.392  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.714      ;
; 0.392  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.714      ;
; 0.392  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.714      ;
; 0.392  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.714      ;
; 0.392  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.714      ;
; 0.392  ; KEY3                                     ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.714      ;
; 0.398  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.720      ;
; 0.398  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.720      ;
; 0.398  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.720      ;
; 0.398  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.720      ;
; 0.398  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.720      ;
; 0.398  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.720      ;
; 0.400  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; -0.500       ; 1.671      ; 1.723      ;
; 0.402  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; -0.500       ; 1.671      ; 1.725      ;
; 0.402  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; -0.500       ; 1.671      ; 1.725      ;
; 0.422  ; KEY3                                     ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; -0.500       ; 2.032      ; 2.106      ;
; 0.585  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585  ; fifo:FILA|mde_b:MOORE|y_present.init     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.737      ;
; 1.046  ; fifo:FILA|mde_b:MOORE|y_present.reead    ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.198      ;
; 1.053  ; fifo:FILA|mde_b:MOORE|y_present.writeMT  ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.205      ;
; 1.055  ; fifo:FILA|mde_b:MOORE|y_present.readFull ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.207      ;
; 1.094  ; fifo:FILA|mde_b:MOORE|y_present.wriite   ; fifo:FILA|ffd:FLIPFLOPD|qS~_emulated                               ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.246      ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_main'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY3'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; KEY3  ; Rise       ; KEY3                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.init_514|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.init_514|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.readFull_307|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.readFull_307|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead2_353|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead2_353|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead_376|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead_376|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waiit_445|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waiit_445|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitFull_330|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitFull_330|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitMT_491|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitMT_491|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite2_399|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite2_399|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite_422|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite_422|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.writeMT_468|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.writeMT_468|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; KEY3|combout                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; KEY3|combout                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.init_514     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.init_514     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.readFull_307 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead2_353   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead2_353   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead_376    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waiit_445    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitFull_330 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitMT_491   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite2_399  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite_422   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.writeMT_468  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY3      ; KEY3       ; -0.049 ; -0.049 ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; 2.308  ; 2.308  ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; -0.141 ; -0.141 ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; -0.288 ; -0.288 ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY3      ; KEY3       ; 0.605  ; 0.605  ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; -1.703 ; -1.703 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 0.737  ; 0.737  ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 0.855  ; 0.855  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; H0[*]     ; clk_main   ; 7.192 ; 7.192 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 5.801 ; 5.801 ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 7.115 ; 7.115 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 7.125 ; 7.125 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 7.192 ; 7.192 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 7.201 ; 7.201 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 7.117 ; 7.117 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 7.161 ; 7.161 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 7.182 ; 7.182 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 7.201 ; 7.201 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 7.298 ; 7.298 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 7.298 ; 7.298 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 6.370 ; 6.370 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 6.296 ; 6.296 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 5.813 ; 5.813 ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 6.284 ; 6.284 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 6.296 ; 6.296 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 6.296 ; 6.296 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 4.426 ; 4.426 ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 3.748 ; 3.748 ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 4.318 ; 4.318 ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 4.426 ; 4.426 ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 4.405 ; 4.405 ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 4.306 ; 4.306 ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 4.306 ; 4.306 ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 4.110 ; 4.110 ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 3.998 ; 3.998 ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 3.784 ; 3.784 ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 4.021 ; 4.021 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; H0[*]     ; clk_main   ; 5.801 ; 5.801 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 5.801 ; 5.801 ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 5.939 ; 5.939 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 5.949 ; 5.949 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 6.016 ; 6.016 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 5.932 ; 5.932 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 5.932 ; 5.932 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 6.132 ; 6.132 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 6.153 ; 6.153 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 6.172 ; 6.172 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 6.066 ; 6.066 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 6.264 ; 6.264 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 6.066 ; 6.066 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 5.813 ; 5.813 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 5.813 ; 5.813 ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 5.924 ; 5.924 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 5.931 ; 5.931 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 5.934 ; 5.934 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 3.748 ; 3.748 ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 3.748 ; 3.748 ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 3.915 ; 3.915 ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 4.023 ; 4.023 ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 4.005 ; 4.005 ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 3.854 ; 3.854 ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 3.906 ; 3.906 ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 3.966 ; 3.966 ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 3.854 ; 3.854 ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 3.784 ; 3.784 ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 3.785 ; 3.785 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.552   ; -0.769 ; -1.569   ; -0.160  ; -2.000              ;
;  KEY3            ; -1.989   ; -0.769 ; N/A      ; N/A     ; -1.380              ;
;  clk_main        ; -3.552   ; 0.215  ; -1.569   ; -0.160  ; -2.000              ;
; Design-wide TNS  ; -107.346 ; -5.924 ; -4.204   ; -1.634  ; -168.836            ;
;  KEY3            ; -12.057  ; -5.924 ; N/A      ; N/A     ; -1.380              ;
;  clk_main        ; -95.289  ; 0.000  ; -4.204   ; -1.634  ; -167.456            ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY3      ; KEY3       ; 0.517 ; 0.517 ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; 4.406 ; 4.406 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 0.360 ; 0.360 ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 0.155 ; 0.155 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY3      ; KEY3       ; 0.769  ; 0.769  ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; -1.703 ; -1.703 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 1.013  ; 1.013  ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 1.070  ; 1.070  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; H0[*]     ; clk_main   ; 13.066 ; 13.066 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 9.831  ; 9.831  ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 12.869 ; 12.869 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 12.876 ; 12.876 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 13.066 ; 13.066 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 13.031 ; 13.031 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 12.870 ; 12.870 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 12.990 ; 12.990 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 13.012 ; 13.012 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 13.031 ; 13.031 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 13.250 ; 13.250 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 13.250 ; 13.250 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 11.127 ; 11.127 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 10.979 ; 10.979 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 9.845  ; 9.845  ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 10.964 ; 10.964 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 10.978 ; 10.978 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 10.979 ; 10.979 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 8.142  ; 8.142  ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 6.613  ; 6.613  ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 7.909  ; 7.909  ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 8.142  ; 8.142  ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 8.121  ; 8.121  ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 7.897  ; 7.897  ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 7.897  ; 7.897  ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 7.402  ; 7.402  ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 7.159  ; 7.159  ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 6.632  ; 6.632  ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 7.260  ; 7.260  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; H0[*]     ; clk_main   ; 5.801 ; 5.801 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 5.801 ; 5.801 ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 5.939 ; 5.939 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 5.949 ; 5.949 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 6.016 ; 6.016 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 5.932 ; 5.932 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 5.932 ; 5.932 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 6.132 ; 6.132 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 6.153 ; 6.153 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 6.172 ; 6.172 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 6.066 ; 6.066 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 6.264 ; 6.264 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 6.066 ; 6.066 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 5.813 ; 5.813 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 5.813 ; 5.813 ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 5.924 ; 5.924 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 5.931 ; 5.931 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 5.934 ; 5.934 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 3.748 ; 3.748 ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 3.748 ; 3.748 ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 3.915 ; 3.915 ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 4.023 ; 4.023 ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 4.005 ; 4.005 ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 3.854 ; 3.854 ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 3.906 ; 3.906 ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 3.966 ; 3.966 ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 3.854 ; 3.854 ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 3.784 ; 3.784 ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 3.785 ; 3.785 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 197      ; 0        ; 0        ; 0        ;
; KEY3       ; clk_main ; 0        ; 10       ; 0        ; 0        ;
; clk_main   ; KEY3     ; 0        ; 0        ; 42       ; 0        ;
; KEY3       ; KEY3     ; 0        ; 0        ; 8        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 197      ; 0        ; 0        ; 0        ;
; KEY3       ; clk_main ; 0        ; 10       ; 0        ; 0        ;
; clk_main   ; KEY3     ; 0        ; 0        ; 42       ; 0        ;
; KEY3       ; KEY3     ; 0        ; 0        ; 8        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 14       ; 0        ; 0        ; 0        ;
; KEY3       ; clk_main ; 16       ; 16       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 14       ; 0        ; 0        ; 0        ;
; KEY3       ; clk_main ; 16       ; 16       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 101   ; 101  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Mar 15 23:45:05 2020
Info: Command: quartus_sta fifo -c main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_main clk_main
    Info (332105): create_clock -period 1.000 -name KEY3 KEY3
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.552       -95.289 clk_main 
    Info (332119):    -1.989       -12.057 KEY3 
Info (332146): Worst-case hold slack is -0.769
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.769        -5.924 KEY3 
    Info (332119):     0.391         0.000 clk_main 
Info (332146): Worst-case recovery slack is -1.569
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.569        -4.204 clk_main 
Info (332146): Worst-case removal slack is -0.160
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.160        -0.160 clk_main 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -167.456 clk_main 
    Info (332119):    -1.380        -1.380 KEY3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.624       -40.612 clk_main 
    Info (332119):    -0.600        -3.422 KEY3 
Info (332146): Worst-case hold slack is -0.605
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.605        -4.665 KEY3 
    Info (332119):     0.215         0.000 clk_main 
Info (332146): Worst-case recovery slack is -0.254
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.254        -0.254 clk_main 
Info (332146): Worst-case removal slack is -0.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.108        -1.634 clk_main 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -167.456 clk_main 
    Info (332119):    -1.380        -1.380 KEY3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Sun Mar 15 23:45:08 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


