{"patent_id": "10-2023-7026616", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0124090", "출원번호": "10-2023-7026616", "발명의 명칭": "박막 트랜지스터와 제조 방법, 메모리와 제조 방법,및 전자 장치", "출원인": "후아웨이 테크놀러지 컴퍼니 리미티드", "발명자": "징 웨일리앙"}}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "박막 트랜지스터로서,상부에 위치하는 게이트 베이스 및 상기 게이트 베이스에서 하부로 연장되는 게이트 본체를 포함하는 게이트와,상기 하부에 위치하는 제1 전극과,상기 제1 전극과 상기 게이트 베이스 사이에 위치하는 제2 전극과,상기 제2 전극과 상기 제1 전극 사이에 배치되고, 상기 제2 전극을 상기 제1 전극으로부터 분리시키도록 구성되는 제1 유전체층과,상기 게이트 본체의 측면을 따라 배치되는 반도체층과,상기 반도체층을 상기 게이트로부터 분리시키는 제2 유전체층을 포함하고,상기 제1 전극 및 상기 제2 전극은 각각 상기 반도체층에 전기적으로 연결되는,박막 트랜지스터."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 제2 전극은 상기 게이트 베이스에 인접하게 배치되는,박막 트랜지스터."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 제2항에 있어서, 상기 반도체층은 상기 게이트 베이스의 표면을 따라 연장되는 연장부를 더 포함하는, 박막 트랜지스터."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체층은 상기 게이트 본체와 상기 제1 전극 사이에 위치하는 연장부를 더 포함하는,박막 트랜지스터."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 반도체층은 상기 게이트 본체의 전체 측면을 둘러싸는,박막 트랜지스터."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 제2 전극은 상기 제2 유전체층으로부터 떨어져 있는 상기 반도체층의 측부(side)에 배치되는, 박막 트랜지스터.공개특허 10-2023-0124090-3-청구항 7 제1항에 있어서, 상기 제2 전극은 상기 반도체층과 상기 제2 유전체층 사이에 배치되는,박막 트랜지스터."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서, 상기 박막 트랜지스터는 상기 제2 전극과 상기 반도체층 사이에 배치된 제4 유전체층 및/또는 상기 제1 전극과상기 반도체층 사이에 배치된 제5 유전체층을 더 포함하는, 박막 트랜지스터."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 박막 트랜지스터는 상기 제1 전극과 상기 제2 전극 사이에 배치된 변조 게이트 전극을 더 포함하고, 상기변조 게이트 전극은 상기 제1 유전체층에 의해 둘러싸인,박막 트랜지스터."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서, 상기 제1 전극이 드레인이고 상기 제2 전극은 소스이거나, 또는상기 제1 전극이 소스이고 상기 제2 전극은 드레인인,박막 트랜지스터."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "메모리로서, 기판 상에 배치된 저장 어레이의 적어도 하나의 층을 포함하고,상기 저장 어레이의 각 층은 어레이에 분산되어 있는 복수의 저장 셀, 기입 워드 라인, 기입 비트 라인, 판독워드 라인 및 판독 비트 라인을 포함하고,상기 저장 셀은 적층된 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하며,상기 제1 박막 트랜지스터의 제1 전극 및 제2 전극은 각각 상기 판독 워드 라인 및 상기 판독 비트 라인에 전기적으로 연결되고,상기 제2 박막 트랜지스터의 게이트는 상기 기입 워드 라인에 전기적으로 연결되며, 상기 제2 전극은 상기 기입비트 라인에 전기적으로 연결되고,상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 제1항 내지 제10항 중 어느 한 항에 따른 박막 트랜지스터이고,상기 제2 박막 트랜지스터의 제1 전극은 상기 제1 박막 트랜지스터의 게이트에 인접하고, 상기 제2 박막 트랜지스터의 제1 전극은 상기 제1 박막 트랜지스터의 게이트에 전기적으로 연결되는,메모리."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 저장 셀은 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터 사이에 배치된 연결 전극을 더공개특허 10-2023-0124090-4-포함하고,상기 제1 박막 트랜지스터의 게이트는 상기 연결 전극을 이용하여 상기 제2 박막 트랜지스터의 상기 제1 전극에전기적으로 연결되는,메모리."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항 또는 제12항에 있어서, 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀 내의 제2 박막 트랜지스터의 게이트는 동일한 워드 기입 라인에 전기적으로 연결되고,제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀의 제2 박막 트랜지스터의 제2 전극은 동일한 기입 비트 라인에 전기적으로 연결되며,상기 제1 방향과 상기 제2 방향은 직교하는,메모리."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항 내지 제13항 중 어느 한 항에 있어서, 상기 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀 내의 제1 박막 트랜지스터의 제2 전극이 동일한 판독 비트 라인에 전기적으로 연결되고, 상기 제2 방향을 따라 저장 어레이의 각 층에순차적으로 배열된 상기 복수의 저장 셀 내의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 워드 라인에 전기적으로 연결되거나,상기 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의제2 전극이 동일한 판독 워드 라인에 전기적으로 연결되고, 상기 제2 방향을 따라 상기 저장 어레이의 각 층에순차적으로 배열된 상기 복수의 저장 셀 내의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 비트 라인에 전기적으로 연결되거나,상기 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의제2 전극이 동일한 판독 비트 라인에 전기적으로 연결되고, 상기 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 워드 라인에 전기적으로연결되거나, 또는상기 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의제2 전극이 동일한 판독 워드 라인에 전기적으로 연결되고, 상기 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 비트 라인에 전기적으로연결되며,상기 제1 방향과 상기 제2 방향은 직교하는,메모리."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항 내지 제14항 중 어느 한 항에 있어서,상기 제1 박막 트랜지스터는 상기 제1 전극과 상기 제2 전극 사이에 배치된 제1 변조 게이트 전극을 더 포함하고, 상기 제1 변조 게이트 전극은 상기 제1 박막 트랜지스터의 제1 유전체층에 의해 둘러싸여 있고, 동일한 층에 위치한 복수의 제1 박막 트랜지스터의 제1 변조 게이트 전극이 서로 전기적으로 연결되고/연결되거나,상기 제2 박막 트랜지스터는 상기 제1 전극과 상기 제2 전극 사이에 배치된 제2 변조 게이트 전극을 더 포함하고, 상기 제2 변조 게이트 전극은 상기 제2 박막 트랜지스터의 제1 유전체층에 의해 둘러싸여 있고, 동일한 층에 위치한 복수의 제2 박막 트랜지스터의 변조 게이트 전극이 전기적으로 서로 연결되는,메모리.공개특허 10-2023-0124090-5-청구항 16 전자 장치로서,회로 보드 및 상기 회로 보드에 전기적으로 연결된 메모리를 포함하고, 상기 메모리는 제11항 내지 제15항 중어느 한 항에 따른 메모리인,전자 장치."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "박막 트랜지스터의 제조 방법으로서,기판 상에 제1 전극, 제1 유전체층, 제2 전극 및 반도체층을 형성하는 단계 - 상기 제1 전극, 상기 제1 유전체층 및 상기 제2 전극이 순차적으로 적층되고, 상기 제1 유전체층은 상기 제1 전극을 상기 제2 전극으로부터 분리시키며, 상기 제1 유전체층의 측면에 상기 반도체층이 형성되고, 상기 제1 전극 및 상기 제2 전극은 모두 상기 반도체층에 전기적으로 연결됨 - 와,순차적으로 제2 유전체층 및 게이트를 형성하는 단계 - 상기 게이트는 상부에 위치하는 게이트 베이스 및 상기게이트 베이스로부터 하부로 연장되는 게이트 본체를 포함하고, 상기 제2 유전체층은 상기 게이트를 상기 반도체층, 상기 제1 전극 및 상기 제2 전극으로부터 분리함 - 를 포함하는,제조 방법."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서, 상기 제1 전극이 드레인으로 형성되고 상기 제2 전극은 소스로 형성되거나, 또는상기 제1 전극이 소스로 형성되고 상기 제2 전극은 드레인으로 형성되는,제조 방법."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항 또는 제18항에 있어서, 상기 기판 상에 상기 제1 전극, 상기 제1 유전체층, 상기 제2 전극 및 상기 반도체층을 형성하는 단계는,상기 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제2 전도성 박막을 순차적으로 형성하는 단계와,상기 제1 전도성 박막, 상기 제1 유전체 박막 및 상기 제2 전도성 박막을 패터닝하여 순차적으로 적층된 상기제1 전극, 상기 제1 유전체층 및 상기 제2 전극을 형성하는 단계와,상기 제1 유전체층의 상기 측면과 상기 제2 전극의 측면 상에 상기 반도체층을 형성하는 단계를 포함하는,제조 방법."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제17항 또는 제18항에 있어서, 상기 기판 상에 상기 제1 전극, 상기 제1 유전체층, 상기 제2 전극 및 상기 반도체층을 형성하는 단계는,상기 기판 상에 순차적으로 적층된 제1 전도성 박막 및 제3 유전체 박막을 형성하는 단계와,상기 제3 유전체 박막 상에 변조 게이트 전극을 형성하는 단계와,상기 변조 게이트 전극을 둘러싸는 제4 유전체 박막을 형성하는 단계와,상기 제4 유전체 박막 상에 제2 전도성 박막을 형성하는 단계와,상기 제1 전도성 박막을 패터닝하여 제1 전극을 형성하고, 상기 제4 유전체 박막 및 상기 제3 유전체 박막을 패터닝하여 상기 제1 유전체층을 형성하며, 상기 제2 전도성 박막을 패터닝하여 상기 제2 전극을 형성하는공개특허 10-2023-0124090-6-단계와,상기 제1 유전체층의 측면과 상기 제2 전극의 측면 상에 상기 반도체층을 형성하는 단계를 포함하는,제조 방법."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제17항 또는 제18항에 있어서, 상기 기판 상에 상기 제1 전극, 상기 제1 유전체층, 상기 제2 전극 및 상기 반도체층을 형성하는 단계는,상기 기판 상에 순차적으로 적층된 제1 전도성 박막 및 제1 유전체 박막을 형성하는 단계와,상기 제1 전도성 박막 및 상기 제1 유전체 박막을 패터닝하여 순차적으로 적층된 상기 제1 전극 및 상기 제1 유전체층을 패터닝하는 단계와,상기 제1 유전체층의 상기 측면 상에 상기 반도체층을 형성하는 단계와,상기 제1 유전체층 상에 상기 제2 전극을 형성하는 단계를 포함하는,제조 방법."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제17항 내지 제21항 중 어느 한 항에 있어서, 상기 제1 전극을 형성한 후 상기 반도체층을 형성하기 전에, 상기 제조 방법은,상기 제1 전극 및 상기 반도체층과 각각 접하는 제5 유전체층을 형성하는 단계를 더 포함하는,제조 방법."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제17항 내지 제22항 중 어느 한 항에 있어서, 상기 제2 전극을 형성한 후 상기 반도체층을 형성하기 전에, 또는 상기 반도체층이 형성된 후 상기 제2 전극이형성되기 전에, 상기 제조 방법은,상기 제2 전극 및 상기 반도체층과 각각 접하는 제4 유전체층을 형성하는 단계를 더 포함하는,제조 방법."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "메모리 제조 방법으로서,기판 상에 저장 어레이의 적어도 하나의 층을 형성하는 단계를 포함하고,상기 저장 어레이의 임의의 층의 제조 방법은,상기 기판 상에 병렬로 배열된 복수의 제1 신호 라인을 형성하는 단계와,상기 복수의 제1 신호 라인 상에 어레이 형태로 분포된 복수의 제1 박막 트랜지스터 및 병렬로 배열된 복수의제2 신호 라인을 형성하는 단계 - 상기 제1 박막 트랜지스터는 제17항 내지 제23항 중 어느 한 항에 따른 제조방법을 이용하여 제조되고, 상기 제1 박막 트랜지스터의 제1 전극은 상기 제1 신호 라인에 전기적으로연결되며, 상기 제1 박막 트랜지스터의 제2 전극은 상기 제2 신호 라인에 전기적으로 연결되고, 상기 제1 신호라인은 판독 비트 라인 및 판독 워드 라인 중 하나이고, 상기 제2 신호 라인은 상기 판독 비트 라인 및 상기 판독 워드 라인 중 다른 하나임 - 와,상기 제1 박막 트랜지스터 상에 어레이 형태로 분포된 복수의 제2 박막 트랜지스터 및 병렬로 배열된 복수의 기입 비트 라인을 형성하는 단계 - 상기 제2 박막 트랜지스터의 제2 전극은 상기 기입 비트 라인에 전기적으로 연결되고, 상기 제2 박막 트랜지스터는 제17항 내지 제23항 중 어느 한 항에 따른 제조 방법을 이용하여제조되며, 하나의 제2 박막 트랜지스터는 하나의 제1 박막 트랜지스터에 대응하고, 상기 제2 박막 트랜지스터의공개특허 10-2023-0124090-7-제1 전극은 상기 대응하는 제1 박막 트랜지스터의 게이트에 연결됨 - 와,상기 제2 박막 트랜지스터 상에 병렬로 배열된 복수의 기입 워드 라인을 형성하는 단계 - 상기 제2 박막 트랜지스터의 게이트는 상기 기입 워드 라인에 전기적으로 연결됨 - 를 포함하는,메모리 제조 방법."}
{"patent_id": "10-2023-7026616", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제24항에 있어서, 상기 복수의 제1 신호 라인 상에 어레이로 분포된 복수의 제1 박막 트랜지스터 및 병렬로 배열된 복수의 제2 신호 라인을 형성하는 단계 후에, 상기 제1 박막 트랜지스터 상에 어레이로 분포된 복수의 제2 박막 트랜지스터및 병렬로 배열된 복수의 기입 비트 라인을 형성하는 단계 전에, 상기 저장 어레이의 임의의 층의 제조 방법은,어레이 형태로 분포된 복수의 연결 전극을 형성하는 단계를 더 포함하고, 상기 제1 박막 트랜지스터의 게이트는 상기 연결 전극을 이용하여 상기 대응하는 제2 박막 트랜지스터의 제1 전극과 전기적으로 연결되는,메모리 제조 방법."}
{"patent_id": "10-2023-7026616", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 출원의 실시예들은 박막 트랜지스터와 제조 방법, 메모리와 제조 방법, 및 전자 장치를 제공하고, 메모리"}
{"patent_id": "10-2023-7026616", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "에 관한 것으로, 박막 트랜지스터의 크기를 감소시키고, 면적 활용도를 향상시키며, 라우팅 어려움을 줄 이기 위한 것이다. 박막 트랜지스터는 게이트, 제1 전극, 제2 전극, 제1 유전체층, 제2 유전체층 및 반도체층을 포함한다. 게이트는 상부에 위치하는 게이트 베이스와 게이트 베이스로부터 하부로 연장되는 게이트 본체를 포함 한다. 제1 전극은 하부에 위치한다. 제2 전극은 제1 전극과 게이트 베이스 사이에 위치한다. 제1 유전체층은 제2 전극과 제1 전극 사이에 배치되고, 제1 유전체층은 제1 전극과 제2 전극을 분리하도록 구성된다. 제2 유전체층은 게이트 베이스의 표면과 게이트 본체의 표면을 덮는다. 반도체층은 게이트 본체의 측면을 따라 배치되고, 제2 유 전체층은 반도체층과 게이트를 분리한다. 제1 전극 및 제2 전극은 각각 반도체층과 전기적으로 연결된다. 대 표 도 - 도4"}
{"patent_id": "10-2023-7026616", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 2, "content": "공개특허10-2023-0124090 CPC특허분류 H01L 29/42384 (2013.01) H01L 29/6675 (2013.01) H01L 29/78645 (2021.01) H01L 29/78696 (2013.01) H10B 41/27 (2023.02) H10B 41/70 (2023.02) 발명자 펭 준시아오 중국 광동성 518129 셴젠 롱강 디스트릭트 반티안 후아웨이어드미니스트레이션 빌딩왕 젱보 중국 광동성 518129 셴젠 롱강 디스트릭트 반티안 후아웨이어드미니스트레이션 빌딩명 세 서 청구범위 청구항 1 박막 트랜지스터로서, 상부에 위치하는 게이트 베이스 및 상기 게이트 베이스에서 하부로 연장되는 게이트 본체를 포함하는 게이트와, 상기 하부에 위치하는 제1 전극과, 상기 제1 전극과 상기 게이트 베이스 사이에 위치하는 제2 전극과, 상기 제2 전극과 상기 제1 전극 사이에 배치되고, 상기 제2 전극을 상기 제1 전극으로부터 분리시키도록 구성되 는 제1 유전체층과, 상기 게이트 본체의 측면을 따라 배치되는 반도체층과, 상기 반도체층을 상기 게이트로부터 분리시키는 제2 유전체층을 포함하고, 상기 제1 전극 및 상기 제2 전극은 각각 상기 반도체층에 전기적으로 연결되는, 박막 트랜지스터. 청구항 2 제1항에 있어서, 상기 제2 전극은 상기 게이트 베이스에 인접하게 배치되는, 박막 트랜지스터. 청구항 3 제1항 또는 제2항에 있어서, 상기 반도체층은 상기 게이트 베이스의 표면을 따라 연장되는 연장부를 더 포함하는, 박막 트랜지스터. 청구항 4 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체층은 상기 게이트 본체와 상기 제1 전극 사이에 위치하는 연장부를 더 포함하는, 박막 트랜지스터. 청구항 5 제1항에 있어서, 상기 반도체층은 상기 게이트 본체의 전체 측면을 둘러싸는, 박막 트랜지스터. 청구항 6 제1항에 있어서, 상기 제2 전극은 상기 제2 유전체층으로부터 떨어져 있는 상기 반도체층의 측부(side)에 배치되는, 박막 트랜지스터.청구항 7 제1항에 있어서, 상기 제2 전극은 상기 반도체층과 상기 제2 유전체층 사이에 배치되는, 박막 트랜지스터. 청구항 8 제1항에 있어서, 상기 박막 트랜지스터는 상기 제2 전극과 상기 반도체층 사이에 배치된 제4 유전체층 및/또는 상기 제1 전극과 상기 반도체층 사이에 배치된 제5 유전체층을 더 포함하는, 박막 트랜지스터. 청구항 9 제1항에 있어서, 상기 박막 트랜지스터는 상기 제1 전극과 상기 제2 전극 사이에 배치된 변조 게이트 전극을 더 포함하고, 상기 변조 게이트 전극은 상기 제1 유전체층에 의해 둘러싸인, 박막 트랜지스터. 청구항 10 제1항에 있어서, 상기 제1 전극이 드레인이고 상기 제2 전극은 소스이거나, 또는 상기 제1 전극이 소스이고 상기 제2 전극은 드레인인, 박막 트랜지스터. 청구항 11 메모리로서, 기판 상에 배치된 저장 어레이의 적어도 하나의 층을 포함하고, 상기 저장 어레이의 각 층은 어레이에 분산되어 있는 복수의 저장 셀, 기입 워드 라인, 기입 비트 라인, 판독 워드 라인 및 판독 비트 라인을 포함하고, 상기 저장 셀은 적층된 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하며, 상기 제1 박막 트랜지스터의 제1 전극 및 제2 전극은 각각 상기 판독 워드 라인 및 상기 판독 비트 라인에 전기 적으로 연결되고, 상기 제2 박막 트랜지스터의 게이트는 상기 기입 워드 라인에 전기적으로 연결되며, 상기 제2 전극은 상기 기입 비트 라인에 전기적으로 연결되고, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 제1항 내지 제10항 중 어느 한 항에 따른 박막 트랜 지스터이고, 상기 제2 박막 트랜지스터의 제1 전극은 상기 제1 박막 트랜지스터의 게이트에 인접하고, 상기 제2 박막 트랜지 스터의 제1 전극은 상기 제1 박막 트랜지스터의 게이트에 전기적으로 연결되는, 메모리. 청구항 12 제11항에 있어서, 상기 저장 셀은 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터 사이에 배치된 연결 전극을 더포함하고, 상기 제1 박막 트랜지스터의 게이트는 상기 연결 전극을 이용하여 상기 제2 박막 트랜지스터의 상기 제1 전극에 전기적으로 연결되는, 메모리. 청구항 13 제11항 또는 제12항에 있어서, 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀 내의 제2 박막 트랜지스터의 게이트 는 동일한 워드 기입 라인에 전기적으로 연결되고, 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀의 제2 박막 트랜지스터의 제2 전극 은 동일한 기입 비트 라인에 전기적으로 연결되며, 상기 제1 방향과 상기 제2 방향은 직교하는, 메모리. 청구항 14 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀 내의 제1 박막 트랜지스 터의 제2 전극이 동일한 판독 비트 라인에 전기적으로 연결되고, 상기 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀 내의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 워드 라인에 전기 적으로 연결되거나, 상기 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의 제2 전극이 동일한 판독 워드 라인에 전기적으로 연결되고, 상기 제2 방향을 따라 상기 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀 내의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 비트 라인에 전기 적으로 연결되거나, 상기 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의 제2 전극이 동일한 판독 비트 라인에 전기적으로 연결되고, 상기 제1 방향을 따라 저장 어레이의 각 층에 순차 적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 워드 라인에 전기적으로 연결되거나, 또는 상기 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의 제2 전극이 동일한 판독 워드 라인에 전기적으로 연결되고, 상기 제1 방향을 따라 저장 어레이의 각 층에 순차 적으로 배열된 상기 복수의 저장 셀의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 비트 라인에 전기적으로 연결되며, 상기 제1 방향과 상기 제2 방향은 직교하는, 메모리. 청구항 15 제11항 내지 제14항 중 어느 한 항에 있어서, 상기 제1 박막 트랜지스터는 상기 제1 전극과 상기 제2 전극 사이에 배치된 제1 변조 게이트 전극을 더 포함하 고, 상기 제1 변조 게이트 전극은 상기 제1 박막 트랜지스터의 제1 유전체층에 의해 둘러싸여 있고, 동일한 층 에 위치한 복수의 제1 박막 트랜지스터의 제1 변조 게이트 전극이 서로 전기적으로 연결되고/연결되거나, 상기 제2 박막 트랜지스터는 상기 제1 전극과 상기 제2 전극 사이에 배치된 제2 변조 게이트 전극을 더 포함하 고, 상기 제2 변조 게이트 전극은 상기 제2 박막 트랜지스터의 제1 유전체층에 의해 둘러싸여 있고, 동일한 층 에 위치한 복수의 제2 박막 트랜지스터의 변조 게이트 전극이 전기적으로 서로 연결되는, 메모리.청구항 16 전자 장치로서, 회로 보드 및 상기 회로 보드에 전기적으로 연결된 메모리를 포함하고, 상기 메모리는 제11항 내지 제15항 중 어느 한 항에 따른 메모리인, 전자 장치. 청구항 17 박막 트랜지스터의 제조 방법으로서, 기판 상에 제1 전극, 제1 유전체층, 제2 전극 및 반도체층을 형성하는 단계 - 상기 제1 전극, 상기 제1 유전체 층 및 상기 제2 전극이 순차적으로 적층되고, 상기 제1 유전체층은 상기 제1 전극을 상기 제2 전극으로부터 분 리시키며, 상기 제1 유전체층의 측면에 상기 반도체층이 형성되고, 상기 제1 전극 및 상기 제2 전극은 모두 상 기 반도체층에 전기적으로 연결됨 - 와, 순차적으로 제2 유전체층 및 게이트를 형성하는 단계 - 상기 게이트는 상부에 위치하는 게이트 베이스 및 상기 게이트 베이스로부터 하부로 연장되는 게이트 본체를 포함하고, 상기 제2 유전체층은 상기 게이트를 상기 반도 체층, 상기 제1 전극 및 상기 제2 전극으로부터 분리함 - 를 포함하는, 제조 방법. 청구항 18 제17항에 있어서, 상기 제1 전극이 드레인으로 형성되고 상기 제2 전극은 소스로 형성되거나, 또는 상기 제1 전극이 소스로 형성되고 상기 제2 전극은 드레인으로 형성되는, 제조 방법. 청구항 19 제17항 또는 제18항에 있어서, 상기 기판 상에 상기 제1 전극, 상기 제1 유전체층, 상기 제2 전극 및 상기 반도체층을 형성하는 단계는, 상기 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제2 전도성 박막을 순차적으로 형성하는 단계와, 상기 제1 전도성 박막, 상기 제1 유전체 박막 및 상기 제2 전도성 박막을 패터닝하여 순차적으로 적층된 상기 제1 전극, 상기 제1 유전체층 및 상기 제2 전극을 형성하는 단계와, 상기 제1 유전체층의 상기 측면과 상기 제2 전극의 측면 상에 상기 반도체층을 형성하는 단계를 포함하는, 제조 방법. 청구항 20 제17항 또는 제18항에 있어서, 상기 기판 상에 상기 제1 전극, 상기 제1 유전체층, 상기 제2 전극 및 상기 반도체층을 형성하는 단계는, 상기 기판 상에 순차적으로 적층된 제1 전도성 박막 및 제3 유전체 박막을 형성하는 단계와, 상기 제3 유전체 박막 상에 변조 게이트 전극을 형성하는 단계와, 상기 변조 게이트 전극을 둘러싸는 제4 유전체 박막을 형성하는 단계와, 상기 제4 유전체 박막 상에 제2 전도성 박막을 형성하는 단계와, 상기 제1 전도성 박막을 패터닝하여 제1 전극을 형성하고, 상기 제4 유전체 박막 및 상기 제3 유전체 박막을 패 터닝하여 상기 제1 유전체층을 형성하며, 상기 제2 전도성 박막을 패터닝하여 상기 제2 전극을 형성하는단계와, 상기 제1 유전체층의 측면과 상기 제2 전극의 측면 상에 상기 반도체층을 형성하는 단계를 포함하는, 제조 방법. 청구항 21 제17항 또는 제18항에 있어서, 상기 기판 상에 상기 제1 전극, 상기 제1 유전체층, 상기 제2 전극 및 상기 반도체층을 형성하는 단계는, 상기 기판 상에 순차적으로 적층된 제1 전도성 박막 및 제1 유전체 박막을 형성하는 단계와, 상기 제1 전도성 박막 및 상기 제1 유전체 박막을 패터닝하여 순차적으로 적층된 상기 제1 전극 및 상기 제1 유 전체층을 패터닝하는 단계와, 상기 제1 유전체층의 상기 측면 상에 상기 반도체층을 형성하는 단계와, 상기 제1 유전체층 상에 상기 제2 전극을 형성하는 단계를 포함하는, 제조 방법. 청구항 22 제17항 내지 제21항 중 어느 한 항에 있어서, 상기 제1 전극을 형성한 후 상기 반도체층을 형성하기 전에, 상기 제조 방법은, 상기 제1 전극 및 상기 반도체층과 각각 접하는 제5 유전체층을 형성하는 단계를 더 포함하는, 제조 방법. 청구항 23 제17항 내지 제22항 중 어느 한 항에 있어서, 상기 제2 전극을 형성한 후 상기 반도체층을 형성하기 전에, 또는 상기 반도체층이 형성된 후 상기 제2 전극이 형성되기 전에, 상기 제조 방법은, 상기 제2 전극 및 상기 반도체층과 각각 접하는 제4 유전체층을 형성하는 단계를 더 포함하는, 제조 방법. 청구항 24 메모리 제조 방법으로서, 기판 상에 저장 어레이의 적어도 하나의 층을 형성하는 단계를 포함하고, 상기 저장 어레이의 임의의 층의 제조 방법은, 상기 기판 상에 병렬로 배열된 복수의 제1 신호 라인을 형성하는 단계와, 상기 복수의 제1 신호 라인 상에 어레이 형태로 분포된 복수의 제1 박막 트랜지스터 및 병렬로 배열된 복수의 제2 신호 라인을 형성하는 단계 - 상기 제1 박막 트랜지스터는 제17항 내지 제23항 중 어느 한 항에 따른 제조 방법을 이용하여 제조되고, 상기 제1 박막 트랜지스터의 제1 전극은 상기 제1 신호 라인에 전기적으로 연결되며, 상기 제1 박막 트랜지스터의 제2 전극은 상기 제2 신호 라인에 전기적으로 연결되고, 상기 제1 신호 라인은 판독 비트 라인 및 판독 워드 라인 중 하나이고, 상기 제2 신호 라인은 상기 판독 비트 라인 및 상기 판 독 워드 라인 중 다른 하나임 - 와, 상기 제1 박막 트랜지스터 상에 어레이 형태로 분포된 복수의 제2 박막 트랜지스터 및 병렬로 배열된 복수의 기 입 비트 라인을 형성하는 단계 - 상기 제2 박막 트랜지스터의 제2 전극은 상기 기입 비트 라인에 전기적으로 연 결되고, 상기 제2 박막 트랜지스터는 제17항 내지 제23항 중 어느 한 항에 따른 제조 방법을 이용하여 제조되며, 하나의 제2 박막 트랜지스터는 하나의 제1 박막 트랜지스터에 대응하고, 상기 제2 박막 트랜지스터의제1 전극은 상기 대응하는 제1 박막 트랜지스터의 게이트에 연결됨 - 와, 상기 제2 박막 트랜지스터 상에 병렬로 배열된 복수의 기입 워드 라인을 형성하는 단계 - 상기 제2 박막 트랜지 스터의 게이트는 상기 기입 워드 라인에 전기적으로 연결됨 - 를 포함하는, 메모리 제조 방법. 청구항 25 제24항에 있어서, 상기 복수의 제1 신호 라인 상에 어레이로 분포된 복수의 제1 박막 트랜지스터 및 병렬로 배열된 복수의 제2 신 호 라인을 형성하는 단계 후에, 상기 제1 박막 트랜지스터 상에 어레이로 분포된 복수의 제2 박막 트랜지스터 및 병렬로 배열된 복수의 기입 비트 라인을 형성하는 단계 전에, 상기 저장 어레이의 임의의 층의 제조 방법은, 어레이 형태로 분포된 복수의 연결 전극을 형성하는 단계를 더 포함하고, 상기 제1 박막 트랜지스터의 게이트는 상기 연결 전극을 이용하여 상기 대응하는 제2 박막 트랜지스터의 제1 전 극과 전기적으로 연결되는, 메모리 제조 방법. 발명의 설명 기 술 분 야 관련 출원에 대한 상호 참조 본 출원은 2021년 1월 26일에 중국 특허청에 제출된 \"THIN FILM TRANSISTOR AND MANUFACTURING METHOD, MEMORY AND MANUFACTURING METHOD, AND ELECTRONIC DEVICE\"라는 제목의 중국 특허 출원 번호 202110106685.8의 우선권 을 주장하며, 이는 전체 내용이 참조로 여기에 포함된다. 기술 분야 본 출원은 메모리 기술 분야에 관한 것으로, 특히 박막 트랜지스터와 제조 방법, 메모리와 제조 방법, 및 전자 장치에 관한 것이다."}
{"patent_id": "10-2023-7026616", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "박막 트랜지스터(thin film transistor, TFT)는 누설전류가 적고, 성장온도가 낮으며, 이동도가 높은 장점이 있 어 메모리와 같은 다양한 소자에 널리 사용되고 있다. 기존의 박막 트랜지스터의 구조를 도 1에 나타내었다. 박막 트랜지스터는 기판 상에 배치된 반도체층 (활성층이라고도 함), 반도체층 상에 배치되어 반도체층과 접촉하는 소스 및 드레인, 반도체층 상에 배치된 게이트 절연층 및 게이트 절연층 상에 배치된 게이트를 포함한다. 기존의 박막 트랜지스터의 반도체층은 게이트와 평행한 평면을 따라 펼쳐져 있고, 소스와 드레인이 같은 층에 위치하므로 박막 트랜지스터의 크기는 상대적으로 크고 면적 활용도가 낮다. 또한, 소스 전극과 드레인 전극이 동일한 층에 위치하므로, 소스 전극과 전기적으로 연결된 신 호 라인과 드레인 전극과 전기적으로 연결된 신호 라인의 라우팅 시 단락 회로(short circuit)가 발생하기 쉽고, 이는 라우팅에 도움이 되지 않고 프로세스 어려움을 증가시킨다. 본 출원의 실시예는 박막 트랜지스터의 크기를 감소시키고, 면적 활용도를 향상시키며, 라우팅의 어려움을 감소 시키기 위한 박막 트랜지스터와 제조 방법, 메모리와 제조 방법, 및 전자 장치를 제공한다. 전술한 목적을 달성하기 위해, 본 출원은 다음의 기술 솔루션을 사용한다. 제1 측면에 따르면, 박막 트랜지스터가 제공된다. 박막 트랜지스터는 게이트, 제1 전극, 제2 전극, 제1 유전체 층, 제2 유전체층 및 반도체층을 포함한다. 게이트는 상부에 위치하는 게이트 베이스 및 게이트 베이스에서 하 부로 연장되는 게이트 본체를 포함한다. 제1 전극은 하부에 위치한다. 제2 전극은 제1 전극과 게이트 베이스 사이에 위치한다. 제1 유전체층은 제2 전극과 제1 전극 사이에 배치되고, 제1 유전체층은 제2 전극과 제1 전극을 분리시키도록 구성된다. 반도체층이 게이트 본체의 측면을 따라 배치되고, 제2 유전체층은 반도체층을 게이트로 부터 분리시킨다. 제1 전극 및 제2 전극은 각각 반도체층에 전기적으로 연결된다. 종래 기술과 비교하여 반도체층은 게이트에 평행한 평면을 따라 배치되고(종래 기술에서의 게이트는 본 출원의 이 실시예의 게이트 베이스와 동일함), 제2 전극 및 제1 전극은 동일한 층에 배치된다. 본 출원의 이 실시예에 서, 반도체층은 게이트 본체의 측면을 따라 배치되고, 제1 전극은 하부에 위치하고, 제2 전극은 제1 전극과 게 이트 베이스 사이에 위치하며, 제1 전극과 제2 전극은 각각 반도체층에 전기적으로 연결된다. 따라서, 본 출원 의 이 실시예에서 제공되는 박막 트랜지스터는 게이트 베이스에 평행한 평면에서 상대적으로 작은 크기를 갖는 다. 따라서, 본 출원의 일 실시예에서는 박막 트랜지스터의 크기가 감소되고 면적 활용도가 향상된다. 또한, 본 출원의 일 실시예에서 박막 트랜지스터의 제2 전극과 제1 전극이 서로 다른 층에 위치하므로, 제2 전극에 전기 적으로 연결된 신호 라인과 제1 전극에 전기적으로 연결된 신호 라인의 라우팅시 발생하는 단락 회로가 방지될 수 있어 프로세스 난이도를 낮출 수 있다. 가능한 구현에서, 제2 전극은 게이트 베이스에 인접하게 배치된다. 이는 제1 전극과 제2 전극이 제조될 때, 제1 전극과 제2 전극이 직접 도통되는 것을 방지할 수 있다. 가능한 구현에서, 게이트 베이스 상의 게이트 본체의 돌출부의 경계는 게이트 베이스의 경계 내에 위치된다. 이 때, 게이트 본체는 게이트 베이스의 중간 영역에 배치된다. 가능한 구현에서, 게이트 베이스 상의 게이트 본체의 돌출부의 경계는 게이트 베이스의 경계와 부분적으로 중첩 한다. 이때, 게이트 본체는 게이트 베이스의 가장자리 영역에 배치된다. 가능한 구현에서, 게이트 본체는 중공 구조이고, 게이트 베이스 상의 게이트 본체의 돌출부의 외부 경계는 게이 트 베이스의 경계와 중첩한다. 게이트 본체가 중공 구조이므로, 제2 유전체층, 반도체층, 제2 전극 및 제1 유전 체층은 중공 구조에 배치될 수 있다. 가능한 구현예에서, 반도체층은 게이트 베이스의 표면을 따라 연장되는 연장부를 더 포함한다. 이와 같이 반도 체층의 면적이 증가되어 반도체층과 제2 전극 사이의 전기적 연결 면적을 증가시키고 박막 트랜지스터의 스위칭 레이트가 향상될 수 있다. 가능한 구현예에서, 반도체층은 게이트 본체와 제1 전극 사이에 위치한 연장부를 더 포함한다. 이와 같이 반도 체층의 면적이 증가되어 반도체층과 제1 전극 사이의 전기적 연결 면적을 증가시키고 박막 트랜지스터의 스위칭 레이트가 향상될 수 있다. 가능한 구현예에서, 반도체층은 게이트 본체의 전체 측면 주위에 배치된다. 이를 통해 반도체층의 면적을 증가 시킬 수 있고, 박막 트랜지스터의 스위칭 레이트를 향상시킬 수 있다. 가능한 구현에서, 반도체층은 게이트 본체의 전체 측면을 둘러싼다. 가능한 구현에서, 제2 전극은 제2 유전체층으로부터 떨어져 있는 반도체층의 측부에 배치된다. 가능한 구현에서, 제2 전극은 반도체층과 제2 유전체층 사이에 배치된다. 가능한 구현에서, 제2 유전체층의 물질은 강유전성 물질이고, 박막 트랜지스터는 반도체층과 제2 유전체층 사이 에 배치된 제3 유전체층을 더 포함한다. 게이트, 제2 유전체층 및 제3 유전체층은 복합 게이트 구조를 형성할 수 있다. 복합 게이트 구조를 이용함으로써 박막 트랜지스터는 네거티브 커패시턴스 트랜지스터의 성능을 구현 할 수 있으며, 네거티브 커패시턴스를 이용하여 박막 트랜지스터의 게이트 제어 능력을 향상시킬 수 있다. 박막 트랜지스터를 메모리에 사용하면 메모리의 성능을 향상시킬 수 있다. 가능한 구현에서, 박막 트랜지스터는 제2 유전체층과 제3 유전체층 사이에 배치된 제1 전도층을 더 포함한다. 게이트, 제2 유전체층, 제1 전도층 및 제3 유전체층을 포함하는 복합 게이트 구조는 박막 트랜지스터가 네거티 브 커패시턴스 트랜지스터의 성능을 구현할 수 있도록 하며, 박막 트랜지스터의 게이트 제어 능력은 네거티브 커패시턴스를 사용하여 향상될 수 있다. 박막 트랜지스터를 메모리에 사용 하면 메모리의 성능을 향상시킬 수 있다. 가능한 구현에서, 박막 트랜지스터는 제2 전극과 반도체층 사이에 배치된 제4 유전체층, 및/또는 제1 전극과 반 도체층 사이에 배치된 제5 유전체층을 더 포함한다. 제4 유전체층은 제2 전극과 반도체층 사이에 배치되어 반도 체층과의 접촉 영역에서 제2 전극의 확산 문제를 방지하고, 제2 전극과 반도체층 사이의 접촉의 페르미 레벨 피닝 문제를 감소시킨다. 제5 유전체층은 제1 전극과 반도체층 사이에 배치되어 반도체층과의 접촉 영역에서 제1 전극의 확산 문제를 방지하고, 제1 전극과 반도체층 사이의 접촉의 페르미 레벨 피닝 문제를 감소시킨다. 가능한 구현에서, 제4 유전체층 및 제5 유전체층 모두의 두께는 0.1nm 내지 2nm 범위이다. 이는 게이트에 전압 이 제공될 때 제2 전극과 제1 전극이 반도체층을 통해 도통될 수 있어 박막 트랜지스터의 성능에 영향을 미치지 않도록 할 수 있다. 가능한 구현에서, 박막 트랜지스터는 제1 전극과 제2 전극 사이에 배치된 변조 게이트 전극을 더 포함하고, 변 조 게이트 전극은 게이트 본체로부터 떨어져 있는 반도체층의 측면에 배치되고, 변조 게이트 전극은 제1 유전체 층에 의해 둘러싸여 있으므로, 변조 게이트 전극은 제1 전극, 제2 전극 및 반도체층과 이격된다. 변조 게이트 전극을 이용하여 박막 트랜지스터의 문턱 전압을 조절할 수 있다. 가능한 구현에서, 제1 전극은 드레인이고, 제2 전극은 소스이거나, 또는 제1 전극은 소스이고, 제2 전극은 드레 인이다. 제2 측면에 따르면, 메모리가 제공된다. 메모리는 기판 상에 배치된 저장 어레이의 적어도 하나의 층을 포함하 고, 저장 어레이의 각 층은 복수의 저장 셀, 기입 워드 라인, 기입 비트 라인, 판독 워드 라인 및 어레이에 분 포된 판독 비트 라인을 포함하고; 저장 셀은 적층된 제2 박막 트랜지스터 및 제1 박막 트랜지스터를 포함하며; 제2 박막 트랜지스터의 게이트는 기입 워드 라인에 전기적으로 연결되고, 제2 전극은 기입 비트 라인에 전기적 으로 연결되며; 제1 박막 트랜지스터의 제2 전극 및 제1 전극은 판독 워드 라인 및 판독 비트 라인에 각각 전기 적으로 연결된다. 제2 박막 트랜지스터 및 제1 박막 트랜지스터는 전술한 박막 트랜지스터이다. 제2 박막 트랜 지스터의 제1 전극은 제1 박막 트랜지스터의 게이트에 인접하고, 제2 박막 트랜지스터의 제1 전극은 제1 박막 트랜지스터의 게이트에 전기적으로 연결된다. 메모리 내의 제2 박막 트랜지스터 및 제1 박막 트랜지스터는 전술 한 박막 트랜지스터이고, 제2 박막 트랜지스터 및 제1 박막 트랜지스터는 전술한 실시예들과 동일한 기술적 효 과를 가지므로 상세한 설명은 여기서 다시 설명하지 않는다. 가능한 구현예에서, 저장 셀은 제1 박막 트랜지스터와 제2 박막 트랜지스터 사이에 배치된 연결 전극을 더 포함 하고, 제1 박막 트랜지스터의 게이트는 연결 전극을 이용하여 제2 박막 트랜지스터의 제1 전극에 전기적으로 연 결된다. 가능한 구현에서, 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀 내의 제2 박막 트 랜지스터의 게이트는 동일한 워드 기입 라인에 전기적으로 연결되고, 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀의 제2 박막 트랜지스터의 제2 전극은 동일한 기입 비트 라인에 전기적으로 연결되며, 제1 방향과 제2 방향은 교차한다. 저장 어레이의 각 층에서, 제1 방향을 따라 순차적으로 배열된 복 수의 저장 셀의 제2 박막 트랜지스터의 게이트는 동일한 기입 워드 라인에 전기적으로 연결되고, 제2 방향을 따 라 순차적으로 배열된 복수의 저장 셀의 제2 박막 트랜지스터의 제2 전극은 동일한 기입 비트 라인에 전기적으 로 연결된다. 따라서, 기입 동작 프로세스에서 복수의 기입 워드 라인에 행 단위로 제1 스위치 신호가 제공되어 제2 박막 트랜지스터의 복수 행이 행 단위로 턴 온된다. 현재 행의 기입 워드 라인에 제1 스위치 신호가 제공되 는 경우, 복수의 기입 비트 라인을 이용하여 논리 정보가 현재 행의 기입 워드 라인에 전기적으로 연결된 복수 의 저장 셀에 동시에 기입되어, 논리 정보가 행 단위로 저장 셀에 기록될 수 있고, 이로써 저장 어레이에서 복 수의 저장 셀의 빠른 기입이 구현된다. 가능한 구현에서, 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀 내의 제1 박막 트 랜지스터의 제2 전극은 동일한 판독 비트 라인에 전기적으로 연결되고, 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀 내의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 워드 라인에 전기적으 로 연결되거나; 제1 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀의 제1 박막 트랜지 스터의 제2 전극은 동일한 판독 워드 라인에 전기적으로 연결되고, 제2 방향을 따라 저장 어레이의 각 층에 순 차적으로 배열된 복수의 저장 셀 내의 제1 박막 트랜지스터의 제1 전극이 동일한 판독 비트 라인에 전기적으로 연결되거나; 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀의 제1 박막 트랜지스터 의 제2 전극은 동일한 판독 비트 라인에 전기적으로 연결되고, 제1 방향을 따라 저장 어레이의 각 층에 순차적 으로 배열된 복수의 저장 셀의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 워드 라인에 전기적으로 연결되 거나; 또는 제2 방향을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀의 제1 박막 트랜지스터 의 제2 전극은 동일한 판독 워드 라인에 전기적으로 연결되고, 제1 방향을 따라 저장 어레이의 각 층에 순차적 으로 배열된 복수의 저장 셀의 제1 박막 트랜지스터의 제1 전극은 동일한 판독 비트 라인에 전기적으로 연결되 며, 여기서 제1 방향은 제2 방향과 교차한다. 판독 동작 프로세스에서, 제3 레벨 신호는 행 단위로 복수의 판독워드 라인에 제공될 수 있다. 현재 행의 판독 워드 라인에 제3 레벨 신호가 제공되는 경우, 각 판독 비트 라인 상의 전류가 검출된다. 이와 같이 현재 로우의 판독 워드 라인과 전기적으로 연결된 복수의 저장 셀에 저장된 논리 정보를 동시에 판독할 수 있어, 저장 셀에 저장된 논리 정보가 행 단위로 판독될 수 있고, 이로써 저장 어 레이의 복수의 저장 셀을 신속하게 판독하도록 구현된다. 가능한 구현에서, 제1 방향 및 제2 방향은 직교한다. 가능한 구현에서, 제1 박막 트랜지스터는 제1 전극과 제2 전극 사이에 배치된 제1 변조 게이트 전극을 더 포함 하고, 제1 변조 게이트 전극은 게이트 본체로부터 떨어져 있는 반도체층의 측부에 배치되고, 제1변조 게이트 전 극은 제2 전극, 제1 전극 및 반도체층과 이격되도록 제1 박막 트랜지스터의 제1 유전체층으로 둘러싸여 있으며; 동일한 층에 위치하는 복수의 제1 박막 트랜지스터의 제1 변조 게이트 전극은 서로 전기적으로 연결되며; 및/또 는 제2 박막 트랜지스터는 제1 전극과 제2 전극 사이에 배치된 제2 변조 게이트 전극을 더 포함하고, 제2 변조 게이트 전극은 게이트 본체로부터 떨어져 있는 반도체층의 측부에 배치되고, 제2 변조 게이트 전극은 제2 전극, 제1 전극 및 반도체층과 이격되도록 제2 박막 트랜지스터의 제1 유전체층으로 둘러싸여 있으며; 동일한 층에 위 치하는 복수의 제2 박막 트랜지스터의 제2 변조 게이트 전극이 전기적으로 서로 연결된다. 제1 박막 트랜지스터 는 제1 변조 게이트 전극을 포함함으로써, 제1 변조 게이트 전극을 이용하여 제1 박막 트랜지스터의 문턱 전압 을 조절할 수 있다. 또한, 복수의 제1 박막 트랜지스터의 제1 변조 게이트 전극이 전기적으로 서로 연결되어 복 수의 제1 박막 트랜지스터의 공동 변조를 구현할 수 있다. 제2 박막 트랜지스터는 제2 변조 게이트 전극을 포함 하여 제2 변조 게이트 전극을 이용하여 제2 박막 트랜지스터의 문턱 전압을 조절할 수 있다. 또한, 복수의 제2 박막 트랜지스터의 제2 변조 게이트 전극이 전기적으로 서로 연결되어 복수의 제2 박막 트랜지스터의 공동 변조 를 구현할 수 있다. 이에 기초하여 메모리의 저장 성능을 보다 유연하게 조정할 수 있다. 가능한 구현에서, 메모리는 집적 회로를 더 포함하고, 저장 어레이는 집적 회로 상에 배치된다. 이 경우 메모리 는 온칩 메모리이다. 가능한 구현에서, 저장 셀은 집적 회로에 전기적으로 연결된다. 이와 같이 집적 회로를 이용하여 저장 셀을 제 어할 수 있다. 제3 측면에 따르면, 전자 장치가 제공된다. 전자 장치는 회로 보드와 회로 보드에 전기적으로 연결된 메모리를 포함하고, 메모리는 전술한 메모리이다. 전자 장치는 전술한 실시예들과 동일한 기술적 효과를 가지며, 세부사 항은 여기서 다시 설명되지 않는다. 제4 측면에 따르면, 박막 트랜지스터 제조 방법이 제공된다. 박막 트랜지스터 제조 방법은 먼저, 기판 상에 제1 전극, 제1 유전체층, 제2 전극 및 반도체층을 형성하는 단계 - 제1 전극, 제1 유전체층 및 제2 전극이 순차적으 로 적층되고, 제1 유전체층은 제1 전극을 제2 전극으로부터 분리시키며, 제1 유전체층의 측면에 반도체층이 형 성되고, 제1 전극 및 제2 전극은 모두 반도체층에 전기적으로 연결됨 - 와; 그 후 순차적으로 제2 유전체층 및 게이트를 형성하는 단계 - 게이트는 상부에 위치하는 게이트 베이스 및 게이트 베이스로부터 하부로 연장되는 게이트 본체를 포함하고, 제2 유전체층은 게이트를 반도체층, 제1 전극 및 제2 전극으로부터 분리함 - 를 포함 한다. 박막 트랜지스터 제조 방법은 전술한 실시예와 동일한 기술적 효과를 가지므로 세부사항은 여기서 다시 설명되지 않는다. 가능한 구현에서, 제1 전극이 드레인으로 형성되고, 제2 전극은 소스로 형성되거나, 또는 제1 전극이 소스로 형 성되고, 제2 전극은 드레인으로 형성된다. 가능한 구현에서, 기판 상에 제1 전극, 제1 유전체층, 제2 전극 및 반도체층을 형성하는 단계는, 먼저 기판 상 에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제2 전도성 박막을 순차적으로 형성하는 단계와; 그 후 제1 전 도성 박막, 제1 유전체 박막 및 제2 전도성 박막을 패터닝하여 순차적으로 적층된 제1 전극, 제1 유전체층 및 제2 전극을 형성하는 단계와; 제1 유전체층의 측면과 제2 전극의 측면 상에 반도체층을 형성하는 단계를 포함한 다. 가능한 구현예에서, 기판 상에 제1 전극, 제1 유전체층, 제2 전극 및 반도체층을 형성하는 단계는: 먼저, 기판 상에 순차적으로 적층된 제1 전도성 박막 및 제3 유전체 박막을 형성하는 단계와; 그 후 제3 유전체 박막 상에 변조 게이트 전극을 형성하는 단계와; 그 후 변조 게이트 전극을 둘러싸는 제4 유전체 박막을 형성하는 단계와; 그 후 제4 유전체 박막 상에 제2 전도성 박막을 형성하는 단계와; 다음으로 제1 전도성 박막을 패터닝하여 제1 전극을 형성하고, 제4 유전체 박막 및 제3 유전체 박막을 패터닝하여 제1 유전체층을 형성하고, 제2 전도성 박 막을 패터닝하여 제2 전극을 형성하는 단계와; 제1 유전체층의 측면과 제2 전극의 측면 상에 반도체층을 형성하는 단계를 포함한다. 변조 게이트 전극을 이용하여 박막 트랜지스터의 문턱 전압을 조절할 수 있다. 가능한 구현예에서, 기판 상에 제1 전극, 제1 유전체층, 제2 전극 및 반도체층을 형성하는 단계는: 먼저, 기판 상에 순차적으로 적층된 제1 전도성 박막 및 제1 유전체 박막을 형성하는 단계와; 그 후 제1 전도성 박막 및 제 1 유전체 박막을 패터닝하여 순차적으로 적층된 제1 전극 및 제1 유전체층을 패터닝하는 단계와; 그 후 제1 유 전체층의 측면 상에 반도체층을 형성하는 단계와; 그 후 제1 유전체층 상에 제2 전극을 형성하는 단계를 포함한 다. 가능한 구현에서, 제2 유전체층의 물질은 강유전성 물질이고; 반도체층이 형성된 후 및 제2 유전체층이 형성되 기 전에, 제조 방법은: 제3 유전체층을 형성하는 단계를 더 포함하고, 제3 유전체층은 제1 유전체층의 측면 상 에 형성된다. 제3 유전체층은 전술한 실시예들과 동일한 기술적 효과를 가지며, 세부 사항은 여기서 다시 설명 되지 않는다. 가능한 구현예에서, 제3 유전체층이 형성된 후 및 제2 유전체층이 형성되기 전에, 제조 방법은: 제1 전도층을 형성하는 단계를 더 포함하고, 제1 전도층은 제1 유전체층의 측면 상에 형성된다. 제1 전도층은 전술한 실시예 와 동일한 기술적 효과를 가지며, 세부 사항은 여기서 다시 설명되지 않는다. 가능한 구현예에서, 제1 전극이 형성된 후 반도체층이 형성되기 전에, 제조 방법은 제5 유전체층을 형성하는 단 계를 더 포함하고, 제5 유전체층은 제1 전극 및 반도체층과 각각 접촉한다. 이러한 방식으로, 반도체층과의 접 촉 영역에서 제1 전극의 확산 문제를 회피할 수 있고, 제1 전극과 반도체층 사이의 접촉의 페르미 레벨 피닝 문 제를 감소시킬 수 있다. 가능한 구현에서, 제2 전극이 형성된 후 반도체층이 형성되기 전; 또는 반도체층을 형성한 후 제2 전극을 형성 하기 전에, 제조 방법은 제4 유전체층을 형성하는 단계를 더 포함하고, 제4 유전체층은 제2 전극 및 반도체층과 각각 접촉한다. 이러한 방식으로, 반도체층과의 접촉 영역에서 제2 전극의 확산 문제를 회피할 수 있고, 제2 전 극과 반도체층 사이의 접촉의 페르미 레벨 피닝 문제를 감소시킬 수 있다. 제5 측면에 따르면, 메모리 제조 방법이 제공된다. 메모리 제조 방법은 기판 상에 저장 어레이의 적어도 하나의 층을 형성하는 단계를 포함한다. 저장 어레이의 임의의 층을 제조하는 방법은: 먼저, 기판 상에 병렬로 배열된 복수의 제1 신호 라인을 형성하는 단계와; 그 후 복수의 제1 신호 라인에 어레이 형태로 분포된 복수의 제1 박 막 트랜지스터 및 병렬로 배열된 복수의 제2 신호 라인을 형성하는 단계 - 제1 박막 트랜지스터는 이전의 박막 트랜지스터 제조 방법을 이용하여 제조되고, 제1 박막 트랜지스터의 제1 전극은 제1 신호 라인에 전기적으로 연 결되며, 제1 박막 트랜지스터의 제2 전극은 제2 신호 라인에 전기적으로 연결되고, 제1 신호 라인은 판독 비트 라인 및 판독 워드 라인 중 하나이고, 제2 신호 라인은 판독 비트 라인 및 판독 워드 라인 중 다른 하나임 - 와; 다음으로 제1 박막 트랜지스터 상에 어레이 형태로 분포된 복수의 제2 박막 트랜지스터 및 병렬로 배열된 복수의 기입 비트 라인을 형성하는 단계 - 제2 박막 트랜지스터의 제2 전극은 기입 비트 라인에 전기적으로 연 결되고, 제2 박막 트랜지스터는 전술한 박막 트랜지스터 제조 방법을 이용하여 제조되며, 하나의 제2 박막 트랜 지스터는 하나의 제1 박막 트랜지스터에 대응하고, 제2 박막 트랜지스터의 제1 전극은 대응하는 제1 박막 트랜 지스터의 게이트에 연결됨 - 와; 다음으로 제2 박막 트랜지스터 상에 병렬로 배열된 복수의 기입 워드 라인을 형성하는 단계 - 제2 박막 트랜지스터의 게이트는 기입 워드 라인에 전기적으로 연결됨 - 를 포함한다. 메모리 내 제1 박막 트랜지스터 및 제2 박막 트랜지스터 모두 전술한 박막 트랜지스터 제조 방법을 이용하여 제조하므 로, 제조된 메모리 내 제1 박막 트랜지스터 및 제2 박막 트랜지스터의 크기는 상대적으로 작아져, 영역 활용도 가 향상된다. 가능한 구현에서, 복수의 제1 신호 라인 상에 어레이로 분포된 복수의 제1 박막 트랜지스터 및 병렬로 배열된 복수의 제2 신호 라인을 형성하는 단계 후에, 제1 박막 트랜지스터 상에 어레이로 분포된 복수의 제2 박막 트랜 지스터 및 병렬로 배열된 복수의 기입 비트 라인을 형성하는 단계 전에, 저장 어레이의 임의의 층의 제조 방법 은, 어레이 형태로 분포된 복수의 연결 전극을 형성하는 단계를 더 포함하고, 제1 박막 트랜지스터의 게이트는 연결 전극을 이용하여 대응하는 제2 박막 트랜지스터의 제1 전극과 전기적으로 연결된다."}
{"patent_id": "10-2023-7026616", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "다음은 본 출원의 실시예에서 첨부된 도면을 참조하여 본 출원의 실시예의 기술 솔루션을 설명한다. 기술된 실 시예들은 본 출원의 실시예들의 전부가 아니라 일부에 불과하다는 것이 명백하다. 다음의 \"제1\", \"제2\" 등의 용어는 단지 설명을 용이하게 하기 위한 것일 뿐, 상대적 중요성의 표시 또는 암시, 또는 표시된 기술적 특징의 양에 대한 암시적인 표시로 이해되어서는 안 된다. 따라서, \"제1\", \"제2\" 등에 의해 제한되는 특징은 명시적 또는 묵시적으로 특징 중 하나 이상을 포함할 수 있다. 본 출원의 설명에 있어서, \"복 수\"는 달리 기재하지 않는 한 2개 이상을 의미한다. 본 출원의 일 실시예에서, 달리 명확하게 지정되고 제한되지 않는 한, \"연결(connection)\"이라는 용어는 넓은 의미로 이해되어야 한다. 예를 들어, \"연결\"은 고정 연결, 분리형 연결 또는 일체형 연결일 수 있거나, 또는 직 접 연결일 수도 있고 중간 매개체를 통한 간접 연결일 수도 있다. 또한, \"전기적 연결\"이라는 용어는 직접적인 전기적 연결일 수도 있고, 중간 매개체를 통한 간접적인 전기적 연결일 수도 있다. 또한, \"결합(coupling)\"이라 는 용어는 둘 이상의 구성요소가 직접적인 물리적 접촉 또는 전기적 접촉을 하는 것을 의미하거나, 둘 이상의 구성요소가 서로 직접 접촉하지 않고 전기적으로 연결되거나 중간 매개체를 통해 서로 상호 작용하는 것을 나타 낼 수 있다. 본 출원의 일 실시예에서, 단어 \"예\" 또는 \"예를 들어\" 등은 예, 예시 또는 설명을 제공하는 것을 나타내는 데 사용된다. 본 출원의 일 실시예에서 \"예\" 또는 \"예를 들어\"로 기술된 임의의 실시예 또는 설계 솔루션은 다른 실시예 또는 설계 솔루션보다 더 바람직하거나 더 많은 이점을 갖는 것으로 설명되어서는 안 된다. 정확히는, \"예\", \"예를 들어\" 등의 단어를 사용하는 것은 특정한 방식으로 상대적인 개념을 나타내기 위한 것이다. 본 출원의 일 실시예에서, \"및/또는\"이라는 용어는 연관된 객체 사이의 연관 관계를 설명하고 세 가지 관계가 존재함을 나타낼 수 있다. 예를 들어, A 및/또는 B는 다음과 같은 경우를 나타낼 수 있다: A만 존재하는 경우, A와 B가 모두 존재하는 경우, B만 존재하는 경우, 여기서 A 및 B는 단수 또는 복수일 수 있음. 문자 \"/\"는 일반 적으로 연관된 객체 간의 \"또는\" 관계를 나타낸다. 본 출원의 일 실시예에서, 첨부된 도면에 대한 설명은 첨부된 도면에 도시된 방향에 기초한 설명이다. 첨부된 도면에 표시된 방향이 변경되면 해당 설명도 그에 따라 변경된다. 집적 회로 기술의 지속적인 발전에 따라, 컴퓨터나 휴대폰과 같은 전자 제품에서 단위 면적당 칩에 배치되는 트 랜지스터의 양이 지속적으로 증가하여, 전자 제품의 성능이 지속적으로 최적화되고 있다. 한편으로는 단위 시간 에 칩의 프로세서가 처리할 수 있는 데이터의 양이 지속적으로 증가하고 있고, 다른 한편으로는 메모리 온 칩의 저장 밀도도 지속적으로 증가하여 정보화 시대의 데이터 처리에 대한 사람들의 요구 사항을 충족시킨다. 그러나 프로세서의 논리 유닛과 메모리의 저장 셀은 구조와 기술이 다르기 때문에 프로세서와 메모리의 성능 향상 정도 가 다르다. 구체적으로, 메모리의 저장 밀도와 판독/기입 속도는 프로세서의 동작 속도를 따라가지 못하며, 결 국 전자 제품의 전반적인 성능 향상을 제한하는 \"저장 벽(storage wall)\"이 나타난다.전술한 문제를 해결하기 위해 다양한 유형의 메모리가 등장한다. 다양한 종류의 메모리에서 게인 셀(gain cell) 메모리가 널리 사용되고 있으며, 게인 셀 메모리의 주요 타겟 응용 시나리오는 고속 및 고밀도 메모리이다. 2T0C 구조의 게인 셀 메모리는 나노초 수준의 판독/기입 속도와 밀리초 수준의 저장 시간을 구현할 수 있다. 저 장 시간은 메모리에 저장된 정보를 유지하는 시간, 즉 정보가 기록된 시점부터 정보가 올바르게 읽혀진 시점까 지의 시간을 의미한다. 그러나, 2T0C 구조의 게인 셀 메모리는 저장 시간이 상대적으로 짧아 실제 적용 시 지속 적으로 리프레시 되어야 한다. 이로 인해 상대적으로 큰 동적 전력 소비가 발생한다. 전술한 설명을 바탕으로 2T0C 구조의 메모리의 유지 지속 시간(keeping duration)을 개선하고 2T0C 구조의 게인 셀 메모리의 전력 소모가 상대적으로 큰 문제를 해결하기 위해, 현재 2T0C 구조의 게인 셀 메모리는 TFT를 기반 으로 제조될 것이다. 한편으로는 TFT의 초저 누설 전류의 장점을 이용하여 2T0C 구조의 메모리 유지 시간을 크 게 늘리고 동적 전력 소모를 줄일 수 있으며, 한편, TFT 제조 프로세스의 낮은 온도의 장점을 이용하여 3차원 (three-dimensional, 3D) 메모리 집적을 구현하고 저장 밀도를 향상시킬 수 있다. 도 2a를 참조하면, 도 2a는 2T0C 구조의 메모리에서 저장 셀 구조의 개략도이다. 저장 셀은 제1 박막 트랜지스 터(Tr0) 및 제2 박막 트랜지스터(Tr1)를 포함한다. 제2 박막 트랜지스터(Tr1)의 게이트는 기입 워드 라인(WWL) 에 전기적으로 연결되고, 제2 박막 트랜지스터(Tr1)의 소스는 기입 비트 라인(WBL)에 전기적으로 연결되며, 제2 박막 트랜지스터(Tr1)의 드레인은 제1 박막 트랜지스터(Tr0)의 게이트에전기적으로 연결되고, 제1 박막 트랜지 스터(Tr0)의 소스는 판독 워드 라인(RWL)에 전기적으로 연결되고, 제1 박막 트랜지스터(Tr0)의 드레인은 판독 비트 라인(RBL)에 전기적으로 연결된다. 도 2b 및 도 2c는 2T0C 구조의 TFT 기반 메모리의 저장 셀에서 각각 제1 박막 트랜지스터(Tr0) 및 제2 박막 트 랜지스터(Tr1)의 구조를 개략적으로 도시한 도면이다. 도 2b 및 도 2c를 참조하면, 제1 박막 트랜지스터(Tr0) 및 제2 박막 트랜지스터(Tr1)는 모두 기판 상에 배치된 반도체층, 반도체층 상에 배치되고 반도 체층과 접하는 소스 및 드레인, 반도체층 상에 배치된 게이트 절연층, 및 게이트 절 연층 상에 배치된 게이트를 포함한다. 또한, 도 2b 및 도 2c의 층간 절연층은 서로 다른 전도성 필름 층을 이격하도록 구성되며, 신호 라인은 비아를 이용하여 해당 전극에 전기적으로 연결된다. 예를 들어, 판독 워드 라인(RWL)은 비아를 통해 제1 박막 트랜지스터(Tr0)의 소스에 전기적으로 연결된다. 그러나, 도 2b 및 도 2c에 도시된 제1 박막 트랜지스터(Tr0) 및 제2 박막 트랜지스터(Tr1)의 반도체층이 모두 게이트에 평행한 평면을 따라 퍼져있어, 소스와 드레인은 같은 층에 배치된다. 이와 같이, 제1 박막 트랜지스터(Tr0) 및 제2 박막 트랜지스터(Tr1)의 크기는 상대적으로 크고, 제1 박막 트랜지스터(Tr0) 및 제2 박막 트랜지스터(Tr1)의 면적 활용도는 낮다. 또한, 소스와 드레인이 같은 층에 위치하므로 소스 전극과 전기적으로 연결된 신호 라인과 드레인 전극과 전기적으로 연결된 신호 라인에서 단락 회로가 쉽게 발생하여 라우팅을 위해 도통되지 않으며, 프로세스 난이도를 높인다. 전술한 문제를 해결하기 위해, 본 출원의 실시예는 메모리를 제공한다. 메모리는 전자 장치에 사용될 수 있다. 전자 장치는 휴대폰, 태블릿 컴퓨터, 데스크톱 컴퓨터, 랩톱 컴퓨터, 핸드헬드 컴퓨터, 노트북 컴퓨터, 울트라 모바일 개인용 컴퓨터(ultra-mobile personal computer, UMPC), 넷북, 셀룰러 폰, PDA(personal digital assistant), 증강 현실(augmented reality, AR) 장치, 가상 현실(virtual reality, VR) 장치, 인공지능 (artificial intelligence, AI) 장치, 웨어러블 장치, 차량 내 장치, 스마트 그루브 장치 및/또는 스마트 시티 장치 등이 될 수 있으며, 특정 유형의 전자 장치는 본 출원의 일 실시예에서 특별히 제한되지 않는다. 도 3은 전자 장치의 구조의 개략도이다. 전자 장치는 프로세서, 외부 메모리 인터페이스, 내부 메모리, 범용 직렬 버스(universal serial bus, USB) 인터페이스, 충전 관리 모듈, 전력 관리 모듈, 배터리, 안테나, 안테나, 이동 통신 모듈, 무선 통신 모듈, 오디오 모듈 , 센서 모듈, 버튼, 모터, 인디케이터, 카메라, 표시 화면, 및 가입자 식 별 모듈(subscriber identity module, SIM) 카드 인터페이스를 포함할 수 있다. 본 출원의 이 실시예에 도시된 구조는 전자 장치에 대한 특정한 제한을 구성하지 않는다는 것이 이해될 수 있다. 본 출원의 일부 다른 실시예에서, 전자 장치는 도면에 도시된 것보다 더 많거나 더 적은 구성요소를 포함할 수 있거나 또는 일부 구성 요소가 결합되거나 일부 구성 요소가 분할되거나 다른 구성 요소 전개가 사용 될 수 있다. 도면에 표시된 구성 요소는 하드웨어, 소프트웨어 또는 소프트웨어와 하드웨어의 조합으로 구현될 수 있다. 프로세서는 하나 이상의 처리 유닛을 포함할 수 있다. 예를 들어, 프로세서는 애플리케이션 프로세서 (application processor, AP), 모뎀 프로세서, 그래픽 처리 장치(graphics processing unit, GPU), 이미지 신 호 프로세서(image signal processor, ISP), 컨트롤러, 비디오 코덱, 디지털 신호 프로세서(digital signal processor, DSP), 기저대역 프로세서 및/또는 신경망 처리 유닛(neural-network processing unit, NPU)을 포함 할 수 있다. 서로 다른 처리 장치는 독립적인 구성 요소이거나 하나 이상의 프로세서에 통합될 수 있다. 제어기는 명령어 판독 및 명령어 실행의 제어를 완료하기 위해 명령어 연산 코드 및 시간 시퀀스 신호에 기초하 여 연산 제어 신호를 생성할 수 있다. 메모리는 프로세서에 더 배치될 수 있으며, 명령어 및 데이터를 저장하도록 구성된다. 일부 실시예에서, 프로세서의 메모리는 캐시 메모리이다. 메모리는 프로세서에 의해 방금 사용되었거나 주기적으로 사 용된 명령어 또는 데이터를 저장할 수 있다. 프로세서가 명령어 또는 데이터를 다시 사용할 필요가 있는 경우, 프로세서는 메모리로부터 명령어 또는 데이터를 직접 호출할 수 있다. 이는 반복적인 액세스를 방지하고 프로세서의 대기 시간을 줄여 시스템 효율성을 향상시킨다. 일부 실시예에서, 프로세서는 하나 이상의 인터페이스를 포함할 수 있다. 인터페이스는 인터 집적 회로 (inter-integrated circuit, I2C) 인터페이스, 인터 집적 회로 사운드(inter-integrated circuit sound, I2S) 인터페이스, 펄스 코드 변조(pulse code modulation, PCM) 인터페이스, 범용 비동기 수신기/송신기(universal asynchronous receiver/transmitter, UART) 인터페이스, 모바일 산업 프로세서 인터페이스(mobile industry processor interface, MIPI), 범용 입/출력(general-purpose input/output, GPIO) 인터페이스, 가입자 식별 모 듈(subscriber identity module, SIM) 인터페이스 및/또는 범용 직렬 버스(universal serial bus, USB) 인터페 이스를 포함할 수 있다. I2C 인터페이스는 양방향 동기화 직렬 버스이며, 직렬 데이터 라인(serial data line, SDA) 및 직렬 클록 라인 (serial clock line, SCL)을 포함한다. I2S 인터페이스는 오디오 통신을 수행하도록 구성될 수 있다. PCM 인터페이스는 또한 오디오 통신을 수행하고 아날로그 신호를 샘플링, 양자화 및 코딩하도록 구성될 수 있다. UART 인터페이스는 범용 직렬 데이터 버스이며 비동기 통신을 수행하도록 구성된다. 버스는 양방향 통신 버스일 수 있다. UART 인터페이스는 직렬 통신과 병렬 통신 간에 전송될 데이터를 변환한다. MIPI 인터페이스는 프로세서를 디스플레이 스크린 또는 카메라와 같은 주변 컴포넌트에 연결하 도록 구성될 수 있다. MIPI 인터페이스는 카메라 직렬 인터페이스(camera serial interface, CSI), 디스플레이 직렬 인터페이스(display serial interface, DSI) 등을 포함한다. GPIO 인터페이스는 소프트웨어에 의해 구성될 수 있다. GPIO 인터페이스는 제어 신호 또는 데이터 신호로 구성 될 수 있다. GPIO 인터페이스는 I2C 인터페이스, I2S 인터페이스, UART 인터페이스 또는 MIPI 인터페이스로 대 안적으로 구성될 수 있다. USB 인터페이스는 USB 표준 사양을 따르는 인터페이스로서, 구체적으로 Mini USB 인터페이스, Micro USB 인터페이스 또는 USB Type-C 인터페이스일 수 있다. USB 인터페이스는 충전기와 연결하여 전자 장치 를 충전하거나, 전자 장치와 주변 장치 사이에 데이터를 전송하거나, 헤드셋을 이용하여 오디오를 재생하 도록 헤드셋과 연결하도록 구성될 수 있다. 본 발명의 이 실시예에 도시된 모듈들 간의 인터페이스 연결 관계는 단지 설명을 위한 예일 뿐이며, 전자 장치 의 구조에 대한 제한을 구성하지 않는 것으로 이해될 수 있다. 본 출원의 실시예에서, 전자 장치는 전술한 실시예와 다른 인터페이스 연결 방식을 대안적으로 사용하거나, 복수의 인터페이스 연결 방식을 조합하 여 사용할 수 있다. 충전 관리 모듈은 충전기로부터 충전 입력을 수신하도록 구성된다. 충전기는 무선 충전기일 수도 있고 유 선 충전기일 수도 있다. 전력 관리 모듈은 배터리, 충전 관리 모듈 및 프로세서에 연결하도록 구성된다. 전력 관리 모듈은 배터리 및/또는 충전 관리 모듈로부터 입력을 수신하고, 프로세서, 내부 메모리 , 디스플레이 화면, 카메라 및 무선 통신 모듈에 전원을 공급한다. 전력 관리 모듈은 또한, 배터리 용량, 배터리 사이클 카운트 및 배터리 건전성 상태(누전 또는 임피던스)와 같은 파라미터를 모니 터링하도록 구성될 수 있다. 일부 다른 실시예에서, 전력 관리 모듈은 대안적으로 프로세서에 배치될 수 있다. 일부 다른 실시예에서, 전력 관리 모듈과 충전 관리 모듈은 대안적으로 동일한 구성요소에배치될 수 있다. 전자 장치의 무선 통신 기능은 안테나, 안테나, 이동통신 모듈 , 무선 통신 모듈, 모뎀 프로세서 및 베이스밴드 프로세서를 이용하여 구현될 수 있다. 안테나와 안테나는 전자기파 신호를 송수신하도록 구성된다. 전자 장치의 각각의 안테나는 하나 이 상의 통신 주파수 대역을 커버하도록 구성될 수 있다. 안테나 활용을 개선하기 위해 서로 다른 안테나를 추가로 다중화할 수 있다. 예를 들어, 안테나는 무선 근거리 통신망의 다이버시티 안테나로 다중화될 수 있다. 일부 다른 실시예에서, 안테나는 튜닝 스위치와 조합하여 사용될 수 있다. 이동통신 모듈은 전자 장치에 적용되고 2G/3G/4G/5G를 포함하는 무선 통신 솔루션을 제공할 수 있다. 이동통신 모듈은 적어도 하나의 필터, 스위치, 전력 증폭기 및 저잡음 증폭기(low noise amplifier, LNA) 를 포함할 수 있다. 이동통신 모듈은 안테나를 통해 전자파를 수신하고, 수신된 전자파에 대해 필터링 또는 증폭과 같은 처리를 수행하며, 복조를 위해 모뎀 프로세서로 전자파를 송신할 수 있다. 이동통신 모듈 은 모뎀 프로세서에서 변조된 신호를 더 증폭하여 안테나를 통해 방사되는 전자파로 변환될 수 있다. 모뎀 프로세서는 변조기와 복조기를 포함할 수 있다. 변조기는 송신될 저주파 기저대역 신호를 중고주파 신호로 변조하도록 구성된다. 복조기는 수신된 전자파 신호를 저주파 기저대역 신호로 복조하도록 구성된다. 그 후, 복 조기는 복조를 통해 얻은 저주파 기저대역 신호의 처리를 위해 기저대역 프로세서로 전송한다. 저주파 기저대역 신호는 기저대역 프로세서에서 처리된 후 응용 프로세서로 전송된다. 응용 프로세서는 오디오 장치(확성기, 수 화기에 한정되지 않음)를 이용하여 음향 신호를 출력하거나, 디스플레이 화면을 이용하여 이미지 또는 비 디오를 표시한다. 무선 통신 모듈은 전자 장치에 적용되며, 무선 근거리 통신망(wireless local area network, WLAN) (예: 무선 충실도(wireless fidelity, Wi-Fi) 네트워크), 블루투스(Bluetooth, BT), 글로벌 내비게이션 위성 시스템(global navigation satellite system, GNSS), 주파수 변조(frequency modulation, FM), 근거리 통신 (near field communication, NFC) 기술, 또는 적외선(infrared, IR) 기술을 포함하는 무선 통신 솔루션을 제공 할 수 있다. 무선 통신 모듈은 적어도 하나의 통신 프로세서 모듈을 집적하는 하나 이상의 구성요소일 수 있다. 무선 통신 모듈은 안테나를 통해 전자파를 수신하고, 전자파 신호를 주파수 변조 및 필터링 처리 하여 처리된 신호를 프로세서로 보낸다. 프로세서로부터 송신될 신호를 더 수신하고, 신호에 대해 주 파수 변조 및 증폭을 수행하며, 신호를 안테나를 통해 방사하기 위해 전자파로 변환한다. 일부 실시예에서, 전자 장치의 안테나는 이동통신 모듈과 전기적으로 연결되고, 안테나는 무선 통신 모듈과 전기적으로 연결되어, 전자 장치가 무선 통신 기술을 이용하여 네트워크 및 다른 장치와 통신할 수 있다. 무선 통신 기술은 이동 통신을 위한 글로벌 시스템(global system for mobile communications, GSM), 일반 패킷 무선 서비스(general packet radio service, GPRS), 코드 분할 다중 접속 (code division multiple access, CDMA) 등을 포함할 수 있다. 전자 장치는 GPU, 디스플레이 스크린 및 애플리케이션 프로세서를 통해 디스플레이 기능을 구현할 수 있다. GPU는 이미지 처리를 위한 마이크로프로세서로서 디스플레이 스크린 및 애플리케이션 프로세서와 연 결된다. GPU는 수학 및 기하학적 계산을 수행하고 이미지를 렌더링하도록 구성된다. 프로세서는 디스플레 이 정보를 생성 또는 변경하기 위한 프로그램 명령어를 실행하는 하나 이상의 GPU를 포함할 수 있다. 디스플레이 스크린은 이미지 또는 비디오를 표시하도록 구성된다. 일부 실시예에서, 전자 장치는 하 나 또는 N개의 디스플레이 스크린을 포함할 수 있으며, 여기서 N은 1보다 큰 양의 정수이다. 전자 장치는 ISP, 카메라, 비디오 코덱, GPU, 디스플레이 스크린 및 애플리케이션 프로세서를 통해 촬영 기능을 구현할 수 있다. ISP는 카메라에 의해 피드백된 데이터를 처리하도록 구성된다. 카메라는 정적 이미지 또는 비디오를 캡처하도록 구성된다. 일부 실시예에서, 전자 장치는 하나 또는 N개의 카메라를 포함할 수 있으며, 여기서 N은 1보다 큰 양의 정수이다. 외부 메모리 인터페이스는 전자 장치의 저장 용량을 확장하기 위해 외부 저장 카드, 예를 들어 Micro SD 카드와 연결하도록 구성될 수 있다. 외부 저장 카드는 데이터 저장 기능을 구현하기 위한 외부 메모리 인터 페이스를 통해 프로세서와 통신한다. 예를 들어, 음악 및 비디오와 같은 파일은 외부 저장 카드에 저장된다. 내부 메모리는 컴퓨터 실행 가능한 프로그램 코드를 저장하도록 구성될 수 있다. 실행 가능한 프로그램 코 드는 명령어를 포함한다. 내부 메모리는 프로그램 저장 영역 및 데이터 저장 영역을 포함할 수 있다. 프로 그램 저장 영역은 적어도 하나의 기능(예: 사운드 재생 기능 또는 이미지 디스플레이 기능)에 필요한 운영체제 및 본 출원을 저장할 수 있다. 데이터 저장 영역은 전자 장치 사용 중에 생성된 데이터(오디오 데이터, 주 소록 등)를 저장할 수 있다. 또한, 내부 메모리는 고속 랜덤 액세스 메모리를 포함하거나, 비휘발성 메모 리(예를 들어, 적어도 하나의 자기 디스크 저장 장치, 플래시 메모리 장치 또는 범용 플래시 스토리지 (universal flash storage, UFS))를 포함할 수 있다. 프로세서는 내부 메모리에 저장된 명령어 및/ 또는 프로세서에 배치된 메모리에 저장된 명령어를 실행하여 전자 장치의 각종 기능 어플리케이션 및 데이 터 처리를 수행할 수 있다. 전자 장치는 오디오 모듈 및 어플리케이션 프로세서를 이용하여 예를 들면, 음악 재생 및 녹음과 같 은 오디오 기능을 구현할 수 있다. 오디오 모듈은 디지털 오디오 정보를 아날로그 오디오 신호로 변환하여 출력하도록 구성되고, 아날로그 오 디오 입력을 디지털 오디오 신호로 변환하도록 구성된다. 오디오 모듈은 오디오 신호를 코딩 및 디코딩하 도록 더 구성될 수 있다. 버튼은 전원 버튼, 음량 버튼 등을 포함한다. 버튼은 기계식 버튼일 수도 있고, 터치 버튼일 수도 있 다. 전자 장치는 버튼 입력을 수신하고, 전자 장치의 사용자 설정 및 기능 제어와 관련된 버튼 신호 입력을 생성할 수 있다. 모터는 진동 프롬프트를 생성할 수 있다. 모터는 착신 진동 프롬프트 및 터치 진동 피드백을 제공하 도록 구성될 수 있다. 인디케이터는 인디케이터 라이트일 수 있으며, 충전 상태 및 전원 변화를 나타내도록 구성될 수 있고, 메 시지, 부재중 전화 및 알림을 나타내도록 구성될 수 있다. SIM 카드 인터페이스는 SIM 카드에 접속하도록 구성된다. SIM 카드는 SIM 카드 인터페이스에 삽입되 거나 SIM 카드 인터페이스에서 제거되어 전자 장치와의 접촉 또는 분리를 구현할 수 있다. 전자 장치 는 하나 또는 N개의 SIM 카드 인터페이스를 지원할 수 있으며, 여기서 N은 1보다 큰 양의 정수이다. 이를 기반으로 전자 장치는 회로 보드, 예를 들어 인쇄 회로 보드(printed circuit board, PCB)를 더 포 함할 수 있다. 프로세서 및 내부 메모리는 회로 보드 상에 배치될 수 있으며, 프로세서 및 내부 메모리는 회로 보드에 전기적으로 연결된다. 본 출원의 이 실시예에서 제공되는 메모리는 전자 장치에서 내부 메모리로 사용되거나, 전자 장치 의 프로세서에서 메모리로 사용될 수 있다. 본 출원의 이 실시예에서 제공되는 메모리는 오프칩 메모리일 수 있거나, 온칩 메모리(임베디드 메모리라고도 함)일 수 있다. 또한, 본 출원의 이 실시예에서 제공되는 메모리는 백 엔드 오브 라인(back end of line, BEOL) 프로세스를 기 반으로 제조된 메모리일 수 있다. 도 4를 참조하면, 메모리는 기판 상에 배치된 저장 어레이의 적어도 하나의 층을 포함한다. 도 4는 메모리가 2층의 저장 어레이를 포함하는 예를 사용한 개략도이다. 도 4에 도시된 바와 같이, 메 모리가 복수의 층의 저장 어레이를 포함하는 경우, 저장 어레이는 수직 방향을 따라 순차적으로 적층될 수 있다. 또한, 메모리가 복수의 저장 어레이 층을 포함하는 경우, 메모리는 3차원 통합 메모리라고도 지 칭될 수 있다. 또한, 저장 어레이의 층의 수량은 필요에 따라 적층될 수 있다. 적층형 저장 어레이의 층의 수량이 많을수록 메모리의 스토리지 밀도가 높아진다. 일부 실시예에서, 메모리가 저장 어레이의 복수의 층을 포함하는 경우에, 도 4를 참조하면, 메모리 는 저장 어레이의 2개의 인접한 층 사이에 배치된 제6 유전체층을 더 포함하고, 저장 어레이의 2개의 인접한 층은 제6 유전체층을 이용하여 분리된다. 제6 유전체층의 물질은 SiO2(silicon dioxide), Al2O3(aluminum oxide), HfO2(hafnium dioxide), ZrO2(zirconium oxide), TiO2(titanium dioxide), Y2O3(yttrium trioxide), 및 Si3N4(silicon nitride)와 같은 절연 물질 중 하나 이상일 수 있다. 제6 유전체층은 단층 구조일 수도 있고, 다층 적층 구조일 수도 있다. 또한, 단층 구조의 물질 및 다층 적 층 구조의 각 층의 물질은 SiO2, Al2O3, HfO2, ZrO2, TiO2, Y2O3, Si3N4 중 하나 이상일 수 있다. 도 5 및 도 6a를 참조하면, 저장 어레이의 각 층은 어레이에 분포된 복수의 저장 셀(201A), 기입 워드 라 인 WWL(write word line), 기입 비트 라인 WBL(write bit line), 판독 워드 라인 RWL(read word line) 및 판독 비트 라인(RBL)(read bit line)을 포함한다. 도 6a, 도 6b, 도 6c, 도 6d 및 도 6e를 참조하면, 저장 셀(201A)은 적층된 제1 박막 트랜지스터(Tr0) 및 제2 박막 트랜지스터(Tr1)를 포함한다. 제1 박막 트랜지스터(Tr0)는 게이트(106a)를 포함하고, 게이트(106a)는 상부에 위치하는 게이트 베이스(1061a) 및 게이트 베이스(1061a)에서 하부로 연장되는 게이트 본체(1062a)를 포함한다. 제1 박막 트랜지스터(Tr0)는 제 1 전극(109a), 제2 전극(108a), 제1 유전체층(113a), 제2 유전체층(112a) 및 반도체층(102a)을 더 포함한다. 제1 전극(109a)은 하부에 위치하고, 제2 전극(108a)은 제1 전극(109a)과 게이트 베이스(1061a) 사이에 위치한다. 제1 유전체층(113a)은 제2 전극(108a)과 제1 전극(109a) 사이에 배치되고, 제1 유전체층(113a)은 제1 전극(109a)을 제2 전극(108a)으로부터 분리하도록 구성된다. 반도체층(102a)은 게이트 본체(1062a)의 측면을 따 라 배치되고, 제2 유전체층(112a)은 반도체층(102a)과 게이트(106a)를 분리한다. 제1 전극(109a) 및 제2 전극 (108a)은 각각 반도체층(102a)에 전기적으로 연결된다. 도 6a, 도 6b, 도 6c 및 도 6d에 도시된 바와 같이, 제2 유전체층(112a)은 게이트 베이스(1061a)의 표면 및 게 이트 본체(1062a)의 표면을 덮는다. 또한, 제2 유전체층(112a)은 제1 전극(109a) 상에서 게이트 본체(1062a)의 외측부를 둘러싸고, 반도체층(102a)은 제2 유전체층(112a)의 외측부를 둘러싸며, 제2 전극(108a)은 반도체층 (102a)의 외측부에 배치되고, 반도체층(102a)에 전기적으로 연결된다. 제2 전극(108a)은 제1 전극(109a) 상에 위치하며 제1 유전체층(113a)에 의해 분리되고, 제1 전극(109a)은 반도체층(102a)과 전기적으로 연결된다. 제2 박막 트랜지스터(Tr1)는 게이트(106b)를 포함하고, 게이트(106b)는 상부에 위치하는 게이트 베이스(1061b) 및 게이트 베이스(1061b)로부터 하부로 연장되는 게이트 본체(1062b)를 포함한다. 제2 박막 트랜지스터(Tr1)는 제1 전극(109b), 제2 전극(108b), 제1 유전체층(113b), 제2 유전체층(112b) 및 반도체층(102b)을 더 포함한다. 제1 전극(109b)은 하부에 위치하고, 제2 전극(108b)은 제1 전극(109a)과 게이트 베이스(1061a) 사이에 위치한다. 제1 유전체층(113b)은 제2 전극(108b)과 제1 전극(109b) 사이에 배치되고, 제1 유전체층(113b)은 제1 전극(109b)을 제2 전극(108b)으로부터 분리하도록 구성된다. 제2 유전체층(112b)은 게이트 베이스(1061b)의 표 면 및 게이트 본체(1062b)의 표면을 덮는다. 반도체층(102b)은 게이트 본체(1062b)의 측면을 따라 배치되고, 제 2 유전체층(112b)은 반도체층(102b)과 게이트(106b)를 분리한다. 제1 전극(109b) 및 제2 전극(108b)은 각각 반 도체층(102b)에 전기적으로 연결된다. 도 6a, 도 6b, 도 6c 및 도 6d에 도시된 바와 같이, 제2 유전체층(112b)은 제1 전극(109b) 상에서 게이트 본체 (1062b)의 외측부를 둘러싸고, 반도체층(102b)은 제2 유전체층(112b)의 외측부를 둘러싸며, 제2 전극(108b)은 반도체 외측부에 배치되고, 반도체층(102b)에 전기적으로 연결된다. 제2 전극(108b)은 제1 전극(109b) 상에 위 치하며 제1 유전체층(113b)에 의해 분리되고, 제1 전극(109b)은 반도체층(102b)과 전기적으로 연결된다. 제2 박막 트랜지스터(Tr1)의 게이트(106b, gate, G)는 기입 워드 라인(WWL)에 전기적으로 연결되고, 제2 전극 (108b)은 기입 비트 라인(WBL)에 전기적으로 연결된다. 제1 박막 트랜지스터(Tr0)의 제1 전극(109a) 및 제2 전 극(108a)은 각각 판독 워드 라인(RWL) 및 판독 비트 라인(RBL)에 전기적으로 연결된다. 제2 박막 트랜지스터 (Tr1)의 제1 전극(109b)은 제1 박막 트랜지스터(Tr0)의 게이트(106a)에 근접하고, 제2 박막 트랜지스터(Tr1)의 제1 전극(109b)은 제1 박막 트랜지스터(Tr0)의 게이트(106a)에 전기적으로 연결된다. 도 6b는 도 6a의 제1 방향(X)에 따른 개략적인 단면도이고; 도 6c는 도 6a의 제2 방향(Y)에 따른 개략적인 단면 도이며; 도 6d는 도 6b 또는 도 6c의 AA 방향을 따른 개략 단면도이고; 도 6e는 도 6b 또는 도 6c의 AA 방향을 따른 또 다른 개략 단면도이다.본 출원의 이 실시예에서 제공되는 메모리는 2T0C 구조를 기반으로 하는 게인 셀 구조의 메모리인 것으로 이해될 수 있다. 일부 실시예에서, 제2 박막 트랜지스터(Tr1)의 제1 전극(109b)은 제1 박막 트랜지스터(Tr0)의 게이트(106a)와 직접 접촉한다. 일부 다른 실시예에서, 도 6a, 6b 및 도 6c를 참조하면, 제2 박막 트랜지스터(Tr1)의 제1 전극 (109b)과 제1 박막 트랜지스터(Tr0)의 게이트(106a)는 모두 연결 전극과 연결되고, 제2 박막 트랜지스터 (Tr1)의 제1 전극(109b)은 연결 전극을 이용하여 제1 박막 트랜지스터(Tr0)의 게이트(106a)와 전기적으로 연결된다. 제2 박막 트랜지스터(Tr1)는 기입 트랜지스터이고, 제1 박막 트랜지스터(Tr0)는 판독 트랜지스터임을 유의해야 한다. 제2 박막 트랜지스터(Tr1)와 제1 박막 트랜지스터(Tr0)의 구조는 동일하거나 다를 수 있다. 일부 실시예에서, 기판 상의 제2 박막 트랜지스터(Tr1)의 돌출부는 기판 상의 제1 박막 트랜지스터(Tr0)의 돌출부과 중첩된다는 것을 이해해야 한다. 기입 워드 라인(WWL)은 제2 박막 트랜지스터(Tr1)의 게이트(106b)와 동시에 제조될 수 있고, 기입 비트 라인 (WBL)은 제2 박막 트랜지스터(Tr1)의 제2 전극(108b)과 동시에 제조될 수 있음을 이해해야 한다. 제1 박막 트랜지스터(Tr0)의 제2 전극(108a)은 판독 워드 라인(RWL)에 전기적으로 연결될 수 있고, 제1 전극 (109a)은 판독 비트 라인(RBL)에 전기적으로 연결될 수 있다. 이 경우, 제1 박막 트랜지스터(Tr0)의 제2 전극 (108a)과 판독 워드 라인(RWL)을 동시에 제작할 수 있고, 제1 박막 트랜지스터(Tr0)의 제1 전극(109a)과 판독 비트 라인(RBL)을 동시에 제작할 수 있다. 또는, 제1 박막 트랜지스터(Tr0)의 제2 전극(108a)은 판독 비트 라인 (RBL)에 전기적으로 연결되고, 제1 전극(109a)은 판독 워드 라인(RWL)에 전기적으로 연결될 수 있다. 이 경우, 제1 박막 트랜지스터(Tr0)의 제2 전극(108a)과 판독 비트 라인(RBL)을 동시에 제조할 수 있고, 제1 박막 트랜지 스터(Tr0)의 제1 전극(109a)과 판독 워드 라인(RWL)을 동시에 제조할 수 있다. 본 출원의 이 실시예에서, 제1 박막 트랜지스터(Tr0)에 대해, 제2 전극(108a)이 소스(source, S)일 수 있 고, 제1 전극(109a)은 드레인(drain, D)일 수 있거나; 또는 제2 전극(108a)이 드레인이고, 제1 전극 (109a)은 소스일 수 있다. 제2 박막 트랜지스터(Tr1)는 제2 전극(108b)이 소스이고, 제1 전극(109 b)이 드레인일 수 있거나; 또는 제2 전극(108b)이 드레인이고, 제1 전극(109b)은 소스일 수 있 다. 또한, 제1 박막 트랜지스터(Tr0) 및 제2 박막 트랜지스터(Tr1)는 모두 N형 트랜지스터일 수도 있거나, P형 트랜 지스터일 수도 있다. 물론, 제1 박막 트랜지스터(Tr0)와 제2 박막 트랜지스터(Tr1) 중 하나는 N형 트랜지스터이 고 다른 하나는 P형 트랜지스터일 수 있다. 일부 실시예에서, 저장 어레이의 각 층에 포함된 복수의 제1 박막 트랜지스터(Tr0)는 동시에 제조될 수 있 고/있거나 저장 어레이의 각 층에 포함된 복수의 제2 박막 트랜지스터(Tr1)는 동시에 제조될 수 있다. 도 5를 참조하여, 하나의 저장 셀(201A)을 예로 들어 메모리의 기입 동작 프로세스 및 판독 동작 프로세스 를 설명한다. 기입 동작 프로세스: 기입 동작 프로세스에서, 판독 워드 라인(RWL)과 판독 비트 라인(RBL)의 전압은 0이고, 제 1 박막 트랜지스터(Tr0)는 동작하지 않으며; 기입 워드 라인(WWL)은 제1 스위치 신호를 제공하고, 제1 스위치 신호는 제2 박막 트랜지스터(Tr1)가 턴 온되도록 제어한다. 제1 논리 정보가 기입되고, 제1 논리 정보가 예를 들어 \"0\"일 때, 기입 비트 라인(WBL)은 제1 레벨 신호를 제공하고, 제1 레벨 신호는 제2 박막 트랜지스터(Tr1) 를 이용하여 노드(N)에 기입되며, 여기서 제1 레벨 신호는 제1 박막 트랜지스터(Tr0)가 턴 온되도록 제어할 수 있다. 제2 논리 정보가 기입되고, 제2 논리 정보가 예를 들어 \"1\"일 때, 기입 비트 라인(WBL)은 제2 레벨 신호 를 제공하고, 제2 레벨 신호는 제2 박막 트랜지스터(Tr1)를 이용하여 노드(N)에 기입되며, 여기서 제2 레벨 신 호는 제1 박막 트랜지스터(Tr0)가 턴오프되도록 제어할 수 있다. 기입 동작이 완료된 후, 판독 워드 라인(RWL) 및 판독 비트 라인(RBL) 상의 전압은 0이고, 제1 박막 트랜지스터 (Tr0)는 작동하지 않는다는 것을 이해해야 하며; 기입 워드 라인(WWL)은 제2 스위치 신호를 제공하고, 제2 스위 치 신호는 제2 박막 트랜지스터(Tr1)가 턴 오프되도록 제어한다. 이 경우 노드 N이 저장한 전위는 외부 환경의 영향을 받지 않는다. 판독 동작 프로세스: 기입 워드 라인(WWL)은 제2 스위치 신호를 제공하고, 제2 스위치 신호는 제2 박막 트랜지 스터(Tr1)가 턴오프되도록 제어하고; 판독 워드 라인 RWL은 제3 레벨 신호를 제공하고, 저장 셀(201A)에 저장된 논리 정보는 판독 비트 라인 RBL의 전류에 기초하여 결정된다. 노드(N)가 제1 레벨 신호를 저장할 때, 제1 레벨 신호는 제1 박막 트랜지스터(Tr0)가 턴온되도록 제어할 수 있기 때문에, 판독 워드 라인(RWL)이 제3 레벨 신호 를 제공하단면, 판독 워드 라인(RWL)은 판독 비트 라인(RBL)을 제1 박막 트랜지스터(Tr0)를 이용하여 충전하고, 판독 비트 라인(RBL) 상의 전압을 증가시킨다. 이와 같이, 판독 비트 라인(RBL) 상의 전류가 상대적으로 큰 것으로 검출되면, 저장 셀(201A)에 저장된 논리 정보 \"0\"이 판독될 수 있다. 노드(N)가 제2 레벨 신호를 저장할 때, 제2 레벨 신호는 제1 박막 트랜지스터(Tr0)를 턴 오프하도록 제어할 수 있기 때문에, 판독 워드 라인(RWL) 이 제3 레벨 신호를 제공할 때, 판독 워드 라인(RWL)은 제1 박막 트랜지스터(Tr0)를 이용하여 비트 라인(RBL)을 충전하지 않고, 판독 비트 라인(RBL)은 0V 전압을 유지한다. 이와 같이, 판독 비트 라인(RBL) 상의 전류가 비교 적 작은 것으로 검출되면, 저장 셀(201A)에 저장된 논리 정보 \"1\"이 판독될 수 있다. 일부 실시예에서 복수의 제2 박막 트랜지스터(Tr1)에 대해 도 5를 참조하면, 도 6a 및 도 6b에서, 제1 방향(X) 을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀(201A) 내의 제2 박막 트랜지스터(Tr1) 의 게이트(106b)는 동일한 기입 워드 라인(WWL)에 전기적으로 연결되고; 도 5, 도 6a 및 도 6c를 참조하면, 제2 방향(Y)을 따라 저장 어레이(201A)의 각 층에 순차적으로 배열된 복수의 저장 셀(201A) 내의 제2 박막 트랜지스 터(Tr1)의 제2 전극(108b)은 동일한 기입 비트 라인(WBL)에 전기적으로 연결되며, 여기서 제1 방향(X)은 제2 방 향(Y)과 교차한다. 일부 예에서, 제1 방향(X) 및 제2 방향(Y)는 직교한다. 이하에서는 설명의 편의를 위해 제1 방향(X)이 행 방향 이고 제2 방향(Y)이 열 방향인 경우를 예로 들어 설명한다. 저장 어레이의 각 층에서, 제1 방향(X)을 따라 순차적으로 배열된 복수의 저장 셀(201A) 내의 제2 박막 트 랜지스터(Tr1)의 게이트(106b)는 동일한 기입 워드 라인(WWL)에 전기적으로 연결되고, 제2 방향(Y)으로 순차적 으로 배열된 복수의 저장 셀(201A)의 제2 박막 트랜지스터(Tr1)의 제2 전극(108b)은 동일한 기입 비트 라인 (WBL)에 전기적으로 연결된다. 따라서, 기입 동작 프로세스에서, 복수의 기입 워드 라인(WWL)에 행 단위로 제1 스위치 신호가 제공되어 복수 행의 제2 박막 트랜지스터(Tr1)가 행 단위로 턴 온된다. 현재 행의 기입 워드 라 인(WWL)에 제1 스위치 신호가 제공되는 경우, 복수의 기입 비트 라인(WBL)을 이용하여 현재 행의 기입 워드 라 인(WWL)에 전기적으로 연결된 복수의 저장 셀(201A)에 논리 정보를 동시에 기입하여, 논리 정보가 행 단위로 저 장 셀(201A)에 기록될 수 있고, 이에 따라 저장 어레이에서 복수의 저장 셀(201A)의 빠른 기입이 구현된다. 예를 들어, 복수의 제1 박막 트랜지스터(Tr0)는 다음과 같은 4가지 방식으로 연결될 수 있다. 제1 박막 트랜지스터(Tr0)의 제1 전극(109a)이 판독 비트 라인(RBL)에 전기적으로 연결되고, 제2 전극(108a)이 판독 워드 라인(RWL)에 전기적으로 연결되는 경우, 다음의 제1 방식 또는 제2 방식 사용될 수 있다. 제1 방식: 도 5, 도 6a 및 도 6b를 참조하면, 제1 방향(X)을 따라 저장 어레이의 각 층에 순차적으로 배열 된 복수의 저장 셀(201A) 내의 제1 박막 트랜지스터(Tr0)의 제2 전극(108a)은 동일한 판독 워드 라인(RWL)에 전 기적으로 연결되고; 도 5, 도 6a 및 도 6c를 참조하면, 제2 방향(Y)을 따라 저장 어레이의 각 층에 순차적 으로 배열된 복수의 저장 셀(201A) 내의 제1 박막 트랜지스터(Tr0)의 제1 전극(109a)은 동일한 판독 비트 라인 (RBL)에 전기적으로 연결되며, 여기서 제1 방향(X)은 제2 방향(Y)과 교차한다. 저장 어레이의 각 층에서, 제1 방향(X)을 따라 순차적으로 있는 복수의 저장 셀(201A) 내의 제1 박막 트랜 지스터(Tr0)의 제2 전극(108a)은 동일한 판독 워드 라인(RWL)에 전기적으로 연결되고, 제2 방향(Y)을 따라 순차 적으로 배열된 복수의 저장 셀(201A)의 제1 박막 트랜지스터(Tr0)의 제1 전극(109a)은 동일한 판독 비트 라인 (RBL)에 전기적으로 연결된다. 따라서, 판독 동작 프로세스에서 제3 레벨 신호는 행 단위로 복수의 판독 워드 라인(RWL)에 제공될 수 있다. 현재 행의 판독 워드 라인(RWL)에 제3 레벨 신호가 제공되는 경우 각 판독 비트 라인(RBL)의 전류가 검출된다. 이와 같이 현재 행의 판독 워드 라인(RWL)에 전기적으로 연결된 복수의 저장 셀 (201A)에 저장된 논리 정보를 동시에 읽을 수 있으므로, 저장 셀(201A)에 저장된 논리 정보를 한 행씩 읽을 수 있고, 그에 의해 저장 어레이에서 복수의 저장 셀(201A)의 빠른 판독을 구현한다. 제2 방식: 제2 방향(Y)을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀(201A) 내의 제1 박막 트랜지스터(Tr0)의 제2 전극(108a)은 동일한 판독 워드 라인(RWL)에 전기적으로 연결되고, 제1 방향(X)을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀(201A) 내의 제1 박막 트랜지스터(Tr0)의 제1 전극(109a)은 동일한 판독 비트 라인(RBL)에 전기적으로 연결되며, 여기서 제1 방향(X)은 제2 방향(Y)과 교차한다. 제1 박막 트랜지스터(Tr0)의 제1 전극(109a)이 판독 워드 라인(RWL)에 전기적으로 연결되고, 제2 전극(108a)이 판독 비트 라인(RBL)에 전기적으로 연결되는 경우, 다음의 제3 방식 또는 제4 방식이 사용될 수있다. 제3 방식: 제1 방향(X)을 따라 저장 어레이의 각 층에 순차적으로 배열되는 복수의 저장 셀(201A) 내의 제 1 박막 트랜지스터(Tr0)의 제2 전극(108a)은 동일한 판독 비트 라인(RWL)에 전기적으로 연결되고; 제2 방향(Y) 을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀(201A) 내의 제1 박막 트랜지스터(Tr0) 의 제1 전극(109a)은 동일한 판독 워드 라인(RWL)에 전기적으로 연결되며, 여기서 제1 방향(X)은 제2 방향(Y)과 교차한다. 제4 방식: 제2 방향(Y)을 따라 저장 어레이의 각 층에 순차적으로 배열되는 복수의 저장 셀(201A) 내의 제 1 박막 트랜지스터(Tr0)의 제2 전극(108a)은 동일한 판독 비트 라인(RWL)에 전기적으로 연결되고; 제1 방향(X) 을 따라 저장 어레이의 각 층에 순차적으로 배열된 복수의 저장 셀(201A) 내의 제1 박막 트랜지스터(Tr0) 의 제1 전극(109a)은 동일한 판독 워드 라인(RWL)에 전기적으로 연결되며, 여기서 제1 방향(X)은 제2 방향(Y)과 교차한다. 제2 방식, 제3 방식 및 제4 방식은 제1 방식과 동일한 기술적 효과를 갖는다는 점에 유의해야 한다. 자세한 내 용은 전술한 제1 방식의 기술적 효과에 대한 설명을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다. 전술한 설명에 기초하여, 저장 어레이의 각 층에 대해, 제1 방향(X) 및/또는 제2 방향(Y)를 따른 저장 셀 (201A)의 수량이 증가하여 더 큰 규모의 저장 어레이를 구현할 수 있다. 도 7을 참조하면, 일부 실시예에서, 메모리는 집적 회로를 더 포함하고, 저장 어레이는 집적 회 로 상에 배치된다. 이 경우, 메모리는 온칩 메모리이다. 이 경우, 메모리의 기판은 집적 회로 이다. 집적 회로의 기판은 실리콘 기판일 수 있으며, 즉, 집적 회로는 실리콘 기판 상의 집적 회로일 수 있 다. 또한, 집적 회로는 저장 어레이의 제어 회로일 수 있거나 다른 기능 회로일 수 있다. 박막 트랜지스터를 제조하는 프로세스 온도가 상대적으로 낮기 때문에, 저장 어레이는 집적 회로의 백엔드 라인에 집적될 수 있다는 점에 유의해야 한다. 저장 어레이의 복수의 층들은 3D 시스템 통합을 구 현하기 위해 집적 회로 상에 구현될 수 있다. 일부 예에서, 저장 어레이의 저장 셀(201A)은 집적 회로에 전기적으로 연결될 수 있다. 예를 들어, 저장 어레이의 저장 셀(201A)은 상호 연결 라인을 이용하여 하부 집적 회로에 연결될 수 있다. 본 출원의 일 실시예는 박막 트랜지스터를 더 제공한다. 박막 트랜지스터는 전술한 제1 박막 트랜지스터 (Tr0)로 사용될 수도 있고, 전술한 제2 박막 트랜지스터(Tr1)로 사용될 수도 있다. 이하, 박막 트랜지스터의 구조에 대해 상세히 설명한다. 도 8a, 도 8b 및 도 8c를 참조하면, 박막 트랜지스터는 게이트, 제1 전극, 제2 전극, 제1 유전체층, 제2 유전체층 및 반도체층을 포함한다. 게이트는 상부에 위치한 게이트 베이스 및 게이트 베이스로부터 하부으로 연장되는 게이트 본 체를 포함한다. 제1 전극은 하부에 위치한다. 제2 전극은 제1 전극과 게이트 베이스 사이에 위치한다. 제1 유전체층은 제2 전극과 제1 전극 사이에 배치되고, 제1 유전체층 은 제1 전극을 제2 전극으로 부터 분리하도록 구성된다. 제2 유전체층은 게이트 베이스 의 표면과 게이트 본체의 표면을 덮는다. 반도체층은 게이트 본체의 측면을 따라 배치 되고, 제2 유전체층은 반도체층을 게이트로부터 분리한다. 제1 전극 및 제2 전극은 각각 반도체층에 전기적으로 접속된다. 도 8b는 도 8a의 BB 방향을 따른 개략적인 단면도이고, 도 8c는 도 8a의 BB 방향을 따른 또 다른 개략적인 단면 도이다. 도 8a 및 도 8b에 도시된 바와 같이, 제2 유전체층은 제1 전극 상에서 게이트 본체의 외측부를 둘러싸고, 반도체층은 제2 유전체층의 외측부를 둘러싸며, 제2 전극은 반도체 외측부에 배치되고 반도체층에 전기적으로 연결된다. 제2 전극은 제1 전극 상에 있고 제1 유전체층에 의해 분리되며, 제1 전극은 반도체층에 전기적으로 연결된다. 게이트 본체는 게이트 베이스와 접촉하는 표면, 게이트 베이스로부터 떨어져 있는 표면 및 측면을 포함한다는 점에 유의해야 한다. 게이트 베이스와 접촉하는 면과 게이트 베이스로부터 멀어 지는 면은 서로 대향 배치된다. 일부 실시예에서, 게이트 본체 및 게이트 베이스는 일체로 형성된다. 일부 다른 실시예에서, 게이 트 본체 및 게이트 베이스는 개별적으로 제조된다. 일부 예에서, 게이트 본체는 게이트 베이스에 수직으로 배치된다. 제1 전극은 반도체층과 저항성 접촉(ohmic contact)하고, 제2 전극은 반도체층과 저항성 접촉한다. 또한, 제1 전극이 반도체층과 전기적으로 연결된다는 것은 제1 전극은 반도체층(10 2)과 직접 접촉하거나, 제1 전극이 반도체층과 직접 접촉하지 않고 다른 매질을 이용하여 반도체층 과 전기적으로 연결될 수 있다는 것이다. 유사하게, 제2 전극이 반도체층과 전기적으로 연결된 다는 것은 제2 전극이 반도체층과 직접 접촉하는 것일 수도 있고, 제2 전극이 반도체층과 직접 접촉하지 않는 것일 수도 있으나, 다른 매개체를 사용하여 반도체층에 전기적으로 연결된다. 박막 트랜지스터의 제1 전극은 드레인일 수 있고, 제2 전극은 소스일 수 있다는 점에 유의해야 하거나, 또는 박막 트랜지스터의 제1 전극이 소스일 수 있고, 제2 전극이 드레인일 수 있다. 또한, 박막 트랜지스터는 N형 트랜지스터일 수도 있고 P형 트랜지스터일 수도 있다. 또한, 제2 유전체층은 도 8a에 도시된 바와 같이 게이트 베이스의 표면과 게이트 본체의 표면 을 덮기 때문에, 도 8a에 도시된 바와 같이, 제2 유전체층은 제1 유전체부 및 제2 유전체부를 포함하며, 제1 유전체부는 게이트 베이스의 표면을 덮고, 제2 유전체부는 게이트 본체(106 2)의 표면을 덮는다. 이에 기초하여, 일부 실시예에서, 제1 유전체부 및 제2 유전체부은 동시에 제조된다. 일부 다른 실 시예에서, 제1 유전체부와 제2 유전체부는 별도로 제조될 수 있다. 제1 전극과 제2 전극 사이의 거리가 너무 짧으면, 제1 전극과 제2 전극이 제조될 때 제1 전극 및 제2 전극 직접 도통될 위험이 있음을 고려한다. 제1 전극 및 제2 전극의 직접적인 도통을 피하기 위해, 일부 실시예에서, 제2 전극은 게이트 베이스에 인접하게 배치된다. 게이트, 제1 전극 및 제2 전극의 물질은 모두 전도성 물질, 예를 들어 금속 물질라는 것을 이해 해야 한다. 구체적으로, 게이트, 제1 전극 및 제2 전극의 물질은 TiN (titanium nitride), Ti (titanium), Au (gold), W (tungsten), Mo (molybdenum), In-Ti-O (ITO, indium tin oxide), Al (aluminum), Cu (copper), Ru (ruthenium), 및 Ag (argentum)과 같은 전도성 물질 중 하나 이상일 수 있다. 제1 유전체층의 물질 및 제2 유전체층의 물질에 대해서는 제6 유전체층의 물질을 참조한다. 자 세한 내용은 여기서 다시 설명하지 않는다. 또한, 제1 유전체층 및 제2 유전체층은 각각 단층 구조일 수도 있고, 다층 적층 구조일 수도 있다. 반도체층의 물질은 Si(silicon), poly-Si(p-Si, polysilicon), amorphous-Si(a-Si, amorphous silicon), In-Ga-Zn-O(IGZO, indium gallium zinc oxide) poly-compound, ZnO(zinc oxide), ITO, TiO2(titanium dioxide), 및 MoS2 (molybdenum disulfide)과 같은 반도체 물질 중 하나 이상일 수 있다. 본 출원의 실시예는 박막 트랜지스터를 제공한다. 박막 트랜지스터의 게이트는 상단 부분에 위치 된 게이트 베이스 및 게이트 베이스로부터 하부으로 연장되는 게이트 본체를 포함한다. 반도 체층은 게이트 본체의 측면을 따라 배치되고, 제1 전극은 하부에 위치하고, 제2 전극은 제1 전극과 게이트 베이스 사이에 위치하며, 제1 전극과 제2 전극은 각각 반도체층 에 전기적으로 연결된다. 종래 기술에서, 반도체층은 게이트와 평행한 평면을 따라 배치되고(종래 기 술에서의 게이트는 본 출원의 이 실시예에서는 게이트 베이스에 해당함), 제2 전극 및 제1 전 극이 동일한 층에 배치되어, 본 출원의 이 실시예에서 제공되는 박막 트랜지스터의 크기는 게이트 베 이스에 평행한 평면 상에서 상대적으로 작다. 따라서, 본 출원의 이 실시예에서, 박막 트랜지스터의 크기가 감소되어 면적 활용도가 향상된다. 또한, 본 출원의 이 실시예에서 박막 트랜지스터의 제2 전극과 제1 전극은 서로 다른 층에 위치하므로, 제2 전극과 전기적으로 연결된 신호 라인의 라우팅 중에 발생하는 단락 회로와 제1 전극과 전기적으로 연결되는 신호 라인을 생략할 수 있어 프로세스 난이도 를 낮출 수 있다. 메모리의 제1 박막 트랜지스터(Tr0) 및 제2 박막 트랜지스터(Tr1)의 구조가 전술한 박막 트랜지스터인 경우, 메모리의 제1 박막 트랜지스터(Tr0) 및 제2 박막 트랜지스터(Tr1)의 크기가 감소될 수 있어, 면적 활용도를 높일 수 있다. 게이트의 구조에 대해, 다음의 세 가지 구현이 예로서 사용될 수 있다. 제1 구현: 도 8a, 도 9, 도 10 및 도 11에 도시된 바와 같이, 게이트 베이스 상의 게이트 본체의 돌출부의 경계는 게이트 베이스의 경계 내에 위치하며, 즉, 게이트 본체는 게이트 베이스의 중간 영역에 배치된다. 제2 구현: 도 12a 및 도 12c에 도시된 바와 같이, 게이트 베이스 상의 게이트 본체의 돌출부의 경 계는 게이트 베이스의 경계와 부분적으로 중첩되고, 즉, 게이트 본체는 게이트 베이스의 가 장자리 영역에 배치된다. 제3 구현: 도 12b에 도시된 바와 같이, 게이트 본체는 중공 구조이며, 게이트 베이스 상의 게이트 본체의 돌출부의 외부 경계는 게이트 베이스의 경계와 중첩된다. 게이트 본체가 중공 구조이기 때문에, 게이트 베이스 상의 게이트 본체의 돌출부는 2개의 경 계, 즉 외부 경계 및 내부 경계를 포함한다는 것을 이해해야 한다. 게이트 베이스의 중심에 가까운 경계 를 내측 경계라고 하고, 게이트 베이스의 중심에서 멀어지는 경계를 외측 경계라고 한다. 또한, 게이트 본체는 중공 구조이고, 게이트 베이스 상의 게이트 본체의 돌출부의 외부 경계 는 게이트 베이스의 경계와 겹치기 때문에, 제2 유전체층의 영역 중 적어도 일부는 중공 구조에 위 치하고, 반도체층 영역의 적어도 일부는 중공 구조에 위치하며, 제2 전극은 중공 구조에 위치하고며, 제1 유전체층의 영역의 적어도 일부는 중공 구조에 위치한다. 게이트 본체가 중공 구조인 경우, 게이트는 반도체층의 외측으로부터 반도체층 내의 전류 를 조절 및 제어한다. 반도체층의 구조에 대해, 다음의 4가지 구현이 예로서 사용될 수 있다. 제1 구현: 도 8a에 도시된 바와 같이, 반도체층은 게이트 본체의 측면을 따라서만 배치된다. 도 8a에 도시된 바와 같이, 반도체층은 게이트 본체의 측면만을 둘러싸고 제1 전극 상에 배치 된다. 제2 전극 및 제1 전극은 반도체층에 전기적으로 연결되거나 종단 접촉(in end contact with)된 다. 제2 구현: 도 12c에 도시된 바와 같이, 게이트 본체의 측면을 따라 반도체층이 배치되고, 반도체층 은 게이트 베이스의 표면을 따라 연장되는 연장부를 더 포함한다. 제2 유전체층은 게이트(10 6)로부터 반도체층을 분리한다. 또한, 도 12c에 도시된 바와 같이, 반도체층은 제1 유전체층의 측면 및 제2 전극의 측면에 배치되며, 제2 전극의 상단면을 덮는다. 일부 예에서, 도 12c에 도시된 바와 같이, 반도체층은 제1 전극의 측면에 더 배치된다. 제3 구현: 도 9에 도시된 바와 같이, 반도체층은 게이트 본체의 측면을 따라 배치되고, 반도체층 은 게이트 본체의 측면으로부터 게이트 베이스로부터 멀어지는 게이트 본체의 측면까지 연장되며, 즉, 반도체층은 게이트 본체와 제1 전극 사이에 위치한다. 즉, 반도체층은 게 이트 본체와 제1 전극 사이에 위치한 연장부를 더 포함한다. 또한, 도 9에 도시된 바와 같이, 반도 체층은 제2 유전체층의 측면과 하부의 표면을 덮는다. 일부 예에서, 도 9에 도시된 바와 같이, 반도체층은 제1 전극 상에 배치된다. 제4 구현: 도 10, 도 11, 도 12a 및 도 12b에 도시된 바와 같이, 반도체층은 게이트 본체의 측면을 따라 배치되며, 반도체층은 게이트 베이스의 표면을 따라 연장되는 연장부 및 게이트 본체와 제1 전극 사이에 위치하는 연장부를 더 포함한다. 이 경우, 반도체층은 \"Z\" 형상이다. 즉, 도 10, 도12a 및 도 12b에 도시된 바와 같이, 반도체층은 제2 유전체층의 측면, 하단면 및 상단면을 덮는다. 도 11에 도시된 바와 같이, 반도체층은 제2 유전체층의 측면 및 하단면을 덮고, 제2 전극의 하 단면을 더 덮는다. 일부 예에서, 도 10, 도 11, 도 12a 및 도 12a, 도 12b에 도시된 바와 같이, 반도체층은 제1 전극 상에 배치된다. 일부 실시예에서, 도 8b에 도시된 바와 같이, 반도체층은 게이트 본체의 전체 측면 주위에 배치된다. 이 경우, 반도체층은 게이트 본체의 측면 전체를 둘러싸거나, 반도체층은 게이트 본 체의 측면의 일부를 둘러쌀 수 있다. 반도체층이 게이트 본체의 전체 측면 주위에 배치되기 때문에, 반도체층의 면적이 증가될 수 있고, 캐리어 이동도가 향상될 수 있다. 제2 전극에 대해, 일부 실시예에서, 도 8a, 도 9, 도 10, 도 12a 및 도 12b에 도시된 바와 같이, 제2 전극 은 제2 유전체층으로부터 떨어져 있는 반도체층의 측면 상에 배치된다. 반도체층이 게이트 베이스의 표면을 따라 연장되는 연장부를 더 포함하는 경우, 제2 전극이 제 2 유전체층으로부터 멀리 있는 반도체층의 측면에 배치될 때, 도 10, 도 12a 및 도 12a에 도시된 바 와 같이, 제2 전극은 제2 유전체층과 접하지 않고, 제2 전극과 제2 유전체층은 반도체층 에 의해 분리된다. 반도체층이 게이트 본체의 측면을 따라 배치되고 반도체층은 도 8a 및 도 9에 도시된 바와 같이, 게이트 베이스의 표면을 따라 연장되는 연장부를 포함하지 않는 경우에, 제2 전극이 제2 유전체층으로부터 떨어져 있는 반도체층 측부에 배치될 때, 제2 전극은 제2 유 전체층과 접촉한다. 일부 다른 실시예에서, 도 11에 도시된 바와 같이, 제2 전극은 제2 유전체층에 가까운 반도체층(10 2)의 측부 상에 배치될 수 있다. 이 경우, 제2 전극은 제2 유전체층과 반도체층 사이에 위치한 다. 또한, 제2 전극은 게이트 본체의 전체 측면 주위에 배치될 수 있거나, 또는 제2 전극은 게이트 본체의 측면 주위에 배치될 수 있지만 전체 측면은 아니다. 제1 전극의 경우, 제1 전극은 하부에 위치하며, 즉, 제1 전극은 게이트 베이스로부터 떨 어져 있는 제2 전극의 측면에 배치된다. 일부 실시예에서, 도 8a, 도 9, 도 10, 도 11, 도 12a 및 도 12a 에 도시된 것과 같이, 제1 전극은 게이트 베이스로부터 떨어져 있는 게이트 본체의 측면 상에 배치된다. 이 경우, 반도체층은 제1 전극 상에 배치된다. 일부 다른 실시예에서, 도 12c를 참조하면, 게이트 본체의 측면에 제1 전극이 배치된다. 이 경우, 반도체층도 제1 전극의 측면을 따 라 연장될 수 있다. 일부 실시예에서, 도 13에 도시된 바와 같이, 박막 트랜지스터는 제2 전극과 반도체층 사이에 배 치된 제4 유전체층 및/또는 제1 전극과 반도체층 사이에 배치된 제5 유전체층을 더 포함한 다. 제4 유전체층의 물질 및 제5 유전체층의 물질에 대해서는, 제6 유전체층의 물질을 참조한다. 자 세한 내용은 여기서 다시 설명하지 않는다. 또한, 제4 유전체층 및 제5 유전체층은 각각 단층 구조일 수도 있고, 다층 적층 구조일 수도 있다. 제4 유전체층은 제2 전극과 반도체층 사이에 배치되고, 제2 전극은 반도체층과 접촉 하거나 접촉하지 않을 수 있음에 유의해야 한다. 제5 유전체층은 제1 전극과 반도체층 사이에 배치되고, 제1 전극은 반도체층과 접촉할 수도 있고 접촉하지 않을 수도 있다. 전압이 게이트에 제공될 때 제1 전극 및 제2 전극이 반도체층을 이용하여 전도될 수 있음 을 보장하기 위해, 일부 실시예에서, 제4 유전체층 및 제5 유전체층 모두의 두께 범위는 0.1nm 내지 2nm이다. 예를 들어, 제4 유전체층 및 제5 유전체층의 두께는 0.1nm, 0.5nm, 1nm, 1.5nm 및 2nm일 수 있다. 제4 유전체층과 제5 유전체층의 두께가 상대적으로 작고, 그 두께가 0.1nm 내지 2nm 범위이기 때문에, 제4 유전체층이 제2 전극과 반도체층사이에 배치되더라도 및/또는 제5 유전체층이제1 전극과 반도체층 사이에 배치되고, 전압이 게이트 상에 제공될 때, 제1 전극 및 제2 전극은 여전히 반도체층을 이용하여 도통될 수 있고, 박막 트랜지스터의 성능은 영향을 받지 않 는다. 또한, 제2 전극과 반도체층 사이에 제4 유전체층을 배치하여 반도체층과의 접촉 영 역에서 제2 전극의 확산 문제를 방지하고 제2 전극과 반도체층 사이의 접촉의 페르미 레벨 피닝 문제(Fermi level pinning problem)를 감소시킨다. 제5 유전체층은 제1 전극과 반도체층 사이 에 배치되어, 반도체층과의 접촉 영역에서 제1 전극의 확산 문제를 방지하고 제1 전극과 반도체층 사이의 접촉의 페르미 레벨 피닝 문제를 감소시킨다. 일부 실시예에서, 제2 유전체층의 물질은 강유전성 물질이다. 이 경우, 도 14에 도시된 바와 같이, 박막 트랜지스터는 반도체층과 제2 유전체층 사이에 배치된 제3 유전체층을 더 포함한다. 제3 유전체층의 물질에 대해서는, 제6 유전체층의 물질을 참조한다. 자세한 내용은 여기에서 다시 설 명하지 않는다. 또한, 제3 유전체층은 단층 구조일 수도 있고, 다층 적층 구조일 수도 있다. 제2 유전체층의 물질이 강유전성 물질인 경우, 게이트, 제2 유전체층 및 제3 유전체층은 복합 게이트 구조를 형성한다는 것을 이해할 수 있다. 복합 게이트 구조를 이용함으로써, 박막 트랜지스터 는 네거티브 커패시턴스 트랜지스터의 성능을 구현할 수 있으며, 네거티브 커패시턴스를 이용하여 박막 트랜지 스터의 게이트 제어 능력을 향상시킬 수 있다. 메모리에 박막 트랜지스터를 사용 하면 메모리 의 성능을 향상시킬 수 있다. 본 출원의 이 실시예에서, 제1 유전체층, 제2 유전체층, 제3 유전체층, 제4 유전체층 및 제5 유전체층의 물질은 같거나 다를 수 있다. 이에 기초하여 제2 유전체층의 물질이 강유전성 물질이고, 박막 트랜지스터가 제3 유전체층을 포 함하는 경우, 도 15에 도시된 바와 같이, 박막 트랜지스터는 제2 유전체층과 제3 유전체층 사이 에 배치된 제1 전도층을 더 포함한다. 제1 전도층의 물질에 대해서는 게이트, 제1 전극 및 제2 전극의 물질을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다. 게이트, 제2 유전체층, 제1 전도층 및 제3 유전체층을 포함하는 복합 게이트 구조는 박막 트랜지스터가 네거티브 커패시턴스 트랜지스터의 성능을 구현하는 것을 가능하게 할 수 있고, 네거티브 커 패시턴스를 이용하여 박막 트랜지스터의 게이트 제어 성능을 향상시킬 수 있다. 메모리에 박막 트랜지 스터를 사용 하면, 메모리의 성능을 향상시킬 수 있다. 일부 실시예에서, 도 16에 도시된 바와 같이, 박막 트랜지스터는 제1 전극과 제2 전극 사이에 배 치된 변조 게이트 전극을 더 포함하고, 변조 게이트 전극은 제1 유전체층에 의해 둘러싸여 있다. 변조 게이트 전극의 물질에 대해서는, 게이트, 제1 전극 및 제2 전극의 물질을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다. 변조 게이트 전극은 제1 유전체층에 의해 둘러싸여 있으므로, 변조 게이트 전극은 제1 전극 , 제2 전극 및 반도체층으로부터 이격된다는 점에 유의해야 한다. 즉, 변조 게이트 전극은 제1 유전체층을 이용하여 제1 전극, 제2 전극 및 반도체층과 전기적으로 절연된다. 본 출원의 이 실시예에서, 박막 트랜지스터가 변조 게이트 전극을 포함하기 때문에, 박막 트랜지스터 의 문턱 전압은 변조 게이트 전극을 이용하여 조절될 수 있다. 메모리에서 박막 트랜지스터가 제1 박막 트랜지스터(Tr0) 및 제2 박막 트랜지스터(Tr1)로 사용되는 경 우, 도 17a, 도 17b 및 도 17c에 도시된 바와 같이, 메모리에서 제1 박막 트랜지스터(Tr0)는 제1 전극 (109a)과 제2 전극(108a) 사이에 배치된 제1 변조 게이트 전극(118a)을 더 포함하고, 제1 변조 게이트 전극 (118a)은 게이트 본체(1062a)로부터 떨어져 있는 반도체층(102a)의 일측에 배치되어 있고, 제1 변조 게이트 전 극(118a)은 제1 유전체층(113a)에 의해 둘러싸여 있어, 제1 변조 게이트 전극(118a)이 제1 전극(109a), 제2 전 극(108a) 및 반도체층(102a)으로부터 이격되고; 동일한 층에 위치하는 복수의 제1 박막 트랜지스터(Tr0)의 제1 변조 게이트 전극(118a)이 서로 전기적으로 연결되고/되거나; 제2 박막 트랜지스터(Tr1)는 제1 전극(109b)과 제2 전극(108b) 사이에 배치된 제2 변조 게이트 전극(118b)을 더 포함하며, 제2 변조 게이트 전극(118b)은 게이 트 본체(1062b)에서 멀리 떨어져 있는 반도체층(102b)의 측면 상에 배치되고, 제2 변조 게이트 전극(118b)은 제1 유전체층(113b)에 의해 둘러싸여 있어, 제2 변조 게이트 전극(118b)은 제1 전극(109b), 제2 전극(108b) 및 반 도체층(102b)으로부터 이격되어 있으며; 동일한 층에 위치하는 복수의 제2 박막 트랜지스터(Tr1)의 제2 변조 게 이트 전극(118b)이 서로 전기적으로 연결된다. 도 17b 및 도 17c는 모두 도 17a의 CC 방향을 따른 개략적인 단면도라는 점에 유의해야 한다. 동일한 층에 위치하는 복수의 제1 박막 트랜지스터(Tr0)의 제1 변조 게이트 전극(118a)은 서로 전기적으로 연결 될 수 있다. 즉, 동일한 층에 위치하는 복수의 제1 박막 트랜지스터(Tr0)의 제1 변조 게이트 전극(118a)이 모두 전기적으로 연결될 수도 있거나, 동일한 층에 위치한 복수의 제1 박막 트랜지스터(Tr0)의 제1 변조 게이트 전극 (118a) 중 일부 제1 변조 게이트 전극(118a)이 전기적으로 서로 연결될 수도 있다. 마찬가지로, 동일한 층에 위 치하는 복수의 제2 박막 트랜지스터(Tr1)의 제2 변조 게이트 전극(118b)도 전기적으로 서로 연결될 수 있다. 즉, 동일한 층에 위치하는 복수의 제2 박막 트랜지스터(Tr1)의 제2 변조 게이트 전극(118b)이 서로 전기적으로 연결되거나, 동일한 층에 위치하는 복수의 제2 박막 트랜지스터(Tr1)의 제2 변조 게이트 전극(118b) 중 일부의 제2 변조 게이트 전극(118b)이 서로 전기적으로 연결될 수 있다. 예를 들어, 도 17b에 도시된 바와 같이, 동일한 층에 위치한 4개의 제1 박막 트랜지스터(Tr0)의 제1 변조 게이 트 전극(118a)은 서로 전기적으로 연결된다. 이러한 방식으로, 4개의 저장 셀(201A)의 공동 변조가 구현될 수 있다. 실제 애플리케이션에서 공동으로 변조된 저장 셀(201A)의 양이 필요에 따라 선택될 수 있다는 점에 유의해야 한 다. 제1 변조 게이트 전극(118a)의 물질 및 제2 변조 게이트 전극(118b)의 물질에 대해서는 게이트, 제1 전극 및 제2 전극의 물질을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다. 제1 박막 트랜지스터(Tr0)는 제1 변조 게이트 전극(118a)을 포함하여, 제1 변조 게이트 전극(118a)을 이용하여 제1 박막 트랜지스터(Tr0)의 문턱 전압을 조절할 수 있다. 제2 박막 트랜지스터(Tr1)는 제2 변조 게이트 전극 (118b)을 포함하여 제2 변조 게이트 전극(118b)을 이용하여 제2 박막 트랜지스터(Tr1)의 문턱 전압을 조절할 수 있다. 이에 기초하여 메모리의 저장 성능을 보다 유연하게 조절할 수 있다. 예를 들어, 제1 박막 트랜지스 터(Tr0)는 제1 변조 게이트 전극(118a)의 전위를 상대적으로 낮게 설정하여 제1 박막 트랜지스터(Tr0)의 제1 전 극(109a) 및 제2 전극(108a)의 누설 전류를 감소시킬 수 있으며, 따라서 더 긴 저장 및 유지 관리 시간을 구현 한다. 또한, 제2 박막 트랜지스터(Tr1)의 제2 변조 게이트 전극(118b)에 상대적으로 높은 전위를 설정하여 제2 박막 트랜지스터(Tr1)의 전체 전류를 증가시켜, 데이터 판독 속도를 향상시킬 수 있다. 본 출원의 실시예는 박막 트랜지스터 제조 방법을 추가로 제공하고, 방법은 전술한 박막 트랜지스터를 제조하는 데 사용될 수 있다. 도 18을 참조하면, 박막 트랜지스터 제조 방법은: S10. 기판 상에 제1 전극, 제1 유전체층, 제2 전극 및 반도체층을 형성한다. 제1 전극 , 제1 유전체층 및 제2 전극이 순차적으로 적층되고, 제1 유전체층은 제1 전극과 제2 전극을 분리하고, 제1 유전체층의 측면 상에는 반도체층이 형성되며, 제1 전극 및 제2 전 극 모두는 반도체층에 전기적으로 연결된다. 제1 전극, 제1 유전체층, 제2 전극 및 반도체층은 제한되지 않는다. 제1 전극 및 제2 전극 모두는 반도체층과 직접 접촉할 수 있거나, 또는 제1 전극 및 제2 전극은 각각 다른 유전체층을 통해 반도체층과 접촉할 수 있다. 제1 전극, 제1 유전체층, 제2 전극 및 반도체층의 물질에 대해서는 전술한 실시예를 참조 한다. 자세한 내용은 여기서 다시 설명하지 않는다. 또한, 제1 유전체층은 제2 전극에 가까운 표면, 제1 전극에 가까운 표면 및 측면을 포함한다. 제2 전극에 가까운 표면과 제1 전극에 가까운 표면은 서로 대향 배치된다. 이에 기초하여, 제1 전극은 드레인으로 형성되고 제2 전극은 소스로 형성될 수 있거나; 또는 제1 전 극은 소스로 형성되고 제2 전극은 드레인으로 형성될 수 있다. S11. 제2 유전체층 및 게이트를 순차적으로 형성하되, 게이트는 상부에 위치한 게이트 베이스 및 게이트 베이스로부터 하부로 연장되는 게이트 본체를 포함하고, 제2 유전체층은 반 도체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다.제2 유전체층의 물질에 대해서는 전술한 실시예를 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다. 또한, 게이트의 물질에 대해서는 전술한 실시예를 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다. 게이트 베이스 및 게이트 본체가 동시에 형성될 수 있거나, 게이트 베이스 및 게이트 본체 가 각각 형성될 수 있다는 점에 유의해야 한다. 전술한 내용을 바탕으로 본 출원의 이 실시예에서는 박막 트랜지스터를 제조할 때 S10 단계와 S11 단계를 순차적으로 수행할 수도 있고, S11 단계와 S10 단계를 순차적으로 수행할 수도 있다. 본 출원의 실시예는 박막 트랜지스터 제조 방법을 제공한다. 본 출원의 이 실시예에서 제공되는 박막 트랜 지스터 제조 방법은 전술한 박막 트랜지스터와 동일한 기술적 효과를 가지므로 전술한 설명을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다. 다음은 예를 사용하여 박막 트랜지스터 제조 방법의 특정 구현을 설명한다. 실시예 1 예를 들어, 도 8a에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다. S100. 도 19에 도시된 바와 같이, 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제 2 전도성 박막을 순차적으로 형성한다. 제1 전도성 박막, 제1 유전체 박막 및 제2 전도성 박막은 화학 기상 증착법, 물리 기상 증착 법, 스퍼터링법, 전기 도금법 등의 방법을 이용하여 순차적으로 형성할 수 있다. S101. 도 19에 도시된 바와 같이, 제1 전도성 박막, 제1 유전체 박막 및 제2 전도성 박막을 패터닝하여 순차적으로 적층된 제1 전극, 제1 유전체층 및 제2 전극을 형성하고, 제1 전극 , 제1 유전체층 및 제2 전극은 그루브 구조를 형성한다. 제1 전도성 박막, 제1 유전체 박막 및 제2 전도성 박막은 건식 에칭 또는 습식 에칭을 이용 하여 패터닝될 수 있다. 또한, 제1 전도성 박막, 제1 유전체 박막 및 제2 전도성 박막은 별도로 식각될 수도 있거나, 제1 전도성 박막, 제1 유전체 박막 및 제2 전도성 박막이 동시에 식각될 수 있다. S102. 도 19에 도시된 바와 같이, 그루브 구조의 측벽 상에 반도체층이 형성된 반도체층을 형성하는 데, 즉, 반도체층이 제1 유전체층의 측면 및 제2 유전체층의 측면 상에 형성되고, 제1 전극 및 제2 전극 모두는 반도체층에 전기적으로 연결된다. 반도체 박막은 에피택셜 성장 방법을 이용하여 먼저 형성될 수 있으며, 여기서 반도체 박막은 전체 층이고 제1 전극, 제1 유전체층 및 제2 전극의 노출된 표면을 덮고; 그 후 반도체 박막이 식각된다. 그루브 의 측벽에 형성된 반도체 박막 외에, 그루브의 하부, 제2 전극의 상단면 및 그루브의 외측과 같은 다른 부 분 상에 형성된 반도체 박막이 식각되어 반도체층을 형성한다. 에피택셜 성장 방법은 예를 들어 화학 기상 증착, 물리 기상 증착, 스퍼터링, 전기도금 및 기타 프로세스를 포 함한다. S103. 도 19에 도시된 바와 같이, 반도체층, 제2 전극 및 제1 전극을 덮는 제2 유전체층 을 형성한다. 단계 S103은 두 가지 방식으로 구현될 수 있다는 점에 유의해야 한다. 제1 방식으로, 제2 유전체층은 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법, 전기 도금법과 같은 방법을 이용하여 직접 형성할 수 있다. 이때, 제2 유전체층은 전체 층으로서, 반도체층, 제2 전극, 제1 전극 및 제1 유전체층의 노 출면을 덮는다. 화학적 기상 증착, 물리적 기상 증착, 스퍼터링 또는 전기 도금을 이용하여 제7 유전체 박막이 먼저 형성될 수 있으며, 여기서 제7 유전체 박막은 반도체층, 제2 전극, 제1 전극 및 제1 유전 체층의 노출된 표면을 덮고; 그 후 제7 유전체 박막이 식각된다. 그루브의 측면 및 하부, 제2 전극의 상단면 및 반도체층의 상단면 상에 형성되는 부분 외에, 다른 제7 유전체 박막을 모두 식각하여 제2 유전 체층을 형성한다. 제1 방식은 첨부된 도면에 도시되지 않았다. S104. 도 19에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하며; 게이트 본체는 그루브 구조로 연장되는데, 즉, 게이트 본체는 제1 유전체층의 측면과 제2 전극의 측면을 따라 연장되고; 게이트 베이스(106 1)는 제1 전극으로부터 떨어져 있는 게이트 본체의 측면 상에 형성되고, 제2 유전체층은 반도 체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 게이트를 형성하는 프로세스는 구체적으로: 먼저 전도성 박막을 형성한 다음, 전도성 박막을 식각하여 게 이트를 형성할 수 있다. 실시예 2 예를 들어, 도 9에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다: S110. 도 20에 도시된 바와 같이, 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제 2 전도성 박막을 순차적으로 형성한다. 단계 S110의 구체적인 구현 프로세스는 앞선 단계 S100을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는 다. S111. 도 20에 도시된 바와 같이, 제1 전도성 박막, 제1 유전체 박막, 제2 전도성 박막을 패터닝하여 순차적으로 적층된 제1 전극, 제1 유전체층, 제2 전극을 형성하며, 제1 전극, 제1 유전체층 및 제2 전극은 그루브 구조를 형성한다. 단계 S111의 구체적인 구현 프로세스는 앞선 단계 S101을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는 다. S112. 도 20에 도시된 바와 같이, 반도체층을 형성하고, 반도체층은 그루브 구조의 측벽 및 하부에 형성되는데, 즉, 반도체층은 제1 유전체층의 측면과 제2 전극의 측면 상에 형성되고, 반도체층 은 제1 유전체층의 측면 및 제2 전극의 측면으로부터 제2 전극 즉, 제1 전극의 상단 면에 가까운 제1 전극의 측면까지 더 연장되고; 제1 전극 및 제2 전극 모두는 반도체층에 전기적으로 연결된다. 반도체 박막은 에피택셜 성장 방법을 이용하여 먼저 형성될 수 있으며, 여기서 반도체 박막은 전체 층이고 제1 전극, 제1 유전체층 및 제2 전극의 노출된 표면을 덮고; 그 후 반도체 박막을 식각한다. 그루브 의 측벽 및 하단면 상에 형성된 반도체 박막 외에, 제2 전극의 상단면 및 그루브의 외측부와 같은 다른 부 분에 형성된 반도체 박막을 식각하여, 반도체층을 형성한다. S113. 도 20에 도시된 바와 같이, 제2 유전체층을 형성하고, 제2 유전체층은 반도체층 및 제2 전극을 덮는다. 단계 S113의 구체적인 구현 프로세스는 전술한 단계 S103를 참조한다. 자세한 내용은 여기서 다시 설명하지 않 는다. S114. 도 20에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하며; 게이트 본체는 그루브 구조로 연장되는데 즉, 게이트 본체는 제1 유전체층의 측면과 제2 전극의 측면을 따라 연장되고; 게이트 베이스(106 1)는 제1 전극으로부터 떨어져 있는 게이트 본체의 측면 상에 형성되며, 제2 유전체층은 반도 체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계 S114의 구체적인 구현 프로세스에 대해서는 앞선 단계 S104를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. 실시예 3 예를 들어, 도 10에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다: S120. 도 21에 도시된 바와 같이, 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제 2 전도성 박막을 순차적으로 형성한다. 단계 S120의 구체적인 구현 프로세스는 앞선 단계 S100을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는 다.S121. 도 21에 도시된 바와 같이, 제1 전도성 박막, 제1 유전체 박막, 제2 전도성 박막을 패터닝하여 순차적으로 적층된 제1 전극, 제1 유전체층, 제2 전극을 형성하며, 제1 전극, 제1 유전체층 및 제2 전극은 그루브 구조를 형성한다. 단계 S121의 구체적인 구현 프로세스는 앞선 단계 S101을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는 다. S122. 도 21에 도시된 바와 같이, 반도체층을 형성하고, 반도체층은 그루브 구조의 측벽 및 하부, 및 제1 전극으로부터 떨어져 있는 제2 전극의 측면 상에 형성되는데, 즉 반도체층은 제1 유전체층 의 측면과 제2 전극의 측면 상에 형성되며, 반도체층은 제1 유전체층의 측면과 제2 전극 의 측면으로부터 제1 전극으로부터 떨어져 있는 제2 전극의 측면(즉, 제2 전극의 상단면) 및 제2 전극에 가까운 제1 전극의 측면(즉, 제1 전극의 상단면)으로 더 연장되고; 제1 전극 및 제2 전극 모두는 반도체층에 전기적으로 연결된다. 반도체 박막은 에피택시 성장 방법을 이용하여 먼저 형성될 수 있으며, 여기서 반도체 박막은 전체 층이고, 제1 전극, 제1 유전체층 및 제2 전극의 노출된 표면을 덮고; 그 후 반도체 박막을 식각한다. 그루브 의 측벽과 하단면 및 제2 전극의 상단면 상에 형성된 반도체 박막 외에, 그루브의 외측부에 형성된 반도체 박막을 식각하여 반도체층을 형성한다. S123. 도 21에 도시된 바와 같이, 제2 유전체층을 형성하고, 제2 유전체층은 반도체층을 덮는다. 단계 S123의 구체적인 구현 프로세스에 대해서는 앞선 단계 S103을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S124. 도 21에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하며; 게이트 본체는 그루브 구조로 연장되는데, 즉, 게이트 본체는 제1 유전체층의 측면과 제2 전극의 측면을 따라 연장되고; 게이트 베이스(106 1)는 제1 전극으로부터 떨어져 있는 게이트 본체의 측면 상에 형성되고, 제2 유전체층은 반도 체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계(S124)의 구체적인 구현 프로세스에 대해서는 앞선 단계 S104를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. 실시예 1, 실시예 2 및 실시예 3 사이의 차이점은 형성된 반도체층의 구조에 있다는 점에 유의해야 한다. 실시예 4 예를 들어, 도 13에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다: S130. 도 22에 도시된 바와 같이, 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제 2 전도성 박막을 순차적으로 형성한다. 단계 S130의 구체적인 구현 프로세스는 전술한 단계 S100를 참조한다. 자세한 내용은 여기서 다시 설명하지 않 는다. S131. 도 22에 도시된 바와 같이, 제1 전도성 박막, 제1 유전체 박막, 제2 전도성 박막을 패터닝하여 순차적으로 적층된 제1 전극, 제1 유전체층, 제2 전극을 형성하며, 여기서 전극 , 제1 유전체층 및 제2 전극은 그루브 구조를 형성한다. 단계 S131의 구체적인 구현 프로세스에 대해서는 앞선 단계 S101을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S132. 도 22에 도시된 바와 같이, 그루브 구조의 하부에 제5 유전체층을 형성하는데, 즉, 제1 전극과 접하는 제1 전극의 상단면에 제5 유전체층을 형성한다. 제5 유전체층을 형성하는 프로세스는 구체적으로: 제5 유전체 박막을 먼저 형성한 후, 제5 유전체 박막을 식각하여 제5 유전체층을 형성할 수 있다. S133. 도 22에 도시된 바와 같이, 제1 전극과 떨어져 있는 제2 전극의 측부에 제4 유전체층을 형성하는데, 즉, 제2 전극의 상단면에 제4 유전체층을 형성하고, 제4 유전체층은 제2 전극(10 8)과 접촉한다. 제4 유전체층을 형성하는 프로세스는 구체적으로: 제6 유전체 박막을 먼저 형성한 후, 제6 유전체 박막을 식각하여 제4 유전체층을 형성할 수 있다. 단계 S132 및 단계 S133은 단계별로 수행될 수 있다는 점에 유의해야 한다. 이 경우, 단계 S132가 먼저 수행된 후 단계 S133이 수행될 수 있고; 또는 단계 S133이 먼저 수행된 후 단계 S132가 수행될 수 있다. 단계 S132 및 단계 S133은 동시에 수행될 수 있고, 즉, 제4 유전체층 및 제5 유전체층이 동시에 형성된다. S134. 도 22에 도시된 바와 같이, 반도체층을 형성하고, 반도체층은 그루브 구조의 측벽 및 하부, 및 제2 전극으로부터 떨어져 있는 제4 유전체층의 측면 상에 형성되는데, 즉, 반도체층은 제1 유전 체층의 측면, 제2 전극의 측면 및 제4 유전체층의 측면 상에 형성되며, 반도체층은 제1 유 전체층의 측면, 제2 전극의 측면 및 제4 유전체층의 측면으로부터 제2 전극으로부터 떨어 져 있는 제4 유전체층의 측면(즉, 제4 유전체층의 상단면) 및 제1 전극으로부터 떨어져 있는 제 5 유전체층의 측면(즉, 제5 유전체층의 상단면)으로 더 연장되고; 반도체층은 제4 유전체층 및 제5 유전체층 모두와 접촉하고, 제1 전극 및 제2 전극 모두는 반도체층에 전기적 으로 연결된다. 반도체 박막은 에피택셜 성장 방법을 이용하여 먼저 형성될 수 있으며, 여기서 반도체 박막은 전체 층이고, 제4 유전체층, 제5 유전체층, 제1 전극, 제1 유전체층 및 제2 전극의 노출된 표면을 덮고; 그 후 반도체 박막이 식각된다. 그루브의 측벽과 하단면 및 제4 유전체층의 상단면상에 형성된 반도 체 박막에 더하여, 그루브의 외측 상에 형성된 반도체 박막을 식각하여 반도체층을 형성한다. S135. 도 22에 도시된 바와 같이, 제2 유전체층을 형성하고, 제2 유전체층은 반도체층을 덮는다. 단계 S135의 구체적인 구현 프로세스에 대해서는 앞선 단계 S103을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S136. 도 22에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하며; 게이트 본체는 그루브 구조로 연장되는데, 즉, 게이트 본체는 제1 유전체층의 측면, 제2 전극의 측면 및 제4 유전체층의 측면을 따라 연 장되고; 게이트 베이스는 제1 전극으로부터 떨어져 있는 게이트 본체의 측면 상에 형성되고, 제2 유전체층은 반도체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계 S136의 구체적인 구현 프로세스에 대해서는 앞선 단계 S104를 참조한다. 세부 사항은 여기에 설명하지 다 시 않는다. 실시예 3과 비교하여 단계 S132 및 단계 S133이 실시예 4에 추가된다는 점에 유의해야 한다. 실시예 4에서, 단계 S132 및 단계 S133 모두가 수행된다. 일부 실시예에서, 단계 S132 및 단계 S133 중 하나가 대안적으로 수행될 수 있다. 또한, 실시예 4에서, 단계 S134에서 형성된 반도체층의 구조는 실시예 3에서 형성된 반도체층의 구조 와 동일하다. 일부 실시예에서, 단계 S134에서 형성된 반도체층의 구조는 또한 실시예 1 또는 실시예 2에 서 형성된 반도체층의 구조와 동일할 수 있다. 실시예 5 예를 들어, 도 14에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다: S140. 도 23에 도시된 바와 같이, 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제 2 전도성 박막을 순차적으로 형성한다. 단계 S140의 구체적인 구현 프로세스에 대해서는, 앞선 단계 S100을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S141. 도 23에 도시된 바와 같이, 제1 전도성 박막, 제1 유전체 박막, 제2 전도성 박막을 패터닝하여 순차적으로 적층된 제1 전극, 제1 유전체층, 제2 전극을 형성하며, 제1 전극,제1 유전체층 및 제2 전극은 그루브 구조를 형성한다. 단계 S141의 구체적인 구현 프로세스에 대해서는, 앞선 단계 S101을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S142. 도 23에 도시된 바와 같이, 반도체층을 형성하되, 반도체층은 그루브 구조의 측벽 및 하부에 형성되는데 즉, 반도체층은 제1 유전체층의 측면, 및 제2 전극의 측면 상에 형성되고, 제1 유 전체층의 측면, 및 제2 전극의 측면으로부터 제2 전극에 가까운 제1 전극에 측면(즉 제1 전극의 상단면)까지 더 연장되며; 제1 전극 및 제2 전극 모두는 반도체층에 전기적으로 연 결된다. 단계 S142의 구체적인 구현 프로세스에 대해서는 앞선 단계 S112를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S143. 도 23에 도시된 바와 같이, 제3 유전체층을 형성하고, 제3 유전체층은 그루브 구조의 측벽 및 하부에 형성된다. 단계 S143은 두 가지 방식으로 구현될 수 있다는 점에 유의해야 한다. 제1 방식으로, 제3 유전체층은 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법, 전기 도금법 등의 방법을 이용하여 직접 형성할 수 있다. 이때, 제3 유전체층은 전체 층으로서, 반도체층, 제2 전극, 제1 전극 및 제1 유전체층의 노 출면을 덮는다. 제2 방식으로, 제8 유전체 박막이 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법, 전기 도금 법을 이용하여 1차로 형성될 수 있으며, 제8 유전체 박막은 반도체층, 제2 전극, 제1 전극 및 제1 유전체층의 노출된 표면을 덮고; 그 후 제8 유전체 박막이 식각된다. 그루브의 측면과 하부 상에 형성된 부 분 외에 다른 제8 유전체 박막을 모두 식각하여 제3 유전체층을 형성한다. S144. 도 23에 도시된 바와 같이, 제2 유전체층을 형성하되, 제2 유전체층은 제3 유전체층, 반 도체층 및 제2 전극을 덮고, 제2 유전체층의 물질은 강유전성 물질이다. 단계 S144의 구체적인 구현 프로세스에 대해서는, 앞선 단계 S103을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S145. 도 23에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하고; 게이트 본체는 그루브 구조로 연장되는데, 즉, 게이트 본체는 제1 유전체층의 측면과 제2 전극의 측면을 따라 연장되고; 게이트 베이스(106 1)는 제1 전극으로부터 떨어져 있는 게이트 본체의 측면 상에 형성되고, 제2 유전체층은 반도 체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계 S145의 구체적인 구현 프로세스에 대해서는 앞선 단계 S104를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. 실시예 2와 비교할 때, 단계 S143이 실시예 5에 추가된다는 점에 유의해야 한다. 또한 실시예 5에서, 단계 S142에서 형성된 반도체층의 구조가 실시예 2에서 형성된 반도체층의 구조 와 동일하다. 일부 실시예에서, 단계 S142도 실시예 1 또는 실시예 2에서 형성된 반도체층의 구조와 동일 할 수 있다. 실시예 6 예를 들어, 도 15에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다: S150. 도 24에 도시된 바와 같이, 기판 상에 적층되는 제1 전도성 박막, 제1 유전체 박막 및 제2 전도성 박막을 순차적으로 형성한다. 단계 S150의 구체적인 구현 프로세스에 대해서는 앞선 단계 S100을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S151. 도 24에 도시된 바와 같이, 제1 전도성 박막, 제1 유전체 박막, 제2 전도성 박막을 패터닝하여 순차적으로 적층된 제1 전극, 제1 유전체층, 제2 전극을 형성하며, 제1 전극, 제1 유전체층 및 제2 전극은 그루브 구조를 형성한다. 단계 S151의 구체적인 구현 프로세스에 대해서는 앞선 단계 S101을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S152. 도 24에 도시된 바와 같이, 반도체층을 형성하고, 반도체층은 그루브 구조의 측벽 및 하부 상 에 형성되는데 즉, 반도체층은 제1 유전체층의 측면 및 반도체층은 제1 유전체층의 측면 및 제2 전극의 측면 상에 형성되고, 반도체층은 제1 유전체층의 측면 및 제2 전극의 측면으 로부터 제2 전극에 가까운 제1 전극의 측면(즉 제1 전극의 상단면)까지 더 연장되고; 제1 전극 및 제2 전극 모두는 반도체층에 전기적으로 연결된다. 단계 S152의 구체적인 구현 프로세스에 대해서는 앞선 단계 S112를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S153. 도 24에 도시된 바와 같이, 제3 유전체층을 형성하고, 제3 유전체층은 그루브 구조의 측벽 및 하부 상에 형성된다. 단계 S153의 구체적인 구현 프로세스에 대해서는 앞선 단계 S143을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S154. 도 24에 도시된 바와 같이, 제1 전도층을 형성하고, 제1 전도층은 그루브 구조의 측벽 및 하부 상에 형성된다. 제4 전도성 박막이 먼저 형성될 수 있으며, 여기서 제4 전도성 박막은 제3 유전체층, 반도체층, 제2 전극, 제1 유전체층 및 제1 전극의 노출된 표면을 덮고; 그 후 제4 전도성 박막이 식각된다. 그 루브의 측면과 하부 상에 형성된 부분 외에 다른 제4 전도성 박막이 식각되여 제1 전도층을 형성한다. S155. 도 24에 도시된 바와 같이, 제2 유전체층을 형성하고, 제2 유전체층은 제1 전도층, 제2 유전체층, 반도체층 및 제2 전극을 덮으며, 제2 유전체층의 물질은 강유전체 물질이다. 단계 S155의 구체적인 구현 프로세스에 대해서는 앞선 단계 S103을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S156. 도 24에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하며; 게이트 본체는 그루브 구조로 연장되는데, 즉, 게이트 본체는 제1 유전체층의 측면과 제2 전극의 측면을 따라 연장되고; 게이트 베이스(106 1)는 제1 전극으로부터 떨어져 있는 게이트 본체의 측면 상에 형성되고, 제2 유전체층은 반도 체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계 S156의 구체적인 구현 프로세스에 대해서는, 앞선 단계 S104를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. 실시예 5와 비교할 때, 단계 S154가 실시예 6에 추가된다는 점에 유의해야 한다. 실시예 7 예를 들어, 도 12b에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다: S160. 도 25에 도시된 바와 같이, 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제 2 전도성 박막을 순차적으로 형성한다. 단계 S160의 구체적인 구현 프로세스에 대해서는, 앞선 단계 S100을 참조한다. 세부 사항은 여기서 다시 설명하 지 않는다. S161. 도 25에 도시된 바와 같이, 제1 전도성 박막, 제1 유전체 박막, 제2 전도성 박막을 패터닝하여 차례로 적층된 제1 전극, 제1 유전체층 및 제2 전극을 형성하고, 제1 전극 상 의 제1 유전체층 및 제2 전극의 돌출부의 경계는 제1 전극의 경계 내에 위치하는데, 즉 제1 전 극의 중간 영역 내에 위치한다. 단계 S161의 구체적인 구현 프로세스에 대해서는 앞선 단계 S101을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S162. 도 25에 도시된 바와 같이, 반도체층을 형성하고, 반도체층은 제2 전극 및 제1 유전체층 의 노출면과 제1 전극의 상단면을 덮는 는데, 즉 반도체층은 제2 전극의 측면, 제1 유전체층의 측면, 및 제1 전극의 상단면을 덮는다. 반도체 박막은 에피택시 성장 방법을 이용하여 먼저 형성될 수 있으며, 여기서 반도체 박막은 전체 층이고 제1 전극, 제1 유전체층 및 제2 전극의 노출된 표면을 덮고; 그 후 반도체 박막을 식각한다. 제2 전 극의 상단면 및 측면, 제1 유전체층의 측면, 제1 전극의 상단면 상에 형성된 반도체 박막 외에 다른 부분 상에 형성된 반도체 박막이 에칭되어 반도체층을 형성한다. S163. 도 25에 도시된 바와 같이, 제2 유전체층을 형성하고, 제2 유전체층은 반도체층을 덮는다. 단계 S163의 구체적인 구현 프로세스에 대해서는 앞선 단계 S103을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S164. 도 25에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하며; 게이트 본체는 제1 유전체층 및 제2 전극 의 전체 측면 주위에 배치되는데, 즉, 게이트 본체는 중공 구조이고, 게이트 베이스는 제1 전 극으로부터 떨어져 있는 게이트 본체의 측면 상에 형성되고, 고, 제2 유전체층은 반도체층 , 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계 S164의 구체적인 구현 프로세스에 대해서는 앞선 단계 S104를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. 실시예 8 예를 들어, 도 12a에 도시된 박막 트랜지스터를 제조하는 것은 구체적으로 다음 단계를 포함한다: S170. 도 26에 도시된 바와 같이, 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제 2 전도성 박막을 순차적으로 형성한다. 단계 S170의 구체적인 구현 프로세스는 앞선 단계 S100을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는 다. S171. 도 26에 도시된 바와 같이, 제1 전도성 박막, 제1 유전체 박막, 제2 전도성 박막을 패터닝하여 차례로 적층된 제1 전극, 제1 유전체층 및 제2 전극을 형성하고, 제1 전극 상 의 제1 유전체층 및 제2 전극의 돌출부의 경계는 제1 전극의 경계 부분과 부분적으로 중첩되는 데, 즉, 제1 유전체층 및 제2 전극은 제1 전극의 가장자리 영역에 위치한다. 단계 S171의 구체적인 구현 프로세스에 대해서는 앞선 단계 S101을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S172. 도 26에 도시된 바와 같이, 반도체층을 형성하되, 반도체층은 제2 전극의 측면과 제1 유 전체층의 측면 상에 형성되고, 반도체층은 제2 전극의 측면 및 제1 유전체층의 측면으로부 터 제2 전극의 상단면 및 제1 전극의 상단면으로 더 연장된다. 반도체 박막은 에피택시 성장 방법을 이용하여 먼저 형성될 수 있으며, 여기서 반도체 박막은 전체 층이고 제1 전극, 제1 유전체층 및 제2 전극의 노출된 표면을 덮고; 그 후 반도체 박막을 식각한다. 제2 전 극의 측면과 제1 유전체층의 측면, 제2 전극의 상단면, 제1 전극의 상단면 상에 형성된 반 도체 박막 외에, 다른 부분에 형성된 반도체 박막을 식각하여 반도체층을 형성한다. S173. 도 26에 도시된 바와 같이, 제2 유전체층을 형성하고, 제2 유전체층은 반도체층을 덮는다. 단계 S173은 두 가지 방식으로 구현될 수 있다는 점에 유의해야 한다. 제1 방식으로, 제2 유전체층은 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법, 전기 도금법과 같은 방법을 이용하여 직접 형성할 수 있다. 이때, 제2 유전체층은 전체 층으로서, 반도체층, 제2 전극, 제1 전극 및 제1 유전체층의 노 출면을 덮는다. 화학적 기상 증착, 물리적 기상 증착, 스퍼터링 또는 전기 도금을 이용하여 제7 유전체 박막이 먼저 형성될 수 있으며, 여기서 제7 유전체 박막은 반도체층, 제2 전극, 제1 전극 및 제1 유전 체층의 노출된 표면을 덮고; 그 후 제7 유전체 박막이 식각된다. 제1 전극과 떨어져 있는 반도체층 의 측면 상에 형성된 제7 유전체 박막 외에, 다른 부분 상에 형성된 제7 유전체 박막을 식각하여 제2 유전체층을 형성한다. 제1 방식은 첨부된 도면에 도시되지 않는다. S174. 도 26에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하고; 게이트 본체는 제1 유전체층의 측면과 제2 전극의 측면을 따라 연장되고; 게이트 베이스는 제1 전극으로부터 떨어져 있는 게이트 본체 의 측면 상에 형성되고, 제2 유전체층은 반도체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계 S174의 구체적인 구현 프로세스에 대해서는 앞선 단계 S104를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. 실시예 9 예를 들어, 도 12c에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다: S180. 도 27에 도시된 바와 같이, 기판 상에 적층된 제1 전도성 박막, 제1 유전체 박막 및 제 2 전도성 박막을 순차적으로 형성한다. 단계 S180의 구체적인 구현 프로세스는 앞선 단계 S100을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는 다. S181. 도 27에 도시된 바와 같이, 제1 전도성 박막, 제1 유전체 박막, 제2 전도성 박막을 패터닝하여 순차적으로 적층된 제1 전극, 제1 유전체층, 제2 전극을 형성하며, 제1 전극 상의 제1 유전체층 및 제2 전극의 돌출부의 경계는 제1 전극의 경계와 중첩된다. 단계 S181의 구체적인 구현 프로세스는 앞선 단계 S101을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는 다. S182. 도 27에 도시된 바와 같이, 반도체층을 형성하고, 반도체층은 제1 전극의 측면, 제1 유전 체층의 측면 및 제2 전극의 측면 상에 형성되고, 반도체층은 제1 전극의 측면, 제1 유전체 층의 측면 및 제2 전극의 측면으로부터 제1 전극으로부터 떨어져 있는 제2 전극 의 측면 (즉, 제2 전극의 상단면)까지 더 연장된다. 제1 전극의 상단면에 가까운 제1 전극의 측부의 표 면까지 더 연장되고; 제1 전극 및 제2 전극 모두는 반도체층에 전기적으로 연결된다. 반도체 박 막은 에피택셜 성장 방법을 이용하여 먼저 형성될 수 있으며, 여기서 반도체 박막은 전체 층이고 제1 전극 , 제1 유전체층 및 제2 전극의 노출된 표면을 덮고; 그 후 반도체 박막을 식각한다. 제1 전극 의 좌측면, 제1 유전체층의 좌측면, 제2 전극의 좌측면 및 제2 전극의 상단면 상에 형성된 반도체 박막 외에, 다른 부분에 형성된 반도체 박막을 식각하여, 반도체층을 형성한다. S183. 도 27에 도시된 바와 같이, 제2 유전체층을 형성하고, 제2 유전체층은 반도체층 및 제2 전극을 덮는다. 단계 S183은 두 가지 방식으로 구현될 수 있다는 점에 유의해야 한다. 제1 방식으로, 제2 유전체층은 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법, 전기 도금법 등의 방법을 이용하여 직접 형성할 수 있다. 이 경우, 제2 유전체층은 전체층으로서, 반도체층, 제2 전극, 제1 전극 및 제1 유전체층(11 3)의 노출면을 덮는다. 제2 방식으로, 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법 또는 전기 도금법을 이 용하여 제7 유전체 박막을 먼저 형성할 수 있으며, 제7 유전체 박막은 반도체층, 제2 전극, 제1 전극 및 제1 유전체층의 노출된 표면을 덮고; 그 후 제7 유전체 박막을 식각한다. 반도체층의 측면 및 상단면 상에 형성된 제7 유전체 박막 외에 다른 곳에 형성된 제7 유전체 박막을 식각하여 제2 유전체층(11 2)을 형성한다. 제1 방식은 첨부 도면에 도시되지 않는다. S184. 도 27에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하며; 게이트 본체는 제1 유전체층의 측면과 제2 전극의 측면을 따라 연장되고; 게이트 베이스는 제1 전극으로부터 떨어져 있는 게이트 본체 의 측면 상에 형성되며, 제2 유전체층은 반도체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계 S184의 구체적인 구현 프로세스에 대해서는 앞선 단계 S104를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다.실시예 7, 실시예 8 및 실시예 9와 전술한 다른 실시예 사이의 차이점은 적층된 형성된 제1 전극, 제1 유 전체층 및 제2 전극의 구조가 다르다는 것임에 유의해야 한다. 실시예 10 예를 들어, 도 16에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다: S190. 도 28에 도시된 바와 같이, 기판 상에 순차적으로 적층된 제1 전도성 박막 및 제3 유전체 박 막을 형성한다. 단계 S190의 구체적인 구현 프로세스는 앞선 단계 S100을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는 다. S191. 도 28에 도시된 바와 같이, 제3 유전체 박막 상에 변조 게이트 전극을 형성한다. 변조 게이트 전극을 형성하는 구체적인 프로세스는 제5 전도성 박막을 먼저 형성한 후, 제5 전도성 박막을 패터닝하여 변조 게이트 전극을 형성하는 것일 수 있다. S192. 도 28에 도시된 바와 같이, 변조 게이트 전극 상에 변조 게이트 전극을 덮는 제4 유전체 박막 을 형성한다. 제4 유전체 박막은 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법, 전기 도금법과 같은 방법을 이용하 여 형성할 수 있다. S193. 도 28에 도시한 바와 같이, 제4 유전체 박막에 대해 연삭 가공을 수행한다. 화학적 기계적 연마 기술을 이용하여 제4 유전체 박막에 연삭 프로세스를 수행할 수 있다. 단계 S193은 선택적 단계라는 점에 유의해야 한다. 예를 들어, 일부 실시예에서 S193 단계는 생략될 수 있다. S194. 도 28에 도시된 바와 같이, 제4 유전체 박막 상에 제2 전도성 박막을 형성한다. 제2 전도성 박막은 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법, 전기 도금법 등의 방법으로 형성할 수 있다. S195. 도 28에 도시된 바와 같이, 제2 전도성 박막을 패터닝하여 제2 전극을 형성하고, 제4 유전체 박막 및 제3 유전체 박막을 패터닝하여 제1 유전체층을 형성하고, 제1 전도성 박막을 패터닝하여 제1 전극층을 형성하며, 제2 전극, 제1 유전체층 및 제1 전극은 그루브 구조를 형성 하고, 제1 유전체층은 변조 게이트 전극을 둘러싸서 변조 게이트 전극이 제2 전극 및 제1 전극과 이격되도록 한다. 단계 S195의 구체적인 구현 프로세스에 대해서는 앞선 단계 S101를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S196. 도 28에 도시된 바와 같이, 반도체층을 형성하고, 반도체층은 그루브 구조의 측벽 및 하부, 및 제1 전극으로부터 떨어져 있는 제2 전극의 측면 상에 형성되는데, 즉 반도체층은 제1 유전체층 의 측면과 제2 전극의 측면 상에 형성되며, 반도체층은 제1 유전체층의 측면과 제2 전극 의 측면으로부터 제1 전극으로부터 떨어져 있는 제2 전극의 측면(즉, 제2 전극의 상단면) 및 제2 전극에 가까운 제1 전극의 측면(즉, 제1 전극의 상단면)으로 더 연장되고; 제1 전극 및 제2 전극 모두는 반도체층에 전기적으로 연결된다. 단계 S196의 구체적인 구현 프로세스에 대해서는 앞선 단계 S122를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S197. 도 28에 도시된 바와 같이, 제2 유전체층을 형성하고, 제2 유전체층은 반도체층을 덮는다. 단계 S197의 구체적인 구현 프로세스에 대해서는 앞선 단계 S103을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S198. 도 28에 도시된 바와 같이, 게이트를 형성하고, 게이트는 게이트 베이스 및 게이트 베이 스로부터 연장되는 게이트 본체를 포함하며; 게이트 본체는 그루브 구조로 연장되는데, 즉,게이트 본체는 제1 유전체층의 측면과 제2 전극의 측면을 따라 연장되고; 게이트 베이스(106 1)는 제1 전극으로부터 떨어져 있는 게이트 본체의 측면 상에 형성되고, 제2 유전체층은 반도 체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계 S198의 구체적인 구현 프로세스에 대해서는 앞선 단계 S104를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. 실시예 10과 전술한 다른 실시예 사이의 차이점은 주로 단계 S191이 실시예 10에 추가된다는 것임에 주의해야 한다. 실시예 11 예를 들어, 도 11에 도시된 박막 트랜지스터를 제조하는 것에는 구체적으로 다음 단계가 포함된다: S200. 도 29에 도시된 바와 같이, 기판 상에 순차적으로 적층된 제1 전도성 박막 및 제1 유전체 박 막을 형성한다. 단계 S200의 구체적인 구현 프로세스는 전술한 단계 S100를 참조한다. 자세한 내용은 여기서 다시 설명하지 않 는다. S201. 도 29에 도시된 바와 같이, 제1 전도성 박막과 제1 유전체 박막을 패터닝하여 순차적으로 적 층된 제1 전극과 제1 유전체층을 형성하고, 제1 유전체층과 제1 전극은 그루브 구조를 형 성한다. 단계 S201의 구체적인 구현 프로세스에 대해서는 앞선 단계 S101을 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. S202. 도 29에 도시된 바와 같이, 반도체층을 형성하고, 반도체층은 그루브 구조의 측벽 및 하부, 및 제1 전극으로부터 떨어져 있는 제1 유전체층의 측면 상에 형성되고, 즉, 반도체층은 제1 유전체 층의 측면 상에 형성되며, 반도체층은 제1 유전체층의 측면에서 제1 유전체층에 가까운 제 1 전극의 측면(즉, 제1 전극의 상단면) 및 제1 전극으로부터 떨어져 있는 제1 유전체층의 측면(즉, 제1 유전체층의 상단면)까지 더 연장되고; 제1 전극은 반도체층에 전기적으로 연결된 다. 반도체 박막은 에피택시 성장 방법을 이용하여 먼저 형성될 수 있으며, 여기서 반도체 박막은 전체 층이고, 제1 전극 및 제1 유전체층의 노출된 표면을 덮으며; 그 후 반도체 박막을 식각한다. 그루브의 측벽과 하 단면 및 제1 유전체층의 상단면 상에 형성된 반도체 박막 외에, 그루브의 외측부에 형성된 반도체 박막을 식각하여 반도체층을 형성한다. S203. 도 29에 도시된 바와 같이, 제2 전극을 형성하고, 제2 전극은 제1 전극으로부터 떨어져 있는 제1 유전체층의 측부 상에 위치하는데 즉, 제2 전극은 제1 유전체층의 상단면 상에 위치한 다. 제2 전극을 형성하는 프로세스는 구체적으로, 먼저 제2 전도성 박막을 형성한 후, 제2 전도성 박막을 식각 하여 제2 전극을 형성할 수 있다. S204. 도 29에 도시된 바와 같이, 제2 유전체층을 형성하고, 제2 유전체층은 반도체층 및 제2 전극을 덮는다. 단계 S204는 두 가지 방식으로 구현될 수 있다는 점에 유의해야 한다. 제1 방식으로, 제2 유전체층은 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법, 전기도금법 등의 방법을 이용하여 직접 형성할 수 있다. 이때, 제 2 유전체층은 전체 층으로서, 반도체층, 제2 전극, 제1 전극 및 제1 유전체층의 노출 면을 덮는다. 제2 방식으로, 제7 유전체 박막이 화학 기상 증착법, 물리 기상 증착법, 스퍼터링법, 전기도금법 을 이용하여 1차로 형성될 수 있으며, 제7 유전체 박막은 반도체층, 제2 전극, 제1 전극 및 제1 유전체층의 노출된 표면을 덮고; 그 후 제7 유전체 박막이 식각된다. 그루브의 측면과 하부 및 제2 전극의 상단면 및 측면 상에 형성된 부분 외에 다른 제7 유전체 박막을 모두 식각하여 제2 유전체층을 형성한다. 제1 방식은 첨부된 도면에 도시되지 않는다. S205. 도 29에 도시된 바와 같이, 게이트를 형성하고, 여기서 게이트는 게이트 베이스 및 게이 트 베이스로부터 연장되는 게이트 본체를 포함하고; 게이트 본체는 그루브 구조로 연장되는 데, 즉, 게이트 본체는 제1 유전체층의 측면과 제2 전극의 측면을 따라 연장되고; 게이트 베이 스는 제1 전극으로부터 떨어져 있는 게이트 본체의 측면 상에 형성되고, 제2 유전체층은 반도체층, 제1 전극 및 제2 전극으로부터 게이트를 분리한다. 단계 S205의 구체적인 구현 프로세스에 대해서는 앞선 단계 S104를 참조한다. 자세한 내용은 여기서 다시 설명 하지 않는다. 실시예 11과 전술한 다른 실시예 사이의 차이점은 주로 실시예 11에서 반도체층 및 제2 전극을 형성 하는 순서가 전술한 다른 실시예와 다르다는 점에 있다. 본 출원의 일 실시예에서 제공되는 박막 트랜지스터는 전술한 박막 트랜지스터 제조 방법을 이용하여 제조될 수 있거나, 다른 제조 방법을 이용하여 제조될 수 있음을 이해해야 한다. 이것은 여기에서 제한되지 않 는다. 본 출원의 실시예는 기판 상에 저장 어레이의 적어도 하나의 층을 형성하는 단계를 포함하는 메모리 제조 방법을 더 제공한다. 예를 들어, 도 30에 도시된 바와 같이, 도 4에 도시된 저장 어레이의 임의의 층을 제조하는 것에는 구체적 으로 다음 단계가 포함된다: S300. 기판 상에 병렬로 배열된 복수의 제1 신호 라인을 형성한다. S301. 복수의 제1 신호 라인 상에는 어레이 형태로 분포된 복수의 제1 박막 트랜지스터(Tr0)와 병렬로 배열된 복수의 제2 신호 라인을 형성하고, 제1 박막 트랜지스터(Tr0)의 제1 전극(109a)은 제1 신호 라인에 전기적으로 연결되고, 제1 박막 트랜지스터(Tr0)의 제2 전극(108a)은 제2 신호 라인에 전기적으로 연결되며; 제1 신호 라인 은 판독 비트 라인(RBL) 및 판독 워드 라인(RWL) 중 하나이고, 제2 신호 라인은 판독 비트 라인(RBL) 및 판독 워드 라인(RWL) 중 다른 하나이다. 제1 박막 트랜지스터(Tr0)는 전술한 실시예들 중 어느 하나에서 제공된 박막 트랜지스터 제조 방법을 이용하여 제조될 수 있다. 여기서 어레이 형태로 분포된 복수의 제1 박막 트랜지스 터(Tr0)는 동시에 형성될 수 있음을 이해할 수 있다. 제1 신호 라인은 판독 비트 라인(RBL)일 수 있고, 제2 신호 라인은 판독 워드 라인(RWL)일 수 있다는 점에 유의 해야 한다. 이때, 제1 박막 트랜지스터(Tr0)의 제1 전극(109a)은 판독 비트 라인(RBL)에 전기적으로 연결되고, 제2 전극(108a)은 판독 워드 라인(RWL)에 전기적으로 연결된다. 또는, 제1 신호 라인이 판독 워드 라인(RWL)이 고, 제2 신호 라인은 판독 비트 라인(RBL)일 수 있다. 이때, 제1 박막 트랜지스터(Tr0)의 제1 전극(109a)은 판 독 워드 라인(RWL)에 전기적으로 연결되고, 제2 전극(108a)은 판독 비트 라인(RBL)에 전기적으로 연결된다. 일부 실시예에서, 제1 전극(109a)은 제1 신호 라인과 동시에 형성될 수 있고, 제2 전극(108a)은 제2 신호 라인 과 동시에 형성될 수 있음을 이해할 수 있다. S302. 어레이 형태로 분포된 복수의 연결 전극을 형성하며, 하나의 제1 박막 트랜지스터(Tr0)의 게이트 (106a)와 하나의 연결 전극이 전기적으로 연결된다. 단계 S302는 선택적 단계라는 점에 유의해야 한다. 예를 들어, 일부 실시예에서는 S302 단계도 생략될 수 있다. 제6 전도성 박막을 먼저 형성한 후, 제6 전도성 박막을 식각하여 복수의 연결 전극을 형성할 수 있다. S303. 제1 박막 트랜지스터(Tr0) 상에 어레이 형태로 분포된 복수의 제2 박막 트랜지스터(Tr1) 및 병렬로 배열 된 복수의 기입 비트 라인(WBL)을 형성하고, 제2 박막 트랜지스터(Tr1)의 제2 전극(108b)은 기입 비트 라인 (WBL)에 전기적으로 연결된다. 하나의 제2 박막 트랜지스터(Tr1)는 하나의 제1 박막 트랜지스터(Tr0)에 대응하 고, 제2 박막 트랜지스터(Tr1)의 제1 전극(109b)은 대응하는 제1 박막 트랜지스터(Tr0)의 게이트(106a)에 전기 적으로 연결된다. 제2 박막 트랜지스터(Tr1)는 전술한 실시예들 중 어느 하나에서 제공된 박막 트랜지스터 제조 방법을 이용하여 제조될 수 있다. 여기서 어레이 형태로 분포된 복수의 제2 박막 트랜지스터(Tr1)는 동시 에 형성될 수 있음을 알 수 있다. 저장 어레이의 임의의 층의 제조 방법이 단계 S302를 포함할 때, 제2 박막 트랜지스터(Tr1)의 제1 전극 (109b)이 연결 전극을 이용하여 대응하는 제1 박막 트랜지스터(Tr0)의 게이트(106a)에 전기적으로 연결된 다는 점에 유의해야 한다.일부 실시예에서, 제2 박막 트랜지스터(Tr1)의 제2 전극(108b)은 기입 비트 라인(WBL)과 동시에 형성될 수 있다. S304. 제2 박막 트랜지스터(Tr1) 상에 병렬로 배열된 복수의 기입 워드 라인(WWL)을 형성하고, 제2 박막 트랜지 스터(Tr1)의 게이트(106b)는 기입 워드 라인(WWL)에 전기적으로 연결된다. 일부 실시예에서, 기입 워드 라인(WWL)은 제2 박막 트랜지스터(Tr1)의 게이트(106b)와 동시에 형성될 수 있다. 전술한 설명에 기초하여, 메모리가 기판 상에 배치된 복수의 저장 어레이 층을 포함하는 경우, 메모리가 제조될 때, 단계 S300 내지 S304는 복수의 저장 어레이를 형성하기 위해 반복될 수 있다. 또한, 저장 어레이의 제1 층이 제조된 후, 저장 어레이의 제2 층이 형성되기 전에, 제6 유전체층 이 먼저 형성될 수 있다. 이 경우에, 제6 유전체층은 저장 어레이의 제2 층의 기판으로서 사용 된다. 유사하게, 저장 어레이의 제3 층, 저장 어레이의 제4 층 등이 제조되기 전에, 제6 유전체층 이 또한 먼저 형성될 수 있다. 전술한 설명은 본 출원의 특정 구현일 뿐이며 본 출원의 보호 범위를 제한 하지 않는다. 본 출원에 개시된 기술적 범위 내에서 당업자에 의해 쉽게 파악되는 변형 또는 교체는 본 출원의 보호 범위에 속한다. 따라서 본 출원의 보호범위는 청구항의 보호범위에 따른다."}
{"patent_id": "10-2023-7026616", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 종래 기술의 박막 트랜지스터 구조의 개략도이다. 도 2a는 2T0C 구조의 메모리 내의 저장 셀 구조의 개략도이다. 도 2b는 저장 셀의 제2 박막 트랜지스터 및 제1 박막 트랜지스터 구조의 개략도이다.도 2c는 다른 저장 셀의 제2 박막 트랜지스터 및 제1 박막 트랜지스터의 구조의 개략도이다. 도 3은 본 출원의 일 실시예에 따른 전자 장치의 구조를 개략적으로 도시한 도면이다. 도 4는 본 출원의 일 실시예에 따른 메모리 구조의 개략도이다. 도 5는 본 출원의 일 실시예에 따른 저장 어레이의 구조의 개략도이다. 도 6a는 본 출원의 다른 실시예에 따른 저장 어레이의 구조의 개략도이다. 도 6b는 도 6a의 제1 방향을 따른 개략적인 단면도이다. 도 6c는 도 6a의 제2 방향을 따른 개략적인 단면도이다. 도 6d는 도 6b 또는 6c의 AA 방향을 따른 개략적인 단면도이다. 도 6e는 도 6b 또는 6c의 AA 방향을 따른 또 다른 개략적인 단면도이다. 도 7은 본 출원의 다른 실시예에 따른 메모리 구조의 개략도이다. 도 8a는 본 출원의 일 실시예에 따른 박막 트랜지스터 구조의 개략도이다. 도 8b는 도 8a의 BB 방향에 따른 개략적인 단면도이다. 도 8c는 도 8a의 BB 방향을 따른 또 다른 개략적인 단면도이다. 도 9는 본 출원의 다른 실시예에 따른 박막 트랜지스터의 구조를 개략적으로 나타낸 도면이다. 도 10은 본 출원의 또 다른 실시예에 따른 박막 트랜지스터의 구조를 나타내는 개략도이다. 도 11은 본 출원의 또 다른 실시예에 따른 박막 트랜지스터의 구조를 나타내는 개략도이다. 도 12a는 본 출원의 다른 실시예에 따른 박막 트랜지스터의 구조를 나타내는 개략도이다. 도 12b는 본 출원의 또 다른 실시예에 따른 박막 트랜지스터의 구조를 나타내는 개략도이다. 도 12c는 본 출원의 또 다른 실시예에 따른 박막 트랜지스터의 구조를 나타내는 개략도이다. 도 13은 본 출원의 다른 실시예에 따른 박막 트랜지스터의 구조를 나타내는 개략도이다. 도 14는 본 출원의 또 다른 실시예에 따른 박막 트랜지스터의 구조를 나타내는 개략도이다. 도 15는 본 출원의 또 다른 실시예에 따른 박막 트랜지스터의 구조를 나타내는 개략도이다. 도 16은 본 출원의 다른 실시예에 따른 박막 트랜지스터의 구조조를 나타내는 개략도이다. 도 17a는 본 출원의 또 다른 실시예에 따른 저장 어레이의 구조를 나타내는 개략도이다. 도 17b는 도 17a CC 방향을 따른 개략적인 단면도이다. 도 17c는 도 17a의 CC 방향을 따른 다른 개략적인 단면도이다. 도 18은 본 출원의 일 실시예에 따른 박막 트랜지스터 제조 방법의 개략적인 흐름도이다. 도 19는 본 출원의 일 실시예에 따른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다. 도 20은 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다. 도 21은 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다. 도 22는 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다. 도 23은 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다. 도 24는 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다. 도 25는 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다. 도 26은 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다. 도 27은 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다.도 28은 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 나타내는 개략도이다. 도 29는 본 출원의 일 실시예에 따른 또 다른 박막 트랜지스터 제조 프로세스의 구조를 를 나타내는 개략도이다. 도 30은 본 출원의 일 실시예에 따른 메모리 제조 방법의 개략적인 흐름도이다. 참조 번호: 1-안테나; 2-안테나; 10-박막 트랜지스터; 100-전자 장치; 101-기판; 102-반도체층; 103-소스; 104-드레인; 105-게이트 절연층; 106-게이트; 107-층간 절연층; 108-제2 전극; 109-제1 전극; 110-프로세서; 111-연결 전극; 112-제2 유전체층; 113-제1 유전체층; 114-제4 유전체층; 115-제5 유전체층; 116-제3 유전체층; 117-제1 전도층; 118-변조 게이트 전극; 118a-제1 변조 게이트 전극; 118b-제2 변조 게이트 전극; 120-외부 메모리 인터 페이스; 121-내부 메모리; 130-USB 인터페이스; 140-충전 관리 모듈; 141-전력 관리 모듈; 142-배터리; 150-이 동 통신 모듈; 160-무선 통신 모듈; 170-오디오 모듈; 180-센서 모듈; 190-버튼; 191-모터; 192-인디케이터; 193-카메라; 194-디스플레이 스크린; 195-SIM 카드 인터페이스; 200-메모리; 201-저장 어레이; 201A-저장 셀; 202-제6 유전체층; 203-집적 회로; 1080-초 전도성 박막; 1090-제1 전도성 박막; 1121-제1 유전체부; 1122-제2 유전체부; 1130-제1 유전체 박막; 1131-제3 유전체 박막; 및 1132-제4 유전체 박막."}
