Fitter report for finalProject
Mon Apr 03 10:08:05 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |phase4|ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ALTSYNCRAM
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 03 10:08:05 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; finalProject                                    ;
; Top-level Entity Name              ; phase4                                          ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 5,650 / 15,408 ( 37 % )                         ;
;     Total combinational functions  ; 5,348 / 15,408 ( 35 % )                         ;
;     Dedicated logic registers      ; 1,089 / 15,408 ( 7 % )                          ;
; Total registers                    ; 1089                                            ;
; Total pins                         ; 28 / 347 ( 8 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 16,384 / 516,096 ( 3 % )                        ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; run        ; Missing drive strength and slew rate ;
; output1[0] ; Missing drive strength and slew rate ;
; output1[1] ; Missing drive strength and slew rate ;
; output1[2] ; Missing drive strength and slew rate ;
; output1[3] ; Missing drive strength and slew rate ;
; output1[4] ; Missing drive strength and slew rate ;
; output1[5] ; Missing drive strength and slew rate ;
; output1[6] ; Missing drive strength and slew rate ;
; output1[7] ; Missing drive strength and slew rate ;
; output2[0] ; Missing drive strength and slew rate ;
; output2[1] ; Missing drive strength and slew rate ;
; output2[2] ; Missing drive strength and slew rate ;
; output2[3] ; Missing drive strength and slew rate ;
; output2[4] ; Missing drive strength and slew rate ;
; output2[5] ; Missing drive strength and slew rate ;
; output2[6] ; Missing drive strength and slew rate ;
; output2[7] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                  ;
+-------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; Node                                      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                               ; Destination Port ; Destination Port Name ;
+-------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; register_32:b2v_Y|output[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[0]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[0]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[1]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[1]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[2]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[2]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[3]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[3]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[4]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[4]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[5]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[5]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[6]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[6]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[7]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[7]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[8]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[8]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[9]~_Duplicate_1                       ; Q                ;                       ;
; register_32:b2v_Y|output[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[9]~_Duplicate_2                       ; Q                ;                       ;
; register_32:b2v_Y|output[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[10]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[10]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[11]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[11]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[12]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[12]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[13]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[13]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[14]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[14]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[15]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[15]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[16]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[16]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; register_32:b2v_Y|output[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[17]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; register_32:b2v_Y|output[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[17]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[18]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[18]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[19]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[19]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[20]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[20]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[21]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[21]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[22]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[22]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[23]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[23]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[24]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[24]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[25]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[25]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[26]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[26]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[27]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[27]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[28]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[28]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[29]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[29]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[30]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[30]~_Duplicate_2                      ; Q                ;                       ;
; register_32:b2v_Y|output[31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; register_32:b2v_Y|output[31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[31]~_Duplicate_1                      ; Q                ;                       ;
; register_32:b2v_Y|output[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; register_32:b2v_Y|output[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; register_32:b2v_Y|output[31]~_Duplicate_2                      ; Q                ;                       ;
+-------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6547 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6547 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6537    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/andre/Documents/Queens 16-17/Comp Eng/ELEC 374/Project/Code/output_files/finalProject.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 5,650 / 15,408 ( 37 % )  ;
;     -- Combinational with no register       ; 4561                     ;
;     -- Register only                        ; 302                      ;
;     -- Combinational with a register        ; 787                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 2752                     ;
;     -- 3 input functions                    ; 2002                     ;
;     -- <=2 input functions                  ; 594                      ;
;     -- Register only                        ; 302                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 3873                     ;
;     -- arithmetic mode                      ; 1475                     ;
;                                             ;                          ;
; Total registers*                            ; 1,089 / 17,068 ( 6 % )   ;
;     -- Dedicated logic registers            ; 1,089 / 15,408 ( 7 % )   ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 450 / 963 ( 47 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 28 / 347 ( 8 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 2 / 56 ( 4 % )           ;
; Total block memory bits                     ; 16,384 / 516,096 ( 3 % ) ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 4 / 20 ( 20 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 25% / 24% / 26%          ;
; Peak interconnect usage (total/H/V)         ; 59% / 57% / 61%          ;
; Maximum fan-out                             ; 897                      ;
; Highest non-global fan-out                  ; 278                      ;
; Total fan-out                               ; 21899                    ;
; Average fan-out                             ; 3.27                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5650 / 15408 ( 37 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 4561                  ; 0                              ;
;     -- Register only                        ; 302                   ; 0                              ;
;     -- Combinational with a register        ; 787                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2752                  ; 0                              ;
;     -- 3 input functions                    ; 2002                  ; 0                              ;
;     -- <=2 input functions                  ; 594                   ; 0                              ;
;     -- Register only                        ; 302                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3873                  ; 0                              ;
;     -- arithmetic mode                      ; 1475                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1089                  ; 0                              ;
;     -- Dedicated logic registers            ; 1089 / 15408 ( 7 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 450 / 963 ( 47 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 28                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 16384                 ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M9K                                         ; 2 / 56 ( 3 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 22034                 ; 5                              ;
;     -- Registered Connections               ; 2364                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 11                    ; 0                              ;
;     -- Output Ports                         ; 17                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_in           ; G21   ; 6        ; 41           ; 15           ; 0            ; 26                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_port_input[0] ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_port_input[1] ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_port_input[2] ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_port_input[3] ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_port_input[4] ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_port_input[5] ; J7    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_port_input[6] ; H7    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_port_input[7] ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset            ; H2    ; 1        ; 0            ; 21           ; 7            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; stop             ; G3    ; 1        ; 0            ; 23           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; output1[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output1[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output1[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output1[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output1[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output1[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output1[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output1[7] ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output2[0] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output2[1] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output2[2] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output2[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output2[4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output2[5] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output2[6] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output2[7] ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; run        ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; output2[5]              ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; output1[6]              ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; output2[6]              ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; output2[7]              ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; output2[2]              ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; output1[7]              ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; output2[3]              ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; output2[4]              ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; output2[0]              ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; output2[1]              ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; output1[0]              ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; output1[1]              ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 33 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 16 / 47 ( 34 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; output2[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; output2[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; output2[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; output2[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; output2[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; output2[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; output2[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; output1[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; run                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; in_port_input[7]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; output1[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; output2[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; output1[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; output1[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; output1[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; stop                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; in_port_input[3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; in_port_input[4]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; output1[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk_in                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; in_port_input[1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; in_port_input[2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; in_port_input[6]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; output1[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; output1[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; in_port_input[0]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; in_port_input[5]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |phase4                                   ; 5650 (1)    ; 1089 (0)                  ; 0 (0)         ; 16384       ; 2    ; 8            ; 0       ; 4         ; 28   ; 0            ; 4561 (1)     ; 302 (0)           ; 787 (0)          ; |phase4                                                                                                                                 ; work         ;
;    |ALU:b2v_inst3|                        ; 4051 (1524) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 4001 (1521)  ; 0 (0)             ; 50 (3)           ; |phase4|ALU:b2v_inst3                                                                                                                   ; work         ;
;       |lpm_divide:Div0|                   ; 1225 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1213 (0)     ; 0 (0)             ; 12 (0)           ; |phase4|ALU:b2v_inst3|lpm_divide:Div0                                                                                                   ; work         ;
;          |lpm_divide_01p:auto_generated|  ; 1225 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1213 (0)     ; 0 (0)             ; 12 (0)           ; |phase4|ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated                                                                     ; work         ;
;             |abs_divider_4dg:divider|     ; 1225 (63)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1213 (63)    ; 0 (0)             ; 12 (0)           ; |phase4|ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;                |alt_u_div_t8f:divider|    ; 1086 (1083) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1084 (1082)  ; 0 (0)             ; 2 (1)            ; |phase4|ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider                       ; work         ;
;                   |add_sub_unc:add_sub_0| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |phase4|ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_unc:add_sub_0 ; work         ;
;                   |add_sub_vnc:add_sub_1| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |phase4|ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1 ; work         ;
;                |lpm_abs_9v9:my_abs_den|   ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 4 (4)            ; |phase4|ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den                      ; work         ;
;                |lpm_abs_9v9:my_abs_num|   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; |phase4|ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num                      ; work         ;
;       |lpm_divide:Mod0|                   ; 1210 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1176 (0)     ; 0 (0)             ; 34 (0)           ; |phase4|ALU:b2v_inst3|lpm_divide:Mod0                                                                                                   ; work         ;
;          |lpm_divide_3po:auto_generated|  ; 1210 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1176 (0)     ; 0 (0)             ; 34 (0)           ; |phase4|ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated                                                                     ; work         ;
;             |abs_divider_4dg:divider|     ; 1210 (64)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1176 (64)    ; 0 (0)             ; 34 (0)           ; |phase4|ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;                |alt_u_div_t8f:divider|    ; 1113 (1113) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1102 (1102)  ; 0 (0)             ; 11 (11)          ; |phase4|ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider                       ; work         ;
;                |lpm_abs_9v9:my_abs_num|   ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (23)          ; |phase4|ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num                      ; work         ;
;       |lpm_mult:Mult0|                    ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 91 (0)       ; 0 (0)             ; 1 (0)            ; |phase4|ALU:b2v_inst3|lpm_mult:Mult0                                                                                                    ; work         ;
;          |mult_r4t:auto_generated|        ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 91 (91)      ; 0 (0)             ; 1 (1)            ; |phase4|ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated                                                                            ; work         ;
;    |Seven_Seg_Display_Out:b2v_inst15|     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |phase4|Seven_Seg_Display_Out:b2v_inst15                                                                                                ; work         ;
;    |Seven_Seg_Display_Out:b2v_inst19|     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 6 (6)            ; |phase4|Seven_Seg_Display_Out:b2v_inst19                                                                                                ; work         ;
;    |bus_mux_32_to_1:b2v_inst1|            ; 495 (495)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (114)    ; 0 (0)             ; 381 (381)        ; |phase4|bus_mux_32_to_1:b2v_inst1                                                                                                       ; work         ;
;    |clock_divider:b2v_inst14|             ; 47 (47)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 25 (25)          ; |phase4|clock_divider:b2v_inst14                                                                                                        ; work         ;
;    |control_unit:b2v_inst11|              ; 395 (395)   ; 173 (173)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (218)    ; 28 (28)           ; 149 (149)        ; |phase4|control_unit:b2v_inst11                                                                                                         ; work         ;
;    |encoder_32_to_5:b2v_inst|             ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 3 (3)            ; |phase4|encoder_32_to_5:b2v_inst                                                                                                        ; work         ;
;    |in_port_reg:b2v_inst13|               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |phase4|in_port_reg:b2v_inst13                                                                                                          ; work         ;
;    |ram_TA:b2v_inst2|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |phase4|ram_TA:b2v_inst2                                                                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |phase4|ram_TA:b2v_inst2|altsyncram:altsyncram_component                                                                                ; work         ;
;          |altsyncram_k7i1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |phase4|ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated                                                 ; work         ;
;    |register_32:b2v_C_sign_extended|      ; 33 (33)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 28 (28)          ; |phase4|register_32:b2v_C_sign_extended                                                                                                 ; work         ;
;    |register_32:b2v_HI|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |phase4|register_32:b2v_HI                                                                                                              ; work         ;
;    |register_32:b2v_IR|                   ; 50 (50)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 7 (7)             ; 29 (29)          ; |phase4|register_32:b2v_IR                                                                                                              ; work         ;
;    |register_32:b2v_LO|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 22 (22)           ; 10 (10)          ; |phase4|register_32:b2v_LO                                                                                                              ; work         ;
;    |register_32:b2v_MAR|                  ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 0 (0)            ; |phase4|register_32:b2v_MAR                                                                                                             ; work         ;
;    |register_32:b2v_MDR|                  ; 58 (58)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (3)             ; 35 (35)          ; |phase4|register_32:b2v_MDR                                                                                                             ; work         ;
;    |register_32:b2v_Out_port|             ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 8 (8)             ; 1 (1)            ; |phase4|register_32:b2v_Out_port                                                                                                        ; work         ;
;    |register_32:b2v_PC|                   ; 55 (55)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 32 (32)          ; |phase4|register_32:b2v_PC                                                                                                              ; work         ;
;    |register_32:b2v_R10|                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 5 (5)            ; |phase4|register_32:b2v_R10                                                                                                             ; work         ;
;    |register_32:b2v_R11|                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 28 (28)          ; |phase4|register_32:b2v_R11                                                                                                             ; work         ;
;    |register_32:b2v_R12|                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |phase4|register_32:b2v_R12                                                                                                             ; work         ;
;    |register_32:b2v_R13|                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 4 (4)            ; |phase4|register_32:b2v_R13                                                                                                             ; work         ;
;    |register_32:b2v_R14|                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 26 (26)           ; 6 (6)            ; |phase4|register_32:b2v_R14                                                                                                             ; work         ;
;    |register_32:b2v_R15|                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 28 (28)          ; |phase4|register_32:b2v_R15                                                                                                             ; work         ;
;    |register_32:b2v_R1|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 28 (28)           ; 4 (4)            ; |phase4|register_32:b2v_R1                                                                                                              ; work         ;
;    |register_32:b2v_R2|                   ; 40 (40)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 35 (35)          ; |phase4|register_32:b2v_R2                                                                                                              ; work         ;
;    |register_32:b2v_R3|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 21 (21)           ; 11 (11)          ; |phase4|register_32:b2v_R3                                                                                                              ; work         ;
;    |register_32:b2v_R4|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |phase4|register_32:b2v_R4                                                                                                              ; work         ;
;    |register_32:b2v_R5|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 5 (5)            ; |phase4|register_32:b2v_R5                                                                                                              ; work         ;
;    |register_32:b2v_R6|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 24 (24)          ; |phase4|register_32:b2v_R6                                                                                                              ; work         ;
;    |register_32:b2v_R7|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 13 (13)          ; |phase4|register_32:b2v_R7                                                                                                              ; work         ;
;    |register_32:b2v_R8|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |phase4|register_32:b2v_R8                                                                                                              ; work         ;
;    |register_32:b2v_R9|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (24)           ; 8 (8)            ; |phase4|register_32:b2v_R9                                                                                                              ; work         ;
;    |register_32:b2v_Y|                    ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 30 (30)          ; |phase4|register_32:b2v_Y                                                                                                               ; work         ;
;    |register_32:b2v_Zhigh|                ; 59 (59)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 33 (33)          ; |phase4|register_32:b2v_Zhigh                                                                                                           ; work         ;
;    |register_32:b2v_Zlow|                 ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 32 (32)          ; |phase4|register_32:b2v_Zlow                                                                                                            ; work         ;
;    |register_64:b2v_Z|                    ; 65 (65)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 64 (64)          ; |phase4|register_64:b2v_Z                                                                                                               ; work         ;
;    |register_R0:b2v_inst16|               ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |phase4|register_R0:b2v_inst16                                                                                                          ; work         ;
;    |select_encode_logic_sel:b2v_inst5|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 8 (8)            ; |phase4|select_encode_logic_sel:b2v_inst5                                                                                               ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; run              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output1[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output2[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset            ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; stop             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_in           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; in_port_input[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_port_input[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_port_input[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_port_input[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_port_input[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_port_input[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_port_input[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_port_input[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; reset                                                       ;                   ;         ;
;      - clock_divider:b2v_inst14|temporal                    ; 0                 ; 0       ;
;      - control_unit:b2v_inst11|present_state.halt~2         ; 0                 ; 0       ;
;      - control_unit:b2v_inst11|present_state.reset_stateb~0 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[0]                  ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[24]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[22]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[23]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[21]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[20]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[19]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[18]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[16]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[14]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[17]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[15]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[13]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[12]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[11]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[10]                 ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[9]                  ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[8]                  ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[7]                  ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[6]                  ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[1]                  ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[5]                  ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[4]                  ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[3]                  ; 0                 ; 0       ;
;      - clock_divider:b2v_inst14|counter[2]                  ; 0                 ; 0       ;
;      - control_unit:b2v_inst11|present_state.halt~0         ; 0                 ; 0       ;
;      - control_unit:b2v_inst11|present_state.halt~6         ; 0                 ; 0       ;
;      - control_unit:b2v_inst11|present_state.reset_statea~2 ; 0                 ; 0       ;
;      - control_unit:b2v_inst11|present_state.reset_statea~0 ; 0                 ; 0       ;
;      - control_unit:b2v_inst11|present_state.halt~1         ; 1                 ; 6       ;
;      - control_unit:b2v_inst11|present_state.reset_statea~1 ; 1                 ; 6       ;
; stop                                                        ;                   ;         ;
;      - control_unit:b2v_inst11|present_state.reset_stateb~0 ; 0                 ; 6       ;
;      - control_unit:b2v_inst11|present_state.halt~6         ; 0                 ; 6       ;
; clk_in                                                      ;                   ;         ;
; in_port_input[0]                                            ;                   ;         ;
;      - in_port_reg:b2v_inst13|output~0                      ; 0                 ; 6       ;
; in_port_input[1]                                            ;                   ;         ;
;      - in_port_reg:b2v_inst13|output~1                      ; 0                 ; 6       ;
; in_port_input[2]                                            ;                   ;         ;
;      - in_port_reg:b2v_inst13|output~2                      ; 1                 ; 6       ;
; in_port_input[3]                                            ;                   ;         ;
;      - in_port_reg:b2v_inst13|output~3                      ; 0                 ; 6       ;
; in_port_input[4]                                            ;                   ;         ;
;      - in_port_reg:b2v_inst13|output~4                      ; 1                 ; 6       ;
; in_port_input[5]                                            ;                   ;         ;
;      - in_port_reg:b2v_inst13|output~5                      ; 1                 ; 6       ;
; in_port_input[6]                                            ;                   ;         ;
;      - in_port_reg:b2v_inst13|output~6                      ; 0                 ; 6       ;
; in_port_input[7]                                            ;                   ;         ;
;      - in_port_reg:b2v_inst13|output~7                      ; 0                 ; 6       ;
+-------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                   ;
+------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk_in                                               ; PIN_G21            ; 26      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clock_divider:b2v_inst14|temporal                    ; FF_X7_Y21_N1       ; 174     ; Clock        ; no     ; --                   ; --               ; --                        ;
; clock_divider:b2v_inst14|temporal                    ; FF_X7_Y21_N1       ; 897     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; control_unit:b2v_inst11|WideOr142                    ; LCCOMB_X9_Y21_N8   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr143                    ; LCCOMB_X9_Y21_N16  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr144                    ; LCCOMB_X11_Y21_N28 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr147                    ; LCCOMB_X11_Y23_N14 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr150                    ; LCCOMB_X10_Y19_N18 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr153                    ; LCCOMB_X10_Y19_N30 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr155                    ; LCCOMB_X11_Y21_N30 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr158                    ; LCCOMB_X10_Y19_N20 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr161                    ; LCCOMB_X9_Y21_N28  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr162                    ; LCCOMB_X10_Y21_N26 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr165                    ; LCCOMB_X9_Y22_N16  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr166                    ; LCCOMB_X9_Y22_N24  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr167                    ; LCCOMB_X9_Y22_N14  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr168                    ; LCCOMB_X12_Y21_N24 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr168~6                  ; LCCOMB_X10_Y21_N18 ; 3       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr171                    ; LCCOMB_X8_Y22_N14  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr176~3                  ; LCCOMB_X11_Y23_N18 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr178                    ; LCCOMB_X10_Y22_N16 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr179                    ; LCCOMB_X11_Y23_N0  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr185                    ; LCCOMB_X10_Y23_N10 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr187                    ; LCCOMB_X9_Y22_N28  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr188                    ; LCCOMB_X12_Y23_N20 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr191                    ; LCCOMB_X9_Y22_N12  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr192                    ; LCCOMB_X11_Y23_N16 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr193                    ; LCCOMB_X11_Y19_N0  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr194                    ; LCCOMB_X10_Y23_N30 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr197                    ; LCCOMB_X10_Y23_N14 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr200                    ; LCCOMB_X10_Y21_N2  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|WideOr204                    ; LCCOMB_X9_Y23_N22  ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; control_unit:b2v_inst11|WideOr213                    ; LCCOMB_X10_Y21_N14 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|clear                        ; LCCOMB_X9_Y21_N4   ; 278     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|present_state.brnz3a~0       ; LCCOMB_X9_Y24_N6   ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|present_state.fetch2b        ; FF_X7_Y23_N5       ; 31      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|present_state.halt~0         ; LCCOMB_X12_Y21_N26 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|present_state.reset_statea~0 ; LCCOMB_X9_Y21_N6   ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|present_state.reset_stateb~0 ; LCCOMB_X1_Y14_N16  ; 171     ; Async. clear ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; control_unit:b2v_inst11|read_signal                  ; LCCOMB_X10_Y22_N12 ; 35      ; Read enable  ; no     ; --                   ; --               ; --                        ;
; control_unit:b2v_inst11|write_signal                 ; LCCOMB_X12_Y20_N18 ; 3       ; Write enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_HI|output[27]~0                      ; LCCOMB_X19_Y15_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_IR|output[17]~1                      ; LCCOMB_X14_Y22_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_IR|output[31]                        ; FF_X11_Y20_N5      ; 30      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_LO|output[8]~0                       ; LCCOMB_X9_Y20_N8   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_MAR|output[8]~0                      ; LCCOMB_X10_Y21_N12 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_MDR|output[9]~1                      ; LCCOMB_X10_Y19_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_Out_port|output[0]~1                 ; LCCOMB_X17_Y22_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_PC|output[20]~34                     ; LCCOMB_X10_Y20_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R10|output[27]~0                     ; LCCOMB_X22_Y20_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R11|output[21]~0                     ; LCCOMB_X19_Y19_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R12|output[26]~0                     ; LCCOMB_X19_Y19_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R13|output[24]~0                     ; LCCOMB_X19_Y19_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R14|output[19]~0                     ; LCCOMB_X12_Y18_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R15|output[15]~0                     ; LCCOMB_X21_Y20_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R1|output[12]~0                      ; LCCOMB_X15_Y19_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R2|output[0]~0                       ; LCCOMB_X20_Y18_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R3|output[27]~0                      ; LCCOMB_X22_Y18_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R4|output[27]~0                      ; LCCOMB_X24_Y19_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R5|output[27]~0                      ; LCCOMB_X19_Y21_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R6|output[15]~0                      ; LCCOMB_X21_Y20_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R7|output[27]~0                      ; LCCOMB_X22_Y20_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R8|output[27]~0                      ; LCCOMB_X19_Y20_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_R9|output[27]~0                      ; LCCOMB_X17_Y23_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_Y|output[25]~0                       ; LCCOMB_X11_Y24_N24 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_32:b2v_Zlow|output[24]~1                    ; LCCOMB_X14_Y15_N14 ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_64:b2v_Z|output[26]~1                       ; LCCOMB_X27_Y21_N30 ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_R0:b2v_inst16|temp[27]~0                    ; LCCOMB_X20_Y18_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                ; PIN_H2             ; 34      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                     ;
+------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                 ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_in                                               ; PIN_G21           ; 26      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; clock_divider:b2v_inst14|temporal                    ; FF_X7_Y21_N1      ; 897     ; 169                                  ; Global Clock         ; GCLK2            ; --                        ;
; control_unit:b2v_inst11|WideOr204                    ; LCCOMB_X9_Y23_N22 ; 4       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; control_unit:b2v_inst11|present_state.reset_stateb~0 ; LCCOMB_X1_Y14_N16 ; 171     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; control_unit:b2v_inst11|clear                                                                                                                  ; 278     ;
; encoder_32_to_5:b2v_inst|S[1]~67                                                                                                               ; 241     ;
; encoder_32_to_5:b2v_inst|S[0]~58                                                                                                               ; 239     ;
; clock_divider:b2v_inst14|temporal                                                                                                              ; 173     ;
; bus_mux_32_to_1:b2v_inst1|Mux0~15                                                                                                              ; 162     ;
; bus_mux_32_to_1:b2v_inst1|Mux31~15                                                                                                             ; 158     ;
; control_unit:b2v_inst11|Selector155~0                                                                                                          ; 143     ;
; control_unit:b2v_inst11|Selector155~1                                                                                                          ; 141     ;
; register_32:b2v_Y|output[31]~_Duplicate_2                                                                                                      ; 125     ;
; bus_mux_32_to_1:b2v_inst1|Mux30~15                                                                                                             ; 119     ;
; bus_mux_32_to_1:b2v_inst1|Mux28~15                                                                                                             ; 116     ;
; ALU:b2v_inst3|Add5~6                                                                                                                           ; 114     ;
; control_unit:b2v_inst11|ALU_cs[0]                                                                                                              ; 111     ;
; bus_mux_32_to_1:b2v_inst1|Mux29~16                                                                                                             ; 106     ;
; control_unit:b2v_inst11|ALU_cs[1]                                                                                                              ; 95      ;
; ALU:b2v_inst3|Add5~4                                                                                                                           ; 95      ;
; ALU:b2v_inst3|Add5~2                                                                                                                           ; 80      ;
; encoder_32_to_5:b2v_inst|S[2]~73                                                                                                               ; 71      ;
; control_unit:b2v_inst11|ALU_cs[2]                                                                                                              ; 67      ;
; encoder_32_to_5:b2v_inst|S[3]~77                                                                                                               ; 67      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~72                         ; 66      ;
; control_unit:b2v_inst11|ALU_cs[3]                                                                                                              ; 64      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[1]~86                          ; 64      ;
; register_64:b2v_Z|output[26]~1                                                                                                                 ; 64      ;
; register_32:b2v_Zlow|output[24]~1                                                                                                              ; 64      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_31_result_int[32]~64         ; 64      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[924]                             ; 63      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[957]                             ; 62      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~85                          ; 61      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[3]~84                          ; 59      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[891]                             ; 58      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[4]~83                          ; 57      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[825]                             ; 57      ;
; ALU:b2v_inst3|Mux52~8                                                                                                                          ; 56      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[858]                             ; 56      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[5]~82                          ; 55      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[7]~94                          ; 53      ;
; ALU:b2v_inst3|Mux21~0                                                                                                                          ; 53      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[6]~81                          ; 53      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[792]                             ; 52      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[150]                             ; 51      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[151]                             ; 50      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~80                          ; 49      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[9]~93                          ; 48      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[10]~100                        ; 47      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[149]                             ; 46      ;
; ALU:b2v_inst3|Mux52~1                                                                                                                          ; 45      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[147]                             ; 45      ;
; encoder_32_to_5:b2v_inst|S[4]~78                                                                                                               ; 45      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[148]                             ; 44      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[138]~14                          ; 43      ;
; ALU:b2v_inst3|Mux52~10                                                                                                                         ; 42      ;
; ALU:b2v_inst3|Mux52~5                                                                                                                          ; 42      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[12]~95                         ; 41      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[13]~101                        ; 40      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[146]                             ; 40      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[144]                             ; 40      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[145]                             ; 38      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~79                         ; 37      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[15]~92                         ; 36      ;
; register_32:b2v_Y|output[25]~0                                                                                                                 ; 36      ;
; control_unit:b2v_inst11|read_signal                                                                                                            ; 35      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[16]~99                         ; 35      ;
; ALU:b2v_inst3|Mux28~8                                                                                                                          ; 35      ;
; ALU:b2v_inst3|Mux28~4                                                                                                                          ; 35      ;
; reset~input                                                                                                                                    ; 34      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[143]                             ; 34      ;
; ALU:b2v_inst3|Mux28~9                                                                                                                          ; 33      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|diff_signs                                                 ; 33      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_30_result_int[31]~62         ; 33      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[142]                             ; 32      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[141]                             ; 32      ;
; register_32:b2v_HI|output[27]~0                                                                                                                ; 32      ;
; register_32:b2v_LO|output[8]~0                                                                                                                 ; 32      ;
; register_32:b2v_PC|output[20]~34                                                                                                               ; 32      ;
; register_32:b2v_MDR|output[9]~1                                                                                                                ; 32      ;
; register_32:b2v_R15|output[15]~0                                                                                                               ; 32      ;
; register_32:b2v_R12|output[26]~0                                                                                                               ; 32      ;
; register_32:b2v_R14|output[19]~0                                                                                                               ; 32      ;
; register_32:b2v_R13|output[24]~0                                                                                                               ; 32      ;
; register_32:b2v_R1|output[12]~0                                                                                                                ; 32      ;
; register_R0:b2v_inst16|temp[27]~0                                                                                                              ; 32      ;
; register_32:b2v_R3|output[27]~0                                                                                                                ; 32      ;
; register_32:b2v_R2|output[0]~0                                                                                                                 ; 32      ;
; register_32:b2v_R11|output[21]~0                                                                                                               ; 32      ;
; register_32:b2v_R8|output[27]~0                                                                                                                ; 32      ;
; register_32:b2v_R9|output[27]~0                                                                                                                ; 32      ;
; register_32:b2v_R10|output[27]~0                                                                                                               ; 32      ;
; register_32:b2v_R7|output[27]~0                                                                                                                ; 32      ;
; register_32:b2v_R4|output[27]~0                                                                                                                ; 32      ;
; register_32:b2v_R6|output[15]~0                                                                                                                ; 32      ;
; register_32:b2v_R5|output[27]~0                                                                                                                ; 32      ;
; register_32:b2v_IR|output[17]~1                                                                                                                ; 32      ;
; bus_mux_32_to_1:b2v_inst1|Mux29~0                                                                                                              ; 32      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_29_result_int[30]~60         ; 32      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[17]~78                         ; 31      ;
; bus_mux_32_to_1:b2v_inst1|Mux27~15                                                                                                             ; 31      ;
; bus_mux_32_to_1:b2v_inst1|Mux11~1                                                                                                              ; 31      ;
; bus_mux_32_to_1:b2v_inst1|Mux11~0                                                                                                              ; 31      ;
; control_unit:b2v_inst11|present_state.brnz3a~0                                                                                                 ; 31      ;
; control_unit:b2v_inst11|present_state.fetch2b                                                                                                  ; 31      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_30_result_int[31]~62         ; 31      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_28_result_int[29]~58         ; 31      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[18]~91                         ; 30      ;
; ALU:b2v_inst3|Mux52~6                                                                                                                          ; 30      ;
; ALU:b2v_inst3|ShiftLeft0~8                                                                                                                     ; 30      ;
; register_32:b2v_IR|output[31]                                                                                                                  ; 30      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_29_result_int[30]~60         ; 30      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_27_result_int[28]~56         ; 30      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[19]~98                         ; 29      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_28_result_int[29]~58         ; 29      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_26_result_int[27]~54         ; 29      ;
; ALU:b2v_inst3|Mux52~9                                                                                                                          ; 28      ;
; ALU:b2v_inst3|Mux52~4                                                                                                                          ; 28      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[140]                             ; 28      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_27_result_int[28]~56         ; 28      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_25_result_int[26]~52         ; 28      ;
; ALU:b2v_inst3|Add5~8                                                                                                                           ; 28      ;
; ~GND                                                                                                                                           ; 27      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[138]                             ; 27      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_26_result_int[27]~54         ; 27      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_24_result_int[25]~50         ; 27      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[139]                             ; 26      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_25_result_int[26]~52         ; 26      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_23_result_int[24]~48         ; 26      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~77                         ; 25      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_24_result_int[25]~50         ; 25      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_22_result_int[23]~46         ; 25      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[21]~90                         ; 24      ;
; register_32:b2v_Out_port|output~8                                                                                                              ; 24      ;
; register_32:b2v_Out_port|output~7                                                                                                              ; 24      ;
; register_32:b2v_Out_port|output~6                                                                                                              ; 24      ;
; register_32:b2v_Out_port|output~5                                                                                                              ; 24      ;
; register_32:b2v_Out_port|output~4                                                                                                              ; 24      ;
; register_32:b2v_Out_port|output~3                                                                                                              ; 24      ;
; register_32:b2v_Out_port|output~2                                                                                                              ; 24      ;
; register_32:b2v_Out_port|output~0                                                                                                              ; 24      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_23_result_int[24]~48         ; 24      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_21_result_int[22]~44         ; 24      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[22]~97                         ; 23      ;
; register_32:b2v_R2|output~7                                                                                                                    ; 23      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_22_result_int[23]~46         ; 23      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_20_result_int[21]~42         ; 23      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[137]                             ; 22      ;
; register_32:b2v_R2|output~6                                                                                                                    ; 22      ;
; register_32:b2v_R2|output~5                                                                                                                    ; 22      ;
; register_32:b2v_R2|output~4                                                                                                                    ; 22      ;
; register_32:b2v_R2|output~3                                                                                                                    ; 22      ;
; register_32:b2v_R2|output~2                                                                                                                    ; 22      ;
; register_32:b2v_R2|output~1                                                                                                                    ; 22      ;
; register_32:b2v_IR|output~17                                                                                                                   ; 22      ;
; register_32:b2v_IR|output~16                                                                                                                   ; 22      ;
; register_32:b2v_IR|output~15                                                                                                                   ; 22      ;
; register_32:b2v_IR|output~14                                                                                                                   ; 22      ;
; register_32:b2v_IR|output~13                                                                                                                   ; 22      ;
; register_32:b2v_IR|output~12                                                                                                                   ; 22      ;
; register_32:b2v_IR|output~11                                                                                                                   ; 22      ;
; register_32:b2v_IR|output~10                                                                                                                   ; 22      ;
; register_32:b2v_IR|output~9                                                                                                                    ; 22      ;
; register_32:b2v_IR|output~8                                                                                                                    ; 22      ;
; register_32:b2v_IR|output~7                                                                                                                    ; 22      ;
; register_32:b2v_IR|output~6                                                                                                                    ; 22      ;
; register_32:b2v_IR|output~5                                                                                                                    ; 22      ;
; register_32:b2v_IR|output~4                                                                                                                    ; 22      ;
; register_32:b2v_IR|output~3                                                                                                                    ; 22      ;
; register_32:b2v_IR|output~2                                                                                                                    ; 22      ;
; register_32:b2v_IR|output~0                                                                                                                    ; 22      ;
; select_encode_logic_sel:b2v_inst5|In_decoder[3]                                                                                                ; 22      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_21_result_int[22]~44         ; 22      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_19_result_int[20]~40         ; 22      ;
; ALU:b2v_inst3|Mux42~8                                                                                                                          ; 21      ;
; ALU:b2v_inst3|Mux42~7                                                                                                                          ; 21      ;
; ALU:b2v_inst3|Mux42~6                                                                                                                          ; 21      ;
; ALU:b2v_inst3|Mux42~5                                                                                                                          ; 21      ;
; ALU:b2v_inst3|Mux52~13                                                                                                                         ; 21      ;
; ALU:b2v_inst3|Mux52~12                                                                                                                         ; 21      ;
; ALU:b2v_inst3|Mux52~11                                                                                                                         ; 21      ;
; ALU:b2v_inst3|Mux52~0                                                                                                                          ; 21      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[135]                             ; 21      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_20_result_int[21]~42         ; 21      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_18_result_int[19]~38         ; 21      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[136]                             ; 20      ;
; bus_mux_32_to_1:b2v_inst1|Mux2~14                                                                                                              ; 20      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_19_result_int[20]~40         ; 20      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_17_result_int[18]~36         ; 20      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[23]~76                         ; 19      ;
; register_32:b2v_Y|output[0]~_Duplicate_2                                                                                                       ; 19      ;
; bus_mux_32_to_1:b2v_inst1|Mux16~14                                                                                                             ; 19      ;
; bus_mux_32_to_1:b2v_inst1|Mux1~14                                                                                                              ; 19      ;
; select_encode_logic_sel:b2v_inst5|In_decoder[0]                                                                                                ; 19      ;
; select_encode_logic_sel:b2v_inst5|In_decoder[1]                                                                                                ; 19      ;
; select_encode_logic_sel:b2v_inst5|In_decoder[2]                                                                                                ; 19      ;
; register_32:b2v_IR|output[28]                                                                                                                  ; 19      ;
; register_32:b2v_IR|output[27]                                                                                                                  ; 19      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_18_result_int[19]~38         ; 19      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_16_result_int[17]~34         ; 19      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[24]~89                         ; 18      ;
; bus_mux_32_to_1:b2v_inst1|Mux22~14                                                                                                             ; 18      ;
; bus_mux_32_to_1:b2v_inst1|Mux19~14                                                                                                             ; 18      ;
; bus_mux_32_to_1:b2v_inst1|Mux15~14                                                                                                             ; 18      ;
; bus_mux_32_to_1:b2v_inst1|Mux7~14                                                                                                              ; 18      ;
; bus_mux_32_to_1:b2v_inst1|Mux10~14                                                                                                             ; 18      ;
; bus_mux_32_to_1:b2v_inst1|Mux13~14                                                                                                             ; 18      ;
; bus_mux_32_to_1:b2v_inst1|Mux4~15                                                                                                              ; 18      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_17_result_int[18]~36         ; 18      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_15_result_int[16]~32         ; 18      ;
; control_unit:b2v_inst11|Rin                                                                                                                    ; 17      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[25]~96                         ; 17      ;
; ALU:b2v_inst3|Mux52~14                                                                                                                         ; 17      ;
; ALU:b2v_inst3|Mux42~1                                                                                                                          ; 17      ;
; bus_mux_32_to_1:b2v_inst1|Mux21~14                                                                                                             ; 17      ;
; bus_mux_32_to_1:b2v_inst1|Mux18~15                                                                                                             ; 17      ;
; bus_mux_32_to_1:b2v_inst1|Mux12~14                                                                                                             ; 17      ;
; bus_mux_32_to_1:b2v_inst1|Mux6~14                                                                                                              ; 17      ;
; bus_mux_32_to_1:b2v_inst1|Mux9~14                                                                                                              ; 17      ;
; bus_mux_32_to_1:b2v_inst1|Mux3~14                                                                                                              ; 17      ;
; bus_mux_32_to_1:b2v_inst1|Mux24~15                                                                                                             ; 17      ;
; register_32:b2v_IR|output[30]                                                                                                                  ; 17      ;
; register_32:b2v_IR|output[29]                                                                                                                  ; 17      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_16_result_int[17]~34         ; 17      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_14_result_int[15]~30         ; 17      ;
; ALU:b2v_inst3|Mux42~3                                                                                                                          ; 16      ;
; ALU:b2v_inst3|ShiftRight0~27                                                                                                                   ; 16      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[134]                             ; 16      ;
; bus_mux_32_to_1:b2v_inst1|Mux23~14                                                                                                             ; 16      ;
; bus_mux_32_to_1:b2v_inst1|Mux20~14                                                                                                             ; 16      ;
; bus_mux_32_to_1:b2v_inst1|Mux17~14                                                                                                             ; 16      ;
; bus_mux_32_to_1:b2v_inst1|Mux8~14                                                                                                              ; 16      ;
; bus_mux_32_to_1:b2v_inst1|Mux11~16                                                                                                             ; 16      ;
; bus_mux_32_to_1:b2v_inst1|Mux14~14                                                                                                             ; 16      ;
; bus_mux_32_to_1:b2v_inst1|Mux5~14                                                                                                              ; 16      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_15_result_int[16]~32         ; 16      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~28         ; 16      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[132]                             ; 15      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_14_result_int[15]~30         ; 15      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~26         ; 15      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[133]                             ; 14      ;
; ALU:b2v_inst3|Mux42~4                                                                                                                          ; 14      ;
; ALU:b2v_inst3|Mux52~7                                                                                                                          ; 14      ;
; ALU:b2v_inst3|RotateLeft1~34                                                                                                                   ; 14      ;
; ALU:b2v_inst3|ShiftRight1~6                                                                                                                    ; 14      ;
; bus_mux_32_to_1:b2v_inst1|Mux26~15                                                                                                             ; 14      ;
; bus_mux_32_to_1:b2v_inst1|Mux0~0                                                                                                               ; 14      ;
; bus_mux_32_to_1:b2v_inst1|Mux25~15                                                                                                             ; 14      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~28         ; 14      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~24         ; 14      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[26]~75                         ; 13      ;
; clock_divider:b2v_inst14|Equal0~7                                                                                                              ; 13      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~26         ; 13      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~22         ; 13      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[27]~74                         ; 12      ;
; control_unit:b2v_inst11|present_state.jal3a                                                                                                    ; 12      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~24         ; 12      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~20          ; 12      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~73                         ; 11      ;
; register_32:b2v_Y|output[1]~_Duplicate_2                                                                                                       ; 11      ;
; register_32:b2v_Y|output[3]~_Duplicate_2                                                                                                       ; 11      ;
; register_32:b2v_Y|output[5]~_Duplicate_2                                                                                                       ; 11      ;
; register_32:b2v_Y|output[7]~_Duplicate_2                                                                                                       ; 11      ;
; register_32:b2v_Y|output[9]~_Duplicate_2                                                                                                       ; 11      ;
; register_32:b2v_Y|output[11]~_Duplicate_2                                                                                                      ; 11      ;
; register_32:b2v_Y|output[13]~_Duplicate_2                                                                                                      ; 11      ;
; register_32:b2v_Y|output[15]~_Duplicate_2                                                                                                      ; 11      ;
; register_32:b2v_Y|output[17]~_Duplicate_2                                                                                                      ; 11      ;
; register_32:b2v_Y|output[19]~_Duplicate_2                                                                                                      ; 11      ;
; register_32:b2v_Y|output[21]~_Duplicate_2                                                                                                      ; 11      ;
; register_32:b2v_Y|output[23]~_Duplicate_2                                                                                                      ; 11      ;
; register_32:b2v_Y|output[25]~_Duplicate_2                                                                                                      ; 11      ;
; register_32:b2v_Y|output[27]~_Duplicate_2                                                                                                      ; 11      ;
; register_32:b2v_Y|output[29]~_Duplicate_2                                                                                                      ; 11      ;
; control_unit:b2v_inst11|present_state.fetch2a                                                                                                  ; 11      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~22         ; 11      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~18           ; 11      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[99]                              ; 10      ;
; ALU:b2v_inst3|Mux42~9                                                                                                                          ; 10      ;
; register_32:b2v_Y|output[2]~_Duplicate_2                                                                                                       ; 10      ;
; register_32:b2v_Y|output[4]~_Duplicate_2                                                                                                       ; 10      ;
; register_32:b2v_Y|output[6]~_Duplicate_2                                                                                                       ; 10      ;
; register_32:b2v_Y|output[8]~_Duplicate_2                                                                                                       ; 10      ;
; register_32:b2v_Y|output[10]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[12]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[14]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[16]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[18]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[20]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[22]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[24]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[26]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[28]~_Duplicate_2                                                                                                      ; 10      ;
; register_32:b2v_Y|output[30]~_Duplicate_2                                                                                                      ; 10      ;
; bus_mux_32_to_1:b2v_inst1|Mux18~0                                                                                                              ; 10      ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~20          ; 10      ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~16           ; 10      ;
; register_32:b2v_MAR|output[8]~0                                                                                                                ; 9       ;
; control_unit:b2v_inst11|present_state.div5a                                                                                                    ; 9       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~18           ; 9       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~14           ; 9       ;
; control_unit:b2v_inst11|present_state.out3a                                                                                                    ; 9       ;
; control_unit:b2v_inst11|MDRout                                                                                                                 ; 8       ;
; control_unit:b2v_inst11|Zhighout                                                                                                               ; 8       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[66]                              ; 8       ;
; ALU:b2v_inst3|ShiftLeft1~37                                                                                                                    ; 8       ;
; ALU:b2v_inst3|ShiftRight0~80                                                                                                                   ; 8       ;
; ALU:b2v_inst3|Mux40~4                                                                                                                          ; 8       ;
; ALU:b2v_inst3|ShiftRight1~38                                                                                                                   ; 8       ;
; ALU:b2v_inst3|RotateRight0~5                                                                                                                   ; 8       ;
; ALU:b2v_inst3|ShiftRight1~7                                                                                                                    ; 8       ;
; register_32:b2v_Out_port|output[0]~1                                                                                                           ; 8       ;
; control_unit:b2v_inst11|present_state.halt~2                                                                                                   ; 8       ;
; control_unit:b2v_inst11|present_state.not4a                                                                                                    ; 8       ;
; control_unit:b2v_inst11|present_state.neg4a                                                                                                    ; 8       ;
; control_unit:b2v_inst11|present_state.str3a                                                                                                    ; 8       ;
; control_unit:b2v_inst11|present_state.ldr3a                                                                                                    ; 8       ;
; control_unit:b2v_inst11|present_state.mul5a                                                                                                    ; 8       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~16           ; 8       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_5_result_int[6]~12           ; 8       ;
; control_unit:b2v_inst11|present_state.div3a                                                                                                    ; 8       ;
; control_unit:b2v_inst11|LOout                                                                                                                  ; 7       ;
; ALU:b2v_inst3|RotateRight0~8                                                                                                                   ; 7       ;
; ALU:b2v_inst3|RotateLeft1~35                                                                                                                   ; 7       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|sel[33]                              ; 7       ;
; ALU:b2v_inst3|ShiftRight0~21                                                                                                                   ; 7       ;
; ALU:b2v_inst3|ShiftRight0~20                                                                                                                   ; 7       ;
; ALU:b2v_inst3|ShiftRight0~18                                                                                                                   ; 7       ;
; ALU:b2v_inst3|RotateLeft1~4                                                                                                                    ; 7       ;
; control_unit:b2v_inst11|WideOr188~9                                                                                                            ; 7       ;
; control_unit:b2v_inst11|present_state.reset_statea~2                                                                                           ; 7       ;
; register_32:b2v_Out_port|output[7]                                                                                                             ; 7       ;
; register_32:b2v_Out_port|output[6]                                                                                                             ; 7       ;
; register_32:b2v_Out_port|output[5]                                                                                                             ; 7       ;
; register_32:b2v_Out_port|output[4]                                                                                                             ; 7       ;
; register_32:b2v_Out_port|output[3]                                                                                                             ; 7       ;
; register_32:b2v_Out_port|output[2]                                                                                                             ; 7       ;
; register_32:b2v_Out_port|output[1]                                                                                                             ; 7       ;
; register_32:b2v_Out_port|output[0]                                                                                                             ; 7       ;
; control_unit:b2v_inst11|WideOr152~1                                                                                                            ; 7       ;
; control_unit:b2v_inst11|present_state.fetch1a                                                                                                  ; 7       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~14           ; 7       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_4_result_int[5]~10           ; 7       ;
; control_unit:b2v_inst11|present_state.in3a                                                                                                     ; 7       ;
; control_unit:b2v_inst11|present_state.mfhi3a                                                                                                   ; 7       ;
; control_unit:b2v_inst11|present_state.mflo3a                                                                                                   ; 7       ;
; control_unit:b2v_inst11|present_state.jal_init                                                                                                 ; 7       ;
; control_unit:b2v_inst11|present_state.not3a                                                                                                    ; 7       ;
; control_unit:b2v_inst11|PCout                                                                                                                  ; 6       ;
; control_unit:b2v_inst11|Cout                                                                                                                   ; 6       ;
; control_unit:b2v_inst11|In_portout                                                                                                             ; 6       ;
; control_unit:b2v_inst11|Grc                                                                                                                    ; 6       ;
; control_unit:b2v_inst11|BAout                                                                                                                  ; 6       ;
; control_unit:b2v_inst11|Zlowout                                                                                                                ; 6       ;
; ALU:b2v_inst3|ShiftLeft1~36                                                                                                                    ; 6       ;
; encoder_32_to_5:b2v_inst|S~79                                                                                                                  ; 6       ;
; ALU:b2v_inst3|ShiftLeft1~21                                                                                                                    ; 6       ;
; ALU:b2v_inst3|ShiftLeft0~19                                                                                                                    ; 6       ;
; ALU:b2v_inst3|ShiftRight0~32                                                                                                                   ; 6       ;
; ALU:b2v_inst3|RotateLeft0~12                                                                                                                   ; 6       ;
; ALU:b2v_inst3|RotateLeft1~36                                                                                                                   ; 6       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[29]~87                         ; 6       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|_~0                                 ; 6       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[2]~62                          ; 6       ;
; ALU:b2v_inst3|ShiftRight0~22                                                                                                                   ; 6       ;
; ALU:b2v_inst3|ShiftRight0~3                                                                                                                    ; 6       ;
; ALU:b2v_inst3|RotateLeft1~7                                                                                                                    ; 6       ;
; ALU:b2v_inst3|ShiftRight1~9                                                                                                                    ; 6       ;
; control_unit:b2v_inst11|WideOr197~0                                                                                                            ; 6       ;
; control_unit:b2v_inst11|WideOr146~4                                                                                                            ; 6       ;
; control_unit:b2v_inst11|present_state.halt~6                                                                                                   ; 6       ;
; bus_mux_32_to_1:b2v_inst1|Mux28~14                                                                                                             ; 6       ;
; bus_mux_32_to_1:b2v_inst1|Mux28~4                                                                                                              ; 6       ;
; select_encode_logic_sel:b2v_inst5|Mux15~9                                                                                                      ; 6       ;
; select_encode_logic_sel:b2v_inst5|Mux15~3                                                                                                      ; 6       ;
; select_encode_logic_sel:b2v_inst5|Mux15~0                                                                                                      ; 6       ;
; control_unit:b2v_inst11|WideOr142~3                                                                                                            ; 6       ;
; control_unit:b2v_inst11|WideOr164~2                                                                                                            ; 6       ;
; control_unit:b2v_inst11|present_state.str5a                                                                                                    ; 6       ;
; control_unit:b2v_inst11|present_state.st6a                                                                                                     ; 6       ;
; control_unit:b2v_inst11|WideOr162~18                                                                                                           ; 6       ;
; control_unit:b2v_inst11|WideOr149~1                                                                                                            ; 6       ;
; control_unit:b2v_inst11|present_state.fetch0a                                                                                                  ; 6       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_5_result_int[6]~12           ; 6       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_3_result_int[4]~8            ; 6       ;
; control_unit:b2v_inst11|present_state.neg3a                                                                                                    ; 6       ;
; control_unit:b2v_inst11|Grb                                                                                                                    ; 5       ;
; control_unit:b2v_inst11|Gra                                                                                                                    ; 5       ;
; control_unit:b2v_inst11|Rout                                                                                                                   ; 5       ;
; ALU:b2v_inst3|Mux36~0                                                                                                                          ; 5       ;
; ALU:b2v_inst3|ShiftRight1~73                                                                                                                   ; 5       ;
; ALU:b2v_inst3|ShiftLeft0~20                                                                                                                    ; 5       ;
; ALU:b2v_inst3|RotateRight0~6                                                                                                                   ; 5       ;
; ALU:b2v_inst3|RotateLeft1~50                                                                                                                   ; 5       ;
; ALU:b2v_inst3|RotateLeft1~47                                                                                                                   ; 5       ;
; ALU:b2v_inst3|RotateLeft1~33                                                                                                                   ; 5       ;
; ALU:b2v_inst3|RotateLeft1~32                                                                                                                   ; 5       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[28]~71                         ; 5       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[14]~66                         ; 5       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[11]~65                         ; 5       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|_~3                                 ; 5       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[5]~63                          ; 5       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|_~1                                 ; 5       ;
; ALU:b2v_inst3|RotateLeft1~5                                                                                                                    ; 5       ;
; ALU:b2v_inst3|RotateRight1~0                                                                                                                   ; 5       ;
; ALU:b2v_inst3|ShiftRight1~31                                                                                                                   ; 5       ;
; ALU:b2v_inst3|ShiftRight1~10                                                                                                                   ; 5       ;
; ALU:b2v_inst3|ShiftRight1~8                                                                                                                    ; 5       ;
; select_encode_logic_sel:b2v_inst5|Mux15~14                                                                                                     ; 5       ;
; encoder_32_to_5:b2v_inst|S~29                                                                                                                  ; 5       ;
; select_encode_logic_sel:b2v_inst5|Mux15~10                                                                                                     ; 5       ;
; select_encode_logic_sel:b2v_inst5|Mux15~6                                                                                                      ; 5       ;
; select_encode_logic_sel:b2v_inst5|Mux15~4                                                                                                      ; 5       ;
; select_encode_logic_sel:b2v_inst5|Mux15~1                                                                                                      ; 5       ;
; register_32:b2v_IR|output[1]                                                                                                                   ; 5       ;
; control_unit:b2v_inst11|present_state.shr4a                                                                                                    ; 5       ;
; control_unit:b2v_inst11|present_state.shl4a                                                                                                    ; 5       ;
; control_unit:b2v_inst11|WideOr155~4                                                                                                            ; 5       ;
; control_unit:b2v_inst11|present_state.div4a                                                                                                    ; 5       ;
; control_unit:b2v_inst11|present_state.ori4a                                                                                                    ; 5       ;
; control_unit:b2v_inst11|present_state.ldr6a                                                                                                    ; 5       ;
; control_unit:b2v_inst11|present_state.ld7a                                                                                                     ; 5       ;
; control_unit:b2v_inst11|WideOr202~0                                                                                                            ; 5       ;
; control_unit:b2v_inst11|present_state.fetch1b                                                                                                  ; 5       ;
; control_unit:b2v_inst11|WideOr149~0                                                                                                            ; 5       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_4_result_int[5]~10           ; 5       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_2_result_int[3]~6            ; 5       ;
; control_unit:b2v_inst11|present_state.jr3a                                                                                                     ; 5       ;
; control_unit:b2v_inst11|HIout                                                                                                                  ; 4       ;
; ALU:b2v_inst3|Mux36~1                                                                                                                          ; 4       ;
; ALU:b2v_inst3|ShiftLeft0~24                                                                                                                    ; 4       ;
; ALU:b2v_inst3|RotateLeft1~93                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftLeft0~22                                                                                                                    ; 4       ;
; ALU:b2v_inst3|ShiftLeft1~18                                                                                                                    ; 4       ;
; ALU:b2v_inst3|RotateLeft1~82                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight0~56                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftLeft0~21                                                                                                                    ; 4       ;
; ALU:b2v_inst3|ShiftLeft1~17                                                                                                                    ; 4       ;
; ALU:b2v_inst3|ShiftRight0~50                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight0~47                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~68                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft0~39                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft0~38                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~62                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight0~41                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight0~39                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~57                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~54                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft0~25                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft0~24                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~52                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight0~29                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~47                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~41                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~40                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateRight1~3                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateRight0~27                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~26                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~25                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~24                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~21                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~20                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~19                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~18                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~15                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~14                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~13                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~12                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~11                                                                                                                  ; 4       ;
; ALU:b2v_inst3|RotateRight0~9                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftLeft0~12                                                                                                                    ; 4       ;
; ALU:b2v_inst3|ShiftLeft0~9                                                                                                                     ; 4       ;
; ALU:b2v_inst3|RotateLeft1~49                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~46                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~45                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~44                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~43                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~42                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftLeft1~8                                                                                                                     ; 4       ;
; ALU:b2v_inst3|RotateLeft1~41                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~40                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~38                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~37                                                                                                                   ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[1]~32                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[30]~88                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~31                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[3]~30                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~29                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[5]~28                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~27                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[7]~26                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~25                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[9]~11                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~24                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[11]~10                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~23                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[13]~9                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~22                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[15]~8                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~21                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[17]~7                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~20                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[19]~6                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~19                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[21]~5                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~18                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[23]~4                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~17                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[25]~3                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~16                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[27]~2                          ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~15                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[29]~14                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[32]~2                       ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[33]~1                       ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[23]~69                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[20]~68                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[17]~67                         ; 4       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[8]~64                          ; 4       ;
; ALU:b2v_inst3|RotateLeft0~2                                                                                                                    ; 4       ;
; ALU:b2v_inst3|RotateLeft1~29                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~28                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~26                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~25                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~22                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~21                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~19                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~18                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~15                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~14                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~12                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~11                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~10                                                                                                                   ; 4       ;
; ALU:b2v_inst3|RotateLeft1~8                                                                                                                    ; 4       ;
; ALU:b2v_inst3|ShiftRight1~29                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~28                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~25                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~24                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~22                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~21                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~17                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~16                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~14                                                                                                                   ; 4       ;
; ALU:b2v_inst3|ShiftRight1~13                                                                                                                   ; 4       ;
; control_unit:b2v_inst11|WideOr155~7                                                                                                            ; 4       ;
; control_unit:b2v_inst11|WideOr165~0                                                                                                            ; 4       ;
; bus_mux_32_to_1:b2v_inst1|Mux27~14                                                                                                             ; 4       ;
; bus_mux_32_to_1:b2v_inst1|Mux27~4                                                                                                              ; 4       ;
; bus_mux_32_to_1:b2v_inst1|Mux4~0                                                                                                               ; 4       ;
; select_encode_logic_sel:b2v_inst5|Mux15~13                                                                                                     ; 4       ;
; encoder_32_to_5:b2v_inst|S~32                                                                                                                  ; 4       ;
; encoder_32_to_5:b2v_inst|S~25                                                                                                                  ; 4       ;
; select_encode_logic_sel:b2v_inst5|Mux15~7                                                                                                      ; 4       ;
; encoder_32_to_5:b2v_inst|S~24                                                                                                                  ; 4       ;
; encoder_32_to_5:b2v_inst|S~23                                                                                                                  ; 4       ;
; encoder_32_to_5:b2v_inst|S~19                                                                                                                  ; 4       ;
; encoder_32_to_5:b2v_inst|S~18                                                                                                                  ; 4       ;
; control_unit:b2v_inst11|WideOr161~1                                                                                                            ; 4       ;
; control_unit:b2v_inst11|present_state.ror4a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|present_state.and4a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|present_state.rol4a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|present_state.or4a                                                                                                     ; 4       ;
; control_unit:b2v_inst11|present_state.mul4a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|WideOr170~0                                                                                                            ; 4       ;
; control_unit:b2v_inst11|present_state.st4a                                                                                                     ; 4       ;
; control_unit:b2v_inst11|present_state.ldi4a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|present_state.ld4a                                                                                                     ; 4       ;
; control_unit:b2v_inst11|present_state.andi4a                                                                                                   ; 4       ;
; control_unit:b2v_inst11|WideOr168~1                                                                                                            ; 4       ;
; control_unit:b2v_inst11|WideOr168~0                                                                                                            ; 4       ;
; control_unit:b2v_inst11|present_state.str4a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|present_state.st5a                                                                                                     ; 4       ;
; control_unit:b2v_inst11|present_state.ldr4a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|present_state.ld5a                                                                                                     ; 4       ;
; control_unit:b2v_inst11|present_state.str6a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|present_state.st7a                                                                                                     ; 4       ;
; control_unit:b2v_inst11|WideOr196~0                                                                                                            ; 4       ;
; control_unit:b2v_inst11|present_state.ldr5a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|present_state.ld6a                                                                                                     ; 4       ;
; control_unit:b2v_inst11|WideOr146~0                                                                                                            ; 4       ;
; control_unit:b2v_inst11|WideOr161~0                                                                                                            ; 4       ;
; control_unit:b2v_inst11|Zhighout~0                                                                                                             ; 4       ;
; control_unit:b2v_inst11|present_state.div6a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|present_state.mul6a                                                                                                    ; 4       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_3_result_int[4]~8            ; 4       ;
; control_unit:b2v_inst11|present_state.str_init                                                                                                 ; 4       ;
; control_unit:b2v_inst11|present_state.ldr_init                                                                                                 ; 4       ;
; control_unit:b2v_inst11|present_state.mul3a                                                                                                    ; 4       ;
; control_unit:b2v_inst11|write_signal                                                                                                           ; 3       ;
; control_unit:b2v_inst11|present_state.reset_statea~1                                                                                           ; 3       ;
; control_unit:b2v_inst11|present_state.halt~1                                                                                                   ; 3       ;
; control_unit:b2v_inst11|WideOr155~9                                                                                                            ; 3       ;
; ALU:b2v_inst3|ShiftRight1~99                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftLeft0~34                                                                                                                    ; 3       ;
; ALU:b2v_inst3|ShiftLeft0~31                                                                                                                    ; 3       ;
; ALU:b2v_inst3|ShiftLeft0~30                                                                                                                    ; 3       ;
; ALU:b2v_inst3|Mux0~8                                                                                                                           ; 3       ;
; ALU:b2v_inst3|ShiftLeft0~28                                                                                                                    ; 3       ;
; ALU:b2v_inst3|Mux2~8                                                                                                                           ; 3       ;
; ALU:b2v_inst3|ShiftLeft0~25                                                                                                                    ; 3       ;
; ALU:b2v_inst3|ShiftRight0~68                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftLeft1~20                                                                                                                    ; 3       ;
; ALU:b2v_inst3|ShiftLeft0~23                                                                                                                    ; 3       ;
; ALU:b2v_inst3|ShiftRight0~63                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateLeft1~92                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight1~78                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight0~57                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight1~74                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateLeft1~72                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight0~48                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateLeft0~41                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateRight0~35                                                                                                                  ; 3       ;
; ALU:b2v_inst3|ShiftRight0~40                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight1~55                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateLeft0~27                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight0~33                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight0~30                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight1~45                                                                                                                   ; 3       ;
; ALU:b2v_inst3|Mux52~2                                                                                                                          ; 3       ;
; ALU:b2v_inst3|RotateRight1~10                                                                                                                  ; 3       ;
; ALU:b2v_inst3|RotateRight1~7                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateRight1~6                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateRight1~5                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight1~35                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateRight0~29                                                                                                                  ; 3       ;
; ALU:b2v_inst3|RotateRight0~23                                                                                                                  ; 3       ;
; ALU:b2v_inst3|ShiftRight0~25                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateRight0~17                                                                                                                  ; 3       ;
; ALU:b2v_inst3|RotateRight0~10                                                                                                                  ; 3       ;
; ALU:b2v_inst3|temp_C~17                                                                                                                        ; 3       ;
; ALU:b2v_inst3|ShiftLeft0~10                                                                                                                    ; 3       ;
; ALU:b2v_inst3|RotateLeft0~13                                                                                                                   ; 3       ;
; ALU:b2v_inst3|temp_C~16                                                                                                                        ; 3       ;
; ALU:b2v_inst3|ShiftLeft1~5                                                                                                                     ; 3       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1|carry_eqn[1]~0 ; 3       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[30]~0                          ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[28]~13                         ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[26]~12                         ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[24]~11                         ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[22]~10                         ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[20]~9                          ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[18]~8                          ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[16]~7                          ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[14]~6                          ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[12]~5                          ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[10]~4                          ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[8]~3                           ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[6]~2                           ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[4]~1                           ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_num|cs1a[2]~0                           ; 3       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|cs1a[26]~70                         ; 3       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|_~11                                ; 3       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|_~10                                ; 3       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|lpm_abs_9v9:my_abs_den|_~9                                 ; 3       ;
; ALU:b2v_inst3|temp_C~14                                                                                                                        ; 3       ;
; ALU:b2v_inst3|temp_C~10                                                                                                                        ; 3       ;
; ALU:b2v_inst3|RotateLeft0~11                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateLeft0~8                                                                                                                    ; 3       ;
; ALU:b2v_inst3|RotateLeft0~6                                                                                                                    ; 3       ;
; ALU:b2v_inst3|RotateLeft0~5                                                                                                                    ; 3       ;
; ALU:b2v_inst3|RotateLeft0~1                                                                                                                    ; 3       ;
; ALU:b2v_inst3|RotateLeft0~0                                                                                                                    ; 3       ;
; ALU:b2v_inst3|ShiftRight0~8                                                                                                                    ; 3       ;
; ALU:b2v_inst3|ShiftRight0~5                                                                                                                    ; 3       ;
; ALU:b2v_inst3|ShiftRight0~4                                                                                                                    ; 3       ;
; ALU:b2v_inst3|RotateLeft1~31                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateLeft1~24                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateLeft1~20                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateLeft1~17                                                                                                                   ; 3       ;
; ALU:b2v_inst3|RotateLeft1~9                                                                                                                    ; 3       ;
; ALU:b2v_inst3|ShiftRight1~20                                                                                                                   ; 3       ;
; ALU:b2v_inst3|ShiftRight1~11                                                                                                                   ; 3       ;
; control_unit:b2v_inst11|WideOr176~2                                                                                                            ; 3       ;
; control_unit:b2v_inst11|WideOr168~6                                                                                                            ; 3       ;
; control_unit:b2v_inst11|WideOr176~1                                                                                                            ; 3       ;
; control_unit:b2v_inst11|WideOr158~1                                                                                                            ; 3       ;
; control_unit:b2v_inst11|WideOr146~7                                                                                                            ; 3       ;
; control_unit:b2v_inst11|WideOr146~5                                                                                                            ; 3       ;
; control_unit:b2v_inst11|WideOr204~3                                                                                                            ; 3       ;
; bus_mux_32_to_1:b2v_inst1|Mux25~9                                                                                                              ; 3       ;
; bus_mux_32_to_1:b2v_inst1|Mux26~14                                                                                                             ; 3       ;
; bus_mux_32_to_1:b2v_inst1|Mux26~4                                                                                                              ; 3       ;
; encoder_32_to_5:b2v_inst|S[0]~57                                                                                                               ; 3       ;
; encoder_32_to_5:b2v_inst|S[0]~50                                                                                                               ; 3       ;
; encoder_32_to_5:b2v_inst|S~47                                                                                                                  ; 3       ;
; select_encode_logic_sel:b2v_inst5|Mux15~15                                                                                                     ; 3       ;
; encoder_32_to_5:b2v_inst|S[0]~44                                                                                                               ; 3       ;
; encoder_32_to_5:b2v_inst|S~41                                                                                                                  ; 3       ;
; select_encode_logic_sel:b2v_inst5|Mux15~12                                                                                                     ; 3       ;
; encoder_32_to_5:b2v_inst|S~35                                                                                                                  ; 3       ;
; select_encode_logic_sel:b2v_inst5|Mux15~8                                                                                                      ; 3       ;
; select_encode_logic_sel:b2v_inst5|Mux15~5                                                                                                      ; 3       ;
; encoder_32_to_5:b2v_inst|S~21                                                                                                                  ; 3       ;
; encoder_32_to_5:b2v_inst|S~17                                                                                                                  ; 3       ;
; select_encode_logic_sel:b2v_inst5|Mux15~2                                                                                                      ; 3       ;
; encoder_32_to_5:b2v_inst|S~14                                                                                                                  ; 3       ;
; register_32:b2v_IR|output[16]                                                                                                                  ; 3       ;
; select_encode_logic_sel:b2v_inst5|In_decoder[1]~2                                                                                              ; 3       ;
; register_32:b2v_IR|output[17]                                                                                                                  ; 3       ;
; select_encode_logic_sel:b2v_inst5|In_decoder[2]~1                                                                                              ; 3       ;
; register_32:b2v_IR|output[0]                                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.brnz3a~1                                                                                                 ; 3       ;
; control_unit:b2v_inst11|WideOr142~2                                                                                                            ; 3       ;
; control_unit:b2v_inst11|present_state.add4a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|WideOr212~0                                                                                                            ; 3       ;
; control_unit:b2v_inst11|present_state.sub4a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|WideOr153~4                                                                                                            ; 3       ;
; control_unit:b2v_inst11|present_state.addi4a                                                                                                   ; 3       ;
; control_unit:b2v_inst11|WideOr146~3                                                                                                            ; 3       ;
; control_unit:b2v_inst11|WideOr146~1                                                                                                            ; 3       ;
; control_unit:b2v_inst11|present_state.ori5a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.andi5a                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.addi5a                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.ldi5a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.rol5a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ror5a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.shl5a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.shr5a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.or5a                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.and5a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.sub5a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.add5a                                                                                                    ; 3       ;
; control_unit:b2v_inst11|WideOr147~0                                                                                                            ; 3       ;
; control_unit:b2v_inst11|present_state.brpl4a                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.brmi4a                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.brnz4a                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.brzr4a                                                                                                   ; 3       ;
; control_unit:b2v_inst11|WideOr155~2                                                                                                            ; 3       ;
; control_unit:b2v_inst11|WideOr162~17                                                                                                           ; 3       ;
; control_unit:b2v_inst11|present_state.rol4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.rol3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ror4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ror3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.shl4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.shl3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.shr4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.shr3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.and4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.and3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ori4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ori3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.or4b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.or3b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.andi4b                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.andi3b                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.brpl3b                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.brmi3b                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.brnz3b                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.brzr3b                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.not3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.neg3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.div5b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.div4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.div3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.mul5b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.mul4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.mul3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.sub4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.sub3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.add4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.add3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.addi4b                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.addi3b                                                                                                   ; 3       ;
; control_unit:b2v_inst11|present_state.str5b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.str4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.str3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.st6b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.st5b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.st4b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.st3b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.ldr5b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ldr4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ldr3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ldi4b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ldi3b                                                                                                    ; 3       ;
; control_unit:b2v_inst11|present_state.ld6b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.ld5b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.ld4b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.ld3b                                                                                                     ; 3       ;
; control_unit:b2v_inst11|present_state.fetch0b                                                                                                  ; 3       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_2_result_int[3]~6            ; 3       ;
; stop~input                                                                                                                                     ; 2       ;
; control_unit:b2v_inst11|Yin                                                                                                                    ; 2       ;
; control_unit:b2v_inst11|MARin                                                                                                                  ; 2       ;
; control_unit:b2v_inst11|Zin                                                                                                                    ; 2       ;
; control_unit:b2v_inst11|LOin                                                                                                                   ; 2       ;
; control_unit:b2v_inst11|ZLowin                                                                                                                 ; 2       ;
; control_unit:b2v_inst11|PCin                                                                                                                   ; 2       ;
; control_unit:b2v_inst11|IncPC_enable                                                                                                           ; 2       ;
; control_unit:b2v_inst11|MDRin                                                                                                                  ; 2       ;
; control_unit:b2v_inst11|R14MUX_enable                                                                                                          ; 2       ;
; control_unit:b2v_inst11|IRin                                                                                                                   ; 2       ;
; control_unit:b2v_inst11|Out_portin                                                                                                             ; 2       ;
; control_unit:b2v_inst11|run                                                                                                                    ; 2       ;
; ALU:b2v_inst3|Mux40~21                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux39~20                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux46~18                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux38~18                                                                                                                         ; 2       ;
; ALU:b2v_inst3|RotateRight0~64                                                                                                                  ; 2       ;
; ALU:b2v_inst3|Mux41~20                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux1~7                                                                                                                           ; 2       ;
; ALU:b2v_inst3|RotateLeft1~113                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft1~112                                                                                                                  ; 2       ;
; ALU:b2v_inst3|ShiftRight1~102                                                                                                                  ; 2       ;
; ALU:b2v_inst3|ShiftRight1~101                                                                                                                  ; 2       ;
; ALU:b2v_inst3|ShiftRight1~100                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight0~63                                                                                                                  ; 2       ;
; control_unit:b2v_inst11|WideOr204~8                                                                                                            ; 2       ;
; control_unit:b2v_inst11|WideOr164                                                                                                              ; 2       ;
; encoder_32_to_5:b2v_inst|S[2]~82                                                                                                               ; 2       ;
; encoder_32_to_5:b2v_inst|S[1]~81                                                                                                               ; 2       ;
; ALU:b2v_inst3|Mux23~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux55~17                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux22~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux54~18                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux21~4                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux53~16                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux20~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux52~31                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux19~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux51~18                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux18~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux50~16                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux17~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux49~16                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux16~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux48~7                                                                                                                          ; 2       ;
; ALU:b2v_inst3|RotateRight0~62                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~44                                                                                                                  ; 2       ;
; ALU:b2v_inst3|Mux8~3                                                                                                                           ; 2       ;
; ALU:b2v_inst3|Mux12~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux44~18                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux15~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux47~7                                                                                                                          ; 2       ;
; ALU:b2v_inst3|temp_C~23                                                                                                                        ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~35                                                                                                                    ; 2       ;
; ALU:b2v_inst3|temp_C~20                                                                                                                        ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~39                                                                                                                    ; 2       ;
; ALU:b2v_inst3|Mux7~3                                                                                                                           ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~38                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~34                                                                                                                    ; 2       ;
; ALU:b2v_inst3|RotateRight0~61                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~43                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft0~77                                                                                                                   ; 2       ;
; ALU:b2v_inst3|RotateRight1~42                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft1~111                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight0~60                                                                                                                  ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~37                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~33                                                                                                                    ; 2       ;
; ALU:b2v_inst3|Mux11~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux43~16                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux14~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux6~3                                                                                                                           ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~36                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~32                                                                                                                    ; 2       ;
; ALU:b2v_inst3|RotateRight0~59                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~41                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft0~76                                                                                                                   ; 2       ;
; ALU:b2v_inst3|RotateRight1~40                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft1~110                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight0~58                                                                                                                  ; 2       ;
; ALU:b2v_inst3|Mux54~2                                                                                                                          ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~35                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~31                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftRight1~98                                                                                                                   ; 2       ;
; ALU:b2v_inst3|Mux10~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux42~25                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux13~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|Mux45~17                                                                                                                         ; 2       ;
; ALU:b2v_inst3|Mux5~3                                                                                                                           ; 2       ;
; ALU:b2v_inst3|Mux37~17                                                                                                                         ; 2       ;
; ALU:b2v_inst3|RotateRight0~57                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~39                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft0~75                                                                                                                   ; 2       ;
; ALU:b2v_inst3|RotateLeft1~109                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~38                                                                                                                  ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~30                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftRight1~96                                                                                                                   ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~33                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~29                                                                                                                    ; 2       ;
; ALU:b2v_inst3|Mux9~3                                                                                                                           ; 2       ;
; ALU:b2v_inst3|Mux3~3                                                                                                                           ; 2       ;
; ALU:b2v_inst3|Mux35~17                                                                                                                         ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~28                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~32                                                                                                                    ; 2       ;
; ALU:b2v_inst3|RotateRight0~56                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~37                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft0~74                                                                                                                   ; 2       ;
; ALU:b2v_inst3|RotateRight1~36                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft1~108                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight0~55                                                                                                                  ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~27                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftRight1~94                                                                                                                   ; 2       ;
; ALU:b2v_inst3|Mux4~3                                                                                                                           ; 2       ;
; ALU:b2v_inst3|Mux36~19                                                                                                                         ; 2       ;
; ALU:b2v_inst3|RotateRight0~54                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight0~53                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~35                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft0~73                                                                                                                   ; 2       ;
; ALU:b2v_inst3|RotateLeft1~107                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~34                                                                                                                  ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~26                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftRight1~92                                                                                                                   ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~29                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~25                                                                                                                    ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[31]~31                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1023]~558                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1023]~557                   ; 2       ;
; ALU:b2v_inst3|Mux32~1                                                                                                                          ; 2       ;
; ALU:b2v_inst3|lpm_divide:Div0|lpm_divide_01p:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|add_sub_unc:add_sub_0|_~0            ; 2       ;
; ALU:b2v_inst3|Mux1~6                                                                                                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[30]~30                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1022]~556                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1022]~555                   ; 2       ;
; ALU:b2v_inst3|Mux33~16                                                                                                                         ; 2       ;
; ALU:b2v_inst3|RotateRight0~52                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight0~51                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~33                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft0~72                                                                                                                   ; 2       ;
; ALU:b2v_inst3|RotateLeft1~106                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~32                                                                                                                  ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~24                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftRight1~90                                                                                                                   ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~27                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~23                                                                                                                    ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[8]~29                                            ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[9]~28                                            ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[10]~27                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[11]~26                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[12]~25                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[13]~24                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[14]~23                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[15]~22                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[16]~21                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[17]~20                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[18]~19                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[19]~18                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[20]~17                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[21]~16                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[22]~15                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[23]~14                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[24]~13                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[25]~12                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[26]~11                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[27]~10                                           ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[28]~9                                            ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[29]~8                                            ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1000]~554                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1000]~553                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1001]~552                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1001]~551                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1002]~550                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1002]~549                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1003]~548                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1003]~547                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1004]~546                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1004]~545                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1005]~544                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1005]~543                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1006]~542                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1006]~541                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1007]~540                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1007]~539                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1008]~538                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1008]~537                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1009]~536                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1009]~535                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1010]~534                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1010]~533                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1011]~532                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1011]~531                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1012]~530                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1012]~529                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1013]~528                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1013]~527                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1014]~526                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1014]~525                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1015]~524                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1015]~523                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1016]~522                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1016]~521                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1017]~520                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1017]~519                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1018]~518                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1018]~517                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1019]~516                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1019]~515                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1020]~514                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1020]~513                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1021]~512                   ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[1021]~511                   ; 2       ;
; ALU:b2v_inst3|Mux34~16                                                                                                                         ; 2       ;
; ALU:b2v_inst3|ShiftLeft1~22                                                                                                                    ; 2       ;
; ALU:b2v_inst3|ShiftLeft0~26                                                                                                                    ; 2       ;
; ALU:b2v_inst3|RotateRight0~50                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight1~31                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateLeft0~71                                                                                                                   ; 2       ;
; ALU:b2v_inst3|RotateRight1~30                                                                                                                  ; 2       ;
; ALU:b2v_inst3|RotateRight0~49                                                                                                                  ; 2       ;
; ALU:b2v_inst3|ShiftRight1~89                                                                                                                   ; 2       ;
; ALU:b2v_inst3|Mux24~3                                                                                                                          ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|remainder[7]~7                                             ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[999]~510                    ; 2       ;
; ALU:b2v_inst3|lpm_divide:Mod0|lpm_divide_3po:auto_generated|abs_divider_4dg:divider|alt_u_div_t8f:divider|StageOut[999]~509                    ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                       ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF         ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------+----------------------+-----------------+-----------------+
; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16384 ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 2    ; ram_mif.mif ; M9K_X13_Y19_N0, M9K_X13_Y20_N0 ; Don't care           ; Old data        ; Old data        ;
+--------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |phase4|ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ALTSYNCRAM                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00001000100000000000000001100111) (1040000147) (142606439) (8800067)    ;(11011000000000000000000000000000) (-705032704) (-671088640) (-2-8000000)   ;(11000000100000000000000000000000) (849934592) (-1065353216) (-3-15-800000)   ;(11011000000000000000000000000000) (-705032704) (-671088640) (-2-8000000)   ;(11011000000000000000000000000000) (-705032704) (-671088640) (-2-8000000)   ;(11100000000000000000000000000000) (294967296) (-536870912) (-20000000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y18_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y22_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult5 ;                            ; DSPMULT_X18_Y25_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:b2v_inst3|lpm_mult:Mult0|mult_r4t:auto_generated|mac_mult7 ;                            ; DSPMULT_X18_Y24_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+-------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 10,910 / 47,787 ( 23 % ) ;
; C16 interconnects           ; 299 / 1,804 ( 17 % )     ;
; C4 interconnects            ; 7,601 / 31,272 ( 24 % )  ;
; Direct links                ; 1,053 / 47,787 ( 2 % )   ;
; Global clocks               ; 4 / 20 ( 20 % )          ;
; Local interconnects         ; 2,431 / 15,408 ( 16 % )  ;
; R24 interconnects           ; 323 / 1,775 ( 18 % )     ;
; R4 interconnects            ; 9,482 / 41,310 ( 23 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.56) ; Number of LABs  (Total = 450) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 15                            ;
; 3                                           ; 5                             ;
; 4                                           ; 14                            ;
; 5                                           ; 10                            ;
; 6                                           ; 9                             ;
; 7                                           ; 8                             ;
; 8                                           ; 11                            ;
; 9                                           ; 15                            ;
; 10                                          ; 17                            ;
; 11                                          ; 14                            ;
; 12                                          ; 16                            ;
; 13                                          ; 23                            ;
; 14                                          ; 24                            ;
; 15                                          ; 34                            ;
; 16                                          ; 218                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.92) ; Number of LABs  (Total = 450) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 30                            ;
; 1 Clock                            ; 186                           ;
; 1 Clock enable                     ; 95                            ;
; 1 Sync. clear                      ; 23                            ;
; 1 Sync. load                       ; 7                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 70                            ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.63) ; Number of LABs  (Total = 450) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 14                            ;
; 2                                            ; 10                            ;
; 3                                            ; 11                            ;
; 4                                            ; 12                            ;
; 5                                            ; 7                             ;
; 6                                            ; 7                             ;
; 7                                            ; 6                             ;
; 8                                            ; 10                            ;
; 9                                            ; 8                             ;
; 10                                           ; 15                            ;
; 11                                           ; 15                            ;
; 12                                           ; 11                            ;
; 13                                           ; 17                            ;
; 14                                           ; 31                            ;
; 15                                           ; 23                            ;
; 16                                           ; 144                           ;
; 17                                           ; 16                            ;
; 18                                           ; 12                            ;
; 19                                           ; 8                             ;
; 20                                           ; 9                             ;
; 21                                           ; 12                            ;
; 22                                           ; 7                             ;
; 23                                           ; 3                             ;
; 24                                           ; 6                             ;
; 25                                           ; 3                             ;
; 26                                           ; 4                             ;
; 27                                           ; 6                             ;
; 28                                           ; 4                             ;
; 29                                           ; 5                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.71) ; Number of LABs  (Total = 450) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 20                            ;
; 2                                               ; 22                            ;
; 3                                               ; 8                             ;
; 4                                               ; 30                            ;
; 5                                               ; 20                            ;
; 6                                               ; 22                            ;
; 7                                               ; 21                            ;
; 8                                               ; 30                            ;
; 9                                               ; 33                            ;
; 10                                              ; 44                            ;
; 11                                              ; 24                            ;
; 12                                              ; 34                            ;
; 13                                              ; 26                            ;
; 14                                              ; 30                            ;
; 15                                              ; 25                            ;
; 16                                              ; 50                            ;
; 17                                              ; 4                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.64) ; Number of LABs  (Total = 450) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 6                             ;
; 4                                            ; 10                            ;
; 5                                            ; 7                             ;
; 6                                            ; 6                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 15                            ;
; 11                                           ; 7                             ;
; 12                                           ; 12                            ;
; 13                                           ; 5                             ;
; 14                                           ; 14                            ;
; 15                                           ; 14                            ;
; 16                                           ; 16                            ;
; 17                                           ; 12                            ;
; 18                                           ; 7                             ;
; 19                                           ; 7                             ;
; 20                                           ; 10                            ;
; 21                                           ; 10                            ;
; 22                                           ; 13                            ;
; 23                                           ; 11                            ;
; 24                                           ; 15                            ;
; 25                                           ; 13                            ;
; 26                                           ; 15                            ;
; 27                                           ; 14                            ;
; 28                                           ; 18                            ;
; 29                                           ; 24                            ;
; 30                                           ; 32                            ;
; 31                                           ; 39                            ;
; 32                                           ; 52                            ;
; 33                                           ; 29                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 28        ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 28        ; 28        ; 0            ; 17           ; 0            ; 0            ; 11           ; 0            ; 17           ; 11           ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 0         ; 0         ; 28           ; 11           ; 28           ; 28           ; 17           ; 28           ; 11           ; 17           ; 28           ; 28           ; 28           ; 11           ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; run                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output1[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output1[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output1[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output1[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output1[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output1[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output1[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output1[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output2[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output2[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output2[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output2[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output2[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output2[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output2[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output2[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stop               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_in             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_port_input[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_port_input[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_port_input[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_port_input[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_port_input[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_port_input[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_port_input[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_port_input[7]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                             ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                              ; Delay Added in ns ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; clock_divider:b2v_inst14|temporal                 ; reset,control_unit:b2v_inst11|present_state.add3a ; 78.8              ;
; clock_divider:b2v_inst14|temporal                 ; reset                                             ; 28.3              ;
; reset,control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal                 ; 9.4               ;
; I/O                                               ; clk_in                                            ; 2.0               ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                          ;
+------------------------------------------------------+---------------------------------------------+-------------------+
; Source Register                                      ; Destination Register                        ; Delay Added in ns ;
+------------------------------------------------------+---------------------------------------------+-------------------+
; control_unit:b2v_inst11|present_state.jr3a           ; register_32:b2v_PC|output[31]               ; 3.785             ;
; control_unit:b2v_inst11|present_state.fetch1a        ; register_32:b2v_PC|output[31]               ; 3.497             ;
; control_unit:b2v_inst11|present_state.brzr4a         ; register_32:b2v_PC|output[31]               ; 3.414             ;
; control_unit:b2v_inst11|present_state.brnz4a         ; register_32:b2v_PC|output[31]               ; 3.414             ;
; control_unit:b2v_inst11|present_state.brmi4a         ; register_32:b2v_PC|output[31]               ; 3.414             ;
; control_unit:b2v_inst11|present_state.brpl4a         ; register_32:b2v_PC|output[31]               ; 3.414             ;
; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|IRin                ; 3.200             ;
; control_unit:b2v_inst11|present_state.jal3a          ; register_32:b2v_PC|output[31]               ; 3.181             ;
; control_unit:b2v_inst11|present_state.str_init       ; control_unit:b2v_inst11|Yin                 ; 3.140             ;
; control_unit:b2v_inst11|present_state.ldr_init       ; control_unit:b2v_inst11|Yin                 ; 3.134             ;
; control_unit:b2v_inst11|present_state.div3a          ; control_unit:b2v_inst11|BAout               ; 2.837             ;
; control_unit:b2v_inst11|present_state.mul3a          ; control_unit:b2v_inst11|BAout               ; 2.831             ;
; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|Grb                 ; 2.654             ;
; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]           ; 2.423             ;
; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]           ; 2.400             ;
; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal        ; 2.362             ;
; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal        ; 2.362             ;
; control_unit:b2v_inst11|present_state.st3a           ; control_unit:b2v_inst11|BAout               ; 2.361             ;
; control_unit:b2v_inst11|present_state.ldi3a          ; control_unit:b2v_inst11|BAout               ; 2.361             ;
; control_unit:b2v_inst11|present_state.ld3a           ; control_unit:b2v_inst11|BAout               ; 2.361             ;
; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Cout                ; 2.338             ;
; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]           ; 2.336             ;
; control_unit:b2v_inst11|present_state.ldr3a          ; control_unit:b2v_inst11|Cout                ; 2.332             ;
; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]           ; 2.331             ;
; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|Grb                 ; 2.126             ;
; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|Grb                 ; 2.126             ;
; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|IRin                ; 2.050             ;
; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|IRin                ; 2.050             ;
; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|IRin                ; 2.050             ;
; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|IRin                ; 2.050             ;
; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|MDRout              ; 1.959             ;
; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|MDRout              ; 1.958             ;
; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Cout                ; 1.954             ;
; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout                ; 1.954             ;
; control_unit:b2v_inst11|present_state.addi4a         ; control_unit:b2v_inst11|Cout                ; 1.954             ;
; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|Cout                ; 1.954             ;
; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|Cout                ; 1.954             ;
; control_unit:b2v_inst11|present_state.ld4a           ; control_unit:b2v_inst11|Cout                ; 1.954             ;
; control_unit:b2v_inst11|present_state.ld6a           ; control_unit:b2v_inst11|MARin               ; 1.931             ;
; control_unit:b2v_inst11|present_state.ldr5a          ; control_unit:b2v_inst11|MARin               ; 1.931             ;
; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable       ; 1.896             ;
; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Gra                 ; 1.705             ;
; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|Gra                 ; 1.638             ;
; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Gra                 ; 1.629             ;
; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Gra                 ; 1.620             ;
; control_unit:b2v_inst11|present_state.brzr3a         ; control_unit:b2v_inst11|Gra                 ; 1.590             ;
; control_unit:b2v_inst11|present_state.brnz3a         ; control_unit:b2v_inst11|Gra                 ; 1.590             ;
; control_unit:b2v_inst11|present_state.brmi3a         ; control_unit:b2v_inst11|Gra                 ; 1.590             ;
; control_unit:b2v_inst11|present_state.brpl3a         ; control_unit:b2v_inst11|Gra                 ; 1.590             ;
; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Gra                 ; 1.590             ;
; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|ZLowin              ; 1.566             ;
; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Gra                 ; 1.534             ;
; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Gra                 ; 1.534             ;
; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Gra                 ; 1.534             ;
; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|ZLowin              ; 1.469             ;
; control_unit:b2v_inst11|present_state.st7a           ; control_unit:b2v_inst11|MDRout              ; 1.426             ;
; control_unit:b2v_inst11|present_state.str6a          ; control_unit:b2v_inst11|MDRout              ; 1.426             ;
; control_unit:b2v_inst11|present_state.fetch2b        ; control_unit:b2v_inst11|present_state.add3a ; 1.228             ;
; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run                 ; 1.165             ;
; control_unit:b2v_inst11|present_state.halt~1         ; control_unit:b2v_inst11|run                 ; 1.165             ;
; reset                                                ; control_unit:b2v_inst11|run                 ; 1.165             ;
; stop                                                 ; control_unit:b2v_inst11|run                 ; 1.165             ;
; clock_divider:b2v_inst14|temporal                    ; clock_divider:b2v_inst14|temporal           ; 1.140             ;
; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|ZLowin              ; 1.122             ;
; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|ZLowin              ; 1.122             ;
; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|ZLowin              ; 1.122             ;
; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|ZLowin              ; 1.122             ;
; control_unit:b2v_inst11|present_state.add3a          ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.sub3a          ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.and3a          ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.or3a           ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.shr3a          ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.shl3a          ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.ror3a          ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.rol3a          ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.addi3a         ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.andi3a         ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|present_state.ori3a          ; control_unit:b2v_inst11|Yin                 ; 1.014             ;
; control_unit:b2v_inst11|clear                        ; register_32:b2v_IR|output[21]               ; 0.621             ;
; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|IRin                ; 0.399             ;
; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|IRin                ; 0.399             ;
; clock_divider:b2v_inst14|counter[24]                 ; clock_divider:b2v_inst14|temporal           ; 0.324             ;
; clock_divider:b2v_inst14|counter[22]                 ; clock_divider:b2v_inst14|temporal           ; 0.324             ;
; clock_divider:b2v_inst14|counter[23]                 ; clock_divider:b2v_inst14|temporal           ; 0.324             ;
; clock_divider:b2v_inst14|counter[21]                 ; clock_divider:b2v_inst14|temporal           ; 0.324             ;
; clock_divider:b2v_inst14|counter[20]                 ; clock_divider:b2v_inst14|temporal           ; 0.324             ;
; clock_divider:b2v_inst14|counter[19]                 ; clock_divider:b2v_inst14|temporal           ; 0.324             ;
; clock_divider:b2v_inst14|counter[18]                 ; clock_divider:b2v_inst14|temporal           ; 0.324             ;
; clock_divider:b2v_inst14|counter[16]                 ; clock_divider:b2v_inst14|temporal           ; 0.324             ;
+------------------------------------------------------+---------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "finalProject"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 35 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'finalProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux32~1|combout"
    Warning (332126): Node "b2v_inst3|Mux32~1|datad"
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "b2v_inst3|Mux0~8|combout"
    Warning (332126): Node "b2v_inst3|Mux0~3|dataa"
    Warning (332126): Node "b2v_inst3|Mux0~3|combout"
    Warning (332126): Node "b2v_inst3|Mux0~8|dataa"
    Warning (332126): Node "b2v_inst3|Mux0~7|datad"
    Warning (332126): Node "b2v_inst3|Mux0~7|combout"
    Warning (332126): Node "b2v_inst3|Mux0~8|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux48~7|combout"
    Warning (332126): Node "b2v_inst3|Mux48~7|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux16~3|combout"
    Warning (332126): Node "b2v_inst3|Mux16~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux47~7|combout"
    Warning (332126): Node "b2v_inst3|Mux47~7|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux15~3|combout"
    Warning (332126): Node "b2v_inst3|Mux15~3|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux33~16|combout"
    Warning (332126): Node "b2v_inst3|Mux33~15|datad"
    Warning (332126): Node "b2v_inst3|Mux33~15|combout"
    Warning (332126): Node "b2v_inst3|Mux33~16|datad"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "b2v_inst3|Mux1~6|combout"
    Warning (332126): Node "b2v_inst3|Mux1~3|datad"
    Warning (332126): Node "b2v_inst3|Mux1~3|combout"
    Warning (332126): Node "b2v_inst3|Mux1~4|datad"
    Warning (332126): Node "b2v_inst3|Mux1~4|combout"
    Warning (332126): Node "b2v_inst3|Mux1~5|datab"
    Warning (332126): Node "b2v_inst3|Mux1~5|combout"
    Warning (332126): Node "b2v_inst3|Mux1~6|datad"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux45~17|combout"
    Warning (332126): Node "b2v_inst3|Mux45~15|datad"
    Warning (332126): Node "b2v_inst3|Mux45~15|combout"
    Warning (332126): Node "b2v_inst3|Mux45~16|datab"
    Warning (332126): Node "b2v_inst3|Mux45~16|combout"
    Warning (332126): Node "b2v_inst3|Mux45~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux13~3|combout"
    Warning (332126): Node "b2v_inst3|Mux13~3|datad"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux34~16|combout"
    Warning (332126): Node "b2v_inst3|Mux34~14|datad"
    Warning (332126): Node "b2v_inst3|Mux34~14|combout"
    Warning (332126): Node "b2v_inst3|Mux34~15|datab"
    Warning (332126): Node "b2v_inst3|Mux34~15|combout"
    Warning (332126): Node "b2v_inst3|Mux34~16|dataa"
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "b2v_inst3|Mux2~8|combout"
    Warning (332126): Node "b2v_inst3|Mux2~3|dataa"
    Warning (332126): Node "b2v_inst3|Mux2~3|combout"
    Warning (332126): Node "b2v_inst3|Mux2~8|dataa"
    Warning (332126): Node "b2v_inst3|Mux2~7|datad"
    Warning (332126): Node "b2v_inst3|Mux2~7|combout"
    Warning (332126): Node "b2v_inst3|Mux2~8|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux63~7|combout"
    Warning (332126): Node "b2v_inst3|Mux63~7|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux31~3|combout"
    Warning (332126): Node "b2v_inst3|Mux31~3|datad"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux62~16|combout"
    Warning (332126): Node "b2v_inst3|Mux62~14|datad"
    Warning (332126): Node "b2v_inst3|Mux62~14|combout"
    Warning (332126): Node "b2v_inst3|Mux62~15|datab"
    Warning (332126): Node "b2v_inst3|Mux62~15|combout"
    Warning (332126): Node "b2v_inst3|Mux62~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux61~16|combout"
    Warning (332126): Node "b2v_inst3|Mux61~14|datad"
    Warning (332126): Node "b2v_inst3|Mux61~14|combout"
    Warning (332126): Node "b2v_inst3|Mux61~15|datab"
    Warning (332126): Node "b2v_inst3|Mux61~15|combout"
    Warning (332126): Node "b2v_inst3|Mux61~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux35~17|combout"
    Warning (332126): Node "b2v_inst3|Mux35~15|datad"
    Warning (332126): Node "b2v_inst3|Mux35~15|combout"
    Warning (332126): Node "b2v_inst3|Mux35~16|datab"
    Warning (332126): Node "b2v_inst3|Mux35~16|combout"
    Warning (332126): Node "b2v_inst3|Mux35~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux46~18|combout"
    Warning (332126): Node "b2v_inst3|Mux46~16|datad"
    Warning (332126): Node "b2v_inst3|Mux46~16|combout"
    Warning (332126): Node "b2v_inst3|Mux46~17|datab"
    Warning (332126): Node "b2v_inst3|Mux46~17|combout"
    Warning (332126): Node "b2v_inst3|Mux46~18|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux14~3|combout"
    Warning (332126): Node "b2v_inst3|Mux14~3|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux37~17|combout"
    Warning (332126): Node "b2v_inst3|Mux37~16|datad"
    Warning (332126): Node "b2v_inst3|Mux37~16|combout"
    Warning (332126): Node "b2v_inst3|Mux37~17|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux5~3|combout"
    Warning (332126): Node "b2v_inst3|Mux5~3|datad"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux55~17|combout"
    Warning (332126): Node "b2v_inst3|Mux55~15|datad"
    Warning (332126): Node "b2v_inst3|Mux55~15|combout"
    Warning (332126): Node "b2v_inst3|Mux55~16|datab"
    Warning (332126): Node "b2v_inst3|Mux55~16|combout"
    Warning (332126): Node "b2v_inst3|Mux55~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux59~17|combout"
    Warning (332126): Node "b2v_inst3|Mux59~15|datad"
    Warning (332126): Node "b2v_inst3|Mux59~15|combout"
    Warning (332126): Node "b2v_inst3|Mux59~16|datab"
    Warning (332126): Node "b2v_inst3|Mux59~16|combout"
    Warning (332126): Node "b2v_inst3|Mux59~17|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux36~19|combout"
    Warning (332126): Node "b2v_inst3|Mux36~18|datad"
    Warning (332126): Node "b2v_inst3|Mux36~18|combout"
    Warning (332126): Node "b2v_inst3|Mux36~19|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux4~3|combout"
    Warning (332126): Node "b2v_inst3|Mux4~3|datad"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux56~17|combout"
    Warning (332126): Node "b2v_inst3|Mux56~15|datad"
    Warning (332126): Node "b2v_inst3|Mux56~15|combout"
    Warning (332126): Node "b2v_inst3|Mux56~16|datab"
    Warning (332126): Node "b2v_inst3|Mux56~16|combout"
    Warning (332126): Node "b2v_inst3|Mux56~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux58~16|combout"
    Warning (332126): Node "b2v_inst3|Mux58~14|datad"
    Warning (332126): Node "b2v_inst3|Mux58~14|combout"
    Warning (332126): Node "b2v_inst3|Mux58~15|datab"
    Warning (332126): Node "b2v_inst3|Mux58~15|combout"
    Warning (332126): Node "b2v_inst3|Mux58~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux38~18|combout"
    Warning (332126): Node "b2v_inst3|Mux38~16|datad"
    Warning (332126): Node "b2v_inst3|Mux38~16|combout"
    Warning (332126): Node "b2v_inst3|Mux38~17|datab"
    Warning (332126): Node "b2v_inst3|Mux38~17|combout"
    Warning (332126): Node "b2v_inst3|Mux38~18|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux6~3|combout"
    Warning (332126): Node "b2v_inst3|Mux6~3|datad"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux57~17|combout"
    Warning (332126): Node "b2v_inst3|Mux57~15|datad"
    Warning (332126): Node "b2v_inst3|Mux57~15|combout"
    Warning (332126): Node "b2v_inst3|Mux57~16|datab"
    Warning (332126): Node "b2v_inst3|Mux57~16|combout"
    Warning (332126): Node "b2v_inst3|Mux57~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux54~18|combout"
    Warning (332126): Node "b2v_inst3|Mux54~16|datad"
    Warning (332126): Node "b2v_inst3|Mux54~16|combout"
    Warning (332126): Node "b2v_inst3|Mux54~17|datab"
    Warning (332126): Node "b2v_inst3|Mux54~17|combout"
    Warning (332126): Node "b2v_inst3|Mux54~18|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux39~20|combout"
    Warning (332126): Node "b2v_inst3|Mux39~17|datad"
    Warning (332126): Node "b2v_inst3|Mux39~17|combout"
    Warning (332126): Node "b2v_inst3|Mux39~18|datab"
    Warning (332126): Node "b2v_inst3|Mux39~18|combout"
    Warning (332126): Node "b2v_inst3|Mux39~20|datac"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux40~21|combout"
    Warning (332126): Node "b2v_inst3|Mux40~18|datad"
    Warning (332126): Node "b2v_inst3|Mux40~18|combout"
    Warning (332126): Node "b2v_inst3|Mux40~19|datab"
    Warning (332126): Node "b2v_inst3|Mux40~19|combout"
    Warning (332126): Node "b2v_inst3|Mux40~21|datac"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux41~20|combout"
    Warning (332126): Node "b2v_inst3|Mux41~17|datad"
    Warning (332126): Node "b2v_inst3|Mux41~17|combout"
    Warning (332126): Node "b2v_inst3|Mux41~18|datab"
    Warning (332126): Node "b2v_inst3|Mux41~18|combout"
    Warning (332126): Node "b2v_inst3|Mux41~20|datac"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux53~16|combout"
    Warning (332126): Node "b2v_inst3|Mux53~14|datad"
    Warning (332126): Node "b2v_inst3|Mux53~14|combout"
    Warning (332126): Node "b2v_inst3|Mux53~15|datab"
    Warning (332126): Node "b2v_inst3|Mux53~15|combout"
    Warning (332126): Node "b2v_inst3|Mux53~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux43~16|combout"
    Warning (332126): Node "b2v_inst3|Mux43~14|datad"
    Warning (332126): Node "b2v_inst3|Mux43~14|combout"
    Warning (332126): Node "b2v_inst3|Mux43~15|datab"
    Warning (332126): Node "b2v_inst3|Mux43~15|combout"
    Warning (332126): Node "b2v_inst3|Mux43~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux52~31|combout"
    Warning (332126): Node "b2v_inst3|Mux52~29|datad"
    Warning (332126): Node "b2v_inst3|Mux52~29|combout"
    Warning (332126): Node "b2v_inst3|Mux52~30|datab"
    Warning (332126): Node "b2v_inst3|Mux52~30|combout"
    Warning (332126): Node "b2v_inst3|Mux52~31|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux42~25|combout"
    Warning (332126): Node "b2v_inst3|Mux42~24|datad"
    Warning (332126): Node "b2v_inst3|Mux42~24|combout"
    Warning (332126): Node "b2v_inst3|Mux42~25|datad"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux51~18|combout"
    Warning (332126): Node "b2v_inst3|Mux51~16|datad"
    Warning (332126): Node "b2v_inst3|Mux51~16|combout"
    Warning (332126): Node "b2v_inst3|Mux51~17|datab"
    Warning (332126): Node "b2v_inst3|Mux51~17|combout"
    Warning (332126): Node "b2v_inst3|Mux51~18|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux44~18|combout"
    Warning (332126): Node "b2v_inst3|Mux44~16|datad"
    Warning (332126): Node "b2v_inst3|Mux44~16|combout"
    Warning (332126): Node "b2v_inst3|Mux44~17|datab"
    Warning (332126): Node "b2v_inst3|Mux44~17|combout"
    Warning (332126): Node "b2v_inst3|Mux44~18|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux50~16|combout"
    Warning (332126): Node "b2v_inst3|Mux50~14|datad"
    Warning (332126): Node "b2v_inst3|Mux50~14|combout"
    Warning (332126): Node "b2v_inst3|Mux50~15|datab"
    Warning (332126): Node "b2v_inst3|Mux50~15|combout"
    Warning (332126): Node "b2v_inst3|Mux50~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux49~16|combout"
    Warning (332126): Node "b2v_inst3|Mux49~14|datad"
    Warning (332126): Node "b2v_inst3|Mux49~14|combout"
    Warning (332126): Node "b2v_inst3|Mux49~15|datab"
    Warning (332126): Node "b2v_inst3|Mux49~15|combout"
    Warning (332126): Node "b2v_inst3|Mux49~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux60~17|combout"
    Warning (332126): Node "b2v_inst3|Mux60~15|datad"
    Warning (332126): Node "b2v_inst3|Mux60~15|combout"
    Warning (332126): Node "b2v_inst3|Mux60~16|datab"
    Warning (332126): Node "b2v_inst3|Mux60~16|combout"
    Warning (332126): Node "b2v_inst3|Mux60~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux28~13|combout"
    Warning (332126): Node "b2v_inst3|Mux28~13|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux17~3|combout"
    Warning (332126): Node "b2v_inst3|Mux17~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux18~3|combout"
    Warning (332126): Node "b2v_inst3|Mux18~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux12~3|combout"
    Warning (332126): Node "b2v_inst3|Mux12~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux19~3|combout"
    Warning (332126): Node "b2v_inst3|Mux19~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux10~3|combout"
    Warning (332126): Node "b2v_inst3|Mux10~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux20~3|combout"
    Warning (332126): Node "b2v_inst3|Mux20~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux11~3|combout"
    Warning (332126): Node "b2v_inst3|Mux11~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux21~4|combout"
    Warning (332126): Node "b2v_inst3|Mux21~4|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux9~3|combout"
    Warning (332126): Node "b2v_inst3|Mux9~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux8~3|combout"
    Warning (332126): Node "b2v_inst3|Mux8~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux7~3|combout"
    Warning (332126): Node "b2v_inst3|Mux7~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux22~3|combout"
    Warning (332126): Node "b2v_inst3|Mux22~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux25~3|combout"
    Warning (332126): Node "b2v_inst3|Mux25~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux26~3|combout"
    Warning (332126): Node "b2v_inst3|Mux26~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux24~3|combout"
    Warning (332126): Node "b2v_inst3|Mux24~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux27~3|combout"
    Warning (332126): Node "b2v_inst3|Mux27~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux23~3|combout"
    Warning (332126): Node "b2v_inst3|Mux23~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux3~3|combout"
    Warning (332126): Node "b2v_inst3|Mux3~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux29~3|combout"
    Warning (332126): Node "b2v_inst3|Mux29~3|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux30~3|combout"
    Warning (332126): Node "b2v_inst3|Mux30~3|datad"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_divider:b2v_inst14|temporal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_unit:b2v_inst11|present_state.out3b
        Info (176357): Destination node control_unit:b2v_inst11|present_state.in3b
        Info (176357): Destination node control_unit:b2v_inst11|present_state.mflo3b
        Info (176357): Destination node control_unit:b2v_inst11|present_state.mfhi3b
        Info (176357): Destination node control_unit:b2v_inst11|present_state.jal3b
        Info (176357): Destination node control_unit:b2v_inst11|present_state.jal3a
        Info (176357): Destination node control_unit:b2v_inst11|present_state.jr3b
        Info (176357): Destination node control_unit:b2v_inst11|present_state.brpl4b
        Info (176357): Destination node control_unit:b2v_inst11|present_state.brpl4a
        Info (176357): Destination node control_unit:b2v_inst11|present_state.brpl3b
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node control_unit:b2v_inst11|present_state.reset_stateb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clk_in~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node control_unit:b2v_inst11|WideOr204 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 64 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:33
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 18% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:01:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 22.61 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file C:/Users/andre/Documents/Queens 16-17/Comp Eng/ELEC 374/Project/Code/output_files/finalProject.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 317 warnings
    Info: Peak virtual memory: 787 megabytes
    Info: Processing ended: Mon Apr 03 10:08:07 2017
    Info: Elapsed time: 00:02:04
    Info: Total CPU time (on all processors): 00:01:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/andre/Documents/Queens 16-17/Comp Eng/ELEC 374/Project/Code/output_files/finalProject.fit.smsg.


