Timing Analyzer report for ej_e
Thu Nov  7 22:17:21 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'SCL'
 13. Slow 1200mV 85C Model Hold: 'SCL'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'SCL'
 22. Slow 1200mV 0C Model Hold: 'SCL'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'SCL'
 30. Fast 1200mV 0C Model Hold: 'SCL'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ej_e                                                   ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE22F17C6                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; SCL        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCL } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 294.99 MHz ; 250.0 MHz       ; SCL        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; SCL   ; -1.195 ; -17.618            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; SCL   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; SCL   ; -3.000 ; -23.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SCL'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.195 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.468      ;
; -1.195 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.468      ;
; -1.195 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.468      ;
; -1.195 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.468      ;
; -1.195 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.468      ;
; -1.195 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.468      ;
; -1.195 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.468      ;
; -0.944 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.535      ;
; -0.943 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.534      ;
; -0.937 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.528      ;
; -0.936 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.527      ;
; -0.918 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.191      ;
; -0.918 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.191      ;
; -0.914 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.500        ; -0.222     ; 1.187      ;
; -0.906 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.095      ; 1.496      ;
; -0.904 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.837      ;
; -0.904 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.837      ;
; -0.904 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.837      ;
; -0.904 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.837      ;
; -0.904 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.837      ;
; -0.904 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.837      ;
; -0.904 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.837      ;
; -0.853 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.095      ; 1.443      ;
; -0.844 ; guarda_dir:inst3|finalizo_int               ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.777      ;
; -0.839 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.500        ; -0.221     ; 1.113      ;
; -0.812 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.403      ;
; -0.811 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.402      ;
; -0.795 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.728      ;
; -0.795 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.728      ;
; -0.795 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.728      ;
; -0.795 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.728      ;
; -0.795 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.728      ;
; -0.795 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.728      ;
; -0.795 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.728      ;
; -0.780 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.500        ; -0.221     ; 1.054      ;
; -0.778 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.500        ; -0.221     ; 1.052      ;
; -0.777 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.500        ; -0.221     ; 1.051      ;
; -0.771 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.362      ;
; -0.770 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.361      ;
; -0.736 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.327      ;
; -0.735 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.326      ;
; -0.726 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.061     ; 1.660      ;
; -0.698 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.061     ; 1.632      ;
; -0.672 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.263      ;
; -0.671 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.096      ; 1.262      ;
; -0.643 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.574      ;
; -0.584 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 0.500        ; 0.095      ; 1.174      ;
; -0.556 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.061     ; 1.490      ;
; -0.486 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.095      ; 1.076      ;
; -0.474 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.405      ;
; -0.473 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.406      ;
; -0.467 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.400      ;
; -0.445 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.500        ; -0.221     ; 0.719      ;
; -0.410 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.341      ;
; -0.388 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.096      ; 0.979      ;
; -0.387 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.096      ; 0.978      ;
; -0.380 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 0.500        ; 0.096      ; 0.971      ;
; -0.372 ; guarda_data:inst2|finalizo_int              ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.305      ;
; -0.340 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.271      ;
; -0.235 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.168      ;
; -0.210 ; control_i2c_esclavo:inst|fstate.ACK         ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 1.000        ; -0.063     ; 1.142      ;
; -0.199 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.130      ;
; -0.157 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.090      ;
; -0.141 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 1.074      ;
; -0.070 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.001      ;
; -0.046 ; guarda_dir:inst3|registro[5]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.979      ;
; -0.043 ; guarda_dir:inst3|registro[4]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.976      ;
; -0.038 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.971      ;
; -0.034 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.967      ;
; -0.030 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.963      ;
; -0.029 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.962      ;
; -0.027 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.960      ;
; -0.026 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.959      ;
; -0.023 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.956      ;
; -0.021 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.954      ;
; -0.017 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.950      ;
; -0.015 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.948      ;
; 0.086  ; control_i2c_esclavo:inst|fstate.RW          ; control_i2c_esclavo:inst|fstate.ACK         ; SCL          ; SCL         ; 1.000        ; -0.063     ; 0.846      ;
; 0.091  ; guarda_dir:inst3|registro[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.842      ;
; 0.101  ; guarda_dir:inst3|registro[3]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.832      ;
; 0.233  ; guarda_dir:inst3|registro[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.700      ;
; 0.237  ; guarda_dir:inst3|registro[0]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.696      ;
; 0.274  ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.659      ;
; 0.295  ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 1.000        ; -0.063     ; 0.637      ;
; 0.296  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.637      ;
; 0.296  ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 1.000        ; -0.062     ; 0.637      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SCL'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.580      ;
; 0.380 ; guarda_dir:inst3|registro[0]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.599      ;
; 0.382 ; guarda_dir:inst3|registro[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.601      ;
; 0.516 ; guarda_dir:inst3|registro[3]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.735      ;
; 0.523 ; guarda_dir:inst3|registro[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.742      ;
; 0.529 ; control_i2c_esclavo:inst|fstate.RW          ; control_i2c_esclavo:inst|fstate.ACK         ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.750      ;
; 0.568 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.790      ;
; 0.574 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.793      ;
; 0.579 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.798      ;
; 0.580 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.799      ;
; 0.582 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.801      ;
; 0.584 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.803      ;
; 0.654 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.875      ;
; 0.658 ; guarda_dir:inst3|registro[4]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.877      ;
; 0.676 ; guarda_dir:inst3|registro[5]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.895      ;
; 0.710 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.929      ;
; 0.716 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 0.935      ;
; 0.749 ; control_i2c_esclavo:inst|fstate.ACK         ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 0.000        ; 0.063      ; 0.969      ;
; 0.791 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.012      ;
; 0.798 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.017      ;
; 0.903 ; guarda_data:inst2|finalizo_int              ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.122      ;
; 0.918 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.139      ;
; 0.954 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.175      ;
; 0.964 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.183      ;
; 0.964 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; -0.500       ; 0.221      ; 0.862      ;
; 0.967 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.186      ;
; 0.980 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.222      ; 0.879      ;
; 0.981 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.222      ; 0.880      ;
; 1.039 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; -0.500       ; -0.096     ; 0.620      ;
; 1.049 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.000        ; 0.063      ; 1.269      ;
; 1.076 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.221      ; 0.974      ;
; 1.121 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.063      ; 1.341      ;
; 1.167 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; -0.500       ; 0.221      ; 1.065      ;
; 1.208 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.429      ;
; 1.233 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.063      ; 1.453      ;
; 1.234 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.133      ;
; 1.236 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.135      ;
; 1.292 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.191      ;
; 1.293 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.192      ;
; 1.304 ; guarda_dir:inst3|finalizo_int               ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.523      ;
; 1.319 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.063      ; 1.539      ;
; 1.326 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.225      ;
; 1.327 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.226      ;
; 1.346 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; -0.500       ; -0.096     ; 0.927      ;
; 1.346 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; -0.500       ; -0.096     ; 0.927      ;
; 1.347 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; -0.500       ; -0.096     ; 0.928      ;
; 1.372 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; -0.500       ; -0.095     ; 0.954      ;
; 1.396 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.295      ;
; 1.398 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.297      ;
; 1.421 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.221      ; 1.319      ;
; 1.427 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.221      ; 1.325      ;
; 1.489 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.070      ;
; 1.489 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.070      ;
; 1.491 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.072      ;
; 1.504 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.723      ;
; 1.504 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.723      ;
; 1.504 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.723      ;
; 1.504 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.723      ;
; 1.504 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.723      ;
; 1.504 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.723      ;
; 1.504 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.723      ;
; 1.506 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.405      ;
; 1.507 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.406      ;
; 1.508 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.407      ;
; 1.509 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.222      ; 1.408      ;
; 1.607 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.826      ;
; 1.607 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.826      ;
; 1.607 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.826      ;
; 1.607 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.826      ;
; 1.607 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.826      ;
; 1.607 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.826      ;
; 1.607 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 0.000        ; 0.062      ; 1.826      ;
; 1.886 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.467      ;
; 1.886 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.467      ;
; 1.886 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.467      ;
; 1.886 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.467      ;
; 1.886 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.467      ;
; 1.886 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.467      ;
; 1.886 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; -0.500       ; -0.096     ; 1.467      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 328.08 MHz ; 250.0 MHz       ; SCL        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; SCL   ; -1.024 ; -14.728           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; SCL   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; SCL   ; -3.000 ; -23.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SCL'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.024 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.326      ;
; -1.024 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.326      ;
; -1.024 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.326      ;
; -1.024 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.326      ;
; -1.024 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.326      ;
; -1.024 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.326      ;
; -1.024 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.326      ;
; -0.807 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.384      ;
; -0.806 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.383      ;
; -0.803 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.380      ;
; -0.802 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.379      ;
; -0.764 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.081      ; 1.340      ;
; -0.754 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.056      ;
; -0.754 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.056      ;
; -0.751 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.500        ; -0.193     ; 1.053      ;
; -0.713 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.081      ; 1.289      ;
; -0.707 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.647      ;
; -0.707 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.647      ;
; -0.707 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.647      ;
; -0.707 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.647      ;
; -0.707 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.647      ;
; -0.707 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.647      ;
; -0.707 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.647      ;
; -0.698 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.275      ;
; -0.697 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.274      ;
; -0.680 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.500        ; -0.193     ; 0.982      ;
; -0.637 ; guarda_dir:inst3|finalizo_int               ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.576      ;
; -0.634 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.500        ; -0.193     ; 0.936      ;
; -0.632 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.500        ; -0.193     ; 0.934      ;
; -0.631 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.500        ; -0.193     ; 0.933      ;
; -0.630 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.207      ;
; -0.628 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.205      ;
; -0.614 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.554      ;
; -0.614 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.554      ;
; -0.614 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.554      ;
; -0.614 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.554      ;
; -0.614 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.554      ;
; -0.614 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.554      ;
; -0.614 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.554      ;
; -0.602 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.179      ;
; -0.600 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.177      ;
; -0.558 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.135      ;
; -0.557 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.082      ; 1.134      ;
; -0.556 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.496      ;
; -0.505 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.445      ;
; -0.484 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 0.500        ; 0.081      ; 1.060      ;
; -0.464 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.403      ;
; -0.380 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.081      ; 0.956      ;
; -0.375 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.315      ;
; -0.336 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.500        ; -0.193     ; 0.638      ;
; -0.327 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.266      ;
; -0.314 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.253      ;
; -0.307 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.246      ;
; -0.291 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 0.500        ; 0.082      ; 0.868      ;
; -0.291 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.082      ; 0.868      ;
; -0.289 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.082      ; 0.866      ;
; -0.251 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.190      ;
; -0.230 ; guarda_data:inst2|finalizo_int              ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.169      ;
; -0.207 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.146      ;
; -0.104 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.043      ;
; -0.071 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 1.000        ; -0.056     ; 1.010      ;
; -0.068 ; control_i2c_esclavo:inst|fstate.ACK         ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 1.000        ; -0.055     ; 1.008      ;
; -0.020 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.960      ;
; -0.012 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.951      ;
; 0.051  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.888      ;
; 0.066  ; guarda_dir:inst3|registro[5]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.874      ;
; 0.066  ; guarda_dir:inst3|registro[4]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.874      ;
; 0.075  ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.865      ;
; 0.076  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.864      ;
; 0.086  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.854      ;
; 0.087  ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.852      ;
; 0.087  ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.852      ;
; 0.090  ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.849      ;
; 0.091  ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.849      ;
; 0.095  ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.844      ;
; 0.099  ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.840      ;
; 0.101  ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.839      ;
; 0.183  ; guarda_dir:inst3|registro[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.757      ;
; 0.192  ; guarda_dir:inst3|registro[3]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.748      ;
; 0.195  ; control_i2c_esclavo:inst|fstate.RW          ; control_i2c_esclavo:inst|fstate.ACK         ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.745      ;
; 0.319  ; guarda_dir:inst3|registro[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.621      ;
; 0.323  ; guarda_dir:inst3|registro[0]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.617      ;
; 0.356  ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.583      ;
; 0.357  ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.583      ;
; 0.377  ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 1.000        ; -0.056     ; 0.562      ;
; 0.378  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.562      ;
; 0.378  ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 1.000        ; -0.055     ; 0.562      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SCL'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.519      ;
; 0.345 ; guarda_dir:inst3|registro[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; guarda_dir:inst3|registro[0]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.544      ;
; 0.465 ; guarda_dir:inst3|registro[3]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.664      ;
; 0.471 ; guarda_dir:inst3|registro[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.670      ;
; 0.488 ; control_i2c_esclavo:inst|fstate.RW          ; control_i2c_esclavo:inst|fstate.ACK         ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.688      ;
; 0.508 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.708      ;
; 0.510 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.711      ;
; 0.516 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.715      ;
; 0.519 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.719      ;
; 0.520 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.720      ;
; 0.524 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.723      ;
; 0.600 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.800      ;
; 0.604 ; guarda_dir:inst3|registro[4]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.803      ;
; 0.619 ; guarda_dir:inst3|registro[5]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.818      ;
; 0.651 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.851      ;
; 0.653 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.852      ;
; 0.682 ; control_i2c_esclavo:inst|fstate.ACK         ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 0.000        ; 0.055      ; 0.881      ;
; 0.715 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.915      ;
; 0.722 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.056      ; 0.922      ;
; 0.814 ; guarda_data:inst2|finalizo_int              ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.014      ;
; 0.832 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.032      ;
; 0.861 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.061      ;
; 0.869 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.069      ;
; 0.869 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.069      ;
; 0.918 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; -0.500       ; 0.193      ; 0.775      ;
; 0.935 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.193      ; 0.792      ;
; 0.936 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.193      ; 0.793      ;
; 0.952 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.151      ;
; 0.981 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; -0.500       ; -0.082     ; 0.563      ;
; 1.033 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.233      ;
; 1.033 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.193      ; 0.890      ;
; 1.095 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.295      ;
; 1.105 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; -0.500       ; 0.193      ; 0.962      ;
; 1.136 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.336      ;
; 1.154 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.011      ;
; 1.156 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.013      ;
; 1.188 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.388      ;
; 1.195 ; guarda_dir:inst3|finalizo_int               ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.056      ; 1.395      ;
; 1.228 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.085      ;
; 1.229 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.086      ;
; 1.262 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; -0.500       ; -0.082     ; 0.844      ;
; 1.262 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; -0.500       ; -0.082     ; 0.844      ;
; 1.263 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; -0.500       ; -0.082     ; 0.845      ;
; 1.264 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.121      ;
; 1.265 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.122      ;
; 1.291 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; -0.500       ; -0.081     ; 0.874      ;
; 1.302 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.159      ;
; 1.304 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.161      ;
; 1.339 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.196      ;
; 1.342 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.199      ;
; 1.368 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.567      ;
; 1.368 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.567      ;
; 1.368 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.567      ;
; 1.368 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.567      ;
; 1.368 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.567      ;
; 1.368 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.567      ;
; 1.368 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.567      ;
; 1.401 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 0.983      ;
; 1.402 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.259      ;
; 1.403 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 0.985      ;
; 1.403 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 0.985      ;
; 1.404 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.261      ;
; 1.404 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.261      ;
; 1.406 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.193      ; 1.263      ;
; 1.467 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.666      ;
; 1.467 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.666      ;
; 1.467 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.666      ;
; 1.467 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.666      ;
; 1.467 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.666      ;
; 1.467 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.666      ;
; 1.467 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 0.000        ; 0.055      ; 1.666      ;
; 1.747 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 1.329      ;
; 1.747 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 1.329      ;
; 1.747 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 1.329      ;
; 1.747 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 1.329      ;
; 1.747 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 1.329      ;
; 1.747 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 1.329      ;
; 1.747 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; -0.500       ; -0.082     ; 1.329      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; SCL   ; -0.745 ; -9.432            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; SCL   ; 0.185 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; SCL   ; -3.000 ; -24.303                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SCL'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.745 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.807      ;
; -0.745 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.807      ;
; -0.745 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.807      ;
; -0.745 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.807      ;
; -0.745 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.807      ;
; -0.745 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.807      ;
; -0.745 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.807      ;
; -0.599 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.661      ;
; -0.598 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.660      ;
; -0.598 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.660      ;
; -0.556 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.500        ; -0.424     ; 0.619      ;
; -0.514 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.576      ;
; -0.513 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.575      ;
; -0.511 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.573      ;
; -0.328 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.500        ; -0.425     ; 0.390      ;
; -0.057 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.008      ;
; -0.057 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.008      ;
; -0.057 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.008      ;
; -0.057 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.008      ;
; -0.057 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.008      ;
; -0.057 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.008      ;
; -0.057 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.008      ;
; -0.044 ; guarda_dir:inst3|finalizo_int               ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.995      ;
; 0.010  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.827      ;
; 0.012  ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.825      ;
; 0.016  ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.821      ;
; 0.016  ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.821      ;
; 0.018  ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.819      ;
; 0.036  ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.801      ;
; 0.046  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.035     ; 0.906      ;
; 0.050  ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.035     ; 0.902      ;
; 0.079  ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.758      ;
; 0.081  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 1.000        ; -0.038     ; 0.868      ;
; 0.082  ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.755      ;
; 0.090  ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.747      ;
; 0.093  ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.744      ;
; 0.108  ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.729      ;
; 0.111  ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.726      ;
; 0.124  ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 1.000        ; -0.035     ; 0.828      ;
; 0.151  ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.686      ;
; 0.153  ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.684      ;
; 0.176  ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.775      ;
; 0.180  ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.771      ;
; 0.181  ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 1.000        ; -0.039     ; 0.767      ;
; 0.198  ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.639      ;
; 0.209  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 1.000        ; -0.038     ; 0.740      ;
; 0.237  ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.600      ;
; 0.241  ; guarda_data:inst2|finalizo_int              ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.710      ;
; 0.263  ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 1.000        ; -0.038     ; 0.686      ;
; 0.299  ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.538      ;
; 0.302  ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.500        ; 0.350      ; 0.535      ;
; 0.307  ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 0.500        ; 0.351      ; 0.531      ;
; 0.314  ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.637      ;
; 0.319  ; control_i2c_esclavo:inst|fstate.ACK         ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 1.000        ; -0.038     ; 0.630      ;
; 0.340  ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 1.000        ; -0.038     ; 0.609      ;
; 0.347  ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.604      ;
; 0.353  ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.598      ;
; 0.398  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 1.000        ; -0.038     ; 0.551      ;
; 0.419  ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.532      ;
; 0.420  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.531      ;
; 0.421  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.530      ;
; 0.422  ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.529      ;
; 0.423  ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.528      ;
; 0.423  ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.528      ;
; 0.425  ; guarda_dir:inst3|registro[5]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.525      ;
; 0.425  ; guarda_dir:inst3|registro[4]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.525      ;
; 0.426  ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.525      ;
; 0.427  ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.524      ;
; 0.429  ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.522      ;
; 0.430  ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.521      ;
; 0.483  ; control_i2c_esclavo:inst|fstate.RW          ; control_i2c_esclavo:inst|fstate.ACK         ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.467      ;
; 0.506  ; guarda_dir:inst3|registro[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.444      ;
; 0.512  ; guarda_dir:inst3|registro[3]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.438      ;
; 0.567  ; guarda_dir:inst3|registro[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.383      ;
; 0.573  ; guarda_dir:inst3|registro[0]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.377      ;
; 0.592  ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.359      ;
; 0.599  ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 1.000        ; -0.038     ; 0.350      ;
; 0.601  ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.350      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SCL'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 0.000        ; 0.038      ; 0.307      ;
; 0.187 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; guarda_dir:inst3|registro[0]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.317      ;
; 0.200 ; guarda_dir:inst3|registro[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.321      ;
; 0.266 ; guarda_dir:inst3|registro[3]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; control_i2c_esclavo:inst|fstate.RW          ; control_i2c_esclavo:inst|fstate.ACK         ; SCL          ; SCL         ; 0.000        ; 0.039      ; 0.391      ;
; 0.269 ; guarda_dir:inst3|registro[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.390      ;
; 0.304 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.433      ;
; 0.338 ; guarda_dir:inst3|registro[4]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.459      ;
; 0.342 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; 0.000        ; 0.038      ; 0.464      ;
; 0.346 ; guarda_dir:inst3|registro[5]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.467      ;
; 0.375 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.495      ;
; 0.377 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.497      ;
; 0.394 ; control_i2c_esclavo:inst|fstate.ACK         ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; 0.000        ; 0.038      ; 0.516      ;
; 0.422 ; guarda_data:inst2|contador[1]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.542      ;
; 0.423 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.000        ; 0.038      ; 0.545      ;
; 0.434 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Guarda_Data ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.463      ;
; 0.440 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.469      ;
; 0.442 ; guarda_dir:inst3|registro[6]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.471      ;
; 0.481 ; guarda_data:inst2|finalizo_int              ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.601      ;
; 0.489 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 0.000        ; 0.038      ; 0.611      ;
; 0.490 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.424      ; 0.518      ;
; 0.508 ; control_i2c_esclavo:inst|fstate.Idle        ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; 0.000        ; 0.038      ; 0.630      ;
; 0.518 ; guarda_data:inst2|contador[0]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; guarda_data:inst2|contador[2]               ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.639      ;
; 0.546 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; SCL          ; SCL         ; -0.500       ; 0.424      ; 0.574      ;
; 0.552 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.673      ;
; 0.580 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.701      ;
; 0.586 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.615      ;
; 0.589 ; guarda_dir:inst3|registro[5]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.618      ;
; 0.596 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.625      ;
; 0.598 ; guarda_dir:inst3|registro[0]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.627      ;
; 0.620 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.649      ;
; 0.622 ; guarda_dir:inst3|registro[4]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.651      ;
; 0.638 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; 0.000        ; 0.038      ; 0.760      ;
; 0.643 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.764      ;
; 0.673 ; guarda_dir:inst3|finalizo_int               ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.424      ; 0.701      ;
; 0.676 ; guarda_data:inst2|finalizo_int              ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.424      ; 0.704      ;
; 0.677 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.706      ;
; 0.680 ; guarda_dir:inst3|registro[3]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.709      ;
; 0.684 ; guarda_dir:inst3|finalizo_int               ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.804      ;
; 0.719 ; guarda_dir:inst3|contador[0]                ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.840      ;
; 0.736 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.765      ;
; 0.737 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.Idle        ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.766      ;
; 0.739 ; guarda_dir:inst3|registro[1]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.768      ;
; 0.740 ; guarda_dir:inst3|registro[2]                ; control_i2c_esclavo:inst|fstate.RW          ; SCL          ; SCL         ; -0.500       ; 0.425      ; 0.769      ;
; 0.809 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.930      ;
; 0.809 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.930      ;
; 0.809 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.930      ;
; 0.809 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.930      ;
; 0.809 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.930      ;
; 0.809 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.930      ;
; 0.809 ; guarda_dir:inst3|contador[2]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.930      ;
; 0.864 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.985      ;
; 0.864 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.985      ;
; 0.864 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.985      ;
; 0.864 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.985      ;
; 0.864 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.985      ;
; 0.864 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.985      ;
; 0.864 ; guarda_dir:inst3|contador[1]                ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.985      ;
; 1.076 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|finalizo_int              ; SCL          ; SCL         ; -0.500       ; -0.351     ; 0.329      ;
; 1.236 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[1]               ; SCL          ; SCL         ; -0.500       ; -0.351     ; 0.489      ;
; 1.237 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[0]               ; SCL          ; SCL         ; -0.500       ; -0.351     ; 0.490      ;
; 1.237 ; control_i2c_esclavo:inst|fstate.Guarda_Data ; guarda_data:inst2|contador[2]               ; SCL          ; SCL         ; -0.500       ; -0.351     ; 0.490      ;
; 1.255 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|finalizo_int               ; SCL          ; SCL         ; -0.500       ; -0.350     ; 0.509      ;
; 1.310 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[1]                ; SCL          ; SCL         ; -0.500       ; -0.351     ; 0.563      ;
; 1.310 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[0]                ; SCL          ; SCL         ; -0.500       ; -0.351     ; 0.563      ;
; 1.311 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|contador[2]                ; SCL          ; SCL         ; -0.500       ; -0.351     ; 0.564      ;
; 1.536 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[0]                ; SCL          ; SCL         ; -0.500       ; -0.350     ; 0.790      ;
; 1.536 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[3]                ; SCL          ; SCL         ; -0.500       ; -0.350     ; 0.790      ;
; 1.536 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[2]                ; SCL          ; SCL         ; -0.500       ; -0.350     ; 0.790      ;
; 1.536 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[1]                ; SCL          ; SCL         ; -0.500       ; -0.350     ; 0.790      ;
; 1.536 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[6]                ; SCL          ; SCL         ; -0.500       ; -0.350     ; 0.790      ;
; 1.536 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[5]                ; SCL          ; SCL         ; -0.500       ; -0.350     ; 0.790      ;
; 1.536 ; control_i2c_esclavo:inst|fstate.Guarda_Dir  ; guarda_dir:inst3|registro[4]                ; SCL          ; SCL         ; -0.500       ; -0.350     ; 0.790      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.195  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  SCL             ; -1.195  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.618 ; 0.0   ; 0.0      ; 0.0     ; -24.303             ;
;  SCL             ; -17.618 ; 0.000 ; N/A      ; N/A     ; -24.303             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDA_int       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCL                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDA_int       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDA_int       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDA_int       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SCL        ; SCL      ; 46       ; 15       ; 19       ; 9        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SCL        ; SCL      ; 46       ; 15       ; 19       ; 9        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; SCL    ; SCL   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SDA_int     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SDA_int     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Thu Nov  7 22:17:19 2024
Info: Command: quartus_sta ej_e -c ej_e
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ej_e.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SCL SCL
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.195
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.195             -17.618 SCL 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 SCL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.000 SCL 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.024             -14.728 SCL 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 SCL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.000 SCL 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.745
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.745              -9.432 SCL 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 SCL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.303 SCL 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 13230 megabytes
    Info: Processing ended: Thu Nov  7 22:17:21 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


