Fitter report for RV32I
Sun Oct 12 22:19:45 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Oct 12 22:19:45 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RV32I                                           ;
; Top-level Entity Name              ; RV32I                                           ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 6,686 / 33,216 ( 20 % )                         ;
;     Total combinational functions  ; 6,632 / 33,216 ( 20 % )                         ;
;     Dedicated logic registers      ; 467 / 33,216 ( 1 % )                            ;
; Total registers                    ; 467                                             ;
; Total pins                         ; 113 / 475 ( 24 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 34,304 / 483,840 ( 7 % )                        ;
; Embedded Multiplier 9-bit elements ; 30 / 70 ( 43 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 2.66        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  21.9%      ;
;     Processors 5-8         ;  18.8%      ;
;     Processors 9-12        ;   6.3%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7341 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7341 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7338    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/RV32IM_pineline/output_files/RV32I.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 6,686 / 33,216 ( 20 % )   ;
;     -- Combinational with no register       ; 6219                      ;
;     -- Register only                        ; 54                        ;
;     -- Combinational with a register        ; 413                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2548                      ;
;     -- 3 input functions                    ; 3601                      ;
;     -- <=2 input functions                  ; 483                       ;
;     -- Register only                        ; 54                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 4032                      ;
;     -- arithmetic mode                      ; 2600                      ;
;                                             ;                           ;
; Total registers*                            ; 467 / 34,593 ( 1 % )      ;
;     -- Dedicated logic registers            ; 467 / 33,216 ( 1 % )      ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 512 / 2,076 ( 25 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 113 / 475 ( 24 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M4Ks                                        ; 10 / 105 ( 10 % )         ;
; Total block memory bits                     ; 34,304 / 483,840 ( 7 % )  ;
; Total block memory implementation bits      ; 46,080 / 483,840 ( 10 % ) ;
; Embedded Multiplier 9-bit elements          ; 30 / 70 ( 43 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 14% / 13% / 15%           ;
; Peak interconnect usage (total/H/V)         ; 66% / 61% / 72%           ;
; Maximum fan-out                             ; 477                       ;
; Highest non-global fan-out                  ; 222                       ;
; Total fan-out                               ; 24112                     ;
; Average fan-out                             ; 3.30                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6686 / 33216 ( 20 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 6219                  ; 0                              ;
;     -- Register only                        ; 54                    ; 0                              ;
;     -- Combinational with a register        ; 413                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2548                  ; 0                              ;
;     -- 3 input functions                    ; 3601                  ; 0                              ;
;     -- <=2 input functions                  ; 483                   ; 0                              ;
;     -- Register only                        ; 54                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4032                  ; 0                              ;
;     -- arithmetic mode                      ; 2600                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 467                   ; 0                              ;
;     -- Dedicated logic registers            ; 467 / 33216 ( 1 % )   ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 512 / 2076 ( 25 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 113                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 30 / 70 ( 43 % )      ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 34304                 ; 0                              ;
; Total RAM block bits                        ; 46080                 ; 0                              ;
; M4K                                         ; 10 / 105 ( 9 % )      ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 24700                 ; 0                              ;
;     -- Registered Connections               ; 1819                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 0                              ;
;     -- Output Ports                         ; 111                   ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst  ; P1    ; 1        ; 0            ; 18           ; 3           ; 210                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ForwardAE[0] ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ForwardAE[1] ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ForwardBE[0] ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ForwardBE[1] ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[0]    ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[10]   ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[11]   ; AD19  ; 7        ; 53           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[12]   ; U4    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[13]   ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[14]   ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[15]   ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[16]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[17]   ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[18]   ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[19]   ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[1]    ; T10   ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[20]   ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[21]   ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[22]   ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[23]   ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[24]   ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[25]   ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[26]   ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[27]   ; T21   ; 6        ; 65           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[28]   ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[29]   ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[2]    ; T7    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[30]   ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[31]   ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[3]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[4]    ; V1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[5]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[6]    ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[7]    ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[8]    ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; InstrF[9]    ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[0]       ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[10]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[11]      ; AF8   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[12]      ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[13]      ; AA10  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[14]      ; W12   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[15]      ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[16]      ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[17]      ; AE7   ; 8        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[18]      ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[19]      ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[1]       ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[20]      ; R17   ; 6        ; 65           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[21]      ; T25   ; 6        ; 65           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[22]      ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[23]      ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[24]      ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[25]      ; AC10  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[26]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[27]      ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[28]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[29]      ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[2]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[30]      ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[31]      ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[3]       ; U10   ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[4]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[5]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[6]       ; W11   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[7]       ; AE8   ; 8        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[8]       ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PCF[9]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RD_W[0]      ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RD_W[1]      ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RD_W[2]      ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RD_W[3]      ; V11   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RD_W[4]      ; M24   ; 5        ; 65           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[0]   ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[10]  ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[11]  ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[12]  ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[13]  ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[14]  ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[15]  ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[16]  ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[17]  ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[18]  ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[19]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[1]   ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[20]  ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[21]  ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[22]  ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[23]  ; P23   ; 6        ; 65           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[24]  ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[25]  ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[26]  ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[27]  ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[28]  ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[29]  ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[2]   ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[30]  ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[31]  ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[3]   ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[4]   ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[5]   ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[6]   ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[7]   ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[8]   ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResultW[9]   ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; branchStall  ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; flush_D      ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; flush_E      ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lwStall      ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; stall_D      ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; stall_F      ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 7 / 59 ( 12 % )  ; 3.3V          ; --           ;
; 3        ; 19 / 56 ( 34 % ) ; 3.3V          ; --           ;
; 4        ; 8 / 58 ( 14 % )  ; 3.3V          ; --           ;
; 5        ; 1 / 65 ( 2 % )   ; 3.3V          ; --           ;
; 6        ; 7 / 59 ( 12 % )  ; 3.3V          ; --           ;
; 7        ; 19 / 58 ( 33 % ) ; 3.3V          ; --           ;
; 8        ; 31 / 56 ( 55 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; InstrF[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; ResultW[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; PCF[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; PCF[23]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; ResultW[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; ResultW[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; PCF[18]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; InstrF[19]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; PCF[16]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; ResultW[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; InstrF[16]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; PCF[25]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RD_W[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; PCF[30]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; ResultW[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; PCF[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; PCF[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; InstrF[26]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; PCF[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; PCF[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; ResultW[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; ForwardAE[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; flush_E                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; InstrF[11]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; PCF[17]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; PCF[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; PCF[27]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RD_W[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; ResultW[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; ForwardBE[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; ResultW[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; ForwardBE[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; ResultW[24]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; ResultW[25]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; InstrF[28]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; InstrF[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; PCF[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; PCF[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; RD_W[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; ResultW[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; InstrF[18]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 458        ; 3        ; InstrF[29]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; PCF[28]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; ResultW[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; ResultW[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; ResultW[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; InstrF[21]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; ResultW[29]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; ResultW[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; PCF[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; ResultW[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; ResultW[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; InstrF[31]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; InstrF[22]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; ResultW[22]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; ResultW[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; ResultW[26]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; InstrF[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; ResultW[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; InstrF[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; ResultW[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; ResultW[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; ResultW[30]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; PCF[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; PCF[26]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; InstrF[17]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; stall_F                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; InstrF[25]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; stall_D                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; lwStall                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RD_W[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; ResultW[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; PCF[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; PCF[29]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 77         ; 1        ; PCF[19]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; ResultW[23]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; ResultW[21]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; InstrF[23]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; InstrF[15]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; InstrF[10]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; InstrF[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; InstrF[20]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 82         ; 1        ; InstrF[30]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; PCF[20]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; PCF[24]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 80         ; 1        ; PCF[31]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 83         ; 1        ; InstrF[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; InstrF[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; InstrF[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ; 75         ; 1        ; InstrF[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; InstrF[27]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; PCF[21]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; PCF[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 84         ; 1        ; InstrF[24]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; InstrF[12]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; PCF[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U10      ; 87         ; 1        ; PCF[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; ForwardAE[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; InstrF[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RD_W[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; InstrF[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; ResultW[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; PCF[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; PCF[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; flush_D                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; branchStall                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; InstrF[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; PCF[22]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; ResultW[31]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; ResultW[27]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; ResultW[28]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                         ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |RV32I                                       ; 6686 (1)    ; 467 (0)                   ; 0 (0)         ; 34304       ; 10   ; 30           ; 0       ; 15        ; 113  ; 0            ; 6219 (1)     ; 54 (0)            ; 413 (0)          ; |RV32I                                                                                                                                                      ; work         ;
;    |decode_stage:decode|                     ; 68 (0)      ; 37 (0)                    ; 0 (0)         ; 1536        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 16 (0)            ; 25 (0)           ; |RV32I|decode_stage:decode                                                                                                                                  ; work         ;
;       |Control_Unit:control|                 ; 22 (3)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 3 (0)            ; |RV32I|decode_stage:decode|Control_Unit:control                                                                                                             ; work         ;
;          |ALU_Decoder:alu_dec|               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |RV32I|decode_stage:decode|Control_Unit:control|ALU_Decoder:alu_dec                                                                                         ; work         ;
;          |Main_Decoder:md|                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |RV32I|decode_stage:decode|Control_Unit:control|Main_Decoder:md                                                                                             ; work         ;
;       |Register_File:rf|                     ; 42 (42)     ; 37 (37)                   ; 0 (0)         ; 1536        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 22 (22)          ; |RV32I|decode_stage:decode|Register_File:rf                                                                                                                 ; work         ;
;          |altsyncram:Register_rtl_0|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RV32I|decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0                                                                                       ; work         ;
;             |altsyncram_v4h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RV32I|decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated                                                        ; work         ;
;          |altsyncram:Register_rtl_1|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RV32I|decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1                                                                                       ; work         ;
;             |altsyncram_v4h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RV32I|decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated                                                        ; work         ;
;       |Sign_Extend:extension|                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |RV32I|decode_stage:decode|Sign_Extend:extension                                                                                                            ; work         ;
;    |ex_mem_registers:ex_mem|                 ; 71 (71)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 59 (59)          ; |RV32I|ex_mem_registers:ex_mem                                                                                                                              ; work         ;
;    |execute_stage:execute|                   ; 6068 (215)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 30           ; 0       ; 15        ; 0    ; 0            ; 5985 (180)   ; 0 (0)             ; 83 (35)          ; |RV32I|execute_stage:execute                                                                                                                                ; work         ;
;       |ALU:alu_inst|                         ; 5853 (979)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 30           ; 0       ; 15        ; 0    ; 0            ; 5805 (952)   ; 0 (0)             ; 48 (27)          ; |RV32I|execute_stage:execute|ALU:alu_inst                                                                                                                   ; work         ;
;          |lpm_divide:Div0|                   ; 1084 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1084 (0)     ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Div0                                                                                                   ; work         ;
;             |lpm_divide_nto:auto_generated|  ; 1084 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1084 (0)     ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated                                                                     ; work         ;
;                |abs_divider_4dg:divider|     ; 1084 (33)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1084 (33)    ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;                   |alt_u_div_k5f:divider|    ; 1051 (1050) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1051 (1050)  ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider                       ; work         ;
;                      |add_sub_mkc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_mkc:add_sub_1 ; work         ;
;          |lpm_divide:Div1|                   ; 1094 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1088 (0)     ; 0 (0)             ; 6 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Div1                                                                                                   ; work         ;
;             |lpm_divide_vfm:auto_generated|  ; 1094 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1088 (0)     ; 0 (0)             ; 6 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated                                                                     ; work         ;
;                |sign_div_unsign_9nh:divider| ; 1094 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1088 (0)     ; 0 (0)             ; 6 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider                                         ; work         ;
;                   |alt_u_div_k5f:divider|    ; 1094 (1094) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1088 (1088)  ; 0 (0)             ; 6 (6)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider                   ; work         ;
;          |lpm_divide:Mod0|                   ; 1307 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1293 (0)     ; 0 (0)             ; 14 (0)           ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0                                                                                                   ; work         ;
;             |lpm_divide_qlo:auto_generated|  ; 1307 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1293 (0)     ; 0 (0)             ; 14 (0)           ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated                                                                     ; work         ;
;                |abs_divider_4dg:divider|     ; 1307 (59)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1293 (59)    ; 0 (0)             ; 14 (0)           ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;                   |alt_u_div_k5f:divider|    ; 1147 (1145) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1139 (1137)  ; 0 (0)             ; 8 (8)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider                       ; work         ;
;                      |add_sub_lkc:add_sub_0| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_lkc:add_sub_0 ; work         ;
;                      |add_sub_mkc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_mkc:add_sub_1 ; work         ;
;                   |lpm_abs_0s9:my_abs_den|   ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 4 (4)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den                      ; work         ;
;                   |lpm_abs_0s9:my_abs_num|   ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 2 (2)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num                      ; work         ;
;          |lpm_divide:Mod1|                   ; 1098 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1097 (0)     ; 0 (0)             ; 1 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1                                                                                                   ; work         ;
;             |lpm_divide_28m:auto_generated|  ; 1098 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1097 (0)     ; 0 (0)             ; 1 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated                                                                     ; work         ;
;                |sign_div_unsign_9nh:divider| ; 1098 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1097 (0)     ; 0 (0)             ; 1 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                                         ; work         ;
;                   |alt_u_div_k5f:divider|    ; 1098 (1098) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1097 (1097)  ; 0 (0)             ; 1 (1)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider                   ; work         ;
;          |lpm_mult:Mult0|                    ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0                                                                                                    ; work         ;
;             |mult_i1t:auto_generated|        ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0|mult_i1t:auto_generated                                                                            ; work         ;
;          |lpm_mult:Mult1|                    ; 120 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 14           ; 0       ; 7         ; 0    ; 0            ; 120 (0)      ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1                                                                                                    ; work         ;
;             |mult_v8t:auto_generated|        ; 120 (120)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 14           ; 0       ; 7         ; 0    ; 0            ; 120 (120)    ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated                                                                            ; work         ;
;          |lpm_mult:Mult2|                    ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2                                                                                                    ; work         ;
;             |mult_l8t:auto_generated|        ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |RV32I|execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2|mult_l8t:auto_generated                                                                            ; work         ;
;    |fetch_stage:fetch|                       ; 139 (0)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 32 (0)           ; |RV32I|fetch_stage:fetch                                                                                                                                    ; work         ;
;       |Instruction_Memory:IMEM|              ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |RV32I|fetch_stage:fetch|Instruction_Memory:IMEM                                                                                                            ; work         ;
;       |PC_module:Program_Counter|            ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |RV32I|fetch_stage:fetch|PC_module:Program_Counter                                                                                                          ; work         ;
;    |hazard_control:hazard_controller|        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |RV32I|hazard_control:hazard_controller                                                                                                                     ; work         ;
;    |hazard_unit:data_hazard_unit|            ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (11)          ; |RV32I|hazard_unit:data_hazard_unit                                                                                                                         ; work         ;
;    |id_ex_registers:id_ex|                   ; 201 (201)   ; 125 (125)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 135 (135)        ; |RV32I|id_ex_registers:id_ex                                                                                                                                ; work         ;
;    |if_id_registers:if_id|                   ; 64 (64)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 56 (56)          ; |RV32I|if_id_registers:if_id                                                                                                                                ; work         ;
;    |mem_wb_registers:mem_wb|                 ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 66 (66)          ; |RV32I|mem_wb_registers:mem_wb                                                                                                                              ; work         ;
;    |memory_stage:memory|                     ; 108 (0)     ; 77 (0)                    ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 22 (0)            ; 78 (0)           ; |RV32I|memory_stage:memory                                                                                                                                  ; work         ;
;       |Data_Memory:dmem|                     ; 108 (108)   ; 77 (77)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 22 (22)           ; 78 (78)          ; |RV32I|memory_stage:memory|Data_Memory:dmem                                                                                                                 ; work         ;
;          |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RV32I|memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0                                                                                            ; work         ;
;             |altsyncram_n3h1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RV32I|memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated                                                             ; work         ;
;    |writeback_stage:writeback|               ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RV32I|writeback_stage:writeback                                                                                                                            ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; PCF[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; PCF[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; InstrF[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; ResultW[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; RD_W[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; RD_W[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; RD_W[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; RD_W[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; RD_W[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; stall_F      ; Output   ; --            ; --            ; --                    ; --  ;
; stall_D      ; Output   ; --            ; --            ; --                    ; --  ;
; flush_D      ; Output   ; --            ; --            ; --                    ; --  ;
; flush_E      ; Output   ; --            ; --            ; --                    ; --  ;
; ForwardAE[0] ; Output   ; --            ; --            ; --                    ; --  ;
; ForwardAE[1] ; Output   ; --            ; --            ; --                    ; --  ;
; ForwardBE[0] ; Output   ; --            ; --            ; --                    ; --  ;
; ForwardBE[1] ; Output   ; --            ; --            ; --                    ; --  ;
; lwStall      ; Output   ; --            ; --            ; --                    ; --  ;
; branchStall  ; Output   ; --            ; --            ; --                    ; --  ;
; rst          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; rst                 ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                   ;
+------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                  ; PIN_P2             ; 477     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ex_mem_registers:ex_mem|MemWriteM                    ; LCFF_X25_Y17_N23   ; 10      ; Write enable ; no     ; --                   ; --               ; --                        ;
; execute_stage:execute|PCSrcE~15                      ; LCCOMB_X31_Y15_N0  ; 202     ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[0]~38 ; LCCOMB_X31_Y15_N30 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; hazard_control:hazard_controller|FlushD~2            ; LCCOMB_X31_Y15_N20 ; 12      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; hazard_control:hazard_controller|StallF~0            ; LCCOMB_X23_Y19_N16 ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; hazard_unit:data_hazard_unit|ForwardAE~9             ; LCCOMB_X33_Y16_N20 ; 3       ; Write enable ; no     ; --                   ; --               ; --                        ;
; if_id_registers:if_id|PCD[5]~0                       ; LCCOMB_X31_Y15_N8  ; 47      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory_stage:memory|Data_Memory:dmem|mem~106         ; LCCOMB_X25_Y17_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                                  ; PIN_P1             ; 210     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst                                                  ; PIN_P1             ; 354     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_P2   ; 477     ; Global Clock         ; GCLK3            ; --                        ;
; rst  ; PIN_P1   ; 354     ; Global Clock         ; GCLK1            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; execute_stage:execute|Src_B_int[0]~0                                                                                                                                ; 222     ;
; rst                                                                                                                                                                 ; 209     ;
; execute_stage:execute|PCSrcE~15                                                                                                                                     ; 202     ;
; execute_stage:execute|Selector0~3                                                                                                                                   ; 183     ;
; execute_stage:execute|Src_B_int[1]~1                                                                                                                                ; 164     ;
; execute_stage:execute|Src_B_int[2]~2                                                                                                                                ; 157     ;
; id_ex_registers:id_ex|ALUControlE[0]                                                                                                                                ; 147     ;
; execute_stage:execute|Src_B_int[3]~3                                                                                                                                ; 139     ;
; execute_stage:execute|Src_B_int[31]~5                                                                                                                               ; 129     ;
; execute_stage:execute|Src_B_int[4]~4                                                                                                                                ; 122     ;
; id_ex_registers:id_ex|ALUControlE[1]                                                                                                                                ; 120     ;
; memory_stage:memory|Data_Memory:dmem|mem~0                                                                                                                          ; 96      ;
; hazard_unit:data_hazard_unit|ForwardBE[1]~8                                                                                                                         ; 83      ;
; id_ex_registers:id_ex|ALUSrcE                                                                                                                                       ; 83      ;
; execute_stage:execute|Src_B_int[7]~29                                                                                                                               ; 74      ;
; execute_stage:execute|Src_B_int[5]~31                                                                                                                               ; 73      ;
; execute_stage:execute|Src_B_int[6]~30                                                                                                                               ; 72      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~64         ; 68      ;
; execute_stage:execute|Src_B_int[9]~27                                                                                                                               ; 67      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[30]~26                         ; 66      ;
; execute_stage:execute|Src_B_int[8]~28                                                                                                                               ; 66      ;
; execute_stage:execute|Src_B_int[10]~26                                                                                                                              ; 66      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[1]~49                          ; 63      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[957]                             ; 62      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[924]                             ; 62      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[2]~48                          ; 61      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[957]~7                   ; 60      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[3]~47                          ; 60      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[4]~46                          ; 60      ;
; execute_stage:execute|Src_B_int[11]~25                                                                                                                              ; 60      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[924]~6                   ; 59      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[891]                             ; 58      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[825]                             ; 58      ;
; execute_stage:execute|Src_B_int[12]~24                                                                                                                              ; 57      ;
; execute_stage:execute|Src_B_int[13]~23                                                                                                                              ; 57      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[858]                             ; 56      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[5]~45                          ; 55      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[6]~44                          ; 54      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[825]~5                   ; 53      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[726]                             ; 53      ;
; execute_stage:execute|Src_B_int[14]~22                                                                                                                              ; 53      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[7]~43                          ; 52      ;
; execute_stage:execute|Src_B_int[15]~21                                                                                                                              ; 52      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[792]                             ; 51      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[759]                             ; 50      ;
; execute_stage:execute|ALU:alu_inst|Equal2~10                                                                                                                        ; 50      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[8]~42                          ; 49      ;
; execute_stage:execute|Src_B_int[16]~20                                                                                                                              ; 49      ;
; execute_stage:execute|Src_B_int[17]~19                                                                                                                              ; 49      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[9]~41                          ; 48      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[10]~40                         ; 48      ;
; if_id_registers:if_id|PCD[5]~0                                                                                                                                      ; 47      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[726]~0                       ; 47      ;
; id_ex_registers:id_ex|ALUControlE[3]                                                                                                                                ; 47      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[693]                             ; 45      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[627]                             ; 45      ;
; execute_stage:execute|Src_B_int[18]~18                                                                                                                              ; 45      ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[6]                                                                                                                   ; 45      ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[4]                                                                                                                   ; 45      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[660]                             ; 44      ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[3]                                                                                                                   ; 44      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[11]~39                         ; 43      ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[7]                                                                                                                   ; 43      ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[5]                                                                                                                   ; 43      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[12]~38                         ; 42      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[627]~6                       ; 41      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[13]~37                         ; 40      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[528]                             ; 40      ;
; execute_stage:execute|Src_B_int[19]~17                                                                                                                              ; 40      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[594]                             ; 39      ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[2]                                                                                                                   ; 39      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[561]                             ; 38      ;
; execute_stage:execute|Src_B_int[20]~16                                                                                                                              ; 38      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[14]~36                         ; 37      ;
; hazard_control:hazard_controller|StallF~0                                                                                                                           ; 37      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[15]~35                         ; 36      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[16]~34                         ; 36      ;
; execute_stage:execute|Src_B_int[21]~15                                                                                                                              ; 36      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[528]~4                   ; 35      ;
; hazard_unit:data_hazard_unit|ForwardAE[1]~8                                                                                                                         ; 35      ;
; id_ex_registers:id_ex|ALUControlE[2]                                                                                                                                ; 34      ;
; execute_stage:execute|Src_B_int[22]~14                                                                                                                              ; 34      ;
; hazard_unit:data_hazard_unit|ForwardAE~6                                                                                                                            ; 34      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[495]                             ; 33      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[429]                             ; 33      ;
; hazard_unit:data_hazard_unit|ForwardBE[0]~7                                                                                                                         ; 33      ;
; hazard_unit:data_hazard_unit|ForwardAE[0]~7                                                                                                                         ; 33      ;
; fetch_stage:fetch|Instruction_Memory:IMEM|mem~12                                                                                                                    ; 33      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62         ; 33      ;
; memory_stage:memory|Data_Memory:dmem|mem~106                                                                                                                        ; 32      ;
; decode_stage:decode|Register_File:rf|Register                                                                                                                       ; 32      ;
; decode_stage:decode|Register_File:rf|Register~72                                                                                                                    ; 32      ;
; memory_stage:memory|Data_Memory:dmem|mem                                                                                                                            ; 32      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[462]                             ; 32      ;
; execute_stage:execute|Src_B_int[23]~13                                                                                                                              ; 32      ;
; mem_wb_registers:mem_wb|ResultSrcW                                                                                                                                  ; 32      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~64     ; 32      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62     ; 32      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60         ; 32      ;
; execute_stage:execute|ALU:alu_inst|Mux23~1                                                                                                                          ; 31      ;
; execute_stage:execute|ALU:alu_inst|Mux23~0                                                                                                                          ; 31      ;
; execute_stage:execute|Src_B_int[24]~12                                                                                                                              ; 31      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62     ; 31      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60     ; 31      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58         ; 31      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62         ; 31      ;
; execute_stage:execute|Selector31~3                                                                                                                                  ; 30      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[17]~50                         ; 30      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60     ; 30      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58     ; 30      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~56         ; 30      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60         ; 30      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[19]~56                         ; 29      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[891]                     ; 29      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[429]~3                   ; 29      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[18]~51                         ; 29      ;
; execute_stage:execute|Src_B_int[25]~11                                                                                                                              ; 29      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58     ; 29      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~54         ; 29      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58         ; 29      ;
; ~GND                                                                                                                                                                ; 28      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[396]                             ; 28      ;
; execute_stage:execute|ALU:alu_inst|Mux25~9                                                                                                                          ; 28      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[891]                     ; 28      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[858]                     ; 28      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[170]~4                       ; 28      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[330]                             ; 28      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52         ; 28      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~56         ; 28      ;
; execute_stage:execute|ALU:alu_inst|Mux25~33                                                                                                                         ; 27      ;
; execute_stage:execute|ALU:alu_inst|Mux25~32                                                                                                                         ; 27      ;
; execute_stage:execute|Selector6~3                                                                                                                                   ; 27      ;
; execute_stage:execute|ALU:alu_inst|Mux25~8                                                                                                                          ; 27      ;
; execute_stage:execute|ALU:alu_inst|Mux25~7                                                                                                                          ; 27      ;
; execute_stage:execute|ALU:alu_inst|Mux25~6                                                                                                                          ; 27      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[858]                     ; 27      ;
; execute_stage:execute|Src_B_int[26]~10                                                                                                                              ; 27      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52     ; 27      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~50         ; 27      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~54         ; 27      ;
; execute_stage:execute|Selector4~3                                                                                                                                   ; 26      ;
; execute_stage:execute|Selector28~3                                                                                                                                  ; 26      ;
; execute_stage:execute|Selector30~3                                                                                                                                  ; 26      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[792]~24                  ; 26      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[363]                             ; 26      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52     ; 26      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~48         ; 26      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52         ; 26      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[22]~55                         ; 25      ;
; execute_stage:execute|Selector8~3                                                                                                                                   ; 25      ;
; execute_stage:execute|Selector7~3                                                                                                                                   ; 25      ;
; execute_stage:execute|Selector2~3                                                                                                                                   ; 25      ;
; execute_stage:execute|Selector24~3                                                                                                                                  ; 25      ;
; execute_stage:execute|Selector29~3                                                                                                                                  ; 25      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[792]~12                  ; 25      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[759]                     ; 25      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[20]~33                         ; 25      ;
; execute_stage:execute|Src_B_int[27]~9                                                                                                                               ; 25      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46         ; 25      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~50         ; 25      ;
; execute_stage:execute|Selector15~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector14~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector12~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector10~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector5~3                                                                                                                                   ; 24      ;
; execute_stage:execute|Selector3~3                                                                                                                                   ; 24      ;
; execute_stage:execute|Selector1~3                                                                                                                                   ; 24      ;
; execute_stage:execute|Selector23~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector22~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector20~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector18~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector16~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector26~3                                                                                                                                  ; 24      ;
; execute_stage:execute|Selector25~3                                                                                                                                  ; 24      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[759]                     ; 24      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[21]~32                         ; 24      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46     ; 24      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~44         ; 24      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~48         ; 24      ;
; execute_stage:execute|Selector13~3                                                                                                                                  ; 23      ;
; execute_stage:execute|Selector11~3                                                                                                                                  ; 23      ;
; execute_stage:execute|Selector9~3                                                                                                                                   ; 23      ;
; execute_stage:execute|Selector21~3                                                                                                                                  ; 23      ;
; execute_stage:execute|Selector19~3                                                                                                                                  ; 23      ;
; execute_stage:execute|Selector17~3                                                                                                                                  ; 23      ;
; execute_stage:execute|Selector27~3                                                                                                                                  ; 23      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[693]~23                  ; 23      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46     ; 23      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~42         ; 23      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46         ; 23      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[693]~11                  ; 22      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[660]~22                  ; 22      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[166]~5                       ; 22      ;
; execute_stage:execute|Src_B_int[28]~8                                                                                                                               ; 22      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40         ; 22      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~44         ; 22      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[660]~10                  ; 21      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[297]                             ; 21      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[231]                             ; 21      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40     ; 21      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~38         ; 21      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~42         ; 21      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[594]                     ; 20      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[297]~2                   ; 20      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[264]                             ; 20      ;
; execute_stage:execute|Src_B_int[29]~7                                                                                                                               ; 20      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40     ; 20      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~36         ; 20      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40         ; 20      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[594]                     ; 19      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[561]~21                  ; 19      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[23]~31                         ; 19      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34         ; 19      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~38         ; 19      ;
; id_ex_registers:id_ex|ALUControlE[4]                                                                                                                                ; 19      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[25]~54                         ; 18      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[561]~9                   ; 18      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[264]~1                   ; 18      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[24]~30                         ; 18      ;
; execute_stage:execute|Src_B_int[30]~6                                                                                                                               ; 18      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34     ; 18      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~32         ; 18      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~36         ; 18      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34     ; 17      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~30         ; 17      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34         ; 17      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[198]                             ; 16      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[495]                     ; 16      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[495]                     ; 16      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[462]                     ; 16      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[132]~14                  ; 16      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[132]                             ; 16      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28         ; 16      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~32         ; 16      ;
; if_id_registers:if_id|InstrD[2]                                                                                                                                     ; 15      ;
; execute_stage:execute|ALU:alu_inst|Mux25~10                                                                                                                         ; 15      ;
; execute_stage:execute|ALU:alu_inst|Mux23~2                                                                                                                          ; 15      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[462]                     ; 15      ;
; ex_mem_registers:ex_mem|ALU_ResultM[8]                                                                                                                              ; 15      ;
; ex_mem_registers:ex_mem|ALU_ResultM[9]                                                                                                                              ; 15      ;
; ex_mem_registers:ex_mem|ALU_ResultM[6]                                                                                                                              ; 15      ;
; ex_mem_registers:ex_mem|ALU_ResultM[7]                                                                                                                              ; 15      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28     ; 15      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~26         ; 15      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~30         ; 15      ;
; execute_stage:execute|ALU:alu_inst|Mux1~0                                                                                                                           ; 14      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[396]~20                  ; 14      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[166]                         ; 14      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[165]                             ; 14      ;
; ex_mem_registers:ex_mem|ALU_ResultM[4]                                                                                                                              ; 14      ;
; ex_mem_registers:ex_mem|ALU_ResultM[5]                                                                                                                              ; 14      ;
; ex_mem_registers:ex_mem|ALU_ResultM[2]                                                                                                                              ; 14      ;
; ex_mem_registers:ex_mem|ALU_ResultM[3]                                                                                                                              ; 14      ;
; ex_mem_registers:ex_mem|ALU_ResultM[0]                                                                                                                              ; 14      ;
; ex_mem_registers:ex_mem|ALU_ResultM[1]                                                                                                                              ; 14      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28     ; 14      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~24         ; 14      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28         ; 14      ;
; execute_stage:execute|ALU:alu_inst|Mux5~2                                                                                                                           ; 13      ;
; execute_stage:execute|ALU:alu_inst|Mux5~1                                                                                                                           ; 13      ;
; execute_stage:execute|ALU:alu_inst|Mux5~0                                                                                                                           ; 13      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[396]~8                   ; 13      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[363]                     ; 13      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[26]~29                         ; 13      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~22         ; 13      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~26         ; 13      ;
; hazard_control:hazard_controller|FlushD~2                                                                                                                           ; 12      ;
; execute_stage:execute|ALU:alu_inst|Mux29~15                                                                                                                         ; 12      ;
; execute_stage:execute|ALU:alu_inst|Mux28~19                                                                                                                         ; 12      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[363]                     ; 12      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[165]~19                  ; 12      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[27]~28                         ; 12      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~22     ; 12      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~20          ; 12      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~24         ; 12      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~22     ; 11      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~20      ; 11      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~18           ; 11      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~22         ; 11      ;
; ex_mem_registers:ex_mem|MemWriteM                                                                                                                                   ; 10      ;
; decode_stage:decode|Control_Unit:control|Equal0~1                                                                                                                   ; 10      ;
; execute_stage:execute|ALU:alu_inst|Mux22~14                                                                                                                         ; 10      ;
; execute_stage:execute|ALU:alu_inst|Add0~101                                                                                                                         ; 10      ;
; execute_stage:execute|ALU:alu_inst|Mux23~18                                                                                                                         ; 10      ;
; execute_stage:execute|ALU:alu_inst|Mux30~11                                                                                                                         ; 10      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[28]~27                         ; 10      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~20      ; 10      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~18       ; 10      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~16           ; 10      ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~20          ; 10      ;
; execute_stage:execute|ALU:alu_inst|Mux27~14                                                                                                                         ; 9       ;
; execute_stage:execute|ALU:alu_inst|Mux26~14                                                                                                                         ; 9       ;
; execute_stage:execute|ALU:alu_inst|Mux25~31                                                                                                                         ; 9       ;
; execute_stage:execute|ALU:alu_inst|Mux24~15                                                                                                                         ; 9       ;
; execute_stage:execute|ALU:alu_inst|Mux31~19                                                                                                                         ; 9       ;
; if_id_registers:if_id|InstrD[5]                                                                                                                                     ; 9       ;
; execute_stage:execute|ALU:alu_inst|Mux1~1                                                                                                                           ; 9       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[99]                              ; 9       ;
; execute_stage:execute|ALU:alu_inst|Equal2~1                                                                                                                         ; 9       ;
; id_ex_registers:id_ex|RS2_E[4]                                                                                                                                      ; 9       ;
; hazard_unit:data_hazard_unit|ForwardBE~3                                                                                                                            ; 9       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~18       ; 9       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~16       ; 9       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~14           ; 9       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~18           ; 9       ;
; execute_stage:execute|ALU:alu_inst|Mux5~5                                                                                                                           ; 8       ;
; execute_stage:execute|ALU:alu_inst|Mux5~4                                                                                                                           ; 8       ;
; execute_stage:execute|ALU:alu_inst|Mux5~3                                                                                                                           ; 8       ;
; execute_stage:execute|ALU:alu_inst|Mux25~17                                                                                                                         ; 8       ;
; execute_stage:execute|ALU:alu_inst|Mux3~14                                                                                                                          ; 8       ;
; execute_stage:execute|ALU:alu_inst|Mux23~3                                                                                                                          ; 8       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[99]~18                   ; 8       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[66]                          ; 8       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[66]                              ; 8       ;
; fetch_stage:fetch|Instruction_Memory:IMEM|RD[24]~27                                                                                                                 ; 8       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~16       ; 8       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~14       ; 8       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~12           ; 8       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~16           ; 8       ;
; decode_stage:decode|Control_Unit:control|Main_Decoder:md|Equal15~0                                                                                                  ; 7       ;
; execute_stage:execute|ALU:alu_inst|Mux23~19                                                                                                                         ; 7       ;
; execute_stage:execute|ALU:alu_inst|Mux13~2                                                                                                                          ; 7       ;
; execute_stage:execute|ALU:alu_inst|Mux13~1                                                                                                                          ; 7       ;
; execute_stage:execute|ALU:alu_inst|Mux13~0                                                                                                                          ; 7       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[174]~2                       ; 7       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~9                                 ; 7       ;
; execute_stage:execute|Selector36~1                                                                                                                                  ; 7       ;
; hazard_control:hazard_controller|lwStall~5                                                                                                                          ; 7       ;
; mem_wb_registers:mem_wb|RD_W[3]                                                                                                                                     ; 7       ;
; mem_wb_registers:mem_wb|RD_W[2]                                                                                                                                     ; 7       ;
; mem_wb_registers:mem_wb|RD_W[1]                                                                                                                                     ; 7       ;
; mem_wb_registers:mem_wb|RD_W[0]                                                                                                                                     ; 7       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~14       ; 7       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~12       ; 7       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~10           ; 7       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~14           ; 7       ;
; decode_stage:decode|Control_Unit:control|Main_Decoder:md|Equal14~0                                                                                                  ; 6       ;
; if_id_registers:if_id|InstrD[14]                                                                                                                                    ; 6       ;
; if_id_registers:if_id|InstrD[4]                                                                                                                                     ; 6       ;
; if_id_registers:if_id|InstrD[6]                                                                                                                                     ; 6       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~38                                                                                                                   ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[594]                         ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[693]~0                   ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[694]~1                       ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[762]~0                       ; 6       ;
; execute_stage:execute|ALU:alu_inst|always0~21                                                                                                                       ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[29]~52                         ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|sel[33]                              ; 6       ;
; execute_stage:execute|Selector33~1                                                                                                                                  ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~10                                ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[27]~25                         ; 6       ;
; execute_stage:execute|Selector39~1                                                                                                                                  ; 6       ;
; execute_stage:execute|Selector42~1                                                                                                                                  ; 6       ;
; writeback_stage:writeback|ResultW[31]~31                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[30]~30                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[29]~29                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[28]~28                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[27]~27                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[26]~26                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[25]~25                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[24]~24                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[23]~23                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[22]~22                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[21]~21                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[20]~20                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[19]~19                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[18]~18                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[17]~17                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[16]~16                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[15]~15                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[14]~14                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[13]~13                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[12]~12                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[11]~11                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[10]~10                                                                                                                            ; 6       ;
; writeback_stage:writeback|ResultW[9]~9                                                                                                                              ; 6       ;
; writeback_stage:writeback|ResultW[8]~8                                                                                                                              ; 6       ;
; writeback_stage:writeback|ResultW[7]~7                                                                                                                              ; 6       ;
; writeback_stage:writeback|ResultW[6]~6                                                                                                                              ; 6       ;
; writeback_stage:writeback|ResultW[5]~5                                                                                                                              ; 6       ;
; writeback_stage:writeback|ResultW[4]~4                                                                                                                              ; 6       ;
; writeback_stage:writeback|ResultW[3]~3                                                                                                                              ; 6       ;
; writeback_stage:writeback|ResultW[2]~2                                                                                                                              ; 6       ;
; writeback_stage:writeback|ResultW[1]~1                                                                                                                              ; 6       ;
; writeback_stage:writeback|ResultW[0]~0                                                                                                                              ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~12       ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~10       ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~8            ; 6       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~12           ; 6       ;
; if_id_registers:if_id|InstrD[13]                                                                                                                                    ; 5       ;
; if_id_registers:if_id|InstrD[3]                                                                                                                                     ; 5       ;
; if_id_registers:if_id|InstrD[1]                                                                                                                                     ; 5       ;
; execute_stage:execute|ALU:alu_inst|Mux25~27                                                                                                                         ; 5       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~4                                                                                                                     ; 5       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~12                                                                                                                   ; 5       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[170]~3                       ; 5       ;
; execute_stage:execute|Selector48~1                                                                                                                                  ; 5       ;
; execute_stage:execute|Selector32~1                                                                                                                                  ; 5       ;
; execute_stage:execute|Selector45~1                                                                                                                                  ; 5       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~11                                ; 5       ;
; execute_stage:execute|Selector37~1                                                                                                                                  ; 5       ;
; execute_stage:execute|Selector38~1                                                                                                                                  ; 5       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[24]~24                         ; 5       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[18]~22                         ; 5       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~26                                                                                                                   ; 5       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~9                                                                                                                    ; 5       ;
; ex_mem_registers:ex_mem|ALU_ResultM[30]                                                                                                                             ; 5       ;
; ex_mem_registers:ex_mem|ALU_ResultM[31]                                                                                                                             ; 5       ;
; if_id_registers:if_id|InstrD[24]                                                                                                                                    ; 5       ;
; if_id_registers:if_id|InstrD[23]                                                                                                                                    ; 5       ;
; if_id_registers:if_id|InstrD[22]                                                                                                                                    ; 5       ;
; if_id_registers:if_id|InstrD[20]                                                                                                                                    ; 5       ;
; if_id_registers:if_id|InstrD[21]                                                                                                                                    ; 5       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~10       ; 5       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~8        ; 5       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_2_result_int[3]~6            ; 5       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~10           ; 5       ;
; id_ex_registers:id_ex|Imm_Ext_E[0]~10                                                                                                                               ; 4       ;
; decode_stage:decode|Sign_Extend:extension|Equal0~2                                                                                                                  ; 4       ;
; id_ex_registers:id_ex|ALUControlE[1]~2                                                                                                                              ; 4       ;
; execute_stage:execute|ALU:alu_inst|Mux5~6                                                                                                                           ; 4       ;
; execute_stage:execute|ALU:alu_inst|Mux25~28                                                                                                                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|Mux25~22                                                                                                                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|Mux25~21                                                                                                                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|Mux25~20                                                                                                                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|Mux3~13                                                                                                                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~35                                                                                                                   ; 4       ;
; execute_stage:execute|ALU:alu_inst|Equal2~12                                                                                                                        ; 4       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~6                                                                                                                     ; 4       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~43                                                                                                                   ; 4       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~38                                                                                                                   ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[32]~1                   ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[33]~0                   ; 4       ;
; execute_stage:execute|ALU:alu_inst|Equal2~11                                                                                                                        ; 4       ;
; execute_stage:execute|Selector51~1                                                                                                                                  ; 4       ;
; execute_stage:execute|ALU:alu_inst|res_internal~5                                                                                                                   ; 4       ;
; execute_stage:execute|ALU:alu_inst|always0~0                                                                                                                        ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~44                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[30]~53                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[2]~43                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[3]~42                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[4]~41                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[5]~40                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[6]~39                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[7]~38                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[8]~37                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[9]~36                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[10]~35                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[11]~34                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[12]~33                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[13]~32                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[14]~31                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[15]~30                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[16]~29                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[17]~28                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[18]~27                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[19]~26                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[20]~25                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[21]~24                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[22]~23                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[23]~22                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[24]~21                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[25]~20                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[26]~19                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[27]~18                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[28]~17                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[29]~16                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[32]~1                       ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[33]~0                       ; 4       ;
; execute_stage:execute|Selector34~1                                                                                                                                  ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~6                                 ; 4       ;
; execute_stage:execute|Selector40~1                                                                                                                                  ; 4       ;
; execute_stage:execute|Selector41~1                                                                                                                                  ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[21]~23                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~1                                 ; 4       ;
; execute_stage:execute|Selector43~1                                                                                                                                  ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~0                                 ; 4       ;
; execute_stage:execute|Selector44~1                                                                                                                                  ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[16]~21                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[12]~19                         ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[6]~16                          ; 4       ;
; execute_stage:execute|ALU:alu_inst|res_internal~3                                                                                                                   ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[16]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[18]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[17]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[19]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[20]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[22]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[21]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[23]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[24]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[26]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[25]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[27]                                                                                                                             ; 4       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~13                                                                                                                   ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[28]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[29]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[11]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[12]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[14]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[13]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|ALU_ResultM[15]                                                                                                                             ; 4       ;
; ex_mem_registers:ex_mem|RD_M[0]                                                                                                                                     ; 4       ;
; ex_mem_registers:ex_mem|RD_M[1]                                                                                                                                     ; 4       ;
; ex_mem_registers:ex_mem|RD_M[2]                                                                                                                                     ; 4       ;
; ex_mem_registers:ex_mem|RD_M[3]                                                                                                                                     ; 4       ;
; id_ex_registers:id_ex|RD_E[3]                                                                                                                                       ; 4       ;
; id_ex_registers:id_ex|RD_E[2]                                                                                                                                       ; 4       ;
; if_id_registers:if_id|InstrD[17]                                                                                                                                    ; 4       ;
; id_ex_registers:id_ex|RD_E[0]                                                                                                                                       ; 4       ;
; id_ex_registers:id_ex|RD_E[1]                                                                                                                                       ; 4       ;
; if_id_registers:if_id|InstrD[16]                                                                                                                                    ; 4       ;
; if_id_registers:if_id|InstrD[15]                                                                                                                                    ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~8        ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div1|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_2_result_int[3]~6        ; 4       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~8            ; 4       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[11]                                                                                                                  ; 4       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[10]                                                                                                                  ; 4       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[9]                                                                                                                   ; 4       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[8]                                                                                                                   ; 4       ;
; hazard_unit:data_hazard_unit|ForwardAE~9                                                                                                                            ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[31]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[30]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[29]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[28]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[27]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[26]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[25]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[24]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[23]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[22]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[21]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[20]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[19]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[18]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[17]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[16]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[15]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[14]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[13]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[12]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[11]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[10]                                                                                                                              ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[9]                                                                                                                               ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[8]                                                                                                                               ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[7]                                                                                                                               ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[6]                                                                                                                               ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[5]                                                                                                                               ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[4]                                                                                                                               ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[3]                                                                                                                               ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[2]                                                                                                                               ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[1]                                                                                                                               ; 3       ;
; ex_mem_registers:ex_mem|WriteDataM[0]                                                                                                                               ; 3       ;
; decode_stage:decode|Control_Unit:control|Main_Decoder:md|RegWrite~7                                                                                                 ; 3       ;
; if_id_registers:if_id|InstrD[12]                                                                                                                                    ; 3       ;
; decode_stage:decode|Control_Unit:control|Main_Decoder:md|ALUOp[1]                                                                                                   ; 3       ;
; decode_stage:decode|Control_Unit:control|ALU_Decoder:alu_dec|is_m_group~0                                                                                           ; 3       ;
; if_id_registers:if_id|InstrD[30]                                                                                                                                    ; 3       ;
; memory_stage:memory|Data_Memory:dmem|mem_rtl_0_bypass[24]                                                                                                           ; 3       ;
; execute_stage:execute|PCSrcE~13                                                                                                                                     ; 3       ;
; execute_stage:execute|PCSrcE~6                                                                                                                                      ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~63                                                                                                                   ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~60                                                                                                                   ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~58                                                                                                                   ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~56                                                                                                                   ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~55                                                                                                                   ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~51                                                                                                                   ; 3       ;
; execute_stage:execute|PCSrcE~3                                                                                                                                      ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~53                                                                                                                    ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~52                                                                                                                    ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~50                                                                                                                   ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~47                                                                                                                    ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~23                                                                                                                   ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~46                                                                                                                   ; 3       ;
; execute_stage:execute|ALU:alu_inst|Mux28~0                                                                                                                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~24                                                                                                                    ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~21                                                                                                                    ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~9                                                                                                                     ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~42                                                                                                                   ; 3       ;
; execute_stage:execute|Selector49~1                                                                                                                                  ; 3       ;
; execute_stage:execute|Selector46~1                                                                                                                                  ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[960]~495                    ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~480                    ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[989]~466                    ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Div0|lpm_divide_nto:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_mkc:add_sub_1|carry_eqn[1]~0 ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[30]~14                         ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[28]~13                         ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[26]~12                         ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[24]~11                         ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[22]~10                         ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[20]~9                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[18]~8                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[16]~7                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[14]~6                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[12]~5                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[10]~4                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[8]~3                           ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[6]~2                           ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[4]~1                           ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[2]~0                           ; 3       ;
; execute_stage:execute|Selector35~1                                                                                                                                  ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~7                                 ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~4                                 ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~3                                 ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|_~2                                 ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[14]~20                         ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[10]~18                         ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[8]~17                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[4]~15                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_den|cs1a[2]~14                          ; 3       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~16                                                                                                                   ; 3       ;
; ex_mem_registers:ex_mem|ALU_ResultM[10]                                                                                                                             ; 3       ;
; ex_mem_registers:ex_mem|RegWriteM                                                                                                                                   ; 3       ;
; hazard_unit:data_hazard_unit|ForwardAE~0                                                                                                                            ; 3       ;
; mem_wb_registers:mem_wb|RegWriteW                                                                                                                                   ; 3       ;
; fetch_stage:fetch|Instruction_Memory:IMEM|mem~62                                                                                                                    ; 3       ;
; fetch_stage:fetch|Instruction_Memory:IMEM|mem~32                                                                                                                    ; 3       ;
; fetch_stage:fetch|Instruction_Memory:IMEM|mem~20                                                                                                                    ; 3       ;
; fetch_stage:fetch|Instruction_Memory:IMEM|mem~19                                                                                                                    ; 3       ;
; fetch_stage:fetch|Instruction_Memory:IMEM|mem~18                                                                                                                    ; 3       ;
; fetch_stage:fetch|Instruction_Memory:IMEM|mem~17                                                                                                                    ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_2_result_int[3]~6        ; 3       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_2_result_int[3]~6            ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[31]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[30]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[29]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[28]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[27]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[26]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[25]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[24]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[23]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[22]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[21]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[20]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[19]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[18]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[17]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[16]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[15]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[14]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[13]                                                                                                                  ; 3       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[12]                                                                                                                  ; 3       ;
; fetch_stage:fetch|Instruction_Memory:IMEM|mem~95                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux9~17                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux10~15                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux11~15                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux14~15                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux12~15                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux8~15                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux13~18                                                                                                                         ; 2       ;
; decode_stage:decode|Control_Unit:control|ALU_Decoder:alu_dec|Mux1~5                                                                                                 ; 2       ;
; id_ex_registers:id_ex|ALUControlE~9                                                                                                                                 ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~101                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~72                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~56                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~55                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[0]~560                      ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~71                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~100                                                                                                                   ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[43]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[47]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[45]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[49]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[51]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[55]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[53]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[57]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[59]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[63]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[61]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[65]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[67]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[69]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[71]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[73]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[27]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[31]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[29]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[33]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[35]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[39]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[37]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[41]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[19]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[21]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[23]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[25]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[15]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[17]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[11]                                                                                                      ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[7]                                                                                                       ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[5]                                                                                                       ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[0]                                                                                                       ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[1]                                                                                                       ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[3]                                                                                                       ; 2       ;
; decode_stage:decode|Register_File:rf|Register_rtl_0_bypass[13]                                                                                                      ; 2       ;
; if_id_registers:if_id|InstrD[25]                                                                                                                                    ; 2       ;
; decode_stage:decode|Control_Unit:control|Equal0~2                                                                                                                   ; 2       ;
; if_id_registers:if_id|InstrD~15                                                                                                                                     ; 2       ;
; if_id_registers:if_id|InstrD~13                                                                                                                                     ; 2       ;
; if_id_registers:if_id|InstrD~11                                                                                                                                     ; 2       ;
; if_id_registers:if_id|InstrD~9                                                                                                                                      ; 2       ;
; if_id_registers:if_id|InstrD~7                                                                                                                                      ; 2       ;
; if_id_registers:if_id|InstrD[10]                                                                                                                                    ; 2       ;
; if_id_registers:if_id|InstrD[9]                                                                                                                                     ; 2       ;
; if_id_registers:if_id|InstrD~5                                                                                                                                      ; 2       ;
; fetch_stage:fetch|Instruction_Memory:IMEM|RD[17]~35                                                                                                                 ; 2       ;
; if_id_registers:if_id|InstrD[7]                                                                                                                                     ; 2       ;
; if_id_registers:if_id|InstrD[8]                                                                                                                                     ; 2       ;
; if_id_registers:if_id|InstrD~3                                                                                                                                      ; 2       ;
; if_id_registers:if_id|InstrD~1                                                                                                                                      ; 2       ;
; decode_stage:decode|Control_Unit:control|Equal0~0                                                                                                                   ; 2       ;
; fetch_stage:fetch|PC_module:Program_Counter|PC[0]~38                                                                                                                ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux28~12                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux28~11                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux28~1                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux5~23                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux4~16                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux7~16                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux6~15                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux24~14                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~54                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux27~13                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux26~13                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux25~30                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~53                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~52                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~99                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~70                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~50                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~98                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~69                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~49                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~97                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~96                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~68                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~48                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~95                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~94                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~67                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~46                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~93                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~66                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~44                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~92                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~65                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~43                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux2~18                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~90                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~89                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~88                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~87                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux3~22                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux3~17                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~85                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~84                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~83                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~82                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~81                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~80                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~79                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~41                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~64                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux16~13                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux16~12                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~62                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux17~14                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~61                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux18~15                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~78                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~77                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~76                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~75                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~74                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~73                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~39                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~59                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux19~14                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~72                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~71                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~70                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~57                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux20~14                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~69                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~68                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~54                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~37                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~36                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~53                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~52                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~33                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~32                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux0~7                                                                                                                           ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1023]~559                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1023]~558                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_lkc:add_sub_0|_~0            ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~67                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~66                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~65                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~64                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~63                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~62                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~61                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~59                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~58                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~57                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~56                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~55                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~51                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux21~14                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~50                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~31                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux21~13                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~49                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~48                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~30                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~29                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~49                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~27                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~26                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~25                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~24                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~48                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~47                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~21                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~20                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~19                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~18                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux1~12                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux15~14                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux15~7                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~46                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~45                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~44                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~43                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~42                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~40                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~39                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~38                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~37                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~36                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~35                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~34                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux1~11                                                                                                                          ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~557                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~556                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~555                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~554                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[996]~553                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[996]~552                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[997]~551                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[997]~550                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[998]~549                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[998]~548                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[999]~547                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[999]~546                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1000]~545                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1000]~544                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1001]~543                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1001]~542                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1002]~541                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1002]~540                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1003]~539                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1003]~538                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1004]~537                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1004]~536                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1005]~535                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1005]~534                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1006]~533                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1006]~532                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1007]~531                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1007]~530                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1009]~527                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1009]~526                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1010]~525                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1010]~524                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1011]~523                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1011]~522                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1012]~521                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1012]~520                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1013]~519                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1013]~518                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1014]~517                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1014]~516                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1015]~515                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1015]~514                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1016]~513                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1016]~512                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1017]~511                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1017]~510                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1018]~509                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1018]~508                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1019]~507                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1019]~506                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1020]~505                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1020]~504                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1021]~503                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1021]~502                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~31                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~30                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~27                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~23                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~22                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~20                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~19                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~18                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~17                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~16                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~15                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~14                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~13                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~12                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~11                                                                                                                    ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~8                                                                                                                     ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftLeft0~7                                                                                                                     ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~45                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~17                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~41                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~40                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~39                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~16                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~15                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~14                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~36                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~35                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~34                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~33                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~32                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight0~30                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~11                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|ShiftRight1~10                                                                                                                   ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux31~18                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|Mux31~17                                                                                                                         ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[960]~494                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[961]~493                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[962]~492                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[963]~491                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[964]~490                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[965]~489                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[966]~488                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[967]~487                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[968]~486                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[969]~485                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[970]~484                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[971]~483                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[972]~482                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[973]~481                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[974]~480                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[975]~479                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[976]~478                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[977]~477                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[978]~476                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[979]~475                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[980]~474                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[981]~473                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[982]~472                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[983]~471                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[984]~470                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[985]~469                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[986]~468                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[987]~467                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[988]~466                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[989]~465                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[990]~464                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[928]~463                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[929]~462                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[930]~461                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[931]~460                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[932]~459                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[933]~458                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[934]~457                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[935]~456                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[936]~455                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[937]~454                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[938]~453                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[939]~452                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[940]~451                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[941]~450                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[942]~449                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[943]~448                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[944]~447                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[945]~446                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[946]~445                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[947]~444                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[948]~443                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[949]~442                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[950]~441                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[951]~440                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[952]~439                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[953]~438                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[954]~437                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[955]~436                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[956]~435                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[957]~434                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[896]~433                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[897]~432                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[898]~431                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[899]~430                ; 2       ;
; execute_stage:execute|ALU:alu_inst|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[900]~429                ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                          ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_0|altsyncram_v4h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; db/RV32I.ram0_Register_File_605be989.hdl.mif ; M4K_X26_Y17                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; decode_stage:decode|Register_File:rf|altsyncram:Register_rtl_1|altsyncram_v4h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/RV32I.ram0_Register_File_605be989.hdl.mif ; M4K_X26_Y15                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; memory_stage:memory|Data_Memory:dmem|altsyncram:mem_rtl_0|altsyncram_n3h1:auto_generated|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; db/RV32I.ram0_Data_Memory_76112063.hdl.mif   ; M4K_X26_Y13, M4K_X26_Y12, M4K_X26_Y14, M4K_X26_Y19, M4K_X26_Y16, M4K_X26_Y18, M4K_X26_Y11, M4K_X26_Y10 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 15          ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 15          ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 30          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 12          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                    ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y21_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_mult5  ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|w1127w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y15_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y9_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5  ;                            ; DSPMULT_X39_Y12_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0|mult_i1t:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y11_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2|mult_l8t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2|mult_l8t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y8_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2|mult_l8t:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2|mult_l8t:auto_generated|mac_mult5  ;                            ; DSPMULT_X39_Y10_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2|mult_l8t:auto_generated|w513w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2|mult_l8t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y13_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_mult7  ;                            ; DSPMULT_X39_Y18_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_out14     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_mult13 ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_out10     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_mult9  ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_out12     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult1|mult_v8t:auto_generated|mac_mult11 ;                            ; DSPMULT_X39_Y16_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7  ;                            ; DSPMULT_X39_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2|mult_l8t:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    execute_stage:execute|ALU:alu_inst|lpm_mult:Mult2|mult_l8t:auto_generated|mac_mult7  ;                            ; DSPMULT_X39_Y7_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 13,512 / 94,460 ( 14 % ) ;
; C16 interconnects           ; 325 / 3,315 ( 10 % )     ;
; C4 interconnects            ; 9,077 / 60,840 ( 15 % )  ;
; Direct links                ; 1,662 / 94,460 ( 2 % )   ;
; Global clocks               ; 2 / 16 ( 13 % )          ;
; Local interconnects         ; 2,543 / 33,216 ( 8 % )   ;
; R24 interconnects           ; 338 / 3,091 ( 11 % )     ;
; R4 interconnects            ; 10,170 / 81,294 ( 13 % ) ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.06) ; Number of LABs  (Total = 512) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 9                             ;
; 3                                           ; 14                            ;
; 4                                           ; 6                             ;
; 5                                           ; 10                            ;
; 6                                           ; 12                            ;
; 7                                           ; 8                             ;
; 8                                           ; 9                             ;
; 9                                           ; 7                             ;
; 10                                          ; 11                            ;
; 11                                          ; 11                            ;
; 12                                          ; 21                            ;
; 13                                          ; 19                            ;
; 14                                          ; 24                            ;
; 15                                          ; 63                            ;
; 16                                          ; 266                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.38) ; Number of LABs  (Total = 512) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 76                            ;
; 1 Clock                            ; 82                            ;
; 1 Clock enable                     ; 18                            ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.64) ; Number of LABs  (Total = 512) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 27                            ;
; 2                                            ; 8                             ;
; 3                                            ; 15                            ;
; 4                                            ; 6                             ;
; 5                                            ; 10                            ;
; 6                                            ; 12                            ;
; 7                                            ; 5                             ;
; 8                                            ; 14                            ;
; 9                                            ; 7                             ;
; 10                                           ; 10                            ;
; 11                                           ; 10                            ;
; 12                                           ; 21                            ;
; 13                                           ; 17                            ;
; 14                                           ; 25                            ;
; 15                                           ; 56                            ;
; 16                                           ; 206                           ;
; 17                                           ; 6                             ;
; 18                                           ; 9                             ;
; 19                                           ; 2                             ;
; 20                                           ; 6                             ;
; 21                                           ; 4                             ;
; 22                                           ; 4                             ;
; 23                                           ; 5                             ;
; 24                                           ; 3                             ;
; 25                                           ; 5                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.45) ; Number of LABs  (Total = 512) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 3                             ;
; 1                                                ; 28                            ;
; 2                                                ; 12                            ;
; 3                                                ; 13                            ;
; 4                                                ; 14                            ;
; 5                                                ; 18                            ;
; 6                                                ; 21                            ;
; 7                                                ; 25                            ;
; 8                                                ; 21                            ;
; 9                                                ; 24                            ;
; 10                                               ; 39                            ;
; 11                                               ; 45                            ;
; 12                                               ; 44                            ;
; 13                                               ; 37                            ;
; 14                                               ; 55                            ;
; 15                                               ; 54                            ;
; 16                                               ; 53                            ;
; 17                                               ; 3                             ;
; 18                                               ; 2                             ;
; 19                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.74) ; Number of LABs  (Total = 512) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 6                             ;
; 4                                            ; 17                            ;
; 5                                            ; 2                             ;
; 6                                            ; 11                            ;
; 7                                            ; 0                             ;
; 8                                            ; 9                             ;
; 9                                            ; 4                             ;
; 10                                           ; 7                             ;
; 11                                           ; 7                             ;
; 12                                           ; 7                             ;
; 13                                           ; 5                             ;
; 14                                           ; 8                             ;
; 15                                           ; 2                             ;
; 16                                           ; 8                             ;
; 17                                           ; 5                             ;
; 18                                           ; 5                             ;
; 19                                           ; 9                             ;
; 20                                           ; 16                            ;
; 21                                           ; 18                            ;
; 22                                           ; 11                            ;
; 23                                           ; 27                            ;
; 24                                           ; 21                            ;
; 25                                           ; 30                            ;
; 26                                           ; 24                            ;
; 27                                           ; 27                            ;
; 28                                           ; 36                            ;
; 29                                           ; 40                            ;
; 30                                           ; 82                            ;
; 31                                           ; 23                            ;
; 32                                           ; 28                            ;
; 33                                           ; 15                            ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device EP2C35F672C6 for design "RV32I"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 113 pins of 113 total pins
    Info (169086): Pin PCF[0] not assigned to an exact location on the device
    Info (169086): Pin PCF[1] not assigned to an exact location on the device
    Info (169086): Pin PCF[2] not assigned to an exact location on the device
    Info (169086): Pin PCF[3] not assigned to an exact location on the device
    Info (169086): Pin PCF[4] not assigned to an exact location on the device
    Info (169086): Pin PCF[5] not assigned to an exact location on the device
    Info (169086): Pin PCF[6] not assigned to an exact location on the device
    Info (169086): Pin PCF[7] not assigned to an exact location on the device
    Info (169086): Pin PCF[8] not assigned to an exact location on the device
    Info (169086): Pin PCF[9] not assigned to an exact location on the device
    Info (169086): Pin PCF[10] not assigned to an exact location on the device
    Info (169086): Pin PCF[11] not assigned to an exact location on the device
    Info (169086): Pin PCF[12] not assigned to an exact location on the device
    Info (169086): Pin PCF[13] not assigned to an exact location on the device
    Info (169086): Pin PCF[14] not assigned to an exact location on the device
    Info (169086): Pin PCF[15] not assigned to an exact location on the device
    Info (169086): Pin PCF[16] not assigned to an exact location on the device
    Info (169086): Pin PCF[17] not assigned to an exact location on the device
    Info (169086): Pin PCF[18] not assigned to an exact location on the device
    Info (169086): Pin PCF[19] not assigned to an exact location on the device
    Info (169086): Pin PCF[20] not assigned to an exact location on the device
    Info (169086): Pin PCF[21] not assigned to an exact location on the device
    Info (169086): Pin PCF[22] not assigned to an exact location on the device
    Info (169086): Pin PCF[23] not assigned to an exact location on the device
    Info (169086): Pin PCF[24] not assigned to an exact location on the device
    Info (169086): Pin PCF[25] not assigned to an exact location on the device
    Info (169086): Pin PCF[26] not assigned to an exact location on the device
    Info (169086): Pin PCF[27] not assigned to an exact location on the device
    Info (169086): Pin PCF[28] not assigned to an exact location on the device
    Info (169086): Pin PCF[29] not assigned to an exact location on the device
    Info (169086): Pin PCF[30] not assigned to an exact location on the device
    Info (169086): Pin PCF[31] not assigned to an exact location on the device
    Info (169086): Pin InstrF[0] not assigned to an exact location on the device
    Info (169086): Pin InstrF[1] not assigned to an exact location on the device
    Info (169086): Pin InstrF[2] not assigned to an exact location on the device
    Info (169086): Pin InstrF[3] not assigned to an exact location on the device
    Info (169086): Pin InstrF[4] not assigned to an exact location on the device
    Info (169086): Pin InstrF[5] not assigned to an exact location on the device
    Info (169086): Pin InstrF[6] not assigned to an exact location on the device
    Info (169086): Pin InstrF[7] not assigned to an exact location on the device
    Info (169086): Pin InstrF[8] not assigned to an exact location on the device
    Info (169086): Pin InstrF[9] not assigned to an exact location on the device
    Info (169086): Pin InstrF[10] not assigned to an exact location on the device
    Info (169086): Pin InstrF[11] not assigned to an exact location on the device
    Info (169086): Pin InstrF[12] not assigned to an exact location on the device
    Info (169086): Pin InstrF[13] not assigned to an exact location on the device
    Info (169086): Pin InstrF[14] not assigned to an exact location on the device
    Info (169086): Pin InstrF[15] not assigned to an exact location on the device
    Info (169086): Pin InstrF[16] not assigned to an exact location on the device
    Info (169086): Pin InstrF[17] not assigned to an exact location on the device
    Info (169086): Pin InstrF[18] not assigned to an exact location on the device
    Info (169086): Pin InstrF[19] not assigned to an exact location on the device
    Info (169086): Pin InstrF[20] not assigned to an exact location on the device
    Info (169086): Pin InstrF[21] not assigned to an exact location on the device
    Info (169086): Pin InstrF[22] not assigned to an exact location on the device
    Info (169086): Pin InstrF[23] not assigned to an exact location on the device
    Info (169086): Pin InstrF[24] not assigned to an exact location on the device
    Info (169086): Pin InstrF[25] not assigned to an exact location on the device
    Info (169086): Pin InstrF[26] not assigned to an exact location on the device
    Info (169086): Pin InstrF[27] not assigned to an exact location on the device
    Info (169086): Pin InstrF[28] not assigned to an exact location on the device
    Info (169086): Pin InstrF[29] not assigned to an exact location on the device
    Info (169086): Pin InstrF[30] not assigned to an exact location on the device
    Info (169086): Pin InstrF[31] not assigned to an exact location on the device
    Info (169086): Pin ResultW[0] not assigned to an exact location on the device
    Info (169086): Pin ResultW[1] not assigned to an exact location on the device
    Info (169086): Pin ResultW[2] not assigned to an exact location on the device
    Info (169086): Pin ResultW[3] not assigned to an exact location on the device
    Info (169086): Pin ResultW[4] not assigned to an exact location on the device
    Info (169086): Pin ResultW[5] not assigned to an exact location on the device
    Info (169086): Pin ResultW[6] not assigned to an exact location on the device
    Info (169086): Pin ResultW[7] not assigned to an exact location on the device
    Info (169086): Pin ResultW[8] not assigned to an exact location on the device
    Info (169086): Pin ResultW[9] not assigned to an exact location on the device
    Info (169086): Pin ResultW[10] not assigned to an exact location on the device
    Info (169086): Pin ResultW[11] not assigned to an exact location on the device
    Info (169086): Pin ResultW[12] not assigned to an exact location on the device
    Info (169086): Pin ResultW[13] not assigned to an exact location on the device
    Info (169086): Pin ResultW[14] not assigned to an exact location on the device
    Info (169086): Pin ResultW[15] not assigned to an exact location on the device
    Info (169086): Pin ResultW[16] not assigned to an exact location on the device
    Info (169086): Pin ResultW[17] not assigned to an exact location on the device
    Info (169086): Pin ResultW[18] not assigned to an exact location on the device
    Info (169086): Pin ResultW[19] not assigned to an exact location on the device
    Info (169086): Pin ResultW[20] not assigned to an exact location on the device
    Info (169086): Pin ResultW[21] not assigned to an exact location on the device
    Info (169086): Pin ResultW[22] not assigned to an exact location on the device
    Info (169086): Pin ResultW[23] not assigned to an exact location on the device
    Info (169086): Pin ResultW[24] not assigned to an exact location on the device
    Info (169086): Pin ResultW[25] not assigned to an exact location on the device
    Info (169086): Pin ResultW[26] not assigned to an exact location on the device
    Info (169086): Pin ResultW[27] not assigned to an exact location on the device
    Info (169086): Pin ResultW[28] not assigned to an exact location on the device
    Info (169086): Pin ResultW[29] not assigned to an exact location on the device
    Info (169086): Pin ResultW[30] not assigned to an exact location on the device
    Info (169086): Pin ResultW[31] not assigned to an exact location on the device
    Info (169086): Pin RD_W[0] not assigned to an exact location on the device
    Info (169086): Pin RD_W[1] not assigned to an exact location on the device
    Info (169086): Pin RD_W[2] not assigned to an exact location on the device
    Info (169086): Pin RD_W[3] not assigned to an exact location on the device
    Info (169086): Pin RD_W[4] not assigned to an exact location on the device
    Info (169086): Pin stall_F not assigned to an exact location on the device
    Info (169086): Pin stall_D not assigned to an exact location on the device
    Info (169086): Pin flush_D not assigned to an exact location on the device
    Info (169086): Pin flush_E not assigned to an exact location on the device
    Info (169086): Pin ForwardAE[0] not assigned to an exact location on the device
    Info (169086): Pin ForwardAE[1] not assigned to an exact location on the device
    Info (169086): Pin ForwardBE[0] not assigned to an exact location on the device
    Info (169086): Pin ForwardBE[1] not assigned to an exact location on the device
    Info (169086): Pin lwStall not assigned to an exact location on the device
    Info (169086): Pin branchStall not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RV32I.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[0]
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[1]
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[2]
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[3]
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[4]
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[5]
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[6]
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[7]
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[8]
        Info (176357): Destination node mem_wb_registers:mem_wb|ReadDataW[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 111 (unused VREF, 3.3V VCCIO, 0 input, 111 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 50% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.55 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 111 output pins without output pin load capacitance assignment
    Info (306007): Pin "PCF[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PCF[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InstrF[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ResultW[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RD_W[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RD_W[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RD_W[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RD_W[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RD_W[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stall_F" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stall_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flush_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "flush_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ForwardAE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ForwardAE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ForwardBE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ForwardBE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lwStall" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "branchStall" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/RV32IM_pineline/output_files/RV32I.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5715 megabytes
    Info: Processing ended: Sun Oct 12 22:19:46 2025
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:01:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/RV32IM_pineline/output_files/RV32I.fit.smsg.


