#UCiSW 2

### Schemat

![alt](http://i.imgur.com/9A95KUD.png)

### Nowe pomysły

 * Jedna "skrzynka", by wszystkim rządzić, jedna, by wszystkie elementy zawrzeć, jedna, by wszystko wygenerować
 * Start jako sygnał wyjściowy o jednym okresie zegara 50MHz
 * Cmd i Addr jako wyjścia o stałej wartości, ot takie przygotowanie pod *DACWrite*
 * A i jeszcze pozmieniałem nazwy zmiennych, bo były straszne

### Dzielenie Częstotliwości

Mądrze brzmiące, krótkie nazwy? Są. Nowy kod? Jest, cała jedna linijka. Działa? Oczywiście!

 ```vhd
-- Nasze podzielenie 50MHz do 1,5KHz
-- period 16667
FreqDiv: process( Clk, Clr, tmpFreqDiv )
begin
	if(Clr = '1') then 
		iFreqDiv <= 1;
		tmpFreqDiv <= '0';
	elsif rising_edge(Clk)  then
		iFreqDiv <= iFreqDiv + 1;
		StartOUT <= '0';
		if (iFreqDiv = Freq) then
			tmpFreqDiv <= NOT tmpFreqDiv;
			StartOUT <= '1';
			iFreqDiv <= 1;
		end if;
	end if;
ClkSawTooth <= tmpFreqDiv;
end process;
 ```

Pod zmienną **Freq** kryje się 16667. Czemu tyle? W skrócie matematyka, a w dłuższym rozrachunku to sie już rozpisywałem w poprzednich częściach

![alt](http://i.imgur.com/V4frTau.png)

Co do rzeczy nowych to może warto zaznaczyć **StartOUT** jako sygnał wyzwalany w momencie "resetowania" sygnału piłokształtnego. Nie do końca jestem przekonany o długości tego sygnału. Ale to się zobaczy.

![alt](http://i.imgur.com/blelWx9.png)

### Pila

Jaka Piła jest, każdy widzi. Taka sama. No może tylko zmieniłem nazwy zmiennych na troszkę krótsze, lepsze i angielskie. A ta to się nic nie zmieniło.

```vhd
-- Pila
SawToothGen: process( ClkSawTooth, Clr )
begin
	if(Clr = '1') then
        iSawGen <= 0;
    elsif(rising_edge(ClkSawTooth)) then
        if(iSawGen = 63) then
            iSawGen <= 0;
        else
            iSawGen <= iSawGen + 1;
        end if;
    end if;
end process;
```
![alt](http://i.imgur.com/eQ7sZtU.png)

### Adres i Komenda

Takie tam przygodowanie do wykorzystania DACWrite

**Sekcja zmienncyh**
```vhd
-- Zmienne
	signal ClkSawTooth 	: STD_LOGIC;
	signal iSawGen 		: integer := 0;
	signal Cmd 			: integer := 2;
	signal Addr 		: integer := 1;
```

**Koniec Programu**
```vhd
CmdOUT <= conv_std_logic_vector(Cmd,4);
AddrOUT <= conv_std_logic_vector(Addr,4);
SawtoothOUT <= conv_std_logic_vector(iSawGen,6) & "000000";
```

A tak się to przezentuje:

![alt](http://i.imgur.com/hydus0H.png)

Za inspirację do tego posłużyła mi dokumentacja, a dokładnie:

![alt](http://i.imgur.com/TiqcBeq.png)

[źródło powyższego "wyciągu" z dokumentacji](https://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf)
