# 半導體物理與元件 — 完整題庫與詳解（60題）

> **適用**：台大電機所博士班資格考、半導體產業面試（台積電/聯發科/Intel）
> **參考教科書**：
> - Streetman & Banerjee, *Solid State Electronic Devices*, 7th Ed.
> - Neamen, *Semiconductor Physics and Devices*, 4th Ed.
> - Sze & Ng, *Physics of Semiconductor Devices*, 3rd Ed.
> **題數**：60 題（6 大主題，每主題 10 題）
> **難度標示**：★（基礎）→ ★★★★★（博士/面試進階）

---

## Part 1：半導體物理基礎（題目 1–10）

---

### 題目 1：鑽石結構與閃鋅結構的差異
**來源**：台大電機 / 經典題型
**難度**：★★
**主題**：晶體結構

**題目**：
(a) 說明矽（Si）的鑽石晶體結構（Diamond Structure）與砷化鎵（GaAs）的閃鋅結構（Zincblende Structure）之間的異同。畫出其單位晶胞（Unit Cell）示意圖，並標示原子位置。
(b) 矽的晶格常數（Lattice Constant）為 a = 5.43 Å，計算矽的原子密度（atoms/cm³）。
(c) 說明 Miller 指標（Miller Indices）的定義，並畫出 (100)、(110)、(111) 三個晶面，比較這三個晶面上的原子面密度。

**詳解**：

**解題思路**：鑽石結構可視為兩個 FCC（面心立方）子晶格的交錯，閃鋅結構則是兩種不同原子分別佔據兩個 FCC 子晶格。

**步驟**：

**(a) 結構比較**

| 特性 | 鑽石結構（Si, Ge, C） | 閃鋅結構（GaAs, InP, GaN） |
|------|----------------------|---------------------------|
| 組成 | 單一元素 | 兩種元素（III-V 或 II-VI） |
| 子晶格 | 兩個 FCC，皆同種原子 | 兩個 FCC，各為不同原子 |
| 對稱性 | 具反轉對稱（Inversion Symmetry） | 無反轉對稱 |
| 配位數 | 4（四面體鍵結） | 4（四面體鍵結） |
| 偏移量 | 第二子晶格沿體對角線偏移 a√3/4 | 同左 |

兩者皆為四面體共價鍵結，每個原子被 4 個最近鄰原子包圍。

**(b) 原子密度計算**

鑽石結構每個單位晶胞含原子數 = 8（FCC 的 4 個 × 2 個子晶格）

原子密度 = 8 / a³ = 8 / (5.43 × 10⁻⁸ cm)³

a³ = (5.43)³ × 10⁻²⁴ cm³ = 160.1 × 10⁻²⁴ cm³ = 1.601 × 10⁻²² cm³

原子密度 = 8 / 1.601 × 10⁻²² = **5.0 × 10²² atoms/cm³**

**(c) Miller 指標與晶面原子密度**

Miller 指標定義：取晶面與三軸截距的倒數，化為最簡整數比。

各晶面原子面密度（以 Si 為例，a = 5.43 Å）：

- **(100) 面**：面密度 = 2/a² = 2/(5.43 × 10⁻⁸)² = **6.78 × 10¹⁴ cm⁻²**
- **(110) 面**：面密度 = 4/(a²√2) = 4/[(5.43 × 10⁻⁸)² × √2] = **9.59 × 10¹⁴ cm⁻²**
- **(111) 面**：面密度 = 4/(a²√3) = 4/[(5.43 × 10⁻⁸)² × √3] = **7.83 × 10¹⁴ cm⁻²**

排序：(110) > (111) > (100)

**答案**：
- Si 原子密度 ≈ 5.0 × 10²² atoms/cm³
- 晶面原子密度排序：(110) > (111) > (100)

**延伸思考**：
(111) 面在矽晶圓製程中氧化速率最快（因原子密度適中但懸鍵密度最高），而 (100) 面因具有最低的介面態密度（Interface State Density），是 MOSFET 製程最常用的晶面方向。台積電先進製程均使用 (100) 晶圓。

---

### 題目 2：直接帶隙與間接帶隙
**來源**：台大電機 / 經典題型
**難度**：★★
**主題**：能帶理論（Energy Band Theory）

**題目**：
(a) 解釋直接帶隙（Direct Bandgap）與間接帶隙（Indirect Bandgap）半導體的差異。在 E-k 圖上標示兩者的導帶最低點與價帶最高點的位置。
(b) 為什麼 GaAs（直接帶隙）適合做 LED 和雷射二極體，而 Si（間接帶隙）不適合？從動量守恆（Momentum Conservation）的角度說明。
(c) 矽的能帶間隙 Eg 在 300K 時約為 1.12 eV。已知 Eg 與溫度的經驗關係為：

   Eg(T) = Eg(0) − αT²/(T + β)

   其中 Eg(0) = 1.17 eV, α = 4.73 × 10⁻⁴ eV/K, β = 636 K。計算 T = 400K 時的 Eg。

**詳解**：

**解題思路**：直接帶隙半導體的導帶最低點與價帶最高點在 k 空間同一位置（通常在 Γ 點），間接帶隙則不在同一位置。

**步驟**：

**(a) E-k 圖比較**

- **直接帶隙（如 GaAs）**：導帶最低點與價帶最高點均在 k = 0（Γ 點）。電子躍遷僅需改變能量，不需改變動量。
- **間接帶隙（如 Si）**：導帶最低點在 X 方向接近布里淵區邊界（約 k = 0.85 × 2π/a），價帶最高點在 Γ 點。電子躍遷需同時改變能量和動量。

**(b) 光電應用分析**

光子的動量 p_photon = ℏk_photon = hν/c 極小（相對於電子動量而言可忽略）。

- **直接帶隙**：電子從導帶底躍遷至價帶頂，Δk ≈ 0，光子即可攜帶能量差。輻射復合（Radiative Recombination）效率高，適合 LED/Laser。
- **間接帶隙**：躍遷需額外的聲子（Phonon）參與以提供動量差 Δk。此為三體過程（電子 + 光子 + 聲子），機率遠低於二體過程。因此 Si 的輻射復合效率極低（~10⁻⁶），不適合發光元件。

**(c) Eg(400K) 計算**

Eg(400) = 1.17 − (4.73 × 10⁻⁴)(400)²/(400 + 636)

= 1.17 − (4.73 × 10⁻⁴)(160000)/(1036)

= 1.17 − 75.68/1036

= 1.17 − 0.0730

= **1.097 eV**

**答案**：
- 直接帶隙：導帶最低點與價帶最高點在同一 k 值；間接帶隙：不在同一 k 值
- Si 因需聲子輔助，輻射復合效率極低
- Eg(400K) ≈ 1.097 eV

**延伸思考**：
業界中 GaAs、InGaAs 用於光通訊 LED/Laser；GaN（直接帶隙，Eg ≈ 3.4 eV）用於藍光 LED 與功率元件。矽雖不適合發光，但近年矽光子學（Silicon Photonics）透過異質整合 III-V 材料實現光源，為台積電 CoWoS 先進封裝的重要應用方向。

---

### 題目 3：本質載子濃度的計算
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：本質半導體（Intrinsic Semiconductor）

**題目**：
矽在 300K 的參數如下：
- 能帶間隙 Eg = 1.12 eV
- 導帶有效狀態密度 Nc = 2.8 × 10¹⁹ cm⁻³
- 價帶有效狀態密度 Nv = 1.04 × 10¹⁹ cm⁻³
- kT = 0.02585 eV（300K）

(a) 計算本質載子濃度 ni。
(b) 推導本質費米能階 Ei 相對於能帶中央的偏移量。
(c) 若溫度升高至 400K（假設 Eg = 1.097 eV, Nc ∝ T^(3/2), Nv ∝ T^(3/2)），計算新的 ni 值，並討論溫度對 ni 的影響。

**詳解**：

**解題思路**：使用 ni = √(NcNv) exp(−Eg/2kT) 及費米能階公式推導。

**步驟**：

**(a) 計算 ni（300K）**

ni = √(Nc × Nv) × exp(−Eg / 2kT)

= √(2.8 × 10¹⁹ × 1.04 × 10¹⁹) × exp(−1.12 / (2 × 0.02585))

= √(2.912 × 10³⁸) × exp(−21.66)

= 1.706 × 10¹⁹ × 3.92 × 10⁻¹⁰

= **6.69 × 10⁹ cm⁻³**

（文獻值約為 1.0 × 10¹⁰ cm⁻³，差異來自有效質量的精確值選取）

**(b) 本質費米能階偏移**

在本質半導體中 n = p = ni，費米能階位置為：

Ei = (Ec + Ev)/2 + (kT/2) ln(Nv/Nc)

偏移量 = Ei − (Ec + Ev)/2 = (kT/2) ln(Nv/Nc)

= (0.02585/2) × ln(1.04 × 10¹⁹ / 2.8 × 10¹⁹)

= 0.01293 × ln(0.3714)

= 0.01293 × (−0.9903)

= **−0.0128 eV**

即 Ei 在能帶中央偏下方約 12.8 meV（因 Nv < Nc，即電子有效質量 > 電洞有效質量在狀態密度意義上）。

**(c) 計算 ni（400K）**

先更新有效狀態密度：
- Nc(400) = 2.8 × 10¹⁹ × (400/300)^(3/2) = 2.8 × 10¹⁹ × 1.5396 = 4.31 × 10¹⁹ cm⁻³
- Nv(400) = 1.04 × 10¹⁹ × 1.5396 = 1.60 × 10¹⁹ cm⁻³
- kT(400) = 0.02585 × (400/300) = 0.03447 eV

ni(400) = √(4.31 × 10¹⁹ × 1.60 × 10¹⁹) × exp(−1.097 / (2 × 0.03447))

= √(6.896 × 10³⁸) × exp(−15.91)

= 2.626 × 10¹⁹ × 1.215 × 10⁻⁷

= **3.19 × 10¹² cm⁻³**

溫度從 300K 升至 400K，ni 增加約 300 倍以上。這說明 ni 對溫度極度敏感，主要受指數項 exp(−Eg/2kT) 主導。

**答案**：
- ni(300K) ≈ 6.69 × 10⁹ cm⁻³（或文獻值 ~1.0 × 10¹⁰）
- Ei 在能帶中央偏下約 12.8 meV
- ni(400K) ≈ 3.19 × 10¹² cm⁻³

**延伸思考**：
ni 隨溫度的劇烈變化是高溫電子元件設計的核心挑戰。當環境溫度過高使 ni 接近摻雜濃度時，元件將失去半導體特性，這就是所謂的「本質溫度」（Intrinsic Temperature）。寬能隙材料（如 SiC Eg = 3.26 eV, GaN Eg = 3.4 eV）的 ni 極小，因此適合高溫功率應用。

---

### 題目 4：外質半導體載子濃度
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：外質半導體（Extrinsic Semiconductor）

**題目**：
一塊矽晶圓在 300K 同時摻入施體（Donor）濃度 Nd = 10¹⁶ cm⁻³ 與受體（Acceptor）濃度 Na = 2 × 10¹⁵ cm⁻³。假設完全游離（Complete Ionization），ni = 1.0 × 10¹⁰ cm⁻³。

(a) 判斷此為 N 型或 P 型半導體，並計算多數載子與少數載子濃度。
(b) 計算費米能階 Ef 相對於本質費米能階 Ei 的位置。
(c) 若溫度降至 100K，討論「載子凍結」（Carrier Freeze-out）現象，並定性說明載子濃度的變化。

**詳解**：

**解題思路**：利用電中性條件（Charge Neutrality）與質量作用定律（Mass Action Law）np = ni²。

**步驟**：

**(a) 載子濃度計算**

由於 Nd > Na，補償後（Compensation）為 **N 型半導體**。

淨施體濃度：Nd − Na = 10¹⁶ − 2 × 10¹⁵ = 8 × 10¹⁵ cm⁻³

由電中性條件（完全游離）：
n₀ − p₀ = Nd − Na

且 n₀ × p₀ = ni²

由於 (Nd − Na) >> ni，可近似：

n₀ ≈ Nd − Na = **8 × 10¹⁵ cm⁻³**（多數載子：電子）

p₀ = ni² / n₀ = (1.0 × 10¹⁰)² / (8 × 10¹⁵) = 10²⁰ / (8 × 10¹⁵)

p₀ = **1.25 × 10⁴ cm⁻³**（少數載子：電洞）

**(b) 費米能階位置**

n₀ = ni × exp[(Ef − Ei) / kT]

Ef − Ei = kT × ln(n₀ / ni) = 0.02585 × ln(8 × 10¹⁵ / 1.0 × 10¹⁰)

= 0.02585 × ln(8 × 10⁵)

= 0.02585 × 13.59

= **0.351 eV**

費米能階在本質費米能階上方 0.351 eV（靠近導帶側），符合 N 型半導體特性。

**(c) 低溫載子凍結**

在 100K 時：
- kT = 8.617 × 10⁻⁵ × 100 ≈ 0.00862 eV，遠小於施體游離能 Ed ≈ 0.045 eV（磷在矽中）
- 施體不再完全游離，大量電子「凍結」在施體能階上
- 游離施體比例近似為：nd⁺/Nd ≈ (1/2)exp(−(Ec − Ed − Ef)/kT)，需迭代求解
- 載子濃度大幅下降，可能降至 10¹² ~ 10¹³ cm⁻³ 量級
- 在極低溫下 n → 0，半導體趨近絕緣體行為

三個溫度區間：
1. **凍結區（Freeze-out）**：低溫，雜質未完全游離，n < Nd − Na
2. **飽和區（Extrinsic/Saturation）**：室溫附近，雜質完全游離，n ≈ Nd − Na
3. **本質區（Intrinsic）**：高溫，ni >> Nd − Na，n ≈ ni

**答案**：
- N 型半導體，n₀ = 8 × 10¹⁵ cm⁻³，p₀ = 1.25 × 10⁴ cm⁻³
- Ef − Ei = 0.351 eV
- 100K 時載子凍結，載子濃度大幅下降

**延伸思考**：
載子凍結效應在低溫電子學和太空應用中極為重要。半導體元件在太空環境（~4K 的深冷）中可能因載子凍結而失效。此外，在先進製程中，隨著元件尺寸縮小至奈米級，離散摻雜原子造成的隨機摻雜變動（Random Dopant Fluctuation, RDF）成為製程變異的主要來源，這是台積電 N3/N2 製程的關鍵挑戰之一。

---

### 題目 5：費米-狄拉克分佈與玻茲曼近似
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：載子統計（Carrier Statistics）

**題目**：
(a) 寫出費米-狄拉克分佈函數（Fermi-Dirac Distribution Function）f(E)，並解釋其在 T = 0K 與 T > 0K 時的物理意義。
(b) 說明何時可以用玻茲曼近似（Boltzmann Approximation）取代費米-狄拉克分佈？寫出近似條件與近似後的表達式。
(c) 在 N 型重摻雜矽中，Nd = 5 × 10¹⁹ cm⁻³（接近 Nc = 2.8 × 10¹⁹），討論為何玻茲曼近似不再適用，並說明簡併半導體（Degenerate Semiconductor）的特性。

**詳解**：

**解題思路**：理解費米-狄拉克統計的物理本質與數學近似條件。

**步驟**：

**(a) 費米-狄拉克分佈**

$$f(E) = \frac{1}{1 + \exp\left(\frac{E - E_f}{kT}\right)}$$

- **T = 0K**：f(E) 為階梯函數。E < Ef 時 f = 1（完全佔據），E > Ef 時 f = 0（完全空置）。
- **T > 0K**：階梯邊緣變模糊。f(Ef) = 1/2 恆成立。在 Ef 附近 ±kT 的範圍內，佔據機率從 1 平滑過渡到 0。
- 物理意義：Ef 是電子佔據機率為 50% 的能量，也是系統的化學勢（Chemical Potential）。

**(b) 玻茲曼近似**

當 (E − Ef) >> kT（通常取 > 3kT）時：

exp[(E − Ef)/kT] >> 1

f(E) ≈ exp[−(E − Ef)/kT]（玻茲曼近似）

**適用條件**：Ef 在導帶底 Ec 下方至少 3kT（對電子而言），即：

Ec − Ef ≥ 3kT ≈ 0.078 eV（300K）

此時電子濃度簡化為：

n = Nc × exp[−(Ec − Ef)/kT]

此為非簡併半導體（Non-degenerate Semiconductor）的適用條件。

**(c) 簡併半導體**

Nd = 5 × 10¹⁹ cm⁻³ > Nc = 2.8 × 10¹⁹ cm⁻³

若使用玻茲曼近似：n = Nc exp[−(Ec − Ef)/kT]

→ 5 × 10¹⁹ = 2.8 × 10¹⁹ × exp[−(Ec − Ef)/kT]

→ (Ec − Ef)/kT = −ln(5/2.8) = −0.579

→ Ef 在 Ec 上方約 0.015 eV

但 Ef > Ec 時玻茲曼近似已不成立！必須使用完整的費米-狄拉克積分：

n = Nc × F₁/₂(η)，其中 η = (Ef − Ec)/kT，F₁/₂ 為費米-狄拉克積分

簡併半導體特性：
1. 費米能階進入導帶（N 型）或價帶（P 型）
2. 載子遵守費米-狄拉克統計，非玻茲曼統計
3. 電阻率與溫度的關係趨近金屬行為
4. 帶尾效應（Band Tail）與能帶間隙收窄（Bandgap Narrowing）

**答案**：
- 玻茲曼近似條件：Ec − Ef ≥ 3kT
- Nd = 5 × 10¹⁹ > Nc 使 Ef 進入導帶，為簡併半導體，不可用玻茲曼近似

**延伸思考**：
現代先進製程中源極/汲極（Source/Drain）的摻雜濃度常超過 10²⁰ cm⁻³，完全處於簡併態。此時能帶間隙收窄效應（Bandgap Narrowing, BGN）會增加接觸電阻（Contact Resistance）。台積電在 N5 以下製程使用磊晶成長（Epitaxial Growth）的高摻雜 SiGe 或 SiP 來降低源汲極電阻。

---

### 題目 6：有效狀態密度與有效質量
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：能帶理論與載子統計

**題目**：
(a) 推導導帶有效狀態密度 Nc 的表達式，並說明其物理意義。
(b) 矽有 6 個等效的導帶最低點（6 Conduction Band Valleys），其中電子的縱向有效質量 ml* = 0.98m₀，橫向有效質量 mt* = 0.19m₀。計算矽的導帶狀態密度有效質量（Density-of-States Effective Mass）mde*。
(c) 利用計算結果驗證 Nc(300K) ≈ 2.8 × 10¹⁹ cm⁻³。

**詳解**：

**解題思路**：從三維自由電子的狀態密度出發，結合費米-狄拉克統計積分得到有效狀態密度。

**步驟**：

**(a) Nc 的推導**

導帶中電子濃度：

n = ∫(Ec→∞) gc(E) f(E) dE

其中狀態密度 gc(E) = (4π/h³)(2mn*)^(3/2) √(E − Ec)

使用玻茲曼近似 f(E) ≈ exp[−(E − Ef)/kT]：

n = Nc × exp[−(Ec − Ef)/kT]

其中：

**Nc = 2(2πmn*kT/h²)^(3/2)**

物理意義：Nc 是將整個導帶的分佈式能態等效集中在 Ec 這一個能量的有效態數。它與溫度的 3/2 次方成正比，與有效質量的 3/2 次方成正比。

**(b) 狀態密度有效質量**

矽有 6 個等效谷（Valleys），每個谷的等能面為橢球體。

單一谷的狀態密度有效質量：m_single = (ml* × mt* × mt*)^(1/3) = (0.98 × 0.19 × 0.19)^(1/3) m₀

= (0.03534)^(1/3) m₀ = 0.3282 m₀

考慮 6 個等效谷：

mde* = 6^(2/3) × m_single = 6^(2/3) × 0.3282 m₀

6^(2/3) = (6²)^(1/3) = 36^(1/3) = 3.302

mde* = 3.302 × 0.3282 m₀ = **1.084 m₀**

**(c) 驗證 Nc**

Nc = 2(2π × mde* × kT / h²)^(3/2)

代入數值：
- mde* = 1.084 × 9.109 × 10⁻³¹ kg = 9.874 × 10⁻³¹ kg
- kT = 1.381 × 10⁻²³ × 300 = 4.143 × 10⁻²¹ J
- h = 6.626 × 10⁻³⁴ J·s

2π × mde* × kT = 2π × 9.874 × 10⁻³¹ × 4.143 × 10⁻²¹ = 2.569 × 10⁻⁵⁰

h² = 4.390 × 10⁻⁶⁷

(2πmde*kT/h²) = 2.569 × 10⁻⁵⁰ / 4.390 × 10⁻⁶⁷ = 5.853 × 10¹⁶ m⁻²

(5.853 × 10¹⁶)^(3/2) = 1.416 × 10²⁵ m⁻³

Nc = 2 × 1.416 × 10²⁵ = 2.83 × 10²⁵ m⁻³ = **2.83 × 10¹⁹ cm⁻³** ✓

**答案**：
- mde*(Si) ≈ 1.08 m₀
- Nc(300K) ≈ 2.83 × 10¹⁹ cm⁻³，與文獻值吻合

**延伸思考**：
有效質量的各向異性在應變工程（Strain Engineering）中極為重要。台積電自 90nm 節點起使用 SiGe S/D 對 PMOS 施加壓縮應力、SiN 覆蓋層對 NMOS 施加拉伸應力，改變能帶結構降低有效質量，從而提升載子遷移率約 30-50%。

---

### 題目 7：能帶圖與費米能階的溫度相依性
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：費米能階（Fermi Level）

**題目**：
N 型矽摻雜 Nd = 10¹⁵ cm⁻³，假設施體能階在導帶下方 Ed = 0.045 eV。
(a) 在 300K 計算費米能階 Ef 的位置（相對於 Ei 和 Ec）。
(b) 畫出從 0K 到 600K 費米能階隨溫度的變化趨勢圖，並標示三個關鍵溫度區間。
(c) 計算此摻雜濃度下的本質溫度 Ti（定義為 ni(Ti) = Nd 時的溫度）。

**詳解**：

**解題思路**：分析費米能階在不同溫度區間的行為。

**步驟**：

**(a) 300K 費米能階**

n₀ ≈ Nd = 10¹⁵ cm⁻³（室溫完全游離，且 Nd >> ni）

Ef − Ei = kT ln(n₀/ni) = 0.02585 × ln(10¹⁵ / 10¹⁰) = 0.02585 × 11.513 = **0.298 eV**

Ec − Ef = (Eg/2) − (Ef − Ei) = 0.56 − 0.298 = **0.262 eV**

確認玻茲曼近似：Ec − Ef = 0.262 eV >> 3kT = 0.078 eV ✓

**(b) 費米能階隨溫度的變化**

三個溫度區間：

1. **T → 0K（凍結區）**：Ef 位於 Ed 與 Ec 之間，即 Ef ≈ (Ec + Ed)/2 = Ec − 0.0225 eV
2. **低溫到室溫（飽和區）**：雜質完全游離，n = Nd。隨溫度升高，Ef 從靠近 Ec 處逐漸向帶隙中間移動（因 kT 增大）
3. **高溫（本質區）**：ni >> Nd，Ef → Ei ≈ 帶隙中央

定性趨勢：Ef 從接近 Ec（0K）→ 緩降（飽和區）→ 快速降至 Ei 附近（本質區）

**(c) 本質溫度 Ti**

當 ni(Ti) = Nd = 10¹⁵ cm⁻³：

ni = √(NcNv) exp(−Eg/2kT)

近似假設 NcNv ∝ T³，取 300K 值外推：

√(NcNv)|_T = √(NcNv)|_300 × (T/300)^(3/2) = 1.706 × 10¹⁹ × (T/300)^(3/2)

10¹⁵ = 1.706 × 10¹⁹ × (Ti/300)^(3/2) × exp(−Eg(Ti)/2kTi)

此為超越方程，需迭代求解。取 Eg ≈ 1.0 eV（高溫近似）：

令 x = 1/Ti：

ln(10¹⁵) = ln(1.706 × 10¹⁹) + 1.5 ln(Ti/300) − Eg/(2kTi)

34.54 = 44.28 + 1.5 ln(Ti/300) − 5802/Ti

迭代求解：

試 Ti = 550K：34.54 ≈ 44.28 + 1.5 × 0.606 − 10.55 = 44.28 + 0.91 − 10.55 = 34.64 ✓

**Ti ≈ 550K**（約 277°C）

**答案**：
- 300K 時 Ef − Ei = 0.298 eV，Ec − Ef = 0.262 eV
- 費米能階從 0K 接近 Ec 逐漸下移至高溫的 Ei
- 本質溫度 Ti ≈ 550K

**延伸思考**：
本質溫度決定了元件的最高工作溫度。對於 Nd = 10¹⁵ cm⁻³ 的輕摻雜基體，Ti ≈ 550K 看似足夠，但功率元件實際操作中局部溫度可達 200°C 以上。重摻雜（Nd > 10¹⁸）可顯著提高 Ti，但也會降低遷移率與增加漏電。這是功率 MOSFET 與 IGBT 設計中的核心取捨。

---

### 題目 8：能帶圖的繪製與判讀
**來源**：台大電機 / 經典題型
**難度**：★★
**主題**：能帶理論

**題目**：
(a) 畫出室溫下 N 型矽（Nd = 10¹⁶ cm⁻³）的能帶圖，標示 Ec、Ev、Ef、Ei、Ed 的相對位置。
(b) 同一塊矽在平衡狀態下外加均勻電場 ℰ = 1000 V/cm，畫出能帶圖的變化。說明為什麼能帶會「傾斜」。
(c) 從能帶圖的斜率如何讀出電場大小？寫出數學關係。

**詳解**：

**解題思路**：能帶圖是理解半導體元件物理最重要的工具。外加電場使電子位能改變，對應能帶傾斜。

**步驟**：

**(a) N 型矽平衡能帶圖**

位置標示（由上而下）：
- Ec（導帶底）
- Ed = Ec − 0.045 eV（施體能階，接近 Ec）
- Ef ≈ Ec − 0.206 eV（費米能階，由前述計算在 Ec 下方）
  - Ef − Ei = kT ln(Nd/ni) = 0.02585 × ln(10¹⁶/10¹⁰) = 0.02585 × 13.816 = 0.357 eV
  - Ec − Ef = 0.56 − 0.357 = 0.203 eV
- Ei ≈ 帶隙中央略偏下
- Ev（價帶頂）
- Eg = Ec − Ev = 1.12 eV

所有能階水平（因為平衡態無電場，無能帶傾斜）。

**(b) 外加電場下的能帶圖**

外加電場 ℰ 使電子受力 F = −qℰ，電子位能 U = +qV（V 為電位）。

由於 E_band = E_kinetic + U = E_kinetic + qV：
- 電場方向（假設向右），電位沿電場降低
- 電子能量 = −qV 增加向左（高電位方向）
- 能帶圖向電場方向「向上傾斜」

整個能帶（Ec, Ev, Ei, Ef）以相同斜率傾斜，**但 Ef 保持水平**（平衡態的特徵）。

等等——注意：若外加電場驅動電流，則系統不在熱平衡中，Ef 不再水平。此題應理解為穩態（Steady State）下的情況。在穩態下，應使用準費米能階（Quasi-Fermi Level）。但若電流很小且著重於能帶傾斜的概念，常近似畫出傾斜的 Ec, Ev, Ei 與近似水平的 Ef。

**(c) 電場與能帶斜率的關係**

電場 ℰ = −(1/q)(dEc/dx) = −(1/q)(dEv/dx) = −(1/q)(dEi/dx)

或等效地：

ℰ = −dV/dx = (1/q)(dEi/dx)

因此，**能帶圖的斜率除以 q 即得電場大小**。

對於 ℰ = 1000 V/cm = 10⁵ V/m：

dEc/dx = −qℰ = −1.6 × 10⁻¹⁹ × 10⁵ = −1.6 × 10⁻¹⁴ J/m = −0.1 eV/μm

即每微米能帶變化 0.1 eV。

**答案**：
- ℰ = −(1/q)(dEc/dx)，能帶斜率正比於電場
- ℰ = 1000 V/cm 對應能帶斜率 0.1 eV/μm

**延伸思考**：
能帶圖判讀是台積電面試和台大資格考最基本但最重要的能力。複雜元件（如 HBT、HEMT、多接面太陽能電池）的工作原理都可從能帶圖直觀理解。面試中常見問題：「請畫出 MOSFET 在反轉狀態下沿通道方向的能帶圖。」

---

### 題目 9：補償摻雜與電阻率
**來源**：台大電機 / TSMC 面試
**難度**：★★★
**主題**：外質半導體與電性量測

**題目**：
一塊矽在 300K 的參數：μn = 1350 cm²/V·s，μp = 480 cm²/V·s，ni = 1.0 × 10¹⁰ cm⁻³。
(a) 計算本質矽的電阻率。
(b) 若摻入 Nd = 10¹⁶ cm⁻³ 的磷（P），計算電阻率。（注意：遷移率隨摻雜濃度變化，但此題先假設 μn 不變）
(c) 若再加入 Na = 9 × 10¹⁵ cm⁻³ 的硼（B），計算補償後的電阻率，並與 (b) 比較。說明為何補償摻雜會增加電阻率。

**詳解**：

**解題思路**：使用電阻率公式 ρ = 1/[q(nμn + pμp)]，注意補償摻雜改變淨載子濃度。

**步驟**：

**(a) 本質矽電阻率**

n = p = ni = 1.0 × 10¹⁰ cm⁻³

σ = q(nμn + pμp) = 1.6 × 10⁻¹⁹ (10¹⁰ × 1350 + 10¹⁰ × 480)

= 1.6 × 10⁻¹⁹ × 10¹⁰ × 1830

= 1.6 × 10⁻⁹ × 1830 = 2.928 × 10⁻⁶ (Ω·cm)⁻¹

ρ = 1/σ = **3.41 × 10⁵ Ω·cm = 341 kΩ·cm**

**(b) 摻磷 Nd = 10¹⁶**

n ≈ Nd = 10¹⁶ cm⁻³，p = ni²/n = 10²⁰/10¹⁶ = 10⁴ cm⁻³（可忽略）

σ = q × n × μn = 1.6 × 10⁻¹⁹ × 10¹⁶ × 1350 = 2.16 × 10⁻³ × 1350

等等，重新計算：

σ = 1.6 × 10⁻¹⁹ × 10¹⁶ × 1350

= 1.6 × 10⁻³ × 1350 = 2.16 (Ω·cm)⁻¹

ρ = 1/2.16 = **0.463 Ω·cm**

**(c) 補償後（Nd = 10¹⁶, Na = 9 × 10¹⁵）**

淨摻雜：Nd − Na = 10¹⁶ − 9 × 10¹⁵ = 10¹⁵ cm⁻³（N 型）

n ≈ 10¹⁵ cm⁻³

若假設 μn 不變（= 1350）：

σ = 1.6 × 10⁻¹⁹ × 10¹⁵ × 1350 = 2.16 × 10⁻¹ (Ω·cm)⁻¹

ρ = 1/0.216 = **4.63 Ω·cm**

比較：補償後電阻率比 (b) 增加 10 倍。

**為何補償摻雜增加電阻率？** 兩個原因：
1. **載子濃度降低**：有效載子數為 Nd − Na，而非 Nd
2. **遷移率降低**：補償摻雜中雖然淨載子數少，但總游離雜質數為 Nd + Na = 1.9 × 10¹⁶，雜質散射（Ionized Impurity Scattering）取決於總游離雜質濃度。因此實際 μn 會低於 1350（約 ~800 cm²/V·s），電阻率實際更高。

考慮遷移率降低：
ρ_actual ≈ 1/(1.6 × 10⁻¹⁹ × 10¹⁵ × 800) ≈ **7.8 Ω·cm**

**答案**：
- 本質矽 ρ ≈ 341 kΩ·cm
- 摻磷 ρ ≈ 0.46 Ω·cm
- 補償後 ρ ≈ 4.6 ~ 7.8 Ω·cm

**延伸思考**：
補償摻雜在實際製程中無法避免——離子佈植（Ion Implantation）形成 PN 接面時，源汲極區域必然存在補償。台積電使用四點探針（Four-Point Probe）與展阻量測（Spreading Resistance Profiling, SRP）來精確測量摻雜分佈。電阻率的精確控制是先進製程良率的關鍵。

---

### 題目 10：半導體的光學性質與吸收
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：能帶理論與光電特性

**題目**：
(a) 光子能量 Eph = hν = hc/λ。計算能量為 1.12 eV（矽帶隙）對應的光波長 λ。此波長屬於什麼光譜區域？
(b) 說明為什麼矽對波長 λ = 500 nm（綠光）的光是不透明的，但對 λ = 1500 nm（近紅外線）的光是透明的。
(c) 定義吸收係數（Absorption Coefficient）α，並說明直接帶隙與間接帶隙半導體在 α(ν) 曲線上的差異。

**詳解**：

**解題思路**：光子吸收的基本條件是 Eph ≥ Eg，但間接帶隙還需聲子參與。

**步驟**：

**(a) 波長計算**

λ = hc/Eph = (6.626 × 10⁻³⁴ × 3 × 10⁸) / (1.12 × 1.6 × 10⁻¹⁹)

= 1.988 × 10⁻²⁵ / 1.792 × 10⁻¹⁹

= 1.109 × 10⁻⁶ m = **1109 nm**

此波長位於**近紅外線**（Near Infrared, NIR）區域。

常用快速公式：**λ(μm) = 1.24 / Eph(eV)**

λ = 1.24/1.12 = 1.107 μm ≈ 1110 nm ✓

**(b) 光吸收的透明/不透明**

- **λ = 500 nm（綠光）**：Eph = 1.24/0.5 = 2.48 eV > Eg = 1.12 eV
  - 光子能量大於帶隙，可被吸收（電子從價帶躍遷到導帶）
  - 矽對可見光**不透明**（吸收係數 α ~ 10⁴ cm⁻¹）

- **λ = 1500 nm（近紅外）**：Eph = 1.24/1.5 = 0.827 eV < Eg = 1.12 eV
  - 光子能量小於帶隙，無法激發帶間躍遷
  - 矽對此波長**透明**（α 極小）

**(c) 吸收係數 α 與帶隙類型**

光在半導體中的強度衰減：I(x) = I₀ exp(−αx)

α 為吸收係數（單位 cm⁻¹），表示每單位長度光被吸收的比例。

- **直接帶隙（如 GaAs）**：
  α ∝ √(hν − Eg)，在 hν = Eg 處急劇上升
  α ~ 10⁴ cm⁻¹（在帶緣附近即達高值）

- **間接帶隙（如 Si）**：
  α ∝ (hν − Eg ± Eph_phonon)²，需聲子參與
  α 在帶緣附近較小（~ 10¹ - 10² cm⁻¹），上升較緩慢
  吸收深度較大（需更厚的材料才能有效吸收）

**答案**：
- Eg = 1.12 eV 對應 λ ≈ 1110 nm（近紅外線）
- 矽對 500 nm 不透明，對 1500 nm 透明
- 直接帶隙半導體吸收係數在帶緣急劇上升，間接帶隙則緩慢上升

**延伸思考**：
矽的吸收特性決定了矽基太陽能電池的設計。由於間接帶隙吸收係數較低，矽太陽能電池需要 ~200 μm 的厚度才能有效吸收太陽光，而 GaAs 太陽能電池只需 ~2 μm。這也是為何矽光子學中的光偵測器（Photodetector）在通訊波段（1310/1550 nm）需使用 Ge（Eg = 0.66 eV）作為吸收材料。台積電的矽光子平台即整合了鍺光偵測器。

---

## Part 2：載子傳輸（題目 11–20）

---

### 題目 11：漂移電流與遷移率
**來源**：台大電機 / 經典題型
**難度**：★★
**主題**：漂移電流（Drift Current）

**題目**：
一塊 N 型矽棒長 L = 100 μm，截面積 A = 10⁻⁴ cm²，摻雜 Nd = 10¹⁶ cm⁻³。在兩端施加 V = 5 V。假設 μn = 1200 cm²/V·s（考慮摻雜散射後的實際值）。
(a) 計算電場 ℰ、漂移速度 vd、漂移電流密度 Jdrift 與總電流 I。
(b) 電場增加到 ℰ = 10⁵ V/cm 時，討論速度飽和（Velocity Saturation）現象。矽中電子的飽和速度 vsat ≈ 10⁷ cm/s，畫出 vd 與 ℰ 的關係曲線。
(c) 說明載子遷移率的兩個主要散射機制：晶格散射（Lattice Scattering）與雜質散射（Ionized Impurity Scattering），並畫出 μ 與溫度 T 的關係曲線。

**詳解**：

**解題思路**：低電場下 vd = μℰ（歐姆定律），高電場下速度飽和。

**步驟**：

**(a) 低電場計算**

電場：ℰ = V/L = 5 / (100 × 10⁻⁴) = 5 / 0.01 = 500 V/cm

漂移速度：vd = μn × ℰ = 1200 × 500 = 6 × 10⁵ cm/s

確認 vd << vsat = 10⁷ cm/s ✓（低電場近似成立）

電流密度：Jdrift = q × n × vd = 1.6 × 10⁻¹⁹ × 10¹⁶ × 6 × 10⁵
= 1.6 × 10⁻³ × 6 × 10⁵ = **960 A/cm²**

或等效地：Jdrift = q × n × μn × ℰ = σ × ℰ

σ = q × n × μn = 1.6 × 10⁻¹⁹ × 10¹⁶ × 1200 = 1.92 (Ω·cm)⁻¹

Jdrift = 1.92 × 500 = 960 A/cm²

總電流：I = Jdrift × A = 960 × 10⁻⁴ = **0.096 A = 96 mA**

電阻：R = V/I = 5/0.096 = 52.1 Ω（或 R = ρL/A = (1/1.92)(0.01)/(10⁻⁴) = 52.1 Ω）

**(b) 高電場速度飽和**

低電場（ℰ < ~10⁴ V/cm for Si）：vd = μℰ（線性關係）

高電場：載子獲得足夠動能與光學聲子強烈交互作用，能量增益等於散射損失，vd 趨近常數。

經驗模型：

vd = μℰ / [1 + (μℰ/vsat)]（簡化模型）

或更精確：vd = μℰ / [1 + (μℰ/vsat)^β]^(1/β)

其中 β ≈ 2（電子），β ≈ 1（電洞）

當 ℰ = 10⁵ V/cm：
μℰ = 1200 × 10⁵ = 1.2 × 10⁸ cm/s >> vsat = 10⁷ cm/s

vd ≈ vsat = **10⁷ cm/s**（完全飽和）

此時電流密度：Jsat = q × n × vsat = 1.6 × 10⁻¹⁹ × 10¹⁶ × 10⁷ = **1.6 × 10⁴ A/cm²**

**(c) 散射機制與遷移率的溫度相依性**

1. **晶格散射（Phonon Scattering）**：
   - 來源：載子與晶格熱振動（聲子）的交互作用
   - 溫度相依性：μ_lattice ∝ T^(−3/2)
   - 高溫主導

2. **雜質散射（Ionized Impurity Scattering）**：
   - 來源：載子被游離雜質的庫侖勢偏轉
   - 溫度相依性：μ_impurity ∝ T^(+3/2)/NI（NI 為游離雜質濃度）
   - 低溫主導（載子速度慢，被偏轉角度大）

合成遷移率（Matthiessen's Rule）：
1/μ = 1/μ_lattice + 1/μ_impurity

μ-T 曲線呈「倒 V 型」：低溫受雜質散射限制（μ 隨 T 增加），高溫受晶格散射限制（μ 隨 T 降低），在某溫度達到最大值。

**答案**：
- I = 96 mA，Jdrift = 960 A/cm²
- 高電場下 vd → vsat = 10⁷ cm/s
- μ-T 曲線呈倒 V 型，低溫雜質散射主導，高溫晶格散射主導

**延伸思考**：
速度飽和直接限制了短通道 MOSFET 的電流驅動能力。在先進製程（如 N3）中，通道長度 ~10 nm，通道中電場極高（> 10⁵ V/cm），載子幾乎完全處於速度飽和狀態。此時 ID,sat ≈ WCox(VGS − Vth)vsat，電流不再與 1/L 成正比，這是 Dennard Scaling 失效的根本原因之一。

---

### 題目 12：擴散電流與 Einstein 關係
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：擴散電流（Diffusion Current）

**題目**：
(a) 推導 Einstein 關係 Dn/μn = kT/q，說明其物理意義。
(b) 一塊 N 型矽中，電子濃度從 x = 0 處的 n(0) = 10¹⁷ cm⁻³ 線性下降到 x = 2 μm 處的 n(2μm) = 10¹⁵ cm⁻³。假設 μn = 1000 cm²/V·s，計算：
   (i) 電子擴散係數 Dn
   (ii) 電子擴散電流密度 Jn,diff
(c) 在什麼情況下擴散電流與漂移電流的大小相當？為什麼在 PN 接面中兩者缺一不可？

**詳解**：

**解題思路**：Einstein 關係連結擴散與漂移，是平衡態的必然結果。

**步驟**：

**(a) Einstein 關係推導**

在熱平衡中，總電流為零（無淨電流流動）：

Jn = qnμnℰ + qDn(dn/dx) = 0

由能帶圖：ℰ = −(1/q)(dEi/dx)

在平衡中：n = ni exp[(Ef − Ei)/kT]

dn/dx = n × (−1/kT)(dEi/dx) = n × (qℰ/kT)

代入 Jn = 0：

qnμnℰ + qDn × n × (qℰ/kT) = 0

μn + Dn × q/kT = 0 ← 不對，讓我重新推導

dn/dx = n/(kT) × (−dEi/dx) = n/(kT) × (qℰ)

Jn = qnμnℰ + qDn(dn/dx) = qnμnℰ + qDn × nqℰ/kT

要 Jn = 0：

qnμnℰ = −qDn × nqℰ/(kT)

等等，方向問題。讓我仔細重做：

n = ni exp[(Ef − Ei)/(kT)]

dn/dx = (n/kT)(-dEi/dx) 因為 dEf/dx = 0（平衡）

電場 ℰ = -(1/q)(dEc/dx) = -(1/q)(dEi/dx)

所以 dEi/dx = -qℰ

dn/dx = (n/kT)(qℰ)

代入 Jn = 0：

Jn = qnμnℰ + qDn(dn/dx) = qnμnℰ + qDn(nqℰ/kT) = 0

qnℰ[μn + qDn/kT] = 0

這意味 μn + qDn/kT = 0？不對。讓我更仔細處理符號。

漂移電流方向與電場同向（對電子）：Jn,drift = qnμnℰ（正電荷流方向）
擴散電流方向與濃度梯度反向：Jn,diff = qDn(dn/dx)

假設 ℰ 沿 +x 方向（電位沿 −x 下降），則電子受力沿 −x 方向。
若 n(x) 因電場造成分佈不均使得 dn/dx < 0，則擴散電流 Jn,diff < 0（向 −x）。

在平衡中 n 的分佈為：

n(x) = Nc exp[-(Ec(x) - Ef)/kT]

dEc/dx = -qℰ（能帶向 +x 上升表示電位向 +x 下降）

等等，dEc/dx = +qℰ 當電場向 +x（因為電子能量在低電位處高）。

重新整理：設電位 V(x) 沿 +x 增大，ℰ = -dV/dx < 0。

Ec = const - qV，所以 dEc/dx = -q(dV/dx) = qℰ（注意 ℰ = -dV/dx）

不，用最直接的方式：

ℰ = -(1/q)(dEi/dx)

n = ni exp[(Ef - Ei)/kT]

dn/dx = n × [-(1/kT)](dEi/dx) = n × (qℰ/kT)

Jn,total = qnμnℰ + qDn(dn/dx) = qnμnℰ + qDn × n(qℰ/kT) = 0

nμnℰ + Dn × n(qℰ/kT) = 0

μn = -Dnq/kT

這有負號問題，因為我沒有仔細處理漂移方向。電子漂移電流密度：

**Jn = qnμnℰ + qDn(dn/dx) = 0**

電子在電場中漂移方向為 -ℰ 方向，但因為電流以正電荷流定義，Jn,drift = +qnμnℰ。

若 ℰ > 0（向右），電子向左漂移，正電流向右，Jn,drift > 0。

同時 n 在左側高（電子被電場推向左），dn/dx < 0。

dn/dx = n(qℰ/kT) > 0？

讓我用具體例子：ℰ 向右表示電位向右下降... 不，ℰ = -dV/dx，ℰ > 0 表示 V 向右降低。

電子位能 = -qV，V 向右降低意味電子能量向右升高。Ec 向右升高，dEc/dx > 0。

n = Nc exp[-(Ec-Ef)/kT]，Ec 向右升高意味 n 向右降低，dn/dx < 0。

dn/dx = -n/(kT) × dEc/dx = -n/(kT) × (-qℰ) 嗯，dEc/dx = -q × dV/dx = -q × (-ℰ) = qℰ

dn/dx = -n(qℰ)/(kT)

代入：Jn = qnμnℰ + qDn(-nqℰ/kT) = qnℰ[μn - qDn/kT] = 0

**∴ Dn/μn = kT/q** ∎

物理意義：擴散係數與遷移率的比值由熱電壓 VT = kT/q 決定。這是因為漂移（對外加力的回應）和擴散（隨機熱運動的結果）都源自載子的運動，由漲落耗散定理（Fluctuation-Dissipation Theorem）連結。

在 300K：kT/q = **0.02585 V ≈ 26 mV**

**(b) 擴散電流計算**

(i) Dn = μn × kT/q = 1000 × 0.02585 = **25.85 cm²/s**

(ii) 濃度梯度（線性分佈）：

dn/dx = (10¹⁵ − 10¹⁷) / (2 × 10⁻⁴) = −9.9 × 10¹⁶ / (2 × 10⁻⁴) = −4.95 × 10²⁰ cm⁻⁴

Jn,diff = qDn(dn/dx) = 1.6 × 10⁻¹⁹ × 25.85 × (−4.95 × 10²⁰)

= 1.6 × 10⁻¹⁹ × 25.85 × (−4.95 × 10²⁰)

= −**2048 A/cm²**（方向向 −x，即高濃度流向低濃度）

取大小：|Jn,diff| ≈ **2050 A/cm²**

**(c) 漂移與擴散的平衡**

在均勻摻雜半導體中沒有濃度梯度，只有漂移電流。在非均勻摻雜或 PN 接面中，兩者都存在。

在 PN 接面的空乏區中：
- 內建電場造成漂移電流（多數載子被推離空乏區）
- 濃度梯度造成擴散電流（多數載子從高濃度擴散向低濃度）
- **平衡時兩者完全抵消**，淨電流為零

這正是 PN 接面內建電位 Vbi 建立的根本原因——恰好使漂移電流平衡擴散電流。

**答案**：
- Dn/μn = kT/q = 25.85 mV（300K）
- Dn = 25.85 cm²/s，|Jn,diff| ≈ 2050 A/cm²
- PN 接面中漂移與擴散在平衡時完全抵消

**延伸思考**：
Einstein 關係在非平衡態（如有外加偏壓）也成立，但僅限於載子溫度等於晶格溫度的低電場情況。在高電場下，載子被「加熱」（Hot Carrier），有效溫度 Te > T_lattice，此時 D/μ = kTe/q > kT/q。這是熱載子效應（Hot Carrier Effect）的根源，也是先進製程可靠度問題之一。

---

### 題目 13：連續性方程與少數載子擴散方程
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：連續性方程（Continuity Equation）

**題目**：
(a) 寫出電子的連續性方程，並解釋每一項的物理意義。
(b) 對於 P 型半導體中的少數載子（電子），在低注入（Low Injection）條件下，推導少數載子擴散方程（Minority Carrier Diffusion Equation）。
(c) 一塊均勻的 P 型矽（Na = 10¹⁶ cm⁻³），在 x = 0 處有穩定的光注入產生過剩少數載子 Δn(0) = 10¹⁴ cm⁻³。已知 Dn = 25 cm²/s，τn = 10⁻⁶ s。求：
   (i) 少數載子擴散長度 Ln
   (ii) 過剩載子分佈 Δn(x)
   (iii) 在 x = 0 處的擴散電流密度

**詳解**：

**解題思路**：連續性方程是載子守恆的數學表達，結合漂移-擴散方程可得完整的輸運方程。

**步驟**：

**(a) 電子連續性方程**

∂n/∂t = (1/q)(∂Jn/∂x) + Gn − Rn

各項意義：
- ∂n/∂t：電子濃度隨時間的變化率
- (1/q)(∂Jn/∂x)：電流散度項——淨流入的電子（Jn 包含漂移+擴散）
- Gn：電子的產生率（Generation Rate），如光照、衝擊游離
- Rn：電子的復合率（Recombination Rate），如 SRH、輻射、Auger 復合

**(b) 少數載子擴散方程推導**

在 P 型半導體中，少數載子為電子。定義過剩載子：Δn = n − n₀

假設條件：
1. 低注入：Δn << p₀ ≈ Na（多數載子濃度基本不變）
2. 無外加電場（或電場可忽略）：漂移電流項消失
3. 復合以 SRH 為主：Rn − Gn_thermal = Δn/τn

Jn ≈ qDn(dn/dx) = qDn(d(Δn)/dx)

(1/q)(∂Jn/∂x) = Dn(∂²Δn/∂x²)

代入連續性方程：

∂(Δn)/∂t = Dn(∂²Δn/∂x²) − Δn/τn + GL

其中 GL 為外部產生率（如光照）。

穩態（∂/∂t = 0）、無外部產生（GL = 0）：

**Dn(d²Δn/dx²) − Δn/τn = 0**

即 d²Δn/dx² = Δn/(Dnτn) = Δn/Ln²

此為**少數載子擴散方程**，Ln = √(Dnτn) 為擴散長度。

**(c) 具體計算**

(i) 擴散長度：

Ln = √(Dn × τn) = √(25 × 10⁻⁶) = √(25 × 10⁻⁶) = 5 × 10⁻³ cm = **50 μm**

(ii) 邊界條件：
- x = 0：Δn(0) = 10¹⁴ cm⁻³
- x → ∞：Δn → 0

解：**Δn(x) = Δn(0) exp(−x/Ln) = 10¹⁴ exp(−x/50μm)**

過剩載子隨距離指數衰減，特徵長度為 Ln。

(iii) x = 0 處的擴散電流密度：

Jn(0) = qDn(dΔn/dx)|_{x=0} = qDn × Δn(0) × (−1/Ln)

|Jn(0)| = qDnΔn(0)/Ln = 1.6 × 10⁻¹⁹ × 25 × 10¹⁴ / (5 × 10⁻³)

= 1.6 × 10⁻¹⁹ × 25 × 10¹⁴ / (5 × 10⁻³)

= 1.6 × 10⁻¹⁹ × 5 × 10¹⁷

= **0.08 A/cm² = 80 mA/cm²**

方向：向 −x（電子從高濃度向低濃度擴散，電流方向相反）

**答案**：
- Ln = 50 μm
- Δn(x) = 10¹⁴ exp(−x/50μm) cm⁻³
- |Jn(0)| = 80 mA/cm²

**延伸思考**：
少數載子擴散方程是理解 PN 接面二極體、BJT 和太陽能電池的核心。擴散長度 Ln 決定了元件的收集效率：太陽能電池中若 Ln >> 吸收層厚度，則光生載子可有效被收集。高品質單晶矽的 τn 可達數百微秒，Ln 可達數百微米。

---

### 題目 14：SRH 復合與少數載子生命期
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：產生與復合（Generation and Recombination）

**題目**：
(a) 寫出 Shockley-Read-Hall (SRH) 復合率的完整表達式，並說明各參數的物理意義。
(b) 證明在低注入條件下，P 型半導體中少數載子（電子）的 SRH 復合率可簡化為 R = Δn/τn。
(c) 比較三種復合機制——直接復合（Direct/Radiative Recombination）、SRH 復合、Auger 復合——的特性，說明在什麼條件下各機制主導。

**詳解**：

**解題思路**：SRH 復合透過帶隙中的缺陷能階進行，是間接帶隙半導體中最主要的復合機制。

**步驟**：

**(a) SRH 復合率**

RSRH = [np − ni²] / [τp(n + n₁) + τn(p + p₁)]

其中：
- n₁ = ni exp[(Et − Ei)/kT]：陷阱能階 Et 處的等效電子濃度
- p₁ = ni exp[(Ei − Et)/kT]：陷阱能階處的等效電洞濃度
- τn = 1/(σn × vth × Nt)：電子捕獲時間常數
- τp = 1/(σp × vth × Nt)：電洞捕獲時間常數
- σn, σp：電子/電洞捕獲截面
- vth：載子熱速度 ≈ √(3kT/m*)
- Nt：陷阱（缺陷）濃度

np − ni² > 0 時為淨復合；< 0 時為淨產生。

**(b) 低注入簡化**

P 型半導體：p₀ = Na >> n₀，低注入 Δn << Na。

n = n₀ + Δn ≈ Δn（因 n₀ = ni²/Na << Δn）
p = p₀ + Δp ≈ p₀ = Na（低注入下 Δp << p₀）

np − ni² ≈ Δn × Na（因 n₀p₀ = ni²）

分母中：
τp(n + n₁) + τn(p + p₁) ≈ τp(Δn + n₁) + τn(Na + p₁)

由於 Na >> Δn, n₁, p₁（中等摻雜下）：

分母 ≈ τn × Na

RSRH ≈ (Δn × Na) / (τn × Na) = **Δn / τn** ∎

此即少數載子生命期 τn 的物理定義：過剩少數載子因復合而衰減的特徵時間。

**(c) 三種復合機制比較**

| 特性 | 直接復合（輻射） | SRH 復合 | Auger 復合 |
|------|-----------------|----------|------------|
| 機制 | 電子直接躍遷至價帶，釋放光子 | 透過帶隙中缺陷能階復合 | 能量轉移給第三個載子 |
| 復合率 | R = B(np − ni²) | 見上式 | R = Cn·n²p + Cp·np² |
| 主導條件 | 直接帶隙半導體 | 間接帶隙、低-中摻雜 | 高摻雜(>10¹⁸)或高注入 |
| 載子濃度相依 | ∝ n（或 Δn） | ∝ Δn | ∝ n² 或 n³ |
| 在 Si 中重要性 | 極小（間接帶隙） | **主要機制** | 高摻雜區域重要 |
| 在 GaAs 中重要性 | **主要機制** | 次要 | 高注入時重要 |

在矽中，室溫低-中摻雜時 SRH 主導，τ ~ μs 量級。高摻雜（> 10¹⁸ cm⁻³）時 Auger 復合因 R ∝ n³ 而漸主導，τ 可降至 ns 量級。

SRH 復合率在陷阱能階位於帶隙中央（Et ≈ Ei）時最大，因此深層缺陷（Deep Level Defects）如金（Au）、鐵（Fe）的污染對載子生命期影響最大。

**答案**：
- SRH 復合率在低注入下簡化為 R = Δn/τn
- Si 以 SRH 復合為主；GaAs 以直接復合為主；高摻雜區 Auger 復合重要

**延伸思考**：
Auger 復合在先進製程中不可忽視。MOSFET 源汲極區摻雜 > 10²⁰ cm⁻³，Auger 復合使局部生命期極短（~ps），影響接面漏電。太陽能電池中，降低 SRH 復合（減少晶體缺陷）與表面復合（鈍化技術）是提高效率的關鍵。PERC、TOPCon、HJT 等先進電池結構均以降低復合為核心設計思想。

---

### 題目 15：擴散長度的量測與意義
**來源**：台大電機 / TSMC 面試
**難度**：★★★
**主題**：少數載子傳輸

**題目**：
(a) 在 P 型矽中，μn = 1200 cm²/V·s，τn = 5 × 10⁻⁷ s。計算擴散係數 Dn 和擴散長度 Ln。
(b) 解釋為什麼擴散長度 Ln 是半導體材料品質的重要指標。
(c) 一塊矽晶圓經過高溫製程後，量測到 τn 從 10 μs 下降至 0.1 μs。推測可能的原因，並計算 Ln 的變化。

**詳解**：

**解題思路**：擴散長度 Ln = √(Dnτn) 結合了載子運動能力（Dn）與生命期（τn）。

**步驟**：

**(a) 計算**

Dn = μn × (kT/q) = 1200 × 0.02585 = **31.02 cm²/s**

Ln = √(Dn × τn) = √(31.02 × 5 × 10⁻⁷) = √(1.551 × 10⁻⁵) = **3.94 × 10⁻³ cm ≈ 39.4 μm**

**(b) 擴散長度作為材料品質指標**

Ln 代表少數載子在復合之前平均能擴散的距離。

- **Ln 大**：材料純度高、缺陷少、τn 長 → 載子能有效傳輸 → 適合高效率元件
- **Ln 小**：材料缺陷多、τn 短 → 載子很快復合 → 元件效率低

實際應用：
- 太陽能電池：需 Ln >> 基體厚度（~200 μm），要求 Ln > 500 μm
- BJT：需 Ln >> 基極寬度 WB，以確保高基極傳輸因子
- PN 二極體：Ln 決定反向飽和電流 I₀ 大小

**(c) 製程污染分析**

τn 下降原因：
1. **金屬污染**：高溫製程中 Fe、Cu、Ni 等金屬從爐管擴散入矽，形成深層缺陷，大幅降低 τn
2. **結晶缺陷**：高溫應力造成差排（Dislocation）、堆疊缺陷（Stacking Fault）
3. **氧沉澱**：矽中的間隙氧在高溫形成 SiOx 沉澱物，作為復合中心

Ln 的變化：

原始：Ln = √(Dn × 10 × 10⁻⁶) = √(31.02 × 10⁻⁵) = √(3.102 × 10⁻⁴) = **0.0176 cm = 176 μm**

污染後：Ln = √(31.02 × 0.1 × 10⁻⁶) = √(3.102 × 10⁻⁶) = **1.76 × 10⁻³ cm = 17.6 μm**

Ln 下降了 10 倍（因 τ 下降 100 倍，Ln ∝ √τ 下降 10 倍）。

**答案**：
- Dn = 31 cm²/s，Ln ≈ 39.4 μm
- 製程污染使 τn 降低 100 倍，Ln 降低 10 倍（176 → 17.6 μm）

**延伸思考**：
台積電的晶圓廠以超高潔淨度著稱。金屬污染控制在 10¹⁰ atoms/cm² 以下。μ-PCD（Microwave Photoconductance Decay）和 SPV（Surface Photovoltage）是量測少數載子生命期/擴散長度的標準方法，是晶圓進貨檢驗（Incoming Quality Control）的必要項目。

---

### 題目 16：漂移-擴散方程的綜合應用
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：載子傳輸綜合

**題目**：
一塊 N 型矽，摻雜呈指數分佈：Nd(x) = N₀ exp(−x/λ)，其中 N₀ = 10¹⁸ cm⁻³，λ = 1 μm。假設完全游離且處於熱平衡。
(a) 利用 n(x) ≈ Nd(x)（忽略少數載子），求出平衡時的內建電場 ℰ(x)。
(b) 驗證此電場恰好使漂移電流與擴散電流平衡（淨電流為零）。
(c) 計算 x = 0 處的電場大小。

**詳解**：

**解題思路**：非均勻摻雜會產生內建電場，在平衡時漂移電流恰好平衡擴散電流。

**步驟**：

**(a) 內建電場推導**

平衡時電子總電流為零：

Jn = qnμnℰ + qDn(dn/dx) = 0

ℰ = −(Dn/μn)(1/n)(dn/dx) = −(kT/q)(1/n)(dn/dx)

n(x) = Nd(x) = N₀ exp(−x/λ)

dn/dx = −(N₀/λ) exp(−x/λ) = −n/λ

(1/n)(dn/dx) = −1/λ

ℰ(x) = −(kT/q)(−1/λ) = **(kT/q)/λ = kT/(qλ)**

**電場為常數**，不隨 x 變化！方向沿 +x（即從高摻雜區指向低摻雜區）。

**(b) 驗證電流平衡**

漂移電流：Jn,drift = qnμnℰ = qnμn × (kT/qλ) = nμn(kT/λ)

擴散電流：Jn,diff = qDn(dn/dx) = qDn × (−n/λ) = −qDnn/λ

= −q(μnkT/q)(n/λ) = −nμn(kT/λ)

Jn,total = nμn(kT/λ) − nμn(kT/λ) = **0** ✓

漂移與擴散完全抵消。

**(c) 電場大小**

ℰ = kT/(qλ) = 0.02585 / (1 × 10⁻⁴) = **258.5 V/cm**

此電場與 x 無關（因為指數分佈的特性）。

**答案**：
- ℰ = kT/(qλ) = 258.5 V/cm，為均勻電場
- 漂移與擴散電流完全平衡，淨電流為零

**延伸思考**：
非均勻摻雜產生的內建電場在 BJT 的基極區（Graded Base）被有意設計使用——漸變基極中的電場加速少數載子穿越基極，提高截止頻率 fT。這種設計稱為「漂移基極電晶體」（Drift-Base Transistor），是高頻 HBT 的核心設計原理。

---

### 題目 17：Hall 效應量測
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：載子傳輸量測

**題目**：
一塊未知半導體薄片，厚度 d = 0.5 mm，寬度 w = 5 mm，長度 L = 20 mm。沿長度方向通入電流 Ix = 10 mA，在垂直方向施加磁場 Bz = 0.5 T。量測到：
- 沿長度方向的電壓 Vx = 2.5 V
- 寬度方向的霍爾電壓 VH = +6.25 mV（上表面為正）

(a) 判斷此半導體為 N 型或 P 型。
(b) 計算霍爾係數 RH、載子濃度 n（或 p）。
(c) 計算電阻率 ρ 和霍爾遷移率 μH。

**詳解**：

**解題思路**：Hall 效應利用磁場中載子的洛倫茲力偏轉來判斷載子類型和濃度。

**步驟**：

**(a) 載子類型判斷**

電流沿 +x 方向，磁場沿 +z 方向。

- 若為 N 型（電子導電）：電子沿 −x 方向運動，受洛倫茲力 F = (−q)(−vx × Bz) 沿 −y 方向偏轉，電子堆積在下表面，上表面帶正電 → VH > 0
- 若為 P 型（電洞導電）：電洞沿 +x 方向運動，受力沿 −y 方向偏轉，電洞堆積在下表面，上表面也帶正電 → VH > 0？

讓我更仔細分析：
- 電流 Ix 沿 +x，磁場 Bz 沿 +z
- N 型：電子速度 v 沿 −x，F = q(v × B) = (−e)(−vx x̂ × Bz ẑ) = (−e)(−vxBz)(x̂ × ẑ) = (−e)(−vxBz)(−ŷ) = −evxBz ŷ...

簡化：使用 F = qv × B

電子（q = −e）速度沿 −x：F = (−e)(−v x̂) × (B ẑ) = (−e)(−vB)(x̂ × ẑ) = (−e)(−vB)(−ŷ) = −evB ŷ

等等，x̂ × ẑ = −ŷ

F = (−e)(−v)(B)(−ŷ) = −evBŷ

力沿 −y 方向，電子堆積在 −y 側（下表面），+y 側（上表面）帶正電。

VH = V(+y) − V(−y) > 0 → **N 型** ✓

（若為 P 型：電洞沿 +x，F = (+e)(+v)(B)(−ŷ) = −evBŷ，電洞堆積在 −y，上表面帶負電，VH < 0）

VH > 0 → **N 型半導體**

**(b) 霍爾係數與載子濃度**

霍爾係數定義：RH = VH × d / (Ix × Bz)

RH = (6.25 × 10⁻³ × 0.5 × 10⁻³) / (10 × 10⁻³ × 0.5)

= 3.125 × 10⁻⁶ / 5 × 10⁻³

= **6.25 × 10⁻⁴ m³/C = 625 cm³/C**

載子濃度：|RH| = 1/(nq)（忽略霍爾因子 rH ≈ 1）

n = 1/(|RH| × q) = 1/(625 × 1.6 × 10⁻¹⁹) = 1/(10⁻¹⁶) = **10¹⁶ cm⁻³**

**(c) 電阻率與霍爾遷移率**

電阻率：ρ = (Vx/L) × (w × d) / Ix = Rx × A/L

Rx = Vx/Ix = 2.5/0.01 = 250 Ω

ρ = Rx × (w × d)/L = 250 × (0.5 × 0.05)/(2) = 250 × 0.025/2

等等，用 SI 單位更清楚：

ρ = (Vx × w × d) / (Ix × L) = (2.5 × 5 × 10⁻³ × 0.5 × 10⁻³) / (10 × 10⁻³ × 20 × 10⁻³)

= (2.5 × 2.5 × 10⁻⁶) / (2 × 10⁻⁴) = 6.25 × 10⁻⁶ / 2 × 10⁻⁴

= **0.03125 Ω·m = 3.125 Ω·cm**

霍爾遷移率：μH = |RH|/ρ = 625 / 3.125 = **200 cm²/V·s**

注意：霍爾遷移率 μH = rH × μ_drift，其中 rH 為霍爾散射因子（~1.1-1.9 視散射機制而定）。

**答案**：
- N 型半導體
- n = 10¹⁶ cm⁻³
- ρ = 3.125 Ω·cm，μH = 200 cm²/V·s

**延伸思考**：
Hall 效應量測是半導體材料表徵的基本工具。Van der Pauw 法可量測任意形狀薄片的 Hall 係數和電阻率，是 IC 製程中監控摻雜濃度的標準方法。台積電在製程監控中使用自動化 Hall 量測系統，結合 C-V 和 SIMS（二次離子質譜）來精確掌握摻雜分佈。

---

### 題目 18：準費米能階
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：準費米能階（Quasi-Fermi Level）

**題目**：
一塊 P 型矽（Na = 10¹⁶ cm⁻³）在均勻光照下產生穩態過剩載子 Δn = Δp = 10¹⁴ cm⁻³。ni = 1.0 × 10¹⁰ cm⁻³，T = 300K。
(a) 計算平衡時（無光照）的費米能階 Ef 位置（相對於 Ei）。
(b) 光照下計算電子準費米能階 Fn 和電洞準費米能階 Fp 的位置。
(c) 計算 Fn − Fp 的值，並說明其物理意義。

**詳解**：

**解題思路**：非平衡態下單一費米能階不存在，需用兩個準費米能階分別描述電子和電洞的分佈。

**步驟**：

**(a) 平衡費米能階**

P 型：p₀ = Na = 10¹⁶ cm⁻³

Ef − Ei = −kT ln(p₀/ni) = −0.02585 × ln(10¹⁶/10¹⁰)

= −0.02585 × 13.816 = **−0.357 eV**

Ef 在 Ei 下方 0.357 eV（靠近價帶，符合 P 型）。

**(b) 準費米能階**

光照下：
- n = n₀ + Δn = ni²/Na + Δn = 10⁴ + 10¹⁴ ≈ 10¹⁴ cm⁻³
- p = p₀ + Δp = 10¹⁶ + 10¹⁴ ≈ 10¹⁶ cm⁻³（低注入，多數載子幾乎不變）

電子準費米能階：

n = ni exp[(Fn − Ei)/kT]

Fn − Ei = kT ln(n/ni) = 0.02585 × ln(10¹⁴/10¹⁰) = 0.02585 × 9.21 = **0.238 eV**

Fn 在 Ei **上方** 0.238 eV

電洞準費米能階：

p = ni exp[(Ei − Fp)/kT]

Ei − Fp = kT ln(p/ni) = 0.02585 × ln(10¹⁶/10¹⁰) = 0.02585 × 13.816 = **0.357 eV**

Fp 在 Ei **下方** 0.357 eV（幾乎等於平衡態 Ef！因為多數載子濃度幾乎不變）

**(c) Fn − Fp 及其意義**

Fn − Fp = 0.238 + 0.357 = **0.595 eV**

物理意義：

np = ni² exp[(Fn − Fp)/kT]

當 Fn − Fp > 0 時，np > ni²，系統處於非平衡態（過剩載子注入）。

Fn − Fp 等效於對系統施加的「有效電壓」，在 PN 接面中：

qV_applied = Fn − Fp（在空乏區邊界）

Fn − Fp 也是光伏電池的開路電壓上限：

Voc ≤ (Fn − Fp)/q = **0.595 V**

**答案**：
- 平衡 Ef 在 Ei 下方 0.357 eV
- 光照下 Fn 在 Ei 上方 0.238 eV，Fp 在 Ei 下方 0.357 eV
- Fn − Fp = 0.595 eV，代表非平衡態的驅動力

**延伸思考**：
準費米能階是分析所有非平衡態半導體元件的關鍵工具。在 MOSFET 通道中，電子準費米能階沿通道從源極到汲極下降 qVDS；在 LED 中，Fn − Fp 決定發光光子的能量。理解準費米能階的空間分佈等同於理解元件的工作原理。

---

### 題目 19：高電場傳輸與負微分電阻
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：高電場效應

**題目**：
(a) 在矽中，畫出電子漂移速度 vd 與電場 ℰ 的關係曲線。標示低電場（歐姆區）和高電場（速度飽和區）。
(b) 在砷化鎵（GaAs）中，vd-ℰ 曲線呈現「負微分遷移率」（Negative Differential Mobility）現象。解釋其物理機制（谷間散射，Intervalley Scattering）。
(c) 基於 GaAs 的負微分遷移率，說明乾式震盪器（Gunn Diode）的工作原理。

**詳解**：

**解題思路**：GaAs 的導帶結構（Γ 谷與 L 谷）導致獨特的高電場傳輸特性。

**步驟**：

**(a) Si 的 vd-ℰ 曲線**

- 低電場（ℰ < ~10⁴ V/cm）：vd = μℰ，線性關係
- 中電場：vd 增加漸趨緩和
- 高電場（ℰ > ~3 × 10⁴ V/cm）：vd → vsat ≈ 10⁷ cm/s
- 曲線**單調遞增**（無負微分區域）
- 經驗公式：vd = μℰ / [1 + (ℰ/ℰc)^β]^(1/β)，ℰc = vsat/μ

**(b) GaAs 的負微分遷移率**

GaAs 導帶結構的關鍵特徵：
- **Γ 谷**（k = 0）：能量最低，有效質量小（m* ≈ 0.067m₀），遷移率高（μ ~ 8000 cm²/V·s）
- **L 谷**：能量比 Γ 谷高 ΔE ≈ 0.31 eV，有效質量大（m* ≈ 0.55m₀），遷移率低（μ ~ 100 cm²/V·s）

電場增加的過程：
1. **低電場**：電子在 Γ 谷，高遷移率，vd 快速增加
2. **中電場**（ℰ ~ 3.2 kV/cm）：電子獲得足夠動能，部分電子散射到 L 谷
3. **高電場**：大量電子在 L 谷，平均遷移率下降，vd **反而下降**

微分遷移率 dv/dℰ < 0 → **負微分遷移率（NDM）**

峰值速度約 2 × 10⁷ cm/s（在 ℰ ≈ 3.2 kV/cm），之後下降至 ~10⁷ cm/s。

**(c) Gunn Diode 原理**

在外加電場 > 臨界電場（NDM 區域）時：
1. 半導體中任何微小的摻雜不均勻或噪聲會形成局部高電場
2. 高電場區域電子速度降低，電子堆積，形成「電荷疇」（Charge Domain）
3. 電荷疇在高電場區域持續成長並向陽極漂移
4. 到達陽極後消失，新電荷疇在陰極附近形成
5. 週期性的電荷疇產生和消滅造成電流振盪

振盪頻率：f ≈ vd/L（L 為元件長度）

Gunn 二極體用於微波產生，頻率可達 THz 範圍。

**答案**：
- Si 的 vd-ℰ 單調遞增至 vsat
- GaAs 因谷間散射出現負微分遷移率
- Gunn 二極體利用 NDM 產生微波振盪

**延伸思考**：
III-V 材料的高電子遷移率使其在高頻電路中有獨特優勢。InGaAs（μ > 10000 cm²/V·s）被考慮作為先進 CMOS 的通道材料（替代 Si），但與矽基製程整合困難。台積電和 Intel 均有 III-V on Si 的研究計畫，目標為 sub-1nm 節點。

---

### 題目 20：表面復合與介面態
**來源**：台大電機 / TSMC 面試
**難度**：★★★★
**主題**：表面與介面效應

**題目**：
(a) 定義表面復合速度（Surface Recombination Velocity）S，並寫出其在少數載子擴散方程邊界條件中的表達式。
(b) 一塊 P 型矽晶圓（Na = 10¹⁶），厚度 W = 200 μm，上表面 S₁ = 100 cm/s（已鈍化），下表面 S₂ = 10⁵ cm/s（未鈍化）。定性描述光照下少數載子分佈的形狀。
(c) 說明 SiO₂/Si 介面態密度（Dit, Interface Trap Density）對 MOSFET 閾值電壓和亞閾值特性的影響。

**詳解**：

**解題思路**：半導體表面是晶格周期性中斷之處，懸鍵和缺陷形成復合中心。

**步驟**：

**(a) 表面復合速度**

表面復合速度 S（單位 cm/s）定義了表面處過剩載子的復合速率：

在表面處的邊界條件：

Jn|_surface = qS × Δn|_surface

即：Dn(dΔn/dx)|_surface = S × Δn|_surface

- S = 0：完美鈍化表面（dΔn/dx = 0，反射邊界）
- S → ∞：完美復合表面（Δn = 0，吸收邊界）
- 典型值：裸矽表面 S ~ 10⁴ − 10⁶ cm/s；高品質 SiO₂ 鈍化 S ~ 1 − 100 cm/s

**(b) 少數載子分佈形狀**

在均勻光照下，載子在體內均勻產生。兩個表面有不同的復合條件：

- 上表面（S₁ = 100，良好鈍化）：Δn 幾乎不衰減，表面附近過剩載子濃度接近體內值
- 下表面（S₂ = 10⁵，未鈍化）：表面復合強烈，Δn 急劇下降趨近零

分佈形狀：從上表面到下表面，Δn(x) 近似為：上方平坦，下方快速下降至接近零。形狀類似「向下傾斜的曲線」，在靠近下表面 ~Ln 範圍內急劇衰減。

這就是為何太陽能電池的背面鈍化（Back Surface Passivation）至關重要——未鈍化的背面會大量消耗光生載子。

**(c) 介面態對 MOSFET 的影響**

介面態密度 Dit（單位 cm⁻² eV⁻¹）表示 SiO₂/Si 介面每單位面積、每單位能量的缺陷態數。

**對閾值電壓的影響**：
- 介面態可以捕獲電荷，改變表面電荷平衡
- 施體型介面態（在 Ef 以下時帶正電）和受體型介面態（在 Ef 以上時帶負電）
- 這些額外電荷改變平帶電壓 VFB 和閾值電壓 Vth
- ΔVth ≈ −qDit × ΔψS / Cox（ψS 為表面電位變化）

**對亞閾值擺幅的影響**：
- 介面態等效於一個與閘極電容並聯的額外電容 Cit = q²Dit
- 亞閾值擺幅：SS = (kT/q)ln(10)(1 + (Cd + Cit)/Cox)
- Dit 增加 → Cit 增加 → SS 增大 → 亞閾值特性劣化
- 理想 SS = 60 mV/dec（300K），高 Dit 可使 SS > 100 mV/dec

**對載子遷移率的影響**：
- 介面態造成庫侖散射（Coulomb Scattering），降低通道載子遷移率
- 這就是為何 (100) 矽面比其他晶面更適合 MOSFET——Dit 最低（~10¹⁰ cm⁻² eV⁻¹）

**答案**：
- S 定義表面處的復合邊界條件，S 大表示復合強
- 未鈍化表面附近 Δn 急劇衰減
- Dit 增加閾值電壓不穩定性、劣化亞閾值擺幅、降低遷移率

**延伸思考**：
SiO₂/Si 介面品質是 MOSFET 技術成功的基石——Si 是唯一能與其氧化物形成高品質介面的半導體。當先進製程引入 High-k 介電質（如 HfO₂）時，High-k/Si 介面的 Dit 遠高於 SiO₂/Si，因此必須保留薄層 SiO₂ 作為介面層（Interfacial Layer, IL）。台積電的 High-k/Metal Gate（HKMG）製程中，IL 厚度控制在 ~0.5 nm，是製程的核心挑戰之一。

---

## Part 3：PN 接面（題目 21–30）

---

### 題目 21：PN 接面的內建電位與空乏區
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：PN 接面基礎

**題目**：
一個突變 PN 接面（Abrupt Junction），P 側 Na = 10¹⁸ cm⁻³，N 側 Nd = 10¹⁶ cm⁻³。T = 300K，ni = 1.0 × 10¹⁰ cm⁻³，εSi = 11.7ε₀。
(a) 計算內建電位 Vbi。
(b) 計算零偏壓下的空乏區寬度 W、P 側空乏寬度 xp 與 N 側空乏寬度 xn。
(c) 計算空乏區中的最大電場 Emax。
(d) 畫出電荷密度 ρ(x)、電場 ℰ(x) 和電位 V(x) 的分佈圖。

**詳解**：

**解題思路**：使用空乏近似（Depletion Approximation）和泊松方程（Poisson's Equation）。

**步驟**：

**(a) 內建電位**

Vbi = (kT/q) ln(Na × Nd / ni²)

= 0.02585 × ln(10¹⁸ × 10¹⁶ / 10²⁰)

= 0.02585 × ln(10¹⁴)

= 0.02585 × 32.24

= **0.834 V**

**(b) 空乏區寬度**

總空乏區寬度（突變接面）：

W = √[2εSi × Vbi / q × (1/Na + 1/Nd)]

= √[2 × 11.7 × 8.854 × 10⁻¹⁴ × 0.834 / (1.6 × 10⁻¹⁹) × (1/10¹⁸ + 1/10¹⁶)]

先計算各項：
- 2εSi/q = 2 × 11.7 × 8.854 × 10⁻¹⁴ / 1.6 × 10⁻¹⁹ = 2 × 1.036 × 10⁻¹² / 1.6 × 10⁻¹⁹ = 1.295 × 10⁷ cm/V
- 1/Na + 1/Nd = 10⁻¹⁸ + 10⁻¹⁶ ≈ 10⁻¹⁶ cm³（Na >> Nd，N 側主導）

W = √(1.295 × 10⁷ × 0.834 × 10⁻¹⁶) = √(1.080 × 10⁻⁹) = **3.29 × 10⁻⁵ cm = 0.329 μm**

P 側與 N 側空乏寬度由電中性決定：Na × xp = Nd × xn

xn = W × Na/(Na + Nd) ≈ W × Na/Na = W（因 Na >> Nd）

更精確：xn = W × Na/(Na + Nd) = 0.329 × 10¹⁸/(10¹⁸ + 10¹⁶) = 0.329 × 0.9901 ≈ **0.326 μm**

xp = W × Nd/(Na + Nd) = 0.329 × 10¹⁶/(10¹⁸ + 10¹⁶) = 0.329 × 0.0099 ≈ **0.00326 μm = 3.26 nm**

重摻雜的 P 側空乏區極窄，空乏區幾乎完全在 N 側展開。這是**單邊突變接面**（One-sided Junction）的特徵。

**(c) 最大電場**

Emax = qNdxn/εSi = qNaXp/εSi（兩者相等）

= 1.6 × 10⁻¹⁹ × 10¹⁶ × 0.326 × 10⁻⁴ / (11.7 × 8.854 × 10⁻¹⁴)

= 1.6 × 10⁻¹⁹ × 10¹⁶ × 3.26 × 10⁻⁵ / 1.036 × 10⁻¹²

= 5.216 × 10⁻⁸ / 1.036 × 10⁻¹²

= **5.03 × 10⁴ V/cm**

驗證：Emax = 2Vbi/W = 2 × 0.834 / 3.29 × 10⁻⁵ = 5.07 × 10⁴ V/cm ✓

**(d) 分佈圖描述**

- **ρ(x)**：在 −xp < x < 0 為 −qNa（負，受體離子）；在 0 < x < xn 為 +qNd（正，施體離子）。兩側為零。P 側窄而高，N 側寬而低。
- **ℰ(x)**：三角形分佈，在 x = 0（冶金接面）處達最大值 −Emax，兩端為零。由於 xp << xn，三角形幾乎全在 N 側。
- **V(x)**：從 P 側（V = 0）平滑上升到 N 側（V = Vbi），在空乏區內呈拋物線形。

**答案**：
- Vbi = 0.834 V
- W ≈ 0.329 μm，xn ≈ 0.326 μm，xp ≈ 3.26 nm
- Emax ≈ 5.03 × 10⁴ V/cm

**延伸思考**：
不對稱摻雜的 PN 接面（如 P⁺N）在 MOSFET 的源/汲極接面中很常見。空乏區幾乎全在低摻雜側展開，這決定了接面的耐壓和漏電特性。在先進製程中，接面深度（Junction Depth）必須極淺（< 10 nm），否則空乏區會延伸到通道導致短通道效應。

---

### 題目 22：PN 接面在偏壓下的行為
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：PN 接面偏壓

**題目**：
延續題目 21 的 PN 接面（Na = 10¹⁸, Nd = 10¹⁶）。
(a) 施加正向偏壓 VF = 0.6 V，計算新的空乏區寬度 W 和最大電場。
(b) 施加反向偏壓 VR = −10 V，計算空乏區寬度和最大電場。
(c) 分別畫出正向和反向偏壓下的能帶圖，標示準費米能階的分裂。

**詳解**：

**解題思路**：偏壓改變接面勢壘，空乏區寬度隨 (Vbi − V) 的平方根變化。

**步驟**：

**(a) 正向偏壓 VF = 0.6 V**

W(VF) = W(0) × √[(Vbi − VF)/Vbi]

= 0.329 × √[(0.834 − 0.6)/0.834]

= 0.329 × √[0.234/0.834]

= 0.329 × √(0.2806)

= 0.329 × 0.5297 = **0.174 μm**

空乏區縮窄。

Emax(VF) = 2(Vbi − VF)/W = 2 × 0.234 / (0.174 × 10⁻⁴) = **2.69 × 10⁴ V/cm**

電場減弱。

**(b) 反向偏壓 VR = 10 V（V = −10 V）**

W(VR) = W(0) × √[(Vbi + VR)/Vbi]

= 0.329 × √[(0.834 + 10)/0.834]

= 0.329 × √(12.99)

= 0.329 × 3.604 = **1.186 μm ≈ 1.19 μm**

空乏區大幅展寬。

Emax(VR) = 2(Vbi + VR)/W = 2 × 10.834 / (1.186 × 10⁻⁴) = **1.83 × 10⁵ V/cm**

電場顯著增強。接近矽的雪崩崩潰臨界電場（~3 × 10⁵ V/cm for Nd = 10¹⁶）。

**(c) 能帶圖**

**正向偏壓**：
- 勢壘高度降低為 q(Vbi − VF) = 0.234 eV
- N 側費米能階相對 P 側抬升 qVF = 0.6 eV
- 電子準費米能階 Fn 在 N 側高，向 P 側下降
- 電洞準費米能階 Fp 在 P 側高，向 N 側上升
- 在空乏區內 Fn − Fp = qVF = 0.6 eV
- 少數載子在空乏區邊界注入對方區域

**反向偏壓**：
- 勢壘高度增加為 q(Vbi + VR) = 10.834 eV
- N 側費米能階相對 P 側下降 qVR = 10 eV
- 空乏區內電場增強，載子被掃出
- Fn − Fp = −qVR（準費米能階重疊或分裂方向相反）
- 少數載子從空乏區邊界被抽出

**答案**：
- 正向：W = 0.174 μm，Emax = 2.69 × 10⁴ V/cm
- 反向：W = 1.19 μm，Emax = 1.83 × 10⁵ V/cm

**延伸思考**：
在先進 MOSFET 中，源汲極接面的反向偏壓（VDS > 0）造成空乏區展開，這在短通道中會影響通道電位分佈，就是 DIBL（Drain-Induced Barrier Lowering）效應的物理根源。理解偏壓下空乏區的變化對分析短通道效應至關重要。

---

### 題目 23：Shockley 二極體方程推導
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：理想二極體方程

**題目**：
(a) 推導理想二極體（Shockley Diode）的 I-V 方程：I = I₀[exp(qV/kT) − 1]。說明每個關鍵假設和推導步驟。
(b) 推導反向飽和電流 I₀ 的表達式，並對題目 21 的 PN 接面（Na = 10¹⁸, Nd = 10¹⁶）計算 I₀/A（假設 Dn = 25 cm²/s, Dp = 10 cm²/s, τn = 10⁻⁶ s, τp = 10⁻⁷ s）。
(c) 計算正向偏壓 V = 0.6 V 時的電流密度。

**詳解**：

**解題思路**：從少數載子在空乏區邊界的注入條件出發，求解擴散方程。

**步驟**：

**(a) Shockley 方程推導**

**關鍵假設**：
1. 空乏近似：空乏區內無載子，區外電中性
2. 低注入：注入的少數載子 << 多數載子
3. 無產生-復合在空乏區中（理想二極體）
4. 穩態
5. 突變接面

**推導步驟**：

Step 1：邊界條件（空乏區邊界的少數載子濃度）

在正向偏壓 V 下，空乏區邊界的少數載子濃度（Law of the Junction）：

- N 側（x = xn）：pn(xn) = pn₀ exp(qV/kT) = (ni²/Nd) exp(qV/kT)
- P 側（x = −xp）：np(−xp) = np₀ exp(qV/kT) = (ni²/Na) exp(qV/kT)

過剩少數載子：
- Δp(xn) = pn₀[exp(qV/kT) − 1]
- Δn(−xp) = np₀[exp(qV/kT) − 1]

Step 2：求解少數載子擴散方程

N 側（x > xn）電洞的擴散方程（穩態）：

d²Δp/dx² = Δp/Lp²

解：Δp(x) = Δp(xn) exp[−(x − xn)/Lp]（衰減向 +x）

P 側（x < −xp）電子的擴散方程：

解：Δn(x) = Δn(−xp) exp[(x + xp)/Ln]（衰減向 −x）

Step 3：計算擴散電流

Jp(xn) = −qDp(dΔp/dx)|_{xn} = qDp Δp(xn)/Lp = qDp pn₀ [exp(qV/kT) − 1] / Lp

Jn(−xp) = qDn Δn(−xp)/Ln = qDn np₀ [exp(qV/kT) − 1] / Ln

Step 4：總電流（在空乏區無復合，電流連續）

J = Jn + Jp = q[Dn np₀/Ln + Dp pn₀/Lp] × [exp(qV/kT) − 1]

**I = I₀[exp(qV/kT) − 1]** ∎

**(b) 反向飽和電流**

I₀/A = J₀ = q[Dn np₀/Ln + Dp pn₀/Lp]

= q[Dn ni²/(Na Ln) + Dp ni²/(Nd Lp)]

= qni²[Dn/(Na Ln) + Dp/(Nd Lp)]

計算擴散長度：
- Ln = √(Dn τn) = √(25 × 10⁻⁶) = 5 × 10⁻³ cm = 50 μm
- Lp = √(Dp τp) = √(10 × 10⁻⁷) = √(10⁻⁶) = 10⁻³ cm = 10 μm

J₀ = 1.6 × 10⁻¹⁹ × (10¹⁰)² × [25/(10¹⁸ × 5 × 10⁻³) + 10/(10¹⁶ × 10⁻³)]

= 1.6 × 10⁻¹⁹ × 10²⁰ × [5 × 10⁻¹⁶ + 10⁻¹³]

= 1.6 × 10 × [5 × 10⁻¹⁶ + 10⁻¹³]

= 16 × [0.0005 × 10⁻¹³ + 10⁻¹³]

≈ 16 × 10⁻¹³（第二項主導，因 Nd << Na）

= **1.6 × 10⁻¹² A/cm²**

反向飽和電流主要由低摻雜側（N 側）的少數載子（電洞）擴散貢獻。

**(c) 正向電流密度**

J(0.6V) = J₀ × [exp(qV/kT) − 1]

= 1.6 × 10⁻¹² × [exp(0.6/0.02585) − 1]

= 1.6 × 10⁻¹² × [exp(23.21) − 1]

= 1.6 × 10⁻¹² × 1.21 × 10¹⁰

= **1.94 × 10⁻² A/cm² ≈ 19.4 mA/cm²**

**答案**：
- I = I₀[exp(qV/kT) − 1]
- J₀ ≈ 1.6 × 10⁻¹² A/cm²
- J(0.6V) ≈ 19.4 mA/cm²

**延伸思考**：
實際二極體的 I-V 特性偏離理想 Shockley 方程。在低正偏壓下，空乏區復合電流主導（理想因子 n ≈ 2），實際 I ∝ exp(qV/2kT)。在高正偏壓下，高注入效應和串聯電阻使電流偏低。完整模型為 I = I₀[exp(qV/nkT) − 1]，n 為理想因子（1 ≤ n ≤ 2）。

---

### 題目 24：PN 接面電容
**來源**：台大電機 / TSMC 面試
**難度**：★★★★
**主題**：接面電容

**題目**：
(a) 推導突變 PN 接面的空乏電容（Depletion/Junction Capacitance）Cj 對偏壓 V 的關係。
(b) 對題目 21 的接面（Na = 10¹⁸, Nd = 10¹⁶），計算零偏壓電容 Cj₀/A 和反向偏壓 −5V 時的 Cj/A。
(c) 說明如何利用 1/Cj² vs V 的圖（C-V 量測）來提取 Vbi 和摻雜濃度。
(d) 簡述擴散電容（Diffusion Capacitance）Cd 的物理來源，並說明為什麼它只在正向偏壓時重要。

**詳解**：

**解題思路**：空乏電容來自空乏區寬度隨偏壓的變化；擴散電容來自注入少數載子的儲存電荷。

**步驟**：

**(a) 空乏電容推導**

空乏區如同平行板電容器，但板間距（W）隨偏壓變化。

Cj = εSi × A / W

W = √[2εSi(Vbi − V)/q × (1/Na + 1/Nd)]

對單邊接面（Na >> Nd）：W ≈ √[2εSi(Vbi − V)/(qNd)]

Cj/A = εSi/W = √[qεSiNd / (2(Vbi − V))]

令 Cj₀/A = √[qεSiNd / (2Vbi)]（零偏壓電容）

**Cj = Cj₀ / √(1 − V/Vbi)**（突變接面，m = 1/2）

對於緩變接面（Linearly Graded Junction）：

Cj = Cj₀ / (1 − V/Vbi)^(1/3)（m = 1/3）

**(b) 數值計算**

Cj₀/A = √[qεSiNd / (2Vbi)]

= √[1.6 × 10⁻¹⁹ × 1.036 × 10⁻¹² × 10¹⁶ / (2 × 0.834)]

= √[1.658 × 10⁻¹⁵ / 1.668]

= √[9.940 × 10⁻¹⁶]

= **3.15 × 10⁻⁸ F/cm² = 31.5 nF/cm²**

反向偏壓 −5V：

Cj(−5V)/A = Cj₀/A / √(1 + 5/0.834) = 31.5 / √(6.994) = 31.5 / 2.645

= **11.9 nF/cm²**

**(c) C-V 量測分析**

由 Cj = Cj₀ / √(1 − V/Vbi)：

1/Cj² = (1/Cj₀²)(1 − V/Vbi) = (1/Cj₀²) − V/(Cj₀² × Vbi)

**1/Cj² vs V 為直線**：
- 斜率 = −1/(Cj₀² × Vbi) = −2/(qεSiNdA²) → 提取 Nd
- x 截距（1/Cj² = 0）：V = Vbi → 直接讀出 Vbi

更精確：斜率 = −2/(qεSiNB × A²)，其中 NB 為低摻雜側濃度。

C-V 量測是半導體元件表徵最重要的方法之一，可提取：
- 摻雜濃度分佈（透過對 1/Cj² 微分）
- 內建電位
- 氧化層厚度（MOS 電容）
- 介面態密度

**(d) 擴散電容**

物理來源：正向偏壓下，少數載子注入到中性區形成儲存電荷。偏壓變化 dV 引起儲存電荷變化 dQ。

Cd = dQ/dV

對少數載子（以 N 側電洞為例）：

儲存電荷：Qp = q × A × ∫ Δp(x) dx = q × A × Δp(xn) × Lp = q × A × pn₀ Lp [exp(qV/kT) − 1]

Cd = dQp/dV = (q/kT) × Qp × exp(qV/kT)/[exp(qV/kT) − 1]

≈ (q/kT) × Qp（正向偏壓足夠大時）

= (q²A pn₀ Lp / kT) × exp(qV/kT)

也可寫成：**Cd = τ × gd**，其中 gd = I × q/(kT) 為小信號電導，τ 為少數載子生命期

正向偏壓下 Cd >> Cj（因 Cd ∝ exp(qV/kT) 指數增長）
反向偏壓下 Cd → 0（無少數載子注入，儲存電荷可忽略）

**答案**：
- Cj₀/A = 31.5 nF/cm²，Cj(−5V)/A = 11.9 nF/cm²
- 1/Cj² vs V 的斜率提取 Nd，x 截距提取 Vbi
- 擴散電容 Cd = τgd，僅在正偏壓下重要

**延伸思考**：
C-V 量測在台積電製程監控中無處不在。MOS 電容的 C-V 曲線可提取氧化層厚度（EOT/CET）、平帶電壓、介面態密度、氧化層電荷等關鍵參數。高頻 C-V 和準靜態 C-V 的差異可分離介面態效應。這些量測是每片晶圓出貨前的必要檢驗項目。

---

### 題目 25：PN 接面崩潰
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：崩潰機制（Breakdown Mechanisms）

**題目**：
(a) 說明雪崩崩潰（Avalanche Breakdown）的物理機制，推導乘法因子（Multiplication Factor）M 與電壓的關係。
(b) 說明齊納崩潰（Zener Breakdown / Tunneling）的物理機制。在什麼摻雜條件下齊納崩潰會先於雪崩崩潰發生？
(c) 一個 P⁺N 接面，N 側 Nd = 10¹⁵ cm⁻³。估算其雪崩崩潰電壓 VBR。矽的臨界電場可近似為 ℰcrit ≈ 4 × 10⁵ V/cm（對此摻雜濃度）。
(d) 比較雪崩崩潰和齊納崩潰的溫度係數（Temperature Coefficient）。

**詳解**：

**解題思路**：兩種崩潰機制有不同的物理根源和溫度特性。

**步驟**：

**(a) 雪崩崩潰**

物理機制：
1. 反向偏壓增加 → 空乏區電場增強
2. 少數載子在電場中加速，獲得足夠動能
3. 與晶格原子碰撞，產生電子-電洞對（Impact Ionization, 衝擊游離）
4. 新產生的載子再次被加速並碰撞，產生更多載子
5. 連鎖反應形成「雪崩」，電流急劇增加

乘法因子：

M = 1 / (1 − (V/VBR)^n)

其中 VBR 為崩潰電壓，n ≈ 3-6（取決於材料和摻雜）。

當 V → VBR 時 M → ∞，電流無限增大。

更嚴格的定義涉及游離係數（Ionization Coefficients）αn 和 αp：

∫₀^W αn exp[−∫₀^x (αn − αp) dx'] dx = 1（雪崩條件）

**(b) 齊納崩潰（量子穿隧）**

物理機制：
1. 當兩側摻雜均很高時，空乏區很窄（< 10 nm 量級）
2. 價帶電子可直接穿隧（Quantum Tunneling）到對面的導帶
3. 不需要碰撞游離，是量子力學效應

發生條件：
- 兩側摻雜均 > 10¹⁷ ~ 10¹⁸ cm⁻³
- 空乏區寬度 < ~10 nm
- 崩潰電壓 < ~5V（低壓崩潰）

判斷準則：
- VBR < 5V：主要為齊納崩潰
- VBR > 7V：主要為雪崩崩潰
- 5V < VBR < 7V：兩者共存

**(c) 崩潰電壓估算**

P⁺N 接面，空乏區主要在 N 側。崩潰時 Emax = ℰcrit：

Emax = qNd W/(εSi) = 2(Vbi + VBR)/W

由 Emax = ℰcrit 和 W = εSi ℰcrit/(qNd)：

VBR + Vbi = ℰcrit × W/2 = ℰcrit² εSi/(2qNd)

VBR ≈ ℰcrit² εSi/(2qNd) − Vbi

= (4 × 10⁵)² × 11.7 × 8.854 × 10⁻¹⁴ / (2 × 1.6 × 10⁻¹⁹ × 10¹⁵) − Vbi

= 16 × 10¹⁰ × 1.036 × 10⁻¹² / (3.2 × 10⁻⁴) − Vbi

= 1.658 × 10⁻¹ / 3.2 × 10⁻⁴ − Vbi

= 518 − Vbi

Vbi ≈ (kT/q)ln(NaNd/ni²) ≈ 0.82 V（取 Na = 10¹⁸）

**VBR ≈ 517 V**

（對 Nd = 10¹⁵ 的輕摻雜，崩潰電壓很高，適合功率元件）

**(d) 溫度係數**

| 崩潰機制 | 溫度係數 | 原因 |
|----------|---------|------|
| **雪崩崩潰** | **正溫度係數**（VBR 隨 T 增加） | 高溫晶格振動增強，載子散射增多，需更強電場才能獲得足夠動能進行碰撞游離 |
| **齊納崩潰** | **負溫度係數**（VBR 隨 T 減少） | 高溫 Eg 減小，穿隧距離縮短，更容易穿隧 |

此溫度係數差異可用於區分兩種崩潰機制：
- 量測 VBR 的溫度相依性
- 正溫度係數 → 雪崩崩潰
- 負溫度係數 → 齊納崩潰

**答案**：
- 雪崩崩潰：碰撞游離連鎖反應，正溫度係數
- 齊納崩潰：量子穿隧，負溫度係數，高摻雜窄空乏區
- VBR(Nd = 10¹⁵) ≈ 517 V

**延伸思考**：
崩潰電壓設計在功率元件中至關重要。功率 MOSFET 的耐壓由漂移區（Drift Region）的摻雜和厚度決定。超結（Super Junction）技術利用交替的 N 柱和 P 柱實現電場均勻化，可在相同耐壓下大幅降低導通電阻。齊納二極體利用崩潰特性作為穩壓元件，5.6V 左右的齊納二極體因兩種機制抵消而具有極小的溫度係數，是精密參考電壓的理想選擇。

---

### 題目 26：PN 接面的空乏區產生-復合電流
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：非理想二極體特性

**題目**：
(a) 實際 PN 二極體的 I-V 曲線在低正偏壓下偏離 Shockley 方程（理想因子 n ≈ 2）。解釋物理原因並推導空乏區復合電流的表達式。
(b) 畫出 ln(I) vs V 的圖，標示理想因子 n = 1 和 n = 2 的區域。
(c) 在反向偏壓下，實際反向電流遠大於 Shockley 方程預測的 I₀。解釋空乏區產生電流（Generation Current）的來源。

**詳解**：

**解題思路**：Shockley 方程忽略了空乏區內的復合和產生，這些在低偏壓和反偏壓下不可忽略。

**步驟**：

**(a) 空乏區復合電流**

在正偏壓下，空乏區中 np > ni²（非平衡），存在淨復合。

SRH 復合率在空乏區中的最大值發生在 Et = Ei（帶隙中央陷阱）且 n = p 處：

Rmax = ni / (2τ₀) × [exp(qV/2kT) − 1]

其中 τ₀ = √(τnτp)

空乏區復合電流：

Irec = q × A × ∫ R dx ≈ q × A × Rmax × W

= qAniW / (2τ₀) × [exp(qV/2kT) − 1]

**∴ Irec ∝ exp(qV/2kT)**，對應理想因子 **n = 2**

比較：擴散電流 Idiff ∝ exp(qV/kT)，對應 n = 1

總電流：I = Idiff + Irec

**(b) ln(I) vs V 圖**

- **低正偏壓**（V < ~0.3V for Si）：復合電流主導，ln(I) vs V 斜率 ≈ q/(2kT)，理想因子 **n ≈ 2**
- **中正偏壓**（0.3V < V < ~0.6V）：擴散電流主導，斜率 ≈ q/(kT)，**n ≈ 1**
- **高正偏壓**（V > 0.6V）：高注入效應和串聯電阻使斜率下降，n > 1

圖形特徵：兩段直線（低壓斜率小、高壓斜率大），在中間轉折。

實際使用：I = I₀[exp(qV/nkT) − 1]，n 為 1 到 2 之間的理想因子。

**(c) 反向產生電流**

反向偏壓下空乏區中 np < ni²，存在淨產生（Generation），缺陷釋放電子-電洞對。

產生電流：

Igen = qAniW/(2τ₀)

特徵：
- Igen ∝ ni ∝ exp(−Eg/2kT)，而 I₀(Shockley) ∝ ni² ∝ exp(−Eg/kT)
- 因此 Igen 的溫度相依性較弱，在室溫下 Igen >> I₀
- Igen ∝ W ∝ √(Vbi + |VR|)，反向電流隨偏壓緩慢增加（非完全飽和）

數量級比較（Si, 300K）：
- I₀ ∝ ni² ~ 10²⁰ → 極小
- Igen ∝ ni ~ 10¹⁰ → 比 I₀ 大很多個數量級

**答案**：
- 低正偏壓下空乏區復合電流主導，n ≈ 2
- 反向漏電由空乏區產生電流主導，遠大於 Shockley 預測值

**延伸思考**：
在先進製程中，PN 接面漏電是待機功耗的主要來源。除了 SRH 產生電流外，帶間穿隧（Band-to-Band Tunneling, BTBT）在高摻雜接面中也很重要。台積電在 N7 以下製程中，GIDL（Gate-Induced Drain Leakage）成為關鍵漏電路徑，其物理機制即為閘極電場增強的 BTBT。

---

### 題目 27：線性緩變接面與內建電場
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：緩變接面（Linearly Graded Junction）

**題目**：
一個線性緩變 PN 接面，淨摻雜從 P 到 N 線性變化：N(x) = ax，其中 a 為摻雜梯度（單位 cm⁻⁴），x = 0 為冶金接面。
(a) 使用空乏近似，推導空乏區寬度 W 與內建電位 Vbi 的關係。
(b) 推導空乏電容 Cj 與偏壓 V 的關係，並與突變接面比較。
(c) 若 a = 10²⁰ cm⁻⁴，計算零偏壓空乏區寬度（假設 Vbi = 0.7 V）。

**詳解**：

**解題思路**：緩變接面的電荷分佈為線性，而非階梯函數。

**步驟**：

**(a) 空乏區寬度**

空乏近似下，空間電荷密度：ρ(x) = qa × x，在 −W/2 < x < W/2

泊松方程：dℰ/dx = ρ/εSi = qax/εSi

積分得電場：ℰ(x) = qa(x² − W²/4)/(2εSi)

電場在 x = 0 最大：ℰmax = −qaW²/(8εSi)

再積分得電位：

Vbi = −∫ ℰ dx = qaW³/(12εSi)

解出 W：

**W = (12εSi Vbi/(qa))^(1/3)**

注意：W ∝ Vbi^(1/3)，而突變接面 W ∝ Vbi^(1/2)。

**(b) 電容**

Cj/A = εSi/W

代入 W 的偏壓相依性（用 Vbi − V 替代 Vbi）：

W = [12εSi(Vbi − V)/(qa)]^(1/3)

Cj/A = εSi / [12εSi(Vbi − V)/(qa)]^(1/3)

= [qεSi²a / (12(Vbi − V))]^(1/3)

**Cj ∝ (Vbi − V)^(−1/3)**

比較：
- 突變接面：Cj ∝ (Vbi − V)^(−1/2)，梯度因子 m = 1/2
- 緩變接面：Cj ∝ (Vbi − V)^(−1/3)，梯度因子 m = 1/3

1/Cj³ vs V 為直線（緩變接面），斜率可提取摻雜梯度 a。

**(c) 數值計算**

W = (12εSi Vbi/(qa))^(1/3)

= (12 × 1.036 × 10⁻¹² × 0.7 / (1.6 × 10⁻¹⁹ × 10²⁰))^(1/3)

= (8.702 × 10⁻¹² / 16)^(1/3)

= (5.44 × 10⁻¹³)^(1/3)

= **8.16 × 10⁻⁵ cm = 0.816 μm**

**答案**：
- W = (12εSiVbi/qa)^(1/3)
- Cj ∝ (Vbi − V)^(−1/3)，梯度因子 m = 1/3
- W(0) ≈ 0.816 μm

**延伸思考**：
實際的 PN 接面介於突變和緩變之間。離子佈植後的退火會使接面變得較為緩變。精確的接面剖面形狀影響電容特性和崩潰電壓。台積電使用 SIMS（Secondary Ion Mass Spectrometry）量測摻雜分佈，精度可達 sub-nm 的深度解析度。

---

### 題目 28：PN 接面的暫態響應
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：開關特性

**題目**：
一個 PN 二極體在正向偏壓 VF = 0.7 V、正向電流 IF = 10 mA 的穩態下突然切換到反向偏壓。
(a) 定義儲存時間（Storage Time）ts 和轉態時間（Transition Time）tt，並畫出電流隨時間的波形。
(b) 說明儲存時間的物理原因（少數載子儲存電荷）。
(c) 若少數載子生命期 τ = 1 μs，反向電流 IR = 20 mA，估算儲存時間 ts。

**詳解**：

**解題思路**：正偏壓下注入的少數載子在中性區形成儲存電荷，切換到反偏壓時需先抽出這些電荷。

**步驟**：

**(a) 暫態波形**

切換瞬間（t = 0）：
1. 二極體不能立即截止，因為有大量儲存的少數載子
2. 反向電流先維持恆定值 IR = VR/R（外電路限制）
3. **儲存期（0 < t < ts）**：空乏區邊界少數載子濃度仍 > 平衡值，接面電壓仍接近正偏，電流 = −IR（恆定反向電流）
4. **轉態期（ts < t < ts + tt）**：儲存電荷耗盡，空乏區開始展寬，反向電流從 −IR 指數衰減至 −I₀
5. **穩態（t > ts + tt）**：正常反偏，I = −I₀

**(b) 儲存時間的物理原因**

正偏壓下，少數載子被注入到對方的中性區：
- P 側有過剩電子 Δn(x) = np₀[exp(qVF/kT) − 1] exp(x/Ln)
- N 側有過剩電洞 Δp(x) = pn₀[exp(qVF/kT) − 1] exp(−x/Lp)

這些過剩載子構成「儲存電荷」Q_stored。

切換到反偏壓時，儲存電荷必須通過以下方式消除：
1. 被反向電流抽出（主要機制）
2. 復合消失

在儲存電荷完全消除之前，接面仍維持正偏壓狀態，二極體呈現低阻抗，反向電流維持 −IR。

**(c) 儲存時間估算**

使用 charge-control 模型：

dQ/dt = −Q/τ − IR

儲存時間 ts 滿足 Q(ts) = 0，初始 Q(0) = IF × τ：

ts/τ = ln(1 + IF/IR) → 簡化公式

或更精確的 erf 公式：

erf(√(ts/τ)) = IF/(IF + IR)

= 10/(10 + 20) = 1/3

查表或計算：erf(x) = 1/3 → x ≈ 0.304

ts/τ = (0.304)² = 0.0924

ts = 0.0924 × 1 × 10⁻⁶ = **92.4 ns**

用簡化公式驗證：ts ≈ τ ln(1 + IF/IR) = 10⁻⁶ × ln(1.5) = 0.405 μs

（兩個公式因假設不同而結果有差異，erf 公式更精確）

**答案**：
- 儲存時間由少數載子儲存電荷決定
- ts ≈ 92 ns（erf 公式）
- 波形：恆定反向電流 → 指數衰減 → 飽和漏電

**延伸思考**：
二極體的開關速度直接影響功率轉換效率。快速恢復二極體（Fast Recovery Diode, FRD）透過降低生命期（金擴散或電子輻照）減少 ts。肖特基二極體（Schottky Diode）因使用多數載子導電，無少數載子儲存，開關速度極快，ts ≈ 0。這是肖特基二極體在高頻整流中的核心優勢。

---

### 題目 29：肖特基接面與歐姆接觸
**來源**：台大電機 / TSMC 面試
**難度**：★★★★
**主題**：金屬-半導體接面

**題目**：
(a) 金屬功函數 Φm = 4.8 eV，N 型矽電子親和力 χ = 4.05 eV，摻雜 Nd = 10¹⁶ cm⁻³。畫出接觸前後的能帶圖，計算肖特基能障高度 ΦB 和內建電位 Vbi。
(b) 寫出肖特基二極體的 I-V 方程（熱離子發射模型，Thermionic Emission），並與 PN 二極體比較。
(c) 說明如何製作歐姆接觸（Ohmic Contact），討論台積電在先進製程中接觸電阻的挑戰。

**詳解**：

**解題思路**：金屬-半導體接面特性取決於功函數差和摻雜濃度。

**步驟**：

**(a) 能帶圖與能障計算**

Φm = 4.8 eV > χ + (Ec − Ef) → 形成肖特基接觸（整流接觸）

肖特基能障高度（金屬到半導體）：

**ΦB = Φm − χ = 4.8 − 4.05 = 0.75 eV**

（注意：ΦB 由金屬功函數和半導體電子親和力決定，理想上與摻雜無關）

內建電位：

Vbi = ΦB − (Ec − Ef)/q

Ec − Ef = kT ln(Nc/Nd) = 0.02585 × ln(2.8 × 10¹⁹/10¹⁶) = 0.02585 × 7.937 = 0.205 eV

**Vbi = 0.75 − 0.205 = 0.545 V**

能帶圖特徵：
- 接觸前：金屬費米能階低於半導體費米能階
- 接觸後：費米能階對齊，半導體表面形成空乏區
- 金屬側有能障 ΦB = 0.75 eV（固定）
- 半導體側有能障 qVbi = 0.545 eV（隨偏壓變化）

**(b) 熱離子發射 I-V 方程**

J = A* T² exp(−qΦB/kT) × [exp(qV/kT) − 1]

= JS [exp(qV/kT) − 1]

其中 A* 為有效 Richardson 常數：A* = 4πqm*k²/h³

矽 N 型：A* ≈ 112 A/(cm² K²)

**與 PN 二極體比較**：

| 特性 | 肖特基二極體 | PN 二極體 |
|------|-------------|----------|
| 反向飽和電流 JS | A*T²exp(−qΦB/kT) ~ 10⁻⁵ A/cm² | qni²(Dn/NaLn + Dp/NdLp) ~ 10⁻¹² A/cm² |
| JS 大小 | 大很多（ΦB < Eg） | 極小 |
| 理想因子 n | ~1.02-1.06 | 1-2 |
| 開啟電壓 | ~0.3V | ~0.7V |
| 載子類型 | 多數載子 | 少數載子 |
| 開關速度 | 極快（ps 級） | 慢（ns-μs，因少數載子儲存） |
| 反向漏電 | 較大 | 較小 |

**(c) 歐姆接觸**

歐姆接觸條件（無整流效應）：
1. **Φm < Φs**（N 型）或 **Φm > Φs**（P 型）：無能障形成
2. **重摻雜**（> 10¹⁹ cm⁻³）：空乏區極窄，載子可穿隧通過能障

實際做法（台積電製程）：
1. 源汲極重摻雜至 > 10²⁰ cm⁻³
2. 沉積金屬（Ti, Co, Ni）並退火形成矽化物（Silicide）：TiSi₂, CoSi₂, NiSi
3. 矽化物/重摻雜矽的介面形成低電阻穿隧歐姆接觸
4. 接觸電阻率 ρc 需 < 10⁻⁸ Ω·cm²

**先進製程的接觸電阻挑戰**：

隨元件尺寸縮小，接觸面積減少，接觸電阻 Rc = ρc/Ac 急劇上升：
- N7：接觸面積 ~7 nm × 25 nm → Rc 佔總電阻 30%+
- N3/N2：接觸電阻成為限制元件性能的瓶頸

台積電的解決方案：
- 使用 Ti/TiN 作為 barrier metal + 鎢（W）或鈷（Co）或釕（Ru）填充
- Selective Epitaxial Growth (SEG) 增大接觸面積
- 低溫退火最佳化矽化物（NiSi → Ti silicide 在部分節點回歸）
- 原子層沉積（ALD）確保均勻覆蓋

**答案**：
- ΦB = 0.75 eV，Vbi = 0.545 V
- 肖特基比 PN 二極體開啟電壓低、開關快、但反向漏電大
- 歐姆接觸靠重摻雜 + 矽化物實現

**延伸思考**：
費米能階釘扎（Fermi-Level Pinning）使實際肖特基能障偏離理想值。在矽上，由於介面態，ΦB 幾乎與金屬種類無關（~0.7 eV for N-Si）。這是金屬接觸設計的重要考量。

---

### 題目 30：異質接面
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：異質接面（Heterojunction）

**題目**：
(a) 定義異質接面，並解釋 Type I（跨置型）、Type II（交錯型）和 Type III（斷裂型）的能帶排列。
(b) 考慮一個 N-AlGaAs/P-GaAs 異質接面。AlGaAs 的 Eg = 1.8 eV，GaAs 的 Eg = 1.42 eV。假設帶偏移比 ΔEc:ΔEv = 60:40。計算導帶偏移 ΔEc 和價帶偏移 ΔEv。
(c) 說明異質接面在 HBT（Heterojunction Bipolar Transistor）和 HEMT（High Electron Mobility Transistor）中的應用原理。

**詳解**：

**解題思路**：異質接面是兩種不同半導體的接面，能帶不連續是其核心特徵。

**步驟**：

**(a) 異質接面類型**

異質接面（Heterojunction）：由兩種不同帶隙的半導體組成的接面。

- **Type I（跨置型，Straddling）**：窄帶隙材料的導帶和價帶均被寬帶隙材料「包圍」。ΔEc > 0, ΔEv > 0。例：GaAs/AlGaAs, InGaAs/InP
- **Type II（交錯型，Staggered）**：兩材料的能帶交錯，有重疊。例：InAs/GaSb（部分能量範圍）
- **Type III（斷裂型，Broken-gap）**：一種材料的導帶低於另一種的價帶，無帶隙重疊。例：InAs/GaSb（在某些組成下）

Anderson 模型假設：能帶偏移由電子親和力差決定
- ΔEc = χ₁ − χ₂
- ΔEv = ΔEg − ΔEc = (Eg2 − Eg1) − (χ₁ − χ₂)

**(b) 帶偏移計算**

ΔEg = Eg(AlGaAs) − Eg(GaAs) = 1.8 − 1.42 = 0.38 eV

ΔEc:ΔEv = 60:40

ΔEc = 0.6 × ΔEg = 0.6 × 0.38 = **0.228 eV**

ΔEv = 0.4 × ΔEg = 0.4 × 0.38 = **0.152 eV**

能帶圖特徵：
- 導帶在界面有 ΔEc = 0.228 eV 的不連續（GaAs 側較低）
- 價帶在界面有 ΔEv = 0.152 eV 的不連續
- 這些不連續形成量子井結構

**(c) 異質接面元件應用**

**HBT（異質接面雙極性電晶體）**：

- 射極使用寬帶隙材料（如 AlGaAs），基極使用窄帶隙材料（如 GaAs）
- ΔEc 形成額外的電洞注入屏障，抑制基極電洞向射極的反注入
- 射極注入效率 γ 大幅提高：γ ≈ 1 − (NB/NE)exp(−ΔEg/kT)
- 允許基極重摻雜（降低基極電阻 RB）而不犧牲 γ
- 結果：同時實現高 fT 和低 RB → fmax 大幅提升
- 應用：5G 功率放大器、高速通訊 IC

**HEMT（高電子遷移率電晶體）**：

- 在 AlGaAs/GaAs 界面，ΔEc 形成三角量子井
- 摻雜在 AlGaAs 側（寬帶隙），電子落入 GaAs 側的量子井
- 電子與施體離子空間分離（Modulation Doping）→ 減少雜質散射
- 通道（2DEG, 二維電子氣）遷移率極高（77K 可達 10⁶ cm²/V·s）
- 應用：低雜訊放大器（LNA）、毫米波通訊

**答案**：
- ΔEc = 0.228 eV，ΔEv = 0.152 eV
- HBT 利用 ΔEg 提升射極注入效率
- HEMT 利用 ΔEc 形成 2DEG 實現高遷移率

**延伸思考**：
異質接面是現代化合物半導體元件的基礎。InGaAs/InAlAs HEMT 用於 5G/6G 毫米波前端；GaN/AlGaN HEMT 用於功率放大和功率轉換。台積電的 GaN-on-Si 製程整合了 GaN 異質接面的高壓高頻能力與矽基板的低成本優勢。此外，在先進 CMOS 中，SiGe/Si 異質接面用於 PMOS 源汲極（應變工程），本質上也是異質接面的應用。

---

## Part 4：MOSFET 元件物理（題目 31–40）

---

### 題目 31：MOS 電容器的能帶圖
**來源**：台大電機 / TSMC 面試
**難度**：★★★★
**主題**：MOS 電容器（MOS Capacitor）

**題目**：
考慮一個理想的 P 型矽 MOS 電容器，Na = 10¹⁷ cm⁻³，SiO₂ 厚度 tox = 5 nm。
(a) 畫出累積（Accumulation）、平帶（Flat Band）、空乏（Depletion）、強反轉（Strong Inversion）四種狀態下的能帶圖，標示 Ec、Ev、Ei、Ef、及氧化層中的電場方向。
(b) 計算體費米電位 φf = (Ef − Ei)/q 和表面電位達到強反轉時的值 φs = 2φf。
(c) 計算最大空乏區寬度 Wdmax。

**詳解**：

**解題思路**：MOS 電容器是 MOSFET 的核心。四種偏壓狀態對應不同的表面電位。

**步驟**：

**(a) 四種狀態的能帶圖**

P 型基體，閘極為金屬（或 N⁺ poly-Si）：

1. **累積（VG < VFB < 0）**：
   - 閘極負偏壓，吸引電洞到 Si 表面
   - 能帶向下彎（表面 Ei 靠近 Ev）
   - 表面電洞濃度 > Na
   - 氧化層電場從 Si 指向 Metal

2. **平帶（VG = VFB）**：
   - 能帶不彎曲，φs = 0
   - 表面狀態與體內相同

3. **空乏（VFB < VG < Vth）**：
   - 閘極正偏壓推開表面電洞，形成空乏區
   - 能帶向上彎，表面 Ei 靠近 Ef
   - 空乏區寬度隨 VG 增加而增大

4. **強反轉（VG > Vth）**：
   - 表面電位 φs ≥ 2φf，表面 Ei 彎到 Ef 以下
   - 表面電子濃度 ≥ Na（反轉層形成）
   - 空乏區寬度不再增加（固定在 Wdmax）
   - 額外閘壓全部用於增加反轉層電荷

**(b) 費米電位與反轉條件**

體費米電位：

φf = (kT/q) ln(Na/ni) = 0.02585 × ln(10¹⁷/10¹⁰) = 0.02585 × 16.12

= **0.417 eV/q = 0.417 V**

強反轉表面電位：

**φs(inv) = 2φf = 0.834 V**

此時表面電子濃度 ns = Na = 10¹⁷ cm⁻³。

**(c) 最大空乏區寬度**

在強反轉（φs = 2φf）時空乏區達最大：

Wdmax = √(2εSi × 2φf / (qNa))

= √(2 × 11.7 × 8.854 × 10⁻¹⁴ × 2 × 0.417 / (1.6 × 10⁻¹⁹ × 10¹⁷))

= √(2 × 1.036 × 10⁻¹² × 0.834 / 1.6 × 10⁻²)

= √(1.728 × 10⁻¹² / 1.6 × 10⁻²)

= √(1.080 × 10⁻¹⁰)

= **1.04 × 10⁻⁵ cm = 0.104 μm = 104 nm**

**答案**：
- φf = 0.417 V，φs(inv) = 2φf = 0.834 V
- Wdmax = 104 nm

**延伸思考**：
MOS 能帶圖是台積電面試的必考題。面試官常要求：「請畫出 NMOS 在反轉狀態下，從閘極到基體的能帶圖。」關鍵是正確表示氧化層中能帶的斜率（電場）、Si/SiO₂ 介面的能帶偏移（ΔEc ≈ 3.1 eV）、以及表面電位的彎曲方向。

---

### 題目 32：閾值電壓推導
**來源**：台大電機 / TSMC 面試
**難度**：★★★★★
**主題**：MOSFET 閾值電壓（Threshold Voltage）

**題目**：
(a) 從第一性原理推導 NMOS 的閾值電壓 Vth 表達式，包含平帶電壓、氧化層電壓降、和表面電位。
(b) 對 P 型基體（Na = 10¹⁷），N⁺ poly-Si 閘極，tox = 2 nm，計算 Vth（假設理想，無氧化層電荷）。
(c) 若氧化層中存在正固定電荷 Qf = 5 × 10¹⁰ q C/cm²，計算新的 Vth。
(d) 討論體效應（Body Effect）：當源極與基體之間有偏壓 VSB > 0 時，Vth 如何改變？推導公式。

**詳解**：

**解題思路**：Vth 是使表面達到強反轉（φs = 2φf）所需的閘極電壓。

**步驟**：

**(a) Vth 推導**

閘極電壓 VG 必須完成三個任務：
1. 補償平帶電壓 VFB
2. 在氧化層上產生電壓降以支持空乏區電荷
3. 使表面電位達到 2φf

VG = VFB + φs + Qd/Cox

在閾值（φs = 2φf）：

空乏區電荷：|Qd| = qNaWdmax = √(2qεSiNa × 2φf)

**Vth = VFB + 2φf + √(2qεSiNa × 2φf) / Cox**

其中 Cox = εox/tox = 3.9 × 8.854 × 10⁻¹⁴ / tox

平帶電壓（理想情況）：VFB = Φms = Φm − Φs

N⁺ poly-Si 閘極：Φm ≈ χ + 0（費米能階在導帶底）
P 型 Si 基體：Φs = χ + Eg/2q + φf

Φms = −(Eg/2q + φf) = −(0.56 + 0.417) = −0.977 V

**(b) 數值計算**

Cox = 3.9 × 8.854 × 10⁻¹⁴ / (2 × 10⁻⁷) = 3.453 × 10⁻¹³ / 2 × 10⁻⁷
= **1.727 × 10⁻⁶ F/cm²**

|Qd,max| = √(2 × 1.6 × 10⁻¹⁹ × 1.036 × 10⁻¹² × 10¹⁷ × 2 × 0.417)

= √(2 × 1.6 × 10⁻¹⁹ × 1.036 × 10⁻¹² × 10¹⁷ × 0.834)

= √(2.764 × 10⁻¹⁴)

= 1.663 × 10⁻⁷ C/cm²

Vth = VFB + 2φf + |Qd|/Cox

= −0.977 + 0.834 + 1.663 × 10⁻⁷ / 1.727 × 10⁻⁶

= −0.977 + 0.834 + 0.0963

= **−0.047 V ≈ −47 mV**

此閾值電壓太低（甚至為負），這就是為什麼實際製程需要閾值電壓調整（Vth Adjustment Implant）。

**(c) 有氧化層電荷**

正固定電荷 Qf 使平帶電壓下移：

VFB_new = Φms − Qf/Cox = −0.977 − (5 × 10¹⁰ × 1.6 × 10⁻¹⁹)/(1.727 × 10⁻⁶)

= −0.977 − 8 × 10⁻⁹/1.727 × 10⁻⁶

= −0.977 − 0.00463

= −0.981 V

Vth_new = −0.981 + 0.834 + 0.0963 = **−0.051 V**

正氧化層電荷使 Vth 更負（NMOS 更容易導通），但此例中影響很小（因 Cox 很大，即 tox 很薄）。

**(d) 體效應（Body Effect）**

當 VSB > 0 時，反轉層形成需要更大的表面電位：

φs(inv) = 2φf + VSB

空乏區電荷增加：|Qd| = √(2qεSiNa(2φf + VSB))

新閾值電壓：

Vth(VSB) = VFB + (2φf + VSB) + √(2qεSiNa(2φf + VSB))/Cox

= Vth(0) + VSB + [√(2qεSiNa(2φf + VSB)) − √(2qεSiNa × 2φf)]/Cox

定義體效應係數（Body Effect Coefficient）：

**γ = √(2qεSiNa) / Cox**

**Vth(VSB) = Vth(0) + γ[√(2φf + VSB) − √(2φf)]**

γ = √(2 × 1.6 × 10⁻¹⁹ × 1.036 × 10⁻¹² × 10¹⁷) / 1.727 × 10⁻⁶

= √(3.315 × 10⁻¹⁴) / 1.727 × 10⁻⁶

= 1.821 × 10⁻⁷ / 1.727 × 10⁻⁶ = **0.105 V^(1/2)**

VSB = 1V 時：ΔVth = 0.105 × [√(0.834 + 1) − √(0.834)] = 0.105 × (1.354 − 0.913) = 0.105 × 0.441 = **46 mV**

**答案**：
- Vth = VFB + 2φf + |Qd,max|/Cox
- 理想 Vth ≈ −47 mV（需調整摻雜）
- 體效應：ΔVth = γ(√(2φf + VSB) − √(2φf))

**延伸思考**：
閾值電壓工程是先進 CMOS 設計的核心。台積電在每個製程節點提供多種 Vth 選項（SVT, LVT, ULVT, HVT）以滿足不同速度/功耗需求。閾值電壓調整方法包括：通道摻雜（傳統）、金屬閘極功函數調整（HKMG 製程使用 TiN/TaN 的厚度或組成調整）、背偏壓（FDSOI 或 Backside Power Delivery）。在 GAA 時代，多 Vth 設計透過不同金屬閘極材料（Work Function Metal, WFM）實現。

---

### 題目 33：MOSFET I-V 特性推導
**來源**：台大電機 / TSMC 面試
**難度**：★★★★★
**主題**：MOSFET 電流方程

**題目**：
(a) 使用漸變通道近似（Gradual Channel Approximation, GCA），推導長通道 NMOS 在線性區和飽和區的 ID-VDS 方程。
(b) 對以下參數計算飽和電流 ID,sat：W = 1 μm, L = 100 nm, μn = 300 cm²/V·s, Cox = 1.7 × 10⁻⁶ F/cm², VGS = 1.0 V, Vth = 0.3 V。
(c) 定義跨導 gm 和輸出電阻 ro，並計算其值。
(d) 解釋通道長度調變效應（Channel Length Modulation, CLM），引入 λ 參數修正飽和區方程。

**詳解**：

**解題思路**：GCA 假設沿通道方向的電場遠小於垂直方向的電場。

**步驟**：

**(a) I-V 推導**

定義 y 為沿通道方向（源極到汲極），V(y) 為通道中 y 處的電位。

在 y 處，反轉層電荷密度：
Qi(y) = −Cox[VGS − V(y) − Vth]

通道電流（均勻截面）：

ID = W × |Qi(y)| × μn × dV/dy = W × Cox[VGS − V(y) − Vth] × μn × dV/dy

ID 沿通道為常數（電流連續），對 y 從 0 到 L 積分：

ID ∫₀^L dy = W μn Cox ∫₀^VDS [VGS − V − Vth] dV

ID × L = W μn Cox [(VGS − Vth)VDS − VDS²/2]

**線性區（VDS < VGS − Vth）**：

**ID = μn Cox (W/L) [(VGS − Vth)VDS − VDS²/2]**

VDS 很小時：ID ≈ μn Cox (W/L)(VGS − Vth)VDS（線性電阻）

**夾止（Pinch-off）條件**：在 VDS = VGS − Vth 時，汲極端反轉層消失。

**飽和區（VDS ≥ VGS − Vth）**：

代入 VDS = VGS − Vth：

**ID,sat = ½ μn Cox (W/L) (VGS − Vth)²**

電流不再隨 VDS 增加（理想情況）。

**(b) 飽和電流計算**

ID,sat = ½ × 300 × 1.7 × 10⁻⁶ × (1 × 10⁻⁴ / 100 × 10⁻⁷) × (1.0 − 0.3)²

W/L = 10⁻⁴ / 10⁻⁵ = 10

ID,sat = ½ × 300 × 1.7 × 10⁻⁶ × 10 × 0.49

= ½ × 300 × 1.7 × 10⁻⁵ × 0.49

= ½ × 2499 × 10⁻⁵

= **1.25 × 10⁻² A = 12.5 mA**

（注意：這是長通道模型計算，實際 100nm MOSFET 受速度飽和影響，電流較低）

**(c) 跨導與輸出電阻**

跨導（飽和區）：

gm = ∂ID/∂VGS|_{VDS固定} = μn Cox (W/L)(VGS − Vth)

= 300 × 1.7 × 10⁻⁶ × 10 × 0.7 = **3.57 × 10⁻³ S = 3.57 mS**

也可寫成：gm = 2ID,sat/(VGS − Vth) = 2 × 12.5/0.7 = 35.7 mA/V = 35.7 mS

等等，讓我重算：gm = μnCox(W/L)(VGS − Vth) = 300 × 1.7 × 10⁻⁶ × 10 × 0.7

= 300 × 1.7 × 10⁻⁵ × 0.7 = 300 × 1.19 × 10⁻⁵ = 3.57 × 10⁻³ A/V

或 gm = 2ID/(VGS − Vth) = 2 × 0.0125/0.7 = 0.0357 A/V = 35.7 mS

等等兩個結果不同。讓我確認：

gm = μnCox(W/L)(VGS − Vth) = 300 × 1.7e-6 × 10 × 0.7 = 300 × 1.19e-5 = 3.57e-3 = 3.57 mS

2ID/(VGS − Vth) = 2 × 12.5e-3 / 0.7 = 25e-3/0.7 = 35.7 mS

不一致？讓我重算 ID：

ID = 0.5 × 300 × 1.7e-6 × 10 × 0.49 = 0.5 × 5.1e-3 × 0.49 = 0.5 × 2.499e-3 = 1.25e-3 A = 1.25 mA

我之前計算有誤。重算：

μnCox = 300 × 1.7 × 10⁻⁶ = 5.1 × 10⁻⁴ A/V²

ID,sat = 0.5 × 5.1 × 10⁻⁴ × 10 × 0.49 = 0.5 × 5.1 × 10⁻³ × 0.49 = 0.5 × 2.499 × 10⁻³

= **1.25 × 10⁻³ A = 1.25 mA**

gm = μnCox(W/L)(VGS − Vth) = 5.1 × 10⁻⁴ × 10 × 0.7 = **3.57 × 10⁻³ A/V = 3.57 mS**

驗證：gm = 2ID/(VGS − Vth) = 2 × 1.25 × 10⁻³/0.7 = 3.57 × 10⁻³ ✓

理想飽和區輸出電阻 ro = ∞（ID 不隨 VDS 變化）。
考慮 CLM 後：ro = 1/(λID) ≈ VA/ID（VA 為 Early 電壓）

**(d) 通道長度調變**

物理機制：飽和區中夾止點在通道內，汲極電壓增加使夾止點向源極移動，有效通道長度縮短。

Leff = L − ΔL，其中 ΔL 隨 VDS 增加

修正後的飽和電流：

**ID,sat = ½ μn Cox (W/L)(VGS − Vth)² × (1 + λVDS)**

其中 λ = 1/VA 為通道長度調變參數（單位 V⁻¹），λ ∝ 1/L。

典型值：L = 100 nm 時 λ ≈ 0.1 V⁻¹

輸出電阻：ro = 1/(λID,sat) = VA/ID,sat

若 λ = 0.1 V⁻¹：ro = 1/(0.1 × 1.25 × 10⁻³) = **8 kΩ**

**答案**：
- ID,sat = 1.25 mA
- gm = 3.57 mS
- ro = 1/(λID)，考慮 CLM 約 8 kΩ

**延伸思考**：
長通道模型（Square Law Model）在先進製程中嚴重失準。實際 10nm 以下 MOSFET 的飽和電流受速度飽和主導，ID,sat ∝ (VGS − Vth) 而非 (VGS − Vth)²。台積電使用 BSIM-CMG（FinFET 模型）或更先進的 compact model 來精確模擬 I-V 特性。設計工程師必須理解模型的物理限制。

---

### 題目 34：MOS C-V 特性
**來源**：台大電機 / TSMC 面試
**難度**：★★★★
**主題**：MOS 電容的 C-V 曲線

**題目**：
(a) 畫出 P 型基體 MOS 電容器的高頻（1 MHz）和低頻（準靜態）C-V 曲線，標示累積、空乏、反轉各區域。
(b) 解釋高頻 C-V 在反轉區為何電容不回升至 Cox，而低頻 C-V 會回升。
(c) 從 C-V 曲線中如何提取以下參數：(i) 氧化層厚度 tox, (ii) 基體摻雜 Na, (iii) 平帶電壓 VFB, (iv) 介面態密度 Dit？
(d) 定義 EOT（Equivalent Oxide Thickness）和 CET（Capacitance Equivalent Thickness），說明在 High-k 介電質中兩者的差異。

**詳解**：

**解題思路**：C-V 曲線反映 MOS 電容器中電荷隨電壓的變化，不同頻率下反轉層載子的回應不同。

**步驟**：

**(a) C-V 曲線特徵**

P 型基體 MOS 電容器，以閘極電壓 VG 為橫軸，歸一化電容 C/Cox 為縱軸：

**累積區（VG << VFB）**：
- 電洞堆積在表面
- C ≈ Cox（最大值）

**空乏區（VFB < VG < Vth）**：
- 空乏區展寬，等效電容為 Cox 與 Cd 串聯
- C = Cox × Cd/(Cox + Cd)，Cd = εSi/Wd
- C 隨 VG 增加而下降

**反轉區（VG > Vth）**：
- **低頻 C-V**：反轉層電荷跟得上緩慢的電壓變化
  - C 回升至 Cox（反轉層屏蔽了空乏區）
- **高頻 C-V**：反轉層少數載子來不及回應（產生-復合太慢）
  - C 固定在最小值 Cmin = Cox × Cd,max/(Cox + Cd,max)
  - Cd,max = εSi/Wdmax

**(b) 頻率效應解釋**

反轉層中的少數載子（電子在 P 型基體上）來源：
1. 熱產生（Generation）：需時間 ~τ（μs 量級）
2. 從源/汲極注入（在 MOSFET 中可用，但 MOS 電容器無此管道）

- **低頻（< ~100 Hz）**：AC 信號週期 >> τ，反轉層電荷能跟隨，電容回到 Cox
- **高頻（> ~1 kHz）**：AC 信號週期 << τ，反轉層電荷無法跟隨，等效電容只有串聯的 Cox 和 Cd,max

**(c) 參數提取**

(i) **tox**：從累積區電容 Cox = Cmax 提取
    tox = εox × A / Cox = 3.9 × 8.854 × 10⁻¹⁴ × A / Cmax

(ii) **Na**：從 Cmin（高頻最小電容）和 Cox 提取
    Cmin = Cox Cd,max/(Cox + Cd,max)
    Cd,max = εSi/Wdmax = εSi/√(2εSi × 2φf/(qNa))
    由 Cmin 和 Cox 解出 Na（需迭代，因 φf 也含 Na）

(iii) **VFB**：從 C-V 曲線找到 C = CFB 對應的電壓
    CFB = Cox × Cd(FB)/(Cox + Cd(FB))
    Cd(FB) = εSi/LD，LD = √(εSikT/(q²Na))（Debye 長度）

(iv) **Dit**：比較高頻 C-V 和準靜態 C-V 的差異
    Dit = (1/q²)(Clf⁻¹ − Cox⁻¹)⁻¹ − (1/q²)(Chf⁻¹ − Cox⁻¹)⁻¹
    差值即為 Cit 的貢獻

**(d) EOT 與 CET**

**EOT（Equivalent Oxide Thickness）**：
EOT = (εSiO₂/εhigh-k) × t_physical
= (3.9/κ) × t_physical

例：HfO₂，κ = 25，t_physical = 2 nm
EOT = (3.9/25) × 2 = **0.312 nm**

**CET（Capacitance Equivalent Thickness）**：
CET = εSiO₂ × A / C_measured

CET 包含了所有電容降低效應（量子力學效應、多晶矽空乏等），因此 CET > EOT。

差異原因：
1. **量子力學效應（QM Effect）**：反轉層電子的波函數峰值不在介面上，而是在距表面約 1 nm 處，等效增加了介電層厚度約 0.3-0.5 nm
2. **多晶矽閘極空乏（Poly Depletion）**：傳統 Poly-Si 閘極在表面有空乏層，等效增加厚度（使用金屬閘極後消除）

典型先進製程：EOT ≈ 0.7-0.9 nm，CET ≈ 1.0-1.2 nm

**答案**：
- 高頻 C-V 在反轉區不回升（載子回應太慢）
- 低頻 C-V 回升至 Cox
- 從 C-V 可提取 tox, Na, VFB, Dit
- CET > EOT，差異來自量子效應和閘極空乏

**延伸思考**：
C-V 量測是台積電 FAB 每天執行數千次的核心量測。EOT 控制精度需達 0.01 nm 級（對應 ~1% 的閾值電壓變異）。在 N3/N2 製程中，EOT 已接近物理極限（~0.5 nm），進一步降低需要更高 κ 的介電質或 Negative Capacitance 技術。

---

### 題目 35：短通道效應
**來源**：台大電機 / TSMC 面試
**難度**：★★★★★
**主題**：短通道效應（Short Channel Effects, SCE）

**題目**：
(a) 說明何謂短通道效應，並列舉五種主要的短通道效應。
(b) 詳細解釋 DIBL（Drain-Induced Barrier Lowering）的物理機制。畫出長通道和短通道 MOSFET 在低 VDS 和高 VDS 下的表面電位分佈。
(c) 速度飽和（Velocity Saturation）如何改變 MOSFET 的 I-V 特性？推導速度飽和下的飽和電流表達式。
(d) 台積電如何在先進製程中抑制短通道效應？從元件結構的角度分析。

**詳解**：

**解題思路**：短通道效應源於通道長度縮小後，源極和汲極空乏區對通道電位的影響增加。

**步驟**：

**(a) 五種主要短通道效應**

1. **DIBL（Drain-Induced Barrier Lowering）**：汲極電壓降低源端勢壘
2. **Vth Roll-off**：通道變短，Vth 降低（共享電荷模型）
3. **速度飽和（Velocity Saturation）**：通道電場高使載子速度飽和
4. **熱載子效應（Hot Carrier Effect）**：高能載子注入氧化層
5. **穿通（Punch-through）**：源汲極空乏區相連
6. （額外）亞閾值擺幅劣化、GIDL 增加

**(b) DIBL 詳解**

**長通道**：
- 源極和汲極的空乏區對通道中央的電位影響極小
- 閘極完全控制通道勢壘
- VDS 增加不影響源端勢壘高度
- Vth 不隨 VDS 變化

**短通道**：
- 源汲極空乏區佔通道長度的顯著比例
- 汲極電壓增加使汲極空乏區延伸，降低整個通道的勢壘
- 源端勢壘高度降低 → 更多電子可以從源極注入
- 效果等同於 Vth 降低

DIBL 量化：
ΔVth = −η × VDS

DIBL（mV/V）= −ΔVth/ΔVDS × 1000

良好的 SCE 控制要求 DIBL < 100 mV/V。

表面電位分佈比較：
- 長通道、低 VDS：通道中央有高而寬的勢壘
- 短通道、低 VDS：勢壘較低（Vth roll-off）
- 短通道、高 VDS：汲極側拉低勢壘，源端勢壘顯著降低（DIBL）

**(c) 速度飽和下的 I-V**

長通道模型：夾止發生在 VDS = VGS − Vth（由 Qi → 0 決定）

速度飽和模型：飽和發生在 vd = vsat（而非 Qi → 0）

vd = μℰ/(1 + ℰ/ℰsat)，其中 ℰsat = vsat/μ = 2vsat/μ（不同模型稍有差異）

飽和電流推導（簡化）：

ID,sat = W × Cox × (VGS − Vth) × vsat（完全速度飽和時）

更精確（考慮從線性到飽和的過渡）：

VDS,sat = (VGS − Vth) × ℰsat × L / (VGS − Vth + ℰsat × L)

ID,sat = ½ μn Cox (W/L)(VGS − Vth)² / [1 + (VGS − Vth)/(ℰsat × L)]

當 ℰsat × L >> (VGS − Vth)：長通道行為，ID ∝ (VGS − Vth)²
當 ℰsat × L << (VGS − Vth)：速度飽和主導，ID ∝ (VGS − Vth)

關鍵差異：
- 長通道：ID ∝ (VGS − Vth)²，gm ∝ (VGS − Vth)
- 速度飽和：ID ∝ (VGS − Vth)，gm ≈ WCox vsat（常數！）

**(d) 先進製程中的 SCE 抑制**

台積電的策略（從平面到 3D）：

| 技術 | 節點 | SCE 抑制機制 |
|------|------|-------------|
| 薄 tox（High-k/MG） | 45nm+ | 增強閘極對通道的控制 |
| 超淺接面（USJ） | 65-28nm | 減少源汲極空乏區向通道延伸 |
| Halo/Pocket implant | 180-28nm | 局部增加通道摻雜抑制 DIBL |
| **FinFET** | **16nm-3nm** | **三面閘極包覆，大幅增強靜電控制** |
| **GAA/Nanosheet** | **N2 及以下** | **四面閘極全包覆，最佳靜電控制** |
| FDSOI | 22/28nm（競爭技術） | 薄體（< 7nm）抑制短通道 |

FinFET 的 SCE 抑制原理：
- 三面（或準四面）閘極包覆鰭片
- 鰭片寬度 Wfin < L_gate 使閘極對通道的控制遠強於源汲極
- 自然長度 λ = √(εSi × tSi × tox / (N × εox))，N 為有效閘極數
- FinFET 的 N ≈ 3，平面 N = 1 → λ 更小 → SCE 更好

**答案**：
- DIBL 使 Vth 隨 VDS 增加而降低
- 速度飽和使 ID 從 ∝(VGS−Vth)² 變為 ∝(VGS−Vth)
- FinFET/GAA 透過多面閘極包覆抑制 SCE

**延伸思考**：
SCE 控制是決定每個新製程節點是否可行的關鍵因素。台積電 N3 使用改良 FinFET（更窄鰭片 ~5 nm），N2 轉向 GAA Nanosheet。Intel 在 Intel 20A 導入 RibbonFET（GAA）。DIBL < 50 mV/V 和 SS < 75 mV/dec 是先進節點的基本要求。

---

### 題目 36：亞閾值導通
**來源**：台大電機 / TSMC 面試
**難度**：★★★★★
**主題**：亞閾值導通（Subthreshold Conduction）

**題目**：
(a) 推導 MOSFET 在亞閾值區（VGS < Vth）的漏極電流表達式。說明此區域的電流傳導機制。
(b) 定義並推導亞閾值擺幅（Subthreshold Swing, SS）。計算 300K 時的理想值。
(c) 為什麼 SS 有 60 mV/dec 的室溫理論下限？如何突破此下限（Steep-Slope Devices）？
(d) 在數位電路設計中，SS 對靜態功耗有什麼影響？為什麼台積電每一代製程都努力降低 SS？

**詳解**：

**解題思路**：亞閾值區的電流由擴散主導（非漂移），表面處於弱反轉。

**步驟**：

**(a) 亞閾值電流推導**

在 VGS < Vth 時，表面電位 φs < 2φf，通道處於弱反轉：

表面電子濃度：ns ∝ exp(qφs/kT)

而 φs 與 VGS 的關係：dφs/dVGS = Cox/(Cox + Cd) ≡ 1/n_body（n_body 為體因子）

因此 ns ∝ exp(qVGS/(n_body × kT))

電流以擴散為主（非漂移）：

**ID = ID₀ × exp[q(VGS − Vth)/(n × kT)] × [1 − exp(−qVDS/kT)]**

其中 n = 1 + Cd/Cox（體因子，body factor）

當 VDS >> kT/q（~26 mV）：

ID ≈ ID₀ × exp[q(VGS − Vth)/(nkT)]

**電流與 VGS 呈指數關係**（在 log(ID) vs VGS 圖上為直線）

**(b) 亞閾值擺幅推導**

SS 定義：使電流降低一個數量級（decade）所需的閘極電壓變化。

SS = dVGS/d(log₁₀ ID) = ln(10) × dVGS/d(ln ID)

由 ID ∝ exp(qVGS/nkT)：

d(ln ID)/dVGS = q/(nkT)

SS = ln(10) × nkT/q = **ln(10) × (kT/q) × (1 + Cd/Cox)**

= 2.303 × (kT/q) × (1 + Cd/Cox)

**理想值（Cd/Cox → 0）**：

SS_ideal = 2.303 × kT/q = 2.303 × 25.85 mV = **59.5 mV/dec ≈ 60 mV/dec**（300K）

實際值：考慮 Cd/Cox > 0 和介面態 Cit：

SS = (kT/q) ln(10) × [1 + (Cd + Cit)/Cox]

典型先進製程：SS ≈ 65-75 mV/dec（平面），60-65 mV/dec（FinFET）

**(c) 60 mV/dec 的物理限制**

SS 的下限來自**熱力學限制**（Boltzmann Tyranny）：

載子的能量分佈遵循玻茲曼分佈 ~exp(−E/kT)，勢壘降低 kT/q 就會使穿越載子增加 e 倍。要增加一個 decade（10 倍），需降低 kT/q × ln(10) = 60 mV。

**突破方法**：

1. **穿隧場效電晶體（TFET, Tunnel FET）**：
   - 利用帶間穿隧取代熱離子發射
   - 穿隧電流的能量過濾效應可突破 60 mV/dec
   - 理論上 SS < 10 mV/dec，但實際 Ion 太低

2. **負電容場效電晶體（NC-FET）**：
   - 在閘極堆疊中加入鐵電材料（如 HfZrO₂）
   - 鐵電層的負電容效應使 dφs/dVGS > 1（內部電壓放大）
   - 理論上 SS < 60 mV/dec，台積電有相關研究

3. **IMOS（Impact Ionization MOS）**：
   - 利用碰撞游離的雪崩效應
   - 可靠度問題嚴重

**(d) SS 對靜態功耗的影響**

數位電路的靜態功耗主要來自關態漏電（Off-state Leakage）：

Ioff = Ion × 10^(−(Vth/SS))

假設 Ion 和 Vth 固定：

- SS = 60 mV/dec，Vth = 0.3V：Ioff = Ion × 10^(−5) = 10⁻⁵ Ion
- SS = 80 mV/dec，Vth = 0.3V：Ioff = Ion × 10^(−3.75) = 1.78 × 10⁻⁴ Ion

SS 從 60 增加到 80 mV/dec，**Ioff 增加 ~18 倍**！

或者要維持相同 Ioff，必須增加 Vth，但 Vth 增加會降低 Ion（降速）。

**SS 改善 → 可在相同速度下降低功耗，或相同功耗下提升速度**

這就是為什麼台積電每一代製程都致力於降低 SS（透過更好的閘極控制力 = FinFET/GAA + 更薄 EOT）。

**答案**：
- SS = (kT/q)ln(10)(1 + Cd/Cox)，理想值 60 mV/dec
- 60 mV/dec 限制來自 Boltzmann 分佈
- SS 直接影響 Ioff，每增加 20 mV/dec，Ioff 增加一個數量級以上

**延伸思考**：
SS 是衡量電晶體「開關銳利度」的最重要指標之一。台積電 N3 的 SS 約 63-65 mV/dec，N2 GAA 目標 < 63 mV/dec。長遠來看，突破 60 mV/dec 的 Steep-Slope Device 是後矽時代的重要研究方向。

---

### 題目 37：MOSFET 尺度縮小理論
**來源**：台大電機 / TSMC 面試
**難度**：★★★★
**主題**：Dennard Scaling

**題目**：
(a) 敘述 Dennard Scaling（等電場縮小法則）：若元件尺寸縮小 κ 倍（κ > 1），各參數如何變化？列出電壓、電流、延遲、功率密度的縮放關係。
(b) 解釋為什麼 Dennard Scaling 在 ~2005 年（~130/90nm）後失效。主要原因是什麼？
(c) 後 Dennard 時代（Post-Dennard Era）的功率牆（Power Wall）問題如何影響晶片設計？台積電如何在先進製程中應對？

**詳解**：

**解題思路**：Dennard Scaling 假設所有電場保持不變，是 CMOS 微縮的黃金法則。

**步驟**：

**(a) Dennard Scaling 規則**

所有線性尺寸縮小 κ 倍（L → L/κ, W → W/κ, tox → tox/κ），電壓也縮小 κ 倍以維持電場不變：

| 參數 | 縮放因子 | 說明 |
|------|---------|------|
| 尺寸 L, W, tox | 1/κ | 線性縮小 |
| 電壓 VDD | 1/κ | 維持電場不變 |
| 摻雜 Na | κ | 維持空乏區縮小 |
| 電流 ID | 1/κ | ∝ VDD/κ × W/L 不變 × (VGS−Vth) ∝ 1/κ |
| 閘極延遲 τ = CV/I | 1/κ | C ∝ 1/κ，V ∝ 1/κ，I ∝ 1/κ |
| 功率 P = IV | 1/κ² | 每元件功率下降 |
| 面積 A | 1/κ² | |
| **功率密度 P/A** | **1** | **不變！** |
| 時脈頻率 f ∝ 1/τ | κ | 速度提升 |

**完美縮小：速度提升 κ 倍，功率密度不變，每元件功率降低 κ² 倍。**

**(b) Dennard Scaling 失效原因**

**核心問題：電壓無法繼續等比例縮小**

1. **閾值電壓 Vth 無法與 VDD 等比縮小**：
   - Vth 必須維持足夠大以控制 Ioff（由 SS 決定：Ioff ∝ 10^(-Vth/SS)）
   - SS ≥ 60 mV/dec 的物理限制使 Vth 不能低於 ~0.2-0.3V
   - 若 VDD 縮小但 Vth 不動，VGS − Vth 減小，Ion 下降

2. **氧化層漏電**：
   - tox 縮小至 < 2nm 後，直接穿隧漏電急劇增加
   - 必須引入 High-k（但 EOT 仍受限）

3. **結果**：
   - VDD 從 ~1.2V（130nm）僅降至 ~0.7V（3nm），而非理論的 1.2/κ
   - 功率密度不再恆定，隨面積縮小而**上升**
   - ~2005 年後功率密度增長使晶片散熱成為瓶頸

**(c) 後 Dennard 時代的應對**

**功率牆問題**：
- 功率密度持續上升 → 晶片溫度過高 → 無法再提升時脈頻率
- 2004 年後 CPU 頻率停滯在 ~4 GHz（Pentium 4 era）
- 轉向多核架構（利用面積縮小放更多核心）

**台積電的應對策略**：

| 技術 | 效益 |
|------|------|
| FinFET（16nm+） | 降低漏電 5-10×，允許更低 VDD |
| High-k/Metal Gate | 降低閘極漏電 100×，EOT 更薄 |
| 應變矽（Strain） | 提升 μ 30-50%，同功率下更快 |
| GAA Nanosheet（N2） | 更好的靜電控制，更低 SS |
| 背面供電（BSPDN） | 降低 IR drop，降低 VDD |
| 3D 堆疊（CFET） | 面積縮小不靠微縮，繞過物理極限 |
| 先進封裝（CoWoS, SoIC） | 系統級效能提升，分散功耗 |

**答案**：
- Dennard Scaling：尺寸、電壓同比縮小，功率密度不變
- ~2005 年後因 Vth 和 tox 物理限制失效
- 後 Dennard 時代靠新元件結構和系統級創新

**延伸思考**：
理解 Dennard Scaling 及其失效是理解過去 50 年和未來 CMOS 發展的關鍵。面試中常問：「為什麼 CPU 頻率不再增長？」「台積電如何在後摩爾時代繼續提升效能？」答案的核心就是功率密度問題和 FinFET/GAA/先進封裝的解決方案。

---

### 題目 38：熱載子效應
**來源**：TSMC 面試 / 可靠度
**難度**：★★★★
**主題**：熱載子效應（Hot Carrier Effect）

**題目**：
(a) 解釋熱載子（Hot Carrier）的定義和形成原因。在 MOSFET 中，熱載子最容易在什麼位置產生？
(b) 熱載子注入（Hot Carrier Injection, HCI）如何導致元件劣化？列舉三個主要劣化機制。
(c) HCI 的最惡劣偏壓條件為何？解釋為什麼 NMOS 比 PMOS 更容易受 HCI 影響。
(d) 列舉台積電在先進製程中抑制 HCI 的方法。

**詳解**：

**解題思路**：熱載子是具有遠高於熱平衡能量的載子，在通道夾止區附近的高電場中產生。

**步驟**：

**(a) 熱載子的定義與產生**

**定義**：載子動能遠高於 kT（~26 meV at 300K）的載子稱為「熱載子」（Hot Carrier）。典型熱載子能量 > 1 eV（等效溫度 > 10000K）。

**產生位置**：MOSFET 的**通道夾止區（Pinch-off Region）**，靠近汲極端。

原因：
- 飽和區中，夾止點到汲極之間存在高橫向電場
- ℰmax ≈ (VDS − VDSsat)/Δl，其中 Δl 為夾止區長度
- 對 L = 100nm，VDS = 1V 的元件，ℰ > 5 × 10⁵ V/cm
- 載子在此高電場中獲得足夠動能

**(b) HCI 劣化機制**

1. **介面態產生（Interface State Generation）**：
   - 熱載子碰撞 Si-H 鍵，斷裂產生懸鍵（Dit↑）
   - Dit 增加 → Vth 偏移、gm 下降、SS 劣化

2. **電荷捕獲（Charge Trapping）**：
   - 熱電子注入氧化層被陷阱捕獲（固定負電荷）
   - 對 NMOS：Vth 正向偏移（增大）→ 電流下降

3. **氧化層擊穿**：
   - 累積的陷阱最終導致氧化層崩潰（TDDB 加速）
   - 長期可靠度問題

**(c) 最惡劣偏壓條件**

**NMOS 的 HCI 最惡劣條件**：VGS ≈ VDS/2（約為 VDS 的一半）

原因：
- VGS = VDS：高電流但夾止區電場不是最大
- VGS << VDS：夾止區電場大但通道電流小（載子少）
- VGS ≈ VDS/2：電流和電場的乘積最大 → 最多熱載子產生

量化指標：基極電流 IB 最大值（熱載子碰撞游離產生電洞流向基極）

**NMOS 比 PMOS 更嚴重的原因**：
- 電子遷移率高於電洞（~3×）→ 電子更容易獲得高能量
- 電子注入 SiO₂ 的能障（3.1 eV）低於電洞（4.7 eV）
- 電子更容易穿越介面注入氧化層

**(d) HCI 抑制方法**

| 方法 | 機制 |
|------|------|
| LDD（Lightly Doped Drain） | 降低汲極端電場峰值 |
| Halo/Pocket implant | 調整通道摻雜分佈 |
| 降低 VDD | 直接降低最大載子能量 |
| 氮化處理（Nitridation） | 增強 Si-N 鍵（比 Si-H 鍵強） |
| 高品質閘極介電質 | 減少氧化層陷阱 |
| FinFET/GAA | 更好的電場分佈控制 |

台積電在先進製程中：
- 使用 SiON 或 High-k 介面層提高鍵結強度
- 最佳化 LDD 注入能量和劑量
- 降低 VDD（N3：0.75V，N2：0.65-0.7V）
- 10 年壽命的 HCI 測試是產品出貨的必要條件

**答案**：
- 熱載子在汲極夾止區高電場中產生
- HCI 造成 Dit 增加、電荷捕獲、Vth 偏移
- 最惡劣條件 VGS ≈ VDS/2，NMOS 比 PMOS 嚴重
- LDD 和降低 VDD 是主要抑制方法

**延伸思考**：
HCI 是 MOSFET 可靠度的四大殺手之一（另外三個：NBTI, TDDB, EM）。台積電的可靠度團隊使用加速壽命測試（Accelerated Life Test）預測 10 年壽命下的 Vth 偏移量，必須 < 50 mV。隨著 VDD 持續降低，HCI 在先進節點中的重要性相對下降，而 NBTI 和 BTI（Bias Temperature Instability）成為主導的可靠度問題。

---

### 題目 39：MOSFET 寄生效應與雜散電容
**來源**：台大電機 / TSMC 面試
**難度**：★★★★
**主題**：MOSFET 寄生電容與高頻特性

**題目**：
(a) 畫出 MOSFET 的完整寄生電容模型，標示 Cgs, Cgd, Cdb, Csb, Cgb 及其物理來源。
(b) 推導 MOSFET 的截止頻率（Unity-Gain Frequency）fT = gm/(2πCgg)，並計算以下條件的 fT：gm = 3 mS, Cgs = 1 fF, Cgd = 0.3 fF。
(c) 在先進製程中，寄生電容和寄生電阻如何限制元件的高頻性能？討論 fT 和 fmax 的差異。

**詳解**：

**解題思路**：寄生效應決定了 MOSFET 在高頻下的實際性能。

**步驟**：

**(a) 寄生電容模型**

| 電容 | 物理來源 | 大小量級 |
|------|---------|---------|
| Cgs | 閘極-源極重疊 + 通道電荷分配 | 最大（~2/3 WLCox + Cov） |
| Cgd | 閘極-汲極重疊 + Miller 效應 | Cov（但被 Miller 放大） |
| Cgb | 閘極-基體（空乏區） | 反轉後很小 |
| Cdb | 汲極-基體（PN 接面空乏電容） | 與偏壓相關 |
| Csb | 源極-基體（PN 接面空乏電容） | 與偏壓相關 |

重疊電容 Cov = W × Lov × Cox，Lov 為閘極與源/汲極的重疊長度。

在飽和區：
- Cgs ≈ (2/3)WLCox + WLovCox
- Cgd ≈ WLovCox（夾止區通道消失，無本質電容）

**(b) 截止頻率 fT**

fT 定義：小信號電流增益 |h₂₁| = 1 的頻率。

|h₂₁| = gm/(ω × Cgg) = 1

Cgg = Cgs + Cgd（總閘極電容）

fT = gm/(2π × Cgg)

計算：
Cgg = 1 + 0.3 = 1.3 fF = 1.3 × 10⁻¹⁵ F

fT = 3 × 10⁻³ / (2π × 1.3 × 10⁻¹⁵)

= 3 × 10⁻³ / (8.168 × 10⁻¹⁵)

= **3.67 × 10¹¹ Hz = 367 GHz**

**(c) 寄生效應對高頻性能的限制**

**fT** 反映元件本質的速度能力：
fT = gm/(2πCgg) ∝ vsat/(2πL)（速度飽和下）

**fmax** 反映實際功率增益的截止頻率，受寄生電阻影響：
fmax ≈ fT / √(4Rg(gds + 2πfTCgd))

其中 Rg 為閘極電阻，gds 為輸出電導。

先進製程中的瓶頸：

1. **接觸電阻 Rc**：佔總源汲極電阻 > 50%（N5 以下）
   - 降低有效 gm（gm_eff = gm/(1 + gmRs)）
2. **閘極電阻 Rg**：金屬閘極但仍有有限電阻
   - 直接降低 fmax
3. **寄生電容**：Middle-of-Line（MOL）和 Back-End-of-Line（BEOL）佈線電容
   - 增加 Cgg，降低 fT
4. **自熱效應（Self-Heating）**：FinFET/GAA 散熱差
   - 溫度升高降低遷移率和 gm

台積電的應對：
- 降低接觸電阻：低電阻矽化物、高摻雜 S/D
- 降低閘極電阻：Multi-threshold Vt 金屬選擇最佳化
- BEOL 優化：Air gap、低 k 材料降低佈線電容
- 背面供電（BSPDN）：將電源佈線移至背面，降低正面佈線密度和電容

**答案**：
- fT = gm/(2πCgg) = 367 GHz
- fmax 受閘極電阻和寄生電容限制
- 先進製程中接觸電阻和寄生電容是性能瓶頸

**延伸思考**：
在 5G/6G mmWave 應用中，fT > 300 GHz 和 fmax > 400 GHz 是基本要求。台積電的 N4/N3 RF 製程已可提供這樣的性能。但隨著通道長度持續縮小，fT 不再顯著增加（因寄生效應主導），系統級效能提升轉向先進封裝和異質整合。

---

### 題目 40：MOSFET 可靠度——NBTI
**來源**：TSMC 面試 / 可靠度
**難度**：★★★★★
**主題**：負偏壓溫度不穩定性（NBTI）

**題目**：
(a) 說明 NBTI（Negative Bias Temperature Instability）的物理機制和影響。為什麼 PMOS 比 NMOS 更嚴重？
(b) NBTI 如何影響 MOSFET 的電氣參數（Vth、Ion、gm）？
(c) 說明 Reaction-Diffusion (R-D) 模型如何描述 NBTI 的時間相依性。
(d) 台積電在產品可靠度驗證中如何評估 NBTI？說明加速因子和壽命預測方法。

**詳解**：

**解題思路**：NBTI 是 PMOS 在負閘極偏壓和高溫下的介面退化現象。

**步驟**：

**(a) NBTI 物理機制**

NBTI 發生在 PMOS 處於反轉狀態（VGS < 0）且溫度偏高時：

物理過程：
1. Si-H 鍵在電場和溫度作用下斷裂
2. 氫原子/氫離子脫附並向氧化層擴散
3. 留下的懸鍵成為介面態（Dit↑）
4. 部分氫在氧化層中被捕獲（固定正電荷 Qot↑）

化學反應：Si-H + h⁺ → Si· + H⁺（電洞催化斷鍵）

**PMOS 比 NMOS 嚴重的原因**：
- PMOS 在反轉狀態下通道有大量電洞
- 電洞催化 Si-H 鍵斷裂（電洞隧穿到 Si-H 鍵的反鍵軌域）
- NMOS 反轉通道為電子，對 Si-H 鍵的破壞效果弱得多
- NMOS 的類似效應稱為 PBTI（Positive Bias Temperature Instability），在 High-k 製程中也需關注

**(b) 電氣參數影響**

Dit 增加和 Qot 增加的效果：

| 參數 | NBTI 後變化 | 原因 |
|------|-----------|------|
| |Vth| | **增加** | 正固定電荷 + 介面態電荷使 PMOS Vth 絕對值增大 |
| Ion | **下降** | Vth 增加且遷移率下降 |
| gm | **下降** | 介面態增加庫侖散射，μ↓ |
| SS | **增加** | Cit 增加 |
| Ioff | 可能增加或下降 | 取決於 Vth 和 SS 的相對變化 |

典型劣化量級（10 年壽命）：ΔVth ~ 30-50 mV，ΔIon ~ 5-10%

**(c) Reaction-Diffusion (R-D) 模型**

**反應階段**（Reaction-limited）：
- 初期，Si-H 鍵斷裂速率主導
- ΔVth ∝ t（線性）

**擴散階段**（Diffusion-limited）：
- 氫向氧化層擴散成為限速步驟
- ΔVth ∝ t^n，其中 n ≈ 1/6（氫分子 H₂ 擴散）或 1/4（氫原子 H 擴散）

經典 R-D 模型預測：

**ΔVth = A × exp(−Ea/kT) × t^(1/6)**

其中 A 為常數，Ea 為活化能（~0.1-0.2 eV）。

**恢復效應（Recovery）**：
- 應力移除後，部分氫回擴散重新鈍化懸鍵
- ΔVth 部分恢復（但不完全）
- 這使得 NBTI 的量測極具挑戰——量測過程中應力移除會導致恢復
- 台積電使用 ultra-fast measurement（μs 級切換）減少恢復效應

**(d) 可靠度驗證方法**

**加速測試**：
- 溫度加速：提高溫度（125-175°C）
- 電壓加速：提高 VGS（1.1-1.3× VDD_max）
- 加速因子 AF = exp(Ea(1/T_use − 1/T_stress)/k) × (V_stress/V_use)^m

**壽命預測**：
1. 在多個加速條件下測量 ΔVth vs time
2. 擬合 t^(1/6) 或 t^n 曲線
3. 外推到使用條件（85°C, VDD_nom）
4. 確認 10 年壽命下 ΔVth < 規格（通常 < 50 mV）

**台積電的標準流程**：
- Wafer-level reliability (WLR) 測試在 FAB 進行
- Package-level reliability (PLR) 在封裝後進行
- HTOL（High Temperature Operating Life）測試：1000 小時 at 125°C, 1.1V
- 符合 JEDEC/AEC-Q100 標準（車用更嚴格）

**答案**：
- NBTI：PMOS 負偏壓高溫下 Si-H 鍵斷裂
- ΔVth ∝ t^(1/6)，有恢復效應
- 台積電使用加速測試外推 10 年壽命

**延伸思考**：
NBTI 和 BTI（Bias Temperature Instability，包含 NBTI + PBTI）是先進製程最重要的可靠度議題。在 FinFET/GAA 結構中，Self-Heating 加劇 BTI 問題（局部溫度更高）。台積電的可靠度工程師需要在元件設計、製程和電路設計三個層面協同解決。電路設計中的 Aging-Aware Design 會在時序分析中加入 BTI 劣化量。

---

## Part 5：進階元件（題目 41–50）

---

### 題目 41：BJT 少數載子分佈與電流增益
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：BJT 元件物理

**題目**：
考慮一個 NPN BJT，射極 Nde = 10¹⁸ cm⁻³，基極 Nab = 10¹⁶ cm⁻³，集極 Ndc = 10¹⁵ cm⁻³。基極寬度 WB = 0.5 μm。Dnb = 20 cm²/s，τnb = 10⁻⁷ s。
(a) 畫出正向主動模式（Forward Active Mode）下基極中少數載子（電子）的分佈。
(b) 計算基極傳輸因子 αT 和射極注入效率 γ。
(c) 計算共射極電流增益 β = αT × γ/(1 − αT × γ)。

**詳解**：

**解題思路**：BJT 的工作原理基於少數載子在基極中的注入、傳輸和收集。

**步驟**：

**(a) 基極少數載子分佈**

正向主動模式：BE 正偏，BC 反偏。

在基極中（0 < x < WB）：
- x = 0（BE 接面）：np(0) = np₀ exp(qVBE/kT) >> np₀
- x = WB（BC 接面）：np(WB) ≈ 0（反偏使少數載子被掃出）

若 WB << Lnb = √(Dnb τnb)：

Lnb = √(20 × 10⁻⁷) = √(2 × 10⁻⁶) = 1.41 × 10⁻³ cm = 14.1 μm

WB/Lnb = 0.5/14.1 = 0.0354 << 1

分佈近似為**線性**（因 WB << Lnb，復合可忽略）：

np(x) ≈ np(0)(1 − x/WB)

（精確解為 sinh 函數，但在 WB << Lnb 時趨近線性）

**(b) 基極傳輸因子與射極注入效率**

**基極傳輸因子 αT**：
αT = 穿越基極到達集極的電子 / 從射極注入基極的電子

αT = Jn(WB)/Jn(0)

對線性分佈：Jn 在基極中為常數（忽略復合），但精確計算：

αT = 1/cosh(WB/Lnb) ≈ 1 − (WB/Lnb)²/2

= 1 − (0.0354)²/2 = 1 − 6.27 × 10⁻⁴

= **0.99937**

**射極注入效率 γ**：
γ = 從射極注入基極的電子電流 / 總射極電流

γ = Jn/(Jn + Jp)

其中 Jp 為基極電洞向射極反注入的電流。

γ ≈ 1 / (1 + Dpb Nab WB / (Dnb Nde Lpe))

需要射極參數。假設 Dpe = 10 cm²/s，Lpe = 1 μm（射極短，用射極寬度 WE）：

簡化（長射極近似）：

γ ≈ 1 / (1 + Dpb Nab Lnb / (Dnb Nde Lpe))

更直接用 Gummel Number 比：

γ ≈ 1 / (1 + GB/GE)

GB = Nab × WB / Dnb = 10¹⁶ × 0.5 × 10⁻⁴ / 20 = 2.5 × 10¹⁰ s/cm⁴

GE = Nde × WE / Dpe（假設 WE = 0.2 μm，Dpe = 5 cm²/s）
= 10¹⁸ × 0.2 × 10⁻⁴ / 5 = 4 × 10¹² s/cm⁴

GB/GE = 2.5 × 10¹⁰ / 4 × 10¹² = 6.25 × 10⁻³

γ ≈ 1/(1 + 6.25 × 10⁻³) = **0.9938**

**(c) 電流增益 β**

α = αT × γ = 0.99937 × 0.9938 = 0.99317

β = α/(1 − α) = 0.99317/(1 − 0.99317) = 0.99317/0.00683

= **145.4**

分析各項對 β 的限制：
- αT 損失：(1 − αT) = 6.27 × 10⁻⁴ → 基極復合（少）
- γ 損失：(1 − γ) = 6.25 × 10⁻³ → 基極反注入（主要限制！）

β 主要由射極注入效率限制，改善方法：增加 Nde/Nab 比值或使用 HBT。

**答案**：
- 基極中少數載子近似線性分佈
- αT = 0.9994，γ = 0.9938
- β ≈ 145

**延伸思考**：
SiGe HBT 利用異質接面（SiGe 基極 Eg < Si 射極 Eg）大幅提升 γ，允許基極重摻雜降低 RB，同時維持高 β。現代 SiGe HBT 的 fT 超過 500 GHz，用於 77 GHz 車用雷達和 5G 毫米波收發器。台積電也有 SiGe BiCMOS 製程供 RF 設計使用。

---

### 題目 42：Early 效應與 Kirk 效應
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：BJT 進階效應

**題目**：
(a) 解釋 Early 效應（Base-Width Modulation）的物理機制。推導輸出電阻 ro 和 Early 電壓 VA 的關係。
(b) 解釋 Kirk 效應（Base Pushout）的物理機制。在什麼條件下發生？對 BJT 高頻特性有什麼影響？
(c) 在共射極 IC vs VCE 圖上標示 Early 效應和 Kirk 效應的表現。

**詳解**：

**解題思路**：Early 效應是 VCE 調變有效基極寬度；Kirk 效應是高電流下基極有效擴展。

**步驟**：

**(a) Early 效應**

物理機制：
- VCE 增加 → BC 反偏增大 → BC 空乏區向基極擴展
- 有效基極寬度 WB,eff = WB − ΔWB 減小
- IC = qADnb np(0)/WB,eff 增加（因 WB,eff 減小）
- IC 不完全飽和，隨 VCE 緩慢增加

**Early 電壓 VA**：

在 IC-VCE 圖上，飽和區的 IC 外推到 IC = 0 時的 VCE 截距（負值）。

IC = IC₀(1 + VCE/VA)

輸出電阻：ro = ∂VCE/∂IC|_{IB固定} = VA/IC

典型 VA 值：50-200V（取決於基極寬度和摻雜）

VA ∝ QB/Cjc，其中 QB 為基極電荷，Cjc 為集極接面電容。

**(b) Kirk 效應（Base Pushout）**

發生條件：集極電流密度很高（JC > qNdc vsat）

物理機制：
1. 大量電子注入集極空乏區
2. 電子空間電荷抵消甚至超過固定正電荷（施體離子）
3. BC 空乏區邊界向集極推移
4. 基極有效寬度 WB,eff 大幅增加
5. 基極渡越時間 τB = WB²/(2Dn) 急增

臨界電流密度：

JC,Kirk = qNdc vsat × (1 + (VBC + Vbi)/(qNdc Wc²/(2εSi)))

簡化：JC,Kirk ≈ qNdc × vsat = 1.6 × 10⁻¹⁹ × 10¹⁵ × 10⁷ = **1.6 × 10³ A/cm² = 1.6 kA/cm²**

對高頻的影響：
- WB,eff 突增 → τB 突增 → fT 急劇下降
- 在 fT vs IC 的曲線中，fT 在 Kirk 效應發生時急降

**(c) IC-VCE 圖上的表現**

- **Early 效應**：飽和區 IC 隨 VCE 有正斜率（電流不完全飽和），斜率 = 1/ro = IC/VA
- **Kirk 效應**：在高 IC（大 IB）的曲線中，曲線向右彎曲（IC 不再隨 IB 線性增加），β 急降

**答案**：
- Early 效應：VCE 調變 WB，ro = VA/IC
- Kirk 效應：高電流密度使基極向集極擴展，fT 急降
- Kirk 臨界電流密度 ≈ qNdc vsat

**延伸思考**：
Kirk 效應限制了 BJT/HBT 的最大操作電流密度和峰值 fT。SiGe HBT 設計中，集極摻雜和厚度的最佳化是平衡 fT（需薄集極）和 BVCEO（需厚低摻雜集極）的關鍵取捨。fT × BVCEO ≈ 常數（Johnson Limit）是半導體元件的基本物理限制。

---

### 題目 43：SOI MOSFET
**來源**：台大電機 / TSMC 面試
**難度**：★★★★
**主題**：SOI（Silicon-on-Insulator）技術

**題目**：
(a) 解釋 SOI MOSFET 的結構和相對於 Bulk MOSFET 的優勢。
(b) 比較部分空乏 SOI（PD-SOI）和完全空乏 SOI（FD-SOI）的差異。
(c) 說明 FD-SOI 的浮體效應（Floating Body Effect）和歷史效應（History Effect）。
(d) 為什麼台積電選擇 FinFET 路線而非 FD-SOI？比較兩者的優劣。

**詳解**：

**解題思路**：SOI 透過絕緣埋層隔離元件，提供獨特的性能和功耗優勢。

**步驟**：

**(a) SOI 結構與優勢**

SOI 結構：在矽基板上方先有一層 SiO₂ 絕緣埋層（BOX, Buried Oxide），再在上方沉積薄矽層作為元件通道和源汲極。

優勢：
1. **降低寄生電容**：源汲極底部為 BOX 而非 PN 接面 → Cdb, Csb 大幅降低
2. **消除閂鎖效應（Latch-up）**：元件完全隔離
3. **降低漏電**：PN 接面面積減小
4. **改善 SCE**：薄體（特別是 FD-SOI）提供更好的靜電控制
5. **耐輻射**：適合太空應用

**(b) PD-SOI vs FD-SOI**

| 特性 | PD-SOI | FD-SOI |
|------|--------|--------|
| 矽膜厚度 tSi | > Wdmax（~50-100 nm） | < Wdmax（~5-7 nm） |
| 通道空乏 | 部分空乏（底部仍有中性區） | 完全空乏到 BOX |
| 體效應 | 存在浮體效應 | 幾乎消除 |
| Vth 控制 | 通道摻雜調整 | 背閘極偏壓調整 |
| SS | 接近 Bulk | 接近理想（~64 mV/dec） |
| 製造難度 | 中等 | 高（tSi 均勻性要求極高） |
| 代表公司 | 早期 IBM | STMicroelectronics, GlobalFoundries |

**(c) 浮體效應**

PD-SOI 中，基體（Body）沒有接觸到基板（由 BOX 隔離），成為「浮體」。

1. **Kink 效應**：碰撞游離產生的電洞無法排出，累積在體中使體電位上升，降低 Vth，導致 ID-VDS 曲線出現「Kink」

2. **歷史效應**：體電位取決於過去的操作狀態（充放電歷史），導致延遲不確定性，影響時序分析

3. **寄生 BJT 效應**：浮體電位上升可觸發 Source-Body-Drain 的寄生 NPN BJT

FD-SOI 大幅改善浮體效應（因體完全空乏，無中性區累積電荷），但仍有瞬態浮體效應。

**(d) FinFET vs FD-SOI 路線選擇**

| 比較項目 | FinFET（台積電、Intel、Samsung） | FD-SOI（ST、GF） |
|---------|-------------------------------|-----------------|
| 靜電控制 | 優秀（三面閘極） | 優秀（超薄體） |
| 密度 | 較高（垂直通道增加 W_eff） | 較低（平面結構） |
| 性能 | 高性能（適合 HPC、Mobile） | 中等性能（適合 IoT、Automotive） |
| 功耗 | 低漏電，可 multi-Vth | 超低功耗（背偏壓可調 Vth） |
| 製程複雜度 | 高 | 中等（但晶圓貴） |
| 晶圓成本 | 標準矽晶圓 | SOI 晶圓貴 2-3× |
| 可擴展性 | FinFET → GAA → CFET | FD-SOI 停在 ~12nm |

台積電選擇 FinFET 的原因：
- 更高的元件密度（3D 通道）→ 適合高密度邏輯晶片
- 更好的可擴展性（到 3nm 及以下）
- 標準矽晶圓成本較低
- 客戶需求以高性能為主（Apple、AMD、NVIDIA）

**答案**：
- SOI 透過 BOX 隔離降低寄生效應
- FD-SOI 的超薄體提供良好 SCE 控制
- FinFET 在密度和可擴展性上優於 FD-SOI

**延伸思考**：
FD-SOI 在物聯網和車用市場有獨特優勢——背偏壓動態調整 Vth 可實現極低功耗操作。但在先進邏輯（手機 AP、HPC）市場，FinFET/GAA 的密度和性能優勢使其成為主流。台積電 N2 已轉向 GAA Nanosheet，是 FinFET 的自然演進。

---

### 題目 44：FinFET 元件物理
**來源**：TSMC 面試 / 經典題型
**難度**：★★★★★
**主題**：FinFET

**題目**：
(a) 畫出 FinFET 的三維結構圖，標示鰭片高度 Hfin、鰭片寬度 Wfin、閘極長度 Lg。說明有效通道寬度 Weff 如何計算。
(b) 為什麼 FinFET 比平面 MOSFET 有更好的短通道效應控制？從「自然長度」（Natural Length）λ 的概念定量分析。
(c) FinFET 的 Wfin 量化效應：為什麼 FinFET 的通道寬度是量化的？這對類比設計有什麼影響？
(d) 從 N16 到 N3，台積電 FinFET 的關鍵參數如何演進？

**詳解**：

**解題思路**：FinFET 是三面閘極結構，閘極從三個面包覆鰭片形通道。

**步驟**：

**(a) FinFET 結構**

結構要素：
- **鰭片（Fin）**：矽的細長條狀結構，垂直於基板
- 閘極從頂部和兩側包覆鰭片
- 源極和汲極在鰭片兩端
- 鰭片之間用介電質填充

有效通道寬度：

**Weff = N_fins × (2 × Hfin + Wfin)**

其中 N_fins 為鰭片數量。

例如台積電 N7：Hfin ≈ 46 nm, Wfin ≈ 7 nm
單鰭片 Weff = 2 × 46 + 7 = 99 nm

最小電晶體（2 fins）的 Weff ≈ 198 nm，是固定值。

**(b) 自然長度分析**

自然長度 λ 是衡量閘極對通道控制力的關鍵參數。SCE 得到抑制的條件：Lg > 5-10λ。

**平面 MOSFET（單閘極）**：

λ_planar = √(εSi × tSi × tox / εox)

**FinFET（雙閘極近似）**：

λ_FinFET ≈ √(εSi × Wfin × tox / (2εox))

比較（假設 tox 相同）：

λ_FinFET/λ_planar = √(Wfin/(2tSi))

FinFET 的 Wfin（~7 nm）<< 平面 tSi（基體深度~幾十 nm）

因此 λ_FinFET << λ_planar → 同樣的 Lg 下 FinFET 有更好的 SCE 控制

更精確（考慮三面閘極效應）：

λ_FinFET ≈ √(εSi × Wfin² / (8εox × tox))（更小）

要求：Wfin < Lg/2 以確保良好的 SCE 控制。

**(c) 寬度量化效應**

FinFET 的 Weff = N_fins × Weff_per_fin

N_fins 為整數 → **Weff 只能是 Weff_per_fin 的整數倍**

對類比設計的影響：
1. **W 不可連續調整**：類比電路需要精確的 W/L 比（如電流鏡），但 FinFET 只能選 1, 2, 3... 根鰭片
2. **匹配性**：小 W（少鰭片）的匹配性受限於離散效應
3. **設計複雜度增加**：需要新的類比設計方法學

解決方案：
- 使用多根鰭片提高匹配精度
- 結合通道長度調整提供額外的電流調節能力
- 在 GAA Nanosheet 中，可透過調整 nanosheet 寬度（連續變化）部分緩解

**(d) 台積電 FinFET 演進**

| 參數 | N16 | N7 | N5 | N3 |
|------|-----|-----|-----|-----|
| Fin Pitch | 48 nm | 30 nm | 25-27 nm | 23 nm |
| Wfin | ~8 nm | ~7 nm | ~5-6 nm | ~5 nm |
| Hfin | ~37 nm | ~46 nm | ~48 nm | ~50 nm |
| Lg | ~20 nm | ~12 nm | ~12 nm | ~12 nm |
| CPP（Contact Poly Pitch） | 90 nm | 56 nm | 48 nm | 48 nm |
| Metal Pitch | 64 nm | 40 nm | 28 nm | 23 nm |
| VDD | 0.8V | 0.75V | 0.75V | 0.75V |

趨勢：
- Wfin 持續縮窄（提升 SCE 控制，但增加寄生電阻）
- Hfin 持續增高（增加 Weff，但機械應力和製程難度增加）
- N3 接近 FinFET 的物理極限 → N2 轉向 GAA Nanosheet

**答案**：
- Weff = Nfins × (2Hfin + Wfin)
- FinFET 的 λ 小於平面 → 更好的 SCE
- 寬度量化是類比設計挑戰
- N3 是 FinFET 極限，N2 轉向 GAA

**延伸思考**：
FinFET 是過去十年 CMOS 微縮的核心創新。理解 FinFET 的物理是台積電面試的必備知識。面試常見問題：「為什麼鰭片要越做越窄？」「FinFET 的自熱效應比平面嚴重多少？為什麼？」「N3 到 N2 為何要從 FinFET 轉到 GAA？」

---

### 題目 45：GAA Nanosheet 電晶體
**來源**：TSMC 面試
**難度**：★★★★★
**主題**：GAA（Gate-All-Around）

**題目**：
(a) 畫出 GAA Nanosheet FET 的剖面結構圖，並與 FinFET 比較。
(b) GAA 如何進一步改善 FinFET 的短通道效應？從自然長度的角度推導。
(c) Nanosheet 的 Sheet 寬度可調的優勢是什麼？為什麼台積電選擇 Nanosheet 而非 Nanowire？
(d) GAA 製程的關鍵挑戰有哪些？說明 Inner Spacer 和 Channel Release 的技術要點。

**詳解**：

**解題思路**：GAA 是 FinFET 的自然演進，閘極從三面包覆進化到四面完全包覆。

**步驟**：

**(a) GAA Nanosheet 結構**

結構：
- 多層（通常 3 層）水平矽奈米片（Nanosheet）堆疊
- 每片厚度 tNS ≈ 5-7 nm，寬度 WNS ≈ 10-50 nm
- 閘極金屬完全環繞每一片（四面包覆）
- 各片之間有閘極介電質和金屬填充

與 FinFET 比較：

| 特性 | FinFET | GAA Nanosheet |
|------|--------|--------------|
| 閘極包覆 | 三面（Tri-gate） | 四面（All-around） |
| 通道方向 | 垂直（鰭片） | 水平（奈米片） |
| 寬度調整 | 量化（N_fins） | 可連續調整 WNS |
| 靜電控制 | 優良 | 最佳 |
| 驅動電流 | 2Hfin + Wfin per fin | 2(WNS + tNS) × N_sheets |

**(b) 自然長度改善**

FinFET（三面近似雙閘極）：λ_FinFET ~ √(εSi Wfin tox / (2εox))

GAA（四面完全包覆，圓柱近似）：λ_GAA ~ √(εSi R² / (8εox tox))

其中 R 為圓柱半徑（或矩形截面的等效尺寸）。

GAA 的閘極從第四面（底部）也施加控制，使通道中心的電位更受閘極主導：

λ_GAA < λ_FinFET（在相同通道厚度下）

對 tNS = 5 nm 的 nanosheet：

λ_GAA ≈ √(11.7 × (2.5 × 10⁻⁷)² / (8 × 3.9 × 1 × 10⁻⁷))

（取 tox = 1 nm EOT）

= √(7.31 × 10⁻¹⁴ / 3.12 × 10⁻⁶) ≈ √(2.34 × 10⁻⁸) ≈ **4.8 nm**

Lg = 12 nm → Lg/λ ≈ 2.5 → 足夠控制 SCE

**(c) Nanosheet vs Nanowire 的選擇**

**Nanosheet 寬度可調的優勢**：
- WNS 可從 ~10 nm 到 ~50 nm 連續調整
- Weff = N_sheets × 2(WNS + tNS)
- 不再有 FinFET 的寬度量化問題
- 對類比設計極為有利

**選 Nanosheet 而非 Nanowire 的原因**：
- Nanowire（直徑 ~5 nm 的圓柱）的橫截面積太小 → 驅動電流不足
- Nanosheet（寬而薄的長方形）提供更大的有效寬度
- Nanosheet 的佈局密度更高（每單位面積電流更大）
- 製程上 Nanosheet 更容易製造（兼容 FinFET 工藝流程）

**(d) GAA 製程挑戰**

1. **Channel Release（通道釋放）**：
   - 需要選擇性蝕刻移除 SiGe 犧牲層，保留 Si 通道層
   - 選擇性要求極高（> 100:1）
   - 不能損傷 Si 通道表面（影響遷移率和介面品質）

2. **Inner Spacer（內部間隔層）**：
   - 在閘極與源汲極之間的各層間需形成隔離
   - 防止閘極金屬與源汲極短路
   - 控制寄生電容 Cgd
   - 製程：先選擇性蝕刻 SiGe 使其凹入，再沉積介電質回填

3. **閘極金屬填充**：
   - 閘極需在極狹窄的 nanosheet 之間（~10 nm gap）填充
   - Work Function Metal + 阻擋層 + 填充金屬
   - ALD（原子層沉積）精度要求極高

4. **自熱效應**：
   - 矽奈米片被閘極介電質包圍，散熱路徑差
   - 比 FinFET 更嚴重
   - 需從系統和封裝層面解決

**答案**：
- GAA 四面閘極包覆，λ 更小，SCE 控制更好
- Nanosheet 寬度可調，解決 FinFET 量化問題
- 關鍵製程挑戰：Channel Release、Inner Spacer、閘極填充

**延伸思考**：
GAA Nanosheet 是台積電 N2（預計 2025 量產）和 Intel 20A 的核心技術。面試必問：「GAA 比 FinFET 好在哪裡？」「GAA 的自熱效應怎麼解決？」「CFET 是什麼？」了解這些前沿技術對元件物理的影響是博士級面試的標準要求。

---

### 題目 46：功率元件——Power MOSFET 與 IGBT
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：功率半導體元件

**題目**：
(a) 比較 Power MOSFET（以 VDMOS 為例）和 IGBT 的結構差異。畫出兩者的等效電路。
(b) 為什麼 Power MOSFET 的導通電阻 Ron 隨耐壓 BV 快速增加？推導 Ron ∝ BV^(2.5) 的關係。
(c) IGBT 如何在高壓應用中實現比 Power MOSFET 更低的導通壓降？代價是什麼？
(d) 比較 Si IGBT、SiC MOSFET、GaN HEMT 在功率應用中的適用範圍。

**詳解**：

**解題思路**：功率元件的核心取捨是耐壓（BV）、導通損耗（Ron）和開關速度。

**步驟**：

**(a) 結構與等效電路**

**Power MOSFET (VDMOS)**：
- 垂直結構：源極在上，汲極在下
- 電流垂直流過低摻雜漂移區（Drift Region）
- 單極性元件（只用多數載子，電子）
- 等效電路：MOSFET（N-channel）

**IGBT**：
- 結構類似 Power MOSFET，但集極（陽極）用 P⁺ 基板取代 N⁺ 基板
- 多了一個 P⁺-N⁻ 接面 → 注入少數載子（電洞）到漂移區
- 等效電路：MOSFET 驅動 PNP BJT（達靈頓結構）
- 三極性元件（電子 + 電洞）

**(b) Ron vs BV 的關係**

漂移區電阻主導 Ron：

Ron = ρ × WD/A = WD/(q × Nd × μn × A)

耐壓要求：BV = ℰcrit² εSi/(2qNd) → Nd = ℰcrit² εSi/(2qBV)

漂移區厚度：WD ≈ BV/ℰcrit（使整個漂移區耗盡時的平均電場為 ℰcrit/2）

更精確地（考慮 ℰcrit 與 Nd 的弱相依性）：

ℰcrit ∝ Nd^(1/8) → ℰcrit ∝ BV^(-1/8)（弱相依，近似常數）

Ron ∝ WD/Nd = (BV/ℰcrit) / (ℰcrit² εSi/(2qBV))

= 2qBV² / (ℰcrit³ εSi)

考慮 ℰcrit ∝ BV^(-1/8)：

**Ron ∝ BV^(2+3/8) ≈ BV^(2.5)**

此即 Silicon Limit：高耐壓 Power MOSFET 的 Ron 急劇增加。

600V Si MOSFET 的 Ron ≈ 300 mΩ·cm²，而 600V IGBT ≈ 2-5 mΩ·cm²。

**(c) IGBT 的低導通壓降**

IGBT 的 P⁺ 集極向漂移區注入電洞（電導率調變，Conductivity Modulation）：

- 少數載子（電洞）注入使漂移區載子濃度大幅增加
- 電阻率從 Nd 決定的值降低到接近 ni/(2ni) 量級
- 導通壓降 VCE(sat) ≈ 0.7V（PN 接面壓降）+ 很小的漂移區壓降
- 總導通壓降 ~1.5-3V，遠低於等效耐壓 Power MOSFET

**代價**：
1. **開關速度慢**：關斷時需等待注入的少數載子復合（尾電流，Tail Current）
2. 開關損耗高（E_on + E_off）
3. 不適合高頻（通常 < 20 kHz）

**(d) 功率元件比較**

| 特性 | Si IGBT | SiC MOSFET | GaN HEMT |
|------|---------|-----------|----------|
| 帶隙 Eg | 1.12 eV | 3.26 eV | 3.4 eV |
| 臨界電場 ℰcrit | 3×10⁵ V/cm | 3×10⁶ V/cm | 3.3×10⁶ V/cm |
| Ron(600V) | ~2 mΩ·cm² | ~2 mΩ·cm² | ~1 mΩ·cm² |
| 適用電壓 | 600V-6.5kV | 600V-3.3kV | 100V-900V |
| 適用頻率 | < 20 kHz | < 200 kHz | < 10 MHz |
| 典型應用 | 電動車逆變器、電網 | EV 充電器、太陽能 | 手機快充、伺服器電源 |
| 成本 | 低 | 中 | 中-高 |

**答案**：
- IGBT = MOSFET + PNP BJT，利用電導率調變降低 Ron
- Si Power MOSFET Ron ∝ BV^2.5
- SiC/GaN 的高臨界電場打破 Silicon Limit

**延伸思考**：
功率半導體是電動車和再生能源的關鍵技術。特斯拉 Model 3 率先使用 SiC MOSFET 逆變器，提升效率 5-10%。台積電的 GaN-on-Si 製程瞄準消費電子功率轉換市場（手機充電器、筆電電源供應器）。

---

### 題目 47：太陽能電池物理
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：光伏元件

**題目**：
(a) 推導理想太陽能電池的 I-V 方程：I = IL − I₀[exp(qV/kT) − 1]。定義短路電流 Isc、開路電壓 Voc、填充因子 FF 和轉換效率 η。
(b) 計算以下太陽能電池的效率：Isc = 35 mA/cm², Voc = 0.65 V, FF = 0.82，在 AM1.5 標準光照（Pin = 100 mW/cm²）下。
(c) 說明 Shockley-Queisser 效率極限的物理根源。為什麼單接面矽太陽能電池的理論效率上限約 29%？
(d) 多接面（Tandem）太陽能電池如何突破 S-Q 極限？說明鈣鈦礦/矽雙接面的優勢。

**詳解**：

**解題思路**：太陽能電池本質上是光照下的 PN 接面，光生電流與二極體暗電流競爭。

**步驟**：

**(a) I-V 方程推導**

光照在 PN 接面中產生電子-電洞對（光生載子），在空乏區電場作用下分離：
- 電子向 N 側，電洞向 P 側
- 產生光生電流 IL（方向為反向）

總電流 = 暗電流（正向二極體）− 光生電流：

**I = I₀[exp(qV/kT) − 1] − IL**

慣例上對太陽能電池取反向為正（輸出功率）：

**I = IL − I₀[exp(qV/kT) − 1]**

關鍵參數：
- **Isc（短路電流）**：V = 0 時 I = IL = Isc
- **Voc（開路電壓）**：I = 0 時 Voc = (kT/q)ln(IL/I₀ + 1) ≈ (kT/q)ln(IL/I₀)
- **FF（填充因子）**：FF = Pmax/(Isc × Voc)，理想 FF ≈ 0.83-0.89
- **η（效率）**：η = Pmax/Pin = FF × Isc × Voc / Pin

**(b) 效率計算**

η = FF × Isc × Voc / Pin

= 0.82 × 35 × 10⁻³ × 0.65 / 100 × 10⁻³

= 0.82 × 0.02275 / 0.1

= 0.01866 / 0.1

= **18.66%**

（典型商業矽太陽能電池效率 ~20-24%）

**(c) Shockley-Queisser 極限**

S-Q 極限來自以下不可避免的損失：

1. **次帶隙損失（Sub-bandgap Loss）**：hν < Eg 的光子不被吸收（~20% for Si）
2. **熱化損失（Thermalization Loss）**：hν > Eg 的光子，多餘能量轉為熱（~30% for Si）
3. **輻射復合損失**：理想二極體的 I₀ 不為零，限制 Voc（~10%）
4. **填充因子損失**：FF < 1（~5%）

矽（Eg = 1.12 eV）的 S-Q 極限：

η_max ≈ **29.4%**（考慮 Auger 復合後為 ~29.4%）

最佳帶隙在 ~1.1-1.4 eV，矽恰好接近最佳值。

**(d) 多接面太陽能電池**

原理：用不同帶隙的材料分別吸收不同波段的太陽光，減少熱化損失。

**鈣鈦礦/矽雙接面（Perovskite/Si Tandem）**：
- 頂層：鈣鈦礦（Eg ≈ 1.6-1.7 eV），吸收高能光子
- 底層：矽（Eg ≈ 1.12 eV），吸收低能光子
- 理論效率極限 ~43%
- 實驗室紀錄已超過 33%（突破矽的 S-Q 極限）

優勢：
- 鈣鈦礦製程溫度低（< 150°C），可直接沉積在矽電池上
- 成本增加有限
- 是最有希望商業化的下一代太陽能技術

**答案**：
- η = FF × Isc × Voc / Pin = 18.66%
- Si 的 S-Q 極限 ≈ 29.4%
- 雙接面太陽能電池理論效率 ~43%

**延伸思考**：
太陽能電池效率的每 1% 提升都意味著數十億美元的市場價值。矽基太陽能電池技術路線：Al-BSF → PERC → TOPCon → HJT → Tandem。台積電雖不直接生產太陽能電池，但其先進封裝技術（如 InFO）在光伏模組的功率最佳化器中有應用。

---

### 題目 48：LED 與雷射二極體
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：光電元件

**題目**：
(a) 說明 LED（Light Emitting Diode）的發光原理。為什麼 LED 必須使用直接帶隙材料？
(b) 定義 LED 的內部量子效率（Internal Quantum Efficiency, IQE）和外部量子效率（EQE）。列出影響 EQE 的因素。
(c) 比較 LED 和雷射二極體（Laser Diode）的工作原理差異。定義閾值電流（Threshold Current）和斜率效率（Slope Efficiency）。
(d) 說明量子井（Quantum Well）結構在 LED/Laser 中的作用。

**詳解**：

**解題思路**：LED 利用電子-電洞的輻射復合發光，直接帶隙是高效發光的前提。

**步驟**：

**(a) LED 發光原理**

1. 正向偏壓注入載子到主動區（Active Region）
2. 電子和電洞在主動區輻射復合
3. 發出光子，能量 hν ≈ Eg（略大於或接近帶隙）
4. 發光波長 λ = hc/Eg = 1.24/Eg(eV) μm

必須使用直接帶隙材料（如 GaAs, InGaN, InGaAlP）：
- 直接帶隙：輻射復合是二體過程，機率高
- 間接帶隙（如 Si）：需聲子參與，三體過程機率極低
- 輻射效率差異可達 10⁶ 倍

常見材料與波長：
| 材料 | Eg (eV) | 波長 (nm) | 顏色 |
|------|---------|----------|------|
| AlGaAs | 1.4-1.9 | 650-900 | 紅/紅外 |
| InGaAlP | 1.9-2.3 | 540-650 | 綠-紅 |
| InGaN | 2.0-3.4 | 365-520 | 紫-綠 |
| GaN | 3.4 | 365 | 紫外 |

**(b) 量子效率**

**IQE（內部量子效率）**：
IQE = 輻射復合光子數 / 注入載子數 = R_rad / (R_rad + R_nonrad)

= τ_nonrad / (τ_rad + τ_nonrad)

理想 GaAs LED：IQE > 99%

**EQE（外部量子效率）**：
EQE = 射出元件外的光子數 / 注入載子數

EQE = IQE × ηextraction

影響 EQE 的因素：
1. **光提取效率（Light Extraction Efficiency）**：全內反射限制（矽表面 n ≈ 3.5，臨界角 ~17°，只有 ~4% 光可逃出平面表面）
2. **自吸收**：基板或主動層再吸收
3. **表面粗化**：提高提取效率
4. **反射鏡結構**：底部反射將下方光反射向上方

現代 LED 使用圖形化藍寶石基板、表面粗化、倒裝結構等提高 EQE 至 > 80%。

**(c) LED vs Laser Diode**

| 特性 | LED | Laser Diode |
|------|-----|-------------|
| 發射機制 | 自發輻射（Spontaneous Emission） | 受激輻射（Stimulated Emission） |
| 光譜 | 寬（ΔΛ ~ 20-50 nm） | 極窄（ΔΛ < 1 nm） |
| 相干性 | 非相干 | 高度相干 |
| 方向性 | 發散 | 高度準直 |
| 閾值電流 | 無 | 有（Ith） |
| I-L 特性 | 線性增長 | 閾值以上急劇增長 |

**雷射二極體的閾值條件**：
- 增益 = 損耗（光學損耗 + 鏡面損耗）
- 閾值電流 Ith：增益剛好補償所有損耗的最小電流
- 斜率效率 ηs = dP/dI（I > Ith 後），單位 W/A

閾值條件：Γ × g(nth) = αi + (1/2L)ln(1/R₁R₂)

其中 Γ 為光學侷限因子，g 為增益，αi 為內部損耗，R₁R₂ 為鏡面反射率。

**(d) 量子井在 LED/Laser 中的作用**

量子井（Quantum Well, QW）：在兩層寬帶隙材料之間夾一層極薄（~2-10 nm）的窄帶隙材料。

作用：
1. **載子侷限（Carrier Confinement）**：電子和電洞被限制在極小體積內，增加重疊和復合效率
2. **態密度修改**：2D 態密度為階梯函數（非 3D 的拋物線），在帶緣處有更高的態密度，有利於增益
3. **降低閾值電流**：雷射需填滿態密度至透明條件，QW 的 2D 態密度低 → 需更少載子 → 低 Ith
4. **波長調節**：透過改變 QW 厚度調整量子化能階，不需改變材料組成

多重量子井（MQW）：堆疊多層 QW 以增加增益體積。

**答案**：
- LED 需直接帶隙確保高輻射復合效率
- EQE = IQE × 光提取效率
- 雷射需超過閾值電流才有受激輻射
- 量子井侷限載子、修改態密度、降低閾值電流

**延伸思考**：
LED 照明革命（Shuji Nakamura 的 InGaN 藍光 LED，2014 諾貝爾獎）使照明效率提升 10 倍。Micro-LED 是下一代顯示技術的候選者，台積電的 InFO 先進封裝技術被考慮用於 Micro-LED 顯示面板的驅動 IC 整合。VCSEL（垂直腔面射型雷射）用於 iPhone Face ID 和光通訊。

---

### 題目 49：高遷移率通道材料
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：III-V 與 Ge 通道 MOSFET

**題目**：
(a) 為什麼矽不是遷移率最高的半導體？比較 Si、Ge、GaAs、InGaAs、InAs 的電子和電洞遷移率。
(b) 如果用 InGaAs 取代 Si 作為 NMOS 通道，理論上驅動電流可以提升多少？實際上有什麼困難？
(c) 為什麼 Ge 被認為是 PMOS 的理想通道材料？台積電如何利用 SiGe 通道？
(d) III-V/Ge on Si 整合的主要挑戰是什麼？

**詳解**：

**解題思路**：高遷移率材料可在更低電壓下提供更高電流，但整合到矽製程面臨巨大挑戰。

**步驟**：

**(a) 遷移率比較**

| 材料 | μn (cm²/V·s) | μp (cm²/V·s) | Eg (eV) |
|------|-------------|-------------|---------|
| Si | 1400 | 450 | 1.12 |
| Ge | 3900 | 1900 | 0.66 |
| GaAs | 8500 | 400 | 1.42 |
| In₀.₅₃Ga₀.₄₇As | 12000 | 300 | 0.74 |
| InAs | 40000 | 500 | 0.36 |

矽的遷移率中等的原因：
- 間接帶隙，導帶有 6 個等效谷 → 高態密度有效質量
- 電洞有效質量較大

**(b) InGaAs NMOS 的前景與困難**

理論提升：

ID ∝ μ × (VGS − Vth)（速度飽和前）或 ID ∝ vinj（彈道傳輸下注入速度）

InGaAs 的 μn 比 Si 高 8-10×，但實際提升約 2-3× 因為：

困難：
1. **高品質閘極介電質**：InGaAs 表面沒有自然氧化物，High-k/InGaAs 介面 Dit 高（~10¹² cm⁻²eV⁻¹ vs Si 的 ~10¹⁰）
2. **帶隙小**：Eg(InGaAs) ≈ 0.74 eV → 漏電大，BTBT 嚴重
3. **低態密度**：有效質量小 → 態密度低 → 量子電容效應使實際 Cox 降低 → 反轉電荷不如預期
4. **與矽整合**：晶格不匹配 ~4-8% → 大量差排缺陷
5. **源汲極電阻**：III-V 材料的摻雜活化困難

**(c) Ge PMOS 與 SiGe 通道**

Ge 的電洞遷移率（1900）是 Si（450）的 4.2 倍 → 理想 PMOS 通道。

台積電的 SiGe 通道應用：
- 在 FinFET 中使用 SiGe（~25-40% Ge）作為 PMOS 鰭片通道
- 優勢：
  1. 電洞遷移率提升 ~50-80%
  2. 與 Si 製程相容（漸變 Ge 含量減少缺陷）
  3. 壓縮應變進一步提升遷移率
- 台積電 N5/N3 PMOS 已使用 SiGe 鰭片

在 GAA Nanosheet 中：
- PMOS 使用 SiGe nanosheet 通道
- NMOS 使用 Si nanosheet 通道
- 兩者在同一製程中共存（CMOS 整合）

**(d) III-V/Ge on Si 整合挑戰**

1. **晶格不匹配**：Si (a = 5.43Å) vs Ge (a = 5.66Å, 4.2% mismatch) vs InGaAs (~5.87Å, 8%)
   - 產生穿透差排（Threading Dislocation）
   - 解決：Aspect Ratio Trapping (ART)、漸變緩衝層

2. **熱膨脹係數差異**：高溫製程後產生殘餘應力

3. **反平面缺陷（Anti-Phase Boundary, APB）**：III-V 在 Si 上異質磊晶的極性/非極性介面問題

4. **污染控制**：III-V 元素（As, In, Ga）對矽 FAB 是嚴重污染源

5. **CMOS 整合**：NMOS（III-V）和 PMOS（Ge 或 SiGe）需在同一晶片上製作

**答案**：
- InGaAs μn 達 12000，是 Si 的 8.5 倍
- 實際整合困難：介面品質、帶隙小、晶格不匹配
- SiGe 通道是最實際的高遷移率方案（台積電已量產）

**延伸思考**：
純 III-V CMOS 在短期內不太可能取代 Si CMOS，但 SiGe 通道已經成功整合。長遠來看，2D 材料（如 MoS₂、WS₂）因原子級薄度和高遷移率被視為 sub-1nm 節點的候選通道材料，但目前仍處於學術研究階段。

---

### 題目 50：Gummel Number 與 BJT 設計
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：BJT 進階設計

**題目**：
(a) 定義 Gummel Number（基極 GB 和射極 GE），說明其物理意義和對電流增益 β 的影響。
(b) 為什麼 HBT 可以使用重摻雜基極而不犧牲 β？從 Gummel Number 的角度分析。
(c) 推導 BJT 的截止頻率 fT = 1/(2πτEC)，其中 τEC 為射極到集極的總延遲時間。列出 τEC 的各個組成部分。
(d) 解釋 fT 與 IC 的關係曲線（鐘形曲線）的物理原因。

**詳解**：

**解題思路**：Gummel Number 是積分的摻雜-擴散比，統一描述 BJT 電流增益。

**步驟**：

**(a) Gummel Number 定義**

基極 Gummel Number：

**GB = ∫₀^WB [NB(x)/Dn(x)] dx**（單位 s/cm⁴）

對均勻摻雜基極：GB = NaB × WB / DnB

射極 Gummel Number：

**GE = ∫₀^WE [NE(x)/Dp(x)] dx**

集極電流：IC = qAni² exp(qVBE/kT) / GB

基極電流（反注入）：IB ≈ qAni² exp(qVBE/kT) / GE

電流增益：

**β = IC/IB = GE/GB**

物理意義：β 等於射極和基極 Gummel Number 的比值。要高 β，需要 GE >> GB，即射極摻雜積分遠大於基極。

**(b) HBT 的優勢**

在同質接面 BJT 中：
β = GE/GB = (NE × WE × DnB)/(NaB × WB × DpE)

要高 β → NE >> NaB → 限制了基極摻雜

在 HBT（射極 Eg,E > 基極 Eg,B）中：

IC 不變（由 GB 決定）

IB 中反注入項增加一個因子 exp(−ΔEg/kT)：

β_HBT = β_homo × exp(ΔEg/kT)

例如 SiGe HBT，ΔEg = 0.2 eV：

exp(0.2/0.02585) = exp(7.74) ≈ 2300

因此 HBT 可以在 NaB > NE 的情況下仍維持高 β！

重摻雜基極（NaB > 10¹⁹）→ 低基極電阻 RB → 高 fmax = fT/(8π × RB × Cjc)

**(c) fT 推導**

fT = 1/(2π τEC)

τEC = τE + τB + τC + τRC

各項延遲：
1. **τE**（射極充電延遲）= (Cje + Cπ) × kT/(qIC) ≈ Cje/(gm)
2. **τB**（基極渡越時間）= WB²/(2DnB)（均勻基極）或 WB²/(ηDnB)（漸變基極，η > 2）
3. **τC**（集極空乏區渡越）= WC/(2vsat)
4. **τRC**（RC 充電延遲）= (Rex + Rc) × Cjc

fT = 1/(2π × (τE + τB + τC + τRC))

**(d) fT vs IC 曲線（鐘形）**

- **低 IC**：gm = IC/(kT/q) 很小 → τE = Cje/gm 很大 → fT 低
  - fT ∝ IC（線性增加）

- **中 IC**：τE 降低，τB 和 τC 為常數 → fT 達到峰值
  - fT,peak 時所有延遲最佳化

- **高 IC**：Kirk 效應發生，WB,eff 急增 → τB 急增 → fT 急降
  - fT 下降速度快

形狀：低 IC 線性上升 → 峰值平台 → 高 IC 急降 = **鐘形曲線**

峰值 fT 對應的最佳偏置電流密度 JC,opt 略低於 Kirk 電流密度。

**答案**：
- β = GE/GB，HBT 利用 ΔEg 使 β 不受基極摻雜限制
- fT = 1/(2πτEC)，τEC 包含射極、基極、集極和 RC 延遲
- fT-IC 曲線呈鐘形，受低電流 gm 和高電流 Kirk 效應限制

**延伸思考**：
現代 SiGe HBT（如 IHP 的 SG13G2）fT > 500 GHz，fmax > 700 GHz，是最快的矽基電晶體。BJT/HBT 在射頻和高速電路中仍有不可替代的地位（高 gm/ID、低 1/f 噪聲）。台積電的 BiCMOS 製程整合了 SiGe HBT 和 CMOS，供 RF 收發器和高速 SerDes 設計使用。

---

## Part 6：量子效應與先進製程（題目 51–60）

---

### 題目 51：量子力學基礎——薛丁格方程
**來源**：台大電機 / 經典題型
**難度**：★★★
**主題**：量子力學（Quantum Mechanics）

**題目**：
(a) 寫出一維時間無關薛丁格方程（Time-Independent Schrodinger Equation），說明各項的物理意義。
(b) 求解無限深位能井（Infinite Potential Well）寬度 L 中的能階和波函數。
(c) 計算矽的反轉層中，若將電子侷限在 tSi = 5 nm 的量子井中（近似為無限深位能井），第一個量子化能階 E₁ 相對於導帶底的能量。

**詳解**：

**解題思路**：薛丁格方程是量子力學的基本方程，描述粒子的波動行為。

**步驟**：

**(a) 薛丁格方程**

−(ℏ²/2m*)(d²ψ/dx²) + V(x)ψ = Eψ

各項意義：
- −(ℏ²/2m*)(d²ψ/dx²)：動能項（與波函數曲率相關）
- V(x)ψ：位能項
- Eψ：總能量（特徵值）
- ψ(x)：波函數（|ψ|² 為機率密度）
- m*：有效質量（在半導體中考慮晶格週期勢的效應）
- ℏ = h/(2π)：約化普朗克常數

**(b) 無限深位能井**

邊界條件：ψ(0) = ψ(L) = 0

解：ψn(x) = √(2/L) sin(nπx/L)，n = 1, 2, 3, ...

能階：**En = n²π²ℏ²/(2m*L²) = n²h²/(8m*L²)**

特徵：
- 能階量化（Quantized），間距隨 n 增大
- 基態（n = 1）能量 > 0（零點能，Zero-Point Energy）
- 波函數有 n − 1 個節點

**(c) 矽反轉層中的量子化能階**

取矽的電子有效質量（沿垂直方向的侷限有效質量）：

在 (100) 矽面，兩個谷的縱向有效質量 ml = 0.916m₀（垂直面方向），四個谷的橫向有效質量 mt = 0.190m₀。

取最低能量的兩個谷（ml 對應垂直方向）：m* = ml = 0.916m₀（但這取決於谷的方向，垂直表面的兩個谷用 ml）

更正：在 (100) Si 面上，垂直表面方向（z）：
- 2 個谷的 z 方向有效質量為 ml = 0.916m₀（這兩個谷的量子化能階最低）
- 4 個谷的 z 方向有效質量為 mt = 0.190m₀

最低能階由 ml 谷決定（侷限能量 ∝ 1/m*，大質量 → 低能量）：

E₁ = π²ℏ²/(2m*L²)

= π² × (1.055 × 10⁻³⁴)² / (2 × 0.916 × 9.109 × 10⁻³¹ × (5 × 10⁻⁹)²)

= 9.87 × 1.113 × 10⁻⁶⁸ / (2 × 8.344 × 10⁻³¹ × 2.5 × 10⁻¹⁷)

= 1.098 × 10⁻⁶⁷ / (4.172 × 10⁻⁴⁷)

= 2.632 × 10⁻²¹ J

= 2.632 × 10⁻²¹ / 1.6 × 10⁻¹⁹ eV

= **0.0164 eV ≈ 16.4 meV**

對 mt 谷（4 個）：

E₁' = π²ℏ² / (2 × 0.190 × m₀ × L²) = 0.0164 × (0.916/0.190) = **0.0791 eV ≈ 79.1 meV**

因此 ml 谷的量子化能階較低，電子優先佔據這兩個谷。

**答案**：
- En = n²h²/(8m*L²)
- 5 nm 量子井中 E₁ ≈ 16.4 meV（ml 谷）和 79.1 meV（mt 谷）

**延伸思考**：
量子化效應在先進 MOSFET 中不可忽略。當反轉層有效厚度 < 5 nm 時，電子波函數的峰值不在介面上而是在距介面 ~1 nm 處，等效增加了閘極介電層厚度（量子力學暗區，Dark Space）。這是 CET > EOT 的主要原因之一。台積電的 TCAD 模擬必須包含量子力學修正（如 Modified Local Density Approximation, MLDA）。

---

### 題目 52：穿隧效應與閘極漏電
**來源**：台大電機 / TSMC 面試
**難度**：★★★★★
**主題**：量子穿隧（Quantum Tunneling）

**題目**：
(a) 推導矩形位能障壁的穿隧機率（Tunneling Probability）T，假設粒子能量 E < V₀（障壁高度）。
(b) 比較直接穿隧（Direct Tunneling）和 Fowler-Nordheim (FN) 穿隧的差異。在 SiO₂ 閘極介電質中，分別在什麼氧化層厚度/電壓條件下主導？
(c) 計算 SiO₂ 厚度 tox = 1.5 nm 和 tox = 3 nm 時的穿隧漏電流密度比值（假設能障高度 ΦB = 3.1 eV，電子有效質量 m* = 0.5m₀）。
(d) 為什麼直接穿隧迫使產業從 SiO₂ 轉向 High-k 介電質？

**詳解**：

**解題思路**：量子穿隧是粒子穿越經典力學不允許的位能障壁的量子現象。

**步驟**：

**(a) 穿隧機率推導**

矩形障壁，寬度 d，高度 V₀，粒子能量 E < V₀：

在障壁內薛丁格方程的解為衰減指數：

ψ = A exp(−κx)，其中 κ = √(2m*(V₀ − E))/ℏ

穿隧機率（WKB 近似）：

**T ≈ exp(−2κd) = exp[−2d√(2m*(V₀ − E))/ℏ]**

T 隨障壁寬度 d 指數下降，隨障壁高度 V₀ − E 指數下降。

**(b) 直接穿隧 vs FN 穿隧**

**直接穿隧（Direct Tunneling, DT）**：
- 電子穿越整個三角形（或梯形）介電層
- 發生在低閘極電壓（Vox < ΦB）
- 漏電流 J_DT ∝ exp(−2d√(2m*ΦB)/ℏ)
- 主導條件：**tox < ~3 nm** 且低電壓

**FN 穿隧（Fowler-Nordheim Tunneling）**：
- 電子穿越三角形障壁的一部分（能帶彎曲使電子「看到」較薄的障壁）
- 發生在高電場（ℰox > ~7 MV/cm，即 Vox > ΦB ≈ 3.1V）
- J_FN ∝ ℰ² exp(−4√(2m*)ΦB^(3/2)/(3qℏℰ))
- 主導條件：**tox > ~5 nm** 且高電壓

過渡區（3-5 nm）：兩種機制共存。

**(c) 漏電流比較**

穿隧機率 T ∝ exp(−2κd)

κ = √(2m*ΦB)/ℏ = √(2 × 0.5 × 9.109 × 10⁻³¹ × 3.1 × 1.6 × 10⁻¹⁹)/(1.055 × 10⁻³⁴)

= √(4.525 × 10⁻⁴⁹)/1.055 × 10⁻³⁴

= 2.127 × 10⁻²⁵ / 1.055 × 10⁻³⁴

= 2.016 × 10⁹ m⁻¹ = **2.016 × 10⁷ cm⁻¹**

對 tox = 1.5 nm：2κd = 2 × 2.016 × 10⁷ × 1.5 × 10⁻⁷ = 6.05

對 tox = 3.0 nm：2κd = 2 × 2.016 × 10⁷ × 3.0 × 10⁻⁷ = 12.10

漏電流比：J(1.5nm)/J(3.0nm) = exp(−6.05)/exp(−12.10) = exp(6.05) = **424**

tox 從 3 nm 縮到 1.5 nm，漏電增加約 **400 倍**。

實際上更嚴重：tox = 1.5 nm 時 J_gate ≈ 100 A/cm²，而 tox = 3 nm 時 ≈ 10⁻² A/cm²。

**(d) High-k 取代 SiO₂ 的原因**

SiO₂ 的困境：
- MOSFET 微縮需要更薄 tox 以增加 Cox 和閘極控制力
- tox < 2 nm 時直接穿隧漏電無法接受（~1-100 A/cm²）
- 繼續縮薄 SiO₂ 物理上不可行

High-k 解決方案：

用高介電常數材料（如 HfO₂，κ ≈ 25）取代 SiO₂（κ = 3.9）：

EOT = (κ_SiO₂/κ_high-k) × t_physical

相同 EOT 下，High-k 的物理厚度大 κ_high-k/κ_SiO₂ ≈ 6.4 倍

物理厚度大 → 穿隧距離長 → 漏電指數下降

例：EOT = 0.8 nm
- SiO₂：t_physical = 0.8 nm → J_gate ~ 10³ A/cm²（不可用）
- HfO₂：t_physical = 0.8 × 25/3.9 = 5.1 nm → J_gate ~ 10⁻² A/cm²（可接受）

漏電降低 ~10⁵ 倍！

**答案**：
- T ∝ exp(−2d√(2m*ΦB)/ℏ)
- DT 在薄氧化層低電壓主導，FN 在厚氧化層高電壓主導
- tox 1.5 vs 3.0 nm 漏電差 ~400 倍
- High-k 以更厚物理厚度實現相同 EOT，大幅降低穿隧漏電

**延伸思考**：
Intel 在 45nm（2007 年）首先導入 High-k/Metal Gate（HKMG），台積電在 28nm 跟進。現在所有先進製程都使用 HfO₂ 基 High-k。台積電 N3 的 EOT ≈ 0.6-0.7 nm，對應 HfO₂ 物理厚度 ~4 nm。未來可能需要更高 κ 的材料（如 La₂O₃, ZrO₂ 摻雜 HfO₂）。

---

### 題目 53：量子井與二維電子氣
**來源**：台大電機 / 經典題型
**難度**：★★★★
**主題**：量子井（Quantum Well）

**題目**：
(a) 推導有限深度量子井中的能階（定性說明求解方法）。與無限深量子井比較，能階有何差異？
(b) MOSFET 反轉層可以視為三角量子井（Triangular Quantum Well）。在三角井近似下，推導第一個子能帶（Subband）的能量。
(c) 量子井中的電子形成二維電子氣（2DEG）。寫出 2D 態密度（Density of States），並與 3D 態密度比較。
(d) 量子侷限效應對先進 MOSFET 的閾值電壓有何影響？

**詳解**：

**解題思路**：量子井侷限了一個維度的運動，使能量量子化，態密度從 3D 的拋物線變為 2D 的階梯函數。

**步驟**：

**(a) 有限深量子井**

有限深量子井（障壁高度 V₀ < ∞）的薛丁格方程在井內和井外有不同形式：

- 井內（|x| < L/2）：ψ 為 sin 或 cos 函數
- 井外（|x| > L/2）：ψ 為指數衰減 exp(−κ|x|)

邊界條件要求 ψ 和 dψ/dx 在井壁連續。

得到超越方程（Transcendental Equation）需數值求解。

與無限深井比較：
- 有限深井的能階**較低**（波函數滲透到井外，等效井寬增大）
- 能階數目有限（只有有限個束縛態）
- 波函數在障壁中不為零（指數衰減尾巴）

**(b) 三角量子井（MOSFET 反轉層）**

在 MOSFET 反轉層中，表面電場 ℰs 近似常數，電位 V(x) ≈ qℰsx（三角形）。

薛丁格方程的精確解為 Airy 函數。

第 n 個子能帶的能量（WKB 近似）：

**En = (ℏ²/2m*)^(1/3) × (3πqℰs/2)^(2/3) × (n − 1/4)^(2/3)**

第一個子能帶（n = 1）：

E₁ = (ℏ²/2m*)^(1/3) × (3πqℰs/2)^(2/3) × (3/4)^(2/3)

取 ℰs = 10⁶ V/cm = 10⁸ V/m，m* = 0.916m₀：

數量級估算：E₁ ~ 幾十 meV 到 ~100 meV

精確計算：E₁ ≈ 2.338 × (ℏ²q²ℰs²/(2m*))^(1/3)（Airy 函數第一個零點 2.338）

**(c) 二維態密度**

**3D 態密度**（每單位體積每單位能量）：

g₃D(E) = (4π/h³)(2m*)^(3/2) √E（拋物線形）

**2D 態密度**（每單位面積每單位能量，每個子能帶）：

**g₂D = m*/(πℏ²)**（常數！不依賴能量）

總 2D 態密度為階梯函數：

g₂D,total(E) = (m*/πℏ²) × Σ θ(E − En)

其中 θ 為階梯函數，En 為第 n 個子能帶底部能量。

比較：
- 3D：態密度 ∝ √E（從零開始連續增加）
- 2D：態密度為階梯函數（在每個子能帶底部跳增）
- 2D 在帶邊的態密度**有限且非零**，3D 在帶邊為零

**(d) 量子侷限對 Vth 的影響**

量子侷限使反轉層電子的最低能量不在導帶底 Ec，而是在 Ec + E₁。

影響：
1. **Vth 增加**：需要額外的閘極電壓將費米能階提升到 Ec + E₁ 以上才能形成反轉層
   - ΔVth ≈ E₁/q ≈ 30-100 mV（取決於表面電場和有效質量）

2. **反轉電荷減少**：有效帶隙增大，可用態密度降低

3. **電子分佈離表面**：波函數峰值不在介面上，等效增加閘極到通道的距離
   - 稱為量子力學暗區（QM Dark Space）~0.5-1 nm
   - CET = EOT + Dark Space

4. **應變效應與谷分裂**：應變矽改變不同谷的能量，影響佔據和有效質量

台積電在 TCAD 中必須使用薛丁格-泊松自洽求解（Schrodinger-Poisson Self-consistent Solution）來準確模擬先進節點的 Vth 和 Ion。

**答案**：
- 有限深井能階低於無限深井，波函數滲透到障壁
- MOSFET 反轉層為三角量子井，能階 ∝ ℰs^(2/3)
- 2D 態密度 = m*/(πℏ²)（常數）
- 量子侷限使 Vth 增加 30-100 mV

**延伸思考**：
量子井的概念不僅存在於 MOSFET 反轉層，也是 LED、Laser、HEMT 的核心。在 GAA Nanosheet 中，5 nm 厚的矽片本身就是量子井，量子效應更加顯著。理解量子侷限是先進元件物理的必要條件。

---

### 題目 54：High-k 介電質
**來源**：TSMC 面試
**難度**：★★★★★
**主題**：High-k/Metal Gate（HKMG）

**題目**：
(a) 列出 High-k 介電質需要滿足的要求（至少五項）。解釋為什麼 HfO₂ 成為產業標準。
(b) High-k 介電質直接接觸矽表面的問題是什麼？為什麼需要保留 SiO₂ 介面層（Interfacial Layer, IL）？
(c) 為什麼傳統的多晶矽（Poly-Si）閘極與 High-k 不相容，必須改用金屬閘極（Metal Gate）？解釋費米能階釘扎（Fermi-Level Pinning）問題。
(d) 台積電 HKMG 的 Gate-First 和 Gate-Last 製程有何差異？為什麼先進節點採用 Gate-Last（Replacement Metal Gate, RMG）？

**詳解**：

**解題思路**：High-k/Metal Gate 是自 SiO₂ 以來最重要的閘極工程革新。

**步驟**：

**(a) High-k 介電質的要求**

1. **高介電常數 κ**：κ > 10（SiO₂ 的 3.9 的 ~3× 以上），以在更大物理厚度下實現相同 EOT
2. **與矽熱力學穩定**：不與 Si 反應形成 SiO₂ 或矽化物
3. **足夠大的帶偏移（Band Offset）**：ΔEc 和 ΔEv > 1 eV，作為電子和電洞的穿隧障壁
4. **低介面態密度 Dit**：確保良好的通道遷移率和 SS
5. **低體缺陷密度**：減少電荷捕獲和 TDDB
6. **與 CMOS 製程相容**：可承受 >900°C 退火
7. **良好的膜品質**：ALD 可控性、均勻性

**HfO₂ 成為標準的原因**：
| 特性 | HfO₂ | 比較 |
|------|------|------|
| κ | ~20-25 | 夠高（不是最高，但平衡最佳） |
| ΔEc/ΔEv | 1.5/3.4 eV | 足夠大 |
| 與 Si 穩定性 | 良好 | TiO₂、Ta₂O₅ 不穩定 |
| 結晶溫度 | ~500°C | 可在非晶態沉積 |
| ALD 製程 | 成熟 | HfCl₄ + H₂O 前驅物廣泛使用 |

其他候選（如 La₂O₃ κ~27, ZrO₂ κ~25）有各種問題（吸濕性、結晶化）。

**(b) IL 的必要性**

High-k 直接接觸 Si 的問題：
1. **高 Dit**：HfO₂/Si 介面的 Dit ~ 10¹²-10¹³ cm⁻²eV⁻¹（vs SiO₂/Si 的 ~10¹⁰）
2. **遷移率劣化**：高 Dit 和 High-k 的遠程庫侖散射（Remote Coulomb Scattering）降低通道遷移率 ~30-40%
3. **聲子散射**：High-k 的軟光學聲子（Soft Optical Phonon）增加散射

解決方案：保留 ~0.3-0.7 nm 的 SiO₂ 介面層（Chemical Oxide 或 Thermal SiO₂）

IL 的作用：
- 提供高品質 SiO₂/Si 介面（低 Dit）
- 將 High-k 與 Si 表面隔開，減少遠程散射
- 代價：IL 增加 EOT（IL 的 κ = 3.9）

台積電的挑戰：IL 越薄 → EOT 越小 → 但太薄 Dit 增加。目前 IL ~0.3-0.5 nm 是極限。

**(c) 金屬閘極的必要性**

**Poly-Si + High-k 的問題**：

1. **費米能階釘扎（Fermi-Level Pinning, FLP）**：
   - Poly-Si/High-k 介面的缺陷態將 Poly-Si 費米能階釘在帶隙中央附近
   - N⁺ Poly 和 P⁺ Poly 的功函數差異應為 ~1.1 eV（Si 帶隙），但 FLP 使差異縮小到 ~0.3-0.5 eV
   - 結果：無法分別調整 NMOS 和 PMOS 的 Vth

2. **多晶矽空乏（Poly Depletion）**：
   - Poly-Si 表面形成空乏層 ~0.3-0.5 nm
   - 等效增加 EOT

**金屬閘極解決方案**：
- 使用金屬（TiN, TaN, TiAl 等）取代 Poly-Si
- 無空乏效應（金屬載子濃度無限大）
- 透過金屬種類和厚度調整功函數
  - NMOS：需低功函數金屬（~4.1 eV）→ TiAl, TiAlC
  - PMOS：需高功函數金屬（~5.0 eV）→ TiN

**(d) Gate-First vs Gate-Last**

**Gate-First**：
- 先沉積 High-k 和 Metal Gate → 後做 S/D 離子佈植和退火
- 問題：高溫退火（>1000°C）可能損害 High-k 和改變金屬功函數
- 用於部分早期 High-k 製程

**Gate-Last（Replacement Metal Gate, RMG）**：
1. 先用犧牲 Poly-Si 完成 S/D 製程（高溫步驟）
2. 移除犧牲 Poly-Si，留下閘極溝槽
3. 在低溫下沉積 High-k + Metal Gate 填入溝槽
4. CMP 平坦化

優勢：
- 金屬閘極不需承受高溫
- 功函數控制更精確
- 可使用不同金屬分別最佳化 NMOS 和 PMOS 的 Vth

台積電自 28nm HKMG 起採用 Gate-Last 流程，一直沿用至 N3 FinFET 和 N2 GAA。

**答案**：
- HfO₂ 因綜合性能最佳成為產業標準
- IL 必要但限制 EOT 縮小
- 金屬閘極解決 FLP 和 Poly Depletion
- Gate-Last（RMG）是先進節點的標準流程

**延伸思考**：
HKMG 是面試必考題。「為什麼需要 High-k？為什麼需要 Metal Gate？Gate-First 和 Gate-Last 的差異？」是台積電面試的經典三連問。理解這些技術的物理動機和工程取捨是元件工程師的基本功。

---

### 題目 55：應變矽技術
**來源**：TSMC 面試
**難度**：★★★★
**主題**：應變工程（Strain Engineering）

**題目**：
(a) 解釋應變如何改變矽的能帶結構和載子有效質量，從而提升遷移率。
(b) 比較整體應變（Global Strain, 如應變矽基板）和局部應變（Local Strain, 如 SiGe S/D）的實現方法和優劣。
(c) 台積電從哪個節點開始導入應變技術？NMOS 和 PMOS 分別使用什麼應變類型和方法？
(d) 在 FinFET 和 GAA 結構中，應變工程如何演進？

**詳解**：

**解題思路**：應變改變晶體對稱性，劈裂能帶簡並，改變有效質量和谷佔據。

**步驟**：

**(a) 應變對能帶的影響**

**NMOS（電子）——拉伸應變（Tensile Strain）**：

沿通道方向的拉伸應力劈裂導帶 6 個等效谷：
- Δ₂ 谷（沿應力方向的 2 個谷）能量下降
- Δ₄ 谷（垂直方向的 4 個谷）能量上升
- 電子優先填入 Δ₂ 谷（縱向有效質量 ml 沿垂直方向，橫向有效質量 mt 沿通道方向）
- 通道方向有效質量 = mt = 0.19m₀（比無應變的平均值 ~0.26m₀ 低）
- 同時減少谷間散射（inter-valley scattering）
- 遷移率提升 ~30-50%

**PMOS（電洞）——壓縮應變（Compressive Strain）**：

壓縮應力劈裂價帶簡並（heavy hole/light hole 帶分裂）：
- Light hole 帶上移
- 通道方向的有效質量降低
- 遷移率提升 ~50-80%

**(b) 整體應變 vs 局部應變**

**整體應變（Global Strain）**：
- 方法：在 SiGe 虛擬基板上磊晶生長 Si（拉伸）
- 優點：均勻應變
- 缺點：SiGe 基板缺陷、成本高、PMOS 需另外處理
- 應用：有限（IBM 曾使用，未成主流）

**局部應變（Local Strain）**——台積電主要方法：
- **SiGe S/D（PMOS）**：選擇性磊晶 SiGe 於源汲極凹槽，對通道施加壓縮應力
- **SiN 覆蓋層（Stress Liner）**：拉伸 SiN 覆蓋 NMOS（拉伸應力），壓縮 SiN 覆蓋 PMOS
  - 稱為 DSL（Dual Stress Liner）技術
- **SMT（Stress Memorization Technique）**：NMOS 利用退火後的應力記憶效應
- 優點：NMOS 和 PMOS 可分別最佳化，與現有製程相容
- 缺點：應變不如整體均勻

**(c) 台積電應變技術歷程**

| 節點 | PMOS 應變 | NMOS 應變 |
|------|----------|----------|
| 90nm | SiGe S/D 導入 | SiN 拉伸覆蓋層 |
| 65nm | SiGe S/D 改善 | DSL + SMT |
| 45nm | 更深 SiGe recess + 更高 Ge% | 改良 SMT |
| 28nm | 同上 + CESL 最佳化 | 同上 |
| 16nm FinFET | SiGe 鰭片 + SiGe S/D | SiP S/D（拉伸） |
| 7nm | SiGe 通道 | Si 通道 + 應力記憶 |
| 3nm | SiGe 通道（更高 Ge%） | Si 通道 |

**(d) FinFET/GAA 中的應變**

FinFET 的應變挑戰：
- 鰭片三面暴露，應力傳遞路徑不同於平面
- SiGe S/D 的應變通過鰭片傳遞效率較低
- 解決：使用 SiGe 鰭片本身作為通道（PMOS）

GAA Nanosheet 的應變：
- Nanosheet 被閘極完全包覆，S/D 應力傳遞更間接
- PMOS：使用 SiGe nanosheet 通道（Ge 含量 25-40%）
  - SiGe 本身相對 Si 處於壓縮態
- NMOS：Si nanosheet，透過磊晶 SiP S/D 和殘餘應力
- Inner Spacer 材料也可能貢獻應力

未來方向：
- 更高 Ge 含量的 SiGe 通道（接近純 Ge）
- 2D 材料通道可能不需傳統應變工程

**答案**：
- 拉伸 → 降低電子有效質量（NMOS），壓縮 → 降低電洞有效質量（PMOS）
- 台積電自 90nm 導入，主要用局部應變
- FinFET/GAA 使用 SiGe 通道作為 PMOS 應變來源

**延伸思考**：
應變工程使遷移率提升 30-80%，等效於一到兩個世代的微縮效益，是延續摩爾定律的關鍵技術之一。面試常問：「SiGe S/D 如何對通道施加壓縮應力？」「為什麼 NMOS 不用 SiGe S/D？」

---

### 題目 56：先進製程節點演進
**來源**：TSMC 面試
**難度**：★★★★★
**主題**：製程技術路線圖

**題目**：
(a) 整理從 N7 到 N2 的台積電製程節點關鍵指標（電晶體結構、CPP、Metal Pitch、VDD、密度）。
(b) 從 N3 到 N2 的結構轉換（FinFET → GAA）帶來哪些性能提升和製程挑戰？
(c) 什麼是 CFET（Complementary FET）？它如何實現比 GAA 更高的密度？畫出概念結構圖。
(d) 台積電和 Intel 的先進節點命名和實際規格比較。「N3」和「Intel 18A」哪個更先進？

**詳解**：

**解題思路**：先進製程是半導體物理走向工程實踐的最前沿。

**步驟**：

**(a) 台積電製程演進**

| 參數 | N7 (2018) | N5 (2020) | N3 (2022) | N2 (2025 預計) |
|------|-----------|-----------|-----------|---------------|
| 結構 | FinFET | FinFET | FinFET | GAA Nanosheet |
| Fin/NS Pitch | 30 nm | 25-27 nm | 23 nm | ~24 nm (NS) |
| CPP | 56 nm | 48 nm | 48 nm | ~45 nm |
| Min Metal Pitch | 40 nm | 28 nm | 23 nm | ~20 nm |
| 邏輯密度 | ~91 MTr/mm² | ~173 MTr/mm² | ~292 MTr/mm² | ~400+ MTr/mm² |
| VDD | 0.75V | 0.75V | 0.75V | 0.65-0.7V |
| SRAM 面積 | ~0.027 μm² | ~0.021 μm² | ~0.016 μm² | ~0.012 μm² |

**(b) FinFET → GAA 的轉換**

性能提升：
1. **更好的 SCE 控制**：四面閘極 → SS 降低 2-3 mV/dec → DIBL 降低
2. **更低 VDD**：更好的 SS 允許 Vth 降低 → VDD 可降至 0.65V
3. **面積效率**：nanosheet 寬度可調 → 消除 FinFET 量化問題
4. **更高 Idsat**：相同面積下更大有效寬度

製程挑戰：
1. **Nanosheet 堆疊磊晶**：Si/SiGe 超晶格（Superlattice）的均勻性
2. **Channel Release**：高選擇性蝕刻（SiGe vs Si > 100:1）
3. **Inner Spacer 形成**：凹入 + 沉積 + 蝕刻精度要求
4. **閘極金屬填充**：在 ~8-10 nm 間隙中填充多層金屬
5. **自熱效應**：散熱路徑被介電質包圍

**(c) CFET 結構**

CFET（Complementary FET）：將 NMOS 和 PMOS 垂直堆疊在同一個佔位上。

概念結構（由下到上）：
1. 底層：NMOS GAA Nanosheet
2. 中間隔離層
3. 頂層：PMOS GAA Nanosheet
4. 共享閘極（穿透兩層）

密度提升原理：
- 傳統 CMOS：NMOS 和 PMOS 並排放置（佔 2× 面積）
- CFET：NMOS 和 PMOS 垂直堆疊（佔 1× 面積）
- 理論上密度可提升 ~2×

挑戰：
1. 極端的 3D 製程複雜度
2. 上下層元件性能匹配（熱預算不同）
3. 佈線和接觸的 3D 整合
4. 散熱問題更加嚴重

預計時程：台積電 A14（~2030+）或更後的節點。

**(d) 台積電 vs Intel 節點比較**

命名對應（大致）：

| 台積電 | Intel | 實際相當 |
|--------|-------|---------|
| N7 | Intel 7 (原 10nm Enhanced) | 相近密度 |
| N5 | Intel 4 | 台積電略領先 |
| N3 | Intel 3 | 相近 |
| N2 (GAA) | Intel 20A (RibbonFET) | 比較接近 |
| N2P | Intel 18A | 競爭節點 |

注意：節點命名已不代表實際閘極長度，而是行銷名稱。
- 台積電 N3 的閘極長度 ~12 nm，Metal Pitch = 23 nm
- Intel 18A 的 Metal Pitch ~18 nm（號稱更先進）

實際比較需看：邏輯密度（MTr/mm²）、SRAM 面積、性能/功耗/面積（PPA）。

**答案**：
- 台積電 N2 採用 GAA，密度 >400 MTr/mm²
- CFET 垂直堆疊 NMOS/PMOS，可再提升 ~2× 密度
- 節點命名不代表實際尺寸，需比較 PPA

**延伸思考**：
先進製程的競爭是台積電、Intel、Samsung 的三方賽局。台積電在 N7/N5/N3 建立了明確的製造領先優勢。N2 的 GAA 轉換是重要的技術里程碑。面試中常問：「台積電最新製程是什麼？」「和 Intel/Samsung 相比如何？」「未來 5 年的技術路線圖是什麼？」

---

### 題目 57：閘極漏電與 TDDB
**來源**：TSMC 面試 / 可靠度
**難度**：★★★★
**主題**：閘極可靠度

**題目**：
(a) 列出 MOSFET 的主要漏電路徑（至少五種），並標示在元件結構圖上。
(b) 解釋 TDDB（Time-Dependent Dielectric Breakdown）的物理機制。說明 Percolation 模型。
(c) TDDB 的加速測試如何進行？如何從加速數據外推到使用條件的壽命？
(d) 隨著 EOT 縮小，TDDB 壽命如何變化？High-k 的 TDDB 特性與 SiO₂ 有何不同？

**詳解**：

**解題思路**：TDDB 是閘極氧化層在電場應力下逐漸退化直至崩潰的現象。

**步驟**：

**(a) MOSFET 漏電路徑**

1. **閘極漏電（Gate Leakage）**：直接穿隧/FN 穿隧通過閘極介電質
2. **亞閾值漏電（Subthreshold Leakage）**：VGS < Vth 時的擴散電流
3. **GIDL（Gate-Induced Drain Leakage）**：閘極-汲極重疊區域的帶間穿隧
4. **接面漏電（Junction Leakage）**：S/D-Body 反偏 PN 接面的產生電流和 BTBT
5. **穿通漏電（Punch-through Leakage）**：源汲極空乏區相連
6. **BTBT（Band-to-Band Tunneling）**：高摻雜接面的帶間穿隧

在 N5 以下節點，閘極漏電和亞閾值漏電是最大的漏電源。

**(b) TDDB 物理機制**

TDDB 過程：
1. 閘極電場施加應力，電子穿越氧化層時釋放能量
2. 能量轉移到氧化層，逐漸產生缺陷（Trap Generation）
3. 缺陷隨機累積
4. 當缺陷密度達到臨界值，形成導通路徑 → 氧化層崩潰

**Percolation 模型**：
- 缺陷在氧化層中隨機分佈（如電阻網路中的隨機斷裂）
- 當足夠多的缺陷連成從陽極到陰極的通路時，崩潰發生
- 臨界缺陷密度 Nbd 與氧化層厚度有關
- 薄氧化層需要更少的缺陷就能形成導通路徑 → 壽命較短

Weibull 分佈描述 TDDB 壽命的統計特性：

F(t) = 1 − exp[−(t/t₆₃)^β]

其中 t₆₃ 為 63% 失效時間，β 為 Weibull 斜率（形狀參數）。

**(c) 加速測試方法**

加速因子：
- **電壓加速**：提高 Vg（通常 1.2-2× VDD_max）
  - 壽命 ∝ exp(−γ × Vg) 或 ∝ Vg^(−n)（Power Law）
- **溫度加速**：提高溫度（125-200°C）
  - 壽命 ∝ exp(Ea/kT)，Ea ≈ 0.6-0.8 eV

測試流程：
1. 在多個加速條件（V1, T1）、（V2, T2）下測量 TDDB 壽命分佈
2. 擬合 Weibull 分佈得到 t₆₃ 和 β
3. 用電壓模型和溫度模型外推到使用條件
4. 確認 10 年壽命下的失效率 < 規格（通常 < 100 ppm）

**(d) EOT 縮小與 TDDB**

- 薄氧化層中 Percolation 路徑更短 → 需更少缺陷 → 壽命縮短
- SiO₂ 厚度從 5 nm 縮到 2 nm，TDDB 壽命下降 ~10⁴ 倍

High-k TDDB 特性：
- HfO₂ 的缺陷化學與 SiO₂ 不同（氧空位 Oxygen Vacancy 主導）
- 加速模型可能不同（Power Law vs Exponential）
- 結晶化 HfO₂ 的晶界提供額外的缺陷和洩漏路徑
- IL/High-k 雙層結構的 TDDB 是兩層串聯的結果
- 通常 IL 先崩潰（因 IL 更薄且承受更大比例的電壓）

**答案**：
- TDDB 由缺陷累積形成導通路徑（Percolation）
- Weibull 統計 + 電壓/溫度加速外推壽命
- 薄氧化層 TDDB 壽命短，High-k 改善但引入新挑戰

**延伸思考**：
TDDB 測試是台積電每一代製程開發的必要驗證項目。閘極可靠度與閘極漏電之間存在根本矛盾——更薄 EOT 提升性能但降低可靠度。找到性能/可靠度的最佳平衡點是製程工程師的核心任務。

---

### 題目 58：電遷移
**來源**：TSMC 面試 / 可靠度
**難度**：★★★★
**主題**：電遷移（Electromigration, EM）

**題目**：
(a) 解釋電遷移的物理機制。為什麼金屬導線中的原子會沿電流方向遷移？
(b) 寫出 Black 方程（Black's Equation），說明各參數的物理意義。
(c) 隨著 BEOL 金屬線寬縮小到 < 20 nm，電遷移問題如何加劇？
(d) 台積電如何在先進製程中抑制電遷移？比較 Cu 和新金屬（Co, Ru）的 EM 特性。

**詳解**：

**解題思路**：電遷移是金屬導線在高電流密度下原子遷移導致斷線的失效機制。

**步驟**：

**(a) 電遷移物理機制**

電流流過金屬導線時，有兩個力作用在金屬原子上：

1. **電場力（Direct Force）**：帶正電的金屬離子受電場力向陰極移動
   - F_direct = qZ*ℰ（Z* 為有效電荷數，方向為電場方向）

2. **電子風力（Electron Wind Force）**：導電電子與金屬原子碰撞，將動量傳遞給原子
   - F_wind = -qZwind*ℰ（方向與電子流同向 = 與電流反向）
   - 在金屬中 |F_wind| >> |F_direct|

淨效應：**金屬原子沿電子流動方向遷移**（與正電流方向相反）

結果：
- 陰極端（電子流出）：原子堆積 → 形成小丘（Hillock）→ 可能短路
- 陽極端（電子流入）：原子離開 → 形成空洞（Void）→ 導線斷裂（Open）

**(b) Black 方程**

**MTTF = A × J^(−n) × exp(Ea/kT)**

其中：
- MTTF：中位時間至失效（Median Time to Failure）
- A：常數（與材料和幾何有關）
- J：電流密度（A/cm²）
- n：電流密度指數（n ≈ 1 for void nucleation, n ≈ 2 for void growth）
- Ea：活化能（表示原子遷移的能障）
  - Cu 體擴散：Ea ≈ 2.1 eV
  - Cu 晶界擴散：Ea ≈ 0.7-1.0 eV
  - Cu/barrier 介面擴散：Ea ≈ 0.8-1.0 eV（主導路徑）
- k：波茲曼常數
- T：絕對溫度

MTTF 對 J 和 T 極度敏感：J 增加 2× → MTTF 降低 4×（n = 2），T 增加 20°C → MTTF 降低 ~2×。

**(c) 線寬縮小的影響**

隨著 Metal Pitch 從 40 nm（N7）縮小到 20 nm（N2）：

1. **電阻率上升**：金屬線寬接近電子平均自由程（Cu ~40 nm），尺寸效應（Size Effect）使 ρ 增加 2-5×
   - 表面散射（Surface Scattering）
   - 晶界散射（Grain Boundary Scattering）

2. **電流密度上升**：截面積縮小但電流需求不減 → J 大幅上升

3. **散熱惡化**：焦耳加熱 ∝ J²ρ 增加，局部溫度上升

4. **Barrier/Liner 佔比增加**：TaN/Ta barrier 在窄線中佔截面積 30%+，進一步降低有效導電截面

5. **晶粒結構改變**：窄線中 Cu 的晶粒為竹節結構（Bamboo-like），擴散路徑改變

**(d) 台積電的 EM 對策**

| 方法 | 機制 |
|------|------|
| Cu + CuMn 合金 | Mn 在介面形成 MnSiO₃ 鈍化層，阻擋 Cu 擴散 |
| Co/Ru 取代 Cu（局部金屬層） | 更高 EM 抗性（更高 Ea），更小尺寸效應 |
| 石墨烯 barrier | 原子級薄 barrier，減少佔比 |
| 冗餘通孔（Redundant Via） | 提供備用導電路徑 |
| EM-aware 設計規則 | 限制最大電流密度（Jmax） |
| 低 k 和 Air Gap | 降低線間耦合電容，減少不必要的電流 |

**Cu vs Co vs Ru 比較**：

| 特性 | Cu | Co | Ru |
|------|-----|-----|-----|
| 體電阻率 | 1.7 μΩ·cm | 6.2 μΩ·cm | 7.1 μΩ·cm |
| 窄線電阻率（~15nm） | ~10 μΩ·cm | ~15 μΩ·cm | ~12 μΩ·cm |
| EM 耐性 | 基準 | 好 3-5× | 好 5-10× |
| 不需 barrier | 需要 | 需要（但更薄） | 可能不需要 |
| 適用層 | 中上層 | 底層 Mx | 底層 Mx |

台積電 N5 開始在最底層使用 Co 或 Ru，上層仍用 Cu。

**答案**：
- 電子風力驅動金屬原子遷移，陽極端形成空洞
- MTTF = AJ⁻ⁿexp(Ea/kT)
- 線寬縮小使 ρ 增加、J 增加，EM 惡化
- Co/Ru 在窄線中提供更好的 EM 耐性

**延伸思考**：
BEOL（後段製程）的電阻率增加和 EM 劣化是先進製程的主要瓶頸之一。台積電的背面供電（BSPDN, Backside Power Delivery Network）將電源線移到晶圓背面，用較粗的金屬線傳輸大電流，可大幅降低 EM 風險。這是 N2 及以後製程的關鍵創新之一。

---

### 題目 59：先進封裝與 3D 整合
**來源**：TSMC 面試
**難度**：★★★★
**主題**：先進封裝（Advanced Packaging）

**題目**：
(a) 說明台積電的主要先進封裝技術：InFO、CoWoS、SoIC。各適用什麼場景？
(b) 為什麼先進封裝越來越重要？從 Dennard Scaling 失效的角度分析。
(c) 解釋 Chiplet 架構的優勢。為什麼 AMD、Apple 都採用 Chiplet + 先進封裝？
(d) 3D IC 堆疊（如 SoIC）面臨哪些技術挑戰？

**詳解**：

**解題思路**：先進封裝是後摩爾時代延續效能提升的關鍵路徑。

**步驟**：

**(a) 台積電封裝技術**

**InFO（Integrated Fan-Out）**：
- 扇出型封裝，無基板（Substrate-less）
- 重佈線層（RDL）在晶片外圍展開
- 薄型、低成本、良好的電氣和散熱特性
- 應用：Apple iPhone AP（A 系列）、中高階手機

**CoWoS（Chip-on-Wafer-on-Substrate）**：
- 矽中介層（Si Interposer）上放置多個晶片
- 中介層提供超高密度的 Die-to-Die 連接（μm 級 pitch）
- 應用：高性能計算（HPC）——NVIDIA GPU、AMD MI300、Google TPU

**SoIC（System-on-Integrated-Chips）**：
- 3D 晶片堆疊，Face-to-Face 或 Face-to-Back
- 微凸塊（Micro-bump）或直接銅對銅接合（Cu-Cu Hybrid Bonding）
- Pitch 可低至 ~1 μm（vs CoWoS 的 ~40 μm bump pitch）
- 應用：未來的 3D 異質整合（記憶體 on 邏輯、Chiplet 堆疊）

**(b) 先進封裝的重要性**

Dennard Scaling 失效後：
1. 單一晶片的電晶體密度提升放緩
2. 大面積晶片的良率下降（良率 ∝ exp(−D × A)）
3. 不同功能模組的最佳製程不同（邏輯用 N3，I/O 用 N7，記憶體用專用製程）

**先進封裝的解決方案**：
- 將大晶片拆成多個小 Chiplet → 良率大幅提升
- 各 Chiplet 用最適合的製程 → 降低成本
- 透過封裝實現高頻寬互連 → 系統性能接近單一晶片
- 效能提升從「電晶體微縮」轉向「系統整合」

**(c) Chiplet 架構優勢**

| 優勢 | 說明 |
|------|------|
| 良率提升 | 小晶片良率高，壞片浪費少 |
| 設計彈性 | 不同 Chiplet 可獨立設計和驗證 |
| 成本降低 | 成熟製程的 I/O chiplet 不需用最先進製程 |
| 可擴展性 | 增加 Chiplet 數量即可擴展性能 |
| 異質整合 | 可整合不同材料（Si + III-V + Photonics） |

案例：
- **AMD EPYC**：多個 CCD（compute die, N5）+ IOD（I/O die, N12）on CoWoS
- **Apple M1 Ultra**：兩個 M1 Max 透過 UltraFusion 高速互連
- **NVIDIA B200**：兩個 GPU die on CoWoS-L

**(d) 3D IC 的挑戰**

1. **散熱**：堆疊後內部晶片散熱困難
   - 需要 TSV（Through-Si Via）散熱通道或微流道冷卻

2. **TSV 製程**：深蝕刻（5-50 μm 深）+ 絕緣 + 銅填充
   - TSV 的 Keep-Out Zone 佔用面積

3. **對準精度**：Cu-Cu Hybrid Bonding 需 < 0.5 μm 對準誤差

4. **翹曲和應力**：不同材料的熱膨脹係數差異

5. **測試**：堆疊前每個晶片需獨立測試（Known Good Die, KGD）

6. **EDA 工具**：缺乏成熟的 3D IC 設計和驗證工具

**答案**：
- InFO（手機）、CoWoS（HPC）、SoIC（3D 堆疊）
- 先進封裝彌補電晶體微縮放緩的效能需求
- Chiplet 提升良率和設計彈性
- 3D IC 挑戰：散熱、對準、測試

**延伸思考**：
先進封裝是台積電的核心競爭力之一。CoWoS 的產能在 2024 年因 NVIDIA 和其他 HPC 客戶的強勁需求而供不應求。面試常問：「什麼是 CoWoS？它解決什麼問題？」「Chiplet 和 Monolithic SoC 比較有什麼優缺點？」

---

### 題目 60：半導體元件可靠度綜合
**來源**：TSMC 面試 / 可靠度
**難度**：★★★★★
**主題**：可靠度綜合分析

**題目**：
(a) 列出先進 CMOS 的四大可靠度失效機制（BTI, HCI, TDDB, EM），比較它們的物理根源、劣化指標、加速因子和主導條件。
(b) 在 FinFET 和 GAA 結構中，哪些可靠度問題變得更嚴重？為什麼？
(c) 解釋 Aging-Aware Design 的概念。電路設計如何考慮元件老化效應？
(d) 寫出一個完整的可靠度評估流程：從晶片設計到最終認證的各步驟。

**詳解**：

**解題思路**：可靠度是半導體產品的生命線，需從物理、製程、設計三個層面協同保障。

**步驟**：

**(a) 四大失效機制比較**

| 特性 | BTI (NBTI/PBTI) | HCI | TDDB | EM |
|------|---------|-----|------|-----|
| 物理根源 | Si-H 斷鍵 + 電荷捕獲 | 熱載子注入氧化層 | 氧化層缺陷累積崩潰 | 金屬原子遷移 |
| 影響元件 | FET（PMOS→NBTI, NMOS→PBTI） | FET | 閘極介電質 | BEOL 金屬線 |
| 劣化指標 | ΔVth, ΔIon | ΔVth, ΔIon, ΔGm | 崩潰時間 | 開路時間 |
| 加速因子 | V, T | V (Vds), 弱T | V, T | J, T |
| 時間相依 | ∝ t^(1/6) | ∝ t^(0.3-0.5) | Weibull | Log-normal |
| 最惡劣條件 | VGS = −VDD (PMOS), 高T | VGS ≈ VDS/2 | VG = VDD, 高T | J_max, 高T |
| 可恢復性 | 部分可恢復 | 不可恢復 | 不可恢復 | 不可恢復 |
| 壽命目標 | ΔVth < 50mV @10yr | ΔVth < 50mV @10yr | FIT < 10 @10yr | FIT < 10 @10yr |

**(b) FinFET/GAA 的可靠度變化**

**更嚴重的問題**：

1. **BTI**：
   - 自熱效應使 FinFET/GAA 局部溫度高 10-30°C
   - 更高溫度加速 BTI（Arrhenius 關係）
   - 多面閘極增加介面面積 → 更多 Si-H 鍵可斷裂

2. **自熱效應（Self-Heating Effect, SHE）**：
   - FinFET 鰭片被 STI 包圍，散熱路徑差
   - GAA nanosheet 被介電質完全包圍，更差
   - 溫度升高 → 遷移率下降 → 所有可靠度問題加速

3. **TDDB**：
   - EOT 持續縮小 → 更高電場應力
   - 多面閘極的介面品質（特別是鰭片側壁和 nanosheet 上下表面）可能不如平面

**改善的問題**：

1. **HCI**：VDD 持續下降（0.75V → 0.65V），熱載子能量降低
2. **SCE 相關漏電**：更好的閘極控制減少 GIDL 和穿通

**(c) Aging-Aware Design**

概念：在電路設計階段就考慮元件在使用壽命內的退化效應。

實施方法：

1. **靜態時序分析中的 Aging Margin**：
   - 在 Timing Signoff 中加入 BTI 和 HCI 造成的延遲增加（~5-10%）
   - 使用 Aging Library：提供老化後的 Cell Delay

2. **動態可靠度模擬**：
   - 基於工作負載（Workload）估算各電晶體的應力時間
   - 用 SPICE 模型（如 MOSRA）模擬老化後的電路性能

3. **設計規則**：
   - 最大電流密度限制（EM）
   - 最小金屬線寬/間距（EM + TDDB）
   - 天線規則（Antenna Rule，防止等離子體對閘極損傷）

4. **電路層級對策**：
   - 加入 Guard Band（設計餘量）
   - 使用自適應偏壓（Adaptive Body Biasing）補償 Vth 漂移
   - 加入 Built-in Self-Test（BIST）監控老化

**(d) 完整可靠度評估流程**

1. **元件開發階段**：
   - 製程開發中的可靠度表徵（WLR, Wafer Level Reliability）
   - 加速壽命測試建立物理模型
   - 確認製程視窗（Process Window）滿足可靠度要求

2. **產品設計階段**：
   - Aging-Aware Timing Signoff
   - EM/IR Drop 分析
   - ESD 防護設計

3. **產品驗證階段**：
   - HTOL（High Temperature Operating Life）：1000+ 小時 @125°C, 1.1VDD
   - ELFR（Early Life Failure Rate）：高壓短時篩選
   - TC（Temperature Cycling）：−55°C ↔ 125°C，1000 次
   - uHAST（Unbiased Highly Accelerated Stress Test）：濕度測試
   - ESD（HBM, CDM, MM）測試

4. **量產監控階段**：
   - SPC（Statistical Process Control）監控
   - 定期 WLR 抽檢
   - 客戶端 Burn-in 和返修分析（FA, Failure Analysis）

5. **認證標準**：
   - 消費電子：JEDEC（JESD47）
   - 車用：AEC-Q100（更嚴格 10×）
   - 軍規：MIL-STD-883

**答案**：
- 四大失效機制：BTI, HCI, TDDB, EM
- FinFET/GAA 的自熱加劇所有溫度相關的退化
- Aging-Aware Design 在設計階段預留老化餘量
- 完整流程從元件開發到量產認證，涵蓋五個階段

**延伸思考**：
可靠度工程是台積電最核心的競爭力之一——客戶願意為台積電的製程付溢價，很大程度上因為信任其可靠度。面試中必問的問題：「NBTI 和 HCI 的差異？」「如何做加速測試和壽命預測？」「FinFET 的自熱效應如何影響可靠度？」深入理解這些主題對於元件/製程/可靠度工程師的面試至關重要。

---

> **全卷完成**
> 本題庫共 60 題，涵蓋半導體物理與元件的完整知識體系。
> 從基礎理論（能帶、載子統計）到元件物理（PN 接面、MOSFET、BJT），
> 再到先進製程（FinFET、GAA、HKMG、應變矽、先進封裝）和可靠度（BTI、HCI、TDDB、EM）。
> 建議搭配 Streetman, Neamen, Sze 三本教科書系統性複習。
> 祝考試順利、面試成功！
