#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[2]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[3]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[4]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[6]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[7]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[9]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[10]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[0]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[1]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[5]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[8]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[11]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[12]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[13]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[0]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[3]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[7]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[11]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[12]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[13]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[1]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[2]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[4]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[5]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[6]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[8]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[9]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[10]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[0]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[2]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[3]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[1]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[4]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[5]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[6]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[7]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[8]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[9]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[10]}]
#set_property MARK_DEBUG true [get_nets ADC_Clock_inst/adc_clock_inst/s_axi_awvalid]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[3]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[1]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[5]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[8]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[14]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[18]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[25]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[29]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[31]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[0]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[7]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[12]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[15]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[16]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[24]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[27]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[30]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[17]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[19]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[20]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[21]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[22]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[26]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[28]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[2]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[4]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[6]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[9]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[10]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[11]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[13]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[23]}]
#set_property MARK_DEBUG true [get_nets ADC_Clock_inst/adc_clock_inst/s_axi_wvalid]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[11]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[12]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[16]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[22]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[23]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[26]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[27]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[2]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[5]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[13]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[15]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[17]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[18]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[20]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[25]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[10]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[1]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[4]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[6]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[7]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[8]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[9]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[24]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[28]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[0]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[3]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[14]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[19]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[21]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[29]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[30]}]
#set_property MARK_DEBUG true [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[31]}]
#set_property MARK_DEBUG true [get_nets ADC_Clock_inst/adc_clock_inst/s_axi_rvalid]
#set_property MARK_DEBUG true [get_nets ds_valid]
#set_property MARK_DEBUG false [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wstrb[0]}]
#set_property MARK_DEBUG false [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wstrb[1]}]
#set_property MARK_DEBUG false [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wstrb[2]}]
#set_property MARK_DEBUG false [get_nets {ADC_Clock_inst/adc_clock_inst/s_axi_wstrb[3]}]
#create_debug_core u_ila_0 ila
#set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
#set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
#set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
#set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
#set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
#set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
#set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
#set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
#set_property port_width 1 [get_debug_ports u_ila_0/clk]
#connect_debug_port u_ila_0/clk [get_nets [list ADC_Clock_inst/adc_clock_inst/inst/CLK_CORE_DRP_I/clk_inst/clk_out1]]
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
#set_property port_width 14 [get_debug_ports u_ila_0/probe0]
#connect_debug_port u_ila_0/probe0 [get_nets [list {ADC_inst/dout_b_buf[0]} {ADC_inst/dout_b_buf[1]} {ADC_inst/dout_b_buf[2]} {ADC_inst/dout_b_buf[3]} {ADC_inst/dout_b_buf[4]} {ADC_inst/dout_b_buf[5]} {ADC_inst/dout_b_buf[6]} {ADC_inst/dout_b_buf[7]} {ADC_inst/dout_b_buf[8]} {ADC_inst/dout_b_buf[9]} {ADC_inst/dout_b_buf[10]} {ADC_inst/dout_b_buf[11]} {ADC_inst/dout_b_buf[12]} {ADC_inst/dout_b_buf[13]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
#set_property port_width 14 [get_debug_ports u_ila_0/probe1]
#connect_debug_port u_ila_0/probe1 [get_nets [list {ADC_inst/dout_a_buf[0]} {ADC_inst/dout_a_buf[1]} {ADC_inst/dout_a_buf[2]} {ADC_inst/dout_a_buf[3]} {ADC_inst/dout_a_buf[4]} {ADC_inst/dout_a_buf[5]} {ADC_inst/dout_a_buf[6]} {ADC_inst/dout_a_buf[7]} {ADC_inst/dout_a_buf[8]} {ADC_inst/dout_a_buf[9]} {ADC_inst/dout_a_buf[10]} {ADC_inst/dout_a_buf[11]} {ADC_inst/dout_a_buf[12]} {ADC_inst/dout_a_buf[13]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
#set_property port_width 1 [get_debug_ports u_ila_0/probe2]
#connect_debug_port u_ila_0/probe2 [get_nets [list ds_valid]]
#create_debug_core u_ila_1 ila
#set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_1]
#set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_1]
#set_property C_ADV_TRIGGER false [get_debug_cores u_ila_1]
#set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_1]
#set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_1]
#set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_1]
#set_property C_TRIGIN_EN false [get_debug_cores u_ila_1]
#set_property C_TRIGOUT_EN false [get_debug_cores u_ila_1]
#set_property port_width 1 [get_debug_ports u_ila_1/clk]
#connect_debug_port u_ila_1/clk [get_nets [list System_Clock_inst/inst/clk_out1]]
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe0]
#set_property port_width 32 [get_debug_ports u_ila_1/probe0]
#connect_debug_port u_ila_1/probe0 [get_nets [list {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[0]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[1]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[2]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[3]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[4]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[5]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[6]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[7]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[8]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[9]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[10]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[11]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[12]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[13]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[14]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[15]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[16]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[17]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[18]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[19]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[20]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[21]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[22]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[23]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[24]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[25]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[26]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[27]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[28]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[29]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[30]} {ADC_Clock_inst/adc_clock_inst/s_axi_rdata[31]}]]
#create_debug_port u_ila_1 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe1]
#set_property port_width 32 [get_debug_ports u_ila_1/probe1]
#connect_debug_port u_ila_1/probe1 [get_nets [list {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[0]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[1]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[2]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[3]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[4]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[5]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[6]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[7]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[8]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[9]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[10]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[11]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[12]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[13]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[14]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[15]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[16]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[17]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[18]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[19]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[20]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[21]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[22]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[23]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[24]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[25]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[26]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[27]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[28]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[29]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[30]} {ADC_Clock_inst/adc_clock_inst/s_axi_wdata[31]}]]
#create_debug_port u_ila_1 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe2]
#set_property port_width 11 [get_debug_ports u_ila_1/probe2]
#connect_debug_port u_ila_1/probe2 [get_nets [list {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[0]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[1]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[2]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[3]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[4]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[5]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[6]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[7]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[8]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[9]} {ADC_Clock_inst/adc_clock_inst/s_axi_awaddr[10]}]]
#create_debug_port u_ila_1 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe3]
#set_property port_width 1 [get_debug_ports u_ila_1/probe3]
#connect_debug_port u_ila_1/probe3 [get_nets [list ADC_Clock_inst/adc_clock_inst/s_axi_awvalid]]
#create_debug_port u_ila_1 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe4]
#set_property port_width 1 [get_debug_ports u_ila_1/probe4]
#connect_debug_port u_ila_1/probe4 [get_nets [list ADC_Clock_inst/adc_clock_inst/s_axi_rvalid]]
#create_debug_port u_ila_1 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe5]
#set_property port_width 1 [get_debug_ports u_ila_1/probe5]
#connect_debug_port u_ila_1/probe5 [get_nets [list ADC_Clock_inst/adc_clock_inst/s_axi_wvalid]]
#set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
#set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
#set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
#connect_debug_port dbg_hub/clk [get_nets clk_int_200]

# 2022-04-14

#set_property MARK_DEBUG true [get_nets cm0/irq_reg]
#set_property MARK_DEBUG true [get_nets cm0/wrong]
#set_property MARK_DEBUG true [get_nets cm0/trg]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[0]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[2]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[4]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[6]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[8]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[9]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[10]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[13]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[5]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[3]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[1]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[7]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[11]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_a_buf[12]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[0]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[2]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[3]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[6]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[8]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[10]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[4]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[5]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[11]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[12]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[13]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[1]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[7]}]
#set_property MARK_DEBUG true [get_nets {ADC_inst/dout_b_buf[9]}]
#create_debug_core u_ila_0 ila
#set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
#set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
#set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
#set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
#set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
#set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
#set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
#set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
#set_property port_width 1 [get_debug_ports u_ila_0/clk]
#connect_debug_port u_ila_0/clk [get_nets [list ADC_Clock_inst/adc_clock_inst/inst/CLK_CORE_DRP_I/clk_inst/clk_out1]]
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
#set_property port_width 14 [get_debug_ports u_ila_0/probe0]
#connect_debug_port u_ila_0/probe0 [get_nets [list {ADC_inst/dout_a_buf[0]} {ADC_inst/dout_a_buf[1]} {ADC_inst/dout_a_buf[2]} {ADC_inst/dout_a_buf[3]} {ADC_inst/dout_a_buf[4]} {ADC_inst/dout_a_buf[5]} {ADC_inst/dout_a_buf[6]} {ADC_inst/dout_a_buf[7]} {ADC_inst/dout_a_buf[8]} {ADC_inst/dout_a_buf[9]} {ADC_inst/dout_a_buf[10]} {ADC_inst/dout_a_buf[11]} {ADC_inst/dout_a_buf[12]} {ADC_inst/dout_a_buf[13]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
#set_property port_width 14 [get_debug_ports u_ila_0/probe1]
#connect_debug_port u_ila_0/probe1 [get_nets [list {ADC_inst/dout_b_buf[0]} {ADC_inst/dout_b_buf[1]} {ADC_inst/dout_b_buf[2]} {ADC_inst/dout_b_buf[3]} {ADC_inst/dout_b_buf[4]} {ADC_inst/dout_b_buf[5]} {ADC_inst/dout_b_buf[6]} {ADC_inst/dout_b_buf[7]} {ADC_inst/dout_b_buf[8]} {ADC_inst/dout_b_buf[9]} {ADC_inst/dout_b_buf[10]} {ADC_inst/dout_b_buf[11]} {ADC_inst/dout_b_buf[12]} {ADC_inst/dout_b_buf[13]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
#set_property port_width 1 [get_debug_ports u_ila_0/probe2]
#connect_debug_port u_ila_0/probe2 [get_nets [list cm0/irq_reg]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
#set_property port_width 1 [get_debug_ports u_ila_0/probe3]
#connect_debug_port u_ila_0/probe3 [get_nets [list cm0/trg]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
#set_property port_width 1 [get_debug_ports u_ila_0/probe4]
#connect_debug_port u_ila_0/probe4 [get_nets [list cm0/wrong]]
#set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
#set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
#set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
#connect_debug_port dbg_hub/clk [get_nets CB]

# 2022-05-23

#connect_debug_port u_ila_0/probe2 [get_nets [list {TRIG_INST.trigger_inst/ch_trig_c[0]_5[0]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[1]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[2]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[3]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[4]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[5]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[6]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[7]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[8]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[9]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[10]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[11]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[12]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[13]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[14]} {TRIG_INST.trigger_inst/ch_trig_c[0]_5[15]}]]
#connect_debug_port u_ila_0/probe3 [get_nets [list {TRIG_INST.trigger_inst/din_buf[0]_2[0]} {TRIG_INST.trigger_inst/din_buf[0]_2[1]} {TRIG_INST.trigger_inst/din_buf[0]_2[2]} {TRIG_INST.trigger_inst/din_buf[0]_2[3]} {TRIG_INST.trigger_inst/din_buf[0]_2[4]} {TRIG_INST.trigger_inst/din_buf[0]_2[5]} {TRIG_INST.trigger_inst/din_buf[0]_2[6]} {TRIG_INST.trigger_inst/din_buf[0]_2[7]} {TRIG_INST.trigger_inst/din_buf[0]_2[8]} {TRIG_INST.trigger_inst/din_buf[0]_2[9]} {TRIG_INST.trigger_inst/din_buf[0]_2[10]} {TRIG_INST.trigger_inst/din_buf[0]_2[11]} {TRIG_INST.trigger_inst/din_buf[0]_2[12]} {TRIG_INST.trigger_inst/din_buf[0]_2[13]} {TRIG_INST.trigger_inst/din_buf[0]_2[14]} {TRIG_INST.trigger_inst/din_buf[0]_2[15]} {TRIG_INST.trigger_inst/din_buf[0]_2[16]} {TRIG_INST.trigger_inst/din_buf[0]_2[17]} {TRIG_INST.trigger_inst/din_buf[0]_2[18]} {TRIG_INST.trigger_inst/din_buf[0]_2[19]} {TRIG_INST.trigger_inst/din_buf[0]_2[20]} {TRIG_INST.trigger_inst/din_buf[0]_2[21]} {TRIG_INST.trigger_inst/din_buf[0]_2[22]} {TRIG_INST.trigger_inst/din_buf[0]_2[23]} {TRIG_INST.trigger_inst/din_buf[0]_2[24]} {TRIG_INST.trigger_inst/din_buf[0]_2[25]} {TRIG_INST.trigger_inst/din_buf[0]_2[26]} {TRIG_INST.trigger_inst/din_buf[0]_2[27]} {TRIG_INST.trigger_inst/din_buf[0]_2[28]} {TRIG_INST.trigger_inst/din_buf[0]_2[29]} {TRIG_INST.trigger_inst/din_buf[0]_2[30]} {TRIG_INST.trigger_inst/din_buf[0]_2[31]} {TRIG_INST.trigger_inst/din_buf[0]_2[32]} {TRIG_INST.trigger_inst/din_buf[0]_2[33]} {TRIG_INST.trigger_inst/din_buf[0]_2[34]} {TRIG_INST.trigger_inst/din_buf[0]_2[35]} {TRIG_INST.trigger_inst/din_buf[0]_2[36]} {TRIG_INST.trigger_inst/din_buf[0]_2[37]} {TRIG_INST.trigger_inst/din_buf[0]_2[38]} {TRIG_INST.trigger_inst/din_buf[0]_2[39]} {TRIG_INST.trigger_inst/din_buf[0]_2[40]} {TRIG_INST.trigger_inst/din_buf[0]_2[41]} {TRIG_INST.trigger_inst/din_buf[0]_2[42]} {TRIG_INST.trigger_inst/din_buf[0]_2[43]} {TRIG_INST.trigger_inst/din_buf[0]_2[44]} {TRIG_INST.trigger_inst/din_buf[0]_2[45]} {TRIG_INST.trigger_inst/din_buf[0]_2[46]} {TRIG_INST.trigger_inst/din_buf[0]_2[47]} {TRIG_INST.trigger_inst/din_buf[0]_2[48]} {TRIG_INST.trigger_inst/din_buf[0]_2[49]} {TRIG_INST.trigger_inst/din_buf[0]_2[50]} {TRIG_INST.trigger_inst/din_buf[0]_2[51]} {TRIG_INST.trigger_inst/din_buf[0]_2[52]} {TRIG_INST.trigger_inst/din_buf[0]_2[53]} {TRIG_INST.trigger_inst/din_buf[0]_2[54]} {TRIG_INST.trigger_inst/din_buf[0]_2[55]}]]
#connect_debug_port u_ila_0/probe6 [get_nets [list {TRIG_INST.trigger_inst/thre_max[1]_7[0]} {TRIG_INST.trigger_inst/thre_max[1]_7[1]} {TRIG_INST.trigger_inst/thre_max[1]_7[2]} {TRIG_INST.trigger_inst/thre_max[1]_7[3]} {TRIG_INST.trigger_inst/thre_max[1]_7[4]} {TRIG_INST.trigger_inst/thre_max[1]_7[5]} {TRIG_INST.trigger_inst/thre_max[1]_7[6]} {TRIG_INST.trigger_inst/thre_max[1]_7[7]} {TRIG_INST.trigger_inst/thre_max[1]_7[8]} {TRIG_INST.trigger_inst/thre_max[1]_7[9]} {TRIG_INST.trigger_inst/thre_max[1]_7[10]} {TRIG_INST.trigger_inst/thre_max[1]_7[11]} {TRIG_INST.trigger_inst/thre_max[1]_7[12]} {TRIG_INST.trigger_inst/thre_max[1]_7[13]} {TRIG_INST.trigger_inst/thre_max[1]_7[14]} {TRIG_INST.trigger_inst/thre_max[1]_7[15]} {TRIG_INST.trigger_inst/thre_max[1]_7[16]} {TRIG_INST.trigger_inst/thre_max[1]_7[17]} {TRIG_INST.trigger_inst/thre_max[1]_7[18]} {TRIG_INST.trigger_inst/thre_max[1]_7[19]} {TRIG_INST.trigger_inst/thre_max[1]_7[20]} {TRIG_INST.trigger_inst/thre_max[1]_7[21]} {TRIG_INST.trigger_inst/thre_max[1]_7[22]} {TRIG_INST.trigger_inst/thre_max[1]_7[23]} {TRIG_INST.trigger_inst/thre_max[1]_7[24]} {TRIG_INST.trigger_inst/thre_max[1]_7[25]} {TRIG_INST.trigger_inst/thre_max[1]_7[26]} {TRIG_INST.trigger_inst/thre_max[1]_7[27]} {TRIG_INST.trigger_inst/thre_max[1]_7[28]} {TRIG_INST.trigger_inst/thre_max[1]_7[29]} {TRIG_INST.trigger_inst/thre_max[1]_7[30]} {TRIG_INST.trigger_inst/thre_max[1]_7[31]} {TRIG_INST.trigger_inst/thre_max[1]_7[32]} {TRIG_INST.trigger_inst/thre_max[1]_7[33]} {TRIG_INST.trigger_inst/thre_max[1]_7[34]} {TRIG_INST.trigger_inst/thre_max[1]_7[35]} {TRIG_INST.trigger_inst/thre_max[1]_7[36]} {TRIG_INST.trigger_inst/thre_max[1]_7[37]} {TRIG_INST.trigger_inst/thre_max[1]_7[38]} {TRIG_INST.trigger_inst/thre_max[1]_7[39]} {TRIG_INST.trigger_inst/thre_max[1]_7[40]} {TRIG_INST.trigger_inst/thre_max[1]_7[41]} {TRIG_INST.trigger_inst/thre_max[1]_7[42]} {TRIG_INST.trigger_inst/thre_max[1]_7[43]} {TRIG_INST.trigger_inst/thre_max[1]_7[44]} {TRIG_INST.trigger_inst/thre_max[1]_7[45]} {TRIG_INST.trigger_inst/thre_max[1]_7[46]} {TRIG_INST.trigger_inst/thre_max[1]_7[47]} {TRIG_INST.trigger_inst/thre_max[1]_7[48]} {TRIG_INST.trigger_inst/thre_max[1]_7[49]} {TRIG_INST.trigger_inst/thre_max[1]_7[50]} {TRIG_INST.trigger_inst/thre_max[1]_7[51]} {TRIG_INST.trigger_inst/thre_max[1]_7[52]} {TRIG_INST.trigger_inst/thre_max[1]_7[53]} {TRIG_INST.trigger_inst/thre_max[1]_7[54]} {TRIG_INST.trigger_inst/thre_max[1]_7[55]}]]
#connect_debug_port u_ila_0/probe7 [get_nets [list {TRIG_INST.trigger_inst/thre_min[1]_8[0]} {TRIG_INST.trigger_inst/thre_min[1]_8[1]} {TRIG_INST.trigger_inst/thre_min[1]_8[2]} {TRIG_INST.trigger_inst/thre_min[1]_8[3]} {TRIG_INST.trigger_inst/thre_min[1]_8[4]} {TRIG_INST.trigger_inst/thre_min[1]_8[5]} {TRIG_INST.trigger_inst/thre_min[1]_8[6]} {TRIG_INST.trigger_inst/thre_min[1]_8[7]} {TRIG_INST.trigger_inst/thre_min[1]_8[8]} {TRIG_INST.trigger_inst/thre_min[1]_8[9]} {TRIG_INST.trigger_inst/thre_min[1]_8[10]} {TRIG_INST.trigger_inst/thre_min[1]_8[11]} {TRIG_INST.trigger_inst/thre_min[1]_8[12]} {TRIG_INST.trigger_inst/thre_min[1]_8[13]} {TRIG_INST.trigger_inst/thre_min[1]_8[14]} {TRIG_INST.trigger_inst/thre_min[1]_8[15]} {TRIG_INST.trigger_inst/thre_min[1]_8[16]} {TRIG_INST.trigger_inst/thre_min[1]_8[17]} {TRIG_INST.trigger_inst/thre_min[1]_8[18]} {TRIG_INST.trigger_inst/thre_min[1]_8[19]} {TRIG_INST.trigger_inst/thre_min[1]_8[20]} {TRIG_INST.trigger_inst/thre_min[1]_8[21]} {TRIG_INST.trigger_inst/thre_min[1]_8[22]} {TRIG_INST.trigger_inst/thre_min[1]_8[23]} {TRIG_INST.trigger_inst/thre_min[1]_8[24]} {TRIG_INST.trigger_inst/thre_min[1]_8[25]} {TRIG_INST.trigger_inst/thre_min[1]_8[26]} {TRIG_INST.trigger_inst/thre_min[1]_8[27]} {TRIG_INST.trigger_inst/thre_min[1]_8[28]} {TRIG_INST.trigger_inst/thre_min[1]_8[29]} {TRIG_INST.trigger_inst/thre_min[1]_8[30]} {TRIG_INST.trigger_inst/thre_min[1]_8[31]} {TRIG_INST.trigger_inst/thre_min[1]_8[32]} {TRIG_INST.trigger_inst/thre_min[1]_8[33]} {TRIG_INST.trigger_inst/thre_min[1]_8[34]} {TRIG_INST.trigger_inst/thre_min[1]_8[35]} {TRIG_INST.trigger_inst/thre_min[1]_8[36]} {TRIG_INST.trigger_inst/thre_min[1]_8[37]} {TRIG_INST.trigger_inst/thre_min[1]_8[38]} {TRIG_INST.trigger_inst/thre_min[1]_8[39]} {TRIG_INST.trigger_inst/thre_min[1]_8[40]} {TRIG_INST.trigger_inst/thre_min[1]_8[41]} {TRIG_INST.trigger_inst/thre_min[1]_8[42]} {TRIG_INST.trigger_inst/thre_min[1]_8[43]} {TRIG_INST.trigger_inst/thre_min[1]_8[44]} {TRIG_INST.trigger_inst/thre_min[1]_8[45]} {TRIG_INST.trigger_inst/thre_min[1]_8[46]} {TRIG_INST.trigger_inst/thre_min[1]_8[47]} {TRIG_INST.trigger_inst/thre_min[1]_8[48]} {TRIG_INST.trigger_inst/thre_min[1]_8[49]} {TRIG_INST.trigger_inst/thre_min[1]_8[50]} {TRIG_INST.trigger_inst/thre_min[1]_8[51]} {TRIG_INST.trigger_inst/thre_min[1]_8[52]} {TRIG_INST.trigger_inst/thre_min[1]_8[53]} {TRIG_INST.trigger_inst/thre_min[1]_8[54]} {TRIG_INST.trigger_inst/thre_min[1]_8[55]}]]
#connect_debug_port u_ila_0/probe9 [get_nets [list {TRIG_INST.trigger_inst/thre_max[0]_3[0]} {TRIG_INST.trigger_inst/thre_max[0]_3[1]} {TRIG_INST.trigger_inst/thre_max[0]_3[2]} {TRIG_INST.trigger_inst/thre_max[0]_3[3]} {TRIG_INST.trigger_inst/thre_max[0]_3[4]} {TRIG_INST.trigger_inst/thre_max[0]_3[5]} {TRIG_INST.trigger_inst/thre_max[0]_3[6]} {TRIG_INST.trigger_inst/thre_max[0]_3[7]} {TRIG_INST.trigger_inst/thre_max[0]_3[8]} {TRIG_INST.trigger_inst/thre_max[0]_3[9]} {TRIG_INST.trigger_inst/thre_max[0]_3[10]} {TRIG_INST.trigger_inst/thre_max[0]_3[11]} {TRIG_INST.trigger_inst/thre_max[0]_3[12]} {TRIG_INST.trigger_inst/thre_max[0]_3[13]} {TRIG_INST.trigger_inst/thre_max[0]_3[14]} {TRIG_INST.trigger_inst/thre_max[0]_3[15]} {TRIG_INST.trigger_inst/thre_max[0]_3[16]} {TRIG_INST.trigger_inst/thre_max[0]_3[17]} {TRIG_INST.trigger_inst/thre_max[0]_3[18]} {TRIG_INST.trigger_inst/thre_max[0]_3[19]} {TRIG_INST.trigger_inst/thre_max[0]_3[20]} {TRIG_INST.trigger_inst/thre_max[0]_3[21]} {TRIG_INST.trigger_inst/thre_max[0]_3[22]} {TRIG_INST.trigger_inst/thre_max[0]_3[23]} {TRIG_INST.trigger_inst/thre_max[0]_3[24]} {TRIG_INST.trigger_inst/thre_max[0]_3[25]} {TRIG_INST.trigger_inst/thre_max[0]_3[26]} {TRIG_INST.trigger_inst/thre_max[0]_3[27]} {TRIG_INST.trigger_inst/thre_max[0]_3[28]} {TRIG_INST.trigger_inst/thre_max[0]_3[29]} {TRIG_INST.trigger_inst/thre_max[0]_3[30]} {TRIG_INST.trigger_inst/thre_max[0]_3[31]} {TRIG_INST.trigger_inst/thre_max[0]_3[32]} {TRIG_INST.trigger_inst/thre_max[0]_3[33]} {TRIG_INST.trigger_inst/thre_max[0]_3[34]} {TRIG_INST.trigger_inst/thre_max[0]_3[35]} {TRIG_INST.trigger_inst/thre_max[0]_3[36]} {TRIG_INST.trigger_inst/thre_max[0]_3[37]} {TRIG_INST.trigger_inst/thre_max[0]_3[38]} {TRIG_INST.trigger_inst/thre_max[0]_3[39]} {TRIG_INST.trigger_inst/thre_max[0]_3[40]} {TRIG_INST.trigger_inst/thre_max[0]_3[41]} {TRIG_INST.trigger_inst/thre_max[0]_3[42]} {TRIG_INST.trigger_inst/thre_max[0]_3[43]} {TRIG_INST.trigger_inst/thre_max[0]_3[44]} {TRIG_INST.trigger_inst/thre_max[0]_3[45]} {TRIG_INST.trigger_inst/thre_max[0]_3[46]} {TRIG_INST.trigger_inst/thre_max[0]_3[47]} {TRIG_INST.trigger_inst/thre_max[0]_3[48]} {TRIG_INST.trigger_inst/thre_max[0]_3[49]} {TRIG_INST.trigger_inst/thre_max[0]_3[50]} {TRIG_INST.trigger_inst/thre_max[0]_3[51]} {TRIG_INST.trigger_inst/thre_max[0]_3[52]} {TRIG_INST.trigger_inst/thre_max[0]_3[53]} {TRIG_INST.trigger_inst/thre_max[0]_3[54]} {TRIG_INST.trigger_inst/thre_max[0]_3[55]}]]

#create_debug_core u_ila_0 ila
#set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
#set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
#set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
#set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
#set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
#set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
#set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
#set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
#set_property port_width 1 [get_debug_ports u_ila_0/clk]
#connect_debug_port u_ila_0/clk [get_nets [list ADC_Clock_inst/adc_clock_inst/inst/CLK_CORE_DRP_I/clk_inst/clk_out1]]
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
#set_property port_width 16 [get_debug_ports u_ila_0/probe0]
#connect_debug_port u_ila_0/probe0 [get_nets [list {TRIG_INST.trigger_inst/ch_trig_c[1]_9[0]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[1]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[2]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[3]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[4]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[5]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[6]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[7]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[8]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[9]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[10]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[11]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[12]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[13]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[14]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[15]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
#set_property port_width 2 [get_debug_ports u_ila_0/probe1]
#connect_debug_port u_ila_0/probe1 [get_nets [list {TRIG_INST.trigger_inst/ch_trig[0]} {TRIG_INST.trigger_inst/ch_trig[1]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
#set_property port_width 16 [get_debug_ports u_ila_0/probe2]
#connect_debug_port u_ila_0/probe2 [get_nets [list {TRIG_INST.trigger_inst/ch_trig_c[0]_8[0]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[1]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[2]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[3]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[4]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[5]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[6]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[7]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[8]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[9]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[10]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[11]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[12]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[13]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[14]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[15]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
#set_property port_width 56 [get_debug_ports u_ila_0/probe3]
#connect_debug_port u_ila_0/probe3 [get_nets [list {TRIG_INST.trigger_inst/din_buf[1]_6[0]} {TRIG_INST.trigger_inst/din_buf[1]_6[1]} {TRIG_INST.trigger_inst/din_buf[1]_6[2]} {TRIG_INST.trigger_inst/din_buf[1]_6[3]} {TRIG_INST.trigger_inst/din_buf[1]_6[4]} {TRIG_INST.trigger_inst/din_buf[1]_6[5]} {TRIG_INST.trigger_inst/din_buf[1]_6[6]} {TRIG_INST.trigger_inst/din_buf[1]_6[7]} {TRIG_INST.trigger_inst/din_buf[1]_6[8]} {TRIG_INST.trigger_inst/din_buf[1]_6[9]} {TRIG_INST.trigger_inst/din_buf[1]_6[10]} {TRIG_INST.trigger_inst/din_buf[1]_6[11]} {TRIG_INST.trigger_inst/din_buf[1]_6[12]} {TRIG_INST.trigger_inst/din_buf[1]_6[13]} {TRIG_INST.trigger_inst/din_buf[1]_6[14]} {TRIG_INST.trigger_inst/din_buf[1]_6[15]} {TRIG_INST.trigger_inst/din_buf[1]_6[16]} {TRIG_INST.trigger_inst/din_buf[1]_6[17]} {TRIG_INST.trigger_inst/din_buf[1]_6[18]} {TRIG_INST.trigger_inst/din_buf[1]_6[19]} {TRIG_INST.trigger_inst/din_buf[1]_6[20]} {TRIG_INST.trigger_inst/din_buf[1]_6[21]} {TRIG_INST.trigger_inst/din_buf[1]_6[22]} {TRIG_INST.trigger_inst/din_buf[1]_6[23]} {TRIG_INST.trigger_inst/din_buf[1]_6[24]} {TRIG_INST.trigger_inst/din_buf[1]_6[25]} {TRIG_INST.trigger_inst/din_buf[1]_6[26]} {TRIG_INST.trigger_inst/din_buf[1]_6[27]} {TRIG_INST.trigger_inst/din_buf[1]_6[28]} {TRIG_INST.trigger_inst/din_buf[1]_6[29]} {TRIG_INST.trigger_inst/din_buf[1]_6[30]} {TRIG_INST.trigger_inst/din_buf[1]_6[31]} {TRIG_INST.trigger_inst/din_buf[1]_6[32]} {TRIG_INST.trigger_inst/din_buf[1]_6[33]} {TRIG_INST.trigger_inst/din_buf[1]_6[34]} {TRIG_INST.trigger_inst/din_buf[1]_6[35]} {TRIG_INST.trigger_inst/din_buf[1]_6[36]} {TRIG_INST.trigger_inst/din_buf[1]_6[37]} {TRIG_INST.trigger_inst/din_buf[1]_6[38]} {TRIG_INST.trigger_inst/din_buf[1]_6[39]} {TRIG_INST.trigger_inst/din_buf[1]_6[40]} {TRIG_INST.trigger_inst/din_buf[1]_6[41]} {TRIG_INST.trigger_inst/din_buf[1]_6[42]} {TRIG_INST.trigger_inst/din_buf[1]_6[43]} {TRIG_INST.trigger_inst/din_buf[1]_6[44]} {TRIG_INST.trigger_inst/din_buf[1]_6[45]} {TRIG_INST.trigger_inst/din_buf[1]_6[46]} {TRIG_INST.trigger_inst/din_buf[1]_6[47]} {TRIG_INST.trigger_inst/din_buf[1]_6[48]} {TRIG_INST.trigger_inst/din_buf[1]_6[49]} {TRIG_INST.trigger_inst/din_buf[1]_6[50]} {TRIG_INST.trigger_inst/din_buf[1]_6[51]} {TRIG_INST.trigger_inst/din_buf[1]_6[52]} {TRIG_INST.trigger_inst/din_buf[1]_6[53]} {TRIG_INST.trigger_inst/din_buf[1]_6[54]} {TRIG_INST.trigger_inst/din_buf[1]_6[55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
#set_property port_width 56 [get_debug_ports u_ila_0/probe4]
#connect_debug_port u_ila_0/probe4 [get_nets [list {TRIG_INST.trigger_inst/din_buf[0]_3[0]} {TRIG_INST.trigger_inst/din_buf[0]_3[1]} {TRIG_INST.trigger_inst/din_buf[0]_3[2]} {TRIG_INST.trigger_inst/din_buf[0]_3[3]} {TRIG_INST.trigger_inst/din_buf[0]_3[4]} {TRIG_INST.trigger_inst/din_buf[0]_3[5]} {TRIG_INST.trigger_inst/din_buf[0]_3[6]} {TRIG_INST.trigger_inst/din_buf[0]_3[7]} {TRIG_INST.trigger_inst/din_buf[0]_3[8]} {TRIG_INST.trigger_inst/din_buf[0]_3[9]} {TRIG_INST.trigger_inst/din_buf[0]_3[10]} {TRIG_INST.trigger_inst/din_buf[0]_3[11]} {TRIG_INST.trigger_inst/din_buf[0]_3[12]} {TRIG_INST.trigger_inst/din_buf[0]_3[13]} {TRIG_INST.trigger_inst/din_buf[0]_3[14]} {TRIG_INST.trigger_inst/din_buf[0]_3[15]} {TRIG_INST.trigger_inst/din_buf[0]_3[16]} {TRIG_INST.trigger_inst/din_buf[0]_3[17]} {TRIG_INST.trigger_inst/din_buf[0]_3[18]} {TRIG_INST.trigger_inst/din_buf[0]_3[19]} {TRIG_INST.trigger_inst/din_buf[0]_3[20]} {TRIG_INST.trigger_inst/din_buf[0]_3[21]} {TRIG_INST.trigger_inst/din_buf[0]_3[22]} {TRIG_INST.trigger_inst/din_buf[0]_3[23]} {TRIG_INST.trigger_inst/din_buf[0]_3[24]} {TRIG_INST.trigger_inst/din_buf[0]_3[25]} {TRIG_INST.trigger_inst/din_buf[0]_3[26]} {TRIG_INST.trigger_inst/din_buf[0]_3[27]} {TRIG_INST.trigger_inst/din_buf[0]_3[28]} {TRIG_INST.trigger_inst/din_buf[0]_3[29]} {TRIG_INST.trigger_inst/din_buf[0]_3[30]} {TRIG_INST.trigger_inst/din_buf[0]_3[31]} {TRIG_INST.trigger_inst/din_buf[0]_3[32]} {TRIG_INST.trigger_inst/din_buf[0]_3[33]} {TRIG_INST.trigger_inst/din_buf[0]_3[34]} {TRIG_INST.trigger_inst/din_buf[0]_3[35]} {TRIG_INST.trigger_inst/din_buf[0]_3[36]} {TRIG_INST.trigger_inst/din_buf[0]_3[37]} {TRIG_INST.trigger_inst/din_buf[0]_3[38]} {TRIG_INST.trigger_inst/din_buf[0]_3[39]} {TRIG_INST.trigger_inst/din_buf[0]_3[40]} {TRIG_INST.trigger_inst/din_buf[0]_3[41]} {TRIG_INST.trigger_inst/din_buf[0]_3[42]} {TRIG_INST.trigger_inst/din_buf[0]_3[43]} {TRIG_INST.trigger_inst/din_buf[0]_3[44]} {TRIG_INST.trigger_inst/din_buf[0]_3[45]} {TRIG_INST.trigger_inst/din_buf[0]_3[46]} {TRIG_INST.trigger_inst/din_buf[0]_3[47]} {TRIG_INST.trigger_inst/din_buf[0]_3[48]} {TRIG_INST.trigger_inst/din_buf[0]_3[49]} {TRIG_INST.trigger_inst/din_buf[0]_3[50]} {TRIG_INST.trigger_inst/din_buf[0]_3[51]} {TRIG_INST.trigger_inst/din_buf[0]_3[52]} {TRIG_INST.trigger_inst/din_buf[0]_3[53]} {TRIG_INST.trigger_inst/din_buf[0]_3[54]} {TRIG_INST.trigger_inst/din_buf[0]_3[55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
#set_property port_width 3 [get_debug_ports u_ila_0/probe5]
#connect_debug_port u_ila_0/probe5 [get_nets [list {TRIG_INST.trigger_inst/state[0]} {TRIG_INST.trigger_inst/state[1]} {TRIG_INST.trigger_inst/state[2]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe6]
#set_property port_width 56 [get_debug_ports u_ila_0/probe6]
#connect_debug_port u_ila_0/probe6 [get_nets [list {TRIG_INST.trigger_inst/thre_max[1]_5[0]} {TRIG_INST.trigger_inst/thre_max[1]_5[1]} {TRIG_INST.trigger_inst/thre_max[1]_5[2]} {TRIG_INST.trigger_inst/thre_max[1]_5[3]} {TRIG_INST.trigger_inst/thre_max[1]_5[4]} {TRIG_INST.trigger_inst/thre_max[1]_5[5]} {TRIG_INST.trigger_inst/thre_max[1]_5[6]} {TRIG_INST.trigger_inst/thre_max[1]_5[7]} {TRIG_INST.trigger_inst/thre_max[1]_5[8]} {TRIG_INST.trigger_inst/thre_max[1]_5[9]} {TRIG_INST.trigger_inst/thre_max[1]_5[10]} {TRIG_INST.trigger_inst/thre_max[1]_5[11]} {TRIG_INST.trigger_inst/thre_max[1]_5[12]} {TRIG_INST.trigger_inst/thre_max[1]_5[13]} {TRIG_INST.trigger_inst/thre_max[1]_5[14]} {TRIG_INST.trigger_inst/thre_max[1]_5[15]} {TRIG_INST.trigger_inst/thre_max[1]_5[16]} {TRIG_INST.trigger_inst/thre_max[1]_5[17]} {TRIG_INST.trigger_inst/thre_max[1]_5[18]} {TRIG_INST.trigger_inst/thre_max[1]_5[19]} {TRIG_INST.trigger_inst/thre_max[1]_5[20]} {TRIG_INST.trigger_inst/thre_max[1]_5[21]} {TRIG_INST.trigger_inst/thre_max[1]_5[22]} {TRIG_INST.trigger_inst/thre_max[1]_5[23]} {TRIG_INST.trigger_inst/thre_max[1]_5[24]} {TRIG_INST.trigger_inst/thre_max[1]_5[25]} {TRIG_INST.trigger_inst/thre_max[1]_5[26]} {TRIG_INST.trigger_inst/thre_max[1]_5[27]} {TRIG_INST.trigger_inst/thre_max[1]_5[28]} {TRIG_INST.trigger_inst/thre_max[1]_5[29]} {TRIG_INST.trigger_inst/thre_max[1]_5[30]} {TRIG_INST.trigger_inst/thre_max[1]_5[31]} {TRIG_INST.trigger_inst/thre_max[1]_5[32]} {TRIG_INST.trigger_inst/thre_max[1]_5[33]} {TRIG_INST.trigger_inst/thre_max[1]_5[34]} {TRIG_INST.trigger_inst/thre_max[1]_5[35]} {TRIG_INST.trigger_inst/thre_max[1]_5[36]} {TRIG_INST.trigger_inst/thre_max[1]_5[37]} {TRIG_INST.trigger_inst/thre_max[1]_5[38]} {TRIG_INST.trigger_inst/thre_max[1]_5[39]} {TRIG_INST.trigger_inst/thre_max[1]_5[40]} {TRIG_INST.trigger_inst/thre_max[1]_5[41]} {TRIG_INST.trigger_inst/thre_max[1]_5[42]} {TRIG_INST.trigger_inst/thre_max[1]_5[43]} {TRIG_INST.trigger_inst/thre_max[1]_5[44]} {TRIG_INST.trigger_inst/thre_max[1]_5[45]} {TRIG_INST.trigger_inst/thre_max[1]_5[46]} {TRIG_INST.trigger_inst/thre_max[1]_5[47]} {TRIG_INST.trigger_inst/thre_max[1]_5[48]} {TRIG_INST.trigger_inst/thre_max[1]_5[49]} {TRIG_INST.trigger_inst/thre_max[1]_5[50]} {TRIG_INST.trigger_inst/thre_max[1]_5[51]} {TRIG_INST.trigger_inst/thre_max[1]_5[52]} {TRIG_INST.trigger_inst/thre_max[1]_5[53]} {TRIG_INST.trigger_inst/thre_max[1]_5[54]} {TRIG_INST.trigger_inst/thre_max[1]_5[55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe7]
#set_property port_width 56 [get_debug_ports u_ila_0/probe7]
#connect_debug_port u_ila_0/probe7 [get_nets [list {TRIG_INST.trigger_inst/thre_min[0]_4[0]} {TRIG_INST.trigger_inst/thre_min[0]_4[1]} {TRIG_INST.trigger_inst/thre_min[0]_4[2]} {TRIG_INST.trigger_inst/thre_min[0]_4[3]} {TRIG_INST.trigger_inst/thre_min[0]_4[4]} {TRIG_INST.trigger_inst/thre_min[0]_4[5]} {TRIG_INST.trigger_inst/thre_min[0]_4[6]} {TRIG_INST.trigger_inst/thre_min[0]_4[7]} {TRIG_INST.trigger_inst/thre_min[0]_4[8]} {TRIG_INST.trigger_inst/thre_min[0]_4[9]} {TRIG_INST.trigger_inst/thre_min[0]_4[10]} {TRIG_INST.trigger_inst/thre_min[0]_4[11]} {TRIG_INST.trigger_inst/thre_min[0]_4[12]} {TRIG_INST.trigger_inst/thre_min[0]_4[13]} {TRIG_INST.trigger_inst/thre_min[0]_4[14]} {TRIG_INST.trigger_inst/thre_min[0]_4[15]} {TRIG_INST.trigger_inst/thre_min[0]_4[16]} {TRIG_INST.trigger_inst/thre_min[0]_4[17]} {TRIG_INST.trigger_inst/thre_min[0]_4[18]} {TRIG_INST.trigger_inst/thre_min[0]_4[19]} {TRIG_INST.trigger_inst/thre_min[0]_4[20]} {TRIG_INST.trigger_inst/thre_min[0]_4[21]} {TRIG_INST.trigger_inst/thre_min[0]_4[22]} {TRIG_INST.trigger_inst/thre_min[0]_4[23]} {TRIG_INST.trigger_inst/thre_min[0]_4[24]} {TRIG_INST.trigger_inst/thre_min[0]_4[25]} {TRIG_INST.trigger_inst/thre_min[0]_4[26]} {TRIG_INST.trigger_inst/thre_min[0]_4[27]} {TRIG_INST.trigger_inst/thre_min[0]_4[28]} {TRIG_INST.trigger_inst/thre_min[0]_4[29]} {TRIG_INST.trigger_inst/thre_min[0]_4[30]} {TRIG_INST.trigger_inst/thre_min[0]_4[31]} {TRIG_INST.trigger_inst/thre_min[0]_4[32]} {TRIG_INST.trigger_inst/thre_min[0]_4[33]} {TRIG_INST.trigger_inst/thre_min[0]_4[34]} {TRIG_INST.trigger_inst/thre_min[0]_4[35]} {TRIG_INST.trigger_inst/thre_min[0]_4[36]} {TRIG_INST.trigger_inst/thre_min[0]_4[37]} {TRIG_INST.trigger_inst/thre_min[0]_4[38]} {TRIG_INST.trigger_inst/thre_min[0]_4[39]} {TRIG_INST.trigger_inst/thre_min[0]_4[40]} {TRIG_INST.trigger_inst/thre_min[0]_4[41]} {TRIG_INST.trigger_inst/thre_min[0]_4[42]} {TRIG_INST.trigger_inst/thre_min[0]_4[43]} {TRIG_INST.trigger_inst/thre_min[0]_4[44]} {TRIG_INST.trigger_inst/thre_min[0]_4[45]} {TRIG_INST.trigger_inst/thre_min[0]_4[46]} {TRIG_INST.trigger_inst/thre_min[0]_4[47]} {TRIG_INST.trigger_inst/thre_min[0]_4[48]} {TRIG_INST.trigger_inst/thre_min[0]_4[49]} {TRIG_INST.trigger_inst/thre_min[0]_4[50]} {TRIG_INST.trigger_inst/thre_min[0]_4[51]} {TRIG_INST.trigger_inst/thre_min[0]_4[52]} {TRIG_INST.trigger_inst/thre_min[0]_4[53]} {TRIG_INST.trigger_inst/thre_min[0]_4[54]} {TRIG_INST.trigger_inst/thre_min[0]_4[55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
#set_property port_width 2 [get_debug_ports u_ila_0/probe8]
#connect_debug_port u_ila_0/probe8 [get_nets [list {TRIG_INST.trigger_inst/trig_cond[0]} {TRIG_INST.trigger_inst/trig_cond[1]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
#set_property port_width 56 [get_debug_ports u_ila_0/probe9]
#connect_debug_port u_ila_0/probe9 [get_nets [list {TRIG_INST.trigger_inst/thre_min[1]_7[0]} {TRIG_INST.trigger_inst/thre_min[1]_7[1]} {TRIG_INST.trigger_inst/thre_min[1]_7[2]} {TRIG_INST.trigger_inst/thre_min[1]_7[3]} {TRIG_INST.trigger_inst/thre_min[1]_7[4]} {TRIG_INST.trigger_inst/thre_min[1]_7[5]} {TRIG_INST.trigger_inst/thre_min[1]_7[6]} {TRIG_INST.trigger_inst/thre_min[1]_7[7]} {TRIG_INST.trigger_inst/thre_min[1]_7[8]} {TRIG_INST.trigger_inst/thre_min[1]_7[9]} {TRIG_INST.trigger_inst/thre_min[1]_7[10]} {TRIG_INST.trigger_inst/thre_min[1]_7[11]} {TRIG_INST.trigger_inst/thre_min[1]_7[12]} {TRIG_INST.trigger_inst/thre_min[1]_7[13]} {TRIG_INST.trigger_inst/thre_min[1]_7[14]} {TRIG_INST.trigger_inst/thre_min[1]_7[15]} {TRIG_INST.trigger_inst/thre_min[1]_7[16]} {TRIG_INST.trigger_inst/thre_min[1]_7[17]} {TRIG_INST.trigger_inst/thre_min[1]_7[18]} {TRIG_INST.trigger_inst/thre_min[1]_7[19]} {TRIG_INST.trigger_inst/thre_min[1]_7[20]} {TRIG_INST.trigger_inst/thre_min[1]_7[21]} {TRIG_INST.trigger_inst/thre_min[1]_7[22]} {TRIG_INST.trigger_inst/thre_min[1]_7[23]} {TRIG_INST.trigger_inst/thre_min[1]_7[24]} {TRIG_INST.trigger_inst/thre_min[1]_7[25]} {TRIG_INST.trigger_inst/thre_min[1]_7[26]} {TRIG_INST.trigger_inst/thre_min[1]_7[27]} {TRIG_INST.trigger_inst/thre_min[1]_7[28]} {TRIG_INST.trigger_inst/thre_min[1]_7[29]} {TRIG_INST.trigger_inst/thre_min[1]_7[30]} {TRIG_INST.trigger_inst/thre_min[1]_7[31]} {TRIG_INST.trigger_inst/thre_min[1]_7[32]} {TRIG_INST.trigger_inst/thre_min[1]_7[33]} {TRIG_INST.trigger_inst/thre_min[1]_7[34]} {TRIG_INST.trigger_inst/thre_min[1]_7[35]} {TRIG_INST.trigger_inst/thre_min[1]_7[36]} {TRIG_INST.trigger_inst/thre_min[1]_7[37]} {TRIG_INST.trigger_inst/thre_min[1]_7[38]} {TRIG_INST.trigger_inst/thre_min[1]_7[39]} {TRIG_INST.trigger_inst/thre_min[1]_7[40]} {TRIG_INST.trigger_inst/thre_min[1]_7[41]} {TRIG_INST.trigger_inst/thre_min[1]_7[42]} {TRIG_INST.trigger_inst/thre_min[1]_7[43]} {TRIG_INST.trigger_inst/thre_min[1]_7[44]} {TRIG_INST.trigger_inst/thre_min[1]_7[45]} {TRIG_INST.trigger_inst/thre_min[1]_7[46]} {TRIG_INST.trigger_inst/thre_min[1]_7[47]} {TRIG_INST.trigger_inst/thre_min[1]_7[48]} {TRIG_INST.trigger_inst/thre_min[1]_7[49]} {TRIG_INST.trigger_inst/thre_min[1]_7[50]} {TRIG_INST.trigger_inst/thre_min[1]_7[51]} {TRIG_INST.trigger_inst/thre_min[1]_7[52]} {TRIG_INST.trigger_inst/thre_min[1]_7[53]} {TRIG_INST.trigger_inst/thre_min[1]_7[54]} {TRIG_INST.trigger_inst/thre_min[1]_7[55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
#set_property port_width 56 [get_debug_ports u_ila_0/probe10]
#connect_debug_port u_ila_0/probe10 [get_nets [list {TRIG_INST.trigger_inst/thre_max[0]_2[0]} {TRIG_INST.trigger_inst/thre_max[0]_2[1]} {TRIG_INST.trigger_inst/thre_max[0]_2[2]} {TRIG_INST.trigger_inst/thre_max[0]_2[3]} {TRIG_INST.trigger_inst/thre_max[0]_2[4]} {TRIG_INST.trigger_inst/thre_max[0]_2[5]} {TRIG_INST.trigger_inst/thre_max[0]_2[6]} {TRIG_INST.trigger_inst/thre_max[0]_2[7]} {TRIG_INST.trigger_inst/thre_max[0]_2[8]} {TRIG_INST.trigger_inst/thre_max[0]_2[9]} {TRIG_INST.trigger_inst/thre_max[0]_2[10]} {TRIG_INST.trigger_inst/thre_max[0]_2[11]} {TRIG_INST.trigger_inst/thre_max[0]_2[12]} {TRIG_INST.trigger_inst/thre_max[0]_2[13]} {TRIG_INST.trigger_inst/thre_max[0]_2[14]} {TRIG_INST.trigger_inst/thre_max[0]_2[15]} {TRIG_INST.trigger_inst/thre_max[0]_2[16]} {TRIG_INST.trigger_inst/thre_max[0]_2[17]} {TRIG_INST.trigger_inst/thre_max[0]_2[18]} {TRIG_INST.trigger_inst/thre_max[0]_2[19]} {TRIG_INST.trigger_inst/thre_max[0]_2[20]} {TRIG_INST.trigger_inst/thre_max[0]_2[21]} {TRIG_INST.trigger_inst/thre_max[0]_2[22]} {TRIG_INST.trigger_inst/thre_max[0]_2[23]} {TRIG_INST.trigger_inst/thre_max[0]_2[24]} {TRIG_INST.trigger_inst/thre_max[0]_2[25]} {TRIG_INST.trigger_inst/thre_max[0]_2[26]} {TRIG_INST.trigger_inst/thre_max[0]_2[27]} {TRIG_INST.trigger_inst/thre_max[0]_2[28]} {TRIG_INST.trigger_inst/thre_max[0]_2[29]} {TRIG_INST.trigger_inst/thre_max[0]_2[30]} {TRIG_INST.trigger_inst/thre_max[0]_2[31]} {TRIG_INST.trigger_inst/thre_max[0]_2[32]} {TRIG_INST.trigger_inst/thre_max[0]_2[33]} {TRIG_INST.trigger_inst/thre_max[0]_2[34]} {TRIG_INST.trigger_inst/thre_max[0]_2[35]} {TRIG_INST.trigger_inst/thre_max[0]_2[36]} {TRIG_INST.trigger_inst/thre_max[0]_2[37]} {TRIG_INST.trigger_inst/thre_max[0]_2[38]} {TRIG_INST.trigger_inst/thre_max[0]_2[39]} {TRIG_INST.trigger_inst/thre_max[0]_2[40]} {TRIG_INST.trigger_inst/thre_max[0]_2[41]} {TRIG_INST.trigger_inst/thre_max[0]_2[42]} {TRIG_INST.trigger_inst/thre_max[0]_2[43]} {TRIG_INST.trigger_inst/thre_max[0]_2[44]} {TRIG_INST.trigger_inst/thre_max[0]_2[45]} {TRIG_INST.trigger_inst/thre_max[0]_2[46]} {TRIG_INST.trigger_inst/thre_max[0]_2[47]} {TRIG_INST.trigger_inst/thre_max[0]_2[48]} {TRIG_INST.trigger_inst/thre_max[0]_2[49]} {TRIG_INST.trigger_inst/thre_max[0]_2[50]} {TRIG_INST.trigger_inst/thre_max[0]_2[51]} {TRIG_INST.trigger_inst/thre_max[0]_2[52]} {TRIG_INST.trigger_inst/thre_max[0]_2[53]} {TRIG_INST.trigger_inst/thre_max[0]_2[54]} {TRIG_INST.trigger_inst/thre_max[0]_2[55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe11]
#set_property port_width 1 [get_debug_ports u_ila_0/probe11]
#connect_debug_port u_ila_0/probe11 [get_nets [list TRIG_INST.trigger_inst/fifo_empty]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe12]
#set_property port_width 1 [get_debug_ports u_ila_0/probe12]
#connect_debug_port u_ila_0/probe12 [get_nets [list TRIG_INST.trigger_inst/fifo_valid]]
#set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
#set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
#set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
#connect_debug_port dbg_hub/clk [get_nets CB]

# 2022-05-24

#connect_debug_port u_ila_0/probe0 [get_nets [list {TRIG_INST.trigger_inst/din_buf[0]_3[0]} {TRIG_INST.trigger_inst/din_buf[0]_3[1]} {TRIG_INST.trigger_inst/din_buf[0]_3[2]} {TRIG_INST.trigger_inst/din_buf[0]_3[3]} {TRIG_INST.trigger_inst/din_buf[0]_3[4]} {TRIG_INST.trigger_inst/din_buf[0]_3[5]} {TRIG_INST.trigger_inst/din_buf[0]_3[6]} {TRIG_INST.trigger_inst/din_buf[0]_3[7]} {TRIG_INST.trigger_inst/din_buf[0]_3[8]} {TRIG_INST.trigger_inst/din_buf[0]_3[9]} {TRIG_INST.trigger_inst/din_buf[0]_3[10]} {TRIG_INST.trigger_inst/din_buf[0]_3[11]} {TRIG_INST.trigger_inst/din_buf[0]_3[12]} {TRIG_INST.trigger_inst/din_buf[0]_3[13]} {TRIG_INST.trigger_inst/din_buf[0]_3[14]} {TRIG_INST.trigger_inst/din_buf[0]_3[15]} {TRIG_INST.trigger_inst/din_buf[0]_3[16]} {TRIG_INST.trigger_inst/din_buf[0]_3[17]} {TRIG_INST.trigger_inst/din_buf[0]_3[18]} {TRIG_INST.trigger_inst/din_buf[0]_3[19]} {TRIG_INST.trigger_inst/din_buf[0]_3[20]} {TRIG_INST.trigger_inst/din_buf[0]_3[21]} {TRIG_INST.trigger_inst/din_buf[0]_3[22]} {TRIG_INST.trigger_inst/din_buf[0]_3[23]} {TRIG_INST.trigger_inst/din_buf[0]_3[24]} {TRIG_INST.trigger_inst/din_buf[0]_3[25]} {TRIG_INST.trigger_inst/din_buf[0]_3[26]} {TRIG_INST.trigger_inst/din_buf[0]_3[27]} {TRIG_INST.trigger_inst/din_buf[0]_3[28]} {TRIG_INST.trigger_inst/din_buf[0]_3[29]} {TRIG_INST.trigger_inst/din_buf[0]_3[30]} {TRIG_INST.trigger_inst/din_buf[0]_3[31]} {TRIG_INST.trigger_inst/din_buf[0]_3[32]} {TRIG_INST.trigger_inst/din_buf[0]_3[33]} {TRIG_INST.trigger_inst/din_buf[0]_3[34]} {TRIG_INST.trigger_inst/din_buf[0]_3[35]} {TRIG_INST.trigger_inst/din_buf[0]_3[36]} {TRIG_INST.trigger_inst/din_buf[0]_3[37]} {TRIG_INST.trigger_inst/din_buf[0]_3[38]} {TRIG_INST.trigger_inst/din_buf[0]_3[39]} {TRIG_INST.trigger_inst/din_buf[0]_3[40]} {TRIG_INST.trigger_inst/din_buf[0]_3[41]} {TRIG_INST.trigger_inst/din_buf[0]_3[42]} {TRIG_INST.trigger_inst/din_buf[0]_3[43]} {TRIG_INST.trigger_inst/din_buf[0]_3[44]} {TRIG_INST.trigger_inst/din_buf[0]_3[45]} {TRIG_INST.trigger_inst/din_buf[0]_3[46]} {TRIG_INST.trigger_inst/din_buf[0]_3[47]} {TRIG_INST.trigger_inst/din_buf[0]_3[48]} {TRIG_INST.trigger_inst/din_buf[0]_3[49]} {TRIG_INST.trigger_inst/din_buf[0]_3[50]} {TRIG_INST.trigger_inst/din_buf[0]_3[51]} {TRIG_INST.trigger_inst/din_buf[0]_3[52]} {TRIG_INST.trigger_inst/din_buf[0]_3[53]} {TRIG_INST.trigger_inst/din_buf[0]_3[54]} {TRIG_INST.trigger_inst/din_buf[0]_3[55]}]]
#connect_debug_port u_ila_0/probe2 [get_nets [list {TRIG_INST.trigger_inst/ch_trig_c[1]_9[0]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[1]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[2]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[3]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[4]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[5]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[6]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[7]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[8]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[9]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[10]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[11]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[12]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[13]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[14]} {TRIG_INST.trigger_inst/ch_trig_c[1]_9[15]}]]
#connect_debug_port u_ila_0/probe3 [get_nets [list {TRIG_INST.trigger_inst/ch_trig_c[0]_8[0]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[1]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[2]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[3]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[4]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[5]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[6]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[7]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[8]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[9]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[10]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[11]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[12]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[13]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[14]} {TRIG_INST.trigger_inst/ch_trig_c[0]_8[15]}]]
#connect_debug_port u_ila_0/probe4 [get_nets [list {TRIG_INST.trigger_inst/din_buf[1]_6[0]} {TRIG_INST.trigger_inst/din_buf[1]_6[1]} {TRIG_INST.trigger_inst/din_buf[1]_6[2]} {TRIG_INST.trigger_inst/din_buf[1]_6[3]} {TRIG_INST.trigger_inst/din_buf[1]_6[4]} {TRIG_INST.trigger_inst/din_buf[1]_6[5]} {TRIG_INST.trigger_inst/din_buf[1]_6[6]} {TRIG_INST.trigger_inst/din_buf[1]_6[7]} {TRIG_INST.trigger_inst/din_buf[1]_6[8]} {TRIG_INST.trigger_inst/din_buf[1]_6[9]} {TRIG_INST.trigger_inst/din_buf[1]_6[10]} {TRIG_INST.trigger_inst/din_buf[1]_6[11]} {TRIG_INST.trigger_inst/din_buf[1]_6[12]} {TRIG_INST.trigger_inst/din_buf[1]_6[13]} {TRIG_INST.trigger_inst/din_buf[1]_6[14]} {TRIG_INST.trigger_inst/din_buf[1]_6[15]} {TRIG_INST.trigger_inst/din_buf[1]_6[16]} {TRIG_INST.trigger_inst/din_buf[1]_6[17]} {TRIG_INST.trigger_inst/din_buf[1]_6[18]} {TRIG_INST.trigger_inst/din_buf[1]_6[19]} {TRIG_INST.trigger_inst/din_buf[1]_6[20]} {TRIG_INST.trigger_inst/din_buf[1]_6[21]} {TRIG_INST.trigger_inst/din_buf[1]_6[22]} {TRIG_INST.trigger_inst/din_buf[1]_6[23]} {TRIG_INST.trigger_inst/din_buf[1]_6[24]} {TRIG_INST.trigger_inst/din_buf[1]_6[25]} {TRIG_INST.trigger_inst/din_buf[1]_6[26]} {TRIG_INST.trigger_inst/din_buf[1]_6[27]} {TRIG_INST.trigger_inst/din_buf[1]_6[28]} {TRIG_INST.trigger_inst/din_buf[1]_6[29]} {TRIG_INST.trigger_inst/din_buf[1]_6[30]} {TRIG_INST.trigger_inst/din_buf[1]_6[31]} {TRIG_INST.trigger_inst/din_buf[1]_6[32]} {TRIG_INST.trigger_inst/din_buf[1]_6[33]} {TRIG_INST.trigger_inst/din_buf[1]_6[34]} {TRIG_INST.trigger_inst/din_buf[1]_6[35]} {TRIG_INST.trigger_inst/din_buf[1]_6[36]} {TRIG_INST.trigger_inst/din_buf[1]_6[37]} {TRIG_INST.trigger_inst/din_buf[1]_6[38]} {TRIG_INST.trigger_inst/din_buf[1]_6[39]} {TRIG_INST.trigger_inst/din_buf[1]_6[40]} {TRIG_INST.trigger_inst/din_buf[1]_6[41]} {TRIG_INST.trigger_inst/din_buf[1]_6[42]} {TRIG_INST.trigger_inst/din_buf[1]_6[43]} {TRIG_INST.trigger_inst/din_buf[1]_6[44]} {TRIG_INST.trigger_inst/din_buf[1]_6[45]} {TRIG_INST.trigger_inst/din_buf[1]_6[46]} {TRIG_INST.trigger_inst/din_buf[1]_6[47]} {TRIG_INST.trigger_inst/din_buf[1]_6[48]} {TRIG_INST.trigger_inst/din_buf[1]_6[49]} {TRIG_INST.trigger_inst/din_buf[1]_6[50]} {TRIG_INST.trigger_inst/din_buf[1]_6[51]} {TRIG_INST.trigger_inst/din_buf[1]_6[52]} {TRIG_INST.trigger_inst/din_buf[1]_6[53]} {TRIG_INST.trigger_inst/din_buf[1]_6[54]} {TRIG_INST.trigger_inst/din_buf[1]_6[55]}]]
#connect_debug_port u_ila_0/probe7 [get_nets [list {TRIG_INST.trigger_inst/thre_max[1]_5[0]} {TRIG_INST.trigger_inst/thre_max[1]_5[1]} {TRIG_INST.trigger_inst/thre_max[1]_5[2]} {TRIG_INST.trigger_inst/thre_max[1]_5[3]} {TRIG_INST.trigger_inst/thre_max[1]_5[4]} {TRIG_INST.trigger_inst/thre_max[1]_5[5]} {TRIG_INST.trigger_inst/thre_max[1]_5[6]} {TRIG_INST.trigger_inst/thre_max[1]_5[7]} {TRIG_INST.trigger_inst/thre_max[1]_5[8]} {TRIG_INST.trigger_inst/thre_max[1]_5[9]} {TRIG_INST.trigger_inst/thre_max[1]_5[10]} {TRIG_INST.trigger_inst/thre_max[1]_5[11]} {TRIG_INST.trigger_inst/thre_max[1]_5[12]} {TRIG_INST.trigger_inst/thre_max[1]_5[13]} {TRIG_INST.trigger_inst/thre_max[1]_5[14]} {TRIG_INST.trigger_inst/thre_max[1]_5[15]} {TRIG_INST.trigger_inst/thre_max[1]_5[16]} {TRIG_INST.trigger_inst/thre_max[1]_5[17]} {TRIG_INST.trigger_inst/thre_max[1]_5[18]} {TRIG_INST.trigger_inst/thre_max[1]_5[19]} {TRIG_INST.trigger_inst/thre_max[1]_5[20]} {TRIG_INST.trigger_inst/thre_max[1]_5[21]} {TRIG_INST.trigger_inst/thre_max[1]_5[22]} {TRIG_INST.trigger_inst/thre_max[1]_5[23]} {TRIG_INST.trigger_inst/thre_max[1]_5[24]} {TRIG_INST.trigger_inst/thre_max[1]_5[25]} {TRIG_INST.trigger_inst/thre_max[1]_5[26]} {TRIG_INST.trigger_inst/thre_max[1]_5[27]} {TRIG_INST.trigger_inst/thre_max[1]_5[28]} {TRIG_INST.trigger_inst/thre_max[1]_5[29]} {TRIG_INST.trigger_inst/thre_max[1]_5[30]} {TRIG_INST.trigger_inst/thre_max[1]_5[31]} {TRIG_INST.trigger_inst/thre_max[1]_5[32]} {TRIG_INST.trigger_inst/thre_max[1]_5[33]} {TRIG_INST.trigger_inst/thre_max[1]_5[34]} {TRIG_INST.trigger_inst/thre_max[1]_5[35]} {TRIG_INST.trigger_inst/thre_max[1]_5[36]} {TRIG_INST.trigger_inst/thre_max[1]_5[37]} {TRIG_INST.trigger_inst/thre_max[1]_5[38]} {TRIG_INST.trigger_inst/thre_max[1]_5[39]} {TRIG_INST.trigger_inst/thre_max[1]_5[40]} {TRIG_INST.trigger_inst/thre_max[1]_5[41]} {TRIG_INST.trigger_inst/thre_max[1]_5[42]} {TRIG_INST.trigger_inst/thre_max[1]_5[43]} {TRIG_INST.trigger_inst/thre_max[1]_5[44]} {TRIG_INST.trigger_inst/thre_max[1]_5[45]} {TRIG_INST.trigger_inst/thre_max[1]_5[46]} {TRIG_INST.trigger_inst/thre_max[1]_5[47]} {TRIG_INST.trigger_inst/thre_max[1]_5[48]} {TRIG_INST.trigger_inst/thre_max[1]_5[49]} {TRIG_INST.trigger_inst/thre_max[1]_5[50]} {TRIG_INST.trigger_inst/thre_max[1]_5[51]} {TRIG_INST.trigger_inst/thre_max[1]_5[52]} {TRIG_INST.trigger_inst/thre_max[1]_5[53]} {TRIG_INST.trigger_inst/thre_max[1]_5[54]} {TRIG_INST.trigger_inst/thre_max[1]_5[55]}]]
#connect_debug_port u_ila_0/probe9 [get_nets [list {TRIG_INST.trigger_inst/thre_max[0]_2[0]} {TRIG_INST.trigger_inst/thre_max[0]_2[1]} {TRIG_INST.trigger_inst/thre_max[0]_2[2]} {TRIG_INST.trigger_inst/thre_max[0]_2[3]} {TRIG_INST.trigger_inst/thre_max[0]_2[4]} {TRIG_INST.trigger_inst/thre_max[0]_2[5]} {TRIG_INST.trigger_inst/thre_max[0]_2[6]} {TRIG_INST.trigger_inst/thre_max[0]_2[7]} {TRIG_INST.trigger_inst/thre_max[0]_2[8]} {TRIG_INST.trigger_inst/thre_max[0]_2[9]} {TRIG_INST.trigger_inst/thre_max[0]_2[10]} {TRIG_INST.trigger_inst/thre_max[0]_2[11]} {TRIG_INST.trigger_inst/thre_max[0]_2[12]} {TRIG_INST.trigger_inst/thre_max[0]_2[13]} {TRIG_INST.trigger_inst/thre_max[0]_2[14]} {TRIG_INST.trigger_inst/thre_max[0]_2[15]} {TRIG_INST.trigger_inst/thre_max[0]_2[16]} {TRIG_INST.trigger_inst/thre_max[0]_2[17]} {TRIG_INST.trigger_inst/thre_max[0]_2[18]} {TRIG_INST.trigger_inst/thre_max[0]_2[19]} {TRIG_INST.trigger_inst/thre_max[0]_2[20]} {TRIG_INST.trigger_inst/thre_max[0]_2[21]} {TRIG_INST.trigger_inst/thre_max[0]_2[22]} {TRIG_INST.trigger_inst/thre_max[0]_2[23]} {TRIG_INST.trigger_inst/thre_max[0]_2[24]} {TRIG_INST.trigger_inst/thre_max[0]_2[25]} {TRIG_INST.trigger_inst/thre_max[0]_2[26]} {TRIG_INST.trigger_inst/thre_max[0]_2[27]} {TRIG_INST.trigger_inst/thre_max[0]_2[28]} {TRIG_INST.trigger_inst/thre_max[0]_2[29]} {TRIG_INST.trigger_inst/thre_max[0]_2[30]} {TRIG_INST.trigger_inst/thre_max[0]_2[31]} {TRIG_INST.trigger_inst/thre_max[0]_2[32]} {TRIG_INST.trigger_inst/thre_max[0]_2[33]} {TRIG_INST.trigger_inst/thre_max[0]_2[34]} {TRIG_INST.trigger_inst/thre_max[0]_2[35]} {TRIG_INST.trigger_inst/thre_max[0]_2[36]} {TRIG_INST.trigger_inst/thre_max[0]_2[37]} {TRIG_INST.trigger_inst/thre_max[0]_2[38]} {TRIG_INST.trigger_inst/thre_max[0]_2[39]} {TRIG_INST.trigger_inst/thre_max[0]_2[40]} {TRIG_INST.trigger_inst/thre_max[0]_2[41]} {TRIG_INST.trigger_inst/thre_max[0]_2[42]} {TRIG_INST.trigger_inst/thre_max[0]_2[43]} {TRIG_INST.trigger_inst/thre_max[0]_2[44]} {TRIG_INST.trigger_inst/thre_max[0]_2[45]} {TRIG_INST.trigger_inst/thre_max[0]_2[46]} {TRIG_INST.trigger_inst/thre_max[0]_2[47]} {TRIG_INST.trigger_inst/thre_max[0]_2[48]} {TRIG_INST.trigger_inst/thre_max[0]_2[49]} {TRIG_INST.trigger_inst/thre_max[0]_2[50]} {TRIG_INST.trigger_inst/thre_max[0]_2[51]} {TRIG_INST.trigger_inst/thre_max[0]_2[52]} {TRIG_INST.trigger_inst/thre_max[0]_2[53]} {TRIG_INST.trigger_inst/thre_max[0]_2[54]} {TRIG_INST.trigger_inst/thre_max[0]_2[55]}]]
#connect_debug_port u_ila_0/probe11 [get_nets [list {TRIG_INST.trigger_inst/thre_min[1]_7[0]} {TRIG_INST.trigger_inst/thre_min[1]_7[1]} {TRIG_INST.trigger_inst/thre_min[1]_7[2]} {TRIG_INST.trigger_inst/thre_min[1]_7[3]} {TRIG_INST.trigger_inst/thre_min[1]_7[4]} {TRIG_INST.trigger_inst/thre_min[1]_7[5]} {TRIG_INST.trigger_inst/thre_min[1]_7[6]} {TRIG_INST.trigger_inst/thre_min[1]_7[7]} {TRIG_INST.trigger_inst/thre_min[1]_7[8]} {TRIG_INST.trigger_inst/thre_min[1]_7[9]} {TRIG_INST.trigger_inst/thre_min[1]_7[10]} {TRIG_INST.trigger_inst/thre_min[1]_7[11]} {TRIG_INST.trigger_inst/thre_min[1]_7[12]} {TRIG_INST.trigger_inst/thre_min[1]_7[13]} {TRIG_INST.trigger_inst/thre_min[1]_7[14]} {TRIG_INST.trigger_inst/thre_min[1]_7[15]} {TRIG_INST.trigger_inst/thre_min[1]_7[16]} {TRIG_INST.trigger_inst/thre_min[1]_7[17]} {TRIG_INST.trigger_inst/thre_min[1]_7[18]} {TRIG_INST.trigger_inst/thre_min[1]_7[19]} {TRIG_INST.trigger_inst/thre_min[1]_7[20]} {TRIG_INST.trigger_inst/thre_min[1]_7[21]} {TRIG_INST.trigger_inst/thre_min[1]_7[22]} {TRIG_INST.trigger_inst/thre_min[1]_7[23]} {TRIG_INST.trigger_inst/thre_min[1]_7[24]} {TRIG_INST.trigger_inst/thre_min[1]_7[25]} {TRIG_INST.trigger_inst/thre_min[1]_7[26]} {TRIG_INST.trigger_inst/thre_min[1]_7[27]} {TRIG_INST.trigger_inst/thre_min[1]_7[28]} {TRIG_INST.trigger_inst/thre_min[1]_7[29]} {TRIG_INST.trigger_inst/thre_min[1]_7[30]} {TRIG_INST.trigger_inst/thre_min[1]_7[31]} {TRIG_INST.trigger_inst/thre_min[1]_7[32]} {TRIG_INST.trigger_inst/thre_min[1]_7[33]} {TRIG_INST.trigger_inst/thre_min[1]_7[34]} {TRIG_INST.trigger_inst/thre_min[1]_7[35]} {TRIG_INST.trigger_inst/thre_min[1]_7[36]} {TRIG_INST.trigger_inst/thre_min[1]_7[37]} {TRIG_INST.trigger_inst/thre_min[1]_7[38]} {TRIG_INST.trigger_inst/thre_min[1]_7[39]} {TRIG_INST.trigger_inst/thre_min[1]_7[40]} {TRIG_INST.trigger_inst/thre_min[1]_7[41]} {TRIG_INST.trigger_inst/thre_min[1]_7[42]} {TRIG_INST.trigger_inst/thre_min[1]_7[43]} {TRIG_INST.trigger_inst/thre_min[1]_7[44]} {TRIG_INST.trigger_inst/thre_min[1]_7[45]} {TRIG_INST.trigger_inst/thre_min[1]_7[46]} {TRIG_INST.trigger_inst/thre_min[1]_7[47]} {TRIG_INST.trigger_inst/thre_min[1]_7[48]} {TRIG_INST.trigger_inst/thre_min[1]_7[49]} {TRIG_INST.trigger_inst/thre_min[1]_7[50]} {TRIG_INST.trigger_inst/thre_min[1]_7[51]} {TRIG_INST.trigger_inst/thre_min[1]_7[52]} {TRIG_INST.trigger_inst/thre_min[1]_7[53]} {TRIG_INST.trigger_inst/thre_min[1]_7[54]} {TRIG_INST.trigger_inst/thre_min[1]_7[55]}]]
#connect_debug_port u_ila_0/probe12 [get_nets [list {TRIG_INST.trigger_inst/thre_min[0]_4[0]} {TRIG_INST.trigger_inst/thre_min[0]_4[1]} {TRIG_INST.trigger_inst/thre_min[0]_4[2]} {TRIG_INST.trigger_inst/thre_min[0]_4[3]} {TRIG_INST.trigger_inst/thre_min[0]_4[4]} {TRIG_INST.trigger_inst/thre_min[0]_4[5]} {TRIG_INST.trigger_inst/thre_min[0]_4[6]} {TRIG_INST.trigger_inst/thre_min[0]_4[7]} {TRIG_INST.trigger_inst/thre_min[0]_4[8]} {TRIG_INST.trigger_inst/thre_min[0]_4[9]} {TRIG_INST.trigger_inst/thre_min[0]_4[10]} {TRIG_INST.trigger_inst/thre_min[0]_4[11]} {TRIG_INST.trigger_inst/thre_min[0]_4[12]} {TRIG_INST.trigger_inst/thre_min[0]_4[13]} {TRIG_INST.trigger_inst/thre_min[0]_4[14]} {TRIG_INST.trigger_inst/thre_min[0]_4[15]} {TRIG_INST.trigger_inst/thre_min[0]_4[16]} {TRIG_INST.trigger_inst/thre_min[0]_4[17]} {TRIG_INST.trigger_inst/thre_min[0]_4[18]} {TRIG_INST.trigger_inst/thre_min[0]_4[19]} {TRIG_INST.trigger_inst/thre_min[0]_4[20]} {TRIG_INST.trigger_inst/thre_min[0]_4[21]} {TRIG_INST.trigger_inst/thre_min[0]_4[22]} {TRIG_INST.trigger_inst/thre_min[0]_4[23]} {TRIG_INST.trigger_inst/thre_min[0]_4[24]} {TRIG_INST.trigger_inst/thre_min[0]_4[25]} {TRIG_INST.trigger_inst/thre_min[0]_4[26]} {TRIG_INST.trigger_inst/thre_min[0]_4[27]} {TRIG_INST.trigger_inst/thre_min[0]_4[28]} {TRIG_INST.trigger_inst/thre_min[0]_4[29]} {TRIG_INST.trigger_inst/thre_min[0]_4[30]} {TRIG_INST.trigger_inst/thre_min[0]_4[31]} {TRIG_INST.trigger_inst/thre_min[0]_4[32]} {TRIG_INST.trigger_inst/thre_min[0]_4[33]} {TRIG_INST.trigger_inst/thre_min[0]_4[34]} {TRIG_INST.trigger_inst/thre_min[0]_4[35]} {TRIG_INST.trigger_inst/thre_min[0]_4[36]} {TRIG_INST.trigger_inst/thre_min[0]_4[37]} {TRIG_INST.trigger_inst/thre_min[0]_4[38]} {TRIG_INST.trigger_inst/thre_min[0]_4[39]} {TRIG_INST.trigger_inst/thre_min[0]_4[40]} {TRIG_INST.trigger_inst/thre_min[0]_4[41]} {TRIG_INST.trigger_inst/thre_min[0]_4[42]} {TRIG_INST.trigger_inst/thre_min[0]_4[43]} {TRIG_INST.trigger_inst/thre_min[0]_4[44]} {TRIG_INST.trigger_inst/thre_min[0]_4[45]} {TRIG_INST.trigger_inst/thre_min[0]_4[46]} {TRIG_INST.trigger_inst/thre_min[0]_4[47]} {TRIG_INST.trigger_inst/thre_min[0]_4[48]} {TRIG_INST.trigger_inst/thre_min[0]_4[49]} {TRIG_INST.trigger_inst/thre_min[0]_4[50]} {TRIG_INST.trigger_inst/thre_min[0]_4[51]} {TRIG_INST.trigger_inst/thre_min[0]_4[52]} {TRIG_INST.trigger_inst/thre_min[0]_4[53]} {TRIG_INST.trigger_inst/thre_min[0]_4[54]} {TRIG_INST.trigger_inst/thre_min[0]_4[55]}]]

#create_debug_core u_ila_0 ila
#set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
#set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
#set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
#set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
#set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
#set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
#set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
#set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
#set_property port_width 1 [get_debug_ports u_ila_0/clk]
#connect_debug_port u_ila_0/clk [get_nets [list ADC_Clock_inst/adc_clock_inst/inst/CLK_CORE_DRP_I/clk_inst/clk_out1]]
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
#set_property port_width 16 [get_debug_ports u_ila_0/probe0]
#connect_debug_port u_ila_0/probe0 [get_nets [list {TRIG_INST.trigger_inst/ch_trig_c[1][0]} {TRIG_INST.trigger_inst/ch_trig_c[1][1]} {TRIG_INST.trigger_inst/ch_trig_c[1][2]} {TRIG_INST.trigger_inst/ch_trig_c[1][3]} {TRIG_INST.trigger_inst/ch_trig_c[1][4]} {TRIG_INST.trigger_inst/ch_trig_c[1][5]} {TRIG_INST.trigger_inst/ch_trig_c[1][6]} {TRIG_INST.trigger_inst/ch_trig_c[1][7]} {TRIG_INST.trigger_inst/ch_trig_c[1][8]} {TRIG_INST.trigger_inst/ch_trig_c[1][9]} {TRIG_INST.trigger_inst/ch_trig_c[1][10]} {TRIG_INST.trigger_inst/ch_trig_c[1][11]} {TRIG_INST.trigger_inst/ch_trig_c[1][12]} {TRIG_INST.trigger_inst/ch_trig_c[1][13]} {TRIG_INST.trigger_inst/ch_trig_c[1][14]} {TRIG_INST.trigger_inst/ch_trig_c[1][15]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
#set_property port_width 56 [get_debug_ports u_ila_0/probe1]
#connect_debug_port u_ila_0/probe1 [get_nets [list {TRIG_INST.trigger_inst/din_buf[0][0]} {TRIG_INST.trigger_inst/din_buf[0][1]} {TRIG_INST.trigger_inst/din_buf[0][2]} {TRIG_INST.trigger_inst/din_buf[0][3]} {TRIG_INST.trigger_inst/din_buf[0][4]} {TRIG_INST.trigger_inst/din_buf[0][5]} {TRIG_INST.trigger_inst/din_buf[0][6]} {TRIG_INST.trigger_inst/din_buf[0][7]} {TRIG_INST.trigger_inst/din_buf[0][8]} {TRIG_INST.trigger_inst/din_buf[0][9]} {TRIG_INST.trigger_inst/din_buf[0][10]} {TRIG_INST.trigger_inst/din_buf[0][11]} {TRIG_INST.trigger_inst/din_buf[0][12]} {TRIG_INST.trigger_inst/din_buf[0][13]} {TRIG_INST.trigger_inst/din_buf[0][14]} {TRIG_INST.trigger_inst/din_buf[0][15]} {TRIG_INST.trigger_inst/din_buf[0][16]} {TRIG_INST.trigger_inst/din_buf[0][17]} {TRIG_INST.trigger_inst/din_buf[0][18]} {TRIG_INST.trigger_inst/din_buf[0][19]} {TRIG_INST.trigger_inst/din_buf[0][20]} {TRIG_INST.trigger_inst/din_buf[0][21]} {TRIG_INST.trigger_inst/din_buf[0][22]} {TRIG_INST.trigger_inst/din_buf[0][23]} {TRIG_INST.trigger_inst/din_buf[0][24]} {TRIG_INST.trigger_inst/din_buf[0][25]} {TRIG_INST.trigger_inst/din_buf[0][26]} {TRIG_INST.trigger_inst/din_buf[0][27]} {TRIG_INST.trigger_inst/din_buf[0][28]} {TRIG_INST.trigger_inst/din_buf[0][29]} {TRIG_INST.trigger_inst/din_buf[0][30]} {TRIG_INST.trigger_inst/din_buf[0][31]} {TRIG_INST.trigger_inst/din_buf[0][32]} {TRIG_INST.trigger_inst/din_buf[0][33]} {TRIG_INST.trigger_inst/din_buf[0][34]} {TRIG_INST.trigger_inst/din_buf[0][35]} {TRIG_INST.trigger_inst/din_buf[0][36]} {TRIG_INST.trigger_inst/din_buf[0][37]} {TRIG_INST.trigger_inst/din_buf[0][38]} {TRIG_INST.trigger_inst/din_buf[0][39]} {TRIG_INST.trigger_inst/din_buf[0][40]} {TRIG_INST.trigger_inst/din_buf[0][41]} {TRIG_INST.trigger_inst/din_buf[0][42]} {TRIG_INST.trigger_inst/din_buf[0][43]} {TRIG_INST.trigger_inst/din_buf[0][44]} {TRIG_INST.trigger_inst/din_buf[0][45]} {TRIG_INST.trigger_inst/din_buf[0][46]} {TRIG_INST.trigger_inst/din_buf[0][47]} {TRIG_INST.trigger_inst/din_buf[0][48]} {TRIG_INST.trigger_inst/din_buf[0][49]} {TRIG_INST.trigger_inst/din_buf[0][50]} {TRIG_INST.trigger_inst/din_buf[0][51]} {TRIG_INST.trigger_inst/din_buf[0][52]} {TRIG_INST.trigger_inst/din_buf[0][53]} {TRIG_INST.trigger_inst/din_buf[0][54]} {TRIG_INST.trigger_inst/din_buf[0][55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
#set_property port_width 2 [get_debug_ports u_ila_0/probe2]
#connect_debug_port u_ila_0/probe2 [get_nets [list {TRIG_INST.trigger_inst/ch_trig[0]} {TRIG_INST.trigger_inst/ch_trig[1]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
#set_property port_width 16 [get_debug_ports u_ila_0/probe3]
#connect_debug_port u_ila_0/probe3 [get_nets [list {TRIG_INST.trigger_inst/ch_trig_c[0][0]} {TRIG_INST.trigger_inst/ch_trig_c[0][1]} {TRIG_INST.trigger_inst/ch_trig_c[0][2]} {TRIG_INST.trigger_inst/ch_trig_c[0][3]} {TRIG_INST.trigger_inst/ch_trig_c[0][4]} {TRIG_INST.trigger_inst/ch_trig_c[0][5]} {TRIG_INST.trigger_inst/ch_trig_c[0][6]} {TRIG_INST.trigger_inst/ch_trig_c[0][7]} {TRIG_INST.trigger_inst/ch_trig_c[0][8]} {TRIG_INST.trigger_inst/ch_trig_c[0][9]} {TRIG_INST.trigger_inst/ch_trig_c[0][10]} {TRIG_INST.trigger_inst/ch_trig_c[0][11]} {TRIG_INST.trigger_inst/ch_trig_c[0][12]} {TRIG_INST.trigger_inst/ch_trig_c[0][13]} {TRIG_INST.trigger_inst/ch_trig_c[0][14]} {TRIG_INST.trigger_inst/ch_trig_c[0][15]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
#set_property port_width 56 [get_debug_ports u_ila_0/probe4]
#connect_debug_port u_ila_0/probe4 [get_nets [list {TRIG_INST.trigger_inst/din_buf[1][0]} {TRIG_INST.trigger_inst/din_buf[1][1]} {TRIG_INST.trigger_inst/din_buf[1][2]} {TRIG_INST.trigger_inst/din_buf[1][3]} {TRIG_INST.trigger_inst/din_buf[1][4]} {TRIG_INST.trigger_inst/din_buf[1][5]} {TRIG_INST.trigger_inst/din_buf[1][6]} {TRIG_INST.trigger_inst/din_buf[1][7]} {TRIG_INST.trigger_inst/din_buf[1][8]} {TRIG_INST.trigger_inst/din_buf[1][9]} {TRIG_INST.trigger_inst/din_buf[1][10]} {TRIG_INST.trigger_inst/din_buf[1][11]} {TRIG_INST.trigger_inst/din_buf[1][12]} {TRIG_INST.trigger_inst/din_buf[1][13]} {TRIG_INST.trigger_inst/din_buf[1][14]} {TRIG_INST.trigger_inst/din_buf[1][15]} {TRIG_INST.trigger_inst/din_buf[1][16]} {TRIG_INST.trigger_inst/din_buf[1][17]} {TRIG_INST.trigger_inst/din_buf[1][18]} {TRIG_INST.trigger_inst/din_buf[1][19]} {TRIG_INST.trigger_inst/din_buf[1][20]} {TRIG_INST.trigger_inst/din_buf[1][21]} {TRIG_INST.trigger_inst/din_buf[1][22]} {TRIG_INST.trigger_inst/din_buf[1][23]} {TRIG_INST.trigger_inst/din_buf[1][24]} {TRIG_INST.trigger_inst/din_buf[1][25]} {TRIG_INST.trigger_inst/din_buf[1][26]} {TRIG_INST.trigger_inst/din_buf[1][27]} {TRIG_INST.trigger_inst/din_buf[1][28]} {TRIG_INST.trigger_inst/din_buf[1][29]} {TRIG_INST.trigger_inst/din_buf[1][30]} {TRIG_INST.trigger_inst/din_buf[1][31]} {TRIG_INST.trigger_inst/din_buf[1][32]} {TRIG_INST.trigger_inst/din_buf[1][33]} {TRIG_INST.trigger_inst/din_buf[1][34]} {TRIG_INST.trigger_inst/din_buf[1][35]} {TRIG_INST.trigger_inst/din_buf[1][36]} {TRIG_INST.trigger_inst/din_buf[1][37]} {TRIG_INST.trigger_inst/din_buf[1][38]} {TRIG_INST.trigger_inst/din_buf[1][39]} {TRIG_INST.trigger_inst/din_buf[1][40]} {TRIG_INST.trigger_inst/din_buf[1][41]} {TRIG_INST.trigger_inst/din_buf[1][42]} {TRIG_INST.trigger_inst/din_buf[1][43]} {TRIG_INST.trigger_inst/din_buf[1][44]} {TRIG_INST.trigger_inst/din_buf[1][45]} {TRIG_INST.trigger_inst/din_buf[1][46]} {TRIG_INST.trigger_inst/din_buf[1][47]} {TRIG_INST.trigger_inst/din_buf[1][48]} {TRIG_INST.trigger_inst/din_buf[1][49]} {TRIG_INST.trigger_inst/din_buf[1][50]} {TRIG_INST.trigger_inst/din_buf[1][51]} {TRIG_INST.trigger_inst/din_buf[1][52]} {TRIG_INST.trigger_inst/din_buf[1][53]} {TRIG_INST.trigger_inst/din_buf[1][54]} {TRIG_INST.trigger_inst/din_buf[1][55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
#set_property port_width 3 [get_debug_ports u_ila_0/probe5]
#connect_debug_port u_ila_0/probe5 [get_nets [list {TRIG_INST.trigger_inst/state[0]} {TRIG_INST.trigger_inst/state[1]} {TRIG_INST.trigger_inst/state[2]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe6]
#set_property port_width 10 [get_debug_ports u_ila_0/probe6]
#connect_debug_port u_ila_0/probe6 [get_nets [list {TRIG_INST.trigger_inst/fifo_count[0]} {TRIG_INST.trigger_inst/fifo_count[1]} {TRIG_INST.trigger_inst/fifo_count[2]} {TRIG_INST.trigger_inst/fifo_count[3]} {TRIG_INST.trigger_inst/fifo_count[4]} {TRIG_INST.trigger_inst/fifo_count[5]} {TRIG_INST.trigger_inst/fifo_count[6]} {TRIG_INST.trigger_inst/fifo_count[7]} {TRIG_INST.trigger_inst/fifo_count[8]} {TRIG_INST.trigger_inst/fifo_count[9]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe7]
#set_property port_width 56 [get_debug_ports u_ila_0/probe7]
#connect_debug_port u_ila_0/probe7 [get_nets [list {TRIG_INST.trigger_inst/thre_min[1][0]} {TRIG_INST.trigger_inst/thre_min[1][1]} {TRIG_INST.trigger_inst/thre_min[1][2]} {TRIG_INST.trigger_inst/thre_min[1][3]} {TRIG_INST.trigger_inst/thre_min[1][4]} {TRIG_INST.trigger_inst/thre_min[1][5]} {TRIG_INST.trigger_inst/thre_min[1][6]} {TRIG_INST.trigger_inst/thre_min[1][7]} {TRIG_INST.trigger_inst/thre_min[1][8]} {TRIG_INST.trigger_inst/thre_min[1][9]} {TRIG_INST.trigger_inst/thre_min[1][10]} {TRIG_INST.trigger_inst/thre_min[1][11]} {TRIG_INST.trigger_inst/thre_min[1][12]} {TRIG_INST.trigger_inst/thre_min[1][13]} {TRIG_INST.trigger_inst/thre_min[1][14]} {TRIG_INST.trigger_inst/thre_min[1][15]} {TRIG_INST.trigger_inst/thre_min[1][16]} {TRIG_INST.trigger_inst/thre_min[1][17]} {TRIG_INST.trigger_inst/thre_min[1][18]} {TRIG_INST.trigger_inst/thre_min[1][19]} {TRIG_INST.trigger_inst/thre_min[1][20]} {TRIG_INST.trigger_inst/thre_min[1][21]} {TRIG_INST.trigger_inst/thre_min[1][22]} {TRIG_INST.trigger_inst/thre_min[1][23]} {TRIG_INST.trigger_inst/thre_min[1][24]} {TRIG_INST.trigger_inst/thre_min[1][25]} {TRIG_INST.trigger_inst/thre_min[1][26]} {TRIG_INST.trigger_inst/thre_min[1][27]} {TRIG_INST.trigger_inst/thre_min[1][28]} {TRIG_INST.trigger_inst/thre_min[1][29]} {TRIG_INST.trigger_inst/thre_min[1][30]} {TRIG_INST.trigger_inst/thre_min[1][31]} {TRIG_INST.trigger_inst/thre_min[1][32]} {TRIG_INST.trigger_inst/thre_min[1][33]} {TRIG_INST.trigger_inst/thre_min[1][34]} {TRIG_INST.trigger_inst/thre_min[1][35]} {TRIG_INST.trigger_inst/thre_min[1][36]} {TRIG_INST.trigger_inst/thre_min[1][37]} {TRIG_INST.trigger_inst/thre_min[1][38]} {TRIG_INST.trigger_inst/thre_min[1][39]} {TRIG_INST.trigger_inst/thre_min[1][40]} {TRIG_INST.trigger_inst/thre_min[1][41]} {TRIG_INST.trigger_inst/thre_min[1][42]} {TRIG_INST.trigger_inst/thre_min[1][43]} {TRIG_INST.trigger_inst/thre_min[1][44]} {TRIG_INST.trigger_inst/thre_min[1][45]} {TRIG_INST.trigger_inst/thre_min[1][46]} {TRIG_INST.trigger_inst/thre_min[1][47]} {TRIG_INST.trigger_inst/thre_min[1][48]} {TRIG_INST.trigger_inst/thre_min[1][49]} {TRIG_INST.trigger_inst/thre_min[1][50]} {TRIG_INST.trigger_inst/thre_min[1][51]} {TRIG_INST.trigger_inst/thre_min[1][52]} {TRIG_INST.trigger_inst/thre_min[1][53]} {TRIG_INST.trigger_inst/thre_min[1][54]} {TRIG_INST.trigger_inst/thre_min[1][55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
#set_property port_width 2 [get_debug_ports u_ila_0/probe8]
#connect_debug_port u_ila_0/probe8 [get_nets [list {TRIG_INST.trigger_inst/trig_cond[0]} {TRIG_INST.trigger_inst/trig_cond[1]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
#set_property port_width 11 [get_debug_ports u_ila_0/probe9]
#connect_debug_port u_ila_0/probe9 [get_nets [list {TRIG_INST.trigger_inst/trig_pos_int[0]} {TRIG_INST.trigger_inst/trig_pos_int[1]} {TRIG_INST.trigger_inst/trig_pos_int[2]} {TRIG_INST.trigger_inst/trig_pos_int[3]} {TRIG_INST.trigger_inst/trig_pos_int[4]} {TRIG_INST.trigger_inst/trig_pos_int[5]} {TRIG_INST.trigger_inst/trig_pos_int[6]} {TRIG_INST.trigger_inst/trig_pos_int[7]} {TRIG_INST.trigger_inst/trig_pos_int[8]} {TRIG_INST.trigger_inst/trig_pos_int[9]} {TRIG_INST.trigger_inst/trig_pos_int[10]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
#set_property port_width 56 [get_debug_ports u_ila_0/probe10]
#connect_debug_port u_ila_0/probe10 [get_nets [list {TRIG_INST.trigger_inst/thre_min[0][0]} {TRIG_INST.trigger_inst/thre_min[0][1]} {TRIG_INST.trigger_inst/thre_min[0][2]} {TRIG_INST.trigger_inst/thre_min[0][3]} {TRIG_INST.trigger_inst/thre_min[0][4]} {TRIG_INST.trigger_inst/thre_min[0][5]} {TRIG_INST.trigger_inst/thre_min[0][6]} {TRIG_INST.trigger_inst/thre_min[0][7]} {TRIG_INST.trigger_inst/thre_min[0][8]} {TRIG_INST.trigger_inst/thre_min[0][9]} {TRIG_INST.trigger_inst/thre_min[0][10]} {TRIG_INST.trigger_inst/thre_min[0][11]} {TRIG_INST.trigger_inst/thre_min[0][12]} {TRIG_INST.trigger_inst/thre_min[0][13]} {TRIG_INST.trigger_inst/thre_min[0][14]} {TRIG_INST.trigger_inst/thre_min[0][15]} {TRIG_INST.trigger_inst/thre_min[0][16]} {TRIG_INST.trigger_inst/thre_min[0][17]} {TRIG_INST.trigger_inst/thre_min[0][18]} {TRIG_INST.trigger_inst/thre_min[0][19]} {TRIG_INST.trigger_inst/thre_min[0][20]} {TRIG_INST.trigger_inst/thre_min[0][21]} {TRIG_INST.trigger_inst/thre_min[0][22]} {TRIG_INST.trigger_inst/thre_min[0][23]} {TRIG_INST.trigger_inst/thre_min[0][24]} {TRIG_INST.trigger_inst/thre_min[0][25]} {TRIG_INST.trigger_inst/thre_min[0][26]} {TRIG_INST.trigger_inst/thre_min[0][27]} {TRIG_INST.trigger_inst/thre_min[0][28]} {TRIG_INST.trigger_inst/thre_min[0][29]} {TRIG_INST.trigger_inst/thre_min[0][30]} {TRIG_INST.trigger_inst/thre_min[0][31]} {TRIG_INST.trigger_inst/thre_min[0][32]} {TRIG_INST.trigger_inst/thre_min[0][33]} {TRIG_INST.trigger_inst/thre_min[0][34]} {TRIG_INST.trigger_inst/thre_min[0][35]} {TRIG_INST.trigger_inst/thre_min[0][36]} {TRIG_INST.trigger_inst/thre_min[0][37]} {TRIG_INST.trigger_inst/thre_min[0][38]} {TRIG_INST.trigger_inst/thre_min[0][39]} {TRIG_INST.trigger_inst/thre_min[0][40]} {TRIG_INST.trigger_inst/thre_min[0][41]} {TRIG_INST.trigger_inst/thre_min[0][42]} {TRIG_INST.trigger_inst/thre_min[0][43]} {TRIG_INST.trigger_inst/thre_min[0][44]} {TRIG_INST.trigger_inst/thre_min[0][45]} {TRIG_INST.trigger_inst/thre_min[0][46]} {TRIG_INST.trigger_inst/thre_min[0][47]} {TRIG_INST.trigger_inst/thre_min[0][48]} {TRIG_INST.trigger_inst/thre_min[0][49]} {TRIG_INST.trigger_inst/thre_min[0][50]} {TRIG_INST.trigger_inst/thre_min[0][51]} {TRIG_INST.trigger_inst/thre_min[0][52]} {TRIG_INST.trigger_inst/thre_min[0][53]} {TRIG_INST.trigger_inst/thre_min[0][54]} {TRIG_INST.trigger_inst/thre_min[0][55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe11]
#set_property port_width 56 [get_debug_ports u_ila_0/probe11]
#connect_debug_port u_ila_0/probe11 [get_nets [list {TRIG_INST.trigger_inst/thre_max[0][0]} {TRIG_INST.trigger_inst/thre_max[0][1]} {TRIG_INST.trigger_inst/thre_max[0][2]} {TRIG_INST.trigger_inst/thre_max[0][3]} {TRIG_INST.trigger_inst/thre_max[0][4]} {TRIG_INST.trigger_inst/thre_max[0][5]} {TRIG_INST.trigger_inst/thre_max[0][6]} {TRIG_INST.trigger_inst/thre_max[0][7]} {TRIG_INST.trigger_inst/thre_max[0][8]} {TRIG_INST.trigger_inst/thre_max[0][9]} {TRIG_INST.trigger_inst/thre_max[0][10]} {TRIG_INST.trigger_inst/thre_max[0][11]} {TRIG_INST.trigger_inst/thre_max[0][12]} {TRIG_INST.trigger_inst/thre_max[0][13]} {TRIG_INST.trigger_inst/thre_max[0][14]} {TRIG_INST.trigger_inst/thre_max[0][15]} {TRIG_INST.trigger_inst/thre_max[0][16]} {TRIG_INST.trigger_inst/thre_max[0][17]} {TRIG_INST.trigger_inst/thre_max[0][18]} {TRIG_INST.trigger_inst/thre_max[0][19]} {TRIG_INST.trigger_inst/thre_max[0][20]} {TRIG_INST.trigger_inst/thre_max[0][21]} {TRIG_INST.trigger_inst/thre_max[0][22]} {TRIG_INST.trigger_inst/thre_max[0][23]} {TRIG_INST.trigger_inst/thre_max[0][24]} {TRIG_INST.trigger_inst/thre_max[0][25]} {TRIG_INST.trigger_inst/thre_max[0][26]} {TRIG_INST.trigger_inst/thre_max[0][27]} {TRIG_INST.trigger_inst/thre_max[0][28]} {TRIG_INST.trigger_inst/thre_max[0][29]} {TRIG_INST.trigger_inst/thre_max[0][30]} {TRIG_INST.trigger_inst/thre_max[0][31]} {TRIG_INST.trigger_inst/thre_max[0][32]} {TRIG_INST.trigger_inst/thre_max[0][33]} {TRIG_INST.trigger_inst/thre_max[0][34]} {TRIG_INST.trigger_inst/thre_max[0][35]} {TRIG_INST.trigger_inst/thre_max[0][36]} {TRIG_INST.trigger_inst/thre_max[0][37]} {TRIG_INST.trigger_inst/thre_max[0][38]} {TRIG_INST.trigger_inst/thre_max[0][39]} {TRIG_INST.trigger_inst/thre_max[0][40]} {TRIG_INST.trigger_inst/thre_max[0][41]} {TRIG_INST.trigger_inst/thre_max[0][42]} {TRIG_INST.trigger_inst/thre_max[0][43]} {TRIG_INST.trigger_inst/thre_max[0][44]} {TRIG_INST.trigger_inst/thre_max[0][45]} {TRIG_INST.trigger_inst/thre_max[0][46]} {TRIG_INST.trigger_inst/thre_max[0][47]} {TRIG_INST.trigger_inst/thre_max[0][48]} {TRIG_INST.trigger_inst/thre_max[0][49]} {TRIG_INST.trigger_inst/thre_max[0][50]} {TRIG_INST.trigger_inst/thre_max[0][51]} {TRIG_INST.trigger_inst/thre_max[0][52]} {TRIG_INST.trigger_inst/thre_max[0][53]} {TRIG_INST.trigger_inst/thre_max[0][54]} {TRIG_INST.trigger_inst/thre_max[0][55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe12]
#set_property port_width 56 [get_debug_ports u_ila_0/probe12]
#connect_debug_port u_ila_0/probe12 [get_nets [list {TRIG_INST.trigger_inst/thre_max[1][0]} {TRIG_INST.trigger_inst/thre_max[1][1]} {TRIG_INST.trigger_inst/thre_max[1][2]} {TRIG_INST.trigger_inst/thre_max[1][3]} {TRIG_INST.trigger_inst/thre_max[1][4]} {TRIG_INST.trigger_inst/thre_max[1][5]} {TRIG_INST.trigger_inst/thre_max[1][6]} {TRIG_INST.trigger_inst/thre_max[1][7]} {TRIG_INST.trigger_inst/thre_max[1][8]} {TRIG_INST.trigger_inst/thre_max[1][9]} {TRIG_INST.trigger_inst/thre_max[1][10]} {TRIG_INST.trigger_inst/thre_max[1][11]} {TRIG_INST.trigger_inst/thre_max[1][12]} {TRIG_INST.trigger_inst/thre_max[1][13]} {TRIG_INST.trigger_inst/thre_max[1][14]} {TRIG_INST.trigger_inst/thre_max[1][15]} {TRIG_INST.trigger_inst/thre_max[1][16]} {TRIG_INST.trigger_inst/thre_max[1][17]} {TRIG_INST.trigger_inst/thre_max[1][18]} {TRIG_INST.trigger_inst/thre_max[1][19]} {TRIG_INST.trigger_inst/thre_max[1][20]} {TRIG_INST.trigger_inst/thre_max[1][21]} {TRIG_INST.trigger_inst/thre_max[1][22]} {TRIG_INST.trigger_inst/thre_max[1][23]} {TRIG_INST.trigger_inst/thre_max[1][24]} {TRIG_INST.trigger_inst/thre_max[1][25]} {TRIG_INST.trigger_inst/thre_max[1][26]} {TRIG_INST.trigger_inst/thre_max[1][27]} {TRIG_INST.trigger_inst/thre_max[1][28]} {TRIG_INST.trigger_inst/thre_max[1][29]} {TRIG_INST.trigger_inst/thre_max[1][30]} {TRIG_INST.trigger_inst/thre_max[1][31]} {TRIG_INST.trigger_inst/thre_max[1][32]} {TRIG_INST.trigger_inst/thre_max[1][33]} {TRIG_INST.trigger_inst/thre_max[1][34]} {TRIG_INST.trigger_inst/thre_max[1][35]} {TRIG_INST.trigger_inst/thre_max[1][36]} {TRIG_INST.trigger_inst/thre_max[1][37]} {TRIG_INST.trigger_inst/thre_max[1][38]} {TRIG_INST.trigger_inst/thre_max[1][39]} {TRIG_INST.trigger_inst/thre_max[1][40]} {TRIG_INST.trigger_inst/thre_max[1][41]} {TRIG_INST.trigger_inst/thre_max[1][42]} {TRIG_INST.trigger_inst/thre_max[1][43]} {TRIG_INST.trigger_inst/thre_max[1][44]} {TRIG_INST.trigger_inst/thre_max[1][45]} {TRIG_INST.trigger_inst/thre_max[1][46]} {TRIG_INST.trigger_inst/thre_max[1][47]} {TRIG_INST.trigger_inst/thre_max[1][48]} {TRIG_INST.trigger_inst/thre_max[1][49]} {TRIG_INST.trigger_inst/thre_max[1][50]} {TRIG_INST.trigger_inst/thre_max[1][51]} {TRIG_INST.trigger_inst/thre_max[1][52]} {TRIG_INST.trigger_inst/thre_max[1][53]} {TRIG_INST.trigger_inst/thre_max[1][54]} {TRIG_INST.trigger_inst/thre_max[1][55]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe13]
#set_property port_width 64 [get_debug_ports u_ila_0/probe13]
#connect_debug_port u_ila_0/probe13 [get_nets [list {i_ds_valid[0]} {i_ds_valid[1]} {i_ds_valid[2]} {i_ds_valid[3]} {i_ds_valid[4]} {i_ds_valid[5]} {i_ds_valid[6]} {i_ds_valid[7]} {i_ds_valid[8]} {i_ds_valid[9]} {i_ds_valid[10]} {i_ds_valid[11]} {i_ds_valid[12]} {i_ds_valid[13]} {i_ds_valid[14]} {i_ds_valid[15]} {i_ds_valid[16]} {i_ds_valid[17]} {i_ds_valid[18]} {i_ds_valid[19]} {i_ds_valid[20]} {i_ds_valid[21]} {i_ds_valid[22]} {i_ds_valid[23]} {i_ds_valid[24]} {i_ds_valid[25]} {i_ds_valid[26]} {i_ds_valid[27]} {i_ds_valid[28]} {i_ds_valid[29]} {i_ds_valid[30]} {i_ds_valid[31]} {i_ds_valid[32]} {i_ds_valid[33]} {i_ds_valid[34]} {i_ds_valid[35]} {i_ds_valid[36]} {i_ds_valid[37]} {i_ds_valid[38]} {i_ds_valid[39]} {i_ds_valid[40]} {i_ds_valid[41]} {i_ds_valid[42]} {i_ds_valid[43]} {i_ds_valid[44]} {i_ds_valid[45]} {i_ds_valid[46]} {i_ds_valid[47]} {i_ds_valid[48]} {i_ds_valid[49]} {i_ds_valid[50]} {i_ds_valid[51]} {i_ds_valid[52]} {i_ds_valid[53]} {i_ds_valid[54]} {i_ds_valid[55]} {i_ds_valid[56]} {i_ds_valid[57]} {i_ds_valid[58]} {i_ds_valid[59]} {i_ds_valid[60]} {i_ds_valid[61]} {i_ds_valid[62]} {i_ds_valid[63]}]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe14]
#set_property port_width 1 [get_debug_ports u_ila_0/probe14]
#connect_debug_port u_ila_0/probe14 [get_nets [list TRIG_INST.trigger_inst/fifo_empty]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe15]
#set_property port_width 1 [get_debug_ports u_ila_0/probe15]
#connect_debug_port u_ila_0/probe15 [get_nets [list TRIG_INST.trigger_inst/fifo_full]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe16]
#set_property port_width 1 [get_debug_ports u_ila_0/probe16]
#connect_debug_port u_ila_0/probe16 [get_nets [list TRIG_INST.trigger_inst/fifo_rd_en]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe17]XS
#set_property port_width 1 [get_debug_ports u_ila_0/probe17]
#connect_debug_port u_ila_0/probe17 [get_nets [list TRIG_INST.trigger_inst/fifo_valid]]
#create_debug_port u_ila_0 probe
#set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe18]
#set_property port_width 1 [get_debug_ports u_ila_0/probe18]
#connect_debug_port u_ila_0/probe18 [get_nets [list TRIG_INST.trigger_inst/fifo_wr_en]]
#set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
#set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
#set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
#connect_debug_port dbg_hub/clk [get_nets CB]
