	pll_0 u0 (
		.inclk       (_connected_to_inclk_),       //   input,  width = 1,       inclk.clk
		.clock_div1x (_connected_to_clock_div1x_), //  output,  width = 1, clock_div1x.clk
		.clock_div2x (_connected_to_clock_div2x_), //  output,  width = 1, clock_div2x.clk
		.clock_div4x (_connected_to_clock_div4x_)  //  output,  width = 1, clock_div4x.clk
	);

