// Encabezado
module monociclo (
	input					clk_i,
	input					rst_ni
	output	[31:0]	salida_o
);
	// SECCION DE DECLARACION DE SEÑALES
	reg		[31:0]	pc_r;
	wire		[31:0]	pcnext_w;
	// Seccion de asingacion de señales para monitero en FPGA
	assign	salida_o = pc_r;

	// PC
	always @(posedge clk_i, negedge rst_ni) // reset asincrono
	begin
		if (!rst_ni)
			pc_r <= 32'b0;
		else
			pc_r <= pcnext_w;
	end
	
	assign	pcnext_w = pc_r + 32'h4;

endmodule 	