module DTLB (
	clock,
	reset,
	io_req_valid,
	io_req_bits_vaddr,
	io_req_bits_passthrough,
	io_req_bits_cmd,
	io_resp_miss,
	io_resp_paddr,
	io_resp_pf_ld,
	io_resp_pf_st,
	io_resp_ae_ld,
	io_resp_ae_st,
	io_sfence_valid,
	io_ptw_req_ready,
	io_ptw_req_valid,
	io_ptw_req_bits_bits_addr,
	io_ptw_req_bits_bits_need_gpa,
	io_ptw_resp_valid,
	io_ptw_resp_bits_ae_ptw,
	io_ptw_resp_bits_ae_final,
	io_ptw_resp_bits_pf,
	io_ptw_resp_bits_gf,
	io_ptw_resp_bits_hr,
	io_ptw_resp_bits_hw,
	io_ptw_resp_bits_hx,
	io_ptw_resp_bits_pte_ppn,
	io_ptw_resp_bits_pte_d,
	io_ptw_resp_bits_pte_a,
	io_ptw_resp_bits_pte_g,
	io_ptw_resp_bits_pte_u,
	io_ptw_resp_bits_pte_x,
	io_ptw_resp_bits_pte_w,
	io_ptw_resp_bits_pte_r,
	io_ptw_resp_bits_pte_v,
	io_ptw_resp_bits_level,
	io_ptw_resp_bits_fragmented_superpage,
	io_ptw_resp_bits_homogeneous,
	io_ptw_ptbr_mode,
	io_ptw_status_debug,
	io_ptw_status_mxr,
	io_ptw_pmp_0_cfg_l,
	io_ptw_pmp_0_cfg_a,
	io_ptw_pmp_0_cfg_x,
	io_ptw_pmp_0_cfg_w,
	io_ptw_pmp_0_cfg_r,
	io_ptw_pmp_0_addr,
	io_ptw_pmp_0_mask,
	io_ptw_pmp_1_cfg_l,
	io_ptw_pmp_1_cfg_a,
	io_ptw_pmp_1_cfg_x,
	io_ptw_pmp_1_cfg_w,
	io_ptw_pmp_1_cfg_r,
	io_ptw_pmp_1_addr,
	io_ptw_pmp_1_mask,
	io_ptw_pmp_2_cfg_l,
	io_ptw_pmp_2_cfg_a,
	io_ptw_pmp_2_cfg_x,
	io_ptw_pmp_2_cfg_w,
	io_ptw_pmp_2_cfg_r,
	io_ptw_pmp_2_addr,
	io_ptw_pmp_2_mask,
	io_ptw_pmp_3_cfg_l,
	io_ptw_pmp_3_cfg_a,
	io_ptw_pmp_3_cfg_x,
	io_ptw_pmp_3_cfg_w,
	io_ptw_pmp_3_cfg_r,
	io_ptw_pmp_3_addr,
	io_ptw_pmp_3_mask,
	io_ptw_pmp_4_cfg_l,
	io_ptw_pmp_4_cfg_a,
	io_ptw_pmp_4_cfg_x,
	io_ptw_pmp_4_cfg_w,
	io_ptw_pmp_4_cfg_r,
	io_ptw_pmp_4_addr,
	io_ptw_pmp_4_mask,
	io_ptw_pmp_5_cfg_l,
	io_ptw_pmp_5_cfg_a,
	io_ptw_pmp_5_cfg_x,
	io_ptw_pmp_5_cfg_w,
	io_ptw_pmp_5_cfg_r,
	io_ptw_pmp_5_addr,
	io_ptw_pmp_5_mask,
	io_ptw_pmp_6_cfg_l,
	io_ptw_pmp_6_cfg_a,
	io_ptw_pmp_6_cfg_x,
	io_ptw_pmp_6_cfg_w,
	io_ptw_pmp_6_cfg_r,
	io_ptw_pmp_6_addr,
	io_ptw_pmp_6_mask,
	io_ptw_pmp_7_cfg_l,
	io_ptw_pmp_7_cfg_a,
	io_ptw_pmp_7_cfg_x,
	io_ptw_pmp_7_cfg_w,
	io_ptw_pmp_7_cfg_r,
	io_ptw_pmp_7_addr,
	io_ptw_pmp_7_mask
);
	input clock;
	input reset;
	input io_req_valid;
	input [39:0] io_req_bits_vaddr;
	input io_req_bits_passthrough;
	input [4:0] io_req_bits_cmd;
	output wire io_resp_miss;
	output wire [31:0] io_resp_paddr;
	output wire io_resp_pf_ld;
	output wire io_resp_pf_st;
	output wire io_resp_ae_ld;
	output wire io_resp_ae_st;
	input io_sfence_valid;
	input io_ptw_req_ready;
	output wire io_ptw_req_valid;
	output wire [26:0] io_ptw_req_bits_bits_addr;
	output wire io_ptw_req_bits_bits_need_gpa;
	input io_ptw_resp_valid;
	input io_ptw_resp_bits_ae_ptw;
	input io_ptw_resp_bits_ae_final;
	input io_ptw_resp_bits_pf;
	input io_ptw_resp_bits_gf;
	input io_ptw_resp_bits_hr;
	input io_ptw_resp_bits_hw;
	input io_ptw_resp_bits_hx;
	input [43:0] io_ptw_resp_bits_pte_ppn;
	input io_ptw_resp_bits_pte_d;
	input io_ptw_resp_bits_pte_a;
	input io_ptw_resp_bits_pte_g;
	input io_ptw_resp_bits_pte_u;
	input io_ptw_resp_bits_pte_x;
	input io_ptw_resp_bits_pte_w;
	input io_ptw_resp_bits_pte_r;
	input io_ptw_resp_bits_pte_v;
	input [1:0] io_ptw_resp_bits_level;
	input io_ptw_resp_bits_fragmented_superpage;
	input io_ptw_resp_bits_homogeneous;
	input [3:0] io_ptw_ptbr_mode;
	input io_ptw_status_debug;
	input io_ptw_status_mxr;
	input io_ptw_pmp_0_cfg_l;
	input [1:0] io_ptw_pmp_0_cfg_a;
	input io_ptw_pmp_0_cfg_x;
	input io_ptw_pmp_0_cfg_w;
	input io_ptw_pmp_0_cfg_r;
	input [29:0] io_ptw_pmp_0_addr;
	input [31:0] io_ptw_pmp_0_mask;
	input io_ptw_pmp_1_cfg_l;
	input [1:0] io_ptw_pmp_1_cfg_a;
	input io_ptw_pmp_1_cfg_x;
	input io_ptw_pmp_1_cfg_w;
	input io_ptw_pmp_1_cfg_r;
	input [29:0] io_ptw_pmp_1_addr;
	input [31:0] io_ptw_pmp_1_mask;
	input io_ptw_pmp_2_cfg_l;
	input [1:0] io_ptw_pmp_2_cfg_a;
	input io_ptw_pmp_2_cfg_x;
	input io_ptw_pmp_2_cfg_w;
	input io_ptw_pmp_2_cfg_r;
	input [29:0] io_ptw_pmp_2_addr;
	input [31:0] io_ptw_pmp_2_mask;
	input io_ptw_pmp_3_cfg_l;
	input [1:0] io_ptw_pmp_3_cfg_a;
	input io_ptw_pmp_3_cfg_x;
	input io_ptw_pmp_3_cfg_w;
	input io_ptw_pmp_3_cfg_r;
	input [29:0] io_ptw_pmp_3_addr;
	input [31:0] io_ptw_pmp_3_mask;
	input io_ptw_pmp_4_cfg_l;
	input [1:0] io_ptw_pmp_4_cfg_a;
	input io_ptw_pmp_4_cfg_x;
	input io_ptw_pmp_4_cfg_w;
	input io_ptw_pmp_4_cfg_r;
	input [29:0] io_ptw_pmp_4_addr;
	input [31:0] io_ptw_pmp_4_mask;
	input io_ptw_pmp_5_cfg_l;
	input [1:0] io_ptw_pmp_5_cfg_a;
	input io_ptw_pmp_5_cfg_x;
	input io_ptw_pmp_5_cfg_w;
	input io_ptw_pmp_5_cfg_r;
	input [29:0] io_ptw_pmp_5_addr;
	input [31:0] io_ptw_pmp_5_mask;
	input io_ptw_pmp_6_cfg_l;
	input [1:0] io_ptw_pmp_6_cfg_a;
	input io_ptw_pmp_6_cfg_x;
	input io_ptw_pmp_6_cfg_w;
	input io_ptw_pmp_6_cfg_r;
	input [29:0] io_ptw_pmp_6_addr;
	input [31:0] io_ptw_pmp_6_mask;
	input io_ptw_pmp_7_cfg_l;
	input [1:0] io_ptw_pmp_7_cfg_a;
	input io_ptw_pmp_7_cfg_x;
	input io_ptw_pmp_7_cfg_w;
	input io_ptw_pmp_7_cfg_r;
	input [29:0] io_ptw_pmp_7_addr;
	input [31:0] io_ptw_pmp_7_mask;
	wire [19:0] _entries_barrier_5_io_y_ppn;
	wire _entries_barrier_5_io_y_u;
	wire _entries_barrier_5_io_y_ae_ptw;
	wire _entries_barrier_5_io_y_ae_final;
	wire _entries_barrier_5_io_y_pf;
	wire _entries_barrier_5_io_y_gf;
	wire _entries_barrier_5_io_y_sw;
	wire _entries_barrier_5_io_y_sx;
	wire _entries_barrier_5_io_y_sr;
	wire [19:0] _entries_barrier_4_io_y_ppn;
	wire _entries_barrier_4_io_y_u;
	wire _entries_barrier_4_io_y_ae_ptw;
	wire _entries_barrier_4_io_y_ae_final;
	wire _entries_barrier_4_io_y_pf;
	wire _entries_barrier_4_io_y_gf;
	wire _entries_barrier_4_io_y_sw;
	wire _entries_barrier_4_io_y_sx;
	wire _entries_barrier_4_io_y_sr;
	wire _entries_barrier_4_io_y_pw;
	wire _entries_barrier_4_io_y_pr;
	wire _entries_barrier_4_io_y_ppp;
	wire _entries_barrier_4_io_y_pal;
	wire _entries_barrier_4_io_y_paa;
	wire _entries_barrier_4_io_y_c;
	wire [19:0] _entries_barrier_3_io_y_ppn;
	wire _entries_barrier_3_io_y_u;
	wire _entries_barrier_3_io_y_ae_ptw;
	wire _entries_barrier_3_io_y_ae_final;
	wire _entries_barrier_3_io_y_pf;
	wire _entries_barrier_3_io_y_gf;
	wire _entries_barrier_3_io_y_sw;
	wire _entries_barrier_3_io_y_sx;
	wire _entries_barrier_3_io_y_sr;
	wire _entries_barrier_3_io_y_pw;
	wire _entries_barrier_3_io_y_pr;
	wire _entries_barrier_3_io_y_ppp;
	wire _entries_barrier_3_io_y_pal;
	wire _entries_barrier_3_io_y_paa;
	wire _entries_barrier_3_io_y_c;
	wire [19:0] _entries_barrier_2_io_y_ppn;
	wire _entries_barrier_2_io_y_u;
	wire _entries_barrier_2_io_y_ae_ptw;
	wire _entries_barrier_2_io_y_ae_final;
	wire _entries_barrier_2_io_y_pf;
	wire _entries_barrier_2_io_y_gf;
	wire _entries_barrier_2_io_y_sw;
	wire _entries_barrier_2_io_y_sx;
	wire _entries_barrier_2_io_y_sr;
	wire _entries_barrier_2_io_y_pw;
	wire _entries_barrier_2_io_y_pr;
	wire _entries_barrier_2_io_y_ppp;
	wire _entries_barrier_2_io_y_pal;
	wire _entries_barrier_2_io_y_paa;
	wire _entries_barrier_2_io_y_c;
	wire [19:0] _entries_barrier_1_io_y_ppn;
	wire _entries_barrier_1_io_y_u;
	wire _entries_barrier_1_io_y_ae_ptw;
	wire _entries_barrier_1_io_y_ae_final;
	wire _entries_barrier_1_io_y_pf;
	wire _entries_barrier_1_io_y_gf;
	wire _entries_barrier_1_io_y_sw;
	wire _entries_barrier_1_io_y_sx;
	wire _entries_barrier_1_io_y_sr;
	wire _entries_barrier_1_io_y_pw;
	wire _entries_barrier_1_io_y_pr;
	wire _entries_barrier_1_io_y_ppp;
	wire _entries_barrier_1_io_y_pal;
	wire _entries_barrier_1_io_y_paa;
	wire _entries_barrier_1_io_y_c;
	wire [19:0] _entries_barrier_io_y_ppn;
	wire _entries_barrier_io_y_u;
	wire _entries_barrier_io_y_ae_ptw;
	wire _entries_barrier_io_y_ae_final;
	wire _entries_barrier_io_y_pf;
	wire _entries_barrier_io_y_gf;
	wire _entries_barrier_io_y_sw;
	wire _entries_barrier_io_y_sx;
	wire _entries_barrier_io_y_sr;
	wire _entries_barrier_io_y_pw;
	wire _entries_barrier_io_y_pr;
	wire _entries_barrier_io_y_ppp;
	wire _entries_barrier_io_y_pal;
	wire _entries_barrier_io_y_paa;
	wire _entries_barrier_io_y_c;
	wire _pma_io_resp_r;
	wire _pma_io_resp_w;
	wire _pma_io_resp_pp;
	wire _pma_io_resp_x;
	wire _pmp_io_r;
	wire _pmp_io_w;
	wire _pmp_io_x;
	wire [19:0] _mpu_ppn_barrier_io_y_ppn;
	reg [26:0] sectored_entries_0_0_tag_vpn;
	reg sectored_entries_0_0_tag_v;
	reg [41:0] sectored_entries_0_0_data_0;
	reg [41:0] sectored_entries_0_0_data_1;
	reg [41:0] sectored_entries_0_0_data_2;
	reg [41:0] sectored_entries_0_0_data_3;
	reg sectored_entries_0_0_valid_0;
	reg sectored_entries_0_0_valid_1;
	reg sectored_entries_0_0_valid_2;
	reg sectored_entries_0_0_valid_3;
	reg [1:0] superpage_entries_0_level;
	reg [26:0] superpage_entries_0_tag_vpn;
	reg superpage_entries_0_tag_v;
	reg [41:0] superpage_entries_0_data_0;
	reg superpage_entries_0_valid_0;
	reg [1:0] superpage_entries_1_level;
	reg [26:0] superpage_entries_1_tag_vpn;
	reg superpage_entries_1_tag_v;
	reg [41:0] superpage_entries_1_data_0;
	reg superpage_entries_1_valid_0;
	reg [1:0] superpage_entries_2_level;
	reg [26:0] superpage_entries_2_tag_vpn;
	reg superpage_entries_2_tag_v;
	reg [41:0] superpage_entries_2_data_0;
	reg superpage_entries_2_valid_0;
	reg [1:0] superpage_entries_3_level;
	reg [26:0] superpage_entries_3_tag_vpn;
	reg superpage_entries_3_tag_v;
	reg [41:0] superpage_entries_3_data_0;
	reg superpage_entries_3_valid_0;
	reg [1:0] special_entry_level;
	reg [26:0] special_entry_tag_vpn;
	reg [41:0] special_entry_data_0;
	reg special_entry_valid_0;
	reg [1:0] state;
	reg [26:0] r_refill_tag;
	reg [1:0] waddr;
	reg r_sectored_hit_valid;
	reg r_need_gpa;
	wire vm_enabled = io_ptw_ptbr_mode[3] & ~io_req_bits_passthrough;
	wire io_ptw_req_valid_0 = state == 2'h1;
	wire ignore_13 = special_entry_level == 2'h0;
	wire [27:0] mpu_ppn = (io_ptw_resp_valid ? {8'h00, io_ptw_resp_bits_pte_ppn[19:0]} : (vm_enabled ? {8'h00, _mpu_ppn_barrier_io_y_ppn[19:18], (ignore_13 ? io_req_bits_vaddr[29:21] : 9'h000) | _mpu_ppn_barrier_io_y_ppn[17:9], (special_entry_level[1] ? 9'h000 : io_req_bits_vaddr[20:12]) | _mpu_ppn_barrier_io_y_ppn[8:0]} : io_req_bits_vaddr[39:12]));
	wire [2:0] mpu_priv = (io_ptw_resp_valid | io_req_bits_passthrough ? 3'h1 : {io_ptw_status_debug, 2'h0});
	wire deny_access_to_debug = ~mpu_priv[2] & (mpu_ppn == 28'h0000000);
	wire prot_r = (_pma_io_resp_r & ~deny_access_to_debug) & _pmp_io_r;
	wire prot_w = (_pma_io_resp_w & ~deny_access_to_debug) & _pmp_io_w;
	wire [24:0] _hitsVec_T = sectored_entries_0_0_tag_vpn[26:2] ^ io_req_bits_vaddr[38:14];
	wire [17:0] _hitsVec_T_16 = superpage_entries_0_tag_vpn[26:9] ^ io_req_bits_vaddr[38:21];
	wire ignore_1 = superpage_entries_0_level == 2'h0;
	wire [17:0] _hitsVec_T_31 = superpage_entries_1_tag_vpn[26:9] ^ io_req_bits_vaddr[38:21];
	wire ignore_4 = superpage_entries_1_level == 2'h0;
	wire [17:0] _hitsVec_T_46 = superpage_entries_2_tag_vpn[26:9] ^ io_req_bits_vaddr[38:21];
	wire ignore_7 = superpage_entries_2_level == 2'h0;
	wire [17:0] _hitsVec_T_61 = superpage_entries_3_tag_vpn[26:9] ^ io_req_bits_vaddr[38:21];
	wire ignore_10 = superpage_entries_3_level == 2'h0;
	wire [3:0] _GEN = {{sectored_entries_0_0_valid_3}, {sectored_entries_0_0_valid_2}, {sectored_entries_0_0_valid_1}, {sectored_entries_0_0_valid_0}};
	wire hitsVec_0 = ((vm_enabled & _GEN[io_req_bits_vaddr[13:12]]) & (_hitsVec_T == 25'h0000000)) & ~sectored_entries_0_0_tag_v;
	wire hitsVec_1 = (((vm_enabled & superpage_entries_0_valid_0) & ~superpage_entries_0_tag_v) & (_hitsVec_T_16[17:9] == 9'h000)) & (ignore_1 | (_hitsVec_T_16[8:0] == 9'h000));
	wire hitsVec_2 = (((vm_enabled & superpage_entries_1_valid_0) & ~superpage_entries_1_tag_v) & (_hitsVec_T_31[17:9] == 9'h000)) & (ignore_4 | (_hitsVec_T_31[8:0] == 9'h000));
	wire hitsVec_3 = (((vm_enabled & superpage_entries_2_valid_0) & ~superpage_entries_2_tag_v) & (_hitsVec_T_46[17:9] == 9'h000)) & (ignore_7 | (_hitsVec_T_46[8:0] == 9'h000));
	wire hitsVec_4 = (((vm_enabled & superpage_entries_3_valid_0) & ~superpage_entries_3_tag_v) & (_hitsVec_T_61[17:9] == 9'h000)) & (ignore_10 | (_hitsVec_T_61[8:0] == 9'h000));
	wire [26:0] _hitsVec_T_76 = special_entry_tag_vpn ^ io_req_bits_vaddr[38:12];
	wire hitsVec_5 = (((vm_enabled & special_entry_valid_0) & (_hitsVec_T_76[26:18] == 9'h000)) & (ignore_13 | (_hitsVec_T_76[17:9] == 9'h000))) & (~special_entry_level[1] | (_hitsVec_T_76[8:0] == 9'h000));
	wire [5:0] real_hits = {hitsVec_5, hitsVec_4, hitsVec_3, hitsVec_2, hitsVec_1, hitsVec_0};
	wire [6:0] hits = {~vm_enabled, hitsVec_5, hitsVec_4, hitsVec_3, hitsVec_2, hitsVec_1, hitsVec_0};
	wire [167:0] _GEN_0 = {{sectored_entries_0_0_data_3}, {sectored_entries_0_0_data_2}, {sectored_entries_0_0_data_1}, {sectored_entries_0_0_data_0}};
	wire [41:0] _entries_WIRE_1 = _GEN_0[io_req_bits_vaddr[13:12] * 42+:42];
	wire [6:0] ptw_pf_array = {1'h0, _entries_barrier_5_io_y_pf, _entries_barrier_4_io_y_pf, _entries_barrier_3_io_y_pf, _entries_barrier_2_io_y_pf, _entries_barrier_1_io_y_pf, _entries_barrier_io_y_pf};
	wire [5:0] _priv_rw_ok_T_2 = {_entries_barrier_5_io_y_u, _entries_barrier_4_io_y_u, _entries_barrier_3_io_y_u, _entries_barrier_2_io_y_u, _entries_barrier_1_io_y_u, _entries_barrier_io_y_u};
	wire _GEN_1 = _entries_barrier_5_io_y_ae_ptw | _entries_barrier_5_io_y_ae_final;
	wire _GEN_2 = _entries_barrier_4_io_y_ae_ptw | _entries_barrier_4_io_y_ae_final;
	wire _GEN_3 = _entries_barrier_3_io_y_ae_ptw | _entries_barrier_3_io_y_ae_final;
	wire _GEN_4 = _entries_barrier_2_io_y_ae_ptw | _entries_barrier_2_io_y_ae_final;
	wire _GEN_5 = _entries_barrier_1_io_y_ae_ptw | _entries_barrier_1_io_y_ae_final;
	wire _GEN_6 = _entries_barrier_io_y_ae_ptw | _entries_barrier_io_y_ae_final;
	wire bad_va = (vm_enabled & io_ptw_ptbr_mode[3]) & ~((io_req_bits_vaddr[39:38] == 2'h0) | &io_req_bits_vaddr[39:38]);
	wire _cmd_read_T_2 = io_req_bits_cmd == 5'h06;
	wire _cmd_write_T_3 = io_req_bits_cmd == 5'h07;
	wire _cmd_write_T_5 = io_req_bits_cmd == 5'h04;
	wire _cmd_write_T_6 = io_req_bits_cmd == 5'h09;
	wire _cmd_write_T_7 = io_req_bits_cmd == 5'h0a;
	wire _cmd_write_T_8 = io_req_bits_cmd == 5'h0b;
	wire _cmd_write_T_12 = io_req_bits_cmd == 5'h08;
	wire _cmd_write_T_13 = io_req_bits_cmd == 5'h0c;
	wire _cmd_write_T_14 = io_req_bits_cmd == 5'h0d;
	wire _cmd_write_T_15 = io_req_bits_cmd == 5'h0e;
	wire _cmd_write_T_16 = io_req_bits_cmd == 5'h0f;
	wire cmd_put_partial = io_req_bits_cmd == 5'h11;
	wire cmd_read = ((((((((((((io_req_bits_cmd == 5'h00) | (io_req_bits_cmd == 5'h10)) | _cmd_read_T_2) | _cmd_write_T_3) | _cmd_write_T_5) | _cmd_write_T_6) | _cmd_write_T_7) | _cmd_write_T_8) | _cmd_write_T_12) | _cmd_write_T_13) | _cmd_write_T_14) | _cmd_write_T_15) | _cmd_write_T_16;
	wire cmd_write_perms = (((((((((((((io_req_bits_cmd == 5'h01) | cmd_put_partial) | _cmd_write_T_3) | _cmd_write_T_5) | _cmd_write_T_6) | _cmd_write_T_7) | _cmd_write_T_8) | _cmd_write_T_12) | _cmd_write_T_13) | _cmd_write_T_14) | _cmd_write_T_15) | _cmd_write_T_16) | (io_req_bits_cmd == 5'h05)) | (io_req_bits_cmd == 5'h17);
	wire [6:0] _ae_array_T_2 = (_cmd_read_T_2 | _cmd_write_T_3 ? {2'h3, ~_entries_barrier_4_io_y_c, ~_entries_barrier_3_io_y_c, ~_entries_barrier_2_io_y_c, ~_entries_barrier_1_io_y_c, ~_entries_barrier_io_y_c} : 7'h00);
	wire [6:0] _gf_inst_array_T_2 = {1'h1, ~_entries_barrier_5_io_y_ae_ptw, ~_entries_barrier_4_io_y_ae_ptw, ~_entries_barrier_3_io_y_ae_ptw, ~_entries_barrier_2_io_y_ae_ptw, ~_entries_barrier_1_io_y_ae_ptw, ~_entries_barrier_io_y_ae_ptw};
	wire [6:0] _pf_inst_array_T_4 = {1'h1, ~_entries_barrier_5_io_y_gf, ~_entries_barrier_4_io_y_gf, ~_entries_barrier_3_io_y_gf, ~_entries_barrier_2_io_y_gf, ~_entries_barrier_1_io_y_gf, ~_entries_barrier_io_y_gf};
	wire tlb_miss = (vm_enabled & ~bad_va) & (real_hits == 6'h00);
	reg [2:0] state_reg_1;
	wire multipleHits_rightOne_1 = hitsVec_1 | hitsVec_2;
	wire multipleHits_rightOne_3 = hitsVec_4 | hitsVec_5;
	wire multipleHits = ((((hitsVec_1 & hitsVec_2) | (hitsVec_0 & multipleHits_rightOne_1)) | (hitsVec_4 & hitsVec_5)) | (hitsVec_3 & multipleHits_rightOne_3)) | ((hitsVec_0 | multipleHits_rightOne_1) & (hitsVec_3 | multipleHits_rightOne_3));
	wire [2:0] _r_superpage_repl_addr_T_5 = ~{superpage_entries_2_valid_0, superpage_entries_1_valid_0, superpage_entries_0_valid_0};
	wire superpage_hits_1 = ((superpage_entries_1_valid_0 & ~superpage_entries_1_tag_v) & (_hitsVec_T_31[17:9] == 9'h000)) & (ignore_4 | (_hitsVec_T_31[8:0] == 9'h000));
	wire superpage_hits_2 = ((superpage_entries_2_valid_0 & ~superpage_entries_2_tag_v) & (_hitsVec_T_46[17:9] == 9'h000)) & (ignore_7 | (_hitsVec_T_46[8:0] == 9'h000));
	wire superpage_hits_3 = ((superpage_entries_3_valid_0 & ~superpage_entries_3_tag_v) & (_hitsVec_T_61[17:9] == 9'h000)) & (ignore_10 | (_hitsVec_T_61[8:0] == 9'h000));
	wire [1:0] hi_1 = {superpage_hits_3, superpage_hits_2};
	wire _state_reg_T_5 = superpage_hits_3 | superpage_hits_1;
	wire invalidate_refill = (io_ptw_req_valid_0 | &state) | io_sfence_valid;
	wire prot_x = (_pma_io_resp_x & ~deny_access_to_debug) & _pmp_io_x;
	wire newEntry_g = io_ptw_resp_bits_pte_g & io_ptw_resp_bits_pte_v;
	wire newEntry_sr = ((io_ptw_resp_bits_pte_v & (io_ptw_resp_bits_pte_r | (io_ptw_resp_bits_pte_x & ~io_ptw_resp_bits_pte_w))) & io_ptw_resp_bits_pte_a) & io_ptw_resp_bits_pte_r;
	wire newEntry_sw = (((io_ptw_resp_bits_pte_v & (io_ptw_resp_bits_pte_r | (io_ptw_resp_bits_pte_x & ~io_ptw_resp_bits_pte_w))) & io_ptw_resp_bits_pte_a) & io_ptw_resp_bits_pte_w) & io_ptw_resp_bits_pte_d;
	wire newEntry_sx = ((io_ptw_resp_bits_pte_v & (io_ptw_resp_bits_pte_r | (io_ptw_resp_bits_pte_x & ~io_ptw_resp_bits_pte_w))) & io_ptw_resp_bits_pte_a) & io_ptw_resp_bits_pte_x;
	wire _GEN_7 = io_ptw_resp_valid & ~io_ptw_resp_bits_homogeneous;
	wire _GEN_8 = ~io_ptw_resp_bits_level[1] & (waddr == 2'h0);
	wire _GEN_9 = (io_ptw_resp_valid & io_ptw_resp_bits_homogeneous) & _GEN_8;
	wire _GEN_10 = ~io_ptw_resp_bits_level[1] & (waddr == 2'h1);
	wire _GEN_11 = (io_ptw_resp_valid & io_ptw_resp_bits_homogeneous) & _GEN_10;
	wire _GEN_12 = ~io_ptw_resp_bits_level[1] & (waddr == 2'h2);
	wire _GEN_13 = (io_ptw_resp_valid & io_ptw_resp_bits_homogeneous) & _GEN_12;
	wire _GEN_14 = ~io_ptw_resp_bits_level[1] & &waddr;
	wire _GEN_15 = (io_ptw_resp_valid & io_ptw_resp_bits_homogeneous) & _GEN_14;
	wire _GEN_16 = ~io_ptw_resp_bits_homogeneous | ~io_ptw_resp_bits_level[1];
	wire _GEN_17 = ~io_ptw_resp_valid | _GEN_16;
	wire _GEN_18 = r_refill_tag[1:0] == 2'h0;
	wire _GEN_19 = r_refill_tag[1:0] == 2'h1;
	wire _GEN_20 = r_refill_tag[1:0] == 2'h2;
	wire [41:0] _sectored_entries_0_0_data_T = {io_ptw_resp_bits_pte_ppn[19:0], io_ptw_resp_bits_pte_u, newEntry_g, io_ptw_resp_bits_ae_ptw, io_ptw_resp_bits_ae_final, 1'h0, io_ptw_resp_bits_pf, io_ptw_resp_bits_gf, newEntry_sw, newEntry_sx, newEntry_sr, io_ptw_resp_bits_hw, io_ptw_resp_bits_hx, io_ptw_resp_bits_hr, prot_w, prot_x, prot_r, _pma_io_resp_pp, 4'h0, io_ptw_resp_bits_fragmented_superpage};
	wire _GEN_21 = ((state == 2'h0) & io_req_valid) & tlb_miss;
	wire _GEN_22 = multipleHits | reset;
	wire _GEN_23 = _GEN_22 | (io_sfence_valid & ~sectored_entries_0_0_tag_v);
	always @(posedge clock) begin
		if (_GEN_17)
			;
		else
			sectored_entries_0_0_tag_vpn <= r_refill_tag;
		sectored_entries_0_0_tag_v <= _GEN_17 & sectored_entries_0_0_tag_v;
		if ((~io_ptw_resp_valid | _GEN_16) | ~_GEN_18)
			;
		else
			sectored_entries_0_0_data_0 <= _sectored_entries_0_0_data_T;
		if ((~io_ptw_resp_valid | _GEN_16) | ~_GEN_19)
			;
		else
			sectored_entries_0_0_data_1 <= _sectored_entries_0_0_data_T;
		if ((~io_ptw_resp_valid | _GEN_16) | ~_GEN_20)
			;
		else
			sectored_entries_0_0_data_2 <= _sectored_entries_0_0_data_T;
		if ((~io_ptw_resp_valid | _GEN_16) | ~(&r_refill_tag[1:0]))
			;
		else
			sectored_entries_0_0_data_3 <= _sectored_entries_0_0_data_T;
		sectored_entries_0_0_valid_0 <= ~_GEN_23 & (_GEN_17 ? sectored_entries_0_0_valid_0 : ~invalidate_refill & (_GEN_18 | (r_sectored_hit_valid & sectored_entries_0_0_valid_0)));
		sectored_entries_0_0_valid_1 <= ~_GEN_23 & (_GEN_17 ? sectored_entries_0_0_valid_1 : ~invalidate_refill & (_GEN_19 | (r_sectored_hit_valid & sectored_entries_0_0_valid_1)));
		sectored_entries_0_0_valid_2 <= ~_GEN_23 & (_GEN_17 ? sectored_entries_0_0_valid_2 : ~invalidate_refill & (_GEN_20 | (r_sectored_hit_valid & sectored_entries_0_0_valid_2)));
		sectored_entries_0_0_valid_3 <= ~_GEN_23 & (_GEN_17 ? sectored_entries_0_0_valid_3 : ~invalidate_refill & (&r_refill_tag[1:0] | (r_sectored_hit_valid & sectored_entries_0_0_valid_3)));
		if (_GEN_9) begin
			superpage_entries_0_level <= {1'h0, io_ptw_resp_bits_level[0]};
			superpage_entries_0_tag_vpn <= r_refill_tag;
		end
		superpage_entries_0_tag_v <= ((~io_ptw_resp_valid | ~io_ptw_resp_bits_homogeneous) | ~_GEN_8) & superpage_entries_0_tag_v;
		if (_GEN_9)
			superpage_entries_0_data_0 <= {io_ptw_resp_bits_pte_ppn[19:0], io_ptw_resp_bits_pte_u, newEntry_g, io_ptw_resp_bits_ae_ptw, io_ptw_resp_bits_ae_final, 1'h0, io_ptw_resp_bits_pf, io_ptw_resp_bits_gf, newEntry_sw, newEntry_sx, newEntry_sr, io_ptw_resp_bits_hw, io_ptw_resp_bits_hx, io_ptw_resp_bits_hr, prot_w, prot_x, prot_r, _pma_io_resp_pp, 4'h0, io_ptw_resp_bits_fragmented_superpage};
		superpage_entries_0_valid_0 <= ~(_GEN_22 | (io_sfence_valid & ~superpage_entries_0_tag_v)) & (_GEN_9 ? ~invalidate_refill : superpage_entries_0_valid_0);
		if (_GEN_11) begin
			superpage_entries_1_level <= {1'h0, io_ptw_resp_bits_level[0]};
			superpage_entries_1_tag_vpn <= r_refill_tag;
		end
		superpage_entries_1_tag_v <= ((~io_ptw_resp_valid | ~io_ptw_resp_bits_homogeneous) | ~_GEN_10) & superpage_entries_1_tag_v;
		if (_GEN_11)
			superpage_entries_1_data_0 <= {io_ptw_resp_bits_pte_ppn[19:0], io_ptw_resp_bits_pte_u, newEntry_g, io_ptw_resp_bits_ae_ptw, io_ptw_resp_bits_ae_final, 1'h0, io_ptw_resp_bits_pf, io_ptw_resp_bits_gf, newEntry_sw, newEntry_sx, newEntry_sr, io_ptw_resp_bits_hw, io_ptw_resp_bits_hx, io_ptw_resp_bits_hr, prot_w, prot_x, prot_r, _pma_io_resp_pp, 4'h0, io_ptw_resp_bits_fragmented_superpage};
		superpage_entries_1_valid_0 <= ~(_GEN_22 | (io_sfence_valid & ~superpage_entries_1_tag_v)) & (_GEN_11 ? ~invalidate_refill : superpage_entries_1_valid_0);
		if (_GEN_13) begin
			superpage_entries_2_level <= {1'h0, io_ptw_resp_bits_level[0]};
			superpage_entries_2_tag_vpn <= r_refill_tag;
		end
		superpage_entries_2_tag_v <= ((~io_ptw_resp_valid | ~io_ptw_resp_bits_homogeneous) | ~_GEN_12) & superpage_entries_2_tag_v;
		if (_GEN_13)
			superpage_entries_2_data_0 <= {io_ptw_resp_bits_pte_ppn[19:0], io_ptw_resp_bits_pte_u, newEntry_g, io_ptw_resp_bits_ae_ptw, io_ptw_resp_bits_ae_final, 1'h0, io_ptw_resp_bits_pf, io_ptw_resp_bits_gf, newEntry_sw, newEntry_sx, newEntry_sr, io_ptw_resp_bits_hw, io_ptw_resp_bits_hx, io_ptw_resp_bits_hr, prot_w, prot_x, prot_r, _pma_io_resp_pp, 4'h0, io_ptw_resp_bits_fragmented_superpage};
		superpage_entries_2_valid_0 <= ~(_GEN_22 | (io_sfence_valid & ~superpage_entries_2_tag_v)) & (_GEN_13 ? ~invalidate_refill : superpage_entries_2_valid_0);
		if (_GEN_15) begin
			superpage_entries_3_level <= {1'h0, io_ptw_resp_bits_level[0]};
			superpage_entries_3_tag_vpn <= r_refill_tag;
		end
		superpage_entries_3_tag_v <= ((~io_ptw_resp_valid | ~io_ptw_resp_bits_homogeneous) | ~_GEN_14) & superpage_entries_3_tag_v;
		if (_GEN_15)
			superpage_entries_3_data_0 <= {io_ptw_resp_bits_pte_ppn[19:0], io_ptw_resp_bits_pte_u, newEntry_g, io_ptw_resp_bits_ae_ptw, io_ptw_resp_bits_ae_final, 1'h0, io_ptw_resp_bits_pf, io_ptw_resp_bits_gf, newEntry_sw, newEntry_sx, newEntry_sr, io_ptw_resp_bits_hw, io_ptw_resp_bits_hx, io_ptw_resp_bits_hr, prot_w, prot_x, prot_r, _pma_io_resp_pp, 4'h0, io_ptw_resp_bits_fragmented_superpage};
		superpage_entries_3_valid_0 <= ~(_GEN_22 | (io_sfence_valid & ~superpage_entries_3_tag_v)) & (_GEN_15 ? ~invalidate_refill : superpage_entries_3_valid_0);
		if (_GEN_7) begin
			special_entry_level <= io_ptw_resp_bits_level;
			special_entry_tag_vpn <= r_refill_tag;
			special_entry_data_0 <= {io_ptw_resp_bits_pte_ppn[19:0], io_ptw_resp_bits_pte_u, newEntry_g, io_ptw_resp_bits_ae_ptw, io_ptw_resp_bits_ae_final, 1'h0, io_ptw_resp_bits_pf, io_ptw_resp_bits_gf, newEntry_sw, newEntry_sx, newEntry_sr, io_ptw_resp_bits_hw, io_ptw_resp_bits_hx, io_ptw_resp_bits_hr, prot_w, prot_x, prot_r, _pma_io_resp_pp, 4'h0, io_ptw_resp_bits_fragmented_superpage};
		end
		special_entry_valid_0 <= ~(_GEN_22 | io_sfence_valid) & (_GEN_7 | special_entry_valid_0);
		if (_GEN_21) begin
			r_refill_tag <= io_req_bits_vaddr[38:12];
			waddr <= (&{superpage_entries_3_valid_0, superpage_entries_2_valid_0, superpage_entries_1_valid_0, superpage_entries_0_valid_0} ? {state_reg_1[2], (state_reg_1[2] ? state_reg_1[1] : state_reg_1[0])} : (_r_superpage_repl_addr_T_5[0] ? 2'h0 : (_r_superpage_repl_addr_T_5[1] ? 2'h1 : {1'h1, ~_r_superpage_repl_addr_T_5[2]})));
			r_sectored_hit_valid <= ((((sectored_entries_0_0_valid_0 | sectored_entries_0_0_valid_1) | sectored_entries_0_0_valid_2) | sectored_entries_0_0_valid_3) & (_hitsVec_T == 25'h0000000)) & ~sectored_entries_0_0_tag_v;
			r_need_gpa <= |real_hits;
		end
		if (reset) begin
			state <= 2'h0;
			state_reg_1 <= 3'h0;
		end
		else begin
			if (io_ptw_resp_valid)
				state <= 2'h0;
			else if ((state == 2'h2) & io_sfence_valid)
				state <= 2'h3;
			else if (io_ptw_req_valid_0) begin
				if (io_ptw_req_ready)
					state <= {1'h1, io_sfence_valid};
				else if (io_sfence_valid)
					state <= 2'h0;
				else if (_GEN_21)
					state <= 2'h1;
			end
			else if (_GEN_21)
				state <= 2'h1;
			if ((io_req_valid & vm_enabled) & ((((((superpage_entries_0_valid_0 & ~superpage_entries_0_tag_v) & (_hitsVec_T_16[17:9] == 9'h000)) & (ignore_1 | (_hitsVec_T_16[8:0] == 9'h000))) | superpage_hits_1) | superpage_hits_2) | superpage_hits_3))
				state_reg_1 <= {~(|hi_1), (|hi_1 ? ~_state_reg_T_5 : state_reg_1[1]), (|hi_1 ? state_reg_1[0] : ~_state_reg_T_5)};
		end
	end
	OptimizationBarrier_TLBEntryData mpu_ppn_barrier(
		.io_x_ppn(special_entry_data_0[41:22]),
		.io_x_u(special_entry_data_0[21]),
		.io_x_ae_ptw(special_entry_data_0[19]),
		.io_x_ae_final(special_entry_data_0[18]),
		.io_x_pf(special_entry_data_0[16]),
		.io_x_gf(special_entry_data_0[15]),
		.io_x_sw(special_entry_data_0[14]),
		.io_x_sx(special_entry_data_0[13]),
		.io_x_sr(special_entry_data_0[12]),
		.io_x_pw(special_entry_data_0[8]),
		.io_x_pr(special_entry_data_0[6]),
		.io_x_ppp(special_entry_data_0[5]),
		.io_x_pal(special_entry_data_0[4]),
		.io_x_paa(special_entry_data_0[3]),
		.io_x_c(special_entry_data_0[1]),
		.io_y_ppn(_mpu_ppn_barrier_io_y_ppn)
	);
	PMPChecker_s6 pmp(
		.io_prv(mpu_priv[1:0]),
		.io_pmp_0_cfg_l(io_ptw_pmp_0_cfg_l),
		.io_pmp_0_cfg_a(io_ptw_pmp_0_cfg_a),
		.io_pmp_0_cfg_x(io_ptw_pmp_0_cfg_x),
		.io_pmp_0_cfg_w(io_ptw_pmp_0_cfg_w),
		.io_pmp_0_cfg_r(io_ptw_pmp_0_cfg_r),
		.io_pmp_0_addr(io_ptw_pmp_0_addr),
		.io_pmp_0_mask(io_ptw_pmp_0_mask),
		.io_pmp_1_cfg_l(io_ptw_pmp_1_cfg_l),
		.io_pmp_1_cfg_a(io_ptw_pmp_1_cfg_a),
		.io_pmp_1_cfg_x(io_ptw_pmp_1_cfg_x),
		.io_pmp_1_cfg_w(io_ptw_pmp_1_cfg_w),
		.io_pmp_1_cfg_r(io_ptw_pmp_1_cfg_r),
		.io_pmp_1_addr(io_ptw_pmp_1_addr),
		.io_pmp_1_mask(io_ptw_pmp_1_mask),
		.io_pmp_2_cfg_l(io_ptw_pmp_2_cfg_l),
		.io_pmp_2_cfg_a(io_ptw_pmp_2_cfg_a),
		.io_pmp_2_cfg_x(io_ptw_pmp_2_cfg_x),
		.io_pmp_2_cfg_w(io_ptw_pmp_2_cfg_w),
		.io_pmp_2_cfg_r(io_ptw_pmp_2_cfg_r),
		.io_pmp_2_addr(io_ptw_pmp_2_addr),
		.io_pmp_2_mask(io_ptw_pmp_2_mask),
		.io_pmp_3_cfg_l(io_ptw_pmp_3_cfg_l),
		.io_pmp_3_cfg_a(io_ptw_pmp_3_cfg_a),
		.io_pmp_3_cfg_x(io_ptw_pmp_3_cfg_x),
		.io_pmp_3_cfg_w(io_ptw_pmp_3_cfg_w),
		.io_pmp_3_cfg_r(io_ptw_pmp_3_cfg_r),
		.io_pmp_3_addr(io_ptw_pmp_3_addr),
		.io_pmp_3_mask(io_ptw_pmp_3_mask),
		.io_pmp_4_cfg_l(io_ptw_pmp_4_cfg_l),
		.io_pmp_4_cfg_a(io_ptw_pmp_4_cfg_a),
		.io_pmp_4_cfg_x(io_ptw_pmp_4_cfg_x),
		.io_pmp_4_cfg_w(io_ptw_pmp_4_cfg_w),
		.io_pmp_4_cfg_r(io_ptw_pmp_4_cfg_r),
		.io_pmp_4_addr(io_ptw_pmp_4_addr),
		.io_pmp_4_mask(io_ptw_pmp_4_mask),
		.io_pmp_5_cfg_l(io_ptw_pmp_5_cfg_l),
		.io_pmp_5_cfg_a(io_ptw_pmp_5_cfg_a),
		.io_pmp_5_cfg_x(io_ptw_pmp_5_cfg_x),
		.io_pmp_5_cfg_w(io_ptw_pmp_5_cfg_w),
		.io_pmp_5_cfg_r(io_ptw_pmp_5_cfg_r),
		.io_pmp_5_addr(io_ptw_pmp_5_addr),
		.io_pmp_5_mask(io_ptw_pmp_5_mask),
		.io_pmp_6_cfg_l(io_ptw_pmp_6_cfg_l),
		.io_pmp_6_cfg_a(io_ptw_pmp_6_cfg_a),
		.io_pmp_6_cfg_x(io_ptw_pmp_6_cfg_x),
		.io_pmp_6_cfg_w(io_ptw_pmp_6_cfg_w),
		.io_pmp_6_cfg_r(io_ptw_pmp_6_cfg_r),
		.io_pmp_6_addr(io_ptw_pmp_6_addr),
		.io_pmp_6_mask(io_ptw_pmp_6_mask),
		.io_pmp_7_cfg_l(io_ptw_pmp_7_cfg_l),
		.io_pmp_7_cfg_a(io_ptw_pmp_7_cfg_a),
		.io_pmp_7_cfg_x(io_ptw_pmp_7_cfg_x),
		.io_pmp_7_cfg_w(io_ptw_pmp_7_cfg_w),
		.io_pmp_7_cfg_r(io_ptw_pmp_7_cfg_r),
		.io_pmp_7_addr(io_ptw_pmp_7_addr),
		.io_pmp_7_mask(io_ptw_pmp_7_mask),
		.io_addr({mpu_ppn[19:0], io_req_bits_vaddr[11:0]}),
		.io_r(_pmp_io_r),
		.io_w(_pmp_io_w),
		.io_x(_pmp_io_x)
	);
	PMAChecker pma(
		.io_paddr({mpu_ppn, io_req_bits_vaddr[11:0]}),
		.io_resp_r(_pma_io_resp_r),
		.io_resp_w(_pma_io_resp_w),
		.io_resp_pp(_pma_io_resp_pp),
		.io_resp_x(_pma_io_resp_x)
	);
	OptimizationBarrier_TLBEntryData entries_barrier(
		.io_x_ppn(_entries_WIRE_1[41:22]),
		.io_x_u(_entries_WIRE_1[21]),
		.io_x_ae_ptw(_entries_WIRE_1[19]),
		.io_x_ae_final(_entries_WIRE_1[18]),
		.io_x_pf(_entries_WIRE_1[16]),
		.io_x_gf(_entries_WIRE_1[15]),
		.io_x_sw(_entries_WIRE_1[14]),
		.io_x_sx(_entries_WIRE_1[13]),
		.io_x_sr(_entries_WIRE_1[12]),
		.io_x_pw(_entries_WIRE_1[8]),
		.io_x_pr(_entries_WIRE_1[6]),
		.io_x_ppp(_entries_WIRE_1[5]),
		.io_x_pal(_entries_WIRE_1[4]),
		.io_x_paa(_entries_WIRE_1[3]),
		.io_x_c(_entries_WIRE_1[1]),
		.io_y_ppn(_entries_barrier_io_y_ppn),
		.io_y_u(_entries_barrier_io_y_u),
		.io_y_ae_ptw(_entries_barrier_io_y_ae_ptw),
		.io_y_ae_final(_entries_barrier_io_y_ae_final),
		.io_y_pf(_entries_barrier_io_y_pf),
		.io_y_gf(_entries_barrier_io_y_gf),
		.io_y_sw(_entries_barrier_io_y_sw),
		.io_y_sx(_entries_barrier_io_y_sx),
		.io_y_sr(_entries_barrier_io_y_sr),
		.io_y_pw(_entries_barrier_io_y_pw),
		.io_y_pr(_entries_barrier_io_y_pr),
		.io_y_ppp(_entries_barrier_io_y_ppp),
		.io_y_pal(_entries_barrier_io_y_pal),
		.io_y_paa(_entries_barrier_io_y_paa),
		.io_y_c(_entries_barrier_io_y_c)
	);
	OptimizationBarrier_TLBEntryData entries_barrier_1(
		.io_x_ppn(superpage_entries_0_data_0[41:22]),
		.io_x_u(superpage_entries_0_data_0[21]),
		.io_x_ae_ptw(superpage_entries_0_data_0[19]),
		.io_x_ae_final(superpage_entries_0_data_0[18]),
		.io_x_pf(superpage_entries_0_data_0[16]),
		.io_x_gf(superpage_entries_0_data_0[15]),
		.io_x_sw(superpage_entries_0_data_0[14]),
		.io_x_sx(superpage_entries_0_data_0[13]),
		.io_x_sr(superpage_entries_0_data_0[12]),
		.io_x_pw(superpage_entries_0_data_0[8]),
		.io_x_pr(superpage_entries_0_data_0[6]),
		.io_x_ppp(superpage_entries_0_data_0[5]),
		.io_x_pal(superpage_entries_0_data_0[4]),
		.io_x_paa(superpage_entries_0_data_0[3]),
		.io_x_c(superpage_entries_0_data_0[1]),
		.io_y_ppn(_entries_barrier_1_io_y_ppn),
		.io_y_u(_entries_barrier_1_io_y_u),
		.io_y_ae_ptw(_entries_barrier_1_io_y_ae_ptw),
		.io_y_ae_final(_entries_barrier_1_io_y_ae_final),
		.io_y_pf(_entries_barrier_1_io_y_pf),
		.io_y_gf(_entries_barrier_1_io_y_gf),
		.io_y_sw(_entries_barrier_1_io_y_sw),
		.io_y_sx(_entries_barrier_1_io_y_sx),
		.io_y_sr(_entries_barrier_1_io_y_sr),
		.io_y_pw(_entries_barrier_1_io_y_pw),
		.io_y_pr(_entries_barrier_1_io_y_pr),
		.io_y_ppp(_entries_barrier_1_io_y_ppp),
		.io_y_pal(_entries_barrier_1_io_y_pal),
		.io_y_paa(_entries_barrier_1_io_y_paa),
		.io_y_c(_entries_barrier_1_io_y_c)
	);
	OptimizationBarrier_TLBEntryData entries_barrier_2(
		.io_x_ppn(superpage_entries_1_data_0[41:22]),
		.io_x_u(superpage_entries_1_data_0[21]),
		.io_x_ae_ptw(superpage_entries_1_data_0[19]),
		.io_x_ae_final(superpage_entries_1_data_0[18]),
		.io_x_pf(superpage_entries_1_data_0[16]),
		.io_x_gf(superpage_entries_1_data_0[15]),
		.io_x_sw(superpage_entries_1_data_0[14]),
		.io_x_sx(superpage_entries_1_data_0[13]),
		.io_x_sr(superpage_entries_1_data_0[12]),
		.io_x_pw(superpage_entries_1_data_0[8]),
		.io_x_pr(superpage_entries_1_data_0[6]),
		.io_x_ppp(superpage_entries_1_data_0[5]),
		.io_x_pal(superpage_entries_1_data_0[4]),
		.io_x_paa(superpage_entries_1_data_0[3]),
		.io_x_c(superpage_entries_1_data_0[1]),
		.io_y_ppn(_entries_barrier_2_io_y_ppn),
		.io_y_u(_entries_barrier_2_io_y_u),
		.io_y_ae_ptw(_entries_barrier_2_io_y_ae_ptw),
		.io_y_ae_final(_entries_barrier_2_io_y_ae_final),
		.io_y_pf(_entries_barrier_2_io_y_pf),
		.io_y_gf(_entries_barrier_2_io_y_gf),
		.io_y_sw(_entries_barrier_2_io_y_sw),
		.io_y_sx(_entries_barrier_2_io_y_sx),
		.io_y_sr(_entries_barrier_2_io_y_sr),
		.io_y_pw(_entries_barrier_2_io_y_pw),
		.io_y_pr(_entries_barrier_2_io_y_pr),
		.io_y_ppp(_entries_barrier_2_io_y_ppp),
		.io_y_pal(_entries_barrier_2_io_y_pal),
		.io_y_paa(_entries_barrier_2_io_y_paa),
		.io_y_c(_entries_barrier_2_io_y_c)
	);
	OptimizationBarrier_TLBEntryData entries_barrier_3(
		.io_x_ppn(superpage_entries_2_data_0[41:22]),
		.io_x_u(superpage_entries_2_data_0[21]),
		.io_x_ae_ptw(superpage_entries_2_data_0[19]),
		.io_x_ae_final(superpage_entries_2_data_0[18]),
		.io_x_pf(superpage_entries_2_data_0[16]),
		.io_x_gf(superpage_entries_2_data_0[15]),
		.io_x_sw(superpage_entries_2_data_0[14]),
		.io_x_sx(superpage_entries_2_data_0[13]),
		.io_x_sr(superpage_entries_2_data_0[12]),
		.io_x_pw(superpage_entries_2_data_0[8]),
		.io_x_pr(superpage_entries_2_data_0[6]),
		.io_x_ppp(superpage_entries_2_data_0[5]),
		.io_x_pal(superpage_entries_2_data_0[4]),
		.io_x_paa(superpage_entries_2_data_0[3]),
		.io_x_c(superpage_entries_2_data_0[1]),
		.io_y_ppn(_entries_barrier_3_io_y_ppn),
		.io_y_u(_entries_barrier_3_io_y_u),
		.io_y_ae_ptw(_entries_barrier_3_io_y_ae_ptw),
		.io_y_ae_final(_entries_barrier_3_io_y_ae_final),
		.io_y_pf(_entries_barrier_3_io_y_pf),
		.io_y_gf(_entries_barrier_3_io_y_gf),
		.io_y_sw(_entries_barrier_3_io_y_sw),
		.io_y_sx(_entries_barrier_3_io_y_sx),
		.io_y_sr(_entries_barrier_3_io_y_sr),
		.io_y_pw(_entries_barrier_3_io_y_pw),
		.io_y_pr(_entries_barrier_3_io_y_pr),
		.io_y_ppp(_entries_barrier_3_io_y_ppp),
		.io_y_pal(_entries_barrier_3_io_y_pal),
		.io_y_paa(_entries_barrier_3_io_y_paa),
		.io_y_c(_entries_barrier_3_io_y_c)
	);
	OptimizationBarrier_TLBEntryData entries_barrier_4(
		.io_x_ppn(superpage_entries_3_data_0[41:22]),
		.io_x_u(superpage_entries_3_data_0[21]),
		.io_x_ae_ptw(superpage_entries_3_data_0[19]),
		.io_x_ae_final(superpage_entries_3_data_0[18]),
		.io_x_pf(superpage_entries_3_data_0[16]),
		.io_x_gf(superpage_entries_3_data_0[15]),
		.io_x_sw(superpage_entries_3_data_0[14]),
		.io_x_sx(superpage_entries_3_data_0[13]),
		.io_x_sr(superpage_entries_3_data_0[12]),
		.io_x_pw(superpage_entries_3_data_0[8]),
		.io_x_pr(superpage_entries_3_data_0[6]),
		.io_x_ppp(superpage_entries_3_data_0[5]),
		.io_x_pal(superpage_entries_3_data_0[4]),
		.io_x_paa(superpage_entries_3_data_0[3]),
		.io_x_c(superpage_entries_3_data_0[1]),
		.io_y_ppn(_entries_barrier_4_io_y_ppn),
		.io_y_u(_entries_barrier_4_io_y_u),
		.io_y_ae_ptw(_entries_barrier_4_io_y_ae_ptw),
		.io_y_ae_final(_entries_barrier_4_io_y_ae_final),
		.io_y_pf(_entries_barrier_4_io_y_pf),
		.io_y_gf(_entries_barrier_4_io_y_gf),
		.io_y_sw(_entries_barrier_4_io_y_sw),
		.io_y_sx(_entries_barrier_4_io_y_sx),
		.io_y_sr(_entries_barrier_4_io_y_sr),
		.io_y_pw(_entries_barrier_4_io_y_pw),
		.io_y_pr(_entries_barrier_4_io_y_pr),
		.io_y_ppp(_entries_barrier_4_io_y_ppp),
		.io_y_pal(_entries_barrier_4_io_y_pal),
		.io_y_paa(_entries_barrier_4_io_y_paa),
		.io_y_c(_entries_barrier_4_io_y_c)
	);
	OptimizationBarrier_TLBEntryData entries_barrier_5(
		.io_x_ppn(special_entry_data_0[41:22]),
		.io_x_u(special_entry_data_0[21]),
		.io_x_ae_ptw(special_entry_data_0[19]),
		.io_x_ae_final(special_entry_data_0[18]),
		.io_x_pf(special_entry_data_0[16]),
		.io_x_gf(special_entry_data_0[15]),
		.io_x_sw(special_entry_data_0[14]),
		.io_x_sx(special_entry_data_0[13]),
		.io_x_sr(special_entry_data_0[12]),
		.io_x_pw(special_entry_data_0[8]),
		.io_x_pr(special_entry_data_0[6]),
		.io_x_ppp(special_entry_data_0[5]),
		.io_x_pal(special_entry_data_0[4]),
		.io_x_paa(special_entry_data_0[3]),
		.io_x_c(special_entry_data_0[1]),
		.io_y_ppn(_entries_barrier_5_io_y_ppn),
		.io_y_u(_entries_barrier_5_io_y_u),
		.io_y_ae_ptw(_entries_barrier_5_io_y_ae_ptw),
		.io_y_ae_final(_entries_barrier_5_io_y_ae_final),
		.io_y_pf(_entries_barrier_5_io_y_pf),
		.io_y_gf(_entries_barrier_5_io_y_gf),
		.io_y_sw(_entries_barrier_5_io_y_sw),
		.io_y_sx(_entries_barrier_5_io_y_sx),
		.io_y_sr(_entries_barrier_5_io_y_sr)
	);
	assign io_resp_miss = (io_ptw_resp_valid | tlb_miss) | multipleHits;
	assign io_resp_paddr = {((((((hitsVec_0 ? _entries_barrier_io_y_ppn : 20'h00000) | (hitsVec_1 ? {_entries_barrier_1_io_y_ppn[19:18], (ignore_1 ? io_req_bits_vaddr[29:21] : 9'h000) | _entries_barrier_1_io_y_ppn[17:9], io_req_bits_vaddr[20:12] | _entries_barrier_1_io_y_ppn[8:0]} : 20'h00000)) | (hitsVec_2 ? {_entries_barrier_2_io_y_ppn[19:18], (ignore_4 ? io_req_bits_vaddr[29:21] : 9'h000) | _entries_barrier_2_io_y_ppn[17:9], io_req_bits_vaddr[20:12] | _entries_barrier_2_io_y_ppn[8:0]} : 20'h00000)) | (hitsVec_3 ? {_entries_barrier_3_io_y_ppn[19:18], (ignore_7 ? io_req_bits_vaddr[29:21] : 9'h000) | _entries_barrier_3_io_y_ppn[17:9], io_req_bits_vaddr[20:12] | _entries_barrier_3_io_y_ppn[8:0]} : 20'h00000)) | (hitsVec_4 ? {_entries_barrier_4_io_y_ppn[19:18], (ignore_10 ? io_req_bits_vaddr[29:21] : 9'h000) | _entries_barrier_4_io_y_ppn[17:9], io_req_bits_vaddr[20:12] | _entries_barrier_4_io_y_ppn[8:0]} : 20'h00000)) | (hitsVec_5 ? {_entries_barrier_5_io_y_ppn[19:18], (ignore_13 ? io_req_bits_vaddr[29:21] : 9'h000) | _entries_barrier_5_io_y_ppn[17:9], (special_entry_level[1] ? 9'h000 : io_req_bits_vaddr[20:12]) | _entries_barrier_5_io_y_ppn[8:0]} : 20'h00000)) | (vm_enabled ? 20'h00000 : io_req_bits_vaddr[31:12]), io_req_bits_vaddr[11:0]};
	assign io_resp_pf_ld = (bad_va & cmd_read) | |((cmd_read ? (({1'h0, ~(_priv_rw_ok_T_2 & ({_entries_barrier_5_io_y_sr, _entries_barrier_4_io_y_sr, _entries_barrier_3_io_y_sr, _entries_barrier_2_io_y_sr, _entries_barrier_1_io_y_sr, _entries_barrier_io_y_sr} | (io_ptw_status_mxr ? {_entries_barrier_5_io_y_sx, _entries_barrier_4_io_y_sx, _entries_barrier_3_io_y_sx, _entries_barrier_2_io_y_sx, _entries_barrier_1_io_y_sx, _entries_barrier_io_y_sx} : 6'h00)))} & _gf_inst_array_T_2) | ptw_pf_array) & _pf_inst_array_T_4 : 7'h00) & hits);
	assign io_resp_pf_st = (bad_va & cmd_write_perms) | |((cmd_write_perms ? (({1'h0, ~(_priv_rw_ok_T_2 & {_entries_barrier_5_io_y_sw, _entries_barrier_4_io_y_sw, _entries_barrier_3_io_y_sw, _entries_barrier_2_io_y_sw, _entries_barrier_1_io_y_sw, _entries_barrier_io_y_sw})} & _gf_inst_array_T_2) | ptw_pf_array) & _pf_inst_array_T_4 : 7'h00) & hits);
	assign io_resp_ae_ld = |((cmd_read ? _ae_array_T_2 | ~({{2 {prot_r}}, _entries_barrier_4_io_y_pr, _entries_barrier_3_io_y_pr, _entries_barrier_2_io_y_pr, _entries_barrier_1_io_y_pr, _entries_barrier_io_y_pr} & {1'h1, ~_GEN_1, ~_GEN_2, ~_GEN_3, ~_GEN_4, ~_GEN_5, ~_GEN_6}) : 7'h00) & hits);
	assign io_resp_ae_st = |(((((cmd_write_perms ? _ae_array_T_2 | ~({{2 {prot_w}}, _entries_barrier_4_io_y_pw, _entries_barrier_3_io_y_pw, _entries_barrier_2_io_y_pw, _entries_barrier_1_io_y_pw, _entries_barrier_io_y_pw} & {1'h1, ~_GEN_1, ~_GEN_2, ~_GEN_3, ~_GEN_4, ~_GEN_5, ~_GEN_6}) : 7'h00) | (cmd_put_partial ? ~{{2 {_pma_io_resp_pp}}, _entries_barrier_4_io_y_ppp | _entries_barrier_4_io_y_c, _entries_barrier_3_io_y_ppp | _entries_barrier_3_io_y_c, _entries_barrier_2_io_y_ppp | _entries_barrier_2_io_y_c, _entries_barrier_1_io_y_ppp | _entries_barrier_1_io_y_c, _entries_barrier_io_y_ppp | _entries_barrier_io_y_c} : 7'h00)) | (((_cmd_write_T_5 | _cmd_write_T_6) | _cmd_write_T_7) | _cmd_write_T_8 ? {2'h3, ~(_entries_barrier_4_io_y_pal | _entries_barrier_4_io_y_c), ~(_entries_barrier_3_io_y_pal | _entries_barrier_3_io_y_c), ~(_entries_barrier_2_io_y_pal | _entries_barrier_2_io_y_c), ~(_entries_barrier_1_io_y_pal | _entries_barrier_1_io_y_c), ~(_entries_barrier_io_y_pal | _entries_barrier_io_y_c)} : 7'h00)) | ((((_cmd_write_T_12 | _cmd_write_T_13) | _cmd_write_T_14) | _cmd_write_T_15) | _cmd_write_T_16 ? {2'h3, ~(_entries_barrier_4_io_y_paa | _entries_barrier_4_io_y_c), ~(_entries_barrier_3_io_y_paa | _entries_barrier_3_io_y_c), ~(_entries_barrier_2_io_y_paa | _entries_barrier_2_io_y_c), ~(_entries_barrier_1_io_y_paa | _entries_barrier_1_io_y_c), ~(_entries_barrier_io_y_paa | _entries_barrier_io_y_c)} : 7'h00)) & hits);
	assign io_ptw_req_valid = io_ptw_req_valid_0;
	assign io_ptw_req_bits_bits_addr = r_refill_tag;
	assign io_ptw_req_bits_bits_need_gpa = r_need_gpa;
endmodule
