<!DOCTYPE HTML PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<HTML lang="pt-BR">
<HEAD>
<META http-equiv="Content-Type" content="text/html; charset=ISO-8859-1">
<link href="images/v2/fav_ico_lattes.ico" rel="Shortcut Icon">
<meta content="Sistema de Curr&iacute;culos Lattes 2.0 (CNPq)" http-equiv="generator">
<meta content="curr&iacute;culo,curriculo,curriculum,cv,vitae,lattes,produ&ccedil;&atilde;o,producao,cient&iacute;fica,cientifica,Brasil" http-equiv="keywords">
<TITLE>Curr&iacute;culo do Sistema de Curr&iacute;culos Lattes (Jos&eacute; Lu&iacute;s Almada G&uuml;ntzel)</TITLE>
<link type="text/css" rel="stylesheet" href="css/import.css">
<link type="text/css" href="css/tablet-mobile.css" rel="stylesheet">
<link type="text/css" rel="stylesheet" href="css/jquery.megamenu.css">
<link type="text/css" rel="stylesheet" href="css/style_curiculo.css">
<link type="text/css" rel="stylesheet" href="css/v2/espelho.css">
<link type="text/css" rel="stylesheet" href="css/impressao.css">
<script type="text/javascript" src="js/v2/jquery.min.js"></script><script src="js/jquery.cookie.js" type="text/javascript"></script><script src="js/acessibilidade.js" type="text/javascript"></script><script type="text/javascript" src="js/v2/tooltip-position.js"></script><script type="text/javascript" src="js/v2/jquery.tipsy.js"></script><script type="text/javascript" src="js/v2/jquery.megamenu.js"></script><script type="text/javascript" src="js/v2/byOrder.js"></script><script type="text/javascript" src="js/v2/font-size.js"></script><script type="text/javascript" src="js/v2/cv_citacoes.js"></script><script type="text/javascript" src="js/v2/hint_ajax.js"></script><script type="text/javascript" src="js/v2/menuFlowScroll.js"></script><script type="text/javascript" src="js/v2/videoUtils.js"></script><script type="text/javascript">
			
			var menu = {
				iniciar: function(id) {
					jkmegamenu.definemenu("ancora-menu-" + id, "menu-" + id, "focus");
				}
			};
			
			function abreLinkHistoricoPublicacoes(codigo,nome){
            	var j = window.open("historicoAtualizacao.jsp?id="+codigo+"&nome="+nome+"&fromBusca=1", "historico","resizable=no,menubar=no,toolbar=no,status=yes,scrollbars=yes,width=550px,height=470px,left=0,top=0");
            	if(j){
            		j.focus();
            	} else {
            		alert('Por favor, desabilite o bloqueador de popups');
            	}
			}
			
			var autores = {
				exibir: function() {
					$(this).hide().parent().find(".autores-et-al").show();
				},
				ocultar: function() {
					$(this).parent().hide().parent().find(".autores-et-al-plus").show();
				}
			};
				
			$(document).ready(function(){
			
				$(".ajaxJCR").ajaxJCR();
				
				$(".ajaxCAPES").ajaxCAPES();
				
				$(".ajaxINPI").ajaxINPI();
				
				$("div.citacoes").verificarCitacoes();
				
				$(".tooltip").tipsy({gravity: 's'});
				
				$(".autores-et-al-plus").click(autores.exibir);
				
				$(".autores-et-al-minus").click(autores.ocultar);
        			
      		});			  
      		
      		                                
		
	</script><script type="text/javascript">
					
					  var _gaq = _gaq || [];
					  _gaq.push(['_setAccount', 'UA-35652740-1']);
					  _gaq.push(['_trackPageview']);
					
					  (function() {
					    var ga = document.createElement('script'); ga.type = 'text/javascript'; ga.async = true;
					    ga.src = ('https:' == document.location.protocol ? 'https://ssl' : 'http://www') + '.google-analytics.com/ga.js';
					    var s = document.getElementsByTagName('script')[0]; s.parentNode.insertBefore(ga, s);
					  })();
					
					</script>
</HEAD>
<BODY>
<div class="page min-width">
<div class="header">
<div class="header-content max-width">
<div class="identity center">
<div class="combo">
<h1 class="escondido"> Curr&iacute;culo Lattes - Busca Textual - Visualiza&ccedil;&atilde;o do Curr&iacute;culo </h1>
<a href="http://lattes.cnpq.br/" title="Curr&iacute;culo Lattes" target="_blank"><img title="Curr&iacute;culo Lattes" alt="Curr&iacute;culo Lattes" src="images/titulo-sistema.png"></a>
</div>
<div class="menu-header">
<span class="tituloFlow"></span><span class="linksFlow"><a title="Imprimir curr&iacute;culo" class="bt-menu-header titBottom  icons-top icons-top-print" href="javascript:window.print()"></a><a title="Aumentar a fonte" class="bt-menu-header titBottom fontMais icons-top icons-top-fontMais" href="javascript:void(0)"></a><a title="Fonte padr&atilde;o" class="bt-menu-header titBottom fontMenos icons-top icons-top-fontMenos" href="javascript:void(0)"></a><a title="Alto contraste" class="bt-menu-header titBottom contraste icons-top icons-top-contraste-en" href="javascript:void(0)"></a><a href="download.do?metodo=apresentar&amp;idcnpq=3431795837830476" target="_blank" class="bt-menu-header titBottom fontMenos icons-top icons-top-xml" title="Baixar Currículo em XML" /><a title="Ajuda" class="bt-menu-header titBottom icons-top icons-top-help" target="_blank" href="http://ajuda.cnpq.br/index.php"></a></span>
</div>
<div class="logo">
<a target="_blank" href="http://cnpq.br/">
<h2>CNPq - Conselho Nacional de Desenvolvimento Cient&iacute;fico e Tecnol&oacute;gico</h2>
</a>
</div>
</div>
</div>
</div>
<div class="navigation-wrapper">
<div class="center navigation-wrapper-line">
<div class="menuPrincipal">
<div class="menuCtl menuAcesso">
<div class="menucent"><script type='text/javascript'>menu.iniciar("dados-gerais");</script>
		
		
		<a id="ancora-menu-dados-gerais" href="javascript:void(0)" class="acessibilidade"><span></span>Dados gerais</a>
		
	
		
		
		<div id="menu-dados-gerais" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Identificacao">Identificação</a></li>
		
	
		
		
		<li><a href="#Endereco">Endereço</a></li>
		
	
		
		
		<li><a href="#Idiomas">Idiomas</a></li>
		
	
		
		
		<li><a href="#PremiosTitulos">Prêmios e títulos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("formacao");</script>
		
		
		<a id="ancora-menu-formacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Formação</a>
		
	
		
		
		<div id="menu-formacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#FormacaoAcademicaTitulacao">Formação acadêmica/titulação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("atuacao");</script>
		
		
		<a id="ancora-menu-atuacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Atuação</a>
		
	
		
		
		<div id="menu-atuacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#AtuacaoProfissional">Atuação profissional</a></li>
		
	
		
		
		<li><a href="#LinhaPesquisa">Linhas de pesquisa</a></li>
		
	
		
		
		<li><a href="#RevisorPeriodico">Revisor de periódico</a></li>
		
	
		
		
		<li><a href="#AreasAtuacao">Áreas de atuação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	
		
		
		<a id="ancora-menu-projetos" href="#ProjetosPesquisa" class="acessibilidade separador"><span></span>Projetos</a>
		
	<script type='text/javascript'>menu.iniciar("projetos");</script>
		
		
		<div id="menu-projetos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ProjetosPesquisa">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetosDesenvolvimento">Projetos de desenvolvimento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("producoes");</script>
		
		
		<a id="ancora-menu-producoes" href="#ProducoesCientificas" class="acessibilidade separador"><span></span>Produções</a>
		
	
		
		
		<div id="menu-producoes" class="megamenu">
		
		<div class='column'><div class='subtitMenu'><a href='#ProducaoBibliografica'>Produção Bibliográfica</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtigosCompletos">Artigos completos publicados em periódicos</a></li>
		
	
		
		
		<li><a href="#ArtigosAceitos">Artigos aceitos para publicação</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulos">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisRevistas">Textos em jornais ou revistas (magazine)</a></li>
		
	
		
		
		<li><a href="#TrabalhosPublicadosAnaisCongresso">Trabalhos publicados em anais de congressos</a></li>
		
	
		
		
		<li><a href="#ApresentacaoTrabalho">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Partitura musical</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Tradução</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Prefácio, pósfacio</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Outras produções bibliográficas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoTecnica'>Produção Técnica</a></div><h3></h3><ul>
		
		
		<li><a href="#AssessoriaConsultoria">Assessoria e consultoria</a></li>
		
	
		
		
		<li><a href="#SoftwareSemPatente">Programas de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosTecnologicos">Produtos tecnológicos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicas">Processos e técnicas</a></li>
		
	
		
		
		<li><a href="#TrabalhosTecnicos">Trabalhos técnicos</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Cartas, mapas ou similares</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Curso de curta duração ministrado</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Editoração</a></li>
		
	
		
		
		<li><a href="#ManutencaoObraArtistica">Manutenção de obra artística</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Maquete</a></li>
		
	
		
		
		<li><a href="#EntrevistasMesasRedondas">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Relatório de pesquisa</a></li>
		
	
		
		
		<li><a href="#RedesSociais">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#DemaisProducoesTecnicas">Outras produções técnicas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoArtisticaCultural'>Produção Artística/Cultural</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtesCenicas">Artes cênicas</a></li>
		
	
		
		
		<li><a href="#Musica">Música</a></li>
		
	
		
		
		<li><a href="#ArtesVisuais">Artes visuais</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesArtisticas">Outras produções artísticas/culturais</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("potencialInovacao");</script>
		
		
		<a id="ancora-menu-potencialInovacao" href="#PotencialInovacao" class="acessibilidade separador"><span></span>Inovação</a>
		
	
		
		
		<div id="menu-potencialInovacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#PatentePI">Patente</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorRegistradoPI">Programa de computador registrado</a></li>
		
	
		
		
		<li><a href="#CultivarProtegidaPI">Cultivar protegida</a></li>
		
	
		
		
		<li><a href="#CultivarRegistradaPI">Cultivar registrada</a></li>
		
	
		
		
		<li><a href="#DesenhoIndustrialRegistradoPI">Desenho industrial registrado</a></li>
		
	
		
		
		<li><a href="#MarcaRegistradaPI">Marca registrada</a></li>
		
	
		
		
		<li><a href="#TopografiaCircuitoIntegradoRegistradaPI">Topografia de circuito integrado registrada</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorSemRegistroPI">Programa de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosPI">Produtos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicasPI">Processos ou técnicas</a></li>
		
	
		
		
		<li><a href="#ProjetosPesquisaPI">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetoDesenvolvimentoTecnologicoPI">Projeto de desenvolvimento tecnológico</a></li>
		
	
		
		
		<li><a href="#ProjetoExtensaoPI">Projeto de extensão</a></li>
		
	
		
		
		<li><a href="#OutrosProjetosPI">Outros projetos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("educacaoPopularizacaoCTA");</script>
		
		
		<a id="ancora-menu-educacaoPopularizacaoCTA" href="#EducacaoPopularizacaoCTA" class="acessibilidade separador"><span></span>Educação e Popularização de C & T</a>
		
	
		
		
		<div id="menu-educacaoPopularizacaoCTA" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ArtigosEPCTA">Artigos</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulosEPCTA">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisEPCTA">Textos em jornais de notícias/revistas</a></li>
		
	
		
		
		<li><a href="#ApresentacoesTrabalhoEPCTA">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorEPCTA">Programa de computador sem registro de patente</a></li>
		
	
		
		
		<li><a href="#CursosCurtaEPCTA">Cursos de curta duração ministrados</a></li>
		
	
		
		
		<li><a href="#MaterialDidaticoEPCTA">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#EntrevistasEPCTA">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorRegistradoEPCTA">Programa de Computador registrado</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventosEPCTA">Organização de eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#RedesSociaisEPCTA">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#ArtesVisuaisEPCTA">Artes Visuais</a></li>
		
	
		
		
		<li><a href="#ArtesCenicasEPCTA">Artes Cênicas</a></li>
		
	
		
		
		<li><a href="#MusicaEPCTA">Música</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("eventos");</script>
		
		
		<a id="ancora-menu-eventos" href="#Eventos" class="acessibilidade separador"><span></span>Eventos</a>
		
	
		
		
		<div id="menu-eventos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoEventos">Participação em eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventos">Organização de eventos, congressos, exposições e feiras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("orientacoes");</script>
		
		
		<a id="ancora-menu-orientacoes" href="#Orientacoes" class="acessibilidade separador"><span></span>Orientações</a>
		
	
		
		
		<div id="menu-orientacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Orientacoesconcluidas">Orientações e supervisões concluídas</a></li>
		
	
		
		
		<li><a href="#Orientacaoemandamento">Orientações e supervisões em andamento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("bancas");</script>
		
		
		<a id="ancora-menu-bancas" href="#Bancas" class="acessibilidade separador"><span></span>Bancas</a>
		
	
		
		
		<div id="menu-bancas" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoBancasTrabalho">Participação em bancas de trabalhos de conclusão</a></li>
		
	
		
		
		<li><a href="#ParticipacaoBancasComissoes">Participação em bancas de comissões julgadoras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("citacoes");</script>
		
		
		<a id="ancora-menu-citacoes" href="#Citacoes" class="acessibilidade separador"><span></span>Citações</a>
		
	
		
		
		<div id="menu-citacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Citacoes">Citações no ISI</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SciELO</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SCOPUS</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações em outras bases bibliográficas</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("informacoes-complementares");</script>
		
		
		<a id="ancora-menu-informacoes-complementares" href="javascript:void(0)" class="acessibilidade separador"><span></span>+</a>
		
	
		
		
		<div id="menu-informacoes-complementares" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="visualizacv.do?metodo=apresentar&id=K4782607T9&tipo=completo&idiomaExibicao=1">Mostrar informações complementares</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	</div>
</div>
</div>
</div>
</div>
<div class="content-wrapper">
<div class="main-content max-width min-width center">
<div class="layout-cell layout-cell-12">
<div class="layout-cell-pad-main">
<img class="foto" src="http://servicosweb.cnpq.br/wspessoa/servletrecuperafoto?tipo=1&amp;id=K4782607T9"><div class="infpessoa">
<h2 class="nome">Jos&eacute; Lu&iacute;s Almada G&uuml;ntzel<br>
<br>
<span align="center" style="font-weight: bold" class="texto">Bolsista de Produtividade em Pesquisa do CNPq - N&iacute;vel 2</span>
</h2>
<ul class="informacoes-autor">
<li>
<span class="img_link icone-informacao-autor"></span>Endere&ccedil;o para acessar este CV: http://lattes.cnpq.br/3431795837830476</li>
<li>
<span class="img_cert icone-informacao-autor"></span>&Uacute;ltima atualiza&ccedil;&atilde;o do curr&iacute;culo em 15/08/2019</li>
</ul>
</div><br class="clear" /><div class="title-wrapper">
<h1 class="ui-hidden"></h1>
<hr class="separator">
<p class="resumo">Professor Titular do Departamento de Informática e Estatística (INE), no Centro Tecnológico (CTC) da Universidade Federal de Santa Catarina (UFSC). É coordenador do Programa de Pós-Graduação em Ciência da Computação (PPGCC) da UFSC, colíder do Grupo de Pesquisa em Automação do Projeto de Sistemas Computacionais Embarcados, supervisor do Núcleo Interdepartamental de Microeletrônica (NIME) e membro do Laboratório de Computação Embarcada (ECL) da UFSC. Possui graduação em Engenharia Elétrica (1990), mestrado (1993) e doutorado (2000) em Ciência da Computação pela Universidade Federal do Rio Grande do Sul (UFRGS). Em 1996 realizou estágio (doutorado-sanduíche) no Laboratoire d'Informatique, de Robotique et de Micro-électronique de Montpellier (LIRMM), da Université Montpellier 2, Montpellier, França. Entre 2002 e 2007, foi professor adjunto no Departamento de Informática da Universidade Federal de Pelotas (UFPel), onde fundou o Grupo de Arquiteturas e Circuitos Integrados (GACI), do qual é colaborador. É membro da IEEE Circuits and Systems Society, do IEEE Council for Electronic Design Automation (CEDA), da Sociedade Brasileira de Computação (SBC) e da Sociedade Brasileira de Microeletrônica (SBMicro), da qual foi membro da diretoria na gestão 2006-2008. Atualmente, é o coordenador do IEEE Brazil CEDA Chapter e coordenador do Comitê Executivo (Steering Committee) do SBCCI (Symposium on Integrated Circuits and Systems Design).Tem experiência nas áreas de Engenharia Elétrica e Ciência da Computação, com ênfase em Microeletrônica, atuando principalmente nos seguintes temas: Electronic Design Automation (placement & routing, gate sizing, clock tree synthesis, timing analysis etc), arquiteturas VLSI para compressão de vídeos de alta resolução e projeto de sistemas em chip (SoCs) de alta eficiência energética.<span style="font-weight: bold" class="texto"> (Texto informado pelo autor)</span>
</p>
</div><br class="clear" /><div class="title-wrapper">
<a name="Identificacao">
<h1>Identifica&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">José Luís Almada Güntzel</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome em citações bibliográficas</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">GÜNTZEL, J. L. A.;GÜNTZEL, J. L.;GÜNTZEL, J.;GÜNTZEL, Jose Luis;GUNTZEL, JOSE LUIS;Giintzel, Jose Luis;GÜNTZEL, JOSÉ LUÍS;GUNTZEL, JOSE L. A.;GÜNTZEL, JOSÉ LUIS</div>
</div>
</div>
</div><br class="clear" /><div class="title-wrapper">
<a name="Endereco">
<h1>Endere&ccedil;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Endereço Profissional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Universidade Federal de Santa Catarina, Centro Tecnológico, Departamento de Informática e Estatística. <br class="clear" />Campus Universitário - prédio do INE/CTC - sala 421<br class="clear" />Trindade<br class="clear" />88010970 - Florianópolis, SC - Brasil - Caixa-postal: 476<br class="clear" />Telefone: (48) 37216466<br class="clear" />Fax: (48) 37219566<br class="clear" />URL da Homepage: <a target="blank" href="http://www.inf.ufsc.br/~guntzel">http://www.inf.ufsc.br/~guntzel</a></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaTitulacao">
<h1>Forma&ccedil;&atilde;o acad&ecirc;mica/titula&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1995 - 2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado em Computação<span class="ajaxCAPES" data-param="&codigoCurso=42001013004P4&nivelCurso=D"></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Título: Functional Timing Analysis of VLSI Circuits Containing Complex Gates, Ano de obtenção: 2000. <br class="clear" />Orientador: Ricardo Augusto da Luz Reis. <br class="clear" />Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. <br class="clear" />Palavras-chave: Circuitos Digitais VLSI em tecnologia CMOS; Verificação de Projeto; Análise de timing; portas lógica complexas; geração automática de teste - ATPG.<br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Microeletrônica. <br class="clear" />Setores de atividade: Informática; Industria Eletro-Eletrônica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1990 - 1993</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Mestrado em Computação<span class="ajaxCAPES" data-param="&codigoCurso=42001013004P4&nivelCurso=M"></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Título: Geração de Circuitos Utilizando Matrizes de Células Pré-Difundidas.,Ano de Obtenção: 1993.<br class="clear" />Orientador: Ricardo Augusto da Luz Reis.<br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: Microeletrônica; Ferramentas de CAD para projeto físico; Matrizes Pré-difundidas; Gate Arrays.<br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Setores de atividade: Informática; Industria Eletro-Eletrônica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1983 - 1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Graduação em Engenharia Elétrica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<div class="layout-cell layout-cell-12 data-cell"></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AtuacaoProfissional">
<h1>Atua&ccedil;&atilde;o Profissional</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><br class="clear" /><div class="inst_back">
<b>Universidade Federal de Santa Catarina, UFSC, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2019 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Servidor Público, Enquadramento Funcional: Professor titular, Carga horária: 40</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2018</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>05/2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação - PPGCC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />coordenador do Programa de Pós-Graduação em Ciência da Computação (PPGCC).</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>08/2013 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós-Graduação em Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />INE410115 - Circuitos Integrados Digitais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2010 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , UNIVERSIDADE FEDERAL DE SANTA CATARINA - UFSC, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Electronic Design Automation (placement & routing, timing analysis etc)'>Electronic Design Automation (placement & routing, timing analysis etc)</a><br class="clear" /><a href='#LP_VLSI architectures for high-resolution video coding'>VLSI architectures for high-resolution video coding</a><br class="clear" /><a href='#LP_Design of energy-efficient SoCs (systems-on-chip)'>Design of energy-efficient SoCs (systems-on-chip)</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2009 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Centro Tecnológico, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Supervisor do Laboratório do NIME - Núcleo Interdepartamental de Microeletrônica.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>08/2008 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado em Ciências da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Circuitos e Sistemas Integrados (ine5442)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>08/2007 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado em Ciências da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Sistemas Digitais (ine5406)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/2015 - 05/2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação - PPGCC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />subcoordenador do Programa de Pós-Graduação em Ciência da Computação (PPGCC).</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>06/2009 - 05/2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Centro Tecnológico, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Representante do INE no Colegiado do Curso de Graduação em Engenharia Eletrônica da UFSC.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>08/2015 - 12/2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós-Graduação em Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />INE410126: Tópicos Especiais em Computação: Automacão do Projeto Físico de Circuitos Integrados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>05/2014 - 11/2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação - PPGCC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Representante Docente Titular no Colegiado do Programa de Pós-Graduação em Ciência da Computação (PPGCC).
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>04/2012 - 04/2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação - PPGCC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Representante Docente Suplente no Colegiado do Programa de Pós-Graduação em Ciência da Computação (PPGCC).
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2/2008 - 03/2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação - PPGCC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão de Defesas do Programa de Pós-Graduação em Ciência da Computação (PPGCC).
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2010 - 12/2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós-Graduação em Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />INE410015: Microeletrônica II<br class="clear" />INE410114 - Microeletrônica I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>07/2007 - 09/2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós-Graduação em Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Computadores (ine641400)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>04/2008 - 04/2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação - PPGCC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Representante Docente Titular no Colegiado do Programa de Pós-Graduação em Ciência da Computação (PPGCC).
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2009 - 07/2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado em Ciências da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />sistemas embarcados (ine5439)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2009 - 07/2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado em Ciências da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />INE5439: Sistemas Embarcados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>08/2007 - 12/2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado em Ciências da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Lógica Programável (ine5348)<br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>IEEE Council on Electronic Design Automation, CEDA, Estados Unidos.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Sócio, Enquadramento Funcional: Sócio, Carga horária: 1</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Coordenador do IEEE Brazil CEDA Chapter.</div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>Universidade Federal de Pelotas, UFPEL, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Servidor Público, Enquadramento Funcional: Outro (especifique) professor Adjunto III, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/2002 - 5/2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Física e Matemática, Departamento de Matemática Estatística e Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão de Bibliotecas da UFPel (representante do Instituto de Física e Matemática).
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/2002 - 5/2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Física e Matemática, Departamento de Matemática Estatística e Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Desenvolvimento de Ferramentas Computacionais para Projeto Físico de Circuitos Integrados'>Desenvolvimento de Ferramentas Computacionais para Projeto Físico de Circuitos Integrados</a><br class="clear" /><a href='#LP_Projeto de Circuitos e Sistemas Integrados'>Projeto de Circuitos e Sistemas Integrados</a><br class="clear" /><a href='#LP_Arquiteturas para Sistemas de Alto Desempenho em Hardware'>Arquiteturas para Sistemas de Alto Desempenho em Hardware</a><br class="clear" /><a href='#LP_Desenvolvimento de Modelos, Técnicas e Algoritmos para Verificação de Timing de Circuitos Digitais CMOS'>Desenvolvimento de Modelos, Técnicas e Algoritmos para Verificação de Timing de Circuitos Digitais CMOS</a><br class="clear" /><a href='#LP_Arquiteturas para Compressão de Imagens Estáticas e Dinâmicas (Vídeo)'>Arquiteturas para Compressão de Imagens Estáticas e Dinâmicas (Vídeo)</a><br class="clear" /><a href='#LP_Projeto de Sistemas Digitais com VHDL e FPGAs'>Projeto de Sistemas Digitais com VHDL e FPGAs</a><br class="clear" /><a href='#LP_Teste e Testabilidade de Circuitos e Sistemas Integrados'>Teste e Testabilidade de Circuitos e Sistemas Integrados</a><br class="clear" /><a href='#LP_Técnicas para Análise e Projeto de Arquiteturas Tolerantes a Falhas Não-Permanentes Causadas por Radiação'>Técnicas para Análise e Projeto de Arquiteturas Tolerantes a Falhas Não-Permanentes Causadas por Radiação</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10/2006 - 03/2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura e Organização de Computadores II<br class="clear" />Técnicas Digitais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2002 - 2/2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Física e Matemática, Departamento de Matemática Estatística e Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />membro suplente Comissão de Informática do Instituto de Física e Matemática.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/2002 - 01/2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Física e Matemática, Departamento de Matemática Estatística e Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro Titular do Colegiado do Curso de Bacharelado em Ciência da Computação.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/2006 - 10/2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Introdução à Ciência da Computação<br class="clear" />Sistemas Digitais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2005 - 12/2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura e Organização de Computadores II<br class="clear" />Técnicas Digitais<br class="clear" />Concepção de Circuitos Integrados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2005 - 7/2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura e Organização de Computadores I<br class="clear" />Sistemas Digitais<br class="clear" />Projeto de Conclusão de Curso I<br class="clear" />Introdução à Ciência da Computação<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/2004 - 1/2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura e Organização de Computadores II<br class="clear" />Técnicas Digitais<br class="clear" />Sistemas Digitais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4/2004 - 8/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Técnicas Digitais<br class="clear" />Algoritmos e Programação<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/2002 - 6/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Física e Matemática, Departamento de Matemática Estatística e Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />membro do Núcleo de Trabalhos de Conclusão de Curso.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/2003 - 4/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Programação I<br class="clear" />Arquiteturas Avançadas<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/2003 - 8/2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Algoritmos e Programação<br class="clear" />Programação I<br class="clear" />Técnicas Digitais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10/2002 - 4/2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Programação I<br class="clear" />Informática Industrial<br class="clear" />Tópicos Especiais em Computação III: Concepção de Circuitos Integrados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10/2002 - 2/2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Física e Matemática, Departamento de Matemática Estatística e Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador Pro Tempore do Colegiado do Curso de Bacharelado em Ciência da Computação.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/2002 - 11/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Curso de Especialização em Gráfica Digital, Nível: Especialização</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Fundamentos de Informática Gráfica<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/2002 - 10/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Informática Industrial<br class="clear" />Algoritmos e Programação<br class="clear" />Técnicas Digitais<br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Universidade Estadual do Rio Grande do Sul, UERGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Outro, Carga horária: 4</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2002 - 6/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Pró Reitoria Acadêmica, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />membro da comissão de planejamento do curso de Engenharia de Sistemas Digitais.
				
				</div>
</div><br class="clear" /><div class="inst_back">
<b>Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista recém-doutor, Enquadramento Funcional: Outro, Carga horária: 40</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - 2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Outro, Carga horária: 0</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">colaborador convidado</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1993 - 1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Outro, Enquadramento Funcional: Outro, Carga horária: 0, Regime: Dedicação exclusiva. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Bolsa DTI RHAE</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2001 - 5/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />INF01185 - Concepção de Circuitos Integrados I<br class="clear" />INF01113 - Organização de Computadores B<br class="clear" />INF01040 - Introdução à Programação<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/2000 - 5/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Verificação de Timing de Circuitos VLSI CMOS'>Verificação de Timing de Circuitos VLSI CMOS</a><br class="clear" /><a href='#LP_Análise de Timing Funcional de Blocos Combinacionais'>Análise de Timing Funcional de Blocos Combinacionais</a><br class="clear" /><a href='#LP_Síntese de Leiaute de Circuitos Digitais em Tccnologia CMOS'>Síntese de Leiaute de Circuitos Digitais em Tccnologia CMOS</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6/1993 - 12/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Desenvolvimento de Ferramentas de CAD para Geração Automática de Circuitos Integrados'>Desenvolvimento de Ferramentas de CAD para Geração Automática de Circuitos Integrados</a><br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Sociedade Brasileira de Microeletrônica, SBMICRO, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Membro da Diretoria, Carga horária: 1</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselhor, Carga horária: 1</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>09/2007 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Diretoria, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Diretor Administrativo.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>09/2003 - 09/2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Conselho, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro do Conselho Administrativo, com mandato 9/2003 a 9/2007.</div>
</div><br class="clear" /><div class="inst_back">
<b>Université Montpellier 2 - Sciences et Techniques, UM2, França.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1995 - 1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Outro, Enquadramento Funcional: Outro (especifique) doutorado sanduíche, Carga horária: 0, Regime: Dedicação exclusiva. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágio do Doutorado Sanduíche no Laboratoire d'Informatique, de Robotique et de Micro-électronique de Montpellier (LIRMM), com bolsa do acordo CAPES-COFECUB</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1995 - 12/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Laboratoire D'informatique de Robotique Et de Micro Électronique de Montpel, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_CAD para Microeletrônica'>CAD para Microeletrônica</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1995 - 12/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágios , Laboratoire D'informatique de Robotique Et de Micro Électronique de Montpel, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágio realizado<br class="clear" />estudo e implementação de algoritmos de análise de timing. </div>
</div><br class="clear" /><div class="inst_back">
<b>Universidade Luterana do Brasil, ULBRA, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1998 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Celetista, Enquadramento Funcional: Professor Adjunto, Carga horária: 16</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Contrato celetista por hora-aula ministrada.</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1993 - 1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Celetista, Enquadramento Funcional: Outro (especifique) Professor Adjunto, Carga horária: 12</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Contrato celetista por hora-aula ministrada.</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1998 - 5/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Organização de Computadores<br class="clear" />Conceitos Básicos de Computação<br class="clear" />Arquitetura e Organização de Computadores I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6/2000 - 6/2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Faculdade de Informática, Bacharelado Em Ciência da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Sistemas Distríbuidos'>Sistemas Distríbuidos</a><br class="clear" /><a href='#LP_Arquiteturas Paralelas'>Arquiteturas Paralelas</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2000 - 6/2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />responsável pelas disciplinas de Arquitetura e Organização de Computadores.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1998 - 6/2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia Elétrica, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Sistemas Digitais I<br class="clear" />Sistemas Digitais II<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1999 - 1/2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Faculdade de Informática, Bacharelado Em Ciência da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Grupo de Interesse em Arquitetura e Organização de Computadores.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1999 - 6/2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Faculdade de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />membro da comissão de reforma curricular.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1993 - 7/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Organização de Computadores<br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="LinhaPesquisa">
<h1>Linhas de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='LP_CAD para Microeletr&ocirc;nica'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CAD para Microeletrônica</div>
</div><a name='LP_Desenvolvimento de Ferramentas de CAD para Gera&ccedil;&atilde;o Autom&aacute;tica de Circuitos Integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Ferramentas de CAD para Geração Automática de Circuitos Integrados</div>
</div><a name='LP_Verifica&ccedil;&atilde;o de Timing de Circuitos VLSI CMOS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Verificação de Timing de Circuitos VLSI CMOS</div>
</div><a name='LP_An&aacute;lise de Timing Funcional de Blocos Combinacionais'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Análise de Timing Funcional de Blocos Combinacionais</div>
</div><a name='LP_S&iacute;ntese de Leiaute de Circuitos Digitais em Tccnologia CMOS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Síntese de Leiaute de Circuitos Digitais em Tccnologia CMOS</div>
</div><a name='LP_Desenvolvimento de Ferramentas Computacionais para Projeto F&iacute;sico de Circuitos Integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Ferramentas Computacionais para Projeto Físico de Circuitos Integrados</div>
</div><a name='LP_Projeto de Circuitos e Sistemas Integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto de Circuitos e Sistemas Integrados</div>
</div><a name='LP_Arquiteturas para Sistemas de Alto Desempenho em Hardware'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Arquiteturas para Sistemas de Alto Desempenho em Hardware</div>
</div><a name='LP_Desenvolvimento de Modelos, T&eacute;cnicas e Algoritmos para Verifica&ccedil;&atilde;o de Timing de Circuitos Digitais CMOS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Modelos, Técnicas e Algoritmos para Verificação de Timing de Circuitos Digitais CMOS</div>
</div><a name='LP_Arquiteturas para Compress&atilde;o de Imagens Est&aacute;ticas e Din&acirc;micas (V&iacute;deo)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Arquiteturas para Compressão de Imagens Estáticas e Dinâmicas (Vídeo)</div>
</div><a name='LP_Projeto de Sistemas Digitais com VHDL e FPGAs'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto de Sistemas Digitais com VHDL e FPGAs</div>
</div><a name='LP_Teste e Testabilidade de Circuitos e Sistemas Integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Teste e Testabilidade de Circuitos e Sistemas Integrados</div>
</div><a name='LP_T&eacute;cnicas para An&aacute;lise e Projeto de Arquiteturas Tolerantes a Falhas N&atilde;o-Permanentes Causadas por Radia&ccedil;&atilde;o'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Técnicas para Análise e Projeto de Arquiteturas Tolerantes a Falhas Não-Permanentes Causadas por Radiação</div>
</div><a name='LP_Sistemas Distr&iacute;buidos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sistemas Distríbuidos</div>
</div><a name='LP_Arquiteturas Paralelas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Arquiteturas Paralelas</div>
</div><a name='LP_Electronic Design Automation (placement &amp; routing, timing analysis etc)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Electronic Design Automation (placement & routing, timing analysis etc)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Development of efficient techniques for timing/power/routing-driven placement and routing of contemporary VLSI circuits containing millions of gates. Development of models and techniques for clock network (tree) estimate and generation. Development of accurate models and efficient techniques to guide incremental optimization (such as static timing analysis). Use of parallel programming techniques to speedup placement, routing, static timing analysis and other physical synthesis steps.. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Microeletrônica. <br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Setores de atividade: Fabricação de equipamentos de informática, produtos eletrônicos e ópticos. <br class="clear" />Palavras-chave: Electronic Design Automation (EDA); Placement Algorithms; Routing Algorithms; clock network generation; Static Timing Analysis (STA); Lagrangian Relaxation. </div>
</div><a name='LP_VLSI architectures for high-resolution video coding'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">VLSI architectures for high-resolution video coding</div>
</div><a name='LP_Design of energy-efficient SoCs (systems-on-chip)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Design of energy-efficient SoCs (systems-on-chip)</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosPesquisa">
<h1>Projetos de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_Otimiza&ccedil;&atilde;o de Desempenho e Energia de Sistemas em Chip - PEOSOC (PQ2015)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Otimização de Desempenho e Energia de Sistemas em Chip - PEOSOC (PQ2015)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: A maioria dos produtos eletrônicos contemporâneos possuem um SOC (System-on-Chip) como elemento principal de processamento. Um SOC é um sistema integrado fabricado em uma única pastilha de silício e é composto, tipicamente, por um ou mais processadores de propósito geral (CPUs), processadores para aplicações específicas (blocos aceleradores), subsistema de memória (com um ou mais níveis de memória cache e/ou scratchpad), subsistema de interconexão (barramentos, controladores etc) e memória não-volátil para armazenar o software embarcado. Os SOCs que equipam os produtos eletrônicos mais sofisticados como tablets e smartphones devem ser capazes de executar uma miríade de aplicações utilizando a menor quantidade de energia possível, sendo que inúmeras aplicações são computacionalmente intensivas e precisam ser realizadas em tempo real (e.g., gravação e reprodução de vídeos). Em outras palavras, estes SOCs devem apresentar alta eficiência energética. Atualmente, parte significativa da eficiência energética dos SOCs é proporcionada por multiprocessamento heterogêneo, realizado por blocos aceleradores dedicados às tarefas mais críticas tais como compressão/descompressão de fotos e de vídeos e criptografia de dados. A outra parte da eficiência energética dos SOCs advém do uso de diversas técnicas de otimização de potência e de desempenho que são aplicadas durante o projeto dos blocos constituintes (incluso as CPUs) nos diversos níveis de abstração (arquitetural, lógico e físico). Entretanto, o Systems Roadmap de 2013 prevê que para 2026 a potência máxima de um SOC não poderá ultrapassar 2W, restrição que somente poderá ser satisfeita caso as técnicas de otimização existentes forem significativamente aprimoradas. Desta forma, este projeto de pesquisa visa contribuir para o aperfeiçoamento das técnicas de otimização de potência e de desempenho de SOCs, por meio de dois objetivos gerais:
1) Desenvolver técnicas para a otimização de potência e de atraso na síntese física, considerando os desafios a serem enfrentados no projeto de SoCs para os produtos eletrônicos dos próximos anos;
2) Desenvolver técnicas para a otimização da eficiência energética na compressão de vídeos de alta resolução.
Para atingir-se o objetivo 1, serão investigados, desenvolvidas e avaliadas soluções inovadoras para as seguintes técnicas de otimização de potência e/ou atraso, a serem aplicadas durante a síntese física de circuitos integrados:
- Incremental Timing-Diven Placement (ITP);
- Incremental Power-Diven Placement (IPP); 
- Análise de Timing Estática (STA)
Com relação ao objetivo 2, serão investigadas, desenvolvidas e avaliadas soluções de otimização de eficiência energética de blocos aceleradores em hardware a serem usados em produtos eletrônicos sofisticados, tais como tablets e smartphones. Em especial, serão propostas otimizações algorítmicas e consequentes arquiteturas de hardware de blocos aceleradores para os seguintes artefatos usados pelos padrões de compressão de vídeos de alta resolução mais recentes:
- Successive Elimination Baseado em SATD;
- SATD para Blocos de Tamanho Variável.
Como produto científico-tecnológico do projeto, espera-se produzir ao menos 2 técnicas de ITP, uma técnica de IPP e uma técnica de STA, todas com contribuição ao estado-da-arte. Também espera-se produzir um algoritmo de busca inovador, baseado na combinação de SEA com SATD e dois blocos aceleradores de alta eficiência energética: um para calcular estimação de movimento (ME) baseando-se na transformada Hadamard através da SATD (Sum of Absolute Transformed Diferences), e outro bloco para calcular a ME com Blocos de Tamanho Variável baseando-se na transformada Hadamard através da SATD. Espera-se que o grau de inovação científico-tecnológica dos trabalhos conduza a uma produção científica qualificada.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (7)  / Mestrado acadêmico: (1)  / Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Ismael Seidel - Integrante / Marcio Monteiro - Integrante / CANCELLIER, LUIZ HENRIQUE - Integrante / GUTH, CHRYSTIAN - Integrante / LIVRAMENTO, VINICIUS - Integrante / NETTO, RENAN - Integrante / André Beims Bräscher - Integrante / MORAES, BRUNO G. - Integrante / Tiago Augusto Fontana - Integrante / Giuseppe Battistella - Integrante / Sheiny Fabre Almeida - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 5</div>
</div><a name='PP_T&eacute;cnicas para o Projeto de Blocos Aceleradores de Alta Efici&ecirc;ncia Energ&eacute;tica Considerando os Avan&ccedil;os Recentes da Tecnologia CMOS (HEESoC)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Técnicas para o Projeto de Blocos Aceleradores de Alta Eficiência Energética Considerando os Avanços Recentes da Tecnologia CMOS (HEESoC)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Atualmente, os dispositivos pessoais móveis (Portable Mobile Devices - PMDs), tais como smartphones, tablets e consoles de jogos, respondem por uma parcela significava do mercado de produtos de eletrônica de consumo. Tais produtos são alimentados por baterias e requerem alto desempenho computacional. Como consequência, o projeto de sistemas integrados em chip (Systems on Chip - SoCs) para tais produtos se constitui em grande desafio, dado que os requisitos de alto desempenho e baixo consumo de energia são conflitantes. Para satisfazer tais requisitos, além de processadores de propósito geral, os SoCs precisam fazer de blocos aceleradores, os quais são projetados explorando as caracterísicas específicas das aplicações às quais se destinam (e.g., codificação de vídeo, processamento de sinais), a fim de atingir máxima eficiência energética. Entrentanto, como as aplicações evoluem continuamente com o surgimento de novos padrões (e.g., HEVC), novas técnicas de projeto nos níveis RT (Register-Transfer) e lógico precisam ser desenvolvidas. Além disso, o os blocos aceleradores geralmente são projetados usando um fluxo baseado em standard cells. Entretanto, conforme demonstram as diversas competições lançadas recentemente pela indústria, em importantes Congressos da área de EDA (Electronic Design Automation), diversas técnicas de síntese e otimização associadas ao fluxo standard cell encontram-se defasadas, em função da evolução da tecnologia CMOS. Com o objetivo de contribuir para avançar o estado, o presente projeto irá abordar os seguintes temas:
- Dimensionamento (discreto) de portas considerando tecnologias CMOS recentes (e.g., FinFETs);
- Posicionamento guiado por restrições de atraso, considerando modelos de atraso mais precisos;
- Técnicas de projeto nos níveis RT e lógico para blocos aceleradores no domínio de processamento de sinais digitais, considerando novos padrões (e.g., HEVC).. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (1)  / Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Chrystian de Sousa Guth - Integrante / Ismael Seidel - Integrante / Marcio Monteiro - Integrante / CANCELLIER, LUIZ HENRIQUE - Integrante / LIVRAMENTO, VINICIUS - Integrante / NETTO, RENAN - Integrante / MORAES, BRUNO G. - Integrante / BRASCHER, ANDRE BEIMS - Integrante / Tiago Augusto Fontana - Integrante / Sheiny Fabre Almeida - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_An&aacute;lise de Timing de Circuitos Integrados Digitais em Tecnologias CMOS FinFET (TA-FinFET)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Análise de Timing de Circuitos Integrados Digitais em Tecnologias CMOS FinFET (TA-FinFET)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: A análise de timing é a principal técnica de verificação dos requisitos temporais dos sistemas integrados digitais contemporâneos, sendo utilizada nas diversas etapas de otimização ao longo do fluxo de projeto industrial. Como a maioria das técnicas de otimização são iterativas e a cada nova iteração os requisitos temporais precisam ser verificados, o número de rodadas de análise de timing que precisam ser executadas tende a ser muito elevado. Além disso, a eficácia de uma técnica de otimização depende, dentre diversos fatores, da precisão da análise de timing. Como consequência, é essencial que a análise de timing seja rápida e precisa. Por outro lado, o contínuo aumento do número de componentes dos sistemas integrados digitais, bem como o aumento do número de parâmetros a serem levados em conta pela análise de timing, dificultam a tarefa de manter os tempos de execução dos analisadores de timing dentro de valores aceitáveis. Para piorar a situação, as tecnologias CMOS mais recentes apresentam variações nos parâmetros de fabricação que levam a variações significativas das características temporais dos componentes dos circuitos, exigindo técnicas estatísticas de análise de timing, naturalmente mais sofisticadas do que as técnicas determinísticas. Em decorrência de tais dificuldades, a análise de timing tem sido alvo de grande interesse tanto por parte da academia quanto da indústria. Prova disto são as diversas publicações recentes sobre o tema e sobretudo, as duas recentes competições internacionais (TAU 2013 Variation Aware Timing Analysis Contest [SIN 13] e PATMOS 2011 Timing Analysis Contest [PAT 11]), organizadas por pesquisadores da academia e da indústria e apoiadas por importantes empresas, tais como Cadence, IBM, Intel e Synopsys. A evolução da tecnologia CMOS baseia-se na redução das dimensões dos transistores, o que conduz à redução do atraso individual das portas e ao aumento do número de transistores por unidade de área, e na redução da tensão de alimentação, como forma de manter a dissipação e o consumo energia dentro de valores aceitáveis. Entretanto, até recentemente, os transistores CMOS eram eminentemente planares. Porém, o tamanho reduzido do canal leva a efeitos de segunda ordem que dificultam sobremaneira o controle da corrente que atravessa o transistor. Apresentada recentemente, a técnica FinFET (transistores de múltiplos gates) foi concebida para aumentar a controlabilidade da corrente do canal, explorando a dimensão vertical e viabilizando a continuidade da evolução da tecnologia CMOS para além dos limites até então previstos, sendo por isso, reconhecida como o passo evolutivo mais significativo dos últimos anos. Entretanto, para a adoção em ampla escala da tecnologia FinFET o fluxo de projeto industrial deve ser reformulado, mediante a adaptação ou alteração das próprias ferramentas de EDA. Neste sentido, a investigação de novas técnicas de análise de timing é uma necessidade premente. Assim, o presente projeto de pesquisa visa colaborar para a adaptação do fluxo de projeto de circuitos e sistemas digitais, a fim de viabilizar a adoção em grande escala da tecnologia CMOS FinFET, propondo um trabalho de mestrado cujo objetivo principal é o desenvolvimento e a validação de uma técnica de análise de timing para circuitos integrados digitais fabricados nas tecnologias CMOS FinFET atuais e vindouras. Como objetivos específicos, espera-se identificar as tendências na variação dos parâmetros de fabricação das tecnologias CMOS em questão, determinar a necessidade do uso de métodos estatísticos (análise de timing estática estatística) na técnica a ser proposta e desenvolver um protótipo de ferramenta de EDA que implemente a técnica proposta e que apresente tempo de execução compatível com o fluxo de projeto industrial contemporâneo.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (1) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Chrystian de Sousa Guth - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 1 / Número de orientações: 1</div>
</div><a name='PP_T&eacute;cnicas para o Projeto de Sistemas em Chip Energeticamente Eficientes (PQ 2012)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Técnicas para o Projeto de Sistemas em Chip Energeticamente Eficientes (PQ 2012)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Atualmente, os dispositivos pessoais móveis (Portable Mobile Devices - PMDs), tais como smartphones, tablets e consoles de jogos, respondem por uma parcela significava do mercado de produtos de eletrônica de potência. Tais produtos requerem alto desempenho computacional e são alimentados por baterias. Como consequência, o projeto de sistemas integrados em chip (Systems on Chip - SoCs) para tais produtos se constitui em grande desafio, dado que os requisitos de alto desempenho e baixo consumo de energia são conflitantes. As técnicas de projeto de circuitos integrados digitais que consumam baixa energia e que dissipem baixa potência (geralmente referenciados por "low power design techniques") começaram a ser pesquisadas na década de 1990 e desde então tem sido um tópico de intensa investigação. Os SoCs atuais são muito complexos, sendo compostos por diversos processadores de propósito geral, blocos aceleradores em hardware (i.e., processadores dedicados) e não-raro, um sub-sistema completo de memória, constituído por níveis hierárquicos (incluindo memórias cache privadas e compartilhadas). O uso de blocos aceleradores visa executar com alta eficiência energética tarefas de alto custo computacional (e portanto, com desempenho e baixo consumo de energia). O projeto de tais blocos ainda oferece significativos desafios, uma vez que tarefas de multimidia (e.g., compressão de vídeo) apresentam crescente demanda por eficiência energética, na medida que novos padrões tem sido elaborados. Daí a necessidade de se continuar pesquisando técnicas de projeto low-power para aplicações específicas. Por outro lado, significativo consumo de energia em um SoC atual advém dos acessos às memórias de dados e de instruções e por isso, também é preciso otimizá-lo em função das características particulares da aplicação-alvo. O presente projeto de pesquisa visa contribuir para a elaboração de técnicas inovadoras que permitam o projeto de SoCs energeticamente eficientes nas tecnologias de fabricação CMOS do estado da arte e vindouras, contribuindo com:
- Um método de alocação de elementos de programas para sistemas embarcados mono e multiprocessados, considerando as especificidades das aplicações-alvo;
- Uma técnica (e seus respectivos algoritmos) para a redução de consumo estático (leakage) em circuitos digitais utilizando dimensionamento discreto de portas (gate sizing);
- Técnicas de projeto no nível RT e técnicas de otimização nos níveis lógico e físico para o projeto de blocos aceleradores com alta eficiência energética, voltados a aplicações de codificação de vídeo e processamento de sinais digitais.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (7)  / Mestrado acadêmico: (5)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Volpato - Integrante / Chrystian de Sousa Guth - Integrante / Pedro Veit Michel - Integrante / Eduardo Boabaid - Integrante / Rafael Westphal - Integrante / Ismael Seidel - Integrante / SORATO, EDSON - Integrante / LIVRAMENTO, VINICIUS - Integrante / NETTO, RENAN - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 19 / Número de orientações: 6</div>
</div><a name='PP_Brazil IP (Fase II): MFBM: Projeto e prototipagem de um IP-core configur&aacute;vel para block matching em codifica&ccedil;&atilde;o de v&iacute;deo'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Brazil IP (Fase II): MFBM: Projeto e prototipagem de um IP-core configurável para block matching em codificação de vídeo<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto visa o desenvolvimento de um IP-core capaz de realizar o cálculo de similaridade para block matching para codificação de vídeo em diversos padrões (e.g., MPEG-1/2/4, H.264/AVC, VP8 e HEVC). Para tanto, o IP-core deve ser configurável com relação à métrica de similaridade utilizada (SAD - Sum of Squared Differences, SSD - Sum of Squared Differences e SATD - Sum of Absolute Transformed Differences) e quanto à taxa de amostragens (todas as amostras, subamostragem 2:1 ou subamostragem 4:1). Finalmente, o desenvolvimento da arquitetura do IP-core leva em conta os requisitos de desempenho e as restrições de consumo de energia associadas aos dispositivos pessoais alimentados por bateria, quando executando aplicações multimídia típicas.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (5)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Luiz Claudio Villar dos Santos - Integrante / Bruno - Integrante / LIVRAMENTO - Integrante / Eduardo Boabaid - Integrante / Ismael Seidel - Integrante / André Beims Bräscher - Integrante / Rodrigo Travessini - Integrante / Matheus Valente da Silva - Integrante.<br class="clear" /></div>
</div><a name='PP_Verifica&ccedil;&atilde;o Funcional de Sistemas Integrados de Baixa Pot&ecirc;ncia'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Verificação Funcional de Sistemas Integrados de Baixa Potência<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O aumento da complexidade das aplicações que precisam ser executadas nos dispositivos alimentados por bateria tem agravado as restrições de consumo de energia e de dissipação de potência dos sistemas integrados que os equipam. Para satisfazer a tais restrições, os projetistas são obrigados a fazer uso de técnicas de redução de potência agressivas, tais como clock gating e técnicas baseadas no controle de tensão (Voltage-Based Power Management ? VPM). Em função de causar pouco impacto nos fluxos de projeto, a técnica de clock gating tem sido amplamente utilizada. Porém, com a dominância do consumo estático de potência sobre o consumo dinâmico, observada em tecnologias a partir de 90nm, faz-se necessária a adoção de técnicas eficientes na redução do consumo estático (e.g., VPM).
A adoção de técnicas de controle de tensão traz novas demandas tanto em termos de modelagem quanto em termos de verificação do sistema, uma vez que os fluxos e as linguagens de descrição de hardware (HDLs) como VHDL e Verilog não permitem a modelagem explícita de diferentes valores de tensão em um projeto. O presente projeto visa propor e avaliar uma solução para a verificação funcional de sistemas integrados de baixa potência, projetados com o uso de uma técnica VPM.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (1) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / LIVRAMENTO - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 4 / Número de orientações: 1</div>
</div><a name='PP_SEICE: T&eacute;cnicas para o Projeto de Sistemas Eletr&ocirc;nicos Integrados Confi&aacute;veis e Eficientes'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SEICE: Técnicas para o Projeto de Sistemas Eletrônicos Integrados Confiáveis e Eficientes<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O presente projeto visa o desenvolvimento de técnicas para projeto de sistemas eletrônicos integrados confiáveis e eficientes. A confiabilidade refere-se ao funcionamento tolerante a falhas transientes, enquanto que a eficiência refere-se ao uso racional de energia (baixo consumo). Como decorrência deste objetivo principal serão criados modelos executáveis eficientes em ESL de sistemas completos (possivelmente em linguagem SystemC), usando-se o conceito de projeto baseado em plataformas, e de partes críticas de sistemas (e.g., subsistema de memória, blocos aceleradores de hardware), sobre os quais serão desenvolvidas as técnicas para automatização e otimização. 
Os objetivos específicos deste projeto são:
- Propor novas técnicas de modelagem, otimização e verificação de componentes de hardware e software no contexto de MPSoCs.
- Investigar técnicas para o projeto de sistemas (em ESL) de baixo consumo, tolerantes a falhas.
- Desenvolver técnicas de projeto para operadores aritméticos de baixo consumo, tolerantes a falhas.
- Aplicar e/ou desenvolver técnicas inovadoras para o projeto de blocos aceleradores de hardware com baixo consumo de energia, dedicados a aplicações em domínios específicos (compressão de vídeo, transmissão wireless e processamento de sinais).. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Especialização: (0)  / Mestrado acadêmico: (7)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Luiz Claudio Villar dos Santos - Integrante / Alexandre Mendonça - Integrante.<br class="clear" /></div>
</div><a name='PP_INCT-Namitec - Instituto Nacional de Ci&ecirc;ncia e Tecnologia de Sistemas Micro e Nanoeletr&ocirc;nicos (A2.4 - Circuitos e Sistemas Digitais)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">INCT-Namitec - Instituto Nacional de Ciência e Tecnologia de Sistemas Micro e Nanoeletrônicos (A2.4 - Circuitos e Sistemas Digitais)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O Instituto Nacional de Ciência e Tecnologia de Sistemas Micro e Nanoeletrônicos - INCT NAMITEC - é uma rede que reúne as principais instituições que desenvolvem nano e microeletrônica no Brasil. São ao todo 23 centros de pesquisa e universidades, espalhados por 13 estados nas cinco regiões do pais. Com 124 pesquisadores, o NAMITEC tem uma atuação ampla em micro e nanoeletrônica, com pesquisas e ações no estudo de redes de sensores sem fio, sistemas embarcados, projeto de circuitos integrados, estudos de dispositivos, materiais e técnicas de fabricação e formação de recursos humanos, com aplicação em áreas como:
-Tecnologia da Informação e Comunicação
-Instrumentação Biomédica e Vida Assistida - Redes Veiculares- Ambientes Inteligentes
-Indústria Automotiva e Aeroespacial
-Produção, Distribuição e Uso de Energia
-Ecologia
No contexto do INCT NAMITEC, a tarefa A2.4 tem por objetivo o desenvolvimento e o uso de técnicas de projeto, otimização, validação e caracterização de circuitos e sistemas digitais integrados dedicados à detecção e classificação de sons específicos de determinada espécie (por exemplo, espécie de aves, espécie de anuros etc), cujos sons permitem monitorar variáveis ambientais. Para atingir este objetivo, a atividade em questão desenvolve algoritmos, suas implementações e protótipos dos seguintes circuitos digitais: SAD (?Sound Activity Detection?), front end (responsável pela conversão da forma de onda do sinal de áudio no domínio do tempo para um conjunto de características), classificador (baseado em Suport Vector Machines - SVM) e codificação do sinal de áudio (usando técnicas como ADPCM e codificação ?lossless?).. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Especialização: (0)  / Mestrado acadêmico: (4)  / Mestrado profissional: (0)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Integrante / Ivan Saraiva Silva - Integrante / Luiz Claudio Villar dos Santos - Integrante / Fernando Rangel de Sousa - Integrante / Ricardo Pezzuol Jacobi - Integrante / KLAUTAU, ALDEBARO - Integrante / Jacobus Swart - Coordenador / Cleonilson Protásio de Souza - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.Número de orientações: 2</div>
</div><a name='PP_Brazil IP (Fase I): Concep&ccedil;&atilde;o, prototipagem e teste de um IP-core para o c&aacute;lculo da DCT-2D'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Brazil IP (Fase I): Concepção, prototipagem e teste de um IP-core para o cálculo da DCT-2D<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto trata da concepção, prototipagem e teste de um IP-core denominado DCT-2D, dedicado à codificação de imagens em formato JPEG. O IP-core proposto poderá ser usado em codificadores de imagens no formato JPEG, um dos mais utilizados em aplicações multimídia, como, por exemplo, em câmeras digitais, PDAs e palm-tops. Na primeira etapa, o desenvolvimento do projeto está orientado à prototipagem do IP-core em FPGA e à criação de um demonstrativo de uso. A segunda etapa consiste na síntese com fluxo standard cell e a sua prototipagem em silício.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (5)  / Especialização: (1)  / Mestrado acadêmico: (2) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Integrante / Luiz Claudio Villar dos Santos - Coordenador / Volpato - Integrante / Bruno - Integrante / Jucemar - Integrante / LIVRAMENTO - Integrante / BRUNNO - Integrante / Eduardo Boabaid - Integrante / Fernando Petters - Integrante / Leandro da Silva Freitas - Integrante.<br class="clear" /></div>
</div><a name='PP_SisRas: Sistemas Computacionais com Capacidade de Confiabilidade, Disponibilidade e Utilidade'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SisRas: Sistemas Computacionais com Capacidade de Confiabilidade, Disponibilidade e Utilidade<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto tem como objetivos:
1.desenvolver modelos para integração em ferramentas de CAD, que permitam o projeto do hardware capaz de tolerar flutuações elétricas nos dispositivos, flutuações estas advindas da variabilidade e de falhas transientes, e que também minimizem o efeito de ?aging?. 
2.desenvolver técnicas e arquiteturas de hardware para garantir a capacidade de RAS em aplicações críticas. Essas técnicas contam com o uso de sensores embarcados em hardware para diagnosticar efeito de ?aging? e de falhas transientes (?soft errors?), além do uso de técnicas de tolerância a falhas nos diversos níveis do projeto. A automatização destas técnicas através de uma ferramenta de CAD também será estudada. 
3.modificar e desenvolver algoritmos mais eficientes para as ferramentas de CAD, de forma a permitir a aplicação dos modelos e das técnicas de tolerância desenvolvidos na síntese lógica, na síntese física e na etapa de teste. 
4.formar recursos humanos em tecnologia de informação, especialmente no projeto de sistemas integrados confiáveis e disponíveis.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Integrante / Marcelo de Oliveira Johann - Integrante / Sergio Bampi - Integrante / Ricardo Aulgusto da Luz Reis - Coordenador / Marcelo Soares Lubaszewski - Integrante / Fernanda Gusmão de LIma Kastensmidt - Integrante / Gilson Inácio Wirth - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 4 / Número de orientações: 5</div>
</div><a name='PP_Tecnologias para Computa&ccedil;&atilde;o Ub&iacute;qua: do CMOS nanom&eacute;trico'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Tecnologias para Computação Ubíqua: do CMOS nanométrico<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo deste projeto é o de propor um cenário concreto de transição tecnológica
para a viabilização de sistemas ubíquos, através da hibridização de tecnologias.
Objetivos específicos da Linha 1
Modelagem e síntese de memórias robustas e de ultra-baixo consumo, sua
caracterização em tecnologias CMOS nanométricas e a captura de seu comportamento
energético em níveis superiores de abstração, através de macromodelos a serem utilizados
na estimativa de energia gasta ao executar software embarcado.
Objetivos específicos da Linha 2
Síntese e caracterização de um sensor de pressão e de um sensor de presença de
gases utilizando compostos orgânicos biocompatíveis.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Integrante / Luiz Claudio Villar dos Santos - Integrante / Carlos Galup-Montoro - Coordenador / Márcio Cherem Schneider - Integrante / Carlo Requião da Cunha - Integrante / André Avelino Pasa - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 2 / Número de orientações: 2</div>
</div><a name='PP_ArqTol: Desenvolvimento de T&eacute;cnicas para a An&aacute;lise e Projeto de Arquiteturas Tolerantes a Falhas N&atilde;o-Permanentes'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ArqTol: Desenvolvimento de Técnicas para a Análise e Projeto de Arquiteturas Tolerantes a Falhas Não-Permanentes<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto tem por objetivo desenvolver, aplicar e avaliar o impacto de técnicas de projeto capazes de aumentar a tolerância de arquiteturas de hardware a falhas não-permanentes. Tais arquiteturas poderão ser implementadas utilizando-se componentes programáveis tipo FPGAs ou pela definição do leiaute das máscaras, para uma implementação CMOS (masked). Como estudo de caso, as técnicas serão aplicadas em arquiteturas voltadas para a compressão de vídeo. Outro objetivo não menos importante deste projeto é o desenvolvimento de modelos e técnicas computacionais que permitam a análise automática do comportamento de circuitos sob efeito de falhas não-permanentes do tipo SETs.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (3) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Helen de Souza Franck - Integrante / Volpato - Integrante / Bruno - Integrante / Jucemar - Integrante / Robson - Integrante / Ismael - Integrante / Nihei - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 8 / Número de orientações: 9</div>
</div><a name='PP_SOC-M&eacute;todos: Metodologias de Projeto de Circuitos e Sistemas Integrados em Chip'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SOC-Métodos: Metodologias de Projeto de Circuitos e Sistemas Integrados em Chip<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo deste projeto é desenvolver metodologias e ferramentas computacionais para o projeto de arquiteturas para integração em único chip, incluindo desde a especificação arquitetural até o projeto lógico e físico de circuitos integrados e suas respectivas etapas de verificação por ferramentas de CAD. A proposta envolve trabalhos conjuntos entre os lados cooperantes e reforça a complementariedade temática dos grupos do Brasil e do grupo do INESC-ID em Portugal. Diferentes técnicas para aumento de desempenho e redução do consumo de potência em arquiteturas dedicadas para DSP serão exploradas.
OBS:
Projeto aprovado no escopo do acordo de cooperação internacional Brasil-Portugal (CAPES-GRICES). Processo CAPES 167/06.
Instituições envolvidas: pelo lado brasileiro, UFRGS (coordenadora), UFSM, UFPel e UCPel; pelo lado português, INESC-ID (ligado ao Instituto Superior Tecnico de Lisboa - IST)
Vigência: janeiro/2006 a dezembro/2007 (renovável por um ano)
Benefícios: duas missões de trabalho por ano (em cada sentido) e duas bolsas de estudos (doutorado sanduíche) no sentido Brasil->Portugal.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Integrante / Ricardo Augusto da Luz Reis - Integrante / Sergio Bampi - Coordenador / Eduardo Antônio César da Costa - Integrante / João Baptista dos Santos Martins - Integrante / Luis Miguel Silveira - Integrante / José Carlos Alves Pereira Monteiro - Integrante / Paulo Ferreira Godinho Flores - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.</div>
</div><a name='PP_Desenvolvimento e Prototipa&ccedil;&atilde;o de Arquiteturas para Processamento de Imagens em Sistemas Embarcados (APISE)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento e Prototipação de Arquiteturas para Processamento de Imagens em Sistemas Embarcados (APISE)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O foco deste projeto é o desenvolvimento de arquiteturas para a compressão de imagens e vídeo, para o reconhecimento de padrões em imagens e o desenvolvimento de ferramentas computacionais de apoio ao projeto físico destas arquiteturas.
Para a compressão de imagens, o padrão JPEG 2000 será investigado e serão desenvolvidas arquiteturas para este padrão. Serão desenvolvidas arquiteturas para a transformada discreta de wavelet (DWT), para a quantização e para a codificação de entropia. 
Para a compressão de vídeo, o padrão H.264 será investigado e serão desenvolvidas arquiteturas para o estimador de movimento, para o preditor intra-espacial, para a transformada discreta do cosseno (DCT) e para o Codificador de Palavra Variável Adaptativa ao Contexto (CAVLC) e o Codificador Aritmético Binário Adaptativo ao Contexto (CABAC).
Estão sendo desenvolvidas arquiteturas para o reconhecimento de padrões em imagens, baseadas em redes neurais artificiais, incluindo o desenvolvimento de operadores aritméticos (multiplicadores e somadores) integrados e de elevado desempenho.
As arquiteturas para compressão de imagens e vídeo e para o reconhecimento de padrões estrão sendo implementadas, em um primeiro momento, em dispositivos reconfiguráveis do tipo FPGAs, por conta de sua grande flexibilidade de operação e facilidade para prototipação.
Como diversos blocos que serão desenvolvidos terão fortes restrições de desempenho e consumo de energia, será necessário projetá-los no nível físico, não sendo possível apenas a implementação em FPGAs. A fim de permitir o projeto físico destes blocos, serão desenvolvidas ferramentas computacionais de geração automática de leiaute.
OBS:
Projeto aprovado no contexto do Edital CT-INFO/MCT/CNPq no 031/2004 (Pequenos Grupos). Processo CNPq 506565/2004-1. 
Vigência: janeiro/2005 a dezembro/2006.
Benefício: R$ 143.000,00, (capital, custeio e 4 bolsas de ITI e uma bolsa DTI-G, posteriormente convertida para 4 bolsas de ITI).. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (8)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Denis Teixeira Franco - Integrante / Luciano Volcan Agostini - Integrante / André Marcelo Coelho da Silva - Integrante / João Alberto Vortmann - Integrante / Eduardo Macedo Mesquita - Integrante / Ulisses Brisolara Correa - Integrante / Leandro Zanetti Paiva da Rosa - Integrante / Fabiane Konrad Rediess - Integrante / Guilherme Ribeiro Corrêa - Integrante / Matheus Braga Porciuncula - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_Desenvolvimento de Arquiteturas de Microprocessadores para Aplica&ccedil;&otilde;es Multim&iacute;dia'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Arquiteturas de Microprocessadores para Aplicações Multimídia<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo deste projeto era desenvolver uma família de microprocessadores RISC, sendo um primeiro para aplicações genéricas e os demais para processmento gráfico e compressão de imagens dinâmicas. Em função do projeto ter sido contemplado com uma bolsa de IC com duração de apenas 5 meses, foi possível desenvolver apenas duas versões de um microprocessador RISC genérico: uma versão multiciclo e uma pipeline. Estas versões foram desenvolvidas em linguagem VHDL e validadas por meio de simulações usando o software Quartus II da Altera.
OBS:
Projeto aprovado no contexto do PIBIC CNPq/UFPel
Vigência: março/2005 a julho/2005.
Benefício: uma bolsa de IC durante o período de vigência acima especificado.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Fabiane Konrad Rediess - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_Desenvolvimento de Algoritmos e Ferramentas para a Verifica&ccedil;&atilde;o de Timing de Blocos de Hardware'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004 - 2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Algoritmos e Ferramentas para a Verificação de Timing de Blocos de Hardware<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto visou o desenvolvimento de ferramentas de verificação de timing de blocos de hardware implementados no nível de leiaute (IP hardcores). Partindo da experiência adquirida no tema "análise de timing funcional de blocos combinacionais", foram estudando os problemas que surgem quando se deseja realizar a análise de timing funcional de blocos de hardware descritos hierarquicamente. Além de aproveitar algoritmos e técnicas previamente desenvolvidos pelo próprio solicitante, o projeto também tratou da síntese física de blocos de hardware, com a finalidae de se obter subsídios práticos para o desenvolvimento e teste das ferramentas de análise de timing desenvolvidas. 
OBS:
Projeto executado com o apoio financeiro da FAPERGS, por meio do Edital BIC2003. Processo FAPERGS 03/50019.6
Vigência: abril/2004 a fevereiro/2006 (um ano mais uma prorrogação de seis meses)
Benefício: uma bolsa de IC da FAPERGS durante o período de vigência acima referido.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Daniel Lima Ferrão - Integrante / Carolina Gomes Neves - Integrante / Matheus Porciuncula Braga - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.Número de orientações: 1</div>
</div><a name='PP_Sistemas em Chip : Metodologia de Projeto de Circuitos e Micro-Sistemas Integrados em Tecnologia CMOS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sistemas em Chip : Metodologia de Projeto de Circuitos e Micro-Sistemas Integrados em Tecnologia CMOS<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto foca o desafio de integração de sistemas de computação em chips. Esta área engloba uma multiplicidade de técnicas e conhecimentos de engenharia de computação e de engenharia elétrica, com vistas a utilizar a capacidade tecnológica da microeletrônica para soluções de hardware originais. As contribuições do projeto estão no desenvolvimento de métodos de projeto de circuitos mistos analógico-digitais, ferramentas computacionais para sistemas-em-chip (SoC) e no desenvolvimento de circuitos integrados CMOS para aplicações específicas.
Fazem parte deste projeto a UFRGS, a UFPel e a UCPel. A coordenação é do Prof. Sergio Bampi (UFRGS).
A UFPel está encarregada do desenvolvimento de ferramentas para a Análise de Timing e de Metodologias para o Processamento de Imagens.
OBS:
Projeto aprovado no contexto da Chamada Conjunta MCT/SEPIN - FINEP - CNPq 01/2002 (Programa de Apoio à Pesquisa, Desenvolvimento e Inovação em Tecnologia da Informação - PDI-TI) Processo CNPq 552121/2002-9
Vigência: janeiro/2003 a dezembro/2006
Benefícios: R$ 669.000,00. Recursos destinados à UFPel: R$ 150.000,00 (capital e custeio), uma bolsa DTI-7G e três bolsas de ITI.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Integrante / Ricardo Augusto da Luz Reis - Integrante / Sergio Bampi - Coordenador / Michele dos Santos da Silva - Integrante / Carolina Gomes Neves - Integrante / Luciano Volcan Agostini - Integrante / Marcelo Soares Lubaszewski - Integrante / Eric Ericsen Fabris - Integrante / Marcelo Schiavon Porto - Integrante / Roger Endrigo Carvalho Porto - Integrante / Thaísa Leal da Silva - Integrante / Rafael de Lima Petry - Integrante / Eduardo Antônio César da Costa - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 4</div>
</div><a name='PP_Desenvolvimento de Sistemas em Sil&iacute;cio Baseados no Reuso de Blocos de Hardware'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Sistemas em Silício Baseados no Reuso de Blocos de Hardware<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto investigou o estado da arte das metodologias de reuso de hardware, focando na análise de timing de sistemas em chip (SoCs) baseados no reuso de blocos de hardware de diferentes fabricantes. Como estudo de caso para esta investigação, foram desenvolvidas arquiteturas e operadores direcionados para o processamento de imagens, tanto em nível RTL quanto em nível de leiaute. Os blocos de hardware desenvolvidos seguiram os padrões industriais de reusabilidade (OCP e/ou VCI).
OBS: 
Projeto aprovado no contexto do Edital Universal 2003. Processo CNPq 478579/2003-9.
Vigência: outubro/2003 a outubro/2005.
Benefícios: R$ 20.000,00 (metade em capital e metde em custeio).. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Luciano Volcan Agostini - Integrante / Adriel Mota Ziesemer Junior - Integrante / Wagner Altermann - Integrante / Matheus Porciuncula Braga - Integrante / Marcelo Schiavon Porto - Integrante / Thaísa Leal da Silva - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_S&iacute;ntese e Verifica&ccedil;&atilde;o de Circuitos Integrados Digitais CMOS de Alto Desempenho'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Síntese e Verificação de Circuitos Integrados Digitais CMOS de Alto Desempenho<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto de cooperação internacional teve por objetivo unir as competências individuais dos grupos brasileiro e espanhol, de modo a formar um ambiente de pesquisa mais completo no que se refere aos aspectos de síntese (lógica e física) e verificação de circuitos em tecnologia CMOS estado-da-arte (submicrônica). Com este ambiente teve-se condições de contribuir para a formação de pessoal altamente qualificado em projeto de circuitos integrados CMOS de alto desempenho, bem como no desenvolvimento de ferramentas de CAD, contribuindo-se assim com o Plano Nacional de Microeletrônica - PNM, lançado no ano de 2001 pelo MCT. 
OBS:
Projeto aprovado no contexto do acordo de cooperação internacional Brasil-Espanha (CAPES-MECD). Processo CAPES 51/03.
Parceiros Envolvidos: pelo lado brasileiro, UFRGS (coordenadora) e UFPel; pelo lado espanhol, Universidade de Sevilha (Departamento de Tecnologia Eletrónica - DTE).
Vigência: janeiro/2003 a dezembro/2004.
Benefícios: duas missões de trabalho por ano para professores (em cada sentido) e duas missões de estudo por ano (em cada sentido).. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Integrante / Ricardo Augusto da Luz Reis - Coordenador / Sergio Bampi - Integrante / Manuel Bellido - Integrante / Jorge JuanChico - Integrante / Manuel Valencia - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.</div>
</div><a name='PP_S&iacute;ntese Autom&aacute;tica de Circuitos Integrados Visando Alto Desempenho e Baixo Consumo'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Síntese Automática de Circuitos Integrados Visando Alto Desempenho e Baixo Consumo<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto teve por objetivo o desenvolvimento de metodologias e ferramentas para a síntse física, para a análise de timing e para a estimativa de consumo de energia em circuitos integrados CMOS em tecnologias submicrônicas. Em todas as etapas de síntese e também de análise, consideram-se os efeitos de acoplamento crosstalk, responsáveis pela degradação da qualidade dos sinais e por muitos dos problemas de temporização.
OBS:
Projeto aprovado no contexto da Cooperação Internacional Brasil-Portugal (CAPES-ICCTI, mais tarde renomeado "CAPES/GRICES")
Instituições envolvidas: pelo lado brasileiro, UFRGS (coordenadora), UFSM, UFPel e UCPel; pelo lado português, INESC-ID (ligado ao Instituto Superior Tecnico de Lisboa - IST)
Processo CAPES 086/02
Vigência: janeiro/2002 a dezembro/2005
Benefícios: duas missões de trabalho por ano para professores (nos dois sentidos) e bolsas de estudos (doutorado sanduíche).. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Integrante / Ricardo Augusto da Luz Reis - Coordenador / Sergio Bampi - Integrante / Eduardo Antônio César da Costa - Integrante / João Baptista dos Santos Martins - Integrante / Luis Miguel Silveira - Integrante / José Carlos Alves Pereira Monteiro - Integrante / Arlindo Oliveira - Integrante / António Leal - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.</div>
</div><a name='PP_Desenvolvimento de Ferramentas de CAD para verifica&ccedil;&atilde;o de Circuitos Integrados em Tecnologia Submicr&ocirc;nica'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Ferramentas de CAD para verificação de Circuitos Integrados em Tecnologia Submicrônica<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto teve por objetivo o desenvolvimento e a implementação de algoritmos e modelos para a análise de timing de circuitos combinacionais feitos com portas CMOS complexas. Os algoritmos escolhidos consideram o fenômeno dos falsos caminhos, enquanto que os modelos físicos a serem utilizados deverão levar em conta as características da tecnologia CMOS submicrônica.
Concluiu-se uma versão inicial de ferramenta de análise de timing capaz de verificar as restrições temporais de blocos combinacionais feitos com portas CMOS estáticas em tecnologia estado-da-arte (submicrônica). 
OBS:
Projeto aprovado no contexto de Edital para Auxílio Recém-Doutor (ARD) da FAPERGS, versão 2001. Processo FAPERGS 01/1575-4.
Vigência: agosto/2002 a julho/2003.
Benefícios: R$ 10.000,00 reais para compra de equipamento e material bibliográfico e uma bolsa de IC FAPERGS durante um ano.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Daniel Lima Ferrão - Integrante / Carolina Gomes Neves - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.Número de orientações: 1</div>
</div><a name='PP_Estudo e Desenvolvimento de Modelos e Algoritmos para An&aacute;lise de Timing de Circuitos VLSI.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estudo e Desenvolvimento de Modelos e Algoritmos para Análise de Timing de Circuitos VLSI.<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto teve por objetivo o desenvolvimento e a implementação de algoritmos e modelos para a análise de timing e circuitos combinacionais feitos com portas CMOS complexas. Os algoritmos escolhidos consideram o fenômeno dos falsos caminhos, enquanto que os modelos físicos a utilizados levam em conta as características da tecnologia CMOS submicrônica.	
OBS:
Projeto aprovado no contexto do Edital CNPq/Kit-Enxoval Recém-Doutor do Programa PROTEM-CC. Processo CNPq 680085/01-7.
Vigência: junho/2001 a maio/2002.
Benefícios: uma bolsa DTI-7A (alocada para José Luís Almada Güntzel, coordenador do projeto), duas bolsas de IC (todas as bolsas com vigência de 12 meses), computador IBM NetVista (Pentium 3), uma passagem aérea nacional, uma passagem aérea internacional, 5 diárias nacionais, 15 diárias internacionais e R$ 1.000,00 para aquisição de material bibliográfico).. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador / Gustavo Reis Wilke - Integrante / Márcio Bystronski - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 2</div>
</div><a name='PP_Estudo e Implementa&ccedil;&atilde;o de Algoritmos e Modelos para An&aacute;lise de Timing Funcional de Circuitos VLSI'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estudo e Implementação de Algoritmos e Modelos para Análise de Timing Funcional de Circuitos VLSI<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto teve como objetivos o desenvolvimento, a implementação e o teste de modelos e algoritmos para análise de timing funcional de blocos combinacionais contendo portas lógicas complexas. Como resulto final, implementou-se uma ferramenta de análise de timing funcional adequada para circuitos em tecnologia CMOS estado-da-arte e contendo portas complexas.
OBS:
Projeto aprovado no contexto de solicitação de Bolsa Recém-Doutor (Fluxo Contínuo). Processo CNPq 300003/01-3.
Vigência: abril/2001 a maio/2001. (Este projeto foi cancelado, em função da aprovação do projeto referente ao Kit-Enxoval Recém-Doutor do programa PROTEM-CC, o qual também previa a implementação de bolsa para o coordenador)
Benefício: uma bolsa de Recém-doutor no valor de R$ 1.800,00.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosDesenvolvimento">
<h1>Projetos de desenvolvimento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_Projeto SuperWulf: Desenvolvimento de um Cluster Baseado em Beowulf'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - 2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto SuperWulf: Desenvolvimento de um Cluster Baseado em Beowulf<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto teve como objetivos desenvolver um cluster (agregado) de computadores, a fim de poder rodar aplicações paralelas e distribuídas. A construção do cluster foi baseada na arquitetura BeoWulf, utilizando software básico de livre uso (linux). Como ambiente de programação, foram utilizadas as bibliotecas PVM e MPI. 
Este projeto deu suporte para dois trabalhos de conclusão de curso e também serviu para proporcionar aos professores uma experiência em ambientes paralelos.
OBS:
Projeto aprovado no contexto de chamada interna da Pro-Reitoria de Pesquisa da Universidade Luterana do Brasil (ULBRA), Canoas/RS
Benefícios: remuneração equiuvalente a 8 horas/semana para cada professor participante e uma bolsa de IC da ULBRA.. <br class="clear" />Situação: Concluído; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: José Luís Almada Güntzel - Integrante / Roland Teodorowitch - Integrante / João Carlos Gluz - Coordenador / Francisco Assis Moreira do Nascimento - Integrante / Ricardo Hernandes Fernandes - Integrante.<br class="clear" />Financiador(es): Universidade Luterana do Brasil - Auxílio
										financeiro.</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="RevisorPeriodico">
<h1>Revisor de peri&oacute;dico</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: JICS. Journal of Integrated Circuits and Systems (Ed. Português)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Journal of Electronic Testing</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AreasAtuacao">
<h1>&Aacute;reas de atua&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Microeletrônica. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação. <br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Idiomas">
<h1>Idiomas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Inglês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Francês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Espanhol</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Alemão</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Italiano</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Catalão</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Razoavelmente, Fala Pouco, Lê Bem, Escreve Pouco. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Português</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PremiosTitulos">
<h1>Pr&ecirc;mios e t&iacute;tulos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2019</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Patrono da Turma de Formandos 2018.2 do curso de Engenharia Eletrônica, Universidade Federal de Santa Catarina. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2019</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper candidate in the 2019 International Symposium on Physical Design (ISPD2019), Association for Computer Machinery (ACM). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2018</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Award no SIM2018, categoria "With na undergraduate student as first author", SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2018</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Segundo Lugar no ACM/SIGDA CADathlon (supervisor da equipe de estudantes), Association for Computer Machinery (ACM) - Special Interest Group on Design Automation (SIGDA). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Coorientador de Trabalho classificado em 3o lugar no CTD2017 da SBC (Concurso de Teses e Dissertações da Sociedade Brasileira de Computação), Sociedade Brasileira de Computação (SBC). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Coorientador da Melhor Tese de Doutorado em Projeto, CAD e Teste de CIs (concurso SBMicro - CEITEC), Sociedade Brasileira de Microeletrônica e CEITEC S.A. Semiconductors. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Third Place no CAD Contest @ ICCAD 2017 (Problem C: Multideck standard cell legalization) - orientador da equipe, IEEE CAS, CEDA, ACM SIGDA. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">orientador de trabalho classificado entre os 10 melhores do CTIC2017 (Concurso de Trabalhos de Iniciação Científica), Sociedade Brasileira de Computação (SBC). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Segundo Lugar no ACM/SIGDA CADathlon (supervisor da equipe de estudantes), Association for Computer Machinery (ACM) - Special Interest Group on Design Automation (SIGDA). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper candidate in the 2015 International Symposium on Physical Design (ISPD2015), Association for Computer Machinery (ACM). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Paraninfo da Turma de Formandos 2014.2 do curso de Engenharia Eletrônica (1a turma), Universidade Federal de Santa Catarina. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">First Place no CAD Contest @ ICCAD 2015 (Problem C: Incremental Timing-Driven Placement) - orientador da equipe, IEEE CAS, CEDA, ACM SIGDA. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">First Place in the Discrete Gate Sizing Contest, ACM ISPD - International Symposium on Physical Design 2013, ACM/SIGDA e Intel. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Orientador de Trabalho Classificado em 2o lugar no CTIC/SBC (Concurso de Trabalhos de Iniciação Científica da Sociedade Brasileira de Computação), Sociedade Brasileira de Computação (SBC). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Co-orientador de uma das 10 dissertações finalistas no Concurso de Teses e Dissertações (CTD 2011). Aluno: Alexandre K. I. de Mendonça, Sociedade Brasileira de Computação (SBC). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Orientador de dissertação premiada com "Menção Honrosa" (entre as 3 melhores) no Concurso de Teses e Dissertações do WSCAD2011, Sociedade Brasileira de Computação (SBC). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Poster Award - SForum2008, VIII Microelectronics Students Forum (SForum 2008)., Sociedade Brasileira e Computação (SBC) e Sociedade Brasileira de Microeletrônica (SBMicro). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Homenageado da Turma de Formandos 2008/2 do Bacharelado em Ciência da Computação, Universidade Federal de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Patrono da Turma de Formandos 2007/1 do Bacharelado em Ciência da Computação, Universidade Federal de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ALTERA Best Paper Award SPL2006, Altera Corporation e SPL2006 (II Southern Conference on Programmable Logic). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Patrono e Paraninfo da Turma de Formandos 2005/2 do Bacharelado em Ciência da Computação, Universidade Federal de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">3o lugar da área de Ciências Exatas e da Terra do XIV Congresso de Iniciação Científica (Trabalho orientado), Universidade Federal de Pelotas (Pró-Reitoria de Pesquisa e Pós-Graduação). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Patrono da Turma de Formandos 2006/1 do Bacharelado em Ciência da Computação, Universidade Federal de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concurso para Professor Adjunto, área Arquitetura de Computadores (aprovado em 2o lugar), Universidade Federal de Santa Catarina (UFSC) - Departamento de Informática e Estatística. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concurso para Professor Adjunto, área Microeletrônica (aprovado em 3o lugar), Universidade Federal de Santa Catarina (UFSC) - Departamento de Engenharia Elétrica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">3o lugar da área de Engenharias do XV Congresso de Iniciação Científica (Trabalho orientado), Universidade Federal de Pelotas (Pró-Reitoria de Pesquisa e Pós-Graduação). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">1o lugar de sessão de apresentação oral do XVII Salão de Iniciação Científica (Trabalho orientado), Universidade Federal do Rio Grande do Sul (Pró-Reitoria de Pesquisa). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concurso para Professor Adjunto, área Informática Aplicada (aprovado em 6o lugar), Universidade Federal do Rio Grande do Sul (UFRGS) - Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concurso para Professor Adjunto, área Arquitetura de Computadores (aprovado em 1o lugar), Universidade Federal de Santa Catarina (UFSC) - Departamento de Informática e Estatística. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">1o Lugar na sessão de posters da Área de Ciências Exatas e da Terra do XII Congresso de Iniciação Científica da UFPel (Trabalho orientado), Universidade Federal de Pelotas (Pró-Reitoria de Pesquisa e Pós-Graduação). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Homenageado dos Formandos em Ciência da Computação/2002-2, Universidade Federal de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">1o lugar de sessão de apresentação oral do XIII Salão de Iniciação Científica (Trabalho Orientado), Universidade Federal do Rio Grande do Sul (UFRGS), Pró-Reitoria de Pesquisa. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concurso para Professor Adjunto, área Informática Aplicada (aprovado em 6o lugar), Universidade Federal do Rio Grande do Sul (UFRGS) - Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concurso para Professor Adjunto, área Microeletrônica e Técnicas Digitais (aprovado em 1o lugar), Universidade Federal de Pelotas (UFPel) - Departamento de Matemática, Estatística e Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Homenageado dos Formandos em Ciência da Computação/2000-2, Universidade Luterana do Brasil (ULBRA). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor Homenageado dos Formandos em Engenharia Elétrica/2001-1, Universidade Luterana do Brasil (ULBRA). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concurso para Professor Adjunto, área Hardware (aprovado em 4o lugar), Universidade Federal do Rio Grande do Sul (UFRGS) - Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1992</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Prêmio NUTEC - Categoria Pós-Graduação, empresa NUTEC e Instituto de Informática da UFRGS. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProducoesCientificas">
<h1>Produ&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProducaoBibliografica"></a><br class="clear" /><div class="inst_back">
<b>Produção bibliográfica</b>
</div>
<a name="Citacoes"></a><div class="cita-artigos"> <b>Citações</b> </div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">SCOPUS<a href="http://www.scopus.com/authid/detail.url?authorId=7801476765" target='_blank' ><img src="/buscatextual/images/curriculo/scopus.png"/></a></div><div class="detalhes"><a href="http://www.scopus.com/authid/detail.url?authorId=7801476765" target='_blank' ></a></div></div></div></div></div><br class="clear"><div id="artigos-completos">
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div><br class="clear" /><div class="layout-cell-6">
<div class="sub_tit_form">
<label for="combo-ordenacao-citacao">Ordenar por</label><select class="input-text input-login-select" id="combo-ordenacao-citacao"><option value="1"> Ordem Cronol&oacute;gica </option><option value="2"> N&uacute;mero de cita&ccedil;&otilde;es Web of science </option><option value="3"> N&uacute;mero de cita&ccedil;&otilde;es Scopus </option><option value="4"> Numero de cita&ccedil;&otilde;es Scielo </option><option value="5"> Primeiro autor </option><option value="6"> Impacto JCR </option><option value="7"> Ordem de Import&acirc;ncia </option></select>
</div>
</div>
<script type="text/javascript">
			
				var ordenacao = {
					engine: {
						textual: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = $(a).find(seletor).text();
								var v2 = $(b).find(seletor).text();
								return (v1 > v2) ? 1 : -1;
							});
						},
						numerico: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 < v2) ? 1 : -1;
							});
						},
						numerico_crescente: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 > v2) ? 1 : -1;
							});
						}
					},
					change: function(e) {
					
						var combo = $(e.target),
							valor = combo.val();
							
						if (valor == 1) ordenacao.engine.numerico("span[data-tipo-ordenacao='ano']");
						if (valor == 2) ordenacao.engine.numerico("span[data-tipo-ordenacao='1']");
						if (valor == 3) ordenacao.engine.numerico("span[data-tipo-ordenacao='3']");						
						if (valor == 4) ordenacao.engine.numerico("span[data-tipo-ordenacao='2']");
						if (valor == 5) ordenacao.engine.textual("span[data-tipo-ordenacao='autor']");
						if (valor == 6) ordenacao.engine.numerico("span[data-tipo-ordenacao='jcr']");
						if (valor == 7) ordenacao.engine.numerico_crescente("span[data-tipo-ordenacao='importancia']");
							
					}
				};
			
				$("#combo-ordenacao-citacao").bind("change", ordenacao.change);
			
			</script>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SEIDEL, Ismael</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsi.2019.2900004" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5425953099038556" target="_blank">MONTEIRO, Marcio</a> ; BONOTTO, BRUNO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GUNTZEL, JOSE LUIS</b> . Energy-Efficient Hadamard-Based SATD Hardware Architectures Through Calculation Reuse. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. I, REGULAR PAPERS (ONLINE)<sup><img id='15580806_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15580806' /></sup>, v. 1, p. 1-14, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsi.2019.2900004&issn=15580806&volume=1&issue=&paginaInicial=1&titulo=Energy-Efficient Hadamard-Based SATD Hardware Architectures Through Calculation Reuse&sequencial=1&nomePeriodico=IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. I, REGULAR PAPERS (ONLINE)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LIVRAMENTO, VINICIUS</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcad.2016.2638450" target="_blank"></a>LIVRAMENTO, VINICIUS ; LIU, DERONG ; CHOWDHURY, SALIM ; YU, BEI ; XU, XIAOQING ; PAN, DAVID Z. ; <b>GUNTZEL, JOSE LUIS</b> ; DOS SANTOS, LUIZ C. V . Incremental Layer Assignment Driven by an External Signoff Timing Engine. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS<sup><img id='02780070_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780070' /></sup>, v. 36, p. 1126-1139, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcad.2016.2638450&issn=02780070&volume=36&issue=&paginaInicial=1126&titulo=Incremental Layer Assignment Driven by an External Signoff Timing Engine&sequencial=2&nomePeriodico=IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LIVRAMENTO, Vinícius dos Santos</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2858793" target="_blank"></a>LIVRAMENTO, Vinícius dos Santos ; NETTO, Renan Oliveira ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, Chrystian de Sousa</a> ; <b>GUNTZEL, JOSE LUIS</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a> . Clock-Tree-Aware Incremental Timing-Driven Placement. ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS<sup><img id='10844309_3' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, v. 21, p. 1-27, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/2858793&issn=10844309&volume=21&issue=&paginaInicial=1&titulo=Clock-Tree-Aware Incremental Timing-Driven Placement&sequencial=3&nomePeriodico=ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CANCELLIER, LUIZ HENRIQUE</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span>CANCELLIER, LUIZ HENRIQUE ; BRÄSCHER, ANDRÉ BEIMS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; <b>GÜNTZEL, J. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Exploring Optimized Hadamard Methods to Design Energy-Efficient SATD Processors. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_4' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 10, p. 113-122, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=10&issue=&paginaInicial=113&titulo=Exploring Optimized Hadamard Methods to Design Energy-Efficient SATD Processors&sequencial=4&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SEIDEL, Ismael</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-015-0575-2" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2958340257744978" target="_blank">Bräscher, André Beims</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5425953099038556" target="_blank">MONTEIRO, Marcio</a> ; <b>GÜNTZEL, JOSÉ LUÍS</b> . Towards optimal use of pel decimation to trade off quality for energy. Analog Integrated Circuits and Signal Processing<sup><img id='09251030_5' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09251030' /></sup>, v. 85, p. 107-128, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-015-0575-2&issn=09251030&volume=85&issue=&paginaInicial=107&titulo=Towards optimal use of pel decimation to trade off quality for energy&sequencial=5&nomePeriodico=Analog Integrated Circuits and Signal Processing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LIVRAMENTO, Vinícius dos Santos</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2647956" target="_blank"></a>LIVRAMENTO, Vinícius dos Santos ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, Chrystian de Sousa</a> ; <b>GÜNTZEL, Jose Luis</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> . A Hybrid Technique for Discrete Gate Sizing Based on Lagrangian Relaxation. ACM Transactions on Design Automation of Electronic Systems<sup><img id='10844309_6' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, v. 19, p. 1-25, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/2647956&issn=10844309&volume=19&issue=&paginaInicial=1&titulo=A Hybrid Technique for Discrete Gate Sizing Based on Lagrangian Relaxation&sequencial=6&nomePeriodico=ACM Transactions on Design Automation of Electronic Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SEIDEL, I.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2958340257744978" target="_blank">Bräscher, André Beims</a> ; MORAES, BRUNO G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5425953099038556" target="_blank">MONTEIRO, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b> . Analysis of Pel Decimation and Technology Choices to Reduce Energy on SAD Calculation. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_7' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 9, p. 48-59, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=9&issue=&paginaInicial=48&titulo=Analysis of Pel Decimation and Technology Choices to Reduce Energy on SAD Calculation&sequencial=7&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LIVRAMENTO, Vinícius dos Santos</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span>LIVRAMENTO, Vinícius dos Santos ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; GONÇALVES, Eduardo Spyrides Boabaid Pimentel ; <b>GÜNTZEL, J. L. A.</b> . Evaluating the Impact of Architectural Decisions on the Energy Efficiency of FDCT/IDCT Configurable IP Cores. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_8' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 7, p. 23-36, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=7&issue=&paginaInicial=23&titulo=Evaluating the Impact of Architectural Decisions on the Energy Efficiency of FDCT/IDCT Configurable IP Cores&sequencial=8&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MONTEIRO, Jucemar Luis</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span>MONTEIRO, Jucemar Luis ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L.</b> . Uma Arquitetura Rápida de Somador Binário de Alta Eficiência Energética. Revista Eletrônica de Iniciação Científica<sup><img id='15198219_9' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15198219' /></sup>, v. 12, p. 1-11, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=15198219&volume=12&issue=&paginaInicial=1&titulo=Uma Arquitetura Rápida de Somador Binário de Alta Eficiência Energética&sequencial=9&nomePeriodico=Revista Eletrônica de Iniciação Científica" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AGOSTINI, Luciano Volcan</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9417803783263148" target="_blank">ROSA, Leandro Zanetti Paiva da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> . Forward and Inverse 2-D DCT Architectures Targeting HDTV for H.264/AVC Video Compression Standard.. Latin American Applied Research<sup><img id='03270793_10' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='03270793' /></sup>, v. 37, p. 11-16, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=03270793&volume=37&issue=&paginaInicial=11&titulo=Forward and Inverse 2-D DCT Architectures Targeting HDTV for H.264/AVC Video Compression Standard.&sequencial=10&nomePeriodico=Latin American Applied Research" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>VORTMANN, João Alberto</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2006</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8855863533350404" target="_blank">VORTMANN, João Alberto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8788168068847597" target="_blank">REDIESS, Fabiane Konrad</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Codificador de Entropia Segundo o Perfil Baseline do Padrão H.264/AVC de Compressão de Vídeo.. Hífen (Uruguaiana)<sup><img id='01031155_11' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01031155' /></sup>, v. 30, p. 49-56, 2006. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01031155&volume=30&issue=&paginaInicial=49&titulo=Codificador de Entropia Segundo o Perfil Baseline do Padrão H.264/AVC de Compressão de Vídeo.&sequencial=11&nomePeriodico=Hífen (Uruguaiana)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REDIESS, Fabiane Konrad</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2006</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8788168068847597" target="_blank">REDIESS, Fabiane Konrad</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6772701392507505" target="_blank">SILVA, André Marcelo Coelho da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8855863533350404" target="_blank">VORTMANN, João Alberto</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Projeto de Hardware para a Compensação de Movimento do Padrão H.264/AVC de Compressão de Vídeo.. Hífen (Uruguaiana)<sup><img id='01031155_12' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01031155' /></sup>, v. 30, p. 57-64, 2006. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01031155&volume=30&issue=&paginaInicial=57&titulo=Projeto de Hardware para a Compensação de Movimento do Padrão H.264/AVC de Compressão de Vídeo.&sequencial=12&nomePeriodico=Hífen (Uruguaiana)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SILVA, Thaísa Leal da</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2005</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; ROSA, Lendro Zanetti Paiva da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Comparison between OCP, PVCI and BVCI Hardware Reuse Interfaces Designed in VHDL and Mapped to FPGAs.. Hífen (Uruguaiana)<sup><img id='01031155_13' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01031155' /></sup>, Uruguaiana, RS, v. 29, n.55-56, p. 119-128, 2005. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01031155&volume=29&issue=&paginaInicial=119&titulo=Comparison between OCP, PVCI and BVCI Hardware Reuse Interfaces Designed in VHDL and Mapped to FPGAs.&sequencial=13&nomePeriodico=Hífen (Uruguaiana)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PORTO, Marcelo Schiavon</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2005</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9417803783263148" target="_blank">ROSA, Leandro Zanetti Paiva da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Arquiteturas de Cálculo da FDCT 2-D e da IDCT 2-D para Codecs HDTV no Padrão H.264/AVC. Hífen (Uruguaiana)<sup><img id='01031155_14' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01031155' /></sup>, Uruguaiana, RS, v. 29, n.55-56, p. 129-137, 2005. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01031155&volume=29&issue=&paginaInicial=129&titulo=Arquiteturas de Cálculo da FDCT 2-D e da IDCT 2-D para Codecs HDTV no Padrão H.264/AVC&sequencial=14&nomePeriodico=Hífen (Uruguaiana)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>BASTIAN, Fabrício Biolo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6642246457142692" target="_blank">BASTIAN, Fabrício Biolo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . A New Transistor Folding Algorithm Applied to an Automatic Full-Custom Layout Generation Tool. Lecture Notes in Computer Science<sup><img id='03029743_15' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='03029743' /></sup>, Berlin, v. 3254, p. 732-741, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=03029743&volume=3254&issue=&paginaInicial=732&titulo=A New Transistor Folding Algorithm Applied to an Automatic Full-Custom Layout Generation Tool&sequencial=15&nomePeriodico=Lecture Notes in Computer Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>GÜNTZEL, J. L. A.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Análise de Timing Funcional de Circuitos VLSI Contendo Portas Complexas.. Revista de Informática Teórica e Aplicada<sup><img id='01034308_16' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, Porto Alegre, v. 8, n.1, p. 111-142, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=8&issue=&paginaInicial=111&titulo=Análise de Timing Funcional de Circuitos VLSI Contendo Portas Complexas.&sequencial=16&nomePeriodico=Revista de Informática Teórica e Aplicada" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
</div>
<div class="cita-artigos">
<b><a name="LivrosCapitulos"></a>Livros publicados/organizados ou edições</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> (Org.) ; <b>GÜNTZEL, J. L. A.</b> (Org.) . 17th South Symposium on Microelectronics. Porto Alegre: UFRGS, 2002. 153p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> (Org.) ; <b>GÜNTZEL, J. L. A.</b> (Org.) . XV Microelectronics Seminar - SIM2000. Canoas: Editora da ULBRA - Universidade Luterana do Brasil, 2000. 165p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a> (Org.) ; MARCHIORO, G. F. (Org.) . 2a Escola de Microeletrônica da SBC - Sul. Canoas: Editora da ULBRA - Universidade Luterana do Brasil, 2000. 110p . </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="CapitulosLivrosPublicados"></a>Capítulos de livros publicados</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> . Physical Design Automation.. In: Ricardo Augusto da Luz Reis; Marcelo Soares Lubaszewski; Jochen Jess. (Org.). Design of Systems on a Chip: Design and Test. 1ed.Berlin, Alemanha: Springer Verlag, 2006, v. , p. 83-108. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; DOMINGUES, Cristiano Viana ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . A Novel Full Automatic Layout Generation Strategy for Static CMOS Circuits. In: Manfred Glesner; Ricardo Augusto da Luz Reis; Leandro Indrusiak; V Mooney; H. Eveking. (Org.). VLSI-SOC: From Systems to Chips. 1ed.Berlin, Alemanha: Springer Verlag, 2006, v. , p. 197-211. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9417803783263148" target="_blank">ROSA, Leandro Zanetti Paiva da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Forward and Inverse 2-D DCT Architectures for H.264/AVC Video Compression Directed to HDTV.. In: Eduardo Boemo; Gustavo Sutter; Elías Todorovich; Sergio López-Buedo. (Org.). FPGA-Based System. 1ed.Madrid, Espanha: Universidad Autónoma de Madrid, 2006, v. , p. 11-18. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Estilos de Projeto. In: REIS, Ricardo Augusto da Luz. (Org.). Concepção de Circuitos Integrados. 1ed.Porto Alegre: Sagra-Luzzato, 2000, v. 1, p. 77-98. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Estilos de Projeto. In: Ricardo Augusto da Luz Reis. (Org.). Sistemas Digitales: Síntese Física de Circuitos Integrados. 1ed.Bogotá: Ediciones Uniandes y programa CYTED, 2000, v. 1, p. 75-99. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. G. ; <b>GÜNTZEL, J. L. A.</b> . Componentes Programáveis. In: REIS, Ricardo Augusto da Luz; MARCHIORO, Gilberto Fernandes; GÜNTZEL, José Luís Almada. (Org.). 2a Escola de Microeletrônica da SBC-Sul. Canoas: Editora da ULBRA - Universidade Luterana do Brasil, 2000, v. , p. 71-95. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <b>GÜNTZEL, J. L. A.</b> ; D'ÁVILA, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Designing a Masked Programmable Matrix for Sequential Circuits. In: Luis Miguel Silveira; Srinivas Devadas; Ricardo Augusto da Luz Reis. (Org.). VLSI: Systems on a Chip. Boston: Kluwer Academic Publishers, 2000, v. , p. 439-446. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Técnicas de Implementação de Circuitos Lógicos.. In: Ricardo Augusto da Luz Reis; Marcello Macarthy. (Org.). I Escola de Microeletrônica da SBC/Regional Sul. 1ed.Porto Alegre: SBC, 1999, v. 1, p. 87-107. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Trabalhos completos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3299902.3309754" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; FABRE, Sheiny ; FONTANA, TIAGO AUGUSTO ; LIVRAMENTO, VINICIUS ; PILLA, LAÉRCIO ; <b>GÜNTZEL, JOSÉ LUÍS</b> . How Deep Learning Can Drive Physical Synthesis Towards More Predictable Legalization. In: the 2019 International Symposium, 2019, San Francisco. Proceedings of the 2019 International Symposium on Physical Design - ISPD &apos;19. New York: ACM Press, 2019. v. 1. p. 3-10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2018.8399925" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5425953099038556" target="_blank">MONTEIRO, Marcio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <b>GUNTZEL, JOSE LUIS</b> . On the calculation reuse in hadamard-based SATD. In: 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2018.8351114" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; RODRIGUES FILHO, Vanio ; AGOSTINI, LUCIANO ; <b>GUNTZEL, JOSE LUIS</b> . Coding- and Energy-Efficient FME Hardware Design. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1-5. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2018.8533264" target="_blank"></a>FABRE, Sheiny ; <b>GUNTZEL, JOSE LUIS</b> ; PILLA, LAERCIO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; FONTANA, TIAGO ; LIVRAMENTO, VINICIUS . Enhancing Multi-Threaded Legalization Through $k$-d Tree Circuit Partitioning. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Goncalves. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2018.8617838" target="_blank"></a>LOHMANN, Douglas ; HUF, Alexis ; LETTNIN, DJONES ; SIQUEIRA, Frank ; <b>GUNTZEL, JOSE LUIS</b> . A Domain-specific Language for Automated Fault Injection in SystemC Models. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. v. 1. p. 425-428. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; FONTANA, TIAGO ; FABRE, Sheiny ; FERRARI, Bernardo ; LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; SOUTO, João ; PILLA, LAÉRCIO ; <b>GÜNTZEL, Jose Luis</b> . Ophidian: an Open-Source Library for Physical Design Research and Teaching. In: Accepted for presentation in the 2018 Workshop on Open-Source EDA Technology (WOSET 2018), 2018, San Diego, CA, Estados Unidos. Accepted for presentation in the 2018 Workshop on Open-Source EDA Technology (WOSET 2018), 2018. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2018.8617853" target="_blank"></a>CANCELLIER, LUIZ HENRIQUE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <b>GUNTZEL, JOSE LUIS</b> . On HEVC Robustness to Integer Motion Estimation Pruning. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. v. 1. p. 197-200. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3036669.3038248" target="_blank"></a>FONTANA, TIAGO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; ALMEIDA, SHEINY ; PILLA, LAÉRCIO ; <b>GÜNTZEL, JOSÉ LUÍS</b> . How Game Engines Can Inspire EDA Tools Development. In: the 2017 ACM, 2017, Portland. Proceedings of the 2017 ACM on International Symposium on Physical Design - ISPD '17. New York: ACM, 2017. v. 1. p. 25-31. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3109984.3110005" target="_blank"></a>FONTANA, TIAGO AUGUSTO ; ALMEIDA, SHEINY ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; PILLA, LAÉRCIO ; <b>GÜNTZEL, JOSÉ LUIS</b> . Exploiting cache locality to speedup register clustering. In: the 30th Symposium, 2017, Fortaleza. Proceedings of the 30th Symposium on Integrated Circuits and Systems Design Chip on the Sands - SBCCI &apos;17, 2017. v. 1. p. 191-197. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3109984.3110010" target="_blank"></a>CANCELLIER, LUIZ HENRIQUE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <b>GÜNTZEL, JOSÉ LUÍS</b> . Block matching hardware architecture for SATD-based successive elimination. In: the 30th Symposium, 2017, Fortaleza. Proceedings of the 30th Symposium on Integrated Circuits and Systems Design Chip on the Sands - SBCCI '17. New York: ACM Press, 2017. v. 1. p. 149-154. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3109984.3110009" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2958340257744978" target="_blank">Bräscher, André Beims</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <b>GÜNTZEL, JOSÉ LUÍS</b> . Improving the energy efficiency of a low-area SATD hardware architecture using fine grain PDE. In: the 30th Symposium, 2017, Fortaleza. Proceedings of the 30th Symposium on Integrated Circuits and Systems Design Chip on the Sands - SBCCI &apos;17. New York: ACM Press, 2017. v. 1. p. 155-161. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2016.7451076" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5425953099038556" target="_blank">MONTEIRO, Marcio</a> ; <b>GUNTZEL, JOSE LUIS</b> ; AGOSTINI, LUCIANO . Squarer exploration for energy-efficient sum of squared differences. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 327-330. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2016.7527362" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2958340257744978" target="_blank">BEIMS BRASCHER, ANDRE</a> ; <b>GUNTZEL, JOSE LUIS</b> ; AGOSTINI, LUCIANO . Energy-efficient SATD for beyond HEVC. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montréal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS). v. 1. p. 802-805. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2016.7724041" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; DOS SANTOS, LUIZ C.V. ; <b>GUNTZEL, JOSE LUIS</b> . Evaluating the impact of circuit legalization on incremental optimization techniques. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icip.2016.7532788" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; CANCELLIER, LUIZ HENRIQUE ; <b>GUNTZEL, JOSE LUIS</b> ; AGOSTINI, LUCIANO . Rate-constrained successive elimination of Hadamard-based SATDs. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP). v. 1. p. 2395-2399. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2016.122" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; SANTOS, LUIZ C. V. DOS ; <b>GUNTZEL, JOSE LUIS</b> . Speeding up Incremental Legalization with Fast Queries to Multidimensional Trees. In: 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016, Pittsburgh. 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016. v. 1. p. 36-41. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2016.7841299" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <b>GUNTZEL, JOSE LUIS</b> ; AGOSTINI, LUCIANO . Coarse grain partial distortion elimination for Hadamard ME in HEVC. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 704-707. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2016.7841279" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, Chrystian de Sousa</a> ; LIVRAMENTO, Vinícius dos Santos ; CASTRO, M. B. ; PILLA, L. L. ; <b>GÜNTZEL, JOSÉ LUÍS</b> . Exploiting Parallelism to Speed Up Circuit Legalization. In: 23rd IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS2016), 2016, Monte Carlo, Monaco. 23rd IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS2016), 2016. v. 1. p. 624-627. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2015.7250495" target="_blank"></a>MONTEIRO, JUCEMAR ; FLACH, GUILHERME ; JOHANN, MARCELO ; <b>GUNTZEL, JOSE L. A.</b> . An analytical timing-driven algorithm for detailed placement. In: 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS). v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCAD.2015.7372615" target="_blank"></a>LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; <b>GUNTZEL, JOSE LUIS</b> ; DOS SANTOS, LUIZ C.V. . Exploiting non-critical Steiner tree branches for post-placement timing optimization. In: 2015 IEEE/ACM International Conference on ComputerAided Design (ICCAD), 2015, Austin. 2015 IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2015. v. 1. p. 528-535. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/PATMOS.2015.7347604" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; BRASCHER, ANDRE BEIMS ; <b>GUNTZEL, JOSE LUIS</b> . Combining Pel Decimation with Partial Distortion Elimination to increase SAD energy efficiency. In: 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2015, Salvador. 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). v. 1. p. 177-184. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2717764.2717766" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, CHRYSTIAN</a> ; LIVRAMENTO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; FONSECA, RENAN ; <b>GÜNTZEL, JOSÉ LUÍS</b> ; SANTOS, LUIZ . Timing-Driven Placement Based on Dynamic Net-Weighting for Efficient Slack Histogram Compression. In: the 2015 Symposium, 2015, Monterey. Proceedings of the 2015 Symposium on International Symposium on Physical Design - ISPD &apos;15, 2015. v. 1. p. 141-148. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2014.6820316" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2958340257744978" target="_blank">BEIMS BRASCHER, ANDRE</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5425953099038556" target="_blank">MONTEIRO, Marcio</a> ; <b>Giintzel, Jose Luis</b> . Exploring pel decimation to trade off between energy and quality in video coding. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2660540.2661004" target="_blank"></a>CANCELLIER, LUIZ HENRIQUE ; BRÄSCHER, ANDRÉ BEIMS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <b>GÜNTZEL, JOSÉ LUÍS</b> . Energy-Efficient Hadamard-Based SATD Architectures. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. New York: ACM Press. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.7873/DATE.2013.370" target="_blank"></a>LIVRAMENTO, Vinícius dos Santos ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, Chrystian de Sousa</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> . Fast and Efficient Lagrangian Relaxation-Based Discrete Gate Sizing. In: ACM/IEEE DESIGN, AUTOMATION & TEST IN EUROPE (DATE2013), 2013, Grenoble, França. ACM/IEEE DESIGN, AUTOMATION & TEST IN EUROPE. San Jose, CA, USA: EDA Consortium, 2013. p. 1855-1860. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2013.6519075" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7247475472546208" target="_blank">SORATO, E.</a> ; NETTO, Renan Oliveira ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0261485266323909" target="_blank">MICHEL, Pedro Veit</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5458858926370800" target="_blank">CASTRO, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1596629769697284" target="_blank">KLAUTAU, A.</a> . VLSI Architectures for Digital Modulation Classification using Support Vector Machines. In: 4th LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS (LASCAS2013), 2013, Cusco, Peru. 4th LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2013. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2013.6519042" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; MORAES, Bruno George de ; <b>GÜNTZEL, J. L. A.</b> . A Low-Power Configurable VLSI Architecture for Sum of Absolute Differences Calculation. In: 4th LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS (LASCAS2013), 2013, Cusco, Peru. 4th LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2013. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICME.2013.6607555" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; MORAES, Bruno George de ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1492948416649236" target="_blank">WUERGES, E.</a> ; <b>GÜNTZEL, J. L. A.</b> . Quality Assessment of Subsampling Patterns for Pel Decimation Targeting High Definition Video. In: 2013 IEEE INTERNATIONAL CONFERENCE ON MULTIMEDIA AND EXPO (ICME2013), 2013, San Jose, CA, USA. 2013 IEEE INTERNATIONAL CONFERENCE ON MULTIMEDIA AND EXPO, 2013. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644875" target="_blank"></a>SORATO, EDSON ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4684370039892148" target="_blank">FRONZA, EDUARDO P.</a> ; BARBOSA, PAULO R.F.M.M. ; <b>GUNTZEL, JOSE LUIS</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5458858926370800" target="_blank">CASTRO, ADALBERY R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1596629769697284" target="_blank">KLAUTAU, ALDEBARO</a> . Real-time digital modulation classification based on Support Vector Machines. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644880" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; MORAES, Bruno George de ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2958340257744978" target="_blank">BRÄSCHER, A. B.</a> ; <b>GÜNTZEL, J. L.</b> . On the Impacts of Pel Decimation and High-Vt/Low-Vdd on SAD Calculation. In: 26th Symposium on Integrated Circuits and Systems Design (SBCCI2013), 2013, Curitiba, Brasil. 26th Symposium on Integrated Circuits and Systems Design (SBCCI2013), 2013. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2012.6180359" target="_blank"></a>LIVRAMENTO, Vinícius dos Santos ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, Chrystian de Sousa</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> . Evaluating the Impact of Slew on Delay and Power of Neighboring Gates in Discrete Gate Sizing. In: 3rd LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS (LASCAS2012), 2012, Playa del Carmen, México. 3rd LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS. Piscataway (New Jersey, USA): IEEE Circuits and Systems, 2012. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SPL.2012.6211793" target="_blank"></a>NETTO, Renan Oliveira ; <b>GÜNTZEL, J. L. A.</b> . A High Throughput Configurable FFT Processor for WLAN and WiMax Protocols. In: VIII SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (SPL2012), 2012, Bento Gonçalves, Brazil. VIII SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC. Piscataway (New Jersey, USA): IEEE Circuits and Systems, 2012. p. 1-5. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; MORAES, Bruno George de ; <b>GÜNTZEL, J. L. A.</b> . Evaluating the Impact of Carry-Ripple and Carry-Lookahead Adders in Pel Decimation VLSI Implementations. In: 27th South Symposium on Microelectronics (SIM2012), 2012, São Miguel das Missões, RS. 27th South Symposium on Microelectronics. Porto Alegre: Sociedade Brasileira de Computação (SBC), 2012. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463706" target="_blank"></a>LIVRAMENTO, Vinícius dos Santos ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, Chrystian de Sousa</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> . Lagrangian Relaxation-Based Discrete Gate Sizing for Leakage Power Minimization. In: 19th IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS2012), 2012, Sevilha, Espanha. 19th IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS2012), 2012. p. 468-471. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463515" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1451118374901179" target="_blank">WESTPHAL, R.</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a> . Energy-efficient Multi-Task Computing on MPSoCs: a case study from a memory perspective. In: 19th IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS2012), 2012, Sevilha, Espanha. 19th IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS2012), 2012. p. 905-908. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2011.5937633" target="_blank"></a>LIVRAMENTO, Vinícius dos Santos ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; <b>GÜNTZEL, J. L. A.</b> . An Energy-Efficient 8x8 2-D DCT VLSI Architecture for Battery-Powered Portable Devices. In: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS2011), 2011, Rio de Janeiro, Brazil. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS. Piscataway (New Jersey, USA): IEEE, 2011. p. 587-590. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020926" target="_blank"></a>VOLPATO, Daniel Pereira ; MENDONÇA, Alexandre K. I. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a> . Cache-tuning-aware Scratchpad Allocation from Binaries. In: 24th Symposium on Integrated Circuits and Systems Design (SBCCI2011), 2011, João Pessoa. 24th Symposium on Integrated Circuits and Systems Design (SBCCI2011). New York: ACM, 2011. p. 221-226. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020911" target="_blank"></a>LIVRAMENTO, Vinícius dos Santos ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; <b>GÜNTZEL, J. L. A.</b> . An Energy-Efficient Configurable FDCT/IDCT IP Core for Mobile Multimedia Platforms. In: 24th Symposium on Integrated Circuits and Systems Design (SBCCI2011), 2011, João Pessoa. 24th Symposium on Integrated Circuits and Systems Design (SBCCI2011). New York: ACM, 2011. p. 149-154. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2011.6122308" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9584454064042610" target="_blank">MONTEIRO, J. L.</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . A1CSA: An Energy-Efficient Fast Adder Architecture for Cell-Based VLSI Design. In: 18th IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS2011), 2011, Beirute, Líbano. 18th IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS. Piscataway (New Jersey, USA): IEEE Circuits and Systems, 2011. p. 442-445. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . Somadores Tolerantes a Falhas Usando BSD e Codificação 1 de 3.. In: 16th WORKSHOP IBERCHIP (IBERCHIP 2010), 2010, Foz do Iguaçu, PR. 16th WORKSHOP IBERCHIP (IBERCHIP 2010). Porto Alegre, RS: UFRGS, 2010. p. 107-112. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2010.66" target="_blank"></a>VOLPATO, Daniel Pereira ; MENDONÇA, Alexandre K. I. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a> ; <b>GÜNTZEL, J. L. A.</b> . A Post-Compiling Approach that Exploits Code Granularity in Scratchpads to Improve Energy Efficiency. In: 2010 IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2010), 2010, Kefalonia, Grécia. 2010 IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2010). Washington DC, USA: IEEE Computer Society, 2010. p. 127-132. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2009.28" target="_blank"></a>MENDONÇA, Alexandre K. I. ; VOLPATO, Daniel Pereira ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a> . Mapping Data and Code into Scratchpads from Relocatable Binaries. In: 2009 IEEE Computer Society Annual Symposium on VLSI, 2009, Tampa, FL, USA. 2009 IEEE Computer Society Annual Symposium on VLSI. Los Alamitos, CA, USA: IEEE Computer Society, 2009. p. 157-162. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUIMARAES JR, Daniel S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Utilizando um Fluxo ASIC para Integração de um Multiplicador Wallace Tree no Datapath de um Processador RISC. In: 15th WORKSHOP IBERCHIP (IBERCHIP 2009), 2009, Buenos Aires. 15th WORKSHOP IBERCHIP. Buenos Aires: Ediciones Científicas Americanas, 2009. p. 334-337. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Sensitivity Analysis to SETs Considering Timing and Logic Masking. In: 9th Latin-American Test Workshop (LATW2008), 2008, Puebla, México. 9th Latin-American Test Workshop. Puebla, México: INAOEP, 2008. p. 151-156. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Evaluating Fault-Tolerant Fast Adders Implemented in FPGAs. In: IV Southern Conference on Programmable Logic - Designer Forum (SPL2008), 2008, Bariloche, Argentina. IV Southern Conference on Programmable Logic Design Forum - Designer Forum. Madrid, Espanha: Universidad Autonóma de Madrid, 2008. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Arquitetura de Somador de Alto Desempenho Baseada no Recálculo Parcial com Carry Invertido. In: XXXIV Conferencia Latinoamericana de Informática (CLEI2008), 2008, Santa Fe, Argentina. XXXIV Conferencia Latinoamericana de Informática (CLEI2008). Buenos Aires, Argentina: Sociedade Argentina de Informática, 2008. p. 1-10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/spl.2007.371749" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Soft Error Tolerant Carry-Select Adders Implemented Into Altera FPGAs. In: 3rd Southern Conference on Programmable Logic (SPL2007), 2007, Mar del Plata, Argentina. 3rd Southern Conference on Programmable Logic. Piscataway, NJ, Estado Unidos: IEEE, 2007. v. 1. p. 199-202. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Reducing TMR Resource Overhead in Hardened Carry-Select Adders. In: 8th Latin-American Test Workshop (LATW2007), 2007, Cuzco, Peru. 8th Latin-American Test Workshop. Lima, Peru: PUC Peru, 2007. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8788168068847597" target="_blank">REDIESS, Fabiane Konrad</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> . A Motion Compensation Architecture Design and Prototyping Targeting SDTV Frames for H.264/AVC Standard. In: III Southern Conference on Programmable Logic - Designer Forum (SPL2007), 2007, Mar del Plata, Argentina. III Southern Conference on Programmable Logic - Designer Forum. Madrid, Espanha: Universidad Autonóma de Madrid, 2007. v. 1. p. 37-40. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9417803783263148" target="_blank">ROSA, Leandro Zanetti Paiva da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Forward and Inverse 2-D DCT Architectures for H.264/AVC Video Compression Directed to HDTV.. In: 2nd SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC, 2006, Mar del Plata. FPGA-Based System.. Madrid, España: Universidad Autónoma de Madrid, 2006. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2006.1693859" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> . High Throughput Multitransform and Multiparallelism IP Directed to the H.264/AVC Video Compression Standard.. In: IEEE International Symposium on Circuits and Systems, 2006 (ISCAS2006), 2006, Island of Kos. IEEE International Symposium on Circuits and Systems (ISCAS2006). Piscataway, NJ, Estado Unidos: IEEE, 2006. p. 5417-5422. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9417803783263148" target="_blank">ROSA, Leandro Zanetti Paiva da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Projeto de Arquiteturas Síncronas e de Alto Desempenho para os Blocos das Transformadas Diretas e Inversas da Compressão H.264/AVC.. In: XII Workshop Iberchip (IWS2006), 2006, San José. XII Workshop Iberchip. Sevilha, Espanha: Iberchip, 2006. p. 187-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCDCS.2006.250885" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, Carolina Gomes</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Safe Path-Based Hierarchical Functional Timing Analysis by Considering Block Arrival Times.. In: 6th International Caribbean Conference on Devices, Circuits and Systems (ICCDCS2006), 2006, Playa del Carmen. 6th IEEE International Caribbean Conference on Devices, Circuits and Systems. Los Alamitos, CA: IEEE, 2006. p. 345-349. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, Carolina Gomes</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, Egas</a> ; RIBEIRO, Ivandro ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, Gilson Inácio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b>GÜNTZEL, J. L. A.</b> . Automatic Evaluation of Single Event Transient Propagation in CMOS Logic Circuits Based on Topological Timing Analysis.. In: 7th IEEE Latin-American Test Workshop (LATW2006), 2006, Buenos Aires. 7th IEEE Latin-American Test Workshop, 2006. p. 49-54. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6772701392507505" target="_blank">SILVA, André Marcelo Coelho da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Exploração no Espaço de Projeto da Hadamard 4x4 Direta do Padrão de Compressão de Vídeo H.264/AVC.. In: XII Workshop Iberchip (IWS2006), 2006, San José. XII Workshop Iberchip. Sevilha, Espanha: Iberchip, 2006. p. 99-102. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Investigação de Algoritmos e Proposta Arquitetural para a Estimação de Movimento direcionada à Vídeos de Alta Resolução.. In: XII Workshop Iberchip (IWS2006), 2006, San José. XII Workshop Iberchip. Sevilha, Espanha: Iberchip, 2006. p. 61-64. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> . Arquitetura Multi-Transformada de Alto Desempenho com Paralelismo Programável e Direcionada para o Padrão de Compressão de Vídeo H.264/AVC .. In: XII Workshop Iberchip (IWS2006), 2006, San José. XII Workshop Iberchip. Sevilha, Espanha: Iberchip, 2006. p. 91-94. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Quantização Direta e Inversa de Alta Performance para a Compressão de Vídeo H.264/AVC Direcionada para HDTV.. In: XII Workshop Iberchip (IWS2006), 2006, San José. XII Workshop Iberchip. Sevilha, Espanha: Iberchip, 2006. p. 95-98. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, Carolina Gomes</a> ; RIBEIRO, Ivandro ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7637271022991431" target="_blank">HENES NETO, Egas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, Gilson Inácio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b>GÜNTZEL, J. L. A.</b> . Avoiding Circuit Simulation in Single Event Transient Propagation Analysis in Combinational Circuits.. In: 11TH IEEE EUROPEAN TEST SYMPOSIUM (ETS2006), 2006, Southampton, UK. 11TH IEEE EUROPEAN TEST SYMPOSIUM (ETS2006). Southampton (Inglaterra): Univ. of Southampton (Inglaterra), 2006. v. 1. p. 46-51. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/mwscas.2006.382052" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> . High Throughput FPGA Based Architecture for H.264/AVC Inverse Transforms and Quantization.. In: 49th IEEE Midwest Symposium on Circuits and Systems, 2006 (MWSCAS2006), 2006, San José, Porto Rico. 49th IEEE Midwest Symposium on Circuits and Systems. Piscatay, NJ: IEEE CAS, 2006. v. 1. p. 281-285. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/11847083_29" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . Considering Zero-Arrival Time and Block Arrival-Time in Hierarchical Functional Timing Analysis. In: 16th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS2006), 2006, Montpellier, França. Lecture Notes in Computer Science (LNCS). Berlin, Alemanha: Springer Verlag, 2006. v. 4148. p. 301-310. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1127908.1127982" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9417803783263148" target="_blank">ROSA, Leandro Zanetti Paiva da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> . High Throughput Architecture for H.264/AVC Forward Transforms Block. In: 16th ACM Great Lakes Symposium on VLSI (GLSVLSI2006), 2006, Philadelphia, USA. 16th ACM Great Lakes Symposium on VLSI. New York, USA: ACM, 2006. p. 320-323. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8855863533350404" target="_blank">VORTMANN, João Alberto</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Entropy Coder Architectures for H.264/AVC Baseline Profile. In: 6th Microelectronics Students Forum (SForum2006), 2006, Recife. 6th Microelectronics Students Forum. Porto Alegre: SBC - SBMicro, 2006. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2005.1465400" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, Cristiano Lopes dos</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . Incremental Timing Optimization for Automatic Layout Generation. In: IEEE International Symposium on Circuits and Systems (ISCAS2005), 2005, Kobe, Japão. IEEE International Symposium on Circuits and Systems (ISCAS2005). New York: IEEE Press, 2005. p. 3567-3571. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, Carolina Gomes</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . Hierarchical Timing Analysis Using Selective Critical Path Sensitization. In: 6th IEEE LATIN AMERICAN TEST WORKSHOP, 2005, Salvador, Bahia. 6th IEEE LATIN AMERICAN TEST WORKSHOP. Salvador, Bahia: UFRGS/IM-Sevilla/UFBa, 2005. p. 65-70. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">ZIESEMER JUNIOR, Adriel Mota</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, Eduardo</a> ; <b>GÜNTZEL, J. L. A.</b> . Automatic Layout Generation of 2´s Complement Multipliers in CMOS Technology. In: XI Workshop Iberchip (IWS2005), 2005, Salvador, Bahia. XI Workshop Iberchip. Salvador, Bahia: IBERCHIP/UFRGS/UFBa/IMSE, 2005. p. 35-38. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0904659771560359" target="_blank">NEVES, Bruno Silveira</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Increasing the Image Quality in a JPEG Compressor through Arithmetic Error Minimization. In: XI Workshop Iberchip (IWS2005), 2005, Salvador, Bahia. XI Workshop Iberchip. Salvador, Bahia: IBERCHIP/UFRGS/UFBa/IMSE, 2005. p. 90-93. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6772701392507505" target="_blank">SILVA, André Marcelo Coelho da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Impactos do Uso de Diferentes Arquiteturas de Somadores em FPGAS Altera. In: XI Workshop Iberchip, 2005, Salvador, Bahia. XI Workshop Iberchip. Salvador, Bahia: IBERCHIP/UFRGS/UFBa/IMSE, 2005. p. 134-137. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0751638316736817" target="_blank">MATEUS, Gustavo Pereira</a> ; BERARDI, Rita Cristina Galarraga ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9465490112401929" target="_blank">SAWABE, Érico Kazuhiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6961215686888789" target="_blank">BLASCO, Ezequiel Conceição</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Exploração do Espaço de Projeto em Arquiteturas para Cálculo de Raiz Quadrada Inteira. In: XI Workshop Iberchip (IWS2005), 2005, Salvador, Bahia. XI Workshop Ibership. Salvador, Bahia: IBERCHIP/UFRGS/UFBa/IMSE, 2005. p. 158-161. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Desenvolvimento e Validação das Interfaces BVCI para o Reuso de Blocos de Hardware. In: XI Workshop Iberchip (IWS2005), 2005, Salvador, Bahia. XI Workshop Iberchip. Salvador, Bahia: IBERCHIP/UFRGS/UFBa/IMSE, 2005. p. 239-242. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Projeto, Síntese e Simulação das Interfaces de Reuso de Hardware do Padrão OCP (Open Core Protocol). In: XI Workshop Iberchip, 2005, Salvador, Bahia. XI Workshop Iberchip. Salvador, Bahia: IBERCHIP/UFRGS/UFBa/IMSE, 2005. p. 251-254. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MWSCAS.2005.1594102" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, Cristiano Lopes dos</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Effects of Using a Pin-to-Pin Delay Model on a Library-Free Transistor/Gate Sizing Scheme. In: IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2005 (MWSCAS2005), 2005, Cincinati, Ohio. 48TH IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS (MSCAS2005). Piscataway, New Jersey (EUA): IEEE Circuits & Systems Society, 2005. p. 305-318. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, Cristiano Lopes dos</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Path Delay Fault Generation Using Exact Floating Mode Sensitization. In: 5th IEEE LATIN AMERICAN TEST WORKSHOP, 2004, Cartagena de Indias. 5th IEEE LATIN AMERICAN TEST WORKSHOP. Bogotá: UNIANDES, 2004. p. 174-177. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELLO, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1869189687163139" target="_blank">SILVA, Luciano da</a> ; REAL, Rodrigo ; FRAINER, Gustavo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8968483294142013" target="_blank">GEYER, Claudio Fernando Resin</a> ; <b>GÜNTZEL, J. L. A.</b> ; YAMIN, Adenauer Correa ; AUGUSTIN, Iara . Timing Verification Based on Floating Vector Simulation: a Distribuited Approach. In: X Workshop Iberchip (IWS2004), 2004, Cartagena de Indias. X Workshop Iberchip. Bogotá: UNIANDES, 2004. p. 110-111. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/977091.977147" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; KASTENSMIDT, Fernanda Lima ; <b>GÜNTZEL, J. L. A.</b> . Physical Design Methodologies for Performance Predictability and Manufacturability. In: 1st ACM Conference on Computing Frontiers, 2004, Ischia. ACM Conference on Computing Frontiers. New York: ACM Express, 2004. p. 390-397. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>76. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> . Functional Timing Analysis Using ATPG Techniques. In: 4TH IEEE LATIN AMERICAN TEST WORKSHOP, 2003, Natal. 4TH IEEE LATIN AMERICAN TEST WORKSHOP, 2003. p. 92-97. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>77. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2003.1232844" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . Improving Critical Path Identification in Functional Timing Analysis. In: 16th Symposium on Integrated Circuits and Systems Design, 2003, São Paulo. 16th Symposium on Integrated Circuits and Systems Design, 2003. p. 297-302. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>78. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2003.1232845" target="_blank"></a>SANTOS, Cristiano ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . A Transistor Sizing Method Applied to an Automatic Layout Generation Tool. In: 16th Symposium on Integrated Circuits and Systems Design, 2003, São Paulo. 16th Symposium on Integrated Circuits and Systems Design, 2003. p. 303-307. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>79. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-540-39762-5_56" target="_blank"></a>GUERRERO, David ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <b>GÜNTZEL, J. L. A.</b> ; BELLIDO, Manuel ; JUANCHICO, Jorge ; RUIZDECLAVIJO, Paulino ; MILLAN, Alejandro . Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits. In: 13th International Workshop on Power and Timing Modeling, Optimization and Simulation, 2003, Torino, Itália. Integrated Circuit Design: Power and Timing Modeling, Optimization and Simulation, 2003. p. 510-519. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>80. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; DOMINGUES, Cristiano Viana ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . A New Macro-Cell Generation Strategy for Three Metal Layer CMOS Technologies. In: IFIP International Conference on Very Large Scale Integration, 2003, Darmstadt, Alemanha. IFIP International Conference on Very Large Scale Integration, 2003. p. 193-197. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>81. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUERRERO, David ; BELLIDO, Manuel ; JUANCHICO, Jorge ; MILLAN, Alejandro ; RUIZDECLAVIJO, Paulino ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <b>GÜNTZEL, J. L. A.</b> . Estimation of Floating Cube Delay Using Transistor Path Computation Delay Models for CMOS Circuits. In: XVIII Conference on Design of Circuits and Integrated Systems, 2003, Ciudad Real, Espanha. XVIII Conference on Design of Circuits and Integrated Systems, 2003. p. 95-99. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>82. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9153778834533882" target="_blank">BYSTRONSKI, Márcio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . A Comparison Between Testability Measures Applied to Complex Gates.. In: 3rd IEEE LATIN AMERICAN TEST WORKSHOP, 2002, Montevideo. 3rd IEEE LATIN AMERICAN TEST WORKSHOP. Montevideo: TIMA/LATU, 2002. v. 1. p. 144-149. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>83. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2002.1137671" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9153778834533882" target="_blank">BYSTRONSKI, Márcio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Finding the Critical Delay of Combinational Blocks by Floating Vector Simulation and Path Tracing.. In: 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 2002, Porto Alegre. 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (SBCCI2002). Los Alamitos, California: IEEE Computer Society, 2002. p. 277-282. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>84. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a> . A Timed Calculus for ATG-Based Timing Analysis of Circuits with Complex Gates. In: 2nd IEEE Latin American Test Workshop, 2001, Cancún. 2nd IEEE Latin American Test Workshop. Puebla, México: National Institute for Astrophysics, Optics and Electronics (INAOE), 2001. p. 234-239. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>85. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2000.876003" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; D'ÁVILA, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . ATG-Based Timing Analysis of Circuits Containing Complex Gates. In: Symposium on Integrated Circuits and Systems Design, 2000, Manaus. Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 2000. p. 21-26. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>86. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2213712668129271" target="_blank">BERTOTTO, C. A.</a> . Ambiente de Programação Off-line para o Kit de Robótica ROBIX RCS-6. In: CONGRESSO NACIONAL DA SOCIEDADE BRASILEIRA DE COMPUTAÇÃO, 2000, Curitiba. CONGRESSO NACIONAL DA SOCIEDADE BRASILEIRA DE COMPUTAÇÃO, 20. Curitiba: Editora Universitária Champagnat, 2000. p. 41-41. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>87. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.1999.803116" target="_blank"></a>LIMA, F. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . A Tool for Analysis of Universal Logic Gates Functionality.. In: Brazilian Synposium on Integrated Circuit Design (SBCCI'99), 1999, Natal. Brazilian Synposium on Integrated Circuit Design (SBCCI'99). Los Alamitos, California - USA: IEEE Computer Society, 1999. p. 184-187. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>88. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; PIZZOL, Guilherme Dall ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Path Enumeration Algorithms for Timing Analysis of Digital Circuits.. In: Workshop Iberchip, 1999, Lima, Peru. Quinto Workshop Iberchip. Lima, Peru: Iberchip/Pontificia Universidad Católica del Perú, 1999. p. 334-341. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>89. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. G. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Designing Masked Programmable ULGs for MPGAs. In: Workshop Iberchip, 1999, Lima, Peru. Quinto Workshop Iberchip. Lima, Perú: Iberchip/Pontificia Universidad Católica del Perú, 1999. p. 91-99. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>90. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <b>GÜNTZEL, J. L. A.</b> ; D'ÁLVILA, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Maragata. In: UFRGS Microelectronics Seminar, 1999, Pelotas. XIV UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 1999. p. 55-62. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>91. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.1998.715443" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; MORAES, Fernando Gehm ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . An Improved Path Enumeration Method Considering Different Fall and Rise Gate Delays.. In: Brazilian Symposium on Integrated Circuit Design, 1998, Armação de Búzios, RJ. Brazilian Symposium on Integrated Circuit Design. Los Alamitos, California - USA: IEEE Computer Society, 1998. p. 208-211. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>92. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.1998.715442" target="_blank"></a>LIMA, F. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Improving Logic Density of QCL Masterslices by Using Universal Logic Gates.. In: Brazilian Symposium on Integrated Circuit Design (SBCCI), 1998, Armação de Búzios, RJ. Brazilian Symposium on Integrated Circuit Design. Los Alamitos, California - USA: IEEE Computer Society, 1998. p. 204-207. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>93. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Improving Path Enumeration Accuracy by Considering Different Fall and Rise Gate Delays.. In: Workshop Iberchip, 1998, Mar del Plata. Quarto Workshop Iberchip. Buenos Aires: Iberchip/Universidad Nacional de La Plata, 1998. p. 91-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>94. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. G. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . On the Applicability of Universal Logic Gates for Designing Masked Programmable Gate Arrays.. In: Workshop Iberchip, 1998, Mar del Plata. Quarto Workshop Iberchip. Buenos Aires: Iberchip/Universidad Nacional de La Plata, 1998. p. 110-119. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>95. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CREMOUX, S. ; <b>GÜNTZEL, J. L. A.</b> ; MONNIER, T. ; AZEMARD, N. ; AUVERGNE, D. . Performance Optimization by Path Selection.. In: International Workshop on Logic Synthesis, 1997, Tahoe City, California - USA. International Workshop on Logic Synthesis, 1997. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>96. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . An X-Window/MOTIF Interface for Fast Prototyping Using Marcela Prediffused Masterslices.. In: Workshop Iberchip, 1997, Cidade do México. Tercer Workshop Iberchip. México, DF: Iberchip/CYTED/CINVESTAV, 1997. p. 504-509. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>97. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MAHLMANN, L. G. G. ; MORAES, Fernando Gehm ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Tentos for Windows- Um Sistema para Microeletrônica.. In: Workshop Iberchip, 1997, Cidade do México. Tercer Workshop Iberchip. México DF: Iberchip/CYTED/CINVESTAV, 1997. p. 513-522. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>98. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CREMOUX, S. ; <b>GÜNTZEL, J. L. A.</b> ; MONNIER, T. ; AZEMARD, N. ; AUVERGNE, D. . Algorithme de Sélection des Chemins pour l'Optimisation de Performances.. In: Colloque CAO de Circuits Intégrés et Systémes., 1997, Villard de Lans (Grenoble), Fr. Colloque CAO de Circuits Intégrés et Systémes.. Grenoble, France: TIMA/MENESTRIP, 1997. p. 188-191. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>99. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CREMOUX, S. ; MONNIER, T. ; <b>GÜNTZEL, J. L. A.</b> ; AZEMARD, N. ; AUVERGNE, D. . Path Selection Algorithm for Performance Optimization.. In: IFIP TC10 WG10.5 International Workshop on Logic and Architecture Synthesis., 1996, Grenoble, France. IFIP TC10 WG10.5 International Workshop on Logic and Architecture Synthesis.. Grenoble, France: INPG/IFIP, 1996. p. 277-284. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>100. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MWSCAS.1995.510207" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; FLORES, Aline Pessano ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> . A Novel Approach for ASIC Layout Generation.. In: Midwest Symposium on Circuits and Systems, 1995, Rio de Janeiro. Midwest Symposium on Circuits and Systems. Piscataway, USA: IEEE Press, 1995. p. 719-794. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>101. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; FLORES, Aline Pessano ; FREITAS, Demétrio Luis de . A Sea-of-Cells Approach for ASIC Design. In: Primer Workshop Iberchip, 1995, Cartagena de Indias. Primer Workshop Iberchip. Bogotá: CMUA/CNM/IBERCHIP, 1995. p. 281-290. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>102. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; FREITAS, Demétrio Luis de ; BELFORT, Hendrio Baron ; FLORES, Aline Pessano ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Partitioning-Based Procedures for Sea-of-Cells Layout Assignment. In: Congresso da Sociedade Brasileira de Microeletrônica, 1994, Rio de Janeiro. Congresso da Sociedade Brasileira de Microeletrônica. Rio de Janeiro: SBMicro/NCE-UFRJ, 1994. p. 709-718. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>103. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FLORES, Aline Pessano ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . The MARCELA Sea-of-Cells Generator. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1994, Gramado. Simpósio Brasileiro de Concepção de Circuitos Integrados. Porto Alegre: SBC/SBMicro/UFRGS, 1994. p. 357-366. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>104. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; HACKBART, A. ; KRÜGER, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Comparação entre as Abordagens Marcela e Sea-of-Gates: um Estudo de Caso. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1992, Rio de Janeiro. Simpósio Brasileiro de Concepção de Circuitos Integrados. Rio de Janeiro: SBC/SBMicro/UFRJ, 1992. p. 164-178. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>105. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> . Algumas Formas de Implementação de ASICs. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1992, Rio de Janeiro. Simpósio Brasileiro de Concepção de Circuitos Integrados. Rio de Janeiro: SBC/SBMicro/UFRJ, 1992. p. 15-34. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>106. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">APREA, Javier Francisco ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, Marcus</a> ; FICHMAN, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9021684074203091" target="_blank">PILGER, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . GAMA: uma Interface de Aquisição para Cintilografias. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1992, Rio de Janeiro. Simpósio Brasileiro de Concepção de Circuitos Integrados. Rio de Janeiro: SBC/SBMicro/UFRJ, 1992. p. 148-163. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>107. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; FACHIN, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Tchê: o Circuito de Teste do Projeto Marcela.. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1991, Jaguariúna. Simpósio Brasileiro de Concepção de Circuitos Integrados. Campinas: SBC/SBMicro/CTI, 1991. p. 21-30. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>108. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Marcela: uma Nova Abordagem para Pré-Difundidos. In: Congresso da Sociedade Brasileira de Microeletrônica, 1991, Belo Horizonte. Congresso da Sociedade Brasileira de Microeletrônica. Belo Horizonte: SBMicro/UFMG, 1991. p. 534-543. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>109. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; FREIRE, L. O. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; HOLSBACH, J. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, Dante</a> . Taura: um ASIC para Terminal de Vídeo. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1990, Ouro Preto. Simpósio Brasileiro de Concepção de Circuitos Integrados. Belo Horizonte: SBC/SBMicro/UFMG, 1990. p. 315-324. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos expandidos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BONOTO, Bruno Izais ; CANCELLIER, LUIZ HENRIQUE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5425953099038556" target="_blank">MONTEIRO, Marcio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; <b>GÜNTZEL, Jose Luis</b> . A Named-Pipe Library for Hardware Simulation. In: 33rd South Symposium on Microelectronics (SIM2018), 2018, Curitiba. 33rd South Symposium on Microelectronics (SIM2018). Porto Alegre: SBC, 2018. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5425953099038556" target="_blank">MONTEIRO, Marcio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; <b>GÜNTZEL, Jose Luis</b> . Impacts of SAD on Execution Time for High Definition Video Codecs. In: 29th South Symposium on Microelectronics (SIM2014), 2014, Alegrete, Brazil. 29th South Symposium on Microelectronics (SIM2014). Porto Alegre, RS: SBC, 2014. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CANCELLIER, L. H. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2958340257744978" target="_blank">BRÄSCHER, A. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; <b>GÜNTZEL, Jose Luis</b> . Design Space Evaluation of SATD Architectures. In: 29th South Symposium on Microelectronics (SIM2014), 2014, Alegrete, Brazil. 29th South Symposium on Microelectronics (SIM2014). Porto Alegre, RS: SBC, 2014. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9584454064042610" target="_blank">MONTEIRO, J. L.</a> ; FLACH, G. A. ; PUGET, J. C. ; <b>GÜNTZEL, Jose Luis</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a> . A More Accurate Algorithm for Fast Cut Line Selection in Global Placement. In: 29th South Symposium on Microelectronics (SIM2014), 2014, Alegrete, Brazil. 29th South Symposium on Microelectronics (SIM2014). Porto Alegre, RS: SBC, 2014. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; MORAES, Bruno George de ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2958340257744978" target="_blank">BRÄSCHER, A. B.</a> ; <b>GÜNTZEL, Jose Luis</b> . Comparison of 90nm and 65nm Logic Synthesis of a SAD Configurable VLSI Architecture.. In: 28th South Symposium on Microelectronics (SIM2013), 2013, Porto Alegre, RS. 28th South Symposium on Microelectronics (SIM2013). Porto Alegre, RS: SBC, 2013. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NETTO, Renan Oliveira ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0261485266323909" target="_blank">MICHEL, Pedro Veit</a> ; <b>GÜNTZEL, J. L. A.</b> . A Low-Power High Throughput Configurable FFT/IFFT Processor for WLAN and WiMax Protocols. In: 27th South Symposium on Microelectronics (SIM2012), 2012, São Miguel das Missões, RS. 27th South Symposium on Microelectronics. Porto Alegre: Sociedade Brasileira de Computação (SBC), 2012. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MONTEIRO, Jucemar Luis ; CAMPOS, P. P. V. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Cell-Based VLSI Implementations of the Add One Carry Select Adder. In: 26th South Symposium on Microelectronics (SIM2011), 2011, Novo Hamburgo, RS. 26th South Symposium on Microelectronics. Porto Alegre: Sociedade Brasileira de Computação (SBC), 2011. p. 201-204. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CORREA, I. S. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1596629769697284" target="_blank">KLAUTAU, A.</a> ; COSTA, J. C. . A Direct Memory Access Controller (DMAC) IP-Core using AMBA AXI Protocol. In: 26th South Symposium on Microelectronics (SIM2011), 2011, Novo Hamburgo, RS. 26th South Symposium on Microelectronics. Porto Alegre: Sociedade Brasileira de Computação (SBC), 2011. p. 167-171. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MORAES, Bruno George de ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, Ismael</a> ; <b>GÜNTZEL, J. L. A.</b> . A Rate-Distortion Metric Targeting Perceptual Video Coding. In: 26th South Symposium on Microelectronics (SIM2011), 2011, Novo Hamburgo, RS. 26th South Symposium on Microelectronics. Porto Alegre: Sociedade Brasileira de Computação (SBC), 2011. p. 109-112. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIVRAMENTO, Vinícius dos Santos ; MORAES, Bruno George de ; MACHADO, Brunno Abner ; <b>GÜNTZEL, J. L. A.</b> . A High Throughput Multiplierless Low Power 8x8 2-D DCT IP for Portable Multimedia Applications. In: 10th Microelectronics StudentsForum (SForum2010), 2010, São Paulo, Brasil. 10th Microelectronics StudentsForum. São Paulo: USP/FEI, 2010. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NIHEI, Gustavo H. ; <b>GÜNTZEL, J. L. A.</b> . Modeling Embedded SRAM with SystemC. In: 24th South Symposium on Microelectronics (SIM2009), 2009, Pelotas, RS, Brasil. 24th South Symposium on Microelectronics. Porto Alegre: SBC, 2009. p. 145-148. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CAMPOS, Carlos Eduardo de ; MONTEIRO, Jucemar Luis ; RIBAS, Robson ; <b>GÜNTZEL, J. L. A.</b> . Evaluation of XOR Circuits in 90nm CMOS Technology. In: 24th South Symposium on Microelectronics (SIM2009), 2009, Pelotas, RS, Brasil. 24th South Symposium on Microelectronics. Porto Alegre: SBC, 2009. p. 55-58. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MONTEIRO, Jucemar Luis ; CAMPOS, Carlos Eduardo de ; RIBAS, Robson ; <b>GÜNTZEL, J. L. A.</b> . A Comparison of Carry Lookahead Adders Mapped with Static CMOS Gates. In: 24th South Symposium on Microelectronics (SIM2009), 2009, Pelotas, RS, Brasil. 24th South Symposium on Microelectronics. Porto Alegre: SBC, 2009. p. 59-62. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; GUIMARAES JR, Daniel S. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a> . Using an ASIC Flow for the Integration of a Wallace Tree Multiplier in the DataPath of a RISC Processor. In: 24th South Symposium on Microelectronics, 2009, Pelotas, RS, Brasil. 24th South Symposium on Microelectronics. Porto Alegre: SBC, 2009. p. 79-82. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . A Two-Step SET Sensitivity Estimation Technique. In: 23rd South Symposium on Microelectronics (SIM2008), 2008, Bento Gonçalves, RS. 23rd South Symposium on Microelectronics. Porto Alegre: SBC, 2008. p. 81-84. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Fault-Tolerant Fast Adders Implemented in FPGAs. In: 23rd South Symposium on Microelectronics (SIM2008), 2008, Bento Gonçalves, RS. 23rd South Symposium on Microelectronics. Porto Alegre: SBC, 2008. p. 85-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Transient Fault-Tolerant Adders Implemented in FPGAs. In: 8th Microelectronics Students Forum (SForum2008), 2008, Gramado, RS, Brasil. 8th Microelectronics Students Forum. Porto Alegre, RS: SBC, 2008. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/FPL.2007.4380735" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . RIC Fast Adder and Its SET-Tolerant implementation in FPGAs. In: 17th IEEE International Conference on Field Programmable Logic and Applications (FPL2007), 2007, Amsterdam. 17th IEEE International Conference on Field Programmable Logic and Applications. Piscataway, NJ, Estado Unidos: IEEE, 2007. v. 1. p. 638-641. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Re-computing the Carry to Reduce Resource Penalty in Binary Adders Protected with TMR. In: 22nd South Symposium on Microelectronics (SIM2007), 2007, Porto Alegre. 22nd South Symposium on Microelectronics. Porto Alegre: SBC, 2007. p. 93-96. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Fault Tolerant Carry Lookahead Adders Implemented in FPGA. In: 22nd South Symposium on Microelectronics (SIM2007), 2007, Porto Alegre. 22nd South Symposium on Microelectronics. Porto Alegre: SBC, 2007. p. 109-112. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0751638316736817" target="_blank">MATEUS, Gustavo Pereira</a> ; VIÇOSA JR, Elvio ; <b>GÜNTZEL, J. L. A.</b> . Timing Aware Pre-Analysis of Single Event Transient Propagation. In: 22nd South Symposium on Microelectronics (SIM2007), 2007, Porto Alegre. 22nd South Symposium on Microelectronics. Porto Alegre: SBC, 2007. p. 97-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8788168068847597" target="_blank">REDIESS, Fabiane Konrad</a> ; <b>GÜNTZEL, J. L. A.</b> . Projeto e Implementação de Processadores RISC em VHDL. In: XIV Congresso de Iniciação Científica da UFPel (CIC2006), 2006, Pelotas. XIV Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2006. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8855863533350404" target="_blank">VORTMANN, João Alberto</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Arquitetura de Hardware Dedicada para a Aecodificação Exp-Golomb Padrão H.264 de Compressão de Vídeo.. In: XII Workshop Iberchip (IWS2006), 2006, San José. XI Workshop Iberchip. Sevilha, Espanha: Iberchip, 2006. p. 277-278. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> . A Multitransform and Multiparallelism IP for H.264/AVC Video Compression Standard.. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 133-136. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> . FPGA Prototype of a H.264/AVC Inverse Transform and Quantization Architecture for HDTV.. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 19-23. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . A Hardware Architecture for Motion Estimation Using Pel Decimation 4:1 and SAD.. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 69-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6772701392507505" target="_blank">SILVA, André Marcelo Coelho da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Design Space Exploration on the H.264 4x4 Hadamard Transform.. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 125-128. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8788168068847597" target="_blank">REDIESS, Fabiane Konrad</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6772701392507505" target="_blank">SILVA, André Marcelo Coelho da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . A Motion Compensation Architecture for Video Compression.. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 65-68. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9417803783263148" target="_blank">ROSA, Leandro Zanetti Paiva da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . H.264/AVC Forward Transforms Block Architecture for HDTV.. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 121-124. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8855863533350404" target="_blank">VORTMANN, João Alberto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Dedicated Hardware Architectures for H.264/AVC Exp-Golomb Coding and Decoding.. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 129-132. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . Using Statistical Timing Analysis to Evaluate the Accuracy of Worst-Case Topological Timing Analysis. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 89-92. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . A Basic Study on Montecarlo Simulation and Its Applications on Statistical Timing Analysis.. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 97-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, Carolina Gomes</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0751638316736817" target="_blank">MATEUS, Gustavo Pereira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; KASTENSMIDT, Fernanda Lima ; <b>GÜNTZEL, J. L. A.</b> . On the Influence of Single Event Transient on Gate Delays. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 85-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; PETRY, Rafael de Lima ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . A Comparison Between Multiplier Architectures Implemented in Altera FPGAs.. In: 21st South Symposium on Microelectronics, 2006, Porto Alegre. 21st South Symposium on Microelectronics. Porto Alegre: SBC, 2006. p. 25-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">ZIESEMER JUNIOR, Adriel Mota</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, Eduardo</a> ; <b>GÜNTZEL, J. L. A.</b> . Development of an Automatic Regular Layout Generator of 2´s Complement Multipliers in CMOS Technology. In: 20th South Symposium on Microelectronics (SIM2005), 2005, Santa Cruz do Sul. 20th South Symposium on Microelectronics. Santa Cruz do Sul: UNISC, 2005. p. 109-112. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; ALTERMANN, Wagner ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">ZIESEMER JUNIOR, Adriel Mota</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . Automatic Layout Generation of Binary Adders in Static CMOS Logic. In: 20th South Symposium on Microelectronics (SIM2005), 2005, Santa Cruz do Sul. 20th South Symposium on Microelectronics. Santa Cruz do Sul: UNISC, 2005. p. 39-42. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9417803783263148" target="_blank">ROSA, Leandro Zanetti Paiva da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . An Integer 2-D DCT Architecture for the H.264/AVC Video Coding Standard. In: 20th South Symposium on Microelectronics (SIM2005), 2005, Santa Cruz do Sul. 20th South Symposium on Microelectronics. Santa Cruz do Sul: UNISC, 2005. p. 119-122. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9417803783263148" target="_blank">ROSA, Leandro Zanetti Paiva da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Design, Synthesis and Simulation of OCP (Open Core Protocol) Hardware Reuse Interface. In: 20th South Symposium on Microelectronics (SIM2005), 2005, Santa Cruz do Sul. 20th South Symposium on Microelectronics. Santa Cruz do Sul: UNISC, 2005. p. 11-14. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6772701392507505" target="_blank">SILVA, André Marcelo Coelho da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Impacts of Different Adder Architectures in Designs Directed to Altera FPGAS. In: 20th South Symposium on Microelectronics (SIM2005), 2005, Santa Cruz do Sul. 20th South Symposium on Microelectronics. Santa Cruz do Sul: UNISC, 2005. p. 131-134. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Design, Syntesis and Evaluation of BVCI Hardware Reuse Interfaces. In: 20th South Symposium on Microelectronics (SIM2005), 2005, Santa Cruz do Sul. 20th South Symposium on Microelectronics. Santa Cruz do Sul: UNISC, 2005. p. 15-18. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4589660577066054" target="_blank">SILVA, Thaísa Leal da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5614213528512401" target="_blank">PORTO, Roger Endrigo Carvalho</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Design and Comparison between PVCI, BVCI and OCP Hardware Reuse Interfaces Mapped to FPGA. In: 3rd Microelectronics Students Forum (SForum2005), 2005, Florianópolis. 3rd Student Forum on Microelectronics. Florianópolis: SBC - SBMicro, 2005. p. 1-2. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVA, Michele dos Santos da ; <b>GÜNTZEL, J. L. A.</b> . Towards Using The Floating Vector Gate Delay Model in Functional Timing Analysis.. In: X Workshop Iberchip (IWS2004), 2004, Cartagena de Indias. X Workshop Iberchip. Bogotá: UNIANDES, 2004. p. 149-150. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, Cristiano Lopes dos</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Delay/Area Optimization with Transistor Sizing. In: 19th South Symposium on Microelectronics (SIM2004), 2004, São Miguel das Missões. 19th South Symposium on Microelectronics. Ijuí: UNIJUI, 2004. p. 80-84. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6642246457142692" target="_blank">BASTIAN, Fabrício Biolo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, Cristiano Lopes dos</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . A New Parametrizable Folding Algorithm Applied to an Automatic Layout Generation Tool. In: 19th South Symposium on Microelectronics (SIM2004), 2004, São Miguel das Missões. 19th South Symposium on Microelectronics. Ijuí: UNIJUI, 2004. p. 71-74. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVA, Michele dos Santos da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <b>GÜNTZEL, J. L. A.</b> . A Comparison Between Gate Delay Models for Timing Analysis. In: 19th South Symposium on Microelectronics (SIM2004), 2004, São Miguel das Missões. 19th South Symposium on Microelectronics. Ijuí: UNIJUI, 2004. p. 145-149. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . Improving Critical Path Identification in Functional Timing Analysis. In: 18th South Symposium on Microelectronics (SIM2003), 2003, Novo Hamburgo. 18th South Symposium on Microelectronics, 2003. p. 93-98. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SANTOS, Cristiano ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b>GÜNTZEL, J. L. A.</b> . A Sizing Algorithm Applied to an Automatic Layout Generator. In: 18th South Symposium on Microelectronics (SIM2003), 2003, Novo Hamburgo. 18th South Symposium on Microelectronics, 2003. p. 85-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Timing-Driven Automatic Layout Generation of Digital CMOS Circuits. In: 18th South Symposium on Microelectronics (SIM2003), 2003, Novo Hamburgo. 18th South Symposium on Microelectronics, 2003. p. 81-84. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELLO, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1869189687163139" target="_blank">SILVA, Luciano da</a> ; REAL, Rodrigo ; FRAINER, Gustavo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; GEYER, Cláudio Resin ; <b>GÜNTZEL, J. L. A.</b> ; YAMIN, Adenauer ; AUGUSTIN, Iara . Timing Verification Based on Floating Vector Simulation on a Heterogeneous Distributed System. In: 18th South Symposium on Microelectronics (SIM2003), 2003, Novo Hamburgo. 18th South Symposium on Microelectronics, 2003. p. 111-114. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">WILKE, Gustavo ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9153778834533882" target="_blank">BYSTRONSKI, Márcio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Finding the Critical Delay of Combinational Blocks by Floating Vector Simulation and Path Tracing.. In: 17th South Simposium on Microelectronics (SIM2002), 2002, Canela, RS. 17th South Simposium on Microelectronics. Porto Alegre, RS: Instituto de Informática/UFRGS, 2002. p. 43-46. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HENTSCHKE, Renato ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Lemon Dragon Physical Synthesis. In: 17th South Symposium on Microelectronics (SIM2002), 2002, Canela, RS. 17th South Symposium on Microelectronics. Porto Alegre, RS: Instituto de Informática/UFRGS, 2002. p. 119-122. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; D'ÁLVILA, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . ATG-Based Timing Analysis of Circuits Containing Complex Gates. In: UFRGS Microelectronics Seminar (SIM2000), 2000, Torres. XV UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 2000. p. 69-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Recursive Learning: a New Methodology for Backtrackings Reduction in Functional Timing Analysis. In: UFRGS Microelectronics Seminar (SIM2000), 2000, Torres. XV UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 2000. p. 73-75. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; PIZZOL, Guilherme Dall ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Exploiting Circuit Regularity in Functional Timing Analysis. In: UFRGS Microelectronics Seminar (SIM99), 1999, Pelotas. XIV UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 1999. p. 77-82. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Programa de TV Tool. In: UFRGS Microelectronics Seminar (SIM99), 1999, Pelotas. XIV UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 1999. p. 91-94. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Considering Different Fall and Rise Gate Delays in Path Enumeration. In: UFRGS Microelectronics Seminar (SIM98), 1998, Bento Gonçalves. XIII UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 1998. p. 59-65. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Performance Evaluation of the SGD and SPGD Path Enumeration Methods. In: UFRGS Microelectronics Seminar (SIM98), 1998, Bento Gonçalves. XIII UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 1998. p. 67-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERREIRA, F. K. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Path-Based Power Estimation of CMOS Circuits. In: UFRGS Microelectronics Seminar (SIM98), 1998, Bento Gonçalves. XIII UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 1998. p. 73-77. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. G. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . On the Applicability of Universal Logic Gates to Design Masked Programmable Gate Arrays. In: UFRGS Microelectronics Seminar (SIM98), 1998, Bento Gonçalves. XIII UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 1998. p. 133-138. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Area Gain Using Universal Logic Gates. In: UFRGS Microelectronics Seminar (SIM98), 1998, Bento Gonçalves. XIII UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 1998. p. 139-142. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . A Path Search Algorithm Based on Implicit Path Enumeration Wich Considers Fall and Rise Times. In: UFRGS Microelectronics Seminar (SIM97), 1997, Porto Alegre. XII UFRGS Microelectronics Seminar, 1997. p. 55-60. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; AUVERGNE, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . The Path Sensitization Problem in Combinational Circuits: Theory. In: UFRGS Microelectronics Seminar (SIM96), 1996, Porto Alegre. XII UFRGS Microelectronics Seminar. Porto Alegre: Instituto de Informática/UFRGS, 1996. p. 69-74. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FLORES, Aline Pessano ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . The Interface of the Marcela Module Generator. In: IX Seminário Interno da Microeletrônica (SIM94), 1994, Porto Alegre. IX Seminário Interno da Microeletrônica. Porto Alegre: Instituto de Informática/UFRGS, 1994. p. 45-47. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREITAS, Demétrio Luis de ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Partitioning-Based Procedures for Sea-of-Cells Layout Assignment. In: IX Seminário Interno da Microeletrônica (SIM94), 1994, Porto Alegre. IX Seminário Interno da Microeletrônica. Porto Alegre: Instituto de Informática/UFRGS, 1994. p. 49-52. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; BELFORT, Hendrio Baron ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . The Logic Decomposition Problem in the Sea-of-Cells Approach. In: IX Seminário Interno da Microeletrônica (SIM94), 1994, Porto Alegre. IX Seminário Interno da Microeletrônica. Porto Alegre: Instituto de Informática/UFRGS, 1994. p. 53-56. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; FREITAS, D. L. ; FLORES, Aline Pessano ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Analysis of a Sea-of-Cells Assignment Tool. In: Congresso da Sociedade Brasileira de Microeletrônica, 1993, Campinas. Congresso da Sociedade Brasileira de Microeletrônica. Campinas: SBMicro/CPqD-Telebras/UNICAMP, 1993. p. XII13-XII15. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FLORES, Aline Pessano ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Performance Analysis of the Marcela Design Tools. In: VIII Seminário Interno da Microeletrônica (SIM93), 1993, Porto Alegre. VIII Seminário Interno da Microeletrônica. Porto Alegre: Instituto de Informática/UFRGS, 1993. p. 41-45. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREITAS, Demétrio Luis de ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . MARLA: The Marcela Layout Assigner. In: VIII Seminário Interno da Microeletrônica (SIM93), 1993, Porto Alegre. VIII Seminário Interno da Microeletrônica. Porto Alegre: Instituto de Informática/UFRGS, 1993. p. 47-51. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FACHIN, D. ; <b>GÜNTZEL, J. L. A.</b> ; RIBAS, Renato Perez ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Tchê: a Test Chip for the Marcela Project. In: VII Seminário Interno da Microeletrônica (SIM91), 1991, Capão da Canoa. VII Seminário Interno da Microeletrônica. Porto Alegre: CPGCC da UFRGS, 1991. p. 76-79. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">APREA, Javier Francisco ; <b>GÜNTZEL, J. L. A.</b> ; FICHMAN, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, Marcus</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . The GAMA Integrated Circuit. In: VII Seminário Interno da Microeletrônica (SIM91), 1991, Capão da Canoa. VII Seminário Interno da Microeletrônica. Porto Alegre: CPGCC da UFRGS, 1991. p. 80-83. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; RIBAS, Renato Perez ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Projeto Marcela: uma Opção de Implementação para o Sistema TRANCA. In: VI Seminário Interno da Microeletrônica (SIM90), 1990, Tramandaí. VI Seminário Interno da Microeletrônica. Porto Alegre: CPGCC da UFRGS, 1990. p. 62-65. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; HOLSBACH, J. ; RIBAS, Renato Perez . Testes Funcionais do CI Taura. In: VI Seminário Interno da Microeletrônica (SIM90), 1990, Tramandaí. VI Seminário Interno da Microeletrônica. Porto Alegre: CPGCC da UFRGS, 1990. p. 66-69. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. MANOTAÇO: um Alarme Automotivo Anti-Furto. In: VI Seminário Interno da Microeletrônica (SIM90), 1990, Tramandaí. VI Seminário Interno da Microeletrônica. Porto Alegre: CPGCC da UFRGS, 1990. p. 86-89. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREIRE, L. O. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, Dante</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; COSTA, A. L. . PEALO, um CI Gate Array Controlador de Acesso Direto à Memória de um Canal. In: V Seminário Interno da Microeletrônica (SIM89), 1989, Tramandaí. V Seminário Interno da Microeletrônica. Porto Alegre: CPGCC da UFRGS, 1989. p. 49-52. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; FREIRE, L. O. ; RIBAS, Renato Perez . TAURA, ASIC para Terminal de Vídeo. In: V Seminário Interno da Microeletrônica (SIM89), 1989, Tramandaí. V Seminário Interno da Microeletrônica. Porto Alegre: CPGCC da UFRGS, 1989. p. 58-61. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Análise Automática da Propagação de Single-Event Transients Utilizando os Algoritmos PODEM e SAT. In: XVI Congresso de Iniciação Científica da UFPel (CIC2007), 2007, Pelotas. XVI Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2007. v. 1. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739903072324799" target="_blank">FRANCK, H. S.</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Análise da Proteção de Somadores Tolerantes a Radiação Implementados em FPGAs. In: XVI Congresso de Iniciação Científica da UFPel (CIC2007), 2007, Pelotas. XVI Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2007. v. 1. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <b>GÜNTZEL, J. L. A.</b> . Usando Análise de Timing Estatística para Avaliar a Precisão da Análise de Timing de Pior Caso. In: XIV Congresso de Iniciação Científica da UFPel (CIC2005), 2006, Pelotas. XIV Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2006. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6772701392507505" target="_blank">SILVA, André Marcelo Coelho da</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Hardware para o Compensador de Movimento do Padrão H.264 de Compressão de Vídeo. In: XIV Congresso de Iniciação Científica da UFPel (CIC2005), 2006, Pelotas. XIV Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2006. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, Carolina Gomes</a> ; <b>GÜNTZEL, J. L. A.</b> . Um Método para a Análise Automática de Single Event Transients Baseado em Cálculo Lógico-Temporal. In: XVII Salão de Iniciação Científica da UFRGS, 2005, Porto Alegre. XVII Salão de Iniciação Científica da UFRGS. Porto Alegre: UFRGS, 2005. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2497331886229077" target="_blank">MESQUITA, Eduardo Macedo</a> ; <b>GÜNTZEL, J. L. A.</b> . Comparação de Somadores Ripple-Carry CMOS Gerados Automaticamente.. In: XVII Salão de Iniciação Científica da UFRGS, 2005, Porto Alegre. XVII Salão de Iniciação Científica da UFRGS. Porto Alegre: UFRGS, 2005. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, Carolina Gomes</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">BRAGA, Matheus Porciuncula</a> ; <b>GÜNTZEL, J. L. A.</b> . Análise de Timing Topológica de Blocos Combinacionais Baseada no Modelo Pino-a-Pino.. In: XIII Congresso de Iniciação Científica da UFPel, 2004, Pelotas. XIII Congresso de Iniciação Científica da UFPel. Pelotas, RS: UFPel, 2004. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVA, Michele dos Santos da ; <b>GÜNTZEL, J. L. A.</b> . Caracterização Temporal de Portas XOR.. In: XIII Congresso de Iniciação Científica da UFPel, 2004, Pelotas, RS. XIII Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2004. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">ZIESEMER JUNIOR, Adriel Mota</a> ; ALTERMANN, Wagner ; <b>GÜNTZEL, J. L. A.</b> . Geração Bit-Slice para Blocos Operativos em Tecnologia CMOS. In: XII Congresso de Iniciação Científica da UFPel, 2003, Pelotas. XII Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2003. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ALTERMANN, Wagner ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">ZIESEMER JUNIOR, Adriel Mota</a> ; <b>GÜNTZEL, J. L. A.</b> . Visualização e Edição de Layouts de Circuitos CMOS.. In: XII Congresso de Iniciação Científica da UFPel, 2003, Pelotas. XII Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVA, Michele dos Santos da ; <b>GÜNTZEL, J. L. A.</b> . Caracterização Temporal de Portas XOR. In: XII Congresso de Iniciação Científica da UFPel, 2003, Pelotas. XII Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, Carolina Gomes</a> ; <b>GÜNTZEL, J. L. A.</b> . Sobre a Aplicação de Técnicas de ATPG para Acelerar a Análise de Timing Baseada em Enumeração de Atrasos. In: XII Congresso de Iniciação Científica da UFPel, 2003, Pelotas. XII Congresso de Iniciação Científica da UFPel. Pelotas: UFPel, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9153778834533882" target="_blank">BYSTRONSKI, Márcio</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Considerando Caminhos Críticos no Posicionamento de Circuitos Digitais CMOS.. In: XIV Salão de Iniciação Científica da UFRGS, 2002, Porto Alegre. XIV Salão de Iniciação Científica da UFRGS, 2002. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <b>GÜNTZEL, J. L. A.</b> . Sensibilização de Caminhos em Circuitos Combinacionais CMOS.. In: XIV Salão de Iniciação Científica da UFRGS, 2002, Porto Alegre. XIV Salão de Iniciação Científica da UFRGS. Porto Alegre: UFRGS, 2002. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9153778834533882" target="_blank">BYSTRONSKI, Márcio</a> ; <b>GÜNTZEL, J. L. A.</b> . Algoritmos para Análise de Timing Funcional de Circuitos Contendo Portas CMOS Complexas.. In: XIII Salão de Iniciação Científica, 2001, Porto Alegre. XIII Salão de Iniciação Científica. Porto Alegre: UFRGS, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PIZZOL, Guilherme Dall ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Estudo Sobre a Sensibilização de Caminhos em Somadores CMOS.. In: X Salão de Iniciação Científica da UFRGS, 1998, Porto Alegre. X Salão de Iniciação Científica da UFRGS. Porto Alegre: UFRGS, 1998. p. 70-70. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . ASIC Design Using a Sea-of-Cells Approach.. In: European Design & Test Conference, 1995, Paris. European Design & Test Conference. Los Alamitos, CA, EUA: IEEE e ACM-SIGDA, 1995. p. 255-255. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Geração de Circuitos Integrados Usando Matrizes de Células Pré-Difundidas.. In: Jornadas de Investigación del Grupo de Montevideo, 1994, Salto. Jornadas de Investigación del Grupo del Montevideo. Montevideo: Universidad de la República (Uruguai), 1994. p. 197-197. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BELFORT, Hendrio Baron ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Validação da Matriz de Células Pré-Difundidas do Projeto Marcela.. In: VI Salão de Iniciação Científica da UFRGS, 1994, Porto Alegre. Porto Alegre: UFRGS, 1994. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FLORES, Aline Pessano ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . A Interface X-Windows para o Sistema Marcela.. In: VI Salão de Iniciação Científica da UFRGS, 1994, Porto Alegre. VI Salão de Iniciação Científica da UFRGS. Porto Alegre: UFRGS, 1994. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, Marcus</a> ; FICHMAN, Luis Henrique ; APREA, Javier Francisco ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Desenvolvimento de um Microcircuito Digital Atualizador.. In: IV Salão de Iniciação Científica da UFRGS, 1992, Porto Alegre. IV Salão de Iniciação Científica da UFRGS. Porto Alegre: UFRGS, 1992. p. 110-110. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FICHMAN, Luis Henrique ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, Marcus</a> ; APREA, Javier Francisco ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Projeto de um Microcircuito Digital Contador de 16 Bits.. In: IV Salão de Iniciação Científica da UFRGS, 1992, Porto Alegre. Porto Alegre: UFRGS, 1992. p. 110-110. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIBAS, Renato Perez ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Tchê : o circuito teste do projeto Marcela.. In: III Salão de Iniciação Científica da UFRGS, 1991, Porto Alegre. III Salão de Iniciação Científica da UFRGS. Porto Alegre: UFRGS, 1991. p. 43-43. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREIRE, Luis Otavio ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; COSTA, A. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, Dante</a> . A Concepção de Pealo, CI Gate Array Controlador de Acesso Direto à Memória.. In: Congresso da Sociedade Brasileira de Microeletrônica, 1989, Porto Alegre. Congresso da Sociedade Brasileira de Microeletrônica. Porot Alegre: SBMicro/UFRGS, 1989. p. 745-746. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="ApresentacoesTrabalho"></a>Apresentações de Trabalho</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>; LIVRAMENTO, Vinícius dos Santos ; SANTOS, LUIZ C. V. DOS . Exploiting Flow Conservation Conditions for Effective Timing-Driven Layer Assignment. 2017. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; LIVRAMENTO, Vinícius dos Santos ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, Chrystian de Sousa</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a> ; <b>GÜNTZEL, JOSÉ LUÍS</b> . Exploiting bipartite graph matching for fast local clock network optimization during incremental timing-driven placement. 2016. (Apresentação de Trabalho/Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3496539095665497" target="_blank">NETTO, RENAN</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2607683934603519" target="_blank">GUTH, Chrystian de Sousa</a> ; LIVRAMENTO, Vinícius dos Santos ; CASTRO, M. B. ; PILLA, L. L. ; <b>GÜNTZEL, JOSÉ LUÍS</b> . Exploiting Parallelism to Speed Up Circuit Legalization. 2016. (Apresentação de Trabalho/Simpósio). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; <b>GÜNTZEL, JOSÉ LUÍS</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . Coarse Grain Partial Distortion Elimination for Hadamard ME in HEVC. 2016. (Apresentação de Trabalho/Simpósio). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a></b>. Portas Lógicas CMOS e Layout. 2015. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a></b>. Timing-Driven Placement. 2015. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a></b>; LIVRAMENTO, Vinícius dos Santos . FirstPlace: a Fast and Effective Incremental Timing-Driven Placement Flow. 2015. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1507069983510475" target="_blank">SEIDEL, I.</a> ; BRÄSCHER, ANDRÉ BEIMS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5425953099038556" target="_blank">MONTEIRO, Marcio</a> ; <b>GÜNTZEL, JOSÉ LUÍS</b> . Exploring Pel Decimation to Trade off Between Energy and Quality in Video Coding. 2014. (Apresentação de Trabalho/Simpósio). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Projeto Fi&#769;sico de Portas Lo&#769;gicas e Redes de Transistores. 2012. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VOLPATO, Daniel Pereira ; MENDONÇA, Alexandre K. I. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a> . Cache-tuning-aware Scratchpad Allocation from Binaries. 2011. (Apresentação de Trabalho/Simpósio). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Metodologias de Projeto Físico. 2011. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Static Timing Analysis e Otimização de Atraso e Potência de Circuitos Digitais. 2011. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Apresentação Geral do INCT-NAMITEC. 2011. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Circuitos Integrados Digitais em Tecnologia CMOS. 2010. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Circuitos Integrados Digitais em Tecnologia CMOS. 2009. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Técnicas de Implementação de Circuitos Integrados. 2008. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Técnicas de Implementação e Metodologias de Projeto. 2007. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<a name="ProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Produção técnica</b>
</div>
<div class="cita-artigos">
<b><a name="SoftwareSemPatente"></a>Programas de computador sem registro</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, Cristiano Lopes dos</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . TicTac::Sizing. 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel Lima</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . TicTac::Sens. 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELLO, Lucas</a> ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . TicTac:: Brutus. 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; FLORES, Aline Pessano ; FREITAS, Demétrio Luis de ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . MARCELA: um gerador automático de leiautes baseado em matrizes de células pré-difundidas. 1995. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosTecnicos"></a>Trabalhos técnicos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; BEHRENS, Frank Hermann ; <b>GÜNTZEL, J. L. A.</b> ; RIBAS, Renato Perez ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Formas de Implementação de ASICs Digitais.. 1993. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; FREIRE, Luis Otavio ; RIBAS, Renato Perez ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, Dante</a> . TAURA, Um ASIC para Terminal de Vídeo.. 1991. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREIRE, Luis Otavio ; <b>GÜNTZEL, J. L. A.</b> ; RIBAS, Renato Perez ; COSTA, Ana Lúcia ; FRÖHLICH, Antônio Augusto ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, Dante</a> . Documentação da Concepção de Pealo (CADM1C), um Circuito Integrado Pré-Difundido Controlador de Acesso Direto à Memória de um Canal para Sistemas Baseados no Microprocessador 8085A.. 1989. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CALAZANS, Ney ; FRANCESCHINI, Carlos ; FREIRE, Luis Otavio ; <b>GÜNTZEL, J. L. A.</b> ; RIBAS, Renato Perez . Biblioteca de células para circuitos pré-difundidos.. 1988. </div>
</div>
<br class="clear">
<a name="DemaisProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Demais tipos de produção técnica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Circuitos Integrados Digitais em Tecnologia CMOS. 2009. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Técnicas de Implementação de CIs. 2008. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Técnicas de Implementação e Metodologias de Projeto. 2007. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Design Styles: gate arrays, standard-cells, full custom, FPGA. 2006. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Estilos de Projeto Físico. 2005. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Estilos de Projeto Físico. 2004. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Modelos e Algoritmos para Verificação de Timing de Circuitos Digitais CMOS. 2004. (Curso de curta duração ministrado/Outra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Estilos de Projeto Físico. 2003. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Estilos de Projeto Físico. 2002. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Estilos de Projeto. 2001. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Estilos de Projeto. 2000. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Técnicas de Implementação de Circuitos Lógicos.. 1999. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Curso de Introdução à Microeletrônica. 1998. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Bancas">
<h1>Bancas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoBancasTrabalho"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de trabalhos de conclusão</b>
</div>
<div class="cita-artigos">
<b>Mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, Jose Luis</b>; RIBAS, Renato Perez; DINIZ, Claudio Machado; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a>.  Participação em banca de Felipe Todeschini Bortolon. Static Noise Margin Analysis for CMOS Logic Cells in Near-Threshold. 2018. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, JOSÉ LUÍS</b>; MORAES, Raimes; SILVA, Karina Rocha Gomes da.  Participação em banca de Fabrízio Piccoli Maziero. Geração Automática de Testes Funcionais Baseada em Algoritmos Genéticos para Verificação Funcional. 2016. Dissertação (Mestrado em Programa de Pós-graduação em Engenharia Elétrica) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, JOSÉ LUÍS</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORRÊA, Guilherme Ribeiro</a>; MATTOS, J. C. B.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a>.  Participação em banca de Dieison Soares Silveira. Algoritmos e Arquiteturas de Hardware para a Compressão de Quadros de Referência em Codificadores de Vídeo Digitais. 2015. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, JOSÉ LUÍS</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a>; RIBAS, Renato Perez; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a>.  Participação em banca de André Luis Rodeghiero Rosa. Projeto de Células e Circuitos VLSI Digitais CMOS para Operação em Baixa Tensão. 2015. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, Jose Luis</b>; AZEVEDO, R. J.; LETTNIN, D. V.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a>.  Participação em banca de Olav Philipp Henschel. Verificação de Consistência e Coerência de Memória Compartilhada para Multiprocessamento em Chip. 2014. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, Jose Luis</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, Marcelo Schiavon</a>; ZATT, B.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>.  Participação em banca de Ricardo Garcia Jeske. Projeto de Hardware de Baixo Custo e Alto Desempenho para as Transformadas Discretas dos Cossenos de Tamanho Variável Definidas no Padrão de Codificação de Vídeos HEVC. 2013. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, Jose Luis</b>; LIMA, A. C. C.; FARIAS, P. C. M. A.; CUNHA, A. I. A..  Participação em banca de Ilan Schnitman Souza. Projeto de um Sistema de Correção de Erros em Comunicação Móvel Usado no Padrão LTE. 2013. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal da Bahia. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, Jose Luis</b>; BEZERRA, Eduardo Augusto; FARINES, J. M.; LETTNIN, D. V..  Participação em banca de Wesley Gonçalves Silva. Geração Automática de Propriedades para Verificação Formal de uma Aplicação Espacial Baseada em FPGA. 2013. Dissertação (Mestrado em PROGRAMA DE POS GRADUAÇÃO EM ENGENHARIA ELETRICA) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, Jose Luis</b>; BEZERRA, Eduardo Augusto; BECKER, L. B.; LETTNIN, D. V..  Participação em banca de Daniel dos Santos. Desenvolvimento de um Sistema para a Detecção e o Reconhecimento de Sinais de Trânsito Brasileiros. 2013. Dissertação (Mestrado em Programa de Pós-graduação em Engenharia Elétrica) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; MARCON, C. A. M.; FERNANDES, L. G. L.; MORAES, Fernando Gehm.  Participação em banca de Tales Marchesan Chaves. Distributed Memory Organization with Support for Data Migration for NOC-Based MPSoCs. 2012. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BEZERRA, Eduardo Augusto; MORAES, Fernando Gehm; LETTNIN, D. V.; <b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Frederico Ferlini. PLAESER: Plataforma de Emulação de Soft Errors Visando a Análise Experimental de Técnicas de Tolerância a Falhas: uma prototipação rápida utilizando FPGAs. 2012. Dissertação (Mestrado em Programa de Pós-graduação em Engenharia Elétrica) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; TEIVE, R. C. G.; ZEFERINO, C. A..  Participação em banca de Rodrigo Vinícius Mendonça Pereira. Análise da Implementação do Protocolo LIN em Hardware e em Software. 2011. Dissertação (Mestrado em Programa de Mestrado Acadêmico em Computação Aplic) - Universidade do Vale do Itajaí. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; WAGNER, F. R.; Olinto Furtado; LETTNIN, D. V.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a>.  Participação em banca de Eberle Andrey Rambo. Verificação de Consistência de Memória para Sistemas Integrados Multiprocessados. 2011. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a>; <b>GÜNTZEL, J. L. A.</b>; SUSIN, Altamiro Amadeu.  Participação em banca de Cláudio Machado Diniz. Arquitetura de Hardware Dedicada para a Predição Intra-Quadro em Codificadores do Padrão H.264/AVC. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de Thiago Rocha de Assis. Analysis of Transistor Sizing and Folding Effectiveness to Mitigate Soft Errors. 2009. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a>; WAGNER, F. R.; AZEVEDO, R. J.; SCHNEIDER, Márcio Cherem; <b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Roberto de Oliveira Leão. Análise Experimental de Técnicas de Estimativa de Potência Baseadas em Macromodelagem em Nível RT. 2008. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOUZA, A.; CUNHA, C. R.; <b>GÜNTZEL, J. L. A.</b>; MARQUES, Luis Cleber Carneiro; NOCETI FILHO, Sidnei.  Participação em banca de Alessandro de Souza Lima. Células SRAM de Ultra Baixa Tensão com Polarização de Substrato. 2008. Dissertação (Mestrado em Programa de Pós-graduação em Engenharia Elétrica) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FURTADO, Olinto José Varela; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a>; Luís Fernando Friedrich; <b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Max Ruben de Oliveira Schultz. Geração Automática de Ferramentas de Inspeção de Código para Processadores Especificados em ADL. 2007. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; SUSIN, Altamiro Amadeu; MORAES, Fernando Gehm; RIBAS, Renato Perez; <b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Adriel Mota Ziesemer Junior. Geração Automática de Partes Operativas de Circuitos VLSI. 2007. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GALUP-MONTORO, Carlos; SCHNEIDER, Márcio Cherem; MARQUES, Luis Cleber Carneiro; <b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Gustavo Buchweitz Giusti. Projeto de um Circuito Divisor de Freqüência de Ultra-Baixo Consumo de Potência. 2007. Dissertação (Mestrado em PROGRAMA DE POS GRADUAÇÃO EM ENGENHARIA ELETRICA) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>.  Participação em banca de Cristina Meinhardt. Geração de Leiautes Regulares Baseados em Matrizes de Células. 2006. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a>; BURIOL, Luciana Salete; <b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Glauco Borges Valim dos Santos. Area Routing in Digital Integrated Circuits. 2006. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; SUSIN, Altamiro Amadeu; <b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a>.  Participação em banca de Rubinei Peske Angelo. Implicações do estilo de Descrição de Códigos VHDL na Testabilidade. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a>.  Participação em banca de Cláudio Carvalho Menezes. Geração Automática de Leiaute Através de Matrizes de Células NAND-ARTELO. 2004. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; VARGAS, F.; FAGUNDES, Rubem.  Participação em banca de Leonardo Lemos Ribeiro. Desenvolvimento de um Ambiente paa Controle e Comunicação de um Monitor de Sinais Vitais em Ambiente Windows/PC. 2003. Dissertação (Mestrado em Engenharia Elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; COMBA, João Luiz Dihl; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; MORAES, Fernando Gehm.  Participação em banca de Felipe de Souza Marques. Um Algoritmo Formal para Remoção de Redundâncias. 2003. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; MORAES, Fernando Gehm; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a>.  Participação em banca de Alex Rocha Prado. Identificando e Removendo Falhas de Colagem Não-Testáveis com o Uso de Vertex Precedent BDDs. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; ROCHOL, Juergen; FRANÇA, F. M. G..  Participação em banca de Marcelo Boeira de Barcelos. Soft IP para Criptografia usando o Algoritmo Rijndael e Implementação em Lógica Programável. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; RIBAS, Renato Perez; SUSIN, Altamiro Amadeu; LUBASZEWSKI, Marcelo.  Participação em banca de Alex Dias Gonsales. Proposta de uma Nova Arquitetura de FPGA para Aplicações DSP e BIST. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8968483294142013" target="_blank">GEYER, Claudio Fernando Resin</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de Sandro Sawicki. Projeto Cooperativo no Ambiente Cave Baseado em Espaço Compartilhado de Objetos. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; SUSIN, Altamiro Amadeu; FETTER, Walter; LUBASZEWSKI, Marcelo.  Participação em banca de Janor Araújo Bastos. Teste de uma Matriz de Chaveamento. 2002. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Teses de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, JOSÉ LUÍS</b>; VIVET, Pascal; MORAES, Fernando Gehm; CALAZANS, Ney.  Participação em banca de Matheus Trevisan Moreira. Asynchronous Circuits: Innovations in Components, Cell Libraries and Design Templates. 2016. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MORAES, Fernando Gehm; SASSATELLI, G.; <b>GÜNTZEL, J. L.</b>; MARCON, C. A. M.; INDRUSIAK, L. S.; ROBERT, M.; OST, L.; GOGNIAT, G..  Participação em banca de Marcelo Grandi Mandelli. Exploration of Run-Time Dynamic Mapping Techniques for Emerging Large Scale MPSoCs. 2015. Tese (Doutorado em Systemes automatique et micro-electronique)  - Université Montpellier 2 - Sciences et Techniques. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PEDRONI, V. A.; <b>GÜNTZEL, Jose Luis</b>; GOUVEIA FILHO, O.; RENAUX, D. P. B.; LIMA, C. R. E..  Participação em banca de Ricardo Pereira Jasinski. Effective Design with VHDL: Principles and Best Practice. 2014. Tese (Doutorado em Engenharia Elétrica e Informática Industrial)  - Universidade Tecnológica Federal do Paraná. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, Jose Luis</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a>; MARQUES, F. S.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a>.  Participação em banca de Caio Graco Prates Alegretti. Analytical Logical Effort Formulation for Local Sizing. 2013. Tese (Doutorado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, Jose Luis</b>; PEREIRA, C. E.; FRAGA, J. S.; COELHO, P. H. G.; STEMMER, M. R.; BECKER, L. B..  Participação em banca de Elisabete Nakoneczny Moraes. Método para Gerenciamento de Consumo de Energia Elétrica em Sistemas Ciberfísicos. 2013. Tese (Doutorado em PROGRAMA DE POS GRADUAÇÃO EM ENGENHARIA ELETRICA)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; MILLAN, Alejandro; ROSELLÓ, J. L.; SANCHEZ, S.; YÚFERA, A..  Participação em banca de David Guerrero Martos. Técnicas de Implementación de Circuitos Integrados Digitales CMOS de Alta Velocidad de Operación y Bajo Consumo de Potencia. 2012. Tese (Doutorado em Doctorado en Ingeniería Informática)  - Universidade de Sevilla. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHNEIDER, Márcio Cherem; SUZUKI, D. O. H.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a>; <b>GÜNTZEL, J. L. A.</b>; GOUVEIA FILHO, O.; SOARES JUNIOR, J. N..  Participação em banca de Adilson Jair Cardoso. Modelagem e Projeto de Conversores AC/DC de Ultrabaixa Tensão de Operação. 2012. Tese (Doutorado em Programa de Pós-graduação em Engenharia Elétrica)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; FREIRE, R. C. S.; SOUSA, M. J.; ZAMPOLO, R. F.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1596629769697284" target="_blank">KLAUTAU, A.</a>.  Participação em banca de Adalbery Rodrigues Castro. Implementação em FPGA de Algoritmos para Classificação de Modulação em Rádio Cognitivo. 2011. Tese (Doutorado em Engenharia Elétrica)  - Universidade Federal do Pará. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; JACOBI, R. P.; <b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de Sandro Sawicki. Particionamento de Células e Pads de I/O em Circuitos VLSI 3D.. 2009. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a>; <b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a>.  Participação em banca de Felipe de Souza Marques. Technology Mapping for Virtual Libraries Based on DAGs. 2008. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a>; <b>GÜNTZEL, J. L. A.</b>; RIBAS, Renato Perez.  Participação em banca de Leomar Soares da Rosa Júnior. Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles. 2008. Tese (Doutorado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAN, D.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, Gilson Inácio</a>; <b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de Gustavo Reis Wilke. Analysis and Optimization of Mesh-based Clock Distribution. 2008. Tese (Doutorado em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Qualificações de Doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>Giintzel, Jose Luis</b>; KAHNG, Andrew B.; BRENNER, Ulrich; JOHANN, MARCELO.  Participação em banca de Jucemar Luis Monteiro. Timing-driven Placement with Network Flow-based Legalization. 2017. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, JOSÉ LUÍS</b>; BRUSAMARELLO, Valner João; HELDWEIN, Marcelo Lobo; RAMBO, Carlos Renato; ÁLVAREZ-BOTERO, Germán Andrés; SOUSA, Fernando Rangel de.  Participação em banca de Arturo Fajardo Jaimes. Concepção de um Sistema Autônomo para Alimentar um Implante Subcutâneo sem Baterias e sem Contato. 2015. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Engenharia Elétrica - PGEEL)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PEDRONI, V. A.; <b>GÜNTZEL, Jose Luis</b>; GOUVEIA FILHO, O.; RENAUX, D. P. B.; LIMA, C. R. E..  Participação em banca de Ricardo Pereira Jasinski. Effective Design with VHDL: Principles and Best Practice. 2014. Exame de qualificação (Doutorando em Engenharia Elétrica e Informática Industrial)  - Universidade Tecnológica Federal do Paraná. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, Jose Luis</b>; PEDRONI, V. A.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a>; SAWAN, M.; PETTENGHI, H..  Participação em banca de Luiz Alberto Pasini Melek. Ultra-Low Voltage CMOS Static Gates. 2014. Exame de qualificação (Doutorando em PROGRAMA DE POS GRADUAÇÃO EM ENGENHARIA ELETRICA)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; PEREIRA, C. E.; STEMMER, M. R..  Participação em banca de Elisabete Nakoneczny Moraes. Framework para Gerenciamento de Energia em Sistemas Embarcados. 2011. Exame de qualificação (Doutorando em Pós Graduação em Engenharia de Automação e Sistemas)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a>; RIBAS, Renato Perez.  Participação em banca de Cristiane Lazzari. Transistor-Level Automatic Generation of Hardening and Secure Circuits. 2007. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalhos de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; Olinto Furtado; FRÖHLICH, Antônio Augusto.  Participação em banca de João Paulo Pizani Flor.Síntese comportamental de componentes de um Sistema Operacional em hardware.
							2011. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; VOLPATO, Daniel Pereira; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, Luiz Claudio Villar dos</a>.  Participação em banca de Olav Philipp Henschel.Verificação de Coerência e Consistência de Memória Compartilhada para Multiprocessamento em Chip: o impacto da simulação de falhas na avaliação de cobertura.
							2011. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; SILVA, Sandro Vilela da; MACARTHY, Marcello da Rocha.  Participação em banca de Thaísa Leal da Silva.Codificação e Decodificação de entropia Segundo o Perfil Baseline do Padrão de Compresão de Vídeo H.264/AVC: Algoritmos e Arquiteturas.
							2006. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MACARTHY, Marcello da Rocha; <b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Allan Sampaio Pires.Consolidação do Ambiente Exec-RS com a Inclusão de Mecanismos de Exceção e Interfaces Demonstrativas.
							2006. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; ROSA, Vagner Santos da; SUSIN, Altamiro Amadeu.  Participação em banca de Marcelo Schiavon Porto.Investigação de Algoritmos e Desenvolvimento Arquitetural para a Estimação de Movimento em Compressão de Vídeo Digital..
							2006. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>; MACARTHY, Marcello da Rocha.  Participação em banca de Rodrigo Araújo Tavares.Avaliação dos Impactos do Reuso de Hardware Através da Implementaçao de uma Interface PVCI Integrada a uma Arquitetura de Cálculo da DCT 2-D.
							2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; SILVEIRA, Ricardo Azambuja; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>.  Participação em banca de Natan Bueno Ungethuem.DomoWork: Ambiente para Projeto de Sistemas de Automação Predial/Residencial Orientado a Objetos.
							2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; MEDEIROS, Gil Carlos Rodrigues; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>.  Participação em banca de Cristiano Brasil Sperb.Desenvolvimento de um Compressor JPEG em Software.
							2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de Gustavo Reis Wilke.Evaluating Clock Distribution Architectures.
							2004. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>; MACARTHY, Marcello da Rocha.  Participação em banca de Roger Endrigo Carvalho Porto.Estudo e Desenvolvimento de Arquiteturas de Somadores para Uso na Compressão de Imagens JPEG.
							2003. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; REIS, Ricardo; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>; MACARTHY, Marcello da Rocha.  Participação em banca de Bruno Silveira Neves.Minimização de Erros das Operações de DCT 2-D e Quantização de um Compressor de Imagens JPEG Descrito em VHDL.
							2003. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; MEDEIROS, Gil Carlos Rodrigues; MATTOS, J.; TOSCANI, S..  Participação em banca de Felipe Zschornack.Um Ambiente de Execução para a Linguagem RS.
							2003. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; VARGAS, F.; MEDEIROS, Gil Carlos Rodrigues; MEIRELES, L. F..  Participação em banca de Leandro Teixeira Lopes.Soluções Seguras para Acesso Remoto: Uma Análise de Redes Privadas Virtuais.
							2003. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; YAMIN, Adenauer Correa; MACARTHY, Marcello da Rocha; MEDEIROS, Gil Carlos Rodrigues.  Participação em banca de Marcelo Augusto Cardozo Jr..Uma Contribuição à Comunicação e à Coordenação no EXEHDA.
							2002. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Adriana Aparecida Sette.Um Guia para Implantação de Segurança Básica em Sistema.
							2001. Trabalho de Conclusão de Curso (Graduação em Tecnologia Em Informática)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Cledimar Machado de Lima.Estudo Comparativo entre Mecanismos de Comunicação e Bibliotecas de Troca de Mensagens em Agrupamentos de Estações de TRabalho.
							2001. Trabalho de Conclusão de Curso (Graduação em Tecnologia Em Informática)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; TEODOROWITCH, R..  Participação em banca de Ricardo Hernandes Fernandes.Implementação de uma Aplicação Distribuída Usando Troca de Mensagens MPI em um CLuster Linux/Beowulf.
							2001. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciência da Computação)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Peter Tscherdantzew Neto.Reconhecimento de Palavras Faladas por Meio de Redes Neurais.
							2001. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciência da Computação)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Paulo Luciano Souza Mello.SOS - Sistema Operacional S.
							2000. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciência da Computação)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Toshio Murata.Análise de Implantação do Sistema Road Show na ECT.
							2000. Trabalho de Conclusão de Curso (Graduação em Tecnologia Em Informática)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Sérgio Mainieri.Tecnologias Avançadas de Acesso à Internet - Estdo Comparativo de Casos: Modem, ADSL e Wireless.
							2000. Trabalho de Conclusão de Curso (Graduação em Tecnologia Em Informática)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Alexandre da Cunha Corrêa.SarX-10: Sistema de Automação Residencial Orientado ao Protocolo X10.
							1999. Trabalho de Conclusão de Curso (Graduação em Tecnologia Em Informática)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>.  Participação em banca de Hugo César Philipp.Implementação de Um Ambiente de Simulação para uma Arquitetura SIMD.
							1999. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciência da Computação)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; TEODOROWITSCH, Roland; KRUG, Ricardo.  Participação em banca de Leonardo de Oliveira Barros.Criptografia e Segurança de Dados.
							1994. Trabalho de Conclusão de Curso (Graduação em Tecnologia Em Processamento de Dados)  - Universidade Luterana do Brasil. </div>
</div>
<br class="clear"><br class="clear" /><a name="ParticipacaoBancasComissoes"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de comissões julgadoras</b>
</div>
<div class="cita-artigos">
<b>Concurso público</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>Giintzel, Jose Luis</b>; CASTRO, M. B.; AZEVEDO, R. J.. Banca de Concurso Público para Professor Classe A - Ciência da Computação/Sistemas de Computação.
							2017. Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>Giintzel, Jose Luis</b>; SOUSA, Fernando Rangel de; BEZERRA, Eduardo Augusto; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a>; FRANCO, Dênis Teixeira. Banca de Concurso Público para Professor Classe - Adjunto 1 DE - Engenharia Elétrica - Circuitos Eletrônicos Digitais.
							2011. Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FRIEDRICH, Luis Fernando; <b>GÜNTZEL, J. L. A.</b>; WILLRICH, Roberto; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a>; FREITAS, Sergio Antônio Andrade de. Banca de Concurso Público para Professor Adjunto no Campus Araranguá da UFSC.
							2010. Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; MEDEIROS, Gil Carlos Rodrigues; FLEISCHMANN, Ana Marilza Pernas. Banca de Processo Seletivo de Professor Substituto em Informática Aplicada..
							2006. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>; MACARTHY, Marcello da Rocha. Banca de Processo Seletivo de Professor Assistente em Arquitetura e Organização de Computadores.
							2006. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MEDEIROS, Gil Carlos Rodrigues; <b>GÜNTZEL, J. L. A.</b>; DINIZ, Eliane da Silva Alcoforado; AZAMBUJA, Flávia Braga de. Banca de Processo Seletivo de Professor Substituto em Computação Gráfica e Programação de Computadores..
							2005. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MEDEIROS, Gil Carlos Rodrigues; <b>GÜNTZEL, J. L. A.</b>; SILVEIRA, Ricardo Azambuja; AZAMBUJA, Flávia Braga de. Banca de Processo Seletivo de Professor Substituto em Redes de Computadores e Organização de Computadores..
							2005. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MEDEIROS, Gil Carlos Rodrigues; SILVEIRA, Ricardo Azambuja; ROCHOL, Juergen; <b>GÜNTZEL, J. L. A.</b>; YAMIN, Adenauer Correa. Banca de Processo Seletivo de Professor Assistente em Redes de Computadores e Sistemas Distribuídos..
							2005. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DINIZ, Eliane da Silva Alcoforado; <b>GÜNTZEL, J. L. A.</b>; FREITAS, Carla Maria das Sasso; CAMPANI, Carlos Antônio Pereira; WALTER, Marcelo. Banca de Processo Seletivo de Professor Assistente em Computação Gráfica..
							2005. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; MEDEIROS, Gil Carlos Rodrigues; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>; MACARTHY, Marcello da Rocha; AZAMBUJA, Flávia Braga de. Banca de Processo Seletivo de Professor Substituto em Informática Aplicada..
							2004. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DINIZ, Eliane da Silva Alcoforado; <b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a>; MEDEIROS, Gil Carlos Rodrigues. Banca de Processo Seletivo de Professor Substituto em Informática Aplicada..
							2004. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; DINIZ, Eliane da Silva Alcoforado; AZAMBUJA, Flavia Braga de. Banca de Processo Seletivo de Professor Substituto em Informática Aplicada..
							2003. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8968483294142013" target="_blank">GEYER, Claudio Fernando Resin</a>; BARBOSA, Jorge Victoria. Banca de Processo Seletivo de Professor Assistente em Redes de Computadores e Sistemas Distribuídos..
							2002. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Outras participações</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>. Conselheiro da Sociedade Brasileira de Microeletrônica.
							2004.
							Sociedade Brasileira de Microeletrônica. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>. Coordenador do Steering Committee da Comissão Regional de Microeletrônica das Universidades do RS.
							2004.
							Comissão Regional de Microeletrônica das Universidades. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>GÜNTZEL, J. L. A.</b>; RIBAS, Renato Perez. Banca de Salão de Iniciação Científica.
							2001.
							Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Eventos">
<h1>Eventos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Participação em eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2018 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). 2018. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2018 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS2018). 2018. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">25th IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (. On HEVC Robustness to Integer Motion Estimation Pruning. 2018. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">First Workshop on Open-Source EDA Technology (WOSET2018).chair of Session 5: Planned & Educational Tools.
							2018. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">54th ACM/IEEE Design Automation Conference (DAC2017). 2017. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip on the Sands. 2017. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">23rd IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS2016). Exploiting Parallelism to Speed Up Circuit Legalization. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">53rd ACM/IEEE Design Automation Conference (DAC2016). Exploiting bipartite graph matching for fast local clock network optimization during incremental timing-driven placement. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip on the Mountains. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2015 ACM Symposium on International Symposium on Physical Design - (ISPD2015) I.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2015 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip in Bahia. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">5th LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS (LASCAS2014).Exploring Pel Decimation to Trade off Between Energy and Quality in Video Coding.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip in Aracaju.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">26th Symposium on Integrated Circuits and Systems Design (SBCCI2013).
							2013. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ACM/IEEE DESIGN, AUTOMATION & TEST IN EUROPE (DATE2013). 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">3rd LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS (LASCAS2012).Evaluating the Impact of Slew on Delay and Power of Neighboring Gates in Discrete Gate Sizing.
							2012. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">18th IEEE International Conference on Electronics, Circuits, and Systems (ICECS2011). A1CSA: An Energy-Efficient Fast Adder Architecture for Cell-Based VLSI Design. 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">24th Symposium on Integrated Circuits and Systems Design (SBCCI2011).Cache-tuning-aware Scratchpad Allocation from Binaries.
							2011. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">48th Design Automation Conference (DAC2011). 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS2011).
							2011. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">23rd Symposium on Integrated Circuits and Systems Design (SBCCI2010).
							2010. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XVI Workshop Iberchip (Iberchip2010).Chair of Session i9: Digital Design.
							2010. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">22nd Symposium on Integrated Circuits and Systems Design (SBCCI2009). chair of session 5: Test. 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">46th Design Automation Conference (DAC2009). 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">21st Symposium on Integrated Circuits and Systems Design (SBCCI2008). Chair of session.. 2008. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">20th Symposium on Integrated Circuits and Systems Design (SBCCI2007). 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">11th European Test Symposium.ETS2006 - 11th European Test Symposium.
							2006. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">21th South Symposium on Microelectronics (SIM2006).SIM2006 - 21th South Symposium on Microelectronics.
							2006. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">7th Latin-American Test Workshop.Automatic Evaluation of Single Event Transient Propagation in CMOS Logic Circuits Based on Topological Timing Analysis..
							2006. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VIII Escola Sul de Microeletrônica.EMicro2006 - VIII Escola Sul de Microeletrônica. 2006. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">20th South Symposium on Microelectronics (SIM2005).SIM2005 - 20th South Symposium on Microelectronics.
							2005. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">6th Latin-American Test Workshop.LATW2005 - 6th Latin-American Test Workshop.
							2005. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VII Escola Sul de Microeletrônica.EMicro2005 - VII Escola Sul de Microeletrônica. 2005. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XI Workshop Iberchip.IWS2005 - XI Workshop Iberchip.
							2005. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">19th South Symposium on Microelectronics (SIM2004).SIM2004 - 19th South Symposium on Microelectronics.
							2004. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">5thLatin-American Test Workshop.LATW2004 - 5th Latin-American Test Workshop.
							2004. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design and Teste in Europe - DATE2004. DATE2004 - Design and Test in Europe. 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VI Escola Sul de Microeletrônica.EMicro2004 - Escola Sul de Microeletrônica. 2004. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">X Workshop Iberchip.IWS2004 - X Workshop Iberchip.
							2004. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">16th Symposium on Integrated Circuits and Systems Design.SBCCI2003 - 16th Symposium on Integrated Circuits and Systems Design.
							2003. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">18th South Symposium on Microelectronics (SIM2003).SIM2003 - 18th South Symposium on Microelectronics.
							2003. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design Automation Conference - DAC2003. DAC2003 - 40th Design Automation Conference. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">V Escola Sul de Microeletrônica.EMicro2003 - Escola Sul de Microeletrônica. 2003. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">15th Symposium on Integrated CIrcuits and Systems Design.SBCCI2002 - 15th Symposium on Integrated CIrcuits and Systems Design.
							2002. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">17th South Symposium on Microelectronics (SIM2002).SIM2002 - 17th South Symposium on Microelectronics.
							2002. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">3rd Latin-American Test Workshop.LATW2002 - 3rd Latin-American Test Workshop.
							2002. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IV Escola Sul de Microeletrônica.EMicro2002 - Escola Sul de Microeletrônica. 2002. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">14th Symposium on Integrated CIrcuits and Systems Design.SBCCI2001 - 14th Symposium on Integrated CIrcuits and Systems Design.
							2001. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">16th South Symposium on Microelectronics (SIM2001).SIM2001 - 16th South Symposium on Microelectronics.
							2001. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2ndLatin-American Test Workshop.LATW2001 - 2nd Latin-American Test Workshop.
							2001. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">I Escola Regional de Alto Desempenho.ERAD2001 - Escola Regional de Alto Desempenho. 2001. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP International Conference on Very Large Scale Integration. VLSI2001 - IFIP International Conference on Very Large Scale Integration. 2001. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">III Curso de Qualidade - Planos Pedagógicos para Cursos da Área de Computação e Informática. III Curso de Qualidade. 2001. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">III Escola de Microeletrônica da SBC/Sul.EMicro2001 - Escola de Microeletrônica da SBC/Sul. 2001. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">13th Symposium on Integrated CIrcuits and Systems Design.SBCCI2000 - 13th Symposium on Integrated CIrcuits and Systems Design.
							2000. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">II Escola de Microeletrônica da SBC/Sul.EMicro2000 - Escola de Microeletrônica da SBC/Sul. 2000. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XV UFRGS Microeletronics Seminar (SIM2000).EMicro2000 - XV UFRGS Microeletronics Seminar. 2000. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design Automation Conference - DAC99. DAC99 - Design Automation Conference. 1999. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">I Escola de Microeletrônica da SBC/Sul.EMicro99 - Escola de Microeletrônica da SBC/Sul. 1999. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XII Symposium on Integrated CIrcuits and Systems Design.SBCCI99 - XII Symposium on Integrated CIrcuits and Systems Design.
							1999. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XIV UFRGS Microeletronics Seminar (EMicr99).EMIcro99 - XIV UFRGS Microeletronics Seminar. 1999. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Quarto Workshop Iberchip.IBERCHIP98 - Quarto Workshop Iberchip.
							1998. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XI Brazilian Symposium on Integrated Circuit Design.SBCCI98 - XI Brazilian Symposium on Integrated Circuit Design.
							1998. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IX IFIP International Conference on Very Large Scale Integration. VLSI97 - IX IFIP International Conference on Very Large Scale Integration. 1997. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">X Brazilian Symposium on Integrated Circuit Design.SBCCI97 - X Brazilian Symposium on Integrated Circuit Design.
							1997. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IV EBMicro - Escola Brasileira de Microeletrônica.IV EBMicro - Escola Brasileira de Microeletrônica. 1995. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Primer Workshop Iberchip.IBERCHIP95 - Primer Workshop Iberchip.
							1995. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">X Congresso da Sociedade Brasileira de Microeletrônica. SBMicro95 - X Congresso da Sociedade Brasileira de Microeletrônica. 1995. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">II Jornadas de Investigación de AUGM.II Jornadas de Investigación de AUGM.
							1994. (Encontro). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IX Congresso da Sociedade Brasileira de Microeletrônica. SBMicro94 - IX Congresso da Sociedade Brasileira de Microeletrônica. 1994. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VIII Simpósio Brasileiro de Concepção de Circuitos Integrados.SBCCI94 - VIII Simpósio Brasileiro de Concepção de Circuitos Integrados.
							1994. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VIII Congresso da Sociedade Brasileira de Microeletrônica. SBMicro93 - VIII Congresso da Sociedade Brasileira de Microeletrônica. 1993. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">II Brazilian Microelectronics School.EBMicro92 - II Brazilian Microelectronics School. 1992. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VII Simpósio Brasileiro de Concepção de Circuitos Integrados.SBCCI92 - VII Simpósio Brasileiro de Concepção de Circuitos Integrados.
							1992. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>76. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VI Congresso da Sociedade Brasileira de Microeletrônica. SBMicro91 - VI Congresso da Sociedade Brasileira de Microeletrônica. 1991. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>77. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VI Simpósio Brasileiro de Concepção de Circuitos Integrados.SBCCI91 - VI Simpósio Brasileiro de Concepção de Circuitos Integrados.
							1991. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>78. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">V Simpósio Brasileiro de Concepção de Circuitos Integrados.SBCCI90 - V Simpósio Brasileiro de Concepção de Circuitos Integrados.
							1990. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>79. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IV Congresso da Sociedade Brasileira de Microeletrônica. SBMicro89 - IV Congresso da Sociedade Brasileira de Microeletrônica. 1989. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>80. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">III Simpósio Brasileiro de Concepção de Circuitos Integrados.SBCCI88 - III Simpósio Brasileiro de Concepção de Circuitos Integrados.
							1988. (Simpósio). 
					</div>
</div>
<br class="clear">
</div>
<a name="OrganizacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Organização de eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, JOSE L. A.</a></b>; HÜBNER, Michael . 31st Symposium on Integrated Circuits and System Design (SBCCI2018) - Program Chair. 2018. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>; Bastos, Rodrigo Possamai . 30th Symposium on Integrated Circuits and System Design (SBCCI2017) - EDA/CAD, Test and Reliability Track Co-Chair. 2017. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>; GALUP-MONTORO, Carlos ; SCHNEIDER, Márcio Cherem ; PETTENGHI, H. ; LETTNIN, D. V. ; BEZERRA, Eduardo Augusto . 7th Latin American Symposium on Circuits and Systems (LASCAS2016) - Finance Chair. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>; JUANCHICO, Jorge . XXII Iberchip Workshop (Iberchip2016) - Program Co-Chair. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>; Alberto Garcia Ortiz . 29th Symposium on Integrated Circuits and System Design (SBCCI2016) - EDA/CAD, Test and Reliability Track Co-Chair. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>. 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS2015) - Member of the TPC. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>. 28th Symposium on Integrated Circuits and System Design (SBCCI2015) - EDA, Test and Verification Track Co-Chair. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>. 6th IEEE Latin American Symposium on Circuits and Systems (LASCAS2015) - Member of the TPC. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 11th Latin-American Test Workshop (LATW2010). 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. XVI Workshop Iberchip (Iberchip2010). 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 20th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS2010). 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> ; MATTOS, J. ; ROSA JÚNIOR, Leomar S. da ; DINIZ, Eliane da Silva Alcoforado . 11th Microelectronics School (EMicro2009). 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a> ; BECKER, J. ; <b>GÜNTZEL, J. L. A.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo Reis</a> . 17th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2009). 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1844463012703650" target="_blank">SILVA, Ivan Saraiva</a> ; <b>GÜNTZEL, J. L. A.</b> . 22nd Symposium on Integrated Circuits and Systems Design (SBCCI2009). 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 10th IEEE Latin-American Test Workshop (LATW2009). 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 19th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS2009). 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 24th South Symposium on Microelectronics (SIM2009). 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 21st Symposium on Integrated Circuits and Systems Design (SBCCI2008). 2008. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 9th IEEE Latin-American Test Workshop (LATW2008). 2008. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 18th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS2008). 2008. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 20th Symposium on Integrated Circuits and Systems Design (SBCCI2007). 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 8th IEEE Latin-American Test Workshop (LATW2007). 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. 17th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS2007). 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. PATMOS2006 - 16th International Workshop on Power and Timing Modeling, Optimization and Simulation. 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. LATW2006 - 7th Latin-American Test Workshop. 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. IWS2006 - XII Workshop Iberchip. 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. SIM2006 - 21th South Sympoum on Microelectronics. 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. SBCCI2006 - 19th Symposium on Integrated Circuits and Systems Design. 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. LATW2005 - 6th Latin-American Test Workshop. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. PATMOS2005 - 15th International Workshop on Power and Timing Modeling, Optimization and Simulation. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. IWS2005 - XI Workshop Iberchip. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. SIM2005 - 20th South Sympoum on Microelectronics. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. EMicro2005 - VII Escola Sul de Microeletrônica. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; HUERTAS, José Luis ; ZORIAN, Yervant ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; CHAMPAC, Victor . LATW2004 - 5th Latin American Test Workshop. 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. PATMOS2004 - 14th International Workshop on Powerand Timing Modeling, Optimization ans Simulation. 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. SBCCI2004 - 17th Symposium on Integrated Circuits and Systems Design. 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. IWS2004 - X Workshop Iberchip. 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; FRANCO, Denis Teixeira ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . V Escola de Microeletrônica da SBC-Sul. 2003. (Outro). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CAPPELATTI, Ewerton ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> ; <b>GÜNTZEL, J. L. A.</b> . SIM2003 - 18th South Symposium on Microelectronics. 2003. (Outro). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">AGOSTINI, Luciano Volcan</a> . 3° Fórum de Microeletrônica das Universidades do Rio Grande do Sul. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. IWS2003 - IX Workshop Iberchip. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. SBCCI2003 - 16th Symposium on Integrated Circuits ans Systems Design. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. PATMOS2003 - 13th International Workshop on Power and Timing Modeling, Optimizations and Simulation. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; CALAZANS, Ney ; HUERTAS, José Luis ; SILVA, J. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, Sergio</a> . Chip in the Pampa - 15th Symposium on Integrated Circuits and Systems Design. 2002. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . SIM2002- 17th South Symposium on Microelectronics. 2002. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. SIMS2002 - VII Simpósio de Informática e II MOstra de Software Acadêmico. 2002. (Concerto). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. SIM2000 - XV Microelectronics Seminar. 2000. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. VLSI97 - IFIP TC10 WG10.5 International Conference on Very Large Scale Integration. 1997. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. SIM97 - Seminário de Microeletrônica da UFRGS. 1997. (Congresso). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Orientacoes">
<h1>Orienta&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Orientacaoemandamento"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões em andamento</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Vanio Rodrigues Filho. Técnicas para a Otimização da Predição Intra-Quadro em Compressão de Vídeo.
						Início: 2019.
						Dissertação (Mestrado em Ciência da Informação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5425953099038556'><img src='images/curriculo/logolattes.gif' /></a>Marcio Monteiro. Estimação de Movimento Fracionária Energeticamente Eficiente para o Padrão Pós-HEVC.
						Início: 2017.
						Dissertação (Mestrado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2958340257744978'><img src='images/curriculo/logolattes.gif' /></a>André Beims Bräscher. Avaliação da Relação Entre a Estimação de Movimentos e a Etapa da Transformada no HEVC.
						Início: 2016.
						Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Fundação de Amparo à Pesquisa e Inovação do Estado de Santa Catarina. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luiz Henrique de Lorenzi Cacellier. Contribution for the Next Generation Video Coding Tools.
						Início: 2019. Tese (Doutorado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4869476835279332'><img src='images/curriculo/logolattes.gif' /></a>Tiago Augusto Fontana. Legalização de circuitos integrados considerando standard cells de múltiplas linhas e restrições no posicionamento.
						Início: 2018. Tese (Doutorado em Ciências da Computação)  - Universidade Federal de Santa Catarina. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3496539095665497'><img src='images/curriculo/logolattes.gif' /></a>Renan Oliveira Netto. Placement Techniques Considering Multirow Cells, Blockages and Routability.
						Início: 2017. Tese (Doutorado em Ciências da Computação)  - Universidade Federal de Santa Catarina. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1507069983510475'><img src='images/curriculo/logolattes.gif' /></a>Ismael Seidel. Exploiting SATD Properties to Reduce Energy in Video Coding.
						Início: 2014. Tese (Doutorado em Ciências da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Giuseppe Battistella. Integração de ferramentas industriais de síntese física de circuitos integrados em uma infraestrutura de pesquisa acadêmica.
						Início: 2017. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica)  - Universidade Federal de Santa Catarina. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Arthur Philippi Bianco. Desenvolvimento e Aperfeic&#807;oamento de uma Te&#769;cnica de Roteamento de Sinais para Circuitos Integrados VLSI. Início: 2018. Iniciação científica (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gabriel Baiocchi de Sant'Anna. Desenvolvimento de um algoritmo de busca baseado em MSEA com SATD. Início: 2018. Iniciação científica (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). </div>
</div>
<br class="clear">
<a name="Orientacoesconcluidas"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões concluídas</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8501485095646713'><img src='images/curriculo/logolattes.gif' /></a>Luiz Henrique de Lorenzi Cancellier. Exploiting Block Size as a Parameter to Reduce Integer Motion Estimation Complexity on HEVC.
							2019.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sheiny Almeida Fabre. Aceleração da Legalização de Circuitos Integrados Utilizando Particionamento com k-d trees.
							2019.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Douglas Lohmann. An Automated Non-Intrusive Fault Injection Technique Integrated into the Universal Verification Methodology.
							2019.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4869476835279332'><img src='images/curriculo/logolattes.gif' /></a>Tiago Augusto Fontana. Avaliação quantitativa do impacto da organização dos dados na execução de programas: estudos de caso no contexto da Síntese Física.
							2018.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3496539095665497'><img src='images/curriculo/logolattes.gif' /></a>Renan Oliveira Netto. Aceleração da Legalização Incremental Mediante o Uso de Árvores Espaciais.
							2017.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2607683934603519'><img src='images/curriculo/logolattes.gif' /></a>Chrystian de Sousa Guth. Otimização de Atraso Pós-Posicionamento Explorando Ramos Não-Críticos de Árvores de Steiner.
							2015.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1507069983510475'><img src='images/curriculo/logolattes.gif' /></a>Ismael Seidel. Análise do Impacto de Pel Decimation na Codificação de Vídeos de Alta Resolução.
							2014.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7247475472546208'><img src='images/curriculo/logolattes.gif' /></a>Edson Sorato. Classificação Automática de Modulações Digitais Usando Histogramas e Máquinas de Vetores de Suporte.
							2014.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, . Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Jucemar Luis Monteiro. Algoritmo de Posicionamento Anali&#769;tico Detalhado Guiado a Caminhos Cri&#769;ticos.
							2014.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8585275908712740'><img src='images/curriculo/logolattes.gif' /></a>Vinícius dos Santos Livramento. Sizing Discreto Baseado em Relaxação Lagrangeana para Minimização de Leakage em Circuitos Digitais.
							2013.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Westphal. Computação Energeticamente Eficiente sob Restrições de Tempo Real em Dispositivos Móveis: o impacto de se otimizar o uso de memória.
							2013.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0265330792091920'><img src='images/curriculo/logolattes.gif' /></a>Gustavo Henrique Nihei. Gerenciamento Energeticamente Eficiente de Memória para Multiprocessamento em Chip Explorando Múltiplas Scratchpads.
							2012.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Helen de Souza Franck. Avaliação de Atraso, Consumo e Proteção de Somadores Tolerantes a Falhas.
							2011.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4818811138590009'><img src='images/curriculo/logolattes.gif' /></a>Daniel Pereira Volpato. Gerenciamento Explícito de Memória Auxiliar a partir de Arquivos-Objeto para Melhoria da Eficiência Energética de Sistemas Embarcados.
							2010.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Alexandre Keunecke Ignácio de Mendonça. Alocação de Dados e de Código em Memórias Embarcadas: Uma Abordagem Pós-Compilação..
							2010.
						
					Dissertação  (Mestrado em Programa de Pós-Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Lima Ferrão. Análise de Timing de Circuitos Combinacionais: Abordagens Funcionais e Hierárquicas.
							2006. 117 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Cristiano Lopes dos Santos. Verificação e Otimização de Atraso Durante a Síntese Física de Circuitos Integrados CMOS.
							2005. 95 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Cristiano Lazzari. Automatic Layout Generation of Static CMOS Circuits Targeting Delay and Power Reduction.
							2003. 95 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Vinícius dos Santos Livramento.
						Timing Optimization During the Physical Synthesis of Cell-Based VLSI Circuits.
							2017. Tese
					 (Doutorado em Pós Graduação em Engenharia de Automação e Sistemas)  - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Supervisão de pós-doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Renan Alves Fonseca.
							2014. Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. José Luís Almada Güntzel. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Vanio Rodrigues Filho.
							Arquitetura de Hardware para Interpolação na Estimação de Movimento Fracionária para o Padrão de Compressão de Vídeo HEVC.
							2017.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica)  - Universidade Federal de Santa Catarina. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcio Monteiro.
							Arquitetura Energeticamente Eficiente para Cálculo da SATD Através do Reúso de Dados.
							2017.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal de Santa Catarina. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Tiago Augusto Fontana.
							Geração de Árvore de Relógio para Avaliação de Posicionamento de Circuitos Integrados.
							2016.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pedro Veit Michel.
							Análise da Tecnologia FinFET no Contexto do Fluxo de Projeto Standard-Cell.
							2015.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica)  - Universidade Federal de Santa Catarina. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Renan de Oliveira Netto.
							Gate Sizing Discreto Usando Programação Dinâmica.
							2013.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Jucemar Luis Monteiro.
							Hierarchical Add One Carry Select Adder (A1CSAH): Uma arquitetura somadora select adder com cadeia de carry logari&#769;tmica.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Eduardo de Campos.
							Projeto de um Controlador de Acesso Direto a Memo&#769;ria de Multi Canais.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ismael Seidel.
							Investigação de Padrões de Subamostragem em Métrica de Similaridade de Imagem.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bruno George de Moraes.
							Uma Métrica para Taxa de Distorção Voltada para Codi&#64257;cação de Vídeo Perceptiva.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gustavo Henrique Nihei.
							Modelagem de Alto Nível de Blocos de Memórias visando a Análise de Falhas Transientes em Sistemas Embarcados.
							2008.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Matheus Porciuncula Braga.
							Análise Automática da Propagação de Single-Event Transients Considerando Análise Temporal e Lógica.
							2007.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Helen de Souza Franck.
							Uma Investigação Sobre Implementações Tolerantes a Falhas Transientes de Somadores Carry Lookahead e Ripple Carry em FPGA.
							2007.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Eduardo Macedo Mesquita.
							Somadores Rápidos Tolerantes a Falhas Transientes Implementados em FPGA.
							2007.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carolina Gomes Neves.
							Análise Automática da Propagação de Single Event Transients em Circuitos Combinacionais CMOS.
							2006. 59 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">André Marcelo Coelho da Silva.
							Desenvolvimento de um Compensador de Movimento para o Padrão H.264 de Compressão de Vídeo.
							2005. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gustavo Pereira Mateus.
							Aumentando a Precisão da Análise Automática da Propagação de Single Event Transients em Circuitos Combinacionais CMOS.
							2005. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Adriel Mota Ziesemer Junior.
							Geração Automática de Multiplicadores para Números Inteiros Binários.
							2004. 43 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Wagner Altermann.
							Geração Automática de Leiaute de Somadores em Tecnologia CMOS.
							2004. 47 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Lima Ferrão.
							Desenvolvimento de uma Ferramenta de Análise de Timing e Circuitos Combinacionais Baseada em Sensibilização Individual de Caminhos.
							2003. 87 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Alberto Bertotto.
							Ambiente de Programação Off-Line para Manipuladores Robóticos.
							2000. 110 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado em Ciência da Computação)  - Universidade Luterana do Brasil. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bruno Izaías Bonotto Souza.
							Desenvolvimento de bloco acelerador em hardware dedicado a&#768; predic&#807;a&#771;o intra quadros.
							2019.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sheiny Fabre Almeida.
							Exploração de Paralelismo na Análise de Timing Estática.
							2017.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luiz Henrique De Lorenzi Cancellier.
							Desenvolvimento de um Algoritmo de Busca por Eliminações Sucessivas Baseado em SATD e sua Respectiva Arquitetura.
							2017.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bernardo Ferrari Mendonça.
							Desenvolvimento e avaliação de Técnica para Geração da Rede Virtual de Relógio e sua Integração no Fluxo com Ferramentas Comerciais.
							2017.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Thiago Carminatti Barbato.
							Colaboração ao posicionamento guiado a restrições de atraso usando a biblioteca Ophidian.
							2017.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João Vicente Souto.
							Estudo, implementação e avaliação de técnica de roteamento de sinais em circuitos integrados digitais.
							2017.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Tiago Augusto Fontana.
							Desenvolvimento de uma Técnica para Geração da Rede Virtual de Relógio em Circuitos Integrados Digitais.
							2015.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcio Monteiro.
							Estudo e Desenvolvimento de uma Arquitetura da Hardware de Baixo Consumo de Energia para o Cálculo da SATD Considerando Reuso de Dados.
							2015.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Décio Moritz Júnior.
							Desenvolvimento de uma ferramenta de Gate Sizing Discreto baseada em Relaxac&#807;a&#771;o Lagrangiana.
							2014.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcio Monteiro.
							Desenvolvimento de Arquiteturas de Blocos Aceleradores de Hardware de Alta Eficie&#770;ncia Energe&#769;tica para Aplicac&#807;o&#771;es Especi&#769;ficas de Multimi&#769;dia.
							2014.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ramon Donadel Balthazar.
							Caracterização de Portas Lógicas em Tecnologia FinFET.
							2014.
							Iniciação Científica. (Graduando em Engenharia Eletrônica)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Eduardo Pickler Fronza.
							Síntese Standard Cell de Classificadores baseados em Support Vector Machines.
							2014.
							Iniciação Científica. (Graduando em Engenharia Eletrônica)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">André Beims Bräscher.
							MFBM: Projeto e prototipagem de um IP-core configurável para block matching em codificação de vídeo.
							2013.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luiz Henrique de Lorenzi Cancellier.
							MFBM: Projeto e prototipagem de um IP-core configurável para block matching em codificação de vídeo.
							2013.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bruno George de Moraes.
							DCT-2D: Projeto e prototipação de um IP-core para codificação de imagens em formato JPEG.
							2012.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Brunno Abner Machado.
							DCT-2D: Projeto e prototipação de um IP-core para codificação de imagens em formato JPEG.
							2012.
							Iniciação Científica. (Graduando em Engenharia de Automação e Controle)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Eduardo Spyrides Boabaid Pimentel Gonçalves.
							Projeto e prototipagem de um IP-core configurável para block matching em codificação de vídeo.
							2012.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pedro Veit Michel.
							Projeto de Arquitetura VLSI para classificação de modulações digitais usando Support Vector Machine.
							2012.
							Iniciação Científica. (Graduando em Engenharia Eletrônica)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chrystian de Sousa Guth.
							Desenvolvimento de uma Ferramenta de Análise de Timing para o Dimensionamento de Portas no Fluxo de Projeto Standard Cell.
							2012.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Renan Oliveira Netto.
							Análise do Impacto de Técnicas de Projeto Low Power.
							2011.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ismael Seidel.
							Desenvolvimento de Técnicas para Análise e Projeto de Arquiteturas Tolerantes a Falhas Não-Permanentes..
							2010.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Eduardo de Campos.
							Projeto de um IP Controlador de Acesso Direto à Memória.
							2010.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pedro Paulo Vezzá Campos.
							Projeto e síntese de somador tolerante a falhas transientes.
							2010.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Robson Ribas.
							Desenvolvimento de Técnicas para a Análise e Projeto de Arquiteturas Tolerantes a Falhas Não-Permanentes.
							2009.
							Iniciação Científica. (Graduando em Engenharia Elétrica)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Jucemar Luis Monteiro.
							Projeto de circuitos aritméticos tolerantes a falhas transientes.
							2009.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Douglas Fernando Rieger.
							Projeto e Caracterização de um Bloco IP FFT.
							2009.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gustavo Henrique Nihei.
							Desenvolvimento de Sistemas Computacionais Tolerantes a Falhas Não-Transientes.
							2008.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Klein da Silva Bitencourt.
							rojeto e síntese de uma arquitetura de somador tolerante a falhas transientes.
							2008.
							Iniciação Científica. (Graduando em Bacharelado em Ciências da Computação)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Thiago Raitz Novais.
							Desenvolvimento de Técnicas para a Análise e Projeto de Arquiteturas tolerantes a Falhas Não-Permanentes.
							2008.
							Iniciação Científica. (Graduando em Engenharia Elétrica)  - Universidade Federal de Santa Catarina,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Ribeiro Corrêa.
							Análise de Falhas Não-Permanentes em Circuitos Integrados Provocadas por Radiação.
							2006. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carolina Gomes Neves.
							Desenvolvimento de Algoritmos e Ferramentas para a Análise de Timing Funcional de Circuitos Digitais.
							2006. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Eduardo Macedo Mesquita.
							Desenvolvimento de Ferramentas Computacionais de Apoio ao Projeto Físico.
							2005. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fabiane Konrad Rediess.
							Desenvolvimento de Blocos de Hardware para o Compressor H.264.
							2005. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Matheus Porciuncula Braga.
							Desenvolvimento de Ferramentas e Algoritmos para Verificação de Timing de Blocos de Hardware.
							2004. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fabiane Konrad Rediess.
							Desenvolvimento de Arquiteturas de Microprocessadores para Aplicações Multimídia.
							2004. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Michele dos Santos da Silva.
							Desenvolvimento de Ferramentas para a Análise de Timing de Circuitos CMOS Digitais.
							2004. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carolina Gomes Neves.
							Análise de Timing Funcional de Blocos de Hardware.
							2004. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Lima Ferrão.
							Desenvolvimento de uma Ferramenta de Análise deTiming de Circuitos Combinacionais Baseada em Sensibilização de Caminhos.
							2003. 87 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carolina Gomes Neves.
							Desenvolvimento de Algoritmos e Ferramentas para a Análise de Timing Funcional de Circuitos Digitais.
							2003. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Universidade Federal de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gustavo Reis Wilke.
							Timing Analysis de Circuitos CMOS VLSI.
							2002. 0 f.
							Iniciação Científica. (Graduando em Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Márcio Bystronski.
							Timing Analysis de Circuitos CMOS VLSI.
							2002. 0 f.
							Iniciação Científica. (Graduando em Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: José Luís Almada Güntzel.
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PotencialInovacao">
<h1>Inova&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProjetosPesquisaPI"></a><br class="clear" /><div class="inst_back">
<b>Projetos de pesquisa</b>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="EducacaoPopularizacaoCTA">
<h1>Educa&ccedil;&atilde;o e Populariza&ccedil;&atilde;o de C &amp; T</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ApresentacoesTrabalhoEPCTA"></a><br class="clear" /><div class="inst_back">
<b>Apresentações de Trabalho</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Técnicas de Implementação e Metodologias de Projeto. 2007. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Técnicas de Implementação de Circuitos Integrados. 2008. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Circuitos Integrados Digitais em Tecnologia CMOS. 2009. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Circuitos Integrados Digitais em Tecnologia CMOS. 2010. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Metodologias de Projeto Físico. 2011. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Static Timing Analysis e Otimização de Atraso e Potência de Circuitos Digitais. 2011. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Apresentação Geral do INCT-NAMITEC. 2011. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L. A.</a></b>. Projeto Fi&#769;sico de Portas Lo&#769;gicas e Redes de Transistores. 2012. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a></b>. Timing-Driven Placement. 2015. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>; LIVRAMENTO, Vinícius dos Santos ; SANTOS, LUIZ C. V. DOS . Exploiting Flow Conservation Conditions for Effective Timing-Driven Layer Assignment. 2017. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<a name="OrganizacaoEventosEPCTA"></a><br class="clear" /><div class="inst_back">
<b>Organização de eventos, congressos, exposições e feiras </b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, JOSÉ LUÍS</a></b>; GALUP-MONTORO, Carlos ; SCHNEIDER, Márcio Cherem ; PETTENGHI, H. ; LETTNIN, D. V. ; BEZERRA, Eduardo Augusto . 7th Latin American Symposium on Circuits and Systems (LASCAS2016) - Finance Chair. 2016. (Congresso). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><br class="clear" /><div class="rodape-cv">P&aacute;gina gerada pelo Sistema Curr&iacute;culo Lattes em 04/09/2019 &agrave;s 22:31:12</div><br class="clear" /><div class="control-bar-wrapper"><a href="download.do?metodo=apresentar&amp;idcnpq=3431795837830476" target="_blank" class="button"><span class="mini-ico mini-ico-down"></span>Baixar Currículo</a><a class="button" href="javascript:window.print()"><span class="mini-ico mini-ico-list"></span>Imprimir Curr&iacute;culo</a>
</div><br class="clear" /></div>
</div>
</div>
</div>
</div>
<div class="to-top-bar" id="toTop">
<a href="javascript:void(0)" class="topo-width center">
<div class="id-orgao">
<span>CNPq</span> | Uma ag&ecirc;ncia do Minist&eacute;rio da Ci&ecirc;ncia, Tecnologia e Inova&ccedil;&atilde;o</div>
</a>
</div>
</BODY>
</HTML>
