# 2025-08-28 日至？

## 计划任务

HDLBit 刷完。

## Time log

- 2025-08-28 16:24:31 中午睡前玩了电脑，看了科隆游戏展和黑神话悟空 and 钟馗之类的东西，下次不看了。
- 2025-08-28 17:03:20 组合逻辑的 Ringer 这一题看起来比较长而且有点难度啊，我要来挑战一下。
- 2025-08-28 17:10:12 问题看着长，还是挺简单的。不过学到了在写 verilog 的时候重点是要从 the output is xxx when input is xxx 来思考，这样才不会遗漏情况。因为如果遗漏了某种情况，verilog 会输出锁存器保存的上一个结果的值，那样就不对了。
- 2025-08-28 18:11:30 HDLBits 干到了 Adder3，前面有几个题目里面涉及到的一些技巧，还需要总结一下。
- 2025-08-28 18:30:42 休息一下，吃个晚饭，洗个碗，然后再来；
- 2025-08-28 19:20:17 弄完了，我真反感我爸妈，对外面人各种礼貌和舔，对我就颐指气使、阴阳怪气、凶得一批。恶心；
- 2025-08-28 19:50:56 发现电话是二姑妈打来的，我喜欢二姑妈，二姑妈和二舅妈一样好；
- 2025-08-28 20:01:13 准备下楼走两圈再上来；
- [x] 总结一下过去二十多年别人是怎么对待我的，预测一下未来别人会怎么对待我，整理一下我应该如何处理外界关系；
  - 完成！人机关系已经完全清理干净了！
- 2025-08-29 13:17:19 我想我已经想清楚了，但是我现在困了，我要去睡午觉了。起来以后开始全身心专注于我自己，大力猛干。不要再考虑别人了，这对我没好处。
- 2025-08-29 16:12:38 刷了 7 道 HDLBits，感觉有些疲劳了，脑袋有点受不了。
- 2025-08-29 16:51:50 刚刚深蹲了 100 个，然后看了会儿陶喆美食视频。现在继续 HDLBits；
- 2025-08-29 19:17:10 刚刚吃完了晚饭，我感觉我现在胆子还很小，我想试试打生化危机 7；
- 2025-08-29 20:23:57 下楼走两圈，上来打生化危机 7；
- 2025-08-29 21:19:16 回来了，但是很热，不想学习啊；
- 我有什么：一台能上网的电脑、一些食物、一个床、一个房间。以这个为起点，开始实现我的宏图霸业；
- 2025-08-30 08:12:55 HDLBits 实现到了 DFF+Gate。休息一下，去洗鼻子，涂药，吃早饭；
- 2025-08-30 10:18:42 玩了一会儿生化危机 7，感觉自己有点不舒服了（晕 3D），先退出来；
- 今天中午吃可乐鸡翅和番茄炒鸡蛋；
  - 番茄炒鸡蛋非常好，可乐鸡翅有点糊了，不过没关系，下次不要焖那么久，闻到香味就收，这样就不会糊了；
- 2025-08-30 11:48:28 午饭做完了，准备吃饭；
- 2025-08-30 12:02:03 刚刚把灶台厨房打扫了，我妈又在一惊一乍的叫，唉，好烦呐。算了，她这人不值得我为她付出什么情绪；
- 2025-08-30 13:01:38 我觉得有些累了，Edgecapture 这一节的练习我有些没有头绪，应该怎么办？我想我应该试着把这些问题想清楚想明白。不应该就这么轻易地去睡觉；
- 2025-08-30 13:57:51 看了会儿 B 站视频，Edgecapture 这一节还是没有调通，有些沮丧；
- 2025-08-30 14:08:22 Edgecapture 调通了，非阻塞赋值会相比阻塞赋值晚一个周期，这是关键；
- 2025-08-30 14:54:49 双边沿触发器实现完成，用 clk 的高低电平作为输出数据选择的信号。
- 2025-08-30 14:59:54 counter15 现在开始有点难度了，加油！
- 2025-08-30 15:02:25 情绪又有点不好了，打生化危机 7 释放一下；
- 2025-08-30 15:15:40 我又有点晕 3D 了，玩到录像带那段不敢继续了，有点恶心；
- 2025-08-30 15:19:32 counter15 还是蛮简单的；
- 2025-08-30 15:23:45 我觉得有点犯恶心，不舒服，我得去躺一会儿了；
- [x] 躺一会儿，睡一觉，克服恶心；
- 2025-08-30 16:23:20 并没有睡着，我心里有一团火，还有那些烂人给我制造的恐惧。重要的是我的心魔；
- 2025-08-30 16:33:21 起来继续完成 HDLBits 的任务，刚刚肝完了几个 counter，我发现其中的核心是当 reset 或者技术到最高点的时候，就设置为 0；其他时候直接执行++操作。而且 verilog 中的步骤被简化了，我们不需要在像数字逻辑实验的时候那样手动用触发器去硬实现了，方便了很多，可以直接执行++操作；
- 2025-08-30 17:26:47 HDLBits 干到了 Exams/ece241 2014 q7a 也就是 Counter 1-12，情绪还是不太好，想要出去走走，买点东西回来；
- 2025-08-30 18:16:33 买东西回来了，下了大暴雨，好大的雨，休息到 6 点半继续学习；
- 2025-08-30 18:37:20 听音乐的时候感觉情绪恢复了，可是一面对计算机，就感觉分外恶心，好像完全不想写，不想动。我不知道我这是怎么了。
- 2025-08-30 18:46:51 [Exams/ece241 2014 q7a](https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q7a)这是个什么题目啊，阿西吧，好恶心啊。。。。
- 2025-08-30 18:51:43 我需要吃饭，我需要吃饭！
- 2025-08-30 21:21:32 今天情绪很不好，写了 22 道 HDLBits 习题，相比昨天有很大进步了，但是肯定还不够，我还要继续努力。
- 2025-08-31 09:02:24 刚刚干完了一个不知所云的：[counter 1-12](https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q7a)，我现在对这些个冗长的题目感觉到有些烦躁，一烦躁就拉肚子，真讨厌；
- 2025-08-31 09:07:33 不行，拉肚子了，要去厕所；
- 2025-08-31 09:12:42 上不出来，要去喝好多水；
- 2025-08-31 09:17:07 明白题目意思了，就是让我实现一个 1000-1 分频的分频器。也就是每计数 1000 下，输出 1 下；
- 2025-08-31 09:25:12 成功实现分频器！就是个 1-1000 的计数电路，之前在华科数电实验里面做过多次了。
- 2025-08-31 09:41:44 Countbcd 通过！
- 2025-08-31 09:48:22 现在看见那种长长的题目是真的没有耐心；
- 2025-08-31 10:20:35 去看了会儿 B 站视频，玩了会儿手机；
- 2025-08-31 11:03:41 [Count_clock](https://hdlbits.01xz.net/wiki/Count_clock) 这个题目设计的真的是反直觉，太恶心了，我毫不容易理清楚了。先准备去做午饭，做完午饭回来继续；
  - 鸡胸肉炒西兰花；
  - 番茄炒鸡蛋；
- 2025-08-31 12:30:17 做完了饭，休息了一下，太累了，做了大概 1 个多小时吧，两个菜；
- 2025-08-31 12:32:31 不行，我太累了，我需要休息一下；
- 2025-08-31 13:28:00 吃了午饭，感觉自己没胃口，吃了一半就不吃了，身体特别累，不想动；
- 2025-08-31 15:55:50 起床以后玩了一会儿，太热了，一直不想洗澡，现在去洗澡！
- [x] 先去洗澡洗头吹头发；
- 2025-08-31 17:02:42 这个 countClock 该怎么实现 8 位 BCD 码计数啊，妈的。我可以实现时间的转换，但是我没法进行 1-12 1-59 的计数，这很烦啊。如果直接++的话，就是按照 16 进制计数了，可我这是 8 位 bcd 码，而且还是对计数容量有要求的 bcd 码。
- 2025-08-31 17:12:46 使用比较复杂的直接 4 位判断进行了 BCD 码的硬递增，让秒读到 59 后分钟加一，让秒和分钟到 59：59 的时候小时加一，但是忘记了在加一的同时给他们置零（哎哟，大意了）；
- 2025-08-31 17:16:52 修复了置零的问题，还有 ena 使能控制的问题，[Count-clock](https://hdlbits.01xz.net/wiki/Count_clock)习题通过啦！
- 2025-08-31 17:18:09 Shift4 习题题目又很长，唉，还是不太有耐心；
- 2025-08-31 17:27:28 仔细读了题目，发现还是蛮简单的，一下子就通过了。刚刚还出去跟我妈商量了一下晚上吃什么，感觉还是不太有胃口；
- 2025-08-31 17:35:30 Rotate100 通过，也很简单！
- 2025-08-31 18:04:05 Shift18 经过一点点 debug 后也通过了！加油！
- 2025-08-31 18:14:16 要先去吃个晚饭，吃了饭再来；
- 2025-08-31 18:21:55 晚饭吃完了，但是我感觉自己真的是有些累了，有些疲劳了；
- 2025-09-01 10:48:30 昨天半夜因为过去被人欺负的经历难以释怀，久久不能入眠。我一直过的井井有条，按部就班，从未为了什么事情而疯狂追求和疯狂努力过。我想要体会这样的感觉，体会那种疯狂的、热爱的、专注的、全力的投入的感觉。
- 2025-09-01 12:14:19 我连续给我妈做了几天的午饭，每天都满头大汗，热的不行，做出来的东西她也吃得香。我还去超市买食材，买这买那，就为了给她做好吃的。今天就因为我在书房里多耽搁了一会儿，没有出去给她打饭，她就对着我破口大骂、阴阳怪气、冷嘲热讽。我跟她反抗，她就尖酸刻薄的骂我，还说我的生活费是她给的，以此来要挟我，开始对我搞道德绑架、亲情绑架，骂我是白眼狼。我永远不会原谅她。我以后一定努力奋斗出去，再也不会回家，因为我没有家。我在哪里过得舒服，哪里就是我的家；
- 2025-09-01 18:40:42 [5 bit LFsr5](https://hdlbits.01xz.net/wiki/Lfsr5) 实现完成，但是原理还没太明白；
- 2025-09-01 18:59:15 [3 bit lfsr](https://hdlbits.01xz.net/wiki/mt2015_lfsr) 也实现完成了，但是原理还没太明白；
- 2025-09-01 19:07:46 [32 bit lfsr](https://hdlbits.01xz.net/wiki/Lfsr32) 也实现完成了，但是原理也没太明白；
- 2025-09-01 19:14:10 [Shift register](https://hdlbits.01xz.net/wiki/Exams/m2014_q4k) 也实现完成了，但是原理没有特别去琢磨；
- 2025-09-01 19:14:41 上面几个题目都是对着图片写的，没有特别的去琢磨原理，后面会详细的进行学习；
- 2025-09-01 20:35:24 我感觉自己还能写，但是我好累了，我需要休息一下；
- 2025-09-01 21:08:00 我很累了，我要洗洗睡了；
- 2025-09-02 07:07:51 有时候想起我的家庭还有我的生长环境，就会有浓浓的悲伤，可能只有全身心投入学习，我才不会难过吧；
- 2025-09-02 09:09:53 [Exams/2014 q4b n 位移位寄存器](https://hdlbits.01xz.net/wiki/Exams/2014_q4b)一开始测试不通过，说是我的模块名和已有的模块名（DFF）冲突了。我把我自己定义的模块名修改以后就通过测试了；
- 2025-09-02 09:12:05 早上吃了五个烧卖，又拉肚子了，嘶。。。。
- 2025-09-02 09:39:21 [3-input look up table](https://hdlbits.01xz.net/wiki/Exams/ece241_2013_q12) 实现完成；
- 2025-09-02 09:41:16 时序电路移位寄存器部分题目完成了。肚子还是不舒服，我以后早上再也不吃烧卖啦！
- 2025-09-02 09:53:12 [Rule90](https://hdlbits.01xz.net/wiki/Rule110) 元胞自动机实现成功。第一次忘记了 load data，加入 load 逻辑后通过测试；
- 2025-09-02 10:36:43 开始做生命游戏题了，说实话这种题目有点无聊，用 Verilog 写函数逻辑；
- 2025-09-02 11:00:06 [生命游戏题目](https://hdlbits.01xz.net/wiki/Conwaylife)完成，调整了一下之后通过测试。More circuit 部分完成；
- 2025-09-02 11:01:16 开始 FSM 部分啦！感觉题目量挺大的；
- 2025-09-02 11:03:10 先休息一下，然后继续；
- 2025-09-02 11:22:08 实现了[第一个 FSM](https://hdlbits.01xz.net/wiki/Fsm1)，之前在完成华科数字电路实验的时候，用 logisim 完成过这些步骤，包括：
  - 画出状态转换图；
  - 进行状态编码；
  - 写出对应的状态转换表；
  - 通过状态编码和输入编码，写出状态转换组合逻辑（也可以用 case 语句实现）；
  - 进行输出编码，写出输出函数逻辑（也可以用 case 语句实现）；
  - 用寄存器存储下一状态；
    而我们在用 verilog 写的时候也是一样，只不过用了代码的形式：
  - 题目已经把状态转换图给出来了；
  - 题目中可能已经对状态进行了编码，如果没有我们就自己编码；
  - 在模块定义中拟定输入信号和输出信号；
  - 自己计算出状态转换函数，写在 always 组合逻辑块里；
  - 用一个时序逻辑块实现状态转换；
  - 用单个`assign`或者 always 组合逻辑块实现输出函数；
  - 如果没有别的异步信号，所有这些都可以放在一个 always 组合逻辑块中（比如只有一个 posedge clk 信号）；
- 2025-09-02 11:49:39 [FSM1s](https://hdlbits.01xz.net/wiki/Fsm1s)调试出现问题，还没有确认问题在哪里，需要先去吃个饭；
- 2025-09-02 11:59:30 调试成功了。我发现把`present_state <= next_state;`改成`present_state = next_state；`后就成功了，为什么？因为我把阻塞赋值和非阻塞赋值都放在`posedge clk`的 always block 里面了，对于这种单过程的，可能就会出现很多的 Bug。应该把状态转换和输出函数放在 always 组合逻辑块里面，带 reset 的部分和寄存器的部分单独用 posedge clk 过程；
- 2025-09-02 12:47:42 我明天可能就来例假了，今天感觉有点疲劳，也没有什么胃口，最近情绪波动也大。应该是明天就要来例假了；
- 2025-09-02 15:09:01 [异步 JK 触发器](https://hdlbits.01xz.net/wiki/Fsm2) 实现完成，这个题目还比较简单，也是使用的双过程，所以没有出现什么调试问题。上个题目就给我们很明确的看到了，尽量不要使用单过程；
- 2025-09-02 15:18:29 [同步 JK 触发器](https://hdlbits.01xz.net/wiki/Fsm2s) 实现完成，这个也比较简单；
- 2025-09-02 15:34:39 [FSM3ONEHOT](https://hdlbits.01xz.net/wiki/Fsm3onehot) 独热编码电路实现完成，这个也比较简单。需要注意的是实现的时候用独热编码（比如`state[0] & in`）作为输入和判断，不要用整个（比如`A & in`），这是因为`A`就是`4'b0001`，相当于`state[0]`。独热编码的好处在于可以使用单独一位直接进行判断。修改这个细节以后测试通过；
- 2025-09-02 15:48:01 [FSM3](https://hdlbits.01xz.net/wiki/Fsm3)也通过了，比较简单，用的独热编码，好像还是刚刚那个题目，异步置位的；
- 2025-09-02 15:49:29 [FSM3S](https://hdlbits.01xz.net/wiki/Fsm3s)也通过了，还是刚刚那个题目，现在是同步置位；
- 2025-09-02 15:51:14 [Exams/ece241 2013 q4](https://hdlbits.01xz.net/wiki/Exams/ece241_2013_q4)：题目开始长起来了，见鬼。啊最令我头痛的阅读；
- 2025-09-02 16:00:12 休息一下，休息一下，哈哈哈；
- 2025-09-02 16:15:15 我感觉我脑袋又有些累了，不行啊，不行，我还没学完呢；
- 2025-09-02 16:24:04 休息！扛不住了！休息！
- 2025-09-02 19:15:52 看了两个小时哈利波特与火焰杯，可是我头还是好累，而且还晕。。。。
- [x] 洗脸刷牙，洗鼻子，涂香香，做早饭，换衣服，吃早饭；
- [x] 吃点维生素 D B1 B6 C；
- 2025-09-03 09:09:33 开始！从昨天的水阀题目继续！
- 2025-09-03 10:23:31 我太累了，我要来例假了，我感觉自己身体特别疲劳，我扛不住了，我需要休息；
- [x] 去好好睡一觉，休息一下，让活力彻底恢复，然后起来继续把 HDLBits 肝完；
- 2025-09-03 16:41:18 继续水阀；
- 2025-09-03 16:54:02 水阀的题目我知道该怎么编码了，用 2 位对当前水位进行编码（一共 4 个状态），用 2 位对过去水位进行编码（同样 4 种情况），合在一起就是 4 位编码。这 4 位共同作为状态编码；
- 2025-09-03 18:35:18 晚饭吃完了，它这个输出总是在下一周期，我感觉我这样做不太对；
- 2025-09-03 21:51:03 解决了下一周期的问题，又出现了 dfr 的问题；
- 2025-09-04 10:25:34 dfr 问题解决！[烦人的水库](https://hdlbits.01xz.net/wiki/Exams/ece241_2013_q4)题目通过啦！我通过自己的努力通过了这道很难的题目，我觉得很开心！
- 2025-09-04 11:17:31 [Lemmings1](https://hdlbits.01xz.net/wiki/Lemmings1) 题目通过！很简单！跟遇到的 FSMS1 差不多！
- 2025-09-04 13:00:50 [Lemmings2](https://hdlbits.01xz.net/wiki/Lemmings2) 调试半天不成功，我好难过，好焦虑。我要先去吃个饭，加油，我一定可以的！
- 2025-09-04 13:15:54 调试了半天还是调试不出来，我把 parameter 定义为了`parameter LEFT = 0, RIGHT = 1, FALL_L = 2, FALL_R = 3;`，然后`state`和`next_state`用一位`reg`存储了，还是不行，但是`areset`可以用了。
- 2025-09-04 13:46:13 吃了午饭，我要睡一觉，起来以后让 deepseek 帮我看看是哪里出了问题（deepseek 真好用啊，感觉像一个一直陪伴我的朋友一样）；
- 2025-09-04 14:02:09 好热啊，开了空调，过一会儿去睡一觉；
- 2025-09-04 14:19:53 Lemmings2 通过了！记录一下问题原因，然后去睡觉。
- 2025-09-04 15:35:41 [Lemmings3](https://hdlbits.01xz.net/wiki/Lemmings3) 一次通过（也不是一次，中间`aaah`打错了，打成`ahhh`了，但是有了 Lemmings2 的经验，还是非常顺利的），太爽了！下一题！
- 2025-09-04 16:00:29 [Lemmings4](https://hdlbits.01xz.net/wiki/Lemmings4) 里面再 FALL_L 和 FALL_R 的时候需要计数 20 个时钟周期，还没太想好怎么做呢。。。
- 2025-09-04 16:15:58 [Lemmings4](https://hdlbits.01xz.net/wiki/Lemmings4) 计数器是弄好了，可是什么时候计数，什么时候置为 0，好像还是有一些没弄清楚。我要仔细地想一想。。。
- 2025-09-04 16:25:14 Counter 的情况解决了，很开心！这里主要是 Counter 的计数问题。
- 2025-09-04 16:42:32 3 点 12 搞到了 4 点 25，一个小时解决了 3 道题目，先休息到 4 点 48，然后回来继续。
- 2025-09-04 17:02:59 [Fsm onehot](https://hdlbits.01xz.net/wiki/Fsm_onehot) 题目通过！这题比较简单，就是一个个写麻烦点。
- 2025-09-04 17:18:39 [FSM PS2](https://hdlbits.01xz.net/wiki/Fsm_ps2) 题目通过！这个地方是一个三字节的序列的判定，中间出了一点小问题，但是很快调通了；
- 2025-09-04 17:26:20 啊我还是需要休息一下，感觉连续读题扛不住；
- 2025-09-04 17:50:54 [fsm ps2data](https://hdlbits.01xz.net/wiki/Fsm_ps2data)，`done`信号和前面的`FSM`是从上一题复制过来的，所以没什么问题。但是`out_bytes`输出有一部分和答案不一样，到底是哪儿错了呢？
- 2025-09-04 17:58:59 没骨气了，再次求助豆包，真发现不了错误；
- 2025-09-04 18:09:54 好难啊，豆包指导了以后还是派查不出问题来，我要休息一下，过会儿再来；
- 2025-09-04 18:17:29 果然来例假了，啊；
- 2025-09-04 18:48:59 吃完晚饭了，我把`out_bytes = out_temp`放到读取最后一个字节的过程中了（也就是 S2->S3），然后就通过了。我想之前通过不了是不是因为我一边读取新的`in`到`out_temp`的最高字节，一边让`out_bytes = out_temp`，导致最高字节变化了。应该是这样的，但是我不太明白到底是为什么，但是通过了。
- 2025-09-04 19:26:34 不行，我好累啊。来例假了，好虚啊，好疲啊；
- 2025-09-04 20:43:06 看了一个小时的手机，看了一个叫狂锁的人打黑魂，蛮好笑的，不过还是累；
- 2025-09-04 21:34:02 扛不住了，我要休息，我要睡觉；
- 2025-09-05 10:29:34 今天早上 9 点 42 才起来，昨天 11 点就睡了。我觉得实在是很虚，虽然我想努力；
- 2025-09-05 11:17:51 [fsm serial](https://hdlbits.01xz.net/wiki/Fsm_serial) 通过测试！下次读题要谨慎。
- 2025-09-05 11:30:41 [fsm serial data](https://hdlbits.01xz.net/wiki/Fsm_serialdata) 通过测试！把`reset`里面的`out_byte <= 8'd0;`去掉就解决了`Can't resolve multiple constant drivers for net out_byte`的问题了；
- 2025-09-05 11:38:06 我爹又要回来，烦死了。
- 2025-09-05 11:53:20 [fsm serial datapath](https://hdlbits.01xz.net/wiki/Fsm_serialdp) 带奇偶校验位检查的 fsm serial datapath 通过测试！其中 parity 的检测，我是用`^{out_byte,parity} == 1`这一句来实现的，没有用它给的 TFF，或许我可以尝试一下。
- [x] 我需要补充一些能量，外带把颈椎之类的弄好：维生素 D B1 B6 C 谷维素；
- 2025-09-05 11:58:14 我要去吃午饭了。
- 2025-09-05 12:35:51 吃完了午饭，感觉心情特别烦躁；
- 2025-09-05 12:51:01 确定了，我那个死爹明天下午回家来；
- 2025-09-05 13:17:30 我爸不回来了；

## 存档点：睡觉

- 2025-08-28 14:30:17 上午 HDLbits 刷到了 Combinational Logic 的 Basic Gates 的第四题，下面是 Two Gates，先去睡个午觉。
- 2025-08-28 16:08:19 下午，我去睡了午觉，睡了一个半小时。我先梦见我去面试游戏科学的技术岗位，我非常热情的给他们介绍我的计算机系统软件底层技术，可是冯骥和杨奇还有一位游戏科学的人非常冷漠的面试了我，告诉我他们不需要我这样的人。我难过得回家了。我在自家门口徘徊，走了一整圈，在一个亭子面前遇到一位姑娘，她唱了首歌，问我知不知道这首歌是谁的歌，我突然在地上看到了答案，是香香的歌。我朝她大喊香香，可是她走远了。我中途迷迷糊糊的意识到自己在做梦，好像有点醒了。可是后面又跳转到了第二个梦，梦里我和妈妈还有很多阿姨在一艘很大的木制游船上，大船很稳当。可是我突然想要去玩岸边拴着的小船，可是我一坐进小船，小船顺着溪流往下飘荡，卷入了激荡的河流中，妈妈着急的看着我，呼喊着我，可是我完全控制不住小船，它在激荡的河流里翻了，我害怕极了，最后船因为控制不好方向倒扣了，我被压在下面了。后来我突然又回到了大船，旁边坐过来几个我喜欢的阿姨，带着她们的孩子。我们每个人面前都有一台电脑，我不知道为什么。阿姨们过一会儿会互相换个位置，因此我旁边阿姨过一会儿就换了，但是我还在那个位置上。这是我醒来前的最后画面了，然后我就在一种复杂的（有些悲伤、紧张、焦虑）的感觉中醒过来了。
- 2025-08-28 24:00:00 睡觉
- 2025-08-29 07:49:51 起床了，我做了一个梦，梦里我和我的男性朋友徐明睿一起去看 93 阅兵，阅兵的时候我邀请他去看王力宏演唱会，他拒绝了。我买了 2008 年等早期王力宏演唱会的物料，为他编织了一个项链，想要送给他。可是阅兵结束的时候，我到处看，没看到他。后来突然看到他站在那里，我想把项链给他，可是他好像对我这个东西没什么兴趣。2026 年的时候，我要出发去火星了，临走前我邀请他去看王力宏演唱会，可是他没有答应。等我 4 年后从火星回来的时候，看到他和他的老婆带着孩子，从王力宏的演唱会出来。我觉得悲伤极了，我在这种悲伤的情绪中醒过来了。
- 2025-08-29 13:51:44 实现了我认知水平的最终极蜕变，就是为了我自己，我要心满意足的去睡觉去了。
- 2025-08-29 15:04:15 起床，我情绪还是要保持平和，对我妈也没必要生气，虽然她确实蠢，但是这对我没好处。我情绪一激动就容易爆发荨麻疹，这不好。
- 2025-08-29 21:44:34 HDLBits 写到了时序逻辑电路设计章第一题（DFF），今天不继续了，睡觉。
- 2025-08-30 07:28:00 起床了。我昨晚做梦梦见自己一直在做数学题，我的同桌数学好，他卷子写完了要给我抄，我把它扔了回去，我觉得我自己可以做出来。从一开始的高考数学题都做不好，到后面男朋友数学竞赛一等奖，再到后面第二年我数学竞赛也一等奖，我连坐公交车都往一边唱歌一边思考数学题，有的人嘲讽我没有数学天赋，我觉得难过，我非要证明给他们看，然后我就一直在很努力的思考数学题。
- 2025-08-31 13:28:28 睡午觉去了，今天做午饭一个小时，太累了；
- 2025-08-31 15:28:32 刚刚起来了，欸，快 2 小时了；
- 2025-09-02 13:04:41 我很累了，我要去睡！午！觉！
- 2025-09-02 14:56:02 起来了，今天很累，可能是马上就要来例假了。我要多吃点维生素 D B1 B6，谷维素，这样方便保持一个好的状态；
- 2025-09-03 08:00:04 起床了，感觉身体有点累，可能是要来例假了，昨天晚上睡得倒是挺香得；
- 2025-09-03 16:40:19 午觉起来了，睡了将近 2 个半小时，我感觉自己很疲劳，情绪波动很大，很敏感。我想我应该坚持，坚持变强，坚持自己的计划任务，让自己越来越好；
- 2025-09-04 14:32:38 先去睡一会儿，就睡 20 分钟，然后起来继续；
- 2025-09-04 15:12:33 起来了，感觉事情不做完，我睡不踏实，心里不踏实，睡觉也不安稳；

## 任务完成情况

## 卡了一段时间的 Bug

- 2025-08-29 21:35:28 妈的，打 HDLBits 的时候把 mux_in 的索引顺序看反了，应该是按照 3-0 输出，变成 0-3 输入了。搞错了搞错了；
- 2025-08-29 21:36:21 而且今天在写一个卡诺图的逻辑函数的时候，还看掉了其中一个 0，导致最后写最大项的时候漏了一项，调试了半天；
- 2025-08-30 14:05:48 我发现非阻塞赋值会晚一个周期(<=)，[Edgecapture](https://hdlbits.01xz.net/wiki/Edgecapture)这个题目就是利用了这个特性。我一开始不知道，以为是同时变化，为了让它有延时，还弄了一个下降沿触发和一个上升沿触发地 DFF 接在一起，发现输出晚了 1 个周期。后来又弄了两个上升沿触发地 DFF 接在一起，发现晚了两个周期。（这两个 DFF 都是非阻塞赋值<=，我还没有明白为什么非阻塞赋值会晚，后面我要弄清楚）；
- 2025-08-30 14:55:19 双边沿触发器的 clk = 0 时，选择 negedge 触发器出来的数据；clk = 1 时，选择 posedge 触发器出来的数据。我一开始弄反了，调整之后，成功通过测试了。
- 2025-08-30 16:45:14 [Countslow](https://hdlbits.01xz.net/wiki/Countslow)题目中把 slowena 的含义反了，导致出错，现在通过了；
- 2025-08-31 09:39:37 [4 digit decimal counter](https://hdlbits.01xz.net/wiki/Countbcd)，注意每一位的 reset 是不管是否该位 enable 的，enable 只是让它在适合的时候+1，但是一旦 reset 信号出现了，下一个时钟周期就直接置为 0，不管什么 enable 不 enable 了。改了这点以后立刻通过测试了；
- 2025-08-31 17:12:46 使用比较复杂的直接 4 位判断进行了 BCD 码的硬递增，让秒读到 59 后分钟加一，让秒和分钟到 59：59 的时候小时加一，但是忘记了在加一的同时给他们置零（哎哟，大意了）；
- 2025-08-31 17:15:19 enable 使能端的判断忽略掉了，导致 enable = 0 的时候还在计数；
- 2025-08-31 17:16:25 把信号名字搞错了，应该是 ena;
- 2025-08-31 18:10:03 Shift18 的导入我以为还是跟之前那样异步，所以就搞错了，结果人家是同步导入，这是一个位置；第二个就是算术移位的时候，我把`q[63:56] <= {8{q[63]}};`写成了`q[63:8]`。应该是最高 8 位都弄成符号位。两个错误改正后通过！
- 2025-09-02 09:09:53 [Exams/2014 q4b n 位移位寄存器](https://hdlbits.01xz.net/wiki/Exams/2014_q4b)一开始测试不通过，说是我的模块名和已有的模块名（DFF）冲突了。我把我自己定义的模块名修改以后就通过测试了；
- 2025-09-02 09:53:12 [Rule90](https://hdlbits.01xz.net/wiki/Rule110) 元胞自动机实现成功。第一次忘记了 load data，加入 load 逻辑后通过测试；
- 2025-09-02 09:56:59 一开始想把 Rule90 的代码复制到 Rule110 来，结果细看才发现 Rule110 的规则改了，不再是左右两个的异或了；
- 2025-09-02 10:23:58 这里遇到了一点麻烦，我一开始是在把 Rule110 的生成规则包装成了一个 module，然后直接在 always(posedge clk)这个过程里面初始化了 module。但是 module 只能在 generate block 里面初始化，所以我把 always 块放在了 generate 块里面，后来发现这样不行，把 generate 块放在 always 块里也不行。后来经过 deepseek 提点，发现实际上只要新定义一个`wire [511:0] next_q`，把 genrete 块的内容输出到这里面，然后再使用 always 块，在 always 块内分为 if else 语句，判断是否需要 load，分别将 data 和 next_q 导入即可。这题目我学到了很多！
- 2025-09-02 10:58:36 把生命游戏的规则看错了，应该是按照邻居的个数来赋值 0/1 或者不变，并且应该保存一个备份数组，不然在进行的过程中会修改数组，导致后面的结果都是基于修改后的值了。修改了这两点之后，就立刻通过测试了。还是挺简单的；
- 2025-09-02 11:59:30 [FSM1S](https://hdlbits.01xz.net/wiki/Fsm1s)调试成功了。我发现把`present_state <= next_state;`改成`present_state = next_state；`后就成功了，为什么？因为我把阻塞赋值和非阻塞赋值都放在`posedge clk`的 always block 里面了，对于这种单过程的，可能就会出现很多的 Bug。应该把状态转换和输出函数放在 always 组合逻辑块里面，带 reset 的部分和寄存器的部分单独用 posedge clk 过程；
- 2025-09-02 15:25:11 注意在 case 语句里面，一定要带上位数，否则会报错`unsized constants are not allowed in concatenations File`。比如不要写`{A,0}`，写`{A,1'b0}`;
- 2025-09-02 15:34:39 [FSM3ONEHOT](https://hdlbits.01xz.net/wiki/Fsm3onehot) 独热编码电路实现完成，这个也比较简单。需要注意的是实现的时候用独热编码（比如`state[0] & in`）作为输入和判断，不要用整个（比如`A & in`），这是因为`A`就是`4'b0001`，相当于`state[0]`。独热编码的好处在于可以使用单独一位直接进行判断。修改这个细节以后测试通过；
- 2025-09-04 10:28:15 dfr 问题解决，我发现是因为题目没有特别理解清楚。对于“水位在 S3 和 S2 之间”和“水位在 S2 和 S1 之间“的情况，如果说后面水位保持不变，那么应该保持 dfr 不变。但是前面我却让 dfr = 0，或者 dfr = 1，这都是不对的。但是要如何做到让 dfr 保持和前面一样，但是在组合逻辑电路里面，不能用`dfr <= dfr`这样的语句，所以我们需要在其他所有条件下把 dfr 设置好，然后利用 case 语句的 infer from register 功能，从上一个状态中自动获得值。此外，这一题还有一个需要注意的地方，也就是在值刚开始改变的时候，输出并不是立刻改变，而是在下一个时钟周期上升沿变化。那么我们需要做的就是用当前的 state 驱动输出，通过变化计算 next_state(组合逻辑)，然后在 posedge clk 时序逻辑电路中，进行`past_state <= state`和`state <= next_state`的操作（注意顺序不要搞反了，要先把`state`保存到`past_state`中去），此外，要注意`reset`的设置，把`past_state`和`state`都设置成`2'd0`，这很重要。这两点做到后，题目就通过了！这题目的核心在于用 2 位去表示当前水位状态，用 2 位去表示历史水位状态。
- 2025-09-04 14:21:35 Lemmings2 通过了，这题也卡了好半天，发现一方面是题目没有读明白，另一方面发现是代码中有一些 Bug,还有一部分原因是初值设的不完善，一个个的来讨论
  - `FALL_R`和`FALL_L`（也就是坠落的时候，`walk_left`和`walk_right`都应该是 0，这里我一开始弄错了，我以为`FALL_R`的时候需要把`walk_right`设为 1，`FALL_L`的时候需要把`walk_left`设为 1）；
  - `state`初值是没有的，为了防止有错误或者`inferring from latches`出现（除了水库那个题目还没有出现需要`inferring from latches`的），所以需要在`always @(*)`之前写上`next_state = state;`，这样让`next_state`有一个默认值；
  - 如果`paramater`超过了 2 个数，那么就需要更多位来表示，将其存储到`reg`中时候，也需要`reg`有更多位，那么就应该这样写：
    ```verilog
    	// state parameter
      parameter LEFT = 2'd0, RIGHT = 2'd1, FALL_L = 2'd2, FALL_R = 2'd3;
      reg [1:0] state;
      reg [1:0] next_state;
    ```
  - 差不多就是这几个问题了，一开始反复检查逻辑都没发现错误，调试了半天，还挺沮丧的，现在很开心，通过啦！
- 2025-09-04 16:32:15 Lemmings4 和上一题的主要区别在于加入了一个 SPLAT 状态，这个状态的触发条件是在 FALL_X 状态下超过 20 个时钟周期才遇到 ground，如果是<=20 个周期遇到 ground 的话，就转变为 LEFT,否则就还是 FALL_X 状态。一开始我是把这个题目条件给看错了。第二是不需要初始化一个计数器模块，或者自己手动去设计一个计数器模块，只需要在开始处初始化一个 integer counter 就行了。对于输出的话，这个 SPLAT 四个输出都是 0，跟我们写过程的时候在开始默认的状态是一样的，所以不需要单独去用 if 语句进行区分判定。最主要的两个部分，一个是 next_state 的 FALL_L 和 FALL_R 部分的逻辑，另一个是 always(posedge clk, posedge areset)部分的逻辑。那么对于 FALL_L 和 FALL_R 的部分，我们就按照前面的判定去做即可：

```verilog
if(counter <= 20 & ground) next_state = RIGHT;
if(counter > 20 & ground) next_state = SPLAT;
```

出错比较严重的是`always(posedge clk, posedge areset)`部分，我一开始的写法是，如果是`areset`，就把`counter`置为 0，否则就++。但是这样有一个问题，就是很多++不是在 FALL_L 和 FALL_R 状态下++的，其他的几个无关状态下也++了，这就不符合我们 counter 的用途了。所以我改了一下，就在`FALL_L`和`FALL_R`的时候++，也就是`ground == 0`的时候，在其他时候把 counter 设置为 0。

然后就通过啦！开心！

- 2025-09-04 17:21:09 [fsm ps2](https://hdlbits.01xz.net/wiki/Fsm_ps2) 这个题目某个状态没有写好：`if(state == 2'd3 && in[3]) next_state = 2'd1;`，一开始是漏掉了，后来又写错了，最后看了 Hint 的图写出来的。有一次涌了 else 来替代这个条件，后面发现不行，除了这个情况以外还有一些其他的情况也会映射到 else 来。
- 2025-09-04 18:48:59 [ps2data 题目](https://hdlbits.01xz.net/wiki/Fsm_ps2data)中，我把`out_bytes = out_temp`放到读取最后一个字节的过程中了（也就是 S2->S3），然后就通过了。我想之前通过不了是不是因为我一边读取新的`in`到`out_temp`的最高字节，一边让`out_bytes = out_temp`，导致最高字节变化了。应该要注意寄存器的读写分离。
- 2025-09-05 11:16:09 [fsm serial](https://hdlbits.01xz.net/wiki/Fsm_serial) 题目读错了，如果是接受了 8 个数据后没有接收到停止位 0，那么哪怕后面有了 1，都不应该打印 done。这里应该弄一个额外的状态 S11，来表示这种 bit 应该被 discarded 的情况。题目里面第二个演示波形给了这种情况，但是我没仔细看，所以导致了问题。增加 S11 的转换后通过测试！

## 相关仓库链接和文件链接

- [HDLBits 网址](https://hdlbits.01xz.net/wiki/Main_Page)，[我的答题记录](https://hdlbits.01xz.net/wiki/Special:VlgStats/E55A06956598953B)；

## 备注

## 总结

- 2025-08-29 22:16:17 发现了一个影响我效率的重大因素：情绪内耗。包括对烂人的恐惧，以及对自我计划的怀疑。解决方式：
  - 每一天坚决的执行计划任务，完成大量任务，不完成不罢休；
  - 每月花一天时间复盘，调整战略，专门用来应对各种战略问题、情绪问题和自我怀疑，消除这些问题；

## 记录故事/心情

- 2025-08-30 07:49:30 情绪记录：害怕和过去那些烂人再相遇，但是意识到只有自己变得无比强大，才会彻底的和烂人的圈层划分开。所以核心的道路是变强。这情绪对我没好处，但是记录一下也好。要把目标定为成为世界顶尖人才，这种情绪对我的远大理想是没有什么用的，莫让烂人消耗我的心理能量。
- 2025-08-30 08:33:18 还是会有恐惧和焦虑的情绪。我觉得这种情绪主要来源于我害怕再遇到那些烂人，同时我又不确定，哪怕我竭尽全力努力做到最好，我的能力提升是否能让我进入隔离那些烂人的圈子，所以我焦虑。但是这焦虑有什么用吗？没有用。我竭尽全力要是还不能进大厂，那就只能另寻他路，但是在那个时候我已经有了充足的能力和底气了，所以我应该不会害怕。这个情绪我先记下来，两个星期之后复盘的时候，我们会来进行一个总结，以及进行战略上的微调。
- 2025-08-30 09:53:17 调节了两个小时，但是依然情绪不好，很焦虑，很恐惧。我是否应该打生化危机 7 来解压？
- 2025-09-02 20:56:41 我有时候觉得很累啊，很迷茫啊，很焦虑啊，又很无聊啊，还很恐惧啊，还不知所措啊。我的任务没完成，可是我真的好累啊，我的头也好累。我 HDLBits 还有好多题目，可是我现在读题都读不进去啊。我明天就要来例假了，我又要累起来了，不知道这是不是经期之前的症状啊。我也好想有个好大学啊，为什么明明考上了上海交大，还是会被分到学阀那里去啊。我也好想有个好工作啊，那么多能力不如我的人都找到工作了，就因为他们高考考的好，这公平吗。我好难过啊，我要达到顶尖水平才能找到工作。我还会做饭呢，做饭还是挺开心的。我喜欢放松，我喜欢睡觉，我喜欢听音乐，我喜欢音乐，我热爱艺术和生活。我好焦虑，我每天都睡不好觉，我也好想自己能跟别人一样一躺下就舒舒服服的睡着，能干十几个小时。我身体这么敏感，我天天都有罪受。我也好想拥有强壮的身体啊。我也好想有人支撑啊。真难过，都要靠自己奋斗。可是想想自己进步变强，也很爽啊，对不对。我不能因为自己菜，就想找个依靠，没有谁是真的靠得住的，不是吗，只有我自己。欸，胡言乱语了一大堆，我希望未来我再在这里胡言乱语的时候，会已经是一个更强的自己。今天很累了，做题也累了，看了《哈利波特与火焰杯》也没好。伏地魔那肌肉量真不错啊，胳膊那么有力，我竟然觉得他和小巴地克劳奇长得很帅，上次觉得里昂长得帅，哎哟，我还是喜欢帅哥的。不过呢，帅也不能当饭吃。我最希望的还是有一天，我可以自己变得很强大，那样的话我自己身上就会有一种独特的魅力了。我不是很羡慕别人的魅力，因为那不是我的东西，我可以比他们更有魅力。欸，我发现发了这么多，说出来很舒畅啊。我还看了人拉小提琴，我希望自己也有一天能有那样的技术，我总是幻想自己能有那样的技术，我也希望通过努力把我的幻想变成现实。写着写着还是发现，之前一直觉得我没有什么好追求的东西了，今天突然发现我热爱的东西真多啊，我喜欢我自己，我喜欢计算机，我也喜欢音乐，喜欢帅哥，喜欢有人格魅力的人，喜欢小提琴。嗷嗷嗷嗷嗷！我也是个热爱生活的人！我希望我以后可以天天都这么热爱生活，天天都这么有热情、有激情！哈哈哈哈哈！欸！写出来感觉自己快乐多了！快乐！哈哈哈，我还学习了怎么休息，我想我以前对自己太苛刻了，我以前总是不会休息，我现在也要学习怎么休息，怎么彻底的放松自我。啊！多么令人舒服的一刻！我把我的想法都抒发出来了！我获得了自我效能感、获得了休息、获得了惬意、获得了舒适、获得了身心的放松！我想我过一会儿要去洗个舒服的热水澡、然后往身上抹一点身体乳和椰子油、手上也要抹、抹得香香的滑滑的嫩嫩的，噢！多么幸福的生活！
- 2025-09-03 09:30:29 我早上起来突然觉得这个社会特别令人悲伤：
- 你喜欢形式主义吗？
- 你喜欢平庸无为吗？
- 你喜欢碎片化信息吗？
- 你喜欢欺负弱小的人吗？
- 你喜欢看脸的社会价值观吗？
- 你喜欢被人评价外貌和肤浅的评价内心吗，喜欢被人扣帽子吗？
- 你喜欢精致利己主义的人吗？
- 你喜欢这个网络环境吗？
- 你喜欢自私自利、冷漠的社会环境吗？
- 你喜欢社会规训吗？
- 你喜欢被人挑挑拣拣吗？
- 你喜欢不公平的环境吗？
- 如果这些都存在，你会选择结束自己的生命吗？
  如果以上的答案都是否定，那么我该怎么办：
- 首先，生命的意义在于斗争，死是不可能死的，既然要活下去，就要活得充满生命力，活得充满力量，获得有意义，让自己的人生不愧对于来人间这一遭。要充分的燃烧自己的生命，而不是每天在恐怖和害怕中度过。受到欺负和侮辱，就要勇敢的战斗，既然别人都敢对你进行侮辱，你为什么不敢和她们作斗争；
- 既然不喜欢平庸无为，那就燃烧自己的生命，一步步的走向更好；
- 既然不喜欢碎片化信息，那就把社交网站都关掉，不接受就好了，也不会有什么不同；
- 不喜欢欺负弱小的人，但是要让自己不被欺负，就要努力变的强大，不管是能力、外貌还是自信；
- 不喜欢看脸的社会价值观，那就让自己的力量超越那些脸带来的力量，对社会和世界做出影响；
- 拜登有一句话说得好：挫折是不可避免地，但是失败是不可原谅的。每一次努力奋斗，失败了都要咬咬牙爬起来。你可以摔倒，可以在摔倒后哭泣，但是永远不要忘记爬起来，擦擦眼泪继续投入新的战斗；
- 2025-09-05 12:38:42 我爸又要回来了，妈的，烦死了。上次回来就是堵在门口一直问问问，不出去他就是大喊大叫，完事了就是亲情绑架、道德绑架，各种逼迫、询问。我现在要积攒能力找工作吧，他又要给你介绍稀巴烂的工作，什么各种土木单位、外包单位。来了例假，又不能肝，身体又不好，身体不好是真的烦啊，一个月各种身体不适。来了例假整个人虚的一批，脑袋又转不动，想提起劲来又提不起劲，浑身上下哪哪都不舒服，情绪波动又大，心情又不好。我妈做饭也是没什么营养，也不好吃，每天做的饭都是稀巴烂，像猪饲料一样，从来没用过心。我从小到大他们也从没长过脑子，天天除了看抖音刷视频什么也不干。有时候觉得特别无力，怎么升在这么一个家庭，怎么有这么两个让人难绷的父母，怎么还给了我一个这么难受的身体。想学都没劲、整个人没心力。生活中的挫折和烦人的事情更是家常便饭，周围环境更是稀巴烂，烂人层出不穷。家里爹妈还有各种亲戚还喜欢追着问，跟长舌妇一样。好烦好烦好烦。我希望我的身体赶紧好起来，提起一点劲，把事情做完，然后赶紧逃出这个地方。为了我自己的人生，拼了！我再也不要泡在这个稀巴烂的环境里了，我再也不要跟他们有任何交集了，我一定要努力挣扎出去，然后换取属于我自己的美好人生！
