TimeQuest Timing Analyzer report for Single_Cycle_CPU
Wed May 15 01:50:40 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_Control:inst1|Arena_controlLines[3]'
 12. Slow Model Setup: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'
 13. Slow Model Setup: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 14. Slow Model Setup: 'INPUT_WE'
 15. Slow Model Setup: 'Arena_clk'
 16. Slow Model Hold: 'INPUT_WE'
 17. Slow Model Hold: 'Arena_clk'
 18. Slow Model Hold: 'Arena_Control:inst1|Arena_controlLines[3]'
 19. Slow Model Hold: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 20. Slow Model Hold: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'
 21. Slow Model Minimum Pulse Width: 'INPUT_WE'
 22. Slow Model Minimum Pulse Width: 'Arena_clk'
 23. Slow Model Minimum Pulse Width: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 24. Slow Model Minimum Pulse Width: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'
 25. Slow Model Minimum Pulse Width: 'Arena_Control:inst1|Arena_controlLines[3]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Output Enable Times
 33. Minimum Output Enable Times
 34. Output Disable Times
 35. Minimum Output Disable Times
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'Arena_Control:inst1|Arena_controlLines[3]'
 42. Fast Model Setup: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'
 43. Fast Model Setup: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 44. Fast Model Setup: 'INPUT_WE'
 45. Fast Model Setup: 'Arena_clk'
 46. Fast Model Hold: 'INPUT_WE'
 47. Fast Model Hold: 'Arena_clk'
 48. Fast Model Hold: 'Arena_Control:inst1|Arena_controlLines[3]'
 49. Fast Model Hold: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'
 50. Fast Model Hold: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 51. Fast Model Minimum Pulse Width: 'Arena_clk'
 52. Fast Model Minimum Pulse Width: 'INPUT_WE'
 53. Fast Model Minimum Pulse Width: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'
 54. Fast Model Minimum Pulse Width: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'
 55. Fast Model Minimum Pulse Width: 'Arena_Control:inst1|Arena_controlLines[3]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Output Enable Times
 63. Minimum Output Enable Times
 64. Output Disable Times
 65. Minimum Output Disable Times
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Progagation Delay
 72. Minimum Progagation Delay
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Single_Cycle_CPU                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------+
; Clock Name                                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                     ;
+---------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------+
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_ALU:inst3|Arena_ALU_OUT[0] }                        ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] } ;
; Arena_clk                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_clk }                                               ;
; Arena_Control:inst1|Arena_controlLines[3]               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_Control:inst1|Arena_controlLines[3] }               ;
; INPUT_WE                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { INPUT_WE }                                                ;
+---------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                       ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 85.22 MHz  ; 85.22 MHz       ; INPUT_WE                                                ;      ;
; 135.08 MHz ; 135.08 MHz      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+---------------------------------------------------------+---------+---------------+
; Clock                                                   ; Slack   ; End Point TNS ;
+---------------------------------------------------------+---------+---------------+
; Arena_Control:inst1|Arena_controlLines[3]               ; -12.121 ; -363.034      ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -9.599  ; -849.811      ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -8.025  ; -40281.901    ;
; INPUT_WE                                                ; -5.367  ; -27.974       ;
; Arena_clk                                               ; -5.326  ; -4677.846     ;
+---------------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; INPUT_WE                                                ; -4.960 ; -9.211        ;
; Arena_clk                                               ; -2.097 ; -103.916      ;
; Arena_Control:inst1|Arena_controlLines[3]               ; -1.390 ; -1.693        ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -0.963 ; -21.579       ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.408 ; -0.906        ;
+---------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; INPUT_WE                                                ; -2.087 ; -72.066       ;
; Arena_clk                                               ; -1.380 ; -1035.380     ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 0.500  ; 0.000         ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500  ; 0.000         ;
; Arena_Control:inst1|Arena_controlLines[3]               ; 0.500  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                                                                                                                               ;
+---------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                  ; To Node                                                                      ; Launch Clock                     ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------+-------------------------------------------+--------------+------------+------------+
; -12.121 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5894 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.903     ; 7.764      ;
; -11.990 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7239 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.745     ; 7.885      ;
; -11.904 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~322  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.640     ; 7.782      ;
; -11.821 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2049 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.833     ; 7.634      ;
; -11.814 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4177 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.642     ; 7.622      ;
; -11.812 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2069 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.599     ; 7.602      ;
; -11.791 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3231 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.688     ; 7.314      ;
; -11.729 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4354 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.548     ; 7.699      ;
; -11.722 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3103 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.573     ; 7.360      ;
; -11.711 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3074 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.728     ; 7.501      ;
; -11.683 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2197 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.659     ; 7.413      ;
; -11.657 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3679 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.554     ; 7.314      ;
; -11.647 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6982 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.428     ; 7.765      ;
; -11.641 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2207 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.661     ; 7.191      ;
; -11.640 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2310 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.558     ; 8.628      ;
; -11.614 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4738 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.991     ; 8.141      ;
; -11.557 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2077 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.588     ; 7.357      ;
; -11.541 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5919 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.412     ; 8.340      ;
; -11.534 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~849  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.255     ; 6.729      ;
; -11.532 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7938 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.803     ; 8.247      ;
; -11.526 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3080 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.767     ; 7.310      ;
; -11.514 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~588  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.513     ; 7.411      ;
; -11.489 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4420 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.680     ; 6.484      ;
; -11.482 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3732 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.078     ; 7.218      ;
; -11.461 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6470 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.450     ; 7.557      ;
; -11.437 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4942 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.046     ; 7.205      ;
; -11.421 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6475 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.232     ; 7.740      ;
; -11.416 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3458 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.624     ; 7.310      ;
; -11.410 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3677 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.953     ; 6.845      ;
; -11.402 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4187 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.741     ; 7.333      ;
; -11.401 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2961 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.763     ; 7.088      ;
; -11.381 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3084 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.746     ; 7.045      ;
; -11.365 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3469 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.847     ; 7.145      ;
; -11.343 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2903 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.757     ; 7.400      ;
; -11.330 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5442 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.525     ; 7.323      ;
; -11.328 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5147 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.794     ; 7.206      ;
; -11.278 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3716 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.028     ; 6.925      ;
; -11.273 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5125 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.138     ; 7.953      ;
; -11.271 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4358 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.548     ; 7.269      ;
; -11.269 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3487 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.426     ; 7.054      ;
; -11.260 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2053 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.891     ; 7.187      ;
; -11.257 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7499 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.574     ; 7.234      ;
; -11.249 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1157 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.837     ; 7.230      ;
; -11.239 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1794 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.930     ; 7.827      ;
; -11.230 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5135 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.668     ; 7.080      ;
; -11.210 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4943 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.791     ; 6.937      ;
; -11.208 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3072 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.896     ; 6.984      ;
; -11.207 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~862  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.646     ; 6.953      ;
; -11.206 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3604 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.590     ; 7.430      ;
; -11.190 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3102 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.782     ; 6.800      ;
; -11.176 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1990 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.053     ; 7.669      ;
; -11.166 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3203 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.990     ; 6.847      ;
; -11.165 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1346 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.842     ; 7.841      ;
; -11.164 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2133 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.401     ; 7.152      ;
; -11.161 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3223 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.949     ; 7.026      ;
; -11.160 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4557 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.262     ; 6.525      ;
; -11.148 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2059 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.870     ; 6.829      ;
; -11.140 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5452 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.384     ; 7.166      ;
; -11.138 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2947 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.805     ; 7.004      ;
; -11.130 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3205 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.161     ; 6.787      ;
; -11.127 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3740 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.182     ; 6.611      ;
; -11.115 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5890 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.916     ; 6.717      ;
; -11.095 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3666 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.938     ; 6.676      ;
; -11.095 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~844  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.422     ; 7.083      ;
; -11.094 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3718 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.925     ; 6.715      ;
; -11.086 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3079 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.027     ; 6.699      ;
; -11.083 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1095 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.443     ; 7.280      ;
; -11.073 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2065 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.874     ; 6.649      ;
; -11.067 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~8025 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.789     ; 6.954      ;
; -11.067 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4623 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.963     ; 7.622      ;
; -11.060 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3073 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.866     ; 6.840      ;
; -11.060 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3083 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.747     ; 6.864      ;
; -11.057 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3654 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.763     ; 6.840      ;
; -11.051 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2818 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.468     ; 8.101      ;
; -11.043 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1439 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.780     ; 7.474      ;
; -11.042 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6987 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.818     ; 7.775      ;
; -11.032 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4639 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.801     ; 7.442      ;
; -11.027 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4958 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.682     ; 6.737      ;
; -11.027 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2009 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.956     ; 6.747      ;
; -11.025 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2577 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.454     ; 7.021      ;
; -11.015 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6594 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.002     ; 7.531      ;
; -11.014 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3661 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.948     ; 6.693      ;
; -11.011 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3662 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.066     ; 6.759      ;
; -11.007 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4561 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.420     ; 6.037      ;
; -10.996 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3093 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.589     ; 6.796      ;
; -10.993 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2700 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.755     ; 6.648      ;
; -10.987 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2079 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.693     ; 6.505      ;
; -10.963 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~8009 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.801     ; 6.801      ;
; -10.960 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~462  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.451     ; 7.323      ;
; -10.953 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3096 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.877     ; 6.744      ;
; -10.953 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4928 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.934     ; 6.691      ;
; -10.930 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2444 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.712     ; 6.628      ;
; -10.925 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~852  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.852     ; 6.887      ;
; -10.918 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~90   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.741     ; 6.727      ;
; -10.917 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4367 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.550     ; 6.885      ;
; -10.916 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3464 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.663     ; 6.804      ;
; -10.914 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4431 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.197     ; 6.235      ;
; -10.912 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3465 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.722     ; 6.829      ;
; -10.909 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5893 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -4.644     ; 6.083      ;
; -10.903 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6924 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -3.394     ; 6.919      ;
+---------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                   ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -9.599 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.338      ; 8.528      ;
; -9.556 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.338      ; 8.485      ;
; -9.460 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.620     ; 7.556      ;
; -9.387 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.620     ; 7.483      ;
; -9.169 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.664     ; 7.884      ;
; -9.060 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.621     ; 7.155      ;
; -8.988 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.664     ; 7.703      ;
; -8.980 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.620     ; 7.076      ;
; -8.931 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.606     ; 7.041      ;
; -8.915 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.620     ; 7.011      ;
; -8.892 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][29]  ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.197     ; 8.027      ;
; -8.850 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.038     ; 8.294      ;
; -8.834 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.206     ; 7.960      ;
; -8.829 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.110     ; 8.259      ;
; -8.825 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.294     ; 8.038      ;
; -8.808 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.620     ; 6.904      ;
; -8.791 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ; INPUT_WE     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -3.984     ; 4.347      ;
; -8.789 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.071     ; 8.243      ;
; -8.759 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.071     ; 8.213      ;
; -8.710 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.042     ; 8.167      ;
; -8.708 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; INPUT_WE     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -3.536     ; 3.763      ;
; -8.703 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][6]   ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.038     ; 8.147      ;
; -8.670 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][15]  ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.340      ; 7.601      ;
; -8.668 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][15] ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.340      ; 7.599      ;
; -8.639 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.110     ; 8.069      ;
; -8.636 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.038     ; 8.080      ;
; -8.617 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.086      ; 8.207      ;
; -8.615 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.308     ; 7.848      ;
; -8.601 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.041     ; 8.102      ;
; -8.594 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.110     ; 8.024      ;
; -8.575 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.124      ; 8.078      ;
; -8.574 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.291     ; 7.824      ;
; -8.567 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.294     ; 7.780      ;
; -8.566 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.110     ; 7.996      ;
; -8.565 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.225     ; 8.006      ;
; -8.550 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; INPUT_WE     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -4.494     ; 2.772      ;
; -8.549 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.060     ; 8.024      ;
; -8.549 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][1]   ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.599     ; 6.666      ;
; -8.534 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.594     ; 6.656      ;
; -8.531 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.087     ; 7.988      ;
; -8.521 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.206     ; 7.647      ;
; -8.515 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][6]  ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.043     ; 7.954      ;
; -8.510 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.042     ; 7.967      ;
; -8.507 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.364      ; 7.462      ;
; -8.505 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.590     ; 6.631      ;
; -8.500 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.624     ; 7.385      ;
; -8.494 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.664     ; 7.209      ;
; -8.489 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2]                               ; Arena_ALU:inst3|Arena_arithmetic_conv[27] ; INPUT_WE     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -1.359     ; 6.764      ;
; -8.480 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.303     ; 7.717      ;
; -8.474 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.600     ; 6.590      ;
; -8.462 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.598     ; 6.580      ;
; -8.460 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.171      ; 8.176      ;
; -8.457 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.086      ; 8.047      ;
; -8.452 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][6]  ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.028     ; 7.906      ;
; -8.451 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[18]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.046      ; 8.039      ;
; -8.445 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.074     ; 7.878      ;
; -8.443 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][8]   ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.305     ; 7.679      ;
; -8.441 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.225     ; 7.882      ;
; -8.438 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.599     ; 6.555      ;
; -8.437 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.598     ; 6.555      ;
; -8.437 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.074     ; 7.870      ;
; -8.427 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.038     ; 7.871      ;
; -8.420 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.080     ; 7.882      ;
; -8.406 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.074     ; 7.839      ;
; -8.401 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.038     ; 7.845      ;
; -8.400 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.255     ; 7.490      ;
; -8.391 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ; INPUT_WE     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 1.000        ; -4.084     ; 4.347      ;
; -8.390 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][30] ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.183     ; 7.871      ;
; -8.385 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.664     ; 7.100      ;
; -8.379 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.080     ; 7.841      ;
; -8.356 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.642     ; 7.093      ;
; -8.349 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.291     ; 7.599      ;
; -8.348 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.183     ; 7.829      ;
; -8.343 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.308     ; 7.576      ;
; -8.339 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[31]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.039     ; 7.841      ;
; -8.315 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][3]  ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.624     ; 7.200      ;
; -8.308 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; INPUT_WE     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 1.000        ; -3.636     ; 3.763      ;
; -8.306 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.060     ; 7.781      ;
; -8.304 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ; INPUT_WE     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -4.182     ; 3.663      ;
; -8.303 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][7]  ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.289     ; 7.521      ;
; -8.300 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.251     ; 7.396      ;
; -8.300 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][23] ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.084     ; 7.760      ;
; -8.295 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.225     ; 7.736      ;
; -8.281 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][2]  ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.040     ; 7.740      ;
; -8.280 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.624     ; 7.165      ;
; -8.273 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.255     ; 7.363      ;
; -8.271 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.251     ; 7.367      ;
; -8.270 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.338      ; 7.199      ;
; -8.270 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.044     ; 7.768      ;
; -8.269 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.171      ; 7.985      ;
; -8.268 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ; INPUT_WE     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -4.168     ; 3.607      ;
; -8.268 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.338      ; 7.197      ;
; -8.258 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[14]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.068      ; 7.949      ;
; -8.257 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][15] ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.340      ; 7.188      ;
; -8.253 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.183     ; 7.734      ;
; -8.251 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; 0.124      ; 7.754      ;
; -8.239 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.303     ; 7.476      ;
; -8.228 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.096     ; 7.672      ;
; -8.226 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1]                               ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ; INPUT_WE     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -4.165     ; 3.602      ;
; -8.222 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][2]  ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.042     ; 7.679      ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                    ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -8.025 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3533 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.229      ; 9.067      ;
; -7.819 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 2.254      ; 8.103      ;
; -7.794 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 2.254      ; 8.078      ;
; -7.748 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7053 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.240      ; 8.802      ;
; -7.740 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.755      ; 8.038      ;
; -7.681 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 2.271      ; 7.982      ;
; -7.607 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.755      ; 7.905      ;
; -7.531 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6605 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.935      ; 9.273      ;
; -7.468 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6102 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.955      ; 8.058      ;
; -7.456 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7341 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 1.351      ; 9.117      ;
; -7.455 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1997 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.730      ; 8.999      ;
; -7.424 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 2.252      ; 7.706      ;
; -7.420 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6669 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.826      ; 8.878      ;
; -7.413 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1869 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.349      ; 8.992      ;
; -7.351 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7629 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.106      ; 9.125      ;
; -7.327 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3853 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.742      ; 8.891      ;
; -7.303 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6747 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.623      ; 8.475      ;
; -7.286 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6173 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.000      ; 8.099      ;
; -7.283 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][29]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6173 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.999      ; 8.095      ;
; -7.255 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6093 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.004      ; 8.941      ;
; -7.253 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3533 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.226      ; 8.292      ;
; -7.250 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1421 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.610      ; 8.672      ;
; -7.224 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3533 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.226      ; 8.263      ;
; -7.212 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7885 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.763      ; 8.790      ;
; -7.203 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6747 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.623      ; 8.375      ;
; -7.191 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6733 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.871      ; 8.876      ;
; -7.184 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][31] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.768      ; 7.495      ;
; -7.156 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6701 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 1.593      ; 8.877      ;
; -7.154 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5983 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.684      ; 7.640      ;
; -7.126 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][31]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.762      ; 7.431      ;
; -7.124 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7366 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.320      ; 8.263      ;
; -7.101 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6102 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.955      ; 7.691      ;
; -7.097 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][31]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.762      ; 7.402      ;
; -7.089 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7258 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.839      ; 8.019      ;
; -7.085 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3021 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.323      ; 9.068      ;
; -7.083 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6173 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.000      ; 7.896      ;
; -7.064 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6159 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.657      ; 8.364      ;
; -7.064 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2646 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.351      ; 8.053      ;
; -7.058 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2253 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.293      ; 9.019      ;
; -7.052 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5578 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.789      ; 8.509      ;
; -7.038 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3533 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.233      ; 8.084      ;
; -7.036 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2509 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.400      ; 9.099      ;
; -7.027 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7070 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.164      ; 8.006      ;
; -7.027 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5578 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.789      ; 8.484      ;
; -7.021 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5983 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.684      ; 7.507      ;
; -7.014 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7368 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.325      ; 7.974      ;
; -7.004 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5110 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 0.663      ; 7.838      ;
; -7.002 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2782 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.876      ; 7.433      ;
; -7.002 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][30] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7070 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.168      ; 7.985      ;
; -6.997 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6173 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.999      ; 7.809      ;
; -6.990 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6875 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.824      ; 8.629      ;
; -6.988 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7181 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.242      ; 8.905      ;
; -6.979 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6223 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.961      ; 8.589      ;
; -6.977 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7625 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.592      ; 8.144      ;
; -6.977 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][30] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2782 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.880      ; 7.412      ;
; -6.976 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7053 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.237      ; 8.027      ;
; -6.966 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7245 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.267      ; 8.902      ;
; -6.963 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1423 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.604      ; 8.106      ;
; -6.962 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7366 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.320      ; 8.101      ;
; -6.961 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7386 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.168      ; 8.017      ;
; -6.958 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7576 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.673      ; 8.262      ;
; -6.954 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5199 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.745      ; 7.411      ;
; -6.947 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7053 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.237      ; 7.998      ;
; -6.937 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][28] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2876 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 1.147      ; 7.236      ;
; -6.937 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 2.256      ; 7.223      ;
; -6.931 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5773 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.277      ; 8.804      ;
; -6.931 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 2.257      ; 7.218      ;
; -6.919 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6738 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.336      ; 7.884      ;
; -6.918 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1805 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.110      ; 8.699      ;
; -6.918 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7597 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 1.661      ; 8.711      ;
; -6.914 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5578 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.806      ; 8.388      ;
; -6.902 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7258 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.839      ; 7.832      ;
; -6.898 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6080 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.956      ; 7.664      ;
; -6.894 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~941  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 1.964      ; 9.027      ;
; -6.893 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3885 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 1.568      ; 8.776      ;
; -6.890 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6875 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.824      ; 8.529      ;
; -6.888 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6105 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.378      ; 7.940      ;
; -6.885 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6090 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.960      ; 8.505      ;
; -6.885 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7258 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.835      ; 7.811      ;
; -6.880 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7394 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 1.710      ; 7.425      ;
; -6.878 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6105 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.378      ; 7.930      ;
; -6.875 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.652      ; 8.354      ;
; -6.869 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6082 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.203      ; 7.643      ;
; -6.867 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7853 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 1.612      ; 8.789      ;
; -6.866 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7066 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.237      ; 7.913      ;
; -6.862 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~8141 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.594      ; 9.273      ;
; -6.862 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7625 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.592      ; 8.029      ;
; -6.860 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1620 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.376      ; 8.044      ;
; -6.860 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6090 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.960      ; 8.480      ;
; -6.855 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7070 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.164      ; 7.834      ;
; -6.854 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6173 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 2.017      ; 7.684      ;
; -6.852 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.577      ; 7.996      ;
; -6.848 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1682 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.327      ; 7.561      ;
; -6.845 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7618 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.622      ; 8.141      ;
; -6.837 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7258 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.838      ; 7.766      ;
; -6.836 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2753 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.875      ; 7.229      ;
; -6.835 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6161 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.569      ; 7.914      ;
; -6.830 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2782 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.876      ; 7.261      ;
; -6.828 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3786 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.928      ; 8.570      ;
; -6.828 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1350 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 1.776      ; 8.122      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'INPUT_WE'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; -5.367 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -2.487     ; 1.904      ;
; -4.967 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -2.587     ; 1.904      ;
; -4.865 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -1.985     ; 1.904      ;
; -4.705 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -2.487     ; 1.750      ;
; -4.305 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -2.587     ; 1.750      ;
; -4.265 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -1.885     ; 1.904      ;
; -4.203 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -1.985     ; 1.750      ;
; -4.131 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 0.043      ; 3.198      ;
; -4.130 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 0.045      ; 3.199      ;
; -3.860 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 0.044      ; 3.532      ;
; -3.859 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 0.046      ; 3.533      ;
; -3.804 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -2.487     ; 0.945      ;
; -3.608 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 0.043      ; 3.279      ;
; -3.603 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -1.885     ; 1.750      ;
; -3.575 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.053     ; 3.032      ;
; -3.509 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.052     ; 2.967      ;
; -3.438 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.052     ; 2.918      ;
; -3.404 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -2.587     ; 0.945      ;
; -3.403 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.050     ; 2.863      ;
; -3.379 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.049     ; 2.862      ;
; -3.302 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -1.985     ; 0.945      ;
; -3.292 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.051     ; 2.773      ;
; -3.208 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 0.042      ; 2.274      ;
; -3.105 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.165      ; 6.294      ;
; -3.029 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.645      ; 3.198      ;
; -3.028 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.647      ; 3.199      ;
; -2.834 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.166      ; 6.628      ;
; -2.758 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.646      ; 3.532      ;
; -2.757 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.648      ; 3.533      ;
; -2.702 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -1.885     ; 0.945      ;
; -2.605 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.165      ; 6.294      ;
; -2.570 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.070      ; 6.150      ;
; -2.506 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.645      ; 3.279      ;
; -2.503 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.767      ; 6.294      ;
; -2.473 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.549      ; 3.032      ;
; -2.407 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.550      ; 2.967      ;
; -2.336 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.550      ; 2.918      ;
; -2.334 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.166      ; 6.628      ;
; -2.301 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.552      ; 2.863      ;
; -2.277 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.553      ; 2.862      ;
; -2.232 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.768      ; 6.628      ;
; -2.190 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.551      ; 2.773      ;
; -2.173 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.071      ; 5.776      ;
; -2.106 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.644      ; 2.274      ;
; -2.070 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.070      ; 6.150      ;
; -2.003 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.767      ; 6.294      ;
; -1.968 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.672      ; 6.150      ;
; -1.732 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.768      ; 6.628      ;
; -1.673 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.071      ; 5.776      ;
; -1.571 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.673      ; 5.776      ;
; -1.468 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.672      ; 6.150      ;
; -1.392 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[1]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.124      ; 5.198      ;
; -1.337 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[0]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.123      ; 5.098      ;
; -1.296 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[1]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.122      ; 5.055      ;
; -1.266 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[2]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.120      ; 5.159      ;
; -1.188 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[0]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.484      ; 5.329      ;
; -1.126 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[4]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 3.308      ; 3.806      ;
; -1.071 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.673      ; 5.776      ;
; -1.057 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[3]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.171      ; 4.709      ;
; -0.983 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[6]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 4.316      ; 5.093      ;
; -0.892 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[1]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.124      ; 5.198      ;
; -0.837 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[0]                      ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.123      ; 5.098      ;
; -0.822 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[5]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 3.311      ; 3.820      ;
; -0.796 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[1]                      ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.122      ; 5.055      ;
; -0.766 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[2]                      ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.120      ; 5.159      ;
; -0.688 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[0]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.484      ; 5.329      ;
; -0.626 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[4]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 3.308      ; 3.806      ;
; -0.557 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[3]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.171      ; 4.709      ;
; -0.483 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[6]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 4.316      ; 5.093      ;
; -0.322 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[5]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 3.311      ; 3.820      ;
; 1.883  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 0.500        ; 4.070      ; 1.697      ;
; 2.383  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 1.000        ; 4.070      ; 1.697      ;
; 2.485  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 0.500        ; 4.672      ; 1.697      ;
; 2.985  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 1.000        ; 4.672      ; 1.697      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_clk'                                                                                                                                                                                    ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.326 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][5]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.816     ; 4.546      ;
; -5.326 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][15] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.816     ; 4.546      ;
; -5.320 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][6]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.801     ; 4.555      ;
; -5.253 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][10] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.817     ; 4.472      ;
; -5.212 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][29] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.799     ; 4.449      ;
; -5.203 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][23]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.803     ; 4.436      ;
; -5.198 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][0]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.430      ;
; -5.198 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.430      ;
; -5.198 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][3]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.430      ;
; -5.198 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][2]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.430      ;
; -5.186 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][3]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.805     ; 4.417      ;
; -5.183 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][13]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.415      ;
; -5.183 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][26]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.415      ;
; -5.181 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][7]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.823     ; 4.394      ;
; -5.178 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][0]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.410      ;
; -5.178 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.410      ;
; -5.178 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][2]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.410      ;
; -5.178 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][10]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.410      ;
; -5.178 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][16]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.410      ;
; -5.158 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.390      ;
; -5.158 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.390      ;
; -5.158 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][2]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.390      ;
; -5.158 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][3]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.390      ;
; -5.146 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][4]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.802     ; 4.380      ;
; -5.145 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][13]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.377      ;
; -5.145 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][26]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.377      ;
; -5.145 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][28]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.804     ; 4.377      ;
; -5.136 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][17] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.820     ; 4.352      ;
; -5.133 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][18]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.810     ; 4.359      ;
; -5.128 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.797     ; 4.367      ;
; -5.128 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][25]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.801     ; 4.363      ;
; -5.123 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][7]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.851     ; 4.308      ;
; -5.123 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][9]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.851     ; 4.308      ;
; -5.117 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][7]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.829     ; 4.324      ;
; -5.099 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][7]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.823     ; 4.312      ;
; -5.099 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][26] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.823     ; 4.312      ;
; -5.095 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.799     ; 4.332      ;
; -5.095 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][18] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.799     ; 4.332      ;
; -5.095 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][19] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.799     ; 4.332      ;
; -5.095 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][21] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.799     ; 4.332      ;
; -5.095 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][22] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.799     ; 4.332      ;
; -5.095 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][23] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.799     ; 4.332      ;
; -5.095 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][24] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.799     ; 4.332      ;
; -5.095 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][25] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.799     ; 4.332      ;
; -5.069 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][6]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.801     ; 4.304      ;
; -5.066 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][29] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.806     ; 4.296      ;
; -5.064 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][13] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.803     ; 4.297      ;
; -5.064 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][20] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.803     ; 4.297      ;
; -5.064 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][26] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.803     ; 4.297      ;
; -5.057 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.808     ; 4.285      ;
; -5.046 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][13]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.796     ; 4.286      ;
; -5.046 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][26]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.796     ; 4.286      ;
; -5.046 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][29]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.796     ; 4.286      ;
; -5.044 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][12] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.802     ; 4.278      ;
; -5.044 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][16] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.802     ; 4.278      ;
; -5.044 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][22] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.802     ; 4.278      ;
; -5.044 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][26] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.802     ; 4.278      ;
; -5.025 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][19]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.796     ; 4.265      ;
; -5.025 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][21]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.796     ; 4.265      ;
; -5.025 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][24]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.796     ; 4.265      ;
; -5.004 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][15] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.840     ; 4.200      ;
; -4.999 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][25] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.831     ; 4.204      ;
; -4.999 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][28] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.831     ; 4.204      ;
; -4.996 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][1]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.797     ; 4.235      ;
; -4.994 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.807     ; 4.223      ;
; -4.994 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][2]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.807     ; 4.223      ;
; -4.994 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][17]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.807     ; 4.223      ;
; -4.994 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][23]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.807     ; 4.223      ;
; -4.994 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][25]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.807     ; 4.223      ;
; -4.994 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][27]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.807     ; 4.223      ;
; -4.994 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][31]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.807     ; 4.223      ;
; -4.993 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][0]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.816     ; 4.213      ;
; -4.993 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][13] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.816     ; 4.213      ;
; -4.993 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][16]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.826     ; 4.203      ;
; -4.993 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][30] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.816     ; 4.213      ;
; -4.991 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][20] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.803     ; 4.224      ;
; -4.984 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][5]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.809     ; 4.211      ;
; -4.984 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][5]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.823     ; 4.197      ;
; -4.984 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][22] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.823     ; 4.197      ;
; -4.984 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][29] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.823     ; 4.197      ;
; -4.981 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][7]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.851     ; 4.166      ;
; -4.981 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][9]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.851     ; 4.166      ;
; -4.981 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][22] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.827     ; 4.190      ;
; -4.980 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][20]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.807     ; 4.209      ;
; -4.979 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.821     ; 4.194      ;
; -4.979 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][16]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.821     ; 4.194      ;
; -4.976 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][10] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.820     ; 4.192      ;
; -4.976 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][17] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.811     ; 4.201      ;
; -4.976 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][18] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.811     ; 4.201      ;
; -4.976 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][19] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.811     ; 4.201      ;
; -4.971 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][11] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.818     ; 4.189      ;
; -4.970 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][0]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.802     ; 4.204      ;
; -4.970 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][1]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.802     ; 4.204      ;
; -4.970 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][3]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.802     ; 4.204      ;
; -4.970 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][23] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.802     ; 4.204      ;
; -4.968 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][9]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.822     ; 4.182      ;
; -4.968 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][11] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.822     ; 4.182      ;
; -4.966 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][25]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.821     ; 4.181      ;
; -4.966 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][25]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.821     ; 4.181      ;
; -4.962 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][13] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -1.800     ; 4.198      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'INPUT_WE'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; -4.960 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 0.000        ; 6.657      ; 1.697      ;
; -4.860 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 0.000        ; 6.557      ; 1.697      ;
; -4.460 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; -0.500       ; 6.657      ; 1.697      ;
; -4.360 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; -0.500       ; 6.557      ; 1.697      ;
; -1.642 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.587      ; 0.945      ;
; -1.373 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 6.657      ; 5.284      ;
; -1.357 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 6.658      ; 5.301      ;
; -1.316 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 6.753      ; 5.437      ;
; -1.273 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 6.557      ; 5.284      ;
; -1.257 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 6.558      ; 5.301      ;
; -1.252 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 6.752      ; 5.500      ;
; -1.248 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.435      ; 1.187      ;
; -1.216 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 6.653      ; 5.437      ;
; -1.152 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 6.652      ; 5.500      ;
; -1.102 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.436      ; 1.334      ;
; -1.092 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.587      ; 1.495      ;
; -1.042 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.487      ; 0.945      ;
; -0.940 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.885      ; 0.945      ;
; -0.873 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 6.657      ; 5.284      ;
; -0.857 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 6.658      ; 5.301      ;
; -0.848 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.535      ; 1.187      ;
; -0.845 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.437      ; 1.592      ;
; -0.842 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.438      ; 1.596      ;
; -0.816 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 6.753      ; 5.437      ;
; -0.773 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 6.557      ; 5.284      ;
; -0.757 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 6.558      ; 5.301      ;
; -0.752 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 6.752      ; 5.500      ;
; -0.716 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 6.653      ; 5.437      ;
; -0.702 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.536      ; 1.334      ;
; -0.683 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.587      ; 1.904      ;
; -0.652 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 6.652      ; 5.500      ;
; -0.540 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.985      ; 0.945      ;
; -0.492 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.487      ; 1.495      ;
; -0.445 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.537      ; 1.592      ;
; -0.442 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.538      ; 1.596      ;
; -0.427 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.532      ; 2.105      ;
; -0.390 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.885      ; 1.495      ;
; -0.321 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.530      ; 2.209      ;
; -0.255 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.529      ; 2.274      ;
; -0.233 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.434      ; 2.201      ;
; -0.171 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.435      ; 2.264      ;
; -0.150 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.533      ; 2.383      ;
; -0.083 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.487      ; 1.904      ;
; -0.027 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.632      ; 2.105      ;
; 0.010  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.985      ; 1.495      ;
; 0.014  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.531      ; 2.545      ;
; 0.019  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.885      ; 1.904      ;
; 0.079  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.630      ; 2.209      ;
; 0.080  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.530      ; 2.610      ;
; 0.145  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.629      ; 2.274      ;
; 0.167  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.534      ; 2.201      ;
; 0.229  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.535      ; 2.264      ;
; 0.250  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.633      ; 2.383      ;
; 0.414  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.631      ; 2.545      ;
; 0.419  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.985      ; 1.904      ;
; 0.480  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.630      ; 2.610      ;
; 0.498  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[4]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.308      ; 3.806      ;
; 0.509  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[5]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.311      ; 3.820      ;
; 0.538  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[3]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 4.171      ; 4.709      ;
; 0.777  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[6]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 4.316      ; 5.093      ;
; 0.845  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[0]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 4.484      ; 5.329      ;
; 0.933  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[1]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 4.122      ; 5.055      ;
; 0.975  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[0]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 4.123      ; 5.098      ;
; 0.998  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[4]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.308      ; 3.806      ;
; 1.009  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[5]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.311      ; 3.820      ;
; 1.038  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[3]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 4.171      ; 4.709      ;
; 1.039  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[2]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 4.120      ; 5.159      ;
; 1.074  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[1]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 4.124      ; 5.198      ;
; 1.277  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[6]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 4.316      ; 5.093      ;
; 1.345  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[0]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 4.484      ; 5.329      ;
; 1.433  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[1]                      ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 4.122      ; 5.055      ;
; 1.475  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[0]                      ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 4.123      ; 5.098      ;
; 1.539  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[2]                      ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 4.120      ; 5.159      ;
; 1.574  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[1]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 4.124      ; 5.198      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_clk'                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                               ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.097 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.666      ; 0.835      ;
; -2.095 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.666      ; 0.837      ;
; -2.095 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.666      ; 0.837      ;
; -1.748 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.672      ; 1.190      ;
; -1.597 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.666      ; 0.835      ;
; -1.595 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.666      ; 0.837      ;
; -1.595 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.666      ; 0.837      ;
; -1.542 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][2]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.666      ; 1.390      ;
; -1.248 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.672      ; 1.690      ;
; -1.248 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; -0.500       ; 2.672      ; 1.190      ;
; -1.192 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][5]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.675      ; 1.749      ;
; -1.153 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.674      ; 1.787      ;
; -1.149 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.674      ; 1.791      ;
; -1.145 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][24]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 1.803      ;
; -1.143 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][24] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 1.805      ;
; -1.099 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.677      ; 1.844      ;
; -1.099 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.677      ; 1.844      ;
; -1.080 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][15] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.669      ; 1.855      ;
; -1.060 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.677      ; 1.883      ;
; -1.060 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.677      ; 1.883      ;
; -1.042 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][2]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.666      ; 1.390      ;
; -0.992 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][9]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.672      ; 1.946      ;
; -0.961 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.680      ; 1.985      ;
; -0.959 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.680      ; 1.987      ;
; -0.959 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][18] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.673      ; 1.980      ;
; -0.941 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][13] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.677      ; 2.002      ;
; -0.916 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.679      ; 2.029      ;
; -0.914 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.679      ; 2.031      ;
; -0.863 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][16] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 2.085      ;
; -0.861 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 2.087      ;
; -0.854 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][7]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.661      ; 2.073      ;
; -0.808 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][29] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.674      ; 2.132      ;
; -0.808 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][29] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.674      ; 2.132      ;
; -0.806 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][3]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.679      ; 2.139      ;
; -0.803 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.678      ; 2.141      ;
; -0.794 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][12] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.678      ; 2.150      ;
; -0.786 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][20]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.677      ; 2.157      ;
; -0.784 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.679      ; 2.161      ;
; -0.784 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.679      ; 2.161      ;
; -0.783 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.679      ; 2.162      ;
; -0.777 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.676      ; 2.165      ;
; -0.776 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.676      ; 2.166      ;
; -0.776 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][22] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.683      ; 2.173      ;
; -0.773 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][22]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.683      ; 2.176      ;
; -0.767 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][1]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.680      ; 2.179      ;
; -0.755 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.684      ; 2.195      ;
; -0.754 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.684      ; 2.196      ;
; -0.751 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.681      ; 2.196      ;
; -0.750 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.672      ; 2.188      ;
; -0.748 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.672      ; 1.690      ;
; -0.744 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 2.204      ;
; -0.729 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.683      ; 2.220      ;
; -0.728 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.683      ; 2.221      ;
; -0.722 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.681      ; 2.225      ;
; -0.715 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.681      ; 2.232      ;
; -0.702 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.667      ; 2.231      ;
; -0.700 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.667      ; 2.233      ;
; -0.692 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][5]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.675      ; 1.749      ;
; -0.665 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.663      ; 2.264      ;
; -0.662 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 2.286      ;
; -0.661 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 2.287      ;
; -0.658 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][13] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.680      ; 2.288      ;
; -0.657 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][13] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.680      ; 2.289      ;
; -0.653 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.674      ; 1.787      ;
; -0.650 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][7]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.661      ; 2.277      ;
; -0.649 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.674      ; 1.791      ;
; -0.647 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][7]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.661      ; 2.280      ;
; -0.645 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][24]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.682      ; 1.803      ;
; -0.643 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][24] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.682      ; 1.805      ;
; -0.630 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][21] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.674      ; 2.310      ;
; -0.603 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 2.345      ;
; -0.603 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 2.345      ;
; -0.603 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][28]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.680      ; 2.343      ;
; -0.602 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.683      ; 2.347      ;
; -0.600 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.683      ; 2.349      ;
; -0.600 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][28]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.680      ; 2.346      ;
; -0.599 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.677      ; 1.844      ;
; -0.599 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.677      ; 1.844      ;
; -0.589 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][13] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.684      ; 2.361      ;
; -0.580 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][15] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.669      ; 1.855      ;
; -0.577 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][17] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.676      ; 2.365      ;
; -0.574 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.680      ; 2.372      ;
; -0.563 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][23]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.678      ; 2.381      ;
; -0.560 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.677      ; 1.883      ;
; -0.560 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.677      ; 1.883      ;
; -0.558 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.689      ; 2.397      ;
; -0.542 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.680      ; 2.404      ;
; -0.541 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.680      ; 2.405      ;
; -0.535 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.666      ; 2.397      ;
; -0.535 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.666      ; 2.397      ;
; -0.525 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][12] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.672      ; 2.413      ;
; -0.524 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][12] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.672      ; 2.414      ;
; -0.523 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][12] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.681      ; 2.424      ;
; -0.522 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 2.684      ; 2.428      ;
; -0.520 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.682      ; 2.428      ;
; -0.515 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.683      ; 2.434      ;
; -0.504 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.680      ; 2.442      ;
; -0.495 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.686      ; 2.457      ;
; -0.494 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 2.686      ; 2.458      ;
; -0.492 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][9]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 2.672      ; 1.946      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                                                                                                            ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                      ; Launch Clock                                            ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.390 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.150      ; 1.760      ;
; -0.890 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.150      ; 1.760      ;
; -0.303 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.151      ; 2.848      ;
; 0.003  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.035      ; 3.038      ;
; 0.057  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.029      ; 3.086      ;
; 0.074  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.163      ; 3.237      ;
; 0.197  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.151      ; 2.848      ;
; 0.232  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.304      ; 3.536      ;
; 0.330  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.036      ; 3.366      ;
; 0.364  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.160      ; 3.524      ;
; 0.402  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.034      ; 3.436      ;
; 0.503  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.035      ; 3.038      ;
; 0.510  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.045      ; 3.555      ;
; 0.516  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.158      ; 3.674      ;
; 0.557  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.029      ; 3.086      ;
; 0.574  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.163      ; 3.237      ;
; 0.625  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.139      ; 3.764      ;
; 0.681  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.006      ; 3.687      ;
; 0.732  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.304      ; 3.536      ;
; 0.830  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.036      ; 3.366      ;
; 0.864  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.160      ; 3.524      ;
; 0.902  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.034      ; 3.436      ;
; 1.010  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.045      ; 3.555      ;
; 1.016  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.158      ; 3.674      ;
; 1.081  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.001      ; 4.082      ;
; 1.116  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.170      ; 4.286      ;
; 1.125  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.139      ; 3.764      ;
; 1.181  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.006      ; 3.687      ;
; 1.217  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.150      ; 4.367      ;
; 1.222  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.157      ; 4.379      ;
; 1.248  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.036      ; 4.284      ;
; 1.519  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.282      ; 4.801      ;
; 1.561  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.170      ; 4.731      ;
; 1.581  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.001      ; 4.082      ;
; 1.603  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.557      ; 1.660      ;
; 1.605  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.730      ; 1.835      ;
; 1.616  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.170      ; 4.286      ;
; 1.625  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.039      ; 4.664      ;
; 1.666  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.025      ; 4.691      ;
; 1.717  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.150      ; 4.367      ;
; 1.722  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.157      ; 4.379      ;
; 1.747  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.950      ; 2.197      ;
; 1.748  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.036      ; 4.284      ;
; 1.821  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.017      ; 4.838      ;
; 1.879  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.611      ; 1.990      ;
; 1.926  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.376      ; 1.802      ;
; 1.961  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.099      ; 2.560      ;
; 1.985  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.957      ; 2.442      ;
; 1.986  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.225      ; 2.711      ;
; 1.989  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.022      ; 5.011      ;
; 2.019  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.282      ; 4.801      ;
; 2.061  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.170      ; 4.731      ;
; 2.063  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.226      ; 2.789      ;
; 2.065  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.094      ; 2.659      ;
; 2.125  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.039      ; 4.664      ;
; 2.133  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.749      ; 2.382      ;
; 2.157  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.018      ; 5.175      ;
; 2.166  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.025      ; 4.691      ;
; 2.200  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.526      ; 2.226      ;
; 2.216  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.286      ; 5.502      ;
; 2.231  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.075      ; 2.806      ;
; 2.321  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.017      ; 4.838      ;
; 2.328  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.596      ; 2.424      ;
; 2.329  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.971      ; 2.800      ;
; 2.349  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.355      ; 2.204      ;
; 2.355  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.372      ; 2.227      ;
; 2.356  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.316      ; 5.672      ;
; 2.360  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.419      ; 2.279      ;
; 2.413  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.985      ; 2.898      ;
; 2.458  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.965      ; 2.923      ;
; 2.467  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.432      ; 2.399      ;
; 2.471  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.285      ; 5.756      ;
; 2.476  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.390      ; 2.366      ;
; 2.489  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.022      ; 5.011      ;
; 2.546  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.393      ; 2.439      ;
; 2.547  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.423      ; 2.470      ;
; 2.548  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.026      ; 5.574      ;
; 2.552  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.691      ; 2.743      ;
; 2.557  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.103      ; 3.160      ;
; 2.603  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.098      ; 3.201      ;
; 2.614  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.975      ; 3.089      ;
; 2.619  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.461      ; 2.580      ;
; 2.643  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.412      ; 2.555      ;
; 2.657  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.018      ; 5.175      ;
; 2.672  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.981      ; 3.153      ;
; 2.696  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.010      ; 5.706      ;
; 2.716  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.286      ; 5.502      ;
; 2.726  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.962      ; 3.188      ;
; 2.728  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.380      ; 2.608      ;
; 2.742  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.375      ; 2.617      ;
; 2.773  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.958      ; 3.231      ;
; 2.778  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.086      ; 3.364      ;
; 2.780  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.972      ; 3.252      ;
; 2.833  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 3.032      ; 5.865      ;
; 2.842  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.937      ; 3.279      ;
; 2.856  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 3.316      ; 5.672      ;
; 2.884  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.444      ; 2.828      ;
; 2.905  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.422      ; 2.827      ;
; 2.933  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.388      ; 2.821      ;
; 2.944  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.627      ; 3.071      ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                    ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.963 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.230      ; 3.267      ;
; -0.962 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2074 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.220      ; 2.758      ;
; -0.895 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3098 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.206      ; 2.811      ;
; -0.888 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2906 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.127      ; 2.739      ;
; -0.832 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6170 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.274      ; 2.942      ;
; -0.791 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6682 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.096      ; 2.805      ;
; -0.782 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6445 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.731      ; 2.949      ;
; -0.771 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7994 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.503      ; 3.732      ;
; -0.654 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7194 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.341      ; 3.187      ;
; -0.626 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4954 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.256      ; 3.130      ;
; -0.595 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6202 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.917      ; 3.322      ;
; -0.572 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6522 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.451      ; 3.879      ;
; -0.479 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7021 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.544      ; 4.065      ;
; -0.461 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6445 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.715      ; 3.254      ;
; -0.458 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2074 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.220      ; 3.262      ;
; -0.457 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7034 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.512      ; 4.055      ;
; -0.446 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3738 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.393      ; 3.447      ;
; -0.428 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7982 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.742      ; 4.314      ;
; -0.424 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.213      ; 3.789      ;
; -0.418 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.230      ; 3.812      ;
; -0.414 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5871 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.913      ; 4.499      ;
; -0.412 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3226 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.324      ; 3.412      ;
; -0.397 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][24] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4536 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.611      ; 3.214      ;
; -0.391 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3098 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.206      ; 3.315      ;
; -0.384 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2906 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.127      ; 3.243      ;
; -0.374 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4180 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.285      ; 3.411      ;
; -0.369 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2708 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.249      ; 3.380      ;
; -0.369 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.007      ; 3.638      ;
; -0.345 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2202 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.294      ; 3.449      ;
; -0.334 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][24] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3960 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.135      ; 3.801      ;
; -0.328 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6170 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.274      ; 3.446      ;
; -0.324 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][24] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4600 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.799      ; 3.475      ;
; -0.324 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7009 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.486      ; 4.162      ;
; -0.301 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.197      ; 3.896      ;
; -0.300 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][5]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7973 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.638      ; 4.338      ;
; -0.288 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6445 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.721      ; 3.433      ;
; -0.287 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6682 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.096      ; 3.309      ;
; -0.278 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.217      ; 3.939      ;
; -0.276 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2964 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.156      ; 3.380      ;
; -0.267 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7994 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.503      ; 4.236      ;
; -0.264 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.018      ; 3.754      ;
; -0.261 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.197      ; 3.936      ;
; -0.258 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][0]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.199      ; 3.941      ;
; -0.255 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.207      ; 3.952      ;
; -0.250 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2952 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.096      ; 3.346      ;
; -0.248 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2106 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.572      ; 3.324      ;
; -0.238 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~84   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 3.878      ; 3.140      ;
; -0.220 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2714 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.367      ; 3.647      ;
; -0.217 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6298 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.346      ; 3.629      ;
; -0.214 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.020      ; 3.806      ;
; -0.209 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3834 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.678      ; 3.469      ;
; -0.207 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3741 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.547      ; 3.840      ;
; -0.200 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][31] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~63   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.474      ; 3.274      ;
; -0.181 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~634  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.755      ; 3.574      ;
; -0.177 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6485 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.813      ; 4.136      ;
; -0.173 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][0]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.210      ; 4.037      ;
; -0.170 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4596 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.173      ; 4.003      ;
; -0.168 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2186 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.424      ; 3.756      ;
; -0.165 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4335 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.095      ; 3.930      ;
; -0.163 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][24] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2936 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.510      ; 4.347      ;
; -0.159 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][23] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.495      ; 3.336      ;
; -0.158 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7021 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.528      ; 4.370      ;
; -0.153 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4840 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.739      ; 4.586      ;
; -0.153 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][7]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1383 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.875      ; 3.722      ;
; -0.152 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2698 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.232      ; 3.580      ;
; -0.151 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4852 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.986      ; 3.835      ;
; -0.150 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7194 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.341      ; 3.691      ;
; -0.150 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.209      ; 4.059      ;
; -0.149 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2952 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.086      ; 3.437      ;
; -0.143 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~443  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.337      ; 4.194      ;
; -0.139 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5754 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.662      ; 3.523      ;
; -0.124 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][23]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.486      ; 3.362      ;
; -0.123 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~619  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.137      ; 4.014      ;
; -0.122 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4954 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.256      ; 3.634      ;
; -0.121 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.020      ; 3.899      ;
; -0.120 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~442  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.238      ; 4.118      ;
; -0.118 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4308 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.175      ; 3.557      ;
; -0.114 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7421 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.216      ; 4.102      ;
; -0.113 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6521 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.262      ; 4.149      ;
; -0.109 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.207      ; 4.098      ;
; -0.108 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][8]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2952 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.096      ; 3.488      ;
; -0.105 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][27] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~443  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.353      ; 4.248      ;
; -0.092 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~154  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.043      ; 3.451      ;
; -0.091 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6202 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.917      ; 3.826      ;
; -0.090 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~58   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.413      ; 3.323      ;
; -0.089 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6139 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.258      ; 4.169      ;
; -0.088 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][21] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6485 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 4.819      ; 4.231      ;
; -0.087 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1050 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 3.388      ; 2.801      ;
; -0.087 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.020      ; 3.933      ;
; -0.084 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3034 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 3.588      ; 3.004      ;
; -0.083 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.253      ; 4.170      ;
; -0.082 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7035 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.037      ; 3.955      ;
; -0.080 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1979 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.093      ; 4.013      ;
; -0.080 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.227      ; 4.147      ;
; -0.079 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][5]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3237 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.702      ; 3.623      ;
; -0.079 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.229      ; 4.150      ;
; -0.078 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6509 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.399      ; 4.321      ;
; -0.072 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.244      ; 4.172      ;
; -0.068 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6522 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 4.451      ; 4.383      ;
; -0.066 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6962 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 3.493      ; 3.427      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                               ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.408 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.824      ; 2.416      ;
; -0.357 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[10] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.580      ; 1.723      ;
; -0.076 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.645      ; 2.569      ;
; -0.065 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.980      ; 2.915      ;
; -0.033 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[10] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.580      ; 2.047      ;
; 0.037  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.597      ; 2.634      ;
; 0.047  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_sign_conv_A[10] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.580      ; 2.127      ;
; 0.074  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.770      ; 2.844      ;
; 0.092  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.824      ; 2.416      ;
; 0.097  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.543      ; 2.640      ;
; 0.115  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.429      ; 2.544      ;
; 0.158  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.381      ; 2.539      ;
; 0.167  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.613      ; 2.780      ;
; 0.187  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.433      ; 2.620      ;
; 0.189  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.610      ; 2.799      ;
; 0.205  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.501      ; 2.706      ;
; 0.216  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.624      ; 2.840      ;
; 0.229  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.646      ; 2.875      ;
; 0.246  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][11] ; Arena_ALU:inst3|Arena_sign_conv_A[11] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.743      ; 2.489      ;
; 0.318  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][20] ; Arena_ALU:inst3|Arena_sign_conv_A[20] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.737      ; 2.555      ;
; 0.337  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][22]  ; Arena_ALU:inst3|Arena_sign_conv_A[22] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.621      ; 2.458      ;
; 0.342  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.064      ; 2.406      ;
; 0.344  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.060      ; 2.404      ;
; 0.350  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.808      ; 3.158      ;
; 0.352  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.640      ; 2.992      ;
; 0.424  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.645      ; 2.569      ;
; 0.429  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[8]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.564      ; 2.493      ;
; 0.435  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.980      ; 2.915      ;
; 0.447  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[17] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.574      ; 2.521      ;
; 0.455  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][20] ; Arena_ALU:inst3|Arena_sign_conv_A[20] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.737      ; 2.692      ;
; 0.483  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.730      ; 3.213      ;
; 0.485  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.647      ; 2.632      ;
; 0.505  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 3.093      ; 3.598      ;
; 0.509  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][20] ; Arena_ALU:inst3|Arena_sign_conv_A[20] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.744      ; 2.753      ;
; 0.515  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][10]  ; Arena_ALU:inst3|Arena_sign_conv_A[10] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.569      ; 2.584      ;
; 0.517  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][27]  ; Arena_ALU:inst3|Arena_sign_conv_A[27] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.611      ; 2.628      ;
; 0.518  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][22] ; Arena_ALU:inst3|Arena_sign_conv_A[22] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.608      ; 2.626      ;
; 0.527  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.376      ; 2.903      ;
; 0.537  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.597      ; 2.634      ;
; 0.538  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.393      ; 2.931      ;
; 0.545  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.390      ; 2.935      ;
; 0.550  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 3.022      ; 3.572      ;
; 0.560  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][18]  ; Arena_ALU:inst3|Arena_sign_conv_A[18] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.606      ; 2.666      ;
; 0.569  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[14] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.595      ; 2.664      ;
; 0.574  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.770      ; 2.844      ;
; 0.595  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[25] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.604      ; 2.699      ;
; 0.597  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.543      ; 2.640      ;
; 0.603  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[3]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.604      ; 2.707      ;
; 0.605  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.020      ; 2.625      ;
; 0.605  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_sign_conv_A[3]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.604      ; 2.709      ;
; 0.612  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[2]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.642      ; 3.254      ;
; 0.614  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][18] ; Arena_ALU:inst3|Arena_sign_conv_A[18] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.595      ; 2.709      ;
; 0.615  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.429      ; 2.544      ;
; 0.622  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[0]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.617      ; 2.739      ;
; 0.645  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.478      ; 3.123      ;
; 0.655  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[22] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.632      ; 2.787      ;
; 0.658  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.381      ; 2.539      ;
; 0.667  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.613      ; 2.780      ;
; 0.668  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][19]  ; Arena_ALU:inst3|Arena_sign_conv_A[19] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.591      ; 2.759      ;
; 0.672  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.459      ; 3.131      ;
; 0.687  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.433      ; 2.620      ;
; 0.689  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.610      ; 2.799      ;
; 0.700  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[31] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.625      ; 2.825      ;
; 0.705  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.501      ; 2.706      ;
; 0.716  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.624      ; 2.840      ;
; 0.725  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[30] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.626      ; 2.851      ;
; 0.729  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.646      ; 2.875      ;
; 0.762  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[9]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.721      ; 2.983      ;
; 0.763  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][18]  ; Arena_ALU:inst3|Arena_sign_conv_A[18] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.604      ; 2.867      ;
; 0.768  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.752      ; 3.520      ;
; 0.775  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][11]  ; Arena_ALU:inst3|Arena_sign_conv_A[11] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.730      ; 3.005      ;
; 0.779  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][16] ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.621      ; 2.900      ;
; 0.781  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.574      ; 3.355      ;
; 0.820  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[3]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.604      ; 2.924      ;
; 0.834  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[19] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.609      ; 2.943      ;
; 0.839  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[22] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.632      ; 2.971      ;
; 0.842  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.064      ; 2.406      ;
; 0.844  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.060      ; 2.404      ;
; 0.849  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][20] ; Arena_ALU:inst3|Arena_sign_conv_A[20] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.737      ; 3.086      ;
; 0.850  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.808      ; 3.158      ;
; 0.852  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.640      ; 2.992      ;
; 0.860  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[8]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.564      ; 2.924      ;
; 0.877  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][11]  ; Arena_ALU:inst3|Arena_sign_conv_A[11] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.741      ; 3.118      ;
; 0.880  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][16]  ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.620      ; 3.000      ;
; 0.881  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][19]  ; Arena_ALU:inst3|Arena_sign_conv_A[19] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.590      ; 2.971      ;
; 0.889  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][3]   ; Arena_ALU:inst3|Arena_sign_conv_A[3]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.601      ; 2.990      ;
; 0.899  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][10] ; Arena_ALU:inst3|Arena_sign_conv_A[10] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.587      ; 2.986      ;
; 0.899  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][14]  ; Arena_ALU:inst3|Arena_sign_conv_A[14] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.571      ; 2.970      ;
; 0.900  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[1]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.667      ; 3.067      ;
; 0.903  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][17] ; Arena_ALU:inst3|Arena_sign_conv_A[17] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.579      ; 2.982      ;
; 0.911  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.604      ; 3.515      ;
; 0.918  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][27] ; Arena_ALU:inst3|Arena_sign_conv_A[27] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.608      ; 3.026      ;
; 0.923  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][27]  ; Arena_ALU:inst3|Arena_sign_conv_A[27] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.611      ; 3.034      ;
; 0.924  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[5]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.626      ; 3.050      ;
; 0.928  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][25]  ; Arena_ALU:inst3|Arena_sign_conv_A[25] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.599      ; 3.027      ;
; 0.946  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[17] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.574      ; 3.020      ;
; 0.947  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[0]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.617      ; 3.064      ;
; 0.956  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][10]  ; Arena_ALU:inst3|Arena_sign_conv_A[10] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.569      ; 3.025      ;
; 0.958  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][16] ; Arena_ALU:inst3|Arena_sign_conv_A[16] ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.623      ; 3.081      ;
; 0.967  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[2]  ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 2.625      ; 3.092      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'INPUT_WE'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[2]|datad                  ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[2]|datad                  ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[3]|datad                  ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[3]|datad                  ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|combout                          ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|combout                          ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|combout                           ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|combout                           ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~9|datad                             ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~9|datad                             ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; -2.087 ; -2.087       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; -2.087 ; -2.087       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; -1.385 ; -1.385       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; -1.385 ; -1.385       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; -1.385 ; -1.385       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[2]|datad                  ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[2]|datad                  ;
; -1.385 ; -1.385       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[3]|datad                  ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[3]|datad                  ;
; -1.385 ; -1.385       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~9|combout                           ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~9|combout                           ;
; -1.385 ; -1.385       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; -1.385 ; -1.385       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; -1.385 ; -1.385       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; -1.385 ; -1.385       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; INPUT_WE ; Rise       ; INPUT_WE                                                ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux11~0|combout                           ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux11~0|combout                           ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~10|combout                          ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~10|combout                          ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|datac                            ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|datac                            ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datad                             ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datad                             ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|combout                           ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|combout                           ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~10|datac                            ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~10|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux12~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux12~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux12~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux12~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~8|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~8|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~8|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~8|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[1]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[1]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[4]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[4]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[5]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[5]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[6]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[6]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; INPUT_WE|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; INPUT_WE|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[0]|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[0]|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[1]|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[1]|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[2]|datad                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_clk'                                                                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][26]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][26]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][27]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][27]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][28]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][28]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][29]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][29]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][30]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][30]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][31]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][31]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~10   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~10   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~100  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~100  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1000 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1000 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1001 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1001 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1002 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1002 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1003 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1003 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1004 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1004 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1005 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1005 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1006 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1006 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1007 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1007 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1008 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1008 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1009 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1009 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~101  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~101  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1010 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1010 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1011 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1011 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1012 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1012 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1013 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1013 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1014 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1014 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1015 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1015 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1016 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1016 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1017 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1017 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1018 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1018 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1019 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1019 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~102  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~102  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1020 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1020 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1021 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1021 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1022 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1022 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1023 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1023 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1024 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1024 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1025 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1025 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1026 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1026 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1027 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1027 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1028 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1028 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1029 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1029 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~103  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~103  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1030 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1030 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1031 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1031 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1032 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1032 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1033 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1033 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1034 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1034 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1035 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1035 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1037 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1037 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1038 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1038 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1039 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1039 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~104  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~104  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1041 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1041 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[18]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[18]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[19]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[19]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[20]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[20]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[27]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[27]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[31]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[31]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[24] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12]|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12]|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21]|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21]|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25]|datad            ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                   ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; INPUT_WE   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 5.806  ; 5.806  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; instr[*]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 11.359 ; 11.359 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.275  ; 9.275  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[1]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.444  ; 9.444  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[2]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.587  ; 8.587  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.875  ; 8.875  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[4]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.324  ; 8.324  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.188  ; 9.188  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.091  ; 8.091  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.606  ; 7.606  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.378  ; 6.378  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.691  ; 7.691  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[10] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.065  ; 6.065  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 5.766  ; 5.766  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.626  ; 6.626  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.873  ; 8.873  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[14] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 5.988  ; 5.988  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 11.359 ; 11.359 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; INPUT_WE   ; Arena_clk                                               ; 3.755  ; 3.755  ; Fall       ; Arena_clk                                               ;
; instr[*]   ; Arena_clk                                               ; 11.067 ; 11.067 ; Fall       ; Arena_clk                                               ;
;  instr[11] ; Arena_clk                                               ; 8.218  ; 8.218  ; Fall       ; Arena_clk                                               ;
;  instr[12] ; Arena_clk                                               ; 8.168  ; 8.168  ; Fall       ; Arena_clk                                               ;
;  instr[13] ; Arena_clk                                               ; 8.047  ; 8.047  ; Fall       ; Arena_clk                                               ;
;  instr[14] ; Arena_clk                                               ; 7.673  ; 7.673  ; Fall       ; Arena_clk                                               ;
;  instr[15] ; Arena_clk                                               ; 11.067 ; 11.067 ; Fall       ; Arena_clk                                               ;
;  instr[16] ; Arena_clk                                               ; 8.061  ; 8.061  ; Fall       ; Arena_clk                                               ;
;  instr[17] ; Arena_clk                                               ; 8.277  ; 8.277  ; Fall       ; Arena_clk                                               ;
;  instr[18] ; Arena_clk                                               ; 7.866  ; 7.866  ; Fall       ; Arena_clk                                               ;
;  instr[19] ; Arena_clk                                               ; 7.839  ; 7.839  ; Fall       ; Arena_clk                                               ;
;  instr[20] ; Arena_clk                                               ; 9.048  ; 9.048  ; Fall       ; Arena_clk                                               ;
;  instr[21] ; Arena_clk                                               ; 4.130  ; 4.130  ; Fall       ; Arena_clk                                               ;
;  instr[22] ; Arena_clk                                               ; 4.390  ; 4.390  ; Fall       ; Arena_clk                                               ;
;  instr[23] ; Arena_clk                                               ; 3.697  ; 3.697  ; Fall       ; Arena_clk                                               ;
;  instr[24] ; Arena_clk                                               ; 3.659  ; 3.659  ; Fall       ; Arena_clk                                               ;
;  instr[25] ; Arena_clk                                               ; 4.057  ; 4.057  ; Fall       ; Arena_clk                                               ;
; INPUT_WE   ; INPUT_WE                                                ; 3.605  ; 3.605  ; Rise       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; 7.466  ; 7.466  ; Rise       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; 7.276  ; 7.276  ; Rise       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; 6.721  ; 6.721  ; Rise       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; 6.733  ; 6.733  ; Rise       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; 7.024  ; 7.024  ; Rise       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; 7.084  ; 7.084  ; Rise       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; 7.466  ; 7.466  ; Rise       ; INPUT_WE                                                ;
; INPUT_WE   ; INPUT_WE                                                ; 3.003  ; 3.003  ; Fall       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; 6.864  ; 6.864  ; Fall       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; 6.674  ; 6.674  ; Fall       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; 6.119  ; 6.119  ; Fall       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; 6.131  ; 6.131  ; Fall       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; 6.422  ; 6.422  ; Fall       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; 6.482  ; 6.482  ; Fall       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; 6.864  ; 6.864  ; Fall       ; INPUT_WE                                                ;
;  instr[26] ; INPUT_WE                                                ; 5.835  ; 5.835  ; Fall       ; INPUT_WE                                                ;
;  instr[27] ; INPUT_WE                                                ; 6.150  ; 6.150  ; Fall       ; INPUT_WE                                                ;
;  instr[28] ; INPUT_WE                                                ; 5.211  ; 5.211  ; Fall       ; INPUT_WE                                                ;
;  instr[29] ; INPUT_WE                                                ; 5.953  ; 5.953  ; Fall       ; INPUT_WE                                                ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                    ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; INPUT_WE   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -1.364 ; -1.364 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; instr[*]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.878 ; -3.878 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -5.768 ; -5.768 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[1]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -6.041 ; -6.041 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[2]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -5.291 ; -5.291 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -5.922 ; -5.922 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[4]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -6.011 ; -6.011 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -5.653 ; -5.653 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -5.566 ; -5.566 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -5.140 ; -5.140 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -4.666 ; -4.666 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -5.323 ; -5.323 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[10] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.949 ; -3.949 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.878 ; -3.878 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -4.526 ; -4.526 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -6.551 ; -6.551 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[14] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -4.440 ; -4.440 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -5.584 ; -5.584 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; INPUT_WE   ; Arena_clk                                               ; -1.325 ; -1.325 ; Fall       ; Arena_clk                                               ;
; instr[*]   ; Arena_clk                                               ; -3.429 ; -3.429 ; Fall       ; Arena_clk                                               ;
;  instr[11] ; Arena_clk                                               ; -6.360 ; -6.360 ; Fall       ; Arena_clk                                               ;
;  instr[12] ; Arena_clk                                               ; -6.195 ; -6.195 ; Fall       ; Arena_clk                                               ;
;  instr[13] ; Arena_clk                                               ; -6.218 ; -6.218 ; Fall       ; Arena_clk                                               ;
;  instr[14] ; Arena_clk                                               ; -5.931 ; -5.931 ; Fall       ; Arena_clk                                               ;
;  instr[15] ; Arena_clk                                               ; -9.354 ; -9.354 ; Fall       ; Arena_clk                                               ;
;  instr[16] ; Arena_clk                                               ; -4.424 ; -4.424 ; Fall       ; Arena_clk                                               ;
;  instr[17] ; Arena_clk                                               ; -3.736 ; -3.736 ; Fall       ; Arena_clk                                               ;
;  instr[18] ; Arena_clk                                               ; -4.095 ; -4.095 ; Fall       ; Arena_clk                                               ;
;  instr[19] ; Arena_clk                                               ; -4.003 ; -4.003 ; Fall       ; Arena_clk                                               ;
;  instr[20] ; Arena_clk                                               ; -4.686 ; -4.686 ; Fall       ; Arena_clk                                               ;
;  instr[21] ; Arena_clk                                               ; -3.900 ; -3.900 ; Fall       ; Arena_clk                                               ;
;  instr[22] ; Arena_clk                                               ; -4.160 ; -4.160 ; Fall       ; Arena_clk                                               ;
;  instr[23] ; Arena_clk                                               ; -3.467 ; -3.467 ; Fall       ; Arena_clk                                               ;
;  instr[24] ; Arena_clk                                               ; -3.429 ; -3.429 ; Fall       ; Arena_clk                                               ;
;  instr[25] ; Arena_clk                                               ; -3.827 ; -3.827 ; Fall       ; Arena_clk                                               ;
; INPUT_WE   ; INPUT_WE                                                ; 1.373  ; 1.373  ; Rise       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; -1.588 ; -1.588 ; Rise       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; -1.867 ; -1.867 ; Rise       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; -2.281 ; -2.281 ; Rise       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; -1.588 ; -1.588 ; Rise       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; -2.530 ; -2.530 ; Rise       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; -2.315 ; -2.315 ; Rise       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; -3.064 ; -3.064 ; Rise       ; INPUT_WE                                                ;
; INPUT_WE   ; INPUT_WE                                                ; 1.273  ; 1.273  ; Fall       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; -1.688 ; -1.688 ; Fall       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; -1.967 ; -1.967 ; Fall       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; -2.381 ; -2.381 ; Fall       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; -1.688 ; -1.688 ; Fall       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; -2.630 ; -2.630 ; Fall       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; -2.415 ; -2.415 ; Fall       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; -3.164 ; -3.164 ; Fall       ; INPUT_WE                                                ;
;  instr[26] ; INPUT_WE                                                ; -4.222 ; -4.222 ; Fall       ; INPUT_WE                                                ;
;  instr[27] ; INPUT_WE                                                ; -3.660 ; -3.660 ; Fall       ; INPUT_WE                                                ;
;  instr[28] ; INPUT_WE                                                ; -3.904 ; -3.904 ; Fall       ; INPUT_WE                                                ;
;  instr[29] ; INPUT_WE                                                ; -4.825 ; -4.825 ; Fall       ; INPUT_WE                                                ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                              ;
+-----------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 5.402  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 5.402  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 5.402  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 5.402  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.542  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.542  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; result[*]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.289  ; 9.289  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.073  ; 7.073  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[2]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.841  ; 7.841  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.289  ; 9.289  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.282  ; 8.282  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.600  ; 7.600  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.246  ; 9.246  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.711  ; 7.711  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.221  ; 7.221  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.901  ; 6.901  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.126  ; 7.126  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.772  ; 6.772  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.105  ; 7.105  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.427  ; 7.427  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.134  ; 7.134  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.092  ; 7.092  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.457  ; 7.457  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.230  ; 7.230  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.945  ; 6.945  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.565  ; 6.565  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.126  ; 7.126  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.786  ; 6.786  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.056  ; 7.056  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.500  ; 7.500  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.806  ; 6.806  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.482  ; 7.482  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.906  ; 6.906  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.116  ; 7.116  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.782  ; 6.782  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.111  ; 7.111  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.112  ; 7.112  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.120  ; 7.120  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;        ; 4.542  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;        ; 4.542  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 4.046  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ; 4.046  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ; 4.021  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 4.046  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 4.046  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 4.021  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; readData1[*]    ; Arena_clk                                               ; 14.631 ; 14.631 ; Fall       ; Arena_clk                                               ;
;  readData1[0]   ; Arena_clk                                               ; 13.837 ; 13.837 ; Fall       ; Arena_clk                                               ;
;  readData1[1]   ; Arena_clk                                               ; 12.106 ; 12.106 ; Fall       ; Arena_clk                                               ;
;  readData1[2]   ; Arena_clk                                               ; 12.123 ; 12.123 ; Fall       ; Arena_clk                                               ;
;  readData1[3]   ; Arena_clk                                               ; 13.286 ; 13.286 ; Fall       ; Arena_clk                                               ;
;  readData1[4]   ; Arena_clk                                               ; 12.905 ; 12.905 ; Fall       ; Arena_clk                                               ;
;  readData1[5]   ; Arena_clk                                               ; 11.783 ; 11.783 ; Fall       ; Arena_clk                                               ;
;  readData1[6]   ; Arena_clk                                               ; 12.457 ; 12.457 ; Fall       ; Arena_clk                                               ;
;  readData1[7]   ; Arena_clk                                               ; 12.147 ; 12.147 ; Fall       ; Arena_clk                                               ;
;  readData1[8]   ; Arena_clk                                               ; 12.210 ; 12.210 ; Fall       ; Arena_clk                                               ;
;  readData1[9]   ; Arena_clk                                               ; 13.288 ; 13.288 ; Fall       ; Arena_clk                                               ;
;  readData1[10]  ; Arena_clk                                               ; 12.749 ; 12.749 ; Fall       ; Arena_clk                                               ;
;  readData1[11]  ; Arena_clk                                               ; 13.254 ; 13.254 ; Fall       ; Arena_clk                                               ;
;  readData1[12]  ; Arena_clk                                               ; 11.741 ; 11.741 ; Fall       ; Arena_clk                                               ;
;  readData1[13]  ; Arena_clk                                               ; 11.763 ; 11.763 ; Fall       ; Arena_clk                                               ;
;  readData1[14]  ; Arena_clk                                               ; 12.067 ; 12.067 ; Fall       ; Arena_clk                                               ;
;  readData1[15]  ; Arena_clk                                               ; 13.497 ; 13.497 ; Fall       ; Arena_clk                                               ;
;  readData1[16]  ; Arena_clk                                               ; 12.251 ; 12.251 ; Fall       ; Arena_clk                                               ;
;  readData1[17]  ; Arena_clk                                               ; 12.190 ; 12.190 ; Fall       ; Arena_clk                                               ;
;  readData1[18]  ; Arena_clk                                               ; 12.224 ; 12.224 ; Fall       ; Arena_clk                                               ;
;  readData1[19]  ; Arena_clk                                               ; 12.327 ; 12.327 ; Fall       ; Arena_clk                                               ;
;  readData1[20]  ; Arena_clk                                               ; 12.115 ; 12.115 ; Fall       ; Arena_clk                                               ;
;  readData1[21]  ; Arena_clk                                               ; 11.758 ; 11.758 ; Fall       ; Arena_clk                                               ;
;  readData1[22]  ; Arena_clk                                               ; 12.727 ; 12.727 ; Fall       ; Arena_clk                                               ;
;  readData1[23]  ; Arena_clk                                               ; 14.631 ; 14.631 ; Fall       ; Arena_clk                                               ;
;  readData1[24]  ; Arena_clk                                               ; 11.367 ; 11.367 ; Fall       ; Arena_clk                                               ;
;  readData1[25]  ; Arena_clk                                               ; 12.580 ; 12.580 ; Fall       ; Arena_clk                                               ;
;  readData1[26]  ; Arena_clk                                               ; 13.378 ; 13.378 ; Fall       ; Arena_clk                                               ;
;  readData1[27]  ; Arena_clk                                               ; 12.172 ; 12.172 ; Fall       ; Arena_clk                                               ;
;  readData1[28]  ; Arena_clk                                               ; 13.047 ; 13.047 ; Fall       ; Arena_clk                                               ;
;  readData1[29]  ; Arena_clk                                               ; 13.057 ; 13.057 ; Fall       ; Arena_clk                                               ;
;  readData1[30]  ; Arena_clk                                               ; 13.158 ; 13.158 ; Fall       ; Arena_clk                                               ;
;  readData1[31]  ; Arena_clk                                               ; 13.271 ; 13.271 ; Fall       ; Arena_clk                                               ;
; readData2[*]    ; Arena_clk                                               ; 14.703 ; 14.703 ; Fall       ; Arena_clk                                               ;
;  readData2[0]   ; Arena_clk                                               ; 12.943 ; 12.943 ; Fall       ; Arena_clk                                               ;
;  readData2[1]   ; Arena_clk                                               ; 12.481 ; 12.481 ; Fall       ; Arena_clk                                               ;
;  readData2[2]   ; Arena_clk                                               ; 14.286 ; 14.286 ; Fall       ; Arena_clk                                               ;
;  readData2[3]   ; Arena_clk                                               ; 13.561 ; 13.561 ; Fall       ; Arena_clk                                               ;
;  readData2[4]   ; Arena_clk                                               ; 13.284 ; 13.284 ; Fall       ; Arena_clk                                               ;
;  readData2[5]   ; Arena_clk                                               ; 13.976 ; 13.976 ; Fall       ; Arena_clk                                               ;
;  readData2[6]   ; Arena_clk                                               ; 13.296 ; 13.296 ; Fall       ; Arena_clk                                               ;
;  readData2[7]   ; Arena_clk                                               ; 12.760 ; 12.760 ; Fall       ; Arena_clk                                               ;
;  readData2[8]   ; Arena_clk                                               ; 13.804 ; 13.804 ; Fall       ; Arena_clk                                               ;
;  readData2[9]   ; Arena_clk                                               ; 13.713 ; 13.713 ; Fall       ; Arena_clk                                               ;
;  readData2[10]  ; Arena_clk                                               ; 13.738 ; 13.738 ; Fall       ; Arena_clk                                               ;
;  readData2[11]  ; Arena_clk                                               ; 14.409 ; 14.409 ; Fall       ; Arena_clk                                               ;
;  readData2[12]  ; Arena_clk                                               ; 13.368 ; 13.368 ; Fall       ; Arena_clk                                               ;
;  readData2[13]  ; Arena_clk                                               ; 14.703 ; 14.703 ; Fall       ; Arena_clk                                               ;
;  readData2[14]  ; Arena_clk                                               ; 13.068 ; 13.068 ; Fall       ; Arena_clk                                               ;
;  readData2[15]  ; Arena_clk                                               ; 13.287 ; 13.287 ; Fall       ; Arena_clk                                               ;
;  readData2[16]  ; Arena_clk                                               ; 12.727 ; 12.727 ; Fall       ; Arena_clk                                               ;
;  readData2[17]  ; Arena_clk                                               ; 12.917 ; 12.917 ; Fall       ; Arena_clk                                               ;
;  readData2[18]  ; Arena_clk                                               ; 12.669 ; 12.669 ; Fall       ; Arena_clk                                               ;
;  readData2[19]  ; Arena_clk                                               ; 13.722 ; 13.722 ; Fall       ; Arena_clk                                               ;
;  readData2[20]  ; Arena_clk                                               ; 13.015 ; 13.015 ; Fall       ; Arena_clk                                               ;
;  readData2[21]  ; Arena_clk                                               ; 12.495 ; 12.495 ; Fall       ; Arena_clk                                               ;
;  readData2[22]  ; Arena_clk                                               ; 13.522 ; 13.522 ; Fall       ; Arena_clk                                               ;
;  readData2[23]  ; Arena_clk                                               ; 13.125 ; 13.125 ; Fall       ; Arena_clk                                               ;
;  readData2[24]  ; Arena_clk                                               ; 13.220 ; 13.220 ; Fall       ; Arena_clk                                               ;
;  readData2[25]  ; Arena_clk                                               ; 13.185 ; 13.185 ; Fall       ; Arena_clk                                               ;
;  readData2[26]  ; Arena_clk                                               ; 14.068 ; 14.068 ; Fall       ; Arena_clk                                               ;
;  readData2[27]  ; Arena_clk                                               ; 13.467 ; 13.467 ; Fall       ; Arena_clk                                               ;
;  readData2[28]  ; Arena_clk                                               ; 13.068 ; 13.068 ; Fall       ; Arena_clk                                               ;
;  readData2[29]  ; Arena_clk                                               ; 12.754 ; 12.754 ; Fall       ; Arena_clk                                               ;
;  readData2[30]  ; Arena_clk                                               ; 12.954 ; 12.954 ; Fall       ; Arena_clk                                               ;
;  readData2[31]  ; Arena_clk                                               ; 12.730 ; 12.730 ; Fall       ; Arena_clk                                               ;
; DRAM_OE_N       ; INPUT_WE                                                ; 10.335 ; 10.335 ; Rise       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 9.492  ; 9.492  ; Rise       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Rise       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Rise       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 12.247 ; 12.247 ; Rise       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 10.980 ; 10.980 ; Rise       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 12.151 ; 12.151 ; Rise       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 12.247 ; 12.247 ; Rise       ; INPUT_WE                                                ;
; DRAM_OE_N       ; INPUT_WE                                                ; 10.335 ; 10.335 ; Fall       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 9.492  ; 9.492  ; Fall       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Fall       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Fall       ; INPUT_WE                                                ;
; aluOP[*]        ; INPUT_WE                                                ; 8.830  ; 8.830  ; Fall       ; INPUT_WE                                                ;
;  aluOP[0]       ; INPUT_WE                                                ; 8.691  ; 8.691  ; Fall       ; INPUT_WE                                                ;
;  aluOP[1]       ; INPUT_WE                                                ; 8.830  ; 8.830  ; Fall       ; INPUT_WE                                                ;
;  aluOP[2]       ; INPUT_WE                                                ; 8.688  ; 8.688  ; Fall       ; INPUT_WE                                                ;
; controlLine[*]  ; INPUT_WE                                                ; 9.632  ; 9.632  ; Fall       ; INPUT_WE                                                ;
;  controlLine[0] ; INPUT_WE                                                ; 8.849  ; 8.849  ; Fall       ; INPUT_WE                                                ;
;  controlLine[1] ; INPUT_WE                                                ; 8.239  ; 8.239  ; Fall       ; INPUT_WE                                                ;
;  controlLine[4] ; INPUT_WE                                                ; 9.632  ; 9.632  ; Fall       ; INPUT_WE                                                ;
;  controlLine[5] ; INPUT_WE                                                ; 7.742  ; 7.742  ; Fall       ; INPUT_WE                                                ;
;  controlLine[6] ; INPUT_WE                                                ; 8.059  ; 8.059  ; Fall       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 12.147 ; 12.147 ; Fall       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 10.880 ; 10.880 ; Fall       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 12.051 ; 12.051 ; Fall       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 12.147 ; 12.147 ; Fall       ; INPUT_WE                                                ;
+-----------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                      ;
+-----------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 5.402  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 5.402  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 5.402  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 5.402  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.542  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.542  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; result[*]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.565  ; 6.565  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.073  ; 7.073  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[2]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.841  ; 7.841  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.289  ; 9.289  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.282  ; 8.282  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.600  ; 7.600  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.246  ; 9.246  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.711  ; 7.711  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.221  ; 7.221  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.901  ; 6.901  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.126  ; 7.126  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.772  ; 6.772  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.105  ; 7.105  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.427  ; 7.427  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.134  ; 7.134  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.092  ; 7.092  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.457  ; 7.457  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.230  ; 7.230  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.945  ; 6.945  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.565  ; 6.565  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.126  ; 7.126  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.786  ; 6.786  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.056  ; 7.056  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.500  ; 7.500  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.806  ; 6.806  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.482  ; 7.482  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.906  ; 6.906  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.116  ; 7.116  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.782  ; 6.782  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.111  ; 7.111  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.112  ; 7.112  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.120  ; 7.120  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;        ; 4.542  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;        ; 4.542  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 4.021  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ; 4.046  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ; 4.021  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 4.021  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 4.046  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 4.021  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; readData1[*]    ; Arena_clk                                               ; 7.684  ; 7.684  ; Fall       ; Arena_clk                                               ;
;  readData1[0]   ; Arena_clk                                               ; 9.906  ; 9.906  ; Fall       ; Arena_clk                                               ;
;  readData1[1]   ; Arena_clk                                               ; 8.390  ; 8.390  ; Fall       ; Arena_clk                                               ;
;  readData1[2]   ; Arena_clk                                               ; 8.816  ; 8.816  ; Fall       ; Arena_clk                                               ;
;  readData1[3]   ; Arena_clk                                               ; 9.870  ; 9.870  ; Fall       ; Arena_clk                                               ;
;  readData1[4]   ; Arena_clk                                               ; 9.167  ; 9.167  ; Fall       ; Arena_clk                                               ;
;  readData1[5]   ; Arena_clk                                               ; 8.084  ; 8.084  ; Fall       ; Arena_clk                                               ;
;  readData1[6]   ; Arena_clk                                               ; 9.129  ; 9.129  ; Fall       ; Arena_clk                                               ;
;  readData1[7]   ; Arena_clk                                               ; 8.450  ; 8.450  ; Fall       ; Arena_clk                                               ;
;  readData1[8]   ; Arena_clk                                               ; 8.445  ; 8.445  ; Fall       ; Arena_clk                                               ;
;  readData1[9]   ; Arena_clk                                               ; 9.260  ; 9.260  ; Fall       ; Arena_clk                                               ;
;  readData1[10]  ; Arena_clk                                               ; 7.684  ; 7.684  ; Fall       ; Arena_clk                                               ;
;  readData1[11]  ; Arena_clk                                               ; 8.422  ; 8.422  ; Fall       ; Arena_clk                                               ;
;  readData1[12]  ; Arena_clk                                               ; 8.617  ; 8.617  ; Fall       ; Arena_clk                                               ;
;  readData1[13]  ; Arena_clk                                               ; 8.256  ; 8.256  ; Fall       ; Arena_clk                                               ;
;  readData1[14]  ; Arena_clk                                               ; 8.149  ; 8.149  ; Fall       ; Arena_clk                                               ;
;  readData1[15]  ; Arena_clk                                               ; 8.785  ; 8.785  ; Fall       ; Arena_clk                                               ;
;  readData1[16]  ; Arena_clk                                               ; 8.512  ; 8.512  ; Fall       ; Arena_clk                                               ;
;  readData1[17]  ; Arena_clk                                               ; 8.484  ; 8.484  ; Fall       ; Arena_clk                                               ;
;  readData1[18]  ; Arena_clk                                               ; 8.319  ; 8.319  ; Fall       ; Arena_clk                                               ;
;  readData1[19]  ; Arena_clk                                               ; 8.196  ; 8.196  ; Fall       ; Arena_clk                                               ;
;  readData1[20]  ; Arena_clk                                               ; 8.274  ; 8.274  ; Fall       ; Arena_clk                                               ;
;  readData1[21]  ; Arena_clk                                               ; 8.908  ; 8.908  ; Fall       ; Arena_clk                                               ;
;  readData1[22]  ; Arena_clk                                               ; 8.938  ; 8.938  ; Fall       ; Arena_clk                                               ;
;  readData1[23]  ; Arena_clk                                               ; 10.283 ; 10.283 ; Fall       ; Arena_clk                                               ;
;  readData1[24]  ; Arena_clk                                               ; 8.038  ; 8.038  ; Fall       ; Arena_clk                                               ;
;  readData1[25]  ; Arena_clk                                               ; 9.050  ; 9.050  ; Fall       ; Arena_clk                                               ;
;  readData1[26]  ; Arena_clk                                               ; 9.943  ; 9.943  ; Fall       ; Arena_clk                                               ;
;  readData1[27]  ; Arena_clk                                               ; 8.102  ; 8.102  ; Fall       ; Arena_clk                                               ;
;  readData1[28]  ; Arena_clk                                               ; 9.369  ; 9.369  ; Fall       ; Arena_clk                                               ;
;  readData1[29]  ; Arena_clk                                               ; 8.556  ; 8.556  ; Fall       ; Arena_clk                                               ;
;  readData1[30]  ; Arena_clk                                               ; 9.045  ; 9.045  ; Fall       ; Arena_clk                                               ;
;  readData1[31]  ; Arena_clk                                               ; 8.885  ; 8.885  ; Fall       ; Arena_clk                                               ;
; readData2[*]    ; Arena_clk                                               ; 8.851  ; 8.851  ; Fall       ; Arena_clk                                               ;
;  readData2[0]   ; Arena_clk                                               ; 10.315 ; 10.315 ; Fall       ; Arena_clk                                               ;
;  readData2[1]   ; Arena_clk                                               ; 8.851  ; 8.851  ; Fall       ; Arena_clk                                               ;
;  readData2[2]   ; Arena_clk                                               ; 11.186 ; 11.186 ; Fall       ; Arena_clk                                               ;
;  readData2[3]   ; Arena_clk                                               ; 11.064 ; 11.064 ; Fall       ; Arena_clk                                               ;
;  readData2[4]   ; Arena_clk                                               ; 10.475 ; 10.475 ; Fall       ; Arena_clk                                               ;
;  readData2[5]   ; Arena_clk                                               ; 10.715 ; 10.715 ; Fall       ; Arena_clk                                               ;
;  readData2[6]   ; Arena_clk                                               ; 10.118 ; 10.118 ; Fall       ; Arena_clk                                               ;
;  readData2[7]   ; Arena_clk                                               ; 9.686  ; 9.686  ; Fall       ; Arena_clk                                               ;
;  readData2[8]   ; Arena_clk                                               ; 10.894 ; 10.894 ; Fall       ; Arena_clk                                               ;
;  readData2[9]   ; Arena_clk                                               ; 10.950 ; 10.950 ; Fall       ; Arena_clk                                               ;
;  readData2[10]  ; Arena_clk                                               ; 10.377 ; 10.377 ; Fall       ; Arena_clk                                               ;
;  readData2[11]  ; Arena_clk                                               ; 11.076 ; 11.076 ; Fall       ; Arena_clk                                               ;
;  readData2[12]  ; Arena_clk                                               ; 10.644 ; 10.644 ; Fall       ; Arena_clk                                               ;
;  readData2[13]  ; Arena_clk                                               ; 10.807 ; 10.807 ; Fall       ; Arena_clk                                               ;
;  readData2[14]  ; Arena_clk                                               ; 9.815  ; 9.815  ; Fall       ; Arena_clk                                               ;
;  readData2[15]  ; Arena_clk                                               ; 9.362  ; 9.362  ; Fall       ; Arena_clk                                               ;
;  readData2[16]  ; Arena_clk                                               ; 9.453  ; 9.453  ; Fall       ; Arena_clk                                               ;
;  readData2[17]  ; Arena_clk                                               ; 10.039 ; 10.039 ; Fall       ; Arena_clk                                               ;
;  readData2[18]  ; Arena_clk                                               ; 9.739  ; 9.739  ; Fall       ; Arena_clk                                               ;
;  readData2[19]  ; Arena_clk                                               ; 11.077 ; 11.077 ; Fall       ; Arena_clk                                               ;
;  readData2[20]  ; Arena_clk                                               ; 9.576  ; 9.576  ; Fall       ; Arena_clk                                               ;
;  readData2[21]  ; Arena_clk                                               ; 9.592  ; 9.592  ; Fall       ; Arena_clk                                               ;
;  readData2[22]  ; Arena_clk                                               ; 10.490 ; 10.490 ; Fall       ; Arena_clk                                               ;
;  readData2[23]  ; Arena_clk                                               ; 9.880  ; 9.880  ; Fall       ; Arena_clk                                               ;
;  readData2[24]  ; Arena_clk                                               ; 9.785  ; 9.785  ; Fall       ; Arena_clk                                               ;
;  readData2[25]  ; Arena_clk                                               ; 10.161 ; 10.161 ; Fall       ; Arena_clk                                               ;
;  readData2[26]  ; Arena_clk                                               ; 10.414 ; 10.414 ; Fall       ; Arena_clk                                               ;
;  readData2[27]  ; Arena_clk                                               ; 10.322 ; 10.322 ; Fall       ; Arena_clk                                               ;
;  readData2[28]  ; Arena_clk                                               ; 10.132 ; 10.132 ; Fall       ; Arena_clk                                               ;
;  readData2[29]  ; Arena_clk                                               ; 9.862  ; 9.862  ; Fall       ; Arena_clk                                               ;
;  readData2[30]  ; Arena_clk                                               ; 9.877  ; 9.877  ; Fall       ; Arena_clk                                               ;
;  readData2[31]  ; Arena_clk                                               ; 9.433  ; 9.433  ; Fall       ; Arena_clk                                               ;
; DRAM_OE_N       ; INPUT_WE                                                ; 10.335 ; 10.335 ; Rise       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 9.492  ; 9.492  ; Rise       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Rise       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Rise       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 8.393  ; 8.393  ; Rise       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 8.393  ; 8.393  ; Rise       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 9.564  ; 9.564  ; Rise       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 9.660  ; 9.660  ; Rise       ; INPUT_WE                                                ;
; DRAM_OE_N       ; INPUT_WE                                                ; 10.335 ; 10.335 ; Fall       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 9.492  ; 9.492  ; Fall       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Fall       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Fall       ; INPUT_WE                                                ;
; aluOP[*]        ; INPUT_WE                                                ; 8.688  ; 8.688  ; Fall       ; INPUT_WE                                                ;
;  aluOP[0]       ; INPUT_WE                                                ; 8.691  ; 8.691  ; Fall       ; INPUT_WE                                                ;
;  aluOP[1]       ; INPUT_WE                                                ; 8.830  ; 8.830  ; Fall       ; INPUT_WE                                                ;
;  aluOP[2]       ; INPUT_WE                                                ; 8.688  ; 8.688  ; Fall       ; INPUT_WE                                                ;
; controlLine[*]  ; INPUT_WE                                                ; 7.742  ; 7.742  ; Fall       ; INPUT_WE                                                ;
;  controlLine[0] ; INPUT_WE                                                ; 8.849  ; 8.849  ; Fall       ; INPUT_WE                                                ;
;  controlLine[1] ; INPUT_WE                                                ; 8.239  ; 8.239  ; Fall       ; INPUT_WE                                                ;
;  controlLine[4] ; INPUT_WE                                                ; 9.632  ; 9.632  ; Fall       ; INPUT_WE                                                ;
;  controlLine[5] ; INPUT_WE                                                ; 7.742  ; 7.742  ; Fall       ; INPUT_WE                                                ;
;  controlLine[6] ; INPUT_WE                                                ; 8.059  ; 8.059  ; Fall       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 8.995  ; 8.995  ; Fall       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 8.995  ; 8.995  ; Fall       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 10.166 ; 10.166 ; Fall       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 10.262 ; 10.262 ; Fall       ; INPUT_WE                                                ;
+-----------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+------------+-----------------+-------+----+----+-------+
; Input Port ; Output Port     ; RR    ; RF ; FR ; FF    ;
+------------+-----------------+-------+----+----+-------+
; instr[0]   ; out_instruc[0]  ; 8.559 ;    ;    ; 8.559 ;
; instr[1]   ; out_instruc[1]  ; 8.266 ;    ;    ; 8.266 ;
; instr[2]   ; out_instruc[2]  ; 8.380 ;    ;    ; 8.380 ;
; instr[3]   ; out_instruc[3]  ; 8.751 ;    ;    ; 8.751 ;
; instr[4]   ; out_instruc[4]  ; 8.994 ;    ;    ; 8.994 ;
; instr[5]   ; out_instruc[5]  ; 8.905 ;    ;    ; 8.905 ;
; instr[6]   ; out_instruc[6]  ; 7.969 ;    ;    ; 7.969 ;
; instr[7]   ; out_instruc[7]  ; 7.997 ;    ;    ; 7.997 ;
; instr[8]   ; out_instruc[8]  ; 9.429 ;    ;    ; 9.429 ;
; instr[9]   ; out_instruc[9]  ; 8.860 ;    ;    ; 8.860 ;
; instr[10]  ; out_instruc[10] ; 8.923 ;    ;    ; 8.923 ;
; instr[11]  ; out_instruc[11] ; 8.604 ;    ;    ; 8.604 ;
; instr[12]  ; out_instruc[12] ; 8.307 ;    ;    ; 8.307 ;
; instr[13]  ; out_instruc[13] ; 8.252 ;    ;    ; 8.252 ;
; instr[14]  ; out_instruc[14] ; 7.980 ;    ;    ; 7.980 ;
; instr[15]  ; out_instruc[15] ; 8.527 ;    ;    ; 8.527 ;
; instr[16]  ; out_instruc[16] ; 8.030 ;    ;    ; 8.030 ;
; instr[17]  ; out_instruc[17] ; 8.349 ;    ;    ; 8.349 ;
; instr[18]  ; out_instruc[18] ; 7.996 ;    ;    ; 7.996 ;
; instr[19]  ; out_instruc[19] ; 8.326 ;    ;    ; 8.326 ;
; instr[20]  ; out_instruc[20] ; 8.262 ;    ;    ; 8.262 ;
; instr[21]  ; out_instruc[21] ; 8.000 ;    ;    ; 8.000 ;
; instr[22]  ; out_instruc[22] ; 8.814 ;    ;    ; 8.814 ;
; instr[23]  ; out_instruc[23] ; 7.979 ;    ;    ; 7.979 ;
; instr[24]  ; out_instruc[24] ; 8.933 ;    ;    ; 8.933 ;
; instr[25]  ; out_instruc[25] ; 7.989 ;    ;    ; 7.989 ;
; instr[26]  ; out_instruc[26] ; 8.026 ;    ;    ; 8.026 ;
; instr[27]  ; out_instruc[27] ; 8.250 ;    ;    ; 8.250 ;
; instr[28]  ; out_instruc[28] ; 9.051 ;    ;    ; 9.051 ;
; instr[29]  ; out_instruc[29] ; 8.911 ;    ;    ; 8.911 ;
; instr[30]  ; out_instruc[30] ; 8.891 ;    ;    ; 8.891 ;
; instr[31]  ; out_instruc[31] ; 9.149 ;    ;    ; 9.149 ;
+------------+-----------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+------------+-----------------+-------+----+----+-------+
; Input Port ; Output Port     ; RR    ; RF ; FR ; FF    ;
+------------+-----------------+-------+----+----+-------+
; instr[0]   ; out_instruc[0]  ; 8.559 ;    ;    ; 8.559 ;
; instr[1]   ; out_instruc[1]  ; 8.266 ;    ;    ; 8.266 ;
; instr[2]   ; out_instruc[2]  ; 8.380 ;    ;    ; 8.380 ;
; instr[3]   ; out_instruc[3]  ; 8.751 ;    ;    ; 8.751 ;
; instr[4]   ; out_instruc[4]  ; 8.994 ;    ;    ; 8.994 ;
; instr[5]   ; out_instruc[5]  ; 8.905 ;    ;    ; 8.905 ;
; instr[6]   ; out_instruc[6]  ; 7.969 ;    ;    ; 7.969 ;
; instr[7]   ; out_instruc[7]  ; 7.997 ;    ;    ; 7.997 ;
; instr[8]   ; out_instruc[8]  ; 9.429 ;    ;    ; 9.429 ;
; instr[9]   ; out_instruc[9]  ; 8.860 ;    ;    ; 8.860 ;
; instr[10]  ; out_instruc[10] ; 8.923 ;    ;    ; 8.923 ;
; instr[11]  ; out_instruc[11] ; 8.604 ;    ;    ; 8.604 ;
; instr[12]  ; out_instruc[12] ; 8.307 ;    ;    ; 8.307 ;
; instr[13]  ; out_instruc[13] ; 8.252 ;    ;    ; 8.252 ;
; instr[14]  ; out_instruc[14] ; 7.980 ;    ;    ; 7.980 ;
; instr[15]  ; out_instruc[15] ; 8.527 ;    ;    ; 8.527 ;
; instr[16]  ; out_instruc[16] ; 8.030 ;    ;    ; 8.030 ;
; instr[17]  ; out_instruc[17] ; 8.349 ;    ;    ; 8.349 ;
; instr[18]  ; out_instruc[18] ; 7.996 ;    ;    ; 7.996 ;
; instr[19]  ; out_instruc[19] ; 8.326 ;    ;    ; 8.326 ;
; instr[20]  ; out_instruc[20] ; 8.262 ;    ;    ; 8.262 ;
; instr[21]  ; out_instruc[21] ; 8.000 ;    ;    ; 8.000 ;
; instr[22]  ; out_instruc[22] ; 8.814 ;    ;    ; 8.814 ;
; instr[23]  ; out_instruc[23] ; 7.979 ;    ;    ; 7.979 ;
; instr[24]  ; out_instruc[24] ; 8.933 ;    ;    ; 8.933 ;
; instr[25]  ; out_instruc[25] ; 7.989 ;    ;    ; 7.989 ;
; instr[26]  ; out_instruc[26] ; 8.026 ;    ;    ; 8.026 ;
; instr[27]  ; out_instruc[27] ; 8.250 ;    ;    ; 8.250 ;
; instr[28]  ; out_instruc[28] ; 9.051 ;    ;    ; 9.051 ;
; instr[29]  ; out_instruc[29] ; 8.911 ;    ;    ; 8.911 ;
; instr[30]  ; out_instruc[30] ; 8.891 ;    ;    ; 8.891 ;
; instr[31]  ; out_instruc[31] ; 9.149 ;    ;    ; 9.149 ;
+------------+-----------------+-------+----+----+-------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+------------------+------------+--------+------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+------+------------+-----------------+
; out_instruc[*]   ; INPUT_WE   ; 8.233  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 9.716  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 9.989  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 10.032 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 9.866  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 9.609  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 9.278  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 9.954  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 9.645  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 9.937  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 9.899  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 9.919  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 9.670  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 9.655  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 9.670  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 8.233  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 11.370 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 9.674  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 10.014 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 9.909  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 9.646  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 9.626  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 10.014 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 9.459  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 9.945  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 9.449  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 9.670  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 9.357  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 9.665  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 9.604  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 9.980  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 9.783  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 9.574  ;      ; Rise       ; INPUT_WE        ;
; out_instruc[*]   ; INPUT_WE   ; 8.233  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 9.716  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 9.989  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 10.032 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 9.866  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 9.609  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 9.278  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 9.954  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 9.645  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 9.937  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 9.899  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 9.919  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 9.670  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 9.655  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 9.670  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 8.233  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 11.370 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 9.674  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 10.014 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 9.909  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 9.646  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 9.626  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 10.014 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 9.459  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 9.945  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 9.449  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 9.670  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 9.357  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 9.665  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 9.604  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 9.980  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 9.783  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 9.574  ;      ; Fall       ; INPUT_WE        ;
+------------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+------------------+------------+--------+------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+------+------------+-----------------+
; out_instruc[*]   ; INPUT_WE   ; 8.233  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 9.716  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 9.989  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 10.032 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 9.866  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 9.609  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 9.278  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 9.954  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 9.645  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 9.937  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 9.899  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 9.919  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 9.670  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 9.655  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 9.670  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 8.233  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 11.370 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 9.674  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 10.014 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 9.909  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 9.646  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 9.626  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 10.014 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 9.459  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 9.945  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 9.449  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 9.670  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 9.357  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 9.665  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 9.604  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 9.980  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 9.783  ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 9.574  ;      ; Rise       ; INPUT_WE        ;
; out_instruc[*]   ; INPUT_WE   ; 8.233  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 9.716  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 9.989  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 10.032 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 9.866  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 9.609  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 9.278  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 9.954  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 9.645  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 9.937  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 9.899  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 9.919  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 9.670  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 9.655  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 9.670  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 8.233  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 11.370 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 9.674  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 10.014 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 9.909  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 9.646  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 9.626  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 10.014 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 9.459  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 9.945  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 9.449  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 9.670  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 9.357  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 9.665  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 9.604  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 9.980  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 9.783  ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 9.574  ;      ; Fall       ; INPUT_WE        ;
+------------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Output Disable Times                                                                 ;
+------------------+------------+-----------+-----------+------------+-----------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------------+------------+-----------+-----------+------------+-----------------+
; out_instruc[*]   ; INPUT_WE   ; 8.233     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 9.716     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 9.989     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 10.032    ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 9.866     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 9.609     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 9.278     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 9.954     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 9.645     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 9.937     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 9.899     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 9.919     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 9.670     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 9.655     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 9.670     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 8.233     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 11.370    ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 9.674     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 10.014    ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 9.909     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 9.646     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 9.626     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 10.014    ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 9.459     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 9.945     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 9.449     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 9.670     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 9.357     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 9.665     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 9.604     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 9.980     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 9.783     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 9.574     ;           ; Rise       ; INPUT_WE        ;
; out_instruc[*]   ; INPUT_WE   ; 8.233     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 9.716     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 9.989     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 10.032    ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 9.866     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 9.609     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 9.278     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 9.954     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 9.645     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 9.937     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 9.899     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 9.919     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 9.670     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 9.655     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 9.670     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 8.233     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 11.370    ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 9.674     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 10.014    ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 9.909     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 9.646     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 9.626     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 10.014    ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 9.459     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 9.945     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 9.449     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 9.670     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 9.357     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 9.665     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 9.604     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 9.980     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 9.783     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 9.574     ;           ; Fall       ; INPUT_WE        ;
+------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                         ;
+------------------+------------+-----------+-----------+------------+-----------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------------+------------+-----------+-----------+------------+-----------------+
; out_instruc[*]   ; INPUT_WE   ; 8.233     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 9.716     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 9.989     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 10.032    ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 9.866     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 9.609     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 9.278     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 9.954     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 9.645     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 9.937     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 9.899     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 9.919     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 9.670     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 9.655     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 9.670     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 8.233     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 11.370    ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 9.674     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 10.014    ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 9.909     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 9.646     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 9.626     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 10.014    ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 9.459     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 9.945     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 9.449     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 9.670     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 9.357     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 9.665     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 9.604     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 9.980     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 9.783     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 9.574     ;           ; Rise       ; INPUT_WE        ;
; out_instruc[*]   ; INPUT_WE   ; 8.233     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 9.716     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 9.989     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 10.032    ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 9.866     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 9.609     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 9.278     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 9.954     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 9.645     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 9.937     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 9.899     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 9.919     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 9.670     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 9.655     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 9.670     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 8.233     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 11.370    ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 9.674     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 10.014    ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 9.909     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 9.646     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 9.626     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 10.014    ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 9.459     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 9.945     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 9.449     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 9.670     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 9.357     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 9.665     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 9.604     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 9.980     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 9.783     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 9.574     ;           ; Fall       ; INPUT_WE        ;
+------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; Arena_Control:inst1|Arena_controlLines[3]               ; -5.104 ; -153.481      ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -4.463 ; -359.945      ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -3.768 ; -18154.212    ;
; INPUT_WE                                                ; -2.059 ; -8.450        ;
; Arena_clk                                               ; -1.676 ; -1348.940     ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; INPUT_WE                                                ; -2.402 ; -4.275        ;
; Arena_clk                                               ; -1.434 ; -323.530      ;
; Arena_Control:inst1|Arena_controlLines[3]               ; -0.962 ; -3.244        ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.251 ; -0.472        ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -0.082 ; -0.177        ;
+---------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; Arena_clk                                               ; -1.380 ; -1035.380     ;
; INPUT_WE                                                ; -1.222 ; -20.202       ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 0.500  ; 0.000         ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500  ; 0.000         ;
; Arena_Control:inst1|Arena_controlLines[3]               ; 0.500  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                      ; Launch Clock                     ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.104 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2197 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.742     ; 3.382      ;
; -5.096 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3231 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.769     ; 3.267      ;
; -5.092 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2069 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.705     ; 3.407      ;
; -5.070 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3103 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.692     ; 3.318      ;
; -5.067 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7239 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.571     ; 3.641      ;
; -5.046 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2207 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.763     ; 3.223      ;
; -5.036 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3732 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.989     ; 3.270      ;
; -4.964 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4354 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.640     ; 3.419      ;
; -4.936 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2049 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.798     ; 3.286      ;
; -4.936 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5894 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.578     ; 3.461      ;
; -4.934 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3074 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.777     ; 3.252      ;
; -4.910 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3084 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.779     ; 3.159      ;
; -4.904 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3716 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.957     ; 3.103      ;
; -4.893 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3080 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.802     ; 3.198      ;
; -4.882 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2077 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.689     ; 3.212      ;
; -4.876 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3102 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.792     ; 3.106      ;
; -4.865 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3740 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.018     ; 2.999      ;
; -4.861 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4942 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.816     ; 3.269      ;
; -4.860 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~322  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.504     ; 3.451      ;
; -4.857 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3458 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.712     ; 3.240      ;
; -4.853 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3223 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.878     ; 3.198      ;
; -4.812 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3203 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.909     ; 3.057      ;
; -4.809 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3072 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.859     ; 3.107      ;
; -4.809 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7938 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.081     ; 3.823      ;
; -4.803 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3604 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.711     ; 3.315      ;
; -4.801 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2961 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.755     ; 3.106      ;
; -4.797 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4943 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.730     ; 3.165      ;
; -4.796 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3718 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.935     ; 2.964      ;
; -4.790 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3487 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.593     ; 3.137      ;
; -4.779 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2310 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.980     ; 3.902      ;
; -4.777 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3469 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.773     ; 3.140      ;
; -4.777 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6982 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.318     ; 3.562      ;
; -4.762 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3679 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.417     ; 3.285      ;
; -4.760 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4177 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.437     ; 3.383      ;
; -4.758 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3205 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.987     ; 2.996      ;
; -4.751 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2947 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.778     ; 3.127      ;
; -4.746 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4738 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.174     ; 3.667      ;
; -4.746 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5442 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.591     ; 3.250      ;
; -4.746 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4358 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.634     ; 3.215      ;
; -4.736 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5452 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.527     ; 3.237      ;
; -4.726 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6470 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.355     ; 3.474      ;
; -4.722 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2059 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.834     ; 2.997      ;
; -4.716 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4420 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.985     ; 2.887      ;
; -4.716 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1990 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.237     ; 3.582      ;
; -4.713 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3212 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.795     ; 2.946      ;
; -4.711 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3079 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.907     ; 2.949      ;
; -4.709 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6475 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.263     ; 3.555      ;
; -4.705 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2053 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.849     ; 3.081      ;
; -4.700 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5135 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.520     ; 3.278      ;
; -4.695 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5919 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -0.835     ; 3.800      ;
; -4.694 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3083 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.791     ; 3.012      ;
; -4.693 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3713 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.967     ; 2.874      ;
; -4.693 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4958 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.674     ; 3.041      ;
; -4.690 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3093 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.693     ; 3.017      ;
; -4.687 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2577 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.676     ; 3.071      ;
; -4.678 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4367 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.633     ; 3.143      ;
; -4.675 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2700 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.812     ; 2.891      ;
; -4.669 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3737 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.970     ; 2.857      ;
; -4.663 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2065 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.841     ; 2.882      ;
; -4.659 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2970 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.722     ; 3.042      ;
; -4.656 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3096 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.843     ; 2.965      ;
; -4.655 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2177 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.891     ; 2.912      ;
; -4.652 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3468 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.615     ; 3.065      ;
; -4.649 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5125 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.259     ; 3.615      ;
; -4.648 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4187 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.503     ; 3.302      ;
; -4.628 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3073 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.824     ; 2.952      ;
; -4.628 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4383 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.590     ; 2.978      ;
; -4.627 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7499 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.391     ; 3.345      ;
; -4.622 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2048 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.818     ; 2.961      ;
; -4.620 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3219 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.911     ; 2.869      ;
; -4.620 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3677 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.607     ; 3.032      ;
; -4.619 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2079 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.736     ; 2.823      ;
; -4.619 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1157 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.657     ; 3.187      ;
; -4.619 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2689 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.872     ; 2.895      ;
; -4.614 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2903 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.516     ; 3.321      ;
; -4.603 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~462  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.416     ; 3.411      ;
; -4.603 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3712 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -2.052     ; 2.708      ;
; -4.602 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2709 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.745     ; 2.877      ;
; -4.602 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2190 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.898     ; 2.928      ;
; -4.599 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5147 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.569     ; 3.187      ;
; -4.598 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2199 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.931     ; 2.890      ;
; -4.598 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4623 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.199     ; 3.497      ;
; -4.594 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3465 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.734     ; 3.004      ;
; -4.593 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~588  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.397     ; 3.224      ;
; -4.580 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3464 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.727     ; 2.960      ;
; -4.569 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4928 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.791     ; 2.935      ;
; -4.566 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2576 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.615     ; 3.057      ;
; -4.565 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2055 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.841     ; 2.869      ;
; -4.564 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2581 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.552     ; 3.032      ;
; -4.564 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3596 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.523     ; 3.069      ;
; -4.562 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2957 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.779     ; 2.919      ;
; -4.561 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2573 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.665     ; 3.032      ;
; -4.561 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~849  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.702     ; 2.919      ;
; -4.558 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2205 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.784     ; 2.793      ;
; -4.551 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4382 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.561     ; 3.012      ;
; -4.549 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4431 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.779     ; 2.868      ;
; -4.548 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2589 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.545     ; 3.022      ;
; -4.548 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2704 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.867     ; 2.787      ;
; -4.547 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5471 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.496     ; 2.991      ;
; -4.546 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2133 ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_Control:inst1|Arena_controlLines[3] ; 0.500        ; -1.349     ; 3.217      ;
+--------+----------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                           ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -4.463 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[15] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.273     ; 3.866      ;
; -4.419 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[15] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.273     ; 3.822      ;
; -4.406 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.729     ; 3.400      ;
; -4.362 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.729     ; 3.356      ;
; -4.241 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[0]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.750     ; 3.524      ;
; -4.209 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.731     ; 3.201      ;
; -4.158 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.728     ; 3.153      ;
; -4.153 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[4]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.475     ; 3.775      ;
; -4.153 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[0]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.750     ; 3.436      ;
; -4.144 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.715     ; 3.152      ;
; -4.142 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.728     ; 3.137      ;
; -4.114 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[29] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.544     ; 3.582      ;
; -4.113 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[7]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.570     ; 3.638      ;
; -4.103 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.728     ; 3.098      ;
; -4.102 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.500     ; 3.707      ;
; -4.094 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][29]  ; Arena_ALU:inst3|Arena_ALU_OUT[29] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.536     ; 3.570      ;
; -4.074 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[6]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.451     ; 3.705      ;
; -4.066 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[4]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.475     ; 3.688      ;
; -4.021 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.500     ; 3.626      ;
; -4.020 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[21] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.418     ; 3.694      ;
; -4.012 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_ALU:inst3|Arena_ALU_OUT[13] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.456     ; 3.662      ;
; -4.007 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[8]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.582     ; 3.530      ;
; -4.003 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.499     ; 3.609      ;
; -4.000 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[16] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.544     ; 3.603      ;
; -4.000 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][15] ; Arena_ALU:inst3|Arena_ALU_OUT[15] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.271     ; 3.405      ;
; -3.995 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[12] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.384     ; 3.644      ;
; -3.994 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.499     ; 3.600      ;
; -3.993 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[2]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.455     ; 3.629      ;
; -3.990 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[7]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.570     ; 3.515      ;
; -3.988 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.703     ; 3.008      ;
; -3.985 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[6]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.451     ; 3.616      ;
; -3.984 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[28] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.464     ; 3.621      ;
; -3.982 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[16] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.543     ; 3.586      ;
; -3.976 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][6]   ; Arena_ALU:inst3|Arena_ALU_OUT[6]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.452     ; 3.606      ;
; -3.971 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[10] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.566     ; 3.509      ;
; -3.971 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[17] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.365     ; 3.713      ;
; -3.966 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[29] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.544     ; 3.434      ;
; -3.965 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_OUT[15] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.247     ; 3.394      ;
; -3.955 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][15]  ; Arena_ALU:inst3|Arena_ALU_OUT[15] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.270     ; 3.361      ;
; -3.950 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.701     ; 2.972      ;
; -3.949 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[0]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.749     ; 3.233      ;
; -3.949 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[21] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.418     ; 3.623      ;
; -3.946 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[25] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.478     ; 3.562      ;
; -3.944 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[2]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.455     ; 3.580      ;
; -3.943 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[25] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.477     ; 3.560      ;
; -3.942 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][1]   ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.709     ; 2.956      ;
; -3.939 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[6]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.452     ; 3.569      ;
; -3.934 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[23] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.485     ; 3.557      ;
; -3.933 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[31] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.451     ; 3.587      ;
; -3.931 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[25] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.477     ; 3.548      ;
; -3.928 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[0]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.749     ; 3.212      ;
; -3.926 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[18] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.400     ; 3.632      ;
; -3.920 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[3]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.733     ; 3.284      ;
; -3.910 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[6]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.452     ; 3.540      ;
; -3.909 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[22] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.576     ; 3.437      ;
; -3.906 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][6]  ; Arena_ALU:inst3|Arena_ALU_OUT[6]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.457     ; 3.531      ;
; -3.903 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[9]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.480     ; 3.529      ;
; -3.901 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.710     ; 2.914      ;
; -3.898 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[16] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.544     ; 3.501      ;
; -3.898 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.729     ; 3.202      ;
; -3.897 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.707     ; 2.913      ;
; -3.896 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[24] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.565     ; 3.348      ;
; -3.896 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.707     ; 2.912      ;
; -3.882 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][1]  ; Arena_ALU:inst3|Arena_ALU_OUT[1]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.709     ; 2.896      ;
; -3.881 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][8]   ; Arena_ALU:inst3|Arena_ALU_OUT[8]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.578     ; 3.408      ;
; -3.881 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[10] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.565     ; 3.420      ;
; -3.879 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[9]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.480     ; 3.505      ;
; -3.878 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[12] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.385     ; 3.526      ;
; -3.871 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[26] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.564     ; 3.324      ;
; -3.870 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[12] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.385     ; 3.518      ;
; -3.863 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[13] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.459     ; 3.510      ;
; -3.862 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[28] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.464     ; 3.499      ;
; -3.861 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[22] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.577     ; 3.388      ;
; -3.860 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[16] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.543     ; 3.464      ;
; -3.858 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[8]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.582     ; 3.381      ;
; -3.858 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[17] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.365     ; 3.600      ;
; -3.857 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][6]  ; Arena_ALU:inst3|Arena_ALU_OUT[6]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.442     ; 3.497      ;
; -3.854 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[24] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.566     ; 3.305      ;
; -3.852 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][30] ; Arena_ALU:inst3|Arena_ALU_OUT[30] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.507     ; 3.493      ;
; -3.849 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[30] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.508     ; 3.489      ;
; -3.847 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][15] ; Arena_ALU:inst3|Arena_ALU_OUT[15] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.271     ; 3.252      ;
; -3.846 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][7]  ; Arena_ALU:inst3|Arena_ALU_OUT[7]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.565     ; 3.376      ;
; -3.843 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[3]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.733     ; 3.207      ;
; -3.840 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[14] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.394     ; 3.577      ;
; -3.839 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[12] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.384     ; 3.488      ;
; -3.838 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[29] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.543     ; 3.307      ;
; -3.835 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[10] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.565     ; 3.374      ;
; -3.832 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[13] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.459     ; 3.479      ;
; -3.829 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][3]  ; Arena_ALU:inst3|Arena_ALU_OUT[3]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.732     ; 3.194      ;
; -3.824 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_ALU_OUT[5]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.486     ; 3.443      ;
; -3.823 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[26] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.563     ; 3.277      ;
; -3.819 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[30] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.508     ; 3.459      ;
; -3.816 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[15] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.272     ; 3.220      ;
; -3.816 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][12]  ; Arena_ALU:inst3|Arena_ALU_OUT[12] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.384     ; 3.465      ;
; -3.816 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][29]  ; Arena_ALU:inst3|Arena_ALU_OUT[29] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.544     ; 3.284      ;
; -3.815 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[22] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.577     ; 3.342      ;
; -3.814 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[20] ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.477     ; 3.488      ;
; -3.811 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[1]     ; Arena_ALU:inst3|Arena_ALU_OUT[2]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.456     ; 3.446      ;
; -3.809 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][3]   ; Arena_ALU:inst3|Arena_ALU_OUT[3]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.731     ; 3.175      ;
; -3.809 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[0]     ; Arena_ALU:inst3|Arena_ALU_OUT[2]  ; Arena_clk    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.500        ; -0.456     ; 3.444      ;
+--------+---------------------------------------------------------------------------------------+-----------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                    ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -3.768 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3533 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.176      ; 4.166      ;
; -3.719 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7053 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.145      ; 4.086      ;
; -3.645 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.423      ; 3.704      ;
; -3.615 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.423      ; 3.674      ;
; -3.586 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6605 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.495      ; 4.300      ;
; -3.565 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3853 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.342      ; 4.133      ;
; -3.551 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1997 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.408      ; 4.181      ;
; -3.532 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1869 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.650      ; 4.132      ;
; -3.525 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 0.601      ; 3.810      ;
; -3.509 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6102 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.047      ; 3.697      ;
; -3.504 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 0.601      ; 3.789      ;
; -3.501 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6173 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.538      ; 3.817      ;
; -3.498 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6669 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.471      ; 4.111      ;
; -3.479 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][29]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6173 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.537      ; 3.794      ;
; -3.476 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7629 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.600      ; 4.229      ;
; -3.462 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7885 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.385      ; 4.067      ;
; -3.452 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6747 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.327      ; 3.876      ;
; -3.447 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5983 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.332      ; 3.535      ;
; -3.445 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1421 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.303      ; 3.967      ;
; -3.440 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6733 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.448      ; 4.111      ;
; -3.429 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 0.615      ; 3.728      ;
; -3.423 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6093 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.547      ; 4.132      ;
; -3.417 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5983 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.332      ; 3.505      ;
; -3.415 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6747 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.327      ; 3.839      ;
; -3.411 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3533 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.174      ; 3.807      ;
; -3.406 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6173 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.538      ; 3.722      ;
; -3.398 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5578 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.440      ; 3.992      ;
; -3.397 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3533 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.174      ; 3.793      ;
; -3.383 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7625 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.359      ; 3.849      ;
; -3.380 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][31] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.433      ; 3.449      ;
; -3.379 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7368 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.209      ; 3.731      ;
; -3.377 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5578 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.440      ; 3.971      ;
; -3.374 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2646 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.206      ; 3.725      ;
; -3.369 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1805 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.523      ; 4.046      ;
; -3.366 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6223 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.484      ; 3.997      ;
; -3.366 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][31]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.428      ; 3.430      ;
; -3.362 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7053 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.143      ; 3.727      ;
; -3.355 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7181 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.642      ; 4.150      ;
; -3.355 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][31]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2015 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.428      ; 3.419      ;
; -3.353 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][30] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7070 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.103      ; 3.678      ;
; -3.353 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7258 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.460      ; 3.720      ;
; -3.352 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7625 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.359      ; 3.818      ;
; -3.348 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7053 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.143      ; 3.713      ;
; -3.348 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7070 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.101      ; 3.671      ;
; -3.347 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6738 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.195      ; 3.682      ;
; -3.342 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7366 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.203      ; 3.771      ;
; -3.342 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3021 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.667      ; 4.162      ;
; -3.335 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7050 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.395      ; 3.952      ;
; -3.334 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6090 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.499      ; 3.985      ;
; -3.333 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3786 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.459      ; 4.014      ;
; -3.333 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][30] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2782 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; -0.022     ; 3.421      ;
; -3.332 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6875 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.439      ; 3.994      ;
; -3.331 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3533 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.179      ; 3.732      ;
; -3.330 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7245 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.661      ; 4.142      ;
; -3.330 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6102 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.047      ; 3.518      ;
; -3.328 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2782 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; -0.024     ; 3.414      ;
; -3.327 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2253 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.693      ; 4.174      ;
; -3.327 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6105 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.237      ; 3.718      ;
; -3.326 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7386 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.601      ; 3.725      ;
; -3.324 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.316      ; 3.741      ;
; -3.320 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6159 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.367      ; 3.833      ;
; -3.318 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][27]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6747 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.325      ; 3.740      ;
; -3.315 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6105 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.237      ; 3.706      ;
; -3.315 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3306 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 1.000        ; 0.598      ; 3.597      ;
; -3.314 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7050 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.395      ; 3.931      ;
; -3.313 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6090 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.499      ; 3.964      ;
; -3.312 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1423 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.295      ; 3.706      ;
; -3.312 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3786 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.459      ; 3.993      ;
; -3.312 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][29] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6173 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.536      ; 3.626      ;
; -3.307 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7576 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.345      ; 3.793      ;
; -3.307 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2643 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.205      ; 3.736      ;
; -3.302 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5578 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.454      ; 3.910      ;
; -3.300 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2847 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.223      ; 3.669      ;
; -3.300 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6738 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.195      ; 3.635      ;
; -3.299 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.369      ; 3.896      ;
; -3.298 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2335 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.096      ; 3.620      ;
; -3.295 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6875 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.439      ; 3.957      ;
; -3.294 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1620 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.229      ; 3.742      ;
; -3.290 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1350 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.361      ; 3.749      ;
; -3.289 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2753 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; -0.025     ; 3.362      ;
; -3.289 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5965 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.715      ; 4.224      ;
; -3.289 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~8141 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.784      ; 4.295      ;
; -3.285 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6163 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.371      ; 3.789      ;
; -3.285 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5773 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.639      ; 4.046      ;
; -3.285 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7066 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.142      ; 3.649      ;
; -3.285 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7070 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.101      ; 3.608      ;
; -3.283 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7955 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.291      ; 3.728      ;
; -3.282 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1682 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.213      ; 3.526      ;
; -3.282 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7368 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.209      ; 3.634      ;
; -3.282 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7053 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.148      ; 3.652      ;
; -3.273 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5199 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.401      ; 3.383      ;
; -3.272 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7366 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.203      ; 3.701      ;
; -3.270 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2847 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.223      ; 3.639      ;
; -3.269 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7821 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.577      ; 4.066      ;
; -3.269 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6785 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.316      ; 3.686      ;
; -3.268 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2335 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.096      ; 3.590      ;
; -3.265 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2509 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.707      ; 4.126      ;
; -3.265 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[0]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7258 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.460      ; 3.632      ;
; -3.265 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2782 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; -0.024     ; 3.351      ;
; -3.264 ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[1]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6161 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.500        ; 0.318      ; 3.676      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'INPUT_WE'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; -2.059 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -1.091     ; 0.837      ;
; -1.793 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.825     ; 0.837      ;
; -1.719 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -1.091     ; 0.727      ;
; -1.591 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -1.123     ; 0.837      ;
; -1.535 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.007     ; 1.397      ;
; -1.523 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.008     ; 1.384      ;
; -1.453 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.825     ; 0.727      ;
; -1.388 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.007     ; 1.522      ;
; -1.376 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.008     ; 1.509      ;
; -1.344 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -1.091     ; 0.394      ;
; -1.322 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.009     ; 1.454      ;
; -1.261 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -0.793     ; 0.837      ;
; -1.251 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -1.123     ; 0.727      ;
; -1.251 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.057     ; 1.289      ;
; -1.247 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.056     ; 1.286      ;
; -1.229 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.056     ; 1.272      ;
; -1.183 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.055     ; 1.223      ;
; -1.170 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.054     ; 1.215      ;
; -1.126 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.055     ; 1.170      ;
; -1.116 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.009     ; 0.976      ;
; -1.078 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; -0.825     ; 0.394      ;
; -1.066 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.051      ; 2.986      ;
; -0.921 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -0.793     ; 0.727      ;
; -0.919 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.051      ; 3.111      ;
; -0.876 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -1.123     ; 0.394      ;
; -0.791 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.003      ; 2.889      ;
; -0.768 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.349      ; 2.986      ;
; -0.737 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.291      ; 1.397      ;
; -0.725 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.290      ; 1.384      ;
; -0.652 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.004      ; 2.755      ;
; -0.621 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.349      ; 3.111      ;
; -0.590 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.291      ; 1.522      ;
; -0.578 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.290      ; 1.509      ;
; -0.566 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.051      ; 2.986      ;
; -0.546 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; -0.793     ; 0.394      ;
; -0.524 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.289      ; 1.454      ;
; -0.493 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.301      ; 2.889      ;
; -0.453 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.241      ; 1.289      ;
; -0.449 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.242      ; 1.286      ;
; -0.431 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.242      ; 1.272      ;
; -0.419 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.051      ; 3.111      ;
; -0.385 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.243      ; 1.223      ;
; -0.372 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.244      ; 1.215      ;
; -0.354 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.302      ; 2.755      ;
; -0.339 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[1]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.060      ; 2.558      ;
; -0.328 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.243      ; 1.170      ;
; -0.327 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[0]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.060      ; 2.525      ;
; -0.318 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 0.289      ; 0.976      ;
; -0.291 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.003      ; 2.889      ;
; -0.281 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[2]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.058      ; 2.541      ;
; -0.268 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.349      ; 2.986      ;
; -0.267 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[1]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.059      ; 2.464      ;
; -0.263 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[0]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.208      ; 2.620      ;
; -0.193 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[4]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 1.666      ; 1.887      ;
; -0.179 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[3]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.064      ; 2.322      ;
; -0.152 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.004      ; 2.755      ;
; -0.128 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[6]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 2.144      ; 2.483      ;
; -0.121 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.349      ; 3.111      ;
; -0.056 ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[5]               ; INPUT_WE                                                ; INPUT_WE    ; 0.500        ; 1.665      ; 1.884      ;
; 0.007  ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.301      ; 2.889      ;
; 0.146  ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.302      ; 2.755      ;
; 0.161  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[1]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.060      ; 2.558      ;
; 0.173  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[0]                      ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.060      ; 2.525      ;
; 0.219  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[2]                      ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.058      ; 2.541      ;
; 0.233  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[1]                      ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.059      ; 2.464      ;
; 0.237  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[0]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.208      ; 2.620      ;
; 0.307  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[4]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 1.666      ; 1.887      ;
; 0.321  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[3]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.064      ; 2.322      ;
; 0.372  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[6]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 2.144      ; 2.483      ;
; 0.444  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[5]               ; INPUT_WE                                                ; INPUT_WE    ; 1.000        ; 1.665      ; 1.884      ;
; 1.374  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 0.500        ; 2.003      ; 0.724      ;
; 1.672  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 0.500        ; 2.301      ; 0.724      ;
; 1.874  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 1.000        ; 2.003      ; 0.724      ;
; 2.172  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 1.000        ; 2.301      ; 0.724      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_clk'                                                                                                                                                                                    ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.676 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][5]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.564     ; 2.144      ;
; -1.676 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][15] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.564     ; 2.144      ;
; -1.655 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][6]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.548     ; 2.139      ;
; -1.649 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][23]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.549     ; 2.132      ;
; -1.648 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][3]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.129      ;
; -1.645 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][0]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.127      ;
; -1.645 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.127      ;
; -1.645 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][3]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.127      ;
; -1.645 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][2]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.127      ;
; -1.642 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][13]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.124      ;
; -1.642 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][26]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.124      ;
; -1.640 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][0]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.121      ;
; -1.640 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.121      ;
; -1.640 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][2]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.121      ;
; -1.640 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][10]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.121      ;
; -1.640 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][16]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.121      ;
; -1.629 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][10] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.563     ; 2.098      ;
; -1.625 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][7]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.569     ; 2.088      ;
; -1.610 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][13]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.092      ;
; -1.610 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][26]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.092      ;
; -1.608 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][4]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.090      ;
; -1.608 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][28]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.090      ;
; -1.604 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][7]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.598     ; 2.038      ;
; -1.604 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][9]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.598     ; 2.038      ;
; -1.604 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][29] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.547     ; 2.089      ;
; -1.599 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.081      ;
; -1.599 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.081      ;
; -1.599 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][2]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.081      ;
; -1.599 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][3]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.550     ; 2.081      ;
; -1.596 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][25]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.549     ; 2.079      ;
; -1.595 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][17] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.565     ; 2.062      ;
; -1.565 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][7]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.575     ; 2.022      ;
; -1.563 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.554     ; 2.041      ;
; -1.562 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][7]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.598     ; 1.996      ;
; -1.562 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][9]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.598     ; 1.996      ;
; -1.561 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][7]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.569     ; 2.024      ;
; -1.561 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][18]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.557     ; 2.036      ;
; -1.561 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][26] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.569     ; 2.024      ;
; -1.560 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][16]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.573     ; 2.019      ;
; -1.555 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][22] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.574     ; 2.013      ;
; -1.553 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][13] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.034      ;
; -1.553 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][20] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.034      ;
; -1.553 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][26] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.034      ;
; -1.545 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][15] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.586     ; 1.991      ;
; -1.545 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][25]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.568     ; 2.009      ;
; -1.542 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][25]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.568     ; 2.006      ;
; -1.541 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][16]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.589     ; 1.984      ;
; -1.541 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][20]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.553     ; 2.020      ;
; -1.541 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][21]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.589     ; 1.984      ;
; -1.539 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][12] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.548     ; 2.023      ;
; -1.539 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][16] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.548     ; 2.023      ;
; -1.539 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][22] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.548     ; 2.023      ;
; -1.539 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][26] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.548     ; 2.023      ;
; -1.538 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][6]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.548     ; 2.022      ;
; -1.538 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][11] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.566     ; 2.004      ;
; -1.537 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.547     ; 2.022      ;
; -1.537 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][18] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.547     ; 2.022      ;
; -1.537 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][19] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.547     ; 2.022      ;
; -1.537 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][21] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.547     ; 2.022      ;
; -1.537 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][22] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.547     ; 2.022      ;
; -1.537 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][23] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.547     ; 2.022      ;
; -1.537 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][24] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.547     ; 2.022      ;
; -1.537 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][25] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.547     ; 2.022      ;
; -1.531 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][0]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.012      ;
; -1.531 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.012      ;
; -1.531 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][2]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.012      ;
; -1.531 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][10]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.551     ; 2.012      ;
; -1.531 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][29] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.554     ; 2.009      ;
; -1.530 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][12]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.556     ; 2.006      ;
; -1.528 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][7]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.568     ; 1.992      ;
; -1.528 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][25] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.578     ; 1.982      ;
; -1.527 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][18] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.557     ; 2.002      ;
; -1.527 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][22] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.574     ; 1.985      ;
; -1.526 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][13] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.561     ; 1.997      ;
; -1.526 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][27] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.561     ; 1.997      ;
; -1.525 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][25] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.578     ; 1.979      ;
; -1.525 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][28] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.578     ; 1.979      ;
; -1.521 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][5]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.570     ; 1.983      ;
; -1.521 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][9]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.571     ; 1.982      ;
; -1.521 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][11] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.571     ; 1.982      ;
; -1.521 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][22] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.570     ; 1.983      ;
; -1.521 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][29] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.570     ; 1.983      ;
; -1.520 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][13]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.544     ; 2.008      ;
; -1.520 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][26]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.544     ; 2.008      ;
; -1.520 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][29]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.544     ; 2.008      ;
; -1.518 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.545     ; 2.005      ;
; -1.518 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.554     ; 1.996      ;
; -1.518 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][2]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.554     ; 1.996      ;
; -1.518 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][17]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.554     ; 1.996      ;
; -1.518 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][23]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.554     ; 1.996      ;
; -1.518 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][25]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.554     ; 1.996      ;
; -1.518 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][27]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.554     ; 1.996      ;
; -1.518 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[5][31]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.554     ; 1.996      ;
; -1.516 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][23]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.552     ; 1.996      ;
; -1.515 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][0]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.563     ; 1.984      ;
; -1.515 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][1]   ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.568     ; 1.979      ;
; -1.515 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][13] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.563     ; 1.984      ;
; -1.515 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][16]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.568     ; 1.979      ;
; -1.515 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][30] ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.563     ; 1.984      ;
; -1.514 ; Arena_Control:inst1|Arena_controlLines[0] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][0]  ; INPUT_WE     ; Arena_clk   ; 1.000        ; -0.548     ; 1.998      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'INPUT_WE'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; -2.402 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 0.000        ; 3.126      ; 0.724      ;
; -2.370 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; 0.000        ; 3.094      ; 0.724      ;
; -1.902 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; -0.500       ; 3.126      ; 0.724      ;
; -1.870 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE    ; -0.500       ; 3.094      ; 0.724      ;
; -0.729 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.123      ; 0.394      ;
; -0.605 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.126      ; 2.521      ;
; -0.595 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.127      ; 2.532      ;
; -0.592 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.174      ; 2.582      ;
; -0.573 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.094      ; 2.521      ;
; -0.563 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.095      ; 2.532      ;
; -0.560 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.142      ; 2.582      ;
; -0.549 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.174      ; 2.625      ;
; -0.532 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.035      ; 0.503      ;
; -0.517 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 3.142      ; 2.625      ;
; -0.493 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.123      ; 0.630      ;
; -0.457 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.036      ; 0.579      ;
; -0.399 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 0.793      ; 0.394      ;
; -0.341 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.036      ; 0.695      ;
; -0.338 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.037      ; 0.699      ;
; -0.286 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.123      ; 0.837      ;
; -0.197 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.091      ; 0.394      ;
; -0.174 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.084      ; 0.910      ;
; -0.163 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 0.793      ; 0.630      ;
; -0.110 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.083      ; 0.973      ;
; -0.106 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.082      ; 0.976      ;
; -0.105 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.126      ; 2.521      ;
; -0.097 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.034      ; 0.937      ;
; -0.095 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.127      ; 2.532      ;
; -0.092 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.174      ; 2.582      ;
; -0.083 ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.035      ; 0.952      ;
; -0.073 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.094      ; 2.521      ;
; -0.065 ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.084      ; 1.019      ;
; -0.064 ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.067      ; 0.503      ;
; -0.063 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.095      ; 2.532      ;
; -0.060 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.142      ; 2.582      ;
; -0.049 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.174      ; 2.625      ;
; -0.017 ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 3.142      ; 2.625      ;
; 0.011  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.068      ; 0.579      ;
; 0.021  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.083      ; 1.104      ;
; 0.025  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.082      ; 1.107      ;
; 0.039  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.091      ; 0.630      ;
; 0.044  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 0.793      ; 0.837      ;
; 0.069  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 0.825      ; 0.394      ;
; 0.127  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.068      ; 0.695      ;
; 0.130  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.069      ; 0.699      ;
; 0.219  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[5]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.665      ; 1.884      ;
; 0.221  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[4]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 1.666      ; 1.887      ;
; 0.246  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.091      ; 0.837      ;
; 0.258  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[3]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.064      ; 2.322      ;
; 0.294  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.116      ; 0.910      ;
; 0.305  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 0.825      ; 0.630      ;
; 0.339  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[6]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.144      ; 2.483      ;
; 0.358  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.115      ; 0.973      ;
; 0.362  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.114      ; 0.976      ;
; 0.371  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.066      ; 0.937      ;
; 0.385  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.067      ; 0.952      ;
; 0.403  ; Arena_Control:inst1|Arena_aluOP[2]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.116      ; 1.019      ;
; 0.405  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[1]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.059      ; 2.464      ;
; 0.412  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[0]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.208      ; 2.620      ;
; 0.465  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[0]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.060      ; 2.525      ;
; 0.483  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[2]                      ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.058      ; 2.541      ;
; 0.489  ; Arena_Control:inst1|Arena_aluOP[1]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.115      ; 1.104      ;
; 0.493  ; Arena_Control:inst1|Arena_aluOP[0]                      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.114      ; 1.107      ;
; 0.498  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[1]               ; INPUT_WE                                                ; INPUT_WE    ; 0.000        ; 2.060      ; 2.558      ;
; 0.512  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 0.825      ; 0.837      ;
; 0.719  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[5]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.665      ; 1.884      ;
; 0.721  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[4]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 1.666      ; 1.887      ;
; 0.758  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[3]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.064      ; 2.322      ;
; 0.839  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[6]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.144      ; 2.483      ;
; 0.905  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[1]                      ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.059      ; 2.464      ;
; 0.912  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[0]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.208      ; 2.620      ;
; 0.965  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[0]                      ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.060      ; 2.525      ;
; 0.983  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_aluOP[2]                      ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.058      ; 2.541      ;
; 0.998  ; INPUT_WE                                                ; Arena_Control:inst1|Arena_controlLines[1]               ; INPUT_WE                                                ; INPUT_WE    ; -0.500       ; 2.060      ; 2.558      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_clk'                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                               ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -1.434 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.641      ; 0.359      ;
; -1.432 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.641      ; 0.361      ;
; -1.432 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.641      ; 0.361      ;
; -1.271 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.647      ; 0.528      ;
; -1.170 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][2]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.641      ; 0.623      ;
; -1.041 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][5]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.653      ; 0.764      ;
; -1.040 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.647      ; 0.759      ;
; -1.011 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.650      ; 0.791      ;
; -1.011 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][24]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.659      ; 0.800      ;
; -1.009 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][24] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.659      ; 0.802      ;
; -1.007 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.650      ; 0.795      ;
; -0.978 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.654      ; 0.828      ;
; -0.978 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.654      ; 0.828      ;
; -0.962 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][15] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.645      ; 0.835      ;
; -0.943 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.653      ; 0.862      ;
; -0.943 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.653      ; 0.862      ;
; -0.934 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 1.641      ; 0.359      ;
; -0.932 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 1.641      ; 0.361      ;
; -0.932 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 1.641      ; 0.361      ;
; -0.930 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][9]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.650      ; 0.872      ;
; -0.925 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.656      ; 0.883      ;
; -0.924 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.656      ; 0.884      ;
; -0.909 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.654      ; 0.897      ;
; -0.908 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][18] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.651      ; 0.895      ;
; -0.907 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.654      ; 0.899      ;
; -0.905 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][13] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.654      ; 0.901      ;
; -0.886 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][16] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.660      ; 0.926      ;
; -0.880 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][4]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 0.930      ;
; -0.849 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][22] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.661      ; 0.964      ;
; -0.846 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][22]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.661      ; 0.967      ;
; -0.843 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][7]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.639      ; 0.948      ;
; -0.843 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.654      ; 0.963      ;
; -0.843 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.654      ; 0.963      ;
; -0.840 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][3]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 0.969      ;
; -0.835 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][20]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.655      ; 0.972      ;
; -0.829 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.654      ; 0.977      ;
; -0.828 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][29] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.649      ; 0.973      ;
; -0.828 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][29] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.649      ; 0.973      ;
; -0.826 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][1]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 0.983      ;
; -0.823 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][12] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.654      ; 0.983      ;
; -0.818 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[13][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 0.992      ;
; -0.817 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.655      ; 0.990      ;
; -0.817 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.655      ; 0.990      ;
; -0.816 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.655      ; 0.991      ;
; -0.809 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.647      ; 0.990      ;
; -0.802 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.660      ; 1.010      ;
; -0.801 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][12]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.656      ; 1.007      ;
; -0.799 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.659      ; 1.012      ;
; -0.794 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 1.015      ;
; -0.793 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 1.017      ;
; -0.792 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 1.018      ;
; -0.784 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 1.026      ;
; -0.782 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 1.028      ;
; -0.780 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[4][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.656      ; 1.028      ;
; -0.771 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][28]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 1.039      ;
; -0.771 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; -0.500       ; 1.647      ; 0.528      ;
; -0.770 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.644      ; 1.026      ;
; -0.768 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.644      ; 1.028      ;
; -0.768 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][17] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.653      ; 1.037      ;
; -0.768 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][28]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 1.042      ;
; -0.767 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][13] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 1.042      ;
; -0.766 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][13] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 1.043      ;
; -0.766 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.640      ; 1.026      ;
; -0.754 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][7]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.639      ; 1.037      ;
; -0.752 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][7]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.639      ; 1.039      ;
; -0.751 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][21] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.649      ; 1.050      ;
; -0.748 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[20][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.659      ; 1.063      ;
; -0.747 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[21][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.659      ; 1.064      ;
; -0.745 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 1.064      ;
; -0.743 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][6]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 1.066      ;
; -0.743 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 1.066      ;
; -0.737 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][8]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 1.072      ;
; -0.735 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[17][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.665      ; 1.082      ;
; -0.732 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][13] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.660      ; 1.080      ;
; -0.729 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][23]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.656      ; 1.079      ;
; -0.724 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[1][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.658      ; 1.086      ;
; -0.723 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.658      ; 1.087      ;
; -0.709 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.661      ; 1.104      ;
; -0.704 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][12] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.656      ; 1.104      ;
; -0.704 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][14]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.657      ; 1.105      ;
; -0.703 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.662      ; 1.111      ;
; -0.694 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][6]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 1.116      ;
; -0.693 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][12] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.648      ; 1.107      ;
; -0.692 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][12] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.648      ; 1.108      ;
; -0.690 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.658      ; 1.120      ;
; -0.689 ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ; Arena_clk   ; 0.000        ; 1.658      ; 1.121      ;
; -0.685 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.663      ; 1.130      ;
; -0.685 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[24][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.662      ; 1.129      ;
; -0.684 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[26][2]  ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.662      ; 1.130      ;
; -0.684 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.642      ; 1.110      ;
; -0.684 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][11] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.642      ; 1.110      ;
; -0.679 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.660      ; 1.133      ;
; -0.675 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.661      ; 1.138      ;
; -0.671 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[14][24] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.658      ; 1.139      ;
; -0.670 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[9][2]   ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; -0.500       ; 1.641      ; 0.623      ;
; -0.665 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[16][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.656      ; 1.143      ;
; -0.664 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][16] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.661      ; 1.149      ;
; -0.664 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][16] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.661      ; 1.149      ;
; -0.659 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.661      ; 1.154      ;
; -0.658 ; Arena_Control:inst1|Arena_controlLines[3] ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][14] ; Arena_Control:inst1|Arena_controlLines[3] ; Arena_clk   ; 0.000        ; 1.661      ; 1.155      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                                                                                                            ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                      ; Launch Clock                                            ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.962 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.709      ; 0.747      ;
; -0.462 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.709      ; 0.747      ;
; -0.448 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.703      ; 1.255      ;
; -0.356 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.673      ; 1.317      ;
; -0.300 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.664      ; 1.364      ;
; -0.264 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.722      ; 1.458      ;
; -0.240 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.783      ; 1.543      ;
; -0.186 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.673      ; 1.487      ;
; -0.138 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.666      ; 1.528      ;
; -0.137 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.680      ; 1.543      ;
; -0.067 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.701      ; 1.634      ;
; -0.066 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.715      ; 1.649      ;
; -0.065 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.714      ; 1.649      ;
; -0.015 ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.642      ; 1.627      ;
; 0.052  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.703      ; 1.255      ;
; 0.144  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.673      ; 1.317      ;
; 0.160  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.639      ; 1.799      ;
; 0.174  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.728      ; 1.902      ;
; 0.200  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.664      ; 1.364      ;
; 0.236  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.722      ; 1.458      ;
; 0.246  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.668      ; 1.914      ;
; 0.260  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.783      ; 1.543      ;
; 0.290  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.713      ; 2.003      ;
; 0.301  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.702      ; 2.003      ;
; 0.314  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.673      ; 1.487      ;
; 0.362  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.666      ; 1.528      ;
; 0.363  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.680      ; 1.543      ;
; 0.395  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.675      ; 2.070      ;
; 0.433  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.701      ; 1.634      ;
; 0.434  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.715      ; 1.649      ;
; 0.435  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.714      ; 1.649      ;
; 0.451  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.783      ; 2.234      ;
; 0.453  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.722      ; 2.175      ;
; 0.453  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.655      ; 2.108      ;
; 0.471  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.661      ; 2.132      ;
; 0.482  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.656      ; 2.138      ;
; 0.485  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.642      ; 1.627      ;
; 0.586  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.656      ; 2.242      ;
; 0.657  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.543      ; 0.700      ;
; 0.660  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.639      ; 1.799      ;
; 0.674  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.728      ; 1.902      ;
; 0.686  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.623      ; 0.809      ;
; 0.746  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.724      ; 0.970      ;
; 0.746  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.668      ; 1.914      ;
; 0.765  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.786      ; 2.551      ;
; 0.787  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.667      ; 2.454      ;
; 0.790  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.713      ; 2.003      ;
; 0.790  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.796      ; 2.586      ;
; 0.801  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.702      ; 2.003      ;
; 0.810  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.785      ; 2.595      ;
; 0.811  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.452      ; 0.763      ;
; 0.819  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.549      ; 0.868      ;
; 0.822  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.858      ; 1.180      ;
; 0.828  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.791      ; 1.119      ;
; 0.836  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.728      ; 1.064      ;
; 0.870  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.859      ; 1.229      ;
; 0.891  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.672      ; 2.563      ;
; 0.895  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.675      ; 2.070      ;
; 0.912  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.611      ; 1.023      ;
; 0.937  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.770      ; 1.207      ;
; 0.944  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.784      ; 1.228      ;
; 0.951  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.783      ; 2.234      ;
; 0.953  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.722      ; 2.175      ;
; 0.953  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.655      ; 2.108      ;
; 0.962  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.487      ; 0.949      ;
; 0.971  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.661      ; 2.132      ;
; 0.976  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.742      ; 1.218      ;
; 0.977  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.516      ; 0.993      ;
; 0.982  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.656      ; 2.138      ;
; 0.987  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.568      ; 1.055      ;
; 0.989  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.651      ; 2.640      ;
; 0.997  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.448      ; 0.945      ;
; 1.021  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.753      ; 1.274      ;
; 1.050  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.431      ; 0.981      ;
; 1.057  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.482      ; 1.039      ;
; 1.071  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.795      ; 1.366      ;
; 1.086  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.656      ; 2.242      ;
; 1.090  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.488      ; 1.078      ;
; 1.092  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.468      ; 1.060      ;
; 1.099  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.744      ; 1.343      ;
; 1.105  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.733      ; 1.338      ;
; 1.114  ; Arena_ALU:inst3|Arena_ALU_OUT[6] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.467      ; 1.081      ;
; 1.116  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.749      ; 1.365      ;
; 1.124  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.598      ; 1.222      ;
; 1.133  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.513      ; 1.146      ;
; 1.134  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.788      ; 1.422      ;
; 1.154  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.476      ; 1.130      ;
; 1.163  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.745      ; 1.408      ;
; 1.164  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.729      ; 1.393      ;
; 1.215  ; Arena_ALU:inst3|Arena_ALU_OUT[5] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.496      ; 1.211      ;
; 1.216  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; 0.000        ; 1.677      ; 2.893      ;
; 1.217  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.452      ; 1.169      ;
; 1.218  ; Arena_ALU:inst3|Arena_ALU_OUT[3] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.729      ; 1.447      ;
; 1.220  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.778      ; 1.498      ;
; 1.225  ; Arena_ALU:inst3|Arena_ALU_OUT[2] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.451      ; 1.176      ;
; 1.226  ; Arena_ALU:inst3|Arena_ALU_OUT[4] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.488      ; 1.214      ;
; 1.245  ; Arena_ALU:inst3|Arena_ALU_OUT[1] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.708      ; 1.453      ;
; 1.263  ; Arena_ALU:inst3|Arena_ALU_OUT[7] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 0.565      ; 1.328      ;
; 1.265  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.786      ; 2.551      ;
; 1.287  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3] ; -0.500       ; 1.667      ; 2.454      ;
+--------+----------------------------------+------------------------------------------------------------------------------+---------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------+------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                  ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.251 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[11]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.306      ; 1.055      ;
; -0.094 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[27]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.368      ; 1.274      ;
; -0.076 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[31]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.209      ; 1.133      ;
; -0.049 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[20]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.183      ; 1.134      ;
; -0.002 ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[23]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.175      ; 1.173      ;
; 0.020  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[22]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.083      ; 1.103      ;
; 0.023  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[21]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.242      ; 1.265      ;
; 0.034  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[30]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.152      ; 1.186      ;
; 0.050  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[4]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.185      ; 1.235      ;
; 0.056  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[25]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.182      ; 1.238      ;
; 0.058  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[24]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.094      ; 1.152      ;
; 0.070  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[28]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.196      ; 1.266      ;
; 0.083  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[26]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.096      ; 1.179      ;
; 0.087  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[6]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.208      ; 1.295      ;
; 0.138  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[1]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 0.931      ; 1.069      ;
; 0.139  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[13]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.201      ; 1.340      ;
; 0.141  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[3]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 0.927      ; 1.068      ;
; 0.147  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[12]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.275      ; 1.422      ;
; 0.158  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[18]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.260      ; 1.418      ;
; 0.192  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[10]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.091      ; 0.783      ;
; 0.211  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[8]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.078      ; 1.289      ;
; 0.237  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[10]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.094      ; 1.331      ;
; 0.242  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[19]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.410      ; 1.652      ;
; 0.243  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[7]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.090      ; 1.333      ;
; 0.248  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[15]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.387      ; 1.635      ;
; 0.249  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[11]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.306      ; 1.055      ;
; 0.264  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[16]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.116      ; 1.380      ;
; 0.269  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 0.910      ; 1.179      ;
; 0.276  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[2]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.204      ; 1.480      ;
; 0.278  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[29]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.116      ; 1.394      ;
; 0.312  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[14]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.266      ; 1.578      ;
; 0.353  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[10]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.091      ; 0.944      ;
; 0.365  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[5]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.160      ; 1.525      ;
; 0.378  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_sign_conv_A[10]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.091      ; 0.969      ;
; 0.389  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[9]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.180      ; 1.569      ;
; 0.406  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[27]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.368      ; 1.274      ;
; 0.424  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[31]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.209      ; 1.133      ;
; 0.451  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[20]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.183      ; 1.134      ;
; 0.457  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[15]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.802      ; 3.259      ;
; 0.457  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][11] ; Arena_ALU:inst3|Arena_sign_conv_A[11]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.166      ; 1.123      ;
; 0.459  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[17]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 1.295      ; 1.754      ;
; 0.498  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[23]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.175      ; 1.173      ;
; 0.502  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][22]  ; Arena_ALU:inst3|Arena_sign_conv_A[22]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.121      ; 1.123      ;
; 0.513  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[10]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.765      ; 3.278      ;
; 0.520  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[22]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.083      ; 1.103      ;
; 0.523  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[21]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.242      ; 1.265      ;
; 0.525  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][20] ; Arena_ALU:inst3|Arena_sign_conv_A[20]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.159      ; 1.184      ;
; 0.526  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[11]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.771      ; 3.297      ;
; 0.527  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[19]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.762      ; 3.289      ;
; 0.531  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[22]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.787      ; 3.318      ;
; 0.534  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[17]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.763      ; 3.297      ;
; 0.534  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[30]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.152      ; 1.186      ;
; 0.535  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[29]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.799      ; 3.334      ;
; 0.541  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[18]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.801      ; 3.342      ;
; 0.545  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[21]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.764      ; 3.309      ;
; 0.550  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[4]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.185      ; 1.235      ;
; 0.553  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][20] ; Arena_ALU:inst3|Arena_sign_conv_A[20]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.164      ; 1.217      ;
; 0.554  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][20] ; Arena_ALU:inst3|Arena_sign_conv_A[20]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.159      ; 1.213      ;
; 0.556  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[25]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.182      ; 1.238      ;
; 0.558  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[24]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.094      ; 1.152      ;
; 0.560  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[0]     ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.897      ; 3.457      ;
; 0.569  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[17]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.085      ; 1.154      ;
; 0.570  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[27]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.744      ; 3.314      ;
; 0.570  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[28]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.196      ; 1.266      ;
; 0.571  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[28]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.764      ; 3.335      ;
; 0.573  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[5]     ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.758      ; 3.331      ;
; 0.578  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[16]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.149      ; 1.227      ;
; 0.579  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[8][18]  ; Arena_ALU:inst3|Arena_sign_conv_A[18]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.113      ; 1.192      ;
; 0.580  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][27]  ; Arena_ALU:inst3|Arena_sign_conv_A[27]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.115      ; 1.195      ;
; 0.583  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[26]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.096      ; 1.179      ;
; 0.584  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[8]     ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.079      ; 1.163      ;
; 0.586  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[7]     ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.754      ; 3.340      ;
; 0.587  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[6]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.208      ; 1.295      ;
; 0.588  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[16]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.784      ; 3.372      ;
; 0.599  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][22] ; Arena_ALU:inst3|Arena_sign_conv_A[22]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.105      ; 1.204      ;
; 0.609  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[12]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.764      ; 3.373      ;
; 0.610  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[23]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.766      ; 3.376      ;
; 0.613  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[26]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.754      ; 3.367      ;
; 0.620  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][10]  ; Arena_ALU:inst3|Arena_sign_conv_A[10]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.081      ; 1.201      ;
; 0.622  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[8]     ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.753      ; 3.375      ;
; 0.626  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[0]     ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.123      ; 1.249      ;
; 0.629  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[3]     ; Arena_ALU:inst3|Arena_sign_conv_A[3]     ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.115      ; 1.244      ;
; 0.631  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[14]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.108      ; 1.239      ;
; 0.632  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][19]  ; Arena_ALU:inst3|Arena_sign_conv_A[19]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.096      ; 1.228      ;
; 0.635  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[2]     ; Arena_ALU:inst3|Arena_sign_conv_A[3]     ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.115      ; 1.250      ;
; 0.638  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[1]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 0.931      ; 1.069      ;
; 0.639  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[13]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.201      ; 1.340      ;
; 0.641  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[3]         ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 0.927      ; 1.068      ;
; 0.647  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[12]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.275      ; 1.422      ;
; 0.647  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[27][16] ; Arena_ALU:inst3|Arena_sign_conv_A[16]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.122      ; 1.269      ;
; 0.649  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[25]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.115      ; 1.264      ;
; 0.649  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[15][18] ; Arena_ALU:inst3|Arena_sign_conv_A[18]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.103      ; 1.252      ;
; 0.651  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][18]  ; Arena_ALU:inst3|Arena_sign_conv_A[18]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.111      ; 1.262      ;
; 0.658  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]                               ; Arena_ALU:inst3|Arena_ALU_OUT[18]        ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.260      ; 1.418      ;
; 0.670  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|xraddr[4]     ; Arena_ALU:inst3|Arena_sign_conv_A[22]    ; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.500       ; 1.131      ; 1.301      ;
; 0.672  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[2]     ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.746      ; 3.418      ;
; 0.677  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[31]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.724      ; 3.401      ;
; 0.679  ; Arena_ALU:inst3|Arena_sign_conv_A[5]                                                  ; Arena_ALU:inst3|Arena_arithmetic_conv[5] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; -0.013     ; 0.666      ;
; 0.682  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[6]     ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.766      ; 3.448      ;
; 0.682  ; INPUT_WE                                                                              ; Arena_ALU:inst3|Arena_sign_conv_B[24]    ; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0.000        ; 2.770      ; 3.452      ;
+--------+---------------------------------------------------------------------------------------+------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                    ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+
; -0.082 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2074 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.842      ; 1.260      ;
; -0.037 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3098 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.836      ; 1.299      ;
; -0.036 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7994 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.766      ; 1.730      ;
; -0.017 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6202 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.559      ; 1.542      ;
; -0.005 ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.549      ; 1.544      ;
; 0.013  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6445 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.340      ; 1.353      ;
; 0.087  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][24] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4536 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.354      ; 1.441      ;
; 0.098  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][24] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3960 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.614      ; 1.712      ;
; 0.119  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3738 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.977      ; 1.596      ;
; 0.135  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2074 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.842      ; 1.477      ;
; 0.144  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][5]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7973 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.865      ; 2.009      ;
; 0.146  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7982 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.872      ; 2.018      ;
; 0.148  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][24] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4600 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.407      ; 1.555      ;
; 0.166  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4954 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.776      ; 1.442      ;
; 0.174  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3226 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.909      ; 1.583      ;
; 0.176  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7021 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.698      ; 1.874      ;
; 0.177  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2708 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.888      ; 1.565      ;
; 0.180  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3098 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.836      ; 1.516      ;
; 0.180  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2106 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.357      ; 1.537      ;
; 0.181  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7994 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.766      ; 1.947      ;
; 0.189  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[28][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.524      ; 1.713      ;
; 0.191  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.549      ; 1.740      ;
; 0.196  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6522 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.656      ; 1.852      ;
; 0.198  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][24] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2936 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.775      ; 1.973      ;
; 0.200  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6202 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.559      ; 1.759      ;
; 0.204  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~619  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.621      ; 1.825      ;
; 0.205  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~634  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.450      ; 1.655      ;
; 0.206  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2202 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.900      ; 1.606      ;
; 0.219  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.535      ; 1.754      ;
; 0.227  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[12][13] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6445 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.329      ; 1.556      ;
; 0.231  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6682 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.557      ; 1.288      ;
; 0.232  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6445 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.324      ; 1.556      ;
; 0.238  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][24]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4536 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.354      ; 1.592      ;
; 0.249  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7034 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.691      ; 1.940      ;
; 0.249  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][24]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3960 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.614      ; 1.863      ;
; 0.251  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][7]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1383 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.414      ; 1.665      ;
; 0.252  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2952 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.747      ; 1.499      ;
; 0.252  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5615 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.532      ; 1.784      ;
; 0.252  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][0]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.526      ; 1.778      ;
; 0.253  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2906 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.511      ; 1.264      ;
; 0.255  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7009 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.671      ; 1.926      ;
; 0.258  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[25][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.523      ; 1.781      ;
; 0.259  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7194 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.724      ; 1.483      ;
; 0.266  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6170 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.583      ; 1.349      ;
; 0.268  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][15] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5871 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.948      ; 2.216      ;
; 0.269  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2964 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.797      ; 1.566      ;
; 0.271  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2714 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.927      ; 1.698      ;
; 0.271  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[31][31] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~63   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.215      ; 1.486      ;
; 0.278  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][27] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1979 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.606      ; 1.884      ;
; 0.281  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3741 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 2.041      ; 1.822      ;
; 0.284  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.410      ; 1.694      ;
; 0.284  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[2]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~619  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.621      ; 1.905      ;
; 0.286  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~442  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.665      ; 1.951      ;
; 0.288  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[22][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3724 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 2.009      ; 1.797      ;
; 0.288  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.535      ; 1.823      ;
; 0.289  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][7]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3719 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.992      ; 1.781      ;
; 0.289  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~5754 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.340      ; 1.629      ;
; 0.289  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][5]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7973 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.865      ; 2.154      ;
; 0.291  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.422      ; 1.713      ;
; 0.293  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][8]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2952 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.747      ; 1.540      ;
; 0.293  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][0]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.539      ; 1.832      ;
; 0.299  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[3][24]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4600 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.407      ; 1.706      ;
; 0.300  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6521 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.615      ; 1.915      ;
; 0.301  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][27] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~443  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.665      ; 1.966      ;
; 0.302  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[29][31] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~63   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.215      ; 1.517      ;
; 0.305  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[11][7]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1383 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.415      ; 1.720      ;
; 0.305  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.422      ; 1.727      ;
; 0.307  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2698 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.876      ; 1.683      ;
; 0.307  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][5]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3237 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.344      ; 1.651      ;
; 0.308  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2186 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.951      ; 1.759      ;
; 0.309  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[2][5]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7973 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.870      ; 2.179      ;
; 0.310  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][12] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3724 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 2.009      ; 1.819      ;
; 0.311  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.537      ; 1.848      ;
; 0.313  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~58   ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.228      ; 1.541      ;
; 0.314  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2698 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.888      ; 1.702      ;
; 0.314  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4852 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.462      ; 1.776      ;
; 0.314  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.422      ; 1.736      ;
; 0.315  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2186 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.963      ; 1.778      ;
; 0.315  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[30][0]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~7072 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.524      ; 1.839      ;
; 0.315  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6442 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.423      ; 1.738      ;
; 0.317  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[23][23] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.213      ; 1.530      ;
; 0.317  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][26] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3834 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.268      ; 1.585      ;
; 0.318  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1979 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.591      ; 1.909      ;
; 0.321  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[4]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3581 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.642      ; 1.963      ;
; 0.321  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][23]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4151 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.202      ; 1.523      ;
; 0.328  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2698 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.888      ; 1.716      ;
; 0.328  ; ram3port:Registers|lpm_3ramport:lpm_2port_b|altdpram:altdpram_component|xraddr[3]     ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6509 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.671      ; 1.999      ;
; 0.329  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2186 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.963      ; 1.792      ;
; 0.329  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][25] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~6521 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.600      ; 1.929      ;
; 0.330  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[7][7]   ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1959 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.646      ; 1.976      ;
; 0.331  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][8]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~4840 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.814      ; 2.145      ;
; 0.334  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][20] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2580 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.722      ; 1.556      ;
; 0.336  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][26]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3738 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.977      ; 1.813      ;
; 0.337  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][29]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~3741 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 2.051      ; 1.888      ;
; 0.337  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2698 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.888      ; 1.725      ;
; 0.338  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2698 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.889      ; 1.727      ;
; 0.338  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][10] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2186 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.963      ; 1.801      ;
; 0.338  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[18][24] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~8056 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.448      ; 1.786      ;
; 0.338  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[19][11] ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~619  ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; 0.000        ; 1.625      ; 1.963      ;
; 0.339  ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[6][10]  ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~2186 ; Arena_clk    ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; -0.500       ; 1.964      ; 1.803      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_clk'                                                                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][25]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][26]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][26]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][27]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][27]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][28]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][28]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][29]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][29]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][30]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][30]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][31]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][31]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[0][9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; ram3port:Registers|lpm_3ramport:lpm_2port_a|altdpram:altdpram_component|cells[10][25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'INPUT_WE'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; INPUT_WE ; Rise       ; INPUT_WE                                                ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[2]|datad                  ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[2]|datad                  ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[3]|datad                  ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Arena_operation[3]|datad                  ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|combout                          ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|combout                          ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|combout                           ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|combout                           ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~9|datad                             ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~9|datad                             ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; -0.623 ; -0.623       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|datac                  ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[1]|datac                  ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[2]|datad                  ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[2]|datad                  ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[3]|datad                  ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Arena_operation[3]|datad                  ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~9|combout                           ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~9|combout                           ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[1] ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[2] ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[3] ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux11~0|combout                           ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux11~0|combout                           ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~10|combout                          ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~10|combout                          ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|datac                            ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|datac                            ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datad                             ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datad                             ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|combout                           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|combout                           ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~10|datac                            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~10|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux11~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux12~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux12~0|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux12~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux12~0|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~10|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~8|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~8|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~8|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; ALUCntrl_VHDL|Mux13~8|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; ALUCntrl_VHDL|Mux13~9|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_aluOP[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[1]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[1]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[4]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[4]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[5]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[5]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[6]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Fall       ; Arena_Control:inst1|Arena_controlLines[6]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; INPUT_WE|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; INPUT_WE|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[0]|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[0]|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[1]|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[1]|datad                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INPUT_WE ; Rise       ; inst1|Arena_aluOP[2]|datad                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_ALU:inst3|Arena_ALU_OUT[0]'                                                                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~10   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~10   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~100  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~100  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1000 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1000 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1001 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1001 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1002 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1002 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1003 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1003 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1004 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1004 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1005 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1005 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1006 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1006 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1007 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1007 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1008 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1008 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1009 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1009 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~101  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~101  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1010 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1010 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1011 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1011 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1012 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1012 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1013 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1013 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1014 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1014 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1015 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1015 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1016 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1016 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1017 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1017 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1018 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1018 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1019 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1019 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~102  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~102  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1020 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1020 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1021 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1021 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1022 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1022 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1023 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1023 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1024 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1024 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1025 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1025 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1026 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1026 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1027 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1027 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1028 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1028 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1029 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1029 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~103  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~103  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1030 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1030 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1031 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1031 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1032 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1032 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1033 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1033 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1034 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1034 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1035 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1035 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1036 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1037 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1037 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1038 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1038 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1039 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1039 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~104  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~104  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1040 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1041 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU:inst3|Arena_ALU_OUT[0] ; Rise       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|dataMem_loc~1041 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]'                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; ALUCntrl_VHDL|Arena_operation[0]|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[16]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[17]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[18]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[18]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[19]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[19]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[20]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[20]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[21]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[22]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[23]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[24]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[25]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[26]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[27]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[27]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[28]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[29]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[30]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[31]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[31]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Rise       ; Arena_ALU:inst3|Arena_arithmetic_conv[24] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_Control:inst1|Arena_controlLines[3]'                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Fall       ; Arena_DataMemory:DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12]|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[12]|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[15]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[16]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[17]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[18]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[19]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[20]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21]|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[21]|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[22]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[23]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[24]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_Control:inst1|Arena_controlLines[3] ; Rise       ; DataMem-8BIT_ADDR_TO_REDUCE_COMPILE_TIME|Arena_readData[25]|datad            ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                 ;
+------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; INPUT_WE   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 2.770 ; 2.770 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; instr[*]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 5.907 ; 5.907 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.960 ; 4.960 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[1]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 5.008 ; 5.008 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[2]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.639 ; 4.639 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.711 ; 4.711 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[4]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.455 ; 4.455 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.981 ; 4.981 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.421 ; 4.421 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.153 ; 4.153 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.600 ; 3.600 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.172 ; 4.172 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[10] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.441 ; 3.441 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.270 ; 3.270 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.709 ; 3.709 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.787 ; 4.787 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[14] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.350 ; 3.350 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 5.907 ; 5.907 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; INPUT_WE   ; Arena_clk                                               ; 1.472 ; 1.472 ; Fall       ; Arena_clk                                               ;
; instr[*]   ; Arena_clk                                               ; 5.511 ; 5.511 ; Fall       ; Arena_clk                                               ;
;  instr[11] ; Arena_clk                                               ; 4.154 ; 4.154 ; Fall       ; Arena_clk                                               ;
;  instr[12] ; Arena_clk                                               ; 4.147 ; 4.147 ; Fall       ; Arena_clk                                               ;
;  instr[13] ; Arena_clk                                               ; 4.089 ; 4.089 ; Fall       ; Arena_clk                                               ;
;  instr[14] ; Arena_clk                                               ; 3.848 ; 3.848 ; Fall       ; Arena_clk                                               ;
;  instr[15] ; Arena_clk                                               ; 5.511 ; 5.511 ; Fall       ; Arena_clk                                               ;
;  instr[16] ; Arena_clk                                               ; 4.090 ; 4.090 ; Fall       ; Arena_clk                                               ;
;  instr[17] ; Arena_clk                                               ; 4.235 ; 4.235 ; Fall       ; Arena_clk                                               ;
;  instr[18] ; Arena_clk                                               ; 4.009 ; 4.009 ; Fall       ; Arena_clk                                               ;
;  instr[19] ; Arena_clk                                               ; 3.974 ; 3.974 ; Fall       ; Arena_clk                                               ;
;  instr[20] ; Arena_clk                                               ; 4.527 ; 4.527 ; Fall       ; Arena_clk                                               ;
;  instr[21] ; Arena_clk                                               ; 2.203 ; 2.203 ; Fall       ; Arena_clk                                               ;
;  instr[22] ; Arena_clk                                               ; 2.350 ; 2.350 ; Fall       ; Arena_clk                                               ;
;  instr[23] ; Arena_clk                                               ; 2.040 ; 2.040 ; Fall       ; Arena_clk                                               ;
;  instr[24] ; Arena_clk                                               ; 2.011 ; 2.011 ; Fall       ; Arena_clk                                               ;
;  instr[25] ; Arena_clk                                               ; 2.253 ; 2.253 ; Fall       ; Arena_clk                                               ;
; INPUT_WE   ; INPUT_WE                                                ; 1.566 ; 1.566 ; Rise       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; 3.958 ; 3.958 ; Rise       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; 3.899 ; 3.899 ; Rise       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; 3.616 ; 3.616 ; Rise       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; 3.590 ; 3.590 ; Rise       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; 3.726 ; 3.726 ; Rise       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; 3.737 ; 3.737 ; Rise       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; 3.958 ; 3.958 ; Rise       ; INPUT_WE                                                ;
; INPUT_WE   ; INPUT_WE                                                ; 1.268 ; 1.268 ; Fall       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; 3.660 ; 3.660 ; Fall       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; 3.601 ; 3.601 ; Fall       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; 3.318 ; 3.318 ; Fall       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; 3.292 ; 3.292 ; Fall       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; 3.428 ; 3.428 ; Fall       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; 3.439 ; 3.439 ; Fall       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; 3.660 ; 3.660 ; Fall       ; INPUT_WE                                                ;
;  instr[26] ; INPUT_WE                                                ; 3.268 ; 3.268 ; Fall       ; INPUT_WE                                                ;
;  instr[27] ; INPUT_WE                                                ; 3.409 ; 3.409 ; Fall       ; INPUT_WE                                                ;
;  instr[28] ; INPUT_WE                                                ; 2.979 ; 2.979 ; Fall       ; INPUT_WE                                                ;
;  instr[29] ; INPUT_WE                                                ; 3.264 ; 3.264 ; Fall       ; INPUT_WE                                                ;
+------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                    ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; INPUT_WE   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.457 ; -0.457 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; instr[*]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.211 ; -2.211 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.098 ; -3.098 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[1]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.157 ; -3.157 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[2]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.871 ; -2.871 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.158 ; -3.158 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[4]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.151 ; -3.151 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.107 ; -3.107 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.049 ; -3.049 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.819 ; -2.819 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.638 ; -2.638 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.842 ; -2.842 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[10] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.239 ; -2.239 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.211 ; -2.211 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.561 ; -2.561 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.497 ; -3.497 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[14] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.533 ; -2.533 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.983 ; -2.983 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; INPUT_WE   ; Arena_clk                                               ; -0.345 ; -0.345 ; Fall       ; Arena_clk                                               ;
; instr[*]   ; Arena_clk                                               ; -1.891 ; -1.891 ; Fall       ; Arena_clk                                               ;
;  instr[11] ; Arena_clk                                               ; -3.246 ; -3.246 ; Fall       ; Arena_clk                                               ;
;  instr[12] ; Arena_clk                                               ; -3.184 ; -3.184 ; Fall       ; Arena_clk                                               ;
;  instr[13] ; Arena_clk                                               ; -3.211 ; -3.211 ; Fall       ; Arena_clk                                               ;
;  instr[14] ; Arena_clk                                               ; -3.013 ; -3.013 ; Fall       ; Arena_clk                                               ;
;  instr[15] ; Arena_clk                                               ; -4.696 ; -4.696 ; Fall       ; Arena_clk                                               ;
;  instr[16] ; Arena_clk                                               ; -2.327 ; -2.327 ; Fall       ; Arena_clk                                               ;
;  instr[17] ; Arena_clk                                               ; -2.025 ; -2.025 ; Fall       ; Arena_clk                                               ;
;  instr[18] ; Arena_clk                                               ; -2.256 ; -2.256 ; Fall       ; Arena_clk                                               ;
;  instr[19] ; Arena_clk                                               ; -2.214 ; -2.214 ; Fall       ; Arena_clk                                               ;
;  instr[20] ; Arena_clk                                               ; -2.430 ; -2.430 ; Fall       ; Arena_clk                                               ;
;  instr[21] ; Arena_clk                                               ; -2.083 ; -2.083 ; Fall       ; Arena_clk                                               ;
;  instr[22] ; Arena_clk                                               ; -2.230 ; -2.230 ; Fall       ; Arena_clk                                               ;
;  instr[23] ; Arena_clk                                               ; -1.920 ; -1.920 ; Fall       ; Arena_clk                                               ;
;  instr[24] ; Arena_clk                                               ; -1.891 ; -1.891 ; Fall       ; Arena_clk                                               ;
;  instr[25] ; Arena_clk                                               ; -2.133 ; -2.133 ; Fall       ; Arena_clk                                               ;
; INPUT_WE   ; INPUT_WE                                                ; 0.605  ; 0.605  ; Rise       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; -1.381 ; -1.381 ; Rise       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; -1.516 ; -1.516 ; Rise       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; -1.643 ; -1.643 ; Rise       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; -1.381 ; -1.381 ; Rise       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; -1.759 ; -1.759 ; Rise       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; -1.626 ; -1.626 ; Rise       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; -2.025 ; -2.025 ; Rise       ; INPUT_WE                                                ;
; INPUT_WE   ; INPUT_WE                                                ; 0.573  ; 0.573  ; Fall       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; -1.413 ; -1.413 ; Fall       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; -1.548 ; -1.548 ; Fall       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; -1.675 ; -1.675 ; Fall       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; -1.413 ; -1.413 ; Fall       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; -1.791 ; -1.791 ; Fall       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; -1.658 ; -1.658 ; Fall       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; -2.057 ; -2.057 ; Fall       ; INPUT_WE                                                ;
;  instr[26] ; INPUT_WE                                                ; -2.518 ; -2.518 ; Fall       ; INPUT_WE                                                ;
;  instr[27] ; INPUT_WE                                                ; -2.264 ; -2.264 ; Fall       ; INPUT_WE                                                ;
;  instr[28] ; INPUT_WE                                                ; -2.339 ; -2.339 ; Fall       ; INPUT_WE                                                ;
;  instr[29] ; INPUT_WE                                                ; -2.792 ; -2.792 ; Fall       ; INPUT_WE                                                ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                            ;
+-----------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 2.736 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 2.736 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 2.736 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 2.736 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 2.283 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 2.283 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; result[*]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.575 ; 4.575 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.580 ; 3.580 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[2]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.939 ; 3.939 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.566 ; 4.566 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.114 ; 4.114 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.759 ; 3.759 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.575 ; 4.575 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.839 ; 3.839 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.583 ; 3.583 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.430 ; 3.430 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.596 ; 3.596 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.314 ; 3.314 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.514 ; 3.514 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.661 ; 3.661 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.481 ; 3.481 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.467 ; 3.467 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.700 ; 3.700 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.564 ; 3.564 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.393 ; 3.393 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.196 ; 3.196 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.505 ; 3.505 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.304 ; 3.304 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.542 ; 3.542 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.713 ; 3.713 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.372 ; 3.372 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.691 ; 3.691 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.346 ; 3.346 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.482 ; 3.482 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.328 ; 3.328 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.516 ; 3.516 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.485 ; 3.485 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.569 ; 3.569 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;       ; 2.283 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;       ; 2.283 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.080 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.080 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.058 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.080 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.080 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.058 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; readData1[*]    ; Arena_clk                                               ; 7.387 ; 7.387 ; Fall       ; Arena_clk                                               ;
;  readData1[0]   ; Arena_clk                                               ; 6.953 ; 6.953 ; Fall       ; Arena_clk                                               ;
;  readData1[1]   ; Arena_clk                                               ; 6.205 ; 6.205 ; Fall       ; Arena_clk                                               ;
;  readData1[2]   ; Arena_clk                                               ; 6.173 ; 6.173 ; Fall       ; Arena_clk                                               ;
;  readData1[3]   ; Arena_clk                                               ; 6.748 ; 6.748 ; Fall       ; Arena_clk                                               ;
;  readData1[4]   ; Arena_clk                                               ; 6.566 ; 6.566 ; Fall       ; Arena_clk                                               ;
;  readData1[5]   ; Arena_clk                                               ; 6.005 ; 6.005 ; Fall       ; Arena_clk                                               ;
;  readData1[6]   ; Arena_clk                                               ; 6.353 ; 6.353 ; Fall       ; Arena_clk                                               ;
;  readData1[7]   ; Arena_clk                                               ; 6.195 ; 6.195 ; Fall       ; Arena_clk                                               ;
;  readData1[8]   ; Arena_clk                                               ; 6.212 ; 6.212 ; Fall       ; Arena_clk                                               ;
;  readData1[9]   ; Arena_clk                                               ; 6.743 ; 6.743 ; Fall       ; Arena_clk                                               ;
;  readData1[10]  ; Arena_clk                                               ; 6.467 ; 6.467 ; Fall       ; Arena_clk                                               ;
;  readData1[11]  ; Arena_clk                                               ; 6.762 ; 6.762 ; Fall       ; Arena_clk                                               ;
;  readData1[12]  ; Arena_clk                                               ; 6.052 ; 6.052 ; Fall       ; Arena_clk                                               ;
;  readData1[13]  ; Arena_clk                                               ; 6.030 ; 6.030 ; Fall       ; Arena_clk                                               ;
;  readData1[14]  ; Arena_clk                                               ; 6.156 ; 6.156 ; Fall       ; Arena_clk                                               ;
;  readData1[15]  ; Arena_clk                                               ; 6.928 ; 6.928 ; Fall       ; Arena_clk                                               ;
;  readData1[16]  ; Arena_clk                                               ; 6.338 ; 6.338 ; Fall       ; Arena_clk                                               ;
;  readData1[17]  ; Arena_clk                                               ; 6.247 ; 6.247 ; Fall       ; Arena_clk                                               ;
;  readData1[18]  ; Arena_clk                                               ; 6.214 ; 6.214 ; Fall       ; Arena_clk                                               ;
;  readData1[19]  ; Arena_clk                                               ; 6.236 ; 6.236 ; Fall       ; Arena_clk                                               ;
;  readData1[20]  ; Arena_clk                                               ; 6.172 ; 6.172 ; Fall       ; Arena_clk                                               ;
;  readData1[21]  ; Arena_clk                                               ; 5.998 ; 5.998 ; Fall       ; Arena_clk                                               ;
;  readData1[22]  ; Arena_clk                                               ; 6.472 ; 6.472 ; Fall       ; Arena_clk                                               ;
;  readData1[23]  ; Arena_clk                                               ; 7.387 ; 7.387 ; Fall       ; Arena_clk                                               ;
;  readData1[24]  ; Arena_clk                                               ; 5.820 ; 5.820 ; Fall       ; Arena_clk                                               ;
;  readData1[25]  ; Arena_clk                                               ; 6.497 ; 6.497 ; Fall       ; Arena_clk                                               ;
;  readData1[26]  ; Arena_clk                                               ; 6.772 ; 6.772 ; Fall       ; Arena_clk                                               ;
;  readData1[27]  ; Arena_clk                                               ; 6.175 ; 6.175 ; Fall       ; Arena_clk                                               ;
;  readData1[28]  ; Arena_clk                                               ; 6.700 ; 6.700 ; Fall       ; Arena_clk                                               ;
;  readData1[29]  ; Arena_clk                                               ; 6.600 ; 6.600 ; Fall       ; Arena_clk                                               ;
;  readData1[30]  ; Arena_clk                                               ; 6.622 ; 6.622 ; Fall       ; Arena_clk                                               ;
;  readData1[31]  ; Arena_clk                                               ; 6.789 ; 6.789 ; Fall       ; Arena_clk                                               ;
; readData2[*]    ; Arena_clk                                               ; 7.528 ; 7.528 ; Fall       ; Arena_clk                                               ;
;  readData2[0]   ; Arena_clk                                               ; 6.705 ; 6.705 ; Fall       ; Arena_clk                                               ;
;  readData2[1]   ; Arena_clk                                               ; 6.466 ; 6.466 ; Fall       ; Arena_clk                                               ;
;  readData2[2]   ; Arena_clk                                               ; 7.258 ; 7.258 ; Fall       ; Arena_clk                                               ;
;  readData2[3]   ; Arena_clk                                               ; 7.075 ; 7.075 ; Fall       ; Arena_clk                                               ;
;  readData2[4]   ; Arena_clk                                               ; 6.822 ; 6.822 ; Fall       ; Arena_clk                                               ;
;  readData2[5]   ; Arena_clk                                               ; 7.244 ; 7.244 ; Fall       ; Arena_clk                                               ;
;  readData2[6]   ; Arena_clk                                               ; 6.799 ; 6.799 ; Fall       ; Arena_clk                                               ;
;  readData2[7]   ; Arena_clk                                               ; 6.639 ; 6.639 ; Fall       ; Arena_clk                                               ;
;  readData2[8]   ; Arena_clk                                               ; 7.114 ; 7.114 ; Fall       ; Arena_clk                                               ;
;  readData2[9]   ; Arena_clk                                               ; 7.039 ; 7.039 ; Fall       ; Arena_clk                                               ;
;  readData2[10]  ; Arena_clk                                               ; 7.076 ; 7.076 ; Fall       ; Arena_clk                                               ;
;  readData2[11]  ; Arena_clk                                               ; 7.381 ; 7.381 ; Fall       ; Arena_clk                                               ;
;  readData2[12]  ; Arena_clk                                               ; 6.967 ; 6.967 ; Fall       ; Arena_clk                                               ;
;  readData2[13]  ; Arena_clk                                               ; 7.528 ; 7.528 ; Fall       ; Arena_clk                                               ;
;  readData2[14]  ; Arena_clk                                               ; 6.799 ; 6.799 ; Fall       ; Arena_clk                                               ;
;  readData2[15]  ; Arena_clk                                               ; 6.810 ; 6.810 ; Fall       ; Arena_clk                                               ;
;  readData2[16]  ; Arena_clk                                               ; 6.525 ; 6.525 ; Fall       ; Arena_clk                                               ;
;  readData2[17]  ; Arena_clk                                               ; 6.678 ; 6.678 ; Fall       ; Arena_clk                                               ;
;  readData2[18]  ; Arena_clk                                               ; 6.531 ; 6.531 ; Fall       ; Arena_clk                                               ;
;  readData2[19]  ; Arena_clk                                               ; 7.060 ; 7.060 ; Fall       ; Arena_clk                                               ;
;  readData2[20]  ; Arena_clk                                               ; 6.670 ; 6.670 ; Fall       ; Arena_clk                                               ;
;  readData2[21]  ; Arena_clk                                               ; 6.416 ; 6.416 ; Fall       ; Arena_clk                                               ;
;  readData2[22]  ; Arena_clk                                               ; 6.971 ; 6.971 ; Fall       ; Arena_clk                                               ;
;  readData2[23]  ; Arena_clk                                               ; 6.786 ; 6.786 ; Fall       ; Arena_clk                                               ;
;  readData2[24]  ; Arena_clk                                               ; 6.785 ; 6.785 ; Fall       ; Arena_clk                                               ;
;  readData2[25]  ; Arena_clk                                               ; 6.795 ; 6.795 ; Fall       ; Arena_clk                                               ;
;  readData2[26]  ; Arena_clk                                               ; 7.193 ; 7.193 ; Fall       ; Arena_clk                                               ;
;  readData2[27]  ; Arena_clk                                               ; 6.842 ; 6.842 ; Fall       ; Arena_clk                                               ;
;  readData2[28]  ; Arena_clk                                               ; 6.721 ; 6.721 ; Fall       ; Arena_clk                                               ;
;  readData2[29]  ; Arena_clk                                               ; 6.584 ; 6.584 ; Fall       ; Arena_clk                                               ;
;  readData2[30]  ; Arena_clk                                               ; 6.644 ; 6.644 ; Fall       ; Arena_clk                                               ;
;  readData2[31]  ; Arena_clk                                               ; 6.565 ; 6.565 ; Fall       ; Arena_clk                                               ;
; DRAM_OE_N       ; INPUT_WE                                                ; 5.905 ; 5.905 ; Rise       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 5.450 ; 5.450 ; Rise       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Rise       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Rise       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 5.928 ; 5.928 ; Rise       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 5.325 ; 5.325 ; Rise       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 5.924 ; 5.924 ; Rise       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 5.928 ; 5.928 ; Rise       ; INPUT_WE                                                ;
; DRAM_OE_N       ; INPUT_WE                                                ; 5.905 ; 5.905 ; Fall       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 5.450 ; 5.450 ; Fall       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Fall       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Fall       ; INPUT_WE                                                ;
; aluOP[*]        ; INPUT_WE                                                ; 4.491 ; 4.491 ; Fall       ; INPUT_WE                                                ;
;  aluOP[0]       ; INPUT_WE                                                ; 4.392 ; 4.392 ; Fall       ; INPUT_WE                                                ;
;  aluOP[1]       ; INPUT_WE                                                ; 4.491 ; 4.491 ; Fall       ; INPUT_WE                                                ;
;  aluOP[2]       ; INPUT_WE                                                ; 4.430 ; 4.430 ; Fall       ; INPUT_WE                                                ;
; controlLine[*]  ; INPUT_WE                                                ; 4.914 ; 4.914 ; Fall       ; INPUT_WE                                                ;
;  controlLine[0] ; INPUT_WE                                                ; 4.426 ; 4.426 ; Fall       ; INPUT_WE                                                ;
;  controlLine[1] ; INPUT_WE                                                ; 4.224 ; 4.224 ; Fall       ; INPUT_WE                                                ;
;  controlLine[4] ; INPUT_WE                                                ; 4.914 ; 4.914 ; Fall       ; INPUT_WE                                                ;
;  controlLine[5] ; INPUT_WE                                                ; 3.955 ; 3.955 ; Fall       ; INPUT_WE                                                ;
;  controlLine[6] ; INPUT_WE                                                ; 4.062 ; 4.062 ; Fall       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 5.896 ; 5.896 ; Fall       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 5.293 ; 5.293 ; Fall       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 5.892 ; 5.892 ; Fall       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 5.896 ; 5.896 ; Fall       ; INPUT_WE                                                ;
+-----------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                    ;
+-----------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 2.736 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 2.736 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 2.736 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 2.736 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 2.283 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 2.283 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; result[*]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.196 ; 3.196 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.580 ; 3.580 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[2]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.939 ; 3.939 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.566 ; 4.566 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.114 ; 4.114 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.759 ; 3.759 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.575 ; 4.575 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.839 ; 3.839 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.583 ; 3.583 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.430 ; 3.430 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.596 ; 3.596 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.314 ; 3.314 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.514 ; 3.514 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.661 ; 3.661 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.481 ; 3.481 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.467 ; 3.467 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.700 ; 3.700 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.564 ; 3.564 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.393 ; 3.393 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.196 ; 3.196 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.505 ; 3.505 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.304 ; 3.304 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.542 ; 3.542 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.713 ; 3.713 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.372 ; 3.372 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.691 ; 3.691 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.346 ; 3.346 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.482 ; 3.482 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.328 ; 3.328 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.516 ; 3.516 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.485 ; 3.485 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.569 ; 3.569 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;       ; 2.283 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;       ; 2.283 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.058 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.080 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.058 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.058 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.080 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.058 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; readData1[*]    ; Arena_clk                                               ; 4.160 ; 4.160 ; Fall       ; Arena_clk                                               ;
;  readData1[0]   ; Arena_clk                                               ; 5.182 ; 5.182 ; Fall       ; Arena_clk                                               ;
;  readData1[1]   ; Arena_clk                                               ; 4.527 ; 4.527 ; Fall       ; Arena_clk                                               ;
;  readData1[2]   ; Arena_clk                                               ; 4.694 ; 4.694 ; Fall       ; Arena_clk                                               ;
;  readData1[3]   ; Arena_clk                                               ; 5.234 ; 5.234 ; Fall       ; Arena_clk                                               ;
;  readData1[4]   ; Arena_clk                                               ; 4.851 ; 4.851 ; Fall       ; Arena_clk                                               ;
;  readData1[5]   ; Arena_clk                                               ; 4.350 ; 4.350 ; Fall       ; Arena_clk                                               ;
;  readData1[6]   ; Arena_clk                                               ; 4.791 ; 4.791 ; Fall       ; Arena_clk                                               ;
;  readData1[7]   ; Arena_clk                                               ; 4.493 ; 4.493 ; Fall       ; Arena_clk                                               ;
;  readData1[8]   ; Arena_clk                                               ; 4.535 ; 4.535 ; Fall       ; Arena_clk                                               ;
;  readData1[9]   ; Arena_clk                                               ; 4.941 ; 4.941 ; Fall       ; Arena_clk                                               ;
;  readData1[10]  ; Arena_clk                                               ; 4.160 ; 4.160 ; Fall       ; Arena_clk                                               ;
;  readData1[11]  ; Arena_clk                                               ; 4.571 ; 4.571 ; Fall       ; Arena_clk                                               ;
;  readData1[12]  ; Arena_clk                                               ; 4.638 ; 4.638 ; Fall       ; Arena_clk                                               ;
;  readData1[13]  ; Arena_clk                                               ; 4.449 ; 4.449 ; Fall       ; Arena_clk                                               ;
;  readData1[14]  ; Arena_clk                                               ; 4.395 ; 4.395 ; Fall       ; Arena_clk                                               ;
;  readData1[15]  ; Arena_clk                                               ; 4.748 ; 4.748 ; Fall       ; Arena_clk                                               ;
;  readData1[16]  ; Arena_clk                                               ; 4.591 ; 4.591 ; Fall       ; Arena_clk                                               ;
;  readData1[17]  ; Arena_clk                                               ; 4.542 ; 4.542 ; Fall       ; Arena_clk                                               ;
;  readData1[18]  ; Arena_clk                                               ; 4.406 ; 4.406 ; Fall       ; Arena_clk                                               ;
;  readData1[19]  ; Arena_clk                                               ; 4.349 ; 4.349 ; Fall       ; Arena_clk                                               ;
;  readData1[20]  ; Arena_clk                                               ; 4.453 ; 4.453 ; Fall       ; Arena_clk                                               ;
;  readData1[21]  ; Arena_clk                                               ; 4.694 ; 4.694 ; Fall       ; Arena_clk                                               ;
;  readData1[22]  ; Arena_clk                                               ; 4.729 ; 4.729 ; Fall       ; Arena_clk                                               ;
;  readData1[23]  ; Arena_clk                                               ; 5.463 ; 5.463 ; Fall       ; Arena_clk                                               ;
;  readData1[24]  ; Arena_clk                                               ; 4.327 ; 4.327 ; Fall       ; Arena_clk                                               ;
;  readData1[25]  ; Arena_clk                                               ; 4.887 ; 4.887 ; Fall       ; Arena_clk                                               ;
;  readData1[26]  ; Arena_clk                                               ; 5.205 ; 5.205 ; Fall       ; Arena_clk                                               ;
;  readData1[27]  ; Arena_clk                                               ; 4.343 ; 4.343 ; Fall       ; Arena_clk                                               ;
;  readData1[28]  ; Arena_clk                                               ; 5.046 ; 5.046 ; Fall       ; Arena_clk                                               ;
;  readData1[29]  ; Arena_clk                                               ; 4.592 ; 4.592 ; Fall       ; Arena_clk                                               ;
;  readData1[30]  ; Arena_clk                                               ; 4.807 ; 4.807 ; Fall       ; Arena_clk                                               ;
;  readData1[31]  ; Arena_clk                                               ; 4.748 ; 4.748 ; Fall       ; Arena_clk                                               ;
; readData2[*]    ; Arena_clk                                               ; 4.811 ; 4.811 ; Fall       ; Arena_clk                                               ;
;  readData2[0]   ; Arena_clk                                               ; 5.475 ; 5.475 ; Fall       ; Arena_clk                                               ;
;  readData2[1]   ; Arena_clk                                               ; 4.811 ; 4.811 ; Fall       ; Arena_clk                                               ;
;  readData2[2]   ; Arena_clk                                               ; 5.902 ; 5.902 ; Fall       ; Arena_clk                                               ;
;  readData2[3]   ; Arena_clk                                               ; 5.891 ; 5.891 ; Fall       ; Arena_clk                                               ;
;  readData2[4]   ; Arena_clk                                               ; 5.558 ; 5.558 ; Fall       ; Arena_clk                                               ;
;  readData2[5]   ; Arena_clk                                               ; 5.764 ; 5.764 ; Fall       ; Arena_clk                                               ;
;  readData2[6]   ; Arena_clk                                               ; 5.344 ; 5.344 ; Fall       ; Arena_clk                                               ;
;  readData2[7]   ; Arena_clk                                               ; 5.171 ; 5.171 ; Fall       ; Arena_clk                                               ;
;  readData2[8]   ; Arena_clk                                               ; 5.746 ; 5.746 ; Fall       ; Arena_clk                                               ;
;  readData2[9]   ; Arena_clk                                               ; 5.819 ; 5.819 ; Fall       ; Arena_clk                                               ;
;  readData2[10]  ; Arena_clk                                               ; 5.546 ; 5.546 ; Fall       ; Arena_clk                                               ;
;  readData2[11]  ; Arena_clk                                               ; 5.861 ; 5.861 ; Fall       ; Arena_clk                                               ;
;  readData2[12]  ; Arena_clk                                               ; 5.623 ; 5.623 ; Fall       ; Arena_clk                                               ;
;  readData2[13]  ; Arena_clk                                               ; 5.768 ; 5.768 ; Fall       ; Arena_clk                                               ;
;  readData2[14]  ; Arena_clk                                               ; 5.303 ; 5.303 ; Fall       ; Arena_clk                                               ;
;  readData2[15]  ; Arena_clk                                               ; 5.084 ; 5.084 ; Fall       ; Arena_clk                                               ;
;  readData2[16]  ; Arena_clk                                               ; 5.015 ; 5.015 ; Fall       ; Arena_clk                                               ;
;  readData2[17]  ; Arena_clk                                               ; 5.386 ; 5.386 ; Fall       ; Arena_clk                                               ;
;  readData2[18]  ; Arena_clk                                               ; 5.256 ; 5.256 ; Fall       ; Arena_clk                                               ;
;  readData2[19]  ; Arena_clk                                               ; 5.858 ; 5.858 ; Fall       ; Arena_clk                                               ;
;  readData2[20]  ; Arena_clk                                               ; 5.145 ; 5.145 ; Fall       ; Arena_clk                                               ;
;  readData2[21]  ; Arena_clk                                               ; 5.173 ; 5.173 ; Fall       ; Arena_clk                                               ;
;  readData2[22]  ; Arena_clk                                               ; 5.567 ; 5.567 ; Fall       ; Arena_clk                                               ;
;  readData2[23]  ; Arena_clk                                               ; 5.320 ; 5.320 ; Fall       ; Arena_clk                                               ;
;  readData2[24]  ; Arena_clk                                               ; 5.228 ; 5.228 ; Fall       ; Arena_clk                                               ;
;  readData2[25]  ; Arena_clk                                               ; 5.398 ; 5.398 ; Fall       ; Arena_clk                                               ;
;  readData2[26]  ; Arena_clk                                               ; 5.560 ; 5.560 ; Fall       ; Arena_clk                                               ;
;  readData2[27]  ; Arena_clk                                               ; 5.470 ; 5.470 ; Fall       ; Arena_clk                                               ;
;  readData2[28]  ; Arena_clk                                               ; 5.423 ; 5.423 ; Fall       ; Arena_clk                                               ;
;  readData2[29]  ; Arena_clk                                               ; 5.282 ; 5.282 ; Fall       ; Arena_clk                                               ;
;  readData2[30]  ; Arena_clk                                               ; 5.266 ; 5.266 ; Fall       ; Arena_clk                                               ;
;  readData2[31]  ; Arena_clk                                               ; 5.081 ; 5.081 ; Fall       ; Arena_clk                                               ;
; DRAM_OE_N       ; INPUT_WE                                                ; 5.905 ; 5.905 ; Rise       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 5.450 ; 5.450 ; Rise       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Rise       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Rise       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 4.202 ; 4.202 ; Rise       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 4.202 ; 4.202 ; Rise       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 4.801 ; 4.801 ; Rise       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 4.805 ; 4.805 ; Rise       ; INPUT_WE                                                ;
; DRAM_OE_N       ; INPUT_WE                                                ; 5.905 ; 5.905 ; Fall       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 5.450 ; 5.450 ; Fall       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Fall       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Fall       ; INPUT_WE                                                ;
; aluOP[*]        ; INPUT_WE                                                ; 4.392 ; 4.392 ; Fall       ; INPUT_WE                                                ;
;  aluOP[0]       ; INPUT_WE                                                ; 4.392 ; 4.392 ; Fall       ; INPUT_WE                                                ;
;  aluOP[1]       ; INPUT_WE                                                ; 4.491 ; 4.491 ; Fall       ; INPUT_WE                                                ;
;  aluOP[2]       ; INPUT_WE                                                ; 4.430 ; 4.430 ; Fall       ; INPUT_WE                                                ;
; controlLine[*]  ; INPUT_WE                                                ; 3.955 ; 3.955 ; Fall       ; INPUT_WE                                                ;
;  controlLine[0] ; INPUT_WE                                                ; 4.426 ; 4.426 ; Fall       ; INPUT_WE                                                ;
;  controlLine[1] ; INPUT_WE                                                ; 4.224 ; 4.224 ; Fall       ; INPUT_WE                                                ;
;  controlLine[4] ; INPUT_WE                                                ; 4.914 ; 4.914 ; Fall       ; INPUT_WE                                                ;
;  controlLine[5] ; INPUT_WE                                                ; 3.955 ; 3.955 ; Fall       ; INPUT_WE                                                ;
;  controlLine[6] ; INPUT_WE                                                ; 4.062 ; 4.062 ; Fall       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 4.500 ; 4.500 ; Fall       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 4.500 ; 4.500 ; Fall       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 5.099 ; 5.099 ; Fall       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 5.103 ; 5.103 ; Fall       ; INPUT_WE                                                ;
+-----------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+------------+-----------------+-------+----+----+-------+
; Input Port ; Output Port     ; RR    ; RF ; FR ; FF    ;
+------------+-----------------+-------+----+----+-------+
; instr[0]   ; out_instruc[0]  ; 4.945 ;    ;    ; 4.945 ;
; instr[1]   ; out_instruc[1]  ; 4.738 ;    ;    ; 4.738 ;
; instr[2]   ; out_instruc[2]  ; 4.804 ;    ;    ; 4.804 ;
; instr[3]   ; out_instruc[3]  ; 5.034 ;    ;    ; 5.034 ;
; instr[4]   ; out_instruc[4]  ; 5.121 ;    ;    ; 5.121 ;
; instr[5]   ; out_instruc[5]  ; 5.082 ;    ;    ; 5.082 ;
; instr[6]   ; out_instruc[6]  ; 4.620 ;    ;    ; 4.620 ;
; instr[7]   ; out_instruc[7]  ; 4.642 ;    ;    ; 4.642 ;
; instr[8]   ; out_instruc[8]  ; 5.326 ;    ;    ; 5.326 ;
; instr[9]   ; out_instruc[9]  ; 5.054 ;    ;    ; 5.054 ;
; instr[10]  ; out_instruc[10] ; 5.080 ;    ;    ; 5.080 ;
; instr[11]  ; out_instruc[11] ; 4.916 ;    ;    ; 4.916 ;
; instr[12]  ; out_instruc[12] ; 4.797 ;    ;    ; 4.797 ;
; instr[13]  ; out_instruc[13] ; 4.742 ;    ;    ; 4.742 ;
; instr[14]  ; out_instruc[14] ; 4.600 ;    ;    ; 4.600 ;
; instr[15]  ; out_instruc[15] ; 4.892 ;    ;    ; 4.892 ;
; instr[16]  ; out_instruc[16] ; 4.650 ;    ;    ; 4.650 ;
; instr[17]  ; out_instruc[17] ; 4.821 ;    ;    ; 4.821 ;
; instr[18]  ; out_instruc[18] ; 4.626 ;    ;    ; 4.626 ;
; instr[19]  ; out_instruc[19] ; 4.790 ;    ;    ; 4.790 ;
; instr[20]  ; out_instruc[20] ; 4.747 ;    ;    ; 4.747 ;
; instr[21]  ; out_instruc[21] ; 4.620 ;    ;    ; 4.620 ;
; instr[22]  ; out_instruc[22] ; 5.059 ;    ;    ; 5.059 ;
; instr[23]  ; out_instruc[23] ; 4.630 ;    ;    ; 4.630 ;
; instr[24]  ; out_instruc[24] ; 5.096 ;    ;    ; 5.096 ;
; instr[25]  ; out_instruc[25] ; 4.640 ;    ;    ; 4.640 ;
; instr[26]  ; out_instruc[26] ; 4.656 ;    ;    ; 4.656 ;
; instr[27]  ; out_instruc[27] ; 4.744 ;    ;    ; 4.744 ;
; instr[28]  ; out_instruc[28] ; 5.169 ;    ;    ; 5.169 ;
; instr[29]  ; out_instruc[29] ; 5.056 ;    ;    ; 5.056 ;
; instr[30]  ; out_instruc[30] ; 5.062 ;    ;    ; 5.062 ;
; instr[31]  ; out_instruc[31] ; 5.198 ;    ;    ; 5.198 ;
+------------+-----------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+------------+-----------------+-------+----+----+-------+
; Input Port ; Output Port     ; RR    ; RF ; FR ; FF    ;
+------------+-----------------+-------+----+----+-------+
; instr[0]   ; out_instruc[0]  ; 4.945 ;    ;    ; 4.945 ;
; instr[1]   ; out_instruc[1]  ; 4.738 ;    ;    ; 4.738 ;
; instr[2]   ; out_instruc[2]  ; 4.804 ;    ;    ; 4.804 ;
; instr[3]   ; out_instruc[3]  ; 5.034 ;    ;    ; 5.034 ;
; instr[4]   ; out_instruc[4]  ; 5.121 ;    ;    ; 5.121 ;
; instr[5]   ; out_instruc[5]  ; 5.082 ;    ;    ; 5.082 ;
; instr[6]   ; out_instruc[6]  ; 4.620 ;    ;    ; 4.620 ;
; instr[7]   ; out_instruc[7]  ; 4.642 ;    ;    ; 4.642 ;
; instr[8]   ; out_instruc[8]  ; 5.326 ;    ;    ; 5.326 ;
; instr[9]   ; out_instruc[9]  ; 5.054 ;    ;    ; 5.054 ;
; instr[10]  ; out_instruc[10] ; 5.080 ;    ;    ; 5.080 ;
; instr[11]  ; out_instruc[11] ; 4.916 ;    ;    ; 4.916 ;
; instr[12]  ; out_instruc[12] ; 4.797 ;    ;    ; 4.797 ;
; instr[13]  ; out_instruc[13] ; 4.742 ;    ;    ; 4.742 ;
; instr[14]  ; out_instruc[14] ; 4.600 ;    ;    ; 4.600 ;
; instr[15]  ; out_instruc[15] ; 4.892 ;    ;    ; 4.892 ;
; instr[16]  ; out_instruc[16] ; 4.650 ;    ;    ; 4.650 ;
; instr[17]  ; out_instruc[17] ; 4.821 ;    ;    ; 4.821 ;
; instr[18]  ; out_instruc[18] ; 4.626 ;    ;    ; 4.626 ;
; instr[19]  ; out_instruc[19] ; 4.790 ;    ;    ; 4.790 ;
; instr[20]  ; out_instruc[20] ; 4.747 ;    ;    ; 4.747 ;
; instr[21]  ; out_instruc[21] ; 4.620 ;    ;    ; 4.620 ;
; instr[22]  ; out_instruc[22] ; 5.059 ;    ;    ; 5.059 ;
; instr[23]  ; out_instruc[23] ; 4.630 ;    ;    ; 4.630 ;
; instr[24]  ; out_instruc[24] ; 5.096 ;    ;    ; 5.096 ;
; instr[25]  ; out_instruc[25] ; 4.640 ;    ;    ; 4.640 ;
; instr[26]  ; out_instruc[26] ; 4.656 ;    ;    ; 4.656 ;
; instr[27]  ; out_instruc[27] ; 4.744 ;    ;    ; 4.744 ;
; instr[28]  ; out_instruc[28] ; 5.169 ;    ;    ; 5.169 ;
; instr[29]  ; out_instruc[29] ; 5.056 ;    ;    ; 5.056 ;
; instr[30]  ; out_instruc[30] ; 5.062 ;    ;    ; 5.062 ;
; instr[31]  ; out_instruc[31] ; 5.198 ;    ;    ; 5.198 ;
+------------+-----------------+-------+----+----+-------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+------------------+------------+-------+------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+------+------------+-----------------+
; out_instruc[*]   ; INPUT_WE   ; 4.709 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 5.538 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 5.644 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 5.685 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 5.653 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 5.525 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 5.351 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 5.592 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 5.446 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 5.667 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 5.629 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 5.647 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 5.506 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 5.456 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 5.506 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 4.709 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 6.377 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 5.508 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 5.652 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 5.551 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 5.445 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 5.425 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 5.668 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 5.416 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 5.583 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 5.406 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 5.506 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 5.348 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 5.501 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 5.522 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 5.681 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 5.603 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 5.492 ;      ; Rise       ; INPUT_WE        ;
; out_instruc[*]   ; INPUT_WE   ; 4.709 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 5.538 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 5.644 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 5.685 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 5.653 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 5.525 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 5.351 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 5.592 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 5.446 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 5.667 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 5.629 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 5.647 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 5.506 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 5.456 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 5.506 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 4.709 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 6.377 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 5.508 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 5.652 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 5.551 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 5.445 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 5.425 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 5.668 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 5.416 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 5.583 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 5.406 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 5.506 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 5.348 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 5.501 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 5.522 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 5.681 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 5.603 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 5.492 ;      ; Fall       ; INPUT_WE        ;
+------------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+------------------+------------+-------+------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+------+------------+-----------------+
; out_instruc[*]   ; INPUT_WE   ; 4.709 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 5.538 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 5.644 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 5.685 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 5.653 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 5.525 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 5.351 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 5.592 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 5.446 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 5.667 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 5.629 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 5.647 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 5.506 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 5.456 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 5.506 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 4.709 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 6.377 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 5.508 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 5.652 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 5.551 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 5.445 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 5.425 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 5.668 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 5.416 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 5.583 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 5.406 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 5.506 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 5.348 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 5.501 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 5.522 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 5.681 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 5.603 ;      ; Rise       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 5.492 ;      ; Rise       ; INPUT_WE        ;
; out_instruc[*]   ; INPUT_WE   ; 4.709 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 5.538 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 5.644 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 5.685 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 5.653 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 5.525 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 5.351 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 5.592 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 5.446 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 5.667 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 5.629 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 5.647 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 5.506 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 5.456 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 5.506 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 4.709 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 6.377 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 5.508 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 5.652 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 5.551 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 5.445 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 5.425 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 5.668 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 5.416 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 5.583 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 5.406 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 5.506 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 5.348 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 5.501 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 5.522 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 5.681 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 5.603 ;      ; Fall       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 5.492 ;      ; Fall       ; INPUT_WE        ;
+------------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Output Disable Times                                                                 ;
+------------------+------------+-----------+-----------+------------+-----------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------------+------------+-----------+-----------+------------+-----------------+
; out_instruc[*]   ; INPUT_WE   ; 4.709     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 5.538     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 5.644     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 5.685     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 5.653     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 5.525     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 5.351     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 5.592     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 5.446     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 5.667     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 5.629     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 5.647     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 5.506     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 5.456     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 5.506     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 4.709     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 6.377     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 5.508     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 5.652     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 5.551     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 5.445     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 5.425     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 5.668     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 5.416     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 5.583     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 5.406     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 5.506     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 5.348     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 5.501     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 5.522     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 5.681     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 5.603     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 5.492     ;           ; Rise       ; INPUT_WE        ;
; out_instruc[*]   ; INPUT_WE   ; 4.709     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 5.538     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 5.644     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 5.685     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 5.653     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 5.525     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 5.351     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 5.592     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 5.446     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 5.667     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 5.629     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 5.647     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 5.506     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 5.456     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 5.506     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 4.709     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 6.377     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 5.508     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 5.652     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 5.551     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 5.445     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 5.425     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 5.668     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 5.416     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 5.583     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 5.406     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 5.506     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 5.348     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 5.501     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 5.522     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 5.681     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 5.603     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 5.492     ;           ; Fall       ; INPUT_WE        ;
+------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                         ;
+------------------+------------+-----------+-----------+------------+-----------------+
; Data Port        ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------------+------------+-----------+-----------+------------+-----------------+
; out_instruc[*]   ; INPUT_WE   ; 4.709     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 5.538     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 5.644     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 5.685     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 5.653     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 5.525     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 5.351     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 5.592     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 5.446     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 5.667     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 5.629     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 5.647     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 5.506     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 5.456     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 5.506     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 4.709     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 6.377     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 5.508     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 5.652     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 5.551     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 5.445     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 5.425     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 5.668     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 5.416     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 5.583     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 5.406     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 5.506     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 5.348     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 5.501     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 5.522     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 5.681     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 5.603     ;           ; Rise       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 5.492     ;           ; Rise       ; INPUT_WE        ;
; out_instruc[*]   ; INPUT_WE   ; 4.709     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[0]  ; INPUT_WE   ; 5.538     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[1]  ; INPUT_WE   ; 5.644     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[2]  ; INPUT_WE   ; 5.685     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[3]  ; INPUT_WE   ; 5.653     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[4]  ; INPUT_WE   ; 5.525     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[5]  ; INPUT_WE   ; 5.351     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[6]  ; INPUT_WE   ; 5.592     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[7]  ; INPUT_WE   ; 5.446     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[8]  ; INPUT_WE   ; 5.667     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[9]  ; INPUT_WE   ; 5.629     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[10] ; INPUT_WE   ; 5.647     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[11] ; INPUT_WE   ; 5.506     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[12] ; INPUT_WE   ; 5.456     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[13] ; INPUT_WE   ; 5.506     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[14] ; INPUT_WE   ; 4.709     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[15] ; INPUT_WE   ; 6.377     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[16] ; INPUT_WE   ; 5.508     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[17] ; INPUT_WE   ; 5.652     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[18] ; INPUT_WE   ; 5.551     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[19] ; INPUT_WE   ; 5.445     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[20] ; INPUT_WE   ; 5.425     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[21] ; INPUT_WE   ; 5.668     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[22] ; INPUT_WE   ; 5.416     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[23] ; INPUT_WE   ; 5.583     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[24] ; INPUT_WE   ; 5.406     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[25] ; INPUT_WE   ; 5.506     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[26] ; INPUT_WE   ; 5.348     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[27] ; INPUT_WE   ; 5.501     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[28] ; INPUT_WE   ; 5.522     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[29] ; INPUT_WE   ; 5.681     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[30] ; INPUT_WE   ; 5.603     ;           ; Fall       ; INPUT_WE        ;
;  out_instruc[31] ; INPUT_WE   ; 5.492     ;           ; Fall       ; INPUT_WE        ;
+------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+----------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                                    ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                                         ; -12.121    ; -4.960   ; N/A      ; N/A     ; -2.087              ;
;  Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -8.025     ; -0.963   ; N/A      ; N/A     ; 0.500               ;
;  Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -9.599     ; -0.408   ; N/A      ; N/A     ; 0.500               ;
;  Arena_Control:inst1|Arena_controlLines[3]               ; -12.121    ; -1.390   ; N/A      ; N/A     ; 0.500               ;
;  Arena_clk                                               ; -5.326     ; -2.097   ; N/A      ; N/A     ; -1.380              ;
;  INPUT_WE                                                ; -5.367     ; -4.960   ; N/A      ; N/A     ; -2.087              ;
; Design-wide TNS                                          ; -46200.566 ; -331.698 ; 0.0      ; 0.0     ; -1107.446           ;
;  Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; -40281.901 ; -21.579  ; N/A      ; N/A     ; 0.000               ;
;  Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -849.811   ; -0.906   ; N/A      ; N/A     ; 0.000               ;
;  Arena_Control:inst1|Arena_controlLines[3]               ; -363.034   ; -3.244   ; N/A      ; N/A     ; 0.000               ;
;  Arena_clk                                               ; -4677.846  ; -323.530 ; N/A      ; N/A     ; -1035.380           ;
;  INPUT_WE                                                ; -27.974    ; -9.211   ; N/A      ; N/A     ; -72.066             ;
+----------------------------------------------------------+------------+----------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                   ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; INPUT_WE   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 5.806  ; 5.806  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; instr[*]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 11.359 ; 11.359 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.275  ; 9.275  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[1]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.444  ; 9.444  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[2]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.587  ; 8.587  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.875  ; 8.875  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[4]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.324  ; 8.324  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.188  ; 9.188  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.091  ; 8.091  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.606  ; 7.606  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.378  ; 6.378  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.691  ; 7.691  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[10] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.065  ; 6.065  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 5.766  ; 5.766  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.626  ; 6.626  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.873  ; 8.873  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[14] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 5.988  ; 5.988  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 11.359 ; 11.359 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; INPUT_WE   ; Arena_clk                                               ; 3.755  ; 3.755  ; Fall       ; Arena_clk                                               ;
; instr[*]   ; Arena_clk                                               ; 11.067 ; 11.067 ; Fall       ; Arena_clk                                               ;
;  instr[11] ; Arena_clk                                               ; 8.218  ; 8.218  ; Fall       ; Arena_clk                                               ;
;  instr[12] ; Arena_clk                                               ; 8.168  ; 8.168  ; Fall       ; Arena_clk                                               ;
;  instr[13] ; Arena_clk                                               ; 8.047  ; 8.047  ; Fall       ; Arena_clk                                               ;
;  instr[14] ; Arena_clk                                               ; 7.673  ; 7.673  ; Fall       ; Arena_clk                                               ;
;  instr[15] ; Arena_clk                                               ; 11.067 ; 11.067 ; Fall       ; Arena_clk                                               ;
;  instr[16] ; Arena_clk                                               ; 8.061  ; 8.061  ; Fall       ; Arena_clk                                               ;
;  instr[17] ; Arena_clk                                               ; 8.277  ; 8.277  ; Fall       ; Arena_clk                                               ;
;  instr[18] ; Arena_clk                                               ; 7.866  ; 7.866  ; Fall       ; Arena_clk                                               ;
;  instr[19] ; Arena_clk                                               ; 7.839  ; 7.839  ; Fall       ; Arena_clk                                               ;
;  instr[20] ; Arena_clk                                               ; 9.048  ; 9.048  ; Fall       ; Arena_clk                                               ;
;  instr[21] ; Arena_clk                                               ; 4.130  ; 4.130  ; Fall       ; Arena_clk                                               ;
;  instr[22] ; Arena_clk                                               ; 4.390  ; 4.390  ; Fall       ; Arena_clk                                               ;
;  instr[23] ; Arena_clk                                               ; 3.697  ; 3.697  ; Fall       ; Arena_clk                                               ;
;  instr[24] ; Arena_clk                                               ; 3.659  ; 3.659  ; Fall       ; Arena_clk                                               ;
;  instr[25] ; Arena_clk                                               ; 4.057  ; 4.057  ; Fall       ; Arena_clk                                               ;
; INPUT_WE   ; INPUT_WE                                                ; 3.605  ; 3.605  ; Rise       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; 7.466  ; 7.466  ; Rise       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; 7.276  ; 7.276  ; Rise       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; 6.721  ; 6.721  ; Rise       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; 6.733  ; 6.733  ; Rise       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; 7.024  ; 7.024  ; Rise       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; 7.084  ; 7.084  ; Rise       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; 7.466  ; 7.466  ; Rise       ; INPUT_WE                                                ;
; INPUT_WE   ; INPUT_WE                                                ; 3.003  ; 3.003  ; Fall       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; 6.864  ; 6.864  ; Fall       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; 6.674  ; 6.674  ; Fall       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; 6.119  ; 6.119  ; Fall       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; 6.131  ; 6.131  ; Fall       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; 6.422  ; 6.422  ; Fall       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; 6.482  ; 6.482  ; Fall       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; 6.864  ; 6.864  ; Fall       ; INPUT_WE                                                ;
;  instr[26] ; INPUT_WE                                                ; 5.835  ; 5.835  ; Fall       ; INPUT_WE                                                ;
;  instr[27] ; INPUT_WE                                                ; 6.150  ; 6.150  ; Fall       ; INPUT_WE                                                ;
;  instr[28] ; INPUT_WE                                                ; 5.211  ; 5.211  ; Fall       ; INPUT_WE                                                ;
;  instr[29] ; INPUT_WE                                                ; 5.953  ; 5.953  ; Fall       ; INPUT_WE                                                ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                    ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; INPUT_WE   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -0.457 ; -0.457 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; instr[*]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.211 ; -2.211 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[0]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.098 ; -3.098 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[1]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.157 ; -3.157 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[2]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.871 ; -2.871 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[3]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.158 ; -3.158 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[4]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.151 ; -3.151 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[5]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.107 ; -3.107 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[6]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.049 ; -3.049 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[7]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.819 ; -2.819 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[8]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.638 ; -2.638 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[9]  ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.842 ; -2.842 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[10] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.239 ; -2.239 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[11] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.211 ; -2.211 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[12] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.561 ; -2.561 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[13] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -3.497 ; -3.497 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[14] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.533 ; -2.533 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  instr[15] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; -2.983 ; -2.983 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; INPUT_WE   ; Arena_clk                                               ; -0.345 ; -0.345 ; Fall       ; Arena_clk                                               ;
; instr[*]   ; Arena_clk                                               ; -1.891 ; -1.891 ; Fall       ; Arena_clk                                               ;
;  instr[11] ; Arena_clk                                               ; -3.246 ; -3.246 ; Fall       ; Arena_clk                                               ;
;  instr[12] ; Arena_clk                                               ; -3.184 ; -3.184 ; Fall       ; Arena_clk                                               ;
;  instr[13] ; Arena_clk                                               ; -3.211 ; -3.211 ; Fall       ; Arena_clk                                               ;
;  instr[14] ; Arena_clk                                               ; -3.013 ; -3.013 ; Fall       ; Arena_clk                                               ;
;  instr[15] ; Arena_clk                                               ; -4.696 ; -4.696 ; Fall       ; Arena_clk                                               ;
;  instr[16] ; Arena_clk                                               ; -2.327 ; -2.327 ; Fall       ; Arena_clk                                               ;
;  instr[17] ; Arena_clk                                               ; -2.025 ; -2.025 ; Fall       ; Arena_clk                                               ;
;  instr[18] ; Arena_clk                                               ; -2.256 ; -2.256 ; Fall       ; Arena_clk                                               ;
;  instr[19] ; Arena_clk                                               ; -2.214 ; -2.214 ; Fall       ; Arena_clk                                               ;
;  instr[20] ; Arena_clk                                               ; -2.430 ; -2.430 ; Fall       ; Arena_clk                                               ;
;  instr[21] ; Arena_clk                                               ; -2.083 ; -2.083 ; Fall       ; Arena_clk                                               ;
;  instr[22] ; Arena_clk                                               ; -2.230 ; -2.230 ; Fall       ; Arena_clk                                               ;
;  instr[23] ; Arena_clk                                               ; -1.920 ; -1.920 ; Fall       ; Arena_clk                                               ;
;  instr[24] ; Arena_clk                                               ; -1.891 ; -1.891 ; Fall       ; Arena_clk                                               ;
;  instr[25] ; Arena_clk                                               ; -2.133 ; -2.133 ; Fall       ; Arena_clk                                               ;
; INPUT_WE   ; INPUT_WE                                                ; 1.373  ; 1.373  ; Rise       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; -1.381 ; -1.381 ; Rise       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; -1.516 ; -1.516 ; Rise       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; -1.643 ; -1.643 ; Rise       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; -1.381 ; -1.381 ; Rise       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; -1.759 ; -1.759 ; Rise       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; -1.626 ; -1.626 ; Rise       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; -2.025 ; -2.025 ; Rise       ; INPUT_WE                                                ;
; INPUT_WE   ; INPUT_WE                                                ; 1.273  ; 1.273  ; Fall       ; INPUT_WE                                                ;
; instr[*]   ; INPUT_WE                                                ; -1.413 ; -1.413 ; Fall       ; INPUT_WE                                                ;
;  instr[0]  ; INPUT_WE                                                ; -1.548 ; -1.548 ; Fall       ; INPUT_WE                                                ;
;  instr[1]  ; INPUT_WE                                                ; -1.675 ; -1.675 ; Fall       ; INPUT_WE                                                ;
;  instr[2]  ; INPUT_WE                                                ; -1.413 ; -1.413 ; Fall       ; INPUT_WE                                                ;
;  instr[3]  ; INPUT_WE                                                ; -1.791 ; -1.791 ; Fall       ; INPUT_WE                                                ;
;  instr[4]  ; INPUT_WE                                                ; -1.658 ; -1.658 ; Fall       ; INPUT_WE                                                ;
;  instr[5]  ; INPUT_WE                                                ; -2.057 ; -2.057 ; Fall       ; INPUT_WE                                                ;
;  instr[26] ; INPUT_WE                                                ; -2.518 ; -2.518 ; Fall       ; INPUT_WE                                                ;
;  instr[27] ; INPUT_WE                                                ; -2.264 ; -2.264 ; Fall       ; INPUT_WE                                                ;
;  instr[28] ; INPUT_WE                                                ; -2.339 ; -2.339 ; Fall       ; INPUT_WE                                                ;
;  instr[29] ; INPUT_WE                                                ; -2.792 ; -2.792 ; Fall       ; INPUT_WE                                                ;
+------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                              ;
+-----------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 5.402  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 5.402  ;        ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 5.402  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;        ; 5.402  ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.542  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.542  ;        ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; result[*]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.289  ; 9.289  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.073  ; 7.073  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[2]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.841  ; 7.841  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.289  ; 9.289  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 8.282  ; 8.282  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.600  ; 7.600  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 9.246  ; 9.246  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.711  ; 7.711  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.221  ; 7.221  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.901  ; 6.901  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.126  ; 7.126  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.772  ; 6.772  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.105  ; 7.105  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.427  ; 7.427  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.134  ; 7.134  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.092  ; 7.092  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.457  ; 7.457  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.230  ; 7.230  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.945  ; 6.945  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.565  ; 6.565  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.126  ; 7.126  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.786  ; 6.786  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.056  ; 7.056  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.500  ; 7.500  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.806  ; 6.806  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.482  ; 7.482  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.906  ; 6.906  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.116  ; 7.116  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 6.782  ; 6.782  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.111  ; 7.111  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.112  ; 7.112  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 7.120  ; 7.120  ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;        ; 4.542  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;        ; 4.542  ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 4.046  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ; 4.046  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ; 4.021  ;        ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 4.046  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 4.046  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ;        ; 4.021  ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; readData1[*]    ; Arena_clk                                               ; 14.631 ; 14.631 ; Fall       ; Arena_clk                                               ;
;  readData1[0]   ; Arena_clk                                               ; 13.837 ; 13.837 ; Fall       ; Arena_clk                                               ;
;  readData1[1]   ; Arena_clk                                               ; 12.106 ; 12.106 ; Fall       ; Arena_clk                                               ;
;  readData1[2]   ; Arena_clk                                               ; 12.123 ; 12.123 ; Fall       ; Arena_clk                                               ;
;  readData1[3]   ; Arena_clk                                               ; 13.286 ; 13.286 ; Fall       ; Arena_clk                                               ;
;  readData1[4]   ; Arena_clk                                               ; 12.905 ; 12.905 ; Fall       ; Arena_clk                                               ;
;  readData1[5]   ; Arena_clk                                               ; 11.783 ; 11.783 ; Fall       ; Arena_clk                                               ;
;  readData1[6]   ; Arena_clk                                               ; 12.457 ; 12.457 ; Fall       ; Arena_clk                                               ;
;  readData1[7]   ; Arena_clk                                               ; 12.147 ; 12.147 ; Fall       ; Arena_clk                                               ;
;  readData1[8]   ; Arena_clk                                               ; 12.210 ; 12.210 ; Fall       ; Arena_clk                                               ;
;  readData1[9]   ; Arena_clk                                               ; 13.288 ; 13.288 ; Fall       ; Arena_clk                                               ;
;  readData1[10]  ; Arena_clk                                               ; 12.749 ; 12.749 ; Fall       ; Arena_clk                                               ;
;  readData1[11]  ; Arena_clk                                               ; 13.254 ; 13.254 ; Fall       ; Arena_clk                                               ;
;  readData1[12]  ; Arena_clk                                               ; 11.741 ; 11.741 ; Fall       ; Arena_clk                                               ;
;  readData1[13]  ; Arena_clk                                               ; 11.763 ; 11.763 ; Fall       ; Arena_clk                                               ;
;  readData1[14]  ; Arena_clk                                               ; 12.067 ; 12.067 ; Fall       ; Arena_clk                                               ;
;  readData1[15]  ; Arena_clk                                               ; 13.497 ; 13.497 ; Fall       ; Arena_clk                                               ;
;  readData1[16]  ; Arena_clk                                               ; 12.251 ; 12.251 ; Fall       ; Arena_clk                                               ;
;  readData1[17]  ; Arena_clk                                               ; 12.190 ; 12.190 ; Fall       ; Arena_clk                                               ;
;  readData1[18]  ; Arena_clk                                               ; 12.224 ; 12.224 ; Fall       ; Arena_clk                                               ;
;  readData1[19]  ; Arena_clk                                               ; 12.327 ; 12.327 ; Fall       ; Arena_clk                                               ;
;  readData1[20]  ; Arena_clk                                               ; 12.115 ; 12.115 ; Fall       ; Arena_clk                                               ;
;  readData1[21]  ; Arena_clk                                               ; 11.758 ; 11.758 ; Fall       ; Arena_clk                                               ;
;  readData1[22]  ; Arena_clk                                               ; 12.727 ; 12.727 ; Fall       ; Arena_clk                                               ;
;  readData1[23]  ; Arena_clk                                               ; 14.631 ; 14.631 ; Fall       ; Arena_clk                                               ;
;  readData1[24]  ; Arena_clk                                               ; 11.367 ; 11.367 ; Fall       ; Arena_clk                                               ;
;  readData1[25]  ; Arena_clk                                               ; 12.580 ; 12.580 ; Fall       ; Arena_clk                                               ;
;  readData1[26]  ; Arena_clk                                               ; 13.378 ; 13.378 ; Fall       ; Arena_clk                                               ;
;  readData1[27]  ; Arena_clk                                               ; 12.172 ; 12.172 ; Fall       ; Arena_clk                                               ;
;  readData1[28]  ; Arena_clk                                               ; 13.047 ; 13.047 ; Fall       ; Arena_clk                                               ;
;  readData1[29]  ; Arena_clk                                               ; 13.057 ; 13.057 ; Fall       ; Arena_clk                                               ;
;  readData1[30]  ; Arena_clk                                               ; 13.158 ; 13.158 ; Fall       ; Arena_clk                                               ;
;  readData1[31]  ; Arena_clk                                               ; 13.271 ; 13.271 ; Fall       ; Arena_clk                                               ;
; readData2[*]    ; Arena_clk                                               ; 14.703 ; 14.703 ; Fall       ; Arena_clk                                               ;
;  readData2[0]   ; Arena_clk                                               ; 12.943 ; 12.943 ; Fall       ; Arena_clk                                               ;
;  readData2[1]   ; Arena_clk                                               ; 12.481 ; 12.481 ; Fall       ; Arena_clk                                               ;
;  readData2[2]   ; Arena_clk                                               ; 14.286 ; 14.286 ; Fall       ; Arena_clk                                               ;
;  readData2[3]   ; Arena_clk                                               ; 13.561 ; 13.561 ; Fall       ; Arena_clk                                               ;
;  readData2[4]   ; Arena_clk                                               ; 13.284 ; 13.284 ; Fall       ; Arena_clk                                               ;
;  readData2[5]   ; Arena_clk                                               ; 13.976 ; 13.976 ; Fall       ; Arena_clk                                               ;
;  readData2[6]   ; Arena_clk                                               ; 13.296 ; 13.296 ; Fall       ; Arena_clk                                               ;
;  readData2[7]   ; Arena_clk                                               ; 12.760 ; 12.760 ; Fall       ; Arena_clk                                               ;
;  readData2[8]   ; Arena_clk                                               ; 13.804 ; 13.804 ; Fall       ; Arena_clk                                               ;
;  readData2[9]   ; Arena_clk                                               ; 13.713 ; 13.713 ; Fall       ; Arena_clk                                               ;
;  readData2[10]  ; Arena_clk                                               ; 13.738 ; 13.738 ; Fall       ; Arena_clk                                               ;
;  readData2[11]  ; Arena_clk                                               ; 14.409 ; 14.409 ; Fall       ; Arena_clk                                               ;
;  readData2[12]  ; Arena_clk                                               ; 13.368 ; 13.368 ; Fall       ; Arena_clk                                               ;
;  readData2[13]  ; Arena_clk                                               ; 14.703 ; 14.703 ; Fall       ; Arena_clk                                               ;
;  readData2[14]  ; Arena_clk                                               ; 13.068 ; 13.068 ; Fall       ; Arena_clk                                               ;
;  readData2[15]  ; Arena_clk                                               ; 13.287 ; 13.287 ; Fall       ; Arena_clk                                               ;
;  readData2[16]  ; Arena_clk                                               ; 12.727 ; 12.727 ; Fall       ; Arena_clk                                               ;
;  readData2[17]  ; Arena_clk                                               ; 12.917 ; 12.917 ; Fall       ; Arena_clk                                               ;
;  readData2[18]  ; Arena_clk                                               ; 12.669 ; 12.669 ; Fall       ; Arena_clk                                               ;
;  readData2[19]  ; Arena_clk                                               ; 13.722 ; 13.722 ; Fall       ; Arena_clk                                               ;
;  readData2[20]  ; Arena_clk                                               ; 13.015 ; 13.015 ; Fall       ; Arena_clk                                               ;
;  readData2[21]  ; Arena_clk                                               ; 12.495 ; 12.495 ; Fall       ; Arena_clk                                               ;
;  readData2[22]  ; Arena_clk                                               ; 13.522 ; 13.522 ; Fall       ; Arena_clk                                               ;
;  readData2[23]  ; Arena_clk                                               ; 13.125 ; 13.125 ; Fall       ; Arena_clk                                               ;
;  readData2[24]  ; Arena_clk                                               ; 13.220 ; 13.220 ; Fall       ; Arena_clk                                               ;
;  readData2[25]  ; Arena_clk                                               ; 13.185 ; 13.185 ; Fall       ; Arena_clk                                               ;
;  readData2[26]  ; Arena_clk                                               ; 14.068 ; 14.068 ; Fall       ; Arena_clk                                               ;
;  readData2[27]  ; Arena_clk                                               ; 13.467 ; 13.467 ; Fall       ; Arena_clk                                               ;
;  readData2[28]  ; Arena_clk                                               ; 13.068 ; 13.068 ; Fall       ; Arena_clk                                               ;
;  readData2[29]  ; Arena_clk                                               ; 12.754 ; 12.754 ; Fall       ; Arena_clk                                               ;
;  readData2[30]  ; Arena_clk                                               ; 12.954 ; 12.954 ; Fall       ; Arena_clk                                               ;
;  readData2[31]  ; Arena_clk                                               ; 12.730 ; 12.730 ; Fall       ; Arena_clk                                               ;
; DRAM_OE_N       ; INPUT_WE                                                ; 10.335 ; 10.335 ; Rise       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 9.492  ; 9.492  ; Rise       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Rise       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Rise       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 12.247 ; 12.247 ; Rise       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 10.980 ; 10.980 ; Rise       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 12.151 ; 12.151 ; Rise       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 12.247 ; 12.247 ; Rise       ; INPUT_WE                                                ;
; DRAM_OE_N       ; INPUT_WE                                                ; 10.335 ; 10.335 ; Fall       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 9.492  ; 9.492  ; Fall       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Fall       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 9.687  ; 9.687  ; Fall       ; INPUT_WE                                                ;
; aluOP[*]        ; INPUT_WE                                                ; 8.830  ; 8.830  ; Fall       ; INPUT_WE                                                ;
;  aluOP[0]       ; INPUT_WE                                                ; 8.691  ; 8.691  ; Fall       ; INPUT_WE                                                ;
;  aluOP[1]       ; INPUT_WE                                                ; 8.830  ; 8.830  ; Fall       ; INPUT_WE                                                ;
;  aluOP[2]       ; INPUT_WE                                                ; 8.688  ; 8.688  ; Fall       ; INPUT_WE                                                ;
; controlLine[*]  ; INPUT_WE                                                ; 9.632  ; 9.632  ; Fall       ; INPUT_WE                                                ;
;  controlLine[0] ; INPUT_WE                                                ; 8.849  ; 8.849  ; Fall       ; INPUT_WE                                                ;
;  controlLine[1] ; INPUT_WE                                                ; 8.239  ; 8.239  ; Fall       ; INPUT_WE                                                ;
;  controlLine[4] ; INPUT_WE                                                ; 9.632  ; 9.632  ; Fall       ; INPUT_WE                                                ;
;  controlLine[5] ; INPUT_WE                                                ; 7.742  ; 7.742  ; Fall       ; INPUT_WE                                                ;
;  controlLine[6] ; INPUT_WE                                                ; 8.059  ; 8.059  ; Fall       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 12.147 ; 12.147 ; Fall       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 10.880 ; 10.880 ; Fall       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 12.051 ; 12.051 ; Fall       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 12.147 ; 12.147 ; Fall       ; INPUT_WE                                                ;
+-----------------+---------------------------------------------------------+--------+--------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                    ;
+-----------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 2.736 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 2.736 ;       ; Rise       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; result[*]       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 2.736 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
;  result[0]      ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;       ; 2.736 ; Fall       ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 2.283 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 2.283 ;       ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; result[*]       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.196 ; 3.196 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[1]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.580 ; 3.580 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[2]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.939 ; 3.939 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[3]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.566 ; 4.566 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[4]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.114 ; 4.114 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[5]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.759 ; 3.759 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[6]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 4.575 ; 4.575 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[7]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.839 ; 3.839 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[8]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.583 ; 3.583 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[9]      ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.430 ; 3.430 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[10]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.596 ; 3.596 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[11]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.314 ; 3.314 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[12]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.514 ; 3.514 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[13]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.661 ; 3.661 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[14]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.481 ; 3.481 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[15]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.467 ; 3.467 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[16]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.700 ; 3.700 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[17]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.564 ; 3.564 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[18]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.393 ; 3.393 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[19]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.196 ; 3.196 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[20]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.505 ; 3.505 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[21]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.304 ; 3.304 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[22]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.542 ; 3.542 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[23]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.713 ; 3.713 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[24]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.372 ; 3.372 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[25]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.691 ; 3.691 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[26]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.346 ; 3.346 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[27]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.482 ; 3.482 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[28]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.328 ; 3.328 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[29]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.516 ; 3.516 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[30]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.485 ; 3.485 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  result[31]     ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 3.569 ; 3.569 ; Rise       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; operation[*]    ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;       ; 2.283 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
;  operation[0]   ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;       ; 2.283 ; Fall       ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.058 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.080 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ; 2.058 ;       ; Rise       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; controlLine[*]  ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.058 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[2] ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.080 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
;  controlLine[3] ; Arena_Control:inst1|Arena_controlLines[3]               ;       ; 2.058 ; Fall       ; Arena_Control:inst1|Arena_controlLines[3]               ;
; readData1[*]    ; Arena_clk                                               ; 4.160 ; 4.160 ; Fall       ; Arena_clk                                               ;
;  readData1[0]   ; Arena_clk                                               ; 5.182 ; 5.182 ; Fall       ; Arena_clk                                               ;
;  readData1[1]   ; Arena_clk                                               ; 4.527 ; 4.527 ; Fall       ; Arena_clk                                               ;
;  readData1[2]   ; Arena_clk                                               ; 4.694 ; 4.694 ; Fall       ; Arena_clk                                               ;
;  readData1[3]   ; Arena_clk                                               ; 5.234 ; 5.234 ; Fall       ; Arena_clk                                               ;
;  readData1[4]   ; Arena_clk                                               ; 4.851 ; 4.851 ; Fall       ; Arena_clk                                               ;
;  readData1[5]   ; Arena_clk                                               ; 4.350 ; 4.350 ; Fall       ; Arena_clk                                               ;
;  readData1[6]   ; Arena_clk                                               ; 4.791 ; 4.791 ; Fall       ; Arena_clk                                               ;
;  readData1[7]   ; Arena_clk                                               ; 4.493 ; 4.493 ; Fall       ; Arena_clk                                               ;
;  readData1[8]   ; Arena_clk                                               ; 4.535 ; 4.535 ; Fall       ; Arena_clk                                               ;
;  readData1[9]   ; Arena_clk                                               ; 4.941 ; 4.941 ; Fall       ; Arena_clk                                               ;
;  readData1[10]  ; Arena_clk                                               ; 4.160 ; 4.160 ; Fall       ; Arena_clk                                               ;
;  readData1[11]  ; Arena_clk                                               ; 4.571 ; 4.571 ; Fall       ; Arena_clk                                               ;
;  readData1[12]  ; Arena_clk                                               ; 4.638 ; 4.638 ; Fall       ; Arena_clk                                               ;
;  readData1[13]  ; Arena_clk                                               ; 4.449 ; 4.449 ; Fall       ; Arena_clk                                               ;
;  readData1[14]  ; Arena_clk                                               ; 4.395 ; 4.395 ; Fall       ; Arena_clk                                               ;
;  readData1[15]  ; Arena_clk                                               ; 4.748 ; 4.748 ; Fall       ; Arena_clk                                               ;
;  readData1[16]  ; Arena_clk                                               ; 4.591 ; 4.591 ; Fall       ; Arena_clk                                               ;
;  readData1[17]  ; Arena_clk                                               ; 4.542 ; 4.542 ; Fall       ; Arena_clk                                               ;
;  readData1[18]  ; Arena_clk                                               ; 4.406 ; 4.406 ; Fall       ; Arena_clk                                               ;
;  readData1[19]  ; Arena_clk                                               ; 4.349 ; 4.349 ; Fall       ; Arena_clk                                               ;
;  readData1[20]  ; Arena_clk                                               ; 4.453 ; 4.453 ; Fall       ; Arena_clk                                               ;
;  readData1[21]  ; Arena_clk                                               ; 4.694 ; 4.694 ; Fall       ; Arena_clk                                               ;
;  readData1[22]  ; Arena_clk                                               ; 4.729 ; 4.729 ; Fall       ; Arena_clk                                               ;
;  readData1[23]  ; Arena_clk                                               ; 5.463 ; 5.463 ; Fall       ; Arena_clk                                               ;
;  readData1[24]  ; Arena_clk                                               ; 4.327 ; 4.327 ; Fall       ; Arena_clk                                               ;
;  readData1[25]  ; Arena_clk                                               ; 4.887 ; 4.887 ; Fall       ; Arena_clk                                               ;
;  readData1[26]  ; Arena_clk                                               ; 5.205 ; 5.205 ; Fall       ; Arena_clk                                               ;
;  readData1[27]  ; Arena_clk                                               ; 4.343 ; 4.343 ; Fall       ; Arena_clk                                               ;
;  readData1[28]  ; Arena_clk                                               ; 5.046 ; 5.046 ; Fall       ; Arena_clk                                               ;
;  readData1[29]  ; Arena_clk                                               ; 4.592 ; 4.592 ; Fall       ; Arena_clk                                               ;
;  readData1[30]  ; Arena_clk                                               ; 4.807 ; 4.807 ; Fall       ; Arena_clk                                               ;
;  readData1[31]  ; Arena_clk                                               ; 4.748 ; 4.748 ; Fall       ; Arena_clk                                               ;
; readData2[*]    ; Arena_clk                                               ; 4.811 ; 4.811 ; Fall       ; Arena_clk                                               ;
;  readData2[0]   ; Arena_clk                                               ; 5.475 ; 5.475 ; Fall       ; Arena_clk                                               ;
;  readData2[1]   ; Arena_clk                                               ; 4.811 ; 4.811 ; Fall       ; Arena_clk                                               ;
;  readData2[2]   ; Arena_clk                                               ; 5.902 ; 5.902 ; Fall       ; Arena_clk                                               ;
;  readData2[3]   ; Arena_clk                                               ; 5.891 ; 5.891 ; Fall       ; Arena_clk                                               ;
;  readData2[4]   ; Arena_clk                                               ; 5.558 ; 5.558 ; Fall       ; Arena_clk                                               ;
;  readData2[5]   ; Arena_clk                                               ; 5.764 ; 5.764 ; Fall       ; Arena_clk                                               ;
;  readData2[6]   ; Arena_clk                                               ; 5.344 ; 5.344 ; Fall       ; Arena_clk                                               ;
;  readData2[7]   ; Arena_clk                                               ; 5.171 ; 5.171 ; Fall       ; Arena_clk                                               ;
;  readData2[8]   ; Arena_clk                                               ; 5.746 ; 5.746 ; Fall       ; Arena_clk                                               ;
;  readData2[9]   ; Arena_clk                                               ; 5.819 ; 5.819 ; Fall       ; Arena_clk                                               ;
;  readData2[10]  ; Arena_clk                                               ; 5.546 ; 5.546 ; Fall       ; Arena_clk                                               ;
;  readData2[11]  ; Arena_clk                                               ; 5.861 ; 5.861 ; Fall       ; Arena_clk                                               ;
;  readData2[12]  ; Arena_clk                                               ; 5.623 ; 5.623 ; Fall       ; Arena_clk                                               ;
;  readData2[13]  ; Arena_clk                                               ; 5.768 ; 5.768 ; Fall       ; Arena_clk                                               ;
;  readData2[14]  ; Arena_clk                                               ; 5.303 ; 5.303 ; Fall       ; Arena_clk                                               ;
;  readData2[15]  ; Arena_clk                                               ; 5.084 ; 5.084 ; Fall       ; Arena_clk                                               ;
;  readData2[16]  ; Arena_clk                                               ; 5.015 ; 5.015 ; Fall       ; Arena_clk                                               ;
;  readData2[17]  ; Arena_clk                                               ; 5.386 ; 5.386 ; Fall       ; Arena_clk                                               ;
;  readData2[18]  ; Arena_clk                                               ; 5.256 ; 5.256 ; Fall       ; Arena_clk                                               ;
;  readData2[19]  ; Arena_clk                                               ; 5.858 ; 5.858 ; Fall       ; Arena_clk                                               ;
;  readData2[20]  ; Arena_clk                                               ; 5.145 ; 5.145 ; Fall       ; Arena_clk                                               ;
;  readData2[21]  ; Arena_clk                                               ; 5.173 ; 5.173 ; Fall       ; Arena_clk                                               ;
;  readData2[22]  ; Arena_clk                                               ; 5.567 ; 5.567 ; Fall       ; Arena_clk                                               ;
;  readData2[23]  ; Arena_clk                                               ; 5.320 ; 5.320 ; Fall       ; Arena_clk                                               ;
;  readData2[24]  ; Arena_clk                                               ; 5.228 ; 5.228 ; Fall       ; Arena_clk                                               ;
;  readData2[25]  ; Arena_clk                                               ; 5.398 ; 5.398 ; Fall       ; Arena_clk                                               ;
;  readData2[26]  ; Arena_clk                                               ; 5.560 ; 5.560 ; Fall       ; Arena_clk                                               ;
;  readData2[27]  ; Arena_clk                                               ; 5.470 ; 5.470 ; Fall       ; Arena_clk                                               ;
;  readData2[28]  ; Arena_clk                                               ; 5.423 ; 5.423 ; Fall       ; Arena_clk                                               ;
;  readData2[29]  ; Arena_clk                                               ; 5.282 ; 5.282 ; Fall       ; Arena_clk                                               ;
;  readData2[30]  ; Arena_clk                                               ; 5.266 ; 5.266 ; Fall       ; Arena_clk                                               ;
;  readData2[31]  ; Arena_clk                                               ; 5.081 ; 5.081 ; Fall       ; Arena_clk                                               ;
; DRAM_OE_N       ; INPUT_WE                                                ; 5.905 ; 5.905 ; Rise       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 5.450 ; 5.450 ; Rise       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Rise       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Rise       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 4.202 ; 4.202 ; Rise       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 4.202 ; 4.202 ; Rise       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 4.801 ; 4.801 ; Rise       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 4.805 ; 4.805 ; Rise       ; INPUT_WE                                                ;
; DRAM_OE_N       ; INPUT_WE                                                ; 5.905 ; 5.905 ; Fall       ; INPUT_WE                                                ;
; DRAM_WE_N       ; INPUT_WE                                                ; 5.450 ; 5.450 ; Fall       ; INPUT_WE                                                ;
; SRAM_OE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Fall       ; INPUT_WE                                                ;
; SRAM_WE_N       ; INPUT_WE                                                ; 5.495 ; 5.495 ; Fall       ; INPUT_WE                                                ;
; aluOP[*]        ; INPUT_WE                                                ; 4.392 ; 4.392 ; Fall       ; INPUT_WE                                                ;
;  aluOP[0]       ; INPUT_WE                                                ; 4.392 ; 4.392 ; Fall       ; INPUT_WE                                                ;
;  aluOP[1]       ; INPUT_WE                                                ; 4.491 ; 4.491 ; Fall       ; INPUT_WE                                                ;
;  aluOP[2]       ; INPUT_WE                                                ; 4.430 ; 4.430 ; Fall       ; INPUT_WE                                                ;
; controlLine[*]  ; INPUT_WE                                                ; 3.955 ; 3.955 ; Fall       ; INPUT_WE                                                ;
;  controlLine[0] ; INPUT_WE                                                ; 4.426 ; 4.426 ; Fall       ; INPUT_WE                                                ;
;  controlLine[1] ; INPUT_WE                                                ; 4.224 ; 4.224 ; Fall       ; INPUT_WE                                                ;
;  controlLine[4] ; INPUT_WE                                                ; 4.914 ; 4.914 ; Fall       ; INPUT_WE                                                ;
;  controlLine[5] ; INPUT_WE                                                ; 3.955 ; 3.955 ; Fall       ; INPUT_WE                                                ;
;  controlLine[6] ; INPUT_WE                                                ; 4.062 ; 4.062 ; Fall       ; INPUT_WE                                                ;
; operation[*]    ; INPUT_WE                                                ; 4.500 ; 4.500 ; Fall       ; INPUT_WE                                                ;
;  operation[1]   ; INPUT_WE                                                ; 4.500 ; 4.500 ; Fall       ; INPUT_WE                                                ;
;  operation[2]   ; INPUT_WE                                                ; 5.099 ; 5.099 ; Fall       ; INPUT_WE                                                ;
;  operation[3]   ; INPUT_WE                                                ; 5.103 ; 5.103 ; Fall       ; INPUT_WE                                                ;
+-----------------+---------------------------------------------------------+-------+-------+------------+---------------------------------------------------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+------------+-----------------+-------+----+----+-------+
; Input Port ; Output Port     ; RR    ; RF ; FR ; FF    ;
+------------+-----------------+-------+----+----+-------+
; instr[0]   ; out_instruc[0]  ; 8.559 ;    ;    ; 8.559 ;
; instr[1]   ; out_instruc[1]  ; 8.266 ;    ;    ; 8.266 ;
; instr[2]   ; out_instruc[2]  ; 8.380 ;    ;    ; 8.380 ;
; instr[3]   ; out_instruc[3]  ; 8.751 ;    ;    ; 8.751 ;
; instr[4]   ; out_instruc[4]  ; 8.994 ;    ;    ; 8.994 ;
; instr[5]   ; out_instruc[5]  ; 8.905 ;    ;    ; 8.905 ;
; instr[6]   ; out_instruc[6]  ; 7.969 ;    ;    ; 7.969 ;
; instr[7]   ; out_instruc[7]  ; 7.997 ;    ;    ; 7.997 ;
; instr[8]   ; out_instruc[8]  ; 9.429 ;    ;    ; 9.429 ;
; instr[9]   ; out_instruc[9]  ; 8.860 ;    ;    ; 8.860 ;
; instr[10]  ; out_instruc[10] ; 8.923 ;    ;    ; 8.923 ;
; instr[11]  ; out_instruc[11] ; 8.604 ;    ;    ; 8.604 ;
; instr[12]  ; out_instruc[12] ; 8.307 ;    ;    ; 8.307 ;
; instr[13]  ; out_instruc[13] ; 8.252 ;    ;    ; 8.252 ;
; instr[14]  ; out_instruc[14] ; 7.980 ;    ;    ; 7.980 ;
; instr[15]  ; out_instruc[15] ; 8.527 ;    ;    ; 8.527 ;
; instr[16]  ; out_instruc[16] ; 8.030 ;    ;    ; 8.030 ;
; instr[17]  ; out_instruc[17] ; 8.349 ;    ;    ; 8.349 ;
; instr[18]  ; out_instruc[18] ; 7.996 ;    ;    ; 7.996 ;
; instr[19]  ; out_instruc[19] ; 8.326 ;    ;    ; 8.326 ;
; instr[20]  ; out_instruc[20] ; 8.262 ;    ;    ; 8.262 ;
; instr[21]  ; out_instruc[21] ; 8.000 ;    ;    ; 8.000 ;
; instr[22]  ; out_instruc[22] ; 8.814 ;    ;    ; 8.814 ;
; instr[23]  ; out_instruc[23] ; 7.979 ;    ;    ; 7.979 ;
; instr[24]  ; out_instruc[24] ; 8.933 ;    ;    ; 8.933 ;
; instr[25]  ; out_instruc[25] ; 7.989 ;    ;    ; 7.989 ;
; instr[26]  ; out_instruc[26] ; 8.026 ;    ;    ; 8.026 ;
; instr[27]  ; out_instruc[27] ; 8.250 ;    ;    ; 8.250 ;
; instr[28]  ; out_instruc[28] ; 9.051 ;    ;    ; 9.051 ;
; instr[29]  ; out_instruc[29] ; 8.911 ;    ;    ; 8.911 ;
; instr[30]  ; out_instruc[30] ; 8.891 ;    ;    ; 8.891 ;
; instr[31]  ; out_instruc[31] ; 9.149 ;    ;    ; 9.149 ;
+------------+-----------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Progagation Delay                              ;
+------------+-----------------+-------+----+----+-------+
; Input Port ; Output Port     ; RR    ; RF ; FR ; FF    ;
+------------+-----------------+-------+----+----+-------+
; instr[0]   ; out_instruc[0]  ; 4.945 ;    ;    ; 4.945 ;
; instr[1]   ; out_instruc[1]  ; 4.738 ;    ;    ; 4.738 ;
; instr[2]   ; out_instruc[2]  ; 4.804 ;    ;    ; 4.804 ;
; instr[3]   ; out_instruc[3]  ; 5.034 ;    ;    ; 5.034 ;
; instr[4]   ; out_instruc[4]  ; 5.121 ;    ;    ; 5.121 ;
; instr[5]   ; out_instruc[5]  ; 5.082 ;    ;    ; 5.082 ;
; instr[6]   ; out_instruc[6]  ; 4.620 ;    ;    ; 4.620 ;
; instr[7]   ; out_instruc[7]  ; 4.642 ;    ;    ; 4.642 ;
; instr[8]   ; out_instruc[8]  ; 5.326 ;    ;    ; 5.326 ;
; instr[9]   ; out_instruc[9]  ; 5.054 ;    ;    ; 5.054 ;
; instr[10]  ; out_instruc[10] ; 5.080 ;    ;    ; 5.080 ;
; instr[11]  ; out_instruc[11] ; 4.916 ;    ;    ; 4.916 ;
; instr[12]  ; out_instruc[12] ; 4.797 ;    ;    ; 4.797 ;
; instr[13]  ; out_instruc[13] ; 4.742 ;    ;    ; 4.742 ;
; instr[14]  ; out_instruc[14] ; 4.600 ;    ;    ; 4.600 ;
; instr[15]  ; out_instruc[15] ; 4.892 ;    ;    ; 4.892 ;
; instr[16]  ; out_instruc[16] ; 4.650 ;    ;    ; 4.650 ;
; instr[17]  ; out_instruc[17] ; 4.821 ;    ;    ; 4.821 ;
; instr[18]  ; out_instruc[18] ; 4.626 ;    ;    ; 4.626 ;
; instr[19]  ; out_instruc[19] ; 4.790 ;    ;    ; 4.790 ;
; instr[20]  ; out_instruc[20] ; 4.747 ;    ;    ; 4.747 ;
; instr[21]  ; out_instruc[21] ; 4.620 ;    ;    ; 4.620 ;
; instr[22]  ; out_instruc[22] ; 5.059 ;    ;    ; 5.059 ;
; instr[23]  ; out_instruc[23] ; 4.630 ;    ;    ; 4.630 ;
; instr[24]  ; out_instruc[24] ; 5.096 ;    ;    ; 5.096 ;
; instr[25]  ; out_instruc[25] ; 4.640 ;    ;    ; 4.640 ;
; instr[26]  ; out_instruc[26] ; 4.656 ;    ;    ; 4.656 ;
; instr[27]  ; out_instruc[27] ; 4.744 ;    ;    ; 4.744 ;
; instr[28]  ; out_instruc[28] ; 5.169 ;    ;    ; 5.169 ;
; instr[29]  ; out_instruc[29] ; 5.056 ;    ;    ; 5.056 ;
; instr[30]  ; out_instruc[30] ; 5.062 ;    ;    ; 5.062 ;
; instr[31]  ; out_instruc[31] ; 5.198 ;    ;    ; 5.198 ;
+------------+-----------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; Arena_clk                                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 0        ; 291456   ; 0        ; 291456   ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 1120     ; 32       ; 0        ; 0        ;
; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0        ; 9054     ; 0        ; 0        ;
; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 688      ; 760      ; 0        ; 0        ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_clk                                               ; 0        ; 0        ; 32       ; 32       ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_clk                                               ; 0        ; 0        ; 992      ; 0        ;
; Arena_Control:inst1|Arena_controlLines[3]               ; Arena_clk                                               ; 0        ; 0        ; 1024     ; 2048     ;
; INPUT_WE                                                ; Arena_clk                                               ; 0        ; 0        ; 5130     ; 11274    ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3]               ; 0        ; 0        ; 5111     ; 5111     ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3]               ; 0        ; 0        ; 7145     ; 0        ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; 2        ; 2        ; 2        ; 2        ;
; INPUT_WE                                                ; INPUT_WE                                                ; 110      ; 190      ; 119      ; 199      ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; Arena_clk                                               ; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; 0        ; 291456   ; 0        ; 291456   ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 1120     ; 32       ; 0        ; 0        ;
; Arena_clk                                               ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 0        ; 9054     ; 0        ; 0        ;
; INPUT_WE                                                ; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; 688      ; 760      ; 0        ; 0        ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_clk                                               ; 0        ; 0        ; 32       ; 32       ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_clk                                               ; 0        ; 0        ; 992      ; 0        ;
; Arena_Control:inst1|Arena_controlLines[3]               ; Arena_clk                                               ; 0        ; 0        ; 1024     ; 2048     ;
; INPUT_WE                                                ; Arena_clk                                               ; 0        ; 0        ; 5130     ; 11274    ;
; Arena_ALU:inst3|Arena_ALU_OUT[0]                        ; Arena_Control:inst1|Arena_controlLines[3]               ; 0        ; 0        ; 5111     ; 5111     ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; Arena_Control:inst1|Arena_controlLines[3]               ; 0        ; 0        ; 7145     ; 0        ;
; Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] ; INPUT_WE                                                ; 2        ; 2        ; 2        ; 2        ;
; INPUT_WE                                                ; INPUT_WE                                                ; 110      ; 190      ; 119      ; 199      ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 33    ; 33    ;
; Unconstrained Input Port Paths  ; 10432 ; 10432 ;
; Unconstrained Output Ports      ; 146   ; 146   ;
; Unconstrained Output Port Paths ; 2482  ; 2482  ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 15 01:50:31 2019
Info: Command: quartus_sta Single_Cycle_CPU -c Single_Cycle_CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8365 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Single_Cycle_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name INPUT_WE INPUT_WE
    Info (332105): create_clock -period 1.000 -name Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0]
    Info (332105): create_clock -period 1.000 -name Arena_clk Arena_clk
    Info (332105): create_clock -period 1.000 -name Arena_Control:inst1|Arena_controlLines[3] Arena_Control:inst1|Arena_controlLines[3]
    Info (332105): create_clock -period 1.000 -name Arena_ALU:inst3|Arena_ALU_OUT[0] Arena_ALU:inst3|Arena_ALU_OUT[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALUCntrl_VHDL|Mux13~10  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.121      -363.034 Arena_Control:inst1|Arena_controlLines[3] 
    Info (332119):    -9.599      -849.811 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] 
    Info (332119):    -8.025    -40281.901 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):    -5.367       -27.974 INPUT_WE 
    Info (332119):    -5.326     -4677.846 Arena_clk 
Info (332146): Worst-case hold slack is -4.960
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.960        -9.211 INPUT_WE 
    Info (332119):    -2.097      -103.916 Arena_clk 
    Info (332119):    -1.390        -1.693 Arena_Control:inst1|Arena_controlLines[3] 
    Info (332119):    -0.963       -21.579 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):    -0.408        -0.906 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.087       -72.066 INPUT_WE 
    Info (332119):    -1.380     -1035.380 Arena_clk 
    Info (332119):     0.500         0.000 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):     0.500         0.000 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] 
    Info (332119):     0.500         0.000 Arena_Control:inst1|Arena_controlLines[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALUCntrl_VHDL|Mux13~10  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.104      -153.481 Arena_Control:inst1|Arena_controlLines[3] 
    Info (332119):    -4.463      -359.945 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] 
    Info (332119):    -3.768    -18154.212 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):    -2.059        -8.450 INPUT_WE 
    Info (332119):    -1.676     -1348.940 Arena_clk 
Info (332146): Worst-case hold slack is -2.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.402        -4.275 INPUT_WE 
    Info (332119):    -1.434      -323.530 Arena_clk 
    Info (332119):    -0.962        -3.244 Arena_Control:inst1|Arena_controlLines[3] 
    Info (332119):    -0.251        -0.472 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] 
    Info (332119):    -0.082        -0.177 Arena_ALU:inst3|Arena_ALU_OUT[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1035.380 Arena_clk 
    Info (332119):    -1.222       -20.202 INPUT_WE 
    Info (332119):     0.500         0.000 Arena_ALU:inst3|Arena_ALU_OUT[0] 
    Info (332119):     0.500         0.000 Arena_ALU_Control_VHDL:ALUCntrl_VHDL|Arena_operation[0] 
    Info (332119):     0.500         0.000 Arena_Control:inst1|Arena_controlLines[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 574 megabytes
    Info: Processing ended: Wed May 15 01:50:40 2019
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


