Fitter Route Stage Report for G3_r1
Fri Sep 27 00:53:23 2024
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Delay Chain Summary
  3. Routing Usage Summary
  4. Route Messages
  5. Global Router Congestion Hotspot Summary
  6. Global Router Wire Utilization Map
  7. Peak Wire Demand Summary
  8. Peak Wire Demand Details
  9. Peak Total Grid Crossings



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                          ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name                        ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; fpga_led_pio[0]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; fpga_led_pio[1]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_ck[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ck_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[2]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[3]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[4]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[5]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[6]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[7]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[8]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[9]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[10]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[11]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[12]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[13]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[14]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[15]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[16]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_act_n[0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[1]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_bg[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cke[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cs_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cs_n[1]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_odt[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_reset_n[0] ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_par[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_CCLK                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TX_CLK                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TXD0                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TXD1                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TXD2                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TXD3                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TX_CTL                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_MDC                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM0_CLK                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM0_MOSI                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM0_SS0_N                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM1_CLK                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM1_MOSI                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM1_SS0_N                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM1_SS1_N                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; UART1_TX                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_dbi_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[0]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[1]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[2]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[3]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[4]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[5]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[6]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[7]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[8]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[9]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[10]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[11]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[12]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[13]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[14]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[15]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[16]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[17]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[18]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[19]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[20]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[21]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[22]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[23]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[24]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[25]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[26]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[27]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[28]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[29]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[30]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[31]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[32]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[33]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[34]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[35]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[36]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[37]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[38]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[39]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[40]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[41]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[42]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[43]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[44]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[45]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[46]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[47]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[48]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[49]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[50]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[51]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[52]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[53]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[54]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[55]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[56]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[57]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[58]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[59]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[60]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[61]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[62]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[63]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[64]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[65]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[66]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[67]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[68]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[69]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[70]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[71]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dqs[0]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[1]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[2]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[3]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[4]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[5]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[6]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[7]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[8]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; SDMMC_CMD                   ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D0                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D1                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D2                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D3                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D4                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D5                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D6                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D7                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_MDIO                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io11                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io12                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io13                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io14                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io15                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io16                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io17                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io18                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio1_io16                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio1_io17                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; I2C1_SDA                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; I2C1_SCL                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_RX_CTL                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RX_CLK                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RXD0                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RXD1                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RXD2                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RXD3                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; SPIM0_MISO                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; SPIM1_MISO                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; UART1_RX                    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_ref_clk                 ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_clk_100                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_oct_oct_rzqin      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_alert_n[0] ; Input    ; 0                   ; --                 ; --             ; 125                               ; --                                  ;
; emif_hps_pll_ref_clk        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_reset_n                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_pll_ref_clk(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+-----------------------------+-------------------------------+
; Routing Resource Type       ; Usage                         ;
+-----------------------------+-------------------------------+
; Block Input Mux Wrapbacks   ; 7 / 964,320 ( < 1 % )         ;
; Block Input Muxes           ; 39,848 / 10,561,600 ( < 1 % ) ;
; Block interconnects         ; 31,395 / 12,385,280 ( < 1 % ) ;
; C1 interconnects            ; 16,477 / 5,173,760 ( < 1 % )  ;
; C4 interconnects            ; 6,202 / 4,933,120 ( < 1 % )   ;
; C8 interconnects            ; 24 / 493,312 ( < 1 % )        ;
; DCM_muxes                   ; 1 / 1,152 ( < 1 % )           ;
; DELAY_CHAINs                ; 0 / 32,048 ( 0 % )            ;
; Direct links                ; 6,476 / 12,385,280 ( < 1 % )  ;
; HIO Buffers                 ; 0 / 73,472 ( 0 % )            ;
; Programmable Invert Buffers ; 0 / 560 ( 0 % )               ;
; Programmable Invert Inputs  ; 2,246 / 932,160 ( < 1 % )     ;
; Programmable Inverts        ; 2,246 / 932,160 ( < 1 % )     ;
; R0 interconnects            ; 15,997 / 8,632,960 ( < 1 % )  ;
; R1 interconnects            ; 11,199 / 4,933,120 ( < 1 % )  ;
; R12 interconnects           ; 9 / 739,968 ( < 1 % )         ;
; R2 interconnects            ; 3,598 / 2,473,120 ( < 1 % )   ;
; R4 interconnects            ; 2,795 / 2,486,240 ( < 1 % )   ;
; R6 interconnects            ; 4,758 / 2,492,800 ( < 1 % )   ;
; Redundancy Muxes            ; 0 / 145,648 ( 0 % )           ;
; Row Clock Tap-Offs          ; 1,242 / 739,968 ( < 1 % )     ;
; Switchbox_clock_muxes       ; 100 / 23,040 ( < 1 % )        ;
; VIO Buffers                 ; 121 / 22,400 ( < 1 % )        ;
; Vertical_seam_tap_muxes     ; 102 / 12,288 ( < 1 % )        ;
+-----------------------------+-------------------------------+


+----------------+
; Route Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 22.4.0 Build 94 12/07/2022 SC Pro Edition
    Info: Processing started: Fri Sep 27 00:44:28 2024
    Info: System process ID: 711771
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off G3 -c G3_r1
Info: qfit2_default_script.tcl version: #1
Info: Project  = G3
Info: Revision = G3_r1
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 12% of up directional wire in region X360_Y320 to X371_Y327
    Info (20265): Estimated peak short right directional wire demand : 0% in region X300_Y304 to X311_Y311
    Info (20265): Estimated peak short left directional wire demand : 4% in region X324_Y328 to X335_Y334
    Info (20265): Estimated peak short up directional wire demand : 12% in region X360_Y320 to X371_Y327
    Info (20265): Estimated peak short down directional wire demand : 11% in region X300_Y312 to X311_Y319
Info (20215): Router estimated peak long high speed interconnect demand : 99% of down directional wire in region X312_Y312 to X323_Y319
    Info (20265): Estimated peak long high speed right directional wire demand : 37% in region X288_Y304 to X299_Y311
    Info (20265): Estimated peak long high speed left directional wire demand : 69% in region X360_Y328 to X371_Y334
    Info (20265): Estimated peak long high speed up directional wire demand : 75% in region X288_Y320 to X299_Y327
    Info (20265): Estimated peak long high speed down directional wire demand : 99% in region X312_Y312 to X323_Y319
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.01 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (11888): Total time spent on timing analysis during Routing is 0.65 seconds.
Warning (18291): Timing characteristics of device AGFB027R24C2E2VR2 are preliminary
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info: The clock period of 'altera_reserved_tck' used in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0 is not defined, setting max delay to 30ns (default 33MHz tck)
Info: Adding default timing constraints to JTAG signals.  This will help to achieve basic functionality since no such constraints were provided by the user.
Info (16607): Fitter routing operations ending: elapsed time is 00:02:26


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(300, 304), (311, 311)]          ; 0.312 %     ;
; short           ; left      ; [(324, 328), (335, 334)]          ; 4.762 %     ;
; short           ; up        ; [(360, 320), (371, 327)]          ; 12.917 %    ;
; short           ; down      ; [(300, 312), (311, 319)]          ; 11.389 %    ;
; long high speed ; right     ; [(288, 304), (299, 311)]          ; 37.153 %    ;
; long high speed ; left      ; [(360, 328), (371, 334)]          ; 69.725 %    ;
; long high speed ; up        ; [(288, 320), (299, 327)]          ; 75.000 %    ;
; long high speed ; down      ; [(312, 312), (323, 319)]          ; 99.405 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-----------+-----------------------------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                                                                                                                                                                         ;
+-----------------+-----------+-----------------------------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(300, 304), (311, 311)]          ; 0.312 %     ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[10]                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[15]                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[18]                                                                                                                                                                                                               ;
; short           ; right     ; [(300, 304), (311, 311)]          ; 0.312 %     ;    Long Distance                                                                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[10]                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[15]                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[18]                                                                                                                                                                                                               ;
; short           ; left      ; [(324, 328), (335, 334)]          ; 4.762 %     ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[10]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[7]                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[4]                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[2]                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[1]                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[15]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[14]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[13]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[12]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[11]                                                                                                                                                                                                        ;
; short           ; left      ; [(324, 328), (335, 334)]          ; 4.762 %     ;    Long Distance                                                                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[25]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[28]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[16]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[18]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[19]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[21]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[22]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[23]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[8]                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[9]                                                                                                                                                                                                         ;
; short           ; up        ; [(360, 320), (371, 327)]          ; 12.917 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|sop_enable                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[2]                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[0]                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awready~0                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wlast_q0                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|base_address[0]~1                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|arready                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|base_address[0]~0                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|internal_sclr                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|internal_sclr                                                                                                                                                                                                                                 ;
; short           ; up        ; [(360, 320), (371, 327)]          ; 12.917 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~48                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~66                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~50                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~52                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~54                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~56                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~58                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~62                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~64                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|rsp_mux_001|Select_136~60                                                                                                                                                                                                                                                                           ;
; short           ; down      ; [(300, 312), (311, 319)]          ; 11.389 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|load_command                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|issue_write_command_d2                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline_d1[17]                                                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline_d1[19]                                                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline_d1[22]                                                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline_d1[30]                                                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline_d1[7]                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|full_dff~xsyn                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_active                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|i331~1                                                                                                                                                                                                                                                                              ;
; short           ; down      ; [(300, 312), (311, 319)]          ; 11.389 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|issue_write_command_d2                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|load_command                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[0][70]                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[70].sm1|regoutff ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fsm|command_address[12]                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[2][42]                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fsm|command_address[13]                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fsm|command_address[14]                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fsm|command_address[15]                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fsm|command_address[16]                                                                                                                                                                                                                                                       ;
; long high speed ; right     ; [(288, 304), (299, 311)]          ; 37.153 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out                                                                                                                             ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[1110]                                                                                 ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[1136]                                                                                 ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[513]                                                    ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[1136]                                                   ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[1111]                                                                                 ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[514]                                                    ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[895]                                                                                  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[895]                                                    ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[1134]                                                   ;
; long high speed ; right     ; [(288, 304), (299, 311)]          ; 37.153 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out                                                                                                                             ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[0][335]                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[1256]                                                   ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|i2623~15                                                                            ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[1100]                                                                                 ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|all_bits_matched~15                                   ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[379].sm1|regoutff                              ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_modules_gen[0].trigger_match|all_bits_matched~40                                   ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_combinational.combinational_qualifier_basic.combinational_qualifier_basic|trigger_condition_deserialize|dffs[861]                                                    ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[1135]                                                                                 ;
; long high speed ; left      ; [(360, 328), (371, 334)]          ; 69.725 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awburst_q0[0]                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[1]                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|router|reduce_nor_1~4xsyn                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|router|reduce_nor_1~5xsyn                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|router|reduce_nor_2~1                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_b_ready                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|router_001|reduce_nor_1~1                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|router_001|reduce_nor_1~0                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_r_ready                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_1|router_001|reduce_nor_1~2                                                                                                                                                                                                                                                                           ;
; long high speed ; left      ; [(360, 328), (371, 334)]          ; 69.725 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[22]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[30]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[29]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[28]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[27]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[26]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[25]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[24]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[16]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|agilex_hps|agilex_hps|fpga_interfaces|hps_inst|soc2fpga_w_data[2]                                                                                                                                                                                                                                                     ;
; long high speed ; up        ; [(288, 320), (299, 327)]          ; 75.000 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~0                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~1                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~2                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~3                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|add_0~1                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_burstcount[2]~0                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~17                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~14                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~18                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~19                                                                                                                                                                                                                                         ;
; long high speed ; up        ; [(288, 320), (299, 327)]          ; 75.000 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~1                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~2                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~3                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|add_0~1                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~0                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|awvalid~1                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~15                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|bready~1                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~13                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|pattern_writer_1_avalon_master_translator|uav_address[2]~12                                                                                                                                                                                                                                         ;
; long high speed ; down      ; [(312, 312), (323, 319)]          ; 99.405 %    ;    High Routing Fan-Out                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|config_valid                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst_r1|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|load_command                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fsm|compare_d1                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|block_size[6]                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fsm|state[3]                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|block_size[0]                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|block_size[1]                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|block_size[2]                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|block_size[3]                                                                                                                                                                                                                                                                       ;
; long high speed ; down      ; [(312, 312), (323, 319)]          ; 99.405 %    ;    Long Distance                                                                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|config_valid                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst_r1|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|load_command                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|length[23]                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|base_address[9]                                                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|base_address[48]                                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|base_address[50]                                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|base_address[51]                                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|base_address[57]                                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|base_address[53]                                                                                                                                                                                                                                                                    ;
+-----------------+-----------+-----------------------------------+-------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                                                                                                                                                   ; Total Grid Crossings ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; soc_inst_r1|pio_0|pio_0|data_out[1]                                                                                                                                                                                                                        ; 54                   ;
; soc_inst_r1|pio_0|pio_0|data_out[0]                                                                                                                                                                                                                        ; 52                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                                                                                                                            ; 46                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                                        ; 40                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                        ; 31                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]                                                                                                                                                        ; 30                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn                                                                                                                                                          ; 29                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|lpm_counter_acq_data_clocken~0                          ; 25                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|acq_buf_read_reset~0xsyn                                ; 25                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_offload_shift_ena                                ; 25                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder|auto_generated|rtl~0                       ; 24                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][3]                                                                                                                                                              ; 24                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]                                                                                                                                                              ; 24                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_shift_clk_ena                                                                                             ; 24                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|storage_qualifier_buffer_manager.segment_shift_var                                        ; 23                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out_reg_tck[4]                                              ; 23                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out_reg_tck[0]                                              ; 23                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out_reg_tck[2]                                              ; 23                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out_reg_tck[1]                                              ; 23                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[1]                             ; 23                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]                                                                                                                                                              ; 23                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|current_segment_delayed[0]                                                                                        ; 23                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                ; 23                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][7]                                                                                                                                                              ; 22                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[1]                           ; 22                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|reduce_nor_3~0                                          ; 22                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_offload_shift_ena~xsyn                           ; 22                   ;
; system_reset_n~0                                                                                                                                                                                                                                           ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~2                    ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[10] ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[9]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[8]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[7]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[6]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[5]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[4]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[3]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[2]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[1]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[0]  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[10]                                                                                  ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[9]                                                                                   ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[8]                                                                                   ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[7]                                                                                   ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[6]                                                                                   ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[5]                                                                                   ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[4]                                                                                   ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[3]                                                                                   ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[2]                                                                                   ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[1]                                                                                   ; 21                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+


