EDA技术-(第2版) PDF下载 吴翠娟 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#730242967
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#730242967
<p>书名:EDA技术-(第2版)</p><p>作者:吴翠娟</p><p>页数:213</p><p>定价:¥34.0</p><p>出版社:清华大学出版社</p><p>出版日期:2016-06-01</p><p>ISBN:9787302429678</p><p><h2>本书特色</h2></p>[<p>
本书共6个项目，分别为认识eda技术及可编程逻辑器件；全加器电路设计；三人多数表决器电路的vhdl设计；简易8路抢答器电路设计；计时器电路设计；交通灯控制器电路设计计。项目的设置从简到繁，从原理图设计到vhdl设计，系统介绍cplg/fpga的设计开发过程。
本书可作为高职高专院校电子信息类专业的“电子cad”和“eda技术”课程的教材或课程设计指导书。
                                        </p>]<p><h2>内容简介</h2></p>[<p>（1）普通高等教育“十一五”国家规划教材、“十二五”江苏省高等学校重点教材。（2）实践型教材，以quartus ii为设计开发平台，附max plus ii设计开发平台的使用简介；项目导向、任务驱动，轻松实施“教、学、做”一体化。（3）完备的多媒体课件、任务设计源文件等教材资源。  </p>]<p><h2>目录</h2></p>
    目录项目1认识eda技术及可编程逻辑器件任务1.1认识eda技术1.1.1eda技术的发展历程1.1.2eda常用软件任务1.2认识可编程逻辑器件1.2.1可编程逻辑器件分类1.2.2可编程逻辑器件的发展1.2.3可编程逻辑器件主要生产厂商及典型器件1.2.4可编程逻辑器件的基本结构1.2.5altera公司的可编程逻辑器件项目24位全加器电路设计任务2.11位全加器的图形设计输入2.1.1开发工具quartus ⅱ简介2.1.2pld的设计开发流程2.1.31位全加器的图形设计输入任务2.21位全加器的设计编译与仿真2.2.1pld的设计编译与设计仿真2.2.21位全加器的设计编译2.2.31位全加器的设计仿真任务2.31位全加器的硬件设计2.3.1pld的设计编程与配置2.3.21位全加器的电路结构2.3.31位全加器的设计下载2.3.41位全加器的硬件设计与验证任务2.44位全加器的层次化图形设计2.4.1底层电路图形符号的创建与调用2.4.24位全加器的层次化图形设计输入2.4.34位全加器的设计编译与功能仿真2.4.44位全加器的硬件电路与实现2.4.54位全加器电路设计中总线的应用项目33人多数表决器电路的vhdl设计任务3.1认识vhdl语言3.1.1vhdl语言的程序结构3.1.2vhdl的数据结构3.1.3全加器的vhdl实体描述任务3.2基本门电路的vhdl设计3.2.1vhdl的结构体描述方式3.2.2信号赋值语句3.2.3基本门电路的vhdl设计任务3.33人多数表决器电路设计3.3.13人多数表决器的逻辑行为3.3.23人多数表决器的设计3.3.33人多数表决器的硬件电路设计与实现项目4简易8路抢答器电路设计任务4.1编码器的vhdl设计4.1.1进程(process)语句4.1.2if语句4.1.3普通编码器的vhdl设计4.1.4优先编码器的vhdl设计任务4.2译码器的vhdl设计4.2.1变量说明与赋值语句4.2.2case语句4.2.3普通译码器4.2.4显示译码器任务4.3抢答组号显示电路的设计4.3.1抢答组号显示电路的结构4.3.2抢答组号显示电路的fpga设计4.3.3抢答组号显示电路的硬件电路与实现任务4.4锁存器的vhdl设计4.4.1时钟信号的表示方法4.4.2锁存器的vhdl设计4.4.3常用触发器的vhdl设计任务4.5简易8路抢答器的设计4.5.1抢答组号1~8的显示电路的fpga设计4.5.2简易8路抢答器的fpga设计4.5.3简易8路抢答器的硬件设计与实现项目5计时器电路设计任务5.1计数器的vhdl设计5.1.1计数器设计相关概念5.1.2加计数器的vhdl设计5.1.3减计数器的vhdl设计5.1.4可逆计数器的vhdl设计5.1.5计时器中计数器的vhdl设计任务5.2秒脉冲产生电路的vhdl设计5.2.1固定分频器的vhdl设计5.2.2可预置分频器的vhdl设计5.2.3占空比为50%的分频器vhdl设计5.2.4秒脉冲产生电路的vhdl设计任务5.3动态扫描显示电路的设计5.3.1块结构block语句5.3.2位码信号产生电路的vhdl设计5.3.3显示数据选择器的vhdl设计5.3.4动态扫描显示电路的fpga设计5.3.5动态扫描显示电路的硬件设计任务5.4计时器电路的设计5.4.1元件例化语句5.4.2计时器电路的结构描述设计5.4.3计时器电路的硬件电路与实现项目6交通灯控制器电路设计任务6.1有限状态机的vhdl设计6.1.1有限状态机的基本结构6.1.2有限状态机的vhdl进程结构6.1.3用户自定义数据类型定义语句6.1.4串行数据检测器有限状态机的vhdl设计任务6.2有限状态机的图形化设计6.2.1有限状态机的图形化设计步骤6.2.2串行数据检测器有限状态机的图形化设计任务6.3交通灯控制器的vhdl设计6.3.1交通灯控制器的状态转换图6.3.2倒计时电路的设计6.3.3倒计时显示电路的设计6.3.4交通灯控制器主控电路的设计6.3.5交通灯控制器的fpga设计附录全加器的max plusⅱ平台设计开发参考文献
