# system info Proyecto4_qsys on 2017.08.13.21:17:16
system_info:
name,value
DEVICE,5CSEMA5F31C6
DEVICE_FAMILY,Cyclone V
GENERATION_ID,1502680627
#
#
# Files generated for Proyecto4_qsys on 2017.08.13.21:17:16
files:
filepath,kind,attributes,module,is_top
simulation/Proyecto4_qsys.v,VERILOG,,Proyecto4_qsys,true
simulation/submodules/Proyecto4_qsys_jtag_uart_0.v,VERILOG,,Proyecto4_qsys_jtag_uart_0,false
simulation/submodules/IP_matrix_2x2_multiplier_determinant.v,VERILOG,,IP_matrix_2x2_multiplier_determinant,false
simulation/submodules/matrix_2x2_multiplier_determinant.v,VERILOG,,IP_matrix_2x2_multiplier_determinant,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0.v,VERILOG,,Proyecto4_qsys_nios2_gen2_0,false
simulation/submodules/Proyecto4_qsys_onchip_memory2_0.hex,HEX,,Proyecto4_qsys_onchip_memory2_0,false
simulation/submodules/Proyecto4_qsys_onchip_memory2_0.v,VERILOG,,Proyecto4_qsys_onchip_memory2_0,false
simulation/submodules/Proyecto4_qsys_timer_0.v,VERILOG,,Proyecto4_qsys_timer_0,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0.v,VERILOG,,Proyecto4_qsys_mm_interconnect_0,false
simulation/submodules/Proyecto4_qsys_irq_mapper.sv,SYSTEM_VERILOG,,Proyecto4_qsys_irq_mapper,false
simulation/submodules/altera_reset_controller.v,VERILOG,,altera_reset_controller,false
simulation/submodules/altera_reset_synchronizer.v,VERILOG,,altera_reset_controller,false
simulation/submodules/altera_reset_controller.sdc,SDC,,altera_reset_controller,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.sdc,SDC,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu.v,VERILOG,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_sysclk.v,VERILOG,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_tck.v,VERILOG,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_debug_slave_wrapper.v,VERILOG,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_nios2_waves.do,OTHER,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_ociram_default_contents.dat,DAT,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_ociram_default_contents.hex,HEX,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_ociram_default_contents.mif,MIF,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_rf_ram_a.dat,DAT,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_rf_ram_a.hex,HEX,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_rf_ram_a.mif,MIF,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_rf_ram_b.dat,DAT,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_rf_ram_b.hex,HEX,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_rf_ram_b.mif,MIF,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/Proyecto4_qsys_nios2_gen2_0_cpu_test_bench.v,VERILOG,,Proyecto4_qsys_nios2_gen2_0_cpu,false
simulation/submodules/altera_merlin_master_translator.sv,SYSTEM_VERILOG,,altera_merlin_master_translator,false
simulation/submodules/altera_merlin_slave_translator.sv,SYSTEM_VERILOG,,altera_merlin_slave_translator,false
simulation/submodules/altera_merlin_master_agent.sv,SYSTEM_VERILOG,,altera_merlin_master_agent,false
simulation/submodules/altera_merlin_slave_agent.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
simulation/submodules/altera_merlin_burst_uncompressor.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
simulation/submodules/altera_avalon_sc_fifo.v,VERILOG,,altera_avalon_sc_fifo,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_router.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_router,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_router_001.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_router_001,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_router_002.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_router_002,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_router_004.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_router_004,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_cmd_demux.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_cmd_demux,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_cmd_demux_001.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_cmd_demux_001,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_cmd_mux.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_cmd_mux,false
simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_cmd_mux,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_cmd_mux_002.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_cmd_mux_002,false
simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_cmd_mux_002,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_rsp_demux.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_rsp_demux,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_rsp_mux.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_rsp_mux,false
simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_rsp_mux,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_rsp_mux_001.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_rsp_mux_001,false
simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_rsp_mux_001,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter.v,VERILOG,,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter,false
simulation/submodules/Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv,SYSTEM_VERILOG,,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
Proyecto4_qsys.jtag_uart_0,Proyecto4_qsys_jtag_uart_0
Proyecto4_qsys.matrix_mult_det_0,IP_matrix_2x2_multiplier_determinant
Proyecto4_qsys.nios2_gen2_0,Proyecto4_qsys_nios2_gen2_0
Proyecto4_qsys.nios2_gen2_0.cpu,Proyecto4_qsys_nios2_gen2_0_cpu
Proyecto4_qsys.onchip_memory2_0,Proyecto4_qsys_onchip_memory2_0
Proyecto4_qsys.timer_0,Proyecto4_qsys_timer_0
Proyecto4_qsys.mm_interconnect_0,Proyecto4_qsys_mm_interconnect_0
Proyecto4_qsys.mm_interconnect_0.nios2_gen2_0_data_master_translator,altera_merlin_master_translator
Proyecto4_qsys.mm_interconnect_0.nios2_gen2_0_instruction_master_translator,altera_merlin_master_translator
Proyecto4_qsys.mm_interconnect_0.jtag_uart_0_avalon_jtag_slave_translator,altera_merlin_slave_translator
Proyecto4_qsys.mm_interconnect_0.matrix_mult_det_0_avalon_slave_0_translator,altera_merlin_slave_translator
Proyecto4_qsys.mm_interconnect_0.nios2_gen2_0_debug_mem_slave_translator,altera_merlin_slave_translator
Proyecto4_qsys.mm_interconnect_0.onchip_memory2_0_s1_translator,altera_merlin_slave_translator
Proyecto4_qsys.mm_interconnect_0.timer_0_s1_translator,altera_merlin_slave_translator
Proyecto4_qsys.mm_interconnect_0.nios2_gen2_0_data_master_agent,altera_merlin_master_agent
Proyecto4_qsys.mm_interconnect_0.nios2_gen2_0_instruction_master_agent,altera_merlin_master_agent
Proyecto4_qsys.mm_interconnect_0.jtag_uart_0_avalon_jtag_slave_agent,altera_merlin_slave_agent
Proyecto4_qsys.mm_interconnect_0.matrix_mult_det_0_avalon_slave_0_agent,altera_merlin_slave_agent
Proyecto4_qsys.mm_interconnect_0.nios2_gen2_0_debug_mem_slave_agent,altera_merlin_slave_agent
Proyecto4_qsys.mm_interconnect_0.onchip_memory2_0_s1_agent,altera_merlin_slave_agent
Proyecto4_qsys.mm_interconnect_0.timer_0_s1_agent,altera_merlin_slave_agent
Proyecto4_qsys.mm_interconnect_0.jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo,altera_avalon_sc_fifo
Proyecto4_qsys.mm_interconnect_0.matrix_mult_det_0_avalon_slave_0_agent_rsp_fifo,altera_avalon_sc_fifo
Proyecto4_qsys.mm_interconnect_0.nios2_gen2_0_debug_mem_slave_agent_rsp_fifo,altera_avalon_sc_fifo
Proyecto4_qsys.mm_interconnect_0.onchip_memory2_0_s1_agent_rsp_fifo,altera_avalon_sc_fifo
Proyecto4_qsys.mm_interconnect_0.timer_0_s1_agent_rsp_fifo,altera_avalon_sc_fifo
Proyecto4_qsys.mm_interconnect_0.router,Proyecto4_qsys_mm_interconnect_0_router
Proyecto4_qsys.mm_interconnect_0.router_001,Proyecto4_qsys_mm_interconnect_0_router_001
Proyecto4_qsys.mm_interconnect_0.router_002,Proyecto4_qsys_mm_interconnect_0_router_002
Proyecto4_qsys.mm_interconnect_0.router_003,Proyecto4_qsys_mm_interconnect_0_router_002
Proyecto4_qsys.mm_interconnect_0.router_006,Proyecto4_qsys_mm_interconnect_0_router_002
Proyecto4_qsys.mm_interconnect_0.router_004,Proyecto4_qsys_mm_interconnect_0_router_004
Proyecto4_qsys.mm_interconnect_0.router_005,Proyecto4_qsys_mm_interconnect_0_router_004
Proyecto4_qsys.mm_interconnect_0.cmd_demux,Proyecto4_qsys_mm_interconnect_0_cmd_demux
Proyecto4_qsys.mm_interconnect_0.cmd_demux_001,Proyecto4_qsys_mm_interconnect_0_cmd_demux_001
Proyecto4_qsys.mm_interconnect_0.rsp_demux_002,Proyecto4_qsys_mm_interconnect_0_cmd_demux_001
Proyecto4_qsys.mm_interconnect_0.rsp_demux_003,Proyecto4_qsys_mm_interconnect_0_cmd_demux_001
Proyecto4_qsys.mm_interconnect_0.cmd_mux,Proyecto4_qsys_mm_interconnect_0_cmd_mux
Proyecto4_qsys.mm_interconnect_0.cmd_mux_001,Proyecto4_qsys_mm_interconnect_0_cmd_mux
Proyecto4_qsys.mm_interconnect_0.cmd_mux_004,Proyecto4_qsys_mm_interconnect_0_cmd_mux
Proyecto4_qsys.mm_interconnect_0.cmd_mux_002,Proyecto4_qsys_mm_interconnect_0_cmd_mux_002
Proyecto4_qsys.mm_interconnect_0.cmd_mux_003,Proyecto4_qsys_mm_interconnect_0_cmd_mux_002
Proyecto4_qsys.mm_interconnect_0.rsp_demux,Proyecto4_qsys_mm_interconnect_0_rsp_demux
Proyecto4_qsys.mm_interconnect_0.rsp_demux_001,Proyecto4_qsys_mm_interconnect_0_rsp_demux
Proyecto4_qsys.mm_interconnect_0.rsp_demux_004,Proyecto4_qsys_mm_interconnect_0_rsp_demux
Proyecto4_qsys.mm_interconnect_0.rsp_mux,Proyecto4_qsys_mm_interconnect_0_rsp_mux
Proyecto4_qsys.mm_interconnect_0.rsp_mux_001,Proyecto4_qsys_mm_interconnect_0_rsp_mux_001
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter.error_adapter_0,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter_001,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter_001.error_adapter_0,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter_002,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter_002.error_adapter_0,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter_003,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter_003.error_adapter_0,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter_004,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter
Proyecto4_qsys.mm_interconnect_0.avalon_st_adapter_004.error_adapter_0,Proyecto4_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0
Proyecto4_qsys.irq_mapper,Proyecto4_qsys_irq_mapper
Proyecto4_qsys.rst_controller,altera_reset_controller
