# Artix_7
Verilog codes for Nexys4 DDR Artix-7 FPGA Board

## Cloning
```bash
$ git clone https://github.com/7enTropy7/Artix_7.git
```

## Directory Contents
```bash
$ cd Artix_7/
$ tree
.
├── Binary_Gray
│   ├── bin_2_gray_test.v
│   └── bin_2_gray.v
├── Bough_Wooley_Array_Multiplier
│   ├── bough_wooley_test.v
│   └── bough_wooley.v
├── Carry_Look_Ahead_Adder
│   ├── cla_4_bit_test.v
│   └── cla_4_bit.v
├── Carry_Save_Array_Multiplier
│   ├── csa_4_bit_test.v
│   └── csa_4_bit.v
├── Dadda_Tree_Multiplier
│   ├── dadda_tree_test.v
│   └── dadda_tree.v
├── Demultiplexer
│   ├── demux_const.xdc
│   ├── demux_test.v
│   └── demux.v
├── FIR_Filter
│   ├── co.xdc
│   ├── fir_test.v
│   └── fir.v
├── Multiplexer
│   ├── mux4_1_const.xdc
│   ├── mux4_1_test.v
│   └── mux4_1.v
├── Multiplier_Accumulator
│   ├── mac_const.xdc
│   ├── mac_test.v
│   └── mac.v
├── README.md
├── Ripple_Carry_Adder
│   ├── fa_df_test.v
│   ├── fa_df.v
│   ├── rca_4_bit_test.v
│   └── rca_4_bit.v
├── Seven_Segment_Display
│   ├── ss_disp_con.xdc
│   ├── ss_disp_test.v
│   └── ss_disp.v
├── Shift_Register
│   ├── shift_reg_test.v
│   └── shift_reg.v
├── Universal_Shift_Register
│   ├── usr_test.v
│   └── usr.v
└── Wallace_Tree_Multiplier
    ├── wallace_tree_test.v
    └── wallace_tree.v

14 directories, 36 files
```
## Board
> Nexys4 DDR Artix-7 FPGA Board

![15985161665_3bf8de4540_b](https://user-images.githubusercontent.com/36446402/72428424-abd8b080-37b3-11ea-93da-57492eb61110.jpg)

## Author
[![LinkedIn-profile](https://img.shields.io/badge/LinkedIn-Profile-teal.svg)](https://www.linkedin.com/in/unnikrishnan-menon-aa013415a/)
* [**Unnikrishnan Menon**](https://github.com/7enTropy7) 