// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module DeqPolicy(
  input  [17:0] io_request,
  output        io_deqSelOHVec_0_valid,
  output [17:0] io_deqSelOHVec_0_bits,
  output        io_deqSelOHVec_1_valid,
  output [17:0] io_deqSelOHVec_1_bits
);

  assign io_deqSelOHVec_0_valid = |io_request;
  assign io_deqSelOHVec_0_bits =
    {io_request[17]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7],
          io_request[8],
          io_request[9],
          io_request[10],
          io_request[11],
          io_request[12],
          io_request[13],
          io_request[14],
          io_request[15],
          io_request[16]} == 17'h0,
     io_request[16]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7],
          io_request[8],
          io_request[9],
          io_request[10],
          io_request[11],
          io_request[12],
          io_request[13],
          io_request[14],
          io_request[15]} == 16'h0,
     io_request[15]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7],
          io_request[8],
          io_request[9],
          io_request[10],
          io_request[11],
          io_request[12],
          io_request[13],
          io_request[14]} == 15'h0,
     io_request[14]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7],
          io_request[8],
          io_request[9],
          io_request[10],
          io_request[11],
          io_request[12],
          io_request[13]} == 14'h0,
     io_request[13]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7],
          io_request[8],
          io_request[9],
          io_request[10],
          io_request[11],
          io_request[12]} == 13'h0,
     io_request[12]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7],
          io_request[8],
          io_request[9],
          io_request[10],
          io_request[11]} == 12'h0,
     io_request[11]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7],
          io_request[8],
          io_request[9],
          io_request[10]} == 11'h0,
     io_request[10]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7],
          io_request[8],
          io_request[9]} == 10'h0,
     io_request[9]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7],
          io_request[8]} == 9'h0,
     io_request[8]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6],
          io_request[7]} == 8'h0,
     io_request[7]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5],
          io_request[6]} == 7'h0,
     io_request[6]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4],
          io_request[5]} == 6'h0,
     io_request[5]
       & {io_request[0],
          io_request[1],
          io_request[2],
          io_request[3],
          io_request[4]} == 5'h0,
     io_request[4] & {io_request[0], io_request[1], io_request[2], io_request[3]} == 4'h0,
     io_request[3] & {io_request[0], io_request[1], io_request[2]} == 3'h0,
     io_request[2] & {io_request[0], io_request[1]} == 2'h0,
     io_request[1] & ~(io_request[0]),
     io_request[0]};
  assign io_deqSelOHVec_1_valid =
    io_request[0] & (|(io_request[17:1])) | io_request[1] & (|(io_request[17:2]))
    | io_request[2] & (|(io_request[17:3])) | io_request[3] & (|(io_request[17:4]))
    | io_request[4] & (|(io_request[17:5])) | io_request[5] & (|(io_request[17:6]))
    | io_request[6] & (|(io_request[17:7])) | io_request[7] & (|(io_request[17:8]))
    | io_request[8] & (|(io_request[17:9])) | io_request[9] & (|(io_request[17:10]))
    | io_request[10] & (|(io_request[17:11])) | io_request[11] & (|(io_request[17:12]))
    | io_request[12] & (|(io_request[17:13])) | io_request[13] & (|(io_request[17:14]))
    | io_request[14] & (|(io_request[17:15])) | io_request[15] & (|(io_request[17:16]))
    | io_request[16] & io_request[17];
  assign io_deqSelOHVec_1_bits =
    {io_request[17],
     io_request[16] & ~(io_request[17]),
     io_request[15] & io_request[17:16] == 2'h0,
     io_request[14] & io_request[17:15] == 3'h0,
     io_request[13] & io_request[17:14] == 4'h0,
     io_request[12] & io_request[17:13] == 5'h0,
     io_request[11] & io_request[17:12] == 6'h0,
     io_request[10] & io_request[17:11] == 7'h0,
     io_request[9] & io_request[17:10] == 8'h0,
     io_request[8] & io_request[17:9] == 9'h0,
     io_request[7] & io_request[17:8] == 10'h0,
     io_request[6] & io_request[17:7] == 11'h0,
     io_request[5] & io_request[17:6] == 12'h0,
     io_request[4] & io_request[17:5] == 13'h0,
     io_request[3] & io_request[17:4] == 14'h0,
     io_request[2] & io_request[17:3] == 15'h0,
     io_request[1] & io_request[17:2] == 16'h0,
     io_request[0] & io_request[17:1] == 17'h0};
endmodule

